JP6593339B2 - 表示装置、表示装置の駆動方法、及び、電子機器 - Google Patents

Description

本開示は、表示装置、表示装置の駆動方法、及び、電子機器に関する。

近年、表示装置の分野では、発光部を含む画素（画素回路）が行列状に２次元配置されて成る平面型(フラットパネル型)の表示装置が主流となっている。平面型の表示装置にあっては、発光部を駆動するトランジスタの特性が、プロセスの変動などによって画素毎にばらつく場合がある。この発光部を駆動するトランジスタの特性ばらつきは、発光輝度に影響を及ぼす。

具体的には、各画素に同一のレベル（信号電圧）の映像信号を書き込んだとしても、発光輝度が画素間でばらつくため表示むらが生じ、表示画面の一様性（ユニフォーミティ）が損なわれる。そのため、発光部を駆動する駆動トランジスタの特性ばらつき等に起因する表示むらを補正する機能を表示装置に持たせている。そして、映像信号を書き込む書込みトランジスタが導通状態となる期間に補正動作を行うようにしている。この補正動作を行う補正期間は、画素容量（画素が持つ容量）の容量値で決まるようになっている。

ところで、上述した補正機能を有する表示装置では、補正動作中に駆動トランジスタのソース電圧が変動することに伴って補正期間（補正時間）の短縮化が求められる場合がある。この補正期間は、書込みトランジスタを駆動する駆動パルスのパルス幅によって決まる。従って、駆動パルスをより短パルス幅化することによって補正期間を短縮することができる。そのため、従来は、表示パネル上にパルス幅調整回路を形成し、外部から入力されるパルス信号に基づいて短パルス幅化したパルス信号を生成し、駆動パルスとして用いるようにしていた（例えば、特許文献１参照）。

特開２０１２−２５５８７６号公報

しかしながら、特許文献１に記載の従来技術は、短パルス幅化した駆動パルスを生成するパルス幅調整回路を表示パネル上に形成する必要があるため、画素回路を駆動する周辺回路の回路規模が増大する。その結果、表示パネル上の周辺回路が配置される画素アレイ部の周辺回路領域、所謂、額縁領域の面積が大きくなるため、表示パネルの小型化の妨げとなる。

本開示は、駆動パルスの短パルス幅化を不要とし、画素アレイ部の周辺回路の回路規模の縮小化を可能にした表示装置、表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供することを目的とする。

上記の目的を達成するための本開示の本開示の表示装置は、
発光部、映像信号の信号電圧を書き込む書込みトランジスタ、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタ、及び、駆動トランジスタのソースノードに一端が接続された補助容量を含む画素回路が行列状に配置されて成り、
画素回路は、駆動トランジスタのゲート電圧の初期化電圧を基準として当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて、駆動トランジスタのソース電圧を変化させる閾値補正処理の機能を有する画素アレイ部と、
閾値補正処理後に、補助容量を通してのカップリングにより駆動トランジスタのソース電極に対して電位変化を与えて駆動トランジスタの動作点をカットオフ領域とする制御部と、
を備える。
また、上記の目的を達成するための本開示の電子機器は、上記の構成の表示装置を有する。

上記の目的を達成するための本開示の表示装置の駆動方法は、
発光部、映像信号の信号電圧を書き込む書込みトランジスタ、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタ、及び、駆動トランジスタのソースノードに一端が接続された補助容量を含む画素回路が行列状に配置されて成り、
画素回路は、駆動トランジスタのゲート電圧の初期化電圧を基準として当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて、駆動トランジスタのソース電圧を変化させる閾値補正処理の機能を有する画素アレイ部を備える表示装置の駆動に当たって、
閾値補正処理後に、補助容量を通してのカップリングにより駆動トランジスタのソース電極に対して電位変化を与えて駆動トランジスタの動作点をカットオフ領域とする。

上記の構成の表示装置、表示装置の駆動方法、あるいは、電子機器において、閾値補正処理後、書込みトランジスタによって信号電圧を書き込むとき、駆動トランジスタの動作点がカットオフ領域であることで、当然、駆動トランジスタには電流が流れない。これにより、信号電圧の書き込みに伴うカップリング以外に駆動トランジスタのソース電圧を変動させる要因を無くすことができる。したがって、補正期間（補正時間）を短縮する必要がなくなるため、駆動パルスの短パルス幅化が不要になる。

本開示によれば、駆動パルスの短パルス幅化が不要になるため、画素アレイ部の周辺回路の回路規模の縮小化を図ることができる。
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。

図１は、本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置の基本的な構成の概略を示すシステム構成図である。 図２は、２Ｔｒ２Ｃの単位画素（画素回路）の回路構成を示す回路図である。 図３は、本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置の理想状態での基本的な回路動作を説明するためのタイミング波形図である。 図４は、移動度補正の動作説明のための波形図であり、図４Ａに、駆動トランジスタの電流供給能力が大きく、画素容量の容量値が小さい場合の動作例を示し、図４Ｂに、移動度補正時間を短縮化した場合の動作例を示す。 図５は、画素アレイ部の周辺回路におけるパルス幅調整回路の構成例を示す回路図である。 図６は、図５の各部の信号の波形を示すタイミング波形図である。 図７は、実施例１に係る画素回路を備える有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 図８は、実施例１に係る画素回路を備える有機ＥＬ表示装置の回路動作を説明するためのタイミング波形図である。 図９は、実施例２に係る画素回路を備える有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 図１０は、実施例２に係る画素回路を備える有機ＥＬ表示装置の回路動作を説明するためのタイミング波形図である。 図１１は、レンズ交換式一眼レフレックスタイプのデジタルカメラの外観図であり、図１１Ａにその正面図を示し、図１１Ｂにその背面図を示す。 図１２は、ヘッドマウントディスプレイの外観図である。

以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明
２．本開示の前提となる表示装置
２−１．システム構成
２−２．画素回路
２−３．理想状態での基本的な回路動作
２−４．移動度補正時間の短縮化について
２−５．パルス幅調整回路
３．本開示の実施形態に係る表示装置
３−１．実施例１（画素回路がＮチャネル型のトランジスタから成る例）
３−２．実施例２（画素回路がＰチャネル型のトランジスタから成る例）
４．電子機器
４−１．具体例１（デジタルカメラの例）
４−２．具体例２（ヘッドマウントディスプレイの例）

＜本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明＞
本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、制御部について、補助容量の他端に電位変化を与えることによって駆動トランジスタのソース電極の電位を変化させる構成とすることができる。また、補助容量の他端が制御線に接続されているとき、制御部について、制御線を通して補助容量の他端に与える制御信号を非アクティブ状態からアクティブ状態に切り替えることによって駆動トランジスタのソース電極に対して電位変化を与える構成とすることができる。

上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、駆動トランジスタのソース電極に対して電位変化を与えたときの駆動トランジスタのソース電圧について、少なくとも、発光部のカソード電圧＋発光部の閾値電圧よりも小さい電圧である構成とすることができる。また、書込みトランジスタについて、駆動トランジスタのソース電極に対して電位変化が与えられた後に、駆動トランジスタのゲート電極に信号電圧を書き込む構成とすることができる。

また、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、書込みトランジスタを走査線を通して行単位で駆動する書込み走査部を備える構成とすることができる。このとき、制御部と書込み走査部とは、好ましくは、画素アレイ部に関して同じ側の周辺回路領域に設けられる構成とするのがよい。また、制御線及び走査線について、好ましくは、配線の材料、厚み、及び、幅が同じである構成とするのがよい。

あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、書込み走査信号について、閾値補正処理の際及び信号電圧の書込みの際の２回アクティブ状態となるとき、書込み走査信号が２回アクティブ状態となるときの２つのパルスのパルス幅は同じである構成とすることができる。また、画素回路について、２つのパルスのうち２つ目のパルスの期間において移動度補正処理を行う構成とすることができる。移動度補正処理は、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって駆動トランジスタの移動度を補正する処理である。

＜本開示の前提となる表示装置＞
［システム構成］
図１は、本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置の基本的な構成の概略を示すシステム構成図である。

アクティブマトリクス型表示装置は、発光部（発光素子）の駆動を、当該発光部と同じ画素内に設ける能動素子、例えば絶縁ゲート型電界効果トランジスタによって行う表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を用いることができる。

ここでは、一例として、単位画素（画素回路）の発光部（発光素子）として有機ＥＬ素子を用いるアクティブマトリクス方式の有機ＥＬ表示装置の場合を例に挙げて説明するものとする。有機ＥＬ素子は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である。以下では、「単位画素／画素回路」を単に「画素」と記述する場合もある。薄膜トランジスタは、画素の制御用として用いられる他、後述する周辺回路の制御用として用いられる。

図１に示すように、本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置１０は、複数の単位画素２０が行列状（マトリクス状）に２次元配置されて成る画素アレイ部３０と、その周辺領域に配置されて画素２０を駆動する駆動部（周辺回路）とを有する構成となっている。駆動部は、例えば、書込み走査部４０、電源供給走査部５０、及び、信号出力部６０等から成り、画素アレイ部３０の各画素２０を駆動する。

本例では、書込み走査部４０、電源供給走査部５０、及び、信号出力部６０は、画素アレイ部３０の周辺回路として当該画素アレイ部３０と同じ基板上、即ち、表示パネル７０上に搭載されている。但し、書込み走査部４０、電源供給走査部５０、及び、信号出力部６０のいくつか、あるいは全部を表示パネル７０の外部に設ける構成を採ることも可能である。また、書込み走査部４０及び電源供給走査部５０をそれぞれ、画素アレイ部３０の一方側に配置する構成としているが、画素アレイ部３０を挟んで両側に配置する構成を採ることも可能である。表示パネル７０の基板としては、ガラス基板等の透明絶縁性基板を用いることもできるし、シリコン基板等の半導体基板を用いることもできる。

ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する際の単位となる１つの画素（単位画素／ピクセル）は複数の色の副画素（サブピクセル）から構成される。このとき、副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ：Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ：Ｇ）光を発光する副画素、及び、青色（Ｂｌｕｅ：Ｂ）光を発光する副画素の３つの副画素から構成される。

但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向／水平方向）に沿って走査線３１（３１₁〜３１_m）と電源供給線３２（３２₁〜３２_m）とが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向／垂直方向）に沿って信号線３３（３３₁〜３３_n）が画素列毎に配線されている。

走査線３１₁〜３１_mは、書込み走査部４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２₁〜３２_mは、電源供給走査部５０の対応する行の出力端にそれぞれ接続されている。信号線３３₁〜３３_nは、信号出力部６０の対応する列の出力端にそれぞれ接続されている。

書込み走査部４０は、シフトレジスタ回路等によって構成されている。この書込み走査部４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書込みに際して、走査線３１（３１₁〜３１_m）に対して書込み走査信号ＷＳ（ＷＳ₁〜ＷＳ_m）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査する、所謂、線順次走査を行う。

電源供給走査部５０は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。この電源供給走査部５０は、書込み走査部４０による線順次走査に同期して、第１電源電圧Ｖ_ccpと当該第１電源電圧Ｖ_ccpよりも低い第２電源電圧Ｖ_iniとで切り替わることが可能な電源電圧ＤＳ（ＤＳ₁〜ＤＳ_m）を電源供給線３２（３２₁〜３２_m）に供給する。後述するように、電源電圧ＤＳのＶ_ccp／Ｖ_iniの切替えによって、画素２０の発光／非発光（消光）の制御が行われる。

信号出力部６０は、信号供給源（図示せず）から供給される、輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖ_sigと基準電圧Ｖ_ofsとを選択的に出力する。ここで、基準電圧Ｖ_ofsは、映像信号の信号電圧Ｖ_sigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正処理の際に用いられる。

信号出力部６０から出力される信号電圧Ｖ_sig／基準電圧Ｖ_ofsは、信号線３３（３３₁〜３３_n）を介して画素アレイ部３０の各画素２０に対して、書込み走査部４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部６０は、信号電圧Ｖ_sigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。

［画素回路］
図２は、単位画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例である有機ＥＬ素子２１から成る。

図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源線３４にカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５、即ち、２つのトランジスタ（Ｔｒ）と２つの容量素子（Ｃ）を有する、２Ｔｒ２Ｃの回路構成となっている。ここでは、駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型の薄膜トランジスタ（ＴＦＴ）を用いている。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が電源供給線３２（３２₁〜３２_m）に接続され、他方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続されている。書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３₁〜３３_n）に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１₁〜３１_m）に接続されている。

駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、一方のソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、他方のソース／ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２のソース電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が有機ＥＬ素子２１のカソード電極にそれぞれ接続されている、即ち、有機ＥＬ素子２１に対して並列に接続されている。

上記の構成において、書込みトランジスタ２３は、書込み走査部４０から走査線３１を通してゲート電極に印加される、高電圧の状態がアクティブ状態となる書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力部６０から異なるタイミングで供給される、輝度情報に応じた映像信号の信号電圧Ｖ_sig又は基準電圧Ｖ_ofsをサンプリングし、画素２０内に書き込む。書込みトランジスタ２３によって書き込まれた信号電圧Ｖ_sig又は基準電圧Ｖ_ofsは保持容量２４に保持される。

駆動トランジスタ２２は、電源供給線３２（３２₁〜３２_m）の電源電圧ＤＳが第１電源電圧Ｖ_ccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖ_sigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。

駆動トランジスタ２２は更に、電源電圧ＤＳが第１電源電圧Ｖ_ccpから第２電源電圧Ｖ_{i ni}に切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。

この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に、動画の画品位をより優れたものとすることができる。

電源供給走査部５０から電源供給線３２を通して選択的に供給される第１，第２電源電圧Ｖ_ccp，Ｖ_iniのうち、第１電源電圧Ｖ_ccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電圧である。また、第２電源電圧Ｖ_iniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電圧である。この第２電源電圧Ｖ_iniは、基準電圧Ｖ_ofsよりも低い電圧、例えば、駆動トランジスタ２２の閾値電圧をＶ_thとするときＶ_ofs−Ｖ_thよりも低い電圧、好ましくは、Ｖ_ofs−Ｖ_thよりも十分に低い電圧に設定される。

画素アレイ部３０の各画素２０は、駆動トランジスタ２２の特性のばらつきに起因する駆動電流のばらつきを補正する機能を有している。駆動トランジスタ２２の特性としては、例えば、駆動トランジスタ２２の閾値電圧Ｖ_thや、駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度μ（以下、単に「駆動トランジスタ２２の移動度μ」と記述する）を例示することができる。

閾値電圧Ｖ_thのばらつきに起因する駆動電流のばらつきの補正（以下、「閾値補正」と記述する）は、駆動トランジスタ２２のゲート電圧Ｖ_gを基準電圧Ｖ_ofsに初期化することによって行われる。具体的には、駆動トランジスタ２２のゲート電圧Ｖ_gの初期化電圧（基準電圧Ｖ_ofs）を基準として当該初期化電圧から駆動トランジスタ２２の閾値電圧Ｖ_thを減じた電位に向けて、駆動トランジスタ２２のソース電圧Ｖ_sを変化させる動作が行われる。この動作が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖ_gsが駆動トランジスタ２２の閾値電圧Ｖ_thに収束する。この閾値電圧Ｖ_thに相当する電圧は保持容量２４に保持される。そして、保持容量２４に閾値電圧Ｖ_thに相当する電圧が保持されていることで、映像信号の信号電圧Ｖ_sigによる駆動トランジスタ２２の駆動の際に、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉ_dsの閾値電圧Ｖ_thに対する依存性を抑えることができる。

一方、移動度μのばらつきに起因する駆動電流のばらつきの補正（以下、「移動度補正」と記述する）は、書込みトランジスタ２３が導通状態となり、映像信号の信号電圧Ｖ_sigを書き込んでいる状態で、駆動トランジスタ２２を介した電流を保持容量２４に流すことによって行われる。換言すれば、駆動トランジスタ２２に流れる電流Ｉ_dsに応じた帰還量（補正量）で保持容量２４に負帰還をかけることによって行われる。上記の閾値補正により、映像信号を書き込んだときには既にドレイン−ソース間電流Ｉ_dsの閾値電圧Ｖ_thに対する依存性が打ち消されており、当該ドレイン−ソース間電流Ｉ_dsは、駆動トランジスタ２２の移動度μに依存したものとなっている。従って、駆動トランジスタ２２に流れる電流Ｉ_dsに応じた帰還量で駆動トランジスタ２２のドレイン−ソース間電圧Ｖ_dsに負帰還をかけることで、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉ_dsの移動度μに対する依存性を抑えることができる。

［理想状態での基本的な回路動作］
図３は、上記の構成の有機ＥＬ表示装置１０の理想状態での基本的な回路動作を説明するためのタイミング波形図である。図３のタイミング波形図には、走査線３１の電圧（書込み走査信号）ＷＳ、電源供給線３２の電圧（電源電圧）ＤＳ、信号線３３の電圧（Ｖ_{si g}／Ｖ_ofs）、駆動トランジスタ２２のゲート電圧Ｖ_g及びソース電圧Ｖ_sのそれぞれの変化を示している。

尚、書込みトランジスタ２３がＮチャネル型であるため、書込み走査信号ＷＳの高電圧の状態がアクティブ状態となり、低電圧の状態が非アクティブ状態となる。そして、書込みトランジスタ２３は、書込み走査信号ＷＳのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。

図３のタイミング波形図において、時刻ｔ₁₁から時刻ｔ₁₉の期間が信号線３３の電圧の切替え周期、即ち、映像信号の信号電圧Ｖ_sigと基準電圧Ｖ_ofsとの切替え周期であり、信号電圧Ｖ_sigと基準電圧Ｖ_ofsとの切替えは１水平期間（１Ｈ）内に行われる。

時刻ｔ₁₂よりも前が、前の表示フレームにおける有機ＥＬ素子２１の発光期間であり、時刻ｔ₁₂になると、線順次走査の新しい表示フレーム（現表示フレーム）の非発光期間に入る。そして、書込み走査信号ＷＳがアクティブ状態となる時刻ｔ₁₃から時刻ｔ₁₅までの期間が、書込みトランジスタ２３が基準電圧Ｖ_ofsを画素２０内に書き込む書込み期間となる。また、電源供給線３２の電圧ＤＳが第２電源電圧Ｖ_iniから第１電源電圧Ｖ_ccpに切り替わる時刻ｔ₁₄から、書込み走査信号ＷＳが非アクティブ状態に遷移する時刻ｔ₁₅までの期間が、駆動トランジスタ２２の閾値電圧Ｖ_thのばらつきに起因する駆動電流のばらつきを補正する閾値補正期間となる。

また、時刻ｔ₁₆から時刻ｔ₁₉までの期間において、信号線３３の電圧が映像信号の信号電圧Ｖ_sigとなる。そして、時刻ｔ₁₇から時刻ｔ₁₈までの期間で、書込み走査信号ＷＳが再びアクティブ状態となることで、書込みトランジスタ２３が導通状態となる。これにより、書込みトランジスタ２３によって映像信号の信号電圧Ｖ_sigが画素２０内に書き込まれるとともに、駆動トランジスタ２２の移動度μのばらつきに起因する駆動電流のばらつきを補正する移動度補正処理が行われる。すなわち、時刻ｔ₁₇から時刻ｔ₁₈までの期間が、信号電圧Ｖ_sigの書込み＆移動度補正期間となる。そして、時刻ｔ₁₈になると、現表示フレームの発光期間に入る。

尚、図３のタイミング波形図において、Ｖ_cathは有機ＥＬ素子２１のカソード電圧である。また、Ｖ_thelは有機ＥＬ素子２１の閾値電圧である。

［移動度補正時間の短縮化について］
以上説明した有機ＥＬ表示装置１０において、移動度補正動作中の駆動トランジスタ２２のソース電圧の変化は、駆動トランジスタ２２の電流供給能力と駆動トランジスタ２２のソース電極に接続されている画素容量の容量値との関係によって決定される。具体的には、移動度補正動作後の駆動トランジスタ２２のソース電圧Ｖは、次式（１）で与えられる。

ここで、Ｖ_sigは映像信号の信号電圧、Ｖ_thは駆動トランジスタ２２の閾値電圧、Ｖ_sは移動度補正動作前の駆動トランジスタ２２のソース電圧、ｔは移動度補正時間、βは駆動トランジスタ２２の電流供給能力である。また、Ｃは画素容量の容量値である。そして、保持容量２４の容量値をＣ_s、有機ＥＬ素子２１の等価容量の容量値をＣ_oled、補助容量２５の容量値をＣ_subとすると、Ｃ＝Ｃ_s＋Ｃ_oled＋Ｃ_subとなる。また、駆動トランジスタ２２の電流供給能力βは、β＝μ×Ｃ_ox×（Ｗ／Ｌ）なる式で与えられる。ここで、μは駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度、Ｃ_oxは駆動トランジスタ２２の単位面積当たりのゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。

上記の式（１）より、駆動トランジスタ２２の電流供給能力βが大きく、画素容量の容量値Ｃが小さいほど、同一の移動度補正時間ｔにおける駆動トランジスタ２２のソース電圧の上昇（Ｖ_s→Ｖ）が大きくなることがわかる。

すなわち、駆動トランジスタ２２の電流供給能力βが大きく、画素容量の容量値Ｃが小さい場合は、図４Ａに示すように、移動度補正動作中の駆動トランジスタ２２のソース電圧Ｖ_sの上昇スピードが速く、信号電圧Ｖ_sigの書き込み中にＶ_cath＋Ｖ_thelの電圧値に到達することがある。そして、駆動トランジスタ２２のソース電圧Ｖ_sがＶ_cath＋Ｖ_thelの電圧値に到達した瞬間に有機ＥＬ素子２１に電流が流れ始めるため、移動度補正が適切に行われなかったり、有機ＥＬ素子２１が誤発光したりし、ユニフォーミティの悪化の要因となる。

そこで、図４Ｂに示すように、移動度補正時間（信号書込み＆移動度補正期間）を短縮し、有機ＥＬ素子２１に電流が流れ始める前、即ち、有機ＥＬ素子２１がターンオンする前に、移動度補正動作を終了する駆動が考えられる。移動度補正時間は、図３のタイミング波形図における書込み走査信号ＷＳの２つ目のパルスである移動度補正パルスのパルス幅で決まる。従って、移動度補正パルスを短パルス幅化することによって移動度補正時間を短縮することができる。そして、この駆動により、移動度補正期間中に有機ＥＬ素子２１がターンオンすることによるユニフォーミティの悪化を抑制することができる。

ところで、上記の駆動、即ち、有機ＥＬ素子２１がターンオンする前に、移動度補正動作を終了する駆動を実現するには、狭い（短い）パルス幅の移動度補正パルスを生成するための回路が必要になる。一般に、表示パネル７０には数１００ｎｓｅｃ程度のパルス幅のパルス信号が入力され、このパルス信号に基づいて表示パネル７０内において移動度補正パルスを含む書込み走査信号ＷＳの生成が行われる。このような環境下において、移動度補正パルスを短パルス幅化する、具体的には、数ｎｓｅｃ程度のパルス幅の移動度補正パルスを生成するには、表示パネル７０上にパルス幅調整回路を形成する必要がある。

［パルス幅調整回路］
図５に、画素アレイ部３０の周辺回路におけるパルス幅調整回路の構成例を示す。図５には、画素アレイ部３０及びその周辺回路の一つである書込み走査部４０についても図示している。

書込み走査部４０は、例えばシフトレジスタ回路から構成され、入力端子７１，７２を介して表示パネル７０外から入力されるクロックパルスＷＳＣＫ及びスタートパルスＷＳＳＴに基づいて、各シフト段からシフト信号ＷＳＳＲ₁〜ＷＳＳＲ_mを出力する。シフト信号ＷＳＳＲ₁〜ＷＳＳＲ_mは、画素行毎に設けられたスイッチ回路４１₁〜４１_mを経て、移動度補正パルスを含む書込み走査信号ＷＳ₁〜ＷＳ_mとして画素アレイ部３０の各画素行に対して供給される。

表示パネル７０上の周辺回路には更に、入力端子７３，７４を介してイネーブル信号ＷＳＥＮ₁，ＷＳＥＮ₂が入力される。イネーブル信号ＷＳＥＮ₁，ＷＳＥＮ₂のパルス幅は、数１００ｎｓｅｃ程度である。このイネーブル信号ＷＳＥＮ₁，ＷＳＥＮ₂は、レベルシフト（Ｌ／Ｓ）回路７５，７６を介してパルス幅調整回路８０に供給される。パルス幅調整回路８０は、遅延回路部８１及びゲート回路部８２から構成されている。

遅延回路部８１は、移動度補正パルスのパルス幅を決めるための回路部分であり、複数のインバータ回路が直列に接続された構成となっている。ゲート回路部８２は、ＮＡＮＤ回路８２１、インバータ回路８２２、ＮＯＲ回路８２３、及び、インバータ回路８２４から構成されている。ＮＡＮＤ回路８２１は、遅延回路部８１の入力信号と出力信号とを２入力としている。ＮＡＮＤ回路８２１の出力信号は、インバータ回路８２２を介してＮＯＲ回路８２３の一方の入力信号Ａとなる。入力信号Ａのパルス幅は、数ｎｓｅｃ程度であり、移動度補正パルスのパルス幅となる。

ＮＯＲ回路８２３は、レベルシフト回路７６を経たイネーブル信号ＷＳＥＮ₂を他方の入力信号としている。ＮＯＲ回路８２３の出力信号は、インバータ回路８２４を介してバッファ回路８３に供給される。バッファ回路８３は、複数のインバータ回路が直列に接続された構成となっている。バッファ回路８３の出力信号Ｂは、スイッチ回路４１₁〜４１_mに供給される。

図６に、図５の各部の信号の波形を示す。具体的には、図６には、クロックパルスＷＳＣＫ、スタートパルスＷＳＳＴ、イネーブル信号ＷＳＥＮ₁，ＷＳＥＮ₂、ＮＯＲ回路８２３の一方の入力信号Ａ、及び、バッファ回路８３の出力信号Ｂの各波形を示している。図６には更に、書込み走査部４０の４画素行分のシフト信号ＷＳＳＲ₁，ＷＳＳＲ₂，ＷＳＳＲ₃，ＷＳＳＲ₄と、４画素行分の書込み走査信号ＷＳ₁，ＷＳ₂，ＷＳ₃，ＷＳ₄との各波形を示している。

上述したように、移動度補正パルスの短パルス幅化を図るためには、上記の構成のパルス幅調整回路８０を表示パネル７０上に形成する必要がある。また、画素アレイ部３０の各画素２０に対して書込み走査信号ＷＳを出力する際も、パルスの遅延を防ぐためにスイッチ回路４１₁〜４１_mの素子サイズを大きくする必要がある。素子サイズを大きくすると、スイッチ回路４１₁〜４１_mのドレイン（ソース）に接続される配線に付く寄生容量が大きくなるため、バッファ回路８３の素子サイズを大きくする必要がある。

このように、移動度補正パルスの短パルス幅化を図るためには、パルス幅調整回路８０を表示パネル７０上に形成したり、バッファ回路８３の素子サイズを大きくしたりする必要があるため、画素アレイ部３０の周辺回路の回路規模が増大する。これにより、表示パネル７０上の周辺回路が配置される画素アレイ部３０の周辺回路領域の面積、即ち、額縁領域の面積が大きくなる。また、表示パネル７０の基板として、シリコン基板等の半導体基板を用いる構成を採る場合には、理収（理論収率）が低下するために表示装置のコストの増加に繋がる。

＜本開示の実施形態に係る表示装置＞
そこで、本開示の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置は、移動度補正パルス（駆動パルス）の短パルス幅化を不要とし、画素アレイ部の周辺回路の回路規模の縮小化を可能にするために、閾値補正処理後に駆動トランジスタ２２の動作点をカットオフ領域とする。具体的には、補助容量２５を通してのカップリング（所謂、容量カップリング）により駆動トランジスタ２２のソース電極に対して電位変化を与えることによって駆動トランジスタ２２の動作点をカットオフ領域とする。

駆動トランジスタ２２のソース電極に一端が接続された補助容量２５の他端に電位変化を与えることで、駆動トランジスタ２２のソース電極の電位を変化させることができる。より具体的には、補助容量２５の他端を制御線に接続し、当該制御線を通して補助容量２５の他端に与える制御信号ＯＳを非アクティブ状態からアクティブ状態に切り替えることによって駆動トランジスタ２２のソース電極に対して電位変化を与える。

駆動トランジスタ２２のソース電極に対して電位変化を与えたときの駆動トランジスタ２２のソース電圧については、少なくとも、Ｖ_cath＋Ｖ_thelよりも小さい電圧となるように設定する。ここで、Ｖ_cathは有機ＥＬ素子２１のカソード電圧であり、Ｖ_thelは有機ＥＬ素子２１の閾値電圧である。このときの駆動トランジスタ２２のソース電圧は、次のようにして設定される。

電位変化を与えた後の駆動トランジスタ２２のゲート−ソース間電圧をＶ_gs’（＝Ｖ_g’−Ｖ_s’）とすると、ソース電圧Ｖ_s’は、

を満たす電圧に設定される。

ここで、制御信号ＯＳの振幅をΔＶ_osとし、

とおくと、駆動トランジスタ２２のゲート電圧Ｖ_g’は、

となる。ここで、Ｃ_pは書込みトランジスタ２３のゲート電極に形成される寄生容量である。

また、映像信号の信号電圧Ｖ_sigの最大電圧がわかっている場合は、この最大電圧を書き込んだ際も駆動トランジスタ２２がカットオフ状態を保つように、具体的には、次のように電圧設定を行う。ここで、映像信号の信号電圧Ｖ_sigの最大電圧をＶ_sigMAXとおくと、信号電圧Ｖ_sigの書き込み後の駆動トランジスタ２２のゲート−ソース間電圧をＶ_gs”（＝Ｖ_g”−Ｖ_s”）は次式を満たす電圧に設定される。

上述したように、閾値補正処理後に駆動トランジスタ２２の動作点をカットオフ領域とすることにより、次のような作用、効果を得ることができる。閾値補正処理後、書込みトランジスタ２３によって映像信号の信号電圧Ｖ_sigを書き込むとき、駆動トランジスタ２２の動作点がカットオフ領域であると、当然、駆動トランジスタ２２には電流Ｉ_dsが流れない。これにより、信号電圧Ｖ_sigの書き込みに伴うカップリング以外に駆動トランジスタ２２のソース電圧Ｖ_sを変動させる要因を無くすことができる。したがって、補正期間（補正時間）を短縮する必要がなくなるため、移動度補正パルス（駆動パルス）のパルス幅を狭くする必要がなくなる。

移動度補正パルスのパルス幅を狭くしなくてもよいということは、移動度補正パルスを短パルス幅化するためのパルス幅調整回路８０（図５参照）を表示パネル７０上に形成しなくて済むということである。これにより、画素アレイ部３０の周辺回路の回路規模の縮小化を図ることができる。そして、画素アレイ部３０の周辺回路の回路規模を縮小化できることで、移動度補正パルスの短パルス幅化を図る場合に比べて、表示パネル７０の狭額縁化を図ることができるため、表示パネル７０を小型化できる。また、表示パネル７０の基板として、シリコン基板等の半導体基板を用いる構成を採る場合には、理収の向上が望めるために表示装置の低コスト化に寄与できる。

上述した本開示の技術は、画素（画素回路）２０を構成するトランジスタがＮチャネル型のトランジスタから成る場合にも、Ｐチャネル型のトランジスタから成る場合にも適用可能である。以下に、Ｎチャネル型のトランジスタから成る画素回路を実施例１に係る画素回路として説明し、Ｐチャネル型のトランジスタから成る画素回路を実施例２に係る画素回路として説明する。以下の説明から明らかなように、実施例１に係る画素回路は、実施例２に係る画素回路に比べて、画素回路の構成素子数が少なくて済む利点がある。

［実施例１］
図７は、実施例１に係る画素回路を備える有機ＥＬ表示装置の構成の概略を示すシステム構成図である。

実施例１に係る画素回路２０Ａは、基本的に、図２に示した画素回路２０と同様の構成素子から成る。具体的には、画素回路２０Ａは、有機ＥＬ素子２１、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５によって構成されている。そして、駆動トランジスタ２２及び書込みトランジスタ２３は、Ｎチャネル型のＭＯＳトランジスタから成る。画素回路２０Ａが画素回路２０と異なるのは、駆動トランジスタ２２のソース電極に一端が接続された補助容量２５の他端が、制御線３５に接続されている点である。

上記の構成の画素回路２０Ａは、行列状に２次元配置されて画素アレイ部３０を構成している。ここでは、図面の簡略化のために、１つの画素回路２０Ａだけを図示している。画素回路２０Ａの行列状の配置に対して制御線３５が画素行毎に画素行に沿って配線されている。

実施例１に係る画素回路２０Ａを備える有機ＥＬ表示装置１０は、画素アレイ部３０の周辺回路として、書込み走査部４０及び信号出力部６０に加えて、制御部としての制御走査部９０を備えている。制御走査部９０は、例えば、画素アレイ部３０に関して書込み走査部４０と同じ側の周辺回路領域（額縁領域）、より具体的には、画素アレイ部３０の図の左右方向（行方向）の一方側の周辺回路領域に設けられている。

制御線３５には、画素回路２０Ａ毎に補助容量２５の他端が接続されている。この制御線３５の一端は、制御走査部９０の対応する行の出力端に接続されている。制御走査部９０は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。制御走査部９０は、書込み走査部４０による線順次走査に同期して、閾値補正処理後から信号電圧Ｖ_sigの書込み処理が終了する前までの期間に亘ってアクティブ状態（本例では、高電圧の状態）となる制御信号ＯＳを出力する。

書込み走査信号ＷＳを画素回路２０Ａに伝送する走査線３１、及び、制御信号ＯＳを画素回路２０Ａに伝送する制御線３５は、同じ配線材料から成るのが好ましい。また、走査線３１及び制御線３５は、厚み及び幅が同じになるように形成されるのが好ましい。ここで、「同じ」とは、厳密に同じである場合の他、実質的に同じである場合も含む意味であり、設計上あるいは製造上生ずる種々のばらつきの存在は許容される。

図８は、実施例１に係る２０Ａを備える有機ＥＬ表示装置１０の回路動作を説明するためのタイミング波形図である。図８のタイミング波形図には、電源電圧（Ｖ_ccp／Ｖ_ini）ＤＳ、書込み走査信号ＷＳ、制御信号ＯＳ、駆動トランジスタ２２のゲート電圧Ｖ_g及びソース電圧Ｖ_sのそれぞれの波形の変化を示している。

制御走査部９０は、閾値補正処理後、制御線３５を通して補助容量２５の他端に与える制御信号ＯＳを、非アクティブ状態からアクティブ状態に切り替える、即ち、低電圧の状態から高電圧の状態に遷移させることで、補助容量２５の他端に電位変化を与える。そして、補助容量２５の他端に電位変化を与えることで、補助容量２５を通してのカップリングによって駆動トランジスタ２２のソース電極の電位を変化させ、駆動トランジスタ２２の動作点をカットオフ領域とすることができる。

閾値補正処理後、書込みトランジスタ２３によって信号電圧Ｖ_sigを書き込むときに、駆動トランジスタ２２の動作点がカットオフ領域であると、当然、駆動トランジスタ２２には電流Ｉ_dsが流れない。これにより、信号電圧Ｖ_sigの書き込みに伴うカップリング以外に駆動トランジスタ２２のソース電圧Ｖ_sを変動させる要因を無くすことができる。したがって、補正期間（補正時間）を短縮する必要がなくなるため、移動度補正パルス（書込み走査信号ＷＳの２つ目のパルス）のパルス幅を狭くする必要がなくなる。

換言すれば、補正期間（補正時間）を短縮する必要がなくなることで、移動度補正パルスのパルス幅を広く設定することが可能になる。実施例１に係る画素回路２０Ａを備える有機ＥＬ表示装置１０にあっては、書込み走査信号ＷＳの２つ目のパルスである移動度補正パルスのパルス幅を、書込み走査信号ＷＳの１つ目のパルスのパルス幅と同じになるように設定している。ここで、「同じ」とは、厳密に同じである場合の他、実質的に同じである場合も含む意味であり、設計上あるいは製造上生ずる種々のばらつきの存在は許容される。

このように、書込み走査信号ＷＳが２回アクティブ状態となるときの２つのパルスのパルス幅を同じに設定することにより、当該書込み走査信号ＷＳを生成する書込み走査部４０の回路構成を、２つのパルス幅が異なる場合に比べて簡略化できる。すなわち、パルス幅が異なる２つのパルスを生成する場合、それぞれのパルスを生成するための論理回路等が２系統必要となるが、２つのパルス幅を同じにすることで、論理回路等が１系統で済むため、書込み走査部４０の回路構成を簡略化できることになる。

（回路動作）
次に、実施例１に係る画素回路２０Ａを備える有機ＥＬ表示装置１０の回路動作（表示装置の駆動方法）について、図８のタイミング波形図を用いて説明する。

尚、書込みトランジスタ２３がＮチャネル型のトランジスタから成るため、書込み走査信号ＷＳの高電圧の状態がアクティブ状態となり、低電圧の状態が非アクティブ状態となる。そして、書込みトランジスタ２３は、書込み走査信号ＷＳのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。また、制御信号ＯＳについても、高電圧の状態がアクティブ状態となり、低電圧の状態が非アクティブ状態となる。

有機ＥＬ素子２１の発光状態において、時刻ｔ₂₁になると、電源電圧ＤＳが第１電源電圧Ｖ_ccpから第２電源電圧Ｖ_iniに切り替わる。ここで、第２電源電圧Ｖ_iniをＶ_ini＜Ｖ_{th el}＋Ｖ_cathとすると、駆動トランジスタ２２のソース電圧Ｖ_sが第２電源電圧Ｖ_iniにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。

続いて、時刻ｔ₂₂で書込み走査信号ＷＳがアクティブ状態になることで（１つ目のパルス）、書込みトランジスタ２３が導通状態となり、基準電圧Ｖ_ofsを画素２０Ａ内に書き込む。これにより、駆動トランジスタ２２のゲート電圧Ｖ_gが基準電圧Ｖ_ofsに初期化される。そして、電源電圧ＤＳが第２電源電圧Ｖ_iniから第１電源電圧Ｖ_ccpに切り替わる時刻ｔ₂₃から、書込み走査信号ＷＳがアクティブ状態から非アクティブ状態に遷移する時刻ｔ ₂₄までの期間が閾値補正期間となる。

次に、閾値補正処理後の時刻ｔ₂₅で制御信号ＯＳが非アクティブ状態からアクティブ状態に切り替わる、即ち、低電圧の状態から高電圧の状態に遷移することで、補助容量２５の他端に電位変化を与える。これにより、補助容量２５を通してのカップリング（容量カップリング）によって駆動トランジスタ２２のソース電圧Ｖ_sが変化するため、駆動トランジスタ２２の動作点がカットオフ領域となる。したがって、駆動トランジスタ２２には電流Ｉ_dsが流れない。

駆動トランジスタ２２のカットオフ状態において、時刻ｔ₂₆で書込み走査信号ＷＳが再びアクティブ状態になることで（２つ目のパルス）、書込みトランジスタ２３が導通状態となり、映像信号の信号電圧Ｖ_sigを画素２０Ａ内に書き込む。そして、時刻ｔ₂₇で制御信号ＯＳがアクティブ状態から非アクティブ状態に切り替わることで、駆動トランジスタ２２が導通状態となって、駆動トランジスタ２２に電流Ｉ_dsが流れ、移動度補正処理が行われる。

その後、時刻ｔ₂₈で書込み走査信号ＷＳがアクティブ状態から非アクティブ状態に遷移することで、信号書込み＆移動度補正期間が終了し、新しい表示フレームの発光期間に入る。

上述した回路動作は、閾値補正処理後に、補助容量２５の他端に電位変化を与え、当該補助容量２５を通してのカップリングによって駆動トランジスタ２２のソース電極に対して電位変化を与えて駆動トランジスタ２２の動作点をカットオフ領域とすることを特徴としている。この回路動作によれば、信号電圧Ｖ_sigを書き込むときに、駆動トランジスタ２２には電流Ｉ_dsが流れないために、信号電圧Ｖ_sigの書き込みに伴うカップリング以外に駆動トランジスタ２２のソース電圧Ｖ_sを変動させる要因を無くすことができる。

これにより、移動度補正期間を短縮する必要がなくなる、即ち、移動度補正パルス（書込み走査信号ＷＳの２つ目のパルス）のパルス幅を狭くする必要がなくなる。その結果、狭いパルス幅の移動度補正パルスを生成するパルス幅調整回路８０（図５参照）を表示パネル７０上に形成しなくて済むため、画素アレイ部３０の周辺回路の回路規模の縮小化を図ることができる。そして、周辺回路の回路規模を縮小できることで、狭額縁化を図ることができ、それに伴って表示パネル７０を小型にできる。

また、実施例１に係る画素回路２０Ａでは、制御走査部９０が画素アレイ部３０に関して書込み走査部４０と同じ側の周辺回路領域に設けられている。これにより、駆動対象の画素回路２０Ａまでの書込み走査部４０及び制御走査部９０からの距離をほぼ等しくできるため、書込み走査信号ＷＳと制御信号ＯＤとの間の距離の違いに伴うタイミングずれを最小限に抑えることができる。

特に、書込み走査信号ＷＳを画素回路２０Ａに伝送する走査線３１と、制御信号ＯＳを画素回路２０Ａに伝送する制御線３５とは、配線材料、配線の厚み、及び、配線の幅が同じになるように形成されている。これにより、同じ画素回路２０Ａに伝送されるときの書込み走査信号ＷＳ及び制御信号ＯＤの遅延量をほぼ同じにできるため、両者間のタイミングずれをなくすことができる。その結果、駆動対象の画素回路２０Ａに対する駆動をより確実に行うことができる。尚、ここでは、配線材料、配線の厚み、及び、配線の幅の全てを同じにするとしたが、全てに限られるものではない。

［実施例２］
図９は、実施例２に係る画素回路を備える有機ＥＬ表示装置の構成の概略を示すシステム構成図である。

図９に示すように、実施例２に係る画素回路２０Ｂは、有機ＥＬ素子２１、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５に加えて、スイッチングトランジスタ２６及び電流制御トランジスタ２７を有する構成となっている。駆動トランジスタ２２、書込みトランジスタ２３、スイッチングトランジスタ２６、及び、電流制御トランジスタ２７は、Ｐチャネル型のＭＯＳトランジスタから成る。

上記の構成の画素回路２０Ｂは、行列状に２次元配置されて画素アレイ部３０を構成している。ここでは、図面の簡略化のために、１つの画素回路２０Ｂだけを図示している。画素回路２０Ｂの行列状の配置に対して制御線３５が画素行毎に画素行に沿って配線されている。更に、第１駆動線３６及び第２駆動線３７が画素行毎に画素行に沿って配線されている。

実施例２に係る画素回路２０Ｂを備える有機ＥＬ表示装置１０は、画素アレイ部３０の周辺回路として、書込み走査部４０及び信号出力部６０に加えて、制御部としての制御走査部９０を備えている。制御走査部９０は、例えば、画素アレイ部３０に関して書込み走査部４０と同じ側の周辺回路領域（額縁領域）、より具体的には、画素アレイ部３０の図の左右方向（行方向）の一方側の周辺回路領域に設けられている。

制御線３５には、画素回路２０Ｂ毎に補助容量２５の他端が接続されている。この制御線３５の一端は、制御走査部９０の対応する行の出力端に接続されている。制御走査部９０は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。制御走査部９０は、書込み走査部４０による線順次走査に同期して、閾値補正処理後から信号電圧Ｖ_sigの書込み処理が終了する前までの期間に亘ってアクティブ状態（本例では、低電圧の状態）となる制御信号ＯＳを出力する。

書込み走査信号ＷＳを画素回路２０Ｂに伝送する走査線３１、及び、制御信号ＯＳを画素回路２０Ｂに伝送する制御線３５は、同じ配線材料から成るのが好ましい。また、走査線３１及び制御線３５は、厚み及び幅が同じになるように形成されるのが好ましい。ここで、「同じ」とは、厳密に同じである場合の他、実質的に同じである場合も含む意味であり、設計上あるいは製造上生ずる種々のばらつきの存在は許容される。

実施例２に係る画素回路２０Ｂを備える有機ＥＬ表示装置１０は更に、画素アレイ部３０の周辺回路として、駆動走査部９１及び電流制御走査部９２を備えている。駆動走査部９１及び電流制御走査部９２は、例えば、画素アレイ部３０を挟んで書込み走査部４０及び制御走査部９０と反対側の周辺回路領域に設けられている。但し、書込み走査部４０、制御走査部９０、駆動走査部９１、及び、電流制御走査部９２の上記の配置は一例であってこれに限られるものではない。

第１駆動線３６には、画素回路２０Ｂ毎にスイッチングトランジスタ２６のゲート電極が接続されている。この第１駆動線３６の一端は、駆動走査部９１の対応する行の出力端に接続されている。駆動走査部９１は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。駆動走査部９１は、書込み走査部４０による線順次走査に同期して、閾値補正処理の開始前から発光開始までの期間に亘ってアクティブ状態となる駆動信号ＡＺを出力する。

第２駆動線３７には、画素回路２０Ｂ毎に電流制御トランジスタ２７のゲート電極が接続されている。この第２駆動線３７の一端は、電流制御走査部９２の対応する行の出力端に接続されている。電流制御走査部９２は、書込み走査部４０による線順次走査に同期して、閾値補正処理の開始時から発光開始の前までの期間に亘って非アクティブ状態（本例では、高電圧の状態）となり、それ以外の期間ではアクティブ状態となる電流制御信号ＤＳを出力する。

（回路動作）
次に、実施例２に係る画素回路２０Ｂを備える有機ＥＬ表示装置１０の回路動作について、図１０のタイミング波形図を用いて説明する。図１０のタイミング波形図には、信号線３３の電圧（Ｖ_sig／Ｖ_ofs）、電流制御信号ＤＳ、駆動信号ＡＺ、書込み走査信号ＷＳ、制御信号ＯＳ、並びに、駆動トランジスタ２２のソース電圧Ｖ_s、ゲート電圧Ｖ_g、及び、ドレイン電圧Ｖ_dのそれぞれの変化を示している。

尚、画素回路２０Ｂの各トランジスタがＰチャネル型のトランジスタから成るため、電流制御信号ＤＳ、駆動信号ＡＺ、書込み走査信号ＷＳ、及び、制御信号ＯＳの低電圧の状態がアクティブ状態となり、高電圧の状態が非アクティブ状態となる。そして、書込みトランジスタ２３は、書込み走査信号ＷＳのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。スイッチングトランジスタ２６は、駆動信号ＡＺのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。電流制御トランジスタ２７は、電流制御信号ＤＳのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。

図１０のタイミング波形図において、時刻ｔ₃₁から時刻ｔ₄₂までの期間が１水平期間（１Ｈ）となる。有機ＥＬ素子２１の発光状態から、信号線３３の電圧が基準電圧Ｖ_ofsになっている状態において、時刻ｔ₃₂で書込み走査信号ＷＳ及び駆動信号ＡＺがアクティブ状態になることで、書込みトランジスタ２３及びスイッチングトランジスタ２６が導通状態となる。

これにより、駆動トランジスタ２２のゲート電極に基準電圧Ｖ_ofsが書き込まれる（Ｖ_g＝Ｖ_ofs）。このとき、電流制御トランジスタ２７が導通状態にあるため、駆動トランジスタ２２のソース電圧Ｖ_sは電源電圧Ｖ_ccpとなっている（Ｖ_s＝Ｖ_ccp）。これにより、駆動トランジスタ２２から有機ＥＬ素子２１への駆動電流の供給が停止されるため、有機ＥＬ素子２１は消光状態となる。

そして、時刻ｔ₃₂から、電流制御信号ＤＳがアクティブ状態から非アクティブ状態に遷移する時刻ｔ₃₃までの期間が、有機ＥＬ素子２１の消光、駆動トランジスタ２２のソース電圧Ｖ_s、ドレイン電圧Ｖ_dのリセット、及び、閾値補正処理の準備の期間となる。この期間ｔ₃₂−ｔ₃₃では、スイッチングトランジスタ２６が導通状態となるため、駆動トランジスタ２２のドレイン電極に電源電圧Ｖ_ssが書き込まれる（Ｖ_d＝Ｖ_ss）。

次に、書込み走査信号ＷＳ及び駆動信号ＡＺがアクティブ状態のまま、時刻ｔ₃₃で電流制御信号ＤＳが非アクティブ状態となり、電流制御トランジスタ２７が非導通状態になることによって閾値補正期間に入る。閾値補正期間は、時刻ｔ₃₃から書込み走査信号ＷＳが非アクティブ状態に遷移する時刻ｔ₃₄までの期間となる。

次に、閾値補正処理後の時刻ｔ₃₅で制御信号ＯＳが非アクティブ状態からアクティブ状態に切り替わる、即ち、高電圧の状態から低電圧の状態に遷移し、補助容量２５の他端に電位変化を与える。これにより、補助容量２５を通してのカップリングによって駆動トランジスタ２２のソース電圧Ｖ_sが変化するため、駆動トランジスタ２２の動作点がカットオフ領域となる。したがって、駆動トランジスタ２２には電流Ｉ_dsが流れない。

その後、時刻ｔ₃₆で信号線３３の電圧が基準電圧Ｖ_ofsから映像信号の信号電圧Ｖ_sigに切り替わる。次に、時刻ｔ₃₇で書込み走査信号ＷＳが再びアクティブ状態になり、書込みトランジスタ２３が導通状態になることで、信号電圧Ｖ_sigが画素回路２０Ｂ内に取り込まれる（書き込まれる）。そして、時刻ｔ₃₇から書込み走査信号ＷＳが非アクティブ状態に遷移する時刻ｔ₃₈までの期間が信号書込み＆移動度補正期間となる。

その後、時刻ｔ₃₉で制御信号ＯＳが非アクティブ状態に遷移し、続いて、時刻ｔ₄₀で電流制御信号ＤＳがアクティブ状態に遷移することで、駆動トランジスタ２２のソース電極に電源電圧Ｖ_ccpが印加され、駆動トランジスタ２２への電流供給が可能になる。そして、時刻ｔ₄₁で駆動信号ＡＺが非アクティブ状態に遷移することで、有機ＥＬ素子２１の発光期間に入る。その後、時刻ｔ₄₂で信号線３３の電圧が、映像信号の信号電圧Ｖ_sigから基準電圧Ｖ_ofsに切り替わることによって１Ｈ期間が終了する。

以上説明した実施例２に係る画素回路２０Ｂは、実施例１に係る画素回路２０Ａに比べて構成素子の数が多くなるものの、当該画素回路２０Ｂを備える有機ＥＬ表示装置１０においても、実施例１に係る画素回路２０Ａを備える有機ＥＬ表示装置１０と同様の作用、効果を得ることができる。

すなわち、移動度補正用に狭いパルス幅の移動度補正パルスを用意する必要がなく、それを生成するパルス幅調整回路８０（図５参照）を表示パネル７０上に形成しなくて済むため、画素アレイ部３０の周辺回路の回路規模の縮小化を図ることができる。そして、周辺回路の回路規模を縮小できることで、狭額縁化を図ることができ、それに伴って表示パネル７０を小型にできる。

また、実施例２に係る画素回路２０Ｂでは、制御走査部９０が画素アレイ部３０に関して書込み走査部４０と同じ側の周辺回路領域に設けられている。これにより、駆動対象の画素回路２０Ｂまでの書込み走査部４０及び制御走査部９０からの距離をほぼ等しくできるため、書込み走査信号ＷＳと制御信号ＯＤとの間の距離の違いに伴うタイミングずれを最小限に抑えることができる。

特に、書込み走査信号ＷＳを画素回路２０Ａに伝送する走査線３１と、制御信号ＯＳを画素回路２０Ｂに伝送する制御線３５とは、配線材料、配線の厚み、及び、配線の幅が同じになるように形成されている。これにより、同じ画素回路２０Ｂに伝送されるときの書込み走査信号ＷＳ及び制御信号ＯＤの遅延量をほぼ同じにできるため、両者間のタイミングずれをなくすことができる。その結果、駆動対象の画素回路２０Ｂに対する駆動をより確実に行うことができる。尚、ここでは、配線材料、配線の厚み、及び、配線の幅の全てを同じにするとしたが、全てに限られるものではない。

＜電子機器＞
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることができる。一例として、例えば、テレビジョンセット、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラ、ヘッドマウントディスプレイ等の表示部として用いることができる。

このように、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることにより、以下のような効果を得ることができる。すなわち、本開示の技術によれば、移動度補正期間中に有機ＥＬ素子がターンオンすることによるユニフォーミティの悪化を抑制することができるため、画質の向上を図ることができる。また、小型な表示パネルの作製が可能になることで、理収を上げることができるため、表示部を含む電子機器のコストを低減できる。また、表示パネルが小型になることで、セットの小型化が可能となるため、製品（電子機器）の設計の自由度を上げることができる。

本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット（ＦＰＣ）などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルカメラ及びヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これに限られるものではない。

（具体例１）
図１１は、レンズ交換式一眼レフレックスタイプのデジタルカメラの外観図であり、図１１Ａにその正面図を示し、図１１Ｂにその背面図を示す。レンズ交換式一眼レフレックスタイプのデジタルカメラは、例えば、カメラ本体部（カメラボディ）１１１の正面右側に交換式の撮影レンズユニット（交換レンズ）１１２を有し、正面左側に撮影者が把持するためのグリップ部１１３を有している。

そして、カメラ本体部１１１の背面略中央にはモニタ１１４が設けられている。モニタ１１４の上部には、ビューファインダ（接眼窓）１１５が設けられている。撮影者は、ビューファインダ１１５を覗くことによって、撮影レンズユニット１１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。

上記の構成のレンズ交換式一眼レフレックスタイプのデジタルカメラにおいて、そのビューファインダ１１５として本開示の表示装置を用いることができる。すなわち、本例に係るレンズ交換式一眼レフレックスタイプのデジタルカメラは、そのビューファインダ１１５として本開示の表示装置を用いることによって作製される。

（具体例２）
図１２は、ヘッドマウントディスプレイの外観図である。ヘッドマウントディスプレイは、例えば、眼鏡形の表示部２１１の両側に、使用者の頭部に装着するための耳掛け部２１２を有している。このヘッドマウントディスプレイにおいて、その表示部２１１として本開示の表示装置を用いることができる。すなわち、本例に係るヘッドマウントディスプレイは、その表示部２１１として本開示の表示装置を用いることによって作製される。

尚、本開示は以下のような構成をとることもできる。
［１］発光部、映像信号の信号電圧を書き込む書込みトランジスタ、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタ、及び、駆動トランジスタのソースノードに一端が接続された補助容量を含む画素回路が行列状に配置されて成り、
画素回路は、駆動トランジスタのゲート電圧の初期化電圧を基準として当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて、駆動トランジスタのソース電圧を変化させる閾値補正処理の機能を有する画素アレイ部と、
閾値補正処理後に、補助容量を通してのカップリングにより駆動トランジスタのソース電極に対して電位変化を与えて駆動トランジスタの動作点をカットオフ領域とする制御部と、
を備える表示装置。
［２］制御部は、補助容量の他端に電位変化を与えることによって駆動トランジスタのソース電極の電位を変化させる、
上記［１］に記載の表示装置。
［３］補助容量の他端は、制御線に接続されており、
制御部は、制御線を通して補助容量の他端に与える制御信号を非アクティブ状態からアクティブ状態に切り替えることによって駆動トランジスタのソース電極に対して電位変化を与える、
上記［２］に記載の表示装置。
［４］駆動トランジスタのソース電極に対して電位変化を与えたときの駆動トランジスタのソース電圧は、少なくとも、発光部のカソード電圧＋発光部の閾値電圧よりも小さい電圧である、
上記［１］乃至上記［３］のいずれかに記載の表示装置。
［５］書込みトランジスタは、駆動トランジスタのソース電極に対して電位変化が与えられた後に、駆動トランジスタのゲート電極に信号電圧を書き込む、
上記［１］乃至上記［４］のいずれかに記載の表示装置。
［６］書込みトランジスタを走査線を通して行単位で駆動する書込み走査部を備え、
制御部と書込み走査部とは、画素アレイ部に関して同じ側の周辺回路領域に設けられている、
上記［３］乃至上記［５］のいずれかに記載の表示装置。
［７］制御線及び走査線は、配線の材料、厚み、及び、幅が同じである、
上記［６］に記載の表示装置。
［８］書込み走査信号は、閾値補正処理の際及び信号電圧の書込みの際の２回アクティブ状態となり、
書込み走査信号が２回アクティブ状態となるときの２つのパルスのパルス幅は同じである、
上記［１］乃至上記［７］のいずれかに記載の表示装置。
［９］画素回路は、２つのパルスのうち２つ目のパルスの期間において、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって駆動トランジスタの移動度を補正する移動度補正処理を行う、
上記［８］に記載の表示装置。
［１０］発光部、映像信号の信号電圧を書き込む書込みトランジスタ、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタ、及び、駆動トランジスタのソースノードに一端が接続された補助容量を含む画素回路が行列状に配置されて成り、
画素回路は、駆動トランジスタのゲート電圧の初期化電圧を基準として当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて、駆動トランジスタのソース電圧を変化させる閾値補正処理の機能を有する画素アレイ部を備える表示装置の駆動に当たって、
閾値補正処理後に、補助容量を通してのカップリングにより駆動トランジスタのソース電極に対して電位変化を与えて駆動トランジスタの動作点をカットオフ領域とする、
表示装置の駆動方法。
［１１］発光部、映像信号の信号電圧を書き込む書込みトランジスタ、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタ、及び、駆動トランジスタのソースノードに一端が接続された補助容量を含む画素回路が行列状に配置されて成り、
画素回路は、駆動トランジスタのゲート電圧の初期化電圧を基準として当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて、駆動トランジスタのソース電圧を変化させる閾値補正処理の機能を有する画素アレイ部と、
閾値補正処理後に、補助容量を通してのカップリングにより駆動トランジスタのソース電極に対して電位変化を与えて駆動トランジスタの動作点をカットオフ領域とする制御部と、
を備える表示装置を有する電子機器。

１０・・・有機ＥＬ表示装置、２０，２０Ａ，２０Ｂ・・・単位画素（画素／画素回路）、２１・・・有機ＥＬ素子、２２・・・駆動トランジスタ、２３・・・書込みトランジスタ、２４・・・保持容量、２５・・・補助容量、２６・・・スイッチングトランジスタ、２７・・・電流制御トランジスタ、３０・・・画素アレイ部、３１（３１₁〜３１_m）・・・走査線、３２（３２₁〜３２_m）・・・電源供給線、３３（３３₁〜３３_n）・・・信号線、３４・・・共通電源線、３５・・・制御線、３６・・・第１駆動線、３７・・・第２駆動線、４０・・・書込み走査部、５０・・・電源供給走査部、６０・・・信号出力部、７０・・・表示パネル、７１〜７４・・・入力端子、７５，７６・・・レベルシフト（Ｌ／Ｓ）回路、８０・・・パルス幅調整回路、８１・・・遅延回路部、８２・・・ゲート回路部、８３・・・バッファ回路、９０・・・制御走査部、９１・・・駆動走査部、９２・・・電流制御走査部

Claims (10)

1. 発光部、映像信号の信号電圧を書き込む書込みトランジスタ、駆動トランジスタのゲート電極とソース電極との間に接続され、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタ、及び、駆動トランジスタのソースノードに一端が接続された補助容量を含む画素回路が行列状に配置されて成り、
   画素回路は、駆動トランジスタのゲート電圧の初期化電圧を基準として当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて、駆動トランジスタのソース電圧を変化させる動作を行うことで、駆動トランジスタのゲート電極とソース電極との間の電圧を駆動トランジスタの閾値電圧に収束させ、閾値電圧に相当する電圧を保持容量に保持する閾値補正処理の機能を有する画素アレイ部と、
   閾値補正処理後、書込みトランジスタによる映像信号の信号電圧の書込み処理が終了する前までに、補助容量を通してのカップリングにより駆動トランジスタのソース電極に対して、駆動トランジスタの動作点をカットオフ領域とする電位変化を与える制御部と、
   を備え、
   書込み走査信号は、閾値補正処理の際及び信号電圧の書込みの際に２回アクティブ状態となり、
   書込み走査信号が２回アクティブ状態となるときの２つのパルスのパルス幅は同じである、
   表示装置。
2. 制御部は、補助容量の他端に電位変化を与えることによって駆動トランジスタのソース電極の電位を変化させる、
   請求項１に記載の表示装置。
3. 補助容量の他端は、制御線に接続されており、
   制御部は、制御線を通して補助容量の他端に与える制御信号を非アクティブ状態から、駆動トランジスタの動作点をカットオフ領域とするアクティブ状態に切り替えることによって駆動トランジスタのソース電極に対して電位変化を与える、
   請求項２に記載の表示装置。
4. 駆動トランジスタのソース電極に対して電位変化を与えたときの駆動トランジスタのソース電圧は、少なくとも、発光部のカソード電圧＋発光部の閾値電圧よりも小さい電圧である、
   請求項１乃至請求項３のいずれか１項に記載の表示装置。
5. 書込みトランジスタは、駆動トランジスタのソース電極に対して電位変化が与えられた後に、駆動トランジスタのゲート電極に信号電圧を書き込む、
   請求項１乃至請求項４のいずれか１項に記載の表示装置。
6. 書込みトランジスタを走査線を通して行単位で駆動する書込み走査部を備え、
   制御部と書込み走査部とは、画素アレイ部に関して同じ側の周辺回路領域に設けられている、
   請求項３乃至請求項５のいずれか１項に記載の表示装置。
7. 制御線及び走査線は、配線の材料、厚み、及び、幅が同じである、
   請求項６に記載の表示装置。
8. 画素回路は、２つのパルスのうち２つ目のパルスの期間において、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート電極とソース電極との間の電位差に負帰還をかけることによって駆動トランジスタの移動度を補正する移動度補正処理を行う、
   請求項１乃至請求項７のいずれか１項に記載の表示装置。
9. 発光部、映像信号の信号電圧を書き込む書込みトランジスタ、駆動トランジスタのゲート電極とソース電極との間に接続され、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタ、及び、駆動トランジスタのソースノードに一端が接続された補助容量を含む画素回路が行列状に配置されて成り、
   画素回路は、駆動トランジスタのゲート電圧の初期化電圧を基準として当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて、駆動トランジスタのソース電圧を変化させる動作を行うことで、駆動トランジスタのゲート電極とソース電極との間の電圧を駆動トランジスタの閾値電圧に収束させ、閾値電圧に相当する電圧を保持容量に保持する閾値補正処理の機能を有する画素アレイ部を備える表示装置の駆動に当たって、
   閾値補正処理後、書込みトランジスタによる映像信号の信号電圧の書込み処理が終了する前までに、補助容量を通してのカップリングにより駆動トランジスタのソース電極に対して、駆動トランジスタの動作点をカットオフ領域とする電位変化を与え、
   書込み走査信号を、閾値補正処理の際及び信号電圧の書込みの際に２回アクティブ状態とし、
   書込み走査信号が２回アクティブ状態となるときの２つのパルスのパルス幅を同じになるように設定する、
   表示装置の駆動方法。
10. 発光部、映像信号の信号電圧を書き込む書込みトランジスタ、駆動トランジスタのゲート電極とソース電極との間に接続され、書込みトランジスタによって書き込まれた信号電圧を保持する保持容量、保持容量が保持する信号電圧に基づいて発光部を駆動する駆動トランジスタ、及び、駆動トランジスタのソースノードに一端が接続された補助容量を含む画素回路が行列状に配置されて成り、
    画素回路は、駆動トランジスタのゲート電圧の初期化電圧を基準として当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて、駆動トランジスタのソース電圧を変化させる動作を行うことで、駆動トランジスタのゲート電極とソース電極との間の電圧を駆動トランジスタの閾値電圧に収束させ、閾値電圧に相当する電圧を保持容量に保持する閾値補正処理の機能を有する画素アレイ部と、
    閾値補正処理後、書込みトランジスタによる映像信号の信号電圧の書込み処理が終了する前までに、補助容量を通してのカップリングにより駆動トランジスタのソース電極に対して、駆動トランジスタの動作点をカットオフ領域とする電位変化を与える制御部と、
    を備え、
    書込み走査信号は、閾値補正処理の際及び信号電圧の書込みの際に２回アクティブ状態となり、
    書込み走査信号が２回アクティブ状態となるときの２つのパルスのパルス幅は同じである、
    表示装置を有する電子機器。

Images