WO2011061800A1 - 表示パネル装置、表示装置及びその制御方法 - Google Patents

表示パネル装置、表示装置及びその制御方法 Download PDF

Info

Publication number
WO2011061800A1
WO2011061800A1 PCT/JP2009/006215 JP2009006215W WO2011061800A1 WO 2011061800 A1 WO2011061800 A1 WO 2011061800A1 JP 2009006215 W JP2009006215 W JP 2009006215W WO 2011061800 A1 WO2011061800 A1 WO 2011061800A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
capacitor
voltage
light emitting
line
Prior art date
Application number
PCT/JP2009/006215
Other languages
English (en)
French (fr)
Inventor
松井雅史
小野晋也
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2010518189A priority Critical patent/JP5192042B2/ja
Priority to KR1020107009805A priority patent/KR101095701B1/ko
Priority to EP09848578.2A priority patent/EP2500895B1/en
Priority to CN200980102626.0A priority patent/CN102138172B/zh
Priority to PCT/JP2009/006215 priority patent/WO2011061800A1/ja
Priority to US13/035,170 priority patent/US8243107B2/en
Publication of WO2011061800A1 publication Critical patent/WO2011061800A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Definitions

  • the present invention relates to a display panel device, a display device, and a control method thereof, and more particularly, to a display panel device, a display device using a current-driven light emitting element, and a control method thereof.
  • Image display devices using organic electroluminescence (EL) elements are known as image display devices using current-driven light emitting elements.
  • the organic EL display device using the self-emitting organic EL element does not require a backlight necessary for a liquid crystal display device, and is optimal for thinning the device.
  • the organic EL element used in the organic EL display device is different from the liquid crystal cell being controlled by the voltage applied thereto, in that the luminance of each light emitting element is controlled by the current value flowing therethrough. .
  • organic EL elements constituting pixels are usually arranged in a matrix.
  • An organic EL element is provided at the intersection of a plurality of row electrodes (scanning lines) and a plurality of column electrodes (data lines), and a voltage corresponding to a data signal is applied between the selected row electrodes and the plurality of column electrodes.
  • a device that drives an organic EL element is called a passive matrix organic EL display device.
  • a switching thin film transistor (TFT: Thin Film Transistor) is provided at the intersection of a plurality of scanning lines and a plurality of data lines, and a gate of a driving element is connected to the switching TFT, and the switching TFT is turned on through the selected scanning line. Then, a data signal is input to the drive element from the signal line.
  • TFT Thin Film Transistor
  • a device in which an organic EL element is driven by this drive element is called an active matrix type organic EL display device.
  • An active matrix organic EL display device differs from a passive matrix organic EL display device in which an organic EL element connected thereto emits light only during a period when each row electrode (scanning line) is selected. Since the organic EL element can emit light until the selection), the luminance of the display is not reduced even if the number of scanning lines is increased. Therefore, the active matrix organic EL display device can be driven at a low voltage and can reduce power consumption.
  • the active matrix organic EL display device has a drawback in that even if the same data signal is given due to variations in the characteristics of the drive transistors, the luminance of the organic EL element is different in each pixel, resulting in luminance unevenness. is there.
  • Patent Document 1 discloses a method of compensating characteristic variations for each pixel with a simple pixel circuit as a method for compensating luminance unevenness due to characteristic variations of drive transistors.
  • FIG. 14 is a circuit configuration diagram of a pixel portion in a conventional display device described in Patent Document 1.
  • the display device 500 in the figure includes a pixel array unit 501, a horizontal selector 503, a write scanner 504, and a bias scanner 505.
  • the pixel array unit 501 includes a pixel unit 502 arranged two-dimensionally.
  • the pixel portion 502 includes a light emitting element 508 having a cathode connected to the negative power supply line 512, a drive transistor 507 having a drain connected to the positive power supply line 511 and a source connected to the anode of the light emitting element 508, and a gate-source of the drive transistor 507.
  • the write scanner 504 supplies a control signal to the scanning line WS, while the horizontal selector 503 supplies a reference voltage Vref to the signal line SL, so that a voltage corresponding to the threshold voltage Vth of the driving transistor 507 is stored in the storage capacitor 509.
  • the holding correction operation is performed, and then the writing operation for writing the signal potential Vsig of the video signal to the holding capacitor 509 is performed.
  • the bias scanner 505 switches the potential of the bias line BS and applies the coupling voltage to the source of the driving transistor 507 via the auxiliary capacitor 510, so that the gate-source voltage Vgs of the driving transistor 507 is applied.
  • a preparatory operation for initialization to be greater than the threshold voltage Vth is performed.
  • the pixel unit 502 In the writing operation of the signal voltage Vsig, the pixel unit 502 negatively feeds back the drain current of the driving transistor 507 to the storage capacitor 509, and thus corrects the signal voltage Vsig according to the mobility of the driving transistor 507. Call.
  • FIG. 15 is an operation timing chart of the conventional display device described in Patent Document 1.
  • the figure shows the operation of the display device for one pixel row, and one frame period is composed of a non-light emitting period and a light emitting period.
  • the threshold voltage Vth and mobility ⁇ of the driving transistor 507 are corrected.
  • a control signal pulse is applied to the scanning line WS, and the sampling transistor 506 is turned on.
  • the bias line BS is switched from a high potential to a low potential.
  • the potential of the drive transistor 507 decreases via the auxiliary capacitor 510.
  • Vgs> Vth and the driving transistor 507 is turned on.
  • the light-emitting element 508 is in a reverse bias state, no current flows, and the source potential of the driving transistor 507 increases.
  • the potential of the signal line SL is switched from the reference voltage Vref to the signal voltage Vsig.
  • the gate potential of the driving transistor 507 is Vsig.
  • the discharge current Ids which is the drain current of the driving transistor 507, flows exclusively into the storage capacitor 509 and starts discharging.
  • the source potential of the drive transistor 507 rises by ⁇ V by time T5 when the sampling transistor 506 is turned off.
  • the signal potential Vsig is written into the storage capacitor 509 in a form that is added to Vth, and the mobility correction voltage ⁇ V is subtracted from the voltage held in the storage capacitor 509.
  • the period from time T4 to time T5 is a signal writing period and a mobility correction period.
  • the discharge current Ids increases and the absolute value of ⁇ V also increases.
  • FIG. 16 is a graph showing the characteristics of the discharge current of the storage capacitor during the mobility correction period.
  • the horizontal axis represents the passage of time after writing the signal voltage Vsig, that is, the passage of time from time T4, and the vertical axis represents the discharge current value.
  • the discharge current Ids draws a discharge curve such as A1, B1, and C1 depending on the magnitude of Vsig.
  • A1 and A2 are discharge curves of drive transistors having the same magnitude of Vsig applied to the gate but having different characteristic parameters relating to mobility ⁇ .
  • B1 and B2, and C1 and C2 are the same as the relationship between A1 and A2.
  • the initial value of the discharge current Ids is different if the characteristic parameter relating to the mobility ⁇ is different, but the discharge current Ids becomes almost equal when the discharge time elapses.
  • the discharge current Ids substantially matches at time a
  • the discharge current Ids almost matches at time b
  • the time c The discharge currents Ids substantially coincide with each other.
  • the drain of the drive transistor 507 is applied while applying a gate bias that does not cause the light emitting element 508 to emit light during the mobility correction period described above. By discharging the current, correction is performed in consideration of characteristic variations regarding the mobility of the driving transistor.
  • the scanning line WS shifts to the low level side, and the sampling transistor 506 is turned off. Accordingly, the gate of the driving transistor 507 is disconnected from the signal line SL, and at the same time, the drain current of the driving transistor 507 starts to flow through the light emitting element 508. Thereafter, Vgs is held constant by the holding capacitor 509, and its value is obtained by correcting the signal voltage Vsig with the threshold voltage Vth and the mobility ⁇ .
  • the display device 500 according to Patent Document 1 suppresses the occurrence of luminance unevenness due to variations in the threshold voltage Vth and the mobility ⁇ .
  • the mobility correction period varies in the pixel array unit 501 due to the wiring delay of the scanning line WS.
  • the fluctuation of the mobility correction period will be described with reference to FIG.
  • FIG. 17 is a diagram for explaining the variation of the mobility correction period in the display device described in Patent Document 1.
  • the start time T4 of the mobility correction period is the rise time of the signal potential Vsig in the signal line SL.
  • the end time T5 of the mobility correction period is when the voltage of the scanning line WS falls.
  • the voltage waveform of the scanning line WS at the position P close to the write scanner 504 becomes a rectangular wave (broken line in FIG.
  • the voltage waveform of the scanning line WS at the position Q far from the scanner 504 has a rounded waveform (solid line in FIG. 17) depending on the time constant at the rise and fall. Since the start time T4 is a rise time of Vsig and Vsig is given for each scanning line SL arranged for each pixel column, the mobility correction start time does not vary for each pixel portion due to the wiring delay of the scanning line SL. On the other hand, the end time T5 is when the gate-source voltage of the sampling transistor 506 reaches the threshold voltage of the sampling transistor 506.
  • the time is, for example, when the scanning voltage Vws applied to the gate of the sampling transistor 506 drops to the sum potential of Vsig, which is the source potential of the sampling transistor 506, and the threshold voltage of the sampling transistor 506. Therefore, the mobility correction end time differs between the P point and the Q point, and the mobility correction period T4 to T5 is T0 described in FIG. 17 at the P point, whereas FIG. T described in the above.
  • the difference between the mobility correction period T0 at the point P and the mobility correction period T at the point Q is ⁇ T corresponding to the rounding of the voltage waveform when the scanning line WS falls.
  • the mobility correction period T does not actually become the correction time design value T0 and varies between pixel portions.
  • the mobility correction end time is the sum of the scanning voltage Vws applied to the gate of the sampling transistor 506, for example, Vsig, which is the source potential of the sampling transistor 506, and the threshold voltage of the sampling transistor 506.
  • Vsig the scanning voltage
  • the mobility correction period T changes depending on the magnitude of the signal voltage Vsig. Therefore, when there is a wiring delay of the scanning line WS, there is a problem that the variation of the mobility correction period due to the fluctuation of the signal voltage Vsig that is a video signal varies for each pixel portion. That is, the amount of change in the mobility correction period T is not constant between the pixel portions with respect to the change in display gradation, resulting in current variations in the panel surface, which causes shading failure.
  • an object of the present invention is to provide a display panel device, a display device, and a control method thereof that suppress mobility variation due to wiring delay with respect to all writing voltages.
  • a display panel device includes a light-emitting element having a first electrode and a second electrode, a first capacitor for holding a voltage, and a gate electrode.
  • the light emitting device is connected to the first electrode of one capacitor, the source electrode is connected to the second electrode of the first capacitor, and a drain current corresponding to the voltage held in the first capacitor is passed through the light emitting device.
  • a drive element that emits light a first power line for determining the potential of the drain electrode of the drive element, a second power line electrically connected to the second electrode of the light-emitting element, and a signal voltage supply
  • a data line one terminal connected to the data line, the other terminal connected to the first electrode of the first capacitor, and conduction between the data line and the first electrode of the first capacitor;
  • Non A potential difference between the first electrode and the second electrode of the first capacitor is less than or equal to a threshold voltage of the driving element in a state where a signal voltage is supplied to the first switching element that switches between the first capacitor and the first electrode of the first capacitor.
  • a bias voltage line for supplying a predetermined bias voltage to the second electrode of the first capacitor; a second capacitor provided between the second electrode of the first capacitor and the bias voltage line; A drive circuit that performs control of the first switching element, supply control of the predetermined bias voltage by the bias voltage line, and supply control of the signal voltage by the data line, and the drive circuit includes the bias
  • the signal voltage is supplied to the first electrode of the first capacitor by writing the predetermined bias voltage to the second capacitor through the voltage line.
  • the drain current does not flow between the source electrode of the first capacitor and the second electrode of the first capacitor, and the drain current does not flow between the source electrode of the driving element and the second electrode of the first capacitor.
  • the signal voltage is supplied to the first electrode of the first capacitor while the first switching element is on, and the signal voltage is supplied to the first electrode of the first capacitor.
  • the drain current is allowed to flow between the second electrode of the driver and the drain current is allowed to flow between the source electrode of the driving element and the second electrode of the first capacitor.
  • the first switching element is turned off to stop the supply of the signal voltage to the first electrode of the first capacitor, and the source electrode of the driving element and the second electrode of the first capacitor within the period A charge accumulated in the first capacitor is discharged by a drain current flowing between them.
  • the influence of the wiring delay can be reduced by causing the variation in the mobility correction time due to the display gradation even when the mobility correction is started. It is possible to suppress correction variations in all gradations.
  • FIG. 1 is a block diagram showing an electrical configuration of a display panel device of the present invention.
  • FIG. 2 is a diagram showing a circuit configuration of the light-emitting pixel included in the display unit according to Embodiment 1 of the present invention and a connection with peripheral circuits thereof.
  • FIG. 3 is an operation timing chart of the control method of the display panel device according to Embodiment 1 of the present invention.
  • FIG. 4 is a state transition diagram of the pixel circuit included in the display panel device according to Embodiment 1 of the present invention.
  • FIG. 5 is a diagram for explaining the mobility correction period of the display panel device of the present invention.
  • FIG. 6A is a graph showing a transient response characteristic at the fall of the bias voltage.
  • FIG. 6B is a graph showing the slope characteristic of the transient response characteristic at the fall of the bias voltage.
  • FIG. 7 is a diagram for explaining a calculation parameter for a mobility correction period according to a conventional method.
  • FIG. 8A is a graph showing the time constant dependence of the mobility correction period calculated by the conventional method for determining the mobility correction period.
  • FIG. 8B is a graph showing the time constant dependency of the mobility correction period calculated by the method for determining the mobility correction period of the display panel device according to Embodiment 1 of the present invention.
  • FIG. 9 is a diagram showing a circuit configuration of a light emitting pixel included in a display unit according to Embodiment 2 of the present invention and a connection with peripheral circuits thereof.
  • FIG. 10 is an operation timing chart of the display panel device control method according to the second embodiment of the present invention.
  • FIG. 11 is a state transition diagram of a pixel circuit included in the display panel device according to Embodiment 2 of the present invention.
  • FIG. 12A is a graph showing the time constant dependence of the mobility correction period calculated by the conventional method for determining the mobility correction period.
  • FIG. 12B is a graph showing the time constant dependency of the mobility correction period calculated by the method for determining the mobility correction period of the display panel device according to Embodiment 2 of the present invention.
  • FIG. 13 is an external view of a thin flat TV incorporating the display panel device of the present invention.
  • FIG. 14 is a circuit configuration diagram of a pixel portion in a conventional display device described in Patent Document 1.
  • FIG. 15 is an operation timing chart of the conventional display device described in Patent Document 1.
  • FIG. 16 is a graph showing the characteristics of the discharge current of the storage capacitor during the mobility correction period.
  • FIG. 17 is a diagram for explaining the variation of the mobility correction period in the display device described in Patent Document 1. In FIG.
  • a display panel device includes a light emitting element having a first electrode and a second electrode, a first capacitor for holding a voltage, and a gate electrode connected to the first electrode of the first capacitor.
  • a driving element that causes the light emitting element to emit light by causing a drain current corresponding to a voltage held in the first capacitor to flow through the light emitting element, the source electrode being connected to the second electrode of the first capacitor.
  • the first terminal is connected to the data line, the other terminal is connected to the first electrode of the first capacitor, and the first switch for switching conduction and non-conduction between the data line and the first electrode of the first capacitor.
  • a bias voltage line for supplying a voltage to the second electrode of the first capacitor; a second capacitor provided between the second electrode of the first capacitor and the bias voltage line; and the first switching element.
  • a drive circuit that executes control of supply of the predetermined bias voltage by the bias voltage line and control of supply of the signal voltage by the data line, the drive circuit via the bias voltage line Even if the signal voltage is supplied to the first electrode of the first capacitor by writing the predetermined bias voltage to the second capacitor, the first capacitor
  • the predetermined bias voltage is supplied to the second electrode of the first capacitor such that the potential of the first electrode with respect to the electrode is equal to or lower than the threshold voltage of the driving element, whereby the source electrode of the driving element and the first capacitor The drain current does not flow between the first electrode and the second electrode, and the drain current does not flow between the source electrode of the driving element and the second electrode of the first capacitor.
  • the signal voltage is supplied to the first electrode of the first capacitor with the switching element turned on, and the signal voltage is supplied to the first electrode of the first capacitor via the bias voltage line.
  • the drain is interposed between the source electrode of the driving element and the second electrode of the first capacitor.
  • a rain current is applied, and after a predetermined period has elapsed since the drain current is applied between the source electrode of the driving element and the second electrode of the first capacitor, the first switching element is turned off.
  • the supply of the signal voltage to the first electrode of the first capacitor is stopped, and the first capacitor is caused by a drain current flowing between the source electrode of the driving element and the second electrode of the first capacitor within the period. This discharges the charge accumulated in the.
  • the reverse bias voltage corresponding to the predetermined bias voltage is written to the second capacitor via the bias voltage line, whereby the source electrode of the driving element and the second electrode of the first capacitor are written to the second electrode.
  • a discharge current which is a drain current of the driving element is passed. Thereby, the mobility correction of the driving element by the discharge current is started.
  • the first capacitor is controlled to control the first capacitor after elapse of a predetermined period after passing the discharge current between the source electrode of the driving element and the second electrode of the first capacitor.
  • the supply of the signal voltage to the first electrode is stopped. Thereby, the mobility correction of the driving element by the self-discharge current is finished.
  • the start control of the mobility correction of the driving element by the discharge current is performed by the control for writing the reverse bias voltage into the second capacitor, and as a control separate from the supply control of the signal voltage to the first capacitor.
  • the end control of the mobility correction of the drive element by the discharge current is performed by the supply stop control of the signal voltage to the first capacitor. That is, the start control of the drive element mobility correction by the discharge current and the end control of the drive element mobility correction by the discharge current are performed by separate controls. Therefore, the delay time from the time when the reverse bias voltage is output from the drive circuit at the time when the discharge current starts to flow and the first switching element from the drive circuit at the time when the discharge current stops are turned off.
  • the mobility correction period can be controlled more accurately than the conventional mobility correction period having a delay amount only at the mobility correction end time. As a result, the mobility of the drive element can be accurately corrected.
  • a reverse bias voltage corresponding to the predetermined bias voltage is applied to the second capacitor via the bias voltage line.
  • the voltage is changed stepwise from the predetermined bias voltage toward the reverse bias voltage.
  • the display panel device When the display panel device has a large screen, many pixel portions are connected to the wiring, which increases the resistance and parasitic capacitance of the wiring.
  • a discharge current is caused to flow between the source electrode of the driving element and the second electrode of the first capacitor by writing the reverse bias voltage to the second capacitor, for example, an end of the display panel device close to the driving circuit
  • the voltage of the bias voltage line changes abruptly. Therefore, when the discharge current starts to flow, the bias voltage line almost reaches the reverse bias voltage.
  • a delay amount is generated in the control of the bias voltage line, so that the bias voltage line is compared with the end region of the display panel.
  • the voltage changes smoothly according to a predetermined time constant. Therefore, after the discharge current starts to flow, a time difference occurs between the end region and the center region of the display panel until the bias voltage line becomes the reverse bias voltage. Due to variations in time from the start of conduction between the source electrode of the driving element and the second electrode of the first capacitor until the bias voltage line reaches the reverse bias voltage, the end region and the center region of the display panel are biased. Differences in voltage transient response. As a result, a difference occurs in the period in which the discharge current flows, and the discharge amount changes. This causes uneven light emission in the end region and the center region of the display panel device.
  • the pixel portion in the central region of the display panel device is an example of a pixel portion arranged in the region of the display panel device farthest from the drive circuit.
  • the wiring resistance and parasitic capacitance increase. Therefore, when the pixel circuit is disposed in one end region of the display panel, the same problem as described above occurs in the pixel portion disposed in the other end region of the display panel device.
  • the voltage is changed stepwise from the predetermined bias voltage toward the reverse bias voltage.
  • the time until the bias voltage line reaches the reverse bias voltage can be made uniform in the end region and the center region of the display panel device as much as possible. That is, the discharge amount is made uniform by making the transient response characteristics of the bias voltage as uniform as possible. For this reason, for example, light emission unevenness is prevented from occurring in the end region and the center region of the display panel device, and the amount of light emission is uneven in the end region and the center region of the display panel device. Can be prevented.
  • the pixel portion in the central region of the display panel device is an example of a pixel portion arranged in the region of the display panel device farthest from the drive circuit. In the case where the pixel circuit is disposed in one end region of the display panel, the amount of light emitted from the pixel portion disposed in one end region and the other end region of the display panel device is low. It can be prevented from becoming uniform.
  • the scanning signal voltage is further supplied to the gate electrode of the first switching element to supply the first switching element.
  • the driving circuit includes a scanning line that switches between conduction and non-conduction, and the drive circuit performs the first switching after a predetermined period has elapsed since the source electrode of the drive element and the second electrode of the first capacitor are conducted.
  • the scanning signal voltage is output in a stepwise manner from the scanning line to the first switching element.
  • the end time of mobility correction for example, the time until the scanning line turns off the first switching element in the end region and the center region of the display panel device is set as much as possible. It is possible to align. That is, the discharge amount is made uniform by making the transient response characteristics of the scanning signal voltage as uniform as possible. Therefore, the start delay amount and the end delay amount are more accurately canceled out in correspondence.
  • the degree of stepwise voltage change from the predetermined bias voltage toward the reverse bias voltage is the same.
  • the stepwise voltage change of the bias voltage for reducing the variation in the start time of the mobility correction and the stepwise voltage of the scanning signal voltage for reducing the variation in the end time of the mobility correction are offset with high accuracy.
  • the display panel device is the display panel device according to the claim 2, wherein the light emitting element includes a first electrode, a second electrode, the first electrode, and the second electrode. And at least the light emitting element, the first capacitor, the driving element, and the second capacitor constitute a pixel circuit of a unit pixel, and the driving circuit reverses the reverse from the predetermined bias voltage.
  • the stepwise change in the voltage output toward the bias voltage is written from the start of writing the reverse bias voltage to the second capacitor in the pixel circuit arranged in the region of the display panel device farthest from the drive circuit. It corresponds to the change in the amount of voltage written until the end.
  • the stepwise change in the voltage that changes from the predetermined bias voltage toward the reverse bias voltage occurs in the pixel circuit disposed in the region of the display panel device farthest from the drive circuit. This corresponds to a change in the amount of voltage written from the start of writing of the reverse bias voltage to the two capacitors to the end of writing.
  • the start timing of the discharge current in the other area of the display panel device is set on the basis of the start timing of the discharge current in the center area of the display panel device.
  • unevenness in light emission can be prevented, and for example, the amount of light emission can be prevented from becoming uneven in the end region and the central region of the display panel device.
  • the pixel portion in the central region of the display panel device is an example of a pixel portion arranged in the region of the display panel device farthest from the drive circuit. In the case where the pixel circuit is disposed in one end region of the display panel, the amount of light emitted from the pixel portion disposed in one end region and the other end region of the display panel device is low. It can be prevented from becoming uniform.
  • the scanning signal voltage is further supplied to the gate electrode of the first switching element to supply the first switching element.
  • a scanning line that switches between conduction and non-conduction; and the first switching is performed after a predetermined period of time has elapsed since the drive circuit electrically connects the source electrode of the drive element and the second electrode of the first capacitor.
  • the stepwise change in the scanning signal voltage output from the drive circuit to the gate electrode of the first switching element is a pixel arranged in the region of the display panel device farthest from the drive circuit. This corresponds to a change in the voltage of the gate electrode of the first switching element in the circuit.
  • the end timing of the discharge current in the other area of the display panel device is set based on the end timing of the discharge current in the center area of the display panel device. Since it is set, the start delay amount and the end delay amount are canceled out with higher accuracy.
  • the third power supply line for supplying a reference voltage to the second electrode of the first capacitor;
  • a second switching element that switches between conduction and non-conduction between a second electrode of one capacitor and the third power supply line, and the reference voltage causes the first capacitor to generate a potential difference larger than a threshold voltage of the driving element.
  • the driving circuit turns on the second switching element to supply the reference voltage to the second electrode of the first capacitor, turns on the first switching element, and turns on the first switching element.
  • a fixed voltage for fixing the voltage of the first electrode of the capacitor is supplied, before the potential difference between the first electrode and the second electrode of the first capacitor reaches the threshold voltage of the driving element.
  • the predetermined bias voltage is supplied via the bias voltage line while the driving element is in the off state, so that the source electrode of the driving element and the first capacitor are supplied
  • the first switching element is in a state where the drain current does not flow between the second electrode of the first switching element and the drain current does not flow between the source electrode of the driving element and the second electrode of the first capacitor. Is turned on to start supplying the signal voltage to the first electrode of the first capacitor.
  • the reference voltage is supplied to the second electrode of the first capacitor by controlling the second switching element, and the voltage of the first electrode of the first capacitor is controlled by controlling the first switching element.
  • a fixed voltage for fixing is supplied, and waiting for a time until the potential difference between the first electrode and the second electrode of the first capacitor reaches the threshold voltage of the driving element elapses. That is, the first capacitor holds the threshold voltage of the driving element.
  • the predetermined bias voltage is supplied through the bias voltage line so that the drain current does not flow between the source electrode of the driving element and the second electrode of the first capacitor. Then, the supply of the signal voltage to the first electrode of the first capacitor is started. As a result, charges corresponding to the signal voltage in which the threshold voltage of the driving voltage is compensated are accumulated in the first capacitor.
  • the signal voltage is supplied to the first electrode of the first capacitor after the first capacitor holds the threshold voltage of the driving element, a desired potential difference can be accumulated in the first capacitor. .
  • the drive element since the drive element does not turn on until the signal voltage is written to the first capacitor, a desired potential difference can be accumulated in the first capacitor.
  • the display panel device is the display panel device according to claim 7, wherein the voltage value of the predetermined bias voltage is a potential difference between the first electrode and the second electrode of the first capacitor.
  • the potential difference between the first electrode of the light emitting element and the second electrode of the light emitting element is the light emission.
  • the voltage is set in advance so that the voltage is lower than the threshold voltage of the light emitting element at which the element starts to emit light.
  • the predetermined bias voltage has a potential difference between the first electrode of the light emitting element and the second electrode of the light emitting element while the signal voltage is supplied to the first electrode of the first capacitor.
  • the light emitting element is set to have a voltage lower than the threshold voltage of the light emitting element that starts light emission.
  • the predetermined bias voltage functions to prevent the driving element from being turned on until the signal voltage is completely written to the first capacitor, and the signal voltage is written to the first capacitor. The function of preventing leakage current from flowing from the second electrode of the first capacitor to the second power supply line through the light emitting element until the end is completed.
  • the display panel device is the display panel device according to claim 8, wherein the third power supply line supplies a scanning signal voltage to the gate electrode of the first switching element. It is shared with the scanning line that switches between conduction and non-conduction of the first switching element, and the reference voltage is a voltage of the scanning line when the first switching element is turned off.
  • the reference voltage applied to the second electrode of the first capacitor is shared by the voltage of the scanning line that controls the first switching element as a pre-stage for detecting the threshold voltage of the driving element.
  • the reference voltage causes a potential difference larger than the threshold voltage of the driving element in the first capacitor due to a fixed voltage supplied from the data line.
  • the reference voltage the voltage of the scanning line when the first switching element is turned off is used. Accordingly, a drain current corresponding to a desired potential difference is allowed to flow between the first power supply line and the second power supply line, so that the light emission amount of the light emitting element can be accurately controlled and the pixel circuit can be simplified.
  • the display panel device is the display panel device according to the first aspect, further switching between conduction and non-conduction between the first electrode of the light emitting element and the source electrode of the driving element.
  • the driving circuit includes a second switching element, and the driving circuit turns off the second switching element and makes the first electrode of the light emitting element and the source electrode of the driving element non-conductive during the period.
  • the discharge current is passed between the source electrode of the driving element and the second electrode of the first capacitor, and then the first switching element is controlled to control the first capacitor Until the supply of the signal voltage to one electrode is stopped, mobility correction by the discharge current is performed.
  • a reverse bias voltage corresponding to the predetermined bias voltage via the bias voltage line while controlling the first switching element to supply the signal voltage to the first electrode of the first capacitor is written.
  • the first electrode of the light emitting element and the source electrode of the driving element are made non-conductive. According to this, even if the signal voltage is supplied to the first electrode of the first capacitor, the first electrode of the light emitting element and the source electrode of the driving element are non-conductive. No current flows.
  • a reverse bias voltage corresponding to the predetermined bias voltage is applied via the bias voltage line.
  • the display panel device is the display panel device according to claim 1, further switching between conduction and non-conduction between the first electrode of the light emitting element and the source electrode of the driving element.
  • a second switching element, and the drive circuit writes the predetermined bias voltage to the second capacitor via the bias voltage line and supplies a signal voltage to the first electrode of the first capacitor.
  • the second switching element is turned off to make the first electrode of the light emitting element non-conductive with the source electrode of the driving element.
  • the second switching element is controlled while the predetermined bias voltage is written to the second capacitor via the bias voltage line and the signal voltage is supplied to the first electrode of the first capacitor.
  • no drain current flows between the first electrode of the light emitting element and the source electrode of the driving element. Accordingly, current can be prevented from flowing from the first electrode of the second capacitor to the light emitting element while the signal voltage is supplied to the first electrode. Therefore, the threshold value set for the first capacitor is set. It is possible to prevent the voltage from fluctuating. As a result, the charge corresponding to the signal voltage whose threshold voltage of the driving voltage is compensated is accurately accumulated in the first capacitor, and a current corresponding to a desired potential difference is supplied to the first power supply line and the second capacitor. The amount of light emitted from the light emitting element can be accurately controlled by flowing between the power line.
  • the display panel device is the display panel device according to the first aspect, wherein the bias voltage line further generates a potential difference larger than a threshold voltage of the driving element in the first capacitor.
  • a second reverse bias voltage for supplying the second capacitor to the second capacitor, and the driving circuit sets a fixed voltage for fixing the voltage of the first electrode of the first capacitor by turning on the first switching element. While supplying, the second reverse bias voltage is written to the second capacitor to cause a potential difference larger than the threshold voltage of the driving element in the first capacitor, and the source electrode of the driving element and the first capacitor The drain current flows between the first electrode and the second electrode, and the potential difference between the first electrode and the second electrode of the first capacitor reaches the threshold voltage of the driving element.
  • the drain current flowing between the source electrode of the drive element and the second electrode of the first capacitor is stopped by the passage of time until the drive element is turned off, and the drive element is turned off.
  • the first switching element is turned on while the drain current flowing between the source electrode of the driving element and the second electrode of the first capacitor is stopped. Supply of the signal voltage to the electrode is started.
  • the second reverse bias voltage is written to the second capacitor while supplying the fixed voltage for controlling the first switching element to fix the voltage of the first electrode of the first capacitor.
  • the second reverse bias voltage causes the first capacitor to generate a potential difference larger than a threshold voltage of the driving element. And it waits for the time more than the time until the potential difference of the 1st electrode of the 1st capacitor and the 2nd electrode reaches the threshold voltage of the drive element to pass. Thereby, the threshold voltage of the driving element is held in the first capacitor.
  • the drain current flow of the driving element stops. In this state, supply of the signal voltage to the first electrode of the first capacitor is started. As a result, charges corresponding to the signal voltage in which the threshold voltage of the driving voltage is compensated are accumulated in the first capacitor.
  • the signal voltage is supplied to the first electrode of the first capacitor after the first capacitor holds the threshold voltage of the driving element, a desired potential difference can be accumulated in the first capacitor. .
  • a current corresponding to a desired potential difference is allowed to flow between the first power supply line and the second power supply line during the light emission period, so that the light emission amount of the light emitting element can be accurately controlled.
  • the display panel device is the display panel device according to the twelfth aspect, further switching between conduction and non-conduction between the first electrode of the light emitting element and the source electrode of the driving element.
  • a second switching element, and the drive circuit starts supplying the second reverse bias voltage to the second capacitor, and the potential difference between the first electrode and the second electrode of the first capacitor Until the threshold voltage is reached and the driving element is turned off, the second switching element is turned off to make the first electrode of the light emitting element and the source electrode of the driving element non-conductive.
  • the value of the second reverse bias voltage applied to the second capacitor is In addition to the first capacitor, it is affected by the capacitance accumulated in the light emitting element.
  • the value of the voltage applied to the first electrode of the second capacitor is influenced by the capacitance accumulated in the light emitting element, and is smaller than the desired voltage value.
  • the potential difference between the first electrode and the second electrode of the first capacitor reaches the threshold voltage of the driving element.
  • the first electrode of the light emitting element and the source electrode of the driving element are made non-conductive. This prevents the voltage value applied to the first electrode of the second capacitor from being affected by the capacitance of the light emitting element while setting a threshold voltage for the drive element, The voltage applied to the first electrode of the capacitor can be set to the desired value. As a result, it is not necessary to apply an extra second reverse bias voltage, and power consumption can be reduced.
  • the display panel device is the display panel device according to any one of the claims 10, 11, and 13, wherein the drive circuit is connected to the first capacitor within the period. After discharging the accumulated electric charge, the second switching element is turned on to conduct the first electrode of the light emitting element and the source electrode of the driving element, and corresponds to the potential difference held in the first capacitor. A drain current to flow is passed between the first power supply line and the second power supply line.
  • the supply of the signal voltage to the first electrode of the first capacitor is stopped, and the first electrode of the light emitting element is stopped.
  • the source electrode of the driving element are conducted, and a current corresponding to the potential difference accumulated in the first capacitor is passed between the first power supply line and the second power supply line.
  • a display device comprising: the display panel device according to any one of the first to fourteenth aspects; and a power source that supplies power to the first and second power lines.
  • the light emitting element includes the first electrode, the second electrode, and a light emitting layer sandwiched between the first electrode and the second electrode, and the light emitting elements are arranged in a matrix at least in plural. Has been.
  • a display device comprising: the display panel device according to any one of the first to fourteenth aspects; and a power source that supplies power to the first and second power lines.
  • the light emitting element includes the first electrode, the second electrode, and a light emitting layer sandwiched between the first electrode and the second electrode, the light emitting element, the first capacitor, and the driving element.
  • the first switching element and the second switching element constitute a pixel circuit of a unit pixel, and a plurality of the pixel circuits are arranged in a matrix.
  • the display device is the display device according to claim 15 or 16, wherein the light emitting element is an organic electroluminescence light emitting element.
  • a light emitting element having a first electrode and a second electrode, a first capacitor for holding a voltage, and a gate electrode of the first capacitor. Connected to the first electrode, the source electrode is connected to the second electrode of the first capacitor, and the drain current corresponding to the voltage held in the first capacitor is caused to flow through the light emitting element to cause the light emitting element to emit light.
  • a driving element a first power line for determining a potential of the drain electrode of the driving element; a second power line electrically connected to the second electrode of the light emitting element; and a signal voltage
  • the data line one terminal is connected to the data line, the other terminal is connected to the first electrode of the first capacitor, and conduction and non-conduction between the data line and the first electrode of the first capacitor are established.
  • Switching In the state where the signal voltage is supplied to the first switching element and the first electrode of the first capacitor, the potential difference between the first electrode and the second electrode of the first capacitor is less than the threshold voltage of the driving element.
  • a bias voltage line for supplying a predetermined bias voltage to the second electrode of the first capacitor; and a second capacitor provided between the second electrode of the first capacitor and the bias voltage line.
  • a control method for a display device wherein a signal voltage is supplied to a first electrode of the first capacitor by writing the predetermined bias voltage to the second capacitor via the bias voltage line.
  • a voltage is supplied to the second electrode of the first capacitor so that the potential of the first electrode with respect to the second electrode of the first capacitor is equal to or lower than the threshold voltage of the driving element.
  • the drain current does not flow between the source electrode of the element and the second electrode of the first capacitor, and the drain current flows between the source electrode of the driving element and the second electrode of the first capacitor.
  • the first switching element is turned on to supply the signal voltage to the first electrode of the first capacitor, and while the signal voltage is supplied to the first electrode of the first capacitor, By writing a reverse bias voltage corresponding to the predetermined bias voltage to the second capacitor via the bias voltage line, the drain is interposed between the source electrode of the driving element and the second electrode of the first capacitor.
  • the first switching element is turned on after a lapse of a predetermined period after the current is passed and the source electrode of the driving element and the second electrode of the first capacitor are made conductive. And the supply of the signal voltage to the first electrode of the first capacitor is stopped, and the current flowing between the source electrode of the driving element and the second electrode of the first capacitor during the period is The electric charge accumulated in the first capacitor is discharged.
  • the display panel device includes an organic EL element, a first capacitor, a driving transistor that supplies a drain current corresponding to the voltage held in the first capacitor to the organic EL element, and a signal voltage A data line, a selection transistor for switching conduction and non-conduction between the data line and the first electrode of the capacitor, a bias voltage line for supplying a predetermined bias voltage and a reverse bias voltage to the second electrode of the first capacitor, A second capacitor provided between the second electrode of the first capacitor and the bias voltage line; a second switching element that supplies timing for applying a reference voltage to the second electrode of the first capacitor; and a drive circuit.
  • the drive circuit writes (1) a predetermined bias voltage to the second capacitor via the bias voltage line so that the drain current of the drive transistor does not flow, and (2) a signal is applied to the first electrode of the first capacitor.
  • the first switching element is turned on to supply a voltage, and (3) a reverse bias voltage is applied via a bias voltage line so that a discharge current flows between the source electrode of the driving transistor and the second electrode of the first capacitor.
  • the first switching element is turned off so that the supply of the signal voltage to the first electrode of the first capacitor is stopped after a predetermined period has elapsed since the discharge current was passed. Put it in a state. As a result, the charge accumulated in the first capacitor by the discharge current within the period is discharged.
  • the delay of mobility correction start from the time when the reverse bias voltage is output to the time when the discharge current starts to flow, and the discharge current stops from the time when the drive circuit outputs the scanning signal to the first switching element. This corresponds to the amount of delay in the end of mobility correction. Therefore, the mobility correction period can be accurately controlled. As a result, the mobility of the drive element can be accurately corrected.
  • FIG. 1 is a block diagram showing an electrical configuration of the display panel device of the present invention.
  • the display panel device 1 in FIG. 1 includes a control circuit 2, a bias line driving circuit 3, a scanning line driving circuit 4, a data line driving circuit 5, and a display unit 6.
  • the display unit 6 includes a plurality of light emitting pixels 10 arranged in a matrix.
  • FIG. 2 is a diagram showing a circuit configuration of a light emitting pixel included in the display unit according to Embodiment 1 of the present invention and a connection with peripheral circuits thereof.
  • the light emitting pixel 10 in FIG. 1 includes a driving transistor 11, a selection transistor 12, an organic EL element 13, capacitors 14 and 15, a switching transistor 16, a data line 20, scanning lines 21 and 22, and a bias line 23. And a positive power supply line 24 and a negative power supply line 25.
  • the peripheral circuit includes a bias line driving circuit 3, a scanning line driving circuit 4, and a data line driving circuit 5.
  • the control circuit 2 has a function of controlling the bias line driving circuit 3, the scanning line driving circuit 4, and the data line driving circuit 5.
  • the control circuit 2 converts a video signal input from the outside into a voltage signal based on correction data or the like, and outputs the voltage signal to the data line driving circuit 5.
  • the scanning line driving circuit 4 is connected to the scanning lines 21 and 22, and outputs a scanning signal to the scanning lines 21 and 22, thereby turning on and off the selection transistor 12 and the switching transistor 16 included in the light emitting pixel 10.
  • This is a drive circuit having a switching function.
  • the scanning line driving circuit 4 controls the selection transistor 12 to control the selection of the capacitor 14 after a predetermined period has elapsed since the discharge current is passed between the source electrode of the driving transistor 11 and the second electrode of the capacitor 14. The supply of the signal voltage to the first electrode is stopped. Thereby, the mobility correction of the drive element by the discharge current is completed.
  • the data line driving circuit 5 is connected to the data line 20 and is a driving circuit having a function of outputting a signal voltage based on the video signal to the light emitting pixels 10.
  • the bias line drive circuit 3 is connected to the bias line 23 and is a drive circuit having a function of applying a predetermined bias voltage and a reverse bias voltage corresponding to the bias voltage to the capacitor 15 via the bias line 23. .
  • the bias line driving circuit 3 writes a reverse bias voltage to the capacitor 15 via the bias line 23, thereby causing a discharge current as a drain current to flow through the source electrode of the driving transistor 11 and the second electrode of the capacitor 14. Thereby, the bias line drive circuit 3 starts the mobility correction of the drive element by the discharge current.
  • the display unit 6 includes a plurality of light emitting pixels 10 and displays an image based on a video signal input to the display panel device 1 from the outside.
  • the bias line driving circuit 3 and the scanning line driving circuit 4 are preferably arranged on the same side with respect to the display unit 6.
  • bias line driving circuit 3 and the scanning line driving circuit 4 are not independent driving circuits, but may be a single driving circuit having both the function of the bias line driving circuit 3 and the function of the scanning line driving circuit 4. .
  • the drive transistor 11 has a gate connected to the source electrode of the selection transistor 12, a drain electrode connected to the positive power supply line 24 that is the first power supply line, and a source electrode connected to the anode electrode of the organic EL element 13 and the second electrode of the capacitor 14.
  • the driving transistor 11 converts the voltage applied between the gate and the source into a drain current corresponding to the voltage. Then, this drain current is supplied to the organic EL element 13 as a signal current. Alternatively, this drain current is supplied to the second electrode of the capacitor 14 as a discharge current.
  • the drive transistor 11 is composed of, for example, an n-type thin film transistor (n-type TFT).
  • the selection transistor 12 is a first switching element having a gate electrode connected to the scanning line 21, a drain electrode connected to the data line 20, and a source electrode connected to the first electrode of the capacitor 14.
  • the selection transistor 12 has a function of determining the timing of applying the signal voltage and the fixed voltage of the data line 20 to the first electrode of the capacitor 14.
  • the organic EL element 13 is a light emitting element whose cathode electrode is connected to the negative power supply line 25 which is the second power supply line, and emits light when the signal current flows through the driving transistor 11.
  • the capacitor 14 is a first capacitor in which the first electrode is connected to the gate electrode of the driving transistor 11 and the second electrode is connected to the source electrode of the driving transistor 11.
  • the capacitor 14 holds a voltage corresponding to the signal voltage or the fixed voltage supplied from the data line 20, and for example, after the selection transistor 12 is turned off, the gate-source voltage of the driving transistor 11 can be stabilized.
  • the drain current that is held and supplied from the driving transistor 11 to the organic EL element 13 is stabilized.
  • the capacitor 14 has a function of holding the threshold voltage of the driving transistor 11 with a fixed voltage supplied from the data line 20. As a result, the signal voltage subsequently supplied from the data line 20 is corrected for the threshold voltage.
  • the signal voltage supplied from the data line 20 and subjected to the threshold voltage correction is corrected for mobility by the discharge current flowing into the second electrode of the capacitor 14 via the source electrode of the driving transistor 11.
  • the capacitor 14 has a function of holding a signal voltage supplied from the data line 20 and subjected to threshold voltage correction and mobility correction.
  • the capacitor 15 is a second capacitor connected between the second electrode of the capacitor 14 and the bias line 23.
  • the capacitor 15 has a function of determining the potential of the second electrode of the capacitor 14 by applying a voltage from the bias line 23 and determining the source potential of the driving transistor 11.
  • the switching transistor 16 is a second switching element connected between the second electrode of the capacitor 14 and the scanning line 21.
  • the switching transistor 16 has a function of determining the timing of applying the reference voltage VgL, which is a LOW level scanning signal voltage of the scanning line 21, to the second electrode of the capacitor 14.
  • the reference voltage VgL is applied to the second electrode of the capacitor 14 to determine the source potential of the driving transistor 11. With this function, even if the voltage applied from the data line 20 is a fixed voltage Vreset that is not a signal voltage, the reference voltage VgL is applied in advance from the scanning line 21 via the switching transistor 16, thereby allowing a threshold voltage correction period. A potential difference larger than the threshold voltage of the drive transistor 11 can be generated in the capacitor 14.
  • the reference voltage VgL is set in advance on the second electrode of the capacitor 14 and the source of the drive transistor 11 is detected during the threshold voltage detection period from when the fixed voltage Vreset is supplied to the first electrode of the capacitor 14 until a predetermined time elapses.
  • the fixed voltage Vreset is set in advance so that the voltage at the node between the electrode and the first electrode of the organic EL element 13 is lower than the threshold voltage of the organic EL element 13. Therefore, the drain current of the drive transistor 11 does not flow through the organic EL element 13 during the above period. Accordingly, it is possible to provide a period for correcting the threshold voltage of the drive transistor 11 before the light emission period in which the organic EL element 13 emits light.
  • the data line 20 is connected to the data line driving circuit 5 and connected to each light emitting pixel belonging to the pixel column including the light emitting pixels 10 and has a function of supplying a signal voltage Vdata and a fixed voltage Vreset for determining the light emission intensity.
  • the display panel device 1 includes data lines 20 corresponding to the number of pixel columns.
  • the scanning line 21 is connected to the scanning line driving circuit 4 and is connected to each light emitting pixel belonging to the pixel row including the light emitting pixel 10.
  • the scanning line 21 applies a fixed voltage Vreset to the function of supplying the timing for writing the signal voltage to each light emitting pixel belonging to the pixel row including the light emitting pixel 10 and the gate of the driving transistor 11 included in the light emitting pixel. It has a function of supplying timing.
  • the scanning line 21 is connected to the second electrode of the capacitor 14 via the switching transistor 16. Accordingly, the scanning line 21 has a function of applying the reference voltage VgL, which is a scanning signal voltage, to the second electrode of the capacitor 14 by turning on the switching transistor 16.
  • the scanning line 22 is connected to the scanning line driving circuit 4 and has a function of supplying a timing at which the reference voltage VgL, which is a scanning signal of the LOW level of the scanning line 21, is applied to the potential of the second electrode of the capacitor 14.
  • the bias line 23 is a bias voltage line that is connected to the bias line driving circuit 3 and has a function of applying a voltage supplied from the bias line driving circuit 3 to the second electrode of the capacitor 14 via the capacitor 15.
  • the display panel device 1 includes scanning lines 21 and 22 and bias lines 23 corresponding to the number of pixel rows.
  • positive power supply line 24 that is the first power supply line and the negative power supply line 25 that is the second power supply line are also connected to other light emitting pixels, and are connected to the voltage source.
  • a display device including the display panel device 1 according to the present embodiment and the voltage source is also an aspect of the embodiment of the present invention.
  • FIG. 3 is an operation timing chart of the display device control method according to the first embodiment of the present invention.
  • the horizontal axis represents time.
  • the waveform diagram is shown.
  • the figure shows the operation of the display device for one pixel row, and one frame period is composed of a non-light emitting period and a light emitting period. In the non-light emitting period, the threshold voltage Vth and mobility ⁇ of the driving transistor 11 are corrected.
  • FIG. 4 is a state transition diagram of the pixel circuit included in the display device according to Embodiment 1 of the present invention.
  • the scanning line driving circuit 4 changes the voltage level of the scanning line 21 from LOW to HIGH to turn on the selection transistor 12.
  • the fixed voltage Vreset is applied to the gate electrode (V1) of the drive transistor 11 via the data line 20.
  • the switching transistor 16 is in an off state. Thereby, the light emission period in the previous frame ends.
  • the light emission is stopped and corresponds to the state of reset 1 in FIG.
  • the scanning line driving circuit 4 changes the voltage level of the scanning line 21 from HIGH to LOW to turn off the selection transistor 12.
  • the voltage level of the scanning line 22 is changed from LOW to HIGH, and the reference voltage VgL that is a scanning signal of the LOW level of the scanning line 21 is applied to the second electrode of the capacitor 14 via the switching transistor 16.
  • the reference voltage VgL is set in advance so that the anode-cathode voltage of the organic EL element 13 is lower than the threshold voltage of the organic EL element 13.
  • the reference voltage applied to the second electrode of the capacitor 14 is shared by the voltage VgL of the scanning line 21 that turns off the selection transistor 12 as a pre-stage for detecting the threshold voltage Vth of the driving transistor 11. Thereby, simplification of the pixel circuit is achieved.
  • the scanning line driving circuit 4 changes the voltage level of the scanning line 22 from HIGH to LOW, and stops the application of the reference voltage VgL to the second electrode of the capacitor.
  • the period from time t02 to time t03 is a state in which the reference voltage VgL is applied to the second electrode of the capacitor 14 and the source electrode of the driving transistor 11, and corresponds to the state of reset 2 in FIG.
  • the scanning line driving circuit 4 changes the voltage level of the scanning line 21 from LOW to HIGH, and applies the fixed voltage Vreset to the first electrode (V1) of the capacitor 14 via the data line 20. .
  • the capacitor 14 has the drive transistor 11 A potential difference larger than the threshold voltage Vth is generated. Therefore, the drive transistor 11 is turned on, and the drain current of the drive transistor 11 flows in the current path of the positive power supply line 24, the source electrode of the drive transistor 11, and the second electrode of the capacitor 14.
  • the drain current flows, and when the holding voltage of the capacitor 14 becomes Vth, the drain current stops. As a result, a charge corresponding to the threshold voltage Vth is accumulated in the capacitor 14. At the end of this period, the source electrode of the drive transistor 11 becomes (Vreset ⁇ Vth) due to the drain current, but the fixed voltage Vreset is set in advance so as to be lower than the threshold voltage of the organic EL element 13. Therefore, the drain current does not flow through the organic EL element 13.
  • the period from time t04 to time t08 corresponds to the state of Vth detection in FIG.
  • the bias line driving circuit 3 changes the voltage level of the bias line 23 from the reverse bias voltage VbL to the predetermined bias voltage VbH.
  • the predetermined bias voltage VbH is in a state where the signal voltage Vdata is supplied to the first electrode of the capacitor 14 at time t09
  • the potential of the first electrode with respect to the second electrode of the capacitor 14 is not more than the threshold voltage and not more than Vth. It is such a voltage. Therefore, the drain current does not flow between the source electrode of the driving transistor 11 and the second electrode of the capacitor 14.
  • the predetermined bias voltage VbH is set to a voltage such that the voltage between the anode and the cathode of the organic EL element 13 is equal to or lower than the threshold voltage of the organic EL element 13. Thereby, it is possible to prevent leakage current from flowing from the second electrode of the capacitor 14 to the negative power supply line 25 at time t08.
  • the data line driving circuit 5 is in a state in which the drain current does not flow between the source electrode of the driving transistor 11 and the second electrode of the capacitor 14, and the selection transistor 12 is in the on state.
  • the signal voltage Vdata is supplied to the first electrode of the capacitor 14.
  • the source electrode of the driving transistor 11 and the capacitor are also at time t09. No drain current flows between the second electrode 14 and the second electrode 14.
  • the period from time t08 to time t10 corresponds to the write state in FIG.
  • the bias line drive circuit 3 changes the voltage level of the bias line 23 stepwise from a predetermined bias voltage VbH to a reverse bias voltage VbL.
  • the stepwise change in the voltage of the bias line 23 is, for example, from the time t10 to the time t11 so that the predetermined bias voltage VbH at the time t10 becomes the reverse bias voltage VbL at the time t11 after the time t10. That is, the voltage of the bias line 23 is changed in steps over time and output.
  • the bias line driving circuit 3 is predetermined so that the scanning line driving circuit 4 switches and outputs the scanning signal voltage from the LOW level voltage VgL to the HIGH level voltage VgH at the same time of time t04.
  • the voltage is not instantaneously changed from the bias voltage VbH to the reverse bias voltage VbL at the same time.
  • the bias line driving circuit 3 has a predetermined bias voltage VbH over a transition period corresponding to the time constant of the bias line 23 in the light emitting pixel arranged in the farthest area from the bias line driving circuit 3.
  • To the reverse bias voltage VbL is linearly changed and output. That is, the stepwise change in the voltage that changes from the predetermined bias voltage VbH toward the reverse bias voltage VbL is caused by the reverse bias voltage VbL applied to the capacitor 15 in the light emitting pixel that is disposed farthest from the bias line driving circuit 3.
  • the start timing of the discharge current in the other area of the display panel device is set on the basis of the start timing of the discharge current in the center area of the display panel device.
  • unevenness in light emission can be prevented, and for example, the amount of light emission can be prevented from becoming uneven in the end region and the central region of the display panel device.
  • the light emitting pixel in the central region of the display panel device is an example of a light emitting pixel disposed at a position farthest from the bias line driving circuit 3.
  • the bias line driving circuit 3 is disposed in one end region of the display panel, the light emission amount is reduced in the light emitting pixels disposed in the one end region and the other end region of the display panel device. It can prevent non-uniformity.
  • the stepwise change in the bias voltage output from the bias line driving circuit 3 described above is realized by, for example, a bias voltage waveform forming unit arranged inside the bias line driving circuit 3.
  • the bias line drive circuit 3 includes, for example, a first signal path that outputs a bias voltage via a bias voltage waveform forming unit and a second signal path that outputs a bias voltage without passing through a bias voltage waveform forming unit. These signal paths can be selected by switch elements. For example, when the voltage is instantaneously changed from the reverse bias voltage VbL to the predetermined bias voltage VbH at time t08 in FIG. 3, the second signal path is selected and the bias voltage is output.
  • the first path is selected and the bias voltage is output.
  • the bias voltage since the bias voltage has a ramp waveform from time t10 to time t11 in FIG. 3, a ramp waveform generation circuit is built in the bias voltage waveform forming unit.
  • the potential V1 of the first electrode of the capacitor 14 remains unchanged since the signal voltage Vdata continues to be supplied via the selection transistor 12.
  • the potential V ⁇ b> 2 of the second electrode of the capacitor 14 drops stepwise in accordance with the stepwise voltage drop of the bias line 23.
  • the by time variation of the V1 and V2 the potential of the first electrode to the second electrode of the capacitor 14 (V1-V2) is present the time t st equal to or larger than Vth.
  • a discharge current that is the drain current of the drive transistor 11 starts to flow between the source electrode of the drive transistor 11 and the second electrode of the capacitor 14, and the time t st starts the mobility correction of the drive transistor 11. It is time.
  • the scanning line driving circuit 4 changes the voltage level of the scanning line 21 stepwise from the second voltage VgH to the first voltage VgL.
  • the stepwise change in the voltage of the scanning line 21 is, for example, over a period from time t12 to time t13 so that the HIGH level VgH at time t12 becomes the LOW level VgL at time t13 after time t12.
  • the voltage is changed step by step.
  • the scanning line driving circuit 4 is HIGH so that the scanning line driving circuit 4 switches and outputs the scanning signal voltage from the LOW level voltage VgL to the HIGH level voltage VgH at the same time of time t04.
  • the voltage is not instantaneously changed from the level voltage VgH to the LOW level VgL at the same time.
  • the scanning line driving circuit takes a transition period corresponding to the change of the scanning signal voltage having the time constant of the scanning line 21 in the light emitting pixel arranged in the region farthest from the scanning line driving circuit 4.
  • 4 outputs the scanning signal voltage by linearly changing the scanning signal voltage from VgH to VgL. That is, the stepwise change in the voltage that changes from the scanning signal voltage VgH to VgL is a change in the voltage applied to the gate electrode of the selection transistor 12 in the light emitting pixel that is disposed farthest from the scanning line driving circuit 4. It corresponds to.
  • the end timing of the discharge current in the other area of the display panel device is set based on the end timing of the discharge current in the center area of the display panel device.
  • unevenness in light emission can be prevented, and for example, the amount of light emission can be prevented from becoming uneven in the end region and the central region of the display panel device.
  • the light emitting pixel in the central region of the display panel device is an example of a light emitting pixel disposed at a position farthest from the scanning line driving circuit 4. In the case where the scanning line driving circuit 4 is arranged in one end region of the display panel, the amount of light emitted from the light emitting pixels arranged in one end region and the other end region of the display panel device is small. It can prevent non-uniformity.
  • the start time of mobility correction for example, since the discharge current start timing in other areas of the display panel device is set based on the start timing of the discharge current in the central area of the display panel device, for example, The start delay amount and the end delay amount of the mobility correction are offset more precisely in correspondence.
  • the configuration for realizing the stepwise change in the scanning signal voltage output from the scanning line driving circuit 4 described above is the same as the configuration for providing the stepwise change in the bias voltage output waveform of the bias line driving circuit 3 described above. This is realized by providing the drive circuit 4.
  • the potential V1 which is the source electrode potential of the selection transistor 12, is the signal voltage Vdata. While the gate electrode of the selection transistor 12 changes stepwise from VgH to VgL, the selection transistor At time t end when the gate-source voltage of 12 becomes the threshold voltage of the selection transistor 12, the selection transistor 12 is turned off. At this time t end , the gate electrode of the drive transistor 11 is electrically disconnected from the data line 20, and the threshold voltage and ⁇ -corrected voltage are held between the gate and source electrodes of the drive transistor 11. Therefore, the time t end is the end time of the mobility correction of the driving transistor 11.
  • the time t st at which the discharge current starts to flow is not the time when the signal voltage Vdata is applied to the gate electrode of the driving transistor as in the prior art, but is applied to each light emitting pixel from the bias line driving circuit 3 via the bias line 23. Determined by the applied reverse bias voltage. Therefore, t st that is the start time of mobility correction has a start delay amount depending on the position of the light emitting pixel from the bias line driving circuit 3. On the other hand, the time t end when the discharge current stops is determined by the scanning signal voltage applied to each light emitting pixel from the scanning line driving circuit 4 via the scanning line 21 as in the prior art. Therefore, t end which is the end time of the mobility correction has an end delay amount depending on the position of the light emitting pixel from the scanning line driving circuit 4.
  • the end delay amount corresponding to the time constant of the scanning line is generated only for the end time of the mobility correction, and thus the mobility correction period varies due to this.
  • a start delay amount corresponding to the time constant of the bias line 23 is generated for the start time of mobility correction, and the scan line is set for the end time of mobility correction.
  • An end delay amount corresponding to the time constant of 21 is generated. Therefore, in the mobility correction period, the start delay amount and the end delay amount are offset in each light emitting pixel, and variations in the mobility correction period according to the distance from the drive circuit are reduced. As a result, the mobility of the drive transistor 11 can be accurately corrected.
  • the period from time t10 to time t13 corresponds to the state of mobility correction in FIG.
  • the time until the write voltage of the capacitor 15 of each light emitting pixel reaches the reverse bias voltage is made uniform so that the transient response of the discharge current can be achieved. It is possible to align the discharge amounts of the discharge currents. For this reason, it is possible to prevent light emission unevenness from occurring in, for example, the end region and the center region of the display panel device, and the amount of light emission in the display panel device, for example, from the end region to the center region, becomes non-uniform. Can be prevented.
  • the bias line driving circuit 3 determines the mobility correction start timing by changing the voltage of the bias line 23 stepwise, and the scanning line driving circuit 4 moves by changing the voltage of the scanning line 21 stepwise. The reason why the mobility correction period can be accurately controlled by determining the degree correction end time will be described later with reference to FIG.
  • the voltage level of the scanning line 21 becomes the reverse bias voltage VgL.
  • a drain current corresponding to the voltage (V1-V2) flows to the organic EL element 13, and the organic EL element 13 starts to emit light.
  • the voltage (V1-V2) held in the capacitor 14 is a value obtained by correcting the signal voltage Vdata with the threshold voltage Vth and the mobility ⁇ .
  • the start time of the mobility correction period in FIG. 17 is that the sampling transistor 506 is turned on in advance and the data line is switched from the fixed voltage Vref to the signal voltage Vsig. This is when the signal voltage Vsig starts to be applied to the gate electrode of the driving transistor.
  • the end time of the mobility correction period is when the selection transistor switches from the on state to the off state after a predetermined discharge is performed.
  • the end of the mobility correction period is the voltage waveform of the scanning line WS at the position P close to the write scanner 504 due to the wiring delay of the scanning line.
  • the reflected rectangular wave (broken line in FIG. 17) is obtained.
  • the voltage waveform of the scanning line WS at the position Q far from the write scanner 504 has a rounded waveform (solid line in FIG. 17) depending on the time constant at the rise and fall.
  • the mobility correction end time by the conventional method is, for example, when the gate-source voltage of the sampling transistor 506 reaches the threshold voltage Vth of the sampling transistor 506 in the pixel circuit described in FIG. Become.
  • the scanning voltage V WS applied to the gate electrode of the sampling transistor 506 drops to the sum of the source potential of the sampling transistor 506 and the threshold voltage Vth. Therefore, the mobility correction end timing differs between the P point and the Q point, and the maximum value of the mobility correction period is T0 described in FIG. 17 at the P point, whereas FIG. It becomes T0 + ⁇ T described in. Further, at the point Q, the mobility correction period varies due to a change in display gradation. This is because when the signal voltage Vsig fluctuates between 1V and 7V due to fluctuations in display gradation and has a fluctuation range of 6V, the source potential of the sampling transistor 506 also has a fluctuation width of 6V. It is.
  • the variation in the mobility correction period due to the change in display gradation is almost zero.
  • the variation of the mobility correction period at the point Q differs depending on the distance from the write scanner 504, that is, the delay amount of the scanning line. Therefore, the variation in the mobility correction period due to the change in display gradation differs for each light emitting pixel.
  • FIG. 5 is a diagram for explaining the mobility correction period of the display panel device of the present invention.
  • a start delay amount corresponding to the time constant of the bias line 23 is generated as to the mobility correction start timing, and the mobility correction end timing is set. For, an end delay amount corresponding to the time constant of the scanning line 21 is generated.
  • the start of the mobility correction period is caused by the wiring delay of the bias line 23, and the voltage waveform of the bias line 23 at the position P close to the bias line driving circuit 3 is the bias line.
  • the ramp wave reflects the drive voltage of the drive circuit 3 (solid line in FIG. 5).
  • the voltage waveform of the bias line 23 at the position Q far from the bias line driving circuit 3 has a rounded waveform (broken line in FIG. 5) depending on the time constant at the rise and fall.
  • the mobility correction start timing is the gate-source voltage of the drive transistor 11 shown in FIG. 2 during the transition period in which the voltage of the bias line 23 changes from the predetermined bias voltage VbH to the reverse bias voltage VbL.
  • the drive transistor 11 is turned on, and a discharge current starts to flow from the source electrode of the drive transistor 11 to the second electrode of the capacitor 14.
  • This mobility correction start time is approximately time t st0 at point P with respect to a predetermined signal voltage, but is t st at point Q. That is, the mobility correction start time t st at the point Q is delayed from the time t st0 , which is the design value of the mobility correction start time corresponding to the voltage change applied to the bias line 23 by the bias line driving circuit 3, from the delay time ⁇ Tb ⁇ ( The delay amount is equal to t st ⁇ t st0 ).
  • the voltage waveform of the scanning line 21 at the position P close to the scanning line driving circuit 4 is due to the wiring delay of the scanning line 21 at the end of the mobility correction period.
  • the ramp wave reflects the drive voltage of the scanning line drive circuit 4 (solid line in FIG. 5).
  • the voltage waveform of the scanning line 21 at the position Q far from the scanning line driving circuit 4 has a rounded waveform (broken line in FIG. 5) depending on the time constant at the rise and fall.
  • the mobility correction end time is the gate-source voltage of the selection transistor 12 during the transition period in which the voltage of the scanning line 21 changes from the scanning signal voltage VgH to the scanning signal voltage VgL.
  • the mobility correction end time is substantially the time t end0 at the point P with respect to a predetermined signal voltage, and is t end at the point Q. That is, the mobility correction end time t end at the point Q is delayed from the time t end0 which is the design value of the mobility correction end time corresponding to the voltage change applied to the scanning line 21 by the scanning line driving circuit 4 by the delay time ⁇ Tg ⁇ ( The delay amount is equal to t end ⁇ t end0 ).
  • the mobility correction period T at the point Q is (t end -t st ), and the mobility correction period at the point P where no delay time occurs is T0.
  • T T0 + ⁇ Tg ⁇ ⁇ Tb ⁇ . Since the bias line 23 and the scanning line 21 have substantially the same signal delay characteristics, ⁇ Tg ⁇ and ⁇ Tb ⁇ cancel each other. Therefore, according to the display device and the control method thereof according to the first embodiment of the present invention, the variation in the mobility correction period due to the light emitting pixel position depending only on the mobility correction end period, which occurs in the conventional display device, is reduced. It becomes possible to do.
  • the degree of stepwise voltage change from the predetermined bias voltage VbH to the reverse bias voltage VbL is the same as the degree of stepwise change of the scanning signal voltage supplied to the selection transistor 12 from VgH to VgL. It is preferable. As a result, the start delay amount ⁇ Tb ⁇ and the end delay amount ⁇ Tg ⁇ are canceled out in a highly accurate manner.
  • the bias voltage of the bias line 23 that determines the mobility correction start timing and the scanning signal voltage of the scanning line 21 that determines the mobility correction end timing are changed stepwise by changing the ramp waveform. I am letting.
  • FIG. 6A is a graph showing a transient response characteristic at the fall of the bias voltage.
  • FIG. 6B is a graph showing the slope characteristic of the transient response characteristic at the fall of the bias voltage.
  • VbH 14 V
  • VbL 0 V to the bias line 23.
  • the bias voltage output from the bias line driving circuit 3 to the bias line 23 is changed to a ramp waveform that changes stepwise over a predetermined transition period, so that The slope of the delay characteristic of the write voltage held in the capacitor 15 can be made uniform. Further, in the case of a ramp waveform in which the scanning signal voltage output from the scanning line driving circuit 4 to the scanning line 21 is changed stepwise over a predetermined transition period, the graphs shown in FIGS. Similar characteristics are obtained.
  • the mobility correction start time t st and the mobility correction end time t end both vary depending on the magnitude of the signal voltage Vdata, but are caused by the fluctuation range of the signal voltage Vdata by aligning the slopes of the delay characteristics. Variation in the mobility correction period can be reduced among the light emitting pixels.
  • the variation in mobility correction time due to display gradation can be reduced and the influence of wiring delay can be alleviated. It becomes possible to do.
  • the bias waveform output from the bias line driving circuit 3 to the bias line 23 and the scanning signal voltage output from the scanning line driving circuit 4 to the scanning line 21 are ramp waveforms.
  • the voltage may not be linearly changed in the transition period but may be a quadratic curve.
  • FIG. 7 is a diagram for explaining a calculation parameter for a mobility correction period according to a conventional method.
  • the scanning line WS corresponding to the scanning line 21 is turned on in advance at time T ⁇ b> 2, and thereafter, the signal voltage Vdata is supplied from the data line 20 to the driving transistor 11 at time T ⁇ b> 4.
  • the time when it is applied to the gate electrode is the start time of the mobility correction period.
  • the potential difference between the potential of the source electrode of the selection transistor 12 (corresponding to the sampling transistor 506 in FIG. 14) and the scanning signal V1 ⁇ (t) is This is the time when the on-state is switched to the off-state by decreasing to 12 threshold voltage Vth 21 . Therefore, the time constant of the selection transistor 12 is delayed by ⁇ T1 ⁇ from the design value of the mobility correction end time. Therefore, the mobility correction period T in the conventional display device is
  • the selection transistor 12 is switched from the on state to the off state by the scanning signal because the voltage V1 ⁇ (t) at the gate electrode of the selection transistor 12 and the potential of the source electrode of the selection transistor 12 in the above equation 2. This is when the potential difference from Vdata, which is, becomes the threshold voltage Vth 21 of the selection transistor 12. This state is
  • FIG. 8A is a graph showing the time constant dependence of the mobility correction period calculated by the conventional method for determining the mobility correction period.
  • the horizontal axis is the time constant ⁇ 1 for switching on / off of the selection transistor 12, and the vertical axis is the ratio of the delay time ⁇ T1 ⁇ of the mobility correction period to the mobility correction period design value T0. That is, the horizontal axis indicates that the larger the time constant ⁇ 1, the farther the pixel circuit is from the scanning line driving circuit.
  • the graph shown in the figure shows the relationship between time constant ⁇ 1 and ⁇ T1 ⁇ / T0 calculated from Equation 3 above when Vdata is 1.5V, 3.5V, 5V, and 7V.
  • the mobility correction period T at the Q point is the mobility correction period at the P point where no delay time occurs, and the mobility correction corresponding to the voltage change applied to the bias line 23 by the bias line driving circuit 3 is performed.
  • the delay amount is equal to the delay time ⁇ Tb ⁇ (t st ⁇ t st0 ), and the mobility corresponding to the voltage change applied to the scanning line 21 by the scanning line driving circuit 4 If the delay amount ⁇ Tg ⁇ (t end ⁇ t end0 ) has a delay amount from the time t end0 that is the design value of the correction end time,
  • the voltage transient characteristic Vb ⁇ (t) at the connection point between the capacitor 15 and the bias line 23 is When the slope of the ramp waveform output from the bias line drive circuit 3 to the bias line 23 is approximately Kb and the time constant of the bias line 23 defined by the distance from the bias line drive circuit 3 to the light emitting pixel is ⁇ b,
  • the transient characteristic Vg ⁇ (t) of the gate voltage of the selection transistor 12 when the gate voltage of the selection transistor 12 is gradually switched from the scanning signal voltage VgH to VgL is approximately from the scanning line driving circuit 4. If the slope of the ramp waveform output to the scanning line 21 is Kg and the time constant of the scanning line 21 defined by the distance from the scanning line driving circuit 4 to the light emitting pixel is ⁇ g,
  • the voltage at the connection point between the capacitor 15 and the bias line 23 is C2 for the capacitance of the capacitor 15 and Cel for the capacitance of the organic EL element 13.
  • the mobility correction start time t st when the time constant ⁇ b of the bias line 23 and the signal voltage Vdata are changed is calculated.
  • the mobility correction end time t end the mobile scanning line driving circuit 4, a time when started gradual output change to VgL from the scanning signal voltage VgH to the scanning line 21 t set, and from time t set If the time until the degree correction end time t end is ⁇ t end ,
  • the transient characteristic Vg ⁇ (t) of the gate voltage of the selection transistor 12 at time t end is the sum of the source voltage of the selection transistor 12 and the threshold voltage Vth 21 .
  • Equation 9 the mobility correction start time ⁇ t end when the time constant ⁇ g of the scanning line 21 and the signal voltage Vdata are changed is calculated, and t end is calculated from Equation 8.
  • t st , t st0 , t end, and t end0 when ⁇ b, ⁇ g, and Vdata are changed are calculated from Equations 7, 9, and 10, and Q points are obtained by substituting these into Equation 4.
  • the mobility correction period T at is calculated.
  • FIG. 8B is a graph showing the time constant dependence of the mobility correction period calculated by the method for determining the mobility correction period of the display panel device according to Embodiment 1 of the present invention.
  • the horizontal axis represents the time constant ⁇ 2 for switching the voltage written in the capacitor 15 and the gate voltage of the selection transistor 12.
  • the vertical axis represents the ratio of the delay time ⁇ T2 ⁇ of the mobility correction period T to the mobility correction period design value T0, and ⁇ T2 ⁇ is ( ⁇ Tg ⁇ ⁇ Tb ⁇ ). That is, the horizontal axis indicates that the larger the time constant ⁇ 2, the farther the pixel circuit is from the scanning line driving circuit.
  • the relationship / T0 is shown. From the figure, it can be seen that ⁇ T2 ⁇ / T0 monotonously increases as the time constant ⁇ 2 increases. That is, it can be seen that the mobility correction period shifts from the design value as the distance from the scanning line driving circuit increases.
  • ⁇ T2 ⁇ / T0 related to the display panel device of the present invention described in FIG. 8B is suppressed in the fluctuation range due to the fluctuation of the low signal voltage to the medium signal voltage.
  • the end delay amount corresponding to the time constant of the scanning line is generated only for the end time of the mobility correction, and thus the mobility correction period varies due to this.
  • a start delay amount corresponding to the time constant of the bias line 23 is generated for the mobility correction start timing, and the mobility correction end timing is scanned.
  • An end delay amount corresponding to the time constant of the line 21 is generated. Therefore, in the mobility correction period, the start delay amount and the end delay amount are offset in each light emitting pixel, and variations in the mobility correction period according to the distance from the drive circuit are reduced. As a result, the mobility of the drive transistor 11 can be accurately corrected.
  • the reverse bias voltage is written to the capacitor 15 via the bias line 23
  • the voltage is changed stepwise from the predetermined bias voltage toward the reverse bias voltage.
  • the influence of fluctuations in signal voltage and the influence of wiring delay can be alleviated, so that mobility correction variations can be suppressed in all gradations.
  • the display panel device in the present embodiment is different from the display panel device in Embodiment 1 in the configuration of the pixel circuit and the driving timing thereof.
  • the pixel circuit 30 in the present embodiment is different from the pixel circuit 10 in the first embodiment in the arrangement of the switching transistor 16 and is inserted between the source electrode of the drive transistor 11 and the anode electrode of the organic EL element 13.
  • the pixel circuit configuration is different in that the scanning signal voltage of the scanning line 21 is not applied to the second electrode of the capacitor 14.
  • FIG. 9 is a diagram showing a circuit configuration of a light emitting pixel included in a display unit according to Embodiment 2 of the present invention and a connection with peripheral circuits thereof.
  • the light emitting pixel 30 in FIG. 1 includes a driving transistor 11, a selection transistor 12, an organic EL element 13, capacitors 14 and 15, a switching transistor 16, a data line 20, scanning lines 21 and 22, and a bias line 23. And a positive power supply line 24 and a negative power supply line 25.
  • the peripheral circuit includes a bias line driving circuit 3, a scanning line driving circuit 4, and a data line driving circuit 5.
  • the driving transistor 11 has a gate electrode connected to the source electrode of the selection transistor 12, a drain electrode connected to the positive power supply line 24, and a source electrode connected to the drain electrode of the switching transistor 16 and the second electrode of the capacitor 14. It is an element.
  • the driving transistor 11 converts the voltage applied between the gate and the source into a drain current corresponding to the voltage. Then, this drain current is supplied to the organic EL element 13 as a signal current. Alternatively, this drain current is supplied to the second electrode of the capacitor 14 as a discharge current.
  • the drive transistor 11 is composed of, for example, an n-type thin film transistor (n-type TFT).
  • the switching transistor 16 has a gate electrode connected to the scanning line 22, a drain electrode connected to the source electrode of the drive transistor 11, a source electrode connected to the anode electrode of the organic EL element 13, and the source electrode of the drive transistor 11 and the organic electrode. This is a second switching element that switches between conduction and non-conduction with the anode electrode of the EL element 13.
  • the switching transistor 16 is turned off, and the anode electrode of the organic EL element 13 and the source electrode of the drive transistor 11 are made non-conductive. According to this, even when a signal voltage is applied to the first electrode of the capacitor 14, the drain current of the drive transistor 11 does not flow through the organic EL element 13.
  • the bias voltage for applying an appropriate voltage to the second electrode of the capacitor 14 and the source electrode of the driving transistor 11 can be set without considering the condition that the organic EL element 13 emits light. Setting flexibility increases.
  • the scanning line 21 is connected to the scanning line driving circuit 4 and connected to each light emitting pixel belonging to the pixel row including the light emitting pixels 30. Thereby, the scanning line 21 applies a fixed voltage Vreset to the gate of the driving transistor 11 included in the light emitting pixel, and the function of supplying the timing for writing the signal voltage to each light emitting pixel belonging to the pixel row including the light emitting pixel 30. It has a function of supplying timing.
  • the scanning line 22 is connected to the scanning line driving circuit 4 and has a function of supplying a timing for switching between conduction and non-conduction between the source electrode of the drive transistor 11 and the anode electrode of the organic EL element 13.
  • positive power supply line 24 that is the first power supply line and the negative power supply line 25 that is the second power supply line are also connected to other light emitting pixels, and are connected to the voltage source.
  • a display device including the display panel device according to the present embodiment and the voltage source is also an aspect of the embodiment of the present invention.
  • FIG. 10 is an operation timing chart of the display device control method according to the second embodiment of the present invention.
  • the horizontal axis represents time.
  • the waveform diagram is shown.
  • the figure shows the operation of the display device for one pixel row, and one frame period is composed of a non-light emitting period and a light emitting period. In the non-light emitting period, the threshold voltage Vth and mobility ⁇ of the driving transistor 11 are corrected.
  • FIG. 11 is a state transition diagram of the pixel circuit included in the display device according to Embodiment 2 of the present invention.
  • the scanning line driving circuit 4 changes the voltage level of the scanning line 21 from LOW to HIGH to turn on the selection transistor 12.
  • the fixed voltage Vreset is applied to the gate electrode (V1) of the drive transistor 11 via the data line 20.
  • the period from time t21 to time t22 is a light emission stop state and corresponds to the state of reset 1 in FIG.
  • the scanning line driving circuit 4 changes the voltage level of the scanning line 21 from HIGH to LOW so that the source electrode of the driving transistor 11 and the anode electrode of the organic EL element 13 are made non-conductive. Thereby, in the subsequent threshold voltage correction period and mobility correction period, the drain current of the drive transistor 11 does not flow through the organic EL element 13 regardless of the voltage applied to the second electrode of the capacitor 14.
  • the period from time t22 to time t23 is a light emission stop state, and corresponds to the state of reset 2 in FIG.
  • the bias line driving circuit 3 applies the second reverse bias voltage to the capacitor 15 via the bias line 23.
  • the fixed voltage Vreset is continuously supplied from the data line 20 to the first electrode of the capacitor 14, and by this and the second reverse bias voltage, the both ends of the capacitor 14 are connected to the both ends of the drive transistor 11.
  • a potential difference larger than the threshold voltage Vth is generated. Therefore, the drive transistor 11 is turned on, and a discharge current flows in a current path including the positive power supply line 24, the source electrode of the drive transistor 11, and the second electrode of the capacitor 14.
  • the discharge current flows, and when the holding voltage of the capacitor 14 becomes Vth, the discharge current as the drain current of the drive transistor 11 stops.
  • the bias line driving circuit 3 changes the voltage level of the bias line 23 from the second reverse bias voltage to a predetermined bias voltage VbH.
  • the predetermined bias voltage VbH is in a state of supplying the signal voltage Vdata to the first electrode of the capacitor 14 at time t29
  • the potential of the first electrode with respect to the second electrode of the capacitor 14 is less than the threshold voltage Vth or less. It is such a voltage. Therefore, at time t28, the drain current does not flow between the source electrode of the drive transistor 11 and the second electrode of the capacitor 14.
  • the data line driving circuit 5 is in a state in which the drain current does not flow between the source electrode of the driving transistor 11 and the second electrode of the capacitor 14, and the selection transistor 12 is in the on state.
  • the signal voltage Vdata is supplied to the first electrode of the capacitor 14.
  • the source electrode of the driving transistor 11 and the capacitor are also at time t29. No drain current flows between the second electrode 14 and the second electrode 14. The period from time t28 to time t30 corresponds to the write state in FIG.
  • the bias line driving circuit 3 changes the voltage level of the bias line 23 stepwise from a predetermined bias voltage VbH to a reverse bias voltage VbL.
  • the stepwise change in the voltage of the bias line 23 means, for example, that the scanning line driving circuit 4 switches the scanning signal voltage from the LOW level voltage VgL to the HIGH level voltage VgH and outputs it at the time t21.
  • the bias line driving circuit 3 does not instantaneously change the voltage from the predetermined bias voltage VbH toward the reverse bias voltage VbL.
  • the predetermined bias voltage VbH at time t30 is changed to the reverse bias voltage VbL at time t31.
  • the voltage of the bias line 23 is changed stepwise over time from time t30 to time t31.
  • the bias line driving circuit 3 has a predetermined bias voltage VbH over a transition period corresponding to the time constant of the bias line 23 in the light emitting pixel arranged in the farthest area from the bias line driving circuit 3. To the reverse bias voltage VbL is linearly changed and output.
  • the start timing of the discharge current in the other area of the display panel device is set on the basis of the start timing of the discharge current in the center area of the display panel device.
  • unevenness in light emission can be prevented, and for example, the amount of light emission can be prevented from becoming uneven in the end region and the central region of the display panel device.
  • the light emitting pixel in the central region of the display panel device is an example of a light emitting pixel disposed at a position farthest from the bias line driving circuit 3.
  • the bias line driving circuit 3 is disposed in one end region of the display panel, the light emission amount is reduced in the light emitting pixels disposed in the one end region and the other end region of the display panel device. It can prevent non-uniformity.
  • the configuration for realizing the stepwise change of the bias voltage output from the bias line driving circuit 3 described above is the same as the case where the bias voltage output waveform of the bias line driving circuit 3 described in the first embodiment is changed stepwise. This is realized by providing the configuration to the bias line driving circuit 3 in the present embodiment.
  • a discharge current which is the drain current of the drive transistor 11, starts to flow between the source electrode of the drive transistor 11 and the second electrode of the capacitor 14, and the time tst is the start time of mobility correction of the drive transistor 11.
  • the scanning line drive circuit 4 changes the voltage level of the scanning line 21 stepwise from the second voltage VgH to the first voltage VgL.
  • the stepwise change in the voltage of the scanning line 21 means, for example, that the scanning line driving circuit 4 switches the scanning signal voltage from the LOW level voltage VgL to the HIGH level voltage VgH and outputs it at the time t21.
  • the scanning line driving circuit 4 does not instantaneously change the voltage from the HIGH level voltage VgH to the LOW level VgL, but at a time such that the HIGH level VgH at time t32 becomes the LOW level VgL at time t33.
  • the voltage is changed stepwise over a period from t32 to time t33.
  • the scanning line driving circuit takes a transition period corresponding to the change of the scanning signal voltage having the time constant of the scanning line 21 in the light emitting pixel arranged in the region farthest from the scanning line driving circuit 4. 4 outputs linearly changing from VgH to VgL.
  • the end timing of the discharge current in the other area of the display panel device is set based on the end timing of the discharge current in the center area of the display panel device.
  • unevenness in light emission can be prevented, and for example, the amount of light emission can be prevented from becoming uneven in the end region and the central region of the display panel device.
  • the light emitting pixel in the central region of the display panel device is an example of a light emitting pixel disposed at a position farthest from the scanning line driving circuit 4. In the case where the scanning line driving circuit 4 is arranged in one end region of the display panel, the amount of light emitted from the light emitting pixels arranged in one end region and the other end region of the display panel device is small. It can prevent non-uniformity.
  • the start time of mobility correction for example, since the discharge current start timing in other areas of the display panel device is set based on the start timing of the discharge current in the central area of the display panel device, for example, The start delay amount and the end delay amount of the mobility correction are offset more precisely in correspondence.
  • the configuration for realizing the stepwise change of the scanning signal voltage output from the scanning line driving circuit 4 described above is a case where the scanning signal voltage output waveform of the scanning line driving circuit 4 described in the first embodiment is changed stepwise. This is realized by providing the same configuration to the scanning line driving circuit 4 in the present embodiment.
  • the potential V1 which is the source electrode potential of the selection transistor 12, is the signal voltage Vdata. While the gate electrode of the selection transistor 12 changes stepwise from VgH to VgL, the selection transistor At time t end when the gate-source voltage of 12 becomes the threshold voltage of the selection transistor 12, the selection transistor 12 is turned off. At this time t end , the gate electrode of the driving transistor 11 is electrically disconnected from the data line 20. At the same time, the discharge current, which is the drain current of the driving transistor 11, stops between the source electrode of the driving transistor 11 and the second electrode of the capacitor 14, and the time t end is the time when the mobility correction of the driving transistor 11 ends. Become.
  • the time t st at which the discharge current starts to flow is not the time when the signal voltage Vdata is applied to the gate electrode of the driving transistor as in the prior art, but is applied to each light emitting pixel from the bias line driving circuit 3 via the bias line 23. Determined by the applied reverse bias voltage. Therefore, t st that is the start time of mobility correction has a start delay amount depending on the position of the light emitting pixel from the bias line driving circuit 3. On the other hand, the time t end when the discharge current stops is determined by the scanning signal voltage applied to each light emitting pixel from the scanning line driving circuit 4 via the scanning line 21 as in the prior art. Therefore, t end which is the end time of the mobility correction has an end delay amount depending on the position of the light emitting pixel from the scanning line driving circuit 4.
  • the end delay amount corresponding to the time constant of the scanning line is generated only for the end time of the mobility correction, and thus the mobility correction period varies due to this.
  • a start delay amount corresponding to the time constant of the bias line 23 is generated for the start time of mobility correction, and the scan line is set for the end time of mobility correction.
  • An end delay amount corresponding to the time constant of 21 is generated. Therefore, in the mobility correction period, the start delay amount and the end delay amount are offset in each light emitting pixel, and variations in the mobility correction period according to the distance from the drive circuit are reduced. As a result, the mobility of the drive transistor 11 can be accurately corrected.
  • the period from time t30 to time t33 corresponds to the mobility correction state in FIG.
  • the time until the write voltage of the capacitor 15 reaches the reverse bias voltage is made as much as possible, so that the transient response of the discharge current is made uniform. It becomes possible to make the discharge amount of the discharge current uniform. For this reason, it is possible to prevent uneven light emission from occurring in the end region and the central region of the display panel device, and to prevent uneven emission from occurring in the end region and the central region of the display panel device.
  • the bias line driving circuit 3 determines the mobility correction start timing by changing the voltage of the bias line 23 stepwise, and the scanning line driving circuit 4 moves by changing the voltage of the scanning line 21 stepwise. The reason why the mobility correction period can be accurately controlled by determining the degree correction end time is the same as the reason described with reference to FIG. 5 in the first embodiment.
  • the scanning line driving circuit 4 changes the voltage level of the scanning line 22 from LOW to HIGH to turn on the switching transistor 16.
  • a drain current corresponding to the voltage (V1-V2) of the drive transistor 11 flows to the organic EL element 13, and the organic EL element 13 starts to emit light.
  • the voltage (V1-V2) held in the capacitor 14 is a value obtained by accurately correcting the signal voltage Vdata with the threshold voltage Vth and the mobility ⁇ .
  • the period after time t34 corresponds to the light emission state in FIG.
  • the switching transistor 16 is turned off during the above period so that the anode electrode of the organic EL element 13 and the source electrode of the driving transistor 11 are made non-conductive. According to this, even when a signal voltage is applied to the first electrode of the capacitor 14, the drain current of the drive transistor 11 does not flow through the organic EL element 13. Therefore, it is possible to prevent the organic EL element 13 from emitting light during the period. As a result, it is possible to accurately correct the light emission unevenness of the light emitting element between pixels.
  • FIG. 12A is a graph showing the time constant dependence of the mobility correction period calculated by the conventional method for determining the mobility correction period.
  • the graph shown in the figure shows the relationship between time constant ⁇ 1 and ⁇ T1 ⁇ / T0 calculated from Equation 3 when Vdata is 1.5V, 3.5V, 5V, and 7V. From the figure, it can be seen that ⁇ T1 ⁇ / T0 monotonously increases as the time constant ⁇ 1 increases. That is, it can be seen that the mobility correction period shifts from the design value as the distance from the scanning line driving circuit increases. Further, it can be seen that the mobility correction period shifts from the design value as Vdata is smaller.
  • the mobility correction period T at the Q point is the mobility correction period at the P point where no delay time occurs, and the mobility correction corresponding to the voltage change applied to the bias line 23 by the bias line driving circuit 3 is performed.
  • the delay amount is equal to the delay time ⁇ Tb ⁇ (t st ⁇ t st0 ), and the mobility corresponding to the voltage change applied to the scanning line 21 by the scanning line driving circuit 4 If the delay amount ⁇ Tg ⁇ (t end ⁇ t end0 ) has a delay amount from the time t end0 that is the design value of the correction end time,
  • the voltage transient characteristic Vb ⁇ (t) at the connection point between the capacitor 15 and the bias line 23 is When the slope of the ramp waveform output from the bias line drive circuit 3 to the bias line 23 is approximately Kb and the time constant of the bias line 23 defined by the distance from the bias line drive circuit 3 to the light emitting pixel is ⁇ b,
  • the transient characteristic Vg ⁇ (t) of the gate voltage of the selection transistor 12 when the gate voltage of the selection transistor 12 is gradually switched from the scanning signal voltage VgH to VgL is approximately from the scanning line driving circuit 4. If the slope of the ramp waveform output to the scanning line 21 is Kg and the time constant of the scanning line 21 defined by the distance from the scanning line driving circuit 4 to the light emitting pixel is ⁇ g,
  • the mobility correction start time t st when the time constant ⁇ b of the bias line 23 and the signal voltage Vdata are changed is calculated.
  • the mobility correction end time t end the mobile scanning line driving circuit 4, a time when started gradual output change to VgL from the scanning signal voltage VgH to the scanning line 21 t set, and from time t set If the time until the degree correction end time t end is ⁇ t end ,
  • the transient characteristic Vg ⁇ (t) of the gate voltage of the selection transistor 12 at time t end is the sum of the source voltage of the selection transistor 12 and the threshold voltage Vth 21 .
  • Equation 16 the mobility correction start time ⁇ t end when the time constant ⁇ g and the signal voltage Vdata of the scanning line 21 are changed is calculated, and t end is calculated from Equation 8.
  • t st , t st0 , t end and t end0 when ⁇ b, ⁇ g and Vdata are changed are calculated from the equations 14, 16 and 17, and the Q point is obtained by substituting them into the equation 11.
  • the mobility correction period T at is calculated.
  • FIG. 12B is a graph showing the time constant dependence of the mobility correction period calculated by the method for determining the mobility correction period of the display panel device according to Embodiment 2 of the present invention.
  • the horizontal axis represents the time constant ⁇ 2 for switching the voltage written in the capacitor 15 and the gate voltage of the selection transistor 12.
  • the vertical axis represents the ratio of the delay time ⁇ T2 ⁇ of the mobility correction period T to the mobility correction period design value T0, and ⁇ T2 ⁇ is ( ⁇ Tg ⁇ ⁇ Tb ⁇ ). That is, the horizontal axis indicates that the larger the time constant ⁇ 2, the farther the pixel circuit is from the scanning line driving circuit.
  • T0 The relationship of T0 is shown. From the figure, it can be seen that ⁇ T2 ⁇ / T0 monotonously increases as the time constant ⁇ 2 increases. That is, it can be seen that the mobility correction period shifts from the design value as the distance from the scanning line driving circuit increases.
  • ⁇ T2 ⁇ / T0 related to the display panel device of the present invention shown in FIG. 12B is greatly suppressed in fluctuations with respect to fluctuations in the signal voltage.
  • the end delay amount corresponding to the time constant of the scanning line is generated only for the end time of the mobility correction, and thus the mobility correction period varies due to this.
  • a start delay amount corresponding to the time constant of the bias line 23 is generated for the mobility correction start timing, and the mobility correction end timing is scanned.
  • An end delay amount corresponding to the time constant of the line 21 is generated. Therefore, in the mobility correction period, the start delay amount and the end delay amount are offset in each light emitting pixel, and variations in the mobility correction period according to the distance from the drive circuit are reduced. As a result, the mobility of the drive transistor 11 can be accurately corrected.
  • the reverse bias voltage is written to the capacitor 15 via the bias line 23
  • the voltage is changed stepwise from the predetermined bias voltage toward the reverse bias voltage.
  • the influence of fluctuations in signal voltage and the influence of wiring delay can be alleviated, so that mobility correction variations can be suppressed in all gradations.
  • the display panel device, the display device, and the control method thereof according to the present invention are not limited to the above-described embodiments.
  • the display panel device according to the first or second embodiment and a power source that supplies power to the positive power supply line 24 and the negative power supply line 25, and the organic EL element includes a light emitting layer sandwiched between an anode and a cathode.
  • a display device including a plurality of light emitting pixels arranged in a matrix is also included in the present invention.
  • the drive circuit changes the bias voltage for determining the mobility correction start time and the scanning signal voltage for determining the mobility correction end time in a stepwise manner over a predetermined transition time.
  • the bias voltage and the scanning signal voltage may be changed instantaneously and output without being changed stepwise.
  • the transition time of the output voltage that determines the mobility correction period may be the same transition time as when the scanning line drive circuit 4 instantaneously changes the scanning signal voltage from VgL to VgH and outputs it.
  • the start delay amount of mobility correction due to the time constant of the bias line generated depending on the distance from the drive circuit and the end delay amount of mobility correction due to the time constant of the scanning line are generated in correlation. Therefore, it is canceled out as the mobility correction period. Therefore, the mobility correction period can be controlled more accurately than the conventional mobility correction period having a delay amount only at the mobility correction end time. As a result, the mobility of the drive element can be accurately corrected.
  • the scanning signal voltage VgL of the scanning line 21 that controls the on / off state of the switching transistor 16 is used as the reference voltage.
  • the reference voltage is different from the scanning line 21 or the control line.
  • the signal voltage may be In this case, since the reference voltage is not limited to the value of the scanning signal voltage for turning on / off the selection transistor 12, the degree of freedom in setting the reference voltage value is improved.
  • the n-type transistor that is turned on when the voltage level of the gates of the selection transistor and the switching transistor is HIGH is described. Even in the display panel device and the display device in which the polarities of these are reversed, the same effects as those of the above-described embodiments can be obtained.
  • the display panel device, the display device, and the control method thereof according to the present invention are incorporated in a thin flat TV as shown in FIG.
  • a thin flat TV in which occurrence of luminance unevenness due to variations in threshold voltage Vth and mobility ⁇ is suppressed is realized.
  • the display panel device, the display device, and the control method thereof according to the present invention are, in particular, an active organic EL flat panel display in which the luminance is changed by controlling the light emission intensity of the light emitting pixel by the pixel signal current corresponding to the display gradation. Useful for.

Abstract

　有機ＥＬ素子（１３）と、コンデンサ（１４）と、コンデンサ（１４）に保持された電圧に応じたドレイン電流を有機ＥＬ素子（１３）に流す駆動トランジスタ（１１）と、信号電圧を供給するデータ線（２０）と、データ線（２０）とコンデンサ（１４）との接続を切り換える選択トランジスタ（１２）と、駆動回路とを備え、駆動回路は、上記ドレイン電流が流れない状態となる所定のバイアス電圧をコンデンサ（１４）の第２電極に印加し、コンデンサ（１４）の第１電極に信号電圧を供給するように選択トランジスタ（１２）をオンにし、駆動トランジスタ（１１）のソース電極とコンデンサ（１４）の第２電極との間に放電電流を流すように逆バイアス電圧をコンデンサ（１４）の第２電極に印加し、上記放電電流を流してから所定期間後に、コンデンサ（１４）の第１電極への信号電圧の供給を停止させるように選択トランジスタ（１２）をオフにする表示パネル装置。

Description

表示パネル装置、表示装置及びその制御方法
　本発明は、表示パネル装置、表示装置及びその制御方法に関し、特に電流駆動型の発光素子を用いた表示パネル装置、表示装置及びその制御方法に関する。
　電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた画像表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルが、そこに印加される電圧により制御されるのとは異なる。
　有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬ表示装置と呼ぶ。
　一方、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲートを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。
　アクティブマトリクス型の有機ＥＬ表示装置は、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示装置とは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、走査線数が増大してもディスプレイの輝度減少を招くようなことはない。従って、アクティブマトリクス型の有機ＥＬ表示装置は、低電圧で駆動でき、低消費電力化が可能となる。しかしながら、アクティブマトリクス型の有機ＥＬ表示装置では、駆動トランジスタの特性のばらつきに起因して、同じデータ信号を与えても、各画素において有機ＥＬ素子の輝度が異なり、輝度ムラが発生するという欠点がある。
　この問題に対し、例えば、特許文献１では、駆動トランジスタの特性のばらつきによる輝度ムラの補償方法として、簡単な画素回路で、画素ごとの特性ばらつきを補償する方法が開示されている。
　図１４は、特許文献１に記載された従来の表示装置における画素部の回路構成図である。同図における表示装置５００は、画素アレイ部５０１と、水平セレクタ５０３と、ライトスキャナ５０４と、バイアススキャナ５０５とを備える。画素アレイ部５０１は、２次元状に配置された画素部５０２を備える。
　画素部５０２は、カソードが負電源線５１２に接続された発光素子５０８、ドレインが正電源線５１１に接続されソースが発光素子５０８のアノードに接続された駆動トランジスタ５０７、駆動トランジスタ５０７のゲート－ソース間に接続された保持容量５０９、駆動トランジスタ５０７のソースとバイアス線ＢＳとの間に接続された補助容量５１０、ゲートが走査線ＷＳに接続され信号線ＳＬから映像信号を選択的に駆動トランジスタ５０７のゲートに印加するためのサンプリングトランジスタ５０６、という簡単な回路素子により構成される。
　ライトスキャナ５０４は、走査線ＷＳに制御信号を供給する一方、水平セレクタ５０３は信号線ＳＬに基準電圧Ｖｒｅｆを供給し、以って駆動トランジスタ５０７の閾値電圧Ｖｔｈに相当する電圧を保持容量５０９の保持する補正動作を行い、続いて映像信号の信号電位Ｖｓｉｇを保持容量５０９に書き込む書き込み動作を行う。
　バイアススキャナ５０５は、補正動作の前にバイアス線ＢＳの電位を切り換えて補助容量５１０を介してカップリング電圧を駆動トランジスタ５０７のソースに加え、以って駆動トランジスタ５０７のゲート－ソース間電圧Ｖｇｓを閾値電圧Ｖｔｈより大きくなるように初期化する準備動作を行う。
　画素部５０２は、信号電圧Ｖｓｉｇの書き込み動作の中で、駆動トランジスタ５０７のドレイン電流を保持容量５０９に負帰還し、以って信号電圧Ｖｓｉｇに対して駆動トランジスタ５０７の移動度に応じた補正をかける。
　図１５は、特許文献１に記載された従来の表示装置の動作タイミングチャートである。同図は１画素行に対する表示装置の動作を表し、１フレーム期間は非発光期間と発光期間から構成されている。また、非発光期間において、駆動トランジスタ５０７の閾値電圧Ｖｔｈ及び移動度βの補正動作を行っている。
　まず時刻Ｔ１において、当該フレーム期間に入ると走査線ＷＳに短い制御パルスが印加され、サンプリングトランジスタ５０６が一旦オン状態となる。このとき、信号線ＳＬは、基準電圧Ｖｒｅｆであるため、駆動トランジスタ５０７のゲート電極に当該基準電圧が書き込まれ、駆動トランジスタ５０７のＶｇｓはＶｔｈ以下となり、駆動トランジスタ５０７はカットオフする。よって、発光素子５０８は非発光状態となり、当該時刻より、表示装置５００は、非発光期間に入る。
　次に、時刻Ｔ２において、走査線ＷＳに制御信号パルスを印加し、サンプリングトランジスタ５０６をオン状態にする。
　その直後の時刻Ｔ３において、バイアス線ＢＳを高電位から低電位に切り換える。これにより、補助容量５１０を介して駆動トランジスタ５０７の電位が低下する。これにより、Ｖｇｓ＞Ｖｔｈとなり、駆動トランジスタ５０７をオン状態とする。このとき、発光素子５０８は逆バイアス状態なので電流は通らず、駆動トランジスタ５０７のソース電位が上昇していく。やがて、Ｖｇｓ＝Ｖｔｈとなったところで駆動トランジスタ５０７がカットオフし、閾値電圧補正動作が完了する。
　次に、時刻Ｔ４において、信号線ＳＬの電位が基準電圧Ｖｒｅｆから信号電圧Ｖｓｉｇに切り換わる。このとき、サンプリングトランジスタ５０６は導通状態にあるので、駆動トランジスタ５０７のゲート電位はＶｓｉｇとなる。ここで、発光素子５０８は、始めカットオフ状態にあるので、駆動トランジスタ５０７のドレイン電流である放電電流Ｉｄｓは、専ら保持容量５０９に流れ込み放電を開始する。この後、サンプリングトランジスタ５０６がオフ状態となる時刻Ｔ５までに、駆動トランジスタ５０７のソース電位はΔＶだけ上昇する。このようにして、信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量５０９に書き込まれると共に、移動度補正用の電圧ΔＶが、保持容量５０９に保持された電圧から差し引かれる。以上の時刻Ｔ４～時刻Ｔ５までの期間は、信号書き込み期間であり移動度補正期間でもある。Ｖｓｉｇが高いほど放電電流Ｉｄｓは大きくなりΔＶの絶対値も大きくなる。
　図１６は、移動度補正期間における保持容量の放電電流の特性を表すグラフである。横軸は、信号電圧Ｖｓｉｇを書き込んだ後の時間の経過、つまり、時刻Ｔ４からの時間の経過を表し、縦軸は、放電電流値を表す。上述したように、時刻Ｔ４において基準電圧Ｖｒｅｆから信号電圧Ｖｓｉｇに駆動トランジスタ５０７のゲート電位が変化すると、放電電流Ｉｄｓは、Ｖｓｉｇの大きさによりＡ１、Ｂ１及びＣ１のような、放電曲線を描く。ここで、Ａ１とＡ２とはゲートに印加されるＶｓｉｇの大きさは同じであるが、移動度βに関する特性パラメータの異なる駆動トランジスタの放電曲線である。Ｂ１とＢ２、ならびに、Ｃ１とＣ２も上記Ａ１とＡ２との関係と同様である。これらの放電曲線より、同じ信号電位を与えても、移動度βに関する特性パラメータが異なると、放電電流Ｉｄｓの初期値は異なるが、放電時間が経過すると放電電流Ｉｄｓがほぼ一致するようになる。例えば、Ａ１とＡ２との間では、時刻ａにおいて放電電流Ｉｄｓがほぼ一致し、Ｂ１とＢ２との間では、時刻ｂにおいて放電電流Ｉｄｓがほぼ一致し、Ｃ１とＣ２との間では、時刻ｃにおいて放電電流Ｉｄｓがほぼ一致するようになる。つまり、画素アレイ部５０１において、移動度βに関する特性パラメータの異なる駆動トランジスタが存在しても、上述した移動度補正期間において、発光素子５０８を発光させないようなゲートバイアスを与えながら駆動トランジスタ５０７のドレイン電流を放電させることにより、駆動トランジスタの移動度に関する特性ばらつきを考慮した補正がなされる。
　次に、時刻Ｔ５において、走査線ＷＳが低レベル側に遷移し、サンプリングトランジスタ５０６はオフ状態となる。これにより、駆動トランジスタ５０７のゲートは信号線ＳＬから切り離され、同時に駆動トランジスタ５０７のドレイン電流が発光素子５０８を流れ始める。以降、Ｖｇｓは、保持容量５０９により一定に保持され、その値は信号電圧Ｖｓｉｇに閾値電圧Ｖｔｈ及び移動度βの補正をかけたものとなっている。
　最後に、時刻Ｔ６において、バイアス線ＢＳの電位を低電位から高電位に戻し、次のフレーム動作に備える。
　以上のようにして、特許文献１に係る表示装置５００は、閾値電圧Ｖｔｈや移動度βのばらつきに伴う輝度ムラの発生を抑制している。
特開２００８－２０３６５７号公報
　特許文献１に記載された表示装置５００では、適切な移動度補正期間の設定が重要となる。図１５に記載された表示装置５００の動作タイミングチャートでは、信号線ＳＬが基準電圧Ｖｒｅｆから信号電圧Ｖｓｉｇへ変化する時刻Ｔ４で、放電電流Ｉｄｓによる移動度補正を開始し、サンプリングトランジスタ５０６がオフ状態となる時刻Ｔ５で移動度補正を終了させている。
　しかしながら、特許文献１に記載された表示装置５００では走査線ＷＳの配線遅延により、画素アレイ部５０１内で移動度補正期間が変動してしまう。以下、この移動度補正期間の変動について図１７を用いて説明する。
　図１７は、特許文献１に記載された表示装置における移動度補正期間の変動を説明する図である。同図に記載された、図１５における領域Ｒの拡大図において、移動度補正期間の開始時刻Ｔ４は、信号線ＳＬにおける信号電位Ｖｓｉｇの立ち上がり時である。一方、移動度補正期間の終了時刻Ｔ５は、走査線ＷＳの電圧立ち下がり時である。しかし、走査線ＷＳの配線遅延により、ライトスキャナ５０４に近い位置Ｐでの走査線ＷＳの電圧波形がライトスキャナ５０４の駆動電圧を反映した矩形波（図１７における破線）となるのに対し、ライトスキャナ５０４から遠い位置Ｑでの走査線ＷＳの電圧波形は、その立ち上がり及び立ち下がりにおいて、時定数に依存した波形なまり（図１７における実線）が生じる。開始時刻Ｔ４はＶｓｉｇの立ち上がり時であり、Ｖｓｉｇは画素列ごとに配置された走査線ＳＬごとに与えられるので、走査線ＳＬの配線遅延により移動度補正開始時刻は画素部ごとに変動しない。これに対し、終了時刻Ｔ５は、サンプリングトランジスタ５０６のゲート－ソース間電圧が、サンプリングトランジスタ５０６の閾値電圧に到達した時である。当該時刻は、例えば、サンプリングトランジスタ５０６のゲートに印加される走査電圧Ｖｗｓが、サンプリングトランジスタ５０６のソース電位であるＶｓｉｇとサンプリングトランジスタ５０６の閾値電圧との和の電位まで降下したときである。よって、移動度補正終了時刻は、Ｐ点とＱ点とで差異が生じ、移動度補正期間Ｔ４～Ｔ５は、Ｐ点では図１７に記載されたＴ０となるのに対し、Ｑ点では図１７に記載されたＴとなる。このＰ点における移動度補正期間Ｔ０とＱ点における移動度補正期間Ｔとの差は、走査線ＷＳの立ち下がり時における電圧波形なまりに相当するΔＴである。以上のように、走査線ＷＳの配線遅延により、移動度補正期間Ｔが、実際には補正時間設計値Ｔ０とはならず、画素部間でばらつきを有してしまう。
　また、上述したように、移動度補正終了時刻は、例えば、サンプリングトランジスタ５０６のゲートに印加される走査電圧Ｖｗｓが、サンプリングトランジスタ５０６のソース電位であるＶｓｉｇとサンプリングトランジスタ５０６の閾値電圧との和の電位まで降下したときである。これにより、信号電圧Ｖｓｉｇの大きさにより、移動度補正期間Ｔが変化する。よって、走査線ＷＳの配線遅延が存在すると、映像信号である信号電圧Ｖｓｉｇの変動による上記移動度補正期間のばらつき方が画素部ごとに変動してしまうという問題が存在する。つまり、移動度補正期間Ｔの変動量は、表示階調の変動に対し画素部間で一定とならず、パネル面内の電流ばらつきとなるので、シェーディング不良発生の原因となる。
　上記課題に鑑み、本発明は、配線遅延に起因する移動度補正ばらつきを、全書き込み電圧に対して抑制する表示パネル装置、表示装置及びその制御方法を提供することを目的とする。
　上記目的を達成するために、本発明の一態様に係る表示パネル装置は、第１電極と第２電極とを有する発光素子と、電圧を保持するための第１コンデンサと、ゲート電極が前記第１コンデンサの第１電極に接続され、ソース電極が前記第１コンデンサの第２電極に接続され、前記第１コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、信号電圧を供給するためのデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記第１コンデンサの第１電極に接続され、前記データ線と前記第１コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、前記第１コンデンサの第１電極に信号電圧が供給された状態で、前記第１コンデンサの第１電極と第２電極間の電位差が前記駆動素子の閾値電圧以下となる所定のバイアス電圧を前記第１コンデンサの第２電極に供給するためのバイアス電圧線と、前記第１コンデンサの第２電極と前記バイアス電圧線との間に設けられた第２コンデンサと、前記第１スイッチング素子の制御、前記バイアス電圧線による前記所定のバイアス電圧の供給制御、及び前記データ線による信号電圧の供給制御を実行する駆動回路と、を具備し、前記駆動回路は、前記バイアス電圧線を介して前記所定のバイアス電圧を前記第２コンデンサに書込むことで、前記第１コンデンサの第１電極に信号電圧を供給する状態となっても前記第１コンデンサの第２電極に対する第１電極の電位が前記駆動素子の閾値電圧以下となるような前記所定のバイアス電圧を前記第１コンデンサの第２電極に供給し、これにより前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態とし、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態で、かつ、前記第１スイッチング素子がオン状態で前記第１コンデンサの第１電極に前記信号電圧を供給し、前記第１コンデンサの第１電極に前記信号電圧が供給されている間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第２コンデンサに書込むことで、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流を流し、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流を流してから予め定められた期間の経過後に、前記第１スイッチング素子をオフ状態にして前記第１コンデンサの第１電極への前記信号電圧の供給を停止させ、前記期間内に前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れるドレイン電流により前記第１コンデンサに蓄積された電荷を放電させることを特徴とする。
　本発明の表示パネル装置、表示装置及びその制御方法によれば、表示階調による移動度補正時間のばらつきを、移動度補正開始時にも発生させることにより配線遅延の影響を緩和できるので、移動度補正ばらつきを全階調で抑制することが可能となる。
図１は、本発明の表示パネル装置の電気的な構成を示すブロック図である。 図２は、本発明の実施の形態１に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図３は、本発明の実施の形態１に係る表示パネル装置の制御方法の動作タイミングチャートである。 図４は、本発明の実施の形態１に係る表示パネル装置の有する画素回路の状態遷移図である。 図５は、本発明の表示パネル装置の移動度補正期間を説明する図である。 図６Ａは、バイアス電圧の立ち下がりにおける過渡応答特性を表すグラフである。 図６Ｂは、バイアス電圧の立ち下がりにおける過渡応答特性の傾き特性を表すグラフである。 図７は、従来の方法による移動度補正期間の算出パラメータを説明する図である。 図８Ａは、従来の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。 図８Ｂは、本発明の実施の形態１に係る表示パネル装置の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。 図９は、本発明の実施の形態２に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１０は、本発明の実施の形態２に係る表示パネル装置の制御方法の動作タイミングチャートである。 図１１は、本発明の実施の形態２に係る表示パネル装置の有する画素回路の状態遷移図である。 図１２Ａは、従来の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。 図１２Ｂは、本発明の実施の形態２に係る表示パネル装置の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。 図１３は、本発明の表示パネル装置を内蔵した薄型フラットＴＶの外観図である。 図１４は、特許文献１に記載された従来の表示装置における画素部の回路構成図である。 図１５は、特許文献１に記載された従来の表示装置の動作タイミングチャートである。 図１６は、移動度補正期間における保持容量の放電電流の特性を表すグラフである。 図１７は、特許文献１に記載された表示装置における移動度補正期間の変動を説明する図である。
　本発明の一態様に係る表示パネル装置は、第１電極と第２電極とを有する発光素子と、電圧を保持するための第１コンデンサと、ゲート電極が前記第１コンデンサの第１電極に接続され、ソース電極が前記第１コンデンサの第２電極に接続され、前記第１コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、信号電圧を供給するためのデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記第１コンデンサの第１電極に接続され、前記データ線と前記第１コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、前記第１コンデンサの第１電極に信号電圧が供給された状態で、前記第１コンデンサの第１電極と第２電極間の電位差が前記駆動素子の閾値電圧以下となる所定のバイアス電圧を前記第１コンデンサの第２電極に供給するためのバイアス電圧線と、前記第１コンデンサの第２電極と前記バイアス電圧線との間に設けられた第２コンデンサと、前記第１スイッチング素子の制御、前記バイアス電圧線による前記所定のバイアス電圧の供給制御、及び前記データ線による信号電圧の供給制御を実行する駆動回路と、を具備し、前記駆動回路は、前記バイアス電圧線を介して前記所定のバイアス電圧を前記第２コンデンサに書込むことで、前記第１コンデンサの第１電極に信号電圧を供給する状態となっても前記第１コンデンサの第２電極に対する第１電極の電位が前記駆動素子の閾値電圧以下となるような前記所定のバイアス電圧を前記第１コンデンサの第２電極に供給し、これにより前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態とし、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態で、かつ、前記第１スイッチング素子がオン状態で前記第１コンデンサの第１電極に前記信号電圧を供給し、前記第１コンデンサの第１電極に前記信号電圧が供給されている間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第２コンデンサに書込むことで、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流を流し、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流を流してから予め定められた期間の経過後に、前記第１スイッチング素子をオフ状態にして前記第１コンデンサの第１電極への前記信号電圧の供給を停止させ、前記期間内に前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れるドレイン電流により前記第１コンデンサに蓄積された電荷を放電させるものである。
　本態様によると、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第２コンデンサに書込むことで前記駆動素子のソース電極と前記第１コンデンサの第２電極に前記駆動素子のドレイン電流である放電電流を流す。これにより、上記放電電流による駆動素子の移動度補正を開始させる。
　そして、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に上記放電電流を流してから予め定められた期間の経過後に、前記第１スイッチング素子を制御して前記第１コンデンサの第１電極への前記信号電圧の供給を停止させる。これにより、自己放電電流による駆動素子の移動度補正を終了させる。
　従って、上記放電電流による駆動素子の移動度補正の開始制御を、前記逆バイアス電圧を前記第２コンデンサに書込む制御により行い、第１コンデンサへの前記信号電圧の供給制御とは別個の制御としている。一方、上記放電電流による駆動素子の移動度補正の終了制御を、第１コンデンサへの前記信号電圧の供給停止制御により行っている。即ち、上記放電電流による駆動素子の移動度補正の開始制御と、上記放電電流による駆動素子の移動度補正の終了制御とを別個の制御により行っている。そのため、上記放電電流が流れ始める時刻の、前記駆動回路から前記逆バイアス電圧を出力した時刻からの遅延量と、上記放電電流が停止する時刻の、前記駆動回路から前記第１スイッチング素子をオフ状態にするための走査信号を出力した時刻からの遅延量とが対応して相殺される。よって、移動度補正終了時刻のみ遅延量を有する従来の移動度補正期間に比べ、上記移動度補正期間を精度よく制御できる。その結果、前記駆動素子の移動度を精度よく補正できる。
　また、請求項２に記載の態様の表示パネル装置は、請求項１に記載の表示パネル装置において、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第２コンデンサに書込む際、前記所定のバイアス電圧から前記逆バイアス電圧に向けて段階的に電圧を変化させるものである。
　表示パネル装置が大画面化すると、多くの画素部が配線に接続されるため、配線の抵抗及び寄生容量が増大する。前記逆バイアス電圧を前記第２コンデンサに書込むことにより前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に放電電流を流す際、例えば、駆動回路に近い表示パネル装置の端部領域の画素部では、バイアス電圧線の電圧は急峻に変化する。そのため、上記放電電流が流れ始めるときに、前記バイアス電圧線はほぼ逆バイアス電圧に到達している。一方、例えば、駆動回路から遠い表示パネル装置の中央領域の画素部では、前記バイアス電圧線の制御に遅延量が発生するため、表示パネルの端部領域の場合に比べて、前記バイアス電圧線の電圧は所定の時定数に従い、なだらかに変化する。そのため、上記放電電流が流れ始めた後、前記バイアス電圧線が逆バイアス電圧となるまでには、表示パネルの端部領域と中央領域とで時間差が発生する。前記駆動素子のソース電極と前記第１コンデンサの第２電極との導通開始から前記バイアス電圧線が逆バイアス電圧に到達するまでの時間のばらつきにより、表示パネルの端部領域と中央領域では、バイアス電圧の過渡応答に差異が生じる。その結果、上記放電電流が流れる期間に差異が生じ放電量が変化してしまう。これは、表示パネル装置の端部領域と中央領域とで、発光ムラが生じる原因となる。なお、表示パネル装置の中央領域の画素部とは、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素部の一例である。前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素部において、配線の抵抗及び寄生容量が増大する。従って、画素回路が前記表示パネルの一方の端部領域に配置されている場合は、前記表示パネル装置の他方の端部領域に配置された画素部において、上記と同様の問題が生ずる。
　本態様によると、前記バイアス電圧線を介して逆バイアス電圧を前記第２コンデンサに書込む際、前記所定のバイアス電圧から前記逆バイアス電圧に向けて段階的に電圧を変化させる。
　これにより、例えば、表示パネル装置の端部領域と中央領域とで、前記バイアス電圧線が逆バイアス電圧に到達するまでの時間を可能な限り揃えることが可能となる。つまり、バイアス電圧の過渡応答特性を可能な限り揃えることにより、放電量を揃える。このため、例えば、表示パネル装置の端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、表示パネル装置の中央領域の画素部とは、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素部の一例である。画素回路が前記表示パネルの一方の端部領域に配置されている場合は、前記表示パネル装置の、一方の端部領域と他方の端部領域とに配置された画素部において、発光量が不均一になるのを防止できる。
　また、請求項３に記載の態様の表示パネル装置は、請求項２に記載の表示パネル装置において、さらに、前記第１スイッチング素子のゲート電極に走査信号電圧を供給して前記第１スイッチング素子の導通及び非導通を切り換える走査線を備え、前記駆動回路は、前記駆動素子のソース電極と前記第１コンデンサの第２電極とを導通させてから予め定められた期間の経過後に、前記第１スイッチング素子をオフ状態にする際、前記走査線から第１スイッチング素子へ前記走査信号電圧を段階的に変化させて出力するものである。
　本態様によれば、移動度補正の終了時期についても、例えば、表示パネル装置の端部領域と中央領域とで、前記走査線が第１スイッチング素子をオフ状態にするまでの時間を可能な限り揃えることが可能となる。つまり、走査信号電圧の過渡応答特性を可能な限り揃えることにより、放電量を揃える。そのため、上記開始遅延量と、上記終了遅延量とがより精確に対応して相殺される。
　また、請求項４に記載の態様の表示パネル装置は、請求項３に記載の表示パネル装置において、前記所定のバイアス電圧から前記逆バイアス電圧に向けての段階的な電圧変化の度合いと、前記第１スイッチング素子へ供給する走査信号電圧の段階的な変化の度合いは同じである。
　本態様によれば、移動度補正の開始時期のばらつきを緩和するためのバイアス電圧の段階的な電圧変化と、移動度補正の終了時期のばらつきを緩和するための走査信号電圧の段階的な電圧変化との度合いを揃えることにより、さらに上記開始遅延量と上記終了遅延量とが高精度に対応して相殺される。
　また、請求項５に記載の態様の表示パネル装置は、請求項２に記載の表示パネル装置において、前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、少なくとも前記発光素子、前記第１コンデンサ、前記駆動素子及び前記第２コンデンサは単位画素の画素回路を構成し、前記駆動回路が前記所定のバイアス電圧から前記逆バイアス電圧に向けて出力させる電圧の段階的な変化は、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素回路において、前記第２コンデンサへの前記逆バイアス電圧の書込み開始から書込み終了までの電圧の書込み量の変化に対応している。
　本態様によると、前記所定のバイアス電圧から前記逆バイアス電圧に向けて変化する電圧の段階的な変化は、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素回路において、前記第２コンデンサへの前記逆バイアス電圧の書込み開始から書込み終了までの電圧の書込み量の変化に対応している。
　これにより、表示パネル装置の中央領域での上記放電電流の開始タイミングを基準に、表示パネル装置の他の領域での放電電流の開始タイミングを設定するので、表示パネル装置の端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、表示パネル装置の中央領域の画素部とは、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素部の一例である。画素回路が前記表示パネルの一方の端部領域に配置されている場合は、前記表示パネル装置の、一方の端部領域と他方の端部領域とに配置された画素部において、発光量が不均一になるのを防止できる。
　また、請求項６に記載の態様の表示パネル装置は、請求項５に記載の表示パネル装置において、さらに、前記第１スイッチング素子のゲート電極に走査信号電圧を供給して前記第１スイッチング素子の導通及び非導通を切り換える走査線を備え、前記駆動回路が、前記駆動素子のソース電極と前記第１コンデンサの第２電極とを導通させてから予め定められた期間の経過後に、前記第１スイッチング素子をオフ状態にする際、前記駆動回路が前記第１スイッチング素子のゲート電極へ出力する走査信号電圧の段階的な変化は、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素回路における前記第１スイッチング素子のゲート電極の電圧の変化に対応している。
　本態様によれば、移動度補正の終了時期についても、例えば、表示パネル装置の中央領域での上記放電電流の終了タイミングを基準に、表示パネル装置の他の領域での放電電流の終了タイミングを設定するので、上記開始遅延量と、上記終了遅延量とがより高精度に対応して相殺される。
　また、請求項７に記載の態様の表示パネル装置は、請求項１に記載の表示パネル装置において、さらに、前記第１コンデンサの第２電極に基準電圧を供給する第３電源線と、前記第１コンデンサの第２電極と前記第３電源線との導通及び非導通を切り換える第２スイッチング素子とを備え、前記基準電圧は、前記駆動素子の閾値電圧より大きな電位差を前記第１コンデンサに生じさせるための電圧であり、前記駆動回路は、前記第２スイッチング素子をオン状態にして前記第１コンデンサの第２電極に前記基準電圧を供給し、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極の電圧を固定するための固定電圧を供給し、前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間の経過後、前記駆動素子がオフ状態の間に前記バイアス電圧線を介して前記所定のバイアス電圧を供給して前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態とし、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態で、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極に前記信号電圧の供給を開始する。
　本態様によると、前記第２スイッチング素子を制御して前記第１コンデンサの第２電極に前記基準電圧を供給し、前記第１スイッチング素子を制御して前記第１コンデンサの第１電極の電圧を固定するための固定電圧を供給し、前記第１コンデンサの第１電極と第２電極との電位差が前記駆動素子の閾値電圧に到達するまでの時間が経過するのを待つ。即ち、前記第１コンデンサに前記駆動素子の閾値電圧を保持させる。
　その状態で、前記バイアス電圧線を介して前記所定のバイアス電圧を供給して前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態とする。その上で、前記第１コンデンサの第１電極に前記信号電圧の供給を開始する。これにより、前記第１コンデンサには、前記駆動電圧の閾値電圧が補償された前記信号電圧に対応する電荷が蓄積されることになる。
　このように、前記第１コンデンサに前記駆動素子の閾値電圧を保持させた上で、前記第１コンデンサの第１電極に前記信号電圧を供給するので、前記第１コンデンサに所望の電位差を蓄積できる。換言すれば、前記第１コンデンサに前記信号電圧を書き込み終わるまで、前記駆動素子はオン状態とはならないので、前記第１コンデンサに所望の電位差を蓄積できる。
　その結果、発光期間において所望の電位差に対応する電流を前記第１電源線と前記第２電源線との間に流し、前記発光素子の発光量を精度よく制御できる。
　また、請求項８に記載の態様の表示パネル装置は、請求項７に記載の表示パネル装置において、前記所定のバイアス電圧の電圧値は、前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間が経過した際に、前記発光素子の第１電極と前記発光素子の第２電極との電位差が、前記発光素子が発光を開始する前記発光素子の閾値電圧より低い電圧となるように予め設定されている。
　本態様によると、前記所定のバイアス電圧は、前記第１コンデンサの第１電極に前記信号電圧を供給している間、前記発光素子の第１電極と前記発光素子の第２電極との電位差が、前記発光素子が発光を開始する前記発光素子の閾値電圧より低い電圧となるように設定されるものである。換言すれば、前記所定のバイアス電圧は、前記第１コンデンサに前記信号電圧を書き込み終わるまで前記駆動素子がオン状態となるのを防止する機能を果たすとともに、前記第１コンデンサに前記信号電圧を書き込み終わるまで前記第１コンデンサの第２電極から前記発光素子を介して前記第２電源線に漏れ電流が流れるのを防止する機能を果たす。これにより、前記第１コンデンサに前記信号電圧を書き込む間に前記第１コンデンサの電位差が変動するのを防止でき、前記第１コンデンサに所望の電位差を保持できる。その結果、発光期間において所望の電位差に対応する電流を前記第１電源線と前記第２電源線との間に流し、前記発光素子の発光量を精度よく制御できる。
　また、請求項９に記載の態様の表示パネル装置は、請求項８に記載の表示パネル装置において、前記第３電源線は、前記第１スイッチング素子のゲート電極に走査信号電圧を供給して前記第１スイッチング素子の導通及び非導通を切り換える走査線と共用されており、前記基準電圧は、前記第１スイッチング素子をオフ状態にするときの前記走査線の電圧である。
　本態様によると、駆動素子の閾値電圧を検出する前段階として前記第１コンデンサの第２電極に印加される前記基準電圧を、前記第１スイッチング素子を制御する走査線の電圧で共用する。このとき、前記基準電圧は、データ線から供給される固定電圧により、前記第１コンデンサには、前記駆動素子の閾値電圧より大きな電位差を生じさせる。ここで、前記基準電圧としては、前記第１スイッチング素子をオフ状態にするときの前記走査線の電圧が用いられる。これにより、所望の電位差に対応するドレイン電流を前記第１電源線と前記第２電源線との間に流し、前記発光素子の発光量を精度よく制御できるとともに、画素回路の簡素化が図られる。
　また、請求項１０に記載の態様の表示パネル装置は、請求項１に記載の表示パネル装置において、さらに、前記発光素子の第１電極と前記駆動素子のソース電極との導通及び非導通を切り換える第２スイッチング素子を備え、前記駆動回路は、前記期間において、前記第２スイッチング素子をオフ状態にして前記発光素子の第１電極と前記駆動素子のソース電極とを非導通とする。
　前記第１スイッチング素子を制御して前記第１コンデンサの第１電極に前記信号電圧を供給している間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第２コンデンサに書込むことで、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に上記放電電流を流してから、前記第１スイッチング素子を制御して前記第１コンデンサの第１電極への前記信号電圧の供給を停止するまでの間、上記放電電流による移動度補正を行う。
　一方で、前記第１スイッチング素子を制御して前記第１コンデンサの第１電極に前記信号電圧を供給している間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第２コンデンサに書込むことで、前記駆動素子の移動度補正が終わる前に、前記発光素子に電流が流れて前記発光素子が発光した場合、前記移動度補正の結果得たい所望の電位差が前記第１コンデンサに蓄積できず、このため、画素間での前記発光素子の発光ムラを精度よく補正出来ない。
　本態様によると、前記期間において、前記発光素子の第１電極と前記駆動素子のソース電極とを非導通とする。これによると、前記第１コンデンサの第１電極に前記信号電圧を供給しても、前記発光素子の第１電極と前記駆動素子のソース電極とが非導通であるので、前記発光素子に上記ドレイン電流は流れない。
　そのため、前記第１スイッチング素子を制御して前記第１コンデンサの第１電極に前記信号電圧を供給している間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第２コンデンサに書込むことで、前記駆動素子の移動度補正が終わる前に前記発光素子に電流が流れて前記発光素子が発光するのを防止できる、その結果、画素間での前記発光素子の発光ムラを精度よく補正できる。
　また、請求項１１に記載の態様の表示パネル装置は、請求項１に記載の表示パネル装置において、さらに、前記発光素子の第１電極と前記駆動素子のソース電極との導通及び非導通を切り換える第２スイッチング素子を備え、前記駆動回路は、前記バイアス電圧線を介して前記所定のバイアス電圧を前記第２コンデンサに書込み、前記第１コンデンサの第１電極に信号電圧を供給している間、前記第２スイッチング素子をオフ状態にして前記発光素子の第１電極と前記駆動素子のソース電極とを非導通とする。
　前記第１コンデンサの第１電極に信号電圧を供給している間、前記第２コンデンサの第１電極の電位によっては、前記第２コンデンサの第１電極から前記発光素子に電流が流れる場合が想定される。その結果、前記信号電圧書き込み時に、前記第１コンデンサに設定した前記駆動素子の閾値電圧が変動するという問題がある。
　本態様によると、前記バイアス電圧線を介して前記所定のバイアス電圧を前記第２コンデンサに書込み、前記第１コンデンサの第１電極に信号電圧を供給している間、前記第２スイッチング素子を制御して前記発光素子の第１電極と前記駆動素子のソース電極との間にドレイン電流を流さない。これにより、前記信号電圧を前記第１電極に供給している間、前記第２コンデンサの第１電極から前記発光素子に、電流が流れるのを防止できるので、前記第１コンデンサに設定された閾値電圧が変動するのを防止できる。その結果、前記第１コンデンサには、前記駆動電圧の閾値電圧が補償された前記信号電圧に対応する電荷が正確に蓄積され、所望の電位差に対応する電流を前記第１電源線と前記第２電源線との間に流し、前記発光素子の発光量を精度よく制御できる。
　また、請求項１２に記載の態様の表示パネル装置は、請求項１に記載の表示パネル装置において、前記バイアス電圧線は、さらに、前記駆動素子の閾値電圧より大きな電位差を前記第１コンデンサに生じさせるための第２逆バイアス電圧を前記第２コンデンサに供給し、前記駆動回路は、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極の電圧を固定するための固定電圧を供給しつつ、前記第２逆バイアス電圧を前記第２コンデンサに書込むことで、前記駆動素子の閾値電圧より大きな電位差を前記第１コンデンサに生じさせ、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流を流し、前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間が経過することにより前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れる前記ドレイン電流を停止させ、前記駆動素子がオフ状態の間に、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れる前記ドレイン電流が停止している状態で前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極に前記信号電圧の供給を開始する。
　本態様によると、前記第１スイッチング素子を制御して前記第１コンデンサの第１電極の電圧を固定するための固定電圧を供給しつつ、前記第２逆バイアス電圧を前記第２コンデンサに書込む。前記第２逆バイアス電圧は、前記駆動素子の閾値電圧より大きな電位差を前記第１コンデンサに生じさせるものである。そして、前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に到達するまでの時間以上の時間を経過するのを待つ。これにより、前記第１コンデンサに前記駆動素子の閾値電圧が保持される。
　前記第１コンデンサに前記駆動素子の閾値電圧が保持されると、前記駆動素子のドレイン電流の流れは停止する。この状態で、前記第１コンデンサの第１電極に前記信号電圧の供給を開始する。これにより、前記第１コンデンサには、前記駆動電圧の閾値電圧が補償された前記信号電圧に対応する電荷が蓄積されることになる。
　このように、前記第１コンデンサに前記駆動素子の閾値電圧を保持させた上で、前記第１コンデンサの第１電極に前記信号電圧を供給するので、前記第１コンデンサに所望の電位差を蓄積できる。その結果、発光期間において所望の電位差に対応する電流を前記第１電源線と前記第２電源線との間に流し、前記発光素子の発光量を精度よく制御できる。
　また、請求項１３に記載の態様の表示パネル装置は、請求項１２に記載の表示パネル装置において、さらに、前記発光素子の第１電極と前記駆動素子のソース電極との導通及び非導通を切り換える第２スイッチング素子を備え、前記駆動回路は、前記第２コンデンサに前記第２逆バイアス電圧の供給を開始してから、前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの間、前記第２スイッチング素子をオフ状態にして前記発光素子の第１電極と前記駆動素子のソース電極とを非導通とする。
　前記第１コンデンサに前記駆動素子の閾値電圧を保持するために、前記第２コンデンサに前記第２逆バイアス電圧を供給する際、前記第２のコンデンサに印加する前記第２逆バイアス電圧の値は、前記第１のコンデンサに加え前記発光素子に蓄積された容量から影響を受ける。
　この場合、前記第２のコンデンサの第１電極に印加される電圧の値は、前記発光素子に蓄積された容量の影響を受け、所望の電圧値より小さなものになる。その結果、前記第２のコンデンサの第１電極に所望の電圧値を印加するために、前記第２逆バイアス電圧を余分に印加する必要があり、消費電力が高くなるという問題がある。
　本態様によると、前記第２コンデンサに前記第２逆バイアス電圧の供給を開始してから、前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に到達するまでの間、前記発光素子の第１電極と前記駆動素子のソース電極とを非導通とする。これにより、前記駆動素子に閾値電圧を設定している間、前記第２のコンデンサの第１電極に印加される電圧値が前記発光素子の容量の影響を受けることを防止でき、前記第２のコンデンサの第１電極に印加される電圧を前記所望の値に設定できる。その結果、前記第２逆バイアス電圧を余分に印加する必要がなくなり、低消費電力化を図ることができる。
　また、請求項１４に記載の態様の表示パネル装置は、請求項１０、１１及び１３のうちいずれか１項に記載の表示パネル装置において、前記駆動回路は、前記期間内に前記第１コンデンサに蓄積された電荷を放電させた後、前記第２スイッチング素子をオン状態にして前記発光素子の第１電極と前記駆動素子のソース電極とを導通させ、前記第１コンデンサに保持された電位差に対応するドレイン電流を前記第１電源線と前記第２電源線との間に流す。
　本態様によると、前記期間内に前記第１コンデンサに蓄積された電荷を放電させた後、前記第１コンデンサの第１電極への前記信号電圧の供給を停止させ、前記発光素子の第１電極と前記駆動素子のソース電極とを導通させ、前記第１コンデンサに蓄積された電位差に対応する電流を前記第１電源線と前記第２電源線との間に流す。これにより、所望の電位差に対応する電流を前記第１電源線と前記第２電源線との間に流し、前記発光素子の発光量を精度よく制御できる。
　また、請求項１５に記載の態様の表示装置は、請求項１～１４のうちいずれか１項に記載の表示パネル装置と、前記第１及び第２電源線に電源を供給する電源と、を備え、前記発光素子は、前記第１電極と、前記第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、前記発光素子は、少なくとも複数個マトリクス状に配置されている。
　また、請求項１６に記載の態様の表示装置は、請求項１～１４のうちいずれか１項に記載の表示パネル装置と、前記第１及び第２電源線に電源を供給する電源と、を備え、前記発光素子は、前記第１電極と、前記第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、前記発光素子、前記第１コンデンサ、前記駆動素子、前記第１スイッチング素子、及び前記第２スイッチング素子は単位画素の画素回路を構成し、前記画素回路は、複数個マトリクス状に配置されている。
　また、請求項１７に記載の態様の表示装置は、請求項１５または１６に記載の表示装置において、前記発光素子は、有機エレクトロルミネッセンス発光素子である。
　また、請求項１８に記載の態様の表示装置の制御方法は、第１電極と第２電極とを有する発光素子と、電圧を保持するための第１コンデンサと、ゲート電極が前記第１コンデンサの第１電極に接続され、ソース電極が前記第１コンデンサの第２電極に接続され、前記第１コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、信号電圧を供給するためのデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記第１コンデンサの第１電極に接続され、前記データ線と前記第１コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、前記第１コンデンサの第１電極に信号電圧が供給された状態で、前記第１コンデンサの第１電極と第２電極間の電位差が前記駆動素子の閾値電圧以下となる所定のバイアス電圧を前記第１コンデンサの第２電極に供給するためのバイアス電圧線と、前記第１コンデンサの第２電極と前記バイアス電圧線との間に設けられた第２コンデンサとを具備した表示装置の制御方法であって、前記バイアス電圧線を介して前記所定のバイアス電圧を前記第２コンデンサに書込むことで、前記第１コンデンサの第１電極に信号電圧を供給する状態となっても前記第１コンデンサの第２電極に対する第１電極の電位が前記駆動素子の閾値電圧以下となるような電圧を前記第１コンデンサの第２電極に供給し、これにより前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態とし、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態で、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極に前記信号電圧を供給し、前記第１コンデンサの第１電極に前記信号電圧が供給されている間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第２コンデンサに書込むことで、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流を流し、前記駆動素子のソース電極と前記第１コンデンサの第２電極とを導通させてから予め定められた期間の経過後に、前記第１スイッチング素子をオフ状態にして前記第１コンデンサの第１電極への前記信号電圧の供給を停止させ、前記期間内に前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れる電流により前記第１コンデンサに蓄積された電荷を放電させるものである。
　以下、本発明の好ましい実施の形態を図に基づき説明する。なお、以下では、全ての図を通じて同一又は相当する要素には同じ符号を付して、その重複する説明を省略する。
　（実施の形態１）
　本実施の形態における表示パネル装置は、有機ＥＬ素子と、第１コンデンサと、第１コンデンサに保持された電圧に応じたドレイン電流を有機ＥＬ素子に流す駆動トランジスタと、信号電圧を供給するためのデータ線と、データ線とコンデンサの第１電極との導通及び非導通を切り換える選択トランジスタと、所定のバイアス電圧及び逆バイアス電圧を第１コンデンサの第２電極に供給するためのバイアス電圧線と、第１コンデンサの第２電極とバイアス電圧線との間に設けられた第２コンデンサと、第１コンデンサの第２電極に基準電圧を印加するタイミングを供給する第２スイッチング素子と、駆動回路とを備える。
　上記駆動回路は、（１）駆動トランジスタのドレイン電流が流れない状態となるようにバイアス電圧線を介して所定のバイアス電圧を第２コンデンサに書込み、（２）第１コンデンサの第１電極に信号電圧を供給するように第１スイッチング素子をオン状態にし、（３）駆動トランジスタのソース電極と第１コンデンサの第２電極との間に放電電流を流すようにバイアス電圧線を介して逆バイアス電圧を第２コンデンサに書込み、（４）上記放電電流を流してから予め定められた期間の経過後に、第１コンデンサの第１電極への信号電圧の供給を停止させるように第１スイッチング素子をオフ状態にする。これにより、上記期間内に上記放電電流により第１コンデンサに蓄積された電荷を放電させる。
　よって、逆バイアス電圧を出力した時刻から上記放電電流が流れ始める時刻までの移動度補正開始の遅延量と、前記駆動回路が第１スイッチング素子へ走査信号を出力した時刻から上記放電電流が停止するまでの移動度補正終了の遅延量とが対応する。よって、上記移動度補正期間を精度よく制御できる。その結果、前記駆動素子の移動度を精度よく補正できる。
　以下、本発明の実施の形態１について、図面を参照しながら説明する。
　図１は、本発明の表示パネル装置の電気的な構成を示すブロック図である。同図における表示パネル装置１は、制御回路２と、バイアス線駆動回路３と、走査線駆動回路４と、データ線駆動回路５と、表示部６とを備える。表示部６は、複数の発光画素１０がマトリクス状に配置されている。
　また、図２は、本発明の実施の形態１に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素１０は、駆動トランジスタ１１と、選択トランジスタ１２と、有機ＥＬ素子１３と、コンデンサ１４及び１５と、スイッチングトランジスタ１６と、データ線２０と、走査線２１及び２２と、バイアス線２３と、正電源線２４と、負電源線２５とを備える。また、周辺回路は、バイアス線駆動回路３と、走査線駆動回路４と、データ線駆動回路５とを備える。
　図１及び図２に記載された構成要素について、以下、その接続関係および機能を説明する。
　制御回路２は、バイアス線駆動回路３、走査線駆動回路４及びデータ線駆動回路５の制御を行う機能を有する。制御回路２は、外部から入力された映像信号を、補正データ等に基づいて電圧信号に変換して、データ線駆動回路５へと出力する。
　走査線駆動回路４は、走査線２１及び２２に接続されており、走査線２１及び２２に走査信号を出力することにより、発光画素１０の有する選択トランジスタ１２及びスイッチングトランジスタ１６の導通及び非導通を切り換える機能を有する駆動回路である。走査線駆動回路４は、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間に上記放電電流を流してから予め定められた期間の経過後に、選択トランジスタ１２を制御してコンデンサ１４の第１電極への信号電圧の供給を停止させる。これにより、上記放電電流による駆動素子の移動度補正を終了させる。
　データ線駆動回路５は、データ線２０に接続されており、映像信号に基づいた信号電圧を発光画素１０へ出力する機能を有する駆動回路である。
　バイアス線駆動回路３は、バイアス線２３に接続されており、バイアス線２３を介して、コンデンサ１５に所定のバイアス電圧及び当該バイアス電圧に対応する逆バイアス電圧を印加する機能を有する駆動回路である。バイアス線駆動回路３は、バイアス線２３を介して逆バイアス電圧をコンデンサ１５に書込むことで駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極にドレイン電流である放電電流を流す。これにより、バイアス線駆動回路３は、上記放電電流による駆動素子の移動度補正を開始させる。
　表示部６は、複数の発光画素１０を備え、外部から表示パネル装置１へ入力された映像信号に基づいて画像を表示する。
　なお、バイアス線駆動回路３と走査線駆動回路４とは、表示部６に対して、同じ側に配置されていることが好ましい。
　また、バイアス線駆動回路３と走査線駆動回路４とは、互いに独立した駆動回路でなく、バイアス線駆動回路３の機能及び走査線駆動回路４の機能を併せ持つ一つの駆動回路であってもよい。
　駆動トランジスタ１１は、ゲートが選択トランジスタ１２のソース電極に接続され、ドレイン電極が第１電源線である正電源線２４に接続され、ソース電極が有機ＥＬ素子１３のアノード電極及びコンデンサ１４の第２電極に接続された駆動素子である。駆動トランジスタ１１は、ゲート－ソース間に印加された電圧を、当該電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１３に供給する。あるいは、このドレイン電流を放電電流としてコンデンサ１４の第２電極に供給する。駆動トランジスタ１１は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
　選択トランジスタ１２は、ゲート電極が走査線２１に接続され、ドレイン電極がデータ線２０に接続され、ソース電極がコンデンサ１４の第１電極に接続された第１スイッチング素子である。選択トランジスタ１２は、データ線２０の信号電圧及び固定電圧をコンデンサ１４の第１電極に印加するタイミングを決定する機能を有する。
　有機ＥＬ素子１３は、カソード電極が第２電源線である負電源線２５に接続された発光素子であり、駆動トランジスタ１１により上記信号電流が流れることにより発光する。
　コンデンサ１４は、第１電極が駆動トランジスタ１１のゲート電極に接続され、第２電極が駆動トランジスタ１１のソース電極に接続された第１コンデンサである。コンデンサ１４は、データ線２０から供給された信号電圧または固定電圧に対応した電圧を保持し、例えば、選択トランジスタ１２がオフ状態となった後に、駆動トランジスタ１１のゲート－ソース間電圧を安定的に保持し、駆動トランジスタ１１から有機ＥＬ素子１３へ供給するドレイン電流を安定化する機能を有する。また、コンデンサ１４は、データ線２０から供給された固定電圧により駆動トランジスタ１１の閾値電圧を保持する機能を有する。これにより、その後データ線２０から供給された信号電圧は閾値電圧補正される。また、駆動トランジスタ１１のソース電極を介してコンデンサ１４の第２電極へ流れ込む放電電流により、データ線２０から供給され上記閾値電圧補正された信号電圧は、移動度補正される。コンデンサ１４は、データ線２０から供給され、閾値電圧補正及び移動度補正された信号電圧を保持する機能を有する。
　コンデンサ１５は、コンデンサ１４の第２電極とバイアス線２３との間に接続された第２コンデンサである。コンデンサ１５は、バイアス線２３からの電圧印加により、コンデンサ１４の第２電極の電位を確定させ、また、駆動トランジスタ１１のソース電位を確定させる機能を有する。
　スイッチングトランジスタ１６は、コンデンサ１４の第２電極と走査線２１との間に接続された第２スイッチング素子である。スイッチングトランジスタ１６は、走査線２１のＬＯＷレベルの走査信号電圧である基準電圧ＶｇＬをコンデンサ１４の第２電極に印加するタイミングを決定する機能を有する。また、基準電圧ＶｇＬがコンデンサ１４の第２電極に印加されることにより、駆動トランジスタ１１のソース電位を確定させる機能を有する。この機能により、データ線２０から印加される電圧が、信号電圧でない固定電圧Ｖｒｅｓｅｔであっても走査線２１からスイッチングトランジスタ１６を介して基準電圧ＶｇＬを予め印加しておくことにより、閾値電圧補正期間内に駆動トランジスタ１１の閾値電圧より大きな電位差をコンデンサ１４に生じさせることが可能となる。
　また、コンデンサ１４の第２電極に基準電圧ＶｇＬを予め設定しておいてコンデンサ１４の第１電極に固定電圧Ｖｒｅｓｅｔを供給してから所定時間経過までの閾値電圧検出期間において、駆動トランジスタ１１のソース電極と有機ＥＬ素子１３の第１電極とのノードの電圧が、有機ＥＬ素子１３の閾値電圧より低い電圧となるように、予め固定電圧Ｖｒｅｓｅｔが設定されている。よって上記期間では、有機ＥＬ素子１３には駆動トランジスタ１１のドレイン電流は流れない。これにより、有機ＥＬ素子１３が発光する発光期間の前に、駆動トランジスタ１１の閾値電圧を補正する期間を設けることが可能となる。
　データ線２０は、データ線駆動回路５に接続され、発光画素１０を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧Ｖｄａｔａ及び固定電圧Ｖｒｅｓｅｔを供給する機能を有する。
　また、表示パネル装置１は、画素列数分のデータ線２０を備える。
　走査線２１は、走査線駆動回路４に接続され、発光画素１０を含む画素行に属する各発光画素に接続されている。これにより、走査線２１は、発光画素１０を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能、及び当該発光画素の有する駆動トランジスタ１１のゲートに固定電圧Ｖｒｅｓｅｔを印加するタイミングを供給する機能を有する。また、走査線２１は、スイッチングトランジスタ１６を介してコンデンサ１４の第２電極に接続されている。これにより、走査線２１は、スイッチングトランジスタ１６をオン状態とすることにより、コンデンサ１４の第２電極に走査信号電圧である基準電圧ＶｇＬを印加する機能を有する。
　走査線２２は、走査線駆動回路４に接続され、コンデンサ１４の第２電極の電位に走査線２１のＬＯＷレベルの走査信号である基準電圧ＶｇＬを印加するタイミングを供給する機能を有する。
　バイアス線２３は、バイアス線駆動回路３に接続され、バイアス線駆動回路３から供給された電圧を、コンデンサ１５を介して、コンデンサ１４の第２電極に印加する機能を有するバイアス電圧線である。
　また、表示パネル装置１は、画素行数分の走査線２１、２２及びバイアス線２３を備える。
　なお、第１電源線である正電源線２４及び第２電源線である負電源線２５は、それぞれ、他の発光画素にも接続されており、電圧源に接続されている。
　なお、本実施の形態に係る表示パネル装置１と、上記電圧源とを備えた表示装置も、本発明の実施の形態における一態様である。
　次に、本実施の形態に係る表示装置の制御方法について図３及び図４を用いて説明する。
　図３は、本発明の実施の形態１に係る表示装置の制御方法の動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、走査線２１、走査線２２、バイアス線２３、コンデンサ１４の第１電極の電位Ｖ１、コンデンサ１４の第２電極の電位Ｖ２、及びデータ線２０に発生する電圧の波形図が示されている。同図は１画素行に対する表示装置の動作を表し、１フレーム期間は非発光期間と発光期間から構成されている。また、非発光期間において、駆動トランジスタ１１の閾値電圧Ｖｔｈ及び移動度βの補正動作を行っている。
　また、図４は、本発明の実施の形態１に係る表示装置の有する画素回路の状態遷移図である。
　まず、時刻ｔ０１において、走査線駆動回路４は、走査線２１の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１２をオン状態とする。これにより、駆動トランジスタ１１のゲート電極（Ｖ１）には、データ線２０を介して固定電圧Ｖｒｅｓｅｔが印加される。また、このとき、スイッチングトランジスタ１６はオフ状態である。これにより、前フレームでの発光期間が終了する。時刻ｔ０１～時刻ｔ０２の期間は発光停止状態であり、図４におけるリセット１の状態に対応している。
　次に、時刻ｔ０２において、走査線駆動回路４は、走査線２１の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１２をオフ状態とする。また、同時に、走査線２２の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１６を介して、コンデンサ１４の第２電極に走査線２１のＬＯＷレベルの走査信号である基準電圧ＶｇＬを印加する。基準電圧ＶｇＬは、有機ＥＬ素子１３のアノード－カソード間電圧が、有機ＥＬ素子１３の閾値電圧より低い電圧となるように予め設定されるものである。ここで、駆動トランジスタ１１の閾値電圧Ｖｔｈを検出する前段階としてコンデンサ１４の第２電極に印加される基準電圧を、選択トランジスタ１２をオフ状態にする走査線２１の電圧ＶｇＬで共用している。これにより、画素回路の簡素化が図られる。
　次に、時刻ｔ０３において、走査線駆動回路４は、走査線２２の電圧レベルをＨＩＧＨからＬＯＷに変化させ、コンデンサ１４の第２電極への上記基準電圧ＶｇＬの印加を停止する。時刻ｔ０２～時刻ｔ０３の期間は、コンデンサ１４の第２電極及び駆動トランジスタ１１のソース電極に基準電圧ＶｇＬが印加された状態であり、図４におけるリセット２の状態に対応している。
　次に、時刻ｔ０４において、走査線駆動回路４は、走査線２１の電圧レベルをＬＯＷからＨＩＧＨに変化させ、コンデンサ１４の第１電極（Ｖ１）にデータ線２０を介して固定電圧Ｖｒｅｓｅｔを印加する。このとき、コンデンサ１４の第１電極に印加された固定電圧Ｖｒｅｓｅｔと、時刻ｔ０２～時刻ｔ０３において既にコンデンサ１４の第２電極に印加された基準電圧ＶｇＬとにより、コンデンサ１４には、駆動トランジスタ１１の閾値電圧Ｖｔｈより大きな電位差が生じる。よって、駆動トランジスタ１１がオン状態となり、正電源線２４、駆動トランジスタ１１のソース電極及びコンデンサ１４の第２電極という電流パスにおいて、駆動トランジスタ１１のドレイン電流が流れる。時刻ｔ０４～時刻ｔ０８の期間は、上記ドレイン電流が流れ、やがて、コンデンサ１４の保持電圧がＶｔｈとなると上記ドレイン電流は停止する。これにより、コンデンサ１４には、閾値電圧Ｖｔｈに相当する電荷が蓄積される。また、この期間の終了時には、駆動トランジスタ１１のソース電極は、上記ドレイン電流により（Ｖｒｅｓｅｔ－Ｖｔｈ）となるが、固定電圧Ｖｒｅｓｅｔは有機ＥＬ素子１３の閾値電圧より低い電圧となるように予め設定されているので、有機ＥＬ素子１３には上記ドレイン電流は流れない。時刻ｔ０４～時刻ｔ０８の期間は、図４におけるＶｔｈ検出の状態に対応している。
　次に、時刻ｔ０８において、バイアス線駆動回路３は、バイアス線２３の電圧レベルを逆バイアス電圧ＶｂＬから所定のバイアス電圧ＶｂＨに変化させる。ここで、所定のバイアス電圧ＶｂＨは、時刻ｔ０９においてコンデンサ１４の第１電極に信号電圧Ｖｄａｔａを供給する状態となってもコンデンサ１４の第２電極に対する第１電極の電位が閾値電圧以下Ｖｔｈ以下となるような電圧である。よって、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間にドレイン電流が流れない状態となっている。さらに、所定のバイアス電圧ＶｂＨは、有機ＥＬ素子１３アノード－カソード間電圧が有機ＥＬ素子１３の閾値電圧以下になるような電圧に設定されている。これにより、時刻ｔ０８において、コンデンサ１４の第２電極から負電源線２５に漏れ電流が流れるのを防止できる。
　次に、時刻ｔ０９において、データ線駆動回路５は、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間に上記ドレイン電流が流れていない状態で、かつ、選択トランジスタ１２がオン状態でコンデンサ１４の第１電極に信号電圧Ｖｄａｔａを供給する。ここで、上述したように、コンデンサ１４の第２電極に対する第１電極の電位（Ｖ１－Ｖ２）は閾値電圧以下Ｖｔｈ以下となっているので、時刻ｔ０９においても、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間にはドレイン電流が流れない状態を継続している。時刻ｔ０８～時刻ｔ１０の期間は、図４における書き込みの状態に対応している。
　次に、時刻ｔ１０～時刻ｔ１１において、バイアス線駆動回路３は、バイアス線２３の電圧レベルを所定のバイアス電圧ＶｂＨから逆バイアス電圧ＶｂＬへと、段階的に変化させる。ここで、バイアス線２３の電圧の段階的変化とは、例えば、時刻ｔ１０における所定のバイアス電圧ＶｂＨが時刻ｔ１０より後の時刻ｔ１１において逆バイアス電圧ＶｂＬとなるように、時刻ｔ１０～時刻ｔ１１までの時間に渡ってバイアス線２３の電圧を段階的に変化させて出力することである。換言すれば、時刻ｔ０４という同一時刻において走査線駆動回路４が走査信号電圧をＬＯＷレベル電圧ＶｇＬからＨＩＧＨレベル電圧ＶｇＨへ切り換えて出力しているように、時刻ｔ１０において、バイアス線駆動回路３が所定のバイアス電圧ＶｂＨから逆バイアス電圧ＶｂＬに向けて電圧を同一時刻において瞬間的に変化させるものではない。
　なお、本実施の形態では、バイアス線駆動回路３から最も遠い領域に配置された発光画素におけるバイアス線２３の時定数に対応した遷移期間をかけて、バイアス線駆動回路３が所定のバイアス電圧ＶｂＨから逆バイアス電圧ＶｂＬまでを直線的に変化させて出力している。つまり、所定のバイアス電圧ＶｂＨから逆バイアス電圧ＶｂＬに向けて変化する電圧の段階的な変化は、バイアス線駆動回路３から最も遠い位置に配置された発光画素において、コンデンサ１５への逆バイアス電圧ＶｂＬの書込み開始から書込み終了までの電圧の書込み量の変化に対応している。
　これにより、表示パネル装置の中央領域での上記放電電流の開始タイミングを基準に、表示パネル装置の他の領域での放電電流の開始タイミングを設定するので、表示パネル装置の端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、表示パネル装置の中央領域の発光画素とは、バイアス線駆動回路３から最も遠い位置に配置された発光画素の一例である。バイアス線駆動回路３が表示パネルの一方の端部領域に配置されている場合は、表示パネル装置の、一方の端部領域と他方の端部領域とに配置された発光画素において、発光量が不均一になるのを防止できる。
　上述したバイアス線駆動回路３が出力するバイアス電圧の段階的な変化は、例えば、バイアス線駆動回路３の内部に配置されたバイアス電圧波形形成部により実現される。バイアス線駆動回路３には、例えば、バイアス電圧波形形成部を介してバイアス電圧が出力される第１信号パスと、バイアス電圧波形形成部を介さずバイアス電圧が出力される第２信号パスとが形成されており、これらの信号パスをスイッチ素子により選択することが可能となっている。例えば、図３における時刻ｔ０８において、逆バイアス電圧ＶｂＬから所定のバイアス電圧ＶｂＨへ瞬時に電圧変化させる場合には、第２信号パスを選択してバイアス電圧を出力させる。一方、図３における時刻ｔ１０～時刻ｔ１１において、所定のバイアス電圧ＶｂＨから逆バイアス電圧ＶｂＬへ所定の時間をかけて段階的に電圧変化させる場合には、第１パスを選択してバイアス電圧を出力させる。本実施の形態では、図３における時刻ｔ１０～時刻ｔ１１において、バイアス電圧をランプ波形としているので、バイアス電圧波形形成部にはランプ波形発生回路が内蔵されている。
　また、上記バイアス電圧波形形成部の内部インピーダンスを有限値に設定しておくことで、バイアス電圧の波形に傾斜をもたせることも可能である。
　この時刻ｔ１０～時刻ｔ１１において、コンデンサ１４の第１電極の電位Ｖ１は、信号電圧Ｖｄａｔａが選択トランジスタ１２を介して供給され続けているので、変化せずＶｄａｔａを保持している。一方、コンデンサ１４の第２電極の電位Ｖ２は、バイアス線２３の段階的な電圧降下に応じて、段階的に降下する。時刻ｔ１０～時刻ｔ１１において、上記Ｖ１及びＶ２の時間変化により、コンデンサ１４の第２電極に対する第１電極の電位である（Ｖ１－Ｖ２）がＶｔｈ以上となる時刻ｔｓｔが存在する。この時刻ｔｓｔにおいて、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間に駆動トランジスタ１１のドレイン電流である放電電流が流れ始め、時刻ｔｓｔが駆動トランジスタ１１の移動度補正の開始時刻となる。
　次に、時刻ｔ１２～時刻ｔ１３において、走査線駆動回路４は、走査線２１の電圧レベルを第２電圧であるＶｇＨから第１電圧であるＶｇＬへと段階的に変化させる。ここで、走査線２１の電圧の段階的変化とは、例えば、時刻ｔ１２におけるＨＩＧＨレベルＶｇＨが時刻ｔ１２より後の時刻ｔ１３においてＬＯＷレベルＶｇＬとなるように、時刻ｔ１２～時刻ｔ１３までの時間に渡って段階的に電圧を変化させることである。換言すれば、時刻ｔ０４という同一時刻において走査線駆動回路４が走査信号電圧をＬＯＷレベル電圧ＶｇＬからＨＩＧＨレベル電圧ＶｇＨへ切り換えて出力しているように、時刻ｔ１２において、走査線駆動回路４がＨＩＧＨレベル電圧ＶｇＨからＬＯＷレベルＶｇＬに向けて電圧を同一時刻において瞬間的に変化させるものではない。
　なお、本実施の形態では、走査線駆動回路４から最も遠い領域に配置された発光画素における走査線２１の時定数を有する走査信号電圧の変化に対応した遷移期間をかけて、走査線駆動回路４が走査信号電圧をＶｇＨからＶｇＬまで直線的に変化させて出力している。つまり、走査信号電圧ＶｇＨからＶｇＬに向けて変化する電圧の段階的な変化は、走査線駆動回路４から最も遠い位置に配置された発光画素において、選択トランジスタ１２ゲート電極に印加される電圧の変化に対応している。
　これにより、表示パネル装置の中央領域での上記放電電流の終了タイミングを基準に、表示パネル装置の他の領域での放電電流の終了タイミングを設定するので、表示パネル装置の端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、表示パネル装置の中央領域の発光画素とは、走査線駆動回路４から最も遠い位置に配置された発光画素の一例である。走査線駆動回路４が表示パネルの一方の端部領域に配置されている場合は、表示パネル装置の、一方の端部領域と他方の端部領域とに配置された発光画素において、発光量が不均一になるのを防止できる。
　また、移動度補正の開始時期についても、例えば、表示パネル装置の中央領域での上記放電電流の開始タイミングを基準に、表示パネル装置の他の領域での放電電流の開始タイミングを設定するので、移動度補正の開始遅延量と終了遅延量とがより精確に対応して相殺される。
　上述した走査線駆動回路４が出力する走査信号電圧の段階的な変化を実現する構成は、上述したバイアス線駆動回路３のバイアス電圧出力波形に段階的変化をもたせる場合と同様の構成を走査線駆動回路４に持たせることにより実現される。
　この時刻ｔ１２～時刻ｔ１３において、選択トランジスタ１２のソース電極電位である電位Ｖ１は、信号電圧Ｖｄａｔａであり、選択トランジスタ１２のゲート電極がＶｇＨからＶｇＬに段階的に変化していく間に、選択トランジスタ１２のゲートソース間電圧が、選択トランジスタ１２の閾値電圧となった時刻ｔｅｎｄのとき、選択トランジスタ１２はオフ状態となる。この時刻ｔｅｎｄにおいて、駆動トランジスタ１１のゲート電極はデータ線２０から電気的に切り離され、駆動トランジスタ１１のゲートとソースの電極の間には閾値とβが補正された電圧が保持される。従って、時刻ｔｅｎｄが駆動トランジスタ１１の移動度補正の終了時刻となる。
　よって、上記放電電流が流れ始める時刻ｔｓｔは、従来のように信号電圧Ｖｄａｔａが駆動トランジスタのゲート電極に印加された時点ではなく、バイアス線駆動回路３からバイアス線２３を介して各発光画素に印加された逆バイアス電圧により決定される。よって、移動度補正の開始時刻であるｔｓｔは、バイアス線駆動回路３からの発光画素の位置に依存して開始遅延量を有する。一方、上記放電電流が停止する時刻ｔｅｎｄは、従来と同様に、走査線駆動回路４から走査線２１を介して各発光画素に印加された走査信号電圧により決定される。よって、移動度補正の終了時刻であるｔｅｎｄは、走査線駆動回路４からの発光画素の位置に依存して終了遅延量を有する。
　以上より、従来の表示装置では、移動度補正の終了時期のみについて走査線の時定数に応じた終了遅延量が発生するので、これに起因した移動度補正期間のばらつきが発生する。一方、本発明の実施の形態に係る表示装置では、移動度補正の開始時期についてはバイアス線２３の時定数に応じた開始遅延量が発生し、また、移動度補正の終了時期については走査線２１の時定数に応じた終了遅延量が発生する。よって、移動度補正期間は、各々の発光画素において上記開始遅延量と上記終了遅延量とが相殺され、駆動回路からの距離に応じた移動度補正期間のばらつきが低減される。その結果、駆動トランジスタ１１の移動度を精度よく補正できる。時刻ｔ１０～時刻ｔ１３の期間は、図４における移動度補正の状態に対応している。
　さらに、本実施の形態では、バイアス線２３を介して逆バイアス電圧をコンデンサ１５に書込む際、所定のバイアス電圧から逆バイアス電圧に向けて段階的に電圧を変化させている。
　これにより、表示パネル装置の、例えば、端部領域と中央領域とで、各発光画素の有するコンデンサ１５の書き込み電圧が逆バイアス電圧に到達するまでの時間を揃えることで、放電電流の過渡応答を揃え、上記放電電流の放電量を揃えることが可能となる。このため、表示パネル装置の、例えば、端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、バイアス線駆動回路３がバイアス線２３の電圧を段階的に変化させることで移動度補正開始時期を決定し、走査線駆動回路４が走査線２１の電圧を段階的に変化させることで移動度補正終了時期を決定することにより、移動度補正期間を精度よく制御できる理由は、図５を用いて後述する。
　最後に、時刻ｔ１３において、走査線２１の電圧レベルが逆バイアス電圧ＶｇＬとなる。また、時刻ｔｅｎｄから、電圧（Ｖ１－Ｖ２）に対応したドレイン電流が有機ＥＬ素子１３に流れ、有機ＥＬ素子１３が発光を開始する。このとき、コンデンサ１４に保持された電圧（Ｖ１－Ｖ２）は、信号電圧Ｖｄａｔａを閾値電圧Ｖｔｈ及び移動度βで補正した値となっている。
　次に、本発明の表示パネル装置及び表示装置において、本発明の実施の形態１により、移動度補正期間を精度よく制御できる理由を説明する。
　前述したように、従来の方法による移動度補正期間では、移動度補正期間の開始時期は、図１７において、サンプリングトランジスタ５０６が予めオン状態でデータ線が固定電圧Ｖｒｅｆから信号電圧Ｖｓｉｇに切り換わり、信号電圧Ｖｓｉｇが駆動トランジスタのゲート電極に印加され始めた時である。一方、移動度補正期間の終了時期は、所定の放電がなされた後、選択トランジスタがオン状態からオフ状態に切り換わる時である。
　図１７に記載されているように、移動度補正期間の終了時期は、走査線の配線遅延により、ライトスキャナ５０４に近い位置Ｐでの走査線ＷＳの電圧波形は、ライトスキャナ５０４の駆動電圧を反映した矩形波（図１７中の破線）となる。これに対し、ライトスキャナ５０４から遠い位置Ｑでの走査線ＷＳの電圧波形は、その立ち上がり及び立ち下がりにおいて、時定数に依存した波形なまり（図１７中の実線）が生じる。この状態において、従来の方法による移動度補正終了時期は、例えば、図１４に記載された画素回路において、サンプリングトランジスタ５０６のゲート－ソース間電圧が、サンプリングトランジスタ５０６の閾値電圧Ｖｔｈに到達した時となる。つまり、サンプリングトランジスタ５０６のゲート電極に印加される走査電圧ＶＷＳが、サンプリングトランジスタ５０６のソース電位と閾値電圧Ｖｔｈとの和の電位まで降下したときである。よって、移動度補正終了時期は、Ｐ点とＱ点とで差異が生じ、移動度補正期間の最大値は、Ｐ点では図１７に記載されたＴ０となるのに対し、Ｑ点では図１７に記載されたＴ０＋ΔＴとなる。また、Ｑ点では、表示階調の変動による移動度補正期間のばらつきが発生する。これは、表示階調の変動により信号電圧Ｖｓｉｇが、例えば、１Ｖ～７Ｖの間で変動し、６Ｖの変動幅を有する場合に、サンプリングトランジスタ５０６のソース電位も６Ｖの変動幅を有することによるものである。一方、Ｐ点では、表示階調の変動による移動度補正期間のばらつきは、ほぼ０である。このＱ点における移動度補正期間のばらつきは、ライトスキャナ５０４からの距離、つまり走査線の遅延量により異なる。よって、発光画素ごとに、表示階調の変動による移動度補正期間のばらつきが異なる。
　図５は、本発明の表示パネル装置の移動度補正期間を説明する図である。
　本発明の実施の形態１に係る表示パネル装置及びその制御方法では、移動度補正の開始時期についてはバイアス線２３の時定数に応じた開始遅延量が発生し、また、移動度補正の終了時期については走査線２１の時定数に応じた終了遅延量が発生する。
　図５の上段に記載されているように、移動度補正期間の開始時期は、バイアス線２３の配線遅延により、バイアス線駆動回路３に近い位置Ｐでのバイアス線２３の電圧波形は、バイアス線駆動回路３の駆動電圧を反映したランプ波（図５中の実線）となる。これに対し、バイアス線駆動回路３から遠い位置Ｑでのバイアス線２３の電圧波形は、その立ち上がり及び立ち下がりにおいて、時定数に依存した波形なまり（図５中の破線）が生じる。この状態において、移動度補正開始時期は、バイアス線２３の電圧が所定のバイアス電圧ＶｂＨから逆バイアス電圧ＶｂＬへと変化する遷移期間において、図２に記載された駆動トランジスタ１１のゲート－ソース間電圧（Ｖ１－Ｖ２）が閾値電圧Ｖｔｈまで増加した時刻である。このとき、駆動トランジスタ１１がオン状態となり、駆動トランジスタ１１のソース電極からコンデンサ１４の第２電極へ放電電流が流れ始める。この移動度補正開始時刻は、所定の信号電圧に対し、Ｐ点ではほぼ時刻ｔｓｔ０であるのに対し、Ｑ点ではｔｓｔである。つまり、Ｑ点における移動度補正開始時刻ｔｓｔは、バイアス線駆動回路３がバイアス線２３に与える電圧変化に対応した移動度補正開始時刻の設計値である時刻ｔｓｔ０から、遅延時間ΔＴｂ↓（ｔｓｔ－ｔｓｔ０）だけ遅延量を有している。
　一方、図５の下段に記載されているように、移動度補正期間の終了時期は、走査線２１の配線遅延により、走査線駆動回路４に近い位置Ｐでの走査線２１の電圧波形は、走査線駆動回路４の駆動電圧を反映したランプ波（図５中の実線）となる。これに対し、走査線駆動回路４から遠い位置Ｑでの走査線２１の電圧波形は、その立ち上がり及び立ち下がりにおいて、時定数に依存した波形なまり（図５中の破線）が生じる。この状態において、移動度補正終了時期は、走査線２１の電圧が走査信号電圧ＶｇＨから走査信号電圧ＶｇＬへと変化する遷移期間において、選択トランジスタ１２のゲート－ソース間電圧が、選択トランジスタ１２の閾値電圧Ｖｔｈ２１に到達した時刻である。このとき、駆動トランジスタ１１のゲート電極はデータ線２０から電気的に切り離され、駆動トランジスタのゲートとソースの電極間の電圧が確定し、その電圧が保持される。この移動度補正終了時刻は、所定の信号電圧に対し、Ｐ点ではほぼ時刻ｔｅｎｄ０であるのに対し、Ｑ点ではｔｅｎｄである。つまり、Ｑ点における移動度補正終了時刻ｔｅｎｄは、走査線駆動回路４が走査線２１に与える電圧変化に対応した移動度補正終了時刻の設計値である時刻ｔｅｎｄ０から、遅延時間ΔＴｇ↓（ｔｅｎｄ－ｔｅｎｄ０）だけ遅延量を有している。
　上述した移動度補正開始時刻及び終了時刻より、Ｑ点での移動度補正期間Ｔは、（ｔｅｎｄ－ｔｓｔ）であり、遅延時間が発生しないＰ点での移動度補正期間をＴ０とすると、Ｔ＝Ｔ０＋ΔＴｇ↓－ΔＴｂ↓である。バイアス線２３と走査線２１とはほぼ同様の信号遅延特性を有するので、ΔＴｇ↓とΔＴｂ↓とは、互いに相殺し合う。よって、本発明の実施の形態１に係る表示装置及びその制御方法によれば、従来の表示装置で発生した、移動度補正終了期間のみに依存した発光画素位置による移動度補正期間のばらつきを低減することが可能となる。
　なお、所定のバイアス電圧ＶｂＨから逆バイアス電圧ＶｂＬに向けての段階的な電圧変化の度合いと、選択トランジスタ１２へ供給する走査信号電圧のＶｇＨからＶｇＬへの段階的な変化の度合いは同じであることが好ましい。これにより、さらに上記開始遅延量ΔＴｂ↓と上記終了遅延量ΔＴｇ↓とが高精確に対応して相殺される。
　また、本実施の形態では、移動度補正開始時期を決定するバイアス線２３のバイアス電圧と、移動度補正終了時期を決定する走査線２１の走査信号電圧とを、ランプ波形にして段階的に変化させている。
　図６Ａは、バイアス電圧の立ち下がりにおける過渡応答特性を表すグラフである。また、図６Ｂは、バイアス電圧の立ち下がりにおける過渡応答特性の傾き特性を表すグラフである。図６Ａは、バイアス線駆動回路３が遷移期間１μｓｅｃ、ＶｂＨ＝１４Ｖ、ＶｂＬ＝０Ｖのランプ波形をバイアス線２３に出力したときの、バイアス線２３の各点におけるバイアス電位の時間変位を表している。時定数τが小さいほど、バイアス線駆動回路３が出力したランプ波形との差異が小さく、時定数τが大きいほど、当該ランプ波形との差異が大きくなまりが発生していることがわかる。この傾きが、図６Ｂに表されている。補正期間の前半では、時定数τにより、立ち下がりの傾きの差異が大きいが、補正期間の後半では、時定数τが異なっても、立ち下がりの傾きが一致する傾向にある。
　以上の立ち下がりの過渡応答特性により、バイアス線駆動回路３からバイアス線２３に出力されるバイアス電圧を、所定の遷移期間をかけて段階的に変化させるランプ波形とすることにより、各発光画素の有するコンデンサ１５に保持される書き込み電圧の遅延特性の傾きを揃えることが可能となる。また、走査線駆動回路４から走査線２１に出力される走査信号電圧を所定の遷移期間をかけて段階的に変化させるランプ波形とする場合においても、図６Ａ及び図６Ｂに記載されたグラフと同様の特性が得られる。
　移動度補正開始時刻ｔｓｔ及び移動度補正終了時刻ｔｅｎｄは、いずれも、信号電圧Ｖｄａｔａの大きさにより変動するが、上記遅延特性の傾きを揃えることにより、信号電圧Ｖｄａｔａの変動幅に起因する移動度補正期間の変動ばらつきを、発光画素間で低減することが可能となる。
　本発明の表示パネル装置、表示装置及びその制御方法によれば、表示階調による移動度補正時間のばらつきを軽減して配線遅延の影響を緩和できるので、移動度補正ばらつきを全階調で抑制することが可能となる。
　なお、本実施の形態では、バイアス線駆動回路３からバイアス線２３に出力されるバイアス電圧、及び、走査線駆動回路４から走査線２１に出力される走査信号電圧をランプ波形としたが、これに限られない。例えば、遷移期間において直線的に電圧変化させず、２次曲線としてもよい。
　次に、バイアス電圧及び走査信号電圧の過渡特性から移動度補正期間を算出することにより、本発明の実施の形態１に係る表示パネル装置、表示装置及びその制御方法により得られる効果について説明する。
　図７は、従来の方法による移動度補正期間の算出パラメータを説明する図である。図１５に記載されたタイミングチャートのように、走査線２１に相当する走査線ＷＳは予め時刻Ｔ２においてオン状態となっており、その後、時刻Ｔ４においてデータ線２０から信号電圧Ｖｄａｔａが駆動トランジスタ１１のゲート電極に印加された時が、移動度補正期間の開始時期となる。また、上述したように、従来の移動度補正終了期間は、選択トランジスタ１２（図１４ではサンプリングトランジスタ５０６に相当する）のソース電極の電位と走査信号Ｖ１↓（ｔ）との電位差が、選択トランジスタ１２の閾値電圧Ｖｔｈ２１まで小さくなることにより、オン状態からオフ状態へと切り換わる時である。よって、選択トランジスタ１２の時定数により、移動度補正終了時期の設計値に対し、ΔＴ１↓だけ遅れることとする。よって、従来の表示装置における移動度補正期間Ｔは、
Figure JPOXMLDOC01-appb-M000001
で表される。また、選択トランジスタ１２がオフ状態へと切り換わる時、つまり、走査線２１の走査信号がハイレベルであるＶ１ＨからローレベルであるＶ１Ｌへと変化するときの、選択トランジスタ１２のゲート電極における電圧の過渡特性Ｖ１↓（ｔ）は、
Figure JPOXMLDOC01-appb-M000002
で表される。ここで、上記式２は、走査線駆動回路４が走査信号Ｖ１Ｌを走査線２１に印加した時点をｔ＝０としている。ここで、選択トランジスタ１２が走査信号によりオン状態からオフ状態へと切り換わるのは、上記式２における、選択トランジスタ１２のゲート電極における電圧Ｖ１↓（ｔ）と、選択トランジスタ１２のソース電極の電位であるＶｄａｔａとの電位差が、選択トランジスタ１２の閾値電圧Ｖｔｈ２１となったときである。この状態は、
Figure JPOXMLDOC01-appb-M000003
で表される。
　図８Ａは、従来の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。横軸は、選択トランジスタ１２のオンオフを切り換えるための時定数τ１であり、縦軸は、移動度補正期間設計値Ｔ０に対する移動度補正期間の遅延時間ΔＴ１↓の割合である。つまり、横軸は、時定数τ１が大きいほど、画素回路が走査線駆動回路から遠い位置にあることを示している。同図に記載されたグラフは、Ｖｄａｔａを１．５Ｖ、３．５Ｖ、５Ｖ及び７Ｖとしたときの、上記式３から算出した、時定数τ１とΔＴ１↓／Ｔ０の関係を示している。同図より、時定数τ１の増加に従い、ΔＴ１↓／Ｔ０は単調に増加していることがわかる。つまり、走査線駆動回路からの距離が大きくなるほど、移動度補正期間は設計値からずれていくことがわかる。また、Ｖｄａｔａが小さいほど、移動度補正期間は設計値からずれていくことがわかる。
　本発明の表示パネル装置による移動度補正期間の算出パラメータを、図５を用いて説明する。前述したように、Ｑ点における移動度補正期間Ｔは、遅延時間が発生しないＰ点での移動度補正期間をＴ０、バイアス線駆動回路３がバイアス線２３に与える電圧変化に対応した移動度補正開始時刻の設計値である時刻ｔｓｔ０から、遅延時間ΔＴｂ↓（ｔｓｔ－ｔｓｔ０）だけ遅延量を有しており、走査線駆動回路４が走査線２１に与える電圧変化に対応した移動度補正終了時刻の設計値である時刻ｔｅｎｄ０から、遅延時間ΔＴｇ↓（ｔｅｎｄ－ｔｅｎｄ０）だけ遅延量を有しているとすると、
Figure JPOXMLDOC01-appb-M000004
で表される。
　また、コンデンサ１５の書き込み電圧が所定のバイアス電圧ＶｂＨから逆バイアス電圧ＶｂＬへと段階的に切り換わる時の、コンデンサ１５とバイアス線２３との接続点における電圧の過渡特性Ｖｂ↓（ｔ）は、近似的にバイアス線駆動回路３からバイアス線２３へ出力されるランプ波形の傾きをＫｂ、バイアス線駆動回路３から発光画素までの距離により規定されるバイアス線２３の時定数をτｂとすると、
Figure JPOXMLDOC01-appb-M000005
で表される。
　また、選択トランジスタ１２のゲート電圧が走査信号電圧ＶｇＨからＶｇＬへと段階的に切り換わる時の、選択トランジスタ１２のゲート電圧の過渡特性Ｖｇ↓（ｔ）は、近似的に走査線駆動回路４から走査線２１へ出力されるランプ波形の傾きをＫｇ、走査線駆動回路４から発光画素までの距離により規定される走査線２１の時定数をτｇとすると、
Figure JPOXMLDOC01-appb-M000006
で表される。
　ここで、Ｑ点における移動度補正開始時刻ｔｓｔにおいては、コンデンサ１５とバイアス線２３との接続点における電圧は、コンデンサ１５の静電容量をＣ２、有機ＥＬ素子１３の有する静電容量をＣｅｌとすると、
Figure JPOXMLDOC01-appb-M000007
のように表すことができる。
　上記式７より、バイアス線２３の時定数τｂ及び信号電圧Ｖｄａｔａを変化させたときの移動度補正開始時刻ｔｓｔが算出される。
　一方、移動度補正終了時刻ｔｅｎｄは、走査線駆動回路４が、走査線２１に対し走査信号電圧ＶｇＨからＶｇＬへの段階的な出力変化を開始した時刻をｔｓｅｔ、また時刻ｔｓｅｔから移動度補正終了時刻ｔｅｎｄまでの時間をΔｔｅｎｄとすると、
Figure JPOXMLDOC01-appb-M000008
となる。このΔｔｅｎｄを用いて、時刻ｔｅｎｄにおける選択トランジスタ１２のゲート電圧の過渡特性Ｖｇ↓（ｔ）は、選択トランジスタ１２のソース電圧と閾値電圧Ｖｔｈ２１との和であるので、
Figure JPOXMLDOC01-appb-M000009
で表される。
　上記式９より、走査線２１の時定数τｇ及び信号電圧Ｖｄａｔａを変化させたときの移動度補正開始時刻Δｔｅｎｄが算出され、式８よりｔｅｎｄが算出される。
　さらに、バイアス電圧及び走査信号電圧のランプ波形より、近似的に
Figure JPOXMLDOC01-appb-M000010
が導出される。
　以上、式７、式９及び式１０より、τｂ、τｇ及びＶｄａｔａを変化させたときのｔｓｔ、ｔｓｔ０、ｔｅｎｄ及びｔｅｎｄ０が算出され、これらを式４に代入することにより、Ｑ点における移動度補正期間Ｔが算出される。
　図８Ｂは、本発明の実施の形態１に係る表示パネル装置の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。横軸は、コンデンサ１５の書き込む電圧及び選択トランジスタ１２のゲート電圧を切り換えるための時定数τ２である。また、縦軸は、移動度補正期間設計値Ｔ０に対する移動度補正期間Ｔの遅延時間ΔＴ２↓の割合であり、ΔＴ２↓は（ΔＴｇ↓－ΔＴｂ↓）である。つまり、横軸は、時定数τ２が大きいほど、画素回路が走査線駆動回路から遠い位置にあることを示している。同図に記載されたグラフは、Ｖｄａｔａを１Ｖ、３Ｖ、５Ｖ及び６．５Ｖとしたときの、上記式７、式９及び式１０から算出した、時定数τ２（＝τｂ＝τｇ）とΔＴ２↓／Ｔ０の関係を示している。同図より、時定数τ２の増加に従い、ΔＴ２↓／Ｔ０は単調に増加していることがわかる。つまり、走査線駆動回路からの距離が大きくなるほど、移動度補正期間は設計値からずれていくことがわかる。
　しかしながら、図８Ａに記載された従来の移動度補正期間の特性と、図８Ｂに記載された本発明の表示パネル装置に係る移動度補正期間の特性とを比較すると、図８Ｂに記載された本発明の表示パネル装置に係るΔＴ２↓／Ｔ０の方が、小さいことがわかる。
　また、図８Ｂに記載された本発明の表示パネル装置に係るΔＴ２↓／Ｔ０は、特に、低信号電圧から中信号電圧の変動により、変動幅が抑制されていることが解る。
　以上の評価結果より、従来の表示装置では、移動度補正の終了時期のみについて走査線の時定数に応じた終了遅延量が発生するので、これに起因した移動度補正期間のばらつきが発生する。一方、本発明の実施の形態１に係る表示装置では、移動度補正の開始時期についてはバイアス線２３の時定数に応じた開始遅延量が発生し、また、移動度補正の終了時期については走査線２１の時定数に応じた終了遅延量が発生する。よって、移動度補正期間は、各々の発光画素において上記開始遅延量と上記終了遅延量とが相殺され、駆動回路からの距離に応じた移動度補正期間のばらつきが低減される。その結果、駆動トランジスタ１１の移動度を精度よく補正できる。
　さらに、バイアス線２３を介して逆バイアス電圧をコンデンサ１５に書込む際、所定のバイアス電圧から逆バイアス電圧に向けて段階的に電圧を変化させて出力している。これにより、信号電圧の変動の影響及び配線遅延の影響を緩和できるので移動度補正ばらつきを全階調で抑制することが可能となる。このため、表示パネル装置の、例えば、端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを全階調で防止できる。
　（実施の形態２）
　本実施の形態における表示パネル装置は、実施の形態１における表示パネル装置と比較して、画素回路の構成及びその駆動タイミングが異なる。本実施の形態における画素回路３０は、実施の形態１における画素回路１０と比較して、スイッチングトランジスタ１６の配置が異なり駆動トランジスタ１１のソース電極と有機ＥＬ素子１３のアノード電極との間に挿入され、走査線２１の走査信号電圧がコンデンサ１４の第２電極に印加されない点が、画素回路構成として異なる。以下、実施の形態１の回路構成と同じ点は説明を省略し、異なる点のみ説明する。
　図９は、本発明の実施の形態２に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素３０は、駆動トランジスタ１１と、選択トランジスタ１２と、有機ＥＬ素子１３と、コンデンサ１４及び１５と、スイッチングトランジスタ１６と、データ線２０と、走査線２１及び２２と、バイアス線２３と、正電源線２４と、負電源線２５とを備える。また、周辺回路は、バイアス線駆動回路３と、走査線駆動回路４と、データ線駆動回路５とを備える。
　図９に記載された構成要素について、以下、その接続関係および機能を説明する。
　駆動トランジスタ１１は、ゲート電極が選択トランジスタ１２のソース電極に接続され、ドレイン電極が正電源線２４に接続され、ソース電極がスイッチングトランジスタ１６のドレイン電極及びコンデンサ１４の第２電極に接続された駆動素子である。駆動トランジスタ１１は、ゲート－ソース間に印加された電圧を、当該電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１３に供給する。あるいは、このドレイン電流を放電電流としてコンデンサ１４の第２電極に供給する。駆動トランジスタ１１は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
　スイッチングトランジスタ１６は、ゲート電極が走査線２２に接続され、ドレイン電極が駆動トランジスタ１１のソース電極に接続され、ソース電極が有機ＥＬ素子１３のアノード電極に接続され、駆動トランジスタ１１のソース電極と有機ＥＬ素子１３のアノード電極との導通及び非導通を切り換える第２スイッチング素子である。
　駆動トランジスタ１１の移動度補正が終わる前に、有機ＥＬ素子１３のアノード電位によっては、有機ＥＬ素子１３に電流が流れて発光する可能性がある。この場合、移動度補正の結果得たい所望の電位差がコンデンサ１４に蓄積されず、このため、画素間での輝度ムラを精度よく補正出来ない。これに対し、移動度補正期間にスイッチングトランジスタ１６をオフ状態にして有機ＥＬ素子１３のアノード電極と駆動トランジスタ１１のソース電極とを非導通とする。これによると、コンデンサ１４の第１電極に信号電圧が印加されても、有機ＥＬ素子１３に駆動トランジスタ１１のドレイン電流は流れない。よって、上記移動度補正が終わる前に有機ＥＬ素子１３が発光するのを防止できる。その結果、画素間での前記発光素子の発光ムラを精度よく補正できる。また、コンデンサ１４の第２電極及び駆動トランジスタ１１のソース電極に適切な電圧を印加するためのバイアス電圧を、有機ＥＬ素子１３が発光してしまう条件を考慮せずに設定できるので、バイアス電圧の設定自由度が増加する。
　走査線２１は、走査線駆動回路４に接続され、発光画素３０を含む画素行に属する各発光画素に接続されている。これにより、走査線２１は、発光画素３０を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能、及び当該発光画素の有する駆動トランジスタ１１のゲートに固定電圧Ｖｒｅｓｅｔを印加するタイミングを供給する機能を有する。
　走査線２２は、走査線駆動回路４に接続され、駆動トランジスタ１１のソース電極と有機ＥＬ素子１３のアノード電極との導通及び非導通を切り換えるタイミングを供給する機能を有する。
　なお、第１電源線である正電源線２４及び第２電源線である負電源線２５は、それぞれ、他の発光画素にも接続されており、電圧源に接続されている。
　なお、本実施の形態に係る表示パネル装置と、上記電圧源とを備えた表示装置も、本発明の実施の形態における一態様である。
　次に、本実施の形態に係る表示装置の制御方法について図１０及び図１１を用いて説明する。
　図１０は、本発明の実施の形態２に係る表示装置の制御方法の動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、走査線２１、走査線２２、バイアス線２３、コンデンサ１４の第１電極の電位Ｖ１、コンデンサ１４の第２電極の電位Ｖ２、及びデータ線２０に発生する電圧の波形図が示されている。同図は１画素行に対する表示装置の動作を表し、１フレーム期間は非発光期間と発光期間から構成されている。また、非発光期間において、駆動トランジスタ１１の閾値電圧Ｖｔｈ及び移動度βの補正動作を行っている。
　また、図１１は、本発明の実施の形態２に係る表示装置の有する画素回路の状態遷移図である。
　まず、時刻ｔ２１において、走査線駆動回路４は、走査線２１の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１２をオン状態とする。これにより、駆動トランジスタ１１のゲート電極（Ｖ１）には、データ線２０を介して固定電圧Ｖｒｅｓｅｔが印加される。これにより、前フレームでの発光期間が終了する。時刻ｔ２１～時刻ｔ２２の期間は発光停止状態であり、図１１におけるリセット１の状態に対応している。
　次に、時刻ｔ２２において、走査線駆動回路４は、走査線２１の電圧レベルをＨＩＧＨからＬＯＷに変化させ、駆動トランジスタ１１のソース電極と有機ＥＬ素子１３のアノード電極とを非導通とする。これにより、以降の閾値電圧補正期間および移動度補正期間において、コンデンサ１４の第２電極に印加される電圧によらず、有機ＥＬ素子１３には駆動トランジスタ１１のドレイン電流は流れない。時刻ｔ２２～時刻ｔ２３の期間は発光停止状態であり、図１１におけるリセット２の状態に対応している。
　次に、時刻ｔ２４において、バイアス線駆動回路３は、バイアス線２３を介して、コンデンサ１５に第２逆バイアス電圧を印加する。このとき、コンデンサ１４の第１電極にはデータ線２０から継続して固定電圧Ｖｒｅｓｅｔが供給されており、これと上記第２逆バイアス電圧とにより、コンデンサ１４の両端電極には、駆動トランジスタ１１の閾値電圧Ｖｔｈより大きな電位差が生じる。よって、駆動トランジスタ１１がオン状態となり、正電源線２４、駆動トランジスタ１１のソース電極及びコンデンサ１４の第２電極という電流パスにおいて、放電電流が流れる。時刻ｔ２４～時刻ｔ２８の期間は、上記放電電流が流れ、やがて、コンデンサ１４の保持電圧がＶｔｈとなると駆動トランジスタ１１のドレイン電流である放電電流は停止する。これにより、コンデンサ１４には、閾値電圧Ｖｔｈに相当する電荷が蓄積される。また、この期間では、スイッチングトランジスタ１６はオフ状態であるので、有機ＥＬ素子１３には上記ドレイン電流は流れない。また、時刻ｔ２４～時刻ｔ２８の期間は、図１１におけるＶｔｈ検出の状態に対応している。
　次に、時刻ｔ２８において、バイアス線駆動回路３は、バイアス線２３の電圧レベルを第２逆バイアス電圧から所定のバイアス電圧ＶｂＨに変化させる。ここで、所定のバイアス電圧ＶｂＨは、時刻ｔ２９においてコンデンサ１４の第１電極に信号電圧Ｖｄａｔａを供給する状態となってもコンデンサ１４の第２電極に対する第１電極の電位が閾値電圧以下Ｖｔｈ以下となるような電圧である。よって、時刻ｔ２８では、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間にドレイン電流が流れない状態となっている。
　次に、時刻ｔ２９において、データ線駆動回路５は、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間に上記ドレイン電流が流れていない状態で、かつ、選択トランジスタ１２がオン状態でコンデンサ１４の第１電極に信号電圧Ｖｄａｔａを供給する。ここで、上述したように、コンデンサ１４の第２電極に対する第１電極の電位（Ｖ１－Ｖ２）は閾値電圧以下Ｖｔｈ以下となっているので、時刻ｔ２９においても、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間にはドレイン電流が流れない状態を継続している。時刻ｔ２８～時刻ｔ３０の期間は、図１１における書き込みの状態に対応している。
　次に、時刻ｔ３０～時刻ｔ３１において、バイアス線駆動回路３は、バイアス線２３の電圧レベルを所定のバイアス電圧ＶｂＨから逆バイアス電圧ＶｂＬへと、段階的に変化させる。ここで、バイアス線２３の電圧の段階的変化とは、例えば、時刻ｔ２１において走査線駆動回路４が走査信号電圧をＬＯＷレベル電圧ＶｇＬからＨＩＧＨレベル電圧ＶｇＨへ切り換えて出力しているように、時刻ｔ３０において、バイアス線駆動回路３が所定のバイアス電圧ＶｂＨから逆バイアス電圧ＶｂＬに向けて電圧を瞬間的に変化させるものではなく、時刻ｔ３０における所定のバイアス電圧ＶｂＨが時刻ｔ３１において逆バイアス電圧ＶｂＬとなるように、時刻ｔ３０～時刻ｔ３１までの時間に渡ってバイアス線２３の電圧を段階的に変化させることである。
　なお、本実施の形態では、バイアス線駆動回路３から最も遠い領域に配置された発光画素におけるバイアス線２３の時定数に対応した遷移期間をかけて、バイアス線駆動回路３が所定のバイアス電圧ＶｂＨから逆バイアス電圧ＶｂＬまでを直線的に変化させて出力している。
　これにより、表示パネル装置の中央領域での上記放電電流の開始タイミングを基準に、表示パネル装置の他の領域での放電電流の開始タイミングを設定するので、表示パネル装置の端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、表示パネル装置の中央領域の発光画素とは、バイアス線駆動回路３から最も遠い位置に配置された発光画素の一例である。バイアス線駆動回路３が表示パネルの一方の端部領域に配置されている場合は、表示パネル装置の、一方の端部領域と他方の端部領域とに配置された発光画素において、発光量が不均一になるのを防止できる。
　上述したバイアス線駆動回路３が出力するバイアス電圧の段階的な変化を実現する構成は、実施の形態１で説明したバイアス線駆動回路３のバイアス電圧出力波形に段階的変化をもたせる場合と同様の構成を本実施の形態におけるバイアス線駆動回路３にも持たせることにより実現される。
　この時刻ｔ３０～時刻ｔ３１において、コンデンサ１４の第１電極の電位Ｖ１は、信号電圧Ｖｄａｔａが選択トランジスタ１２を介して供給され続けているので、変化せずＶｄａｔａを保持している。一方、コンデンサ１４の第２電極の電位Ｖ２は、バイアス線２３の段階的な電圧降下に応じて降下する。時刻ｔ３０～時刻ｔ３１において、上記Ｖ１及びＶ２の時間変化により、コンデンサ１４の第２電極に対する第１電極の電位である（Ｖ１－Ｖ２）がＶｔｈ以上となる時刻ｔｓｔが存在する。この時刻ｔｓｔにおいて、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間に駆動トランジスタ１１のドレイン電流である放電電流が流れ始め、時刻ｔｓｔが駆動トランジスタ１１の移動度補正の開始時刻となる。
　次に、時刻ｔ３２～時刻ｔ３３において、走査線駆動回路４は、走査線２１の電圧レベルを第２電圧であるＶｇＨから第１電圧であるＶｇＬへと段階的に変化させる。ここで、走査線２１の電圧の段階的変化とは、例えば、時刻ｔ２１において走査線駆動回路４が走査信号電圧をＬＯＷレベル電圧ＶｇＬからＨＩＧＨレベル電圧ＶｇＨへ切り換えて出力しているように、時刻ｔ３２において、走査線駆動回路４がＨＩＧＨレベル電圧ＶｇＨからＬＯＷレベルＶｇＬに向けて電圧を瞬間的に変化させるものではなく、時刻ｔ３２におけるＨＩＧＨレベルＶｇＨが時刻ｔ３３においてＬＯＷレベルＶｇＬとなるように、時刻ｔ３２～時刻ｔ３３までの時間に渡って段階的に電圧を変化させることである。
　なお、本実施の形態では、走査線駆動回路４から最も遠い領域に配置された発光画素における走査線２１の時定数を有する走査信号電圧の変化に対応した遷移期間をかけて、走査線駆動回路４がＶｇＨからＶｇＬまでを直線的に変化させて出力している。
　これにより、表示パネル装置の中央領域での上記放電電流の終了タイミングを基準に、表示パネル装置の他の領域での放電電流の終了タイミングを設定するので、表示パネル装置の端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、表示パネル装置の中央領域の発光画素とは、走査線駆動回路４から最も遠い位置に配置された発光画素の一例である。走査線駆動回路４が表示パネルの一方の端部領域に配置されている場合は、表示パネル装置の、一方の端部領域と他方の端部領域とに配置された発光画素において、発光量が不均一になるのを防止できる。
　また、移動度補正の開始時期についても、例えば、表示パネル装置の中央領域での上記放電電流の開始タイミングを基準に、表示パネル装置の他の領域での放電電流の開始タイミングを設定するので、移動度補正の開始遅延量と終了遅延量とがより精確に対応して相殺される。
　上述した走査線駆動回路４が出力する走査信号電圧の段階的な変化を実現する構成は、実施の形態１で説明した走査線駆動回路４の走査信号電圧出力波形に段階的変化をもたせる場合と同様の構成を本実施の形態における走査線駆動回路４にも持たせることにより実現される。
　この時刻ｔ３２～時刻ｔ３３において、選択トランジスタ１２のソース電極電位である電位Ｖ１は、信号電圧Ｖｄａｔａであり、選択トランジスタ１２のゲート電極がＶｇＨからＶｇＬに段階的に変化していく間に、選択トランジスタ１２のゲートソース間電圧が、選択トランジスタ１２の閾値電圧となった時刻ｔｅｎｄのとき、選択トランジスタ１２はオフ状態となる。この時刻ｔｅｎｄにおいて、駆動トランジスタ１１のゲート電極はデータ線２０から電気的に切り離される。これと同時に、駆動トランジスタ１１のソース電極とコンデンサ１４の第２電極との間に駆動トランジスタ１１のドレイン電流である放電電流が停止し、時刻ｔｅｎｄが駆動トランジスタ１１の移動度補正の終了時刻となる。
　よって、上記放電電流が流れ始める時刻ｔｓｔは、従来のように信号電圧Ｖｄａｔａが駆動トランジスタのゲート電極に印加された時点ではなく、バイアス線駆動回路３からバイアス線２３を介して各発光画素に印加された逆バイアス電圧により決定される。よって、移動度補正の開始時刻であるｔｓｔは、バイアス線駆動回路３からの発光画素の位置に依存して開始遅延量を有する。一方、上記放電電流が停止する時刻ｔｅｎｄは、従来と同様に、走査線駆動回路４から走査線２１を介して各発光画素に印加された走査信号電圧により決定される。よって、移動度補正の終了時刻であるｔｅｎｄは、走査線駆動回路４からの発光画素の位置に依存して終了遅延量を有する。
　以上より、従来の表示装置では、移動度補正の終了時期のみについて走査線の時定数に応じた終了遅延量が発生するので、これに起因した移動度補正期間のばらつきが発生する。一方、本発明の実施の形態に係る表示装置では、移動度補正の開始時期についてはバイアス線２３の時定数に応じた開始遅延量が発生し、また、移動度補正の終了時期については走査線２１の時定数に応じた終了遅延量が発生する。よって、移動度補正期間は、各々の発光画素において上記開始遅延量と上記終了遅延量とが相殺され、駆動回路からの距離に応じた移動度補正期間のばらつきが低減される。その結果、駆動トランジスタ１１の移動度を精度よく補正できる。時刻ｔ３０～時刻ｔ３３の期間は、図１１における移動度補正の状態に対応している。
　さらに、本実施の形態では、バイアス線２３を介して逆バイアス電圧をコンデンサ１５に書込む際、所定のバイアス電圧から逆バイアス電圧に向けて段階的に電圧を変化させている。
　これにより、例えば、表示パネル装置の端部領域と中央領域とで、コンデンサ１５の書き込み電圧が逆バイアス電圧に到達するまでの時間を可能な限り揃えることで、放電電流の過渡応答を揃え、上記放電電流の放電量を揃えることが可能となる。このため、表示パネル装置の、端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の端部領域と中央領域とで発光量が不均一になるのを防止できる。なお、バイアス線駆動回路３がバイアス線２３の電圧を段階的に変化させることで移動度補正開始時期を決定し、走査線駆動回路４が走査線２１の電圧を段階的に変化させることで移動度補正終了時期を決定することにより、移動度補正期間を精度よく制御できる理由は、実施の形態１において図５を用いて説明した理由と同様である。
　最後に、時刻ｔ３４において、走査線駆動回路４は、走査線２２の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１６をオン状態とする。同時に駆動トランジスタ１１の電圧（Ｖ１－Ｖ２）に対応したドレイン電流が有機ＥＬ素子１３に流れ、有機ＥＬ素子１３が発光を開始する。このとき、コンデンサ１４に保持された電圧（Ｖ１－Ｖ２）は、信号電圧Ｖｄａｔａを閾値電圧Ｖｔｈ及び移動度βで精度良く補正した値となっている。時刻ｔ３４以降の期間は、図１１における発光の状態に対応している。
　なお、時刻ｔ２８～時刻ｔ３３における信号電圧の書き込み及び移動度補正の期間において、有機ＥＬ素子１３のアノード電位によっては、有機ＥＬ素子１３に電流が流れて発光する可能性がある。この場合、移動度補正の結果得たい所望の電位差がコンデンサ１４に蓄積されず、このため、画素間での輝度ムラを精度よく補正出来ない。これに対し、上記期間にスイッチングトランジスタ１６をオフ状態にして有機ＥＬ素子１３のアノード電極と駆動トランジスタ１１のソース電極とを非導通とする。これによると、コンデンサ１４の第１電極に信号電圧が印加されても、有機ＥＬ素子１３に駆動トランジスタ１１のドレイン電流は流れない。よって、上記期間に有機ＥＬ素子１３が発光するのを防止できる、その結果、画素間での前記発光素子の発光ムラを精度よく補正できる。
　次に、バイアス電圧及び走査信号電圧の過渡特性から移動度補正期間を算出することにより、本発明の実施の形態２に係る表示パネル装置、表示装置及びその制御方法により得られる効果について説明する。
　従来の方法による移動度補正期間の算出については、実施の形態１において式１～式３を用いて説明した通りである。
　図１２Ａは、従来の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。同図に記載されたグラフは、Ｖｄａｔａを１．５Ｖ、３．５Ｖ、５Ｖ及び７Ｖとしたときの、式３から算出した、時定数τ１とΔＴ１↓／Ｔ０の関係を示している。同図より、時定数τ１の増加に従い、ΔＴ１↓／Ｔ０は単調に増加していることがわかる。つまり、走査線駆動回路からの距離が大きくなるほど、移動度補正期間は設計値からずれていくことがわかる。また、Ｖｄａｔａが小さいほど、移動度補正期間は設計値からずれていくことがわかる。
　本発明の表示パネル装置による移動度補正期間の算出パラメータを、図５を用いて説明する。前述したように、Ｑ点における移動度補正期間Ｔは、遅延時間が発生しないＰ点での移動度補正期間をＴ０、バイアス線駆動回路３がバイアス線２３に与える電圧変化に対応した移動度補正開始時刻の設計値である時刻ｔｓｔ０から、遅延時間ΔＴｂ↓（ｔｓｔ－ｔｓｔ０）だけ遅延量を有しており、走査線駆動回路４が走査線２１に与える電圧変化に対応した移動度補正終了時刻の設計値である時刻ｔｅｎｄ０から、遅延時間ΔＴｇ↓（ｔｅｎｄ－ｔｅｎｄ０）だけ遅延量を有しているとすると、
Figure JPOXMLDOC01-appb-M000011
で表される。
　また、コンデンサ１５の書き込み電圧が所定のバイアス電圧ＶｂＨから逆バイアス電圧ＶｂＬへと段階的に切り換わる時の、コンデンサ１５とバイアス線２３との接続点における電圧の過渡特性Ｖｂ↓（ｔ）は、近似的にバイアス線駆動回路３からバイアス線２３へ出力されるランプ波形の傾きをＫｂ、バイアス線駆動回路３から発光画素までの距離により規定されるバイアス線２３の時定数をτｂとすると、
Figure JPOXMLDOC01-appb-M000012
で表される。
　また、選択トランジスタ１２のゲート電圧が走査信号電圧ＶｇＨからＶｇＬへと段階的に切り換わる時の、選択トランジスタ１２のゲート電圧の過渡特性Ｖｇ↓（ｔ）は、近似的に走査線駆動回路４から走査線２１へ出力されるランプ波形の傾きをＫｇ、走査線駆動回路４から発光画素までの距離により規定される走査線２１の時定数をτｇとすると、
Figure JPOXMLDOC01-appb-M000013
で表される。
　ここで、Ｑ点における移動度補正開始時刻ｔｓｔにおいては、逆バイアス電圧ＶｂＬ、信号電圧Ｖｄａｔａ及び固定電圧ｒｅｓｅｔにより、
Figure JPOXMLDOC01-appb-M000014
のように表すことができる。
　上記式１４より、バイアス線２３の時定数τｂ及び信号電圧Ｖｄａｔａを変化させたときの移動度補正開始時刻ｔｓｔが算出される。
　一方、移動度補正終了時刻ｔｅｎｄは、走査線駆動回路４が、走査線２１に対し走査信号電圧ＶｇＨからＶｇＬへの段階的な出力変化を開始した時刻をｔｓｅｔ、また時刻ｔｓｅｔから移動度補正終了時刻ｔｅｎｄまでの時間をΔｔｅｎｄとすると、
Figure JPOXMLDOC01-appb-M000015
となる。このΔｔｅｎｄを用いて、時刻ｔｅｎｄにおける選択トランジスタ１２のゲート電圧の過渡特性Ｖｇ↓（ｔ）は、選択トランジスタ１２のソース電圧と閾値電圧Ｖｔｈ２１との和であるので、
Figure JPOXMLDOC01-appb-M000016
で表される。
　上記式１６より、走査線２１の時定数τｇ及び信号電圧Ｖｄａｔａを変化させたときの移動度補正開始時刻Δｔｅｎｄが算出され、式８よりｔｅｎｄが算出される。
　さらに、バイアス電圧及び走査信号電圧のランプ波形より、近似的に
Figure JPOXMLDOC01-appb-M000017
が導出される。
　以上、式１４、式１６及び式１７より、τｂ、τｇ及びＶｄａｔａを変化させたときのｔｓｔ、ｔｓｔ０、ｔｅｎｄ及びｔｅｎｄ０が算出され、これらを式１１に代入することにより、Ｑ点における移動度補正期間Ｔが算出される。
　図１２Ｂは、本発明の実施の形態２に係る表示パネル装置の移動度補正期間の決定方法により算出された移動度補正期間の時定数依存性を示すグラフである。横軸は、コンデンサ１５の書き込む電圧及び選択トランジスタ１２のゲート電圧を切り換えるための時定数τ２である。また、縦軸は、移動度補正期間設計値Ｔ０に対する移動度補正期間Ｔの遅延時間ΔＴ２↓の割合であり、ΔＴ２↓は（ΔＴｇ↓－ΔＴｂ↓）である。つまり、横軸は、時定数τ２が大きいほど、画素回路が走査線駆動回路から遠い位置にあることを示している。同図に記載されたグラフは、Ｖｄａｔａを１Ｖ、３Ｖ、５Ｖ及び６．５Ｖとしたときの、上記式１４、式１６及び式１７から算出した時定数τ２（＝τｂ＝τｇ）とΔＴ２↓／Ｔ０の関係を示している。同図より、時定数τ２の増加に従い、ΔＴ２↓／Ｔ０は単調に増加していることがわかる。つまり、走査線駆動回路からの距離が大きくなるほど、移動度補正期間は設計値からずれていくことがわかる。
　しかしながら、図１２Ａに記載された従来の移動度補正期間の特性と、図１２Ｂに記載された本発明の表示パネル装置に係る移動度補正期間の特性とを比較すると、図１２Ｂに記載された本発明の表示パネル装置に係るΔＴ２↓／Ｔ０の方が、全ての時定数において小さいことがわかる。
　また、図１２Ｂに記載された本発明の表示パネル装置に係るΔＴ２↓／Ｔ０は、信号電圧の変動に対する変動が大幅に抑制されていることが解る。
　以上の評価結果より、従来の表示装置では、移動度補正の終了時期のみについて走査線の時定数に応じた終了遅延量が発生するので、これに起因した移動度補正期間のばらつきが発生する。一方、本発明の実施の形態２に係る表示装置では、移動度補正の開始時期についてはバイアス線２３の時定数に応じた開始遅延量が発生し、また、移動度補正の終了時期については走査線２１の時定数に応じた終了遅延量が発生する。よって、移動度補正期間は、各々の発光画素において上記開始遅延量と上記終了遅延量とが相殺され、駆動回路からの距離に応じた移動度補正期間のばらつきが低減される。その結果、駆動トランジスタ１１の移動度を精度よく補正できる。
　さらに、バイアス線２３を介して逆バイアス電圧をコンデンサ１５に書込む際、所定のバイアス電圧から逆バイアス電圧に向けて段階的に電圧を変化させて出力している。これにより、信号電圧の変動の影響及び配線遅延の影響を緩和できるので移動度補正ばらつきを全階調で抑制することが可能となる。このため、表示パネル装置の、例えば、端部領域と中央領域とで発光ムラが生じるのを防止し、表示パネル装置の、例えば、端部領域と中央領域とで発光量が不均一になるのを前階調で防止できる。
　以上、実施の形態１及び２について説明してきたが、本発明に係る表示パネル装置、表示装置及びその制御方法は、上述した実施の形態に限定されるものではない。実施の形態１及び２における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１及び２に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示パネル装置を内蔵した各種機器も本発明に含まれる。
　例えば、実施の形態１または２に係る表示パネル装置と、正電源線２４及び負電源線２５に電源を供給する電源とを備え、有機ＥＬ素子が、アノード及びカソードに挟まれた発光層とを含み、発光画素が少なくとも複数個マトリクス状に配置されている表示装置も、本発明に含まれる。
　なお、実施の形態１及び２において、駆動回路は、移動度補正開始時期を決定するバイアス電圧及び移動度補正終了時期を決定する走査信号電圧を、所定の遷移時間をかけて段階的に変化させて出力しているが、上記バイアス電圧及び上記走査信号電圧を段階的に変化させず、瞬時変化させて出力してもよい。つまり、移動度補正期間を決定する出力電圧の遷移時間を、走査線駆動回路４がＶｇＬからＶｇＨへと走査信号電圧を瞬時に変化させて出力する場合と同様の遷移時間としてもよい。この場合においても、駆動回路からの距離に依存して発生するバイアス線の時定数による移動度補正の開始遅延量と、走査線の時定数による移動度補正の終了遅延量とが相関関係をもって発生するので、移動度補正期間として相殺される。よって、移動度補正終了時刻のみ遅延量を有する従来の移動度補正期間に比べ、上記移動度補正期間を精度よく制御できる。その結果、前記駆動素子の移動度を精度よく補正できる。
　なお、実施の形態１では、スイッチングトランジスタ１６のオンオフ状態を制御する走査線２１の走査信号電圧ＶｇＬを、基準電圧として利用しているが、当該基準電圧を走査線２１と異なる走査線または制御線の信号電圧としてもよい。この場合、上記基準電圧は、選択トランジスタ１２をオンオフするための走査信号電圧の値に制限されないので、基準電圧値設定の自由度が向上する。
　なお、以上述べた実施の形態では、選択トランジスタ及びスイッチングトランジスタのゲートの電圧レベルがＨＩＧＨの場合にオン状態になるｎ型トランジスタとして記述しているが、これらをｐ型トランジスタで形成し、走査線の極性を反転させた表示パネル装置及び表示装置でも、上述した各実施の形態と同様の効果を奏する。
　また、例えば、本発明に係る表示パネル装置、表示装置及びその制御方法は、図１３に記載されたような薄型フラットＴＶに内蔵される。本発明に係る表示パネル装置及び表示装置が内蔵されることにより、閾値電圧Ｖｔｈや移動度βのばらつきに伴う輝度ムラの発生が抑制された薄型フラットＴＶが実現される。
　本発明の表示パネル装置、表示装置及びその制御方法は、特に、表示階調に応じた画素信号電流により、発光画素の発光強度を制御することで輝度を変動させるアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。
　１　　表示パネル装置
　２　　制御回路
　３　　バイアス線駆動回路
　４　　走査線駆動回路
　５　　データ線駆動回路
　６　　表示部
　１０、３０　　発光画素
　１１　　駆動トランジスタ
　１２　　選択トランジスタ
　１３　　有機ＥＬ素子
　１４、１５　　コンデンサ
　１６　　スイッチングトランジスタ
　２０　　データ線
　２１、２２　　走査線
　２３　　バイアス線
　２４、５１１　　正電源線
　２５、５１２　　負電源線
　５００　　表示装置
　５０１　　画素アレイ部
　５０２　　画素部
　５０３　　水平セレクタ
　５０４　　ライトスキャナ
　５０５　　バイアススキャナ
　５０６　　サンプリングトランジスタ
　５０７　　駆動トランジスタ
　５０８　　発光素子
　５０９　　保持容量
　５１０　　補助容量

Claims (18)

  1. 　第１電極と第２電極とを有する発光素子と、
    　電圧を保持するための第１コンデンサと、
    　ゲート電極が前記第１コンデンサの第１電極に接続され、ソース電極が前記第１コンデンサの第２電極に接続され、前記第１コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、
    　前記駆動素子のドレイン電極の電位を決定するための第１電源線と、
    　前記発光素子の第２電極に電気的に接続された第２電源線と、
    　信号電圧を供給するためのデータ線と、
    　一方の端子が前記データ線に接続され、他方の端子が前記第１コンデンサの第１電極に接続され、前記データ線と前記第１コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、
    　前記第１コンデンサの第１電極に信号電圧が供給された状態で、前記第１コンデンサの第１電極と第２電極間の電位差が前記駆動素子の閾値電圧以下となる所定のバイアス電圧を前記第１コンデンサの第２電極に供給するためのバイアス電圧線と、
    　前記第１コンデンサの第２電極と前記バイアス電圧線との間に設けられた第２コンデンサと、
    　前記第１スイッチング素子の制御、前記バイアス電圧線による前記所定のバイアス電圧の供給制御、及び前記データ線による信号電圧の供給制御を実行する駆動回路と、を具備し、
    　前記駆動回路は、
    　前記バイアス電圧線を介して前記所定のバイアス電圧を前記第２コンデンサに書込むことで、前記第１コンデンサの第１電極に信号電圧を供給する状態となっても前記第１コンデンサの第２電極に対する第１電極の電位が前記駆動素子の閾値電圧以下となるような前記所定のバイアス電圧を前記第１コンデンサの第２電極に供給し、これにより前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態とし、
    　前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態で、かつ、前記第１スイッチング素子がオン状態で前記第１コンデンサの第１電極に前記信号電圧を供給し、
    　前記第１コンデンサの第１電極に前記信号電圧が供給されている間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第２コンデンサに書込むことで、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流を流し、
    　前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流を流してから予め定められた期間の経過後に、前記第１スイッチング素子をオフ状態にして前記第１コンデンサの第１電極への前記信号電圧の供給を停止させ、前記期間内に前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れるドレイン電流により前記第１コンデンサに蓄積された電荷を放電させる、
    　表示パネル装置。
  2. 　前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第２コンデンサに書込む際、前記所定のバイアス電圧から前記逆バイアス電圧に向けて段階的に電圧を変化させる、
    　請求項１に記載の表示パネル装置。
  3. 　さらに、
    　前記第１スイッチング素子のゲート電極に走査信号電圧を供給して前記第１スイッチング素子の導通及び非導通を切り換える走査線を備え、
    　前記駆動回路は、
    　前記駆動素子のソース電極と前記第１コンデンサの第２電極とを導通させてから予め定められた期間の経過後に、前記第１スイッチング素子をオフ状態にする際、前記走査線から第１スイッチング素子へ前記走査信号電圧を段階的に変化させて出力する、
    　請求項２に記載の表示パネル装置。
  4. 　前記所定のバイアス電圧から前記逆バイアス電圧に向けての段階的な電圧変化の度合いと、前記第１スイッチング素子へ供給する走査信号電圧の段階的な変化の度合いは同じである、
    　請求項３に記載の表示パネル装置。
  5. 　前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、
    　少なくとも前記発光素子、前記第１コンデンサ、前記駆動素子及び前記第２コンデンサは単位画素の画素回路を構成し、
    　前記駆動回路が前記所定のバイアス電圧から前記逆バイアス電圧に向けて出力させる電圧の段階的な変化は、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素回路において、前記第２コンデンサへの前記逆バイアス電圧の書込み開始から書込み終了までの電圧の書込み量の変化に対応している、
    　請求項２に記載の表示パネル装置。
  6. 　さらに、
    　前記第１スイッチング素子のゲート電極に走査信号電圧を供給して前記第１スイッチング素子の導通及び非導通を切り換える走査線を備え、
    　前記駆動回路が、前記駆動素子のソース電極と前記第１コンデンサの第２電極とを導通させてから予め定められた期間の経過後に、前記第１スイッチング素子をオフ状態にする際、前記駆動回路が前記第１スイッチング素子のゲート電極へ出力する走査信号電圧の段階的な変化は、前記駆動回路から最も遠い前記表示パネル装置の領域に配置された画素回路における前記第１スイッチング素子のゲート電極の電圧の変化に対応している、
    　請求項５に記載の表示パネル装置。
  7. 　さらに、
    　前記第１コンデンサの第２電極に基準電圧を供給する第３電源線と、
    　前記第１コンデンサの第２電極と前記第３電源線との導通及び非導通を切り換える第２スイッチング素子とを備え、
    　前記基準電圧は、前記駆動素子の閾値電圧より大きな電位差を前記第１コンデンサに生じさせるための電圧であり、
    　前記駆動回路は、
    　前記第２スイッチング素子をオン状態にして前記第１コンデンサの第２電極に前記基準電圧を供給し、
    　前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極の電圧を固定するための固定電圧を供給し、
    　前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間の経過後、前記駆動素子がオフ状態の間に前記バイアス電圧線を介して前記所定のバイアス電圧を供給して前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態とし、
    　前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態で、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極に前記信号電圧の供給を開始する、
    　請求項１に記載の表示装置。
  8. 　前記所定のバイアス電圧の電圧値は、
    　前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間が経過した際に、前記発光素子の第１電極と前記発光素子の第２電極との電位差が、前記発光素子が発光を開始する前記発光素子の閾値電圧より低い電圧となるように予め設定されている、
    　請求項７に記載の表示パネル装置。
  9. 　前記第３電源線は、前記第１スイッチング素子のゲート電極に走査信号電圧を供給して前記第１スイッチング素子の導通及び非導通を切り換える走査線と共用されており、
    　前記基準電圧は、前記第１スイッチング素子をオフ状態にするときの前記走査線の電圧である、
    　請求項８に記載の表示パネル装置。
  10. 　さらに、
    　前記発光素子の第１電極と前記駆動素子のソース電極との導通及び非導通を切り換える第２スイッチング素子を備え、
    　前記駆動回路は、前記期間において、前記第２スイッチング素子をオフ状態にして前記発光素子の第１電極と前記駆動素子のソース電極とを非導通とする、
    　請求項１に記載の表示パネル装置。
  11. 　さらに、
    　前記発光素子の第１電極と前記駆動素子のソース電極との導通及び非導通を切り換える第２スイッチング素子を備え、
    　前記駆動回路は、前記バイアス電圧線を介して前記所定のバイアス電圧を前記第２コンデンサに書込み、前記第１コンデンサの第１電極に信号電圧を供給している間、
    　前記第２スイッチング素子をオフ状態にして前記発光素子の第１電極と前記駆動素子のソース電極とを非導通とする、
    　請求項１に記載の表示パネル装置。
  12. 　前記バイアス電圧線は、さらに、前記駆動素子の閾値電圧より大きな電位差を前記第１コンデンサに生じさせるための第２逆バイアス電圧を前記第２コンデンサに供給し、
    　前記駆動回路は、
    　前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極の電圧を固定するための固定電圧を供給しつつ、前記第２逆バイアス電圧を前記第２コンデンサに書込むことで、前記駆動素子の閾値電圧より大きな電位差を前記第１コンデンサに生じさせ、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流を流し、
    　前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの時間が経過することにより前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れる前記ドレイン電流を停止させ、
    　前記駆動素子がオフ状態の間に、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れる前記ドレイン電流が停止している状態で前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極に前記信号電圧の供給を開始する、
    　請求項１に記載の表示パネル装置。
  13. 　さらに、
    　前記発光素子の第１電極と前記駆動素子のソース電極との導通及び非導通を切り換える第２スイッチング素子を備え、
    　前記駆動回路は、前記第２コンデンサに前記第２逆バイアス電圧の供給を開始してから、前記第１コンデンサの第１電極及び第２電極の電位差が前記駆動素子の閾値電圧に到達して前記駆動素子がオフ状態となるまでの間、前記第２スイッチング素子をオフ状態にして前記発光素子の第１電極と前記駆動素子のソース電極とを非導通とする、
    　請求項１２に記載の表示パネル装置。
  14. 　前記駆動回路は、
    　前記期間内に前記第１コンデンサに蓄積された電荷を放電させた後、
    　前記第２スイッチング素子をオン状態にして前記発光素子の第１電極と前記駆動素子のソース電極とを導通させ、前記第１コンデンサに保持された電位差に対応するドレイン電流を前記第１電源線と前記第２電源線との間に流す、
    　請求項１０、請求項１１及び請求項１３のいずれか１項に記載の表示パネル装置。
  15. 　請求項１～１４のうちいずれか１項に記載の表示パネル装置と、
    　前記第１及び第２電源線に電源を供給する電源と、を備え、
    　前記発光素子は、前記第１電極と、前記第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、
    　前記発光素子は、少なくとも複数個マトリクス状に配置されている
    　表示装置。
  16. 　請求項１～１４のうちいずれか１項に記載の表示パネル装置と、
    　前記第１及び第２電源線に電源を供給する電源と、を備え、
    　前記発光素子は、前記第１電極と、前記第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、
    　前記発光素子、前記第１コンデンサ、前記駆動素子、前記第１スイッチング素子、及び前記第２スイッチング素子は単位画素の画素回路を構成し、
    　前記画素回路は、複数個マトリクス状に配置されている、
    　表示装置。
  17. 　前記発光素子は、有機エレクトロルミネッセンス発光素子である、
    　請求項１５または１６に記載の表示装置。
  18. 　第１電極と第２電極とを有する発光素子と、
    　電圧を保持するための第１コンデンサと、
    　ゲート電極が前記第１コンデンサの第１電極に接続され、ソース電極が前記第１コンデンサの第２電極に接続され、前記第１コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、
    　前記駆動素子のドレイン電極の電位を決定するための第１電源線と、
    　前記発光素子の第２電極に電気的に接続された第２電源線と、
    　信号電圧を供給するためのデータ線と、
    　一方の端子が前記データ線に接続され、他方の端子が前記第１コンデンサの第１電極に接続され、前記データ線と前記第１コンデンサの第１電極との導通及び非導通を切り換える第１スイッチング素子と、
    　前記第１コンデンサの第１電極に信号電圧が供給された状態で、前記第１コンデンサの第１電極と第２電極間の電位差が前記駆動素子の閾値電圧以下となる所定のバイアス電圧を前記第１コンデンサの第２電極に供給するためのバイアス電圧線と、
    　前記第１コンデンサの第２電極と前記バイアス電圧線との間に設けられた第２コンデンサとを具備した表示装置の制御方法であって、
    　前記バイアス電圧線を介して前記所定のバイアス電圧を前記第２コンデンサに書込むことで、前記第１コンデンサの第１電極に信号電圧を供給する状態となっても前記第１コンデンサの第２電極に対する第１電極の電位が前記駆動素子の閾値電圧以下となるような電圧を前記第１コンデンサの第２電極に供給し、これにより前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態とし、
    　前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流が流れない状態で、前記第１スイッチング素子をオン状態にして前記第１コンデンサの第１電極に前記信号電圧を供給し、
    　前記第１コンデンサの第１電極に前記信号電圧が供給されている間に、前記バイアス電圧線を介して前記所定のバイアス電圧に対応する逆バイアス電圧を前記第２コンデンサに書込むことで、前記駆動素子のソース電極と前記第１コンデンサの第２電極との間に前記ドレイン電流を流し、
    　前記駆動素子のソース電極と前記第１コンデンサの第２電極とを導通させてから予め定められた期間の経過後に、前記第１スイッチング素子をオフ状態にして前記第１コンデンサの第１電極への前記信号電圧の供給を停止させ、前記期間内に前記駆動素子のソース電極と前記第１コンデンサの第２電極との間を流れる電流により前記第１コンデンサに蓄積された電荷を放電させる、
    　表示装置の制御方法。
     
PCT/JP2009/006215 2009-11-19 2009-11-19 表示パネル装置、表示装置及びその制御方法 WO2011061800A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010518189A JP5192042B2 (ja) 2009-11-19 2009-11-19 表示パネル装置、表示装置及びその制御方法
KR1020107009805A KR101095701B1 (ko) 2009-11-19 2009-11-19 표시 패널 장치, 표시 장치 및 그 제어 방법
EP09848578.2A EP2500895B1 (en) 2009-11-19 2009-11-19 Display panel device, display device and method for controlling same
CN200980102626.0A CN102138172B (zh) 2009-11-19 2009-11-19 显示面板装置、显示装置及其控制方法
PCT/JP2009/006215 WO2011061800A1 (ja) 2009-11-19 2009-11-19 表示パネル装置、表示装置及びその制御方法
US13/035,170 US8243107B2 (en) 2009-11-19 2011-02-25 Display panel device, display device, and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/006215 WO2011061800A1 (ja) 2009-11-19 2009-11-19 表示パネル装置、表示装置及びその制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/035,170 Continuation US8243107B2 (en) 2009-11-19 2011-02-25 Display panel device, display device, and control method thereof

Publications (1)

Publication Number Publication Date
WO2011061800A1 true WO2011061800A1 (ja) 2011-05-26

Family

ID=44059303

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/006215 WO2011061800A1 (ja) 2009-11-19 2009-11-19 表示パネル装置、表示装置及びその制御方法

Country Status (6)

Country Link
US (1) US8243107B2 (ja)
EP (1) EP2500895B1 (ja)
JP (1) JP5192042B2 (ja)
KR (1) KR101095701B1 (ja)
CN (1) CN102138172B (ja)
WO (1) WO2011061800A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095701B1 (ko) 2009-11-19 2011-12-20 파나소닉 주식회사 표시 패널 장치, 표시 장치 및 그 제어 방법
WO2016072139A1 (ja) * 2014-11-04 2016-05-12 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5184634B2 (ja) * 2009-11-19 2013-04-17 パナソニック株式会社 表示パネル装置、表示装置及びその制御方法
KR101097487B1 (ko) * 2009-11-19 2011-12-22 파나소닉 주식회사 표시 패널 장치, 표시 장치 및 그 제어 방법
US8928643B2 (en) * 2011-02-03 2015-01-06 Ernst Lueder Means and circuit to shorten the optical response time of liquid crystal displays
JP6332695B2 (ja) 2012-10-09 2018-05-30 株式会社Ｊｏｌｅｄ 画像表示装置
WO2014061235A1 (ja) 2012-10-17 2014-04-24 パナソニック株式会社 Ｅｌ表示装置
WO2014061231A1 (ja) 2012-10-17 2014-04-24 パナソニック株式会社 ゲートドライバ集積回路およびそれを用いた画像表示装置
JPWO2016072140A1 (ja) * 2014-11-04 2017-08-10 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
CN107003581B (zh) * 2014-11-21 2020-11-13 夏普株式会社 有源矩阵基板及显示面板
KR102390374B1 (ko) * 2015-06-24 2022-04-25 삼성전자주식회사 화소 회로, 화소 회로의 구동 방법, 및 유기 발광 표시 장치
KR20170074618A (ko) * 2015-12-22 2017-06-30 엘지디스플레이 주식회사 유기 발광 표시 장치의 서브-화소 및 이를 포함하는 유기 발광 표시 장치
CN107342052B (zh) * 2017-08-18 2019-07-26 深圳市华星光电半导体显示技术有限公司 用于oled显示设备的像素驱动电路
CN107492343B (zh) * 2017-08-18 2020-06-09 深圳市华星光电半导体显示技术有限公司 用于oled显示设备的像素驱动电路、oled显示设备
CN109920373B (zh) * 2017-12-13 2021-05-18 京东方科技集团股份有限公司 电路驱动补偿方法、电路驱动方法及装置、显示装置
CN111048054B (zh) * 2020-01-03 2022-04-12 京东方科技集团股份有限公司 一种像素驱动方法及像素驱动电路
CN115775534A (zh) * 2022-11-24 2023-03-10 惠科股份有限公司 像素驱动电路、时序控制方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008009198A (ja) * 2006-06-30 2008-01-17 Sony Corp 表示装置及びその駆動方法
JP2008032866A (ja) * 2006-07-27 2008-02-14 Sony Corp 表示装置および表示装置の駆動方法
JP2008203657A (ja) 2007-02-21 2008-09-04 Sony Corp 表示装置及びその駆動方法と電子機器
JP2009204979A (ja) * 2008-02-28 2009-09-10 Sony Corp Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4300490B2 (ja) * 2007-02-21 2009-07-22 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4297169B2 (ja) * 2007-02-21 2009-07-15 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4337897B2 (ja) 2007-03-22 2009-09-30 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2008241783A (ja) 2007-03-26 2008-10-09 Sony Corp 表示装置及びその駆動方法と電子機器
JP5082532B2 (ja) * 2007-03-26 2012-11-28 ソニー株式会社 表示装置及びその駆動方法と電子機器
KR101574808B1 (ko) * 2008-07-04 2015-12-04 가부시키가이샤 제이올레드 표시 장치 및 그 제어 방법
JP4972209B2 (ja) * 2008-07-04 2012-07-11 パナソニック株式会社 表示装置及びその制御方法
EP2477175B1 (en) * 2009-09-08 2015-11-04 Joled Inc. Display panel device and control method thereof
CN102138172B (zh) 2009-11-19 2014-11-12 松下电器产业株式会社 显示面板装置、显示装置及其控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008009198A (ja) * 2006-06-30 2008-01-17 Sony Corp 表示装置及びその駆動方法
JP2008032866A (ja) * 2006-07-27 2008-02-14 Sony Corp 表示装置および表示装置の駆動方法
JP2008203657A (ja) 2007-02-21 2008-09-04 Sony Corp 表示装置及びその駆動方法と電子機器
JP2009204979A (ja) * 2008-02-28 2009-09-10 Sony Corp Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095701B1 (ko) 2009-11-19 2011-12-20 파나소닉 주식회사 표시 패널 장치, 표시 장치 및 그 제어 방법
WO2016072139A1 (ja) * 2014-11-04 2016-05-12 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
CN107077817A (zh) * 2014-11-04 2017-08-18 索尼公司 显示装置、用于驱动显示装置的方法和电子装置
US10140924B2 (en) 2014-11-04 2018-11-27 Sony Corporation Display device, method for driving display device, and electronic device
US10475387B2 (en) 2014-11-04 2019-11-12 Sony Corporation Display device, method for driving display device, and electronic device with offset voltage supplied through data line
US11735112B2 (en) 2014-11-04 2023-08-22 Sony Group Corporation Display device, method for driving display device, and electronic device

Also Published As

Publication number Publication date
CN102138172A (zh) 2011-07-27
KR20110059815A (ko) 2011-06-07
EP2500895A4 (en) 2014-04-16
US8243107B2 (en) 2012-08-14
EP2500895B1 (en) 2018-07-18
JP5192042B2 (ja) 2013-05-08
EP2500895A1 (en) 2012-09-19
JPWO2011061800A1 (ja) 2013-04-04
KR101095701B1 (ko) 2011-12-20
CN102138172B (zh) 2014-11-12
US20110148949A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
JP5192042B2 (ja) 表示パネル装置、表示装置及びその制御方法
JP5184634B2 (ja) 表示パネル装置、表示装置及びその制御方法
JP5191539B2 (ja) 表示パネル装置、表示装置及びその制御方法
KR101685713B1 (ko) 화상 표시 장치 및 그 구동 방법
US8248331B2 (en) Image display device and method of controlling the same
JP5230806B2 (ja) 画像表示装置およびその駆動方法
KR101800917B1 (ko) 화상 표시 장치
JP5627694B2 (ja) 表示装置
JP6175718B2 (ja) 駆動方法および表示装置
JP5414808B2 (ja) 表示装置およびその駆動方法
JP5399521B2 (ja) 表示装置およびその駆動方法
US7286109B2 (en) Active matrix type display apparatus
US10818242B2 (en) Pixel circuit including plurality of switching transistors and capacitors, and display unit

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980102626.0

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20107009805

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2010518189

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2009848578

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09848578

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE