JP2008032866A - 表示装置および表示装置の駆動方法 - Google Patents

Abstract

【課題】駆動トランジスタの閾値電圧Ｖｔｈを検出して画素内の保持容量に保持する動作を、決められた期間内に確実に実行することができるようにする。
【解決手段】有機ＥＬ素子３１に加えて、駆動トランジスタ３２と、書き込みトランジスタ３３と、保持容量３７とを少なくとも有する画素回路１１がマトリクス状に配置されてなるアクティブマトリクス型有機ＥＬ表示装置において、有機ＥＬ素子３１と駆動トランジスタ３２との間にスイッチングトランジスタ３７を接続し、当該スイッチングトランジスタ３７が少なくともＶｔｈ補正期間に非導通状態となって有機ＥＬ素子３１と駆動トランジスタ３２との間の電気的接続を開放するようにする。
【選択図】図１

Description

本発明は、表示装置および表示装置の駆動方法に関し、特に電気光学素子を含む画素がマトリクス状（行列状）に配置されてなる表示装置および当該表示装置の駆動方法に関する。

近年、画表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機ＥＬ(electro luminescence) 素子を含む画素回路がマトリクス状に多数配置されてなる有機ＥＬ表示装置が開発され、商品化が進められている。有機ＥＬ表示装置は、有機ＥＬ素子が自発光素子であることから、液晶セルを含む画素回路によって光源（バックライト）からの光強度を制御する液晶表示装置に比べて、画像の視認性が高い、バックライトが不要、素子の応答速度が速い等の特長を持っている。

有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor;ＴＦＴ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。

一般的に、能動素子として薄膜トランジスタを用いた画素回路では、有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）の閾値電圧Ｖｔｈが経時的に変化したり、当該閾値電圧Ｖｔｈが画素ごとに異なったりする（個々のトランジスタ特性にバラツキがある）。駆動トランジスタの閾値電圧Ｖｔｈが異なると、駆動トランジスタに流れる電流値にバラツキが生じるために、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度が変化し、画面の一様性（ユニフォーミティ）が損なわれる。

従来は、駆動トランジスタの閾値電圧Ｖｔｈが経時変化したり、画素ごとにバラツキがあったりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の駆動に先立って、駆動トランジスタの閾値電圧Ｖｔｈを検出して画素内の保持容量に保持しておくことにより、駆動トランジスタによる有機ＥＬ素子の駆動に対する当該駆動トランジスタの閾値電圧Ｖｔｈの影響をキャンセルするようにしていた（例えば、特許文献１参照）。

特開２００５−３４５７２２号公報

上述した従来技術において、駆動トランジスタの閾値電圧Ｖｔｈを検出するための動作は、駆動トランジスタのソース電位を上昇させることによって行われる。このとき、駆動トランジスタのソースノードに接続されている容量成分の総合容量値が大きいと、ソース電位の上昇に対する時定数が大きくなるために当該ソース電位の上昇速度が遅くなる。すると、決められた期間内に駆動トランジスタの閾値電圧Ｖｔｈを検出して画素内の保持容量に保持する動作を完了できなくなるために、閾値電圧Ｖｔｈの経時変化や画素ごとのバラツキに起因する影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つ、という所期の目的を達成できないことになる。

一方、閾値電圧Ｖｔｈを検出する動作を行う期間を長く設定することで、ソース電位の上昇の遅れに対応できるものの、当該期間を長く設定すると、その分だけ有機ＥＬ素子の発光期間を犠牲にして、当該発光期間を短くせざるを得ない。発光期間を短くした場合、発光期間を短くする前と同じ発光輝度で有機ＥＬ素子を発光させようとすると、入力信号電圧のレベルを、発光期間を短くする前のレベルよりも高く設定しなければならなく、その結果、消費電力の増大を招くことになる。

そこで、本発明は、駆動トランジスタの閾値電圧を検出して画素内の保持容量に保持する動作を短時間で確実に実行することができる表示装置および当該表示装置の駆動方法を提供することを目的とする。

上記目的を達成するために、本発明は、電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、入力信号電圧をサンプリングして画素内に書き込む書き込みトランジスタと、前記駆動トランジスタのゲートとソースとの間に接続され、前記書き込みトランジスタによって書き込まれた前記入力信号電圧を保持する保持容量とを有する画素回路（画素）が複数配置されてなり、前記駆動トランジスタによる前記電気光学素子の駆動に対して当該駆動トランジスタの閾値電圧が影響を及ぼさないようにするために、前記電気光学素子を駆動する前の補正期間に、前記駆動トランジスタの閾値電圧を検出して前記保持容量に保持する動作を行う表示装置において、前記電気光学素子と前記駆動トランジスタとの間に、少なくとも前記補正期間にオフ状態となるスイッチ素子を接続した構成を採っている。

上記構成の表示装置において、電気光学素子は容量を持つ。電気光学素子の容量は、保持容量と共に駆動トランジスタのソースノードの容量成分となる。スイッチ素子は、電気光学素子を駆動する前の補正期間、即ち駆動トランジスタの閾値電圧を検出して保持容量に保持する動作を行う期間にオフ状態となることで、電気光学素子と駆動トランジスタとの間の電気的接続を開放する。これにより、駆動トランジスタのソースノードに接続される容量成分の総合容量値が、スイッチ素子がオン状態のときの総合容量値よりも小さくなり、駆動トランジスタのソース電位の上昇に対する時定数が小さくなるために当該ソース電位の上昇速度が加速される。

本発明によれば、駆動トランジスタの閾値電圧を検出して画素内の保持容量に保持する動作を行う際に、駆動トランジスタのソース電位の上昇速度を、駆動トランジスタに対して電気光学素子が接続されている場合よりも速くすることができるために、駆動トランジスタの閾値電圧を検出して画素内の保持容量に保持する動作を短時間で確実に実行することができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。

（画素アレイ部）
図１に示すように、本実施形態に係るアクティブマトリクス型表示装置は、画素の発光素子として、デバイス流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子３１を用い、当該有機ＥＬ素子３１を含む画素回路（画素）１１がマトリクス状（行列状）に２次元配置されてなる画素アレイ部１２を有している。ここでは、図面の簡略化のために、ある１つの画素回路１１についてその具体的な回路構成を示している。

この画素アレイ部１２において、画素回路１１の各々に対して、画素行ごとに走査線１３、駆動線１４、第一，第二補正用走査線１５，１６および電位制御線１７がそれぞれ配線され、また画素列ごとにデータ線（信号線）１８が配線されている。この画素アレイ部１２の周囲には、走査線１３を走査駆動する書き込み走査回路１９と、駆動線１４を走査駆動する駆動走査回路２０と、第一，第二補正用走査線１５，１６を走査駆動する第一，第二補正用走査回路２１，２２と、電位制御線１７を走査駆動する電位制御用走査回路２３と、輝度情報に応じたデータ信号（映像信号）をデータ線１８に供給するデータ線駆動回路２４とが配置されている。

本例では、書き込み走査回路１９、駆動走査回路２０および電位制御用走査回路２３が画素アレイ部１２を挟んで一方側（例えば、図の右側）に配置され、その反対側に第一，第二補正用走査回路２１，２２が配置された構成となっている。ただし、これらの配置関係は一例に過ぎず、これに限定されるものではない。書き込み走査回路１９、駆動走査回路２０、第一，第二補正用走査回路２１，２２および電位制御用走査回路２３は、走査線１３、駆動線１４、第一，第二補正用走査線１５，１６および電位制御線１７を走査駆動するに当たって、書き込み信号ＷＳ、駆動信号ＤＳ、第一，第二補正用走査信号ＡＺ１，ＡＺ２および電位制御信号ＰＣを適宜出力する。

画素アレイ部１２は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部１２の各画素回路１１は、アモルファスシリコンＴＦＴ（薄膜トランジスタ）または低温ポリシリコンＴＦＴを用いて形成することができる。本実施形態では、画素回路１１を低温ポリシリコンＴＦＴで形成する場合を例に挙げて説明するものとする。低温ポリシリコンＴＦＴを用いる場合には、書き込み走査回路１９、駆動走査回路２０、第一，第二補正用走査回路２１，２２、電位制御用走査回路２３およびデータ線駆動回路２４についても、画素アレイ部１１を形成するパネル上に一体的に形成することができる。

（画素回路）
画素回路１１は、有機ＥＬ素子３１に加えて、駆動トランジスタ３２、書き込みトランジスタ３３、スイッチングトランジスタ３４〜３７および保持容量３８を構成素子として有する回路構成となっている。

この画素回路１１においては、駆動トランジスタ３２、書き込みトランジスタ３３およびスイッチングトランジスタ３５，３６，３７としてＮチャネル型のＴＦＴが用いられ、スイッチングトランジスタ３４としてＰチャネル型のＴＦＴが用いられている。ただし、ここでの駆動トランジスタ３２、書き込みトランジスタ３３およびスイッチングトランジスタ３４〜３７の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

有機ＥＬ素子３１は、カソード電極が第１の電源電位ＶＳＳ（ここでは、接地電位ＧＮＤ）に接続されている。駆動トランジスタ３２は、有機ＥＬ素子３１を電流駆動するためのものであり、ソースが有機ＥＬ素子３１のアノード電極に接続されてソースフォロア回路を形成している。つまり、図２に示すように、駆動トランジスタ３２のソース電位（ソース電圧）は、駆動トランジスタ３２と有機ＥＬ素子３１との動作点で決まり、ゲート電位によって異なる電圧値を持つ。

書き込みトランジスタ３３は、ソースがデータ線１８に接続され、ドレインが駆動トランジスタ３２のゲートに接続され、ゲートが走査線１３に接続されている。スイッチングトランジスタ３４は、ソースが第２の電源電位ＶＤＤ（ここでは、正の電源電位）に接続され、ドレインが駆動トランジスタ３２のドレインに接続され、ゲートが駆動線１４に接続されている。スイッチングトランジスタ３５は、ドレインが第３の電源電位Ｖｉｎｉ１に接続され、ソースが書き込みトランジスタ３３のドレイン（駆動トランジスタ３２のゲート）に接続され、ゲートが第一補正用走査線１５に接続されている。

スイッチングトランジスタ３６は、ドレインが駆動トランジスタ３２のソースに接続され、ソースが第４の電源電位Ｖｉｎｉ２（ここでは、負の電源電位）に接続され、ゲートが第二補正用走査線１６に接続されている。スイッチングトランジスタ３７は、ドレインが駆動トランジスタ３２のソースに接続され、ソースが有機ＥＬ素子３１のアノード電極に接続され、ゲートが電位制御線１７に接続されている。保持容量３８は、一端が駆動トランジスタ３２のゲートと書き込みトランジスタ３３のドレインとの接続ノードＮ１２に接続され、他端が駆動トランジスタ３２のソース（スイッチングトランジスタ３６，３７の各ドレインとの接続ノードＮ１１）に接続されている。

上述した接続関係にて各構成素子が接続されてなる画素回路１１において、各構成素子は次のような作用をなす。すなわち、書き込みトランジスタ３３は、導通（オン）状態となることにより、データ線１８を通して供給される入力信号電圧Ｖｓｉｇをサンプリングして画素内に書き込む。この書き込まれた信号電圧Ｖｓｉｇは、保持容量３８に保持される。スイッチングトランジスタ３４は、導通状態になることにより、電源電位ＶＤＤから駆動トランジスタ３２に電流を供給する。

駆動トランジスタ３２は、スイッチングトランジスタ３４が導通状態にあるときに、保持容量３８に保持された信号電圧Ｖｓｉｇに応じた電流値を、スイッチングトランジスタ３７を介して有機ＥＬ素子３１に供給することによって当該有機ＥＬ素子３１を発光駆動する（電流駆動）。すなわち、スイッチングトランジスタ３４の導通／非導通により、有機ＥＬ素子３１の発光／非発光を制御するデューティ駆動が行われる。

スイッチングトランジスタ３５，３６は、適宜導通状態になることにより、有機ＥＬ素子３１の電流駆動に先立って駆動トランジスタ３２の閾値電圧Ｖｔｈを検知し、あらかじめその影響をキャンセルするために当該検知した閾値電圧Ｖｔｈを保持容量３８に保持する。スイッチングトランジスタ３７は、通常は導通状態にあり、少なくとも、スイッチングトランジスタ３５，３６の作用によって閾値電圧Ｖｔｈを検出し保持容量３８に保持する動作を行う期間に非導通（オフ）状態になることによって有機ＥＬ素子３１と駆動トランジスタ３２との間の電気的接続を開放するスイッチ素子として作用する。

この画素回路１１では、正常な動作を保証するための条件として、第４の電源電位Ｖｉｎｉ２は、第３の電源電位Ｖｉｎｉ１から駆動トランジスタ３２の閾値電圧Ｖｔｈを差し引いた電位よりも低くなるように設定されている。すなわち、Ｖｉｎｉ２＜Ｖｉｎｉ１−Ｖｔｈのレベル関係となっている。また、有機ＥＬ素子３１のカソード電位Ｖｃａｔ（ここでは、接地電位ＧＮＤ）に有機ＥＬ素子３１の閾値電圧Ｖｔｈｅｌを加えたレベルは、第３の電源電位Ｖｉｎｉ１から駆動トランジスタ３２の閾値電圧Ｖｔｈを差し引いたレベルよりも高くなるように設定されている。すなわち、Ｖｃａｔ＋Ｖｔｈｅｌ＞Ｖｉｎｉ１−Ｖｔｈ（＞Ｖｉｎｉ２）のレベル関係となっている。

［回路動作の説明］
続いて、上記構成の画素回路１１をマトリクス状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置の回路動作について、図３のタイミング波形図を用いて説明する。

図３には、あるｉ行目の画素回路１１を駆動する際に、書き込み走査回路１９から走査線１３を介して画素回路１１に与えられる書き込み信号ＷＳ、駆動走査回路２０から駆動線１４を介して画素回路１１に与えられる駆動信号ＤＳ、第一，第二補正用走査回路２１，２２から第一，第二補正用走査線１５，１６を介して画素回路１１に与えられる第一，第二補正用走査信号ＡＺ１，ＡＺ２および電位制御用走査回路２３から電位制御線１７を介して画素回路１１に与えられる電位制御信号ＰＣのタイミング関係、ならびに駆動トランジスタ３２のゲート電位Ｖｇおよびソース電位Ｖｓの変化をそれぞれ示している。

ここで、書き込みトランジスタ３３およびスイッチングトランジスタ３５，３６，３７がＮチャネル型であるために、書き込み信号ＷＳ、第一，第二補正用走査信号ＡＺ１，ＡＺ２および電位制御信号ＰＣについては、高レベル（本例では、電源電位ＶＤＤ；以下、「“Ｈ”レベル」と記述する）の状態をアクティブ状態とし、低レベル（本例では、電源電位ＶＳＳ（ＧＮＤ）；以下、「“Ｌ”レベル」と記述する）の状態を非アクティブ状態とする。また、スイッチングトランジスタ３４がＰチャネル型であるために、駆動信号ＤＳについては、“Ｌ”レベルの状態をアクティブ状態とし、“Ｈ”レベルの状態を非アクティブ状態とする。

通常、スイッチングトランジスタ３７は、電位制御信号ＰＣが“Ｈ”レベルであることによって導通状態にある。すなわち、駆動トランジスタ３２のソースと有機ＥＬ素子３１のアノード電極とがスイッチングトランジスタ３７を介して電気的に接続された状態にある。

時刻ｔ１で駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移し、スイッチングトランジスタ３４が非導通になった状態で、時刻ｔ２で第二補正用走査信号ＡＺ２が“Ｌ”レベルから“Ｈ”レベルに遷移し、スイッチングトランジスタ３６が導通状態となることにより、駆動トランジスタ３２のソースにはスイッチングトランジスタ３６を介して電源電位Ｖｉｎｉ２が印加される。

このとき、先述したように、Ｖｉｎｉ２＜Ｖｃａｔ＋Ｖｔｈｅｌのレベル関係にあるために、有機ＥＬ素子３１は逆バイアス状態となる。したがって、有機ＥＬ素子３１には電流が流れず、非発光状態にある。

次に、時刻ｔ３で第一補正用走査信号ＡＺ１が“Ｌ”レベルから“Ｈ”レベルに遷移し、スイッチングトランジスタ３５が導通状態となることにより、駆動トランジスタ３２のゲートにはスイッチングトランジスタ３５を介して電源電位Ｖｉｎｉ１が印加される。このとき、駆動トランジスタ３２のゲート・ソース間電圧Ｖｇｓは、Ｖｉｎｉ１−Ｖｉｎｉ２という値をとる。ここで、先述したように、Ｖｏｆｓ−Ｖｉｎｉ１＞Ｖｔｈのレベル関係を満たしている。また同時に、電位制御信号ＰＣが“Ｈ”レベルから“Ｌ”レベルに遷移し、スイッチングトランジスタ３７が非導通状態となることにより、駆動トランジスタ３２のソースと有機ＥＬ素子３１のアノード電極との電気的接続が開放される。

（Ｖｔｈ補正期間）
次に、時刻ｔ４で第二補正用走査信号ＡＺ２が“Ｈ”レベルから“Ｌ”レベルに遷移し、スイッチングトランジスタ３６が非導通状態となり、その後、時刻ｔ５で駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移し、スイッチングトランジスタ３４が導通状態となることにより、駆動トランジスタ３２にはそのゲート−ソース間の電位差Ｖｇｓに応じた電流が流れる。

このとき、駆動トランジスタ３２のソース（接続ノードＮ１１）と有機ＥＬ素子３１のアノード電極との電気的接続がスイッチングトランジスタ３７によって開放された状態にあり、駆動トランジスタ３２から流れる電流がノードＮ１１→保持容量３８→ノードＮ１２→スイッチングトランジスタ３５→電源電位Ｖｉｎｉ１の経路で流れるために、当該電流に応じた電荷が保持容量３８に充電され、またこの充電に伴って駆動トランジスタ３２のソース電位Ｖｓが電源電位Ｖｉｎｉ１から時間の経過とともに徐々に上昇する。

そして、一定時間が経過し、駆動トランジスタ３２のゲート−ソース間（Ｎ１１−Ｎ１２間）の電位差Ｖｇｓが当該駆動トランジスタ３２の閾値電圧Ｖｔｈと等しくなったところで、駆動トランジスタ３２がカットオフし、駆動トランジスタ３２に電流が流れなくなるために、駆動トランジスタ３２のゲート−ソース間（Ｎ１１−Ｎ１２間）の電位差Ｖｇｓ、即ち閾値電圧Ｖｔｈが閾値補正用の電位として保持容量３７に保持される。

その後、時刻ｔ６で駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移し、スイッチングトランジスタ３４が非導通状態となる。この時刻ｔ５から時刻ｔ６までの期間が駆動トランジスタ３２の閾値電圧Ｖｔｈを検出して保持容量３８に保持する期間である。ここでは、この一定期間ｔ５−ｔ６をＶｔｈ補正期間と呼んでいる。

このＶｔｈ補正期間の経過後、時刻ｔ７で電位制御信号ＰＣが“Ｌ”レベルから“Ｈ”レベルに遷移することにより、スイッチングトランジスタ３７が導通状態となり、駆動トランジスタ３２のソースと有機ＥＬ素子３１のアノード電極とを電気的に接続する。このとき、保持容量３８の容量値Ｃｃｓと、電源配線と駆動トランジスタ３２のソースとの間で作成された容量値Ｃｓｕｂとの総和（Ｃｃｓ＋Ｃｓｕｂ）と、有機ＥＬ素子３１の寄生容量との容量結合によるカップリングで駆動トランジスタ３２のソース電位Ｖｓが下降するが、ここでは、総和（Ｃｃｓ＋Ｃｓｕｂ）が有機ＥＬ素子３１の寄生容量に対して十分大きいとし、駆動トランジスタ３２のソース電位Ｖｓの下降はないものとする。

その後、時刻ｔ８で第一補正用走査信号ＡＺ１が“Ｈ”レベルから“Ｌ”レベルに遷移し、スイッチングトランジスタ３５が非導通状態になる。ここで、スイッチングトランジスタ３７が導通状態になった後に、スイッチングトランジスタ３５が非導通状態になることが重要である。何故ならば、スイッチングトランジスタ３５が先に非導通状態になった場合、駆動トランジスタ３２のゲート（接続ノードＮ１２）がフローティングとなり、その後にスイッチングトランジスタ３７が導通すると、保持容量３８と有機ＥＬ素子３１の容量カップリングによって駆動トランジスタ３２のゲート電位Ｖｇが変動してしまうからである。

（書き込み期間）
その後、時刻ｔ９で書き込み信号ＷＳが“Ｌ”レベルから“Ｈ”レベルに遷移することで、書き込みトランジスタ３３によって入力信号電圧Ｖｓｉｇがサンプリングされ、画素内に書き込まれるために、駆動トランジスタ３２のゲート電位Ｖｇが入力信号電圧Ｖｓｉｇになる。この入力信号電圧Ｖｓｉｇは保持容量３８に保持される。

このとき、駆動トランジスタ３２のソース電位Ｖｓは、書き込みトランジスタ３３の導通時のゲート電位Ｖｇの振幅に対して保持容量３８と有機ＥＬ素子３１の容量カップリングによって上昇する。ここで、保持容量３８の容量値をＣｃｓ、有機ＥＬ素子３１の容量値をＣｏｌｅｄ、駆動トランジスタ３２のゲート電位Ｖｇの上昇分をΔＶｇとすると、駆動トランジスタ３２のソース電位Ｖｓの上昇分ΔＶｓは、
ΔＶｓ＝ΔＶｇ×｛Ｃｃｓ／（Ｃｏｌｅｄ＋Ｃｃｓ）｝ ……（１）
となる。

また、書き込みトランジスタ３３によって書き込まれた入力信号電圧Ｖｓｉｇは、保持容量３８に保持されている閾値電圧Ｖｔｈに足し込まれる形で当該保持容量３８に保持される。このとき、保持容量３８の保持電圧は、Ｖｓｉｇ−Ｖｉｎｉ１＋Ｖｔｈとなる。ここで、理解を容易にするために、Ｖｉｎｉ１＝０Ｖとすると、ゲート・ソース間電圧Ｖｇｓは、Ｖｓｉｇ＋Ｖｔｈとなる。

このように、保持容量３８にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、駆動トランジスタ３２の閾値電圧Ｖｔｈの画素ごとのバラツキや経時変化を補正することが可能になる。すなわち、信号電圧Ｖｓｉｇによる駆動トランジスタ３２の駆動の際に、当該駆動トランジスタ３２の閾値電圧Ｖｔｈが保持容量３８に保持した閾値電圧Ｖｔｈと相殺される、換言すれば、閾値電圧Ｖｔｈの補正が行われるために、画素ごとに閾値電圧Ｖｔｈにバラツキや経時変化があったとしても、駆動トランジスタ３２による有機ＥＬ素子３１の駆動に対する閾値電圧Ｖｔｈの影響をキャンセルすることができるために、閾値電圧Ｖｔｈにバラツキや経時変化の影響を受けることなく、有機ＥＬ素子３１の発光輝度を一定に保つことができることになる。

（移動度補正期間）
その後、書き込みトランジスタ３３が導通したまま、時刻ｔ９で駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移し、スイッチングトランジスタ３４が導通状態になることで、電源電位ＶＤＤから駆動トランジスタ３２への電流供給が開始される。なお、時刻ｔ８から時刻ｔ９までの期間が１水平期間（１Ｈ）となる。ここで、Ｖｉｎｉ１−Ｖｔｈ＜Ｖｔｈｅｌと設定しておくことにより、有機ＥＬ素子３１が逆バイアス状態におかれる。

有機ＥＬ素子３１が逆バイアス状態にあることで、当該有機ＥＬ素子３１はダイオード特性ではなく単純な容量特性を示すようになる。したがって、駆動トランジスタ３２に流れるドレイン・ソース間電流Ｉｄｓは、保持容量３８の容量値Ｃｓと有機ＥＬ素子３１の容量成分の容量値Ｃｏｌｅｄとを合成した容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）に書き込まれていく。この書き込みにより、駆動トランジスタ３２のソース電位Ｖｓが上昇する。

ソース電位Ｖｓの上昇分ΔＶｓは、保持容量３８に保持された駆動トランジスタ３２のゲート−ソース間の電位差Ｖｇｓから差し引かれるように、換言すれば、保持容量３８の充電電荷を放電するように作用することになるので、負帰還をかけられたことになる。すなわち、ソース電位Ｖｓの上昇分ΔＶｓは負帰還の帰還量となる。このとき、ゲート−ソース間の電位差Ｖｇｓは、Ｖｓｉｇ−ΔＶｓ＋Ｖｔｈとなる。

このように、駆動トランジスタ３２に流れる電流（ドレイン・ソース間電流Ｉｄｓ）を当該駆動トランジスタ３２のゲート入力（ゲート−ソース間の電位差）に負帰還することで、各画素の駆動トランジスタ３２のドレイン・ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち駆動トランジスタ３２の移動度μのバラツキを補正することが可能になる。

書き込み信号ＷＳのアクティブ期間（“Ｈ”レベル期間）と駆動信号ＤＳのアクティブ期間（“Ｌ”レベル期間）とがオーバーラップする期間Ｔ（ｔ９−ｔ１０）、即ち書き込みトランジスタ３３とスイッチングトランジスタ３４が共に導通状態となるオーバーラップ期間を移動度補正期間とする。

ここで、移動度μが高い駆動トランジスタと移動度μが低い駆動トランジスタとを考えた場合、この移動度補正期間Ｔに移動度μが高い駆動トランジスタは、移動度μが低い駆動トランジスタに対してソース電位Ｖｓが大きく上昇する。また、ソース電位Ｖｓが大きく上昇するほど、駆動トランジスタ３２のゲート−ソース間の電位差が小さくなり、電流が流れにくくなる。

つまり、移動度補正期間Ｔを調整することにより、移動度μの違う駆動トランジスタ３２で同じドレイン・ソース間電流Ｉｄｓを流すことができる。この移動度補正期間Ｔで決めた駆動トランジスタ３２のゲート−ソース間電位差Ｖｇｓを保持容量３８で維持して、当該ゲート−ソース間電位差Ｖｇｓに応じた電流（ドレイン・ソース間電流Ｉｄｓ）を駆動トランジスタ３２が有機ＥＬ素子３１に流すことによって当該有機ＥＬ素子３１が発光する。

（発光期間）
時刻ｔ１０で書き込み信号ＷＳが“Ｌ”レベルになり、書き込みトランジスタ３３が非導通状態になることで、移動度補正期間Ｔが終了し、発光期間に入る。この発光期間では駆動トランジスタ３２のソース電位Ｖｓは、有機ＥＬ素子３１の駆動電圧まで上昇する。ソース電位Ｖｓの上昇により、駆動トランジスタ３２のゲートがデータ線１８から切り離されてフローティング状態にあるために、保持容量３８を介してゲート電位Ｖｇも上昇する。

このとき、駆動トランジスタ３２のゲートの寄生容量をＣｇとすると、ゲート電位Ｖｇの上昇分ΔＶｇは次式（２）で表される。
ΔＶｇ＝ΔＶｓ×｛Ｃｃｓ／（Ｃｃｓ＋Ｃｇ）｝ ……（２）
その間、保持容量３８に保持されたゲート−ソース間電位差Ｖｇｓは、Ｖｓｉｇ−ΔＶｓ＋Ｖｔｈの値を維持する。

そして、駆動トランジスタ３２のソース電位Ｖｓの上昇に伴い、有機ＥＬ素子３１の逆バイアス状態が解消され、駆動トランジスタ３２から有機ＥＬ素子３１に対し次式（３）で与えられる一定のドレイン・ソース間電流Ｉｄｓが供給されるために、有機ＥＬ素子３１は実際に発光を開始する。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（３）
ここで、Ｖｔｈは駆動ＴＦＴ２０２の閾値電圧、μはキャリアの移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量、Ｖｇｓはゲート・ソース間電圧である。

このときのドレイン・ソース間電流Ｉｄｓ対ゲート−ソース間電位差Ｖｇｓの関係は、式（３）のＶｇｓにＶｓｉｇ−ΔＶｓ＋Ｖｔｈを代入することで、次式（４）で与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）²
＝ｋμ（Ｖｓｉｇ−ΔＶ）² ……（４）
上記の式（４）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。

この式（４）から明らかなように、駆動トランジスタ３２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ３２から有機ＥＬ素子３１に供給されるドレイン・ソース間電流Ｉｄｓは、駆動トランジスタ３２の閾値電圧Ｖｔｈに依存しないことが分かる。基本的に、ドレイン・ソース間電流Ｉｄｓは入力信号電圧Ｖｓｉｇによって決まる。換言すると、有機ＥＬ素子３１は、駆動トランジスタ３２の閾値電圧Ｖｔｈのバラツキや経時変化の影響を受けることなく、入力信号電圧Ｖｓｉｇに応じた輝度で発光する。

また、上記の式（４）から明らかなように、入力信号電圧Ｖｓｉｇは、ドレイン・ソース間電流Ｉｄｓの駆動トランジスタ３２のゲート入力への負帰還によって帰還量ΔＶｓで補正されている。この帰還量ΔＶｓは、式（４）の係数部に位置する移動度μの効果を打ち消すように作用する。したがって、ドレイン・ソース間電流Ｉｄｓは、実質的に、入力信号電圧Ｖｓｉｇのみに依存することになる。すなわち、有機ＥＬ素子３１は、駆動トランジスタ３２の閾値電圧Ｖｔｈのみならず、駆動トランジスタ３２の移動度μのバラツキや経時変化の影響を受けることなく、入力信号電圧Ｖｓｉｇに応じた輝度で発光する。その結果、スジや輝度ムラのない均一な画質を得ることができる。

ここで、電流駆動型の電気光学素子である有機ＥＬ素子３１を含む画素回路１１がマトリクス状に配置されてなるアクティブマトリクス型表示装置においては、有機ＥＬ素子３１の発光時間が長くなると、当該有機ＥＬ素子３１のＩ−Ｖ特性が変化してしまう。それがために、有機ＥＬ素子３１のアノード電極と駆動トランジスタ３２のソースとの接続ノードＮ１１の電位も変化する。

これに対して、本実施形態に係るアクティブマトリクス型有機ＥＬ表示装置では、駆動トランジスタ３２のゲート−ソース間電位差Ｖｇｓが一定値に保たれているために、有機ＥＬ素子３１に流れる電流は変化しない。したがって、有機ＥＬ素子３１のＩ−Ｖ特性が劣化したとしても、一定のドレイン・ソース間電流Ｉｄｓが有機ＥＬ素子３１に流れ続けるために、有機ＥＬ素子３１の発光輝度が変化することはない（有機ＥＬ素子３１の特性変動に対する補償機能）。

また、入力信号電圧Ｖｓｉｇが書き込まれる前に駆動トランジスタ３２の閾値電圧Ｖｔｈをあらかじめ保持容量３８に保持しておくことで、駆動トランジスタ３２の閾値電圧Ｖｔｈをキャンセル（補正）し、当該閾値電圧Ｖｔｈのバラツキや経時変化の影響を受けない一定のドレイン・ソース間電流Ｉｄｓを有機ＥＬ素子３１に流すことができるために、高画質の表示画像を得ることができる（駆動トランジスタ３２のＶｔｈ変動に対する補償機能）。

さらに、移動度補正期間ｔ９−ｔ１０において、ドレイン・ソース間電流Ｉｄｓを駆動トランジスタ３２のゲート入力へ負帰還し、その帰還量ΔＶｓによって入力信号電圧Ｖｓｉｇを補正することで、駆動トランジスタ３２のドレイン・ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消し、入力信号電圧Ｖｓｉｇのみに依存するドレイン・ソース間電流Ｉｄｓを有機ＥＬ素子３１に流すことができるため、駆動トランジスタ３２の移動度μのバラツキや経時変化に起因するスジや輝度ムラのない均一な画質の表示画像を得ることができる（駆動トランジスタ３２の移動度μに対する補償機能）。

このような各種補償機能を有することに加えて、本実施形態に係るアクティブマトリクス型有機ＥＬ表示装置では、有機ＥＬ素子３１と駆動トランジスタ３２との間にスイッチ素子であるスイッチングトランジスタ３７を接続し、当該スイッチングトランジスタ３７が少なくともＶｔｈ補正期間（一定期間ｔ５−ｔ６）、本例では時刻ｔ３から時刻ｔ７の期間に非導通状態となって有機ＥＬ素子３１と駆動トランジスタ３２との間の電気的接続を開放するようにしたことを特徴としている。

このスイッチングトランジスタ３７を設けたことによる作用効果について以下に説明する。

先ず、先述したように、Ｖｔｈ補正期間（一定期間ｔ５−ｔ６）において、駆動トランジスタ３２の閾値電圧Ｖｔｈを検出して保持容量３８に保持するための動作は、駆動トランジスタ３２のソース電位を上昇させることによって行われる。このとき、駆動トランジスタ３２のソース（接続ノードＮ１１）に接続されている容量成分の総合容量値が大きいと、ソース電位Ｖｓの上昇に対する時定数が大きくなるために当該ソース電位Ｖｓの上昇速度が遅くなる。すると、決められた期間内、即ちＶｔｈ補正期間内に駆動トランジスタ３２の閾値電圧Ｖｔｈを検出して保持容量３８に保持する動作を完了できなくなる。

これに対して、少なくともＶｔｈ補正期間でスイッチングトランジスタ３７が非導通状態となって有機ＥＬ素子３１と駆動トランジスタ３２との間の電気的接続を開放することにより、駆動トランジスタ３２のソース（接続ノードＮ１１）から有機ＥＬ素子３１の容量Ｃｏｌｅｄが切り離され、ソース電位Ｖｓの上昇に対する時定数を小さくすることができるために、駆動トランジスタ３２のソース電位Ｖｓの上昇速度を加速できる。

これにより、駆動トランジスタ３２の閾値電圧Ｖｔｈを検出して保持容量３８に保持するＶｔｈ補正動作（Ｖｔｈ検出動作）を高速化できるために、当該Ｖｔｈ補正動作をＶｔｈ補正期間内に確実に実行することができる。また、Ｖｔｈ補正動作を高速化できることにより、スイッチングトランジスタ３７を設けない場合に比べてＶｔｈ補正期間の短縮化を図ることができる。

このように、Ｖｔｈ補正期間を短くできることにより、その短縮分だけ発光期間を長く設定することができるために、発光期間を長く設定する前と同じ発光輝度で有機ＥＬ素子３１を発光させようとすると、入力信号電圧Ｖｓｉｇのレベルが、発光期間を長く設定する前のレベルよりも低くて済むことになる。これにより、入力信号電圧Ｖｓｉｇの振幅を小さくできるために、信号電圧Ｖｓｉｇを供給するデータ線駆動回路２４（図１参照）の消費電力を低減でき、もって表示装置全体の低消費電力化を図ることができる。

また、有機ＥＬ素子３１の逆バイアス動作時に、有機ＥＬ素子３１の膜厚のバラツキなどが原因となって有機ＥＬ素子３１の逆バイアスリーク量が画素間でばらつくと、有機ＥＬ素子３１を利用した逆バイアスによるスイッチング動作に画素間でバラツキが生じるために、表示画面内で輝度バラツキが発生してしまう。

例えば、Ｖｔｈ補正期間において、駆動トランジスタ３２のソースに有機ＥＬ素子３１のアノード電極が電気的に接続された状態では、駆動トランジスタ３２のソース電位Ｖｓよりも有機ＥＬ素子３１のカソード電位Ｖｃａｔ（電源電位ＶＳＳ）が高く、有機ＥＬ素子３１が逆バイアス状態となる。このときに、有機ＥＬ素子３１の逆バイアスによるリークが発生すると、当該リークによって駆動トランジスタ３２のソース電位Ｖｓが変動するために、保持容量３８に駆動トランジスタ３２の閾値電圧Ｖｔｈを正確に保持できないことになる。

これに対して、少なくともＶｔｈ補正期間でスイッチングトランジスタ３７が非導通状態となって有機ＥＬ素子３１と駆動トランジスタ３２との間の電気的接続を開放することにより、有機ＥＬ素子３１の逆バイアスによるリークが発生しなくなり、駆動トランジスタ３２のソース電位Ｖｓが固定された状態となるために、駆動トランジスタ３２の閾値電圧Ｖｔｈを検出して保持容量３８に保持するＶｔｈ補正動作を全ての画素において正確に実行できる。その結果、有機ＥＬ素子３１の逆バイアスによるリークに起因する動作バラツキをなくすことができるために、表示画面内の輝度バラツキをなくすことができる。

また、移動度補正期間Ｔにおいては、次のような理由により、スイッチングトランジスタ３７を導通状態にする。先ず、移動度補正期間Ｔは、先述したように、書き込み信号ＷＳのアクティブ期間（“Ｈ”レベル期間）と駆動信号ＤＳのアクティブ期間（“Ｌ”レベル期間）とのオーバーラップ期間（ｔ９−ｔ１０）である。

ここで、例えば書き込み信号ＷＳが“Ｈ”レベルから“Ｌ”レベルへ遷移するタイミングがずれた場合を考える。書き込み信号ＷＳの遷移タイミング（立ち下がりタイミング）がずれると、移動度補正期間Ｔが最適値からずれる。このとき、スイッチングトランジスタ３７が非導通状態にあり、駆動トランジスタ３２のソースに有機ＥＬ素子３１が接続されていない場合には、駆動トランジスタ３２のソース電位Ｖｓが主に保持容量３８の容量値Ｃｃｓで決まる時定数で高速に上昇することによって移動度補正動作が行われる。

一方、スイッチングトランジスタ３７が導通状態にあり、駆動トランジスタ３２のソースに有機ＥＬ素子３１が接続されている場合には、駆動トランジスタ３２のソース電位Ｖｓが主に保持容量３８の容量値Ｃｃｓと有機ＥＬ素子３１の容量値Ｃｏｌｅｄとで決まる時定数、即ち駆動トランジスタ３２のソースに有機ＥＬ素子３１が接続されていない場合よりも大きな時定数で低速に上昇することによって移動度補正動作が行われる。

このことから明らかなように、移動度補正期間Ｔでは、スイッチングトランジスタ３７を導通状態にすることで、移動度補正期間Ｔが最適値からずれたときのバラツキに対する移動度補正動作の感度を低くすることができる。すなわち、移動度補正期間Ｔが最適値からずれたとしても、そのバラツキの移動度補正動作に対する影響を最小限に抑えることができる。

以上説明した本実施形態に係るアクティブマトリクス型有機ＥＬ表示装置では、スイッチングトランジスタ３７を制御するに当たって、当該スイッチングトランジスタ３７のゲートに電位制御信号ＰＣを与える電位制御用走査回路２３を設けるとしたが、当該電位制御用走査回路２３と第一補正用走査回路２１とを兼用することができる。具体的には、電位制御用走査回路２３で電位制御信号ＰＣを生成し、当該電位制御信号ＰＣの極性を反転しかつ遅延して第一補正用走査信号ＡＺ１として用いるようにする。

図３のタイミング波形図では、第一補正用走査信号ＡＺ１の“Ｌ”レベルから“Ｈ”レベルへの遷移タイミングと電位制御信号ＰＣの“Ｈ”レベルから“Ｌ”レベルへの遷移タイミングとが同タイミングとなっている。これに対して、電位制御信号ＰＣの極性を反転しかつ遅延して第一補正用走査信号ＡＺ１とすることで、第一補正用走査信号ＡＺ１の遷移タイミングより電位制御信号ＰＣの遷移タイミングの方が早くなる。

ただし、このようなタイミング関係になったとしても、画素回路１１の先述した回路動作を行う上で何ら問題となることはない。重要なのは、電位制御信号ＰＣが“Ｌ”レベルから“Ｈ”レベルへ遷移した後に、第一補正用走査信号ＡＺ１が“Ｈ”レベルから“Ｌ”レベルへ遷移するタイミング関係である。その理由は先述した通りである。

このように、電位制御用走査回路２３と第一補正用走査回路２１とを兼用することにより、走査系に関して従来と同じ数の走査回路で済むために、画素アレイ部１２の周辺駆動回路の回路規模を大きくすることなく、所期の目的、即ち駆動トランジスタ３２の閾値電圧Ｖｔｈを検出して保持容量３８に保持するＶｔｈ補正動作を短時間で確実に実行するという目的を達成することができる。

なお、本発明が適用される有機ＥＬ表示装置の画素回路（画素）としては、図１に示した画素回路１１の回路例に限られるものではなく、有機ＥＬ素子３１に加えて、少なくとも、有機ＥＬ素子３１を駆動する駆動トランジスタ３２と、入力信号電圧Ｖｓｉｇをサンプリングして書き込む書き込みトランジスタ３３と、駆動トランジスタ３２のゲートとソースとの間に接続され、書き込みトランジスタ３３によって書き込まれる入力信号電圧Ｖｓｉｇを保持する保持容量３７とを含む回路構成の画素回路であれば、本発明の適用対象となる。

また、上記実施形態では、画素回路１１の電気光学素子として、有機ＥＬ素子３１を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。

本発明の一実施形態に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。 駆動トランジスタのドレイン・ソース間電圧Ｖｄｓ−ドレイン・ソース間電流Ｉｄｓの特性図である。 アクティブマトリクス型有機ＥＬ表示装置の回路動作を説明するためのタイミング波形図である。

符号の説明

１１…画素回路（画素）、１２…画素アレイ部、１３…走査線、１４…駆動線、１５…第一補正用走査線、１６…第二補正用走査線、１７…電位制御線、１８…データ線（信号線）、１９…書き込み走査回路、２０…駆動走査回路、２１…第一補正用走査回路、２２…第二補正用走査回路、２３…電位制御用走査回路、２４…データ線駆動回路、３１…有機ＥＬ素子、３２…駆動トランジスタ、３３…書き込みトランジスタ、３４，３５，３６，３７…スイッチングトランジスタ、３８…保持容量

Claims (4)

1. 電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、入力信号電圧をサンプリングして画素内に書き込む書き込みトランジスタと、前記駆動トランジスタのゲートとソースとの間に接続され、前記書き込みトランジスタによって書き込まれた前記入力信号電圧を保持する保持容量とを有する画素回路が複数配置されてなり、
   前記駆動トランジスタによる前記電気光学素子の駆動に対して当該駆動トランジスタの閾値電圧が影響を及ぼさないようにするために、前記電気光学素子を駆動する前の第１の補正期間に、前記駆動トランジスタの閾値電圧を検出して前記保持容量に保持する動作を行う表示装置であって、
   前記画素回路は、前記電気光学素子と前記駆動トランジスタとの間に接続され、少なくとも前記第１の補正期間に非導通状態となるスイッチ素子を有する
   ことを特徴とする表示装置。
2. 前記スイッチ素子は、前記書き込みトランジスタによって前記入力信号電圧が書き込まれている状態で前記電気光学素子が発光する前に前記駆動トランジスタのドレイン・ソース間電流の移動度に対する依存性を打ち消す第２の補正期間に導通状態となる
   ことを特徴とする請求項１記載の表示装置。
3. 電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、入力信号電圧をサンプリングして画素内に書き込む書き込みトランジスタと、前記駆動トランジスタのゲートとソースとの間に接続され、前記書き込みトランジスタによって書き込まれた前記入力信号電圧を保持する保持容量とを有する画素回路が複数配置されてなり、
   前記駆動トランジスタによる前記電気光学素子の駆動に対して当該駆動トランジスタの閾値電圧が影響を及ぼさないようにするために、前記電気光学素子を駆動する前の第１の補正期間に、前記駆動トランジスタの閾値電圧を検出して前記保持容量に保持する動作を行う表示装置の駆動方法であって、
   少なくとも前記第１の補正期間に前記電気光学素子と前記駆動トランジスタとの間の電気的接続を開放する
   ことを特徴とする表示装置の駆動方法。
4. 前記書き込みトランジスタによって前記入力信号電圧が書き込まれている状態で前記電気光学素子が発光する前に前記駆動トランジスタのドレイン・ソース間電流の移動度に対する依存性を打ち消す第２の補正期間に、前記電気光学素子と前記駆動トランジスタとを電気的に接続する
   ことを特徴とする請求項３記載の表示装置の駆動方法。
   

Images