JP2014160203A - 表示装置およびその駆動方法、並びに電子機器 - Google Patents

Abstract

【課題】画面の信頼性を確保する。
【解決手段】電気光学素子と、電気光学素子を駆動する駆動トランジスタと、信号線と駆動トランジスタのゲート電極との間に接続され、複数のトランジスタ素子が直列接続されて構成される書込みトランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、画素アレイ部の各画素を駆動する駆動回路部とを備える表示装置において、書込みトランジスタによる信号書込み終了後に、書込みトランジスタを構成する複数のトランジスタ素子の中間ノードの電位が、信号線の電位と駆動トランジスタのゲート電極の電位との間の中間電位とされる。本技術は、例えば有機EL表示装置に適用することができる。
【選択図】図２

Description

本技術は、表示装置およびその駆動方法、並びに電子機器に関し、特に、画面の信頼性を確保することができるようにする表示装置およびその駆動方法、並びに電子機器に関する。

従来、フラットパネル型の表示装置として、有機EL（Electro-Luminescence）表示装置、液晶表示装置（LCD：Liquid Crystal Display）、プラズマ表示装置（PDP：Plasma Display Panel）等が広く知られている。

有機EL表示装置の中には、酸化物半導体を用いたトランジスタを備える画素回路において、駆動トランジスタや書込みトランジスタを、２以上のトランジスタ素子が直列接続されたマルチゲート構造としたものがある。（例えば、特許文献１参照）。

酸化物半導体を用いた画素回路にマルチゲート構造のトランジスタを用いることで、シングルゲート構造と同等のチャネル幅およびチャネル長の電流供給能力を持たせる場合に、酸素抜けが生じる領域を狭めて、チャネル材料からの酸素抜けを低減させることができる。また、マルチゲート構造のトランジスタを用いた画素回路においては、シングルゲート構造のトランジスタを用いた画素回路において生じる恐れのある、閾値補正や移動度補正の際の不適正な画素動作を解消することができる。

特開２０１０−２６６４９０号公報

しかしながら、書込みトランジスタをマルチゲート構造、例えば、２つのトランジスタ素子が直列接続されたダブルゲート構造とした場合、特に発光期間においては、書込みトランジスタを構成するトランジスタ素子のうちの駆動トランジスタ側のトランジスタ素子に大きな逆バイアスがかかってしまう。これにより、そのトランジスタ素子の閾値電圧がデプレッション側にシフトして（小さくなって）、本来オフとなるゲート電圧であってもオンとなってしまい、結果として、画面の信頼性が損なわれてしまう可能性があった。

本技術は、このような状況に鑑みてなされたものであり、画面の信頼性を確保することができるようにするものである。

本技術の一側面の表示装置は、電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続され、複数のトランジスタ素子が直列接続されて構成される書込みトランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、前記画素アレイ部の各画素を駆動する駆動回路部とを備え、前記書込みトランジスタによる信号書込み終了以降に、前記書込みトランジスタを構成する前記複数のトランジスタ素子の中間ノードの電位が、前記信号線の電位と前記駆動トランジスタのゲート電極の電位との間の中間電位とされる。

前記画素には、前記書込みトランジスタの前記中間ノードに前記中間電位を書込むスイッチを設け、前記駆動回路部には、前記書込みトランジスタによる信号書込み終了以降に、前記スイッチをオンさせることができる。

前記画素には、前記駆動トランジスタによる前記電気光学素子の駆動電流の供給を制御するスイッチングトランジスタをさらに設け、前記駆動回路部には、前記スイッチングトランジスタがオンするタイミングと同時に、前記スイッチをオンさせることができる。

前記中間電位は、少なくとも、前記電気光学素子の発光時の前記駆動トランジスタのゲート電極の電位より低くなるようにすることができる。

前記中間電位は、少なくとも、前記書込みトランジスタがオフ時の前記書込みトランジスタの走査線の電位から、前記書込みトランジスタを構成する前記複数のトランジスタ素子のうちの前記中間ノードより前記信号線側のトランジスタ素子の閾値電圧を減じた電位より高くなるようにすることができる。

前記中間ノードは、前記書込みトランジスタを構成する前記複数のトランジスタ素子のうちの最も前記駆動トランジスタ側のトランジスタ素子と、他のトランジスタ素子との接続点とすることができる。

本技術の一側面の表示装置の駆動方法は、電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続され、複数のトランジスタ素子が直列接続されて構成される書込みトランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、前記画素アレイ部の各画素を駆動する駆動回路部とを備える表示装置の駆動方法であって、前記書込みトランジスタによる信号書込み終了以降に、前記書込みトランジスタを構成する前記複数のトランジスタ素子の中間ノードの電位を、前記信号線の電位と前記駆動トランジスタのゲート電極の電位との間の中間電位とするステップを含む。

本技術の一側面の電子機器は、電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続され、複数のトランジスタ素子が直列接続されて構成される書込みトランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、前記画素アレイ部の各画素を駆動する駆動回路部とを備え、前記書込みトランジスタによる信号書込み終了以降に、前記書込みトランジスタを構成する前記複数のトランジスタ素子の中間ノードの電位が、前記信号線の電位と前記駆動トランジスタのゲート電極の電位との間の中間電位とされる表示装置を備える。

本技術の一側面においては、書込みトランジスタによる信号書込み終了以降に、書込みトランジスタを構成する複数のトランジスタ素子の中間ノードの電位が、信号線の電位と駆動トランジスタのゲート電極の電位との間の中間電位とされる。

本技術の一側面によれば、画面の信頼性を確保することが可能となる。

本技術を適用したアクティブマトリクス型表示装置の一実施の形態を示すブロック図である。 画素回路の構成例を示す図である。 画素回路の動作について説明するタイミングチャートである。 駆動トランジスタの移動度のばらつきについて説明する図である。 中間ノードの電位の制御について説明するタイミングチャートである。 中間ノードの電位の制御について説明するタイミングチャートである。 画素回路の他の構成例を示す図である。 中間ノードの電位の制御について説明するタイミングチャートである。 本技術を適用したテレビジョン受像機の外観を示す図である。 本技術を適用したデジタルカメラの外観を示す図である。 本技術を適用したノート型パーソナルコンピュータの外観を示す図である。 本技術を適用したデジタルビデオカメラの外観を示す図である。 本技術を適用した多機能携帯電話機の外観を示す図である。

以下、本技術の実施の形態について図を参照して説明する。

[表示装置の構成例]
図１は、本技術を適用したアクティブマトリクス型表示装置の一実施の形態を示すブロック図である。

アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、その電気光学素子と同じ画素内に設けられた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、例えば薄膜トランジスタ（TFT：Thin Film Transistor）が用いられる。

ここでは、一例として、電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子を、画素（画素回路）の発光素子として用いるアクティブマトリクス型有機EL表示装置の構成について説明する。

図１に示されるように、本技術を適用した有機EL表示装置１は、画素アレイ部１１、ライトスキャナ１２、ドライブスキャナ１３、水平セレクタ１４、およびゲートドライバ１５から構成される。

画素アレイ部１１は、有機EL素子を含む複数の画素３０が行列状に２次元配置されてなり、ライトスキャナ１２乃至第２のスキャナ１６は、画素アレイ部１１の各画素３０を駆動する駆動回路部として機能する。

ここで、有機EL表示装置１がカラー表示対応の場合、カラー画像を形成する単位となる１つの画素（単位画素）は複数の副画素（サブピクセル）から構成され、この副画素それぞれが図１の画素３０に相当する。具体的には、カラー表示対応の表示装置において、１つの画素は、例えば、赤色（Ｒ：Red）光を発光する副画素、緑色（Ｇ：Green）光を発光する副画素、青色（Ｂ：Blue）光を発光する副画素の３つの副画素から構成される。

ただし、１つの画素としては、RGB３色の副画素の組み合わせに限られるものではなく、３色の副画素にさらに１色または複数色の副画素を加えて１つの画素を構成することも可能である。具体的には、輝度向上のために白色（Ｗ：White）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成することも可能である。

画素アレイ部１１においては、ｍ行ｎ列の画素３０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１−１乃至３１−ｍと電源供給線３２−１乃至３２−ｍとが、画素行毎に配線されている。さらに、ｍ行ｎ列の画素３０の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線３３−１乃至３３−ｎが画素列毎に配線されている。

走査線３１−１乃至３１−ｍは、ライトスキャナ１２の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１乃至３２−ｍは、ドライブスキャナ１３の対応する行の出力端にそれぞれ接続されている。信号線３３−１乃至３３−ｎは、水平セレクタ１４の対応する列の出力端にそれぞれ接続されている。

また、画素アレイ部１１においては、ｍ行ｎ列の画素３０の配列に対して、行方向に沿って走査線３４−１乃至３４−ｍが、画素行毎に配線されている。

走査線３４−１乃至３４−ｍは、ゲートドライバ１５の対応する行の出力端にそれぞれ接続されている。

画素アレイ部１１は、通常、ガラス基板等の透明絶縁基板上に形成される。これにより、有機EL表示装置１は、平面型（フラット型）のパネル構造となる。画素アレイ部１１の各画素３０の画素回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、ライトスキャナ１２、ドライブスキャナ１３、水平セレクタ１４、およびゲートドライバ１５についても、画素アレイ部１１を形成する表示パネル（基板）上に実装することができる。

ライトスキャナ１２は、クロックパルスに同期してスタートパルスを順にシフト（転送）するシフトレジスタ回路等によって構成されている。ライトスキャナ１２は、画素アレイ部１１の各画素３０への映像信号の信号電圧の書込みに際して、走査線３１−１乃至３１−ｍ（以下、単に走査線３１という）に対して書込み走査信号WS1乃至WSm（以下、単に書込み走査信号WSという）を順次供給することによって画素アレイ部１１の各画素３０を行単位で順番に走査（線順次走査）する。

ドライブスキャナ１３は、クロックパルスに同期してスタートパルスを順にシフトするシフトレジスタ回路等によって構成されている。ドライブスキャナ１３は、ライトスキャナ１２による線順次走査に同期して、第１電源電位Vccと、第１電源電位Vccよりも低い第２電源電位Viniとで切替え可能な電源電位DS1乃至DSm（以下、単に電源電位DSという）を電源供給線３２−１乃至３２−ｍ（以下、単に電源供給線３２という）に供給する。この電源電位DSのVcc／Viniの切替えによって、画素３０の発光／非発光の制御が行われる。

水平セレクタ１４は、図示せぬ信号供給源から供給される輝度情報に応じた映像信号の信号電圧Vsigと基準電圧Vofsとを選択的に出力する。ここで、基準電圧Vofsは、映像信号の信号電圧Vsigの基準となる電位（例えば、映像信号の黒レベルに相当する電位）であり、後述する閾値補正処理の際に用いられる。

水平セレクタ１４から出力される信号電圧Vsig／基準電圧Vofsは、信号線３３−１乃至３３−ｎ（以下、単に信号線３３という）を介して画素アレイ部１１の各画素３０に対して、ライトスキャナ１２による走査によって選択された画素行の単位で書込まれる。すなわち、水平セレクタ１４は、信号電圧Vsigを行単位で書込む線順次書込みの駆動形態をとっている。

ゲートドライバ１５は、走査線３４−１乃至３４−ｍ（以下、単に走査線３４という）に対して走査信号WSmid1乃至WSmidm（以下、単に走査信号WSmidという）を順次供給することによって画素アレイ部１１の各画素３０を行単位で順番に走査（線順次走査）する。

[画素回路の構成例]
図２は、画素（画素回路）３０の具体的な構成例を示している。画素３０の発光部は、電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子５１からなる。

図２に示されるように、画素３０は、有機EL素子５１と、有機EL素子５１に電流を流すことによって有機EL素子５１を駆動する駆動回路とによって構成される。

有機EL素子５１は、全ての画素３０に対して共通に配線（いわゆるベタ配線）された共通電源供給線にカソード電極が接続されている。

有機EL素子５１を駆動する駆動回路は、駆動トランジスタ５２、書込みトランジスタ５３、保持容量５４、補助容量５５、およびスイッチングトランジスタ５６から構成される。駆動トランジスタ５２、書込みトランジスタ５３、およびスイッチングトランジスタ５６としては、Ｎチャネル型のTFTが用いられる。なお、ここでの各トランジスタの導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。さらに、以下で説明するトランジスタや保持容量、有機EL素子等の結線関係についても、この形態に限られるものではない。

駆動トランジスタ５２は、一方の電極（ソース／ドレイン電極）が有機EL素子５１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線３２に接続されている。

書込みトランジスタ５３は、２つのトランジスタ素子５３−１，５３−２が直列接続されて構成される、いわゆるダブルゲート構造をとっている。トランジスタ素子５３−１は、一方の電極（ソース／ドレイン電極）が信号線３３に接続され、他方の電極（ソース／ドレイン電極）がトランジスタ素子５３−２の一方の電極（ソース／ドレイン電極）に接続されている。トランジスタ素子５３−２は、他方の電極（ソース／ドレイン電極）が駆動トランジスタ５２のゲート電極に接続されている。また、書込みトランジスタ５３のゲート電極は、走査線３１に接続されている。

なお、書込みトランジスタ５３において、トランジスタ素子５３−１とトランジスタ素子５３−２との接続点を、以下、中間ノードＮという。

保持容量５４は、一方の電極が駆動トランジスタ５２のゲート電極に接続され、他方の電極が駆動トランジスタ５２の他方の電極、および、有機EL素子５１のアノード電極に接続されている。

補助容量５５は、一方の電極が有機EL素子５１のアノード電極に、他方の電極が共通電源供給線にそれぞれ接続されている。補助容量５５は、有機EL素子５１の等価容量の容量不足分を補うべくその等価容量の補助となって、保持容量５４に対する映像信号の書込みゲインを高めるために設けられている。

なお、図２においては、補助容量５５の他方の電極が共通電源供給線に接続されるようにしているが、他方の電極の接続先としては、共通電源供給線に限られるものではなく、固定電位のノードであればよい。補助容量５５の他方の電極を固定電位のノードに接続することで、有機EL素子５１の容量不足分を補い、保持容量５４に対する映像信号の書込みゲインを高めることができるようになる。

スイッチングトランジスタ５６は、一方の電極（ソース／ドレイン電極）が書込みトランジスタ５３の中間ノードＮに接続され、他方の電極（ソース／ドレイン電極）が、所定電位Vmidに接続されている。また、スイッチングトランジスタ５６のゲート電極は、走査線３４に接続されている。

駆動トランジスタ５２、書込みトランジスタ５３（トランジスタ素子５３−１，５３−２）、およびスイッチングトランジスタ５６において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線をいい、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線をいう。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

[画素回路の動作]
次に、図３のタイミングチャートを参照して、有機EL表示装置１の画素回路３０の動作について説明する。

図３のタイミングチャートには、電源供給線３２の電位（電源電位）DS、走査線３１の電位（書込み走査信号）WS、信号線３３の電位（Vsig／Vofs）、並びに、図２の画素回路３０におけるＡ点（駆動トランジスタ５２のゲート電位）およびＢ点（駆動トランジスタ５２のソース電位）それぞれの変化が示されている。

図３において、時刻t0以前は、前の表示フレーム（前フレーム）における有機EL素子５１の発光期間となる。前フレームの発光期間では、電源供給線３２の電位DSが第１電源電位（以下、高電位という）Vccにあり、また、書込みトランジスタ５３が非導通状態にある。

ここで、駆動トランジスタ５２は、飽和領域で動作するように設計されている。これにより、駆動トランジスタ５２のゲート−ソース間電圧Vgsに応じた駆動電流（ドレイン−ソース間電流）Idsが、電源供給線３２から駆動トランジスタ５２を通して有機EL素子５１に供給される。そして、有機EL素子５１は、駆動電流Idsの電流値に応じた輝度で発光する。

時刻t0になると、線順次走査の新しい表示フレーム（現フレーム）に入る。駆動トランジスタ５２の閾値電圧をVthとすると、電源供給線３２の電位DSが、高電位Vccから、信号線３３の基準電圧Vofsに対してVofs−Vthよりも十分に低い第２電源電位（以下、低電位という）Viniに切替わる。

ここで、有機EL素子５１の閾値電圧をVthel、共通電源供給線の電位（カソード電位）をVcathとする。このとき、低電位Viniを、Vini＜Vthel＋Vcathとすると、Ｂ点の電位が低電位Viniに略等しくなるため、有機EL素子５１は逆バイアス状態となって消光する。

時刻t1において、信号線３３の電位が信号電圧Vsigから基準電圧Vofsとされ、時刻t2において、走査線３１の電位WSが低電位側から高電位側に遷移することで、書込みトランジスタ５３が導通状態となる。このとき、水平セレクタ１４から信号線３３に対して基準電圧Vofsが供給されている状態にあるため、Ａ点の電位が基準電圧Vofsになる。また、Ｂ点の電位は、基準電圧Vofsよりも十分に低い電位、すなわち低電位Viniにある。

またこのとき、駆動トランジスタ５２のゲート−ソース間電圧VgsはVofs−Viniとなる。ここで、Vofs−Viniが駆動トランジスタ５２の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないため、Vofs−Vini＞Vthとなる関係に設定する必要がある。

このように、Ａ点の電位を基準電圧Vofsに固定し、かつ、Ｂ点の電位を低電位Viniに固定して初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。

時刻t3において、電源供給線３２の電位DSが低電位Viniから高電位Vccに切替わると、Ａ点の電位が基準電圧Vofsに保たれた状態で閾値補正処理が開始される。すなわち、Ａ点の電位から駆動トランジスタ５２の閾値電圧Vthを減じた電位に向けてＢ点の電位が上昇を開始する。

この閾値補正処理が進むと、やがて駆動トランジスタ５２のゲート−ソース間電圧Vgsが駆動トランジスタ５２の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量５４に保持される。

なお、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量５４側に流れ、有機EL素子５１側には流れないようにするために、有機EL素子５１がカットオフ状態となるように、共通電源供給線の電位Vcathを設定しておくこととする。

時刻t4において、走査線３１の電位WSが低電位側に遷移することで、書込みトランジスタ５３が非導通状態となる。このとき、駆動トランジスタ５２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかしながら、ゲート−ソース間電圧Vgsが駆動トランジスタ５２の閾値電圧Vthに等しいために、駆動トランジスタ５２はカットオフ状態にある。したがって、駆動トランジスタ５２に駆動電流Idsは流れない。

時刻t5において、信号線３３の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切替わる。続いて、時刻t6において、走査線３１の電位WSが高電位側に遷移することで、書込みトランジスタ５３は、導通状態となって映像信号の信号電圧Vsigをサンプリングして画素３０内に書込む。

この書込みトランジスタ５３による信号電圧Vsigの書込みにより、Ａ点の電位が信号電圧Vsigになる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ５２の駆動の際に、駆動トランジスタ５２の閾値電圧Vthが、保持容量５４に保持された閾値電圧Vthに相当する電圧と相殺される。

このとき、有機EL素子５１は、カットオフ状態（ハイインピーダンス状態）にある。したがって、映像信号の信号電圧Vsigに応じて電源供給線３２から駆動トランジスタ５２に流れる駆動電流Idsは、有機EL素子５１の等価容量および補助容量５５に流れ込む。これにより、有機EL素子５１の等価容量および補助容量５５の充電が開始される。

有機EL素子５１の等価容量および補助容量５５が充電されることにより、Ｂ点の電位が時間の経過とともに上昇していく。このときすでに、駆動トランジスタ５２の閾値電圧Vthの画素毎のばらつきがキャンセルされており、駆動トランジスタ５２の駆動電流Idsは、駆動トランジスタ５２の移動度μに依存したものとなる。なお、駆動トランジスタ５２の移動度μは、駆動トランジスタ５２のチャネルを構成する半導体薄膜の移動度である。

ここで、映像信号の信号電圧Vsigに対する保持容量５４の保持電圧（駆動トランジスタ５２のゲート−ソース間電圧）Vgsの比率、すなわち書込みゲインが１（理想値）であると仮定する。すると、Ｂ点の電位がVofs−Vth＋ΔVの電位まで上昇することで、駆動トランジスタ５２のゲート−ソース間電圧VgsはVsig−Vofs＋Vth−ΔVとなる。

すなわち、Ｂ点の電位の上昇分ΔVは、保持容量５４に保持された電圧（Vsig−Vofs＋Vth）から差し引かれるように、すなわち、保持容量５４の充電電荷を放電するように作用する。言い換えると、Ｂ点の電位の上昇分ΔVは、保持容量５４に対して負帰還がかけられたことになる。したがって、Ｂ点の電位の上昇分ΔVは負帰還の帰還量となる。

このように、駆動トランジスタ５２に流れる駆動電流Idsに応じた帰還量ΔVでゲート−ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ５２の駆動電流Idsの移動度μに対する依存性を打ち消すことができる。この処理が、駆動トランジスタ５２の移動度μの画素毎のばらつきを補正する移動度補正処理である。

[移動度補正の原理]
ここで、図４を参照して、駆動トランジスタ５２の移動度補正の原理について説明する。

図４には、駆動トランジスタ５２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ５２の移動度μが相対的に小さい画素Ｂとを比較した状態での特性カーブが示されている。駆動トランジスタ５２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂとで移動度μにばらつきがある状態で、駆動トランジスタ５２のゲート電極に対して、例えば両画素Ａ，Ｂに同レベルの信号振幅Vin（＝Vsig−Vofs）を書込んだ場合を考える。この場合、何ら移動度μの補正が行われないと、移動度μの大きい画素Ａに流れる駆動電流Ids1’と移動度μの小さい画素Ｂに流れる駆動電流Ids2’との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因して駆動電流Idsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。

ここで、移動度μが大きいと駆動電流Idsが大きくなることが知られている。したがって、負帰還における帰還量ΔVは移動度μが大きくなる程大きくなる。図４に示されるように、移動度μの大きな画素Ａの帰還量ΔV1は、移動度の小さな画素Ｂの帰還量ΔV2に比べて大きい。

そこで、移動度補正処理によって駆動トランジスタ５２の駆動電流Idsに応じた帰還量ΔVでゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔV1の補正をかけると、駆動電流IdsはIds1’からIds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔV2は小さいために、駆動電流IdsはIds2’からIds2までの下降となり、それ程大きく下降しない。その結果、画素Ａの駆動電流Ids1と画素Ｂの駆動電流Ids2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正されるようになる。

図３のタイミングチャートに戻り、時刻t7において、走査線３１の電位WSが低電位側に遷移することで、書込みトランジスタ５３が非導通状態となる。これにより、駆動トランジスタ５２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。

ここで、駆動トランジスタ５２のゲート電極がフローティング状態にあるときは、駆動トランジスタ５２のゲート−ソース間に保持容量５４が接続されていることにより、Ｂ点の電位（駆動トランジスタ５２のソース電位）の変動に連動してＡ点の電位（駆動トランジスタ５２のゲート電位）も変動する。

このように、駆動トランジスタ５２のゲート電位がソース電位の変動に連動して変動する動作が、言い換えると、保持容量５４に保持されたゲート−ソース間電圧Vgsを保ったまま、駆動トランジスタ５２のゲート電位およびソース電位が上昇する動作が、いわゆるブートストラップ動作である。

駆動トランジスタ５２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ５２の駆動電流Idsが有機EL素子５１に流れ始めることにより、有機EL素子５１のアノード電位が上昇する。

そして、有機EL素子５１のアノード電位がVthel＋Vcathを越えると、有機EL素子５１に駆動電流が流れ始め、有機EL素子５１が発光を開始する。また、有機EL素子５１のアノード電位の上昇は、駆動トランジスタ５２のソース電位、すなわちＢ点の電位の上昇に他ならない。そして、Ｂ点の電位が上昇すると、保持容量５４のブートストラップ動作により、Ａ点の電位も連動して上昇する。

このとき、ブートストラップゲインが１（理想値）であると仮定した場合、Ａ点の電位の上昇量はＢ点の電位の上昇量に等しくなる。したがって、発光期間中、駆動トランジスタ５２のゲート−ソース間電圧Vgsは、Vsig−Vofs＋Vth−ΔVで一定に保持される。そして、時刻t8で信号線３３の電位が映像信号の信号電圧Vsigから基準電圧Vofsに切替わる。

上述した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み（信号書込み）、および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻t6乃至t7の期間において並行して実行される。

[分割閾値補正]
なお、以上においては、閾値補正処理を１回だけ実行する回路動作について説明したが、この回路動作は一例に過ぎず、この回路動作に限られるものではない。例えば、閾値補正処理を移動度補正および信号書込み処理とともに行う１Ｈ期間に加えて、１Ｈ期間に先行する複数の水平走査期間にわたって分割して閾値補正処理を複数回実行する、いわゆる分割閾値補正を行う回路動作とすることも可能である。

この分割閾値補正の回路動作によれば、高精細化に伴う多画素化によって１水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間にわたって十分な時間を確保することができる。したがって、１水平走査期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行することが可能となる。

[中間ノードの電位の制御]
ところで、画素３０においては、走査信号WSmidによって書込みトランジスタ５３の中間ノードＮの電位が制御される。具体的には、走査信号WSmidに応じてスイッチングトランジスタ５６がオンすることで、書込みトランジスタ５３の中間ノードＮの電位が、所定電位Vmidとされる。この所定電位Vmidは、信号線３３の電位と駆動トランジスタ５２のゲート電極の電位との間の電位、例えば、信号線３３の電位と駆動トランジスタ５２のゲート電極の電位の略中間の電位とされる。以下、この所定電位Vmidを中間電位Vmidという。

ここで、図５のタイミングチャートを参照して、走査信号WSmidによって書込みトランジスタ５３の中間ノードＮの電位を制御する動作例について説明する。

図５のタイミングチャートには、電源供給線３２の電位DS、走査線３１の電位WS、および走査線３４の走査信号WSmidそれぞれの変化が示されている。

なお、図５のタイミングチャートにおいて、電源供給線３２の電位DSおよび走査線３１の電位WSの変化は、図３のタイミングチャートにおける変化と同一である。また、図示はしないが、信号線３３の電位（Vsig／Vofs）の変化も、図３のタイミングチャートにおける変化と同一である。すなわち、図５のタイミングチャートに示されるように、時刻t11乃至t13の期間において閾値補正準備の処理が行われ、時刻t13乃至t14の期間において閾値補正の処理が行われ、時刻t15乃至t16の期間において信号書込みおよび移動度補正の各処理が行われ、時刻t16以降は発光期間とされる。

図５に示されるように、前フレームにおける発光期間において、走査線３４の走査信号WSmidが高電位から低電位に遷移することで、スイッチングトランジスタ５６は非導通状態となる。この状態は、閾値補正準備、閾値補正、信号書込みおよび移動度補正の各処理が行われている間、継続される。

そして、時刻t16以降の発光期間において、走査線３４の走査信号WSmidが低電位から高電位に遷移することで、スイッチングトランジスタ５６が導通状態となる。すなわち、ゲートドライバ１５は、有機EL素子５１の発光時に、スイッチングトランジスタ５６をオンする。これにより、書込みトランジスタ５３の中間ノードＮの電位は中間電位Vmidとなる。

図３のタイミングチャートを参照して説明したように、発光期間では、駆動トランジスタ５２のゲート電位（図２のＡ点の電位）は高い電位になる一方、信号線３３の電位は信号電圧Vsigから基準電圧Vofsに下がる。ここで、書込みトランジスタ５３がオフ時の走査線３１の電位（低電位側の電位）をWS_L、トランジスタ素子５３−１の閾値電圧をVthとすると、このときの書込みトランジスタ５３の中間ノードＮの電位はWS_L−Vthとなる。この電位は、発光期間における駆動トランジスタ５２のゲート電位と比較して十分低いため、書込みトランジスタ５３、特に、駆動トランジスタ５２側のトランジスタ素子５３−２には、大きな逆バイアスがかかってしまう。

そこで、本技術においては、有機EL素子５１の発光期間において、スイッチングトランジスタ５６をオンすることで、書込みトランジスタ５３の中間ノードＮの電位を中間電位Vmidとするようにする。ここで、中間電位Vmidは、少なくとも、有機EL素子５１の発光時（例えば白発光時）の駆動トランジスタ５２のゲート電位より低く、上述したWS_L−Vthより高い電位とされる。これにより、トランジスタ素子５３−２にかかる逆バイアスを小さくすることができる。

なお、図５のタイミングチャートにおいては、有機EL素子５１の発光開始後に、スイッチングトランジスタ５６をオンし、有機EL素子５１の発光終了前に、スイッチングトランジスタ５６をオフするようにしたが、少なくとも、書込みトランジスタ５３による信号書込み終了以降に、スイッチングトランジスタ５６がオンされ、閾値補正準備期間における書込みトランジスタ５３がオンするまでに、スイッチングトランジスタ５６がオフされればよい。したがって、図６に示されるように、書込みトランジスタ５３による信号書込み終了時（時刻t16）に、スイッチングトランジスタ５６をオンし、閾値補正準備期間における書込みトランジスタ５３のオン時（時刻t12）に、スイッチングトランジスタ５６をオフするようにしてもよい。

以上の動作によれば、書込みトランジスタ５３による信号書込み終了以降に、スイッチングトランジスタ５６がオンされるので、発光時の書込みトランジスタ５３の中間ノードＮの電位を中間電位Vmidとすることができる。これにより、発光時に、書込みトランジスタ５３において、駆動トランジスタ５２側のトランジスタ素子５３−２にかかる逆バイアスを小さくすることができるので、トランジスタ素子５３−２の閾値電圧のデプレッション側へのシフトを抑えることができ、結果として、画面の信頼性を確保することが可能となる。

書込みトランジスタ５３を１つのトランジスタと見なした場合、以上においては、本技術を、駆動トランジスタ５２および書込みトランジスタ５３の２つのトランジスタと、保持容量５４および補助容量５５の２つの容量素子とを有するいわゆる２Ｔｒ／２Ｃ構成の画素回路を備える有機EL表示装置に適用した例について説明したが、本技術は、他の構成の画素回路を備える有機EL表示装置にも適用することができる。すなわち、本技術は、さらに多い数のトランジスタを有する画素回路や、さらに多い数の容量素子を有する画素回路を備える有機EL表示装置に対しても適用することができる。

[表示装置の他の構成例]
図７は、３Ｔｒ／２Ｃ構成の画素回路を備えるアクティブマトリクス型有機EL表示装置の構成例を示している。

なお、図７の有機EL表示装置１０１において、図２の有機EL表示装置１に設けられたものと同様の機能を備える構成については、同一名称および同一符号を付するものとし、その説明は、適宜省略するものとする。

すなわち、図７の有機EL表示装置１０１において、図２の有機EL表示装置１と異なるのは、画素３０に代えて画素１３０を設けた点である。また、図７の画素１３０において、図２の画素３０と異なるのは、スイッチングトランジスタ１５１が新たに設けられた点である。

スイッチングトランジスタ１５１は、一方の電極（ソース／ドレイン電極）が固定電位Vccに接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ５２のソース／ドレイン電極に接続されている。また、スイッチングトランジスタ１５１のゲート電極は、走査線３２’に接続されている。

なお、図7の有機EL表示装置１０１においては、ドライブスキャナ１３が、ライトスキャナ１２による線順次走査に同期して、走査線３２’に対して走査信号DS’を供給することで、画素１３０の発光／非発光の制御が行われる。具体的には、スイッチングトランジスタ１５１が、走査線３２’からの走査信号DS’に応じて、駆動トランジスタ５２による有機EL素子５１の駆動電流Idsの供給を制御する。

[画素回路の動作]
次に、図８のタイミングチャートを参照して、有機EL表示装置１０１の画素回路１３０の動作について説明する。

図８のタイミングチャートには、走査線３２’の電位DS’、走査線３１の電位WS、および走査線３４の走査信号WSmidのそれぞれの変化が示されている。

図８のタイミングチャートにおいて、時刻t21以前に行われる処理、具体的には、閾値補正準備および閾値補正の各処理についての説明は省略するが、図８のタイミングチャートに示されるように、時刻t21乃至t22の期間において信号書込みの処理が行われ、時刻t23以降は発光期間とされる。なお、図８のタイミングチャートにおいては、移動度補正の処理は行われない。

図８に示されるように、信号書込み終了後、時刻t23の発光開始時に、走査線３４の走査信号WSmidが低電位から高電位に遷移することで、スイッチングトランジスタ５６が導通状態となる。すなわち、ゲートドライバ１５は、スイッチングトランジスタ１５１がオンするタイミングと同時に、スイッチングトランジスタ５６をオンする。これにより、書込みトランジスタ５３の中間ノードＮの電位は中間電位Vmidとなる。

以上の動作によれば、書込みトランジスタ５３による信号書込み以降に、スイッチングトランジスタ１５１がオンするタイミングと同時に、スイッチングトランジスタ５６がオンされるので、発光時の書込みトランジスタ５３の中間ノードＮの電位を中間電位Vmidとすることができる。これにより、発光時に、書込みトランジスタ５３において、駆動トランジスタ５２側のトランジスタ素子５３−２にかかる逆バイアスを小さくすることができるので、トランジスタ素子５３−２の閾値電圧のデプレッション側へのシフトを抑えることができ、結果として、画面の信頼性を確保することが可能となる。

なお、上述したように、スイッチングトランジスタ５６とスイッチングトランジスタ１５１とは、同一のタイミングでオンされるので、有機EL表示装置１０１においては、ドライブスキャナ１３とゲートドライバ１５とを１つの回路として設けるようにしてもよい。これにより、有機EL表示装置１０１の構成を簡略化することができるようになる。

また、以上においては、書込みトランジスタ５３はダブルゲート構造をとるものとしたが、３以上のトランジスタ素子が直列接続されて構成されるマルチゲート構造をとるようにしてもよい。この場合、中間ノードは、３以上のトランジスタ素子のうちの、最も駆動トランジスタ５２側のトランジスタ素子と、他のトランジスタ素子との接続点とされる。これにより、発光時に、最も駆動トランジスタ５２側のトランジスタ素子にかかる逆バイアスを小さくすることができる。

以上においては、本技術を適用した有機EL表示装置の構成および動作について説明してきたが、本技術は他の表示装置に適用することができる。具体的には、本技術は、無機EL素子、LED素子、半導体レーザ素子等、そのデバイスに流れる電流の電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用することができる。さらに、電流駆動型の電気光学素子を用いた表示装置以外にも、液晶表示装置やプラズマ表示装置等、画素内に容量素子を有する構成の表示装置全般に対して適用することができる。

[電子機器]
上述した本技術を適用した表示装置は、電子機器に入力された画像信号または電子機器内で生成した画像信号を、画像として表示するあらゆる分野の電子機器の表示部（表示装置）に適用することができる。例えば、図９乃至図１３に示される様々な電子機器の表示部に適用することができる。

上述したように、本技術を適用した表示装置によれば、画面の信頼性を確保するが可能となる。したがって、あらゆる分野の電子機器において、その表示部として本技術を適用した表示装置を用いることで、高品位の表示画像を得ることができる。

本技術を適用した表示装置には、封止された構成のモジュール形状のものも含まれる。例えば、本技術を適用した表示装置には、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが含まれる。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC（フレキシブルプリントサーキット）等が設けられていてもよい。

以下、本技術を適用した電子機器の具体例について説明する。

図９は、本技術を適用したテレビジョン受像機の外観を示す斜視図である。本技術を適用したテレビジョン受像機は、フロントパネル２０２やフィルターガラス２０３等から構成される画像表示画面部２０１を有し、画像表示画面部２０１として本技術の表示装置が用いられることにより作製される。

図１０は、本技術を適用したデジタルカメラの外観を示す斜視図であり、図１０Ａは表側から見た斜視図、図１０Ｂは裏側から見た斜視図である。本技術を適用したデジタルカメラは、フラッシュ用の発光部２１１、表示部２１２、メニュースイッチ２１３、シャッターボタン２１４等を有し、表示部２１２として本技術の表示装置が用いられることにより作製される。

図１１は、本技術を適用したノート型パーソナルコンピュータの外観を示す斜視図である。本技術を適用したノート型パーソナルコンピュータは、本体２２１に、文字等を入力するときに操作されるキーボード２２２、画像を表示する表示部２２３等を有し、表示部２２３として本技術の表示装置が用いられることにより作製される。

図１２は、本技術を適用したビデオカメラの外観を示す斜視図である。本技術を適用したビデオカメラは、本体部２３１、被写体撮影用のレンズ２３２、撮影時のスタート／ストップスイッチ２３３、表示部２３４等を有し、表示部１３４として本技術の表示装置が用いられることにより作製される。

図１３は、本技術を適用した携帯端末装置、例えば多機能携帯電話機を示す外観図である。本技術を適用した多機能携帯電話機は、筐体２４１、タッチパネル機能を備えるディスプレイ２４２、図示せぬカメラ等を有し、ディスプレイ２４２として本技術の表示装置が用いられることにより作製される。

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

さらに、本技術は以下のような構成をとることができる。
（１）
電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続され、複数のトランジスタ素子が直列接続されて構成される書込みトランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を駆動する駆動回路部とを備え、
前記書込みトランジスタによる信号書込み終了以降に、前記書込みトランジスタを構成する前記複数のトランジスタ素子の中間ノードの電位が、前記信号線の電位と前記駆動トランジスタのゲート電極の電位との間の中間電位とされる
表示装置。
（２）
前記画素は、前記書込みトランジスタの前記中間ノードに前記中間電位を書込むスイッチを備え、
前記駆動回路部は、前記書込みトランジスタによる信号書込み終了以降に、前記スイッチをオンする
（１）に記載の表示装置。
（３）
前記画素は、前記駆動トランジスタによる前記電気光学素子の駆動電流の供給を制御するスイッチングトランジスタをさらに備え、
前記駆動回路部は、前記スイッチングトランジスタがオンするタイミングと同時に、前記スイッチをオンする
（２）に記載の表示装置。
（４）
前記中間電位は、少なくとも、前記電気光学素子の発光時の前記駆動トランジスタのゲート電極の電位より低い
（１）乃至（３）のいずれかに記載の表示装置。
（５）
前記中間電位は、少なくとも、前記書込みトランジスタがオフ時の前記書込みトランジスタの走査線の電位から、前記書込みトランジスタを構成する前記複数のトランジスタ素子のうちの前記中間ノードより前記信号線側のトランジスタ素子の閾値電圧を減じた電位より高い
（１）乃至（４）のいずれかに記載の表示装置。
（６）
前記中間ノードは、前記書込みトランジスタを構成する前記複数のトランジスタ素子のうちの最も前記駆動トランジスタ側のトランジスタ素子と、他のトランジスタ素子との接続点である
（１）乃至（５）のいずれかに記載の表示装置。
（７）
電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続され、複数のトランジスタ素子が直列接続されて構成される書込みトランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を駆動する駆動回路部とを備える表示装置の駆動方法であって、
前記書込みトランジスタによる信号書込み終了以降に、前記書込みトランジスタを構成する前記複数のトランジスタ素子の中間ノードの電位を、前記信号線の電位と前記駆動トランジスタのゲート電極の電位との間の中間電位とする
ステップを含む表示装置の駆動方法。
（８）
電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続され、複数のトランジスタ素子が直列接続されて構成される書込みトランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
前記画素アレイ部の各画素を駆動する駆動回路部とを備え、
前記書込みトランジスタによる信号書込み終了以降に、前記書込みトランジスタを構成する前記複数のトランジスタ素子の中間ノードの電位が、前記信号線の電位と前記駆動トランジスタのゲート電極の電位との間の中間電位とされる表示装置
を備える電子機器。

１ 有機EL表示装置， １１ 画素アレイ， １２ ライトスキャナ， １３ ドライブスキャナ， １４ 水平セレクタ， １５ ゲートドライバ， ３０ 画素， ５１ 有機EL素子， ５２ 駆動トランジスタ， ５３ 書込みトランジスタ， ５４ 保持容量， ５５ 補助容量， ５６ スイッチングトランジスタ

Claims (8)

1. 電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続され、複数のトランジスタ素子が直列接続されて構成される書込みトランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
   前記画素アレイ部の各画素を駆動する駆動回路部とを備え、
   前記書込みトランジスタによる信号書込み終了以降に、前記書込みトランジスタを構成する前記複数のトランジスタ素子の中間ノードの電位が、前記信号線の電位と前記駆動トランジスタのゲート電極の電位との間の中間電位とされる
   表示装置。
2. 前記画素は、前記書込みトランジスタの前記中間ノードに前記中間電位を書込むスイッチを備え、
   前記駆動回路部は、前記書込みトランジスタによる信号書込み終了以降に、前記スイッチをオンする
   請求項１に記載の表示装置。
3. 前記画素は、前記駆動トランジスタによる前記電気光学素子の駆動電流の供給を制御するスイッチングトランジスタをさらに備え、
   前記駆動回路部は、前記スイッチングトランジスタがオンするタイミングと同時に、前記スイッチをオンする
   請求項２に記載の表示装置。
4. 前記中間電位は、少なくとも、前記電気光学素子の発光時の前記駆動トランジスタのゲート電極の電位より低い
   請求項１に記載の表示装置。
5. 前記中間電位は、少なくとも、前記書込みトランジスタがオフ時の前記書込みトランジスタの走査線の電位から、前記書込みトランジスタを構成する前記複数のトランジスタ素子のうちの前記中間ノードより前記信号線側のトランジスタ素子の閾値電圧を減じた電位より高い
   請求項１に記載の表示装置。
6. 前記中間ノードは、前記書込みトランジスタを構成する前記複数のトランジスタ素子のうちの最も前記駆動トランジスタ側のトランジスタ素子と、他のトランジスタ素子との接続点である
   請求項１に記載の表示装置。
7. 電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続され、複数のトランジスタ素子が直列接続されて構成される書込みトランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
   前記画素アレイ部の各画素を駆動する駆動回路部とを備える表示装置の駆動方法であって、
   前記書込みトランジスタによる信号書込み終了以降に、前記書込みトランジスタを構成する前記複数のトランジスタ素子の中間ノードの電位を、前記信号線の電位と前記駆動トランジスタのゲート電極の電位との間の中間電位とする
   ステップを含む表示装置の駆動方法。
8. 電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続され、複数のトランジスタ素子が直列接続されて構成される書込みトランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
   前記画素アレイ部の各画素を駆動する駆動回路部とを備え、
   前記書込みトランジスタによる信号書込み終了以降に、前記書込みトランジスタを構成する前記複数のトランジスタ素子の中間ノードの電位が、前記信号線の電位と前記駆動トランジスタのゲート電極の電位との間の中間電位とされる表示装置
   を備える電子機器。

Images