JP2008203706A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents
表示装置、表示装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2008203706A JP2008203706A JP2007041775A JP2007041775A JP2008203706A JP 2008203706 A JP2008203706 A JP 2008203706A JP 2007041775 A JP2007041775 A JP 2007041775A JP 2007041775 A JP2007041775 A JP 2007041775A JP 2008203706 A JP2008203706 A JP 2008203706A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pixel
- input signal
- writing
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000003990 capacitor Substances 0.000 claims description 33
- 239000011159 matrix material Substances 0.000 claims description 15
- 230000007423 decrease Effects 0.000 abstract description 23
- 239000000872 buffer Substances 0.000 abstract description 19
- 230000008878 coupling Effects 0.000 abstract description 7
- 238000010168 coupling process Methods 0.000 abstract description 7
- 238000005859 coupling reaction Methods 0.000 abstract description 7
- 238000005401 electroluminescence Methods 0.000 description 76
- 238000010586 diagram Methods 0.000 description 14
- 238000003860 storage Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 241000750042 Vini Species 0.000 description 9
- 239000008186 active pharmaceutical agent Substances 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000012044 organic layer Substances 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 101150010989 VCATH gene Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Abstract
【課題】書き込みトランジスタのオフ時のカップリングに起因する駆動トランジスタのゲート−ソース間電圧の低下に伴う輝度低下を防止しつつ、入力信号電圧の書き込みを安定して行うことを可能にする。
【解決手段】書き込み走査回路の出力回路43における最終段バッファ431の入力段側と出力段側の電源を分離し、入力段側の回路を構成するPチャネルMOSトランジスタP11には電源電圧Vdd1を供給し、出力段側の回路を構成するPチャネルMOSトランジスタP12には電源電圧Vdd2(>Vdd1)を供給し、パルスA,B,Cによる駆動制御の下に、書き込みパルスWSとして、段階的(本例では、2段階)に立ち下がるパルスを生成し、当該書き込みパルスWSによって入力信号電圧のサンプリングを行うようにする。
【選択図】図11
【解決手段】書き込み走査回路の出力回路43における最終段バッファ431の入力段側と出力段側の電源を分離し、入力段側の回路を構成するPチャネルMOSトランジスタP11には電源電圧Vdd1を供給し、出力段側の回路を構成するPチャネルMOSトランジスタP12には電源電圧Vdd2(>Vdd1)を供給し、パルスA,B,Cによる駆動制御の下に、書き込みパルスWSとして、段階的(本例では、2段階)に立ち下がるパルスを生成し、当該書き込みパルスWSによって入力信号電圧のサンプリングを行うようにする。
【選択図】図11
Description
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状(マトリクス状)に配置されてなる平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、発光素子を含む画素(画素回路)が行列状に配置されてなる平面型の表示装置、例えば、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子を用いた有機EL表示装置が開発され、商品化が進められている。
有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子が10V以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源(バックライト)からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、TFT(Thin Film Transistor;薄膜トランジスタ))によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。
ところで、一般的に、有機EL素子のI−V特性(電流−電圧特性)は、時間が経過すると劣化(いわゆる、経時劣化)することが知られている。有機EL素子を電流駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)としてNチャネル型のTFTを用いた画素回路では、駆動トランジスタのソース側に有機EL素子が接続されることになるために、有機EL素子のI−V特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Vgsが変化し、その結果、有機EL素子の発光輝度も変化する。
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のI−V特性が劣化すると、駆動トランジスタと有機EL素子との動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Vgsが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。
また、ポリシリコンTFTを用いた画素回路では、有機EL素子のI−V特性の経時劣化に加えて、駆動トランジスタの閾値電圧Vthや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Vthや移動度μが画素ごとに異なったりする(個々のトランジスタ特性にばらつきがある)。
駆動トランジスタの閾値電圧Vthや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性(ユニフォーミティ)が損なわれる。
そこで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Vthの変動に対する補正(以下、「閾値補正」と記述する)や、駆動トランジスタの移動度μの変動に対する補正(以下、「移動度補正」と記述する)の各補正機能を画素回路の各々に持たせる構成を採っている(例えば、特許文献1参照)。
特許文献1記載の従来技術では、画素回路の各々に、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能を持たせることで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つことができる。
ところで、入力信号電圧の書き込みは、書き込みパルスによる駆動の下に、書き込みトランジスタが入力信号電圧をサンプリングすることによって行われることになるが、書き込みパルスの立ち下がり速度が速いと(書き込みパルスが急峻に立ち下がると)、図20に示すように、書き込みトランジスタがオフする際のカップリングによって駆動トランジスタのゲート電位が急激に低下し、それに伴って駆動トランジスタのゲート−ソース間電圧Vgsが低下する(縮まる)ために、ゲート−ソース間電圧Vgsが低下分だけ輝度が低下するという問題がある。
そこで、本発明は、書き込みトランジスタのオフ時のカップリングに起因する駆動トランジスタのゲート−ソース間電圧の低下に伴う輝度低下を防止しつつ、入力信号電圧の書き込みを安定して行うことが可能な表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。
上記目的を達成するために、本発明では、電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、書き込みパルスを前記書き込みトランジスタに与えることによって前記画素アレイ部の各画素を行単位で選択走査する走査回路とを備えた表示装置において、前記書き込みパルスをアクティブ状態から非アクティブ状態に段階的に遷移させるようにする。
上記構成の表示装置および当該表示装置を用いた電子機器において、書き込みパルスをアクティブ状態から非アクティブ状態に段階的に遷移させることで、書き込みパルスは書き込みトランジスタに至る伝送路の配線抵抗や寄生容量等の影響によって書き込みトランジスタのゲートに印加される段階では非アクティブ状態への遷移時の応答波形がなまる。これにより、書き込みトランジスタがオフする際のカップリングによる駆動トランジスタのゲート電位の低下を抑えることができるために、駆動トランジスタのゲート−ソース間電圧の低下を抑えることができる。
本発明によれば、書き込みトランジスタのオフ時のカップリングに起因する駆動トランジスタのゲート−ソース間電圧の低下を抑えることができるために、当該ゲート−ソース間電圧の低下に伴う輝度低下を防止しつつ、入力信号電圧の書き込みを安定して行うことができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明する。
図1に示すように、本実施形態に係る有機EL表示装置10は、画素(PXLC)20が行列状(マトリクス状)に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置され、各画素20を駆動する駆動部、例えば書き込み走査回路40、電源供給走査回路50および水平駆動回路60とを有する構成となっている。
画素アレイ部30には、m行n列の画素配列に対して、画素行ごとに走査線31−1〜31−mと電源供給線32−1〜32−mとが配線され、画素列ごとに信号線33−1〜33−nが配線されている。
画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20は、アモルファスシリコンTFT(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、走査回路40、電源供給走査回路50および水平駆動回路60についても、画素アレイ部30を形成する表示パネル(基板)70上に実装することができる。
書き込み走査回路40は、シフトレジスタ等によって構成され、画素アレイ部30の各画素20への映像信号の書き込みに際して、走査線31−1〜31−mに順次走査信号WS1〜WSmを供給して画素20を行単位で線順次走査する。
電源供給走査回路50は、シフトレジスタ等によって構成され、書き込み走査回路40による線順次走査に同期して、第1電位Vccpと当該第1電位Vccpよりも低い第2電位Viniで切り替わる電源供給線電位DS1〜DSmを電源供給線32−1〜32−mに供給する。ここで、第2電位Viniは、水平駆動回路60から与えられるオフセット電圧Vofsよりも十分に低い電位である。
水平駆動回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧Vsigとオフセット電圧Vofsのいずれか一方を適宜選択し、信号線33−1〜33−nを介して画素アレイ部30の各画素20に対して例えば行単位で一斉に書き込む。すなわち、水平駆動回路60は、入力信号電圧Vsigを行(ライン)単位で一斉に書き込む線順次書き込みの駆動形態を採っている。
(画素回路)
図2は、画素(画素回路)20の具体的な構成例を示す回路図である。図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21を発光素子として有し、当該有機EL素子21に加えて、駆動トランジスタ22、書き込みトランジスタ23、保持容量24および補助容量25を有する構成となっている。
図2は、画素(画素回路)20の具体的な構成例を示す回路図である。図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21を発光素子として有し、当該有機EL素子21に加えて、駆動トランジスタ22、書き込みトランジスタ23、保持容量24および補助容量25を有する構成となっている。
ここで、駆動トランジスタ22および書き込みトランジスタ23としてNチャネル型のTFTが用いられている。ただし、ここでの駆動トランジスタ22および書き込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
有機EL素子21は、全ての画素20に対して共通に配線された共通電源供給線34にカソード電極が接続されている。駆動トランジスタ22は、ソースが有機EL素子21のアノード電極に接続され、ドレインが電源供給線32(32−1〜32−m)に接続されている。
書き込みトランジスタ23は、ゲートが走査線31(31−1〜31−m)に接続され、ソースが信号線33(33−1〜33−n)に接続され、ドレインが駆動トランジスタ22のゲートに接続されている。保持容量24は、一端が駆動トランジスタ22のゲートに接続され、他端が駆動トランジスタ22のソース(有機EL素子21のアノード電極)に接続されている。
補助容量25は、一端が駆動トランジスタ22のソースに接続され、他端が有機EL素子21のカソード電極(共通電位供給線34)に接続されている。この補助容量25は、有機EL素子21に対して並列に接続されることで、当該有機EL素子21の容量不足を補う作用をなす。したがって、補助容量25は必須の構成要素ではなく、有機EL素子21の容量が十分である場合は補助容量25を省略することが可能である。
かかる構成の画素20において、書き込みトランジスタ23は、書き込み走査回路40から走査線31を通してゲートに印加される走査信号WSに応答して導通状態となることにより、信号線33を通して水平駆動回路60から供給される輝度情報に応じた映像信号の入力信号電圧Vsigまたはオフセット電圧Vofsをサンプリングして画素20内に書き込む。この書き込まれた入力信号電圧Vsigまたはオフセット電圧Vofsは保持容量24に保持される。
駆動トランジスタ22は、電源供給線32(32−1〜32−m)の電位DSが第1電位Vccpにあるときに、電源供給線32から電流の供給を受けて、保持容量24に保持された入力信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給することによって当該有機EL素子21を電流駆動する。
(画素構造)
図3に、画素20の断面構造の一例を示す。図3に示すように、画素20は、駆動トランジスタ22、書き込みトランジスタ23等の画素回路が形成されたガラス基板201上に絶縁膜202およびウインド絶縁膜203が形成され、当該ウインド絶縁膜203の凹部203Aに有機EL素子21が設けられた構成となっている。
図3に、画素20の断面構造の一例を示す。図3に示すように、画素20は、駆動トランジスタ22、書き込みトランジスタ23等の画素回路が形成されたガラス基板201上に絶縁膜202およびウインド絶縁膜203が形成され、当該ウインド絶縁膜203の凹部203Aに有機EL素子21が設けられた構成となっている。
有機EL素子21は、上記ウインド絶縁膜203の凹部203Aの底部に形成された金属等からなるアノード電極204と、当該アノード電極204上に形成された有機層(電子輸送層、発光層、ホール輸送層/ホール注入層)205と、当該有機層205上に全画素共通に形成された透明導電膜等からなるカソード電極206とから構成されている。
この有機EL素子21において、有機層208は、アノード電極204上にホール輸送層/ホール注入層2051、発光層2052、電子輸送層2053および電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極204を通して有機層205に電流が流れることで、当該有機層205内の発光層2052において電子と正孔が再結合する際に発光するようになっている。
図3に示すように、画素回路が形成されたガラス基板201上に、絶縁膜202およびウインド絶縁膜203を介して有機EL素子21が画素単位で形成された後は、パッシベーション膜207を介して封止基板208が接着剤209によって接合され、当該封止基板208によって有機EL素子21が封止されることにより、表示パネル70が形成される。
(閾値補正機能)
ここで、電源供給走査回路50は、書き込みトランジスタ23が導通した後で、水平駆動回路60が信号線33(33−1〜33−n)にオフセット電圧Vofsを供給している間に、電源供給線32の電位DSを第1電位Vccpと第2電位Viniとの間で切り替える。この電源供給線32の電位DSの切り替えにより、駆動トランジスタ22の閾値電圧Vthに相当する電圧が保持容量24に保持される。
ここで、電源供給走査回路50は、書き込みトランジスタ23が導通した後で、水平駆動回路60が信号線33(33−1〜33−n)にオフセット電圧Vofsを供給している間に、電源供給線32の電位DSを第1電位Vccpと第2電位Viniとの間で切り替える。この電源供給線32の電位DSの切り替えにより、駆動トランジスタ22の閾値電圧Vthに相当する電圧が保持容量24に保持される。
保持容量24に駆動トランジスタ22の閾値電圧Vthに相当する電圧を保持するのは次の理由による。駆動トランジスタ22の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ22の閾値電圧Vthや移動度μなどのトランジスタ特性の変動がある。このトランジスタ特性の変動により、駆動トランジスタ22に同一のゲート電位を与えても、画素ごとにドレイン・ソース間電流(駆動電流)Idsが変動し、発光輝度のばらつきとなって現れる。この閾値電圧Vthの画素ごとのばらつきの影響をキャンセル(補正)するために、閾値電圧Vthに相当する電圧を保持容量24に保持するのである。
駆動トランジスタ22の閾値電圧Vthの補正は次のようにして行われる。すなわち、保持容量24にあらかじめ閾値電圧Vthを保持しておくことで、入力信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される、換言すれば、閾値電圧Vthの補正が行われる。
これが閾値補正機能である。この閾値補正機能により、画素ごとに閾値電圧Vthにばらつきや経時変化があったとしても、それらの影響を受けることなく、有機EL素子21の発光輝度を一定に保つことができることになる。閾値補正の原理については後で詳細に説明する。
(移動度補正機能)
図2に示した画素20は、上述した閾値補正機能に加えて、移動度補正機能を備えている。すなわち、水平駆動回路60が映像信号の信号電圧Vsigを信号線33(33−1〜33−n)に供給している期間で、かつ、書き込み走査回路40から出力される走査信号WS(WS1〜WSm)に応答して書き込みトランジスタ23が導通する期間、即ち移動度補正期間において、保持容量24に入力信号電圧Vsigを保持する際に、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。
図2に示した画素20は、上述した閾値補正機能に加えて、移動度補正機能を備えている。すなわち、水平駆動回路60が映像信号の信号電圧Vsigを信号線33(33−1〜33−n)に供給している期間で、かつ、書き込み走査回路40から出力される走査信号WS(WS1〜WSm)に応答して書き込みトランジスタ23が導通する期間、即ち移動度補正期間において、保持容量24に入力信号電圧Vsigを保持する際に、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。
(ブートストラップ機能)
図2に示した画素20はさらにブートストラップ機能も備えている。すなわち、水平駆動回路60は、保持容量24に入力信号電圧Vsigが保持された段階で走査線31(31−1〜31−m)に対する走査信号WS(WS1〜WSm)の供給を解除し、書き込みトランジスタ23を非導通状態にして駆動トランジスタ22のゲートを信号線33(33−1〜33−n)から電気的に切り離す。これにより、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動するために、駆動トランジスタ22のゲート−ソース間電圧Vgsを一定に維持することができる。
図2に示した画素20はさらにブートストラップ機能も備えている。すなわち、水平駆動回路60は、保持容量24に入力信号電圧Vsigが保持された段階で走査線31(31−1〜31−m)に対する走査信号WS(WS1〜WSm)の供給を解除し、書き込みトランジスタ23を非導通状態にして駆動トランジスタ22のゲートを信号線33(33−1〜33−n)から電気的に切り離す。これにより、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動するために、駆動トランジスタ22のゲート−ソース間電圧Vgsを一定に維持することができる。
(回路動作)
次に、本実施形態に係る有機EL表示装置10の回路動作について、図4のタイミングチャートを基に、図5および図6の動作説明図を用いて説明する。なお、図5および図6の動作説明図では、図面の簡略化のために、書き込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21は寄生容量を持っており、当該寄生容量と補助容量25を合成容量Csubとして図示している。
次に、本実施形態に係る有機EL表示装置10の回路動作について、図4のタイミングチャートを基に、図5および図6の動作説明図を用いて説明する。なお、図5および図6の動作説明図では、図面の簡略化のために、書き込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21は寄生容量を持っており、当該寄生容量と補助容量25を合成容量Csubとして図示している。
図4のタイミングチャートでは、時間軸を共通にして、1H(Hは水平走査時間)における走査線31(31−1〜31−m)の電位(走査信号)WSの変化、電源供給線32(32−1〜32−m)の電位DSの変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を表している。また、時刻t2までは、走査線31の電位(走査信号)WSの波形を一点鎖線で示し、電源供給線32の電位DSを点線で示すことで、両者を識別できるようにしている。時刻t3以降については両者共実線で示している。
<発光期間>
図4のタイミングチャートにおいて、時刻t1以前は有機EL素子21が発光状態にある(発光期間)。この発光期間では、電源供給線32の電位DSが高電位Vccp(第1電位)にあり、図5(A)に示すように、電源供給線32から駆動トランジスタ22を通して有機EL素子21に駆動電流(ドレイン−ソース間電流)Idsが供給されるため、有機EL素子21が駆動電流Idsに応じた輝度で発光する。
図4のタイミングチャートにおいて、時刻t1以前は有機EL素子21が発光状態にある(発光期間)。この発光期間では、電源供給線32の電位DSが高電位Vccp(第1電位)にあり、図5(A)に示すように、電源供給線32から駆動トランジスタ22を通して有機EL素子21に駆動電流(ドレイン−ソース間電流)Idsが供給されるため、有機EL素子21が駆動電流Idsに応じた輝度で発光する。
<閾値補正準備期間>
そして、時刻t1になると線順次走査の新しいフィールドに入り、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから信号線33のオフセット電圧Vofsよりも十分に低い電位Vini(第2電位)に遷移すると、駆動トランジスタ22のソース電位Vsも低電位Viniに向けて下降を開始する。
そして、時刻t1になると線順次走査の新しいフィールドに入り、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから信号線33のオフセット電圧Vofsよりも十分に低い電位Vini(第2電位)に遷移すると、駆動トランジスタ22のソース電位Vsも低電位Viniに向けて下降を開始する。
次に、時刻t2で書き込み走査回路40から走査信号WSが出力され、走査線31の電位WSが高電位側に遷移することで、図5(C)に示すように、書き込みトランジスタ23が導通状態となる。このとき、水平駆動回路60から信号線33に対してオフセット電圧Vofsが供給されているために、駆動トランジスタ22のゲート電位Vgがオフセット電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、オフセット電圧Vofsよりも十分に低い電位Viniにある。
ここで、低電位Viniについては、駆動トランジスタ22のゲート−ソース間電圧Vgsが、当該駆動トランジスタ22の閾値電圧Vthよりも大きくなるように設定しておくこととする。このように、駆動トランジスタ22のゲート電位Vgをオフセット電圧Vofs、ソース電位Vsを低電位Viniにそれぞれ初期化することで、閾値電圧補正動作の準備が完了する。
<閾値補正期間>
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthになり、当該閾値電圧Vthに相当する電圧が保持容量24に書き込まれる。
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthになり、当該閾値電圧Vthに相当する電圧が保持容量24に書き込まれる。
ここでは、便宜上、閾値電圧Vthに相当する電圧を保持容量24に書き込む期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。
次に、時刻t4で走査線31の電位WSが低電位側に遷移することで、図6(A)に示すように、書き込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲートがフローティング状態になるが、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。したがって、ドレイン−ソース間電流Idsは流れない。
<書き込み期間/移動度補正期間>
次に、時刻t5で、図6(B)に示すように、信号線33の電位がオフセット電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書き込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングする。
次に、時刻t5で、図6(B)に示すように、信号線33の電位がオフセット電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書き込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングする。
この書き込みトランジスタ23による入力信号電圧Vsigのサンプリングにより、駆動トランジスタ22のゲート電位Vgが入力信号電圧Vsigとなる。このとき、有機EL素子21は始めカットオフ状態(ハイインピーダンス状態)にあるために、駆動トランジスタ22のドレイン−ソース間電流Idsは有機EL素子21に並列に接続された合成容量Csubに流れ込み、よって当該合成容量Csubの充電が開始される。
この合成容量Csubの充電により、駆動トランジスタ22のソース電位Vsが上昇を開始し、やがて駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig+Vth−ΔVとなる。すなわち、ソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsを当該駆動トランジスタ22のゲート入力に、即ちゲート‐ソース間電圧Vgsに負帰還することにより、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
より具体的には、映像信号の信号電圧Vsigが高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量(補正量)ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Vsigを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。
<発光期間>
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書き込みトランジスタ23が非導通(オフ)状態となる。これにより、駆動トランジスタ22のゲートは信号線33から切り離される。これと同時に、ドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位はドレイン−ソース間電流Idsに応じて上昇する。
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書き込みトランジスタ23が非導通(オフ)状態となる。これにより、駆動トランジスタ22のゲートは信号線33から切り離される。これと同時に、ドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位はドレイン−ソース間電流Idsに応じて上昇する。
有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。このとき、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig+Vth−ΔVで一定に保持される。そして、時刻t8で信号線33の電位が映像信号の信号電圧Vsigからオフセット電圧Vofsに切り替わる。
以上説明した一連の回路動作から明らかなように、書き込み走査回路40から出力される走査信号WSは、書き込みトランジスタ23を駆動することによってオフセット電圧Vofsをサンプリングして書き込む前半の書き込みパルスと、信号電圧Vsigをサンプリングして書き込む後半の書き込みパルスを含んでいる(図4参照)。
(閾値補正の原理)
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
図7に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。この特性図に示すように、駆動トランジスタ22の閾値電圧Vthのばらつきに対する補正を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になるのに対し、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。
これに対し、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsがVsig+Vth−ΔVであるために、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、
Ids=(1/2)・μ(W/L)Cox(Vsig−ΔV)2 ……(2)
で表される。
Ids=(1/2)・μ(W/L)Cox(Vsig−ΔV)2 ……(2)
で表される。
すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ22の閾値電圧Vthが変動しても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度も変動しない。
(移動度補正の原理)
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
画素Aと画素Bで移動度μにばらつきがある状態で、例えば両画素A,Bに同レベルの入力信号電圧Vsigを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティが損なわれることになる。
ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Vの帰還量ΔV2に比べて大きい。そこで、移動度補正動作によって駆動トランジスタ22のドレイン−ソース間電流Idsを入力信号電圧Vsig側に負帰還させることで、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μのばらつきを抑制することができる。
具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μのばらつきが補正される。
以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて小さくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。したがって、駆動トランジスタ22のドレイン−ソース間電流Idsを入力信号電圧Vsig側に負帰還させることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化され、その結果、移動度μのばらつきを補正することができる。
ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電位(サンプリング電位)Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図9を用いて説明する。
図9において、(A)は閾値補正および移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図9(A)に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン・ソース間電流Idsに画素A,B間で大きな差が生じることになる。
これに対して、閾値補正のみを行った場合は、図9(B)に示すように、当該閾値補正によってドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。そして、閾値補正および移動度補正を共に行うことで、図9(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができるために、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
(本実施形態の特徴部分)
上述したように、書き込みパルス(図4の後半の走査信号WS)による駆動の下に書き込みトランジスタ23によって入力信号電圧Vsigをサンプリングして書き込み、この書き込んだ信号電圧Vsigに応じた駆動電流を有機EL素子21に流すことによって当該有機EL素子21を発光駆動する有機EL表示装置10において、本実施形態では、書き込みパルスをアクティブ状態から非アクティブ状態に段階的に遷移させることにより、書き込みトランジスタ23のオフ時のカップリングに起因する駆動トランジスタ22のゲート−ソース間電圧Vgsの低下を抑え、当該ゲート−ソース間電圧Vgsの低下に伴う輝度低下を防止しつつ、入力信号電圧Vsigの書き込みを安定して行えるようにすることを特徴としている。
上述したように、書き込みパルス(図4の後半の走査信号WS)による駆動の下に書き込みトランジスタ23によって入力信号電圧Vsigをサンプリングして書き込み、この書き込んだ信号電圧Vsigに応じた駆動電流を有機EL素子21に流すことによって当該有機EL素子21を発光駆動する有機EL表示装置10において、本実施形態では、書き込みパルスをアクティブ状態から非アクティブ状態に段階的に遷移させることにより、書き込みトランジスタ23のオフ時のカップリングに起因する駆動トランジスタ22のゲート−ソース間電圧Vgsの低下を抑え、当該ゲート−ソース間電圧Vgsの低下に伴う輝度低下を防止しつつ、入力信号電圧Vsigの書き込みを安定して行えるようにすることを特徴としている。
[実施例]
以下に、入力信号電圧Vsigを書き込むための書き込みパルス(図4の後半の走査信号WS)をアクティブ状態から非アクティブ状態に段階的に遷移させるための具体的な実施例について説明する。
以下に、入力信号電圧Vsigを書き込むための書き込みパルス(図4の後半の走査信号WS)をアクティブ状態から非アクティブ状態に段階的に遷移させるための具体的な実施例について説明する。
先述したように、走査信号WS(WS1〜WSm)は書き込み走査回路40から出力される。この書き込み走査回路40は、図10に示すにように、シフトレジスタ41、ロジック回路42および各画素行ごとに複数段のバッファからなる出力回路43によって構成され、画素アレイ部30の各画素20を駆動する駆動部として表示パネル70上に実装されている。
この書き込み走査回路40には、表示パネル70の外部に設けられた制御基板80から例えばフレキシブルケーブル90を介してタイミング信号や電源電圧が供給される。具体的には、制御基板80上には、タイミング発生回路81、Vdd1電源回路82およびVdd2電源回路83等が設けられている。
タイミング発生回路81は、シフトレジスタ41の動作の基準となるクロックパルスCKと、シフトレジスタ41のシフト動作の開始を指令するスタートパルスSTを生成してシフトレジスタ41に供給するとともに、走査信号(書き込みパルス)WSのパルス幅を決めるイネーブルパルスENを生成してロジック回路42に供給する。
Vdd1電源回路82は、直流の電源電圧Vdd1を発生する。この電源電圧Vdd1は、フレキシブルケーブル90を介してシフトレジスタ41、ロジック回路42および出力回路43にそれらの正側の電源電圧として供給される。
Vdd2電源回路83は、電源電圧Vdd1よりも電圧値が高い直流の電源電圧Vdd2を発生する。この電源電圧Vdd2は、フレキシブルケーブル90を介して出力回路43の最終段バッファ431の出力段に、その正側の電源電圧として供給される。
(書き込み走査回路の構成)
図11は、書き込み走査回路40におけるある画素行に対応する回路部分の構成の一例を示す回路図である。ここでは、出力回路43については最終段バッファ431のみを示している。
図11は、書き込み走査回路40におけるある画素行に対応する回路部分の構成の一例を示す回路図である。ここでは、出力回路43については最終段バッファ431のみを示している。
なお、図2の画素回路や、図4のタイミングチャートなどから明らかなように、本実施形態においては、駆動トランジスタ22および書き込みトランジスタ23がNチャネルのトランジスタであることから、書き込みトランジスタ23を駆動する書き込みパルスWSは、正側電源電圧Vddでアクティブ状態になり、負側電源電圧Vssで非アクティブ状態になる。
最終段バッファ431は、入力段側と出力段側の電源が分離されている。そして、入力段側の電源電圧として電源電圧Vdd1がVdd1電源回路82から供給され、出力段側の電源電圧として電源電圧Vdd2がVdd2電源回路83から供給される。
最終段バッファ431の入力段側は、書き込みパルスWSがアクティブ状態となる電源電圧Vdd1の電源ラインと、走査回路40の出力ノードとなる最終段バッファ431の出力ノードnとの間に接続されたPチャネルMOSトランジスタ(第1トランジスタ)P11と、書き込みパルスWSが非アクティブ状態となる電源電圧Vssの電源ラインと出力ノードnとの間に接続されたNチャネルMOSトランジスタ(第2トランジスタ)N11によって構成されている。
また、最終段バッファ431の出力段側は、電源電圧Vdd1よりも高い電源電圧Vdd2と出力ノードnとの間に接続されたPチャネルMOSトランジスタ(第3トランジスタ)P12によって構成されている。
一方、シフトレジスタ41は、最終段バッファ431の3個のトランジスタP11,P12,N11に対応して3個のシフトレジスタ411,412,413によって構成されている。これらシフトレジスタ411,412,413は、タイミング発生回路82から共通に与えられるクロックCKに同期してシフト動作を行うとともに、タイミング発生回路82から異なるタイミングで与えられるスタートパルスST1,ST2,ST3に応答してシフト動作を開始する。
ロジック回路42は、シフトレジスタ411,412,413から各転送段単位で供給されるシフトパルスa,b,cについてそれらの通過を、タイミング発生回路82から適当なタイミングで与えられるイネーブルパルスEN1,EN2,EN3にそれぞれ同期して許可し、Low(低レベル)アクティブのパルスA,BおよびHigh(高レベル)アクティブのパルスCとして出力する。
パルスAは、最終段バッファ431の入力段を構成するPチャネルMOSトランジスタP11をオン/オフ駆動する。パルスBは、最終段バッファ431の出力段を構成するPチャネルMOSトランジスタP12をオン/オフ駆動する。パルスCは、最終段バッファ431の入力段を構成するNチャネルMOSトランジスタN11をオン/オフ駆動する。
すなわち、パルスA,B,Cを生成するシフトレジスタ411,412,413およびロジック回路42等は、MOSトランジスタP11,P12,N11のオン/オフ制御を行う制御回路を構成している。
(最終段バッファの回路動作)
次に、上記最終段バッファ431の回路動作について、図12のタイミング波形図を用いて説明する。図12には、MOSトランジスタP11,P12,N11をオン/オフ駆動するパルスA,B,Cおよび最終段バッファ431から出力される書き込み走査パルスWSのタイミング波形を示している。
次に、上記最終段バッファ431の回路動作について、図12のタイミング波形図を用いて説明する。図12には、MOSトランジスタP11,P12,N11をオン/オフ駆動するパルスA,B,Cおよび最終段バッファ431から出力される書き込み走査パルスWSのタイミング波形を示している。
パルスCは、時刻t11から時刻t16までの期間において非アクティブ(低レベル)状態になり、当該期間以外でアクティブ(高レベル)状態になる。これにより、MOSトランジスタN11は、時刻t11から時刻t16までの期間でオフ状態になる。
MOSトランジスタN11がオフ状態にある期間(t11−t16)において、先ず、時刻t12でパルスBが非アクティブ(高レベル)状態からアクティブ(低レベル)状態に遷移する。これにより、MOSトランジスタP12は時刻t12でオン状態になる。MOSトランジスタP12がオンすることで、出力ノードnの電位は電源電圧Vdd2になる。
次に、時刻t13でパルスBが非アクティブ状態に遷移し、それに伴ってMOSトランジスタP12がオフ状態になる。その後一定期間を経た時刻t14でパルスAが非アクティブ(高レベル)状態からアクティブ(低レベル)状態に遷移する。これにより、MOSトランジスタP11は時刻t14でオン状態になる。MOSトランジスタP11がオンすることで、出力ノードnの電位は電源電圧Vdd1になる。
その後、時刻t15でパルスAが非アクティブ状態に遷移する。これにより、MOSトランジスタP11は時刻t15でオフ状態になる。その後、時刻t16でパルスCがアクティブ状態になり、それに伴ってMOSトランジスタN11がオン状態になることで、出力ノードnの電位は電源電圧Vss(例えば、グランドレベル)になる。
最終段バッファ431における上述した一連の動作により、出力ノードnの電位は、時刻t12から時刻t13までの期間で電源電圧Vdd2になり、時刻t14から時刻t15までの期間で電源電圧Vdd2よりも電圧値が低い電源電圧Vdd1になり、それ以外の期間で例えばグランドレベルになる。
すなわち、最終段バッファ431からは、パルスA,B,Cによる駆動制御の下に、期間t12−t13で電源電圧Vdd2、期間t14−t15で電源電圧Vdd1、という具合にアクティブ状態から非アクティブ状態に段階的(本例では、2段階)に遷移するパルスが書き込みパルスWSとして出力される。
(本実施形態の作用効果)
上述したように、アクティブ状態から非アクティブ状態に段階的に遷移する(本例の場合は、段階的に立ち下がる)書き込みパルスWSを生成し、当該書き込みパルスWSによって書き込みトランジスタ23の書き込み駆動を行うことにより、書き込みパルスWSは書き込みトランジスタ23に至る伝送路の配線抵抗や寄生容量等の影響によって書き込みトランジスタ23のゲートに印加される段階では立ち下がり時の応答波形(応答速度)が図12に点線で示すようになまる。
上述したように、アクティブ状態から非アクティブ状態に段階的に遷移する(本例の場合は、段階的に立ち下がる)書き込みパルスWSを生成し、当該書き込みパルスWSによって書き込みトランジスタ23の書き込み駆動を行うことにより、書き込みパルスWSは書き込みトランジスタ23に至る伝送路の配線抵抗や寄生容量等の影響によって書き込みトランジスタ23のゲートに印加される段階では立ち下がり時の応答波形(応答速度)が図12に点線で示すようになまる。
このように、書き込みパルスWSが緩やかに立ち下がることにより、図13に示すように、書き込みトランジスタ23がオフする際の保持容量24によるカップリングが減少するために、当該カップリングによる駆動トランジスタのゲート電位の低下を、書き込みパルスWSの立ち下がり速度が速い(書き込みパルスWSが急峻に立ち下がる)場合に比べて抑えることができる。
これにより、書き込みトランジスタ23のオフ時のカップリングに起因する駆動トランジスタ22のゲート−ソース間電圧Vgsの低下を、書き込みパルスが入力パルスAの立ち下がり速度で立ち下がる場合に比べて抑えることができるために、当該ゲート−ソース間電圧Vgsの低下に伴う輝度低下を防止しつつ、入力信号電圧Vsigの書き込みを安定して行うことができる。
なお、本実施例では、書き込みパルスWSをアクティブ状態から非アクティブ状態に2段階で遷移させる場合を例に挙げて説明したが、2段階に限られるものではなく、3段階以上で段階的に遷移させても良いことは勿論である。
また、本実施例では、書き込みパルス(走査信号WS)として高レベルでアクティブとなる正論理のパルスを生成する場合を例に挙げて説明したが、低レベルでアクティブとなる負論理のパルスBを生成する場合にも同様に適用可能である。この場合は、最終段バッファ431の入力段側と出力段側の負側電源を分離し、出力段側の負側電源として、入力段側の負電源電圧Vss1よりも電圧値が大きい負電源電圧Vss2を供給することにより、アクティブ状態から非アクティブ状態に段階的に遷移する(本例の場合は、段階的に立ち上がる)書き込みパルスWS′を生成することができる。
以上では、画素20が駆動トランジスタ22と書き込みトランジスタ23の2つのトランジスタを有し、入力信号電圧Vsigの書き込み期間において移動度補正を同時に行う構成の有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られものではなく、例えば特許文献1に記載されているように、駆動トランジスタ22に直接に接続されたスイッチングトランジスタをさらに有し、当該スイッチングトランジスタによって有機EL素子21の発光/非発光の制御を行うとともに、入力信号電圧Vsigの書き込みに先立って移動度補正を行う構成の有機EL表示装置に対しても同様に適用することができる。
(本実施形態の別の作用効果)
ただし、本実施形態に係る有機EL表示装置10のように、入力信号電圧Vsigの書き込みと移動度補正を同時に行う構成の有機EL表示装置に適用した場合には、次のような特有の作用効果を得ることができる。
ただし、本実施形態に係る有機EL表示装置10のように、入力信号電圧Vsigの書き込みと移動度補正を同時に行う構成の有機EL表示装置に適用した場合には、次のような特有の作用効果を得ることができる。
すなわち、書き込みトランジスタ23のゲートに印加される段階での書き込みパルスWSの立ち下がり波形が矩形波のように急峻でなく、緩やかであることにより、グレー〜黒階調でも移動度補正期間を最適化できる、即ち各階調に対応した最適な移動度補正期間を設定することができる。このことについて、以下に具体的に説明する。
白階調に比べてグレー、黒階調と入力信号電圧Vsigが低くなるにしたがって、最適な移動度補正時間が長くなる。これは、図14に示すように、グレー階調では、駆動トランジスタ22に流れる初期電流が白階調に比べて小さいために、駆動トランジスタ22の動作点の関係上、移動度の補正に必要な移動度補正時間が白階調よりも長くなるからである。
ここで、入力信号電圧Vsigの書き込みと移動度補正を同時に行う構成の場合、書き込みトランジスタ23のオン期間が移動度補正期間(信号書き込み期間)になる。書き込みトランジスタ23は、入力信号電圧Vsigと書き込みパルスWSのレベル差が閾値電圧以上になるとオン状態になる。したがって、書き込みトランジスタ23のオン期間、即ち移動度補正期間は、書き込みパルスWSの立ち下がり波形に依存するとも言える。
このことから、書き込みパルスWSが緩やかに立ち下がることにより、白階調のように入力信号電圧Vsigが大きいときには、書き込みパルスWSの立ち下がりの高いレベルで書き込みトランジスタ23がオフ状態になるために、白階調の移動度補正期間として短い時間が設定され、グレー階調のように入力信号電圧Vsigが小さいときには、書き込みパルスWSの立ち下がりの低いレベルで書き込みトランジスタ23がオフ状態になるために、グレー階調の移動度補正期間として長い時間が設定されることになる。
すなわち、入力信号電圧Vsigの書き込みと移動度補正を同時に行う構成の有機EL表示装置10において、立ち下がり波形がなだらかな(過渡応答が遅い)書き込みパルスによる制御の下に、書き込みトランジスタ23によって入力信号電圧Vsigをサンプリングして書き込むことにより、グレー階調と白階調で最適な移動度補正時間が異なるのに対応して、各階調に応じた最適な移動度補正時間を設定できる。
このように、各階調に対応した最適な移動度補正時間を設定できることにより、画素ごとの移動度μのばらつきを取り除く移動度補正を、白階調から黒階調の全階調に亘ってより確実に行うことができるために、表示画像のより高画質化を図ることができる。
なお、上記実施形態では、画素回路20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
[適用例]
以上説明した本発明に係る表示装置は、図15〜図19に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
以上説明した本発明に係る表示装置は、図15〜図19に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
なお、本発明に係る表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
図15は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明に係る表示装置を用いることにより作成される。
図16は、本発明が適用されるデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明に係る表示装置を用いることにより作製される。
図17は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明に係る表示装置を用いることにより作製される。
図18は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明に係る表示装置を用いることにより作製される。
図19は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明に係る表示装置を用いることにより作製される。
10…有機EL表示装置、20…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23…書き込みトランジスタ、24…保持容量、25…補助容量、30…画素アレイ部、31(31−1〜31−m)…走査線、32(32−1〜32−m)…電源供給線、33(33−1〜33−n)…信号線、34…共通電源供給線、40…書き込み走査回路、50…電源供給走査回路、60…水平駆動回路、70…表示パネル、80…制御基板、81…タイミング発生回路、82…Vdd1電源回路、83…Vdd2電源回路、90…フレキシブルケーブル
Claims (5)
- 電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
アクティブ状態から非アクティブ状態に段階的に遷移する書き込みパルスを生成し、当該書き込みパルスを前記書き込みトランジスタに与えることによって前記画素アレイ部の各画素を行単位で選択走査する走査回路と
を備えたことを特徴とする表示装置。 - 前記画素アレイ部の各画素は、前記書き込みトランジスタによる前記入力信号電圧の書き込み期間において、前記駆動トランジスタのドレイン−ソース間電流をゲート入力側に負帰還することによって当該駆動トランジスタのドレイン−ソース間電流の移動度に対する依存性を打ち消す補正動作を行う
ことを特徴とする請求項1記載の表示装置。 - 前記走査回路は、
前記書き込みパルスがアクティブ状態となる第1電源電圧の電源ラインと前記走査回路の出力ノードとの間に接続された第1トランジスタと、
前記書き込みパルスが非アクティブ状態となる第2電源電圧の電源ラインと前記出力ノードとの間に接続された第2トランジスタと、
前記第1電源電圧よりも高い第2電源電圧の電源ラインと前記出力ノードとの間に接続された第3トランジスタと、
前記第2トランジスタがオフ状態にあるときに前記第3トランジスタをオン状態にし、当該第3トランジスタをオフ状態にした後に前記第1トランジスタをオン状態にし、しかる後に前記第2トランジスタをオン状態にする制御回路とを有する
ことを特徴とする請求項1記載の表示装置。 - 電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
書き込みパルスを前記書き込みトランジスタに与えることによって前記画素アレイ部の各画素を行単位で選択走査する走査回路とを備えた表示装置において、
前記書き込みパルスをアクティブ状態から非アクティブ状態に段階的に遷移させる
ことを特徴とする表示装置の駆動方法。 - 電気光学素子と、入力信号電圧をサンプリングして書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた入力信号電圧を保持する保持容量と、前記保持容量に保持された入力信号電圧に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
アクティブ状態から非アクティブ状態に段階的に遷移する書き込みパルスを生成し、当該書き込みパルスを前記書き込みトランジスタに与えることによって前記画素アレイ部の各画素を行単位で選択走査する走査回路と
を備えた表示装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007041775A JP2008203706A (ja) | 2007-02-22 | 2007-02-22 | 表示装置、表示装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007041775A JP2008203706A (ja) | 2007-02-22 | 2007-02-22 | 表示装置、表示装置の駆動方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008203706A true JP2008203706A (ja) | 2008-09-04 |
Family
ID=39781246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007041775A Pending JP2008203706A (ja) | 2007-02-22 | 2007-02-22 | 表示装置、表示装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008203706A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011013448A (ja) * | 2009-07-02 | 2011-01-20 | Sony Corp | 表示装置および電子機器 |
CN112133235A (zh) * | 2019-06-25 | 2020-12-25 | 夏普株式会社 | 显示面板的检查装置、及显示面板的检查方法 |
CN112785983A (zh) * | 2014-11-04 | 2021-05-11 | 索尼公司 | 显示装置 |
-
2007
- 2007-02-22 JP JP2007041775A patent/JP2008203706A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011013448A (ja) * | 2009-07-02 | 2011-01-20 | Sony Corp | 表示装置および電子機器 |
CN112785983A (zh) * | 2014-11-04 | 2021-05-11 | 索尼公司 | 显示装置 |
CN112133235A (zh) * | 2019-06-25 | 2020-12-25 | 夏普株式会社 | 显示面板的检查装置、及显示面板的检查方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4293262B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4508205B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4640443B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008233122A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
KR101395543B1 (ko) | 표시 장치, 표시 장치의 구동 방법, 및 표시 장치를 구비한전자 기기 | |
JP2009294635A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008191296A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4978435B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008152096A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010002795A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4640442B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010281914A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009116057A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008310127A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009104013A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009128404A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145581A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008249744A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008249743A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009109619A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008181039A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008233125A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009237426A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008203706A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009251545A (ja) | 表示装置、表示装置の駆動方法および電子機器 |