JP5125671B2 - 画像表示装置、欠陥検出方法及び短絡事故の修復方法 - Google Patents
画像表示装置、欠陥検出方法及び短絡事故の修復方法 Download PDFInfo
- Publication number
- JP5125671B2 JP5125671B2 JP2008080092A JP2008080092A JP5125671B2 JP 5125671 B2 JP5125671 B2 JP 5125671B2 JP 2008080092 A JP2008080092 A JP 2008080092A JP 2008080092 A JP2008080092 A JP 2008080092A JP 5125671 B2 JP5125671 B2 JP 5125671B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- power supply
- line
- supply line
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 36
- 230000007547 defect Effects 0.000 title claims description 32
- 238000000034 method Methods 0.000 title claims description 15
- 230000008439 repair process Effects 0.000 title description 16
- 239000003990 capacitor Substances 0.000 claims description 34
- 238000003860 storage Methods 0.000 claims description 27
- 238000009966 trimming Methods 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000002408 directed self-assembly Methods 0.000 description 48
- 238000005401 electroluminescence Methods 0.000 description 46
- 239000010410 layer Substances 0.000 description 40
- 238000005530 etching Methods 0.000 description 15
- 238000003384 imaging method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 239000008186 active pharmaceutical agent Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000002950 deficient Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
(1−1)全体構成(図2〜図13)
図2は、この実施例の画像表示装置を示すブロック図である。この画像表示装置1は、ガラス等の絶縁基板に表示部2が作成される。画像表示装置1は、この表示部2の周囲に信号線駆動回路3及び走査線駆動回路4が作成される。
図1は、画素回路5における配線パターンのレイアウトを示す平面図である。この画像表示装置1は、この図1に示すレイアウトによる画素回路5が繰り返し配置されて表示部2が作成される。なおこの図1は、有機EL素子8のアノード電極から上層の部材を除去して基板側を見て示す平面図である。この図1では、各層の配線パターンをそれぞれハッチングの相違により示す。またこの図1においては、円形の印により層間のコンタクトを示す。またこの円形の印の内側にコンタクト先の配線パターンに割り当てたハッチングを設け、層間の接続関係を示す。
ここでこの実施例の画像表示装置1の製造工程では、欠陥検出処理により配線パターン間の短絡事故を検出する。また続く修復処理において、検出された短絡事故を修復する。
以上の構成において、この画像表示装置1では、信号線駆動回路3において、順次入力される画像データD1が表示部2の信号線DTLに振り分けられた後(図2及び図3)、ディジタルアナログ変換処理される。これにより画像表示装置1では、信号線DTLに接続された各画素回路の階調を指示する階調電圧Vinが信号線DTL毎に作成される。画像表示装置1では、走査線駆動回路4による表示部の駆動により、表示部2を構成する各画素回路5に例えば線順次によりこの階調電圧Vinが設定される。また各画素回路5では、この階調電圧Vinに応じた駆動トランジスタTr2による駆動によりそれぞれ有機EL素子8が発光する(図4)。これにより画像表示装置1では、画像データD1に応じた画像を表示部2で表示することができる。
以上の構成によれば、交差する部位を除いて、信号線及び走査線の配線パターンを同一層に作成するようにして、交差する部位の上層側及び下層側の配線パターンにそれぞれスリット及び開口を作成することにより、短絡事故の検出精度を従来に比して向上することができる。
Claims (9)
- 画素回路をマトリックス状に配置して所望の画像を表示する画像表示装置であって、
画素回路に電源を供給する電源供給線および電源供給線と並行して設けられ画素回路に書込信号を供給する走査線の配線パターン、並びに、電源供給線および走査線が延びる方向とは異なる方向に延び画素回路に駆動信号を供給する信号線の配線パターンを備えており、
電源供給線および走査線の配線パターンと信号線の配線パターンとが交差する部位では、信号線の配線パターンが下層に作成され、且つ、電源供給線および走査線の配線パターンが上層に作成され、
電源供給線および走査線の配線パターンと信号線の配線パターンとが交差しない部位では、電源供給線および走査線ならびに信号線の配線パターンが上層に作成され、
電源供給線および走査線の配線パターンと信号線の配線パターンとが交差する部位において、電源供給線の配線パターンのうち走査線と対向する一方の縁側の部分と、電源供給線の配線パターンのうち走査線と対向しない他方の縁側の部分とには、それぞれ、下層の信号線の配線パターンを横切る形状のスリットが形成されており、
下層に作成された信号線の配線パターンにおいて、電源供給線の配線パターンの他方の縁側に位置する部分には、開口が作成されている画像表示装置。 - 開口は信号線の配線パターンに沿って延びるスリットである請求項1に記載の画像表示装置。
- 下層に作成された信号線の配線パターンにおいて、電源供給線の配線パターンの一方の縁側に位置する部分には、第2の開口が作成されている請求項1または請求項2に記載の画像表示装置。
- 第2の開口は信号線の配線パターンに沿って延びるスリットである請求項3に記載の画像表示装置。
- 画素回路は、
自発光素子と、
電源供給線により供給される電源により自発光素子を駆動する駆動トランジスタと、
駆動トランジスタのゲートソース間電圧を保持する保持容量と、
走査線を介して入力される書込信号により信号線を保持容量に接続する書込トランジスタを含んでおり、
保持容量の端子間電圧を駆動トランジスタのしきい値電圧に設定した後、
保持容量の端子電圧を書込トランジスタにより信号線の電圧に設定して自発光素子の発光輝度を設定する請求項1ないし請求項4のいずれか1項に記載の画像表示装置。 - 画素回路をマトリックス状に配置して所望の画像を表示する画像表示装置における欠陥検出方法において、
画像表示装置は、
画素回路に電源を供給する電源供給線および電源供給線と並行して設けられ画素回路に書込信号を供給する走査線の配線パターン、並びに、電源供給線および走査線が延びる方向とは異なる方向に延び画素回路に駆動信号を供給する信号線の配線パターンを備えており、
電源供給線および走査線の配線パターンと信号線の配線パターンとが交差する部位では、信号線の配線パターンが下層に作成され、且つ、電源供給線および走査線の配線パターンが上層に作成され、
電源供給線および走査線の配線パターンと信号線の配線パターンとが交差しない部位では、電源供給線および走査線ならびに信号線の配線パターンが上層に作成され、
電源供給線および走査線の配線パターンと信号線の配線パターンとが交差する部位において、電源供給線の配線パターンのうち走査線と対向する一方の縁側の部分と、電源供給線の配線パターンのうち走査線と対向しない他方の縁側の部分とには、それぞれ、下層の信号線の配線パターンを横切る形状のスリットが形成されており、
下層に作成された信号線の配線パターンにおいて、電源供給線の配線パターンの他方の縁側に位置する部分には、開口が作成されており、
欠陥検出方法は、
開口の有無を判定して、上層に作成された信号線および電源供給線の配線パターンの短絡事故を検出する欠陥検出のステップを有する欠陥検出方法。 - 欠陥検出のステップは、第2の開口の有無を判定して、上層に作成された電源供給線および走査線の配線パターンの短絡事故を検出するステップを更に含む請求項6に記載の欠陥検出方法。
- 画素回路をマトリックス状に配置して所望の画像を表示する画像表示装置における短絡事故の修復方法において、
画像表示装置は、
画素回路に電源を供給する電源供給線および電源供給線と並行して設けられ画素回路に書込信号を供給する走査線の配線パターン、並びに、電源供給線および走査線が延びる方向とは異なる方向に延び画素回路に駆動信号を供給する信号線の配線パターンを備えており、
電源供給線および走査線の配線パターンと信号線の配線パターンとが交差する部位では、信号線の配線パターンが下層に作成され、且つ、電源供給線および走査線の配線パターンが上層に作成され、
電源供給線および走査線の配線パターンと信号線の配線パターンとが交差しない部位では、電源供給線および走査線ならびに信号線の配線パターンが上層に作成され、
電源供給線および走査線の配線パターンと信号線の配線パターンとが交差する部位において、電源供給線の配線パターンのうち走査線と対向する一方の縁側の部分と、電源供給線の配線パターンのうち走査線と対向しない他方の縁側の部分とには、それぞれ、下層の信号線の配線パターンを横切る形状のスリットが形成されており、
下層に作成された信号線の配線パターンにおいて、電源供給線の配線パターンの他方の縁側に位置する部分には、開口が作成されており、
短絡事故の修復方法は、
開口の有無を判定して、上層に作成された信号線および電源供給線の配線パターンの短絡事故を検出する欠陥検出のステップと、
欠陥検出のステップで、上層に作成された信号線および電源供給線の配線パターンの短絡事故が検出されると、電源供給線の配線パターンの他方の縁側の部分に形成されたスリットの両端からのトリミングにより上層側の配線パターンを部分的に切断するトリミングステップとを有する短絡事故の修復方法。 - 欠陥検出のステップは、第2の開口の有無を判定して、上層に作成された電源供給線および走査線の配線パターンの短絡事故を検出するステップを更に含み、
トリミングステップは、欠陥検出のステップにおいて上層に作成された電源供給線および走査線の配線パターンの短絡事故が検出されると、電源供給線の配線パターンの一方の縁側の部分に形成されたスリットの両端からのトリミングにより上層側の配線パターンを部分的に切断するステップを更に含む請求項8に記載の短絡事故の修復方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008080092A JP5125671B2 (ja) | 2008-03-26 | 2008-03-26 | 画像表示装置、欠陥検出方法及び短絡事故の修復方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008080092A JP5125671B2 (ja) | 2008-03-26 | 2008-03-26 | 画像表示装置、欠陥検出方法及び短絡事故の修復方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009237040A JP2009237040A (ja) | 2009-10-15 |
JP5125671B2 true JP5125671B2 (ja) | 2013-01-23 |
Family
ID=41251100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008080092A Expired - Fee Related JP5125671B2 (ja) | 2008-03-26 | 2008-03-26 | 画像表示装置、欠陥検出方法及び短絡事故の修復方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5125671B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3150324B2 (ja) * | 1990-07-13 | 2001-03-26 | 株式会社日立製作所 | 薄膜トランジスタ基板の検査方法および薄膜トランジスタ基板の配線修正方法 |
JP2814814B2 (ja) * | 1992-01-30 | 1998-10-27 | 日本電気株式会社 | 薄膜トランジスタ基板 |
JP2003045966A (ja) * | 2001-08-02 | 2003-02-14 | Seiko Epson Corp | 薄膜半導体装置、電気光学装置、それを用いた投射型液晶表示装置並びに電子機器 |
JP4123832B2 (ja) * | 2002-05-31 | 2008-07-23 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP4940679B2 (ja) * | 2006-02-02 | 2012-05-30 | ソニー株式会社 | 欠陥修正手法の表示方法及び欠陥修正装置 |
JP4984715B2 (ja) * | 2006-07-27 | 2012-07-25 | ソニー株式会社 | 表示装置の駆動方法、及び、表示素子の駆動方法 |
-
2008
- 2008-03-26 JP JP2008080092A patent/JP5125671B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009237040A (ja) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10141388B2 (en) | Display device with transistor sampling for improved performance | |
JP5245879B2 (ja) | 画像表示装置及び短絡事故の修復方法 | |
US10707291B2 (en) | Image display device and method for repairing short circuit failure | |
US9702919B2 (en) | Method for manufacturing display panel | |
CN112020739B (zh) | 显示装置的制造方法以及显示装置 | |
JP2010060873A (ja) | 画像表示装置 | |
KR20100124256A (ko) | 표시 장치 | |
JP2009288734A (ja) | 画像表示装置 | |
JP5353066B2 (ja) | 画像表示装置及び画像表示装置の製造方法 | |
JP5024529B2 (ja) | 表示装置の製造方法およびtftアレイ基板の製造方法 | |
JP5125671B2 (ja) | 画像表示装置、欠陥検出方法及び短絡事故の修復方法 | |
JP2009251486A (ja) | 画像表示装置及び画像表示装置の製造方法 | |
JP2010020034A (ja) | 画像表示装置 | |
JP2010072132A (ja) | 画像表示装置 | |
KR20080054050A (ko) | 유기전계발광표시장치 | |
CN113678187A (zh) | 显示装置及其制造方法 | |
JP2009288624A (ja) | 電子回路およびパネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |