CN111161670B

CN111161670B - 一种多行扫换行显示方法和芯片

Info

Publication number: CN111161670B
Application number: CN202010135535.5A
Authority: CN
Inventors: 张若平; 宋霄; 蒋召宇; 何书专
Original assignee: Nanjing Huanxuan Semiconductor Co ltd
Current assignee: Nanjing Huanxuan Semiconductor Co ltd
Priority date: 2020-03-02
Filing date: 2020-03-02
Publication date: 2022-03-29
Anticipated expiration: 2040-03-02
Also published as: CN111161670A

Abstract

本发明公开了一种多行扫换行显示方法和芯片，属于LED显示技术领域。针对现有技术中存在的多行扫恒流源芯片需要通过芯片外部输入灰度时钟GCLK来实现换行显示操作，灰度时钟GCLK频率不高，无法在行扫数较高时显示高灰度等级，显示画面质量较差等问题，本发明提供了一种多行扫换行显示方法和芯片，它可以实现通过控制卡产生独立的换行信号进行不同行的切换，来对不同行的数据进行更新；灰度时钟GCLK通过芯片内部生成，极大提高灰度时钟GCLK的频率的上限值，使得可以显示的灰度等级大为提高，画面的显示效果也得到极大的改善，换行信号同时抓取扫描数据，减少空余时间的浪费，提高时间利用率和显示刷新率。

Description

一种多行扫换行显示方法和芯片

技术领域

本发明涉及LED显示技术领域，更具体地说，涉及一种多行扫换行显示方法和芯片。

背景技术

LED作为一种新型的照明材料，具有寿命长，功耗低，体积小，安全可靠等优点。目前在照明，显示屏等设备中已经广泛使用。随着小点距LED技术和灰度调制技术的发展，LED显示屏目前已经能够显示出更加细腻逼真的图像与画面。小点距的LED显示屏会在一个比较小的灯板上放置较多的发光二极管，为了提高芯片的使用效率和节省构建屏幕的成本，一般会使用多行扫的恒流源芯片来控制每个发光二极管。

在多行扫的恒流源芯片设计中，一般通过芯片外部的控制卡向芯片发送两个时钟信号，一个是采样灰度数据以及寄存器数据的时钟，一般频率较低，我们称之为DCLK(Data_Clock)，另外一个是用来显示灰度值的时钟，一般频率较高，我们称之为GCLK(Gray_Clock)。由于是多行扫的芯片，因此在显示过程中会换行显示，现有的做法是通过外部GCLK的产生和停止来做到行数据的切换。即没有GCLK时不显示数据，等到产生GCLK时显示这一行的数据，以此实现多行数据的显示。

目前对于多行扫的恒流源芯片，由于灰度等级＝GCLK频率/(帧频*行扫数)，随着行扫数的增加，GCLK的频率也必须要相应提高才能完成高灰度等级的显示。由于GCLK是芯片外部输入的时钟，受限于PCB板的布局布线等外部硬件因素制约，时钟的频率无法做的很高，否则时钟信号的占空比和变化沿就会很不稳定，可能会使芯片不能正常的工作。所以这种基于GCLK用来进行换行显示操作的方案就过于依赖于PCB板的制作，在行扫数较高时，就只能显示较低的灰度等级，最终显示出的颜色的种类和色彩渐变度会很有限，画面质量就会比较差，影响显示效果。因此需要一种新的多行扫恒流芯片换行显示方式，保证恒流源芯片既能有较好的显示效果，同时又能实现换行功能。

中国专利申请多行扫高刷新率的全彩LED驱动芯片及驱动方法，申请号201910508939.1，公开日2019年6月13日，公开了一种多行扫高刷新率的全彩LED驱动芯片及驱动方法，属于全彩LED驱动芯片设计领域，包括：同步控制器、移位寄存器、状态寄存器、SRAM缓冲器、灰度时钟生成模块、驱动模块、预充电电路以及模拟输出模块；灰度时钟生成模块用于根据指令信息，对数据时钟信号DCLK进行倍频/分频处理，以生成用于控制灰度等级的灰度时钟信号GCLK；驱动模块用于对灰度时钟信号GCLK计数以得到各行像素数据所对应的灰度计数，并在每次扫描过程中利用连续N行像素数据及对应的灰度计数生成各行像素数据所对应的PWM信号的输出波形，从而实现多行扫描；模拟输出模块用于接收PWM信号并配合预充电电路产生恒流驱动LED灯珠。本发明能够提高刷新率，并支持更多的扫描行数，该发明在识别外部的ROW信号之后，才会换行/换帧，也就是说当外部的ROW信号结束以后，芯片才会开始从SRAM里拿取这一帧的数据。而在换行信号结束之后，真正的显示开始前，会有较长一段时间的空余(拿SRAM里的数据)。当DCLK和GCLK的倍率比较大时，会有几十个甚至上百个GCLK时间的浪费，空余时间的浪费使得显示每一行数据所需要的总时间增加，时间利用率低。

发明内容

1.要解决的技术问题

针对现有技术中存在的多行扫恒流源芯片需要通过芯片外部输入灰度时钟GCLK来实现换行显示操作，灰度时钟GCLK频率不高，无法在行扫数较高时显示高灰度等级，显示画面质量较差等问题，本发明提供了一种多行扫换行显示方法和芯片，通过控制卡产生独立的换行信号进行不同行的切换；灰度时钟GCLK通过芯片内部生成，使得可以显示的灰度等级大为提高，画面的显示效果也得到改善，换行信号同时抓取扫描数据，减少空余时间的浪费，提高时间利用率和显示刷新率。

2.技术方案

本发明的目的通过以下技术方案实现。

一种多行扫换行显示方法，包括以下步骤：

步骤1：分别接收外部控制卡输入的换行信号和数据时钟DCLK，所述的换行信号为脉冲信号；

步骤2：换行信号输入高电平脉冲时，通过数据时钟DCLK获取当前行需要显示的灰度数据；

步骤3：换行信号输入低电平脉冲后，通过灰度时钟GCLK显示当前行的灰度数据，每一行行扫显示时，所有通道并行输出；

步骤4：当前行的灰度数据显示结束，不再显示其他数据，直至再次接收到换行信号的高电平脉冲，开始下一行数据的获取和显示。

本发明新型多行扫换行显示方法，将灰度时钟GCLK由芯片内部产生，通过外部控制卡输入换行信号，在换行信号输入高电平脉冲时，即通过数据时钟DCLK直接同步获取扫描需要显示的数据，显示时同时显示一行中所有通道的数据，芯片依次显示每一行数据，当最后一行的数据显示完毕后，一帧数据便进行了完整的显示。

与传统的换行信号结束再读取数据不同，本发明在数据显示时序上节省了时间，进而缩短了整体换行显示的时间，提高了时间的利用率，避免了空余时间的浪费。本发明在提高显示灰度等级，增强画面的显示效果时，还提高效率，进一步提高芯片显示的刷新率。

优选的，步骤1中换行信号高电平脉冲宽度为N个数据时钟DCLK，N为不小于芯片通道数的整数。换行信号的脉冲宽度根据芯片的通道数而设定，显示时会发生在一行同时显示各个通道的数据，因此换行信号的脉冲宽度必须大于芯片的通道数才能保证在显示开始前更新所有通道的数据。

优选的，步骤2中数据时钟DCLK一次获取当前行所有通道的数据，所有通道的灰度数据同时显示，此时数据时钟DCLK的个数与通道数M相同，M为大于0的整数。

优选的，步骤3中灰度数据通过灰度时钟GCLK显示。灰度时钟GCLK由芯片内部产生，不需要从外部输入，降低了对PCB板的依赖，可以将灰度时钟GCLK的频率提高。

优选的，换行信号由高电平脉冲变为低电平脉冲后，换行信号由高电平脉冲变为低电平脉冲后，芯片驱动一个计数器CNT计数，计数器CNT的频率与灰度时钟GCLK相同

优选的，步骤3中换行信号输入低电平脉冲后，灰度数据输出显示延迟X个灰度时钟GCLK，X为大于1的整数。当换行信号由高电平变为低电平后，如果在连续几个灰度时钟GCLK采到的都是低电平，系统确认换行信号确实产生了下降沿，开始进行数据显示。一般来说，为了更好的缩短时间，提高时间效率，延迟的时钟个数越少越好，最小为2个灰度时钟GCLK。

一种芯片，使用所述的一种多行扫换行显示方法，所述芯片包括移位寄存器，锁相环模块，SRAM模块，控制寄存器，数据寄存器，数据处理模块和电流调整模块；移位寄存器连接控制寄存器和SRAM模块，控制寄存器还连锁电流调整模块，SRAM模块连接数据寄存器，数据寄存器连接数据处理模块，数据处理模块连接电流调整模块，锁相环模块与数据处理模块连接，电流调整模块还连接外置电阻。

优选的，灰度数据存储在SRAM模块中，换行信号输入高电平脉冲后，数据时钟DCLK从SRAM模块中获取灰度数据。

优选的，灰度时钟GCLK由锁相环模块将输入信号数据时钟DCLK倍频产生。灰度时钟GCLK在芯片内部产生，不再由外部提供，极大提高灰度时钟GCLK的频率的上限值，频率可以达到很高，芯片的显示效果对于PCB板的依赖性大大降低。

优选的，数据寄存器存储芯片所有通道的行扫数据，在换行信号输入高电平脉冲后更新数据；数据处理模块输出灰度数据至电流调整模块，实现多通道的扫描输出；控制寄存器用于调整输出电流；电流调整模块根据控制寄存器中的控制信号，结合外置电阻，调节各个输出通道的驱动电流大小，作为芯片的最终输出。

本发明芯片使用一种新型的多行扫换行显示方法，通过内部锁相环模块倍频产生灰度时钟GCLK，区别于现有技术灰度时钟GCLK由外部控制卡发送给芯片，灰度时钟GCLK可以达到较高频率，不再受限于PCB板的布局布线等外部硬件因素的制约，且换行显示产生时即抓取显示数据，时间利用率高。本发明对芯片的通道数和行数没有限制，适用范围大。

3.有益效果

相比于现有技术，本发明的优点在于：

本发明显示方式应用于具备内部时钟倍频功能的芯片中，灰度时钟GCLK通过芯片内部产生，不再由外部提供，极大提高灰度时钟GCLK的频率的上限值，频率可以达到很高，在灰度时钟GCLK频率高达125MHz时，灰度时钟GCLK占空比依然可以非常稳定的保持在50％。灰度时钟GCLK不受限于PCB板的布局布线等外部硬件因素的制约，大幅提高显示灰度等级，增强画面的显示效果，芯片的显示效果对于PCB板的依赖性大大降低。

通过独立的换行信号对多行扫芯片进行换行显示，独立的换行信号对不同行的数据进行更新，使得换行信号与灰度时钟GCLK可以分开产生，换行显示时，在换行信号产生的过程中，直接抓取扫描要显示的数据，避免了空余时间的浪费，进一步减小显示完每一行数据所需要的总时间，提高时间的利用率，时间利用率的提高可以支持更多的扫描行数以及进一步提高显示刷新率。

附图说明

图1为本发明的流程示意图；

图2为16通道16位多行扫换行显示为例的模块示意图；

图3为64行扫显示效果示意图；

图4为现有技术换行显示时序示意图；

图5为本发明换行显示时序示意图；

图6为本发明实施例16通道16位64行扫芯片模块结构示意图；

图7为本发明灰度时钟GCLK倍频至125MHz下的仿真图。

具体实施方式

下面结合说明书附图和具体的实施例，对本发明作详细描述。

实施例1

图4所示为现有技术换行时序示意图，其中灰度时钟GCLK由外部控制卡发送给芯片。现有技术换行显示的原理是在没有接收到灰度时钟GCLK时不显示数据，接收到灰度时钟GCLK时显示这一行的数据，以此实现多行数据的显示。该方法受限于PCB板的布局布线等外部硬件因素的制约，且灰度时钟GCLK的频率无法做的很高，根据公式：灰度等级＝灰度时钟GCLK频率/(帧频*行扫数)，灰度时钟GCLK不变，当行扫数升高时，灰度等级降低。且现有技术相当于换行和显示都依赖于外部的灰度时钟GCLK，对于PCB的制板要求高，对于一些相对质量不高的PCB板，即使芯片本身没有问题，如果灰度时钟GCLK的波形不好，显示效果也有可能不佳。

本实施例以16通道16位64行扫恒流芯片为例，所述恒流芯片模块结构如图6所示，包括移位寄存器，锁相环模块(PLL)，SRAM模块，控制寄存器，数据寄存器，数据处理模块和电流调整模块；移位寄存器连接控制寄存器和SRAM模块，控制寄存器还连锁电流调整模块，SRAM模块连接数据寄存器，数据寄存器连接数据处理模块，数据处理模块连接电流调整模块，锁相环模块与数据处理模块连接，电流调整模块还连接外置电阻Rext。

移位寄存器，由于所述恒流芯片是一个16位的恒流芯片，故芯片设置一个16位的移位寄存器来接收外来SIN端口送进来的数据，输入数据通过端口SIN输入移位寄存器，通过外部LE信号来将本芯片的数据分别锁存到SRAM和控制寄存器中，其余芯片的数据从输出端口SOUT端输出。

锁相环模块，即灰度时钟GCLK的生成模块，外部数据时钟DCLK通过锁相环模块倍频成高频率的灰度时钟GCLK，用于显示数据。灰度时钟GCLK由芯片内部产生，不受限于PCB板的限制，提升芯片的显示效果。

SRAM模块，使用32Kbit的SRAM存储64行扫所需要的所有数据，当检测到外部的换行信号上升沿来临后，SRAM模块就会把要显示行16个通道将要显示的数据逐一取出送往数据寄存器中。

数据寄存器，大小为16×16bit，用于存储总共16个通道的行扫数据，数据寄存器在外部输入换行信号上升沿来临后开始更新数据。

数据处理模块，所述数据处理模块一端连接倍频的灰度时钟GCLK，另一端连接数据寄存器输出的16路灰度数据，每一行进行扫描时同时输出16个通道的显示数据信号到电流调整模块，从而实现多通道的扫描输出，每一帧重复64次，完成64行的扫描。

控制寄存器，主要存储电流调整模块中的一些使能控制信号，用于调整输出电流。

电流调整模块，会根据控制寄存器中的控制信号，结合外置电阻Rext，调节各个输出通道的驱动电流大小，作为芯片的最终输出。

所述多行扫恒流芯片的换行显示，通过外部的控制卡产生独立的换行信号给驱动芯片进行换行显示。图2为以16通道16位为例的多行扫换行显示模块示意图，输入信号包括换行信号和数据时钟DCLK，换行信号和数据时钟DCLK均由外部控制卡产生，外部控制卡同时发送换行信号和数据时钟DCLK至存储单元SRAM模块，当芯片接收到外部送来的换行信号后，会通过数据时钟DCLK从存储单元SRAM模块里获取接下来一行所有通道的显示数据并锁存在寄存器里。

本发明显示方法不限于恒流芯片的通道数、灰度数据位数和行数，结合图2和图6，以16通道16位64行扫恒流芯片为例，恒流芯片一共有16个通道，每个通道需要16bit数据。之后这16个通道的数据，通过一个高频的灰度时钟GCLK来显示，灰度时钟GCLK由锁相环模块将外部发送给芯片的数据时钟DCLK倍频而成，在芯片内部产生，不再由外部控制卡提供。灰度数据显示时同时显示一行中所有通道的数据，芯片依次显示每一行数据，当最后一行的数据显示完毕后，一帧数据便进行了完整的显示。

实施例2

本实施例以实施例1所述恒流芯片为基础详细介绍其灰度数据显示方法。

图1为恒流芯片换行显示方法的流程示意图，包括以下步骤：

步骤1：外部的控制卡产生一个高电平脉冲信号给芯片当作换行信号，高电平脉冲信号的宽度为N个数据时钟DCLK周期，N为不小于多行扫恒流芯片通道数的整数。图5为本发明换行显示时序示意图，以16通道恒流芯片为例，通道数为16，所以换行信号的高脉冲宽度最小为16个数据时钟DCLK时钟周期。

换行信号的脉冲宽度根据多行扫恒流芯片的通道数而设定，显示时会发生在一行同时显示各个通道的数据，因此换行信号的脉冲宽度必须大于多行扫恒流芯片的通道数才能保证在显示开始前更新所有通道的数据。

步骤2：当数据时钟DCLK接收到换行信号的高电平脉冲后，开始从存储单元SRAM模块里获取当前行需要显示的灰度数据。对于拥有M个通道的多行扫恒流芯片，需要M个数据时钟DCLK一次性获取这一行所有通道的数据，M为大于0的整数。图5所示以16通道恒流芯片为例，通道数为16，所以总计16个DCLK时钟周期拿完这一行所有通道的数据。

芯片在每个数据时钟DCLK周期中会从SRAM中获取一个通道的当前行的灰度数据，所以需要总计M个数据时钟DCLK周期可以获取这一行所有通道的灰度数据。

步骤3：当换行信号输入低电平脉冲后，通过灰度时钟GCLK显示该行的灰度数据，M个通道的灰度数据同时显示。如图5所示，换行信号的下降沿来临后，数据输出显示延迟2个灰度时钟GCLK，当换行信号由高变为低后，如果连续几个灰度时钟GCLK采到的都是低电平，则认为换行信号确实产生了下降沿，则开始显示数据，一般来说，为了更好的时间效率，延迟的时钟个数越少越好，最小为2个灰度时钟GCLK。

芯片内部的灰度时钟GCLK是一直产生不中断的，灰度时钟GCLK由外部的数据时钟DCLK经过倍频后生成。换行信号由高电平变为低电平后，会启动一个计数器CNT计数，开始显示本行的灰度数据。计数器CNT的频率与灰度时钟GCLK频率相同，用于计数显示的周期，计数器数完至少一个完整的显示周期后，才会产生下一个换行信号，因此换行信号之间的间隔时间预先就已设定。对于一个M通道的多行扫恒流芯片来说，可以在每次行扫显示时，显示一行M列个像素点。

本发明在换行信号产生的过程中，即抓取要显示的扫描数据，本发明抓取扫描数据在换行信号期间，而不是之后，避免了空余时间的浪费，进一步减少显示完每一行数据所需要的总时间，提高时间的利用率，时间利用率的提高可以支持更多的扫描行数以及进一步提高显示刷新率。

步骤4：当显示完本行的灰度数据后，芯片便不再显示，直至接收到下一个换行信号的高电平脉冲后，开始下一行数据的更新和显示。由于换行信号是通过外部控制卡产生的，若有意外原因产生了冲突，可以手动调整外部控制卡发送的换行信号时序，避免冲突。

芯片显示完一行的数据后，即使灰度时钟GCLK不间断也不再显示数据，直至下一个换行信号到来。图3所示为一个64行行扫显示示意图，芯片会依次显示1～64行的所有灰度数据，每一行行扫时，所有的通道会并行输出，当最后一行的数据显示完毕后，一帧数据便进行了完整的显示。

图5为本发明换行时序示意图，新增加的换行信号的波形和时序非常简单，每一次行扫发送一次换行信号。换行信号的上升沿触发行扫数据的更新，换行信号下降沿之后，开始显示这一行的灰度数据。灰度时钟GCLK由芯片内部生成，不会间断。由于灰度时钟GCLK是通过内部锁相环生成，灰度时钟GCLK的占空比稳定，大幅度的提高频率上限。

本实施例多行扫恒流芯片换行显示方法通过外部控制卡输入换行信号，灰度时钟GCLK在芯片内部生成，大幅提高显示灰度等级，增强画面的显示效果，芯片的显示效果对于PCB板的依赖性降低。

目前市面上比较好的PCB板所能发送的比较稳定的灰度时钟GCLK一般最高也就25～30MHz。根据有限次的实验结果，通过软件的仿真，本发明的新型多行扫恒流芯片换行显示方法在灰度时钟GCLK频率高达125MHz时，灰度时钟GCLK占空比依然可以非常稳定的保持在50％左右。图7所示为灰度时钟GCLK倍频至125MHz下的仿真图，如图7所示一共1000个点，呈现正态分布，平均值为8.31ns，标准差为22ps(0.25％)，在高频条件下灰度时钟GCLK依然非常的稳定。

本发明的换行方式在其他条件相同的情况下，灰度等级比现有技术方法提高2～4倍，本发明多行扫换行显示方法在换行显示时对PCB板的依赖性较以往大大降低，只要能够产生稳定的频率较低的数据时钟DCLK和时序简单的换行信号就能够完成高质量画面的显示，应用范围和前景更加广泛。

以上示意性地对本发明创造及其实施方式进行了描述，该描述没有限制性，在不背离本发明的精神或者基本特征的情况下，能够以其他的具体形式实现本发明。附图中所示的也只是本发明创造的实施方式之一，实际的结构并不局限于此，权利要求中的任何附图标记不应限制所涉及的权利要求。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。此外，“包括”一词不排除其他元件或步骤，在元件前的“一个”一词不排除包括“多个”该元件。产品权利要求中陈述的多个元件也可以由一个元件通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims

1.一种多行扫换行显示方法，其特征在于，包括以下步骤：

步骤4：当前行的灰度数据显示结束，不再显示其他数据，直至再次接收到换行信号的高电平脉冲，开始下一行数据的获取和显示；

步骤1中换行信号高电平脉冲宽度为N个数据时钟DCLK，N为不小于芯片通道数的整数；

步骤3中灰度数据通过灰度时钟GCLK显示；

换行信号由高电平脉冲变为低电平脉冲后，芯片驱动一个计数器CNT计数，计数器CNT的频率与灰度时钟GCLK相同；计数器CNT用于计数显示的周期，计时器数完至少一个完整的显示周期后，才会产生下一个换行信号；

在换行信号输入高电平脉冲时，即通过数据时钟DCLK直接同步获取扫描需要显示的数据，显示时同时显示一行中所有通道的数据，芯片依次显示每一行数据，当最后一行的数据显示完毕后，一帧数据便进行了完整的显示。

2.根据权利要求1所述的一种多行扫换行显示方法，其特征在于，步骤2中数据时钟DCLK一次获取当前行所有通道的数据，所有通道的灰度数据同时显示，此时数据时钟DCLK的个数与通道数M相同，M为大于0的整数。

3.根据权利要求1所述的一种多行扫换行显示方法，其特征在于，步骤3中换行信号输入低电平脉冲后，灰度数据输出显示延迟X个灰度时钟GCLK，X为大于1的整数。

4.一种芯片，其特征在于，使用任意一项如权利要求1-3所述的一种多行扫换行显示方法，所述芯片包括移位寄存器，锁相环模块，SRAM模块，控制寄存器，数据寄存器，数据处理模块和电流调整模块；移位寄存器连接控制寄存器和SRAM模块，控制寄存器还连锁电流调整模块，SRAM模块连接数据寄存器，数据寄存器连接数据处理模块，数据处理模块连接电流调整模块，锁相环模块与数据处理模块连接，电流调整模块还连接外置电阻。

5.根据权利要求4所述的一种芯片，其特征在于，灰度数据存储在SRAM模块中，换行信号输入高电平脉冲后，数据时钟DCLK从SRAM模块中获取灰度数据。

6.根据权利要求5所述的一种芯片，其特征在于，灰度时钟GCLK由锁相环模块将输入信号数据时钟DCLK倍频产生。

7.根据权利要求5所述的一种芯片，其特征在于，数据寄存器存储芯片所有通道的行扫数据，在换行信号输入高电平脉冲后更新数据；数据处理模块输出灰度数据至电流调整模块，实现多通道的扫描输出；控制寄存器用于调整输出电流；电流调整模块根据控制寄存器中的控制信号，结合外置电阻，调节各个输出通道的驱动电流大小，作为芯片的最终输出。