JP3209635B2 - 表示装置 - Google Patents

表示装置

Info

Publication number
JP3209635B2
JP3209635B2 JP06614594A JP6614594A JP3209635B2 JP 3209635 B2 JP3209635 B2 JP 3209635B2 JP 06614594 A JP06614594 A JP 06614594A JP 6614594 A JP6614594 A JP 6614594A JP 3209635 B2 JP3209635 B2 JP 3209635B2
Authority
JP
Japan
Prior art keywords
circuit
period
voltage
electrode
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06614594A
Other languages
English (en)
Other versions
JPH07281635A (ja
Inventor
登史 川口
暎 冨吉
信 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP06614594A priority Critical patent/JP3209635B2/ja
Priority to US08/414,717 priority patent/US5614922A/en
Priority to EP95302228A priority patent/EP0678846B1/en
Priority to DE69511149T priority patent/DE69511149T2/de
Priority to KR1019950008090A priority patent/KR0154251B1/ko
Publication of JPH07281635A publication Critical patent/JPH07281635A/ja
Application granted granted Critical
Publication of JP3209635B2 publication Critical patent/JP3209635B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絵素電極にデューティ
比が異なるパルス状の電圧を印加することにより階調表
示を行うアクティブマトリクス方式の表示装置に関す
る。
【０００２】
【従来の技術】電圧レベルの異なるアナログ電圧により
階調表示を行う従来のアクティブマトリクス方式の液晶
表示装置の構成例を図１８に示す。なお、ここでは簡単
のために３行３列の絵素を備えた液晶表示装置について
説明する。
【０００３】この液晶表示装置は、液晶を介在させた対
向する一対の基板１１，１２を備えている。一方の基板
１１の対向面上には、透明導電膜による絵素電極Ｐ11〜
Ｐ33が３行３列のマトリクス状に配設されると共に、こ
れら絵素電極Ｐ11〜Ｐ33に隣接して互いに直交する３本
ずつの行電極Ｇ1〜Ｇ3と列電極Ｓ1〜Ｓ3とが敷設されて
いる。また、行電極Ｇ1〜Ｇ3と列電極Ｓ1〜Ｓ3の各交差
部には、薄膜トランジスタ（ＴＦＴ[Thin Film Transis
tor]）Ｑ11〜Ｑ33が設けられ、それぞれこの薄膜トラン
ジスタＱ11〜Ｑ33のソース−ドレイン間を介して対応す
る列電極Ｓ1〜Ｓ3と絵素電極Ｐ11〜Ｐ33との間が接続さ
れている。これらの薄膜トランジスタＱ11〜Ｑ33のゲー
ト端子は、それぞれ対応する行電極Ｇ1〜Ｇ3に接続され
ている。他方の基板１２の対向面には全面に対向電極が
形成されている。従って、この基板１２の対向電極と基
板１１の各絵素電極Ｐ11〜Ｐ33との間には、基板１１，
１２間に介在させた液晶によりそれぞれ液晶セルが形成
され、各絵素電極Ｐ11〜Ｐ33に充電された電圧（対向電
極との電位差）に応じて光の透過率を変化させて階調表
示を行う。
【０００４】上記液晶表示装置は、周辺回路として、タ
イミングコントローラ１３と階調電圧源１５と列電極駆
動回路１６と行電極駆動回路１７とを備えている。タイ
ミングコントローラ１３は、外部から送られて来る表示
データＤと垂直同期信号ＶＳ，水平同期信号ＨＳ及びド
ットクロック信号ＣＬＫを入力して各種同期信号を生成
する回路である。このタイミングコントローラ１３は、
生成した同期信号を階調電圧源１５と列電極駆動回路１
６と行電極駆動回路１７に送る。また、列電極駆動回路
１６には、この同期信号と共に表示データＤも送られ
る。階調電圧源１５は、表示階調の各段階に応じた異な
る電圧レベルの複数のアナログ階調電圧Ｖ0〜Ｖ3を発生
し列電極駆動回路１６に供給する。また、この階調電圧
源１５は、タイミングコントローラ１３からの同期信号
に基づいて垂直走査期間ＴＶごとに電圧レベルが変化す
る対向電極信号ＶＣを発生し基板１２の対向電極に供給
する。行電極駆動回路１７は、タイミングコントローラ
１３からの同期信号に基づいて水平走査期間ＴＨごとに
切り替わって順にアクティブとなる３種類の行電極走査
信号ＯＧ1〜ＯＧ3を生成し基板１１の各行電極Ｇ1〜Ｇ3
にそれぞれ出力する。行電極Ｇ1〜Ｇ3に出力された行電
極走査信号ＯＧ1〜ＯＧ3がアクティブになると、その行
電極Ｇ1〜Ｇ3にゲートを接続された薄膜トランジスタＱ
11〜Ｑ33が導通する。従って、行電極Ｇ2に出力された
行電極走査信号ＯＧ2がアクティブになると、当該行の
薄膜トランジスタＱ21，Ｑ22，Ｑ23が全て導通し、対応
する１行の絵素電極Ｐ21，Ｐ22，Ｐ23が各列電極Ｓ1〜
Ｓ3に接続される。列電極駆動回路１６は、ディジタル
信号の表示データＤを３絵素分ずつシリアル／パラレル
変換すると共に、これら３絵素分の表示データＤのそれ
ぞれに応じて階調電圧源１５が供給するアナログ階調電
圧Ｖ0〜Ｖ3を選択し、これを列電極駆動信号ＯＳ1〜Ｏ
Ｓ3として基板１１の各列電極Ｓ1〜Ｓ3に同時に出力す
る。
【０００５】上記列電極駆動回路１６の具体的構成例を
図１９に示す。なお、ここではいずれか１本の列電極Ｓ
iに列電極駆動信号ＯＳiを出力するための回路部分だけ
を示す（ｉ＝１〜３）。従って、実際の列電極駆動回路
１６には、このような回路が列電極Ｓiの本数分だけ設
けられている。また、表示データＤは、２ビットのデー
タビットｄ1，ｄ2からなり４段階の階調表示を行う場合
について説明する。
【０００６】表示データＤは、タイミングコントローラ
１３から１水平走査期間ＴＨ内に３絵素分ずつ順にシリ
アルに列電極駆動回路１６に送られる。ただし、１つの
絵素に対応する表示データＤの２ビットのデータビット
ｄ1，ｄ2は、パラレルに列電極駆動回路１６に送られ
る。これらのデータビットｄ1，ｄ2は、サンプリングパ
ルスＴＳiによってサンプルラッチ回路１６ａにラッチ
される。サンプリングパルスＴＳiは、タイミングコン
トローラ１３から送られて来る同期信号であり、この例
では３種類のサンプリングパルスＴＳ1〜ＴＳ3が送られ
て来る。これらのサンプリングパルスＴＳ1〜ＴＳ3は、
表示データＤが１絵素分送られて来るたびにいずれかの
パルスが順に立ち上がり、３絵素分の表示データＤが送
られる水平走査期間ＴＨごとにこれを繰り返す。サンプ
ルラッチ回路１６ａにラッチされたデータビットｄ1，
ｄ2は、ホールドパルスＯＥによってホールドラッチ回
路１６ｂにラッチされる。ホールドパルスＯＥも、タイ
ミングコントローラ１３から送られて来た同期信号であ
り、水平走査期間ＴＨごとに１回パルスが立ち上がる。
従って、１水平走査期間ＴＨ内に送られて来た３絵素分
のデータビットｄ1，ｄ2は、サンプルラッチ回路１６ａ
に順にラッチされると共にホールドラッチ回路１６ｂに
一斉にラッチされることによりシリアル／パラレル変換
される。
【０００７】上記ホールドラッチ回路１６ｂにラッチさ
れたデータビットｄ1，ｄ2は、デコーダ回路１６ｃに送
られる。デコーダ回路１６ｃは、入力Ｄ0，Ｄ1に入力さ
れたデータビットｄ1，ｄ2のディジタル値に応じて４本
の出力Ｓ0〜Ｓ3のいずれかをアクティブとする回路であ
る。これら４本の出力Ｓ0〜Ｓ3は、４個のアナログスイ
ッチＡＳＷ0〜ＡＳＷ3の制御入力にそれぞれ接続されて
いる。アナログスイッチＡＳＷ0〜ＡＳＷ3は、デコーダ
回路１６ｃの出力Ｓ0〜Ｓ3に応じて階調電圧源１５から
供給されるアナログ階調電圧Ｖ0〜Ｖ3うちのいずれかを
選択し列電極駆動信号ＯＳiとして出力する回路であ
る。そして、この列電極駆動信号ＯＳiは、対応する列
電極Ｓiに出力されることになる。
【０００８】上記構成の液晶表示装置の動作を図２０の
タイムチャートに基づいて説明する。
【０００９】絵素電極Ｐ11〜Ｐ33が３行３列のマトリク
ス状に配列されているので、垂直同期信号ＶＳの１周期
には水平同期信号ＨＳが３周期存在する。この垂直同期
信号ＶＳの１周期が垂直走査期間ＴＶとなり、水平同期
信号ＨＳの１周期が水平走査期間ＴＨとなる。表示デー
タＤは、１水平走査期間ＴＨごとに３絵素分ずつ送ら
れ、１垂直走査期間ＴＶで全ての絵素電極Ｐ11〜Ｐ33に
対応する９絵素分の表示データＤ（図面では説明のため
にＤ11〜Ｄ33の記号が付されている）が送られる。
【００１０】列電極Ｓ1〜Ｓ3に出力される列電極駆動信
号ＯＳ1〜ＯＳ3は、これらの表示データＤ11〜Ｄ33に対
応するいずれかのアナログ階調電圧Ｖ0〜Ｖ3である。例
えば列電極駆動信号ＯＳ2は、表示データＤ12，Ｄ22，
Ｄ32に対応するアナログ階調電圧Ｖ0〜Ｖ3であり、１水
平走査期間ＴＨごとに切り替わる。また、この列電極駆
動信号ＯＳ2が例えば表示データＤ12に対応するアナロ
グ階調電圧Ｖ0〜Ｖ3となるのは、この表示データＤ12が
列電極駆動回路１６に送られて来た水平走査期間ＴＨの
次の水平走査期間ＴＨとなる。
【００１１】行電極Ｇ1〜Ｇ3に出力される行電極走査信
号ＯＧ1〜ＯＧ3は、水平走査期間ＴＨごとに切り替わっ
て順にいずれか１つが高レベルのアクティブとなる。即
ち、垂直走査期間ＴＶの２番目の水平走査期間ＴＨに最
初の行電極走査信号ＯＧ1がアクティブとなり、続いて
３番目の水平走査期間ＴＨに次の行電極走査信号ＯＧ2
がアクティブとなり、次回の垂直走査期間ＴＶの１番目
の水平走査期間ＴＨに最後の行電極走査信号ＯＧ3がア
クティブとなる。また、これは垂直走査期間ＴＶごとに
繰り返される。ただし、実際に行電極走査信号ＯＧ1〜
ＯＧ3がアクティブとなるのは、当該水平走査期間ＴＨ
の全期間ではなく、これの大部分を占める行電極走査期
間ＴＧである。
【００１２】上記アナログ階調電圧Ｖ0〜Ｖ3は、それぞ
れ異なる一定の電圧レベルを有する駆動信号である。た
だし、これらのアナログ階調電圧Ｖ0〜Ｖ3の電圧レベル
は、垂直走査期間ＴＶごとに相互間の高低関係が逆転す
るように切り替えられる。また、基板１２の対向電極に
供給される対向電極信号ＶＣも、所定の電圧レベルを有
する駆動信号であり、垂直走査期間ＴＶごとにこの電圧
レベルが高低の２種類の電位に切り替えられる。そし
て、この対向電極信号ＶＣと各アナログ階調電圧Ｖ0〜
Ｖ3との電位差は、絶対値が一定であり、正負の極性の
みが垂直走査期間ＴＶごとに反転するようになってい
る。従って、基板１１の絵素電極Ｐ11〜Ｐ33と基板１２
の対向電極との間には、垂直走査期間ＴＶごとに極性が
反転する電圧が印加され、この交流駆動によって液晶の
劣化を防止している。なお、対向電極信号ＶＣの電圧レ
ベルは常に一定に保持し、アナログ階調電圧Ｖ0〜Ｖ3の
みをこの一定電圧に対して対称的となる電圧レベルに切
り替えることによって交流駆動を行うこともできる。
【００１３】ここで、表示データＤ22がアナログ階調電
圧Ｖ2に対応する値となった場合を例示して説明する。
行電極走査信号ＯＧ2がアクティブとなる行電極走査期
間ＴＧに、絵素電極Ｐ22と対向電極との間にアナログ階
調電圧Ｖ2と対向電極信号ＶＣとの電位差が印加される
ので、この対向電極の電位を基準としたときの絵素電極
Ｐ22の電圧波形はＶＰ22に示すようになる。即ち、行電
極走査信号ＯＧ2がアクティブとなる行電極走査期間Ｔ
Ｇに薄膜トランジスタＱ22が導通して絵素電極Ｐ22がア
ナログ階調電圧Ｖ2によって定まる電圧レベルに充放電
されると、次に行電極走査信号ＯＧ2が再びアクティブ
となるまで薄膜トランジスタＱ22が遮断されてこの電圧
レベルが維持される。また、次に行電極走査信号ＯＧ2
がアクティブになると、絵素電極Ｐ22は、絶対値が同じ
で極性が逆の電圧レベルに充放電されて、以降これを繰
り返す。
【００１４】上記従来の液晶表示装置は、階調電圧源１
５において表示階調の段階数分である４種類のアナログ
階調電圧Ｖ0〜Ｖ3を生成する。しかし、このようなアナ
ログ階調電圧Ｖ0〜Ｖ3は、一般に演算増幅器（オペアン
プ）と電流増幅用のトランジスタ等を組み合わせたアナ
ログ回路で生成されるので、これが駆動回路全体に占め
るコストや実装面積が大きくなるという問題がある。し
かも、表示階調の段階数が増加すると、より多くの種類
のアナログ階調電圧が必要となり、この問題がさらに顕
著になる。また、列電極駆動回路１６には、３本の各列
電極Ｓ1〜Ｓ3ごとに図１９に示したアナログスイッチＡ
ＳＷ0〜ＡＳＷ3が表示階調の段階数分である４個ずつ必
要となり、この多数のアナログスイッチＡＳＷ0〜ＡＳ
Ｗ3が大きなチップ面積を占有するという問題も生じ
る。しかも、このアナログスイッチＡＳＷの数は、表示
階調の段階数が増えたり、表示装置が高解像度となって
列電極の本数が増えると累積的に増加する。
【００１５】そこで、上記問題を解消するために、絵素
電極にデューティ比が異なるパルス状の電圧を印加する
ことにより階調表示を行うアクティブマトリクス方式の
液晶表示装置が従来から開発されている。
【００１６】ここで、アクティブマトリクス方式の液晶
表示装置における１絵素の等価回路を図２１に示す。即
ち、液晶を介した絵素電極Ｐと対向電極とによって構成
される絵素容量ＣPは、ゲートが行電極Ｇに接続された
薄膜トランジスタＱのソース−ドレイン間を介して列電
極Ｓに接続されている。また、この薄膜トランジスタＱ
のＯＮ抵抗をＲONで表し、列電極Ｓの抵抗とこの列電極
Ｓと対向電極との間の分布容量をそれぞれ集中定数の列
電極抵抗ＲSと列電極容量ＣSで表すと図２２に示す回路
となる。そこで、これらＯＮ抵抗ＲONと絵素容量ＣPか
らなる回路と列電極抵抗ＲSと列電極容量ＣSからなる回
路について考察する。このような抵抗Ｒと容量Ｃの直列
回路に電圧Ｖをステップ状に印加すると、容量Ｃの端子
電圧ｖは時間ｔの経過に伴って数１に示すように変化
し、
【００１７】
【数１】
【００１８】このときの時定数は抵抗Ｒと容量Ｃの積Ｒ
Ｃによって示される。また、この容量Ｃの端子電圧ｖを
回路の出力と考えると、この回路は時定数ＲＣに応じた
低域通過フィルタ特性を持つことになり、入力電圧を平
滑して平均化する作用を有する。従って、図２３に示す
ように２種類の電圧ＶＳＨ，ＶＳＬを繰り返し切り替え
たパルス信号をこのような回路に印加すると、このパル
ス信号の周期Ｔに対して時定数ＲＣが十分に長ければ、
パルス信号のデューティ比ｍ：ｎに応じて容量Ｃには２
種類の電圧ＶＳＨ，ＶＳＬを平均した数２に示す平均電
圧が充電される。
【００１９】
【数２】
【００２０】つまり、図２４に示すように、太実線に示
した端子電圧ｖは充放電を繰り返しながら徐々に平均化
されることになり、パルス信号のデューティ比が大きい
場合には高電圧レベルに平均化され、このデューティ比
が小さい場合には低電圧レベルに平均化される。そし
て、このようにデューティ比が異なるパルス信号を列電
極Ｓに印加することにより絵素容量ＣPに充電される電
圧を変化させるようにすれば、２種類の電圧ＶＳＨ，Ｖ
ＳＬを供給するだけで、アナログ階調電圧を使用しなく
ても階調表示が可能となる。
【００２１】ところで、実際の液晶表示装置では、一般
にＯＮ抵抗ＲONは列電極抵抗ＲSよりも大きく、絵素容
量ＣPは列電極容量ＣSよりも小さいが、ＯＮ抵抗ＲONと
絵素容量ＣPの時定数ＲON×ＣPは列電極抵抗ＲSと列電
極容量ＣSの時定数ＲS×ＣSよりも十分に長くなる。従
って、絵素容量ＣPの充放電を行う場合には、列電極Ｓ
自身の時定数ＲS×ＣSよりも、各絵素における時定数Ｒ
ON×ＣPによって充放電特性が定まる。
【００２２】上記パルス状の電圧を印加する従来の液晶
表示装置の構成例を図２５に示す。なお、この液晶表示
装置は、上記図１８に示したものとほぼ同様の構成であ
るため、同様の機能を有する構成部材には同じ番号を付
記して説明を省略する。
【００２３】この液晶表示装置には、タイミングコント
ローラ１３から送られて来る同期信号に基づいて４種類
の階調パルス信号ＧＳ0〜ＧＳ3を生成する階調信号発生
回路１４が設けられ、この階調パルス信号ＧＳ0〜ＧＳ3
が列電極駆動回路１６に供給されるようになっている。
また、階調電圧源１５は、上記アナログ階調電圧Ｖ0〜
Ｖ3に代えて２種類の電圧ＶＳＨ，ＶＳＬを列電極駆動
回路１６に供給するようになっている。
【００２４】階調信号発生回路１４は、図２６に示すよ
うに、４つのパルス信号発生回路１と４つのＥＸＮＯＲ
回路３とで構成されている。４つのパルス信号発生回路
１は、タイミングコントローラ１３から送られて来たク
ロック信号ＣＫとリセット信号ＲＥＳに基づいて、周期
が同じでデューティ比が異なる４種類のパルス信号ＳＰ
0〜ＳＰ3を発生する回路である。これらのパルス信号Ｓ
Ｐ0〜ＳＰ3は、各ＥＸＮＯＲ回路３の一方の入力に送ら
れる。また、ＥＸＮＯＲ回路３の他方の入力には、タイ
ミングコントローラ１３から送られて来た垂直走査期間
ＴＶごとに反転する交流駆動信号ＡＤが送り込まれてい
る。このＥＸＮＯＲ回路３は、各パルス信号ＳＰ0〜Ｓ
Ｐ3と交流駆動信号ＡＤとの排他的論理和を演算する回
路であり、後に説明する図２８に示すように、それぞれ
デューティ比が異なり、かつ垂直走査期間ＴＶごとにこ
のデューティ比が反転する（逆数になる）階調パルス信
号ＧＳ0〜ＧＳ3を出力する。
【００２５】上記階調パルス信号ＧＳ0〜ＧＳ3が供給さ
れる列電極駆動回路１６の具体的構成例を図２７に示
す。なお、この列電極駆動回路１６についても、上記図
１９の場合と同様に、いずれか１本の列電極Ｓiに列電
極駆動信号ＯＳiを出力するための回路部分だけを示
し、表示データＤも２ビットのデータビットｄ1，ｄ2か
らなるものとする。
【００２６】サンプルラッチ回路１６ａとホールドラッ
チ回路１６ｂとデコーダ回路１６ｃについては、上記図
１９に示した列電極駆動回路１６と同様の機能であるた
め説明を省略する。このデコーダ回路１６ｃの４本の出
力Ｓ0〜Ｓ3は、４つのＡＮＤ回路１６ｄの一方の入力に
それぞれ接続されている。ＡＮＤ回路１６ｄは、デコー
ダ回路１６ｃの出力Ｓ0〜Ｓ3に応じて４種類の階調パル
ス信号ＧＳ0〜ＧＳ3うちのいずれかを選択して出力する
回路である。これらのＡＮＤ回路１６ｄの出力は、４入
力ＮＯＲ回路１６ｅでまとめられてバッファ回路１６ｆ
の入力に接続されている。バッファ回路１６ｆは、４入
力ＮＯＲ回路１６ｅを介して送られて来た論理レベルの
階調パルス信号ＧＳ0〜ＧＳ3のうちのいずれかを列電極
Ｓ1〜Ｓ3が駆動可能な列電極駆動信号ＯＳiに変換して
出力する回路である。従って、この列電極駆動信号ＯＳ
iは、選択された階調パルス信号ＧＳ0〜ＧＳ3と同じデ
ューティ比で階調電圧源１５から供給される２種類の電
圧ＶＳＨ，ＶＳＬを繰り返し切り替えた信号となる。そ
して、この列電極駆動信号ＯＳiは、対応する列電極Ｓi
に出力される。
【００２７】上記構成の液晶表示装置の動作を図２８の
タイムチャートに基づいて説明する。なお、垂直同期信
号ＶＳ，水平同期信号ＨＳ，表示データＤ，列電極駆動
信号ＯＳ1〜ＯＳ3及び行電極走査信号ＯＧ1〜ＯＧ3につ
いては、上記図２０に示した場合と同じであるため説明
を省略する。
【００２８】階調パルス信号ＧＳ0〜ＧＳ3は、周期が同
じでデューティ比がそれぞれ異なるパルス信号である。
そして、ここでも交流駆動のために、垂直走査期間ＴＶ
ごとにデューティ比が反転した信号に切り替えられてい
る。また、これに対応する対向電極信号ＶＣも、２種類
の電圧ＶＳＨ，ＶＳＬに近い電圧間で垂直走査期間ＴＶ
ごとに切り替えられている。
【００２９】ここで、表示データＤ22が階調パルス信号
ＧＳ2に対応する値となった場合を例示して説明する。
行電極走査信号ＯＧ2がアクティブとなる行電極走査期
間ＴＧに、階調パルス信号ＧＳ2と同じデューティ比で
２種類の電圧ＶＳＨ，ＶＳＬを繰り返し切り替えた列電
極駆動信号ＯＳ2と対向電極信号ＶＣとの電位差が絵素
電極Ｐ22に印加されるので、この対向電極の電位を基準
としたときの絵素電極Ｐ22の印加電圧波形はＶＰ22に示
すようになる。ただし、導通した薄膜トランジスタＱ22
とこの絵素電極Ｐ22からなる充放電回路は、上記時定数
ＲON×ＣPによって定まる充放電特性を有し振動電圧は
平均化される。従って、この絵素電極Ｐ22に２種類の電
圧ＶＳＨ，ＶＳＬが繰り返し切り替えて印加されると、
実際の低域通過フィルタ特性を考慮した電圧波形ＶＰ22
は、図示太実線に示すように、階調パルス信号ＧＳ2の
デューティ比に応じて平均化される。また、この平均化
された電圧レベルは、次に行電極走査信号ＯＧ2がアク
ティブとなるまで薄膜トランジスタＱ22が遮断されて維
持される。そして、次に行電極走査信号ＯＧ2がアクテ
ィブになると、絵素電極Ｐ22は、絶対値が同じで極性が
逆の電圧レベルに充放電されて、以降これを繰り返す。
【００３０】この結果、図２５に示した従来の液晶表示
装置の場合には、階調電圧源１５が階調表示の段階数に
かかわりなく２種類の電圧ＶＳＨ，ＶＳＬを供給するだ
けで足り、しかも、上記図１９に示した列電極駆動回路
１６のアナログスイッチＡＳＷが図２７に示したように
ＡＮＤ回路１６ｄと４入力ＮＯＲ回路１６ｅとバッファ
回路１６ｆからなるディジタル回路に置き替わるので、
階調表示のためのアナログ回路がコストアップに繋がっ
たり広いチップ面積を占有するという欠点が解消され
る。
【００３１】
【発明が解決しようとする課題】ところで、上記階調パ
ルス信号ＧＳ0〜ＧＳ3の周期は、図２２で示した絵素電
極Ｐ11〜Ｐ33の充放電回路の時定数ＲON×ＣPに対して
十分に短く設定され、列電極駆動信号ＯＳ1〜ＯＳ3の振
動電圧が確実に平均化されるようになっている。従っ
て、列電極Ｓ1〜Ｓ3にこのような振動電圧を加えても絵
素電極Ｐ11〜Ｐ33の充放電回路に流れる充放電電流は直
に減衰する。しかし、この振動電圧は、列電極Ｓ1〜Ｓ3
自身の列電極容量ＣSへの充放電回路にも印加される。
そして、この列電極Ｓ1〜Ｓ3自身の充放電回路の時定数
ＲS×ＣSは、絵素電極Ｐ11〜Ｐ33の充放電回路の時定数
ＲON×ＣPよりも極めて短い。ここで、図２９に示すよ
うに、時定数ＲＣが周期Ｔに比べて短い場合には、端子
電圧ｖが平均化されずいつまでも振動を続けて充放電電
流が流れ続けることになる。従って、列電極Ｓ1〜Ｓ3に
列電極駆動信号ＯＳ1〜ＯＳ3の振動電圧を印加すると、
時定数ＲS×ＣSが短いこの列電極Ｓ1〜Ｓ3自身の充放電
回路には、繰り返し充放電電流が流れ続けることにな
る。
【００３２】この結果、上記パルス状の電圧を印加する
従来の液晶表示装置は、列電極Ｓ1〜Ｓ3自身の列電極容
量ＣSに無駄に繰り返し充放電電流が流れるために、消
費電力が増大するという問題があった。
【００３３】本発明は、上記従来の問題を解決するもの
で、パルス状の電圧を印加して階調表示を行う表示装置
がアナログ階調電圧を用いる場合のように回路規模を増
大させないという特徴を生かしつつ、消費電力の低減化
を図ることができる表示装置を提供することを目的とす
る。
【００３４】
【課題を解決するための手段】本発明の表示装置は、電
気光学物質を介在させて対向する一対の基板と、該一方
の基板上にマトリクス状に配設された複数の絵素電極
と、該マトリクス状の絵素電極の各行ごとに対応して敷
設された複数本の行電極と、該マトリクス状の絵素電極
の各列ごとに対応して敷設された複数本の列電極と、該
各絵素電極ごとに設けられ、当該絵素電極とこれに対応
する列電極との間を接続すると共に、対応する行電極に
制御端子が接続されたスイッチング素子と、該各行電極
ごとに割り当てられた水平走査期間内の行電極走査期間
にのみ該スイッチング素子を導通させるための電圧を当
該それぞれの行電極に印加する行電極駆動回路と、２種
類の電圧を該各列電極ごとに対応する表示データに応じ
たデューティ比で繰り返し切り替えて当該それぞれの列
電極に印加する列電極駆動回路とを備えたアクティブマ
トリクス方式の表示装置において、列電極駆動回路が列
電極に印加する電圧の切り替え周期を水平走査期間ごと
に少なくとも各行電極の行電極走査期間の開始時よりも
終了時の方が短くなるように変化させ、かつ該行電極走
査期間内の該切り替え周期の変化を非増加とする電圧切
替周期短縮手段を設けたものであり、そのことにより上
記目的が達成される。
【００３５】また、好ましくは、本発明の表示装置にお
ける極駆動回路は、デューティ比の異なる複数種類のパ
ルス信号を発生するパルス信号発生回路と、前記各列電
極ごとに前記表示データに応じて該複数種類のパルス信
号のうちのいずれか１種類のパルス信号をそれぞれ選択
するパルス信号選択回路と、該選択されたパルス信号に
応じて該各列電極に印加する２種類の電圧を切り替える
電圧切替回路とを有し、前記電圧切替周期短縮手段は、
該パルス信号発生回路が発生する複数種類のパルス信号
の周期を水平走査期間ごとに少なくとも各行電極の行電
極走査期間の開始時よりも終了時の方が短くなるように
変化させ、かつ該行電極走査期間内の該切り替え周期の
変化を非増加とする。
【００３６】さらに、好ましくは、本発明の表示装置
は、少なくともいずれの行電極の行電極走査期間でもな
い期間の一部について、前記列電極駆動回路が列電極に
印加する電圧の切り替えを抑止する電圧切替抑止手段を
更に設けている。
【００３７】さらに、好ましくは、本発明の表示装置に
おける列電極駆動回路は、デューティ比の異なる複数種
類のパルス信号を発生するパルス信号発生回路と、前記
各列電極ごとに前記表示データに応じて該複数種類のパ
ルス信号のうちのいずれか１種類のパルス信号をそれぞ
れ選択するパルス信号選択回路と、該選択されたパルス
信号に応じて該各列電極に印加する２種類の電圧を切り
替える電圧切替回路とを有し、該パルス信号発生回路が
発生した複数種類のパルス信号を、いずれの行電極の行
電極走査期間でもない期間のほぼ全期間にわたってそれ
ぞれマスクして一定電圧レベルとし、このマスクされた
パルス信号を該パルス信号選択回路に送る電圧切替抑止
手段を更に設けている。
【００３８】つまり、本発明の請求項１又は２記載の表
示装置に、請求項３又は請求項４に記載の電圧切替抑止
手段を設けている。
【００３９】さらに、好ましくは、本発明の表示装置に
おける電圧切替周期短縮手段が各行電極走査期間内で２
種類の電圧の切り替え周期を段階的に短縮する。
【００４０】さらに、好ましくは、本発明の表示装置に
おける電圧切替周期短縮手段が各行電極走査期間内で２
種類の電圧の切り替え周期を無段階に短縮する。
【００４１】さらに、好ましくは、本発明の表示装置に
おける電圧切替周期短縮手段が各行電極走査期間内の途
中まで２種類の電圧の切り替え周期を無段階に短縮し、
以降は該切り替え周期を一定とする。
【００４２】さらに、好ましくは、本発明の表示装置に
おける電気光学物質が液晶である。
【００４３】
【作用】本発明のアクティブマトリクス方式の表示装置
は、１垂直走査期間内に行電極の本数以上の水平走査期
間が設けられる。各行電極には、通常は他の行電極と重
複しないいずれか１の水平走査期間が割り当てられ、行
電極走査期間はこの割り当てられた水平走査期間内に含
まれた期間となる。行電極駆動回路は、各行電極の行電
極走査期間に限って当該行電極にスイッチング素子を導
通させるための電圧を印加することにより行電極の走査
を行う。この行電極駆動回路による行電極の走査は、垂
直走査期間の周期で繰り返される。列電極駆動回路は、
２種類の電圧を表示データに応じたデューティ比で繰り
返し切り替えて各列電極に印加する。表示データは、各
列電極に対応するものであり、そのときの水平走査期間
が対応する行電極上の１行の各絵素電極の階調を決定す
るものである。従って、各列電極に対応する表示データ
は、水平走査期間ごとに切り替わる。なお、電気光学物
質が液晶等の場合には、劣化防止のためにこの列電極に
印加する電圧を交流駆動する必要があり、この場合に
は、例えば１垂直走査期間ごとに絵素電極に印加される
電圧の極性が逆転するようにこの２種類の電圧を切り替
えている。列電極に２種類の電圧が印加されると、導通
したスイッチング素子を介して絵素電極の充放電が行わ
れる。ただし、この絵素電極の充放電回路の時定数は十
分に大きいので、２種類の電圧は平滑されてほぼ平均し
た電圧が充電され充放電電流はほとんど流れない。ま
た、この充電電圧は、２種類の電圧のデューティ比に応
じたレベルとなるので、これにより階調表示が行われ
る。しかしながら、列電極に２種類の電圧が印加される
と、この列電極に分布する列電極容量に対する充放電も
行われる。そして、この列電極の充放電回路の時定数
は、絵素電極の充放電回路の時定数よりも小さいため
に、２種類の電圧が切り替わるたびに充放電電流が繰り
返し流れ続けて電力消費を大きくするおそれがある。
【００４４】請求項１の発明は、電圧切替周期短縮手段
が水平走査期間ごとに列電極に印加する２種類の電圧の
切り替え周期を変化させる。そして、この切り替え周期
の変化は、少なくとも各行電極の行電極走査期間の開始
時よりも終了時の方が短くなるような短縮変化とする。
この場合、１水平走査期間の全期間にわたってこのよう
な短縮変化を行わせてもよい。ここで、行電極走査期間
内の切り替え周期が一定である場合と、短縮変化により
行電極走査期間の終了時の切り替え周期がこの一定の周
期と同じかこれよりやや短くなった場合とを比較する
と、短縮変化させた場合の方が行電極走査期間の開始時
の切り替え周期が長いために２種類の電圧の切り替え回
数が少なくなる。従って、上記列電極の列電極容量に対
する充放電回数も減少するので、この充放電による無駄
な電力消費を低減することができる。また、行電極走査
期間の開始時に切り替え周期が長いと、上記絵素電極の
充放電回路の時定数が大きいにもかかわらず２種類の電
圧が十分に平滑されなくなるが、その後このように適当
な周期まで短縮変化させれば、終了時には十分な平滑が
可能となり絵素電極への充電に支障は生じない。
【００４５】また、上記切り替え周期の変化は、少なく
とも行電極走査期間内で非増加とされる。変化が非増加
であるとは、時間の経過に伴って周期が短縮されるか又
は変化しないことを意味する。このような切り替え周期
の変化としては、例えば請求項５に示すような段階的に
短縮される場合や、請求項６に示すような無段階に短縮
（単調減少）される場合があり、請求項７に示すよう
に、行電極走査期間内の途中まで無段階に短縮し以降は
この周期を変化させないようにする場合等であってもよ
い。
【００４６】請求項２の発明は、上記電圧切替周期短縮
手段が、列電極に印加する２種類の電圧の切り替えを制
御するパルス信号の周期を制御することにより短縮変化
させるようにしたものである場合を示す。
【００４７】請求項３，４の発明は、上記電圧切替抑止
手段と上記電圧切替周期短縮手段を共に備えた表示装置
について示す。この場合、絵素電極の充電に寄与しない
非駆動期間での列電極容量への無駄な充放電をなくすと
共に、行電極走査期間における列電極容量への無駄な充
放電の回数も減少させるので、より有効に電力消費を低
減することができる。
【００４８】請求項３の発明は、電圧切替抑止手段が少
なくともいずれの行電極の行電極走査期間でもない期間
の一部の期間について、列電極駆動回路が列電極に印加
する電圧の切り替えを抑止する。いずれの行電極の行電
極走査期間でもない期間は、行電極走査期間が水平走査
期間の全期間を占めない場合におけるこの水平走査期間
の前後の行電極走査期間でない期間や、垂直走査期間の
最初と最後のいくつかの水平走査期間が行電極に対応し
ていない場合におけるこの水平走査期間が該当し、これ
らの期間は列電極に印加された２種類の電圧が絵素電極
への充電に寄与しない非駆動期間となる。電圧切替抑止
手段は、この非駆動期間の一部又は全部の期間にわたっ
て電圧の切り替えを抑止する。また、各絵素電極への充
電に支障を来さない限り、これに加えて行電極走査期間
の一部の期間、特に開始時の一定期間にわたって電圧の
切り替えを抑止することもできる。従来は、この非駆動
期間の全期間にわたって列電極に２種類の電圧を切り替
えて印加していたので、列電極容量にのみ無駄に充放電
が行われていた。しかしながら、請求項３の発明では、
この非駆動期間における電圧の切り替えが抑止されるの
で、無駄な電力消費をなくすことができる。また、この
ような非駆動期間に電圧の切り替えを停止しても、各絵
素電極への充電には影響しない。
【００４９】請求項４の発明は、上記電圧切替抑止手段
が、列電極に印加する２種類の電圧の切り替えを制御す
るパルス信号を上記非駆動期間にわたってほぼマスクす
るようにしたものである場合を示す。
【００５０】請求項８の発明は、上記電気光学物質が液
晶である場合について示す。
【００５１】
【実施例】以下、本発明の実施例について説明する。
【００５２】図１〜図５は本発明の第１実施例を示すも
のであって、図１は階調信号発生回路の構成を示すブロ
ック図、図２は階調信号発生回路の動作を示すタイムチ
ャート、図３は液晶表示装置の動作を示すタイムチャー
ト、図４は行電極走査期間より遅れて振動電圧を印加す
る場合を示すタイムチャート、図５は行電極走査期間の
前半部の振動電圧を抑制する場合を示すタイムチャート
である。なお、上記従来例と同様の機能を有する構成部
材には同じ番号を付記して説明を省略する。
【００５３】本実施例は、アクティブマトリクス方式の
液晶表示装置について説明する。この液晶表示装置の全
体構成は上記図２５に示した従来例のものと同じであ
る。また、列電極駆動回路１６の構成も上記図２７に示
した従来例と同じである。しかしながら、階調信号発生
回路１４の構成が従来例と異なる。なお、ここでは説明
の都合上、基板１１上に絵素電極Ｐが６行にわたって配
設され、６本の行電極Ｇ1〜Ｇ6が設けられた場合につい
て示す。従って、行電極駆動回路１７は、この６本の行
電極Ｇ1〜Ｇ6にそれぞれ行電極走査信号ＯＧ1〜ＯＧ6を
出力することになる。
【００５４】階調信号発生回路１４は、図１に示すよう
に、階調表示の段階数ずつのパルス信号発生回路１とＡ
ＮＤ回路２とＥＸＮＯＲ回路３とで構成されている。な
お、ここでは１組のパルス信号発生回路１とＡＮＤ回路
２とＥＸＮＯＲ回路３のみを示す。パルス信号発生回路
１は、タイミングコントローラ１３から送られて来たク
ロック信号ＣＫとリセット信号ＲＥＳによって、他のパ
ルス信号発生回路１と周期が同じでありデューティ比が
異なるパルス信号ＳＰjを発生させる回路である。クロ
ック信号ＣＫには、外部のコンピュータから送られて来
るドットクロック信号ＣＬＫ等が用いられ、リセット信
号ＲＥＳには、水平同期信号ＨＳ等が用いられる。そし
て、例えば各パルス信号発生回路１がクロック信号ＣＫ
の５倍の周期のパルス信号ＳＰjを発生することとし、
パルス信号ＳＰ0を発生するパルス信号発生回路１で
は、このパルス信号ＳＰ0をクロック信号ＣＫの最初の
周期後に反転させてデューティ比の小さいものとし、パ
ルス信号ＳＰ1を発生するパルス信号発生回路１では、
このパルス信号ＳＰ1をクロック信号ＣＫの２番目の周
期後に反転させてデューティ比をやや大きくするという
ようにすれば、デューティ比のみが異なる４種類のパル
ス信号ＳＰ0〜ＳＰ3を発生させることができる。このよ
うなパルス信号発生回路１は、カウンタ回路やラッチ回
路等を組み合わせたディジタル回路によって構成するこ
とができる。
【００５５】上記パルス信号ＳＰjは、ＡＮＤ回路２の
一方の入力に送られる。ＡＮＤ回路２の他方の入力に
は、タイミングコントローラ１３から送られて来た非駆
動期間マスク信号ＭＳが送り込まれている。非駆動期間
マスク信号ＭＳは、図２に示すように、垂直走査期間Ｔ
Ｖ内に８周期設定された水平走査期間ＴＨにおける前後
の１周期ずつを除いた６周期の各水平走査期間ＴＨにつ
いて、それぞれの水平走査期間ＴＨの全期間よりも少し
短い期間にのみ高レベルとなるパルス信号である。この
８周期の水平走査期間ＴＨにおける前後の各１周期は、
いずれの行電極Ｇ1〜Ｇ6にも対応せず表示に寄与しない
垂直帰線期間としている。従って、行電極走査信号ＯＧ
1〜ＯＧ6がアクティブとなるのも、図３に示すように、
これら前後の１周期ずつを除いた６周期の各水平走査期
間ＴＨ内の行電極走査期間ＴＧである。非駆動期間マス
ク信号ＭＳは、これらの行電極走査信号ＯＧ1〜ＯＧ6の
論理和をとった信号にほぼ等しい。このようにして上記
パルス信号ＳＰjを非駆動期間マスク信号ＭＳでマスク
すると、ＡＮＤ回路２からは、非駆動期間マスク信号Ｍ
Ｓが高レベルとなる期間にのみ所定のデューティ比のパ
ルス信号が出力され、その他の期間は低レベルのままの
信号が出力される。
【００５６】上記ＡＮＤ回路２の出力信号は、ＥＸＮＯ
Ｒ回路３の一方の入力に送られる。ＥＸＮＯＲ回路３の
他方の入力には、タイミングコントローラ１３内で発生
させた、垂直走査期間ごとに反転する交流駆動信号ＡＤ
が送り込まれている。このＥＸＮＯＲ回路３は、ＡＮＤ
回路２の出力信号と交流駆動信号ＡＤとの排他的論理和
を演算する回路であり、入力レベルが一致した場合にの
み高レベルを出力することになる。従って、このＥＸＮ
ＯＲ回路３は、ＡＮＤ回路２の出力信号のデューティ比
が垂直走査期間ごとに反転する（逆数になる）信号を出
力し、これが図２に示す階調パルス信号ＧＳjとなる。
【００５７】上記階調信号発生回路１４は、この階調パ
ルス信号ＧＳjをデューティ比を変えて表示階調の段階
数分だけを出力する。また、図２７に示した列電極駆動
回路１６は、この階調パルス信号ＧＳjが所定のデュー
ティ比のパルス信号となる期間にのみ同じデューティ比
で２種類の電圧ＶＳＨ，ＶＳＬを繰り返し切り替え列電
極Ｓiに列電極駆動信号ＯＳiを出力する。
【００５８】図３に示すように、上記構成の液晶表示装
置によれば、いずれかの行電極走査信号ＯＧ1〜ＯＧ6が
アクティブとなる行電極走査期間ＴＧにほぼ一致する期
間のみ列電極駆動信号ＯＳiが２種類の電圧ＶＳＨ，Ｖ
ＳＬを繰り返し切り替えたものとなり、その他の期間は
対向電極信号ＶＣに追従した電圧レベルとなる。従っ
て、列電極Ｓiには実際に薄膜トランジスタＱが導通し
絵素電極Ｐに充放電が行われる期間のみ振動電圧が印加
され、それ以外の非駆動期間には振動電圧が印加されな
い。ここで、非駆動期間は、各垂直走査期間ＴＶにおけ
る前後の１周期ずつの水平走査期間ＴＨと、その他の水
平走査期間ＴＨにおける前後の短い期間である。
【００５９】従って、本実施例の液晶表示装置は、絵素
電極Ｐへの充電に寄与しない非駆動期間に列電極Ｓに振
動電圧が印加されるようなことがなくなり、列電極容量
ＣSの充放電のために無駄な電力が消費を抑制すること
ができる。
【００６０】上記行電極走査信号ＯＧ1〜ＯＧ6と列電極
駆動信号ＯＳiとの詳細な関係を図４に示す。例えば行
電極走査信号ＯＧ1がアクティブとなる行電極走査期間
ＴＧは、水平走査期間ＴＨに含まれるこれより少し短い
期間である。そして、通常はこの行電極走査期間ＴＧに
のみ列電極駆動信号ＯＳiが２種類の電圧ＶＳＨ，ＶＳ
Ｌを繰り返し切り替えるようにすればよい。ところが、
これらの行電極走査信号ＯＧ1や列電極駆動信号ＯＳi
は、行電極Ｇ1上や列電極Ｓi上を伝搬する際に多少の遅
れが生じる。そこで、列電極駆動信号ＯＳiが切り替え
を行う期間を行電極走査期間ＴＧよりも図４に示す遅延
期間ＴＤだけ長くすれば、このような信号伝搬時の遅延
の影響を補正することができる。
【００６１】また、上記行電極走査期間ＴＧが絵素電極
Ｐへの充電時間として十分に長い場合には、図５に示す
ように、この行電極走査期間ＴＧの前半の期間にも列電
極駆動信号ＯＳiが２種類の電圧ＶＳＨ，ＶＳＬを切り
替えるのを抑制することができ、さらに電力消費を低減
させることが可能となる。
【００６２】なお、本実施例では、パルス信号発生回路
１がドットクロック信号ＣＬＫに基づいて階調パルス信
号ＧＳjの元となるパルス信号ＳＰjを発生しているが、
デューティ比が異なるパルス信号を発生させる手段はこ
れに限定されず、例えば直接パルス信号を発振出力する
ようなものであってもよい。また、本実施例では、ＡＮ
Ｄ回路２のみの簡単な回路構成とするために、パルス信
号発生回路１が発生したパルス信号ＳＰjをＥＸＮＯＲ
回路３で交流駆動用の階調パルス信号ＧＳjに変換する
前に非駆動期間マスク信号ＭＳでマスクしたが、このよ
うに特定の期間にのみパルス信号の振幅を抑制する処理
はいずれの段階で行ってもよい。さらに、列電極駆動回
路１６に供給される２種類の電圧ＶＳＨ，ＶＳＬを制御
することにより、実質的に列電極Ｓiに出力する電圧の
切り替えを抑制するように構成することも可能である。
【００６３】図６〜図１０は本発明の第２実施例を示す
ものであって、図６は階調信号発生回路１４の構成を示
すブロック図、図７はクロック周期切替回路の動作を説
明するタイムチャート、図８はＥＸＮＯＲ回路の動作を
説明するタイムチャート、図９は絵素電極の電圧波形を
示すタイムチャート、図１０は液晶表示装置の動作を説
明するタイムチャートである。
【００６４】本実施例も、アクティブマトリクス方式の
液晶表示装置について説明する。この液晶表示装置は、
階調信号発生回路１４の構成以外は第１実施例と全く同
じであるため説明を省略する。
【００６５】階調信号発生回路１４は、図６に示すよう
に、クロック周期切替回路４と、階調表示の段階数ずつ
のパルス信号発生回路１とＥＸＮＯＲ回路３とで構成さ
れている。なお、ここでも１組のパルス信号発生回路１
とＥＸＮＯＲ回路３のみを示す。クロック周期切替回路
４は、ドットクロック信号ＣＬＫを順に２分周する２つ
のＤ型フリップフロップ回路４ａ，４ｂを備えている。
そして、このドットクロック信号ＣＬＫとこれをそれぞ
れのＤ型フリップフロップ回路４ａ，４ｂで２分周した
信号は、期間制御信号Ｔ1，Ｔ2，Ｔ3によって選択さ
れ、いずれか１の信号が３つのＡＮＤ回路４ｃ〜４ｅと
１つのＯＲ回路４ｆを介してパルス信号発生回路１にク
ロック信号ＣＫとして出力される。
【００６６】パルス信号発生回路１は、このクロック周
期切替回路４からのクロック信号ＣＫとタイミングコン
トローラ１３内で発生させたリセット信号ＲＥＳによっ
て、他のパルス信号発生回路１と周期が同じでありデュ
ーティ比が異なるパルス信号ＳＰjを発生させる。そし
て、以降の回路構成は、上記図２６に示した従来例と同
じである。
【００６７】上記構成の本実施例の動作を図７〜図９の
タイムチャートに基づいて説明する。
【００６８】図７に示すように、期間制御信号Ｔ1，Ｔ
2，Ｔ3は、それぞれ水平走査期間ＴＨの前期、中期、後
期に高レベルとなる信号であり、期間制御信号Ｔ1の高
レベルの期間Ｆ1が最も長く期間制御信号Ｔ3の高レベル
の期間Ｆ3が最も短く設定されている。そして、クロッ
ク周期切替回路４は、期間制御信号Ｔ1が高レベルの期
間Ｆ1にはドットクロック信号ＣＬＫの４倍の周期のク
ロック信号ＣＫをパルス信号発生回路１に出力し、期間
制御信号Ｔ2が高レベルの期間Ｆ2にはこの半分の周期の
クロック信号ＣＫを出力し、期間制御信号Ｔ3が高レベ
ルの期間Ｆ3にはドットクロック信号ＣＬＫをそのまま
クロック信号ＣＫとして出力する。従って、パルス信号
発生回路１が発生するパルス信号ＳＰjは、水平走査期
間ＴＨにおける最初の期間Ｆ1の周期が最も長く、最後
の期間Ｆ3の周期が最も短くなる。
【００６９】このパルス信号ＳＰjは、ＥＸＮＯＲ回路
３によって交流駆動信号ＡＤとの排他的論理和をとら
れ、図８に示すように、垂直走査期間ＴＶごとにデュー
ティ比が反転する階調パルス信号ＧＳjとして階調信号
発生回路１４から出力される。また、図２７に示した列
電極駆動回路１６は、この階調パルス信号ＧＳjと同じ
周期、かつ同じデューティ比で２種類の電圧ＶＳＨ，Ｖ
ＳＬを繰り返し切り替え列電極Ｓiに列電極駆動信号Ｏ
Ｓiを出力する。
【００７０】上記列電極駆動信号ＯＳiは、図９に示す
ように、例えば行電極走査信号ＯＧ1がアクティブとな
る行電極走査期間ＴＧにわたって薄膜トランジスタＱ1j
を介し絵素電極Ｐ1jに振動電圧として印加する。する
と、実際の低域通過フィルタ特性を考慮したこの絵素電
極Ｐ1jの電圧波形ＶＰは、最初の期間Ｆ1では振動電圧
の周期が長いので十分に平均化されないが、期間Ｆ2か
ら期間Ｆ3となるに従って振動電圧の周期が順に短くな
ると十分に平均化されたほぼ一定電圧となる。この際、
期間Ｆ3の振動電圧の周期を周波数がｍHz単位となる十
分に短いものとすれば、その前の期間Ｆ1や期間Ｆ2の周
期が多少長くなり平均化が不十分であっても、ある程度
の充電が行われていれば、最後の期間Ｆ3で充電電圧を
確実に平均化することができる。また、行電極走査期間
ＴＧの全期間にわたって振動電圧を十分に平均化可能な
短い一定周期とした場合に比べ、列電極駆動信号ＯＳi
が２種類の電圧ＶＳＨ，ＶＳＬを切り替える回数は本実
施例の方が十分に少なくなる。
【００７１】従って、本実施例では、図１０に示すよう
に、列電極駆動信号ＯＳiが全期間にわたって２種類の
電圧ＶＳＨ，ＶＳＬを繰り返し切り替えるが、各水平走
査期間ＴＨのほぼ前半部分では、この振動電圧の周期が
長いので、ここでの列電極Ｓi自身の列電極容量ＣSへの
充放電回数を少なくして消費電力の低減化を図ることが
できる。また、各水平走査期間ＴＨのほぼ後半部分で
は、振動電圧の周期が十分に短くなるので、充電電圧を
確実に平均化することができ、表示品質が低下するよう
なおそれは生じない。
【００７２】図１１〜図１５は本発明の第３実施例を示
すものであって、図１１は階調信号発生回路１４の構成
を示すブロック図、図１２はクロック周期可変回路の動
作を説明するタイムチャート、図１３はＥＸＮＯＲ回路
の動作を説明するタイムチャート、図１４は絵素電極の
電圧波形を示すタイムチャート、図１５はクロック周期
可変回路の他の動作を説明するタイムチャートである。
【００７３】本実施例も、アクティブマトリクス方式の
液晶表示装置について説明する。この液晶表示装置も、
階調信号発生回路１４の構成以外は第１実施例及び第２
実施例と全く同じであるため説明を省略する。
【００７４】階調信号発生回路１４は、図１１に示すよ
うに、クロック周期可変回路５と、階調表示の段階数ず
つのパルス信号発生回路１とＥＸＮＯＲ回路３とで構成
されている。なお、ここでも１組のパルス信号発生回路
１とＥＸＮＯＲ回路３のみを示す。クロック周期可変回
路５は、インダクタンス５ａとインバータ回路５ｂとバ
リキャップ（バリアブルキャパシタダイオード）５ｃと
コンデンサ５ｄとで構成された可変周波数発振器であ
る。タイミングコントローラ１３から送られて来た周波
数制御電圧Ｖｆは、このクロック周期可変回路５のバリ
キャップ５ｃに印加される。従って、周波数制御電圧Ｖ
ｆの電圧レベルを変化させれば、これに応じてバリキャ
ップ５ｃの容量が変わり、クロック周期可変回路５の発
振周波数が変化することになる。そして、このクロック
周期可変回路５の発振信号をパルス信号発生回路１にク
ロック信号ＣＫとして出力される。
【００７５】パルス信号発生回路１は、このクロック周
期可変回路５からのクロック信号ＣＫとタイミングコン
トローラ１３から送られて来たリセット信号ＲＥＳによ
って、他のパルス信号発生回路１と周期が同じでありデ
ューティ比が異なるパルス信号ＳＰjを発生させる。そ
して、以降の回路構成は、上記図２６に示した従来例と
同じである。
【００７６】上記構成の本実施例の動作を図１２〜図１
４のタイムチャートに基づいて説明する。
【００７７】図１２に示すように、周波数制御電圧Ｖｆ
は、水平走査期間ＴＨごとの周期で電圧レベルが低レベ
ルから高レベルに直線的に変化するノコギリ波である。
そして、クロック周期可変回路５は、周波数制御電圧Ｖ
ｆが低レベルの場合には周期の長い発振を行い、周波数
制御電圧Ｖｆが高レベルになるに従って周期の短い発振
を行うようになる。従って、パルス信号発生回路１が発
生するパルス信号ＳＰjは、水平走査期間ＴＨの開始時
には長い周期となり、以降無段階に周期が短縮されて終
了時には周波数がｍHz単位の十分に短い周期となる。
【００７８】このパルス信号ＳＰjは、ＥＸＮＯＲ回路
３によって交流駆動信号ＡＤとの排他的論理和をとら
れ、図１３に示すように、垂直走査期間ＴＶごとにデュ
ーティ比が反転する階調パルス信号ＧＳjとして階調信
号発生回路１４から出力される。また、図２７に示した
列電極駆動回路１６は、この階調パルス信号ＧＳjと同
じ周期、かつ同じデューティ比で２種類の電圧ＶＳＨ，
ＶＳＬを繰り返し切り替え列電極Ｓiに列電極駆動信号
ＯＳiを出力する。
【００７９】上記列電極駆動信号ＯＳiは、図１４に示
すように、例えば行電極走査信号ＯＧ1がアクティブと
なる行電極走査期間ＴＧにわたって薄膜トランジスタＱ
1jを介し絵素電極Ｐ1jに振動電圧として印加する。する
と、実際の低域通過フィルタ特性を考慮したこの絵素電
極Ｐ1jの電圧波形ＶＰは、当初は振動電圧の周期が長い
ので十分に平均化されないが、行電極走査期間ＴＧの終
期に近づくに従って振動電圧の周期が無段階に短縮され
ると十分に平均化したほぼ一定電圧となる。この際、行
電極走査期間ＴＧの終了時の振動電圧の周期を周波数が
ｍHz単位となる十分に短いものとすれば、それ以前の周
期が多少長くなり平均化が不十分であっても、ある程度
の充電が行われていれば、終了時までには充電電圧を確
実に平均化することができる。また、行電極走査期間Ｔ
Ｇの全期間にわたって振動電圧を十分に平均化可能な短
い一定周期とした場合に比べ、列電極駆動信号ＯＳiが
２種類の電圧ＶＳＨ，ＶＳＬを切り替える回数は本実施
例の方が十分に少なくなる。
【００８０】従って、本実施例においても、第２実施例
の場合と同様に、各水平走査期間ＴＨのほぼ前半部分で
の振動電圧の周期を長くすることができるので、ここで
の列電極Ｓi自身の列電極容量ＣSへの充放電回数を少な
くして消費電力の低減化を図ることができる。また、各
水平走査期間ＴＨのほぼ後半部分では、振動電圧の周期
が十分に短くなるので、充電電圧を確実に平均化するこ
とができ、表示品質が低下するようなおそれは生じな
い。しかも、本実施例の場合には、第２実施例に比べ、
振動電圧の周期が無段階で滑らかに短縮されるので、充
電電圧をより速やかに平均化することができる。
【００８１】また、上記周波数制御電圧Ｖｆは、図１５
に示すように、各水平走査期間ＴＨの当初は直線的に高
レベルとなるように上昇させるが、水平走査期間ＴＨの
後期には一定の電圧レベルとして変化させないようにす
ることができる。すると、パルス信号発生回路１が発生
するパルス信号ＳＰjは、水平走査期間ＴＨの開始時の
長い周期から無段階に短縮されるが、終期に近づくとこ
の周期が一定になり、水平走査期間ＴＨの終了時に必要
以上に短い周期の振動電圧が印加されることがないよう
にできる。
【００８２】図１６は本発明の第４実施例を示すもので
あって、階調信号発生回路１４の構成を示すブロック図
である。
【００８３】本実施例は、上記第１実施例と第２実施例
を組み合わせたものであり、階調信号発生回路１４にＡ
ＮＤ回路２と共にクロック周期切替回路４を設けた場合
を示す。従って、本実施例の液晶表示装置は、絵素電極
Ｐへの充電に寄与しない非駆動期間に列電極Ｓに振動電
圧が印加されるようなことがなくなると共に、各水平走
査期間ＴＨのほぼ前半部分での振動電圧の周期を長くし
て、列電極Ｓi自身の列電極容量ＣSへの充放電回数を少
なくしているので、この列電極容量ＣSの充放電のため
に無駄に電力が消費されるのを防止することができる。
【００８４】図１７は本発明の第５実施例を示すもので
あって、階調信号発生回路１４の構成を示すブロック図
である。
【００８５】本実施例は、上記第１実施例と第３実施例
を組み合わせたものであり、階調信号発生回路１４にＡ
ＮＤ回路２と共にクロック周期可変回路５を設けた場合
を示す。従って、本実施例の液晶表示装置も、第４実施
例と同様に、絵素電極Ｐへの充電に寄与しない非駆動期
間に列電極Ｓに振動電圧が印加されるようなことがなく
なると共に、各水平走査期間ＴＨの開始時ほど振動電圧
の周期を長くして、列電極Ｓi自身の列電極容量ＣSへの
充放電回数を少なくするので、この列電極容量ＣSの充
放電のために無駄に電力が消費されるのを防止すること
ができる。
【００８６】なお、上記各実施例では、液晶表示装置の
場合について説明したが、他の電気光学物質を用いた表
示装置にも同様に実施可能である。
【００８７】
【発明の効果】以上の説明から明らかなように、請求項
１及び請求項２〜８の発明によれば、行電極走査期間の
開始時における電圧の切り替え周期を長くすることによ
り、列電極容量への無駄な充放電の回数を減少させ、表
示装置の消費電力を低減することができる。また、請求
項３〜８の発明によれば、電圧切替抑止手段が絵素電極
の充電に寄与しない非駆動期間での列電極容量への無駄
な充放電をなくすことにより、表示装置の消費電力を低
減することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すものであって、階調
信号発生回路の構成を示すブロック図である。
【図２】本発明の第１実施例を示すものであって、階調
信号発生回路の動作を示すタイムチャートである。
【図３】本発明の第１実施例を示すものであって、液晶
表示装置の動作を示すタイムチャートである。
【図４】本発明の第１実施例を示すものであって、行電
極走査期間より遅れて振動電圧を印加する場合を示すタ
イムチャートである。
【図５】本発明の第１実施例を示すものであって、行電
極走査期間の前半部の振動電圧を抑制する場合を示すタ
イムチャートである。
【図６】本発明の第２実施例を示すものであって、階調
信号発生回路の構成を示すブロック図である。
【図７】本発明の第２実施例を示すものであって、クロ
ック周期切替回路の動作を説明するタイムチャートであ
る。
【図８】本発明の第２実施例を示すものであって、ＥＸ
ＮＯＲ回路の動作を説明するタイムチャートである。
【図９】本発明の第２実施例を示すものであって、絵素
電極の電圧波形を示すタイムチャートである。
【図１０】本発明の第２実施例を示すものであって、液
晶表示装置の動作を説明するタイムチャートである。
【図１１】本発明の第３実施例を示すものであって、階
調信号発生回路の構成を示すブロック図である。
【図１２】本発明の第３実施例を示すものであって、ク
ロック周期可変回路の動作を説明するタイムチャートで
ある。
【図１３】本発明の第３実施例を示すものであって、Ｅ
ＸＮＯＲ回路の動作を説明するタイムチャートである。
【図１４】本発明の第３実施例を示すものであって、絵
素電極の電圧波形を示すタイムチャートである。
【図１５】本発明の第３実施例を示すものであって、ク
ロック周期可変回路の他の動作を説明するタイムチャー
トである。
【図１６】本発明の第４実施例を示すものであって、階
調信号発生回路の構成を示すブロック図である。
【図１７】本発明の第５実施例を示すものであって、階
調信号発生回路の構成を示すブロック図である。
【図１８】第１の従来例を示すものであって、液晶表示
装置の構成を示すブロック図である。
【図１９】第１の従来例を示すものであって、列電極駆
動回路の構成を示すブロック図である。
【図２０】第１の従来例を示すものであって、液晶表示
装置の動作を示すタイムチャートである。
【図２１】液晶表示装置における絵素の等価回路であ
る。
【図２２】液晶表示装置における絵素付近の等価回路で
ある。
【図２３】パルス信号を示すタイムチャートである。
【図２４】充放電回路でデューティ比が異なるパルス信
号が平均化される様子を示したタイムチャートである。
【図２５】第２の従来例を示すものであって、液晶表示
装置の構成を示すブロック図である。
【図２６】第２の従来例を示すものであって、階調信号
発生回路の構成を示すブロック図である。
【図２７】第２の従来例を示すものであって、列電極駆
動回路の構成を示すブロック図である。
【図２８】第２の従来例を示すものであって、液晶表示
装置の動作を示すタイムチャートである。
【図２９】第２の従来例を示すものであって、時定数が
短い充放電回路でパルス信号が平均化される様子を示し
たタイムチャートである。
【符号の説明】 １ パルス信号発生回路 ２ ＡＮＤ回路 ４ クロック周期切替回路 ５ クロック周期可変回路 １１ 基板 １２ 基板 １４ 階調信号発生回路 １６ 列電極駆動回路 １７ 行電極駆動回路 Ｓ 列電極 Ｇ 行電極 Ｑ 薄膜トランジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−27900（ＪＰ，Ａ) 特開 昭61−32093（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G02F 1/133 550 G02F 1/133 575 G09G 3/20 641

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 電気光学物質を介在させて対向する一対
    の基板と、該一方の基板上にマトリクス状に配設された
    複数の絵素電極と、該マトリクス状の絵素電極の各行ご
    とに対応して敷設された複数本の行電極と、該マトリク
    ス状の絵素電極の各列ごとに対応して敷設された複数本
    の列電極と、該各絵素電極ごとに設けられ、当該絵素電
    極とこれに対応する列電極との間を接続すると共に、対
    応する行電極に制御端子が接続されたスイッチング素子
    と、該各行電極ごとに割り当てられた水平走査期間内の
    行電極走査期間にのみ該スイッチング素子を導通させる
    ための電圧を当該それぞれの行電極に印加する行電極駆
    動回路と、２種類の電圧を該各列電極ごとに対応する表
    示データに応じたデューティ比で繰り返し切り替えて当
    該それぞれの列電極に印加する列電極駆動回路とを備え
    たアクティブマトリクス方式の表示装置において、列電極駆動回路が列電極に印加する電圧の切り替え周期
    を水平走査期間ごとに少なくとも各行電極の行電極走査
    期間の開始時よりも終了時の方が短くなるように変化さ
    せ、かつ該行電極走査期間内の該切り替え周期の変化を
    非増加とする電圧切替周期短縮手段を設けた 表示装置。
  2. 【請求項２】 前記列電極駆動回路は、デューティ比の
    異なる複数種類のパルス信号を発生するパルス信号発生
    回路と、前記各列電極ごとに前記表示データに応じて該
    複数種類のパルス信号のうちのいずれか１種類のパルス
    信号をそれぞれ選択するパルス信号選択回路と、該選択
    されたパルス信号に応じて該各列電極に印加する２種類
    の電圧を切り替える電圧切替回路とを有し、 前記電圧切替周期短縮手段は、 該パルス信号発生回路が
    発生する複数種類のパルス信号の周期を水平走査期間ご
    とに少なくとも各行電極の行電極走査期間の開始時より
    も終了時の方が短くなるように変化させ、かつ該行電極
    走査期間内の該切り替え周期の変化を非増加とする請求
    項１記載の表示装置。
  3. 【請求項３】 少なくともいずれの行電極の行電極走査
    期間でもない期間の一部について、前記列電極駆動回路
    が列電極に印加する電圧の切り替えを抑止する電圧切替
    抑止手段を更に設けた請求項１又は２記載の表示装置。
  4. 【請求項４】 前記列電極駆動回路は、デューティ比の
    異なる複数種類のパルス信号を発生するパルス信号発生
    回路と、前記各列電極ごとに前記表示データに応じて該
    複数種類のパルス信号のうちのいずれか１種類のパルス
    信号をそれぞれ選択するパルス信号選択回路と、該選択
    されたパルス信号に応じて該各列電極に印加する２種類
    の電圧を切り替える電圧切替回路とを有し、 該パルス信号発生回路が発生した複数種類のパルス信号
    を、いずれの行電極の行電極走査期間でもない期間のほ
    ぼ全期間にわたってそれぞれマスクして一定電圧レベル
    とし、このマスクされたパルス信号を該パルス信号選択
    回路に送る電圧切替抑止手段を更に設けた請求項１又は
    ２ 記載の表示装置。
  5. 【請求項５】 前記電圧切替周期短縮手段が前記各行電
    極走査期間内で２種類の電圧の切り替え周期を段階的に
    短縮する請求項１〜４のいずれかに記載の表示装置。
  6. 【請求項６】 前記電圧切替周期短縮手段が前記各行電
    極走査期間内で２種類の電圧の切り替え周期を無段階に
    短縮する請求項１〜４のいずれかに記載の表示装置。
  7. 【請求項７】 前記電圧切替周期短縮手段が前記各行電
    極走査期間内の途中まで２種類の電圧の切り替え周期を
    無段階に短縮し、以降は該切り替え周期を一定とする請
    求項１〜４のいずれかに記載の表示装置。
  8. 【請求項８】 前記電気光学物質が液晶である請求項１
    〜７のいずれかに記載の表示装置。
JP06614594A 1994-04-04 1994-04-04 表示装置 Expired - Fee Related JP3209635B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP06614594A JP3209635B2 (ja) 1994-04-04 1994-04-04 表示装置
US08/414,717 US5614922A (en) 1994-04-04 1995-03-31 Display apparatus
EP95302228A EP0678846B1 (en) 1994-04-04 1995-04-03 Improvement for power saving in an active matrix display with grey scales
DE69511149T DE69511149T2 (de) 1994-04-04 1995-04-03 Verbesserung zur Energiesparung in einer Anzeigevorrichtung mit aktiver Matrix mit Grauwerten
KR1019950008090A KR0154251B1 (ko) 1994-04-04 1995-04-04 액티브 매트릭스 방식의 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06614594A JP3209635B2 (ja) 1994-04-04 1994-04-04 表示装置

Publications (2)

Publication Number Publication Date
JPH07281635A JPH07281635A (ja) 1995-10-27
JP3209635B2 true JP3209635B2 (ja) 2001-09-17

Family

ID=13307412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06614594A Expired - Fee Related JP3209635B2 (ja) 1994-04-04 1994-04-04 表示装置

Country Status (5)

Country Link
US (1) US5614922A (ja)
EP (1) EP0678846B1 (ja)
JP (1) JP3209635B2 (ja)
KR (1) KR0154251B1 (ja)
DE (1) DE69511149T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09329806A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
GB9704149D0 (en) * 1996-08-16 1997-04-16 Philips Electronics Nv Active matrix display devices and methods of driving such
JPH1069260A (ja) * 1996-08-26 1998-03-10 Buraito Kenkyusho:Kk ネマティック液晶の駆動方法
US6057820A (en) * 1996-10-21 2000-05-02 Spatialight, Inc. Apparatus and method for controlling contrast in a dot-matrix liquid crystal display
US6940496B1 (en) * 1998-06-04 2005-09-06 Silicon, Image, Inc. Display module driving system and digital to analog converter for driving display
TW567363B (en) * 1999-05-14 2003-12-21 Seiko Epson Corp Method for driving electrooptical device, drive circuit, electrooptical device, and electronic device
KR100443186B1 (ko) * 2000-12-30 2004-08-04 비오이 하이디스 테크놀로지 주식회사 액정 디스플레이 장치의 구동회로 및 그에 따른 구동방법
US6806015B2 (en) * 2001-02-06 2004-10-19 Konica Corporation Image forming method using flattened spheroidal toner
TW562972B (en) * 2001-02-07 2003-11-21 Toshiba Corp Driving method for flat-panel display device
US6829132B2 (en) * 2003-04-30 2004-12-07 Hewlett-Packard Development Company, L.P. Charge control of micro-electromechanical device
JP4559091B2 (ja) * 2004-01-29 2010-10-06 ルネサスエレクトロニクス株式会社 表示装置用駆動回路
KR20050082643A (ko) * 2004-02-19 2005-08-24 삼성에스디아이 주식회사 액정표시장치의 구동방법
JP4525343B2 (ja) * 2004-12-28 2010-08-18 カシオ計算機株式会社 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法
KR100611508B1 (ko) * 2005-01-31 2006-08-11 삼성전자주식회사 채널을 분리하여 출력하는 디스플레이 구동 회로,디스플레이 구동 방법 및 전류 샘플/홀드 회로
KR101244660B1 (ko) * 2006-06-14 2013-03-18 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
WO2011013274A1 (ja) 2009-07-30 2011-02-03 シャープ株式会社 表示装置および表示装置の駆動方法
KR101579272B1 (ko) * 2009-10-30 2015-12-22 삼성디스플레이 주식회사 표시장치
KR102269319B1 (ko) * 2014-10-16 2021-06-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN111161670B (zh) * 2020-03-02 2022-03-29 南京浣轩半导体有限公司 一种多行扫换行显示方法和芯片

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667204B2 (ja) * 1988-06-18 1997-10-27 株式会社日立製作所 階調表示装置
JP2642204B2 (ja) * 1989-12-14 1997-08-20 シャープ株式会社 液晶表示装置の駆動回路
US5347294A (en) * 1991-04-17 1994-09-13 Casio Computer Co., Ltd. Image display apparatus
DE69226723T2 (de) * 1991-05-21 1999-04-15 Sharp Kk Verfahren und Einrichtung zum Steuern einer Anzeigeeinrichtung

Also Published As

Publication number Publication date
EP0678846A1 (en) 1995-10-25
EP0678846B1 (en) 1999-08-04
US5614922A (en) 1997-03-25
KR0154251B1 (ko) 1998-11-16
DE69511149D1 (de) 1999-09-09
KR950033578A (ko) 1995-12-26
DE69511149T2 (de) 1999-12-23
JPH07281635A (ja) 1995-10-27

Similar Documents

Publication Publication Date Title
JP3209635B2 (ja) 表示装置
US9024856B2 (en) Signal driving circuit of liquid crystal display device and driving method thereof
US6215466B1 (en) Method of driving an electro-optical device
US5920300A (en) Active matrix liquid crystal display device
US5576729A (en) Liquid crystal display device and electronic equipment using the same
JP2008003611A (ja) ディスプレイ装置及びその行選択ラインスキャナ
US6906706B2 (en) Driving method of display panel and display device
JPH06274133A (ja) 表示装置の駆動回路及び表示装置
JP3059048B2 (ja) 液晶表示装置及びその駆動方法
JP3090922B2 (ja) 平面表示装置、アレイ基板、および平面表示装置の駆動方法
KR20050106125A (ko) 디스플레이 장치 및 그 제어 방법
JP2506582B2 (ja) アクティブ液晶表示装置
KR960016342B1 (ko) 디스플레이 모듈 구동 회로
JP3195230B2 (ja) 駆動装置
JP2806718B2 (ja) 表示装置の駆動方法及び駆動回路
US6778159B1 (en) Active matrix display and a method of driving the same
JP2849034B2 (ja) 表示駆動装置
JP2000003160A (ja) 表示装置
KR100483384B1 (ko) 액정표시장치
JP2965822B2 (ja) 電源回路
JPH0627900A (ja) 表示装置の振動電圧駆動法
JP3059050B2 (ja) 電源回路
JP3549127B2 (ja) 液晶表示装置
JPH07199157A (ja) 液晶表示装置
JP2004523002A (ja) アクティブマトリックスディスプレイデバイス

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070713

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees