CN109166543A - 数据同步方法、驱动装置以及显示装置 - Google Patents
数据同步方法、驱动装置以及显示装置 Download PDFInfo
- Publication number
- CN109166543A CN109166543A CN201811124346.7A CN201811124346A CN109166543A CN 109166543 A CN109166543 A CN 109166543A CN 201811124346 A CN201811124346 A CN 201811124346A CN 109166543 A CN109166543 A CN 109166543A
- Authority
- CN
- China
- Prior art keywords
- signal
- driving
- cascade
- circuit
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000003079 width control Methods 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 claims description 34
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000033228 biological regulation Effects 0.000 claims description 5
- 238000012360 testing method Methods 0.000 claims description 5
- 241000023320 Luma <angiosperm> Species 0.000 claims description 4
- OSWPMRLSEDHDFF-UHFFFAOYSA-N methyl salicylate Chemical compound COC(=O)C1=CC=CC=C1O OSWPMRLSEDHDFF-UHFFFAOYSA-N 0.000 claims description 4
- 238000007689 inspection Methods 0.000 claims description 3
- 241001269238 Data Species 0.000 claims description 2
- 101001053754 Homo sapiens Type II iodothyronine deiodinase Proteins 0.000 description 38
- 102100024060 Type II iodothyronine deiodinase Human genes 0.000 description 38
- 230000000630 rising effect Effects 0.000 description 37
- 238000010586 diagram Methods 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 102100032501 Death-inducer obliterator 1 Human genes 0.000 description 11
- 101000869896 Homo sapiens Death-inducer obliterator 1 Proteins 0.000 description 11
- 101001053773 Homo sapiens Type I iodothyronine deiodinase Proteins 0.000 description 11
- 239000010409 thin film Substances 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 230000002045 lasting effect Effects 0.000 description 4
- 210000001367 artery Anatomy 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 210000003462 vein Anatomy 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明实施例公开了一种驱动装置，包括多个驱动电路，每个所述驱动电路包括：多个驱动通道；驱动单元，根据第一时钟信号和本级芯片的同步信号，经所述多个驱动通道在每个工作周期中提供驱动数据；第一电路，用于根据第二时钟信号和前级驱动电路提供的级联信号产生本级芯片的所述同步信号；第二电路，用于根据所述驱动通道的数量产生脉宽控制信号；第三电路，用于根据所述脉宽控制信号调节所述级联信号的脉冲宽度，其中，所述第二时钟信号的频率小于所述第一时钟信号的频率。提高级联信号的建立时间。本发明实施例同时公开了一种数据同步方法和显示装置。
Description
技术领域
本申请涉及显示技术领域，更具体地，涉及一种数据同步方法、驱动装置以及显示装置。
背景技术
液晶显示装置是利用液晶分子的排列方向在电场的作用下发生变化的现象改变光源透光率的显示装置。由于具有显示质量好、体积小和功耗低的优点，液晶显示装置已经广泛地应用于诸如手机的移动终端和诸如平板电视的大尺寸显示面板中。现有的大尺寸显示面板通常采用源极驱动芯片驱动显示面板上的信号线，经由信号线按列提供相应的灰阶信号以实现图像显示。如图1所示，现有的液晶显示装置包括显示面板110、时序控制装置130以及级联的多个源极驱动芯片121、122、123以及124。
时序控制装置130用于根据图像数据和控制信号向多个源极驱动芯片提供时钟信号CLK以及数据信号Data，以6比特的源极驱动芯片为例，时序控制装置130向源极驱动芯片提供数据信号DD0-DD5。时钟信号CLK用于提供源极驱动芯片的工作时钟。数据信号DD0-DD5为像素数据，多个源极驱动芯片依次通过信号线将与数据信号DD0-DD5相对应的灰阶信号提供至显示面板110，实现图像显示。
多个源极驱动芯片之间通过级联信号DIO实现数据锁存的同步。例如，源极驱动芯片121接收数据完成之后，向源极驱动芯片122提供级联信号DIO1，源极驱动芯片122根据级联信号DIO1开始接收数据，以此类推。当所有的源极驱动芯片接收数据完成之后，每个源极驱动芯片依次向显示面板110提供对应的灰阶电压。
图2示出根据现有技术的源极驱动芯片的结构示意图。如上所述，随着显示面板的尺寸越来越大，分辨率越来越高，现有技术对常规接口对显示面板的驱动能力的要求也越来越高。在现有的液晶显示装置中，采用mini-LVDS(Low Voltage DifferentialSignaling，低压差分信号)接口、RSDS(Reduced Swing Differential Signal，低摆幅差分信号)接口等作为时序控制装置和源极驱动芯片或者源极驱动芯片之间的高速传输的接口。mini-LVDS接口和RSDS接口具有很低的电磁干扰(EMI)，可以为显示驱动提供很高的带宽。
如图2所示，源极驱动芯片包括分频器140和信号同步电路150。分频器140用于接收时钟信号CLK，并对时钟信号CLK进行分频以得到用于源极驱动芯片的内部工作时钟。在一种实施例中，分频器140为3分频电路，将时钟信号CLK的频率除以3以得到时钟信号CLK3，时钟信号CLK3用于源极驱动芯片的内部工作时钟。
信号同步电路150包括用于接收前级源极驱动芯片输出的级联信号的输入缓冲器和用于产生本级芯片的级联信号的输出缓冲器。输入缓冲器(input buffer)和输出缓冲器(output buffer)常用于各式电子装置中，用来隔离信号输入端和输出端，以避免信号输入端受负载影响，并增强信号驱动负载的能力。
图3示出根据现有技术的信号同步电路的结构示意图。如图3所示，信号同步电路包括输入缓冲器151和输出缓冲器152，输入缓冲器151用于接收前级源极驱动芯片提供的级联信号，根据级联信号得到本级源极驱动芯片的同步信号。输出缓冲器152用于根据芯片的数据接收信号得到用于驱动后级源极驱动芯片的级联信号。
下面以源极驱动芯片122对现有的输入缓冲器和输出缓冲器的工作原理进行详细说明。
现有的输入缓冲器151包括输入级电路152和时钟同步电路153，输入级电路152用于接收前级源极驱动芯片提供的级联信号DIO1，根据级联信号DIO1得到级联信号DIO1_IN。时钟同步电路153用于根据级联信号DIO1_IN和时钟信号CLK3得到本级源极驱动芯片的同步信号SFIN。同步信号SFIN为源极驱动芯片接收数据的控制信号。
输出缓冲器152用于根据源极驱动芯片的数据接收信号NO对负载电容CL进行充放电以得到级联信号DIO2。输出缓冲器152包括反相器155和输出级电路154，输出级电路154用于根据经反相器155反相的数据接收信号对负载电容CL进行充放电以得到级联信号DIO2。
现有的信号同步电路的不足之处在于：芯片之间级联信号的传递时间受芯片内部工作时钟的限制，例如本级芯片在时钟信号的一个上升沿处产生级联信号，则后级芯片必须在时钟信号的下一个上升沿处产生级联信号，因此芯片内部工作时钟越快，对信号同步电路的驱动能力的要求越高，继而使得信号同步电路内部晶体管的尺寸增大。晶体管尺寸增大会造成电路工作时的峰值电流增大，引起电源电压压降增大，继而影响芯片的工作稳定性。
发明内容
鉴于上述问题，本发明的目的在于提供一种数据同步方法、驱动装置以及显示装置，增大级联信号的建立时间，缓解了驱动芯片的设计压力。
根据本发明的第一方面提供一种驱动装置，包括多个驱动电路，每个所述驱动电路包括：多个驱动通道；驱动单元，根据第一时钟信号和本级芯片的同步信号，经所述多个驱动通道在每个工作周期中提供驱动数据；第一电路，用于根据第二时钟信号和前级驱动电路提供的级联信号产生本级芯片的所述同步信号；第二电路，用于根据所述驱动通道的数量产生脉宽控制信号；第三电路，用于根据所述脉宽控制信号调节所述级联信号的脉冲宽度，其中，所述第二时钟信号的频率小于所述第一时钟信号的频率。
优选地，所述驱动单元在每个所述工作周期结束前提供本级驱动电路的所述级联信号。
优选地，每个所述驱动电路在所述工作周期根据多个数据接收信号接收数据，其中，所述工作周期等于所述第一时钟信号的x个时钟周期，其中，x表示所述数据接收信号的个数，x是不为零的自然数。
优选地，所述驱动单元根据所述脉宽控制信号在预定时间内产生所述级联信号。
优选地，所述第一电路包括：输入级电路，用于接收所述前级驱动电路提供的所述级联信号；时钟同步电路，用于根据所述级联信号和所述第二时钟信号得到所述本级驱动电路的所述同步信号；以及脉宽检测电路，用于检测所述前级驱动电路提供的所述级联信号的脉冲宽度，根据检测结果提供检测信号，其中，所述时钟同步电路根据所述检测信号调节所述同步信号的产生时间。
优选地，所述驱动单元包括：输出级电路，用于根据所述本级驱动电路的数据接收信号对负载电容充放电以得到所述级联信号。
优选地，所述第二时钟信号的频率为所述第一时钟信号的频率的1/2。
优选地，所述的驱动装置还包括：分频器，用于根据所述芯片外部的时钟信号得到所述第一时钟信号和所述第二时钟信号。
优选地，所述驱动电路包括源极驱动芯片，所述驱动装置包括源极驱动装置。
根据本发明的第二方面提供一种用于多个驱动电路的数据同步方法，每个所述驱动电路包括多个驱动通道，其特征在于，所述数据同步方法包括：根据第一时钟信号和本级驱动电路的同步信号，在每个工作周期中提供驱动数据；根据第二时钟信号和前级驱动电路提供的级联信号产生本级驱动电路的所述同步信号；根据所述驱动通道的数量产生脉宽控制信号；根据所述脉宽控制信号调节所述级联信号的脉冲宽度，其中，所述第二时钟信号的频率小于所述第一时钟信号的频率。
优选地，所述的数据同步方法还包括在每个所述工作周期结束前提供本级驱动电路的级联信号。
优选地，每个所述驱动电路在所述工作周期根据多个数据接收信号接收数据，其中，所述工作周期等于所述第一时钟信号的x个时钟周期，其中，x表示所述数据接收信号的个数，x是不为零的自然数。
优选地，所述的数据同步方法还包括根据所述脉宽控制信号在预定时间内产生所述级联信号。
优选地，所述根据第二时钟信号和前级驱动电路提供的所述级联信号产生本级驱动电路的所述同步信号包括：接收所述前级驱动电路提供的所述级联信号；根据所述级联信号和所述第二时钟信号得到所述本级驱动电路的所述同步信号；检测所述前级驱动电路提供的所述级联信号的脉冲宽度，根据检测结果提供检测信号，其中，根据所述检测信号调节所述同步信号的产生时间。
优选地，所述在每个所述工作周期结束前提供本级驱动电路的级联信号包括：根据所述本级驱动电路的数据接收信号对负载电容充放电以得到所述级联信号。
优选地，所述第二时钟信号的频率为所述第一时钟信号的频率的1/2。
根据本发明的第三方面提供—种显示装置，其特征在于，包括：栅极驱动装置，用于提供多个栅极驱动信号；权利要求1-9任一项所述的驱动装置，用于提供多个灰阶数据；以及显示面板，所述显示面板包括排列成阵列的多个像素单元以及多条栅极线和多条数据线，其中，所述显示面板经由所述多条栅极线接收所述多个栅极驱动信号，从而按行选择所述多个像素单元，以及经由所述多条数据线按列接收所述多个灰阶数据，从而提供给选定的像素单元以实现图像显示。
本发明的驱动装置通过第二电路和第三电路根据芯片当前的驱动通道数调节本级芯片产生的级联信号的脉冲宽度，后级芯片通过脉宽检测电路检测级联信号的脉冲宽度，根据级联信号的脉冲宽度调节同步信号的生成时间，以确定在正确的时钟位置生成同步信号。
优选地，本发明实施例的驱动芯片采用比芯片内部工作时钟更慢的时钟信号建立级联信号，增大了级联信号的建立时间，缓解了驱动芯片的设计压力。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据现有技术的液晶显示装置的结构示意图。
图2示出根据现有技术的源极驱动芯片的结构示意图。
图3示出根据现有技术的信号同步电路的结构示意图。
图4示出根据现有技术的966驱动通道的源极驱动芯片的工作时序图。
图5示出根据现有技术的960驱动通道的源极驱动芯片的工作时序图。
图6示出根据现有技术的另一种966驱动通道的源极驱动芯片的工作时序图。
图7示出根据现有技术的另一种960驱动通道的源极驱动芯片的工作时序图。
图8示出根据本发明第一实施例的液晶显示装置的等效电路图。
图9示出根据本发明第二实施例的驱动装置的结构示意图。
图10示出根据本发明第三实施例的驱动芯片的结构示意图。
图11示出根据本发明第三实施例的966驱动通道的驱动芯片的工作时序图。
图12示出根据本发明第三实施例的960驱动通道的驱动芯片的工作时序图。
图13示出根据本发明第三实施例的另一种966驱动通道的驱动芯片的工作时序图。
图14示出根据本发明第三实施例的另一种960驱动通道的驱动芯片的工作时序图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现，以下将描述其中一些示例。
图4和图5分别示出现有的源极驱动芯片工作的时序示意图。在下面的实施例中以图1中的源极驱动芯片122对现有的源极驱动芯片的工作原理进行详细说明。
现有的源极驱动芯片包括多个驱动通道。源极驱动芯片根据芯片内部的数据接收信号传输数据，以每一个数据接收信号下有6个驱动通道同时接收数据为例，因此966通道的源极驱动芯片需要161个数据接收信号。而每个数据接收信号的脉宽为3T，其中T是预定时钟周期，例如芯片时钟信号的最小时钟周期或其整数倍，同时1个时钟信号CLK3的时钟周期也为3T，所以每个966通道的源极驱动芯片需要161个时钟信号CLK3来传输数据。如图4示出了966通道的源极驱动芯片工作的时序示意图。如图4所示，NO为源极驱动芯片的数据接收信号，源极驱动芯片根据数据接收信号进行各种锁存动作。其中，NO<1>表示源极驱动芯片中第一个数据接收信号，NO<161>表示源极驱动芯片内部最后一个数据接收信号。数据接收信号NO的高电平持续时间为3T，例如信号NO<1>的高电平在时钟信号CLK3的第1个上升沿产生，在时钟信号CLK3的第2个上升沿消失；信号NO<2>的高电平在时钟信号CLK3的第2个上升沿产生，在时钟信号CLK3的第2个上升沿消失，以此类推。
为了保证芯片之间同步接收数据，因此本级源极驱动芯片数据接收完成之后，产生级联信号DIO，后级源极驱动芯片根据级联信号DIO开始接收数据。如图4所示，在本实施例中，对于966通道的源极驱动芯片，每个芯片的工作周期为161个时钟信号CLK3。因此为了保证数据传输的连续性，本级源极驱动芯片需要提前预定时间来产生级联信号。如图4所示，源极驱动芯片在时钟信号CLK3的第158个上升沿处产生级联信号DIO2。后级源极驱动芯片根据级联信号DIO2在时钟信号CLK3的第159个上升沿处产生级联信号DIO2_IN，然后根据时钟信号CLK3和级联信号DIO2_IN在时钟信号CLK3的下一个工作周期的第1个上升沿处得到本级源极驱动芯片的同步信号SFIN。其中，级联信号DIO2和级联信号DIO2_IN的高电平持续时间为6T，同步信号SFIN的高电平持续时间为3T。
图5示出根据现有技术的960通道的源极驱动芯片工作时序示意图。如图5所示，对于960通道的源极驱动芯片，每个源极驱动芯片的工作周期为160个时钟信号CLK3。与966通道的源极驱动芯片相比，960通道的源极驱动芯片要提前一个时钟信号CLK3产生级联信号，即本级源极驱动芯片在时钟信号CLK3的第157个上升沿处产生级联信号DIO2，后级源极驱动芯片根据级联信号DIO2在时钟信号CLK3的第158个上升沿处产生级联信号DIO2_IN，然后根据时钟信号CLK3和级联信号DIO2_IN在时钟信号CLK3的下一个工作周期的第1个上升沿处得到本级源极驱动芯片的同步信号SFIN。
从图4和图5可知，从本级源极驱动芯片产生级联信号开始，后级源极驱动芯片的级联信号的建立时间为1个时钟信号CLK3，后级源极驱动芯片的同步信号SFIN的建立时间为3个时钟信号CLK3。
现有的信号同步电路的不足之处在于：芯片之间级联信号的传递时间受芯片内部工作时钟的限制，芯片内部工作时钟越快，对信号同步电路的驱动能力的要求越高，继而使得信号同步电路内部晶体管的尺寸增大。晶体管尺寸增大会造成电路工作时的峰值电流增大，引起电源电压压降增大，继而影响芯片的工作稳定性。
图6和图7分别示出现有技术的另一种源极驱动芯片的工作时序图。为了延长级联信号DIO_IN的建立时间，现有的源极驱动芯片采用比芯片内部工作时钟更慢的时钟信号建立级联信号。如图6和图7所示，时钟信号CLK3的时钟周期为3T，时钟信号CLK6的时钟周期为6T。
图6示出根据现有技术的966通道的源极驱动芯片的另一种工作时序图。如图6所示，源极驱动芯片在时钟信号CLK3的第158个上升沿(时钟信号CLK6的第2个上升沿)处产生级联信号DIO2。后级源极驱动芯片根据级联信号DIO2在时钟信号CLK6的下一个上升沿，即第3个上升沿处产生级联信号DIO2_IN，然后根据时钟信号CLK6和级联信号DIO2_IN在时钟信号CLK6的下一个上升沿，即第4个上升沿(时钟信号CLK3的下一个工作周期的第1个上升沿)处得到本级源极驱动芯片的同步信号SFIN。因为可在时钟信号CLK3的下一个工作周期的第1个上升沿处得到本级源极驱动芯片的同步信号SFIN，因此这种方法满足数据传输的要求。其中，级联信号DIO2和级联信号DIO2_IN的高电平持续时间为6T，同步信号SFIN的高电平持续时间为3T。
图7示出根据现有技术的960通道源极驱动芯片的另一种工作时序示意图。如图7所示，对于960通道的源极驱动芯片，每个源极驱动芯片的工作周期为160个时钟信号CLK3。与966通道的源极驱动芯片相比，960通道的源极驱动芯片要提前一个时钟信号CLK3产生级联信号，即本级源极驱动芯片在时钟信号CLK3的第157个上升沿(时钟信号CLK6的第1个下降沿)处产生级联信号DIO2，后级源极驱动芯片根据级联信号DIO2在时钟信号CLK6的下一个上升沿，即第2个上升沿处产生级联信号DIO2_IN，然后根据时钟信号CLK6和级联信号DIO2_IN在时钟信号CLK6的下一个上升沿，即第3个上升沿(时钟信号CLK3的第160个上升沿)处得到本级源极驱动芯片的同步信号SFIN。对应于时钟信号CLK3，后级源极驱动芯片在时钟信号CLK3的第160个上升沿处得到同步信号SFIN，而正确的应该是在时钟信号CLK3的下一个工作周期的第1个上升沿处得到本级源极驱动芯片的同步信号SFIN，在数据传输过程中会出现错误。
现有的源极驱动芯片的信号同步电路虽然解决了延长级联信号的问题，但是，现有的信号同步电路用于不同通道数的源极驱动芯片时会出现不匹配的问题，在数据传输过程中发生错误。
图8示出根据本发明第一实施例的液晶显示装置的等效电路图。
液晶显示装置200包括显示面板210、栅极驱动装置220、驱动装置230和时序控制装置240。显示面板210例如是液晶显示面板，包括多个薄膜晶体管T、以及在像素电极和公共电极之间形成的多个像素电容CLC。所述多个薄膜晶体管T组成阵列。时序控制装置240经由数据接口从前端接收显示数据，根据显示数据产生时序信号和灰阶驱动信号，时序控制装置240与栅极驱动装置220和驱动装置230相连接，从而向栅极驱动装置220和驱动装置230提供各种时序信号。栅极驱动装置220经由多条栅极扫描线分别连接至相应行的薄膜晶体管T的栅极，用于以扫描的方式提供栅极电压G1至Gm，从而在一个图像帧周期中，选通不同行的薄膜晶体管。驱动装置230经由多条源极数据线分别连接至相应列的薄膜晶体管T的源极，用于在各行的多个薄膜晶体管T选通时，分别向各列的多个薄膜晶体管T提供与灰阶相对应的灰阶电压S1至Sn。其中，m和n是自然数。所述多个薄膜晶体管T的漏极分别连接至相应的一个像素电容CLC。
在选通状态下，驱动装置230经由源极数据线和薄膜晶体管T，将灰阶电压施加在像素电容CLC上。像素电容CLC上的电压作用在液晶分子上，从而改变液晶分子的取向，以实现与灰阶相对应的透光率。为了在像素的更新周期之间保持电压，像素电容CLC可以并联存储电容Cs以获得更长的保持时间。
图9示出根据本发明第二实施例的驱动装置的结构示意图。如图9所示，驱动装置230包括级联的多个驱动芯片231、232、233以及234。时序控制装置240用于根据图像数据和控制信号向多个源极驱动芯片提供时钟信号CLK以及数据信号DD0-DD5。时钟信号CLK用于提供驱动芯片的工作时钟。数据信号DD0-DD5为像素数据，多个驱动芯片依次通过信号线将与数据信号DD0-DD5相对应的灰阶信号提供至显示面板210，实现图像显示。
多个驱动芯片之间通过级联信号DIO实现数据锁存的同步。例如，驱动芯片231接收数据完成之后，向驱动芯片232提供级联信号DIO1，驱动芯片232根据级联信号DIO1开始接收数据，以此类推。当所有的驱动芯片接收数据完成之后，每个驱动芯片依次向显示面板210提供对应的灰阶电压。
图10示出根据本发明第三实施例的驱动芯片的结构示意图。如上所述，随着显示面板的尺寸越来越大，分辨率越来越高，现有技术对常规接口对显示面板的驱动能力的要求也越来越高。在现有的液晶显示装置中，采用mini-LVDS(Low Voltage DifferentialSignaling，低压差分信号)接口、RSDS(Reduced Swing Differential Signal，低摆幅差分信号)接口等作为时序控制装置和源极驱动芯片或者源极驱动芯片之间的高速传输的接口。mini-LVDS接口和RSDS接口具有很低的电磁干扰(EMI)，可以为显示驱动提供很高的带宽。
如图10所示，驱动芯片包括第一电路250、分频器260以及驱动单元270。分频器260用于接收时钟信号CLK，并对时钟信号CLK进行分频以得到用于源极驱动芯片的内部工作时钟。在一种实施例中，分频器260包括3分频电路和6分频电路，3分频电路将时钟信号CLK的频率除以3以得到时钟信号CLK3，6分频电路将时钟信号CLK的频率除以6以得到时钟信号CLK6。其中，时钟信号CLK3为芯片内部工作时钟。
第一电路250用于接收前级驱动芯片提供的级联信号，根据时钟信号CLK6和级联信号得到本级驱动芯片的同步信号SFIN。
驱动单元270用于根据时钟信号CLK3和本级驱动芯片的同步信号SFIN，经多个驱动通道在每个工作周期中提供驱动数据，并在每个所述工作周期结束前提供本级芯片的级联信号DIO2。
具体地，第一电路250包括输入级电路252、时钟同步电路253以及脉宽检测电路257，输入级电路252用于接收前级源极驱动芯片提供的级联信号DIO1，根据级联信号DIO1得到级联信号DIO1_IN。时钟同步电路153用于根据级联信号DIO1_IN和时钟信号CLK6得到本级源极驱动芯片的同步信号SFIN。同步信号SFIN为源极驱动芯片接收数据的控制信号。脉宽检测电路257用于接收级联信号DIO1，用于检测级联信号DIO1的脉冲宽度，根据检测结果提供检测信号。时钟同步电路253根据检测信号调节同步信号SFIN的生成时间。例如在本实施例中，级联信号DIO1的脉冲宽度包括6T和9T，其中T是预定时钟周期，例如芯片时钟信号的最小时钟周期或其整数倍。
驱动单元270包括反相器271和输出级电路272。输出级电路272用于根据经反相器271反相的数据接收信号NO对负载电容CL进行充放电以得到级联信号DIO2。
驱动芯片还包括第二电路280和第三电路290。第二电路280用于检测芯片当前的驱动通道数，根据驱动通道数产生脉宽控制信号。第三电路290用于根据脉宽控制信号调节级联信号DIO2的脉冲宽度。在一种实施例中，芯片可工作在966驱动通道和960驱动通道下。当芯片工作在966驱动通道下时，级联信号DIO2的脉冲宽度为6T；当芯片工作在960驱动通道下时，级联信号DIO2的脉冲宽度为9T。
图11和图12示出根据本发明第三实施例的驱动芯片的工作时序图。根据本发明一些实施例，提供一种用于级联的多个芯片的数据同步方法，以下参照附图对本发明提供的数据同步方法进行详细说明。
因为本发明的驱动芯片需要通过脉宽检测电路检测级联信号的脉冲宽度来生成同步信号SFIN，因此与现有技术相比，本发明实施例的驱动芯片提前预定时间产生级联信号DIO2。在本实施例中，驱动芯片提前1个时钟信号CLK6得到级联信号DIO2。
优选地，第二电路用于检测芯片当前的驱动通道数，在一种实施例中，芯片工作在966驱动通道和960驱动通道下。第三电路根据芯片当前的工作模式调节级联信号DIO2的脉冲宽度。如图11所示，当芯片工作在966驱动通道下时，提前1个时钟信号CLK6，即在时钟信号CLK3的第156个上升沿(时钟信号CLK6的第1个上升沿)处产生级联信号DIO2，级联信号DIO2的脉冲宽度为6T；如图12所示，当芯片工作在960驱动通道下时，提前1.5个时钟信号CLK6，即在时钟信号CLK3的第154个上升沿(时钟信号CLK6的第1个上升沿)处产生级联信号DIO2，级联信号DIO2的脉冲宽度为9T。
后级驱动芯片根据级联信号DIO2在时钟信号CLK6的下一个上升沿，即第2个上升沿处产生级联信号DIO2_IN。然后根据时钟信号CLK6和级联信号DIO2_IN得到本级驱动芯片的同步信号SFIN。
优选地，脉宽检测电路检测级联信号DIO2的脉冲宽度，根据检测结果提供检测信号，时钟同步电路根据检测信号调节同步信号SFIN的产生时间。当脉宽检测电路检测到级联信号DIO2的脉冲宽度为6T时，延时2个时钟信号CLK6得到同步信号SFIN，如图11所示；当脉宽检测电路检测到级联信号DIO2的脉冲宽度为9T时，延时2.5个时钟信号CLK6得到同步信号SFIN，如图12所示。
在本实施例中，第三电路根据芯片的驱动通道数调节级联信号的脉冲宽度。例如当芯片工作在966驱动通道时，级联信号的脉冲宽度为6T；当芯片工作在960驱动通道时，提前1.5个时钟信号CLK6产生级联信号，同时级联信号的脉冲宽度为9T。脉宽检测电路通过检测接收到的级联信号的脉冲宽度确定本级驱动芯片的同步信号的产生时间。其中，当芯片工作在966通道模式下时，级联信号的脉冲宽度为6T，脉宽检测电路延时2个时钟信号CLK6得到同步信号；当芯片工作在960通道模式下时，级联信号的脉冲宽度为9T，脉宽检测电路延时2.5个时钟信号CLK6得到同步信号，可以确保不同驱动通道的芯片都可以保证在正确的时刻产生同步信号，保证了数据同步的准确性。
在本发明另一些实施例中，提供另一种数据同步方法。同样的，因为本发明的驱动芯片需要通过脉宽检测电路检测级联信号的高电平持续时间来生成同步信号SFIN，因此与现有技术相比，提前预定时间产生级联信号DIO2。在本实施例中，如图13和图14所示，驱动芯片提前1个时钟信号CLK6得到级联信号DIO2，即在时钟信号CLK3的第156个上升沿(时钟信号CLK6的第1个上升沿)处产生级联信号DIO2。
优选地，第二电路用于检测芯片当前的工作模式，在一种实施例中，芯片工作在966驱动通道和960驱动通道两种模式下。第三电路根据芯片当前的工作模式调节级联信号DIO2的脉冲宽度。如图13所示，当芯片工作在966驱动通道下时，级联信号DIO2的脉冲宽度为6T；如图14所示，当芯片工作在960驱动通道下时，级联信号DIO2的脉冲宽度为9T。
后级驱动芯片的第一电路根据级联信号DIO2在时钟信号CLK6的下一个上升沿，即第2个上升沿处产生级联信号DIO2_IN。然后根据时钟信号CLK6和级联信号DIO2_IN得到本级源极驱动芯片的同步信号SFIN。
优选地，脉宽检测电路用于检测级联信号DIO2的脉冲宽度，根据检测结果提供检测信号，时钟同步电路根据检测信号调节同步信号SFIN的产生时间。当级联信号DIO2的脉冲宽度为6T时，延时2个时钟信号CLK6得到同步信号SFIN，如图13所示；当级联信号DIO2的脉冲宽度为9T时，延时1.5个时钟信号CLK6得到同步信号SFIN，如图14所示。
在本实施例中，脉宽检测电路通过检测接收到的级联信号的脉冲宽度确定本级源极驱动芯片的同步信号的产生时间。其中，当芯片工作在966通道模式下时，级联信号的脉冲宽度为6T，脉宽检测电路延时2个时钟信号CLK6得到同步信号SFIN；当芯片工作在960通道模式下时，级联信号的脉冲宽度为9T，脉宽检测电路延时2.5个时钟信号CLK6得到同步信号SFIN，可以确保不同驱动通道的芯片都可以保证在正确的时刻产生同步信号，保证了数据同步的准确性。
需要说明，在上述实施例中以6比特的源极驱动芯片为例进行说明，但是本发明不以此为限制，本发明驱动装置也适用于8比特或者其他比特数的源极驱动芯片。在上述实施例中以966驱动通道和960驱动通道为例对本发明进行说明，但本发明也不应以此为限制，本发明的驱动装置同样适用于其他驱动通道数的源极驱动芯片。
此外，本发明实施例的驱动装置适用于采用mini-LVDS(LowVoltageDifferential Signaling，低压差分信号)接口、RSDS(ReducedSwingDifferential Signal，低摆幅差分信号)接口的时序控制芯片、源极驱动芯片或者栅极驱动芯片。mini-LVDS接口和RSDS接口具有很低的电磁干扰(EMI)，可以为显示驱动提供很高的带宽。
综上所述，本发明的驱动装置通过第二电路和第三电路根据芯片当前的驱动通道数调节本级芯片产生的级联信号的脉冲宽度，后级芯片通过脉宽检测电路检测级联信号的脉冲宽度，根据级联信号的脉冲宽度调节同步信号的生成时间，以确定在正确的时钟位置生成同步信号。
优选地，本发明实施例的驱动芯片采用比芯片内部工作时钟更慢的时钟信号建立级联信号，增大了级联信号的建立时间，缓解了驱动芯片的设计压力。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化，包括但不限于对电路的局部构造的变更、对元器件的类型或型号的替换。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (17)
1.一种驱动装置，包括多个驱动电路，每个所述驱动电路包括：
多个驱动通道；
驱动单元，根据第一时钟信号和本级芯片的同步信号，经所述多个驱动通道在每个工作周期中提供驱动数据；
第一电路，用于根据第二时钟信号和前级驱动电路提供的级联信号产生本级芯片的所述同步信号；
第二电路，用于根据所述驱动通道的数量产生脉宽控制信号；
第三电路，用于根据所述脉宽控制信号调节所述级联信号的脉冲宽度，
其中，所述第二时钟信号的频率小于所述第一时钟信号的频率。
2.根据权利要求1所述的驱动装置，其特征在于，所述驱动单元在每个所述工作周期结束前提供本级驱动电路的所述级联信号。
3.根据权利要求1所述的驱动装置，其特征在于，每个所述驱动电路在所述工作周期根据多个数据接收信号接收数据，
其中，所述工作周期等于所述第一时钟信号的x个时钟周期，其中，x表示所述数据接收信号的个数，x是不为零的自然数。
4.根据权利要求1所述的驱动装置，其特征在于，所述驱动单元根据所述脉宽控制信号在预定时间内产生所述级联信号。
5.根据权利要求1所述的驱动装置，其特征在于，所述第一电路包括：
输入级电路，用于接收所述前级驱动电路提供的所述级联信号；
时钟同步电路，用于根据所述级联信号和所述第二时钟信号得到所述本级驱动电路的所述同步信号；以及
脉宽检测电路，用于检测所述前级驱动电路提供的所述级联信号的脉冲宽度，根据检测结果提供检测信号，
其中，所述时钟同步电路根据所述检测信号调节所述同步信号的产生时间。
6.根据权利要求1所述的驱动装置，其特征在于，所述驱动单元包括：
输出级电路，用于根据所述本级驱动电路的数据接收信号对负载电容充放电以得到所述级联信号。
7.根据权利要求1所述的驱动装置，其特征在于，所述第二时钟信号的频率为所述第一时钟信号的频率的1/2。
8.根据权利要求1所述的驱动装置，其特征在于，还包括：
分频器，用于根据所述芯片外部的时钟信号得到所述第一时钟信号和所述第二时钟信号。
9.根据权利要求1所述的驱动装置，其特征在于，所述驱动电路包括源极驱动芯片，所述驱动装置包括源极驱动装置。
10.一种用于多个驱动电路的数据同步方法，每个所述驱动电路包括多个驱动通道，其特征在于，所述数据同步方法包括：
根据第一时钟信号和本级驱动电路的同步信号，在每个工作周期中提供驱动数据；
根据第二时钟信号和前级驱动电路提供的级联信号产生本级驱动电路的所述同步信号；
根据所述驱动通道的数量产生脉宽控制信号；
根据所述脉宽控制信号调节所述级联信号的脉冲宽度，
其中，所述第二时钟信号的频率小于所述第一时钟信号的频率。
11.根据权利要求10所述的数据同步方法，其特征在于，还包括在每个所述工作周期结束前提供本级驱动电路的级联信号。
12.根据权利要求10所述的数据同步方法，其特征在于，每个所述驱动电路在所述工作周期根据多个数据接收信号接收数据，
其中，所述工作周期等于所述第一时钟信号的x个时钟周期，其中，x表示所述数据接收信号的个数，x是不为零的自然数。
13.根据权利要求10所述的数据同步方法，其特征在于，还包括根据所述脉宽控制信号在预定时间内产生所述级联信号。
14.根据权利要求10所述的数据同步方法，其特征在于，所述根据第二时钟信号和前级驱动电路提供的所述级联信号产生本级驱动电路的所述同步信号包括：
接收所述前级驱动电路提供的所述级联信号；
根据所述级联信号和所述第二时钟信号得到所述本级驱动电路的所述同步信号；
检测所述前级驱动电路提供的所述级联信号的脉冲宽度，根据检测结果提供检测信号，
其中，根据所述检测信号调节所述同步信号的产生时间。
15.根据权利要求10所述的数据同步方法，其特征在于，所述在每个所述工作周期结束前提供本级驱动电路的级联信号包括：
根据所述本级驱动电路的数据接收信号对负载电容充放电以得到所述级联信号。
16.根据权利要求10所述的数据同步方法，其特征在于，所述第二时钟信号的频率为所述第一时钟信号的频率的1/2。
17.一种显示装置，其特征在于，包括：
栅极驱动装置，用于提供多个栅极驱动信号；
权利要求1-9任一项所述的驱动装置，用于提供多个灰阶数据；以及
显示面板，所述显示面板包括排列成阵列的多个像素单元以及多条栅极线和多条数据线，
其中，所述显示面板经由所述多条栅极线接收所述多个栅极驱动信号，从而按行选择所述多个像素单元，以及经由所述多条数据线按列接收所述多个灰阶数据，从而提供给选定的像素单元以实现图像显示。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811124346.7A CN109166543B (zh) | 2018-09-26 | 2018-09-26 | 数据同步方法、驱动装置以及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811124346.7A CN109166543B (zh) | 2018-09-26 | 2018-09-26 | 数据同步方法、驱动装置以及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109166543A true CN109166543A (zh) | 2019-01-08 |
| CN109166543B CN109166543B (zh) | 2023-10-24 |
Family
ID=64892643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811124346.7A Active CN109166543B (zh) | 2018-09-26 | 2018-09-26 | 数据同步方法、驱动装置以及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109166543B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109995500A (zh) * | 2019-03-08 | 2019-07-09 | 北京集创北方科技股份有限公司 | 数据传输方法与显示控制装置 |
| CN110992868A (zh) * | 2019-12-20 | 2020-04-10 | 京东方科技集团股份有限公司 | 显示基板的驱动方法、装置和显示装置 |
| CN114664230A (zh) * | 2020-12-22 | 2022-06-24 | 西安钛铂锶电子科技有限公司 | 显示驱动芯片和led显示板 |
| CN114822347A (zh) * | 2022-03-29 | 2022-07-29 | 北京奕斯伟计算技术有限公司 | 源极驱动系统、其信号同步方法及显示装置 |
| CN115966182A (zh) * | 2022-12-29 | 2023-04-14 | 北京显芯科技有限公司 | 一种数据处理方法、led控制系统及电子设备 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010015712A1 (en) * | 2000-02-14 | 2001-08-23 | Nec Corporation | Device circuit of display unit |
| US20030098833A1 (en) * | 2001-11-27 | 2003-05-29 | Fujitsu Limited | Liquid crystal display apparatus operating at proper data supply timing |
| KR20050005907A (ko) * | 2003-07-07 | 2005-01-15 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| CN1694142A (zh) * | 2004-04-29 | 2005-11-09 | 三星Sdi株式会社 | 具有可变表示范围的灰度等级的电子发射显示(eed)装置 |
| TW200539097A (en) * | 2004-05-27 | 2005-12-01 | Novatek Microelectronics Corp | Source driver, source driver array, and driver with the source driver array and display with the driver |
| US20070236434A1 (en) * | 2006-04-06 | 2007-10-11 | Kabushiki Kaisha Toshiba | Display drive device and liquid crystal display device |
| CN101315755A (zh) * | 2007-05-29 | 2008-12-03 | 乐金显示有限公司 | 液晶显示装置及其驱动方法 |
| CN101377909A (zh) * | 2007-08-30 | 2009-03-04 | 奇景光电股份有限公司 | 时序控制器以及驱动能力控制方法 |
| CN101572062A (zh) * | 2008-04-30 | 2009-11-04 | 乐金显示有限公司 | 液晶显示器及其驱动方法 |
| CN101593481A (zh) * | 2008-05-29 | 2009-12-02 | 奇景光电股份有限公司 | 显示器及其信号传输方法与源极驱动器的驱动方法 |
| US20110063270A1 (en) * | 2009-09-11 | 2011-03-17 | Renesas Electronics Corporation | Source driver of display device, and method of controlling the same |
| CN102136239A (zh) * | 2010-01-25 | 2011-07-27 | 瑞萨电子株式会社 | 驱动器电路 |
| CN102629445A (zh) * | 2011-02-07 | 2012-08-08 | 美格纳半导体有限公司 | 源极驱动器、控制器及源极驱动器驱动方法 |
| CN209496615U (zh) * | 2018-09-26 | 2019-10-15 | 北京集创北方科技股份有限公司 | 驱动装置和显示装置 |
-
2018
- 2018-09-26 CN CN201811124346.7A patent/CN109166543B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010015712A1 (en) * | 2000-02-14 | 2001-08-23 | Nec Corporation | Device circuit of display unit |
| US20030098833A1 (en) * | 2001-11-27 | 2003-05-29 | Fujitsu Limited | Liquid crystal display apparatus operating at proper data supply timing |
| KR20050005907A (ko) * | 2003-07-07 | 2005-01-15 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| CN1694142A (zh) * | 2004-04-29 | 2005-11-09 | 三星Sdi株式会社 | 具有可变表示范围的灰度等级的电子发射显示(eed)装置 |
| TW200539097A (en) * | 2004-05-27 | 2005-12-01 | Novatek Microelectronics Corp | Source driver, source driver array, and driver with the source driver array and display with the driver |
| US20070236434A1 (en) * | 2006-04-06 | 2007-10-11 | Kabushiki Kaisha Toshiba | Display drive device and liquid crystal display device |
| CN101315755A (zh) * | 2007-05-29 | 2008-12-03 | 乐金显示有限公司 | 液晶显示装置及其驱动方法 |
| CN101377909A (zh) * | 2007-08-30 | 2009-03-04 | 奇景光电股份有限公司 | 时序控制器以及驱动能力控制方法 |
| CN101572062A (zh) * | 2008-04-30 | 2009-11-04 | 乐金显示有限公司 | 液晶显示器及其驱动方法 |
| CN101593481A (zh) * | 2008-05-29 | 2009-12-02 | 奇景光电股份有限公司 | 显示器及其信号传输方法与源极驱动器的驱动方法 |
| US20110063270A1 (en) * | 2009-09-11 | 2011-03-17 | Renesas Electronics Corporation | Source driver of display device, and method of controlling the same |
| CN102136239A (zh) * | 2010-01-25 | 2011-07-27 | 瑞萨电子株式会社 | 驱动器电路 |
| CN102629445A (zh) * | 2011-02-07 | 2012-08-08 | 美格纳半导体有限公司 | 源极驱动器、控制器及源极驱动器驱动方法 |
| CN209496615U (zh) * | 2018-09-26 | 2019-10-15 | 北京集创北方科技股份有限公司 | 驱动装置和显示装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109995500A (zh) * | 2019-03-08 | 2019-07-09 | 北京集创北方科技股份有限公司 | 数据传输方法与显示控制装置 |
| CN109995500B (zh) * | 2019-03-08 | 2021-10-29 | 北京集创北方科技股份有限公司 | 数据传输方法与显示控制装置 |
| CN110992868A (zh) * | 2019-12-20 | 2020-04-10 | 京东方科技集团股份有限公司 | 显示基板的驱动方法、装置和显示装置 |
| CN110992868B (zh) * | 2019-12-20 | 2022-08-16 | 京东方科技集团股份有限公司 | 显示基板的驱动方法、装置和显示装置 |
| CN114664230A (zh) * | 2020-12-22 | 2022-06-24 | 西安钛铂锶电子科技有限公司 | 显示驱动芯片和led显示板 |
| CN114664230B (zh) * | 2020-12-22 | 2023-11-14 | 西安钛铂锶电子科技有限公司 | 显示驱动芯片和led显示板 |
| CN114822347A (zh) * | 2022-03-29 | 2022-07-29 | 北京奕斯伟计算技术有限公司 | 源极驱动系统、其信号同步方法及显示装置 |
| CN114822347B (zh) * | 2022-03-29 | 2023-03-21 | 北京奕斯伟计算技术股份有限公司 | 源极驱动系统、其信号同步方法及显示装置 |
| CN115966182A (zh) * | 2022-12-29 | 2023-04-14 | 北京显芯科技有限公司 | 一种数据处理方法、led控制系统及电子设备 |
| CN115966182B (zh) * | 2022-12-29 | 2024-02-09 | 北京显芯科技有限公司 | 一种数据处理方法、led控制系统及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109166543B (zh) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109166543A (zh) | 数据同步方法、驱动装置以及显示装置 | |
| JP6140425B2 (ja) | 表示装置及びその駆動方法 | |
| CN101572063B (zh) | 液晶显示器及其驱动方法 | |
| CN1909054B (zh) | 液晶显示器以及驱动该液晶显示器的方法 | |
| WO2015176511A1 (zh) | 触摸显示屏及其分时驱动方法 | |
| KR101258900B1 (ko) | 액정표시장치 및 데이터 구동회로 | |
| CN107358931B (zh) | Goa电路 | |
| EP3291215B1 (en) | Scanning driving circuit and driving method therefor, array substrate and display apparatus | |
| CN207781163U (zh) | 液晶显示装置 | |
| KR101493491B1 (ko) | 표시장치 및 이의 구동방법 | |
| KR101785031B1 (ko) | 타이밍 컨트롤러, 이를 포함하는 표시장치 및 이의 구동방법 | |
| CN105469754A (zh) | 降低馈通电压的goa电路 | |
| US10964243B2 (en) | Shift register circuit and its driving method, gate driving circuit and its driving method, and display device | |
| GB2527715A (en) | GOA drive circuit and drive method | |
| CN101567172B (zh) | 液晶显示器的驱动电路 | |
| CN107170411B (zh) | Goa单元、goa电路、显示驱动电路和显示装置 | |
| US10078987B2 (en) | Display apparatus | |
| US10867687B2 (en) | Shift register unit and method for driving the same, gate drive circuitry and display device | |
| CN109036322A (zh) | 输入缓冲器、控制方法、驱动装置以及显示装置 | |
| CN101339810B (zh) | 移位寄存器和采用该移位寄存器的液晶显示装置 | |
| US20220293028A1 (en) | Timing control device and control method thereof | |
| CN111161670A (zh) | 一种多行扫换行显示方法和芯片 | |
| CN209496615U (zh) | 驱动装置和显示装置 | |
| US20040004498A1 (en) | Signal transmission method, signal transmission system, logic circuit, and liquid crystal drive device | |
| CN106710550A (zh) | 一种用于大尺寸面板的goa级联电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |