KR101785031B1 - 타이밍 컨트롤러, 이를 포함하는 표시장치 및 이의 구동방법 - Google Patents
타이밍 컨트롤러, 이를 포함하는 표시장치 및 이의 구동방법 Download PDFInfo
- Publication number
- KR101785031B1 KR101785031B1 KR1020110000275A KR20110000275A KR101785031B1 KR 101785031 B1 KR101785031 B1 KR 101785031B1 KR 1020110000275 A KR1020110000275 A KR 1020110000275A KR 20110000275 A KR20110000275 A KR 20110000275A KR 101785031 B1 KR101785031 B1 KR 101785031B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- signal
- frequency
- spread spectrum
- data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
타이밍 컨트롤러에서, 수신부, 내부 클럭 생성부, 제1 주파수 변환부, 제1 선택부를 포함한다. 수신부는 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호를 수신하고 이를 제1 클럭 신호로 출력하고, 내부 클럭 생성부는 제1 클럭 신호의 주파수를 체배하고 이를 필터링 하여 제2 클럭 신호를 생성한다. 상기 제1 주파수 변환부는 상기 제2 클럭 신호를 변환하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호를 생성하고, 선택부는 제2 클럭 신호와 제3 클럭 신호중 하나를 선택한다. 상술한 타이밍 컨트롤러에 의하면, 출력 확산 스펙트럼 클럭에 의해 발생하는 지터의 양을 줄일 수 있어, 상기 지터에 의한 신호 왜곡 현상을 줄일 수 있다.
Description
본 발명은 타이밍 컨트롤러, 이를 포함하는 표시장치 및 이의 구동방법에 관한 것으로, 보다 상세하게는 전자기 간섭을 줄일 수 있는 타이밍 컨트롤러, 이를 포함하는 표시장치 및 이의 구동방법에 관한 것이다.
액정표시장치는 영상을 표시하는 액정 패널 및 상기 액정 패널을 구동하기 위한 구동장치를 포함하는 박형 표시 장치이다. 상기 구동부는 영상보드와 같은 외부 시스템으로부터 영상 신호를 수신하고, 이를 변환하여 상기 액정 패널을 구동시킨다.
최근 액정표시장치가 대형화되고 해상도가 높아짐에 따라, 영상 데이터 전송량이 늘어나고, 이로 인해 상기 외부 시스템과 상기 구동부 사이에 고속 채널의 필요성이 대두되고 있다. 뿐만 아니라 상기 구동장치 내부의 구성요소 간의 빠른 데이터 전송을 위한 고속 인터페이스의 필요성이 대두되고 있다.
그러나, 전송속도가 빨라짐에 따라 상기 데이터를 전송하는 선로 상에 전자기파의 간섭이 증가하게 되는 문제가 발생한다.
최근 액정표시장치가 대형화되고 해상도가 높아짐에 따라, 영상 데이터 전송량이 늘어나고, 이로 인해 상기 외부 시스템과 상기 구동부 사이에 고속 채널의 필요성이 대두되고 있다. 뿐만 아니라 상기 구동장치 내부의 구성요소 간의 빠른 데이터 전송을 위한 고속 인터페이스의 필요성이 대두되고 있다.
그러나, 전송속도가 빨라짐에 따라 상기 데이터를 전송하는 선로 상에 전자기파의 간섭이 증가하게 되는 문제가 발생한다.
본 발명의 목적은 전자기 간섭 및 지터 성분을 줄일 수 있는 타이밍 컨트롤러를 제공하는 데 있다.
본 발명의 다른 목적은 상기한 타이밍 컨트롤러를 포함하는 표시장치를 제공하는 데 있다.
본 발명의 또 다른 목적은 상기한 타이밍 컨트롤러의 구동방법을 제공하는 데 있다.
본 발명의 다른 목적은 상기한 타이밍 컨트롤러를 포함하는 표시장치를 제공하는 데 있다.
본 발명의 또 다른 목적은 상기한 타이밍 컨트롤러의 구동방법을 제공하는 데 있다.
본 발명의 일 양상에 따른 타이밍 컨트롤러는 수신부, 내부 클럭 생성부, 제1 주파수 변환부, 제1 선택부 및 제어신호 생성부를 포함한다.
상기 수신부는 외부로부터 영상 신호 및 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호를 수신하고, 상기 메인 클럭신호 및 상기 영상 신호의 데이터 포맷을 변환하고, 상기 변환된 메인 클럭신호를 제1 클럭 신호로 출력한다.
상기 내부 클럭 생성부는 상기 제1 클럭 신호의 주파수를 체배하고 상기 체배한 주파수 중 일부 대역의 주파수를 갖는 제2 클럭 신호를 생성한다. 상기 제1 주파수 변환부는 상기 제2 클럭 신호를 변환하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호를 생성한다.
제1 선택부는 제1 선택 신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 어느 하나를 선택하여 이를 제어 클럭 신호로써 출력하고, 상기 제어신호 생성부는 상기 제어 클럭 신호를 수신하고, 상기 제어신호 생성부는 상기 제어 클럭 신호에 동기하는 제어 신호를 생성한다.
본 발명의 다른 양상에 따른 타이밍 컨트롤러는 수신부, 내부 클럭 생성부, 제3 주파수 변환부, 제4 주파수 변환부, 제1 선택부, 제2 선택부 및 제어신호 생성부를 포함한다.
상기 수신부는 외부로부터 영상 신호 및 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호를 수신하고, 상기 메인 클럭 신호 및 상기 영상 신호의 데이터 포맷을 변환하고, 상기 변환된 메인 클럭신호를 제1 클럭 신호로 출력한다.
상기 내부 클럭 생성부는 상기 제1 클럭 신호의 주파수를 체배하여 제2 클럭 신호를 생성하고, 상기 제3 주파수 변환부는 상기 제1 클럭 신호를 변환하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호를 생성한다.
상기 제4 주파수 변환부는 상기 제1 클럭 신호를 변환하여 상기 제2 확산 스펙트럼 주파수와 다른 제3 확산 스펙트럼 주파수를 갖는 제4 클럭 신호로 변환하여 출력하고, 상기 제1 선택부는 제1 선택신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 하나를 선택하여 제어 클럭 신호로써 출력한다.
상기 제2 선택부는 제2 선택신호의 응답하여 상기 제어 클럭 신호와 상기 제4 클럭 신호 중 하나를 선택하여 제5 클럭 신호로써 출력하고, 상기 제어신호 생성부는 상기 클럭 신호를 수신하여 이것에 동기하는 제어 신호를 생성한다.
본 발명의 또 다른 양상에 다른 표시장치는 데이터 전압을 생성하는 데이터 구동부, 게이트 신호를 생성하는 게이트 구동부 및 상기 게이트 신호 및 상기 데이터 전압을 생성하는데 필요한 제어신호 및 클럭신호를 제공하는 타이밍 컨트롤러를 포함한다. 상기 타이밍 컨트롤러는 수신부, 내부 클럭 생성부, 제1 주파수 변환부, 제1 선택부, 제어신호 생성부, 인터페이스 클럭 생성부 및 데이터 변환부를 포함한다.
상기 수신부는 외부로부터 영상 신호 및 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호를 수신하고, 상기 메인 클럭 신호 및 상기 영상 신호의 데이터 포맷을 변환하고, 상기 변환된 메인 클럭신호를 제1 클럭 신호로 출력한다.
상기 내부 클럭 생성부는 상기 제1 클럭 신호의 주파수를 체배하고 상기 체배한 주파수 중 일부 대역의 주파수를 갖는 제2 클럭 신호를 생성한다. 상기 제1 주파수 변환부는 상기 제2 클럭 신호를 변환하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호를 생성한다.
제1 선택부는 제1 선택 신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 어느 하나를 선택하여 이를 제어 클럭 신호로써 출력하고, 상기 제어신호 생성부는 상기 제어 클럭 신호를 수신한다. 상기 제어신호 생성부는 상기 제어 클럭 신호에 동기하는 제어 신호를 생성한다.
상기 인터페이스 클럭 신호는 상기 데이터 구동부와의 인터페이스에 따라 상기 제어 클럭 신호를 변환하여 데이터 클럭 신호를 출력하고, 상기 데이터 변환부는 상기 수신부로부터 수신한 상기 변환된 영상신호를 상기 데이터 클럭 신호에 동기화하여 출력한다.
본 발명의 또 다른 양상에 다른 표시장치는 데이터 전압을 생성하는 데이터 구동부, 게이트 신호를 생성하는 게이트 구동부 및 상기 게이트 신호 및 상기 데이터 전압을 생성하는데 필요한 제어신호 및 클럭신호를 제공하는 타이밍 컨트롤러를 포함한다. 상기 타이밍 컨트롤러는 수신부, 내부 클럭 생성부, 제3 주파수 변환부, 제4 주파수 변환부, 제1 선택부, 제2 선택부, 제어신호 생성부, 인터페이스 클럭 생성부 및 데이터 변환부를 포함한다.
상기 타이밍 컨트롤러는 수신부, 내부 클럭 생성부, 제3 주파수 변환부, 제4 주파수 변환부, 제1 선택부, 제2 선택부 및 제어신호 생성부를 포함한다.
상기 수신부는 외부로부터 영상 신호 및 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호를 수신하고, 상기 메인 클럭 신호 및 상기 영상 신호의 데이터 포맷을 변환하고, 상기 변환된 메인 클럭신호를 제1 클럭 신호로 출력한다.
상기 내부 클럭 생성부는 상기 제1 클럭 신호의 주파수를 체배하여 제2 클럭 신호를 생성하고, 상기 제3 주파수 변환부는 상기 제1 클럭 신호를 변환하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호를 생성한다.
상기 제4 주파수 변환부는 상기 제1 클럭 신호를 변환하여 상기 제2 확산 스펙트럼 주파수와 다른 제3 확산 스펙트럼 주파수를 갖는 제4 클럭 신호로 변환하여 출력하고, 상기 제1 선택부는 제1 선택신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 하나를 선택하여 제어 클럭 신호로써 출력한다.
상기 제2 선택부는 제2 선택신호의 응답하여 상기 제어 클럭 신호와 상기 제4 클럭 신호 중 하나를 선택하여 제5 클럭 신호로써 출력하고, 상기 제어신호 생성부는 상기 클럭 신호를 수신하여 이것에 동기하는 제어 신호를 생성한다.
상기 인터페이스 클럭 생성부는 상기 데이터 구동부와의 인터페이스에 따라 상기 제5 클럭 신호를 변환하여 데이터 클럭 신호를 출력하고, 상기 데이터 변환부는 상기 수신부로부터 수신한 상기 변환된 영상신호를 상기 데이터 클럭 신호에 동기화하여 출력한다.
본 발명의 또 다른 양상에 따른 타이밍 컨트롤러의 구동 방법은 다음과 같다. 수신된 제1 확산 스펙트럼 주파수를 갖는 외부 클럭 신호의 전압 레벨을 제1 클럭 신호로 변환한다. 그리고, 상기 제1 클럭 신호의 주파수를 체배하고 이를 필터링하여 제2 클럭 신호를 생성한다.
다음으로, 상기 제2 클럭 신호를 변환하여 제2 확산 스펙트럼을 주파수를 갖는 제3 클럭 신호를 생성하고, 제1 선택 신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 어느 하나를 선택하여 이를 제어 클럭 신호로 출력한다. 마지막으로, 상기 제어 클럭 신호를 기초로 제어신호를 생성한다.
상기 수신부는 외부로부터 영상 신호 및 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호를 수신하고, 상기 메인 클럭신호 및 상기 영상 신호의 데이터 포맷을 변환하고, 상기 변환된 메인 클럭신호를 제1 클럭 신호로 출력한다.
상기 내부 클럭 생성부는 상기 제1 클럭 신호의 주파수를 체배하고 상기 체배한 주파수 중 일부 대역의 주파수를 갖는 제2 클럭 신호를 생성한다. 상기 제1 주파수 변환부는 상기 제2 클럭 신호를 변환하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호를 생성한다.
제1 선택부는 제1 선택 신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 어느 하나를 선택하여 이를 제어 클럭 신호로써 출력하고, 상기 제어신호 생성부는 상기 제어 클럭 신호를 수신하고, 상기 제어신호 생성부는 상기 제어 클럭 신호에 동기하는 제어 신호를 생성한다.
본 발명의 다른 양상에 따른 타이밍 컨트롤러는 수신부, 내부 클럭 생성부, 제3 주파수 변환부, 제4 주파수 변환부, 제1 선택부, 제2 선택부 및 제어신호 생성부를 포함한다.
상기 수신부는 외부로부터 영상 신호 및 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호를 수신하고, 상기 메인 클럭 신호 및 상기 영상 신호의 데이터 포맷을 변환하고, 상기 변환된 메인 클럭신호를 제1 클럭 신호로 출력한다.
상기 내부 클럭 생성부는 상기 제1 클럭 신호의 주파수를 체배하여 제2 클럭 신호를 생성하고, 상기 제3 주파수 변환부는 상기 제1 클럭 신호를 변환하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호를 생성한다.
상기 제4 주파수 변환부는 상기 제1 클럭 신호를 변환하여 상기 제2 확산 스펙트럼 주파수와 다른 제3 확산 스펙트럼 주파수를 갖는 제4 클럭 신호로 변환하여 출력하고, 상기 제1 선택부는 제1 선택신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 하나를 선택하여 제어 클럭 신호로써 출력한다.
상기 제2 선택부는 제2 선택신호의 응답하여 상기 제어 클럭 신호와 상기 제4 클럭 신호 중 하나를 선택하여 제5 클럭 신호로써 출력하고, 상기 제어신호 생성부는 상기 클럭 신호를 수신하여 이것에 동기하는 제어 신호를 생성한다.
본 발명의 또 다른 양상에 다른 표시장치는 데이터 전압을 생성하는 데이터 구동부, 게이트 신호를 생성하는 게이트 구동부 및 상기 게이트 신호 및 상기 데이터 전압을 생성하는데 필요한 제어신호 및 클럭신호를 제공하는 타이밍 컨트롤러를 포함한다. 상기 타이밍 컨트롤러는 수신부, 내부 클럭 생성부, 제1 주파수 변환부, 제1 선택부, 제어신호 생성부, 인터페이스 클럭 생성부 및 데이터 변환부를 포함한다.
상기 수신부는 외부로부터 영상 신호 및 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호를 수신하고, 상기 메인 클럭 신호 및 상기 영상 신호의 데이터 포맷을 변환하고, 상기 변환된 메인 클럭신호를 제1 클럭 신호로 출력한다.
상기 내부 클럭 생성부는 상기 제1 클럭 신호의 주파수를 체배하고 상기 체배한 주파수 중 일부 대역의 주파수를 갖는 제2 클럭 신호를 생성한다. 상기 제1 주파수 변환부는 상기 제2 클럭 신호를 변환하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호를 생성한다.
제1 선택부는 제1 선택 신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 어느 하나를 선택하여 이를 제어 클럭 신호로써 출력하고, 상기 제어신호 생성부는 상기 제어 클럭 신호를 수신한다. 상기 제어신호 생성부는 상기 제어 클럭 신호에 동기하는 제어 신호를 생성한다.
상기 인터페이스 클럭 신호는 상기 데이터 구동부와의 인터페이스에 따라 상기 제어 클럭 신호를 변환하여 데이터 클럭 신호를 출력하고, 상기 데이터 변환부는 상기 수신부로부터 수신한 상기 변환된 영상신호를 상기 데이터 클럭 신호에 동기화하여 출력한다.
본 발명의 또 다른 양상에 다른 표시장치는 데이터 전압을 생성하는 데이터 구동부, 게이트 신호를 생성하는 게이트 구동부 및 상기 게이트 신호 및 상기 데이터 전압을 생성하는데 필요한 제어신호 및 클럭신호를 제공하는 타이밍 컨트롤러를 포함한다. 상기 타이밍 컨트롤러는 수신부, 내부 클럭 생성부, 제3 주파수 변환부, 제4 주파수 변환부, 제1 선택부, 제2 선택부, 제어신호 생성부, 인터페이스 클럭 생성부 및 데이터 변환부를 포함한다.
상기 타이밍 컨트롤러는 수신부, 내부 클럭 생성부, 제3 주파수 변환부, 제4 주파수 변환부, 제1 선택부, 제2 선택부 및 제어신호 생성부를 포함한다.
상기 수신부는 외부로부터 영상 신호 및 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호를 수신하고, 상기 메인 클럭 신호 및 상기 영상 신호의 데이터 포맷을 변환하고, 상기 변환된 메인 클럭신호를 제1 클럭 신호로 출력한다.
상기 내부 클럭 생성부는 상기 제1 클럭 신호의 주파수를 체배하여 제2 클럭 신호를 생성하고, 상기 제3 주파수 변환부는 상기 제1 클럭 신호를 변환하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호를 생성한다.
상기 제4 주파수 변환부는 상기 제1 클럭 신호를 변환하여 상기 제2 확산 스펙트럼 주파수와 다른 제3 확산 스펙트럼 주파수를 갖는 제4 클럭 신호로 변환하여 출력하고, 상기 제1 선택부는 제1 선택신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 하나를 선택하여 제어 클럭 신호로써 출력한다.
상기 제2 선택부는 제2 선택신호의 응답하여 상기 제어 클럭 신호와 상기 제4 클럭 신호 중 하나를 선택하여 제5 클럭 신호로써 출력하고, 상기 제어신호 생성부는 상기 클럭 신호를 수신하여 이것에 동기하는 제어 신호를 생성한다.
상기 인터페이스 클럭 생성부는 상기 데이터 구동부와의 인터페이스에 따라 상기 제5 클럭 신호를 변환하여 데이터 클럭 신호를 출력하고, 상기 데이터 변환부는 상기 수신부로부터 수신한 상기 변환된 영상신호를 상기 데이터 클럭 신호에 동기화하여 출력한다.
본 발명의 또 다른 양상에 따른 타이밍 컨트롤러의 구동 방법은 다음과 같다. 수신된 제1 확산 스펙트럼 주파수를 갖는 외부 클럭 신호의 전압 레벨을 제1 클럭 신호로 변환한다. 그리고, 상기 제1 클럭 신호의 주파수를 체배하고 이를 필터링하여 제2 클럭 신호를 생성한다.
다음으로, 상기 제2 클럭 신호를 변환하여 제2 확산 스펙트럼을 주파수를 갖는 제3 클럭 신호를 생성하고, 제1 선택 신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 어느 하나를 선택하여 이를 제어 클럭 신호로 출력한다. 마지막으로, 상기 제어 클럭 신호를 기초로 제어신호를 생성한다.
상술한 바에 따르면, 상기 타이밍 컨트롤러는 확산 스펙트럼 주파수를 갖는 데이터 클럭 신호를 출력하므로, 상기 데이터 구동부와 상기 타이밍 컨트롤러간의 신호 전송시 EMI를 줄일 수 있다.
또한, 상기 타이밍 컨트롤러는 입력된 확산 스펙트럼 클럭을 필터링하여 일부 대역의 주파수만을 기초로 확산 스펙트럼 클럭을 생성하므로, 상기 입력된 확산 스펙트럼 클럭의 영향이 줄어든다. 따라서, 출력 확산 스펙트럼 클럭의 지터의 양을 줄일 수 있어, 그 결과, 상기 지터에 의한 신호 왜곡 현상을 줄일 수 있어, 전송 품질을 높일 수 있다.
또한, 상기 타이밍 컨트롤러는 입력된 확산 스펙트럼 클럭을 필터링하여 일부 대역의 주파수만을 기초로 확산 스펙트럼 클럭을 생성하므로, 상기 입력된 확산 스펙트럼 클럭의 영향이 줄어든다. 따라서, 출력 확산 스펙트럼 클럭의 지터의 양을 줄일 수 있어, 그 결과, 상기 지터에 의한 신호 왜곡 현상을 줄일 수 있어, 전송 품질을 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도이다.
도 2는 도 1의 타이밍 컨트롤러의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 타이밍 컨트롤러의 구동방법을 도시한 흐름도이다.
도 4a는 종래의 표시장치의 데이터 구동부의 수신부에서 수신한 신호의 아이 다이어그램이다.
도 4b는 본 발명의 일 실시예에 따른 표시장치의 데이터 구동부가 수신한 신호의 아이 다이어그램이다.
도 5는 본 발명의 제2 실시예에 따른 타이밍 컨트롤러의 블록도이다.
도 6은 제2 확산 스펙트럼 주파수와 제3 확산 스펙트럼 주파수를 도시한 그래프이다.
도 7은 본 발명의 제3 실시예에 따른 타이밍 컨트롤러의 블록도이다.
도 2는 도 1의 타이밍 컨트롤러의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 타이밍 컨트롤러의 구동방법을 도시한 흐름도이다.
도 4a는 종래의 표시장치의 데이터 구동부의 수신부에서 수신한 신호의 아이 다이어그램이다.
도 4b는 본 발명의 일 실시예에 따른 표시장치의 데이터 구동부가 수신한 신호의 아이 다이어그램이다.
도 5는 본 발명의 제2 실시예에 따른 타이밍 컨트롤러의 블록도이다.
도 6은 제2 확산 스펙트럼 주파수와 제3 확산 스펙트럼 주파수를 도시한 그래프이다.
도 7은 본 발명의 제3 실시예에 따른 타이밍 컨트롤러의 블록도이다.
이하에서는 첨부된 도면들을 참조하여 본 발명에 대한 실시 예를 상세하게 설명한다. 상술한 본 발명이 해결하고자 하는 과제, 과제 해결 수단, 및 효과는 첨부된 도면과 관련된 실시 예들을 통해서 용이하게 이해될 것이다. 각 도면은 명확한 설명을 위해 일부가 간략하거나 과장되게 표현되었다. 각 도면의 구성 요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 동일한 부호를 가지도록 도시되었음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도이다.
도 1을 참조하면, 표시장치(10)는 타이밍 컨트롤러(100), 게이트 구동부(200), 표시패널(300), 데이터 구동부(400) 및 감마 전압 생성부(500)를 포함한다.
상기 표시패널(300)은 영상이 표시되는 화면을 구현하고, 그러기 위해 다수의 화소(P1)를 구비한다. 또한, 상기 표시패널(300)은 상기 다수의 화소(P1)에 신호를 제공하기 위한 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)을 더 구비한다. 상기 게이트 라인들(GL1~GLn)에는 게이트 신호들(G1~Gn)이 각각 순차적으로 공급되고, 상기 데이터 라인들(DL1~DLm)에는 데이터 전압들(D1~Dm)이 각각 인가된다. 따라서, 각 화소행이 게이트 신호에 응답하여 턴-온되면 상기 데이터 전압들(D1~Dm)이 턴-온된 화소행으로 인가되어 상기 다수의 화소(P1)는 행 단위로 스캔될 수 있다. 상기 다수의 화소(P1)가 모두 스캔되면 상기 표시패널(110)에는 한 프레임에 해당하는 영상이 표시된다.
본 발명의 일 실시예로, 각 화소(P1)는 해당 게이트 라인과 해당 데이터 라인에 연결된 박막 트랜지스터(TR), 상기 박막 트랜지스터(TR)의 드레인 전극에 연결된 액정 커패시터(Clc)로 이루어질 수 있다. 그러나, 상기 화소(P1)의 구조는 여기에 한정되지 않는다.
상기 타이밍 컨트롤러(100)는 상기 표시장치(10)의 외부로부터 다수의 영상신호(DATA), 수평동기신호(H_sync), 수직동기신호(V_sync) 및 메인 클럭신호(MCLK)를 수신한다.
또한, 상기 타이밍 컨트롤러(100)는 상기 데이터 드라이버(400)와의 인터페이스 사양에 맞도록 상기 영상 신호들(DATA)의 데이터 포맷을 변환하고, 변환된 영상 신호들(DATA'')을 상기 데이터 구동부(400)로 제공한다. 또한, 상기 타이밍 컨트롤러(100)는 데이터 제어신호(DCON)(예를 들어, 출력개시신호, 개시신호, 및 극성반전신호 등) 및 데이터 클럭 신호(DCLK)를 상기 데이터 구동부(140)로 제공하고, 게이트 제어신호(GCON)(예컨대, 개시신호, 클럭신호, 클럭바신호, 리셋 신호)를 게이트 구동부(130)로 제공한다.
상기 게이트 구동부(200)는 제1 및 제2 전원전압(VSS1, VSS2)을 수신하고, 상기 타이밍 컨트롤러(100)로부터 제공되는 게이트 제어신호들에 응답하여 게이트 신호들(G1~Gn)을 순차적으로 출력한다.
상기 데이터 구동부(400)는 상기 타이밍 컨트롤러(100)로부터 제공되는 상기 데이터 제어신호(DCON)에 응답해서 다수의 감마기준전압들(GMMA1~GMMAi) 중 상기 영상신호들(DATA'')에 대응되는 전압을 선택하여 데이터 전압들(D1~Dm)로써 출력한다. 상기 출력된 데이터 전압들(D1~Dm)은 상기 표시패널(300)로 인가된다.
상기 감마 전압 생성부(500)는 아날로그 구동전압(AVDD)을 수신하여 상기 다수의 감마 기준 전압들(GMMA1~GMMAi)을 생성하고, 생성된 감마 기준 전압들(GMMA1~GMMAi)을 상기 데이터 구동부(400)로 공급한다. 상기 감마 전압 생성부(150)는 상기 아날로그 구동전압(AVDD)과 접지전압 사이에서 직렬 연결된 다수의 저항(미도시)으로 이루어진 저항 스트링 구조를 갖고, 서로 인접하는 두 개의 저항들이 연결된 노드들 각각의 전위를 상기 감마 기준 전압들 (GMMA1~GMMAi)로써 출력할 수 있다.
도 2는 본 발명의 일 실시예에 따른 타이밍 컨트롤러의 블록도이다. 도 2를 참조하면, 상기 타이밍 컨트롤러(100)는 수신부(110), 내부 클럭 생성부(120), 제1 주파수 변환부(130), 제1 선택부(140), 제어신호 생성부(150), 인터페이스 클럭 생성부(160) 및 데이터 변환부(170)를 포함한다.
상기 수신부(110)는 수평동기신호(H_sync), 수직동기신호(V_sync), 메인 클럭신호(MCLK) 및 영상 신호(DATA)를 수신한다. 상기 수평동기신호(H_sync), 상기 수직동기신호(V_sync) 및 상기 영상신호(DATA)는 LVDS 방식의 신호들이다. 그리고, 상기 메인 클럭 신호(MCLK)는 전자기적 간섭(EMI)를 줄이기 위해 기준 주파수를 중심으로 시간에 따라 변하는 확산 스펙트럼 클럭 신호(Spread Spectrum Clock)일 수 있다. 상기 확산 스펙트럼 클럭 신호는 기준 주파수를 중심으로 일정 주기로(이하 “주기”라 한다) 일정 범위 내에서(“이하 변동범위”라 한다) 변하는 확산 스펙트럼 주파수를 갖는다. 상기 주기의 역수를 기준 변화속도(modulating frequency)라고 부른다.
상기 수신부(110)는 수신된 상기 수평동기신호(H_sync), 상기 수직동기신호(V_sync) 및 상기 영상신호(DATA)를 TTL 방식의 신호로 변환한다. 일 예로, 상기 메인 클럭 신호(MCLK)는 제1 클럭신호(CLK1)로 변환된다. 수신부(110)에서는 신호의 형태만을 변경하므로, 상기 메인 클럭 신호(MCLK)과 마찬가지로 상기 제1 클럭 신호(CLK1)도 확산 스펙트럼 주파수를 갖는다. 일 예로, 상기 확산 스펙트럼 주파수의 기준 주파수는 약 75MHz일 수 있고, 상기 변동 범위는 상기 기준 주파수를 중심으로 상기 기준 주파수의 약 ±1% ~ 3% 사이이고, 상기 기준 변화속도는 150kHz 정도일 수 있다.
상기 내부 클럭 생성부(120)는 상기 제1 클럭신호(CLK1)의 주파수를 체배하고, 이를 필터링하여 상기 확산 스펙트럼 주파수 중 일부 대역의 주파수를 갖는 제2 클럭 신호(CLK2)를 생성한다. 일 예로, 상기 제1 클럭신호(CLK1)의 기준 주파수는 2배로 증가될 수 있고, 이 값은 약 150MHz일 수 있다. 또한, 상기 내부 클럭 생성부(120)는 위상고정루프 회로일 수 있다.
도시하지 않았으나, 상기 내부 클럭 생성부(120)는 필터를 포함하고 있어서, 상기 필터의 대역폭을 좁게 조정하여 체배된 상기 제1 클럭신호(CLK1)의 주파수 중 일부 대역의 주파수만을 통과시킬 수 있고, 상기 일부 대역의 주파수는 기준 주파수를 포함할 수 있다. 따라서, 상기 제2 클럭 신호(CLK2)는 일정값을 갖는 주파수를 가질 수 있다.
상기 제1 주파수 변환부(130)는 수신된 상기 제2 클럭 신호(CLK2)를 기초로 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호(CLK3)로 변환한다. 상기 제3 클럭 신호(CLK3)는 상기 제2 클럭 신호(CLK2)의 주파수를 중심으로 생성되므로, 상기 제2 클럭 신호(CLK2)의 기준 주파수를 중심으로 제1 변동 범위 및 제1 주기를 갖는다. 일 예로, 상기 제1 변동범위는 상기 기준 주파수의 약 ±1% ~ 3%일 수 있고, 상기 제1 기준 변화속도는 150kHz 정도일 수 있다.
상기 제1 선택부(140)는 제1 선택신호(CLK_SEL1)에 응답하여 상기 제2 클럭신호(CLK2)와 상기 제3 클럭신호(CLK3) 중 하나를 제어 클럭 신호(CCLK)로써 출력한다. 상기 제1 선택신호(CLK_SEL1)는 상기 타이밍 컨트롤러(100)에서 생성한 확산 스펙트럼 클럭을 출력할지 여부에 따라 그 값이 정해진다.
상기 제어신호 생성부(150)는 상기 수신부(110)로부터 상기 변환된 수평 주사신호(H_sync’) 및 변환된 수직 주사신호(V_sync’)를 수신하고, 상기 제1 선택부(140)로부터 상기 제어 클럭 신호(CCLK)를 수신하여, 상기 게이트 제어 신호(GCON) 및 데이터 제어 신호(DCON)을 생성한다.
상기 인터페이스 클럭 생성부(160)는 상기 제어 클럭 신호(CCLK)를 수신하고, 이를 상기 데이터 구동부(400)와의 인터페이스에 맞게 변환하여 데이터 클럭 신호(DCLK)을 생성한다. 상기 생성된 데이터 클럭 신호(DCLK)는 상기 데이터 변환부(170)로 출력된다.
상기 데이터 변환부(170)는 상기 수신부(110)로부터 TTL 방식으로 변환된 영상신호들(DATA')를 수신하고, 이를 상기 데이터 클럭 신호(DCLK)에 동기화하여 변환한 뒤 변환된 영상 신호들(DATA'')을 상기 데이터 구동부(400)로 출력한다.
도 3은 본 발명의 일 실시예에 따른 타이밍 컨트롤러의 구동방법을 도시한 흐름도이다. 도 2 및 도 3을 참조하면, 상기 타이밍 컨트롤러(100)는 영상보드와 같은 외부 시스템으로부터 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호(MCLK)를 수신하고, 이를 TTL 방식의 제1 클럭 신호(CLK1)로 변환한다(S100). 그리고 나서, 상기 제1 클럭 신호의 주파수(CLK1)를 체배하고 상기 체배한 주파수를 필터링하여 중 일부 대역의 주파수만을 갖는 제2 클럭 신호(CLK2)를 생성한다(S200).
다음으로, 상기 제2 클럭 신호(CLK2)를 기초로 주파수를 변조하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호(CLK3)를 생성한다(S300). 생성된 제3 클럭 신호(CLK3)는 상기 제1 선택부(140)로 전송되고, 상기 제1 선택부(140)는 제1 선택 신호(CLK_SEL1)에 응답하여 상기 제2 클럭 신호(CLK2)와 상기 제3 클럭 신호(CLK3) 중 하나를 선택하여 이를 제어 클럭 신호(CCLK)로 출력한다(S400).
그리고, 상기 제어 클럭 신호(CCLK)를 기초로 상기 데이터 제어신호(DCON) 및 게이트 제어신호(GCON)을 생성하고, 이를 출력한다. 또한, 상기 제어 클럭 신호를 상기 데이터 구동부(400)와의 인터페이스에 따라 변환하여 데이터 클럭 신호(DCLK)를 생성한다(S500). 마지막으로 상기 데이터 클럭 신호(DCON)에 동기화하여 상기 TTL 방식의 영상신호들(DATA)을 변환한 뒤, 상기 변환된 영상신호들(DATA'')을 상기 데이터 구동부(400)로 출력한다.
상술한 바에 따르면, 상기 타이밍 컨트롤러(100)는 확산 스펙트럼 주파수를 갖는 데이터 클럭 신호(DCLK)를 출력하므로, 상기 데이터 구동부(400)와 상기 타이밍 컨트롤러(100)간의 신호 전송시 전자기적 간섭(EMI)를 줄일 수 있다.
또한, 상기 타이밍 컨트롤러(100)는 제1 클럭 신호(CLK1)를 필터링하여 상기 제1 클럭 신호(CLK1)의 주파수 중 일부 주파수만을 갖게 하므로, 지터(jitter)의 양을 줄일 수 있다. 그 결과, 상기 지터에 의한 신호 왜곡 현상을 줄일 수 있어, 전송 품질을 높일 수 있다. 이것은 아래 도 4a 및 도 4b로부터 확인할 수 있다.
도 4a는 종래의 표시장치의 데이터 구동부의 수신부에서 수신한 신호의 아이 다이어그램이고, 도 4b는 본 발명의 일 실시예에 따른 표시장치의 데이터 구동부가 수신한 신호의 아이 다이어그램이다. 아이 다이어그램은 신호 수신단에서 데이터를 인식하기 위한 최소의 폭과 높이를 도식화한 규격을 의미한다. 도 4a 및 도 4b에서, x축은 시간(단위: 초)을 의미하고, y축은 차동 전압의 크기(단위: mV)를 의미한다.
도 4a 및 도 4b를 참조하면, 종래의 표시장치의 경우 확산 스펙트럼 주파수를 갖는 클럭신호를 기초로 확산 스펙트럼 클럭을 생성하므로, 지터(Jitter)성분이 증가한다. 따라서, 데이터 구동부로 전송되는 신호간의 간섭이 증가하므로, 상기 눈 모양의 그래프가 중앙의 육각형을 침범하는 형태를 갖게 된다. 반면에 도 4b의 경우, 상기 메인 클럭 신호(MCLK) 중 일부 주파수만을 갖는 상기 제2 클럭 신호(CLK2)를 기초로 확산 스펙트럼 주파수를 갖는 클럭을 생성하므로, 지터(Jitter) 성분이 감소한다. 따라서, 상기 데이터 구동부(400)로 전송되는 신호간의 간섭이 감소하므로, 눈 모양의 그래프가 중앙의 육각형을 침범하지 않는 형태를 갖는다.
도 5는 본 발명의 제2 실시예에 따른 타이밍 컨트롤러의 블록도이다. 도 5를 참조하면, 상기 타이밍 컨트롤러(101)는 수신부(110), 내부 클럭 생성부(120), 제1 주파수 변환부(130), 제2 주파수 변환부(131), 제1 선택부(140), 제2 선택부(141), 제어신호 생성부(150), 인터페이스 클럭 생성부(160) 및 데이터 변환부(170)를 포함한다.
여기서, 상기 수신부(110), 내부 클럭 생성부(120), 제1 주파수 변환부(130), 제1 선택부(140), 제어 신호 생성부(150) 및 데이터 변환부(170)는 도 2에서 설명한 것과 동일하므로, 동일한 참조부호를 부여하고 이에 대한 구체적인 설명은 생략한다.
상기 제2 주파수 변환부(131)는 수신된 상기 제2 클럭 신호(CLK2)를 기초로 제3 확산 스펙트럼 주파수를 갖는 제4 클럭 신호(CLK4)로 변환한다. 상기 제4 클럭 신호(CLK4)는 상기 제2 클럭 신호(CLK2)의 주파수를 중심으로 생성되므로, 상기 제2 클럭 신호(CLK2)의 기준 주파수를 중심으로 제2 변동 범위 및 제2 주기를 갖는다. 상기 제2 확산 스펙트럼 주파수와 상기 제3 확산 스펙트럼 주파수는 서로 다른 값을 갖는데, 일 예로 상기 제2 및 제3 확산 스펙트럼 주파수들은 도 6과 같은 관계를 가질 수 있다.
도 6은 제2 확산 스펙트럼 주파수와 제3 확산 스펙트럼 주파수를 도시한 그래프이다. 상기 그래프에서 X축은 시간을 나타내고, 단위는 초이다. 또한, Y축은 주파수의 크기를 나타내며, 단위는 Hz이다.
도 6을 참조하면, 상기 제2 확산 스펙트럼 주파수(f3)와 상기 제3 확산 스펙트럼 주파수(f4)는 동일한 기준 주파수(f0)를 중심으로 시간에 따라 변동한다. 상기 제4 클럭 신호(CLK4)가 갖는 상기 제3 확산 스펙트럼 주파수(f4)는 상기 제3 클럭신호(CLK3)가 갖는 상기 제2 확산 스펙트럼 주파수(f3)보다 적은 변동폭과 더 긴 주기를 가질 수 있다. 다시 말해, 상기 제1 변동 범위(W1)는 상기 제2 변동 범위(W2)보다 큰 값을 가지고, 상기 제1 주기(T2)는 상기 제2 주기(T1)보다 짧을 수 있다.
상기 제2 선택부(141)는 제2 선택 신호(CLK_SEL2)에 응답하여 상기 제어 클럭 신호(CCLK)와 상기 제4 클럭 신호(CLK4) 중 하나를 제5 클럭 신호(CLK5)로써 출력한다.
상기 제2 선택 신호(CLK_SEL2)는 상기 타이밍 컨트롤러(101)가 상기 제어 클럭 신호(CCLK)를 기초로 상기 데이터 클럭 신호(DCLK)를 생성할지 여부에 따라 그 값이 정해진다. 상기 데이터 제어 신호(DCON)에 비해 상기 영상 신호(DATA'')의 전송량이 많아서 고속으로 전송하므로, 상기 영상신호(DATA’’)의 전송시 지터가 발생할 가능성이 크다. 따라서, 상기 영상신호(DATA’)를 출력 영상신호(DATA'')로 변환할 때, 상기 제어 클럭 신호(CCLK)보다 적은 변동 범위의 확산 스펙트럼 주파수를 갖는 클럭을 사용함으로써, 지터의 양을 좀더 줄일 수 있다.
상기 인터페이스 클럭 생성부(160)는 상기 제5 클럭 신호(CLK5)를 수신하고, 이를 상기 데이터 구동부와의 인터페이스에 맞게 변환하여 데이터 클럭 신호(DCLK)를 생성한다. 상기 생성된 데이터 클럭 신호(DCLK)는 상기 데이터 변환부(170)로 출력된다.
상술한 바에 따르면, 상기 타이밍 컨트롤러(101)는 확산 스펙트럼 주파수를 갖는 데이터 클럭 신호(DCLK)를 출력하므로, 상기 데이터 구동부와 상기 타이밍 컨트롤러간의 신호 전송 시 전자기적 간섭(EMI)를 줄일 수 있다.
또한, 상기 타이밍 컨트롤러(101)는 제1 클럭 신호(CLK1)를 필터링하여 상기 제1 클럭 신호(CLK1)의 주파수 중 일부 주파수만을 갖게 하므로, 지터(jitter)의 양을 줄일 수 있다. 그리고 본 실시예의 경우 상기 영상 신호의 변환 시 상기 제어 신호 생성에 사용하는 클럭 신호의 확산 스펙트럼 주파수보다 변동 범위가 적은 확산 스펙트럼 주파수를 갖는 클럭 신호를 사용함으로써 제1 실시예보다 지터의 양을 감소시킬 수 있다. 그 결과, 상기 지터에 의한 신호 왜곡 현상을 줄일 수 있어, 전송 품질을 높일 수 있다.
도 7은 본 발명의 제3 실시예에 따른 타이밍 컨트롤러의 블록도이다. 도 6을 참조하면, 상기 타이밍 컨트롤러(102)는 수신부(110), 내부 클럭 생성부(120), 제3 주파수 변환부(133), 제2 주파수 변환부(134), 제1 선택부(140), 제2 선택부(141), 제어신호 생성부(150), 인터페이스 클럭 생성부(160) 및 데이터 변환부(170)를 포함한다. 여기서, 수신부(110), 내부 클럭 생성부(120), 제1 선택부(140), 제2 선택부(141), 제어신호 생성부(150), 인터페이스 클럭 생성부(160) 및 데이터 변환부(170)는 상기 도 2 및 도 3에서 설명한 것과 동일하므로, 동일한 참조부호를 부여하고 이에 대한 구체적인 설명은 생략하기로 한다.
상기 내부 클럭 생성부(120)는 상기 제1 클럭신호(CLK1)의 주파수를 체배한다. 일 예로, 상기 제1 클럭신호(CLK1)의 기준 주파수는 2배로 증가될 수 있고, 상기 내부 클럭 생성부(120)는 위상 고정 루프 회로일 수 있다. 상기 제1 실시예와 같이, 상기 내부 클럭 생성부(120)는 필터를 포함하고 있을 수 있고, 상기 필터의 대역폭을 조정하여 출력되는 상기 제2 클럭 신호(CLK2)가 확산 스펙트럼 주파수를 가질지 여부를 결정한다. 예를 들어, 상기 필터의 대역폭을 좁게 조정하면, 체배된 상기 제1 클럭신호(CLK1)의 주파수 중 일부 대역의 주파수만을 통과시키므로, 상기 제2 클럭신호(CLK2)는 일정 대역의 주파수만을 갖는다. 반대로 상기 필터의 대역폭을 넓게 조정하면, 상기 제2 클럭신호(CLK2)는 기준 주파수만 변화하고, 상기 제1 클럭신호(CLK1)와 동일한 주기 및 변동 범위를 갖는 확산 스펙트럼 주파수를 갖는다.
상기 제3 주파수 변환부(133)는 상기 제1 클럭 신호(CLK1)를 기초로 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호(CLK3)로 변환한다. 상기 제3 클럭 신호(CLK3)는 기준 주파수를 중심으로 제1 변동 범위 및 제1 주기를 갖는다. 상기 기준 주파수는 상기 제1 클럭 신호(CLK1)와 다를 수 있고, 일 예로, 상기 제1 클럭 신호(CLK1)의 두 배의 크기를 가질 수 있다. 또한, 상기 제1 변동범위는 상기 기준 주파수의 약 ±1% ~ 3%일 수 있고, 상기 제1 기준 변화속도는 150kHz 정도일 수 있다.
상기 제4 주파수 변환부(134)는 수신된 상기 제1 클럭신호(CLK1)를 기초로 제3 확산 스펙트럼 주파수를 갖는 제4 클럭신호(CLK4)로 변환한다. 상기 제4 클럭 신호(CLK4)는 기준 주파수를 중심으로 제2 변동 범위 및 제2 주기를 갖는다. 상기 기준 주파수는 상기 제1 클럭 신호(CLK1)와 다를 수 있고, 일 예로, 상기 제1 클럭신호(CLK1)의 두 배의 크기를 가질 수 있다.
제2 실시예에서와 같이, 상기 제2 확산 스펙트럼 주파수와 상기 제3 확산 스펙트럼 주파수는 서로 다른 값을 가질 수 있고, 일 예로 상기 제2 및 제3 확산 스펙트럼 주파수들은 도 6과 같은 관계를 가질 수 있다.
상술한 바와 같이, 상기 제2 확산 스펙트럼 주파수보다 적은 변동범위 및 긴 주기를 갖는 제3 확산 스펙트럼 주파수를 갖는 클럭에 의해 데이터 신호를 변환함으로써, 상기 지터(jitter)를 줄일 수 있다. 따라서, 상기 지터에 의한 신호 왜곡 현상을 줄일 수 있어 전송 품질을 높일 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도이다.
도 1을 참조하면, 표시장치(10)는 타이밍 컨트롤러(100), 게이트 구동부(200), 표시패널(300), 데이터 구동부(400) 및 감마 전압 생성부(500)를 포함한다.
상기 표시패널(300)은 영상이 표시되는 화면을 구현하고, 그러기 위해 다수의 화소(P1)를 구비한다. 또한, 상기 표시패널(300)은 상기 다수의 화소(P1)에 신호를 제공하기 위한 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)을 더 구비한다. 상기 게이트 라인들(GL1~GLn)에는 게이트 신호들(G1~Gn)이 각각 순차적으로 공급되고, 상기 데이터 라인들(DL1~DLm)에는 데이터 전압들(D1~Dm)이 각각 인가된다. 따라서, 각 화소행이 게이트 신호에 응답하여 턴-온되면 상기 데이터 전압들(D1~Dm)이 턴-온된 화소행으로 인가되어 상기 다수의 화소(P1)는 행 단위로 스캔될 수 있다. 상기 다수의 화소(P1)가 모두 스캔되면 상기 표시패널(110)에는 한 프레임에 해당하는 영상이 표시된다.
본 발명의 일 실시예로, 각 화소(P1)는 해당 게이트 라인과 해당 데이터 라인에 연결된 박막 트랜지스터(TR), 상기 박막 트랜지스터(TR)의 드레인 전극에 연결된 액정 커패시터(Clc)로 이루어질 수 있다. 그러나, 상기 화소(P1)의 구조는 여기에 한정되지 않는다.
상기 타이밍 컨트롤러(100)는 상기 표시장치(10)의 외부로부터 다수의 영상신호(DATA), 수평동기신호(H_sync), 수직동기신호(V_sync) 및 메인 클럭신호(MCLK)를 수신한다.
또한, 상기 타이밍 컨트롤러(100)는 상기 데이터 드라이버(400)와의 인터페이스 사양에 맞도록 상기 영상 신호들(DATA)의 데이터 포맷을 변환하고, 변환된 영상 신호들(DATA'')을 상기 데이터 구동부(400)로 제공한다. 또한, 상기 타이밍 컨트롤러(100)는 데이터 제어신호(DCON)(예를 들어, 출력개시신호, 개시신호, 및 극성반전신호 등) 및 데이터 클럭 신호(DCLK)를 상기 데이터 구동부(140)로 제공하고, 게이트 제어신호(GCON)(예컨대, 개시신호, 클럭신호, 클럭바신호, 리셋 신호)를 게이트 구동부(130)로 제공한다.
상기 게이트 구동부(200)는 제1 및 제2 전원전압(VSS1, VSS2)을 수신하고, 상기 타이밍 컨트롤러(100)로부터 제공되는 게이트 제어신호들에 응답하여 게이트 신호들(G1~Gn)을 순차적으로 출력한다.
상기 데이터 구동부(400)는 상기 타이밍 컨트롤러(100)로부터 제공되는 상기 데이터 제어신호(DCON)에 응답해서 다수의 감마기준전압들(GMMA1~GMMAi) 중 상기 영상신호들(DATA'')에 대응되는 전압을 선택하여 데이터 전압들(D1~Dm)로써 출력한다. 상기 출력된 데이터 전압들(D1~Dm)은 상기 표시패널(300)로 인가된다.
상기 감마 전압 생성부(500)는 아날로그 구동전압(AVDD)을 수신하여 상기 다수의 감마 기준 전압들(GMMA1~GMMAi)을 생성하고, 생성된 감마 기준 전압들(GMMA1~GMMAi)을 상기 데이터 구동부(400)로 공급한다. 상기 감마 전압 생성부(150)는 상기 아날로그 구동전압(AVDD)과 접지전압 사이에서 직렬 연결된 다수의 저항(미도시)으로 이루어진 저항 스트링 구조를 갖고, 서로 인접하는 두 개의 저항들이 연결된 노드들 각각의 전위를 상기 감마 기준 전압들 (GMMA1~GMMAi)로써 출력할 수 있다.
도 2는 본 발명의 일 실시예에 따른 타이밍 컨트롤러의 블록도이다. 도 2를 참조하면, 상기 타이밍 컨트롤러(100)는 수신부(110), 내부 클럭 생성부(120), 제1 주파수 변환부(130), 제1 선택부(140), 제어신호 생성부(150), 인터페이스 클럭 생성부(160) 및 데이터 변환부(170)를 포함한다.
상기 수신부(110)는 수평동기신호(H_sync), 수직동기신호(V_sync), 메인 클럭신호(MCLK) 및 영상 신호(DATA)를 수신한다. 상기 수평동기신호(H_sync), 상기 수직동기신호(V_sync) 및 상기 영상신호(DATA)는 LVDS 방식의 신호들이다. 그리고, 상기 메인 클럭 신호(MCLK)는 전자기적 간섭(EMI)를 줄이기 위해 기준 주파수를 중심으로 시간에 따라 변하는 확산 스펙트럼 클럭 신호(Spread Spectrum Clock)일 수 있다. 상기 확산 스펙트럼 클럭 신호는 기준 주파수를 중심으로 일정 주기로(이하 “주기”라 한다) 일정 범위 내에서(“이하 변동범위”라 한다) 변하는 확산 스펙트럼 주파수를 갖는다. 상기 주기의 역수를 기준 변화속도(modulating frequency)라고 부른다.
상기 수신부(110)는 수신된 상기 수평동기신호(H_sync), 상기 수직동기신호(V_sync) 및 상기 영상신호(DATA)를 TTL 방식의 신호로 변환한다. 일 예로, 상기 메인 클럭 신호(MCLK)는 제1 클럭신호(CLK1)로 변환된다. 수신부(110)에서는 신호의 형태만을 변경하므로, 상기 메인 클럭 신호(MCLK)과 마찬가지로 상기 제1 클럭 신호(CLK1)도 확산 스펙트럼 주파수를 갖는다. 일 예로, 상기 확산 스펙트럼 주파수의 기준 주파수는 약 75MHz일 수 있고, 상기 변동 범위는 상기 기준 주파수를 중심으로 상기 기준 주파수의 약 ±1% ~ 3% 사이이고, 상기 기준 변화속도는 150kHz 정도일 수 있다.
상기 내부 클럭 생성부(120)는 상기 제1 클럭신호(CLK1)의 주파수를 체배하고, 이를 필터링하여 상기 확산 스펙트럼 주파수 중 일부 대역의 주파수를 갖는 제2 클럭 신호(CLK2)를 생성한다. 일 예로, 상기 제1 클럭신호(CLK1)의 기준 주파수는 2배로 증가될 수 있고, 이 값은 약 150MHz일 수 있다. 또한, 상기 내부 클럭 생성부(120)는 위상고정루프 회로일 수 있다.
도시하지 않았으나, 상기 내부 클럭 생성부(120)는 필터를 포함하고 있어서, 상기 필터의 대역폭을 좁게 조정하여 체배된 상기 제1 클럭신호(CLK1)의 주파수 중 일부 대역의 주파수만을 통과시킬 수 있고, 상기 일부 대역의 주파수는 기준 주파수를 포함할 수 있다. 따라서, 상기 제2 클럭 신호(CLK2)는 일정값을 갖는 주파수를 가질 수 있다.
상기 제1 주파수 변환부(130)는 수신된 상기 제2 클럭 신호(CLK2)를 기초로 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호(CLK3)로 변환한다. 상기 제3 클럭 신호(CLK3)는 상기 제2 클럭 신호(CLK2)의 주파수를 중심으로 생성되므로, 상기 제2 클럭 신호(CLK2)의 기준 주파수를 중심으로 제1 변동 범위 및 제1 주기를 갖는다. 일 예로, 상기 제1 변동범위는 상기 기준 주파수의 약 ±1% ~ 3%일 수 있고, 상기 제1 기준 변화속도는 150kHz 정도일 수 있다.
상기 제1 선택부(140)는 제1 선택신호(CLK_SEL1)에 응답하여 상기 제2 클럭신호(CLK2)와 상기 제3 클럭신호(CLK3) 중 하나를 제어 클럭 신호(CCLK)로써 출력한다. 상기 제1 선택신호(CLK_SEL1)는 상기 타이밍 컨트롤러(100)에서 생성한 확산 스펙트럼 클럭을 출력할지 여부에 따라 그 값이 정해진다.
상기 제어신호 생성부(150)는 상기 수신부(110)로부터 상기 변환된 수평 주사신호(H_sync’) 및 변환된 수직 주사신호(V_sync’)를 수신하고, 상기 제1 선택부(140)로부터 상기 제어 클럭 신호(CCLK)를 수신하여, 상기 게이트 제어 신호(GCON) 및 데이터 제어 신호(DCON)을 생성한다.
상기 인터페이스 클럭 생성부(160)는 상기 제어 클럭 신호(CCLK)를 수신하고, 이를 상기 데이터 구동부(400)와의 인터페이스에 맞게 변환하여 데이터 클럭 신호(DCLK)을 생성한다. 상기 생성된 데이터 클럭 신호(DCLK)는 상기 데이터 변환부(170)로 출력된다.
상기 데이터 변환부(170)는 상기 수신부(110)로부터 TTL 방식으로 변환된 영상신호들(DATA')를 수신하고, 이를 상기 데이터 클럭 신호(DCLK)에 동기화하여 변환한 뒤 변환된 영상 신호들(DATA'')을 상기 데이터 구동부(400)로 출력한다.
도 3은 본 발명의 일 실시예에 따른 타이밍 컨트롤러의 구동방법을 도시한 흐름도이다. 도 2 및 도 3을 참조하면, 상기 타이밍 컨트롤러(100)는 영상보드와 같은 외부 시스템으로부터 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호(MCLK)를 수신하고, 이를 TTL 방식의 제1 클럭 신호(CLK1)로 변환한다(S100). 그리고 나서, 상기 제1 클럭 신호의 주파수(CLK1)를 체배하고 상기 체배한 주파수를 필터링하여 중 일부 대역의 주파수만을 갖는 제2 클럭 신호(CLK2)를 생성한다(S200).
다음으로, 상기 제2 클럭 신호(CLK2)를 기초로 주파수를 변조하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호(CLK3)를 생성한다(S300). 생성된 제3 클럭 신호(CLK3)는 상기 제1 선택부(140)로 전송되고, 상기 제1 선택부(140)는 제1 선택 신호(CLK_SEL1)에 응답하여 상기 제2 클럭 신호(CLK2)와 상기 제3 클럭 신호(CLK3) 중 하나를 선택하여 이를 제어 클럭 신호(CCLK)로 출력한다(S400).
그리고, 상기 제어 클럭 신호(CCLK)를 기초로 상기 데이터 제어신호(DCON) 및 게이트 제어신호(GCON)을 생성하고, 이를 출력한다. 또한, 상기 제어 클럭 신호를 상기 데이터 구동부(400)와의 인터페이스에 따라 변환하여 데이터 클럭 신호(DCLK)를 생성한다(S500). 마지막으로 상기 데이터 클럭 신호(DCON)에 동기화하여 상기 TTL 방식의 영상신호들(DATA)을 변환한 뒤, 상기 변환된 영상신호들(DATA'')을 상기 데이터 구동부(400)로 출력한다.
상술한 바에 따르면, 상기 타이밍 컨트롤러(100)는 확산 스펙트럼 주파수를 갖는 데이터 클럭 신호(DCLK)를 출력하므로, 상기 데이터 구동부(400)와 상기 타이밍 컨트롤러(100)간의 신호 전송시 전자기적 간섭(EMI)를 줄일 수 있다.
또한, 상기 타이밍 컨트롤러(100)는 제1 클럭 신호(CLK1)를 필터링하여 상기 제1 클럭 신호(CLK1)의 주파수 중 일부 주파수만을 갖게 하므로, 지터(jitter)의 양을 줄일 수 있다. 그 결과, 상기 지터에 의한 신호 왜곡 현상을 줄일 수 있어, 전송 품질을 높일 수 있다. 이것은 아래 도 4a 및 도 4b로부터 확인할 수 있다.
도 4a는 종래의 표시장치의 데이터 구동부의 수신부에서 수신한 신호의 아이 다이어그램이고, 도 4b는 본 발명의 일 실시예에 따른 표시장치의 데이터 구동부가 수신한 신호의 아이 다이어그램이다. 아이 다이어그램은 신호 수신단에서 데이터를 인식하기 위한 최소의 폭과 높이를 도식화한 규격을 의미한다. 도 4a 및 도 4b에서, x축은 시간(단위: 초)을 의미하고, y축은 차동 전압의 크기(단위: mV)를 의미한다.
도 4a 및 도 4b를 참조하면, 종래의 표시장치의 경우 확산 스펙트럼 주파수를 갖는 클럭신호를 기초로 확산 스펙트럼 클럭을 생성하므로, 지터(Jitter)성분이 증가한다. 따라서, 데이터 구동부로 전송되는 신호간의 간섭이 증가하므로, 상기 눈 모양의 그래프가 중앙의 육각형을 침범하는 형태를 갖게 된다. 반면에 도 4b의 경우, 상기 메인 클럭 신호(MCLK) 중 일부 주파수만을 갖는 상기 제2 클럭 신호(CLK2)를 기초로 확산 스펙트럼 주파수를 갖는 클럭을 생성하므로, 지터(Jitter) 성분이 감소한다. 따라서, 상기 데이터 구동부(400)로 전송되는 신호간의 간섭이 감소하므로, 눈 모양의 그래프가 중앙의 육각형을 침범하지 않는 형태를 갖는다.
도 5는 본 발명의 제2 실시예에 따른 타이밍 컨트롤러의 블록도이다. 도 5를 참조하면, 상기 타이밍 컨트롤러(101)는 수신부(110), 내부 클럭 생성부(120), 제1 주파수 변환부(130), 제2 주파수 변환부(131), 제1 선택부(140), 제2 선택부(141), 제어신호 생성부(150), 인터페이스 클럭 생성부(160) 및 데이터 변환부(170)를 포함한다.
여기서, 상기 수신부(110), 내부 클럭 생성부(120), 제1 주파수 변환부(130), 제1 선택부(140), 제어 신호 생성부(150) 및 데이터 변환부(170)는 도 2에서 설명한 것과 동일하므로, 동일한 참조부호를 부여하고 이에 대한 구체적인 설명은 생략한다.
상기 제2 주파수 변환부(131)는 수신된 상기 제2 클럭 신호(CLK2)를 기초로 제3 확산 스펙트럼 주파수를 갖는 제4 클럭 신호(CLK4)로 변환한다. 상기 제4 클럭 신호(CLK4)는 상기 제2 클럭 신호(CLK2)의 주파수를 중심으로 생성되므로, 상기 제2 클럭 신호(CLK2)의 기준 주파수를 중심으로 제2 변동 범위 및 제2 주기를 갖는다. 상기 제2 확산 스펙트럼 주파수와 상기 제3 확산 스펙트럼 주파수는 서로 다른 값을 갖는데, 일 예로 상기 제2 및 제3 확산 스펙트럼 주파수들은 도 6과 같은 관계를 가질 수 있다.
도 6은 제2 확산 스펙트럼 주파수와 제3 확산 스펙트럼 주파수를 도시한 그래프이다. 상기 그래프에서 X축은 시간을 나타내고, 단위는 초이다. 또한, Y축은 주파수의 크기를 나타내며, 단위는 Hz이다.
도 6을 참조하면, 상기 제2 확산 스펙트럼 주파수(f3)와 상기 제3 확산 스펙트럼 주파수(f4)는 동일한 기준 주파수(f0)를 중심으로 시간에 따라 변동한다. 상기 제4 클럭 신호(CLK4)가 갖는 상기 제3 확산 스펙트럼 주파수(f4)는 상기 제3 클럭신호(CLK3)가 갖는 상기 제2 확산 스펙트럼 주파수(f3)보다 적은 변동폭과 더 긴 주기를 가질 수 있다. 다시 말해, 상기 제1 변동 범위(W1)는 상기 제2 변동 범위(W2)보다 큰 값을 가지고, 상기 제1 주기(T2)는 상기 제2 주기(T1)보다 짧을 수 있다.
상기 제2 선택부(141)는 제2 선택 신호(CLK_SEL2)에 응답하여 상기 제어 클럭 신호(CCLK)와 상기 제4 클럭 신호(CLK4) 중 하나를 제5 클럭 신호(CLK5)로써 출력한다.
상기 제2 선택 신호(CLK_SEL2)는 상기 타이밍 컨트롤러(101)가 상기 제어 클럭 신호(CCLK)를 기초로 상기 데이터 클럭 신호(DCLK)를 생성할지 여부에 따라 그 값이 정해진다. 상기 데이터 제어 신호(DCON)에 비해 상기 영상 신호(DATA'')의 전송량이 많아서 고속으로 전송하므로, 상기 영상신호(DATA’’)의 전송시 지터가 발생할 가능성이 크다. 따라서, 상기 영상신호(DATA’)를 출력 영상신호(DATA'')로 변환할 때, 상기 제어 클럭 신호(CCLK)보다 적은 변동 범위의 확산 스펙트럼 주파수를 갖는 클럭을 사용함으로써, 지터의 양을 좀더 줄일 수 있다.
상기 인터페이스 클럭 생성부(160)는 상기 제5 클럭 신호(CLK5)를 수신하고, 이를 상기 데이터 구동부와의 인터페이스에 맞게 변환하여 데이터 클럭 신호(DCLK)를 생성한다. 상기 생성된 데이터 클럭 신호(DCLK)는 상기 데이터 변환부(170)로 출력된다.
상술한 바에 따르면, 상기 타이밍 컨트롤러(101)는 확산 스펙트럼 주파수를 갖는 데이터 클럭 신호(DCLK)를 출력하므로, 상기 데이터 구동부와 상기 타이밍 컨트롤러간의 신호 전송 시 전자기적 간섭(EMI)를 줄일 수 있다.
또한, 상기 타이밍 컨트롤러(101)는 제1 클럭 신호(CLK1)를 필터링하여 상기 제1 클럭 신호(CLK1)의 주파수 중 일부 주파수만을 갖게 하므로, 지터(jitter)의 양을 줄일 수 있다. 그리고 본 실시예의 경우 상기 영상 신호의 변환 시 상기 제어 신호 생성에 사용하는 클럭 신호의 확산 스펙트럼 주파수보다 변동 범위가 적은 확산 스펙트럼 주파수를 갖는 클럭 신호를 사용함으로써 제1 실시예보다 지터의 양을 감소시킬 수 있다. 그 결과, 상기 지터에 의한 신호 왜곡 현상을 줄일 수 있어, 전송 품질을 높일 수 있다.
도 7은 본 발명의 제3 실시예에 따른 타이밍 컨트롤러의 블록도이다. 도 6을 참조하면, 상기 타이밍 컨트롤러(102)는 수신부(110), 내부 클럭 생성부(120), 제3 주파수 변환부(133), 제2 주파수 변환부(134), 제1 선택부(140), 제2 선택부(141), 제어신호 생성부(150), 인터페이스 클럭 생성부(160) 및 데이터 변환부(170)를 포함한다. 여기서, 수신부(110), 내부 클럭 생성부(120), 제1 선택부(140), 제2 선택부(141), 제어신호 생성부(150), 인터페이스 클럭 생성부(160) 및 데이터 변환부(170)는 상기 도 2 및 도 3에서 설명한 것과 동일하므로, 동일한 참조부호를 부여하고 이에 대한 구체적인 설명은 생략하기로 한다.
상기 내부 클럭 생성부(120)는 상기 제1 클럭신호(CLK1)의 주파수를 체배한다. 일 예로, 상기 제1 클럭신호(CLK1)의 기준 주파수는 2배로 증가될 수 있고, 상기 내부 클럭 생성부(120)는 위상 고정 루프 회로일 수 있다. 상기 제1 실시예와 같이, 상기 내부 클럭 생성부(120)는 필터를 포함하고 있을 수 있고, 상기 필터의 대역폭을 조정하여 출력되는 상기 제2 클럭 신호(CLK2)가 확산 스펙트럼 주파수를 가질지 여부를 결정한다. 예를 들어, 상기 필터의 대역폭을 좁게 조정하면, 체배된 상기 제1 클럭신호(CLK1)의 주파수 중 일부 대역의 주파수만을 통과시키므로, 상기 제2 클럭신호(CLK2)는 일정 대역의 주파수만을 갖는다. 반대로 상기 필터의 대역폭을 넓게 조정하면, 상기 제2 클럭신호(CLK2)는 기준 주파수만 변화하고, 상기 제1 클럭신호(CLK1)와 동일한 주기 및 변동 범위를 갖는 확산 스펙트럼 주파수를 갖는다.
상기 제3 주파수 변환부(133)는 상기 제1 클럭 신호(CLK1)를 기초로 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호(CLK3)로 변환한다. 상기 제3 클럭 신호(CLK3)는 기준 주파수를 중심으로 제1 변동 범위 및 제1 주기를 갖는다. 상기 기준 주파수는 상기 제1 클럭 신호(CLK1)와 다를 수 있고, 일 예로, 상기 제1 클럭 신호(CLK1)의 두 배의 크기를 가질 수 있다. 또한, 상기 제1 변동범위는 상기 기준 주파수의 약 ±1% ~ 3%일 수 있고, 상기 제1 기준 변화속도는 150kHz 정도일 수 있다.
상기 제4 주파수 변환부(134)는 수신된 상기 제1 클럭신호(CLK1)를 기초로 제3 확산 스펙트럼 주파수를 갖는 제4 클럭신호(CLK4)로 변환한다. 상기 제4 클럭 신호(CLK4)는 기준 주파수를 중심으로 제2 변동 범위 및 제2 주기를 갖는다. 상기 기준 주파수는 상기 제1 클럭 신호(CLK1)와 다를 수 있고, 일 예로, 상기 제1 클럭신호(CLK1)의 두 배의 크기를 가질 수 있다.
제2 실시예에서와 같이, 상기 제2 확산 스펙트럼 주파수와 상기 제3 확산 스펙트럼 주파수는 서로 다른 값을 가질 수 있고, 일 예로 상기 제2 및 제3 확산 스펙트럼 주파수들은 도 6과 같은 관계를 가질 수 있다.
상술한 바와 같이, 상기 제2 확산 스펙트럼 주파수보다 적은 변동범위 및 긴 주기를 갖는 제3 확산 스펙트럼 주파수를 갖는 클럭에 의해 데이터 신호를 변환함으로써, 상기 지터(jitter)를 줄일 수 있다. 따라서, 상기 지터에 의한 신호 왜곡 현상을 줄일 수 있어 전송 품질을 높일 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 표시장치 100: 타이밍 컨트롤러
200: 게이트 구동부 300: 표시패널
400: 데이터 구동부 500: 감마 전압 생성부
110: 수신부 120: 내부 클럭 생성부
130: 제1 주파수 변환부 140: 제1 선택부
150: 제어 신호 생성부 160: 인터페이스 클럭 생성부
170: 데이터 변환부
200: 게이트 구동부 300: 표시패널
400: 데이터 구동부 500: 감마 전압 생성부
110: 수신부 120: 내부 클럭 생성부
130: 제1 주파수 변환부 140: 제1 선택부
150: 제어 신호 생성부 160: 인터페이스 클럭 생성부
170: 데이터 변환부
Claims (19)
- 외부로부터 영상 신호 및 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호를 수신하고, 상기 메인 클럭신호 및 상기 영상 신호의 데이터 포맷을 변환하고, 상기 변환된 메인 클럭신호를 제1 클럭 신호로 출력하는 수신부;
상기 제1 클럭 신호의 주파수를 체배하고 상기 체배한 주파수 중 일부 대역의 주파수를 갖는 제2 클럭 신호를 생성하는 내부 클럭 생성부;
상기 제2 클럭 신호를 변환하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호를 생성하는 제1 주파수 변환부;
제1 선택 신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 어느 하나를 선택하여 이를 제어 클럭 신호로써 출력하는 제1 선택부; 및
상기 제1 선택부로부터 상기 제어 클럭 신호를 수신하고, 상기 제어 클럭 신호에 동기하는 제어 신호를 생성하는 제어신호 생성부를 포함하는 것을 특징으로 하는 타이밍 컨트롤러. - 제1항에 있어서, 외부와의 인터페이스에 따라 상기 제어 클럭 신호를 변환하여 데이터 클럭 신호를 출력하는 인터페이스 클럭 생성부; 및
상기 인터페이스 클럭 생성부로부터 상기 데이터 클럭 신호를 수신하고, 상기 데이터 클럭 신호에 동기화하여 상기 수신부로부터 수신한 상기 변환된 영상 신호를 상기 외부와의 인터페이스에 따라 변환하여 출력하는 데이터 변환부를 더 포함하는 것을 특징으로 하는 타이밍 컨트롤러. - 제1항에 있어서, 상기 제2 클럭 신호를 상기 제2 확산 스펙트럼 주파수와 다른 제3 확산 스펙트럼 주파수를 갖는 제4 클럭 신호로 변환하여 출력하는 제2 주파수 변환부; 및
제2 선택 신호에 응답하여 상기 제4 클럭 신호와 상기 제어 클럭 신호 중 어느 하나를 선택하여 제5 클럭 신호로써 출력하는 제2 선택부를 더 포함하는 것을 특징으로 하는 타이밍 컨트롤러. - 제3항에 있어서, 외부와의 인터페이스에 따라 상기 제5 클럭 신호를 변환하여 데이터 클럭 신호를 출력하는 인터페이스 클럭 생성부; 및
상기 인터페이스 클럭 생성부로부터 상기 데이터 클럭 신호를 수신하고, 상기 데이터 클럭 신호에 동기화하여 상기 수신부로부터 수신한 상기 변환된 영상 신호를 상기 외부와의 인터페이스에 따라 변환하여 출력하는 데이터 변환부를 더 포함하는 것을 특징으로 하는 타이밍 컨트롤러. - 제3항에 있어서, 상기 제2 확산 스펙트럼 주파수는 기준 주파수를 중심으로 제1 범위 내에서 제1 주기를 갖고 변동하고, 상기 제3 확산 스펙트럼 주파수는 상기 기준 주파수를 중심으로 제2 범위 내에서 제2 주기를 갖고 변동하며, 상기 제1 범위는 상기 제2 범위보다 큰 값을 가지는 것을 특징으로 하는 타이밍 컨트롤러.
- 제5항에 있어서, 상기 제1 주기는 상기 제2 주기보다 짧은 것을 특징으로 하는 타이밍 컨트롤러.
- 외부로부터 영상 신호 및 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호를 수신하고, 상기 메인 클럭 신호 및 상기 영상 신호의 데이터 포맷을 변환하고, 상기 변환된 메인 클럭신호를 제1 클럭 신호로 출력하는 수신부;
상기 제1 클럭 신호의 주파수를 체배하여 제2 클럭 신호를 생성하는 내부 클럭 생성부;
상기 제1 클럭 신호를 변환하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호를 생성하는 제3 주파수 변환부;
상기 제1 클럭 신호를 변환하여 상기 제2 확산 스펙트럼 주파수와 다른 제3 확산 스펙트럼 주파수를 갖는 제4 클럭 신호로 변환하여 출력하는 제4 주파수 변환부;
제1 선택신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 하나를 선택하여 제어 클럭 신호로써 출력하는 제1 선택부;
제2 선택신호의 응답하여 상기 제어 클럭 신호와 상기 제4 클럭 신호 중 하나를 선택하여 제5 클럭 신호로써 출력하는 제2 선택부; 및
상기 제1 선택부로부터 상기 제어 클럭 신호를 수신하고, 상기 제어 클럭 신호에 동기하는 제어 신호를 생성하는 제어신호 생성부를 포함하는 타이밍 컨트롤러. - 제7항에 있어서, 외부와의 인터페이스에 따라 상기 제5 클럭 신호를 변환하여 데이터 클럭 신호를 출력하는 인터페이스 클럭 생성부; 및
상기 인터페이스 클럭 생성부로부터 상기 데이터 클럭 신호를 수신하고, 상기 데이터 클럭 신호에 동기화하여 상기 수신부로부터 수신한 상기 변환된 영상 신호를 변환하여 출력하는 데이터 변환부를 더 포함하는 것을 특징으로 하는 타이밍 컨트롤러. - 제8항에 있어서, 상기 제2 확산 스펙트럼 주파수는 기준 주파수를 중심으로 제1 범위 내에서 제1 주기를 갖고 변동하고, 상기 제3 확산 스펙트럼 주파수는 상기 기준 주파수를 중심으로 제2 범위 내에서 제2 주기를 갖고 변동하며, 상기 제1 범위는 상기 제2 범위보다 큰 값을 가지는 것을 특징으로 하는 타이밍 컨트롤러.
- 제9항에 있어서, 상기 제2 주기는 상기 제1 주기보다 긴 것을 특징으로 하는 타이밍 컨트롤러.
- 데이터 전압을 생성하는 데이터 구동부;
게이트 신호를 생성하는 게이트 구동부; 및
상기 게이트 신호 및 상기 데이터 전압을 생성하는데 필요한 제어 신호 및 클럭 신호를 제공하는 타이밍 컨트롤러를 포함하고,
상기 타이밍 컨트롤러는
외부로부터 영상 신호 및 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호를 수신하고, 상기 메인 클럭신호 및 상기 영상 신호의 데이터 포맷을 변환하고, 상기 변환된 메인 클럭신호를 제1 클럭 신호로 출력하는 수신부;
상기 제1 클럭 신호의 주파수를 체배하고 상기 체배한 주파수 중 일부 대역의 주파수를 갖는 제2 클럭 신호를 생성하는 내부 클럭 생성부;
상기 제2 클럭 신호를 변환하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호를 생성하는 제1 주파수 변환부;
제1 선택 신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 어느 하나를 선택하여 이를 제어 클럭 신호로써 출력하는 제1 선택부;
상기 제1 선택부로부터 상기 제어 클럭 신호를 수신하고, 상기 제어 클럭 신호에 동기하는 제어 신호를 생성하는 제어신호 생성부;
상기 제2 클럭 신호를 상기 제2 확산 스펙트럼 주파수와 다른 제3 확산 스펙트럼 주파수를 갖는 제4 클럭 신호로 변환하여 출력하는 제2 주파수 변환부;
제2 선택 신호에 응답하여 상기 제4 클럭 신호와 상기 제어 클럭 신호 중 어느 하나를 선택하여 제5 클럭 신호로써 출력하는 제2 선택부;
상기 데이터 구동부와의 인터페이스에 따라 상기 제5 클럭 신호를 변환하여 데이터 클럭 신호를 출력하는 인터페이스 클럭 생성부; 및
상기 인터페이스 클럭 생성부로부터 상기 데이터 클럭 신호를 수신하고, 상기 수신부로부터의 상기 변환된 영상 신호를 상기 데이터 클럭 신호에 동기화하여 출력하는 데이터 변환부를 포함하는 것을 특징으로 하는 표시장치. - 삭제
- 제11항에 있어서, 상기 제2 확산 스펙트럼 주파수는 기준 주파수를 중심으로 제1 범위 내에서 제1 주기를 갖고 변동하고, 상기 제3 확산 스펙트럼 주파수는 상기 기준 주파수를 중심으로 제2 범위 내에서 제2 주기를 갖고 변동하며, 상기 제1 범위는 상기 제2 범위보다 큰 값을 가지는 것을 특징으로 하는 표시장치.
- 데이터 전압을 생성하는 데이터 구동부;
게이트 신호를 생성하는 게이트 구동부; 및
상기 게이트 신호 및 상기 데이터 전압을 생성하는데 필요한 제어 신호 및 클럭 신호를 제공하는 타이밍 컨트롤러를 포함하고,
상기 타이밍 컨트롤러는
외부로부터 영상 신호 및 제1 확산 스펙트럼 주파수를 갖는 메인 클럭 신호를 수신하고, 상기 메인 클럭신호 및 상기 영상 신호의 데이터 포맷을 변환하고, 상기 변환된 메인 클럭신호를 제1 클럭 신호로 출력하는 수신부;
상기 제1 클럭 신호의 주파수를 체배하여 제2 클럭 신호를 생성하는 내부 클럭 생성부;
상기 제1 클럭 신호를 변환하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호를 생성하는 제3 주파수 변환부;
상기 제1 클럭 신호를 변조하여 상기 제2 확산 스펙트럼 주파수와 다른 제3확산 스펙트럼 주파수를 갖는 제4 클럭 신호로 변환하여 출력하는 제4 주파수 변환부;
제1 선택신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 하나를 선택하여 제어 클럭 신호로써 출력하는 제1 선택부;
제2 선택신호의 응답하여 상기 제어 클럭 신호와 상기 제4 클럭 신호 중 하나를 선택하여 제5 클럭 신호로써 출력하는 제2 선택부;
상기 제1 선택부로부터 상기 제어 클럭 신호를 수신하고, 상기 제어 클럭 신호에 동기하는 제어 신호를 생성하는 제어신호 생성부;
상기 데이터 구동부와의 인터페이스에 따라 상기 제5 클럭 신호를 변환하여 데이터 클럭 신호를 출력하는 인터페이스 클럭 생성부; 및
상기 인터페이스 클럭 생성부로부터 상기 데이터 클럭 신호를 수신하고, 상기 수신부로부터의 상기 변환된 영상 신호를 상기 데이터 클럭 신호에 동기화하여 출력하는 데이터 변환부를 더 포함하는 것을 특징으로 하는 표시장치. - 제14항에 있어서, 상기 제2 확산 스펙트럼 주파수는 기준 주파수를 중심으로 제1 범위 내에서 제1 주기를 갖고 변동하고, 상기 제3 확산 스펙트럼 주파수는 상기 기준 주파수를 중심으로 제2 범위 내에서 제2 주기를 갖고 변동하며, 상기 제1 범위는 상기 제2 범위보다 큰 값을 가지는 것을 특징으로 하는 표시장치.
- 수신된 제1 확산 스펙트럼 주파수를 갖는 외부 클럭 신호의 전압 레벨을 제1 클럭 신호로 변환하는 단계;
상기 제1 클럭 신호의 주파수를 체배하고 상기 체배한 주파수를 필터링하여 중 일부 대역의 주파수만을 갖는 제2 클럭 신호를 생성하는 단계;
상기 제2 클럭 신호를 변환하여 제2 확산 스펙트럼 주파수를 갖는 제3 클럭 신호를 생성하는 단계;
제1 선택 신호에 응답하여 상기 제2 클럭 신호와 상기 제3 클럭 신호 중 어느 하나를 선택하여 이를 제어 클럭 신호로 출력하는 단계; 및
상기 제어 클럭 신호를 기초로 제어신호를 생성하는 단계를 포함하는 구동방법. - 제16항에 있어서, 상기 제어 클럭 신호를 외부와의 인터페이스에 따라 변환하여 데이터 클럭 신호를 생성하는 단계; 및
상기 데이터 클럭 신호를 기초로 영상 신호를 변환하는 단계를 더 포함하는 구동방법. - 제16항에 있어서, 상기 제2 클럭 신호를 상기 제2 확산 스펙트럼 주파수와 다른 제3 확산 스펙트럼 주파수를 갖는 제4 클럭 신호로 변환하여 출력하는 단계; 및
제2 선택 신호에 응답하여 상기 제4 클럭 신호와 상기 제어 클럭 신호 중 어느 하나를 선택하는 단계를 더 포함하는 구동방법. - 제18항에 있어서, 상기 제2 확산 스펙트럼 주파수는 기준 주파수를 중심으로 제1 범위 내에서 제1 주기를 갖고 변동하고, 상기 제3 확산 스펙트럼 주파수는 상기 기준 주파수를 중심으로 제2 범위 내에서 제2 주기를 갖고 변동하며, 상기 제1 범위는 상기 제2 범위보다 큰 값을 가지는 것을 특징으로 하는 구동방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110000275A KR101785031B1 (ko) | 2011-01-03 | 2011-01-03 | 타이밍 컨트롤러, 이를 포함하는 표시장치 및 이의 구동방법 |
| US13/182,782 US8933917B2 (en) | 2011-01-03 | 2011-07-14 | Timing controller, display apparatus including the same, and method of driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110000275A KR101785031B1 (ko) | 2011-01-03 | 2011-01-03 | 타이밍 컨트롤러, 이를 포함하는 표시장치 및 이의 구동방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120078957A KR20120078957A (ko) | 2012-07-11 |
| KR101785031B1 true KR101785031B1 (ko) | 2017-10-13 |
Family
ID=46380355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110000275A KR101785031B1 (ko) | 2011-01-03 | 2011-01-03 | 타이밍 컨트롤러, 이를 포함하는 표시장치 및 이의 구동방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8933917B2 (ko) |
| KR (1) | KR101785031B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11151919B2 (en) | 2018-02-06 | 2021-10-19 | Samsung Display Co., Ltd. | Display device performing clock modulation and method of operating the display device |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103578396B (zh) * | 2012-08-08 | 2017-04-26 | 乐金显示有限公司 | 显示装置及其驱动方法 |
| US8817184B1 (en) | 2013-07-12 | 2014-08-26 | Samsung Display Co., Ltd. | Point to multi-point clock-forwarded signaling for large displays |
| KR102238709B1 (ko) | 2014-09-12 | 2021-04-12 | 삼성전자주식회사 | 무선 주파수 처리 장치 및 방법 |
| KR102467526B1 (ko) * | 2015-10-16 | 2022-11-17 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN105845095B (zh) * | 2016-05-30 | 2018-08-24 | 深圳市华星光电技术有限公司 | 消除lvds展频引起水波纹的方法 |
| KR102509845B1 (ko) * | 2016-08-29 | 2023-03-13 | 엘지디스플레이 주식회사 | 표시장치 및 이의 구동방법 |
| KR20180025438A (ko) * | 2016-08-31 | 2018-03-09 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| KR20190057191A (ko) * | 2017-11-17 | 2019-05-28 | 삼성디스플레이 주식회사 | 게이트 클록 신호를 변조하는 타이밍 컨트롤러 및 이를 포함하는 표시 장치 |
| KR102440023B1 (ko) * | 2018-01-18 | 2022-09-06 | 삼성전자주식회사 | 무선 신호 수신 장치 및 그 장치의 제어 방법 |
| US11087708B2 (en) * | 2019-06-05 | 2021-08-10 | Himax Technologies Limited | Method for transmitting data from timing controller to source driver and associated timing controller and display system |
| TWI715341B (zh) * | 2019-12-10 | 2021-01-01 | 瑞鼎科技股份有限公司 | 發光二極體顯示驅動電路 |
| US11158278B2 (en) * | 2020-03-26 | 2021-10-26 | Tcl China Star Optoelectronics Technology Co., Ltd. | Display component compensation method and device for frequency of spread-spectrum component and charging time |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090174691A1 (en) | 2008-01-09 | 2009-07-09 | Jang-Hyun Yeo | Timing controller, data processing method using the same and display apparatus having the same |
| US20100007648A1 (en) | 2008-07-11 | 2010-01-14 | Ssmsung Electronics Co., Ltd. | Driving apparatus and display device including the same |
| US20100079611A1 (en) | 2008-10-01 | 2010-04-01 | Sony Corporation | Solid-state imaging device, imaging apparatus, and ad conversion gain adjusting method |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100811343B1 (ko) | 2001-05-02 | 2008-03-07 | 엘지전자 주식회사 | 평판 표시 소자의 이엠아이 방지 장치 |
| KR100840673B1 (ko) | 2001-12-29 | 2008-06-24 | 엘지디스플레이 주식회사 | 평판디스플레이장치 및 구동방법 |
| WO2004019496A1 (ja) * | 2002-08-26 | 2004-03-04 | Mitsubishi Denki Kabushiki Kaisha | 波形発生方法、波形発生プログラム、波形発生回路、及びレーダ装置 |
| KR20050045514A (ko) | 2003-11-11 | 2005-05-17 | 삼성전자주식회사 | 전자기 장애를 감소시키는 메모리 장치 및 그 메모리데이터 출력 방법 |
| KR100607963B1 (ko) | 2004-01-24 | 2006-08-03 | 삼성전자주식회사 | 스프레드 제어를 통해 ｅｍｉ를 감소시키는 팩스기 및팩스기의 클럭 스프레드 감소 방법 |
| KR101297710B1 (ko) | 2006-08-10 | 2013-08-20 | 삼성전자주식회사 | 낮은 지터 스프레드 스펙트럼 클럭 발생기 |
| KR101528761B1 (ko) | 2008-05-16 | 2015-06-15 | 삼성디스플레이 주식회사 | 콘트롤러 보드 및 이를 갖는 표시장치 |
| KR20110037339A (ko) * | 2009-10-06 | 2011-04-13 | 삼성전자주식회사 | 전자 장치, 디스플레이 장치 그리고 디스플레이 장치의 제어 방법 |
-
2011
- 2011-01-03 KR KR1020110000275A patent/KR101785031B1/ko active IP Right Grant
- 2011-07-14 US US13/182,782 patent/US8933917B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090174691A1 (en) | 2008-01-09 | 2009-07-09 | Jang-Hyun Yeo | Timing controller, data processing method using the same and display apparatus having the same |
| US20100007648A1 (en) | 2008-07-11 | 2010-01-14 | Ssmsung Electronics Co., Ltd. | Driving apparatus and display device including the same |
| US20100079611A1 (en) | 2008-10-01 | 2010-04-01 | Sony Corporation | Solid-state imaging device, imaging apparatus, and ad conversion gain adjusting method |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11151919B2 (en) | 2018-02-06 | 2021-10-19 | Samsung Display Co., Ltd. | Display device performing clock modulation and method of operating the display device |
| US11676523B2 (en) | 2018-02-06 | 2023-06-13 | Samsung Display Co., Ltd. | Display device performing clock modulation and method of operating the display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120169686A1 (en) | 2012-07-05 |
| KR20120078957A (ko) | 2012-07-11 |
| US8933917B2 (en) | 2015-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101785031B1 (ko) | 타이밍 컨트롤러, 이를 포함하는 표시장치 및 이의 구동방법 | |
| JP5348884B2 (ja) | 液晶表示装置 | |
| JP4750780B2 (ja) | 液晶表示装置 | |
| KR101729982B1 (ko) | 표시장치 및 이의 구동방법 | |
| KR101611921B1 (ko) | 영상 표시장치의 구동장치와 그 구동방법 | |
| US9047841B2 (en) | Display apparatus and method of driving the same | |
| JP6410281B2 (ja) | データ送受信装置及び表示装置 | |
| US10347171B2 (en) | Imaging device including timing generator that generates vertical synchronization signal after number of lines of valid image signal reaches number of valid lines of vertical scanning period | |
| CN101097708A (zh) | 图像显示设备以及调整时钟相位的方法 | |
| CN107464541A (zh) | 显示驱动方法、显示驱动装置和显示模组 | |
| JP2008129576A (ja) | 液晶表示装置及びその駆動方法 | |
| CN101017650A (zh) | 用于驱动液晶显示器件的装置及其方法 | |
| CN106710504A (zh) | 一种显示面板的驱动方法、时序控制器及显示装置 | |
| KR20100076626A (ko) | 표시 장치 및 이의 구동 방법 | |
| US10044912B2 (en) | Imaging device and image processing device for outputting image signal to be displayed, and display control device and imaging display apparatus for displaying image signal | |
| CN102568420A (zh) | 显示装置 | |
| CN104183223A (zh) | 一种显示装置、驱动装置和驱动方法 | |
| KR20090096999A (ko) | 타이밍 콘트롤러와 디스플레이 구동회로 사이의 전송 채널주파수를 감소시킨 디스플레이 장치 | |
| US20220293028A1 (en) | Timing control device and control method thereof | |
| CN102034418B (zh) | 图像处理设备和图像处理方法 | |
| CN101320544A (zh) | 数据处理电路、液晶显示装置及其驱动方法 | |
| US20070229422A1 (en) | Method and device for controlling delta panel | |
| KR101726628B1 (ko) | 영상 표시장치의 구동장치와 그 구동방법 | |
| KR101610002B1 (ko) | 액정 표시장치 및 그의 구동방법 | |
| KR20160044144A (ko) | 표시장치 및 그것의 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |