KR20110037339A - 전자 장치, 디스플레이 장치 그리고 디스플레이 장치의 제어 방법 - Google Patents

전자 장치, 디스플레이 장치 그리고 디스플레이 장치의 제어 방법 Download PDF

Info

Publication number
KR20110037339A
KR20110037339A KR1020090094741A KR20090094741A KR20110037339A KR 20110037339 A KR20110037339 A KR 20110037339A KR 1020090094741 A KR1020090094741 A KR 1020090094741A KR 20090094741 A KR20090094741 A KR 20090094741A KR 20110037339 A KR20110037339 A KR 20110037339A
Authority
KR
South Korea
Prior art keywords
signal
source drivers
data
clock signals
signals
Prior art date
Application number
KR1020090094741A
Other languages
English (en)
Inventor
구경회
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090094741A priority Critical patent/KR20110037339A/ko
Priority to US12/859,483 priority patent/US20110080382A1/en
Priority to JP2010206747A priority patent/JP2011081372A/ja
Priority to CN2010102937256A priority patent/CN102034416A/zh
Publication of KR20110037339A publication Critical patent/KR20110037339A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 디스플레이 장치는: 복수의 소스 구동기들, 그리고 상기 복수의 소스 구동기들에 각각 대응하는 복수의 출력 클럭 신호들을 생성하고, 상기 복수의 출력 클럭 신호들에 동기에서 상기 복수의 소스 구동기들 각각으로 데이터 신호를 제공하는 타이밍 컨트롤러를 포함한다. 상기 타이밍 컨트롤러는, 상기 복수의 소스 구동기들 중 인접한 소스 구동기들에 대응하는 출력 클럭 신호들 간의 위상이 중첩되지 않도록 상기 출력 클럭 신호들을 생성한다.

Description

전자 장치, 디스플레이 장치 그리고 디스플레이 장치의 제어 방법{ELECTRONIC DEVICE, DISPLAY DEVICE AND CONTROLLING METHOD THEREOF}
본 발명은 디스플레이 장치와 같은 전자 장치에 관한 것이다.
차동 신호(differential signal) 전송 방식은 EMI(electromagnetic interference) 및 EMC(electomagentic compatability) 측면에서 단일 신호(single-ended signal) 전송 방식에 비해 유리하기 때문에, PDP 드라이버 회로, LCD 드라이버 회로 등과 같은 각종 디지털 표시 장치 뿐만 아니라 기억 장치(storage application) 에서의 데이터 인터페이스, DRAM 에서의 멀티비트 데이터 버스, 모바일 장치의 모듈인터페이스 등에서 그의 사용이 증가하고 있다. 차동 신호 전송 방식은 하나의 비트 데이터 전송을 위해 2개의 물리적 신호 선 즉, (+) 신호를 전송하기 위한 신호선과 (-) 신호를 전송하기 위한 신호선을 사용한다. 그러므로 차동 신호 전송 방식은 단일 신호 전송 방식에 비하여 EMI/EMC 측면에서 유리하고, 균일한 데이터 패스(uniform return path)가 보장된다. 또한, 차동 신호 전송 방식은 차동 신호 쌍을 전송하는 신호 쌍을 전송하는 신호쌍의 신호라인들이 서로 인접하여 배치되도록 설계되므로, 원거리(far-field)에서 노이즈가 서로 상쇄되는 것으로 간주되므로 크로스토크 등과 같은 외부잡음에도 강한 특성을 갖는다.
그러나 인접하게 배열된 다수의 데이터 신호 라인들을 통해 동시에 데이터 신호들을 전송하는 경우 차동 신호 전송 방식에서도 EMI 특성이 나빠지는 한계가 있다.
따라서 본 발명의 목적은 인접한 데이터 신호 라인들 간의 간섭을 최소화하고, EMI 특성 저하를 방지할 수 있는 디스플레이 장치 및 그것의 제어 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 특징에 의하면, 디스플레이 장치는: 복수의 소스 구동기들 그리고 상기 복수의 소스 구동기들에 각각 대응하는 복수의 출력 클럭 신호들을 생성하고, 상기 복수의 출력 클럭 신호들에 동기에서 상기 복수의 소스 구동기들 각각으로 데이터 신호를 제공하는 타이밍 컨트롤러를 포함한다. 상기 타이밍 컨트롤러는, 상기 복수의 소스 구동기들 중 인접한 소스 구동기들에 대응하는 출력 클럭 신호들 간의 위상이 중첩되지 않도록 상기 출력 클럭 신호들을 생성한다.
이 실시예에 있어서, 상기 타이밍 컨트롤러는, 상기 복수의 소스 구동기들로 클럭 신호를 더 제공하고, 상기 복수의 소스 구동기들 각각은, 상기 클럭 신호에 동기해서 상기 타이밍 컨트롤러로부터 제공된 상기 데이터 신호를 복원한다.
이 실시예에 있어서, 상기 타이밍 컨트롤러로부터 상기 복수의 소스 구동기들로 제공되는 상기 데이터 신호 및 상기 클럭 신호는 각각 차동 신호이다.
이 실시예에 있어서, 상기 타이밍 컨트롤러는, 위상이 서로 다른 복수의 내부 클럭 신호들을 생성하는 클럭 발생기, 그리고 상기 복수의 소스 구동기들에 각각 대응하고, 상기 내부 클럭 신호들 중 어느 하나를 상기 출력 클럭 신호로 선택하고, 선택된 출력 클럭 신호에 동기해서 대응하는 소스 구동기로 제공될 상기 데이터 신호를 출력하는 복수의 데이터 출력 회로를 포함한다.
이 실시예에 있어서, 상기 복수의 데이터 출력 회로들 각각은, 선택 신호에 응답해서 상기 복수의 내부 클럭 신호들 중 어느 하나를 상기 출력 클럭 신호로 선택하는 선택기와, 외부로부터 입력된 병렬 데이터 신호를 직렬 데이터 신호로 변환하고, 상기 출력 클럭 신호에 동기해서 상기 직렬 데이터 신호를 상기 데이터 신호로 출력하는 직병렬 변환기, 그리고 상기 데이터 신호를 차동 신호로 변환해서 상기 대응하는 소스 구동기로 제공하는 차동 구동기를 포함한다.
이 실시예에 있어서, 상기 선택 신호는, 상기 인접한 소스 구동기들에 대응하는 상기 데이터 출력 회로들 내 선택기들 각각이 상기 복수의 내부 클럭 신호들 중 서로 다른 위상을 갖는 내부 클럭 신호를 선택하도록 설정된다.
이 실시예에 있어서, 상기 선택 신호는, 상기 인접한 소스 구동기들에 대응하는 상기 데이터 출력 회로들 내 선택기들 각각이 상기 복수의 내부 클럭 신호들 중 서로 상보적 위상을 갖는 내부 클럭 신호를 선택하도록 설정된다.
이 실시예에 있어서, 상기 복수의 소스 구동기들은 배치 위치에 따라서 일군 의 소스 구동기들과 타군의 소스 구동기로 구분되고, 상기 타이밍 컨트롤러는 상기 일군의 소스 구동기들로 제1 클럭 신호를 제공하고, 상기 타군의 소스 구동기들로 제2 클럭 신호들을 제공한다.
본 발명의 다른 특징에 따른 디스플레이 장치는: 복수의 소스 구동기들, 그리고 상기 복수의 소스 구동기들 각각으로 데이터 신호를 제공하는 타이밍 컨트롤러를 포함한다. 상기 타이밍 컨트롤러는, 위상이 서로 다른 복수의 내부 클럭 신호들을 생성하는 클럭 발생기, 그리고 상기 복수의 소스 구동기들에 각각 대응하고, 상기 내부 클럭 신호들 중 어느 하나를 출력 클럭 신호로 선택하고, 선택된 출력 클럭 신호에 동기해서 대응하는 소스 구동기로 제공될 상기 데이터 신호를 출력하는 복수의 데이터 출력 회로를 포함한다.
이 실시예에 있어서, 상기 복수의 데이터 출력 회로들 각각은, 선택 신호에 응답해서 상기 복수의 내부 클럭 신호들 중 어느 하나를 상기 출력 클럭 신호로 선택하는 선택기와, 외부로부터 입력된 병렬 데이터 신호를 직렬 데이터 신호로 변환하고, 상기 출력 클럭 신호에 동기해서 상기 직렬 데이터 신호를 상기 데이터 신호로 출력하는 직병렬 변환기, 그리고 상기 데이터 신호를 차동 신호로 변환해서 상기 대응하는 소스 구동기로 제공하는 차동 구동기를 포함한다.
이 실시예에 있어서, 상기 선택 신호는, 상기 인접한 소스 구동기들에 대응하는 상기 데이터 출력 회로들 내 선택기들 각각이 상기 복수의 내부 클럭 신호들 중 서로 다른 위상을 갖는 내부 클럭 신호를 선택하도록 설정된다.
본 발명의 다른 특징에 따른 전자 장치는: 복수의 제1 반도체 칩들과, 상기 복수의 제1 반도체 칩들에 각각 대응하는 복수의 출력 클럭 신호들을 생성하고, 상기 복수의 출력 클럭 신호들에 동기에서 상기 복수의 제1 반도체 칩들 각각으로 데이터 신호를 제공하는 제2 반도체 칩, 그리고 상기 제2 반도체 칩으로부터 상기 복수의 제1 반도체 칩들로 제공되는 상기 데이터 신호들을 전달하기 위한 복수의 신호 라인들이 배열된 인쇄 회로 기판을 포함한다. 상기 제2 반도체 칩은, 상기 복수의 제1 반도체 칩들 중 인접한 소스 구동기들에 대응하는 출력 클럭 신호들 간의 위상이 중첩되지 않도록 상기 출력 클럭 신호들을 생성한다.
이 실시예에 있어서, 상기 제2 반도체 칩은, 상기 복수의 제1 반도체 칩들로 클럭 신호를 더 제공하고, 상기 복수의 제1 반도체 칩들 각각은, 상기 클럭 신호에 동기해서 상기 제2 반도체 칩으로부터 제공된 상기 데이터 신호를 복원한다.
이 실시예에 있어서, 상기 제2 반도체 칩은, 위상이 서로 다른 복수의 내부 클럭 신호들을 생성하는 클럭 발생기, 그리고 상기 복수의 소스 구동기들에 각각 대응하고, 상기 내부 클럭 신호들 중 어느 하나를 상기 출력 클럭 신호로 선택하고, 선택된 출력 클럭 신호에 동기해서 대응하는 제1 반도체 칩으로 제공될 상기 데이터 신호를 출력하는 복수의 데이터 출력 회로를 포함한다.
본 발명의 다른 특징에 따른 소스 구동기로 제공될 데이터 신호를 생성하기 위한 제어 방법은: 위상이 서로 다른 복수의 내부 클럭 신호들 생성하는 단계와, 상기 내부 클럭 신호 중 어느 하나를 출력 클럭 신호로 선택하는 단계와, 수신된 병렬 데이터 신호를 직렬 데이터 신호로 변환하는 단계와, 상기 선택된 출력 클럭 신호에 동기해서 상기 직렬 데이터 신호를 데이터 신호로 출력하는 단계, 그리고 데이터 신호를 상기 소스 구동기로 제공하는 단계를 포함한다.
이 실시예에 있어서, 상기 데이터 신호를 차동 신호로 변환하는 단계를 더 포함하고, 상기 차동 신호를 상기 소스 구동기로 제공한다.
본 발명의 다른 실시예에 따른 복수의 소스 구동기로 제공될 데이터 신호를 생성하기 위한 디스플레이 장치의 제어 방법은: 위상이 서로 다른 복수의 내부 클럭 신호들 생성하는 단계와, 상기 내부 클럭 신호들 각각을 복수의 소스 구동기들에 일대일 대응하는 출력 클럭 신호로 선택하는 단계와, 상기 복수의 소스 구동기들에 대응하는 병렬 데이터 신호들을 각각 직렬 데이터 신호로 변환하는 단계와, 상기 복수의 소스 구동기들에 각각 대응하는 상기 출력 클럭 신호들에 동기해서 상기 복수의 소스 구동기들에 각각 대응하는 상기 직렬 데이터 신호를 데이터 신호로 출력하는 단계, 그리고 상기 데이터 신호들을 대응하는 상기 복수의 소스 구동기들로 제공하는 단계를 포함한다.
이 실시예에 있어서, 상기 출력 클럭 신호 선택 단계는, 상기 인접한 소스 구동기들에 대응하는 상기 출력 클럭 신호들이 서로 다른 위상을 갖도록 상기 내부 클럭 신호들 각각을 복수의 소스 구동기들에 일대일 대응시킨다.
이 실시예에 있어서, 상기 출력 클럭 신호 선택 단계는, 상기 인접한 소스 구동기들에 대응하는 상기 출력 클럭 신호들이 서로 다른 상보적 위상을 갖도록 상기 내부 클럭 신호들 각각을 복수의 소스 구동기들에 일대일 대응시킨다.
이와 같은 본 발명에 의하면, 인접한 데이터 신호 라인들 간의 간섭이 최소 화되고, EMI 특성 저하를 방지할 수 있다.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 디스플레이 유닛의 사시도이다.
도 1에는 디스플레이 장치의 일 예로 액정 표시 장치가 도시되고 설명되었으나, 디스플레이 장치는 액정 표시 장치 뿐만 아니라, LED(light emitting diode), PDP(plasma display panel), OLED(organic light emitting diode) 등과 같은 표시 장치일 수 있다.
도 1을 참조하면, 본 발명의 액정 표시 장치(100)는 액정 표시 패널(110), 소스 인쇄 회로 기판(120) 및 게이트 인쇄 회로 기판(130)을 포함한다. 액정 표시 패널(110)은 박막 트랜지스터(thin film transister, TFT) 기판(111), TFT 기판(111)과 대향하여 결합되는 컬러 필터(color filter) 기판(112) 및 TFT 기판(111)과 컬러 필터 기판(112) 사이에 주입되는 액정층(미 도시됨)을 포함한다.
TFT 기판(111)은 스위칭 소자인 TFT(미 도시됨)가 매트릭스 형태로 형성되어 있는 투명한 유리 기판이다. TFT들의 소스 단자에는 소스 라인이 연결되고, 게이트 단자에는 게이트 라인이 연결된다. 또한 드레인 단자에는 투명한 도전성 재질로 이루어진 공통 전극이 형성된다.
이러한 구성을 갖는 액정 표시 패널(110)은 TFT의 게이트 단자에 전원이 인가되어 TFT가 턴-온되면, 회소 전극과 공통 전극 사이에 전계가 형성된다. 이러한 전계에 의해 TFT 기판(111)과 컬러 필터 기판(112) 사이에 개재된 액정의 배열이 변화되고, 광원(미 도시됨)으로부터 공급되는 광의 투과도가 변경되어 원하는 계조의 영상을 얻게 된다.
소스 및 게이트 인쇄 회로 기판들(120, 130)은 소스 구동 회로 필름(140) 및 게이트 구동 회로 필름(150)을 통해 각각 액정 표시 패널(110)과 연결되고, 액정 표시 패널(110)을 구동하기 위한 영상 신호 및 스캔 신호들을 각각 제공한다. 소스 및 게이트 구동 회로 필름(140, 150)은 일 예로, 테이프 캐리어 패키지(tape carrier package; TCP) 또는 칩 온 필름(chip on film, COF)으로 이루어진다. 여기서, 소스 및 게이트 구동 회로 필름(140, 150) 각각은 소스 인쇄 회로 기판(120)으로부터 제공되는 구동 신호를 적절한 타이밍에 액정 표시 패널(110)에 인가하기 위하여 구동 신호의 타이밍을 제어하는 소스 및 게이트 구동칩들(141, 151)을 더 포함한다.
액정 표시 장치(100)에 구비되는 소스 구동 칩들(141) 및 게이트 구동칩들(151)의 수는 액정 표시 패널(110)의 해상도, 구동 칩의 채널 수, 동작 주파수 등에 따라서 결정된다.
도 1에 도시되지 않았으나, 소스 구동 칩들(141)은 외부의 타이밍 컨트롤러로부터 데이터 신호들 및 클럭 신호들을 입력받아서 액정 표시 패널(110)을 구동하기 위한 영상 신호들을 출력한다. 외부의 타이밍 컨트롤러로부터 제공되는 데이터 신호들 및 클럭 신호들은 인쇄 회로 기판(120)에 배열된 데이터 신호 라인들 및 클럭 신호 라인들을 통해 소스 구동 칩들(141)로 제공된다.
도 2는 타이밍 컨트롤러와 소스 구동 칩들 사이의 연결 관계를 보여주는 도면이다.
도 2를 참조하면, 타이밍 컨트롤러(200)는 소스 구동 칩들(141a-141p) 각각으로 데이터 신호(DATA)와 대응하는 클럭 신호(CK0-CK15)를 전송한다. 타이밍 컨트롤러(200)로부터 소스 구동 칩들(141a-141p) 각각으로 제공되는 데이터 신호(DATA)와 클럭 신호들(CK0-CK15)은 각각 차동 신호(differential signal)이다. 인쇄 회로 기판(120)에는 타이밍 컨트롤러(200)로부터 소스 구동 칩들(141a-141p) 각각으로 전송될 데이터 신호(DATA)와 클럭 신호들(CK0-CK15) 전달하기 위한 신호 라인들이 배열된다.
도 3은 도 2에 도시된 타이밍 컨트롤러로부터 소스 구동 칩들로 제공되는 클럭 신호들의 타이밍 도이다.
도 3을 참조하면, 타이밍 컨트롤러(200)로부터 소스 구동 칩들(141a-141p)로 제공되는 클럭 신호들(CK0-CK15)은 모두 동일한 위상을 갖는다. 또한 타이밍 컨트롤러(200)로부터 소스 구동 칩들(141a-141p)로 제공되는 데이터 신호(DATA)는 대응하는 클럭 신호(CK0-CK15)에 동기해서 제공된다. 클럭 신호들(CK0-CK15)의 라이징 에지 또는 폴링 에지에서 동시에 데이터 신호가 전송되므로 신호 라인들 간의 크로스토크(crosstalk), 타이밍 스큐(timing skew), 신호 안정성(signal integrity) 등의 문제가 발생할 수 있다. 따라서 타이밍 컨트롤러(200), 인쇄 회로 기판(120) 및 소스 구동 칩들(141a-141p)의 설계시 상기 문제들을 고려해야 한다. 특히, 동일한 시점에 데이터 신호들(DATA)이 전송됨으로써 EMI(electromagnetic interference) 특성이 저하되는 문제가 야기된다.
도 4는 본 발명의 실시예에 따른 디스플레이 장치의 구성을 보여주는 블록도이다.
도 4를 참조하면, 디스플레이 장치(400)는 타이밍 컨트롤러(405), 인쇄 회로 기판(410) 그리고 소스 구동 칩들(420a-420p)을 포함한다. 타이밍 컨트롤러(405)는 호스트(미 도시됨)로부터 제공되는 영상 데이터 신호 및 동기 신호에 응답해서 소스 구동 칩들(420a-420p) 각각으로 데이터 신호(DA0-DA15) 및 클럭 신호(CK_L, CK_R)를 제공한다. 소스 구동 칩들(420a-420p) 각각은 타이밍 컨트롤러(405)로부터 제공된 데이터 신호(DA0-DA15) 및 클럭 신호(CK_L, CK_R)에 응답해서 액정 표시 패널(미 도시됨)을 구동하기 위한 영상 신호들을 출력한다. 타이밍 컨트롤러(405)로부터 제공되는 데이터 신호들(DA0-DA15) 및 클럭 신호들(CK_L, CK_R)은 인쇄 회로 기판(410)에 배열된 데이터 신호 라인들 및 클럭 신호 라인들을 통해 소스 구동 칩들(420a-420p)로 제공된다. 타이밍 컨트롤러(200)로부터 소스 구동 칩들(141a-141p) 각각으로 제공되는 데이터 신호(DATA)와 클럭 신호들(CK0-CK15)은 각각 차동 신호(differential signal)이다.
이 실시예에서 소스 구동 칩들(420a-420p)은 두 그룹으로 나뉜다. 즉, 제1 그룹은 소스 구동 칩들(420a-420h)을 포함하고, 제2 그룹은 소스 구동 칩들(420i-420p)을 포함한다. 제1 그룹의 소스 구동 칩들(420a-420h) 각각은 타이밍 컨트롤러(405)로부터의 제1 클럭 신호(CK_L)에 동기해서 입력된 데이터 신호(DA0-DA7)를 복원한다. 제2 그룹의 소스 구동 칩들(420i-420p)은 타이밍 컨트롤러(405)로부터 의 제2 클럭 신호(CK_R)에 동기해서 입력된 데이터 신호(DA0-DA7)를 복원한다. 이와 같이 소스 구동 칩들(420a-420p)을 두 그룹으로 나누고, 제1 클럭 신호(CK_L)와 제1 클럭 신호(CK_R)를 각각의 그룹으로 제공하는 것은 클럭 신호가 전달되는 신호 라인의 길이가 길어짐에 따른 노이즈 및 감쇄 영향을 소화하기 위함이다.
타이밍 컨트롤러(405)는 소스 구동 칩들(420a-420p)에 각각 대응하는 출력 클럭 신호들(CLK0_OUT-CLK15_OUT)을 생성하고, 생성된 출력 클럭 신호들(CLK0_OUT-CLK15_OUT)에 동기해서 소스 구동 칩들(420a-420p)로 데이터 신호들(DA0-DA15)을 출력한다.
도 5는 도 4에 도시된 타이밍 컨트롤러 내부에서 생성된 출력 클럭 신호들을 예시적으로 보여주는 타이밍도이다.
도 5를 참조하면, 타이밍 컨트롤러(405) 내부에서 생성된 출력 클럭 신호들(CLK0_OUT-CLK15_OUT)은 소스 구동 칩들(420a-420p)에 각각 대응한다. 출력 클럭 신호들(CLK0_OUT-CLK15_OUT)은 소정의 위상 차를 갖고 순차적으로 천이한다. 예컨대, 타이밍 컨트롤러(405)는 출력 클럭 신호(CLK0_OUT)의 라이징 에지에서 데이터 신호(DA0)를 소스 구동 칩(420a)으로 출력하고, 출력 클럭 신호(CLK1_OUT)의 라이징 에지에서 데이터 신호(DA1)를 소스 구동 칩(420b)으로 출력한다. 소스 구동 칩들(420a-420h) 각각은 제1 클럭 신호(CK_L)에 동기해서 입력된 데이터 신호(DA0-DA7)를 복원하고, 소스 구동 칩들(420i-420p) 각각은 제2 클럭 신호(CK_R)에 동기해서 입력된 데이터 신호(DA8-DA15)를 복원한다.
이 실시예에 따르면 타이밍 컨트롤러(405)로부터 제1 그룹의 소스 구동 칩 들(420a-420h)로 전송되는 데이터 신호들(DA0-DA7)의 전송 타이밍이 서로 상이하고, 또한 제2 그룹의 소스 구동 칩들(420i-420p)로 전송되는 데이터 신호들(DA8-DA15)의 전송 타이밍이 서로 상이하므로 도 2에 도시된 디스플레이 장치에 비해서 EMI 특성이 향상될 수 있다. 그러나, 출력 클럭 신호(CLK0_OUT-CLK15_OUT) 간의 위상 차가 고정되기 때문에 인쇄 회로 기판(410)의 특성에 따라서 데이터 신호들(DA0-DA15)의 출력 시점을 조절하기 어렵다.
도 6은 도 4에 도시된 타이밍 컨트롤러 내부에서 생성된 출력 클럭 신호들의 다른 실시예에 따른 타이밍도이다.
도 6을 참조하면, 타이밍 컨트롤러(405) 내부에서 생성된 출력 클럭 신호들(CLK0_OUT-CLK15_OUT)은 소스 구동 칩들(420a-420p)에 각각 대응한다. 출력 클럭 신호들(CLK0_OUT-CLK15_OUT)은 서로 다른 위상을 갖는다. 특히, 인접한 두 개의 클럭 신호들은 상보적 위상을 갖는다. 예컨대, 출력 클럭 신호들(CLK0_OUT, CLK1_OUT)은 상보적 위상을 가지며, 출력 클럭 신호들(CLK2_OUT, CLK3_OUT)은 상보적 위상을 갖는다. 앞서 도 5에서 설명된 바와 같이, 타이밍 컨트롤러(405)는 출력 클럭 신호(CLK0_OUT)의 라이징 에지에서 데이터 신호(DA0)를 소스 구동 칩(420a)으로 출력하고, 출력 클럭 신호(CLK1_OUT)의 라이징 에지에서 데이터 신호(DA1)를 소스 구동 칩(420b)으로 출력한다. 소스 구동 칩들(420a-420h) 각각은 제1 클럭 신호(CK_L)에 동기해서 입력된 데이터 신호(DA0-DA7)를 복원하고, 소스 구동 칩들(420i-420p) 각각은 제2 클럭 신호(CK_R)에 동기해서 입력된 데이터 신호(DA8-DA15)를 복원한다. 이 실시예에 따르면 타이밍 컨트롤러(405)로부터 소스 구동 칩들(420a-420p)로 전송되는 데이터 신호들(DA1-DA15)의 전송 타이밍이 서로 상이하므로 도 2에 도시된 디스플레이 장치에 비해서 EMI 특성이 향상될 수 있다.
도 7은 도 4에 도시된 타이밍 컨트롤러의 본 발명의 실시예에 따른 구체적인 구성을 보여주는 블록도이다.
도 7을 참조하면, 타이밍 컨트롤러(405)는 PLL(710) 그리고 데이터 출력 회로들(730, 740)을 포함한다. PLL(710)은 복수의 내부 클럭 신호들(ICLK0-ICLK15)을 발생한다. PLL(710)은 도 4에 도시된 제1 클럭 신호(CK_L) 및 제2 클럭 신호(CK_R)를 더 발생할 수 있다. 다른 예에서, 제1 클럭 신호(CK_L) 및 제2 클럭 신호(CK_R)는 별도로 구비된 클럭 발생 회로에 의해서 생성될 수 있다. PLL(710)에서 발생된 내부 클럭 신호들(ICLK0-ICLK15)은 클럭 신호 라인들(722, 723, 724, 726)을 통해서 데이터 출력 회로들(730, 740)로 전달된다. 클럭 신호 라인들(722, 723, 724, 726)의 사이에는 인접한 클럭 신호에 의한 간섭을 줄이기 위하여 차폐 라인들(shielding lines)(721, 724, 727)이 배열될 수 있다. 이와 같은 차폐 라인들(721, 724, 727)에 의해서 타이밍 컨트롤러(405) 내부에서 발생되는 EMI를 저감시킬 수 있다.
도 7에는 도 4에 도시된 소스 구동 칩들(SD0, SD15)에 각각 대응하는 2 개의 데이터 출력 회로들(730, 740) 만이 도시되어 있으나, 타이밍 컨트롤러(405)는 소스 구동 칩들(420a-420p)에 각각 대응하는 16 개의 데이터 출력 회로들을 포함한다. 소스 구동 칩들(420b-420p)에 대응하는 데이터 출력 회로들 각각은 소스 구동 칩(420a)과 동일한 회로 구성을 갖는다.
소스 구동 칩(420a)은 선택기(731), 직병렬 변환기(732) 그리고 차동 구동기(733)를 포함한다. 선택기(731)는 PLL(710)에서 발생된 내부 클럭 신호들(ICLK0-ICLK15)을 모두 입력받고, 위상 선택 신호(PSEL)에 응답해서 내부 클럭 신호들(ICLK0-ICLK15) 중 어느 하나를 출력 클럭 신호(CLK0_OUT)로 선택한다. 직병렬 변환기(732)는 호스트로부터 제공되는 병렬 데이터 신호(DATA0)를 직렬 데이터 신호(DA0_OUT)로 변환하고, 변환된 직렬 데이터 신호(DA0_OUT)를 출력 클럭 신호(CLK0_OUT)에 동기해서 차동 구동기(733)로 출력한다. 차동 구동기(733)는 데이터 신호(DA0_OUT)를 차동 신호쌍(DA0_A, DA0_AB)로 변환해서 출력한다. 차동 신호쌍(DA0_A, DA0_AB)은 도 4에 도시된 소스 구동칩(420a)으로 제공되는 데이터 신호(DA0)이다.
도 7에 도시되지 않았으나, 소스 구동 칩들(420b-420p)에 대응하는 데이터 출력 회로들 각각으로 위상 선택 신호와 병렬 데이터 신호가 입력된다. 소스 구동 칩들(420b-420p)에 대응하는 데이터 출력 회로들 각각으로 입력되는 위상 선택 신호들은 인접한 데이터 출력 회로들 내 선택기들이 서로 다른 위상을 갖는 내부 클럭 신호들을 선택하도록 설정된다. 이 실시예에서 위상 선택 신호들은, 도 6에 도시된 바와 같이, 인접한 두 개의 데이터 출력 회로들이 상보적 위상을 갖는 내부 클럭 신호들을 선택하도록 설정된다.
이 실시예에 의하면, 제1 및 제2 클럭 신호들(CK_L, CK_R)의 한 주기동안 출력 클럭 신호들(CLK0_OUT-CLK15_OUT)의 천이 시점이 분산되므로 타이밍 컨트롤러(405)로부터 출력되는 데이터 신호들(DA0-DA15)의 출력 시점이 분산된다. 그러 므로 도 4에 도시된 인쇄 회로 기판(410)에서 발생되는 EMI를 저감시킬 수 있다. 또한 데이터 출력 회로들 내 선택기들로 입력되는 위상 선택 신호들의 값을 조절하는 것에 의해서 출력 클럭 신호들(CLK0_OUT-CLK15_OUT)의 위상을 변경할 수 있다. 그러므로 디스플레이 장치의 동작 환경에 따라서 타이밍 컨트롤러(405)로부터 출력되는 데이터 신호들(DA0-DA15)의 출력 시점을 최적화할 수 있다.
도 8은 도 4에 도시된 타이밍 컨트롤러의 본 발명의 실시예에 따른 제어 방법을 보여주는 도면이다.
도 8을 참조하면, 타이밍 컨트롤러(405)는 복수의 내부 클럭 신호들(ICLK0-ICLK15)을 생성한다(810). 타이밍 컨트롤러(405)는 내부 클럭 신호들(ICLK0-ICLK15) 중 어느 하나를 출력 클럭 신호(CLK0_OUT)로 선택한다(820). 타이밍 컨트롤러(405)는 호스트로부터 입력된 병렬 데이터 신호를 직렬 데이터 신호(DA0_OUT)로 변환한다(830). 타이밍 컨트롤러(405)는 출력 클럭 신호(CLK0_OUT)에 동기해서 직렬 데이터 신호(DA0_OUT)를 출력한다(840). 타이밍 컨트롤러(405)는 직렬 데이터 신호(DA0_OUT)를 차동 데이터 신호(DA0)로 변환해서 소스 구동 칩(420a)으로 제공한다(850). 만일 소스 구동 칩이 복수 개이면, 타이밍 컨트롤러(405)는 내부 클럭 신호들(ICLK0-ICLK15)을 생성하고, 생성된 내부 클럭 신호들(ICLK0-ICLK15)을 구동 칩들에 각각 대응하는 출력 클럭 신호들(CLK0_OUT-CLK15_OUT)로 일대일 대응시킨다. 타이밍 컨트롤러(405)는 출력 클럭 신호들(CLK0_OUT-CLK15_OUT)에 각각 동기해서 호스트로부터 제공된 데이터 신호들을 차동 데이터 신호들(DA0-DA15)로 변환해서 소스 구동 칩들(420a-420p)로 제공한다.
이 실시예에서는 전자 장치의 일 예로 디스플레이 장치를 설명하였으나, 타이밍 컨트롤러 칩 및 소스 구동 칩과 같이 적어도 두 개의 칩들 간의 신호 전송이 수행되는 다른 전자 장치들에도 본 발명이 적용될 수 있다.
도 9는 본 발명의 실시예에 따른 디스플레이 장치에서 소모되는 전류 감소를 보여주는 그래프이다.
도 9를 참조하면, 도 3에 도시된 클럭 신호들(CK0-CK15)에 동기해서 타이밍 컨트롤러(200)로부터 소스 구동 칩들(141a-141p)로 데이터 신호들을 제공하는 디스플레이 장치에서 소모되는 전류보다 본 발명의 도 6에 도시된 출력 클럭 신호들(CLK0_OUT-CLK15_OUT)에 동기해서 타이밍 컨트롤러(405)로부터 소스 구동 칩들(420a-420p)로 데이터 신호들을 제공하는 디스플레이 장치에서 소모되는 전류가 더 적음을 알 수 있다. 또한 도 5에 도시된 출력 클럭 신호들(CLK0_OUT-CLK15_OUT)에 동기해서 타이밍 컨트롤러(405)로부터 소스 구동 칩들(420a-420p)로 데이터 신호들(DA0-DA15)을 제공하는 것에 비해 도 6에 도시된 출력 클럭 신호들(CLK0_OUT-CLK15_OUT)에 동기해서 타이밍 컨트롤러(405)로부터 소스 구동 칩들(420a-420p)로 데이터 신호들(DA0-DA15)을 제공하는 것이 전체 전류 소모 뿐만 아니라 피크 전류량도 더 적음을 알 수 있다. 피크 전류량의 감소에 의해서 디스플레이 장치에서 발생되는 EMI 감소 효과를 기대할 수 있다.
예시적인 바람직한 실시예들을 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는 다는 것이 잘 이해될 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
도 1은 본 발명의 바람직한 실시예에 따른 디스플레이 유닛의 사시도이다.
도 2는 타이밍 컨트롤러와 소스 구동 칩들 사이의 연결 관계를 보여주는 도면이다.
도 3은 도 2에 도시된 타이밍 컨트롤러로부터 소스 구동 칩들로 제공되는 클럭 신호들의 타이밍 도이다.
도 4는 본 발명의 실시예에 따른 디스플레이 장치의 구성을 보여주는 블록도이다.
도 5는 도 4에 도시된 타이밍 컨트롤러 내부에서 생성된 출력 클럭 신호들을 예시적으로 보여주는 타이밍도이다.
도 6은 도 4에 도시된 타이밍 컨트롤러 내부에서 생성된 출력 클럭 신호들의 다른 실시예에 따른 타이밍도이다.
도 7은 도 4에 도시된 타이밍 컨트롤러의 본 발명의 실시예에 따른 구체적인 구성을 보여주는 블록도이다.
도 8은 도 4에 도시된 타이밍 컨트롤러의 본 발명의 실시예에 따른 제어 방법을 보여주는 도면이다.
도 9는 본 발명의 실시예에 따른 디스플레이 장치에서 소모되는 전류 감소를 보여주는 그래프이다.

Claims (10)

  1. 복수의 소스 구동기들; 그리고
    상기 복수의 소스 구동기들에 각각 대응하는 복수의 출력 클럭 신호들을 생성하고, 상기 복수의 출력 클럭 신호들에 동기에서 상기 복수의 소스 구동기들 각각으로 데이터 신호를 제공하는 타이밍 컨트롤러를 포함하되;
    상기 타이밍 컨트롤러는,
    상기 복수의 소스 구동기들 중 인접한 소스 구동기들에 대응하는 출력 클럭 신호들 간의 위상이 중첩되지 않도록 상기 출력 클럭 신호들을 생성하는 것을 특징으로 하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 복수의 소스 구동기들로 클럭 신호를 더 제공하는 것을 특징으로 하는 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 복수의 소스 구동기들 각각은,
    상기 클럭 신호에 동기해서 상기 타이밍 컨트롤러로부터 제공된 상기 데이터 신호를 복원하는 것을 특징으로 하는 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 타이밍 컨트롤러로부터 상기 복수의 소스 구동기들로 제공되는 상기 데이터 신호 및 상기 클럭 신호는 각각 차동 신호인 것을 특징으로 하는 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는,
    위상이 서로 다른 복수의 내부 클럭 신호들을 생성하는 클럭 발생기; 그리고
    상기 복수의 소스 구동기들에 각각 대응하고, 상기 내부 클럭 신호들 중 어느 하나를 상기 출력 클럭 신호로 선택하고, 선택된 출력 클럭 신호에 동기해서 대응하는 소스 구동기로 제공될 상기 데이터 신호를 출력하는 복수의 데이터 출력 회로를 포함하는 것을 특징으로 하는 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 복수의 데이터 출력 회로들 각각은,
    선택 신호에 응답해서 상기 복수의 내부 클럭 신호들 중 어느 하나를 상기 출력 클럭 신호로 선택하는 선택기와;
    외부로부터 입력된 병렬 데이터 신호를 직렬 데이터 신호로 변환하고, 상기 출력 클럭 신호에 동기해서 상기 직렬 데이터 신호를 상기 데이터 신호로 출력하는 직병렬 변환기; 그리고
    상기 데이터 신호를 차동 신호로 변환해서 상기 대응하는 소스 구동기로 제공하는 차동 구동기를 포함하는 것을 특징으로 하는 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 선택 신호는,
    상기 인접한 소스 구동기들에 대응하는 상기 데이터 출력 회로들 내 선택기들 각각이 상기 복수의 내부 클럭 신호들 중 서로 다른 위상을 갖는 내부 클럭 신호를 선택하도록 설정되는 것을 특징으로 하는 디스플레이 장치.
  8. 복수의 제1 반도체 칩들과;
    상기 복수의 제1 반도체 칩들에 각각 대응하는 복수의 출력 클럭 신호들을 생성하고, 상기 복수의 출력 클럭 신호들에 동기에서 상기 복수의 제1 반도체 칩들 각각으로 데이터 신호를 제공하는 제2 반도체 칩; 그리고
    상기 제2 반도체 칩으로부터 상기 복수의 제1 반도체 칩들로 제공되는 상기 데이터 신호들을 전달하기 위한 복수의 신호 라인들이 배열된 인쇄 회로 기판을 포함하되;
    상기 제2 반도체 칩은,
    상기 복수의 제1 반도체 칩들 중 인접한 소스 구동기들에 대응하는 출력 클럭 신호들 간의 위상이 중첩되지 않도록 상기 출력 클럭 신호들을 생성하는 것을 특징으로 하는 전자 장치.
  9. 복수의 소스 구동기로 제공될 데이터 신호를 생성하기 위한 디스플레이 장치의 제어 방법에 있어서:
    위상이 서로 다른 복수의 내부 클럭 신호들 생성하는 단계와;
    상기 내부 클럭 신호들 각각을 복수의 소스 구동기들에 일대일 대응하는 출력 클럭 신호로 선택하는 단계와;
    상기 복수의 소스 구동기들에 대응하는 병렬 데이터 신호들을 각각 직렬 데이터 신호로 변환하는 단계와;
    상기 복수의 소스 구동기들에 각각 대응하는 상기 출력 클럭 신호들에 동기해서 상기 복수의 소스 구동기들에 각각 대응하는 상기 직렬 데이터 신호를 데이터 신호로 출력하는 단계; 그리고
    상기 데이터 신호들을 대응하는 상기 복수의 소스 구동기들로 제공하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제어 방법.
  10. 제 9 항에 있어서,
    상기 출력 클럭 신호 선택 단계는,
    상기 인접한 소스 구동기들에 대응하는 상기 출력 클럭 신호들이 서로 다른 위상을 갖도록 상기 내부 클럭 신호들 각각을 복수의 소스 구동기들에 일대일 대응시키는 것을 특징으로 하는 디스플레이 장치의 제어 방법.
KR1020090094741A 2009-10-06 2009-10-06 전자 장치, 디스플레이 장치 그리고 디스플레이 장치의 제어 방법 KR20110037339A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090094741A KR20110037339A (ko) 2009-10-06 2009-10-06 전자 장치, 디스플레이 장치 그리고 디스플레이 장치의 제어 방법
US12/859,483 US20110080382A1 (en) 2009-10-06 2010-08-19 Electronic device, display device and method of controlling the display device
JP2010206747A JP2011081372A (ja) 2009-10-06 2010-09-15 電子装置、ディスプレイ装置及びそのディスプレイ装置の制御方法
CN2010102937256A CN102034416A (zh) 2009-10-06 2010-09-26 电子设备,显示设备以及控制显示设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090094741A KR20110037339A (ko) 2009-10-06 2009-10-06 전자 장치, 디스플레이 장치 그리고 디스플레이 장치의 제어 방법

Publications (1)

Publication Number Publication Date
KR20110037339A true KR20110037339A (ko) 2011-04-13

Family

ID=43822838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090094741A KR20110037339A (ko) 2009-10-06 2009-10-06 전자 장치, 디스플레이 장치 그리고 디스플레이 장치의 제어 방법

Country Status (4)

Country Link
US (1) US20110080382A1 (ko)
JP (1) JP2011081372A (ko)
KR (1) KR20110037339A (ko)
CN (1) CN102034416A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170021430A (ko) * 2015-08-17 2017-02-28 삼성디스플레이 주식회사 표시 장치
US11275402B2 (en) 2019-06-10 2022-03-15 SK Hynix Inc. Read clock generation circuit and data processing circuit including the same
US11995372B2 (en) 2020-05-25 2024-05-28 Samsung Electronics Co., Ltd. Display apparatus and control method therefor

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101785031B1 (ko) * 2011-01-03 2017-10-13 삼성디스플레이 주식회사 타이밍 컨트롤러, 이를 포함하는 표시장치 및 이의 구동방법
KR101839328B1 (ko) * 2011-07-14 2018-04-27 엘지디스플레이 주식회사 평판표시장치 및 이의 구동회로
KR102023939B1 (ko) * 2012-12-26 2019-11-04 엘지디스플레이 주식회사 영상 표시장치 및 그 구동방법
KR20140108376A (ko) * 2013-02-25 2014-09-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102041530B1 (ko) * 2013-06-26 2019-11-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
JP6115407B2 (ja) * 2013-08-29 2017-04-19 ソニー株式会社 表示パネル、その駆動方法、および電子機器
KR102106856B1 (ko) 2013-12-23 2020-05-27 삼성디스플레이 주식회사 타이밍 제어부 및 이를 포함하는 표시 장치
KR101698930B1 (ko) * 2014-11-11 2017-01-23 삼성전자 주식회사 영상표시 구동장치, 영상표시 장치 및 이의 구동방법
US20180040267A1 (en) * 2016-08-04 2018-02-08 Raydium Semiconductor Corporation Display apparatus and driving circuit thereof
CN106683577B (zh) * 2016-11-21 2021-11-16 深圳市洲明科技股份有限公司 一种灯条及超长灯条屏
CN108735172A (zh) * 2018-05-24 2018-11-02 深圳市华星光电技术有限公司 液晶显示电路及液晶显示器
CN110034166B (zh) 2019-03-26 2022-09-09 武汉华星光电半导体显示技术有限公司 有机发光二极管显示装置及其制造方法
TWI723669B (zh) * 2019-12-06 2021-04-01 新唐科技股份有限公司 背光裝置及驅動方法
CN112233604A (zh) * 2020-10-15 2021-01-15 Tcl华星光电技术有限公司 显示面板及显示装置
CN116343637A (zh) * 2023-03-17 2023-06-27 惠科股份有限公司 驱动电路、驱动方法和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895897B2 (ja) * 1999-12-22 2007-03-22 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリックス型表示装置
TWI258917B (en) * 2004-09-24 2006-07-21 Au Optronics Corp Method and apparatus for reducing electromagnetic interference in a flat panel display
US20060123177A1 (en) * 2004-12-02 2006-06-08 Ati Technologies, Inc. Method and apparatus for transporting and interoperating transition minimized differential signaling over differential serial communication transmitters
US7705841B2 (en) * 2006-01-20 2010-04-27 Novatek Microelectronics Corp. Display system and method for embeddedly transmitting data signals, control signals, clock signals and setting signals
TW200735011A (en) * 2006-03-10 2007-09-16 Novatek Microelectronics Corp Display system capable of automatic de-skewing and method of driving the same
CN101512956B (zh) * 2006-08-29 2012-05-30 皇家飞利浦电子股份有限公司 用于高速lvds通信的同步的方法和设备
KR100829778B1 (ko) * 2007-03-14 2008-05-16 삼성전자주식회사 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법
TWI336463B (en) * 2007-04-13 2011-01-21 Au Optronics Corp A method for improving the emi performance of lcd device
CN100460940C (zh) * 2007-05-24 2009-02-11 友达光电股份有限公司 改善液晶显示器的电磁干扰的方法及时序控制器
JP2009031751A (ja) * 2007-06-29 2009-02-12 Sony Corp 表示装置およびその駆動方法、並びに電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170021430A (ko) * 2015-08-17 2017-02-28 삼성디스플레이 주식회사 표시 장치
US11275402B2 (en) 2019-06-10 2022-03-15 SK Hynix Inc. Read clock generation circuit and data processing circuit including the same
US11995372B2 (en) 2020-05-25 2024-05-28 Samsung Electronics Co., Ltd. Display apparatus and control method therefor

Also Published As

Publication number Publication date
JP2011081372A (ja) 2011-04-21
US20110080382A1 (en) 2011-04-07
CN102034416A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
KR20110037339A (ko) 전자 장치, 디스플레이 장치 그리고 디스플레이 장치의 제어 방법
US10074330B2 (en) Scan driver and display panel using the same
US10410599B2 (en) Source driver integrated circuit for ompensating for display fan-out and display system including the same
CN106991948B (zh) 栅极驱动电路
US10217395B2 (en) Display device, source drive integrated circuit, timing controller and driving method thereof
CN109256171B (zh) 移位寄存器单元、驱动方法、电路、显示面板及装置
TWI345214B (en) Display and driving method thereof
US8379011B2 (en) Driving device, display apparatus having the same and method of driving the display apparatus
JP6263718B2 (ja) 画像表示装置及び表示制御方法
KR102626066B1 (ko) 반전 신호를 이용한 표시장치와 그 구동 방법
KR102047676B1 (ko) 디스플레이를 위한 소스 신호 구동 장치
JP6332695B2 (ja) 画像表示装置
KR20190036461A (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
US20220130338A1 (en) Signal control apparatus and method, display control apparatus and method, and display apparatus
JP2010164666A (ja) ドライバ回路、液晶表示装置、及び出力信号制御方法
CN111610676B (zh) 一种显示面板、其驱动方法及显示装置
KR102455584B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
CN113066422A (zh) 扫描与发光驱动电路、扫描与发光驱动系统、显示面板
CN106935174B (zh) 栅极驱动集成电路及包括栅极驱动集成电路的显示装置
TWI460700B (zh) 顯示驅動裝置及顯示面板的驅動方法
US20100053060A1 (en) Control Signal Generation Method of Integrated Gate Driver Circuit Integrated Gate Driver Circuit and Liquid Crystal Display Device
WO2015087460A1 (ja) 画像表示装置に用いられるゲート駆動用集積回路、画像表示装置、および、有機ｅｌディスプレイ
US20220189370A1 (en) Data driver circuit
CN110880285A (zh) 一种移位寄存器、栅极驱动电路及显示面板
KR20140137178A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid