JP2014149486A - 表示装置、表示装置の駆動方法、及び、電子機器 - Google Patents
表示装置、表示装置の駆動方法、及び、電子機器 Download PDFInfo
- Publication number
- JP2014149486A JP2014149486A JP2013019291A JP2013019291A JP2014149486A JP 2014149486 A JP2014149486 A JP 2014149486A JP 2013019291 A JP2013019291 A JP 2013019291A JP 2013019291 A JP2013019291 A JP 2013019291A JP 2014149486 A JP2014149486 A JP 2014149486A
- Authority
- JP
- Japan
- Prior art keywords
- period
- transistor
- display device
- signal
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000012937 correction Methods 0.000 claims abstract description 158
- 238000005070 sampling Methods 0.000 claims abstract description 74
- 239000003990 capacitor Substances 0.000 claims abstract description 53
- 238000005401 electroluminescence Methods 0.000 description 78
- 238000010586 diagram Methods 0.000 description 27
- 238000012545 processing Methods 0.000 description 16
- 239000008186 active pharmaceutical agent Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 238000002360 preparation method Methods 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 10
- 230000007704 transition Effects 0.000 description 8
- 238000007599 discharging Methods 0.000 description 7
- 230000008033 biological extinction Effects 0.000 description 6
- 239000010409 thin film Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- LDXJRKWFNNFDSA-UHFFFAOYSA-N 2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]ethanone Chemical compound C1CN(CC2=NNN=C21)CC(=O)N3CCN(CC3)C4=CN=C(N=C4)NCC5=CC(=CC=C5)OC(F)(F)F LDXJRKWFNNFDSA-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
Abstract
【課題】画素回路を構成する素子の特性ばらつき等に起因する表示むらの補正動作に伴う消費電力の低減を可能にした表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供する。
【解決手段】本開示の表示装置は、映像信号の信号電圧をサンプリングするサンプリングトランジスタ、サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る画素アレイ部と、1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行うべく画素回路を駆動する駆動部とを備える。
【選択図】 図10
【解決手段】本開示の表示装置は、映像信号の信号電圧をサンプリングするサンプリングトランジスタ、サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る画素アレイ部と、1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行うべく画素回路を駆動する駆動部とを備える。
【選択図】 図10
Description
本開示は、表示装置、表示装置の駆動方法、及び、電子機器に関し、特に、発光部を含む画素(画素回路)が行列状に2次元配置されて成る平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器に関する。
平面型の表示装置の一つとして、発光部(発光素子)に流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子を画素の発光部として用いる表示装置がある。電流駆動型の電気光学素子としては、例えば、有機材料のエレクトロルミネッセンス(Electro Luminescence:EL)を利用し、有機薄膜に電界をかけると発光する現象を用いた有機EL素子が知られている。
有機EL表示装置などの平面型の表示装置にあっては、発光部としての電気光学素子を駆動するトランジスタの特性、具体的には、閾値電圧等のトランジスタ特性が、プロセスの変動などによって画素毎にばらつく場合がある。トランジスタ特性のばらつきは、発光輝度に影響を及ぼす。
具体的には、各画素に同一のレベル(信号電圧)の映像信号を書き込んだとしても、発光輝度が画素間でばらつくため表示むらが生じ、表示画面の一様性(ユニフォーミティ)が損なわれる。そのため、画素回路を構成する素子の特性ばらつき等に起因する表示むらを補正するための技術、具体的には、閾値電圧等の補正動作を行うための技術が提案されている(例えば、特許文献1参照)。
特許文献1に記載の従来技術では、(1)閾値補正と、(2)信号書込み及び信号書込みと同期間で行う移動度補正と、を1水平期間の間に行うようにしているため、信号線に対して閾値補正に用いる基準電圧と映像信号の信号電圧とを1水平期間毎に書き換えることになる。そのため、各信号線における充放電の回数が多く、信号線に対して基準電圧/信号電圧を供給する信号出力部(所謂、シグナルドライバ)の消費電力が多くなってしまう。換言すれば、画素回路を構成する素子の特性ばらつき等に起因する表示むらの補正動作に伴って信号出力部、ひいては表示装置の消費電力が増大するという問題があった。
そこで、本開示は、画素回路を構成する素子の特性ばらつき等に起因する表示むらの補正動作に伴う消費電力の低減を可能にした表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供することを目的とする。
上記の目的を達成するための本開示の表示装置は、
映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る画素アレイ部と、
1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行うべく画素回路を駆動する駆動部とを備える表示装置である。
映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る画素アレイ部と、
1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行うべく画素回路を駆動する駆動部とを備える表示装置である。
本開示の表示装置は、表示部を備える各種の電子機器において、その表示部として用いることができる。
また、上記の目的を達成するための本開示の表示装置の駆動方法は、
映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る表示装置の駆動に当たって、
1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行う表示装置の駆動方法である。
映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る表示装置の駆動に当たって、
1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行う表示装置の駆動方法である。
1表示フレーム期間を2つに分割し、その前半の分割期間において駆動トランジスタの閾値補正を行い、後半の分割期間において信号書込み(信号電圧の書込み)を行う(信号書込みと同期間で駆動トランジスタの移動度補正も行われる)ことで、信号線に対して閾値補正に用いる基準電圧と映像信号の信号電圧とを1表示フレーム期間毎に書き換えればよいことになる。これにより、1水平期間毎に書き換える場合に比べて、各信号線における充放電の回数を大幅に削減できるため、信号線に対して基準電圧/信号電圧を供給する信号出力部、ひいては表示装置の消費電力を低減できる。
しかも、前半の分割期間内において比較的自由に閾値補正のための時間を確保することができるため、閾値補正を1水平期間の間に行う場合に比べて、1回当たりの閾値補正の動作時間を十分に確保できる(長時間化できる)。また、後半の分割期間を前半の分割期間よりも長く設定し、後半の分割期間において信号書込み及び駆動トランジスタの移動度補正を行うことで、2つの分割期間を等しく設定した場合に比べて、移動度補正の動作時間のマージンを確保することができる。
本開示によれば、各信号線における充放電の回数を大幅に削減できるため、画素回路を構成する素子の特性ばらつき等に起因する表示むらの補正動作に伴う消費電力の低減が可能となる。しかも、1回当たりの閾値補正の動作時間を十分に確保した上で、信号書込みと移動度補正の動作時間のマージンを確保することで、閾値補正及び信号書込みと移動度補正をより確実に行うことができるため、高ユニフォーミティの表示画面を得ることができる。
以下、本開示の技術を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。図面についても同様である。尚、説明は以下の順序で行う。
1.本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明
2.本開示が適用されるアクティブマトリクス型表示装置
2−1.システム構成
2−2.画素回路
2−3.従来技術に係る駆動方法
3.実施形態に関する説明
3−1.参考例
3−2.実施例
4.変形例
5.電子機器
6.本開示の構成
1.本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明
2.本開示が適用されるアクティブマトリクス型表示装置
2−1.システム構成
2−2.画素回路
2−3.従来技術に係る駆動方法
3.実施形態に関する説明
3−1.参考例
3−2.実施例
4.変形例
5.電子機器
6.本開示の構成
<1.本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明>
本開示の表示装置は、発光部、サンプリングトランジスタ、駆動トランジスタ、及び、保持容量を有する画素回路(画素)が配置されて成る平面型(フラットパネル型)の表示装置である。
本開示の表示装置は、発光部、サンプリングトランジスタ、駆動トランジスタ、及び、保持容量を有する画素回路(画素)が配置されて成る平面型(フラットパネル型)の表示装置である。
ここで、サンプリングトランジスタは、映像信号の信号電圧をサンプリングすることによって画素内に書き込む。保持容量は、サンプリングトランジスタによってサンプリングされた(書き込まれた)信号電圧を保持する。駆動トランジスタは、保持容量によって保持された信号電圧に応じて発光部を駆動する。
平面型の表示装置としては、有機EL表示装置、液晶表示装置、プラズマ表示装置などを例示することができる。これらの表示装置のうち、有機EL表示装置は、有機材料のエレクトロルミネッセンスを利用し、有機薄膜に電界をかけると発光する現象を用いた有機EL素子を画素の発光素子(電気光学素子)として用いている。
画素の発光部として有機EL素子を用いた有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子が10V以下の印加電圧で駆動できるために、有機EL表示装置は低消費電力である。有機EL素子が自発光素子であるために、有機EL表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機EL素子の応答速度が数μsec程度と非常に高速であるために、有機EL表示装置は動画表示時の残像が発生しない。
有機EL素子は自発光素子である。また、有機EL素子は電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機EL素子の他に、無機EL素子、LED素子、半導体レーザー素子などを例示することができる。
上記の構成の平面型の表示装置において、画素回路の駆動に当たって、1表示フレーム期間を2つに分割し、前半の分割期間よりも後半の分割期間を長く設定する。そして、当該表示装置において、画素回路を駆動する駆動部による駆動の下に、前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込み(以下、単に「信号書込み」と記述する場合もある)を行う。
有機EL表示装置等の平面型の表示装置は、表示部を備える各種の電子機器において、その表示部(表示装置)として用いることができる。各種の電子機器としては、テレビジョンシステムの他、デジタルカメラ、ビデオカメラ、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器、PDA(Personal Digital Assistant)や携帯電話機等の携帯通信機器などを例示することができる。
上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、後半の分割期間、即ち、信号書込みと同期間において駆動トランジスタの移動度補正を行う構成とすることができる。また、保持容量について、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続された構成とすることができる。更に、サンプリングトランジスタについて、映像信号の信号電圧と異なるタイミングで信号線に供給される、後述する閾値補正に用いる基準電圧をサンプリングする構成とすることができる。換言すれば、サンプリングトランジスタについて、1表示フレーム期間を2つに分割した前半の分割期間において基準電圧のサンプリングを行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧のサンプリングを行う構成とすることができる。
また、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、駆動部について、駆動トランジスタの閾値電圧を補正する閾値補正を行う構成とすることができる。閾値補正は、駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から駆動トランジスタの閾値電圧を減じた電位に向けて、駆動トランジスタの一方のソース/ドレイン電極の電位を変化させることによって行うことができる。駆動トランジスタのゲート電位の初期化電位を決めるのに、前半の分割期間において信号線に対して供給される基準電圧を用いることができる。
また、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、駆動部について、駆動トランジスタの移動度を補正する移動度補正を行う構成とすることができる。移動度補正は、サンプリングトランジスタによって映像信号の信号電圧を書き込む期間において、駆動トランジスタに流れる電流に応じた帰還量で保持容量に対して負帰還をかけることによって行うことができる。映像信号の信号電圧は、前半の分割期間において信号線に対して供給される。
<2.本開示が適用されるアクティブマトリクス型表示装置>
[2−1.システム構成]
図1は、本開示が適用されるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
[2−1.システム構成]
図1は、本開示が適用されるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、TFT(Thin Film Transistor;薄膜トランジスタ)を用いることができる。
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である例えば有機EL素子を、画素(画素回路)の発光素子として用いるアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。以下では、「画素回路」を単に「画素」と記述する場合もある。
図1に示すように、本開示の前提となる有機EL表示装置10は、有機EL素子を含む複数の画素20が行列状(マトリクス状)に2次元配置されて成る画素アレイ部30と、当該画素アレイ部30の周辺に配置される駆動回路部(駆動部)とを有する構成となっている。駆動回路部は、例えば、画素アレイ部30と同じ表示パネル70上に搭載された書込み走査部40、駆動走査部50、及び、信号出力部60等から成り、画素アレイ部30の各画素20を駆動する。尚、書込み走査部40、駆動走査部50、及び、信号出力部60のいくつか、あるいは全部を表示パネル70外に設ける構成を採ることも可能である。
ここで、有機EL表示装置10がカラー表示対応の場合は、カラー画像を形成する単位となる1つの画素(単位画素/ピクセル)は複数の副画素(サブピクセル)から構成される。このとき、副画素の各々が図1の画素20に相当することになる。より具体的には、カラー表示対応の表示装置では、1つの画素は、例えば、赤色(Red;R)光を発光する副画素、緑色(Green;G)光を発光する副画素、青色(Blue;B)光を発光する副画素の3つの副画素から構成される。
但し、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素に更に1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色(White;W)光を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
画素アレイ部30には、m行n列の画素20の配列に対して、行方向(画素行の画素の配列方向/水平方向)に沿って走査線31(311〜31m)と電源供給線32(321〜32m)とが画素行毎に配線されている。更に、m行n列の画素20の配列に対して、列方向(画素列の画素の配列方向/垂直方向)に沿って信号線33(331〜33n)が画素列毎に配線されている。
走査線311〜31mは、書込み走査部40の対応する行の出力端にそれぞれ接続されている。電源供給線321〜32mは、駆動走査部50の対応する行の出力端にそれぞれ接続されている。信号線331〜33nは、信号出力部60の対応する列の出力端にそれぞれ接続されている。
書込み走査部40は、シフトレジスタ回路等によって構成されている。この書込み走査部40は、画素アレイ部30の各画素20への映像信号の信号電圧の書込みに際して、走査線31(311〜31m)に対して書込み走査信号WS(WS1〜WSm)を順次供給することによって画素アレイ部30の各画素20を行単位で順番に走査する、所謂、線順次走査を行う。
駆動走査部50は、書込み走査部40と同様に、シフトレジスタ回路等によって構成されている。この駆動走査部50は、書込み走査部40による線順次走査に同期して、第1電源電位Vcc_Hと当該第1電源電位Vcc_Hよりも低い第2電源電位Vcc_Lとで切り替わることが可能な電源電位DS(DS1〜DSm)を電源供給線32(321〜32m)に供給する。後述するように、駆動走査部50による電源電位DSのVcc_H/Vcc_Lの切替えによって、画素20の発光/非発光(消光)の制御が行なわれる。
信号出力部60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電圧Vofsとを選択的に出力する。ここで、基準電圧Vofsは、映像信号の信号電圧Vsigの基準となる電圧(例えば、映像信号の黒レベルに相当する電圧)であり、後述する閾値補正処理の際に用いられる。
信号出力部60から出力される信号電圧Vsig/基準電圧Vofsは、信号線33(331〜33n)を介して画素アレイ部30の各画素20に対して、書込み走査回路40による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部60は、信号電圧Vsigを行(ライン)単位で書き込む線順次書込みの駆動形態を採っている。
[2−2.画素回路]
図2は、画素(画素回路)20の具体的な回路構成の一例を示す回路図である。画素20の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21から成る。
図2は、画素(画素回路)20の具体的な回路構成の一例を示す回路図である。画素20の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21から成る。
図2に示すように、画素20は、有機EL素子21と、有機EL素子21に電流を流すことによって当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線された共通電源線34にカソード電極が接続されている。図2には、有機EL素子21の等価容量Celについても図示している。
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、サンプリングトランジスタ23、及び、保持容量24を有する構成となっている。駆動トランジスタ22及びサンプリングトランジスタ23として、Nチャネル型のTFTを用いることができる。但し、ここで示した、駆動トランジスタ22及びサンプリングトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
駆動トランジスタ22は、一方の電極(ソース/ドレイン電極)が有機EL素子21のアノード電極に接続され、他方の電極(ソース/ドレイン電極)が電源供給線32(321〜32m)に接続されている。
サンプリングトランジスタ23は、一方の電極(ソース/ドレイン電極)が信号線33(331〜33n)に接続され、他方の電極(ソース/ドレイン電極)が駆動トランジスタ22のゲート電極に接続されている。また、サンプリングトランジスタ23のゲート電極は、走査線31(311〜31m)に接続されている。
駆動トランジスタ22及びサンプリングトランジスタ23において、一方の電極とは、一方のソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、他方のソース/ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極、及び、有機EL素子21のアノード電極に接続されている。
上記構成の画素20において、サンプリングトランジスタ23は、書込み走査部40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、サンプリングトランジスタ23は、信号線33を通して信号出力部60から異なるタイミングで供給される、輝度情報に応じた映像信号の信号電圧Vsigまたは基準電圧Vofsをサンプリングして画素20内に書き込む。サンプリングトランジスタ23によって書き込まれた信号電圧Vsigまたは基準電圧Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。
駆動トランジスタ22は、電源供給線32(321〜32m)の電源電位DSが第1電源電位Vcc_Hにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。
駆動トランジスタ22は更に、電源電位DSが第1電源電位Vcc_Hから第2電源電位Vcc_Lに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、電源電位DS(Vcc_H/Vcc_L)の切替えの下に、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。
この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御することができる。このデューティ制御により、1表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に、動画の画品位をより優れたものとすることができる。
駆動走査部50から電源供給線32を通して選択的に供給される第1,第2電源電位Vcc_H,Vcc_Lのうち、第1電源電位Vcc_Hは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Vcc_Lは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Vcc_Lは、基準電圧Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするとき、Vofs−Vthよりも低い電位、好ましくは、Vofs−Vthよりも十分に低い電位に設定される。
[2−3.従来技術に係る駆動方法]
続いて、上記の構成の有機EL表示装置10の従来技術に係る駆動方法の回路動作について、図3のタイミング波形図に基づいて図4乃至図6の動作説明図を用いて説明する。尚、図4乃至図6の動作説明図では、図面の簡略化のために、サンプリングトランジスタ23をスイッチのシンボルで図示している。
続いて、上記の構成の有機EL表示装置10の従来技術に係る駆動方法の回路動作について、図3のタイミング波形図に基づいて図4乃至図6の動作説明図を用いて説明する。尚、図4乃至図6の動作説明図では、図面の簡略化のために、サンプリングトランジスタ23をスイッチのシンボルで図示している。
図3のタイミング波形図には、走査線31の電位(書込み走査信号)WS、電源供給線32の電位(電源電位)DS、信号線33の電位(Vsig/Vofs)、駆動トランジスタ22のゲート電位Vg及びソース電位Vsのそれぞれの変化を示している。ここで、信号線33の電位の切替え周期、即ち、映像信号の信号電圧Vsigと基準電圧Vofsとの切替え周期が1水平期間(1H)となっている。
尚、サンプリングトランジスタ23がNチャネル型であるため、書込み走査信号WSの高電位の状態がアクティブ状態、低電位の状態が非アクティブ状態となる。そして、サンプリングトランジスタ23は、書込み走査信号WSのアクティブ(Highアクティブ)状態で導通状態となり、非アクティブ状態で非導通状態となる。
(前表示フレームの発光期間)
図3のタイミング波形図において、時刻t1よりも前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vcc_Hにあり、また、サンプリングトランジスタ23が非導通状態にある。
図3のタイミング波形図において、時刻t1よりも前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vcc_Hにあり、また、サンプリングトランジスタ23が非導通状態にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設定されている。これにより、図4Aに示すように、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。従って、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
有機EL素子21に供給される駆動電流(駆動トランジスタ22のドレイン−ソース間電流)Idsは、次式(1)で与えられる。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lは駆動トランジスタ22のチャネル長、Coxは駆動トランジスタ22の単位面積当たりのゲート容量である。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lは駆動トランジスタ22のチャネル長、Coxは駆動トランジスタ22の単位面積当たりのゲート容量である。
(消光期間)
時刻t1になると、線順次走査の新しい表示フレーム(現表示フレーム)の非発光期間に入る。そして、時刻t1で、図4Bに示すように、電源供給線32の電位DSが高電位Vcc_Hから第2電源電位(以下、「低電位」と記述する)Vcc_Lに切り替わる。
時刻t1になると、線順次走査の新しい表示フレーム(現表示フレーム)の非発光期間に入る。そして、時刻t1で、図4Bに示すように、電源供給線32の電位DSが高電位Vcc_Hから第2電源電位(以下、「低電位」と記述する)Vcc_Lに切り替わる。
ここで、有機EL素子21の閾値電圧をVth_EL、共通電源線34の電位(カソード電位)をVcathとする。このとき、低電位Vcc_LをVcc_L<Vth_EL+Vcathとすると、有機EL素子21は逆バイアス状態となるために消光する。また、駆動トランジスタ22の電源供給線32側のソース/ドレイン領域がソース領域となり、有機EL素子21側のソース/ドレイン領域がドレイン領域となる。このとき、有機EL素子21のアノード電極は、低電位Vcc_Lに充電される。
(閾値補正準備期間)
次に、信号線33に基準電圧Vofsが供給されているときに、時刻t2で走査線31の電位WSが低電位Vws_Lから高電位Vws_Hに遷移すると、図5Aに示すように、サンプリングトランジスタ23が導通状態になって、基準電圧Vofsをサンプリングする。これにより、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電圧Vofsよりも十分に低い電位、即ち、低電位Vcc_Lにある。
次に、信号線33に基準電圧Vofsが供給されているときに、時刻t2で走査線31の電位WSが低電位Vws_Lから高電位Vws_Hに遷移すると、図5Aに示すように、サンプリングトランジスタ23が導通状態になって、基準電圧Vofsをサンプリングする。これにより、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電圧Vofsよりも十分に低い電位、即ち、低電位Vcc_Lにある。
このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Vcc_Lとなる。ここで、Vofs−Vcc_Lが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理(閾値補正動作)を行うことができないために、Vofs−Vcc_L>Vthなる電位関係に設定する必要がある。
このように、駆動トランジスタ22のゲート電位Vgを基準電圧Vofsに設定し、かつ、ソース電位Vsを低電位Vcc_Lに設定して(確定させて)初期化する処理が、後述する閾値補正処理を行う前の準備(閾値補正準備)の処理である。従って、基準電圧Vofs及び低電位Vcc_Lが、駆動トランジスタ22のゲート電位Vg及びソース電位Vsの各初期化電位となる。
このようにして、走査線31の電位WSが高電位Vws_Hとなる時刻t2から時刻t3までの期間において1回目の閾値補正準備の動作が行われる。そして、続く1水平期間における時刻t4から時刻t5までの期間において2回目の閾値補正準備の動作が、1回目の閾値補正準備の動作と同様にして行われる。
(閾値補正期間)
続いて、信号線33の電位が基準電圧Vofsにあり、走査線31の電位WSが高電位Vws_Hとなる期間において、時刻t6で電源供給線32の電位DSが低電位Vcc_Lから高電位Vcc_Hに切り替わる。これにより、駆動トランジスタ22の電源供給線32側のソース/ドレイン領域がドレイン領域となり、有機EL素子21側のソース/ドレイン領域がソース領域となり、図5Bに示すように、駆動トランジスタ22に電流が流れる。
続いて、信号線33の電位が基準電圧Vofsにあり、走査線31の電位WSが高電位Vws_Hとなる期間において、時刻t6で電源供給線32の電位DSが低電位Vcc_Lから高電位Vcc_Hに切り替わる。これにより、駆動トランジスタ22の電源供給線32側のソース/ドレイン領域がドレイン領域となり、有機EL素子21側のソース/ドレイン領域がソース領域となり、図5Bに示すように、駆動トランジスタ22に電流が流れる。
有機EL素子21の等価回路は、ダイオードと等価容量Celで表わされる。従って、駆動トランジスタ22のソース電位Vsが、Vs≦Vth_EL+Vcath(有機EL素子21のリーク電流が駆動トランジスタ22に流れる電流よりも十分小さい)である限り、駆動トランジスタ22に流れる電流は、保持容量24及び有機EL素子21の等価容量Celを充電するために使われる。このとき、駆動トランジスタ22のソース電位Vsは、時間の経過とともに図3のタイミング波形図に示すように上昇してゆく。
一定時間が経過した時刻t7で走査線31の電位WSが高電位Vws_Hから低電位Vcc_Lに遷移することで、サンプリングトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート−ソース間電圧Vgsが閾値電圧Vthよりも大きいために駆動トランジスタ22に電流が流れ、図3のタイミング波形図に示すように、駆動トランジスタ22のゲート電位Vg、ソース電位Vsが共に上昇してゆく。
このように、駆動トランジスタ22のゲート電位Vgの初期化電位Vofsを基準とし、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電位Vsを変化させる処理(動作)が閾値補正処理(動作)である。このとき、Vs≦Vth_EL+Vcathである限り、有機EL素子21には逆バイアスがかかるため発光することはない。
信号線33の電位が再び基準電圧Vofsとなる次の1水平期間において、時刻t8で走査線31の電位WSが再び高電位Vws_Hに遷移し、サンプリングトランジスタ23が導通状態になることで、2回目の閾値補正処理が開始される。2回目の閾値補正処理は、走査線31の電位WSが低電位Vws_Lに遷移する時刻t9まで行われる。
以上の動作を繰り返すことにより、最終的に、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。このとき、Vs=Vofs−Vth≦Vth_EL+Vcathとなる。
本例では、閾値補正処理を分割して複数回実行する、所謂、分割閾値補正を行う駆動法を採っている。但し、分割閾値補正の駆動法の採用に限らず、閾値補正処理を1回だけ実行する駆動法を採ってもよいことは勿論である。ここで、「分割閾値補正」とは、閾値補正処理を後述する信号書込み&移動度補正処理と共に行う1水平期間に加えて、当該1水平期間に先行する複数の水平期間に亘って分割して閾値補正処理を複数回実行する駆動法である。
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって1水平期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平期間に亘って十分な時間を確保することができる。従って、1水平期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。
本例では、分割閾値補正の駆動法の下に、閾値補正処理を上記の1回目、2回目に加えて更に2回、計4回行うようにしている。すなわち、2回目の水平期間に続く2水平期間において、走査線31の電位WSが低電位Vcc_Lから高電位Vws_Hに遷移するタイミングに同期して順次3回目、4回目の閾値補正処理を行う。具体的には、時刻t10−時刻t11の期間で3回目の閾値補正処理を、時刻t12−時刻t13の期間で4回目の閾値補正処理をそれぞれ行うようにしている。
(信号書込み&移動度補正期間)
4回目の閾値補正処理が終了すると、同じ水平期間において、信号線33の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切り替わることで、信号書込み&移動度補正の処理が行われる。すなわち、信号線33に映像信号の信号電圧Vsigが供給されている期間において、時刻t14で走査線31の電位WSが低電位Vcc_Lから高電位Vws_Hに遷移することで、図6Aに示すように、サンプリングトランジスタ23が導通状態となり、信号電圧Vsigをサンプリングし、画素20内に書き込む。
4回目の閾値補正処理が終了すると、同じ水平期間において、信号線33の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切り替わることで、信号書込み&移動度補正の処理が行われる。すなわち、信号線33に映像信号の信号電圧Vsigが供給されている期間において、時刻t14で走査線31の電位WSが低電位Vcc_Lから高電位Vws_Hに遷移することで、図6Aに示すように、サンプリングトランジスタ23が導通状態となり、信号電圧Vsigをサンプリングし、画素20内に書き込む。
このサンプリングトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigになる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺されることにより、最終的に、閾値補正処理が行われる。
また、図3のタイミング波形図に示すように、駆動トランジスタ22のソース電位Vsが時間の経過とともに上昇していく。このとき、駆動トランジスタ22のソース電位Vsが、有機EL素子21の閾値電圧Vth_ELとカソード電位Vcathの和を超えなければ、即ち、有機EL素子21のリーク電流が駆動トランジスタ22に流れる電流よりも十分小さければ、駆動トランジスタ22に流れる電流は、保持容量24及び等価容量Celに流れ込む。これにより、保持容量24及び等価容量Celの充電が開始される。
保持容量24及び等価容量Celが充電されることにより、駆動トランジスタ22のソース電位Vsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの補正処理(補正動作)が完了しているため、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。尚、駆動トランジスタ22の移動度μは、当該駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度である。
ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率、即ち、書込みゲインGが1(理想値)であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。
すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、即ち、保持容量24の充電電荷を放電するように作用する。換言すれば、ソース電位Vsの上昇分ΔVは、保持容量24に対して負帰還がかけられたことになる。従って、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この依存性を打ち消す処理が、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正処理(動作)である。
より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が高い程ドレイン−ソース間電流Idsが大きくなるため、負帰還の帰還量ΔVの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔVは、移動度補正処理の補正量と言うこともできる。
具体的には、移動度μが大きい駆動トランジスタ22はこのときの電流量が大きく、ソース電位Vsの上昇も早い。逆に、移動度μが小さい駆動トランジスタ22はこのときの電流量が小さく、ソース電位Vsの上昇は遅くなる。これにより、サンプリングトランジスタ23が導通状態になってから駆動トランジスタ22のソース電位Vsは上昇し、サンプリングトランジスタ23が非導通状態になったときには移動度μを反映した電圧Vs0となる。駆動トランジスタ22のドレイン−ソース間電圧Vdsは、Vsig−Vs0となり、移動度μを補正する電圧となる。
(発光期間)
時刻t15で走査線31の電位WSが高電位Vws_Hから低電位Vcc_Lに遷移することで、図6Aに示すように、サンプリングトランジスタ23が非導通状態となり、信号書込み&移動度補正の処理が終了する。また、サンプリングトランジスタ23が非導通状態となることで、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
時刻t15で走査線31の電位WSが高電位Vws_Hから低電位Vcc_Lに遷移することで、図6Aに示すように、サンプリングトランジスタ23が非導通状態となり、信号書込み&移動度補正の処理が終了する。また、サンプリングトランジスタ23が非導通状態となることで、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。従って、駆動トランジスタ22のドレイン−ソース間電圧Vdsは一定に保たれたままである。
このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、換言すれば、保持容量24に保持されたゲート−ソース間電圧Vdsを一定に保ったまま、ゲート電位Vg及びソース電位Vsが上昇する動作がブートストラップ動作である。
駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。
そして、有機EL素子21のアノード電位がVth_EL+Vcathを超える、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち、駆動トランジスタ22のソース電位Vsの上昇に他ならない。そして、駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24に伴うブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。
このとき、ブートストラップゲインが1(理想値)であると仮定した場合、駆動トランジスタ22のゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ22のゲート‐ソース間電圧Vdsは、Vsig−Vofs+Vth−ΔVで一定に保持される。
以上説明したように、従来技術に係る駆動方法では、閾値補正と信号書込みを1H(1水平期間)の間に行うようにしている。従って、例えば黒画面表示の場合であっても、信号線33に対して基準電圧Vofsと映像信号の信号電圧Vsigとを1H毎に書き換えることになる。
そのため、信号線331〜33nの各々における充放電の回数が多く、トータルの充放電電流が増えるために、信号出力部60の消費電力が多くなってしまう。換言すれば、従来技術に係る駆動方法では、画素20を構成する素子の特性ばらつき等に起因する表示むらの補正動作に伴って信号出力部60、ひいては表示装置10の消費電力が増大するという問題があった。
また、閾値補正と信号書込みを1Hの間に行うと、閾値補正期間や信号書込み期間としてとり得る期間が1水平期間と一定の関係を持ち制約があるため、補正期間の設定に関して自由度が少なく、十分な補正時間を確保できない場合が生ずる。例えば、表示パネル70の大型化に伴う書込み走査信号WSや映像信号の信号電圧Vsigの鈍化や高速駆動化により、1水平期間の時間が短くなると、1回当たりの補正動作時間(オペレーション時間)が十分に確保できなくなる。
たとえ、先述した分割閾値補正の駆動法を用いたとしても、1回目の閾値補正期間の時間が短すぎる場合に、閾値補正のオペレーションを正常に行うことができず、良好なユニフォーミティが得られないことになる。
<3.実施形態に関する説明>
そこで、本実施形態では、1表示フレーム期間(1F)を2つに分割し、その前半の分割期間において駆動トランジスタ22の閾値補正を行い、後半の分割期間において信号書込みを行うようにする。信号書込みと同じ期間では移動度補正も行なわれる。
そこで、本実施形態では、1表示フレーム期間(1F)を2つに分割し、その前半の分割期間において駆動トランジスタ22の閾値補正を行い、後半の分割期間において信号書込みを行うようにする。信号書込みと同じ期間では移動度補正も行なわれる。
このとき、信号出力部60は、前半の分割期間においてはほぼ全期間に亘って、閾値補正のための基準電圧Vofsを信号線33に対して出力(供給)する。すなわち、信号線33の電位は、前半の分割期間のほぼ全期間に亘って基準電圧Vofsに設定される。また、信号出力部60は、後半の分割期間においては、全ライン(行)についての映像信号の信号電圧Vsigを信号線33に対して順に出力(供給)する。
そして、従来技術に係る駆動方法の場合と同様に、閾値補正準備→閾値補正→信号書込み&移動度補正→発光→消光という順番でオペレーションが行われる。具体的には、1Fの前半の分割期間において閾値補正準備→閾値補正のオペレーションがライン単位で順番に行われ、後半の分割期間において信号書込み&移動度補正→発光→消光のオペレーションがライン単位で順番に行われる。
このように、1Fを2つに分割し、その前半の分割期間において閾値補正を行い、後半の分割期間において信号書込みを行うことで、信号線33に対して基準電圧Vofsと信号電圧Vsigとを1F毎に書き換えればよいことになる。これにより、基準電圧Vofsと信号電圧Vsigとを1H毎に書き換える従来技術に係る駆動方法に比べて、信号線331〜33nの各々における充放電の回数を大幅に削減できる。
ラスター表示の場合を例に挙げると、従来技術に係る駆動方法では、信号線331〜33nの各々の充放電が1H毎に行われる。これに対して、本実施形態に係る駆動方法では、1表示フレーム中の信号線331〜33nの各々の充放電の回数は1回のみとなる。従って、信号出力部60の消費電力は限りなく0[W]に近く、当該信号出力部60、ひいては有機表示装置10の低消費電力化を図ることができる。
また、前半の分割期間では、信号線33にはほぼ全期間に亘って常に基準電圧Vofsが書き込まれているため、閾値補正期間として比較的自由に長い時間を確保することができる。これにより、例えば、表示パネル70の大型化に伴う書込み走査信号WSや映像信号の信号電圧Vsigの鈍化や高速駆動化により、1水平期間の時間が短くなった際に、従来技術に係る駆動方法で懸念されるオペレーション時間の不足をきたすことはない。その結果、回路構成を変更することなく、駆動タイミングの変更のみで、1回当たりの閾値補正時間の長時間化を図ることができるため、十分な閾値補正のオペレーションにより良好なユニフォーミティを得ることができる。
以下に、本実施形態に係る駆動方法についての参考例及び実施例について説明する。
[3−1.参考例]
図7は、参考例に係る駆動方法についてのタイミング波形図である。参考例に係る駆動方法では、1表示フレーム期間(1F)を、F/2ずつ均等に2分割し、その前半のF/2の分割期間において閾値補正を行い、後半のF/2の分割期間において信号書込みを行うようにする。
図7は、参考例に係る駆動方法についてのタイミング波形図である。参考例に係る駆動方法では、1表示フレーム期間(1F)を、F/2ずつ均等に2分割し、その前半のF/2の分割期間において閾値補正を行い、後半のF/2の分割期間において信号書込みを行うようにする。
信号線33には信号出力部60から、前半のF/2の分割期間ではほぼ全期間に亘って基準電圧Vofsが出力され、後半のF/2の分割期間では全ライン(行)についての信号電圧Vsigが順に出力される。そして、従来技術に係る駆動方法の場合と同様に、閾値補正準備→閾値補正→信号書込み&移動度補正→発光→消光という順番でオペレーションが行われる。
具体的には、前半のF/2の分割期間において閾値補正準備→閾値補正のオペレーションがライン単位で順番に行われる。すなわち、電源供給線32の電位(電源電位)DSが高電位側から低電位側へ遷移するタイミングから、低電位側から再び高電位側へ遷移するタイミングまでの期間において、閾値補正準備のオペレーションが行われる。続いて、電源電位DSが低電位側から高電位側へ遷移するタイミングから、書込み走査信号WSが高電位側から低電位側へ遷移するタイミングまでの期間において、閾値補正のオペレーションが行われる。
また、後半のF/2の分割期間において信号書込み&移動度補正→発光→消光のオペレーションがライン単位で順番に行われる。すなわち、電源電位DSが高電位状態にあり、書込み走査信号WSが高電位の状態(アクティブ状態)にある期間において、信号書込み&移動度補正のオペレーションが行われる。図7のタイミング波形図において、Vsig_1〜Vsig_mは、1ライン(行)目〜m行目の映像信号の信号電圧であり、H/2の周期で順に信号出力部60から信号線331〜33nに供給される。
1表示フレーム期間(1F)を、F/2ずつ均等に2分割する場合は、前半のF/2の分割期間では、信号線33に基準電圧Vofsのみが出力されるため、1つのラインについて、閾値補正から信号書込み&移動度補正まで約1/2フレーム期間の間待機することになる。
このように、1表示フレーム期間をF/2ずつ均等に2分割する参考例に係る駆動方法によれば、信号線33に前半のF/2の分割期間のほぼ全期間に亘って基準電圧Vofsが出力されるため、F/2の分割期間内において比較的自由に閾値補正時間を確保することができる。
具体的には、H/2期間+垂直ブランキング(VBLK)期間を、閾値補正期間として使用することができる。すなわち、閾値補正と信号書込みを1H期間の間に行う従来技術に係る駆動方法の1回当たりの閾値補正時間に対して、垂直ブランキング(VBLK)期間の分だけ補正時間を余分に確保できる。
これにより、回路構成を変更することなく、駆動タイミングの変更のみで、1回当たりの閾値補正時間の長時間化を図ることができるため、十分な閾値補正のオペレーションにより、表示画面の良好なユニフォーミティを得ることができる。因みに、信号書込み&移動度補正については、従来技術に係る駆動方法と同様にH/2期間にて動作が行われることになる。
また、参考例に係る駆動方法によれば、閾値補正動作から信号書込み&移動度補正動作までの待機期間の時間を各ラインで一定にすることができる。これにより、この待機期間に発生する駆動トランジスタ22の微少なリーク電流がライン毎に一定となるため、縦シェーディングの発生を抑えることができる。
図8は、参考例に係る駆動方法の場合の閾値補正、信号書込み&移動度補正、及び、発光についての概念図である。
1表示フレーム期間を均等に2分割する場合、1表示フレームの前後半にそれぞれ1回ずつ走査する必要があるため、閾値補正及び信号書込み&移動度補正の走査スピードは、2分割しない場合の2倍のスピードになる。
一例として、1表示フレームを120[Hz]で駆動し、解像度がFull HD(1920×1080)の場合、2分割しない従来技術に係る駆動方法の走査スピードは、
1/120/1080=7.7[μsec]
となる。これに対して、参考例に係る駆動方法の場合、走査スピードは、
1/240/1080=3.8[μsec]
となり、従来技術に係る駆動方法の2倍になる。
1/120/1080=7.7[μsec]
となる。これに対して、参考例に係る駆動方法の場合、走査スピードは、
1/240/1080=3.8[μsec]
となり、従来技術に係る駆動方法の2倍になる。
このことから明らかなように、参考例に係る駆動方法では、閾値補正時間を比較的自由に確保できるものの、信号書込み&移動度補正に関しては、走査スピードが従来技術に係る駆動方法の2倍になり、移動度補正時間が短くなるため、移動度μの補正不足が生じる懸念がある。この点に鑑み為されたのが、以下に説明する実施例に係る駆動方法である。
[3−2.実施例]
図9は、実施例に係る駆動方法についてのタイミング波形図である。また、図10は、実施例に係る駆動方法の場合の閾値補正、信号書込み&移動度補正、及び、発光についての概念図である。
図9は、実施例に係る駆動方法についてのタイミング波形図である。また、図10は、実施例に係る駆動方法の場合の閾値補正、信号書込み&移動度補正、及び、発光についての概念図である。
実施例に係る駆動方法では、1表示フレーム期間(1F)を2分割し、その前半の分割期間において閾値補正を実行し、後半の分割期間において信号書込みを実行するに当たって、後半の分割期間を前半の分割期間よりも長く設定するようにしている。このような設定にすることにより、信号書込み&移動度補正についての走査スピードを、1Fを均等に2分割する参考例に係る駆動方法よりも遅くすることができる。
一例として、1表示フレームを120[Hz]で駆動し、解像度がFull HDの場合、前半の分割期間における閾値補正の駆動周波数を、参考例に係る駆動方法の240[Hz]から倍速の480[Hz]とし、信号書込み&移動度補正の駆動周波数を240[Hz]から160[Hz]とする。
信号書込み&移動度補正の駆動周波数が160[Hz]になると、走査スピードは、
1/160/1080=5.78[μsec]
となる。すなわち、信号書込み&移動度補正についての走査スピードに関して、参考例に係る駆動方法の240[Hz]時の3.8[μsec]の走査スピードに対して、約2[μsec]の時間マージンを確保することができる。
1/160/1080=5.78[μsec]
となる。すなわち、信号書込み&移動度補正についての走査スピードに関して、参考例に係る駆動方法の240[Hz]時の3.8[μsec]の走査スピードに対して、約2[μsec]の時間マージンを確保することができる。
このように、後半の分割期間を前半の分割期間よりも長く設定し、信号書込み&移動度補正についての走査スピードを、閾値補正についての走査スピードよりも遅くすることにより、移動度補正のオペレーション時間のマージンを確保できる。これにより、移動度補正をより確実に行うことができるために、高ユニフォーミティの表示画面を得ることができる。
また、閾値補正に関しても、閾値補正と移動度補正を1H期間の間に行う従来技術に係る駆動方法に比べて、1回当たりの閾値補正時間の長時間化を図ることができるため、十分な閾値補正のオペレーションにより良好なユニフォーミティを得ることができる。
<4.変形例>
以上、本開示の技術について実施形態を用いて説明したが、本開示の技術は上記の実施形態に記載の範囲には限定されない。すなわち、本開示の技術の要旨を逸脱しない範囲内で上記の実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本開示の技術の技術的範囲に含まれる。
以上、本開示の技術について実施形態を用いて説明したが、本開示の技術は上記の実施形態に記載の範囲には限定されない。すなわち、本開示の技術の要旨を逸脱しない範囲内で上記の実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本開示の技術の技術的範囲に含まれる。
例えば、上記の実施形態では、有機EL素子21を駆動する駆動回路について、2つのトランジスタ(22,23)及び1つ容量素子(24)から成る2Tr/1C型の回路としたが、これに限られるものではない。有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるために、必要に応じて、一方の電極を有機EL素子21のアノード電極に接続し、他方の電極を固定電位に接続した補助容量を追加した2Tr/2C型の回路とすることもできる。
また、閾値補正に用いる基準電圧Vofsを選択的に駆動トランジスタ23に与えるスイッチングトランジスタを追加した3Tr/1C(2C)型の回路や、必要に応じて更に1つあるいは複数のトランジスタを追加した回路とすることもできる。
更に、上記の実施形態では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本開示はこの適用例に限られるものではない。具体的には、本開示は、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子を用いた表示装置全般に対して適用可能である。
<5.電子機器>
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器において、その表示部(表示装置)として用いることが可能である。
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器において、その表示部(表示装置)として用いることが可能である。
上述した実施形態の説明から明らかなように、本開示の表示装置は、画素を構成する素子の特性ばらつき等に起因する表示むらの補正動作に伴う消費電力の低減を図りつつ、高ユニフォーミティの表示画面を得ることができる。従って、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることで、電子機器の低消費電力化に寄与できるとともに、優れた画品位の表示画面を得ることができる。
本開示の表示装置を表示部に用いる電子機器としては、テレビジョンシステムの他、例えば、デジタルカメラ、ビデオカメラ、ゲーム機器、ノート型パーソナルコンピュータなどを例示することができる。また、本開示の表示装置は、電子書籍機器や電子腕時計等の携帯情報機器や、携帯電話機やPDA等の携帯通信機器などの電子機器において、その表示部として用いることもできる。
<6.本開示の構成>
尚、本開示は以下のような構成を採ることもできる。
[1]映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る画素アレイ部と、
1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行うべく画素回路を駆動する駆動部とを備えた表示装置。
[2]後半の分割期間において、駆動トランジスタの移動度補正を行う請求項1に記載の表示装置。
[3]保持容量は、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続されている上記[1]または上記[2]に記載の表示装置。
[4]サンプリングトランジスタは、映像信号の信号電圧と異なるタイミングで信号線に供給される、閾値補正に用いる基準電圧をサンプリングする上記[1]から上記[3]のいずれかに記載の表示装置。
[5]駆動部は、駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から駆動トランジスタの閾値電圧を減じた電位に向けて、駆動トランジスタの一方のソース/ドレイン電極の電位を変化させることによって閾値補正を行う上記[1]から上記[4]のいずれかに記載の表示装置。
[6]前半の分割期間において、信号線に対して初期化電位を決める基準電圧が供給される上記[5]に記載の表示装置。
[7]駆動部は、サンプリングトランジスタによって信号電圧を書き込む期間において、駆動トランジスタに流れる電流に応じた帰還量で保持容量に対して負帰還をかけることによって移動度補正を行う上記[2]から上記[6]のいずれかに記載の表示装置。
[8]後半の分割期間において、信号線に対して映像信号の信号電圧が供給される上記[7]に記載の表示装置。
[9]映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成り、
サンプリングトランジスタは、1表示フレーム期間を2つに分割した前半の分割期間において基準電圧のサンプリングを行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧のサンプリングを行う表示装置。
[10]前半の分割期間において、駆動トランジスタの閾値補正を行う上記[9]に記載の表示装置。
[11]後半の分割期間において、信号電圧の書込みを行う上記[9]に記載の表示装置。
[12]後半の分割期間において、駆動トランジスタの移動度補正を更に行う上記[11]に記載の表示装置。
[13]映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る表示装置の駆動に当たって、
1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行う表示装置の駆動方法。
[14]映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る画素アレイ部と、
1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行うべく画素回路を駆動する駆動部とを備える表示装置を有する電子機器。
尚、本開示は以下のような構成を採ることもできる。
[1]映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る画素アレイ部と、
1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行うべく画素回路を駆動する駆動部とを備えた表示装置。
[2]後半の分割期間において、駆動トランジスタの移動度補正を行う請求項1に記載の表示装置。
[3]保持容量は、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続されている上記[1]または上記[2]に記載の表示装置。
[4]サンプリングトランジスタは、映像信号の信号電圧と異なるタイミングで信号線に供給される、閾値補正に用いる基準電圧をサンプリングする上記[1]から上記[3]のいずれかに記載の表示装置。
[5]駆動部は、駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から駆動トランジスタの閾値電圧を減じた電位に向けて、駆動トランジスタの一方のソース/ドレイン電極の電位を変化させることによって閾値補正を行う上記[1]から上記[4]のいずれかに記載の表示装置。
[6]前半の分割期間において、信号線に対して初期化電位を決める基準電圧が供給される上記[5]に記載の表示装置。
[7]駆動部は、サンプリングトランジスタによって信号電圧を書き込む期間において、駆動トランジスタに流れる電流に応じた帰還量で保持容量に対して負帰還をかけることによって移動度補正を行う上記[2]から上記[6]のいずれかに記載の表示装置。
[8]後半の分割期間において、信号線に対して映像信号の信号電圧が供給される上記[7]に記載の表示装置。
[9]映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成り、
サンプリングトランジスタは、1表示フレーム期間を2つに分割した前半の分割期間において基準電圧のサンプリングを行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧のサンプリングを行う表示装置。
[10]前半の分割期間において、駆動トランジスタの閾値補正を行う上記[9]に記載の表示装置。
[11]後半の分割期間において、信号電圧の書込みを行う上記[9]に記載の表示装置。
[12]後半の分割期間において、駆動トランジスタの移動度補正を更に行う上記[11]に記載の表示装置。
[13]映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る表示装置の駆動に当たって、
1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行う表示装置の駆動方法。
[14]映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る画素アレイ部と、
1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行うべく画素回路を駆動する駆動部とを備える表示装置を有する電子機器。
10・・・有機EL表示装置、20・・・画素、21・・・有機EL素子、22・・・駆動トランジスタ、23・・・サンプリングトランジスタ、24・・・保持容量、30・・・画素アレイ部、31(311〜31m)・・・走査線、32(321〜32m)・・・電源供給線、33(331〜33n)・・・信号線、40・・・書込み走査部、50・・・駆動走査部、60・・・信号出力部、70・・・表示パネル、WS(WS1〜WSm)・・・書込み走査信号、DS(DS1〜DSm)・・・電源供給線の電位(電源電位)
Claims (14)
- 映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る画素アレイ部と、
1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行うべく画素回路を駆動する駆動部とを備える表示装置。 - 後半の分割期間において、駆動トランジスタの移動度補正を行う請求項1に記載の表示装置。
- 保持容量は、駆動トランジスタのゲート電極と一方のソース/ドレイン電極との間に接続されている請求項1に記載の表示装置。
- サンプリングトランジスタは、映像信号の信号電圧と異なるタイミングで信号線に供給される、閾値補正に用いる基準電圧をサンプリングする請求項1に記載の表示装置。
- 駆動部は、駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から駆動トランジスタの閾値電圧を減じた電位に向けて、駆動トランジスタの一方のソース/ドレイン電極の電位を変化させることによって閾値補正を行う請求項1に記載の表示装置。
- 前半の分割期間において、信号線に対して初期化電位を決める基準電圧が供給される請求項5に記載の表示装置。
- 駆動部は、サンプリングトランジスタによって信号電圧を書き込む期間において、駆動トランジスタに流れる電流に応じた帰還量で保持容量に対して負帰還をかけることによって移動度補正を行う請求項2に記載の表示装置。
- 後半の分割期間において、信号線に対して映像信号の信号電圧が供給される請求項7に記載の表示装置。
- 映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成り、
サンプリングトランジスタは、1表示フレーム期間を2つに分割した前半の分割期間において基準電圧のサンプリングを行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧のサンプリングを行う表示装置。 - 前半の分割期間において、駆動トランジスタの閾値補正を行う請求項9に記載の表示装置。
- 後半の分割期間において、信号電圧の書込みを行う請求項9に記載の表示装置。
- 後半の分割期間において更に、駆動トランジスタの移動度補正を行う請求項11に記載の表示装置。
- 映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る表示装置の駆動に当たって、
1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行う表示装置の駆動方法。 - 映像信号の信号電圧をサンプリングするサンプリングトランジスタ、
サンプリングトランジスタによってサンプリングされた信号電圧を保持する保持容量、及び、
保持容量によって保持された信号電圧に応じて発光部を駆動する駆動トランジスタを有する画素回路が配置されて成る画素アレイ部と、
1表示フレーム期間を2つに分割した前半の分割期間において駆動トランジスタの閾値補正を行い、前半の分割期間よりも長い期間に設定された後半の分割期間において信号電圧の書込みを行うべく画素回路を駆動する駆動部とを備える表示装置を有する電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013019291A JP2014149486A (ja) | 2013-02-04 | 2013-02-04 | 表示装置、表示装置の駆動方法、及び、電子機器 |
US14/161,970 US20140218270A1 (en) | 2013-02-04 | 2014-01-23 | Display device, driving method of display device, and electronic apparatus |
CN201410039991.4A CN103971627A (zh) | 2013-02-04 | 2014-01-27 | 显示装置、显示装置的驱动方法和电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013019291A JP2014149486A (ja) | 2013-02-04 | 2013-02-04 | 表示装置、表示装置の駆動方法、及び、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014149486A true JP2014149486A (ja) | 2014-08-21 |
Family
ID=51241052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013019291A Pending JP2014149486A (ja) | 2013-02-04 | 2013-02-04 | 表示装置、表示装置の駆動方法、及び、電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140218270A1 (ja) |
JP (1) | JP2014149486A (ja) |
CN (1) | CN103971627A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230057345A (ko) | 2020-09-01 | 2023-04-28 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 표시 장치, 표시 장치의 구동 방법 및 전자 기기 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2490858A1 (en) * | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
JP4798342B2 (ja) * | 2005-03-31 | 2011-10-19 | カシオ計算機株式会社 | 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法 |
JP5055879B2 (ja) * | 2006-08-02 | 2012-10-24 | ソニー株式会社 | 表示装置および表示装置の駆動方法 |
JP4915195B2 (ja) * | 2006-09-27 | 2012-04-11 | ソニー株式会社 | 表示装置 |
JP5240544B2 (ja) * | 2007-03-30 | 2013-07-17 | カシオ計算機株式会社 | 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法 |
JP5056265B2 (ja) * | 2007-08-15 | 2012-10-24 | ソニー株式会社 | 表示装置および電子機器 |
JP4428436B2 (ja) * | 2007-10-23 | 2010-03-10 | ソニー株式会社 | 表示装置および電子機器 |
JP5176522B2 (ja) * | 2007-12-13 | 2013-04-03 | ソニー株式会社 | 自発光型表示装置およびその駆動方法 |
JP2009237041A (ja) * | 2008-03-26 | 2009-10-15 | Sony Corp | 画像表示装置及び画像表示方法 |
JP2009244665A (ja) * | 2008-03-31 | 2009-10-22 | Sony Corp | パネルおよび駆動制御方法 |
JP4640449B2 (ja) * | 2008-06-02 | 2011-03-02 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
JP4605261B2 (ja) * | 2008-06-23 | 2011-01-05 | ソニー株式会社 | 表示装置、表示装置の駆動方法および電子機器 |
JP2010008523A (ja) * | 2008-06-25 | 2010-01-14 | Sony Corp | 表示装置 |
JP5012728B2 (ja) * | 2008-08-08 | 2012-08-29 | ソニー株式会社 | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 |
JP2011118018A (ja) * | 2009-12-01 | 2011-06-16 | Sony Corp | 表示装置、画素駆動方法 |
-
2013
- 2013-02-04 JP JP2013019291A patent/JP2014149486A/ja active Pending
-
2014
- 2014-01-23 US US14/161,970 patent/US20140218270A1/en not_active Abandoned
- 2014-01-27 CN CN201410039991.4A patent/CN103971627A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230057345A (ko) | 2020-09-01 | 2023-04-28 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 표시 장치, 표시 장치의 구동 방법 및 전자 기기 |
Also Published As
Publication number | Publication date |
---|---|
US20140218270A1 (en) | 2014-08-07 |
CN103971627A (zh) | 2014-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6311613B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP5482393B2 (ja) | 表示装置、表示装置のレイアウト方法、及び、電子機器 | |
JP4915195B2 (ja) | 表示装置 | |
JP6201465B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2015225150A (ja) | 表示装置及び電子機器 | |
JP2012237806A (ja) | 表示装置及び電子機器 | |
JP2015034861A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2015014764A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
US20150221253A1 (en) | Display device and electronic apparatus | |
JP6031652B2 (ja) | 表示装置及び電子機器 | |
JP2010145446A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP6263752B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2010145581A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2012058634A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2012237805A (ja) | 表示装置及び電子機器 | |
JP5494032B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2015060020A (ja) | 表示装置及び電子機器 | |
JP2014160203A (ja) | 表示装置およびその駆動方法、並びに電子機器 | |
JP2012168358A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
US20120293397A1 (en) | Bootstrap circuit, inverter circuit, scanning circuit, display device, and electronic apparatus | |
US9595224B2 (en) | Display device, method of driving display device and electronic apparatus | |
JP2012141525A (ja) | 表示装置及び電子機器 | |
JP6690614B2 (ja) | 表示装置 | |
JP2014149486A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2013097100A (ja) | 表示装置の駆動回路、表示装置、及び、電子機器 |