KR101564996B1 - 표시장치, 구동방법 및 전자기기 - Google Patents

표시장치, 구동방법 및 전자기기 Download PDF

Info

Publication number
KR101564996B1
KR101564996B1 KR1020090048421A KR20090048421A KR101564996B1 KR 101564996 B1 KR101564996 B1 KR 101564996B1 KR 1020090048421 A KR1020090048421 A KR 1020090048421A KR 20090048421 A KR20090048421 A KR 20090048421A KR 101564996 B1 KR101564996 B1 KR 101564996B1
Authority
KR
South Korea
Prior art keywords
signal
potential
driving transistor
line
power supply
Prior art date
Application number
KR1020090048421A
Other languages
English (en)
Other versions
KR20090125714A (ko
Inventor
테츠로 야마모토
카쓰히데 우치노
나오부미 토요무라
Original Assignee
가부시키가이샤 제이올레드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 제이올레드 filed Critical 가부시키가이샤 제이올레드
Publication of KR20090125714A publication Critical patent/KR20090125714A/ko
Application granted granted Critical
Publication of KR101564996B1 publication Critical patent/KR101564996B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시장치는, 매트릭스를 형성하는 화소회로들, 열들인 신호 선들 및 행들인 주사선들을 갖는 화소 어레이부와, 구동부를 구비한다. 상기 구동부는, 신호 셀렉터, 라이트 스캐너 및 드라이브 스캐너이다. 상기 신호 셀렉터는, 계조를 나타내는 전위와 소정의 기준전위를 제공한다. 상기 라이트 스캐너는 제어신호를 제공한다. 상기 드라이브 스캐너는, 전위를 고전위로부터 저전위로 변경하는 전원전압을 제공한다. 상기 드라이브 스캐너는, 그룹으로서 인접한 급전선을 구동한다. 그룹으로서 선들의 수는 미리 결정된다. 상기 드라이브 스캐너는, 전원전압을 고전압에서 저전압으로 또 이와 반대로 전환하여, 그룹단위로 위상을 이동시켜서 그룹들에 인가한다. 그 전압은, 동일한 위상으로 그룹에 공급되어 전위를 전환한다.
Figure R1020090048421
표시장치, 신호 셀렉터, 라이트 스캐너, 드라이브 스캐너.

Description

표시장치, 구동방법 및 전자기기{Display apparatus, driving methods and electronic instruments}
본 발명은 발광소자를 각각 갖는 화소회로에 사용한 액티브 매트릭스형의 표시장치 및 그 표시장치 구동방법에 관한 것이다. 또한, 본 발명은, 표시부로서 액티브 매트릭스형의 표시장치를 각각 구비한 전자기기에 관한 것이다.
각각 발광소자로서의 역할을 하는 유기ＥＬ(Electro Luminance) 디바이스를 각각 사용한 표시장치로서 평면자발광형의 표시장치는, 최근 광범위하고 왕성하게 개발된다. 유기ＥＬ발광소자는, 이 소자에 이용된 유기박막에 전계를 인가하면 발광하는 현상을 이용한 디바이스다. 유기ＥＬ발광소자가 인가전압이 10V이하로 작동하도록 구동할 수 있으므로, 유기ＥＬ발광소자는 저소비 전력이다. 또 유기ＥＬ발광소자가 스스로 빛을 발광할 수 있는 자발광 소자이므로, 유기ＥＬ발광소자를 이용한 표시장치는 조명부재를 필요로 하지 않아서, 경량화 및 박형화가 용이하다. 한층 더, 유기ＥＬ발광소자의 응답 시간이 수μｓ정도로 대단히 고속이므로, 유기ＥＬ발광소자를 이용한 표시장치는 잔상이 발생하지 않는다.
각각이 유기ＥＬ발광소자를 각각 갖는 화소회로를 사용하고 상기 자발광형의 표시장치인 평면 표시장치는, 이 중에서도 특히 구동소자로서 박막트랜지스터를 각 화소회로에 집적한 화소회로를 이용한 액티브 매트릭스형의 표시장치를 구비한다. 최근에, 액티브 매트릭스형의 표시장치가 널리 집중적으로 개발된다. 액티브 매트릭스형 평면자발광 표시장치는, 이하의 문헌 일본국 공개특허공보 특개 2003-255856, 2003-271095, 2004-133240, 2004-029791, 2004-093682, 2006-251322 및 2007-310311의 문헌에 기재되어 있다.
도 29는 종래의 액티브 매트릭스형 표시장치의 일례를 나타내는 모델 회로도다. 표시장치는 화소 어레이부(1)와, 이 화소 어레이부(1) 주변의 구동부로 구성되어 있다. 구동부는, 이후 신호 셀렉터라고도 하는 수평 셀렉터(3)와, 라이트 스캐너(4)를 구비하고 있다. 화소회로(2)의 매트릭스와 같은 화소 어레이부(1)는, 상기 매트릭스의 열 중 하나로서 각각 배치된 신호 선ＳＬ과, 상기 매트릭스의 행 중 하나로서 각각 배치된 주사선WS를 구비하고 있다. 그 하나의 신호 선ＳＬ과 그 하나의 주사선ＷＳ이 교차하는 부분에 각 화소회로(2)가 배치되어 있다. 아래의 설명을 이해를 쉽게 하기 위해서, 도 29는 일 교차부분에 1개의 화소회로(2)만이 도시되어 있다. 라이트 스캐너(4)는 쉬프트 레지스터를 구비한다. 라이트 스캐너(4)는 외부 소스로부터 수신된 클록 신호ｃｋ에 따라 동작한다. 또한, 라이트 스캐너(4)는, 외부 소스에서 공급된 스타트 펄스ｓｐ를 순차로 수신한다. 그 클록 신호 ck와 그 스타트 펄스sp를 수신함으로써, 라이트 스캐너(4)는, 주사선ＷＳ에 순차 제어신호를 출력한다. 수평 셀렉터(3)는, 라이트 스캐너(4)에서 실행된 여러 행 순차 주사 동작에 맞춰서 영상신호를 신호 선ＳＬ에 공급한다.
화소회로(2)는 신호 샘플링용 트랜지스터T1과, 소자 구동용 트랜지스터T2와, 신호 유지용량C1과, 발광소자ＥＬ로 구성되어 있다. 소자 구동용 트랜지스터T2는 P채널형 트랜지스터이다. 소자 구동용 트랜지스터T2의 2개의 전류단자 중 특정의 전류단자는 소자 구동용 트랜지스터T2의 소스전극의 역할을 한다. 그 소스전극의 역할을 하는 특정의 전류단자는 전원 라인에 접속하고, 소자 구동용 트랜지스터T2의 다른 쪽의 전류단자는 소자 구동용 트랜지스터T2의 드레인전극의 역할을 한다. 그 드레인전극의 역할을 하는 다른 쪽 전류단자는, 발광소자ＥＬ의 애노드전극에 접속하고 있다. 소자 구동용 트랜지스터T2의 게이트전극은, 소자 구동용 트랜지스터T2의 제어전극으로서 사용된다. 소자 구동용 트랜지스터T2의 게이트전극은, 신호 샘플링용 트랜지스터T1을 통해 신호 선ＳＬ에 접속하고 있다. 주사선WS에 공급된 제어신호로, 신호 샘플링용 트랜지스터T1이 온된다. 온 상태의 신호 샘플링용 트랜지스터T1은 수평 셀렉터(3)에서 신호 선ＳＬ에 공급된 비디오 신호를 샘플링해서, 영상신호를 신호 유지용량C1에 저장한다. 신호 유지용량C1에 저장된 영상신호는, 게이트-소스 전압Ｖｇｓ로서 소자 구동용 트랜지스터T2의 게이트전극에 인가되어, 소자 구동용 트랜지스터T2를 구동하여 드레인-소스 전류Ｉｄｓ를 발광소자ＥＬ에 출력한다. 이에 따라 발광소자ＥＬ은 영상신호에 따른 휘도로 발광한다. 게이트-소스 전압Ｖｇｓ는, 소자 구동용 트랜지스터T2의 소스전극을 기준으로 한 소자 구동용 트랜지스터T2의 게이트전극의 전위를 의미하고 있다. 한편, 드레인-소스 전류Ｉｄｓ는, 소자 구동용 트랜지스터T2의 드레인전극과 소스전극 사이에 흘리는 전류이 다.
소자 구동용 트랜지스터T2는 포화 영역에서 동작한다. 게이트-소스 전압Ｖｇｓ와 드레인-소스 전류Ｉｄｓ의 관계는 이하의 식 1로 나타낸다.
Ｉｄｓ= (1/2)μ(W/L)Ｃｏｘ(Ｖｇｓ-Ｖｔｈ)2 ···(1)
이 식에서, 참조표시 μ는 소자 구동용 트랜지스터의 이동도, W는 소자 구동용 트랜지스터T2의 채널 폭, L은 소자 구동용 트랜지스터T2의 채널길이, Ｃｏｘ는 소자 구동용 트랜지스터T2의 단위면적당의 게이트 절연막 용량, Ｖｔｈ는 소자 구동용 트랜지스터T2의 한계 전압이다. 이 특성식(1)으로부터 분명한 바와 같이, 소자 구동용 트랜지스터T2는 포화 영역에서 동작할 때, 게이트-소스 전압Ｖｇｓ에 따라 드레인-소스 전류Ｉｄｓ를 발광소자EL에 공급하는 정전류원으로서 기능한다.
도 30은, 발광소자ＥＬ에 인가된 전압과 발광소자ＥＬ을 통해 흐르는 전류간의 관계를 각 나타내는 그래프를 도시한 도면이다. 즉, 도 30은 발광소자ＥＬ의 전압 대 전류 특성을 각각 나타낸 그래프를 도시한 도면이다. 상기 설명으로부터 분명한 것처럼, 발광소자ＥＬ을 통해 흐르는 구동 전류는, 소자 구동용 트랜지스터T2에서 발생된 드레인-소스 전류Ｉｄｓ이다. 발광소자ＥＬ에 인가된 전압은, 발광소자ＥＬ의 애노드 전극의 전압V이다. 가로축은 발광소자ＥＬ의 애노드 전압V를 나타내고, 세로축은 이하 상기 인용된 구동전류라고도 하는 드레인-소스 전류Ｉｄｓ를 나타낸다. 또한 발광소자ＥＬ의 애노드 전압V은 소자 구동용 트랜지스터T2의 드레인 전압이다. 발광소자ＥＬ의 전압 대 전류 특성은, 실선 곡선부터 점선 곡선까지 의 변화로 나타낸 것처럼 경시 변화된다. 보다 구체적으로, 시간 경과에 따라, 발광소자ＥＬ의 전압 대 전류 특성은, 우측으로 이동하게 된다. 이 때문에, 구동전류Ｉｄｓ가 일정한 크기로 유지하는 경우에도, 애노드 전압V(또는 드레인 전압V)는 시간의 경과에 따라 변화한다. 보다 구체적으로, 구동전류Ｉｄｓ가 일정한 크기로 유지하는 경우에도, 애노드 전압V(또는 드레인 전압V)는 증가한다. 다행히도, 그렇지만, 도 29에 나타낸 화소회로(2)의 소자 구동용 트랜지스터T2는 포화 영역에서 동작하여, 드레인 전압V의 변동에 영향을 미치지 않고 게이트-소스 전압Ｖｇｓ에 의존한 드레인-소스 전류Ｉｄｓ를 발생한다. 그래서, 발광소자ＥＬ에서 발생된 광 휘도는, 시간의 경과에 따라 발광소자ＥＬ의 전압 대 전류 특성에 상관없이 고정값으로 유지될 수 있다.
도 31은, 종래의 액티브 매트릭스형 표시장치의 일례를 나타내는 다른 모델 회로도다. 도 31에 나타낸 화소회로(2)가 도 29의 회로도에 도시된 화소회로(2)와 다른 점은, 도 31의 회로도에 도시된 화소회로(2)일 경우에,
소자 구동용 트랜지스터T2는, 도 29의 회로도에 도시된 화소회로의 경우와 같이 P채널형 대신에 N채널형의 트랜지스터이다. 신호 샘플링용 트랜지스터T1와 소자 구동용 트랜지스터T2 양쪽으로서 N채널형의 트랜지스터를 사용함으로써, 화소회로(2)의 제조 프로세스는, 많은 경우에 있어서 실행하기 보다 쉬워진다.
도 29 및 도 31에 나타낸 화소회로(2) 각각에서 이용된 소자 구동용 트랜지 스터T2를 포화 영역에서 동작시켜서, 발광소자ＥＬ에 공급하는 구동전류인 드레인-소스 전류Ids의 크기를 제어하고 있다. 그렇지만, 소자 구동용 트랜지스터T2의 역할을 하는 박막트랜지스터의 한계전압Ｖｔｈ은 트랜지스터마다 변동한다. 상기의 소자 구동용 트랜지스터T2의 특성식(1)으로부터 분명하게 나타나 있는 바와 같이, 소자 구동용 트랜지스터T2의 한계 전압Ｖｔｈ가 트랜지스터마다 변동하면, 소자 구동용 트랜지스터T2에서 발생된 드레인-소스 전류Ｉｄｓ도 트랜지스터마다 변동한다. 이 때문에, 표시 화면의 유니포머티를 손상한다. 이 때문에, 종래부터 트랜지스터마다 소자 구동용 트랜지스터T2의 한계 전압Ｖｔｈ의 변동에 대해 상기 화소회로(2)에서 이용된 소자 구동용 트랜지스터T2에서 발생된 드레인-소스 전류Ｉｄｓ를 보정하는 한계 전압보정기능을 각각 내장한 화소회로(2)를 이용한 구성이 제안되어 있다. 도 29 및 도 31에 나타낸 각 화소회로(2)는, 기본적으로 2개의 트랜지스터(즉, 신호 샘플링용 트랜지스터T1과 소자 구동용 트랜지스터T2), 1개의 용량(즉, 신호 유지용량C1) 및 1개의 발광소자(즉, 발광소자EL)로 구성되어 있다. 이렇게 비교적 단순한 구성에서 한계 전압보정기능을 내장하는 경우, 주사선WS의 라이트 스캐너(4)에서 실행된 여러 행 순차 주사동작의 하나로 조정된 타이밍에 맞춰서 각각 실행된 주사동작에서의 각 신호 선SL의 전위와 각 전원선DS의 전위를 공급할 필요가 있다. 이에 따라서, 동작 시퀀스가 복잡해진다.
일본국 공개특허공보 특개 2007-310311에 개시된 종래의 화소회로(2)에서는, 화소회로(2)에 영상신호를 저장하기 전에, 복잡한 동작 시퀀스를 실행하여, 소자 구동용 트랜지스터T2의 한계 전압Vth의 변동에 대해 드레인-소스 전류Ｉｄｓ를 보 정한다. 그렇지만, 이러한 보정동작의 시퀀스가 복잡하기 때문에, 어떠한 보정동작이 잘못 실행될 많은 가능성이 있다. 그래서, 소자 구동용 트랜지스터T2에서 발생된 드레인-소스 전류Ｉｄｓ는, 소자 구동용 트랜지스터T2의 한계 전압Vth의 변동에 대해 일부의 경우에는 반드시 보정될 수 없다. 복잡한 보정 동작 시퀀스에 의해 한계 전압보정기능이 불안정화하면, 표시 화면의 유니포머티에 악영향이 나오기 때문에, 해결해야 할 과제로 되어 있다.
상술한 문제를 감안하여, 본 발명의 실시예들의 발명자들은, 화소회로단위로 높은 확실도와 높은 안정도로 한계 전압보정처리를 행하는 것이 가능한 표시장치를 제안한다. 또한, 본 발명의 실시예들의 발명자들은, 표시장치의 구동방법을 제안한다. 상기 표시장치 및 구동방법을 구현하기 위해서, 다음의 수단을 제공한다.
본 발명의 실시예에 따른 표시장치는, 화소 어레이부와 구동부를 가진다. 화소회로들의 매트릭스 모양의 상기 화소 어레이부는, 화소회로 자신들에 추가로 상기 매트릭스의 열들 중 하나로서 각각 배치된 신호 선들과, 상기 매트릭스의 행들 중 하나로서 각각 배치된 주사선들을 갖는다. 각 화소회로는, 상기 신호 선 중 하나와 상기 주사선 중 하나가 교차하는 부분에 배치된다. 또한, 화소 어레이부는, 상기 주사선과 평행한 급전선을 구비하고 있다.
상기 구동부는, 신호 셀렉터와, 라이트 스캐너와, 드라이브 스캐너이다. 상기 신호 셀렉터는, 화소 매트릭스의 열로서 각각 배치된 신호 선에, 계조를 나타내는 전위와 소정의 기준전위를 갖는 구동신호를 공급한다. 라이트 스캐너는, 화소 매트릭스의 행으로서 각각 배치된 주사선에 제어신호를 공급하는 부이다. 드라이브 스캐너는, 급전선에 고전위로부터 저전위로 교대로 변경하는 전원 전압을 공급하는 부이다.
상기 각 화소회로는, 신호 샘플링용 트랜지스터와, 소자 구동용 트랜지스터와, 신호 유지용량과, 발광소자를 구비한다. 상기 신호 샘플링용 트랜지스터는, 한쪽의 전류단자가 한쪽의 신호 선에 접속하고, 게이트 전극이 제어 단자로서 사용되고 한쪽의 주사선에 접속한다. 소자 구동용 트랜지스터는, 한쪽의 전류단자가 소자 구동용 트랜지스터의 드레인전극이 되고, 소자 구동용 트랜지스터의 게이트 전극이 제어단자로서 사용된다. 소자 구동용 트랜지스터의 드레인전극은 한쪽의 급전선에 접속하고, 소자 구동용 트랜지스터의 게이트 단자는, 상기 신호 샘플링용 트랜지스터의 다른 쪽의 전류단자에 접속한다. 상기 소자 구동용 트랜지스터의 다른 쪽의 전류단자는, 상기 소자 구동용 트랜지스터의 소스전극이 된다. 상기 소자 구동용 트랜지스터의 소스전극은, 발광소자에 접속된다. 상기 신호 유지용량은, 상기 소자 구동용 트랜지스터의 게이트전극과 소스전극과의 사이에 접속된다.
먼저, 상기 급전선이 고전위이며 또한 상기 신호 선이 기준전위인 후에, 상기 신호 샘플링용 트랜지스터가 상기 제어신호에 따라 온되는 경우에, 소광 처리를 행한다. 그 소광 처리는, 상기 발광소자를 발광 상태로부터 비발광 상태로 바꾸는 처리이다.
이후, 상기 신호 샘플링용 트랜지스터를 오프로 하고, 상기 급전선을 고전위로부터 저전위로 전환한다. 상기 신호 샘플링용 트랜지스터를 다시 온하지 않고, 상기 소자 구동용 트랜지스터의 소스전극 전압을 하강시킨다. 상기 소자 구동용 트랜지스터의 소스전극 전압을 하강시키는 처리를 한계전압 보정 준비처리라고 한다.
이어서, 상기 급전선을 저전위로부터 고전위로 다시 전환한다. 그 후, 상기 신호 선이 기준전위일 때, 상기 신호 샘플링용 트랜지스터가 제어신호에 따라 온 해서 상기 소자 구동용 트랜지스터의 소스전극의 전압을 상승시켜, 신호 유지용량을 전기적으로 충전하는 처리에서 점점 상승시킨다. 그래서, 소자 구동용 트랜지스터의 게이트전극과 소스전극간의 전압이 그 한계 전압을 향하는 방향으로 점점 감소된다. 소자 구동용 트랜지스터의 게이트전극과 소스전극간의 전압을 그 한계 전압을 향하는 방향으로 점점 감소시키는 처리를, 한계전압 보정처리라고 한다.
상기 드라이브 스캐너가 급전선 그룹으로서 상기 매트릭스의 행 중 하나로서 각각 배치된 인접한 급전선을 구동하는 구성을 제공하는 것이 바람직하다. 급전선 그룹으로서 상기 드라이브 스캐너에 의해 구동되는 인접한 급전선의 수는 미리 결정된다. 이 구성에서, 드라이브 스캐너는, 동일한 급전선 그룹에 관계된 인접한 급전선에 공통하는 전원전압을 고전위로부터 저전위로 또 이와는 반대로 교대로 전환하고나서, 그 공통 전원전압을 그룹단위로 전원전압의 위상을 이동시켜서 급전선 그룹에 인가한다. 이렇게 하여, 공통 전원전압은, 급전선 그룹에 대해 결정된 동일한 위상에서의 급전선 그룹에 공급되고, 고전위로부터 저전위로 또 이와는 반대로 교대로 전환된다.
상기 표시장치의 일 실시예에서는, 소광 처리를 실행하여 상기 발광소자를 발광 상태로부터 비발광 상태로 바꾼 후, 상기 급전선이 고전위이며 또한 상기 신 호 선이 기준전위일 때, 상기 신호 샘플링용 트랜지스터가 주사선을 통해 신호 샘플링용 트랜지스터의 게이트 전극에 공급된 상기 제어신호에 따라 적어도 한번 온하여 적어도 또 다른 추가의 소광 처리를 다시 실행한다.
또한, 상기 라이트 스캐너는, 수평주기마다 순차로 각 주사선에 제어신호를 공급하고, 상기 신호 샘플링용 트랜지스터는, 1수평주기이상의 길이를 각각 갖는 간격으로 공급된 제어신호에 따라, 상기 소광 처리 및 추가 소광 처리를 행하는 구성을 본 실시예가 구비하는 것이 가능하다.
또한, 상기 매트릭스의 행 중 하나로서 각각 배치된 인접한 주사선이 주사선 그룹으로서 취급되고 주사선 그룹으로서 취급되는 인접한 주사선의 수는 미리 결정되는 또 다른 구성을 본 실시예가 구비하는 것이 가능하다. 이 경우에, 라이트 스캐너는, 동일한 주사선 그룹에 관계된 인접한 주사선에 공통한 제어신호를 그룹단위로 상기 제어신호의 위상을 이동시켜서 상기 주사선 그룹 각각에 순차로 제공한다. 그래서, 제어신호는, 주사선 그룹에 대해 결정된 동일한 위상에서 동일한 주사선 그룹에 관계되는 인접한 주사선에 공급되어 상기 주사선 그룹에 관계되는 상기 인접한 주사선에 공통한 타이밍으로 추가의 소광 처리를 실행한다.
상기 표시장치의 다른 실시예에서는, 발광소자를 발광 상태로부터 비발광 상태로 전환하는 상기 소광 처리의 실행이 종료한 후이지만 상기 한계전압 보정준비처리가 행해지기 전에, 상기 드라이브 스캐너는 상기 급전선을 고전위로부터 저전위와 고전위의 사이의 중간전위로 바꾼다.
또한, 상기 드라이브 스캐너는, 상기 급전선 그룹의 각각을 그룹 단위로 순 차적으로 전환 신호의 위상을 이동시켜서 고전위로부터 중간전위로 전환을 행하는 구성을 다른 실시예가 구비하는 것이 가능하다. 이 경우에, 상기 드라이브 스캐너는, 동일한 전환신호의 위상으로 고전위로부터 중간전위로 상기 급전선에 관계되는 인접한 급전선 각각을 순차로 전환한다.
또한, 상기 급전선이 중간전위이며 또한 상기 신호 선이 기준전위일 때에, 상기 신호 샘플링용 트랜지스터가 주사선을 통해 신호 샘플링용 트랜지스터의 게이트 전극에 공급된 제어신호에 따라 온 하는 또 다른 구성을 본 실시예가 구비하는 것이 가능하다.
상기 매트릭스의 행 중 하나로서 각각 배치된 인접한 급전선을 급전선 그룹으로 취급하고 급전선 그룹으로서 취급되는 인접한 급전선의 수를 미리 결정하는 또 다른 구성을 다른 실시예가 구비하는 것이 가능하다. 이 경우에, 상기 드라이브 스캐너는, 동일한 급전선 그룹에 관계된 인접한 급전선에 공통한 전원전압을 그룹단위로 상기 전원전압의 위상을 이동시켜서 상기 급전선 그룹 각각에 순차로 제공하여 동일한 급전선 그룹에 관계된 급전선을 구동한다. 그래서, 전원전압은, 상기 그룹에 대해 결정된 동일 위상으로 동일한 급전선 그룹에 관계된 인접한 급전선에 공급되어 그 급전선 그룹에 관계된 급전선을 구동한다.
상기 표시장치의 또 다른 실시예에서는, 상기 신호 셀렉터는, 상기 소광 처리시에 제1 기준전위를 신호 선에 인가하고, 상기 한계전압 보정처리시에 제1 기준전위와 다른 제2 기준전위를 신호 선에 인가한다.
또한, 상기 신호 셀렉터가 신호 선에 인가하는 제1 기준전위의 크기는 제2 기준전위의 크기보다 크지만, 발광소자의 캐소드 전위와, 발광소자의 한계 전압과, 소자 구동용 트랜지스터의 한계 전압과의 합보다 작다.
또한, 상기 한계전압 보정처리 후, 상기 신호 선이 영상신호전위이고 상기 급전선이 고전위일 때, 상기 신호 샘플링용 트랜지스터는 주사선을 통해 신호 샘플링용 트랜지스터의 게이트 전극에 공급된 제어신호에 따라 온하여 상기 영상신호전위를 상기 신호 유지용량에 저장하는 신호 기록처리를 행한다.
또한, 상기 신호 셀렉터가 계조를 나타낸 제1영상신호전위를 상기 신호 선에 인가하고, 상기 신호 샘플링용 트랜지스터가 상기 주사선을 통해 신호 샘플링용 트랜지스터의 게이트 전극에 공급된 제어신호에 따라 온 해서 제1영상신호전위를 상기 신호 유지용량에 저장하는 제1 신호 기록처리를 행하는 또 다른 구성을 또 다른 실시예가 구비하는 것이 가능하다. 계속해서, 상기 신호 셀렉터는, 계조를 나타낸 제2영상신호전위를 상기 신호 선에 인가하고, 상기 신호 샘플링용 트랜지스터는 상기 주사선을 통해 신호 샘플링용 트랜지스터의 게이트 전극에 공급된 또 다른 제어신호에 따라 온 해서 제2영상신호전위를 상기 신호 유지용량에 저장하는 제2 신호 기록처리를 행한다.
본 발명의 실시예들에 의하면, 급전선이 고전위이고 또한 신호 선이 기준전위일 때에, 발광소자를 발광 상태로부터 비발광 상태로 전환하는 소광 처리를 행한다.
그후, 상기 신호 샘플링용 트랜지스터를 오프로 하고 나서, 급전선을 고전위 로부터 저전위로 전환한다. 그래서, 신호 샘플링용 트랜지스터를 온 시키지 않고 소자 구동용 트랜지스터의 소스전극 전압을 소위 한계전압 보정 준비처리에서 하강시켜, 소자 구동용 트랜지스터의 게이트전극과 소스전극간 전압을 설정한다.
이 후, 급전선을 저전위로부터 다시 고전위로 전환한다. 그리고, 신호 선이 기준전위일 때에, 신호 샘플링용 트랜지스터를 온 해서 소자 구동용 트랜지스터의 게이트 전극의 전압을 갑자기 기준전위로 상승시켜서, 소자 구동 트랜지스터의 소스전극 전압을 신호 유지용량을 전기적으로 충전하는 처리에서 점차 상승시킨다. 그래서, 소자 구동용 트랜지스터의 게이트 전극과 소스전극간의 전압은, 소위 한계전압 보정처리에서 소자 구동용 트랜지스터의 한계전압을 향하는 방향으로 점점 감소된다.
이렇게, 소광 처리, 한계전압 보정 준비 처리 및 한계전압 보정처리를 순서적으로 행함으로써, 오동작을 방지해서 화소회로마다 확실하고 안정적으로 소자 구동용 트랜지스터의 한계 전압보정처리를 행할 수 있다. 특히, 한계전압 보정준비 처리에서는, 신호 샘플링용 트랜지스터를 온 하지 않고, 소자 구동용 트랜지스터의 소스전극 전압을 하강시킨다. 그래서, 오동작을 방지해서 화소회로마다 안정적으로 소자 구동용 트랜지스터의 한계 전압보정처리를 행할 수 있다.
이하, 도면을 참조해서 본 발명의 바람직한 실시예들을 상세하게 설명한다. 도 1은 본 발명의 제1실시예에 따른 표시장치의 전체 구성을 나타내는 블록도다. 도 1에 나타나 있는 바와 같이, 본 표시장치는, 화소 어레이부(1)와 이것을 구동하 는 구동부(3,4,5)로 이루어진다. 화소회로(2)의 매트릭스와 같은 화소 어레이부(1)는, 매트릭스의 열들 중 하나로서 각각 배치된 신호 선ＳＬ과, 매트릭스의 행들 중 하나로서 각각 배치된 주사선ＷＳ와, 화소회로(2) 자신들에다가 주사선ＷＳ에 평행한 급전선ＤＳ을 갖는다. 각 화소회로(2)는, 신호 선ＳＬ 중 하나와 주사선ＷＳ 중 하나의 교차부분에 배치된다. 상기 구동부(4)는, 주사선ＷＳ에 순차로 제어신호를 공급해서 화소회로(2)를 행단위로 여러 행 순차 주사하는 라이트 스캐너라고도 하는 제어용 스캐너이다. 상기 구동부(5)는, 급전선ＤＳ에 전원전압을 순차로 공급하여 화소회로(2)의 라이트 스캐너(4)의 여러 행 순차 주사에 맞춰서 여러 행 순차 주사를 행하는 드라이브 스캐너라고도 하는 전원 스캐너이다. 드라이버 스캐너(5)는, 고전위Vcc를 저전위Vss로 또 이와는 반대로 전원전압을 전환한다. 상기 구동부(3)는, 신호 선ＳＬ에 입력신호를 순차로 공급하여서 열단위로 화소회로(2)의 여러 행 순차 주사에 맞춘 여러 열(column-after-column) 순차 주사를 실행하는 수평 셀렉터라고도 하는 신호 셀렉터이다. 이 수평 셀렉터(3)는, 영상신호(또는 계조)를 나타내는 전위Vsig로부터 기준전위Vofs로 또 이와는 반대로 그 신호를 전환한다. 이때, 라이트 스캐너(4)는 외부 소스에서 수신된 클록 신호ＷＳｃｋ에 따라 동작해 외부 소스에서 공급된 스타트 펄스ＷＳｓｐ를 순차로 수신한다. 클록 신호ＷＳｃｋ와 스타트 펄스ＷＳｓｐ를 수신함으로써, 라이트 스캐너(4)는 주사선ＷＳ에 순차로 제어신호를 공급한다. 마찬가지로, 드라이브 스캐너(5)는 외부 소스로부터 수신된 클록 신호ＤＳｃｋ에 따라 동작한다. 또한, 드라이브 스캐너(5)는, 외부 소스에서 공급된 스타트 펄스ＤＳｓｐ를 순차로 수신한다. 클록 신호ＤＳｃｋ와 스타트 펄스 ＤＳｓｐ를 수신함으로써, 드라이브 스캐너(5)는, 급전선ＤＳ에 순차로 공급된 전원전압을 전환한다.
도 2는, 도 1의 블록도에 나타낸 표시장치의 화소회로(2)의 구체적인 구성을 나타내는 회로도다. 도 2에 나타나 있는 바와 같이, 본 화소회로(2)는, 다이오드형이라고도 하는 2단자형의 발광소자ＥＬ과, N채널형의 신호 샘플링용 트랜지스터T1과, N채널형의 소자 구동용 트랜지스터T2과, 박막 타입의 신호 신호 유지용량C1으로 구성되어 있다. 화소회로(2)의 발광소자EL의 대표적인 예로는, 유기EL(일렉트로루미네슨스) 발광소자가 있다. 신호 샘플링용 트랜지스터T1의 게이트전극은 제어 단자로서 사용되고 상기 신호 샘플링용 트랜지스터T1의 2개의 전류단자는 각각 소스전극 및 드레인전극의 역할을 한다. 신호 샘플링용 트랜지스터T1의 게이트전극은 이 주사선ＷＳ에 접속된다. 신호 샘플링용 트랜지스터T1의 2개의 전류단자 중 한쪽은 신호 선ＳＬ에 접속하고, 다른 쪽은 소자 구동용 트랜지스터T2의 게이트전극G에 접속하고 있다.
신호 샘플링용 트랜지스터T1과 마찬가지로, 소자 구동용 트랜지스터T2의 게이트전극도 제어단자의 역할을 하고, 소자 구동용 트랜지스터T2의 2개의 전류단자는 각각 소스전극 및 드레인전극의 역할을 한다. 소자 구동용 트랜지스터T2의 2개의 전류단자 중 한쪽은 발광소자ＥＬ에 접속하고, 다른 쪽은 급전선ＤＳ에 접속하고 있다. 보다 구체적으로는, 본 발명의 실시예들에서는 소자 구동용 트랜지스터T2가 N채널형이다. 소자 구동용 트랜지스터T2의 드레인전극은 급전선ＤＳ에 접속하고, 소자 구동용 트랜지스터T2의 소스전극Ｓ은 발광소자ＥＬ의 애노드에 접속하고 있다. 발광소자ＥＬ의 캐소드전극은 일정한 캐소드 전위Ｖｃａｔ에 고정되어 있다. 신호 유지용량C1은 소자 구동용 트랜지스터T2의 소스전극S와 게이트전극G과의 사이에 접속하고 있다. 상기 구성에서, 화소회로(2)에 대하여, 라이트 스캐너(4)라고도 하는 제어용 스캐너(4)는, 주사선ＷＳ에 순차로 제어신호를 공급하여서 행단위로 여러 행 순차 주사 동작을 실행한다. 라이트 스캐너(4)는, 고전위(또는 펄스 톱(top))로부터 저전위(또는 펄스 보텀(bottom)) 또는 이와는 반대로 제어신호를 전환한다. 드라이브 스캐너(5)라고도 하는 전원 스캐너(5)는, 급전선ＤＳ에 전원전압을 순차로 공급하여 행단위로 화소회로(2)의 라이트 스캐너(4)의 여러 행 순차 주사에 대해 조정된 여러 행 순차 주사를 행한다. 드라이브 스캐너(5)는, 그 전원전압을 고전위Ｖｃｃ에서 저전위Ｖｓｓ로 또 이와 반대로 전환한다. 수평 셀렉터(3)라고도 하는 신호 셀렉터(3)는, 신호 선ＳＬ에 입력신호를 순차로 공급하여 열단위로 화소회로(2)의 여러 행 순차 주사동작에 대해 조정된 여러 열 순차 주사를 한다. 수평 셀렉터(3)는, 영상신호(또는 계조)가 되는 신호전위Ｖｓｉｇ로부터 기준전위Ｖｏｆｓ로 또 이와 반대로 그 신호를 전환한다.
상기 구성에 있어서, 먼저, 급전선ＤＳ가 고전위Ｖｃｃ이며 또한 신호 선ＳＬ이 기준전위Ｖｏｆｓ인 후에, 신호 샘플링용 트랜지스터T1이 제어신호에 따라 온 함으로써 발광소자ＥＬ을 발광 상태로부터 비발광 상태로 전환하는 소광 처리를 행한다. 이후, 신호 샘플링용 트랜지스터T1은 상기 제어신호에 따라 오프로 되고나서, 급전선ＤＳ는 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 전환된다. 급전선ＤＳ가 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 전환한 후 신호 샘플링용 트랜지스터T1을 온 하 지 않고, 소자 구동용 트랜지스터T2의 소스전극S의 전압Vs를 소위 한계전압 보정준비 처리에서 하강시켜, 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 전압Ｖｇｓ를 소자 구동용 트랜지스터T2의 한계 전압Ｖｔｈ보다 큰 전압으로 세트한다. 이어서, 급전선ＤＳ를 저전위Ｖｓｓ로부터 고전위Ｖｃｃ로 다시 전환한다. 그리고, 신호 선ＳＬ이 기준전위Ｖｏｆｓ일 때, 신호 샘플링용 트랜지스터T1이 제어신호에 따라 온 해서 소자 구동용 트랜지스터T2의 게이트 전극 전압Vg를 기준전위Ｖｏｆｓ까지 급상승시켜, 소자 구동용 트랜지스터T2의 소스전극Ｓ의 전압Vs를 신호 유지용량C1을 전기적으로 충전하는 처리에서 점점 상승시킨다. 그래서, 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 전압Ｖｇｓ는, 소위 한계 전압Ｖｔｈ를 향하도록 소위 한계전압 보정준비 처리에서 점점 감소된다.
본 발명의 실시예에서 제공된 구동방법에 의하면, 우선, 급전선ＤＳ가 고전위Ｖｃｃ이고 또한 신호 선ＳＬ이 기준전위Ｖｏｆｓ인 후에, 발광소자ＥＬ을 발광 상태로부터 비발광 상태로 전환하는 소광 처리를 행한다.
그 후, 신호 샘플링용 트랜지스터T1은 상기 제어신호에 따라 오프로 되고나서, 급전선ＤＳ는 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 전환된다. 급전선ＤＳ가 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 전환한 후 신호 샘플링용 트랜지스터T1을 온 하지 않고, 소자 구동용 트랜지스터T2의 소스전극S의 전압Vs를 소위 한계전압 보정준비 처리에서 하강시켜, 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 전압Ｖｇｓ를 소자 구동용 트랜지스터T2의 한계 전압Ｖｔｈ보다 큰 전압으로 세트한다. 이어서, 급전선ＤＳ를 저전위Ｖｓｓ로부터 고전위Ｖｃｃ로 다시 전환한다. 그리고, 신호 선ＳＬ이 기준전위Ｖｏｆｓ일 때, 신호 샘플링용 트랜지스터T1이 온 해서 소자 구동용 트랜지스터T2의 게이트 전극 전압Vg를 기준전위Ｖｏｆｓ까지 급상승시켜, 소자 구동용 트랜지스터T2의 소스전극Ｓ의 전압Vs를 신호 유지용량C1을 전기적으로 충전하는 처리에서 점점 상승시킨다. 그래서, 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 전압Ｖｇｓ는, 소위 한계 전압Ｖｔｈ를 향하도록 소위 한계전압 보정준비 처리에서 점점 감소된다. 상술한 것처럼, 소광 처리, 한계전압 보정준비 처리 및 한계전압 보정처리를 순서적으로 행함으로써, 오동작을 방지해서 화소회로마다 확실하고 안정적으로 소자 구동용 트랜지스터T2의 한계 전압보정처리를 행할 수 있다. 특히, 한계전압 보정준비 처리에서는, 신호 샘플링용 트랜지스터T1을 온 하지 않고, 소자 구동용 트랜지스터T2의 소스전극S 전압Vs을 하강시킨다. 그래서, 오동작을 방지해서 화소회로(2)마다 안정적으로 소자 구동용 트랜지스터T2의 한계 전압보정처리를 행할 수 있다.
도 3은, 화소회로(2) 구동방법으로서 도 2의 회로도를 참조하여 상기 설명된 구동방법에 관련된 각 신호의 타이밍 차트를 도시한 타이밍도다. 이 타이밍 차트의 수평축은 시간의 경과를 나타낸다. 3개의 톱 시간 차트는 주사선ＷＳ의 전위변화, 급전선ＤＳ의 전위변화, 신호 선ＳＬ의 전위변화를 의미한다. 주사선ＷＳ의 전위변화는 신호 샘플링용 트랜지스터T1을 전환하는 제어신호의 변화이고, 급전선ＤＳ의 전위변화는 전원전압을 저전위Ｖｓｓ로부터 고전위Ｖｃｃ로 또 이와는 반대로의 변화이다. 신호 선ＳＬ의 전위변화는 입력 신호의 영상신호전위Ｖｓｉｇ로부터 기준전위Ｖｏｆｓ로 또 이와 반대로의 변화이다. 이 2개의 보텀 시간 차트는, 각각 화 소회로(2)의 게이트전극G의 게이트전위Vg의 변화와, 화소회로(2)의 소스전극S의 소스전위Vs의 변화를 나타낸다. 화소회로(2)의 게이트전극G의 게이트전위Vg와 화소회로(2)의 소스전극S의 소스전위Vs간의 차이를, 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간의 게이트-소스전압Ｖｇｓ라고 한다.
이 타이밍 차트의 수평축은, 화소회로(2)가 동작 시퀀스를 실행하는 기간(1)∼(11)을 포함한다. 발광 기간(1)에서, 화소회로(2)는, 화소회로(2)의 발광소자EL로부터 발광하는 상태인 발광 상태에 있다. 비발광 기간(2)이 되면, 화소회로(2)는 화소회로(2)의 발광소자EL로부터 발광하지 않는 상태인 비발광 상태에 있다. 계속해서, 준비 기간(3)∼(5)에서는, 화소회로(2)는 이전에 설명된 상기 한계전압 보정처리에 대한 준비로서 이전에 설명된 한계전압 보정준비 처리를 행한다. 이어서, 한계전압 보정기간(6)에서, 화소회로(2)는 실제의 한계 전압보정처리를 행한다. 상기 전형적인 시간도에는, 신호기록기간(9) 앞에 3개의 한계전압 보정기간(6)과, 임의의 2개의 연속적인 한계전압 보정기간(6) 사이에 대기 기간(8)이 있다. 즉, 신호기록기간(9) 앞에서, 3회 한계 전압보정처리를 행한다. 그래서, 한계 전압보정처리의 실행을 종료한다. 신호기록기간(9)에서, 영상신호전위Vsig의 전위가 신호 유지용량C1에 저장되고, 신호 샘플링용 트랜지스터T1의 이동도 보정처리도 행해진다. 그 후, 화소회로(2)는 비발광 상태로부터 발광 상태로 천이하여서 다른 발광 기간(11)을 시작한다.
지금까지 도 3의 타이밍도를 참조하여 설명한 실시예에서는, 상술한 것처럼, 한계전압 보정기간(6)은 3회로 나누고 있어, 시분할적으로 한계 전압보정처리를 행 하고 있다. 2개의 연속적인 한계전압 보정기간(6) 사이에는 대기 기간(8)이 삽입되어 있다. 이렇게 동일한 복수의 서로 다른 한계전압 보정기간(6)을 분할해서 한계전압 보정처리를 여러번 반복하는 것에 의해, 소자 구동용 트랜지스터T2의 한계전압Ｖｔｈ와 같은 크기의 전압을 신호 유지용량C1에 저장한다. 그렇지만, 본 발명의 구현은 이 구동 방법에 결코 한정되지 않는다. 예를 들면, 상기 한계전압 보정처리는, 하나의 한계전압 보정기간(6)에 1회 행하는 것도 가능하다.
이 후, 화소회로(2)는, 신호기록처리와 이동도 보정처리에 할당된 기간(9)에 들어간다. 이 기간(9)에서, 입력신호의 영상신호전위Ｖｓｉｇ가 소자 구동용 트랜지스터T2의 한계전압Ｖｔｈ와 같은 크기로 신호 유지용량C1에 이미 저장된 전압에 더해지는 신호기록 처리에서의 신호 유지용량C1에 저장된다. 이와 동시에, 이동도 보정용 처리에서, 이동도 보정용 처리의 전압ΔV은 신호 유지용량C1에 저장된 전압으로부터 감산된다. 신호기록처리와 이동도 보정처리에 할당된 기간(9)에서는, 신호 선ＳＬ이 영상신호전위Ｖｓｉｇ로 유지한 후, 신호 샘플링용 트랜지스터T1을 도통상태로 할 필요가 있다. 이 후, 화소회로(2)는, 영상신호전위Ｖｓｉｇ의 크기에 의해 결정된 휘도에서 발광소자EL이 발광하고 있는 발광 기간(11)에 들어간다. 영상신호전위Ｖｓｉｇ는, 소자 구동용 트랜지스터T2의 한계 전압Ｖｔｈ와 이동도 보정용처리의 전압ΔV로 조정된다. 이 때문에, 발광소자ＥＬ의 발광 휘도는 소자 구동용 트랜지스터T2의 한계 전압Ｖｔｈ의 변동과 소자 구동용 트랜지스터T2의 이동도μ의 변동의 영향을 받는 일은 없다. 이때, 발광 기간(11)의 최초에, 부트스트랩 동작이 행해진다. 부트스트랩 동작에서, 소자 구동용 트랜지스터T2의 게이트전극G 과 소스전극Ｓ간 게이트-소스전압Ｖｇｓ를 일정하게 유지한 채, 소자 구동용 트랜지스터T2의 게이트전극G의 전위와 소자 구동용 트랜지스터T2의 소스전극S의 전위가 상승한다.
다음에, 도 4a 내지 도 4k의 회로도를 참조하여, 도 2의 회로도에 나타낸 화소회로(2)의 동작을 상세하게 설명한다. 우선, 발광소자ＥＬ의 발광 기간(1)은 도 4a의 회로도와 같이 급전선DS를 고전위Ｖｃｃ로 설정하고, 신호 샘플링용 트랜지스터T1이 오프한 상태다. 그때 소자 구동용 트랜지스터T2가 포화 영역에서 동작하도록 설정되어 있기 때문에, 구동전류로서 소자 구동용 트랜지스터T2로 발광소자ＥＬ에 흐르는 드레인-소스전류Ｉｄｓ는, 식(1)로 나타낸 트랜지스터 특성식에 따라 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스전압Ｖｇｓ에 의해 결정된 크기를 갖는다.
다음에, 발광기간(1)과 비발광 기간(2) 사이의 경계에 있어서, 신호 선SL 전위가 기준전위Ｖｏｆｓ로 설정된 후 신호 샘플링용 트랜지스터T1을 온할 때 발광 상태로부터 비발광 상태로의 천이가 일어난다. 신호 선SL 전위가 기준전위Ｖｏｆｓ로 설정된 후 신호 샘플링용 트랜지스터T1을 온할 때, 도 4b의 회로도에 도시된 것과 같은 소자 구동용 트랜지스터T2의 게이트전극G에 기준전위Ｖｏｆｓ를 공급한다. 이에 따라, 소자 구동용 트랜지스터T2의 게이트전극 소스전극간 게이트-소스전압Ｖｇｓ은 소자 구동용 트랜지스터T2의 한계 전압Vth이하가 되어, 발광소자ＥＬ에 드레인-소스전류Ｉｄｓ가 흐르지 않게 된다. 이 때문에, 발광소자ＥＬ은 소광한다. 그 때, 발광소자ＥＬ에 걸리는 전압은, 발광소자ＥＬ의 한계 전압이 된다. 그래서, 발광소자ＥＬ의 애노드 전위 Vel은, 합(Ｖｃａｔ+Ｖｔｈｅｌ)이 되고, 여기서 참조표시 Ｖｃａｔ는 발광소자ＥＬ의 캐소드전극의 전압을 나타내고, 참조표시Ｖｔｈｅｌ은 발광소자ＥＬ의 한계전압을 나타낸다.
일정 시간 경과 후, 준비 기간(3)을 시작하기 위해서, 전원전압을 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 변화시킨다. 이러한 기간에서, 전원측이 소자 구동용 트랜지스터T2의 소스전극이 되고, 도 4c의 회로도와 같이 소자 구동용 트랜지스터T2에 의해 발광소자ＥＬ의 애노드전극으로부터 급전선DS에 전류가 흐른다. 이에 따라 발광소자ＥＬ의 애노드전극의 전압Vel은 시간의 경과에 따라 저하해간다. 이 때, 신호 샘플링용 트랜지스터T1이 오프하고 있으므로, 소자 구동용 트랜지스터T2의 게이트전극G의 전압Vg도 발광소자ＥＬ의 애노드 전압Vel과 같은 방식으로 저하한다. 그래서, 도 4c의 회로도에 도시된 게이트-소스전압Vgs는 시간의 경과에 따라 저하해간다. 도 4c의 회로도에 도시된 것처럼, 게이트-소스전압Vgs는 소자 구동용 트랜지스터T2의 게이트전극G과 급전선DS간의 전위이다.
소자 구동용 트랜지스터T2가 포화 영역에서 동작한다면, 즉, (Ｖｇｓ-Ｖｔｈ)d≤Ｖｄｓ라면, 도 4d에 나타나 있는 바와 같이 소자 구동용 트랜지스터T2의 게이트전극G의 전압Vg는 시간이 흐르면 합(Ｖｓｓ+Ｖｔｈｄ)이 되고, 기간(4)가 시작된다. 이 관계에서, 참조표시 Ｖｔｈｄ는 소자 구동용 트랜지스터T2의 게이트전극G와 급전선DS 사이의 한계 전압이다.
준비 기간(5)을 시작하기 위해서 구동전압을 다시 저전위Vss로부터 고전위Ｖｃｃ로 변화된다. 이 때, 소자 구동용 트랜지스터T2의 게이트전극G에 커플링량ΔV 를 공급하고, 전압 Ｖｘ는 발광소자ＥＬ의 애노드 전극에 나타난다. 급전선DS에 공급된 구동전압을 다시 저전위Vss로부터 고전위Ｖｃｃ로 변화함으로써, 소자 구동용 트랜지스터T2의 소스전극S는 발광소자ＥＬ의 애노드전극에 접속된 전류 단자이다. 준비기간(5)에서, 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스전압Ｖｇｓ은, 급전선DS로부터 발광소자ＥＬ의 애노드전극에 흐르는 드레인-소스전류Ｉｄｓ의 크기를 소자 구동용 트랜지스터T2에 의해 결정한다. 그렇지만, 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스전압Ｖｇｓ의 크기가 소자 구동용 트랜지스터T2의 한계 전압보다도 작으면, 소자 구동용 트랜지스터T2의 게이트전극G의 전위Vg와 자 구동용 트랜지스터T2의 소스전극S의 전위Vs는 준비기간(5)에 거의 증가하지 않는다.
한계전압 보정기간(6)을 시작하기 위해서 신호 선SL에 공급된 입력신호가 기준전위Ｖｏｆｓ로 설정된 후, 상기 신호 샘플링용 트랜지스터T1은 도 4f의 회로도에 도시된 것과 같이 온 한다. 이에 따라, 소자 구동용 트랜지스터T2의 게이트전극G에 신호 샘플링용 트랜지스터T1에 의해 기준전위Vｏｆｓ가 공급된다. 소자 구동용 트랜지스터T2의 게이트전극G의 전압의 변화의 분수g는, 소자 구동용 트랜지스터T2의 소스전극S에 인가된다. 이 분수g는, 이 신호 유지용량C1, 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간의 기생 용량Ｃｇｓ, 발광소자ＥＬ의 애노드전극과 캐소드전극 사이에 존재하는 기생 용량Ｃｅｌ의 용량으로 결정된다. 보다 상세하게는, 그 분수g의 값은 다음과 같이 나타낸 식(2)로 표시된다:
Figure 112009033208481-pat00001
한계전압 보정기간(6)동안에 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스 전압Ｖｇｓ가 소자 구동용 트랜지스터T2의 한계 전압Ｖｔｈ보다 크면, 도 4f의 회로도에 나타나 있는 바와 같이 급전선DS로부터 소자 구동용 트랜지스터T2로 전류가 흐른다. 바꾸어 말하면, 한계전압 보정기간(6)동안에 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스 전압Ｖｇｓ가 소자 구동용 트랜지스터T2의 한계 전압Ｖｔｈ보다 큰 값으로 저전위Vss와 기준전위Ｖｏｆｓ를 신중하게 설정할 필요가 있다. 상기한 바와 같이, 발광소자ＥＬ의 등가회로는 다이오드와, 병렬로 서로 연결된 기생용량Cel을 구비한다. 그래서, 급전선DS로부터 소자 구동용 트랜지스터T2에 흐르는 전류는, 관계 Ｖｅｌ≤(Ｖｃａｔ+Ｖｔｈｅｌ)를 만족하는 한 발광소자ＥＬ에 진행되지 않고 발광소자EL를 통해 흐르는 리크 전류의 크기는 급전선DS으로부터 소자 구동용 트랜지스터T2에 흐르는 전류의 크기보다 상당히 작다. 이 때문에, 급전선DS으로부터 소자 구동용 트랜지스터T2에 흐르는 전류는, 그 등가회로의 신호 유지용량 C1과 기생용량Ｃｅｌ을 전기적으로 충전하는데 사용된다. 이와 같이 하여, 한계전압 보정기간(6)동안에, 발광소자ＥＬ의 애노드 전극에 인가된 전압Ｖｅｌ은 도 4g의 곡선으로 나타낸 것처럼 점점 상승한다.
한계전압 보정기간(6)의 기간은, 기준전위Ｖｏｆｓ로부터 영상신호전위Ｖｓｉｇ로 신호 선SL에 공급된 입력신호를 변화하기 전에 신호 샘플링용 트랜지스터T1을 오프할 때 대기기간(8)를 시작하기 위해 종료된다. 한계전압 보정기간(6)이 종 료되면, 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스 전압은 소자 구동용 트랜지스터T2의 한계전압Ｖｔｈ보다도 크다. 이에 따라, 도 4h의 회로도와 같이 드레인-소스 전류Ids는 소자 구동용 트랜지스터T2를 통해 흐르고, 소자 구동용 트랜지스터T2의 게이트전극과 소스전극의 양쪽 전위는 상승한다. 그렇지만, 한계전압 보정기간(6)과 마찬가지로, 발광소자ＥＬ에는 역바이어스가 걸려 있어 발광소자ＥＬ이 발광하지 않는다.
대기기간(8)을 종료하고서, 영상신호전위Ｖｓｉｇ로부터 기준전위Ｖｏｆｓ로 신호 선SL에 공급된 입력신호를 변화한 후에 신호 샘플링용 트랜지스터T1을 온할 때 다시 중지된 한계전압 보정기간(6)을 재개한다. 한계전압 보정기간(6)과 한계전압 보정기간(6) 바로 뒤에 지연시키는 대기기간(8)은, 이렇게 되풀이하여서 마지막 한계전압 보정기간(6)의 끝에서 소자 구동용 트랜지스터T2의 한계전압Ｖｔｈ까지 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간의 게이트-소스전압Vgs를 감소시킨다. 이때, Ｖｅｌ=Ｖｏｆｓ-Ｖｔｈ≤(Ｖｃａｔ+Ｖｔｈｅｌ)의 관계를 만족한다.
상기 신호 샘플링용 트랜지스터T1을 오프하여서 마지막 한계전압 보정기간(6)도 종료한다. 이에 따라, 신호 선SL에 공급된 입력신호가 기준전위Ｖｏｆｓ로부터 영상신호전위Ｖｓｉｇ로 변화된 후, 도 4i에 도시된 상태로 화소회로(2)를 설정한 상기 기록기간(9)을 시작하기 위해 신호 샘플링용 트랜지스터T1을 다시 오프한다. 상술한 것처럼, 영상신호전위Ｖｓｉｇ는, 계조를 나타낸 전압이다. 신호 샘플링용 트랜지스터T1을 온 하고 있기 때문에, 영상신호전위Ｖｓｉｇ는, 소자 구동 용 트랜지스터T2의 게이트전극G에 공급되고 전류는 급전선DS로부터 소자 구동용 트랜지스터T2에 드레인-소스전류Ids로서 흐른다. 그렇지만, 상기 관계 Vs≤(Ｖｃａｔ+Ｖｔｈｅｌ)를 만족하기 때문에, 드레인-소스전류Ids는, 발광소자ＥＬ를 흐르는 리크 전류의 크기가 급전선DS로부터 소자 구동용 트랜지스터T2에 흐르는 전류보다도 상당히 작으면 신호 유지용량C1과 발광소자ＥL의 애노드전극과 캐소드 전극 사이에 존재하는 기생용량Cel을 전기적으로 충전하는데도 사용된다. 신호 기록기간(9)이 시작되면, 소자 구동용 트랜지스터T2의 한계전압 보정처리는 완료한다. 이 때문에, 소자 구동용 트랜지스터T2에 흐르는 드레인-소스전류Ids는 소자 구동용 트랜지스터T2의 이동도μ를 반영한다. 보다 구체적으로, 이동도의 값이 클수록, 드레인-소스전류Ids의 크기가 커져서, 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs가 상승하는 속도도 빠르다. 반대로, 이동도의 값이 작을수록, 드레인-소스전류Ids의 크기가 작아져서, 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs가 도 4j에 도시된 것처럼 상승하는 속도도 늦어진다. 도 4j는, 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs가 소자 구동용 트랜지스터T2의 이동도의 상이한 값에 대해 시간의 경과에 따라 어떻게 상승하는지를 나타내는 2개의 곡선을 도시한 도면이다. 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스전압Vgs에서 이동도의 값을 반영하므로, Vgs는 이동도의 변동에 완전히 의존하지 않는 레벨까지 저하된다.
신호기록기간(9)은, 신호 샘플링용 트랜지스터T1가 오프할 때 종료된다. 그 발광 기간(11)에서, 발광소자ＥＬ을 구동하여 도 4k의 회로도에 도시된 발광상태에 서 발광하기 위한 구동전류로서 드레인-소스전류Ｉｄｓ’가 발광소자ＥＬ에 흐르고 있다. 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스전압Vgs가 일정한 크기로 유지되므로, 발광소자ＥＬ의 발광 휘도도 고정된다.
긴 시간 경과에 일어나는 에이징 현상으로 인해, 화소회로(2)에서의 발광소자ＥＬ의 I-V특성은 바람직하지 않게 변화한다. 그래서, 도 4k의 회로도에 도시된 B점의 전위도 변화된다. 그렇지만, 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스 전압Vgs가 일정한 크기로 유지되어 있으므로, 발광소자ＥＬ에 흐르는 전류, 발광소자ＥＬ를 구동하는 구동전류도 고정된 크기로 있다. 이에 따라서, 화소회로(2)에 이용된 발광소자ＥＬ의 Ｉ-V특성이 변화해도, 드레인-소스전류Ｉｄｓ는 고정된 크기로 유지되어서, 발광소자ＥＬ의 발광휘도가 변화되는 일은 없다.
도 5는 도 2의 회로도에 나타낸 화소회로(2)에서 실행된 동작에서 생성된 각 신호의 타이밍 차트를 도시한 타이밍도이다. 그렇지만, 타이밍 차트를 도시한 타이밍도는, 본 발명에 따른 화소회로(2)의 동작 시퀀스에 대한 타이밍도와 비교되는 전형적인 참고일 뿐이다. 아래의 설명의 이해를 쉽게 하기 위해서, 도 5의 타이밍도는, 도 3의 타이밍도와 같은 참조표시를 이용한다. 도 5의 타이밍도의 수평축은, 화소회로(2)의 동작의 천이에 대응한 기간 (1)∼(7)을 나타낸다. 기간(1)은 발광 기간, 기간(2)는 비발광 기간, 기간(3) 및 (4)는 준비 기간, 각 기간(5)는 한계전압 보정기간, 각 기간(5a)는 대기 기간, 상기 기간(6)은 신호기록기간이고, 상기 기간(7)은 다른 발광기간이다.
다음에, 도 6a∼도 6g의 회로도를 참조하여, 도 5의 회로도에 나타낸 기간 (1)∼(7)동안에 실행된 동작을 간결하게 설명한다. 우선, 도 6a의 회로도에 나타나 있는 바와 같이 발광 기간(1)에서는, 전원전압이 고전위Ｖｃｃ로 유지되고, 신호 샘플링용 트랜지스터T1은 오프로 유지된다. 이 때 소자 구동용 트랜지스터T2가 포화 영역에서 동작하도록 설정되어 있기 때문에, 소자 구동용 트랜지스터T2로부터 발광소자ＥＬ에 흐르는 구동전류인 드레인-소스전류Ｉｄｓ는 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간의 게이트-소스전압Ｖｇｓ에 따라, 식(1)로 나타낸 전술한 트랜지스터 특성식에 따라 결정된 크기를 갖는다.
도 6b에 나타나 있는 바와 같이 전원전압이 고전위Vcc로부터 저전위Vss로 변화되면, 발광기간(1)으로부터 그 준비기간(3) 앞에 선행하는 소광 기간(3)으로 천이한다. 저전위Ｖｓｓ는 발광소자ＥＬ의 한계 전압Ｖｔｈｅｌ과 캐소드 전압Ｖｃａｔ의 합보다도 작은 크기로 설정되어 있다. 즉, 관계Ｖｓｓ <(Ｖｔｈｅｌ+Ｖｃａｔ)를 만족하면, 발광소자ＥＬ은 소광한다. 그 소광 기간(2)에서, 소자 구동용 트랜지스터T2의 소스전극S는, 급전선DS에 접속된 전류단자이고, 발광소자EL의 애노드전극으로부터 도 6b의 회로도에 도시된 것과 같이 소자 구동용 트랜지스터T2에 의해 급전선DS에 전류를 흘려 상기 신호 유지용량C1에 축적된 전하를 저전위Vss로 방전한다.
영상신호전위Vsig로부터 기준전위Vofs로 신호 선SL의 입력신호가 변화함으로써, 소광 기간(2)으로부터 준비기간(3)으로 천이한다. 이어서, 신호 샘플링용 트랜지스터T1이 온 하여, 그 준비기간(3)으로부터 준비 기간(4)로 천이한다. 그 준비 기간(3)으로부터 준비 기간(4)로 천이에서, 기준전위Ｖｏｆｓ는, 소자 구동용 트랜지스터T2의 게이트전극G에 공급된다. 그래서, 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs와 소자 구동용 트랜지스터T2의 게이트전극G의 게이트 전위Vg는 초기화되고, 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스전압Ｖｇｓ는 차이(Ｖｏｆｓ-Ｖｓｓ)로 초기화된다. 기준전위Vofs와 저전위Vss의 크기를 설정하여, 그 차이(Ｖｏｆｓ-Ｖｓｓ)는 소자 구동용 트랜지스터T2의 한계 전압Ｖｔｈ보다 크다. 소자 구동용 트랜지스터T2가 초기화됨으로써, 즉, 관계 Ｖｇｓ>Ｖｔｈ가 만족됨으로써, 한계전압 보정 준비처리가 완료한다.
도 6d에 나타나 있는 바와 같이 한계전압 보정기간(5)은, 급전선ＤＳ에 공급된 전원 전압이 저전위Vss로부터 고전위Ｖｃｃ로 다시 변화하는 경우 시작된다. 한계전압 보정상태에서, 전원전압으로서 설정된 고전위Ｖｃｃ에 의해, 드레인-소스전류Ids가 도 6d의 회로도에 도시된 것과 같이 소자 구동용 트랜지스터T2를 통해 흐를 수 있다. 도 6d의 회로도에 도시된 것과 같이 발광소자ＥＬ의 등가회로는, 다이오드Ｔｅｌ과 기생용량Ｃｅｌ이 병렬접속된다. 급전선DS으로부터 소자 구동용 트랜지스터T2에 흐르는 전류는, 애노드 전위Vel(즉, 소스전위Ｖｓｓ)이 관계 Vel≤(Ｖｃａｔ+Ｖｔｈｅｌ)를 만족하고 발광소자EL에 흐르는 리크 전류의 크기가 급전선DS으로부터 소자 구동용 트랜지스터T2에 흐르는 전류의 크기보다 훨씬 작으면 발광소자EL로 흐르지 않는다. 발광소자EL이 오프 상태에 있으므로, 급전선DS으로부터 소자 구동용 트랜지스터T2에 흐르는 전류는 대부분이 신호 유지용량C1과 등가회로의 기생용량Ｃｅｌ을 전기적으로 충전하는데 사용된다.
그래서, 한계전압 보정기간(5)에, 발광소자EL의 애노드전극에 인가된 전압Vel(즉, 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs)은 시간의 경과에 따라 점점 상승해간다. 그렇지만, 본 실시예에서는, 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs가 차이(Ｖｏｆｓ-Ｖｔｈ)에 달하기 전에, 1회째의 한계전압 보정기간(5)이 끝나서, 신호 샘플링용 트랜지스터T1이 오프하여, 한계전압 보정기간(5)으로부터 1회째의 대기 기간(5a)으로 천이한다. 도 6e는 이 대기 기간(5a)에 있어서의 화소회로(2)의 상태를 나타낸 회로도이다. 1회째의 대기 기간(5a)에서는, 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스전압Vｇｓ는 여전히 소자 구동용 트랜지스터T2의 한계전압Ｖｔｈ보다도 커서, 도 6e의 회로도에 나타내는 바와 같이 고전위Ｖｃｃ로 설정된 급전선DS로부터 신호 유지용량C1에 드레인-소스전류Ids가 흐르고 있다. 이와 같이, 한계전압 보정기간(5)에, 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs가 시간의 경과에 따라 점점 상승해간다. 그렇지만, 신호 샘플링용 트랜지스터T1이 오프이므로, 소자 구동용 트랜지스터T2의 게이트전극G는 부유상태라고도 하는 하이임피던스 상태에 있다. 그래서, 소자 구동용 트랜지스터T2의 게이트전극G의 게이트전위Vg도 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs와 연동되는 방식으로 시간의 경과에 따라 점점 상승해간다. 즉, 소자 구동용 트랜지스터T2의 게이트전극G의 게이트전위Vg와 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs 양쪽은, 1회째의 대기 기간(5a)에서 커플링 효과에 근거한 부트스트랩 동작에서 시간의 경과에 따라 점점 상승해간다. 이 때 발광소자ＥＬ에는 계속해서 역바이어스가 인가된다. 이 때문에, 발광소자ＥＬ이 발광하지 않는다.
도 5의 타이밍도에 도시된 것처럼 신호 선ＳＬ의 입력신호는, 기준전위 Vofs로부터 영상신호전위Vsig로(또는 영상신호전위Vsig로부터 기준전위 Vofs로) 1H의 간격으로 변화된다. 1회째의 대기 기간(5a)에, 신호 선ＳＬ의 입력신호는, 영상신호전위Vsig로부터 기준전위 Vofs로 변경된다. 그후, 신호 샘플링용 트랜지스터T1을 온 해서, 1회째의 대기 기간(5a)으로부터, 1회째의 한계전압 보정기간(5)에서 수행된 1회째의 한계전압 보정처리와 같은 방식으로 2회째의 한계전압 보정처리를 행하는 2회째의 한계전압 보정기간(5)으로 천이한다. 이어서, 2회째의 한계전압 보정기간(5)의 뒤에 2회째의 대기기간(5a)이 온다. 한계전압 보정기간(5)과 한계전압 보정기간(5) 바로 뒤에 지연되는 대기 기간(5a)을 여러 번 반복함으로써, 최종적으로 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스전압Vgs은 최종 한계전압 보정기간(5)의 끝에서 소자 구동용 트랜지스터T2의 한계전압Ｖｔｈ까지 감소된다. 이 때, 관계 Vs=Vel=Ｖｏｆｓ-Ｖｔｈ≤(Ｖｃａｔ+Ｖｔｈｅｌ)을 만족한다.
최종 한계전압 보정기간(5) 바로 뒤에 지연되는 최종 대기 기간(5a)에서, 신호 선ＳＬ의 입력신호는, 기준전위 Vofs로부터 영상신호전위Vsig로변화된다. 다음에, 도 6f에 나타나 있는 바와 같이 최종 대기 기간(5a)으로부터 신호기록처리와 이동도 보정처리에 할당된 기간(6)으로 천이하기 위해서 신호 샘플링용 트랜지스터T1은 온 한다. 상술한 것처럼, 영상신호전위Ｖｓｉｇ는 계조를 나타낸 전압의 전위이다. 신호 샘플링용 트랜지스터T1을 온 하고 있기 때문에, 영상신호전위Ｖｓｉｇ 는, 신호 샘플링용 트랜지스터T1에 의해 소자 구동용 트랜지스터T2의 게이트전극G에 공급된다. 급전선DS에 공급된 전원전압이 고전위Ｖｃｃ로 유지되어 있으므로, 드레인-소스전류Ids는 계속 급전선DS로부터 소자 구동용 트랜지스터T2에 흐르고 있다. 그렇지만, 급전선DS로부터 소자 구동용 트랜지스터T2에 흐르는 전류는, Vel≤(Ｖｃａｔ+Ｖｔｈｅｌ)을 만족하면 발광소자EL에 흐르지 않는다. 이 관계에서, 참조표시 Vel은 발광소자EL의 애노드전극에 인가된 전압을, Vcat는 발광소자EL의 캐소드전극에 인가된 캐소드전압을, Ｖｔｈｅｌ은 발광소자EL의 한계전압을 의미한다. 관계 Vel≤(Ｖｃａｔ+Ｖｔｈｅｌ)을 만족하기 때문에 발광소자EL이 오프이므로, 급전선DS로부터 소자 구동용 트랜지스터T2에 흐르는 전류는 대부분이 신호 유지용량C1과 등가회로의 기생용량Ｃｅｌ을 전기적으로 충전하는데 사용된다. 그래서, 상기 신호기록처리와 이동도 보정처리에 할당된 기간(6)에, 발광소자EL의 애노드전극에 인가된 전압Vel(즉, 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs)은 시간의 경과에 따라 점점 상승해간다. 그 기간(6)이 시작되면, 소자 구동용 트랜지스터T2의 한계전압 보정처리는 완료한다. 이 때문에, 소자 구동용 트랜지스터T2를 통해 흐르는 드레인-소스전류Ids는 소자 구동용 트랜지스터T2의 이동도μ를 반영한다. 구체적으로 말하면, 이동도μ의 값이 클수록, 드레인-소스전류Ids의 크기가 커서, 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs가 시간의 경과에 따라 상승하는 속도가 빠르거나 이동도 보정량ΔV도 크다. 반대로, 이동도μ의 값이 작을수록, 드레인-소스전류Ids의 크기가 작아서, 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs가 시간의 경과에 따라 상승하는 속도가 느리거나 이동도 보정량ΔV도 작다. 이동도μ의 값이 이동도 보정량ΔV에서 반영되므로, 소자 구동용 트랜지스터T2의 게이트-소스 전압Ｖｇｓ는, 기간(6)동안에 완전히 이동도μ의 변동에 독립적인 레벨로 저하한다.
신호기록처리와 이동도 보정처리에 할당된 기간(6)은, 소자 구동용 트랜지스터T2의 게이트-소스 전압Ｖｇｓ를 일정한 크기로 유지하기 위해서 신호 샘플링용 트랜지스터T1을 오프로 할 때 종료된다. 상기 신호기록기간(6)이 종료한 후에도, 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs는, 상기 관계 Vel>(Ｖｃａｔ+Ｖｔｈｅｌ)를 만족할 때까지, 즉 발광소자EL의 애노드전극의 애노드전압Vel의 크기가 발광소자EL의 캐소드전극의 캐소드전압Vcat와 발광소자EL의 한계전압Ｖｔｈｅｌ의 합보다 커질 때까지, 상승하고 있다. 상기 관계 Vel>(Ｖｃａｔ+Ｖｔｈｅｌ)를 만족함에 따라, 발광 기간(7)은 실제로 시작된다. 발광 기간(7)에서, 도 6g의 회로도에 도시된 발광상태에서 발광소자EL을 구동하여 발광하기 위해 구동전류로서 드레인-소스전류Ids'를 발광소자EL로 흘리고 있다. 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간의 게이트-소스전압Ｖｇｓ가 신호 유지용량C1의 커플링 효과에 의거한 부트스트랩 동작의 결과로서 일정값으로 유지되어 있으므로, 발광소자ＥＬ의 발광휘도도 고정된다. 따라서, 발광소자ＥＬ의 전류-전압특성이 에이징 현상으로 인해 열화하는 경우도, 발광상태에서 발광소자EL을 구동하여 발광하기 위해 구동전류로서 드레인-소스전류Ids'를 발광소자EL로 흘리는 크기는, 항상 일정한 값으로 유지되어 있어서, 발광소자ＥＬ의 발광휘도는 변화되는 일은 없다.
다음에, 도 7의 파형도를 참조하여, 전술한 참고예로 행해지는 1회째의 한계 전압 보정처리의 문제점을 설명한다. 도 7의 타이밍도에 도시된 것처럼, 1회째의 한계전압 보정처리 기간은, 급전선DS를 온(즉, 저전위Ｖｓｓ로부터 고전위Ｖｃｃ로 급전선DS에 공급된 전원전압을 변경)하여서 시작되고, 신호 샘플링용 트랜지스터T1을 오프하여서 종료되는 것으로 규정된다. 화소 어레이부(1)의 크기가 보다 커지고 표시 화면의 해상도가 보다 높아짐에 따라, 1수평기간(1H)이 짧아진다. 한계전압 보정기간이 1수평기간(1H)보다 더 짧기 때문에, 큰 크기의 화소 어레이부(1)와 고해상도의 상기 표시화면일 경우에, 급전선DS와 주사선WS에 일어나는 과도현상의 효과도 상대적으로 보다 커진다. 즉, 드라이브 스캐너(5)에 가까운 측의 급전선DS의 전원전압의 파형은 드라이브 스캐너(5)로부터 먼측의 급전선DS의 전원전압의 파형과 다르고, 라이트 스캐너(4)에 가까운 측의 주사선WS의 제어신호의 파형은 라이트 스캐너(4)로부터 먼측의 주사선WS의 제어신호의 파형과 달라서 도 7의 파형도에 도시된 것처럼 한계전압 보정기간이 달라진다. 도 7의 파형도에서, 라이트 스캐너(4)나 드라이브 스캐너(5)에 가까운 측을 제어 라인 입력측이라고 하고, 라이트 스캐너(4)나 드라이브 스캐너(5)로부터 먼측을 제어 라인 입력 반대측이라고 한다.
일반적으로, 한계전압 보정기간이 짧아지면, 한계전압 보정기간의 끝에서 소자 구동용 트랜지스터T2의 게이트-소스전압Ｖｇｓ가 커져버려서, 한계전압 보정기간 뒤에 바로 지연하는 대기 기간에 소자 구동용 트랜지스터T2에 흐르는 드레인-소스 전류Ids의 크기도 커져버린다. 결과적으로, 다음 한계전압 보정기간이 영상신호전위Ｖｇｓ로부터 기준전위Ｖｏｆｓ로 입력신호를 변경하여서 개시될 때, 소자 구동용 트랜지스터T2의 게이트-소스전압Ｖｇｓ는 소자 구동용 트랜지스터T2의 한계전 압Ｖｔｈ보다도 바람직하지 않게 작아진다. 그래서, 다음 한계전압 보정기간동안에 정상적으로 한계전압 보정처리를 행할 수 없어, 표시 화면에는 얼룩과 쉐이딩 등의 불량이 발생한다.
상기 문제점을 해결하기 위해서, 한계전압 보정처리 종료전에, 신호 선SL에 공급된 입력신호의 전위를 Ｖｏｆｓ로부터 Ｖｏｆｓ보다도 아주 낮은 상대적으로 저전위인 중간전위Ｖｉｎｉ로 변경하여, 2개의 연속적인 한계전압 보정기간 사이의 대기 기간동안에 소자 구동용 트랜지스터T2를 통해 드레인-소스 전류Ids가 흐르지 않도록 하는 구동방법이 있다.
그렇지만, 이 구동방법을 이용함으로써, 신호 선SL에 공급된 입력신호의 피크는 화이트신호와 중간전위Ｖｉｎｉ로 결정되어, 수평 셀렉터(3)가 고내압에 충분한 스캐너로서 설계되어야 한다. 그 결과, 제조비용이 올라버려, 그 구동방법은 비용 감소를 고려하는 경우 구현하는데 어렵다.
도 3의 타이밍도를 참조하여 상술한 것과 같은 본 발명의 실시예에서 제공하는 구동방법은, 전술한 참고예의 문제점을 해결한다. 상술한 것과 같은 실시예에서 제공된 구동방법에서는, 각 한계전압 보정기간이 신호 샘플링용 트랜지스터T1을 온으로 하여 시작하고 신호 샘플링용 트랜지스터T1을오프로 하여 종료한다. 그래서, 도 7의 파형도를 참조하여 상술한 참고예의 경우와 같이 급전선DS와 신호 샘플링용 트랜지스터T1에 접속된 주사선WS에 일어나는 과도현상의 효과로 인해 1회째의 한계전압 보정처리에 할당된 1회째의 한계전압 보정기간이 짧아지는 경우를 피하는 것이 가능하다. 즉, 정상적으로 한계전압 보정처리를 행할 수 있다. 그 결과, 얼룩과 쉐이딩 등의 불량이 표시화면에 발생하는 것을 막을 수 있어, 고화질을 얻을 수 있다.
또한, 본 발명의 실시예에서는, 신호 선SL에 공급된 입력신호의 피크는 화이트신호와 기준전위Ｖｏｆｓ에 의해 결정되어서, 수평 셀렉터(3)는 고내압에 충분한 스캐너로서 설계될 필요가 없다. 그 결과, 제조비용이 내려가, 그 구동방법은 비용 감소를 고려하는 경우도 구현하는데 어렵지 않다.
게다가, 본 발명의 실시예에서는, 급전선DS에 공급된 전원전압을 고전위Ｖｃｃ로 하고 신호 선SL에 공급된 입력신호를 기준전위Ｖｏｆｓ로 한 후 신호 샘플링용 트랜지스터T1을 온 함으로써 소광처리를 행한다. 이 때문에, 급전선DS에 공급된 전원전압을 저전위Ｖｓｓ로 유지하는 기간은, 발광 기간에 의하지 않아서, 발광소자ＥＬ에 역바이어스를 거는 기간이 보다 짧아진다. 따라서, 멸점 등의 점결함의 발생 수를 경감할 수 있다.
도 8은 본 발명에 따른 표시장치의 제2실시예를 나타내는 전체적인 블록도다. 아래의 설명을 이해를 쉽게 하기 위해서, 도 8에 나타낸 블록도에서는, 도 1의 블록도에 도시된 제1실시예의 각각의 대응부분과 같은 구성요소는 그 대응부분과 같은 참조표시 및 참조번호로 나타내어진다. 제2실시예가 제1실시예와 다른 점은, 제2실시예의 드라이브 스캐너(5)가 제1실시예의 것과 다른 구성을 갖는다. 도 8의 블록도에 도시된 제2실시예의 경우에, 복수의 인접한 급전선ＤＳ를 소정의 개수씩 결정해서 서로 묶어서 급전선의 그룹을 형성한다. 드라이브 스캐너(5)는, 같은 급전선 그룹에 관계하는 인접한 급전선에 공통하는 전원전압을, 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 또 이와 반대로, 교대로 전환하고, 그룹 단위로 순차적으로 전원전압의 위상을 이동시켜서 그 공통 전원전압을 급전선 그룹에 인가한다. 이렇게 하여, 상기 공통 전원전압은, 상기 그룹에 대해 결정된 동일한 위상으로 급전선 그룹에 공급되고, 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 또 이와 반대로 교대로 전환된다. 도 8의 블록도에 나타낸 제2실시예의 경우에, 2개의 인접한 급전선DS를 서로 묶어 급전선의 그룹을 형성한다. 드라이브 스캐너(5)는, 같은 급전선 그룹에 관계하는 인접한 급전선에 공통하는 전원전압을, 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 또 이와 반대로, 교대로 전환하고, 그룹 단위로 순차적으로 전원전압의 위상을 이동시켜서 그 공통 전원전압을 급전선 그룹에 인가한다. 이렇게 하여, 상기 공통 전원전압은, 상기 그룹에 대해 결정된 동일한 위상으로 급전선 그룹에 공급되고, 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 또 이와 반대로 교대로 전환된다. 그렇지만, 급전선의 그룹을 형성하기 위해 서로 묶여진 인접한 급전선DS의 수는, 2개로 한정되지 않는다. 일반적으로, 동일한 급전선 그룹에 관계하는 복수의 급전선ＤＳ(또는 복수의 스테이지)를 구동하는 타이밍을 급전선DS에 대해 공통화하고 있다.
드라이브 스캐너(5)는, 기본적으로 시프트 레지스터와 그 시프트 레지스터의 스테이지 중 하나에 접속된 출력 버퍼를 갖도록 구성되어 있다. 시프트 레지스터는, 외부 소스로부터 공급된 클록 신호ＤＳｃｋ에 따라 동작하고, 외부 소스로부터 공급된 스타트 펄스ＤＳｓｐ를 순차로 수신한다. 그 스타트 펄스ＤＳｓｐ를 수신함으로써, 시프트 레지스터는, 전원전압을 전환하는 제어신호를 발생한다. 그 시프트 레지스터의 스테이지에 대해 공급된 출력 버퍼는, 고전위Vcc로부터 저전위Vss로 또 이와 반대로 전환한 전원전압을 급전선ＤＳ에 출력한다. 본 실시예에서는, 동일한 급전선 그룹에 관계하는 복수의 급전선ＤＳ(또는 복수의 스테이지)를 구동하는 타이밍을 급전선DS에 대해 공통화하여, 시프트 레지스터의 스테이지에 대해 제공된 출력 버퍼를 상기 스테이지에 대응하는 동일한 급전선 그룹에 관계되는 급전선DS에 공용하고 있다. 이에 따라 출력 버퍼의 수를 삭감할 수 있다. 그렇지만, 각 출력버퍼가 전원전압을 동일한 급전선 그룹에 관계되는 복수의 급전선ＤＳ에 전원전압을 공급하므로, 상기 출력버퍼는, 큰 전류를 급전선DS에 공급하는 능력이 필요하다. 따라서, 출력 버퍼의 사이즈가 증가한다. 그렇지만, 그 출력 버퍼의 수는, 화소 어레이부(1)를 둘러싸는 구동부의 회로 사이즈의 축소화하도록 감소할 수 있다. 이 때문에, 제조비용 감소 및, 수율을 높일 수 있다. 예를 들면, 도 8의 블록도에 도시된 제2실시예에 따른 전형적인 구현일 경우에, 1개의 출력 버퍼를 동일한 급전선ＤＳ 그룹에 관계하는 2개의 인접한 급전선에 의해 공유된다. 그래서, 모든 출력 버퍼의 개수는, 제1실시예의 출력버퍼의 수의 절반이다. 동일한 급전선ＤＳ에서 공통 제어 타이밍을 공유하기 위해 서로 인접한 급전선을 묶는 경우, 제2실시예에서 이용된 모든 출력 버퍼의 개수는, 제1실시예의 출력버퍼의 수의 10분의 1(1/10)로 감소될 수 있다.
도 9는, 도 8의 블록도에 나타낸 제2실시예에서 실행된 동작 설명에 제공하는 설명적 타이밍 차트를 나타낸 타이밍도이다. 이 때, 이 타이밍도의 타이밍 차트는, 3개의 인접한 급전선을 서로 묶어 급전선 그룹을 형성하는 구성에 적용된 구동방법에 대한 타이밍 차트이다.
도 9의 타이밍도에 도시된 톱 타이밍 차트는, 1수평주사기간 1H 내에서 영상신호전위Vsig로부터 기준전위Vofs로 또 이와 반대로 변경하는 신호로서 상기 신호 선SL에 공급된 입력신호(또는 구동신호)의 타이밍 차트이다. 그 톱으로부터 두 번째의 타이밍 차트는, 고전위Vcc로부터 저전위Vss로 또 이와 반대로 변경하는 전압으로서 급전선DS에 공급된 전원전압의 타이밍 차트이다. 상기 톱으로부터 두 번째의 타이밍 차트는, 급전선 그룹에 관계되는 3개의 급전선DS에 공통한다. 도 9의 타이밍도일 경우에, 상기 톱으로부터 두 번째의 타이밍 차트는, 제1 내지 제3 매트릭스 행의 제1 내지 제3 스테이지에 각각 설치된 주사선WS와 연관된 3개의 급전선DS에 공통한다. 상기 톱으로부터 두 번째의 타이밍 차트 아래의 3개의 타이밍 차트는, 제1 내지 제3 스테이지에 설치된 주사선WS에 보이는 제어신호(또는 제어펄스)의 타이밍 차트이다. 마찬가지로, 3개의 보텀 타이밍 차트는, 제4 내지 제6 스테이지에 설치된 주사선WS에 보이는 제어신호(또는 제어펄스)의 타이밍 차트이다. 또한, 각 제어펄스는, 도 3의 타이밍도에 도시된 것과 같은 한계전압 보정처리를 시작한다. 제어펄스를 다음과 같이 상세히 설명한다. 우선, 신호 선SL에 공급된 입력 신호(또는 구동신호)는, 탑 타이밍 차트에 도시된 것과 같은 1Ｈ의 기간에 대응한 주파수에서 영상신호전위Ｖｓｉｇ로부터 기준전위Ｖｏｆｓ로 또 이와는 반대로 교대로 변경한다. 상기 톱으로부터 두 번째 타이밍 차트에서 도시한 것처럼, 제1∼제3스테이지에 설치된 주사선WS와 연관된 3개의 급전선DS에 공통한 전원전압은, 고전위Vcc로부터 저전위Vss로 또 이와 반대로 변경하고나서, 그 저전위Vss로부터 다시 고전위Vcc로 복귀된다. 상기 신호 선SL의 입력신호가 기준전위Ｖｏｆｓ이고 급전선 DS의 전원전압이 고전위Vcc일 때, 우선, 제1스테이지에 설치된 주사선WS에 제1 제어펄스가 공급되어, 그 주사선WS에 접속된 화소회로(2)에서 비발광 상태로부터 발광 상태로 천이하는 소광 처리를 실행한다. 그후, 제2 내지 제4 제어펄스는, 주사선WS에 연속적으로 공급되어 상기 제1 내지 제3 한계전압 보정처리를 각각 개시하여서 3개의 연속적인 한계전압 보정기간에 상기 제1 내지 제3 한계전압 보정처리를 순차로 실행한다. 최후에, 제5 제어펄스는, 화소회로(2)에 사용된 신호 유지용량C1에 영상신호전위Ｖｓｉｇ를 저장하는 신호기록처리와 이동도 보정처리를 실행한다.
마찬가지로, 제2스테이지의 주사선WS에 대하여는, 제1스테이지와 위상으로부터 1H만큼 펄스의 위상이 쉬프트하여, 제1 내지 제5 제어펄스가 순차로 출력되어, 제1스테이지와 마찬가지로 소광 처리, 제1 내지 제3 한계전압 보정처리, 신호기록처리 및 이동도 보정처리를 실행한다. 제3스테이지의 주사선WS에 대하여는, 제2스테이지와 위상으로부터 1H만큼 펄스의 위상이 쉬프트하여, 제1 내지 제5 제어펄스가 순차로 출력되어, 제1 및 제2 스테이지와 마찬가지로 소광 처리, 제1 내지 제3 한계전압 보정처리, 신호기록처리 및 이동도 보정처리를 실행한다.
동작 시퀀스가 제4스테이지 내지 제6스테이지에 진행되면, 드라이브 스캐너(5)는, 제4스테이지 내지 제6스테이지에 설치된 3개의 급전선DS에 공통하는 전원전압을, 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 변경한 후, 전원전압을 저전위Ｖｓｓ로부터 고전위Ｖｃｃ로 되돌린다. 상기 드라이브 스캐너(5)는, 제1 내지 제3스테이지에서 사용된 위상으로부터 이동된 위상에서 제1 내지 제3스테이지와 같은 방식으로 전원전압을 변경한다. 또한, 제1 내지 제3스테이지와 같은 방식으로 제4스테이 지 내지 제6스테이지의 각 주사선WS에 순차로 5개의 제어 펄스가 인가된다.
이상의 설명으로부터 명백한 것처럼, 제2실시예에서는 3개의 스테이지에 설치된 인접한 급전선에 공통인 타이밍에서 전원전압의 전위를 제어한다. 이러한 구동방법을 채용함으로써, 드라이브 스캐너(5)의 출력수를 절감할 수 있다. 도 9의 타이밍도를 참조하여 상술한 전형적인 구동방법의 경우에, 드라이브 스캐너(5)의 출력수는 3분의 1(1/3)로 줄일 수 있다. 그래서, 저비용화가 가능하다.
이때, 제2실시예의 경우에, 전원전압을 저전위Ｖｓｓ로부터 고전위Ｖｃｃ로 되돌린 후, 제1 한계전압 보정처리가 시작할 때까지의 기간이, 제1스테이지, 제2스테이지 및 제3스테이지 중에서 변화한다. 전술한 바와 같이, 전원전압을 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로의 변화가 후속되는 소자 구동용 트랜지스터T2에 흐르는 드레인-소스전류Ids가 작으면, 즉 원전압을 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로의 변화가 후속되는 소자 구동용 트랜지스터T2의 게이트-소스전압Ｖｇｓ가 작으면, 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs와 소자 구동용 트랜지스터T2의 게이트전극G의 게이트전위Vg는, 대부분 상승하지 않아, 각 스테이지에서 정상적으로 한계전압 보정처리를 행할 수 있다.
다음에, 본 발명에 따른 표시장치를 구현하는 제3실시예를 설명한다.
이 제3실시예는, 상기 제1실시예와 제2실시예의 개량 버전으로서의 역할을 하도록 구성된다. 다음의 설명을 이해를 쉽게 하기 위해서, 제3실시예를 설명하기 전에, 우선 제1실시예 및 제2실시예의 개량해야 할 부분을 설명한다. 도 10은 제1실시예의 이상적인 동작 상태에서 발생된 신호들의 타이밍 차트를 나타낸 타이밍도이다. 도 10의 타이밍도에 도시된 타이밍 차트를 참조하여, 화소회로(2)의 상태를 발광 상태로부터 비발광 상태로 변경하기 위해 화소회로(2)에서 실행된 소광 처리에 대해서 생각한다. 이 타이밍도에 도시된 것처럼, 급전선DS에 공급된 전원전압을 고전위Ｖｃｃ로 하고 신호 선SL에 공급된 입력신호를 기준전위Ｖｏｆｓ로 한 후 신호 샘플링용 트랜지스터T1을 온 함으로써 소광처리를 행한다. 신호 샘플링용 트랜지스터T1을 온하는 경우, 소자 구동용 트랜지스터T2의 게이트전극G의 게이트전위Vg는 발광 전위로부터 기준전위Ｖｏｆｓ로 변한다. 소자 구동용 트랜지스터T2의 게이트전극G의 게이트전위Vg의 변화는, 신호 유지용량C1과 기생 게이트-소스용량Ｃｇｓ를 통해서 기생용량Ｃｅｌ에 입력된다. 발광 소자ＥＬ의 애노드 전압Vel이 발광 소자ＥＬ의 캐소드 전압Vcat과 발광소자ＥＬ의 한계 전압Vthel의 합 이상인 전위가 되면, 즉 관계 Vel≥(Ｖｃａｔ+Vｔｈｅｌ)가 상기 변화의 결과로서 만족되면, 애노드 전압Vel은 자기방전처리에 의해 저하해간다.
도 11은 제1실시예의 실제의 동작 상태에서 발생된 신호들의 타이밍 차트를 타이밍도다. 일정시간 경과 후에 신호 선SL의 입력신호는 Ｖｏｆｓ로부터 Ｖｓｉｇ로 변화되기 전에 신호 샘플링용 트랜지스터T1은 오프해야 한다. 일반적으로, 발광소자ＥＬ의 기생 용량Ｃｅｌ은 크기 때문에, 자기전위 방전처리의 시간은 길다. 이 때, 신호 샘플링용 트랜지스터T1이 오프해도, 발광소자ＥＬ의 애노드 전압Vel은, 발광소자ＥＬ의 캐소드 전압Vcat과 발광소자ＥＬ의 한계 전압Ｖｔｈｅｌ의 합 이상이면, 즉, 관계 Vel≥(Ｖｃａｔ+Vｔｈｅｌ)를 만족하면, 발광소자ＥＬ의 애노드 전압Ｖｔｈｅｌ은 계속해서 저하해, 일정시간 경과 후에 (Ｖｃａｔ+Ｖｔｈｅｌ)이 된 다. 신호 샘플링용 트랜지스터T1을 오프하는 경우, 소자 구동용 트랜지스터T2의 게이트전극은 신호 선SL로부터 전기적으로 분리되고 플로팅 상태라고도 하는 하이 임피던스 상태가 된다. 이 때문에, 소자 구동용 트랜지스터T2의 게이트전극G의 게이트 전위Vg도 발광소자EL의 애노드 전압Vel과 연동되는 방식으로 시간의 경과에 따라 점점 저하한다.
다음에, 한계전압 보정준비처리에 할당된 기간에 대해서 생각한다. 도 11의 타이밍도에 따른 구동방법이 실시된 화소회로(2)에서는, 한계전압보정준비 기간은 신호 샘플링용 트랜지스터T1가 오프한 후에 상기 급전선DS에 공급된 전원전압을 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 변경할 때 시작된다. 한계전압 보정준비처리에서는, 발광소자ＥＬ의 애노드전극으로부터 급전선DS에 전류를 흘리고 있다. 한계전압 보정준비처리에서는, 상술한 것처럼 소자 구동용 트랜지스터T2의 게이트전극G의 게이트 전위Vg도 발광소자EL의 애노드 전압Vel과 연동되는 방식으로 시간의 경과에 따라 점점 저하한다. 여기서는 한계전압 보정준비처리의 시작이래 일정시간 경과 후의 발광소자EL의 애노드 전압을 Ｖａ라고 한다. 그 애노드 전압Ｖａ는 급전선DS에 공급된 전원전압을 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 변경하기 직전에 소자 구동용 트랜지스터T2의 게이트전극G의 게이트전압Vg에 의해 결정된다. 보다 구체적으로, 급전선DS에 공급된 전원전압이 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 변경하기 직전에 소자 구동용 트랜지스터T2의 게이트전극G의 게이트전위Vg가 클수록, 애노드전압Ｖａ가 작아진다(또는 애노드 전압Va의 절대치가 커진다).
한계전압 보정준비처리에서는, 신호 샘플링용 트랜지스터T1가 오프이므로, 발광소자ＥＬ의 애노드 전압Vel은, 발광소자ＥＬ의 캐소드 전압Vcat과 발광소자ＥＬ의 한계 전압Ｖｔｈｅｌ의 합 이상이면, 즉, 관계 Vel≥(Ｖｃａｔ+Vｔｈｅｌ)를 만족하면, 상술한 것처럼 시간의 경과에 따라 소자 구동용 트랜지스터T2의 게이트전극G의 게이트 전위Vg와 연동되는 방식으로 저하한다. 한계전압 보정준비처리의 끝에서, 애노드 전압Ｖａ는 바람직하지 않게 너무 높아서 한계전압 보정준비처리에서, 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스전압Ｖｇｓ가 소자 구동용 트랜지스터T2의 한계 전압Vth보다 이미 작아졌다. 이 때문에, 한계전압 보정준비처리가 정상적으로 실행될 수 없을 우려가 있다. 이러한 문제점에 대한 해결책의 역할을 하는 구동방법에서는, 저전위Ｖｓｓ를 하강시켜서 애노드 전압Ｖａ를 작게 하여, 즉 애노드 전압Ｖａ의 절대치를 크게 한다. 그렇지만, 이 구동방법에 따라, 구동전압의 진폭은, 바람직하지 않게 커져버려, 드라이브 스캐너(5)는 고내압에 충분한 스캐너로서 설계되어야 한다. 그래서, 이러한 구동방법은, 고비용의 문제점 때문에 구현하는데 어렵다.
도 12는 도 11의 타이밍도를 참조해서 상술한 제1실시예의 결점에 대처한 제3실시예의 타이밍 차트를 도시한 타이밍도이다. 도 12에 나타나 있는 바와 같이, 제3 실시예에서는, 소광 처리를 여러번 반복한다. 다시 말해, 발광소자ＥＬ을 발광 상태로부터 비발광 상태로 변경하도록 제1 소광 처리를 행한 후, 급전선ＤＳ에 공급된 전원전압이 고전위Ｖｃｃ이면서 또한 신호 선ＳＬ에 공급된 입력신호가 영상신호전위 Vsig로부터 기준전위Ｖｏｆｓ로 변경된 후, 신호 샘플링용 트랜지스터T1을 온상태로 하기 위해서 적어도 제2 제어펄스를 상기 주사선WS에 공급한다. 이 제 2 제어펄스에 따라 회 추가의 소광 처리를 행한다. 도 12의 타이밍도에 도시된 것과 같은 제3 실시예로 구현된 전형적인 제어방법에서는, 일 행에서 3개의 제어 펄스가 신호 샘플링용 트랜지스터T1의 게이트전극에 연속적으로 인가되어 3회의 소광 처리를 각각 실행한다. 이 때문에, 제3 실시예의 경우에, 소광 처리를 3회 반복적으로 실행한다. 제1 소광 처리는, 기본적으로 발광 상태로부터 비발광 상태로 변경하는 실제 소광처리이다. 2회째와 3회째의 소광처리 각각은, 후속의 한계전압 보정처리의 안정화를 위해 실행된 추가의 처리이다.
제3실시예에서는, 라이트 스캐너(4)는, 수평주기 1H마다 순차로 각 주사선ＷＳ에 연속적인 제어펄스를 인가한다. 신호 샘플링용 트랜지스터T1의 게이트 전극에 1Ｈ의 간격으로 인가된 제어펄스에 따라, 전술한 본래의 소광 처리 및 추가의 소광 처리를 행한다. 그래서, 본 제3실시예의 경우에는, 1H의 간격으로 본래의 소광 처리와 추가의 소광 처리도 행한다. 그렇지만, 본 발명의 제 3 실시예에 따른 구동방법의 구현은, 1H의 간격을 갖는 제어방법에 결코 한정되지 않는다. 예를 들면, 본래의 소광 처리와 추가의 소광 처리도 수H의 간격으로 행해질 수 있다.
또한, 본 제3실시예도, 제2실시예와 마찬가지로, 매 3개의 인접한 급전선을 전체적으로 모아서 서로 묶어 하나의 그룹을 형성한다. 드라이브 스캐너(5)는, 같은 급전선 그룹에 관계하는 3개의 인접한 급전선에 공통하는 전원전압을, 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 또 이와 반대로, 교대로 전환하고, 그룹 단위로 순차적으로 전원전압의 위상을 이동시켜서 그 공통 전원전압을 급전선 그룹에 인가한다. 이렇게 하여, 상기 공통 전원전압은, 상기 그룹에 대해 결정된 동일한 위상으로 급 전선 그룹에 공급되고, 고전위로부터 저전위로 또 이와 반대로 교대로 전환된다.
도 13은 하나의 스테이지에 설치된 주사선WS의 타이밍 차트만이 도시된 것과 또 소자 구동용 트랜지스터T2의 게이트전극G의 게이트전위Vg 및 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs의 타이밍 차트도 도시된다는 점을 제외하고는 도 12의 타이밍도와 같은 방식으로 제3실시예의 타이밍차트를 도시한 타이밍도이다. 게이트전위Vg와 소스전위Vs의 타이밍 차트는, 아래의 설명을 쉽게 이해하기 위해서 신호 선SL에 공급된 입력신호, 급전선DS에 공급된 전원전압 및 상기 주사선WS에 공급된 제어신호의 타이밍 차트를 따라 공통 시간축에도 도시된다. 이때, 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs가 다름아닌 바로 발광소자EL의 애노드전극의 애노드 전압Vel이다.
최초의 소광 처리의 실행 후 신호 샘플링용 트랜지스터T1가 오프인 경우에도, 발광소자ＥＬ의 애노드 전압Vel은, 전압Vel이 발광소자EL의 캐소드 전압Vcat과 발광소자ＥＬ의 한계 전압Vthel의 합 이상이면, 시간의 경과에 따라 소자 구동용 트랜지스터T2의 게이트전극G의 게이트전위Vg와 연동되는 방식으로 계속 저하한다. 이 상태에서, 신호 선SL의 입력신호가 다시 기준전위Ｖｏｆｓ일 때, 신호 샘플링용 트랜지스터T1을 온 하여, 소자 구동용 트랜지스터T2의 게이트전극G에 신호 샘플링용 트랜지스터T1에 의해 기준전위Ｖｏｆｓ를 공급한다. 이 때의 소자 구동용 트랜지스터T2의 게이트전극G의 게이트전위Vg의 변화량의 일정비가 발광소자ＥＬ의 애노드전극에 전달된다.
신호 샘플링용 트랜지스터T1이 온 하고 있는 기간은, 1회째의 소광 처리와 같이, 소자 구동용 트랜지스터T2의 게이트전극G에 2회째의 소광 처리에서 신호 샘플링용 트랜지스터T1에 의해 기준전위Ｖｏｆｓ를 공급하는 기간이다. 발광소자ＥＬ의 애노드 전압Vel은, 자기방전처리로 인한 시간의 경과에 따라 점점 저하해간다. 일정시간 경과 후, 다시 신호 샘플링용 트랜지스터T1을 오프할 때는 발광소자ＥＬ의 애노드 전압Vel은 1회째의 소광처리동안 신호 샘플링용 트랜지스터T1을 오프했을 때의 애노드 전압Vel에 의해 얻었던 애노드 전압Vel보다도 낮은 전위에 이른다. 이때, 발광소자ＥＬ의 애노드 전압Vel은, 발광소자ＥＬ의 캐소드 전압Vcat과 발광소자ＥＬ의 한계 전압Vthel의 합에 보다 가깝게 근접한다. 상기 소광 처리를 여러번 되풀이 함으로써, 발광소자ＥＬ의 애노드 전압Vel은 시간의 경과에 따라 서서히 저하해서, 최종적으로는 캐소드 전압Vcat과 한계 전압Vthel의 합이 된다. 즉, 최종적으로, 식 Vel=(Vcat+Vthel)을 만족한다.
이에 따라 한계전압 보정준비처리를 시작하기 위해서 급전선DS에 공급된 전원전압을 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 변화시킬 때, 소자 구동용 트랜지스터T2의 게이트전극G의 게이트전위Vg를 기준전위Ｖｏｆｓ로 할 수 있고, 한계전압 보정준비 처리에서 발광소자ＥＬ의 애노드전압Va를 작게 할 수 있다, 즉 애노드전압Va의 절대치를 증가시킬 수 있다.
한계전압 보정준비처리에 애노드전압Ｖａ를 작게 할 수 있으므로, 정상적으로 한계전압 보정처리를 행할 수 있다. 그래서, 얼룩도 화상 코드도 없는 균일한 화질을 얻을 수 있다. 또한, 정상적으로 한계전압 보정처리를 행할 수 있으므로, 저전위Ｖｓｓ를 하강시킬 필요가 없다. 이 때문에, 고내압에 충분한 스캐너로서 드 라이브 스캐너(5)를 설계할 필요가 없도록 구동전압의 크기는 증가시키지 않는다. 또한, 급전선DS에 공통인 신호를 이용하여 전체적으로 급전선DS의 그룹으로서 복수의 인접한 급전선DS를 취급하므로, 제조 비용을 줄일 수 있다.
도 14는 본 발명에서 제공된 표시장치의 제4실시예를 나타내는 타이밍 차트를 도시한 타이밍도이다. 다음의 설명을 이해를 쉽게 하기 위해서, 도 14의 타이밍도에서, 제3실시예의 타이밍도로서 도 12의 타이밍도에 도시된 각각의 대응부분과 같은 구성요소는 그 대응부분과 같은 참조표시 및 참조번호로 나타내어진다. 제4실시예에서는, 도 14의 타이밍도에 나타나 있는 바와 같이, 소정 개수의 인접한 주사선ＷＳ을 서로 묶어 주사선의 그룹을 형성한다. 라이트 스캐너(4)는, 그룹 단위로 순차적으로 위상을 이동하여서 같은 주사선 그룹에 관계하는 인접한 주사선들에 공통인 제어신호를 인가한다. 도 14의 타이밍도에 따른 구동방법을 구현하는 제4실시예에서는, 하나의 그룹으로서 취급되는 일반적인 수의 인접한 주사선ＷＳ는 3이다. 상기 제3실시예와 같이, 제4실시예에서 사용된 라이트 스캐너(4)도, 3회의 소광 처리를 각각 실행하기 위해서 매 스테이지마다 설치된 주사선WS에 3개의 제어펄스를 인가한다.
그렇지만, 도 14의 타이밍도에 따른 구동방법을 구현하는 제4실시예가 제3실시예와 다른 점은, 제4실시예에서는, 3개의 스테이지에 공통인 타이밍으로 제1 내지 제3 스테이지에서 주사선WS에 대한 2회째 및 3회째 소광처리를 한다는 것이다.
다음에, 본 발명에서 제공한 표시장치의 제5실시예를 설명한다. 이 제5실시예도, 상기 제1실시예를 개량한 것이다. 제5실시예의 설명에 들어가기 전에, 아래 의 설명을 이해를 용이하게 하기 위해서, 도 15a의 타이밍도를 참조하여, 개량해야 할 부분으로서 제1실시예의 부분을 간결하게 설명한다. 또한, 설명을 간략화하기 위해서, 한계 전압보정처리는 1회만 행한다. 아래의 설명도 한계전압 보정 준비처리에 할당된 준비기간에 대한 고찰을 포함한다. 그 준비기간은, 도 15a의 타이밍도를 참조하여도 설명된다. 제5실시예에 따른 화소회로(2)에서는, 한계전압 보정준비 기간은, 신호 샘플링용 트랜지스터T1을 오프한 상태에서 전원전압을 고전위Ｖｃｃ로부터 저전위Vｓｓ로 변경할 때 시작된다. 그 준비기간에서, 발광소자ＥＬ의 애노드전극으로부터 급전선DS에 전류를 흘려보내고 있다. 상술한 것처럼, 상기의 한계전압 보정준비 기간에 있어서, 소자 구동용 트랜지스터T2의 게이트전극G와 급전선DS간에는 기생 용량Ｃｐ가 존재한다. 그 준비기간에, 소자 구동용 트랜지스터T2의 소스전극S은 급전선DS에 접속된 전류단자이다. 소자 구동용 트랜지스터T2가 이 상태의 포화 영역에서 동작할 때, 소스측에 채널이 생기므로 상기 기생 용량Cp는 커진다. 한편, 소자 구동용 트랜지스터T2가 소자 구동용 트랜지스터T2의 드레인전극인 급전선측의 전류단자를 갖는 포화 영역일 때 작동하고 있으면, 채널이 생성되지 않아서 기생용량Ｃｐ는 작다.
급전선DS에 공급된 전원전압을 고전위Ｖｃｃ으로부터 저전위Ｖｓｓ로 변경할 때, 소자 구동용 트랜지스터T2의 동작 영역은, 급전선DS를 전류원으로 하는 오프영역에 의해 발광소자EL의 애노드 전극을 전류원으로 하는 오프영역으로부터 급전선DS을 전류원으로 하는 포화영역으로의 천이에 의해 변화된다. 기생용량Ｃｐ을 거쳐서 소자 구동용 트랜지스터T2의 게이트전극G에는 부하측의 커플링 효과가 도입된 다. 이 커플링 효과가 크면, 한계전압보정 준비 처리시에 있어서의 발광소자ＥＬ의 애노드 전압Ｖａ는 피할 수 없이 커져버린다, 즉 애노드 전압Ｖａ의 절대치는 피할 수 없이 작아져 버린다. 이것은, 애노드전압Ｖａ는, 급전선DS에 공급된 전원전압을 Ｖｃｃ로부터 Ｖｓｓ로 변화시키기 직전에 소자 구동용 트랜지스터T2의 게이트전극G의 게이트전위 Vg에 의해 결정되기 때문이고, 또 소자 구동용 트랜지스터T2의 게이트전극G에 인가된 커플링 효과가 크다면, 급전선DS에 공급된 전원전압을 Ｖｃｃ로부터 Ｖｓｓ로 변화시키기 직전에 소자 구동용 트랜지스터T2의 게이트전극G의 게이트전위 Vg의 크기는 작기 때문이다.
한계전압 보정준비처리의 끝에서 애노드전압Ｖａ가 바람직하지 않게 너무 크면, 한계전압 보정처리에서 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스전압Ｖｇｓ가 소자 구동용 트랜지스터T2의 한계 전압Vth보다 이미 작아져 있다. 이 때문에, 정상적으로 한계전압 보정처리가 행해질 수 없을 우려가 있다. 이 문제점에 대책인 구동방법에서는, 저전위Ｖｓｓ를 감소시켜서 애노드전압Ｖａ의 절대치를 증가시킨다. 그렇지만, 이러한 구동방법으로는, 구동전압의 진폭이 커져버려 상기 드라이브 스캐너(5)는 고내압에 충분한 스캐너로서 설계되어야 한다. 이에 따라서, 상기 구동방법은, 고비용에 의한 문제점 때문에 구현하기 어렵다.
도 15b는 제5실시예의 타이밍 차트를 도시한 타이밍도다. 이 제5실시예는, 전술한 제1실시예의 결점에 대처한 것이다. 이 타이밍도에 나타나 있는 바와 같이, 제5실시예에서는, 소광 처리를 종료한 후와 한계전압 보정처리에 대한 준비로서 실 행되는 한계전압 보정준비처리를 시작하기 전에, 드라이브 스캐너(5)는, 급전선ＤＳ에 공급된 전원전압을 고전위Ｖｃｃ로부터 고전위Ｖｃｃ와 저전위Ｖｓｓ 사이의 중간전위Ｖｉｎｉ로 전환한다. 드라이브 스캐너(5)는, 같은 급전선 그룹에 관계하는 인접한 급전선에 공통하는 급전선DS의 전원전압을, 고전위Ｖｃｃ로부터 중간전위Ｖｉｎｉ로 전환하고, 그룹 단위로 순차적으로 전원전압의 위상을 이동시켜서 그 공통 전원전압을 급전선 그룹에 인가한다. 이렇게 하여, 상기 공통 급전선DS의 전원전압은, 상기 그룹에 대해 결정된 동일한 위상으로 급전선 그룹에 공급되고, 고전위Ｖｃｃ로부터 중간전위Ｖｉｎｉ로 전환된다. 제5실시예에서는, 급전선DS이 중간전위Ｖｉｎｉ이며, 또한 신호 선ＳＬ이 기준전위Ｖｏｆｓ를 유지하는 상태에서 신호 샘플링용 트랜지스터T1이 제어신호에 의해 온 한다.
다음에, 도 16에 도시된 타이밍도를 참조하여 제5실시예의 동작을 상세하게 설명한다. 도 16은 제5실시예에 있어서 상기 매트릭스의 행 중 하나에 설치된 화소회로(2)에 착안한 동작 설명에 제공된 타이밍도이다. 설명의 간략화를 위해, 한계전압 보정처리는 1회만 행하고 있다.
제5실시예에서는, 신호 샘플링용 트랜지스터T1을 온 해서 발광소자ＥＬ을 비발광 상태로 한 후, 전원전압을 중간전위Ｖｉｎｉ로 변경한다. 그리고, 신호 선이 Ｖｏｆｓ인 후의 타이밍으로 다시 신호 샘플링용 트랜지스터T1을 온 한다. 상술한 것처럼, 중간전위Ｖｉｎｉ는 고전위Ｖｃｃ와 저전위Ｖｓｓ 사이의 전위이다. 전원전압이 중간전위Ｖｉｎｉ로 변경된 후 우선 기준전위Ｖｏｆｓ로 신호 선SL을 설정한 후, 신호 샘플링용 트랜지스터T1을 상술한 것처럼 다시 온 하여 소자 구동용 트 랜지스터T2가 포화 영역에서 동작하지 않는 전압으로 한다. 즉, 기준전위Ｖｏｆｓ와 중간전위Ｖｉｎｉ는, (Ｖｏｆｓ-Ｖｉｎｉ) <Ｖｔｈｄｍｉｎ이고, 여기서 Ｖｔｈｄｍｉｎ은 소자 구동용 트랜지스터T2의 게이트전극G과 소자 구동용 트랜지스터T2의 특정 전류단자 사이의 한계 전압의 최소치가 된다.
우선, 소광 처리에 있어서, 소자 구동용 트랜지스터T2의 게이트전위Vg는 기준전위Ｖｏｆｓ로 낮게 되고, 소자 구동용 트랜지스터T2의 소스전위Vs는 합(Ｖｃａｔ+Ｖｔｈｅｌ)로 낮게 된다. 소광 처리 종료시에, 신호 샘플링용 트랜지스터T1을 오프해서 소자 구동용 트랜지스터T2의 게이트전극G를 신호 선SL로부터 전기적으로 분리하고 게이트전극G을 플로팅으로 한다. 그 후, 급전선DS에 공급된 전원전압을 고전위Ｖｃｃ로부터 중간전위Ｖｉｎｉ로 변화시킨다. 그 중간전위Ｖｉｎｉ가 전술한 크기의 전압이라면, 소자 구동용 트랜지스터T2는 오프하고 있기 때문에, 거의 전류는 흐르지 않는다. 또한, 급전선DS에 공급된 전원전압의 변화는 소자 구동용 트랜지스터T2의 게이트전극G에 소자 구동용 트랜지스터T2의 용량Ｃｐ를 거쳐서 소자 구동용 트랜지스터T2의 게이트전극에 입력된다. 이 때 게이트전극G에 입력되는 급전선DS로부터 입력하는 전압변화ΔV는, 이하의 식(3)으로 Ｃｐ와 C0에 의해 나타낸다. 이 식에서, 참조표시 C0는 소자 구동용 트랜지스터T2의 게이트전극에 대한 합성 용량이다. 구체적으로는, 합성 용량 C0는 신호 유지용량C1, 게이트-소스간 기생용량Ｃｇｓ, 발광소자ＥＬ의 기생 용량Ｃｅｌ로 나타낸다.
Figure 112009033208481-pat00002
즉, 소자 구동용 트랜지스터T2의 게이트전위Vg는, 신호 유지용량C1에서 제공된 커플링 효과로 인한 전압변화ΔV만큼 저하한다. 그리고, 일정 기간 경과시에 신호 선SL에 공급된 입력신호가 기준전위Ｖｏｆｓ로 변경된 후, 다시 신호 샘플링용 트랜지스터T1을 온 해서 소자 구동용 트랜지스터T2의 게이트전극G에 Ｖｏｆｓ를 입력한다. Ｖｏｆｓ를 소자 구동용 트랜지스터T2의 게이트전극G에 입력할 때, 소자 구동용 트랜지스터T2의 소스전극S는 (Ｖｔｈｅｌ+Ｖｃａｔ)가 된다. 또한, 이 때의 전원전압은 중간전위Ｖｉｎｉ로 변화되었다. 상기한 바와 같이 소자 구동용 트랜지스터T2는 오프하여서 전류는 거의 흐르지 않고, 애노드 전압Vel은 일정하게 된다.
일정시간 경과 후, 급전선DS에 공급된 전원전압을 중간전위Ｖｉｎｉ로부터 저전위Ｖｓｓ로 변경하여 한계전압 보정 준비 처리를 시작한다. 급전선DS에 공급된 전원전압의 변화에 의해 소자 구동용 트랜지스터T2의 게이트전극G에 입력된다. 커플링량ΔV2은 아래의 식(4)로 나타내어진다:
Figure 112009033208481-pat00003
제5실시예에 대해서 생각한다. 제1실시예에서는 한계전압 보정 준비 처리를 시작하기 위해서 급전선DS에 공급된 전원전압을 Ｖｃｃ로부터 Ｖｓｓ에 변화시킨 다. 급전선DS에 공급된 전원전압의 변화에 의해, 소자 구동용 트랜지스터T2의 게이트전극G에 커플링량ΔV0가 공급될 수 있다. 커플링량ΔV0는 이하의 식(5)로 나타낸다. 한편, 제5실시예에서는, 커플링량ΔV2는 상술한 식(4)로 표시된다. 즉, 제5실시예에서 소자 구동용 트랜지스터T2의 게이트전극G에 인가된 커플링량ΔV0을 제1실시예에서 소자 구동용 트랜지스터T2의 게이트전극G에 인가된 커플링량ΔV0보다 작을 수 있으므로, 제5실시예에 따른 한계전압보정 준비처리동안에 발광소자ＥＬ의 애노드 전압Ｖａ를 제1실시예의 것보다 작게 할 수 있다. 즉, 제5실시예의 애노드전압Ｖａ의 절대치는 제1실시예의 것보다 크다.
Figure 112009033208481-pat00004
제5실시예에 따른 한계전압 보정 준비처리동안의 애노드전압Ｖａ를 제1실시예의 것보다 작게 할 수 있으므로, 정상적으로 한계전압 보정처리를 행할 수 있어, 얼룩이나 화상 코드도 갖지 않는 균일한 화질을 얻을 수 있다. 또한, 정상적으로 한계전압 보정처리를 행할 수 있으므로, 저전위Ｖｓｓ를 하강시킬 필요가 없다. 이 때문에, 고내압에 충분한 스캐너로서 드라이브 스캐너(5)를 설계할 필요가 없다. 게다가, 급전선DS에 공통인 신호를 이용하여 전체적으로 급전선DS의 그룹으로서 복수의 인접한 급전선DS를 취급하므로, 제조 비용을 줄일 수 있다.
또한, 중간전위Ｖｉｎｉ를 아래와 같은 이유로 상술한 관계(Ｖｏｆｓ-Ｖｉｎｉ) <Ｖｔｈｄｍｉｎ을 만족시키는 크기로 설정된다. 신호 샘플링용 트랜지스터T1을 온으로 하여 소자 구동용 트랜지스터T2의 게이트전극G에 Ｖｏｆｓ를 입력할 때, 소자 구동용 트랜지스터T2의 게이트전극G과 전원전압간 한계전압보다 게이트전극G와 급전선DS 사이의 전압이 크면, 애노드전극의 전압은 저하하여, 일정시간 경과 후에는 급전선DS에 공급된 전압에 이른다. 그후, 한계전압 보정 준비처리동안에, 급전선DS에 공급된 전원전압을 고전위Ｖｃｃ로 변경할 때, 부트스트랩 동작에 의해 게이트전위Vg와 소스전위Vs이 생겨서 게이트-소스 전압Vgs가 어느 정도의 크기로 유지된다. 그 결과, 정상적으로 한계전압 보정처리를 행할 수 없다. 이 때문에, 전원전압을 소자 구동용 트랜지스터T2가 포화 영역에서 동작하지 않는 전압으로 할 필요가 있다.
제5실시예에서는, 정상적으로 한계전압 보정처리를 행하기 위해서 저전위Ｖｓｓ를 하강시킬 필요가 없다. 이 때문에, 고내압에 충분한 스캐너로서 드라이브 스캐너(5)를 설계할 필요가 없다. 또한, 급전선DS에 공통인 신호를 이용하여 전체적으로 급전선DS의 그룹으로서 복수의 인접한 급전선DS를 취급하므로, 제조 비용을 줄일 수 있다.
도 17은, 본 발명에서 제공한 표시장치의 제6실시예의 타이밍 차트를 도시한 타이밍도다. 아래의 설명을 이해를 쉽게 하기 위해서, 도 17의 타이밍도에서, 제5실시예의 도 15b의 타이밍도에 도시된 각각의 대응부분과 같은 구성요소는 그 대응부분과 같은 참조표시 및 참조번호로 나타내어진다. 제6실시예의 도 17의 타이밍도는, 도 17의 타이밍도의 경우에, 급전선DS가 중간전위Ｖｉｎｉ로 이미 설정되었을 때, 동일한 그룹에 관계하는 급전선DS 중 하나로서 동일한 매트릭스 행에 배치된 각 주사선WS의 신호 샘플링용 트랜지스터T1은, 서로 주사선WS과 같은 타이밍으로 온 하고 있다. 제6실시예에 있어서도, 전원전압을 한계전압 보정 준비처리를 시작하기 위해서 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 변화시킨다. 그 전원전압의 변화에 의해 소자 구동용 트랜지스터T2의 게이트전극G에 커플링량이 공급되게 된다. 따라서, 제6실시예에 따른 한계전압 보정 준비처리동안에 발광소자ＥＬ의 애노드 전압Ｖａ를 제1실시예의 것보다 작게 할 수 있다. 즉, 제5실시예의 애노드전압Va의 절대치는 제1실시예의 것보다 커서, 제조비용을 줄일 수 있다. 또한, 제6실시예의 경우에, 급전선DS가 중간전위Ｖｉｎｉ로 이미 설정되었을 때, 동일한 그룹에 관계하는 급전선DS 중 하나로서 동일한 매트릭스 행에 배치된 각 주사선WS의 신호 샘플링용 트랜지스터T1은, 상술한 것처럼 서로 주사선WS과 같은 타이밍으로 온 한다. 그래서, 급전선DS에 공급된 전원전압을 중간전위Ｖｉｎｉ로 유지하는 기간을 짧게 할 수 있어서, 발광 기간을 길게 할 수 있다.
다음에, 본 발명에서 제공된 표시장치의 제7실시예를 설명한다. 이 제7실시예도, 제1실시예의 개량된 버전의 역할을 하도록 얻어진다.
먼저, 제1실시예에 있어서의 한계전압 보정 준비처리에 대하여 고찰한다. 한계전압 보정 준비처리는, 신호 샘플링용 트랜지스터T1을 오프한 후에 전원전압을 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 변경할 때 시작된다. 이 경우에, 발광소자ＥＬ의 애노드전극으로부터 급전선DS에 전류를 흘린다. 여기서, 참조표시Ｖａ는 한계전압 보정 준비 처리에 있어서의 발광소자ＥＬ의 애노드 전압이라고 한다. 그 애노드 전압Ｖａ는, 전원전압을 Ｖｃｃ로부터 Ｖｓｓ로 변화시키기 직전의 소자 구동용 트랜지스터T2의 게이트전극G의 게이트 전위Vg에 의해 결정된다. 그 결과의 전압Ｖａ 가 작으면, 즉 그 애노드 전압Ｖａ의 절대치가 크면, 그 애노드 전압Ｖａ의 저하에 대응한 차이만큼 저전위Ｖｓｓ를 증가시킬 수 있다. 이에 따라서, 급전선DS에 공급된 전원전압의 진폭은 감소될 수 있다. 따라서, 제조 비용을 줄일 수 있다.
생각 가능한 구동방법에서는, Ｖａ를 작게 하기 위해서 기준전위Ｖｏｆｓ를 상승시킨다고 하는 것을 생각할 수 있다. 전술한 것처럼, 애노드 전압Ｖａ는 전원전압을 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 변화시키기 직전에 소자 구동용 트랜지스터T2의 게이트 전위Vg에 의해 결정된다. 그래서, 애노드 전압Ｖａ는 기준전위Ｖｏｆｓ를 상승시키는 것으로 감소될 수 있다. 그러나, 기준전위Ｖｏｆｓ를 상승시키면, 신호 기록처리에서도, 발광소자ＥＬ의 애노드 전압Vel도 상승한다. 그래서, 신호 기록처리에서, 애노드 전압Vel은 발광소자ＥＬ의 한계 전압Vthel을 넘어버린다. 발광소자ＥＬ의 애노드전극에 걸리는 애노드 전압Vel이 신호 기록처리에서, 한계 전압Vthel을 초과해버리면, 신호 기록처리동안에 발광소자ＥＬ에 구동전류가 흘러, 신호 기록처리와 동시에 정상적으로 이동도 보정처리를 행할 수 없다고 하는 문제가 발생해버린다.
도 18은 본 발명에서 제공된 표시장치의 제7실시예의 타이밍 차트를 나타내는 타이밍도이다. 제7실시예의 특징 사항으로서, 수평 셀렉터(3)는, 소광 처리에 할당된 신호 선SL에 제1 기준전위Ｖｅｒｓ를 인가한다. 한편, 수평 셀렉터(3)는, 신호 선SL의 제1 기준전위Ｖｅｒｓ와 다른 제2 기준전위Ｖｏｆｓ를 신호 선ＳＬ에 인가한다. 구체적으로, 신호 선ＳＬ에 수평 셀렉터(3)에 의해 인가된 제1 기준전위Ｖｅｒｓ는 제2 기준전위Ｖｏｆｓ보다도 크고, 또한 Ｖｅｒｓ는 발광소자ＥＬ의 캐 소드 전위Ｖｃａｔ와 발광소자ＥＬ의 한계 전압Ｖｔｈｅｌ과 소자 구동용 트랜지스터T2의 한계 전압Ｖｔｈ와의 합(Ｖｃａｔ+Ｖｔｈｅｌ+Ｖｔｈ)보다도 크지 않다.
그래서, 제7실시예의 특징으로서는, 수평 셀렉터(3)는, 신호 선SL의 전위를, 제1실시예와 같은 방식으로 한계전압 보정 처리에 대한 기준전압인 제2 기준전위Ｖｏｆｓ와, 제1실시예와 같은 방식의 계조를 나타낸 영상신호전위Vsig 또는 소광처리에 대한 전압인 추가의 제2 기준전위Ｖｅｒｓ로 설정한다. 또한, 도 18의 타이밍도에 도시된 구동방법에서는, 제1기준전위Ｖｅｒｓ, 제2기준전위Ｖｏｆｓ 및 영상신호전위Ｖｓｉｇ는 이러한 문장으로 열거된 순서로 상기 신호 선SL에 인가되어 신호 선SL의 전위가 순차로 변화한다. 한계전압 보정처리의 종료로부터 신호기록처리( 및 이동도 보정처리)의 시작까지의 기간을 고려하면, 상기 제1기준전위Ｖｅｒｓ, 제2기준전위Ｖｏｆｓ 및 영상신호전위Ｖｓｉｇ의 순서는 바람직하다. 그렇지만, 제7실시예는, 이 순서에 결코 한정되지 않는다.
또한, 소광 처리용 전압으로서 사용된 제1기준전위Ｖｅｒｓ는, 합(Ｖｃａｔ+Ｖｔｈｅｌ+Ｖｔｈ)보다 작아야 하고, 이때 참조표시 Ｖｃａｔ는 발광소자ＥＬ의 캐소드전극의 전압을, Ｖｔｈｅｌ은 발광소자ＥＬ의 한계 전압을, Ｖｔｈ는 소자 구동용 트랜지스터T2의 한계 전압이다. 즉, 상기 관계Ｖｅｒｓ≤(Ｖｃａｔ+Ｖｔｈｅｌ+Ｖｔｈ)를 만족해야 한다. 또한, 제7실시예에 있어서, 제1기준전위Ｖｅｒｓ는 제2기준전위Ｖｏｆｓ보다도 높아야 한다. 따라서, 전체적으로, 상기 관계 Ｖｏｆｓ <Ｖｅｒｓ≤(Ｖｃａｔ+Ｖｔｈｅｌ+Ｖｔｈ)를 만족시키지 않으면 안된다.
도 19의 타이밍도에 도시된 타이밍차트를 참조하여 상세히 설명한 동작은, 제7실시예의 매트릭스의 행 중 하나에 설치된 화소회로(2)에 초점을 둔 동작이다. 도 19의 타이밍도는, 신호 선ＳＬ의 입력신호, 급전선ＤＳ의 전원전압, 주사선ＷＳ의 제어신호, 소자 구동용 트랜지스터T2의 게이트전극G의 게이트전위Vg 및 소자 구동용 트랜지스터T2의 소스전극S의 소스전위Vs의 변화를 나타내는 타이밍 차트를 도시한다. 상술한 것처럼, 주사선ＷＳ의 제어신호는, 신호 샘플링용 트랜지스터T1의 게이트전극에 공급된다.
우선, 소광처리는, 신호 샘플링용 트랜지스터T1을 온 할 때 시작되어, 소자 구동용 트랜지스터T2의 게이트전극G에 제1기준전위Ｖｅｒｓ가 입공급될 수 있다. 이전에 설명된 것처럼, 제1기준전위Ｖｅｒｓ는, 캐소드 전압Vcat과 발광소자ＥＬ의 한계 전압Vthel과 소자 구동용 트랜지스터T2의 한계 전압Vth의 합보다도 낮다. 그래서, 제1기준전위Ｖｅｒｓ가 소자 구동용 트랜지스터T2에 공급되고, 소자 구동용 트랜지스터T2는 오프하여, 구동전류가 흐르지 않게 된다. 소광 처리는, 신호 샘플링용 트랜지스터T1을 오프할 때 종료된다.
일정 시간 경과 후, 한계전압 보정준비처리에 있어서, 전원전압을 고전위Ｖｃｃ로부터 저전위Ｖｓｓ로 변화시킨다. 상기 관계 Ｖｅｒｓ>Ｖｏｆｓ이기 때문에, 상기한 바와 같이 한계전압 보정 준비처리동안에 발광소자ＥＬ의 애노드 전압Ｖａ은 제1실시예의 것보다 작아진다. 즉, 애노드 전압Ｖａ의 절대치는, 비교적 커진다. 그 후, 일정 시간 경과 후, 전원전압을 저전위Ｖｓｓ로부터 다시 고전위Ｖｃｃ로 변경한다. 이어서, 일정 시간 경과 후, 신호 선SL의 전위가 제2기준전위Ｖｏｆｓ일 때, 신호 샘플링용 트랜지스터T1을 온 해서 소자 구동용 트랜지스터T2의 게 이트전극G에 제2기준전위Ｖｏｆｓ를 공급한다. 소자 구동용 트랜지스터T2의 게이트전극과 소스전극간 게이트-소스전압Ｖｇｓ가 신호 샘플링용 트랜지스터T1이 온일 때 소자 구동용 트랜지스터T2의 한계 전압Ｖｔｈ보다 작지 않은 값으로 증가되면, 이후의 한계전압 보정처리는 정상으로 행해질 수 있다. 그래서, 한계전압 보정처리의 완료 후 신호 기록처리와 이동도 보정처리도 행할 수 있다. 발광소자ＥＬ이 구동되어 발광 상태에서 발광하고 신호 기록처리와 이동도 보정처리가 후속한다.
제7실시예에 대해서 생각한다. 제7실시예에서는, 소광 전위로서 제2기준전위Ｖｏｆｓ보다도 큰 제1기준전위Ｖｅｒｓ를 사용한다. 이 때문에, 한계전압 보정 준비처리 동안에 발광소자ＥＬ의 애노드 전압Va를 상술한 제1실시예의 것보다 작게 할 수 있다. 즉, 애노드 전압Va의 절대치는 상대적으로 크게 할 수 있다.
한계전압 보정 준비처리 동안에 애노드전압Ｖａ를 상대적으로 작게 할 수 있으므로, 정상적으로 한계전압 보정처리를 행할 수 있다. 그래서, 얼룩도 화상 코드도 없는 균일한 화질을 얻을 수 있다. 또한, 정상적으로 한계전압 보정처리를 행할 수 있으므로, 저전위Ｖｓｓ를 하강시킬 필요가 없다. 이 때문에, 고내압에 충분한 스캐너로서 드라이브 스캐너(5)를 설계할 필요가 없다. 게다가, 급전선DS에 공통인 신호를 이용하여 전체적으로 급전선DS의 그룹으로서 복수의 인접한 급전선DS를 취급하므로, 제조 비용을 줄일 수 있다.
도 20은 본 발명에서 제공된 표시장치의 제8실시예의 타이밍 차트를 나타내는 타이밍도다. 제8실시예는, 영상신호전위Ｖｓｉｇ를 신호 유지용량C1에 저장하는 신호기록처리를 개량하는 목적을 제공한다. 타이밍도에 도시된 것처럼, 급전선DS에 공급된 전원전압을 저전위Vss로부터 고전위Vcc로 변경하고 상기 신호 선ＳＬ에 공급된 입력신호를 한계전압보정처리의 실행 완료시에 영상신호전위Ｖｓｉｇ로 설정한 후 신호 샘플링용 트랜지스터T1의 게이트전극에 접속된 제어신호에 따라 신호 샘플링용 트랜지스터T1이 온 할 때, 신호기록처리를 시작한다. 신호기록처리와 동시에, 소자 구동용 트랜지스터T2의 이동도의 변동에 대해 트랜지스터마다 상기 소자 구동용 트랜지스터T2를 통해 흐르는 드레인-소스전류 Ids를 보정하기 위해 이동도 보정처리도 행한다.
제8실시예의 특징으로서, 본 실시예의 수평 셀렉터(3)는, 상기 제2기준전위Vofs와 제1기준전위Vers와 아울러, 계조를 나타낸 제1영상신호전위Ｖｏｆs2와, 제2계조전위인 제2영상신호전위Ｖｓｉｇ를 순차로 신호 선ＳＬ에 교대로 인가하고 있다. 신호 샘플링용 트랜지스터T1의 게이트전극에 접속된 주사선WS의 제어신호에 의해 온되는 신호 샘플링용 트랜지스터T1에 의해, 제1영상신호전위Ｖｏｆｓ2을 신호 유지용량C1에 공급해 소위 제1 신호기록처리에서 저장한다. 계속해서, 주사선WS의 또 다른 제어신호에 따라 온되는 신호 샘플링용 트랜지스터T1에 의해, 제2영상신호전위Ｖｓｉｇ을 신호 유지용량C1에 공급해 소위 제2 신호기록처리에서 저장한다.
도 21의 타이밍도를 참조하여 제8실시예의 이동도 보정처리를 상세하게 설명한다. 도 21의 타이밍도는, 아래의 설명을 보다 쉽게 이해하기 위해서, 이전에 인용된 1스테이지분의 하나의 매트릭스 행의 화소회로(2)의 타이밍 차트이다. 신호 선SL에 공급된 입력 신호, 급전선DS에 공급된 전원전압 및 주사선WS에 공급된 제어신호의 타이밍 차트와 함께 공통 시간축 위에 소자 구동용 트랜지스터T2의 게이트 전극G의 게이트전위Vg 및 소스전극S의 소스전위Vs의 타이밍 차트도 도시되어 있다. 신호 선SL에 공급된 입력 신호는, 새로운 제1 영상신호전위Vofs2, 제1기준전위Ｖｅｒｓ, 제2기준전위Ｖｏｆｓ 또는 제2 영상신호전위Ｖｓｉｇ이다. 상술한 것처럼, 상기 새로운 제1 영상신호전위Vofs2는, 계조에 따라 가변한다.
원래, 이동도 보정처리를 모든 계조에서 정상으로 실행하기 위해서는, 신호 기록처리에 있어서의 신호 샘플링용 트랜지스터T1에 외부 구성요소에서 작성된 타이밍 차트를 갖는 입력신호를 공급하는 것이 필요하다. 그렇지만, 이것이 고비용의 원인이었다. 상기 제8실시예에서는, 그 문제점을 감안해서 이동도 보정처리를 2스테이지로 행하여서 모든 계조에 있어서의 이동도 보정처리를 정상으로 행한다. 그래서, 제8실시예는 신호 기록처리에 있어서의 신호 샘플링용 트랜지스터T1에 외부 구성요소에서 작성된 타이밍 차트를 갖는 입력신호를 공급하는 구성을 채용하지 않는다.
상기 제8실시예에 의해 신호 기록처리를 행하기 전에, 이동도 보정처리에서 미리 원하는 계조를 반영한 제1 영상신호전위Ｖｏｆs2를 소자 구동용 트랜지스터T2의 게이트전극G에 공급한다. 이 경우에, 완전하게 이동도 보정처리만을 행하는 대신에 실제의 신호 기록처리와 동시에 이동도 보정처리를 완전하게 행하도록 제1 영상신호전위Ｖｏｆs2의 크기와 제1 영상신호전위Ｖｏｆs2를 공급하는 타이밍을 결정하는 것이 필요하다. 이렇게 하여, 이동도 보정처리를 2스테이지로 행하여 모든 계조에서 정상으로 이동도 보정처리를 행할 수 있다. 또한, 제조비용을 더욱 낮출 수 있다.
도 22는 본 발명에서 제공하는 표시장치의 전형적인 구성을 도시한 단면도이다. 즉, 도 22는, 절연성의 기판에 형성된 화소회로(2)의 모델 단면을 나타낸 도면이다. 그 단면도에 나타나 있는 바와 같이, 화소회로(2)는 복수의 트랜지스터를 갖는 트랜지스터부를 구비한다. 그렇지만, 그 단면도에서는, 1개의 ＴＦＴ(Thin Film Transistor)만이 도시되어 있다. 또한, 화소회로(2)는, 신호 유지용량C1을 포함한 용량부 및 발광소자EL를 포함한 발광부를 갖는다. 기판 위에 ＴＦＴ프로세스에서 복수의 트랜지스터를 갖는 트랜지스터부와 신호 유지용량C1을 갖는 용량부가 형성된다. 그 트랜지스터부 위에 발광소자EL를 포함한 발광부가 형성되어 라미네이트된 적층체를 형성한다. 그 후 그 발광소자 위에 접착제를 형성한다. 이어서, 투명한 대향기판을 그 접착제에 붙여서 플랫 패널을 형성한다.
본 발명에서 제공하는 표시장치는, 도 23의 도시된 플랫 표시 모듈 형상을 할 수 있다. 그 플랫 표시 모듈에서, 절연성의 기판 위에, 화소회로(2)를 집적하여서 화소 어레이부(1)를 형성하여 화소 매트릭스를 형성한다. 이전에 설명한 것처럼, 화소회로(2)는, 유기ＥＬ발광소자, 박막트랜지스터, 신호 유지용량C1을 각각 갖고, 화소 어레이부(1)의 역할을 한다. 그후, 일반적으로 유리로 이루어진 대향기판을 부착하여 플랫 표시 모듈을 형성하는 접착제에 의해 화소 매트릭스부라고도 하는 화소 어레이부(1)를 덮는다. 필요한 경우, 이 투명한 대향기판에는, 약간 언급하기 위해 칼라필터, 보호막, 차광막이 설치될 수 있다. 플랫 표시 모듈에는, 화소 어레이부(1)와 상기 표시 모듈에 외부와의 사이에서 신호를 교환하는 커넥터로서의 역할을 하는 예를 들면 ＦＰＣ(플렉시블 인쇄회로)가 설치될 수 있다.
이상에서 설명한 본 발명에 있어서의 표시장치는, 플랫 표시 패널 형상을 갖고, 여러가지의 전자기기, 예를 들면 디지탈 카메라, 노트형 퍼스널컴퓨터, 휴대전화, 비디오 카메라 등에서 사용된다. 플랫 표시 패널로서 본 발명에서 제공된 표시장치는, 모든 분야의 전자기기에 사용되어 정보를 화상 혹은 영상으로서 표시하는 표시부로서의 역할을 할 수 있다. 이 정보는, 전자기기의 본체부에 입력되었거나, 혹은, 그 본체 내에서 생성된 것으로서 그 본체부에서 행해진 동작의 결과이다. 본 발명에서 제공하는 표시장치를 플랫 표시 패널로서 각각 이용하는 전형적인 전자기기를 다음과 같이 설명한다.
그 전자기기의 전형적인 예로는, TV세트가 있다. 도 24는 본 발명이 적용된 TV세트의 외관의 사시도이다. TV세트는 프론트 패널(12)과 필터 유리판(13)을 일반적으로 구비한 영상 표시 화면부(11)를 포함한다. TV세트는, 영상 표시 화면부(11)에서 본 발명에서 제공된 표시장치를 사용하여서 제작된다.
도 25는 본 발명이 적용된 디지털 카메라의 사시도이다. 도면 상부는 디지털 카메라의 정면도이고, 도면 하부는 디지털 카메라의 배면도다. 이 디지털 카메라는, 촬영 렌즈, 플래쉬용의 발광부(15), 표시부(16), 컨트롤 스위치, 메뉴 스위치, 셔터 버튼(19)을 포함한다. 디지털 카메라는, 디지털 카메라에서 본 발명의 플랫 표시 패널을 표시부(16)로서 사용하여서 제작된다.
도 26은 본 발명이 적용된 노트형 퍼스널 컴퓨터의 사시도이다. 이 노트형 퍼스널 컴퓨터는, 사용자가 글자를 본체(20)에 입력하기 위해 조작되는 키보드(21)를 갖는 본체(20)와, 본체 커버에는 화상을 표시하는 표시부(22)를 포함한다. 노트 형 퍼스널 컴퓨터는, 퍼스널 컴퓨터에서 본 발명의 표시장치를 표시부(22)로서 사용하여서 제작된다.
도 27은 본 발명이 적용된 휴대 단말장치이다. 이 도면 왼쪽이 연 상태의 휴대전화의 정면도를 나타낸다. 도면 오른쪽이 닫힌 상태의 휴대전화의 평면도를 나타낸다. 이 휴대전화는, 상측 케이스(23), 하측 케이스(24), 힌지인 연결부(25), 디스플레이부(26), 서브 디스플레이부(27), 픽처 라이트(28) 및 카메라(29)를 포함한다. 이 휴대전화는, 그 휴대전화에서 본 발명에서 제공하는 표시장치를 그 디스플레이부(26) 및/또는 서브 디스플레이부(27)로서 사용하여서 제작된다.
도 28은 본 발명이 적용된 비디오 카메라이다. 비디오 카메라는, 본체(30), 촬영하는 촬영용 렌즈(34), 스타트/스톱 스위치(35), 및 모니터(36)를 포함한다. 비디오 카메라의 전방면에 설치되어 전방향으로 배향된 촬영용 렌즈(34)는, 본체(30)의 앞에 설치된 피사체의 화상을 촬영하는 렌즈이다. 비디오 카메라는, 비디오 카메라에서 본 발명의 표시장치를 모니터(36)로서 사용하여서 제작된다.
본 출원은, 일본특허청에 2008년 6월 2일에 출원된 일본 우선권 특허출원번호 JP 2008-144359에 개시된 것과 관련된 내용을 포함하고, 그것의 전체 내용은 증명서로 포함된다.
당업자는, 첨부된 청구항 또는 그와 동등한 것의 범위 내에 있는 한 설계 요구사항 및 다른 요인들에 따라 여러 가지 변형, 조합, 세부 조합 및 변경을 하여도 된다는 것을 알아야 한다.
도 1은 본 발명의 제1실시예에 따른 표시장치의 전체 구성을 나타내는 블럭도,
도 2는 제1실시예에 따른 표시장치의 화소회로 구체적인 구성을 나타내는 회로도,
도 3은 제1실시예에 따른 표시장치의 화소회로를 구동하는 구동방법에 관련된 각 신호의 타이밍 차트를 나타낸 타이밍도,
도 4a 내지 도 4f는 도 3의 타이밍도에 도시된, 기간(1)-(6)에서 각각 상기 제1실시예에 따른 표시장치의 화소회로에서 행해진 동작 설명에 제공하는 모델 회로도,
도 4g는 기간(6)동안 시간의 경과에 따라 제1실시예에 따른 표시장치의 화소회로에 구비된 발광소자의 애노드 전압이 어떻게 상승하는지를 나타낸 곡선을 나타낸 도면,
도 4h 및 도 4i는 도 3의 타이밍도에 도시된, 기간(8) 및 (9)에서 각각 상기 제1실시예에 따른 표시장치의 화소회로에서 행해진 동작 설명에 제공하는 모델 회로도,
도 4j는, 소자 구동 트랜지스터의 소스전극의 소스전위가 소자 구동 트랜지스터의 이동도의 상이한 값에 대해 시간의 경과에 따라 어떻게 상승하는지를 나타 낸 2개의 그래프를 도시한 도면,
도 4k는 도 3의 타이밍도에 도시된, 기간(11)에서 제1실시예에 따른 표시장치의 화소회로에서 행해진 동작 설명에 제공하는 모델 회로도,
도 5는 전형적인 기준 표시장치의 화소회로에서 행해진 동작으로 생성된 각 신호의 타이밍 차트를 도시한 타이밍도,
도 6a 내지 6g는 도 5의 타이밍도에 도시된, 기간(1)-(7) 각각에서의 전형적인 기준 표시장치의 화소회로에서 행해진 동작 설명에 제공하는 모델 회로도,
도 7은 전형적인 기준 표시장치에서 생긴 문제점의 설명에 제공하는 파형도,
도 8은 본 발명의 제2실시예에 따른 표시장치의 전체 구성을 도시한 블록도,
도 9는 제2실시예에 따른 표시장치의 화소회로를 구동하는 구동방법에 관련된 각 신호의 타이밍 차트를 나타내는 타이밍도,
도 10은 문제점이 없는 상태에서 제2실시예에 따른 표시장치의 화소회로를 구동하는 구동방법에 관련된 각 신호의 타이밍 차트를 나타내는 타이밍도,
도 11은 문제점이 있는 상태에서 제2실시예에 따른 표시장치의 화소회로를 구동하는 구동방법에 관련된 각 신호의 타이밍 차트를 나타내는 타이밍도,
도 12는 본 발명의 제3실시예에 따른 표시장치의 화소회로를 구동하는 구동방법에 관련된 각 신호의 타이밍 차트를 나타내는 타이밍도,
도 13은 제3실시예에 따른 표시장치의 화소회로를 구동하는 구동방법에 각각 관련된 신호들의 타이밍 차트로서 일 스테이지에 대한 타이밍 차트를 나타내는 타이밍도,
도 14는 본 발명의 제4실시예에 따른 표시장치의 화소회로를 구동하는 구동방법에 관련된 각 신호의 타이밍 차트를 나타내는 타이밍도,
도 15a는 문제점이 있는 상태에서 제1실시예에 따른 표시장치의 화소회로를 구동하는 구동방법에 관련된 각 신호의 타이밍 차트를 나타내는 타이밍도,
도 15b는 도 15a의 타이밍도를 참조하여 설명된 문제점을 해결하기 위한 구동방법으로서 본 발명의 제5실시예에 따른 표시장치의 화소회로를 구동하도록 구성된 구동방법에 관련된 각 신호의 타이밍 차트를 나타내는 타이밍도,
도 16은 제5실시예에 따른 표시장치의 화소회로를 구동하는 구동방법에 관련된 각 신호의 타이밍 차트를 나타내는 타이밍도,
도 17은 본 발명의 제6실시예에 따른 표시장치의 화소회로를 구동하는 구동방법에 관련된 각 신호의 타이밍 차트를 나타내는 타이밍도,
도 18은 본 발명의 제7실시예에 따른 표시장치의 화소회로를 구동하는 구동방법에 관련된 각 신호의 타이밍 차트를 나타내는 타이밍도,
도 19는 제7실시예에 따른 표시장치의 화소회로를 구동하는 구동방법에 관련된 각 신호의 타이밍 차트를 나타내는 다른 타이밍도,
도 20은 본 발명의 제8실시예에 따른 표시장치의 화소회로를 구동하는 구동방법에 관련된 각 신호의 타이밍 차트를 나타내는 타이밍도,
도 21은 제8실시예에 따른 표시장치의 화소회로를 구동하는 구동방법에 각각 관련된 신호들의 타이밍 차트로서 일 스테이지에 대한 타이밍 차트를 나타내는 타이밍도,
도 22는 본 발명의 실시예에서 제공된 표시장치의 박막 화소회로의 전형적인 구성을 도시한 단면도,
도 23은 본 발명의 실시예에서 제공된 표시장치의 모듈 구성을 나타내는 평면도,
도 24는 본 발명의 실시예에서 제공된 플랫 표시 패널을 이용하는 전자기기인 TV 세트의 외관의 사시도,
도 25는 본 발명의 실시예에서 제공된 플랫 표시 패널을 이용하는 전자기기인 디지털 스틸 카메라의 외관 사시도,
도 26은 본 발명의 실시예에서 제공된 플랫 표시 패널을 이용하는 전자기기인 노트형 퍼스널컴퓨터의 외관 사시도,
도 27은 본 발명의 실시예에서 제공된 플랫 표시 패널을 이용하는 전자기기인 셀룰러 폰 등의 휴대 단말장치의 외관도,
도 28은 본 발명의 실시예에서 제공된 플랫 표시 패널을 이용하는 전자기기인 비디오카메라의 외관 사시도,
도 29는 종래의 액티브 매트릭스형 표시장치의 일반적인 예를 도시한 모델 회로도,
도 30은 에이징 문제 설명에 참조하는 그래프들로서 발광소자EL에 인가된 전압과 발광소자EL를 통해 흐르는 전류간의 관계를 각각 나타낸 그래프,
도 31은 종래의 액티브 매트릭스형 표시장치의 일반적인 예를 도시한 다른 모델 회로도이다.

Claims (15)

  1. 화소 어레이부와 구동부를 갖고,
    화소회로들의 매트릭스 모양의 상기 화소 어레이부는, 상기 매트릭스의 열들 중 하나로서 각각 배치된 신호 선들과, 상기 매트릭스의 행들 중 하나로서 각각 배치된 주사선들을 갖고, 상기 주사선과 평행한 급전선을 갖고,
    상기 화소 어레이부 각각은, 상기 신호선들 중 하나와 상기 주사선들 중 하나가 교차하는 부분에 배치되고,
    상기 구동부는, 신호 셀렉터, 라이트 스캐너 및 드라이브 스캐너이고,
    상기 신호 셀렉터는, 상기 매트릭스의 열로서 각각 배치된 상기 신호 선에, 계조를 나타내는 전위와 소정의 기준전위를 갖는 구동신호를 공급하는 부이고,
    상기 라이트 스캐너는, 상기 매트릭스의 행으로서 각각 배치된 상기 주사선들에 제어신호를 공급하는 부이며,
    상기 드라이브 스캐너는, 상기 주사선들에 평행한 선으로서 각각 배치된 급전선에 전원전압을 고전위로부터 저전위로 교대로 공급하는 부이고,
    상기 각 화소회로는,
    신호 샘플링용 트랜지스터와,
    소자 구동용 트랜지스터와,
    신호 유지용량과,
    발광소자를 구비하고,
    상기 신호 샘플링용 트랜지스터는, 한쪽의 전류단자가 한쪽의 신호 선에 접속하고, 게이트 전극이 제어 단자로서 사용되고 한쪽의 주사선에 접속하고,
    상기 소자 구동용 트랜지스터는, 한쪽의 전류단자가 소자 구동용 트랜지스터의 드레인전극이 되고, 소자 구동용 트랜지스터의 게이트 전극이 제어단자로서 사용되고,
    상기 소자 구동용 트랜지스터의 드레인전극은 한쪽의 급전선에 접속하고, 소자 구동용 트랜지스터의 게이트 단자는, 상기 신호 샘플링용 트랜지스터의 다른 쪽의 전류단자에 접속하고,
    상기 소자 구동용 트랜지스터의 다른 쪽의 전류단자는, 상기 소자 구동용 트랜지스터의 소스전극이 되고, 상기 발광소자에 접속되고,
    상기 신호 유지용량은, 상기 소자 구동용 트랜지스터의 상기 게이트전극과 상기 소스전극과의 사이에 접속되고,
    먼저, 상기 급전선이 고전위이며 또한 상기 신호 선이 기준전위인 후에, 상기 신호 샘플링용 트랜지스터가 상기 제어신호에 따라 온되는 경우에, 상기 발광소자를 발광 상태로부터 비발광 상태로 바꾸는 처리로서 소광 처리를 수행하고,
    이후, 상기 신호 샘플링용 트랜지스터를 오프로 하고,
    상기 급전선을 고전위로부터 저전위로 전환하여 상기 소자 구동용 트랜지스터의 상기 소스전극 전압을 하강시키는 처리인 한계전압 보정 준비처리에서 상기 신호 샘플링용 트랜지스터를 다시 온하지 않고, 상기 소자 구동용 트랜지스터의 상기 소스전극 전압을 하강시키고,
    이어서, 상기 급전선을 상기 저전위로부터 상기 고전위로 다시 전환한 후, 상기 신호 선이 상기 기준전위일 때, 상기 신호 샘플링용 트랜지스터가 상기 제어신호에 따라 온 해서 상기 소자 구동용 트랜지스터의 상기 소스전극의 전압을 상승시켜, 상기 신호 유지용량을 전기적으로 충전하는 처리에서 점점 상승시키고, 결과적으로 상기 소자 구동용 트랜지스터의 상기 게이트전극과 소스전극간의 전압을 상기 한계 전압을 향하는 방향으로 감소시키는 처리인 한계전압 보정처리에서 상기 소자 구동용 트랜지스터의 상기 게이트전극과 상기 소스전극간의 전압을 상기 소자 구동용 트랜지스터의 상기 한계 전압을 향하는 방향으로 점점 감소시키는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 드라이브 스캐너는 급전선 그룹으로서 상기 매트릭스의 행 중 하나로서 각각 배치된 인접한 급전선을 구동하고,
    급전선 그룹으로서 상기 드라이브 스캐너에 의해 구동되는 상기 인접한 급전선의 수는 미리 결정되고,
    상기 드라이브 스캐너는, 동일한 급전선 그룹에 관계된 인접한 급전선에 공통하는 전원전압을 고전위로부터 저전위로 또 이와는 반대로 교대로 전환하고나서, 그 공통 전원전압을 그룹단위로 전원전압의 위상을 이동시켜서 급전선 그룹에 인가하고,
    상기 공통 전원전압은, 급전선 그룹에 대해 결정된 동일한 위상에서의 상기 급전선 그룹에 공급되고, 상기 고전위로부터 상기 저전위로 또 이와는 반대로 교대로 전환되는 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서,
    상기 소광 처리를 실행하여 상기 발광소자를 발광 상태로부터 비발광 상태로 바꾼 후, 상기 급전선이 고전위이며 또한 상기 신호 선이 기준전위일 때, 상기 신호 샘플링용 트랜지스터가 상기 주사선을 통해 상기 신호 샘플링용 트랜지스터의 상기 게이트 전극에 공급된 상기 제어신호에 따라 적어도 한번 온하여 적어도 또 다른 추가의 소광 처리를 다시 실행하는 것을 특징으로 하는 표시장치.
  4. 제 3 항에 있어서,
    상기 라이트 스캐너는, 수평주기마다 순차로 상기 각 주사선에 제어신호를 공급하고,
    상기 신호 샘플링용 트랜지스터는, 1수평주기이상의 길이를 각각 갖는 간격으로 수신된 상기 제어신호에 따라, 상기 소광 처리 및 추가 소광 처리를 행하는 것을 특징으로 하는 표시장치.
  5. 제 3 항에 있어서,
    상기 매트릭스의 행 중 하나로서 각각 배치된 인접한 주사선들은 주사선 그룹으로서 취급되고,
    주사선 그룹으로서 취급되는 인접한 주사선들의 수는 미리 결정되고,
    상기 라이트 스캐너는, 동일한 주사선 그룹에 관계된 인접한 주사선에 공통한 제어신호를 그룹단위로 상기 제어신호의 위상을 이동시켜서 상기 주사선 그룹 각각에 순차로 제공하고,
    제어신호는, 상기 주사선 그룹에 대해 결정된 동일한 위상에서 동일한 주사선 그룹에 관계되는 인접한 주사선에 공급되어, 상기 주사선 그룹에 관계되는 상기 인접한 주사선에 공통한 타이밍으로 추가의 소광 처리를 실행하는 것을 특징으로 하는 표시장치.
  6. 제 1 항에 있어서,
    상기 발광소자를 발광 상태로부터 비발광 상태로 전환하는 상기 소광 처리의 실행이 종료한 후이지만 상기 한계전압 보정준비처리가 행해지기 전에, 상기 드라이브 스캐너는 상기 급전선을 상기 고전위로부터 상기 고전위와 저전위의 사이의 중간전위로 전환하는 것을 특징으로 하는 표시장치.
  7. 제 2 항에 있어서,
    상기 드라이브 스캐너는, 상기 급전선 그룹의 각각을 그룹 단위로 전환신호의 위상을 이동시켜서 상기 고전위로부터 중간전위로 순차적으로 전환하고,
    상기 드라이브 스캐너는, 상기 전환신호의 위상으로서 상기 급전선 그룹에 대해 결정된 동일한 위상으로 상기 동일한 급전선 그룹에 관계된 인접한 급전선 각각을 고전위로부터 중간전위로 순차로 전환하는 것을 특징으로 하는 표시장치.
  8. 제 7 항에 있어서,
    상기 급전선이 중간전위이며 또한 상기 신호 선이 상기 기준전위일 때에, 상기 신호 샘플링용 트랜지스터가 상기 주사선을 통해 상기 신호 샘플링용 트랜지스터의 게이트 전극에 공급된 상기 제어신호에 따라 온 하는 것을 특징으로 하는 표시장치.
  9. 제 8 항에 있어서,
    상기 매트릭스의 행 중 하나로서 각각 배치된 인접한 급전선을 급전선 그룹으로서 취급하고,
    급전선 그룹으로서 취급되는 인접한 급전선의 수를 미리 결정하고,
    상기 드라이브 스캐너는, 동일한 급전선 그룹에 관계된 인접한 급전선에 공통한 전원전압을 그룹단위로 상기 전원전압의 위상을 이동시켜서 상기 급전선 그룹 각각에 순차로 제공하여, 상기 급전선 그룹에 관계된 상기 급전선을 구동하고,
    전원전압은, 상기 그룹에 대해 결정된 동일 위상으로 동일한 급전선 그룹에 관계된 인접한 급전선에 공급되어 상기 급전선 그룹에 관계된 상기 급전선을 구동하는 것을 특징으로 하는 표시장치.
  10. 제 1 항에 있어서,
    상기 신호 셀렉터는, 상기 소광 처리시에 상기 기준전위와는 다른 제1기준전위를 상기 신호 선에 인가하고, 상기 한계전압 보정처리시에 상기 기준전위인 제2기준전위를 상기 신호 선에 인가하는 것을 특징으로 하는 표시장치.
  11. 제 10 항에 있어서,
    상기 신호 셀렉터가 상기 신호 선에 인가하는 상기 제1 기준전위의 크기는, 상기 제2 기준전위의 크기보다 크지만, 상기 발광소자의 캐소드 전위와, 상기 발광소자의 한계 전압과, 상기 소자 구동용 트랜지스터의 한계 전압과의 합보다 작은 것을 특징으로 하는 표시장치.
  12. 제 1 항에 있어서,
    상기 한계전압 보정처리 후, 상기 신호 선이 영상신호전위이고 상기 급전선이 고전위일 때, 상기 신호 샘플링용 트랜지스터는 상기 주사선을 통해 상기 신호 샘플링용 트랜지스터의 게이트 전극에 공급된 상기 제어신호에 따라 온하여 상기 영상신호전위를 상기 신호 유지용량에 저장하는 신호 기록처리를 행하는 것을 특징으로 하는 표시장치.
  13. 제 12 항에 있어서,
    상기 신호 셀렉터가 계조를 나타낸 상기 영상신호전위와는 다른 제1영상신호전위를 상기 신호 선에 인가하고, 상기 신호 샘플링용 트랜지스터가 상기 주사선을 통해 상기 신호 샘플링용 트랜지스터의 게이트 전극에 공급된 제어신호에 따라 온 해서 상기 제1영상신호전위를 상기 신호 유지용량에 저장하는 제1 신호 기록처리를 행하고,
    상기 신호 셀렉터는, 계조를 나타낸 상기 영상신호전위인 제2영상신호전위를 상기 신호 선에 인가하고, 상기 신호 샘플링용 트랜지스터는 상기 주사선을 통해 상기 신호 샘플링용 트랜지스터의 게이트 전극에 공급된 또 다른 제어신호에 따라 온 해서 제2영상신호전위를 상기 신호 유지용량에 저장하는 제2 신호 기록처리를 행하는 것을 특징으로 하는 표시장치.
  14. 소정의 동작을 행하는 본체부와,
    상기 소정의 동작의 실행 결과로서 생성된 정보를 표시하는 표시장치를 갖고,
    상기 표시장치는,
    화소 어레이부와,
    구동부를 갖고,
    화소회로들의 매트릭스 모양의 상기 화소 어레이부는, 상기 매트릭스의 열들 중 하나로서 각각 배치된 신호 선들과, 상기 매트릭스의 행들 중 하나로서 각각 배치된 주사선들을 갖고, 상기 주사선과 평행한 급전선을 갖고,
    상기 화소 어레이부 각각은, 상기 신호선들 중 하나와 상기 주사선들 중 하나가 교차하는 부분에 배치되고,
    상기 구동부는, 신호 셀렉터, 라이트 스캐너 및 드라이브 스캐너이고,
    상기 신호 셀렉터는, 상기 매트릭스의 열로서 각각 배치된 상기 신호 선에, 계조를 나타내는 전위와 소정의 기준전위를 갖는 구동신호를 공급하는 부이고,
    상기 라이트 스캐너는, 상기 매트릭스의 행으로서 각각 배치된 상기 주사선들에 제어신호를 공급하는 부이며,
    상기 드라이브 스캐너는, 상기 급전선에 전원전압을 고전위로부터 저전위로 교대로 공급하는 부이고,
    상기 각 화소회로는,
    신호 샘플링용 트랜지스터와,
    소자 구동용 트랜지스터와,
    신호 유지용량과,
    발광소자를 구비하고,
    상기 신호 샘플링용 트랜지스터는, 한쪽의 전류단자가 한쪽의 신호 선에 접속하고, 게이트 전극이 제어 단자로서 사용되고 한쪽의 주사선에 접속하고,
    상기 소자 구동용 트랜지스터는, 한쪽의 전류단자가 소자 구동용 트랜지스터의 드레인전극이 되고, 소자 구동용 트랜지스터의 게이트 전극이 제어단자로서 사용되고,
    상기 소자 구동용 트랜지스터의 드레인전극은 한쪽의 급전선에 접속하고, 소자 구동용 트랜지스터의 게이트 단자는, 상기 신호 샘플링용 트랜지스터의 다른 쪽의 전류단자에 접속하고,
    상기 소자 구동용 트랜지스터의 다른 쪽의 전류단자는, 상기 소자 구동용 트랜지스터의 소스전극이 되고, 상기 발광소자에 접속되고,
    상기 신호 유지용량은, 상기 소자 구동용 트랜지스터의 상기 게이트전극과 상기 소스전극과의 사이에 접속되고,
    먼저, 상기 급전선이 고전위이며 또한 상기 신호 선이 기준전위인 후에, 상기 신호 샘플링용 트랜지스터가 상기 제어신호에 따라 온되는 경우에, 상기 발광소자를 발광 상태로부터 비발광 상태로 바꾸는 처리로서 소광 처리를 수행하고,
    이후, 상기 신호 샘플링용 트랜지스터를 오프로 하고,
    상기 급전선을 고전위로부터 저전위로 전환하여 상기 소자 구동용 트랜지스터의 상기 소스전극 전압을 하강시키는 처리인 한계전압 보정 준비처리에서 상기 신호 샘플링용 트랜지스터를 다시 온하지 않고, 상기 소자 구동용 트랜지스터의 상기 소스전극 전압을 하강시키고,
    이어서, 상기 급전선을 상기 저전위로부터 상기 고전위로 다시 전환한 후, 상기 신호 선이 상기 기준전위일 때, 상기 신호 샘플링용 트랜지스터가 상기 제어신호에 따라 온 해서 상기 소자 구동용 트랜지스터의 상기 소스전극의 전압을 상승시켜, 상기 신호 유지용량을 전기적으로 충전하는 처리에서 점점 상승시키고, 결과적으로 상기 소자 구동용 트랜지스터의 상기 게이트전극과 소스전극간의 전압을 상기 한계 전압을 향하는 방향으로 감소시키는 처리인 한계전압 보정처리에서 상기 소자 구동용 트랜지스터의 상기 게이트전극과 상기 소스전극간의 전압을 상기 소자 구동용 트랜지스터의 상기 한계 전압을 향하는 방향으로 점점 감소시키는 것을 특징으로 하는 전자기기.
  15. 화소 어레이부와,
    구동부를 구비하고,
    화소회로들의 매트릭스 모양의 상기 화소 어레이부는, 상기 매트릭스의 열들 중 하나로서 각각 배치된 신호 선들과, 상기 매트릭스의 행들 중 하나로서 각각 배치된 주사선들을 갖고, 상기 주사선과 평행한 급전선을 갖고,
    상기 화소 어레이부 각각은, 상기 신호선들 중 하나와 상기 주사선들 중 하나가 교차하는 부분에 배치되고,
    상기 구동부는, 신호 셀렉터, 라이트 스캐너 및 드라이브 스캐너이고,
    상기 신호 셀렉터는, 상기 매트릭스의 열로서 각각 배치된 상기 신호 선에, 계조를 나타내는 전위와 소정의 기준전위를 갖는 구동신호를 공급하는 부이고,
    상기 라이트 스캐너는, 상기 매트릭스의 행으로서 각각 배치된 상기 주사선들에 제어신호를 공급하는 부이며,
    상기 드라이브 스캐너는, 상기 급전선에 전원전압을 고전위로부터 저전위로 교대로 공급하는 부이고,
    상기 각 화소회로는, 신호 샘플링용 트랜지스터와, 소자 구동용 트랜지스터와, 신호 유지용량과, 발광소자를 구비하고,
    상기 신호 샘플링용 트랜지스터는, 한쪽의 전류단자가 한쪽의 신호 선에 접속하고, 게이트 전극이 제어 단자로서 사용되고 한쪽의 주사선에 접속하고,
    상기 소자 구동용 트랜지스터는, 한쪽의 전류단자가 소자 구동용 트랜지스터의 드레인전극이 되고, 소자 구동용 트랜지스터의 게이트 전극이 제어단자로서 사용되고,
    상기 소자 구동용 트랜지스터의 드레인전극은 한쪽의 급전선에 접속하고, 소자 구동용 트랜지스터의 게이트 단자는, 상기 신호 샘플링용 트랜지스터의 다른 쪽의 전류단자에 접속하고,
    상기 소자 구동용 트랜지스터의 다른 쪽의 전류단자는, 상기 소자 구동용 트 랜지스터의 소스전극이 되고, 상기 발광소자에 접속되고,
    상기 신호 유지용량은, 상기 소자 구동용 트랜지스터의 상기 게이트전극과 상기 소스전극과의 사이에 접속되는, 표시장치를 구동하는 방법으로서,
    먼저, 상기 급전선이 고전위이며 또한 상기 신호 선이 기준전위인 후에, 상기 신호 샘플링용 트랜지스터가 상기 제어신호에 따라 온되는 경우에, 상기 발광소자를 발광 상태로부터 비발광 상태로 바꾸는 처리로서 소광 처리를 수행하는 단계와,
    상기 신호 샘플링용 트랜지스터를 오프로 하는 단계와,
    상기 급전선을 고전위로부터 저전위로 전환하여 상기 소자 구동용 트랜지스터의 상기 소스전극 전압을 하강시키는 처리인 한계전압 보정 준비처리에서 상기 신호 샘플링용 트랜지스터를 다시 온하지 않고, 상기 소자 구동용 트랜지스터의 상기 소스전극 전압을 하강시키는 단계와,
    상기 급전선을 상기 저전위로부터 상기 고전위로 다시 전환한 후, 상기 신호 선이 상기 기준전위일 때, 상기 신호 샘플링용 트랜지스터가 상기 제어신호에 따라 온 해서 상기 소자 구동용 트랜지스터의 상기 소스전극의 전압을 상승시켜, 상기 신호 유지용량을 전기적으로 충전하는 처리에서 점점 상승시키고, 결과적으로 상기 소자 구동용 트랜지스터의 상기 게이트전극과 소스전극간의 전압을 상기 한계 전압을 향하는 방향으로 감소시키는 처리인 한계전압 보정처리에서 상기 소자 구동용 트랜지스터의 상기 게이트전극과 상기 소스전극간의 전압을 상기 소자 구동용 트랜지스터의 상기 한계 전압을 향하는 방향으로 점점 감소시키는 단계를 포함한 것을 특징으로 하는 표시장치의 구동방법.
KR1020090048421A 2008-06-02 2009-06-02 표시장치, 구동방법 및 전자기기 KR101564996B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008144359A JP4640449B2 (ja) 2008-06-02 2008-06-02 表示装置及びその駆動方法と電子機器
JPJP-P-2008-144359 2008-06-02

Publications (2)

Publication Number Publication Date
KR20090125714A KR20090125714A (ko) 2009-12-07
KR101564996B1 true KR101564996B1 (ko) 2015-11-02

Family

ID=40957926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090048421A KR101564996B1 (ko) 2008-06-02 2009-06-02 표시장치, 구동방법 및 전자기기

Country Status (7)

Country Link
US (1) US8593445B2 (ko)
EP (1) EP2131348A3 (ko)
JP (1) JP4640449B2 (ko)
KR (1) KR101564996B1 (ko)
CN (1) CN101599249B (ko)
SG (1) SG157347A1 (ko)
TW (1) TW200951923A (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4293262B2 (ja) * 2007-04-09 2009-07-08 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP2010020034A (ja) * 2008-07-10 2010-01-28 Sony Corp 画像表示装置
JP2010145581A (ja) 2008-12-17 2010-07-01 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010237362A (ja) * 2009-03-31 2010-10-21 Sony Corp パネル及びその制御方法、表示装置、並びに電子機器
JP2011145481A (ja) * 2010-01-14 2011-07-28 Sony Corp 表示装置、表示駆動方法
JP5477004B2 (ja) * 2010-01-14 2014-04-23 ソニー株式会社 表示装置、表示駆動方法
JP2011145531A (ja) * 2010-01-15 2011-07-28 Sony Corp 表示装置およびその駆動方法ならびに電子機器
JP5577719B2 (ja) * 2010-01-28 2014-08-27 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
JP5532964B2 (ja) * 2010-01-28 2014-06-25 ソニー株式会社 表示装置、表示駆動方法
JP2012237919A (ja) * 2011-05-13 2012-12-06 Sony Corp 画素回路、表示装置、電子機器、及び、画素回路の駆動方法
CN102760419A (zh) * 2012-07-18 2012-10-31 刘纪美 一种全彩色硅基有源选址发光二极管微投影芯片
KR102033374B1 (ko) * 2012-12-24 2019-10-18 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
JP2014149486A (ja) * 2013-02-04 2014-08-21 Sony Corp 表示装置、表示装置の駆動方法、及び、電子機器
TWI498873B (zh) * 2013-12-04 2015-09-01 Au Optronics Corp 有機發光二極體電路及其驅動方法
CN105913805A (zh) * 2016-06-06 2016-08-31 陕西科技大学 一种amoled显示的像素驱动电路结构
KR102577133B1 (ko) * 2016-09-30 2023-09-08 엘지디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN108806599B (zh) * 2017-05-05 2020-01-14 京东方科技集团股份有限公司 用于补偿oled像素电路的方法
JP6914732B2 (ja) * 2017-05-29 2021-08-04 キヤノン株式会社 発光装置及び撮像装置
CN107621709B (zh) * 2017-10-10 2020-06-05 上海天马微电子有限公司 显示面板及显示装置
US10902793B2 (en) * 2018-09-12 2021-01-26 Lg Display Co., Ltd. Gate driver circuit outputting a plurality of emission signals having different delay times or pulse widths or combinations thereof
CN109830212A (zh) * 2019-03-15 2019-05-31 深圳市华星光电半导体显示技术有限公司 一种oled显示面板
CN109949748B (zh) * 2019-04-22 2020-12-08 京东方科技集团股份有限公司 显示数据补偿方法、显示数据补偿器件及显示装置
CN110706629B (zh) * 2019-09-27 2023-08-29 京东方科技集团股份有限公司 显示基板的检测方法和检测装置
US11508309B2 (en) 2021-03-04 2022-11-22 Apple Inc. Displays with reduced temperature luminance sensitivity
CN113112962B (zh) * 2021-04-14 2023-08-22 深圳市华星光电半导体显示技术有限公司 显示驱动电路及显示驱动电路的驱动方法
CN114743505B (zh) * 2022-04-29 2023-06-27 武汉华星光电半导体显示技术有限公司 显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050206590A1 (en) 2002-03-05 2005-09-22 Nec Corporation Image display and Its control method
US20090122047A1 (en) 2007-11-14 2009-05-14 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
US20090278834A1 (en) 2008-05-08 2009-11-12 Sony Corporation Display apparatus, display-apparatus driving method and electronic instrument
EP1860637B1 (en) 2006-05-22 2012-11-07 Sony Corporation Display apparatus and method of driving same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030038522A (ko) 2001-11-09 2003-05-16 산요 덴키 가부시키가이샤 광학 소자의 휘도 데이터를 초기화하는 기능을 갖는 표시장치
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
JP3613253B2 (ja) * 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
JP3750616B2 (ja) * 2002-03-05 2006-03-01 日本電気株式会社 画像表示装置及び該画像表示装置に用いられる制御方法
US7109952B2 (en) 2002-06-11 2006-09-19 Samsung Sdi Co., Ltd. Light emitting display, light emitting display panel, and driving method thereof
JP4103500B2 (ja) 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP2008505366A (ja) 2004-06-29 2008-02-21 ニューライト・コーポレイション 個々の画素の輝度の感知と制御を用いる、高性能表示装置のためのシステムと方法
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
JP2006251322A (ja) 2005-03-10 2006-09-21 Sharp Corp 液晶表示装置および電子情報機器
JP5037795B2 (ja) 2005-03-17 2012-10-03 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
EP3133590A1 (en) 2006-04-19 2017-02-22 Ignis Innovation Inc. Stable driving scheme for active matrix displays
JP5114889B2 (ja) * 2006-07-27 2013-01-09 ソニー株式会社 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP4203772B2 (ja) * 2006-08-01 2009-01-07 ソニー株式会社 表示装置およびその駆動方法
JP5055963B2 (ja) 2006-11-13 2012-10-24 ソニー株式会社 表示装置及び表示装置の駆動方法
JP2008144359A (ja) 2006-12-06 2008-06-26 Maeda Corp プレキャスト擁壁
JP2008158378A (ja) * 2006-12-26 2008-07-10 Sony Corp 表示装置及びその駆動方法
JP4470960B2 (ja) * 2007-05-21 2010-06-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP5287111B2 (ja) * 2007-11-14 2013-09-11 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4715850B2 (ja) * 2008-01-15 2011-07-06 ソニー株式会社 表示装置及びその駆動方法と電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050206590A1 (en) 2002-03-05 2005-09-22 Nec Corporation Image display and Its control method
EP1860637B1 (en) 2006-05-22 2012-11-07 Sony Corporation Display apparatus and method of driving same
US20090122047A1 (en) 2007-11-14 2009-05-14 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
US20090278834A1 (en) 2008-05-08 2009-11-12 Sony Corporation Display apparatus, display-apparatus driving method and electronic instrument

Also Published As

Publication number Publication date
EP2131348A2 (en) 2009-12-09
US20090295785A1 (en) 2009-12-03
KR20090125714A (ko) 2009-12-07
JP4640449B2 (ja) 2011-03-02
JP2009288749A (ja) 2009-12-10
CN101599249B (zh) 2012-07-11
TW200951923A (en) 2009-12-16
EP2131348A3 (en) 2012-11-07
SG157347A1 (en) 2009-12-29
CN101599249A (zh) 2009-12-09
US8593445B2 (en) 2013-11-26

Similar Documents

Publication Publication Date Title
KR101564996B1 (ko) 표시장치, 구동방법 및 전자기기
KR101402815B1 (ko) 표시 장치, 그 구동 방법 및 전자 장치
KR101533219B1 (ko) Ｅｌ표시 패널, 전자기기 및 ｅｌ표시 패널의 구동방법
KR20090049995A (ko) 표시장치 및 그 구동 방법과 전자기기
KR101498571B1 (ko) 표시장치 및 그 구동방법과 전자기기
KR20090104639A (ko) 표시장치 및 그 구동방법
KR20070051748A (ko) 표시장치 및 그 구동방법
KR20080077584A (ko) 표시 장치와 그 구동 방법
KR20090117631A (ko) Ｅｌ 표시 패널, 전자기기 및 패널 구동방법
KR20090093826A (ko) Ｅｌ 표시 패널, 전자기기 및 ｅｌ 표시 패널의 구동 방법
KR20110058668A (ko) 표시 장치 및 그 구동 방법 및 전자 기기
KR20080103000A (ko) 표시장치, 그 구동방법, 및 전자기기
KR20130006302A (ko) 화소 회로, 표시 장치, 전자 기기, 및, 화소 회로의 구동 방법
KR20090093861A (ko) Ｅｌ 표시 패널 모듈, ｅｌ 표시 패널, 집적회로 장치, 전자기기 및 구동 제어 방법
US8345032B2 (en) Display apparatus, display-apparatus driving method and eletronic instrument
US8384627B2 (en) Display device and electronic equipment
KR20110097638A (ko) 화소 회로, 표시 장치 및 그 구동 방법 및 전자 기기
KR20090071465A (ko) 표시장치 및 그 구동방법과 전자기기
KR20090050010A (ko) 표시장치, 표시장치의 구동방법 및 전자기기
KR20090050009A (ko) 표시장치 및 그 구동방법과 전자기기
KR101516435B1 (ko) 표시 장치 및 그 구동 방법과 전자 기기
KR101544212B1 (ko) 표시 장치 및 그 구동 방법과 전자기기
KR101611618B1 (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기
JP5879585B2 (ja) 表示装置及びその駆動方法
JP2010008520A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 4