KR20090050010A - 표시장치, 표시장치의 구동방법 및 전자기기 - Google Patents

표시장치, 표시장치의 구동방법 및 전자기기 Download PDF

Info

Publication number
KR20090050010A
KR20090050010A KR1020080113182A KR20080113182A KR20090050010A KR 20090050010 A KR20090050010 A KR 20090050010A KR 1020080113182 A KR1020080113182 A KR 1020080113182A KR 20080113182 A KR20080113182 A KR 20080113182A KR 20090050010 A KR20090050010 A KR 20090050010A
Authority
KR
South Korea
Prior art keywords
signal
write
electrode
transistor
driving transistor
Prior art date
Application number
KR1020080113182A
Other languages
English (en)
Inventor
테츠오 미나미
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20090050010A publication Critical patent/KR20090050010A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

전기광학소자, 신호 기록 트랜지스터, 디바이스 구동 트랜지스터 및 저장용량을 각각 갖는 화소회로로서 행렬을 형성하도록 배치된 화소회로들 구비한 화소 어레이부와, 전원공급 주사 회로와, 기록 주사 회로를 구비한 표시장치가 개시되어 있다.
Figure P1020080113182
표시장치, 화소, 플랫 패널, 주사회로, 전자기기.

Description

표시장치, 표시장치의 구동방법 및 전자기기{Display apparatus, display-apparatus driving method and electronic instrument}
(관련된 출원에 대한 상호 참조)
본 발명은, 일본특허청에 2007년 11월 14일에 출원된 일본특허출원번호 JP 2007-295383에 관련된 내용을 포함하고, 그 전체 내용은 증명서로 여기에 포함된다.
일반적으로, 본 발명은, 표시장치, 표시장치의 구동방법 및 전자기기 에 관한 것이다. 특히, 본 발명은, 전기광학소자를 각각 포함한 화소들이 행렬 형으로 2차원 배치된 플랫 패널형의 표시장치, 그 표시장치의 구동방법 및 그 표시장치를 이용한 전자기기에 관한 것이다.
최근, 화상표시를 행하는 표시장치의 분야에서는, 발광소자를 각각 포함한 화소들이 행렬 형으로 배치되어서 되는 플랫 패널형의 표시장치가 급속하게 보급되고 있다. 이하에서는, 화소를 화소회로라고도 한다. 발광소자는, 플랫 패널형 표시장치의 각 화소회로에서 디바이스에 흐르는 전류의 크기에 따라 발광소자에서 발광 된 휘도가 변화되는 소위 전류구동형의 발광소자를 사용하였다. 소위 전류구동형의 발광소자를 사용하는 플랫 패널형 표시장치의 예는, 유기 ＥＬ(Electro Luminescence) 표시장치가 있다. 유기ＥＬ표시장치는, 유기 EL소자의 유기박막에 전계를 인가하면 발광하는 현상을 각각 이용한 유기 ＥＬ소자를 사용한다.
유기ＥＬ표시장치는, 다음과 같은 특징을 가지고 있다. 유기ＥＬ소자는, 10V 이하의 낮은 인가전압으로 구동하는 경우에도 그 소자 작동할 수 있으므로 저소비 전력이다. 또한, 유기ＥＬ소자는, 자발광 소자이기 때문에, 화소회로마다 사용된 액정에서 백라이트로서 알려진 광원으로부터의 광휘도를 제어 함으로써 화상을 표시하는 액정표시장치와 비교하여, 그 광에 의해 발생된 화상의 시인성이 높다. 게다가, 유기ＥＬ표시장치가 백라이트 등의 조명부재를 필요로 하지 않기 때문에, 이 장치는 경량화 및 박형화가 용이하다. 한층 더, 유기ＥＬ소자의 응답 시간이 수μｓｅｃ정도로 대단히 짧기 때문에 동영상 표시시의 잔상이 발생하지 않는다.
유기ＥＬ표시장치에서는, 액정표시장치와 마찬가지로, 그 구동방식으로서 패시브 매트릭스 방식이나 액티브 매트릭스 방식을 채용할 수 있다. 그렇지만, 패시브 매트릭스 방식의 표시장치는, 구조가 간단하지만, 전기광학소자의 발광 기간이 주사선(즉, 화소수)의 증가에 따라 감소한다. 이렇게 하여, 유기ＥＬ표시장치는, 대형 및 고정세 모델을 실현할 때 어려움의 문제가 생긴다.
그 때문에, 최근, 액티브 매트릭스 방식의 표시장치의 개발이 열심히 행해지고 있다. 액티브 매트릭스 방식에서는, 전기광학소자에 흐르는 전류를를 제어하는 능동소자는 그 전기광학소자와 같은 화소내에 설치된다. 그 능동소자는, 예를 들면 절연 게이트형 전계효과트랜지스터이다. 절연 게이트형 전계효과트랜지스터는, 일반적으로는, ＴＦＴ(Thin Film T ransistor)이다. 액티브 매트릭스 방식을 채용한 표시장치에서, 각 전기광학소자는 1프레임의 기간에 걸쳐서 발광을 지속할 수 있다. 그래서, 액티브 매트릭스 방식을 채용한 대형 및 고정세의 표시장치의 실현이 용이하다.
그런데, 일반적으로, 상기 유기EL소자에 인가된 전압과 이 소자에 전압을 인가한 결과로서 상기 소자에 흐르는 전류간의 관계를 나타낸 특성으로서 유기ＥＬ소자의 Ｉ-V특성은, 보통, 시간이 경과하면 저하하는 것이 알려져 있다. 시간의 경과에 따른 저하를 경시 열화라고 한다. 화소회로에 구비된 유기ＥＬ소자에 전류를 흐르게 하는 소자 구동 트랜지스터로서 N채널형의 ＴＦＴ를 사용한 화소회로에서는, TFT의 소스측에 유기ＥＬ소자가 접속된다. 이 때문에, 유기ＥＬ소자의 Ｉ-V특성의 경시 열화로 인해, 소자 구동 트랜지스터의 게이트와 소스간에 인가된 전압Ｖｇｓ가 변화되고, 그 결과, 유기ＥＬ소자의 발광 휘도도 변화된다.
상술한 것에 대해서 더 구체적으로 설명한다. 소자 구동 트랜지스터의 소스전극에 나타나는 전위는, 그 소자 구동 트랜지스터와 유기ＥＬ소자의 동작 점으로 결정된다. 그리고, 경시 열화로 인해, 소자 구동 트랜지스터와 유기ＥＬ소자의 동작 점이 바람직하지 않게 변동한다. 그래서, 소자 구동 트랜지스터의 게이트 전극에 인가된 전압을 변화없이 유지하는 경우에도, 소자 구동 트랜지스터의 소스 전위가 변화된다. 즉, 소자 구동 트랜지스터의 소스 전극과 게이트 전극간에 인가된 전압Ｖｇｓ가 변화한다. 그래서, 상기 소자 구동 트랜지스터에 흐르는 전류가 변화된 다. 그 결과, 유기ＥＬ소자에 흐르는 전류치도 변화되므로, 유기ＥＬ소자의 발광 휘도가 변화되게 된다.
또한, 폴리실리콘ＴＦＴ를 소자 구동 트랜지스터로서 사용한 화소회로에서는, 유기ＥＬ소자의 경시 열화에 더해서, 소자 구동 트랜지스터의 임계치전압Ｖｔｈ와, 소자 구동 트랜지스터에 포함된 소자 구동 트랜지스터의 채널을 구성하는 반도체박막의 이동도μ도 경시 열화로 인해 변화된다. 이하의 설명에서는, 상기 소자 구동 트랜지스터에 구비된 반도체박막의 이동도μ를 간단히 소자 구동 트랜지스터의 이동도μ라고 한다. 추가로, 제조 프로세스의 변동에 의해 임계치전압Ｖｔｈ과 이동도μ의 특성도 화소마다 변한다.
소자 구동 트랜지스터의 임계치전압Ｖｔｈ와 이동도μ가 화소마다 다르면, 화소마다 소자 구동 트랜지스터에 흐르는 전류도 변한다. 그래서, 소자 구동 트랜지스터의 게이트 전극에 인가된 전압이 변하지 않은채로 있어도, 유기ＥＬ소자의 발광 휘도도 화소마다 변동한다. 그 결과, 화면의 유니포머티가 손상된다.
일본국 공개특허공보 특개 2006-133542호(이하, 특허문헌1이라고 함)등의 문헌에 개시된 것처럼, 유기ＥＬ소자의 특성, 임계치전압Vｔｈ 및 이동도μ가 경시 열화로 인해 변화되는 경우에도 유기ＥＬ소자의 I-V특성의 변동, 임계치전압Vth의 변동, 및 소자 구동 트랜지스터의 게이트 전극에 인가된 일정한 전압을 위한 소자 구동 트랜지스터의 이동도μ의 변동에 영향을 받지 않는 일정값으로 상기 유기ＥＬ소자의 발광 휘도를 유지하도록 하기 위해서, 유기ＥＬ소자의 I-V특성 변동에 대한 유기EL소자의 발광 휘도를 보정하는 보정 기능, 소자 구동 트랜지스터의 임계치전 압Ｖｔｈ의 변동에 대한 유기EL소자의 발광 휘도를 보정하는 보정 기능, 및 소자 구동 트랜지스터의 이동도μ의 변동에 대한 유기EL소자의 발광 휘도를 보정하는 보정 기능을 포함한 구성을 제공하는 것이 필요하다. 소자 구동 트랜지스터의 임계치전압Ｖｔｈ의 변동에 대한 유기EL소자의 발광 휘도를 보정하는 처리들을, 임계치전압 보정 처리라고 하는 한편, 소자 구동 트랜지스터의 이동도μ의 변동에 대한 유기EL소자의 발광 휘도를 보정하는 처리를 이동도 보정처리라고 한다.
상술한 것처럼, 화소회로의 각각에, 유기ＥＬ소자의 특성, 임계치전압Vｔｈ 및 이동도μ가 경시 열화로 인해 변화되는 경우에도, 유기ＥＬ소자의 I-V특성 변동에 대한 유기EL소자의 발광 휘도를 보정하는 보정 기능, 소자 구동 트랜지스터의 임계치전압Ｖｔｈ의 변동에 대한 유기EL소자의 발광 휘도를 보정하는 보정 기능, 및 소자 구동 트랜지스터의 이동도μ의 변동에 대한 유기EL소자의 발광 휘도를 보정하는 보정 기능을 제공함으로써, 유기ＥＬ소자의 특성의 변동, 임계치전압Vth의 변동, 및 소자 구동 트랜지스터의 게이트 전극에 인가된 일정한 전압을 위한 소자 구동 트랜지스터의 이동도μ의 변동에 영향을 받지 않는 일정값으로 상기 유기ＥＬ소자의 발광 휘도를 유지할 수 있다. 그래서, 유기ＥＬ표시장치의 표시 품질을 개선할 수 있다.
특허문헌 1에 기재된 종래기술에서는, 화소회로의 각각에, 유기ＥＬ소자의 특성 변동에 대한 보정기능 및 소자 구동 트랜지스터의 임계치전압Ｖｔｈ나 이동도 μ의 변동에 대한 보정기능을 갖게 한다. 이렇게 하여, 유기ＥＬ소자의 Ｉ-V특성이 경시 열화하거나, 소자 구동 트랜지스터의 임계치전압Ｖｔｈ나 이동도μ가 경시 열화처리에서 저하하는 경우에도, I-V특성, 임계치전압 Vth 및/또는 이동도μ의 저하에 영향을 받지 않고, 유기ＥＬ소자의 발광 휘도를 일정한 값으로 유지할 수 있다. 한편, 그 기능이 구비된 화소회로를 구성하는 소자수가 많고, 화소회로의 사이즈의 미세화, 나아가서는 표시장치의 고선명화의 방해가 된다.
화소회로를 구성하는 소자수와 화소회로에/에서 접속된 배선수의 삭감을 꾀하기 위해서,
소자 구동 트랜지스터에 공급하는 전원전위를 일 레벨에서 다른 레벨로 또 이와 반대로 전환가능하고,
소자 구동 트랜지스터에 공급하는 전원전위를 일 레벨에서 다른 레벨로 또 이와 반대로 전환하여 유기ＥＬ소자의 발광상태 및 비발광상태를 제어하기 때문에 유기ＥＬ소자의 발광상태 및 비발광상태를 제어하는 트랜지스터와,
소자 구동 트랜지스터의 소스 전위를 초기화하는 트랜지스터도 생략되고,
게이트 전위로서 영상신호 전압을 신호 기록 트랜지스터에 의해 소자 구동 트랜지스터의 게이트 전극에 공급하는 같은 신호 선으로부터 상기 신호 기록 트랜지스터에 의해 소자 구동 트랜지스터의 게이트 전극에 게이트 전위로서 기준전위를 공급하여, 소자 구동 트랜지스터의 게이트 전위를 초기화하는 트랜지스터를 생략한, 구성을 각각 갖는 화소회로를 이용하도록 설계된 유기 EL표시장치를 본원 출원인이 제안하였다.
상기 제안된 유기 EL표시장치의 상세 내용에 대해, 판독기는, 일본 특허출원번호 2006-141836를 참조하여 제안되어 있다.
상기 제안된 화소회로의 구성에 따라, 상기 화소회로는, 필요 최소한의 구성 소자수만을 이용한다. 구체적으로는, 화소회로는,
전기광학소자인 유기 EL소자와,
휘도 정보를 나타내는 영상신호의 전압을 화소회로내의 소자 구동 트랜지스터의 게이트 전극에 접속된 저장 용량에 저장하는 신호 기록 트랜지스터와,
영상신호의 전압으로서 상기 신호 기록 트랜지스터에 의해 저장된 전압을 유지하는 용량으로서 소자 구동 트랜지스터의 게이트 전극에 접속된 저장용량과,
상기 영상신호의 전압으로서 상기 저장용량에 유지된 전압에 의거하여 유기ＥＬ소자를 구동하는 소자 구동 트랜지스터를 구비한다.
상기 화소회로의 경우에는, 신호 기록 트랜지스터가 도통상태가 되는 것에 의해, 신호 선을 통해서 기준전위Ｖｏｆｓ를 소자 구동 트랜지스터의 게이트 전극에 인가함으로써 임계치전압 보정처리가 행해져, 화소마다 소자 구동 트랜지스터의 임계치전압Vth의 변동에 대한 유기 EL소자의 발광 휘도를 보정한다. 신호 기록 트랜지스터가 임계치전압 보정처리 기간이 끝에서 비도통상태가 되면, 소자 구동 트랜지스터의 게이트 전극은 신호 선으로부터 전기적으로 떼어져버리고, 게이트 전극은 임계치전압 보정처리 후에 영상신호의 전압을 신호 기록처리에서 소자 구동 트랜지스터의 게이트 전극에 접속된 저장용량에 저장하도록 신호 기록 트랜지스터를 다시 도통 상태가 되기 전에 플로팅 상태가 된다. 이렇게, 임계치전압 보정처리의 끝과 신호 기록 처리의 시작 사이의 기간동안 소자 구동 트랜지스터의 게이트 전극은 플로팅 상태가 된다.
나중에 상세히 설명하는 것처럼, 상술한 것과 같이 소자 구동 트랜지스터의 게이트 전극이 플로팅 상태가 되면, 본 발명에서 피할 수 있는 소자 구동 트랜지스터의 리크 전류로서 소자 구동 트랜지스터에 흐르는 리크 전류에 기인하여, 소자 구동 트랜지스터의 게이트 전위 및 소스 전위가 상승한다. 그래서, 영상신호의 전압을 임계치전압 보정처리 후에 상기 화소회로에서이용한 저장용량에 저장하는 처리에서, 특히 영상신호의 저전압을 임계치전압 보정처리 후에 저장용량에 저장하는 처리에서, 소자 구동 트랜지스터의 게이트 전위가 상기 저장용량에 저장되는 영상신호의 전압에 대해 너무 큰(또는 이 전압보다 훨씬 큰) 레벨까지 상승하기 때문에 통상적으로 영상신호를 저장할 수 없는 문제점이 화소회로에서 일어난다는 본 발명에서 갖지 않는 걱정이 있다.
상술한 문제점을 해결하기 위해서, 본원 출원인은, 각 화소회로에서 사용한 소자 구동 트랜지스터의 게이트 전극이 플로팅 상태가 되었을 경우이여도, 영상신호의 기록을 정상으로 행할 수 있도록 한 표시장치, 그 표시장치의 구동방법 및 그 표시장치를 각각 사용한 전자기기를 도입한다.
본 발명의 일 실시예에 따른 표시장치는, 전기광학소자와, 게이트 전극이 주사선에 접속되고, 특별한 한쪽의 전극이 신호 선에 접속된 신호 기록 트랜지스터와, 게이트 전극이 상기 신호 기록 트랜지스터의 다른 쪽의 전극에 접속되고, 특정 한 한쪽의 전극이 전원공급선에 접속되고, 다른 쪽의 전극이 상기 전기광학소자의 애노드 전극에 접속된 소자 구동 트랜지스터와, 한쪽의 전극이 상기 소자 구동 트랜지스터의 게이트 전극과 상기 신호 기록 트랜지스터의 다른 쪽의 전극에 접속되고, 다른 쪽의 전극이 상기 소자 구동 트랜지스터의 다른 쪽의 전극과 상기 전기광학소자의 애노드 전극에 접속된 저장용량을, 각각 갖는 화소회로들로서 행렬 모양으로 배치된 화소 회로들을 구비한 화소 어레이부를 이용한다. 상기 표시장치는, 상기 전원공급선을 통해 제1전원전위 또는 그 제1전원전위보다도 낮은 제2전원전위를 상기 소자 구동 트랜지스터의 상기 특정한 전극에 선택적으로 공급하는 전원공급 주사 회로와, 상기 신호 선을 통해 상기 신호 기록 트랜지스터의 특정 전극에 영상신호와 기준전위를 선택적으로 출력하는 신호 출력 회로와, 상기 신호 선을 통해 상기 신호 기록 트랜지스터의 상기 특별한 전극에 상기 영상신호나 상기 기준전위를 상기 신호 출력회로가 출력하고 있는 경우, 상기 주산 선을 통해 상기 신호 기록 트랜지스터의 상기 게이트 전극에 기록 펄스를 공급하는 기록 주사회로를 더 이용한다. 이 표시장치에서, 상기 신호 기록 트랜지스터에 의해 상기 기준전위를 상기 소자 구동 트랜지스터의 게이트 전극에 접속된 상기 저장용량에 저장하도록 실행된 동작에 있어서 상기 기준전위와 같은 초기화 전위에서 상기 소자 구동 트랜지스터의 게이트 전극의 전위를 초기화한 후, 상기 소자 구동 트랜지스터의 게이트 전극의 초기화 전위인 기준전위로부터 상기 소자 구동 트랜지스터의 임계치전압을 감산한 전위레벨을 향하여, 상기 소자 구동 트랜지스터의 다른 쪽의 전극의 전위를 변화시키도록 임계치전압 보정처리를 실행하고, 상기 기록 주사회로는, 상 기 신호 기록 트랜지스터의 상기 특별한 전극에 상기 영상신호를 상기 신호출력회로가 출력하고 있는 경우 상기 기록 주사회로에 의해 상기 신호 기록 트랜지스터의 게이트 전극에 공급된 기록 펄스의 파고치보다 높은 파고치를 갖는 기록펄스로서, 상기 신호 출력 회로가 상기 신호 기록 트랜지스터의 상기 특별한 전극에 상기 기준전위를 출력하고 있는 경우에 상기 신호 기록 트랜지스터의 상기 게이트 전극에 기록펄스를 공급한다.
상기 구성의 표시장치 및 그 표시장치를 이용한 전자기기에 있어서, 상기 소자 구동 트랜지스터의 게이트전극에 접속된 저장용량에 상기 신호 출력회로에 의해 신호 선에 인가된 기준전위를 저장하도록, 상기 기록 주사회로에 의해 상기 신호 기록 트랜지스터의 게이트 전극에 출력한 기록 펄스에 의해 도통상태가 되는 상기 신호 기록 트랜지스터에 의해 실행된 동작에 있어서 상기 기준전위와 같은 초기화 전위에서 상기 소자 구동 트랜지스터의 게이트 전극의 전위를 초기화한 후, 상기 소자 구동 트랜지스터의 게이트 전극의 초기화 전위인 기준전위로부터 상기 소자 구동 트랜지스터의 임계치전압을 감산한 전위레벨을 향하여, 상기 소자 구동 트랜지스터의 다른 쪽의 전극의 전위를 변화시키도록 임계치전압 보정처리를 실행한다. 이어서, 상기 신호 기록 트랜지스터가 임계치전압 보정처리의 기간의 끝에서 비도통 상태에 있는 경우, 상기 소자 구동 트랜지스터의 게이트 전극은 신호선으로부터 전기적으로 분리되어 플로팅 상태로 된 후, 상기 신호 기록 트랜지스터는 신호 기록처리에서 화소회로에서 사용된 소자 구동 트랜지스터의 게이트 전극에 접속된 저장용량에 영상신호의 전압을 저장하도록 다시 도통상태가 된다. 그리고, 소자 구동 트랜지스터의 게이트 전극은, 임계치전압 보정처리의 끝과 신호 기록 처리의 시작 사이의 기간동안 플로팅 상태에 있다.
소자 구동 트랜지스터의 게이트 전극에 인가된 기록 펄스가 액티브 상태를 일반적으로 나타낸 하이레벨로부터 비액티브 상태를 일반적으로 나타낸 0레벨로 변화하여 도통상태로부터 상기 임계치전압 보정처리의 끝에서 비도통상태로 상기 신호 기록 트랜지스터가 천이하게 될 때, 그 기록 펄스의 순간적인 변화는, 신호 기록 트랜지스터의 게이트와 드레인전극간의 기생 용량에 의한 커플링 효과에 의해 상기 소자 구동 트랜지스터의 게이트 전극에 보내져서, 소자 구동 트랜지스터의 게이트 전위도 소자 구동 트랜지스터의 게이트 전극이 상기 신호 기록 트랜지스터의 드레인 전극에 접속되기 때문에 변한다. 마찬가지로, 상기 신호 기록 트랜지스터의 게이트 전극에 인가된 기록펄스는, 임계치전압 보정처리 후 신호 선 상의 상기 신호 출력회로에 의해 인가된 영상신호를 상기 저장용량에 저장하도록 실행된 신호 기록처리의 끝에서 하이레벨로부터 0레벨로 변화되어, 상기 소자 구동 트랜지스터의 게이트 전극에 나타나는 전위는 동일한 커플링 효과에 의해 신호 기록 처리의 끝에서 변한다. 그렇지만, 상술한 것처럼, 임계치전압 보정처리에서 상기 신호 기록 트랜지스터의 게이트 전극에 인가된 기록펄스의 파고치가 신호 기록처리에서의 상기 신호 기록 트랜지스터의 게이트 전극에 인가된 기록펄스의 파고치보다 크다. 그래서, 상기 소자 구동 트랜지스터의 게이트 전극의 전위의 변화로서 상기 임계치전압 보정처리의 끝에서 관찰된 변화는, 기록 펄스에 대해 파고치가 균일한 경우에 관찰된 변화보다 크다. 이 때문에, 상기 임계치전압 보정처리의 끝에서 상기 소자 구동 트랜지스터의 게이트와 소스 전극간에 나타나는 전압이 감소하여, 상기 소자 구동 트랜지스터가 컷오프 상태로 되어, 이전에 설명한 리크 전류가 상기 소자 구동 트랜지스터를 흐르지 않는다. 신호 기록 트랜지스터의 게이트 전극의 플로팅 상태가 되는 기간동안, 소자 구동 트랜지스터를 리크 전류가 흐르지 않음으로써, 소자 구동 트랜지스터의 게이트 전위의 상승을 저장용량에 저장되는 영상신호의 전압에 대해 아주 큰(또는 이 전압보다 훨씬 큰) 레벨까지 상승되지 않게 한다.
본 발명에 의하면, 소자 구동 트랜지스터의 게이트 전극이 플로팅 상태가 되는 기간동안, 소자 구동 트랜지스터에 흐르는 리크 전류에 기인하는 소자 구동 트랜지스터의 게이트 전위의 상승을 억제하는 것이 가능하다. 특히 임계치전압 보정처리 후에 저전압의 영상신호를 화소회로에서 이용된 상기 저장용량에 저장하는 처리의 경우에도 영상신호를 정상으로 상기 저장용량에 저장할 수 있다. 이 때문에, 표시 품질을 향상할 수 있다.
이하, 본 발명의 실시예에 대해서 도면을 참조해서 상세하게 설명한다.
[시스템 구성]
도 1은, 본 발명의 실시예가 적용되는 액티브 매트릭스형 유기EL(ElectroLuminescence) 표시장치의 개략적인 시스템 구성을 나타내는 블록도이다.
이하에 설명된 액티브 매트릭스형 표시장치의 예는, 액티브 매트릭스형 유기 ＥＬ표시장치에 구비된 화소회로중 하나에 각각 사용된 발광소자로서 전류구동형의 전기광학소자를 이용하는 액티브 매트릭스형 유기ＥＬ표시장치이다. 전류구동형의 전기광학소자는, 디바이스에 흐르는 전류치에 따라 발광 휘도가 변화된다. 전류구동형의 전기광학소자의 예는, 유기ＥＬ소자이다.
도 1의 블록도에 나타나 있는 바와 같이, 액티브 매트릭스형 액티브 매트릭스형 유기ＥＬ표시장치(10)는, 화소 어레이부(30)와, 상기 화소 어레이부(30)에 사용된 화소회로들(PXLC)(20)을 구동하는데 각각 사용된 구동부로서 상기 화소 어레이부(30)의 주변에 배치된 구동부를 포함한 구성을 갖는다. 이 화소 어레이부(30)에서, 발광소자를 각각 포함한 복수의 화소회로(20)는, 화소 행렬형으로 2차원으로 배치된다. 상기 구동부는, 예를 들면 기록 주사 회로(40), 전원공급 주사 회로(50) 및 신호 출력 회로(60)이다.
액티브 매트릭스형 유기ＥＬ표시장치(10)가 컬러 표시용일 경우에는, 화소회로(20) 각각은 3개의 부화소회로, 즉, 적색광(R)(즉, R색광)을 발광하는 부화소회로, 녹색광(G)(즉, G색광)을 발광하는 부화소회로, 청색광(B)(즉, B색광)을 발광하는 부화소회로로 구성된다.
그렇지만, 1개의 화소회로로서는, ＲＧＢ의 3원색의 부화소회로의 조합에 한정되는 것이 아니다. 예를 들면, 3원색의 부화소회로에 한층 더 1색 혹은 복수색의 부화소회로를 더해서 1개의 화소회로를 구성하는 것도 가능하다. 더 구체적으로는, 예를 들면 휘도향상을 위해 백색광(W)을 발광하는 부화소회로를 더해서 1개의 화소회로를 구성한다. 또 다른 예로서, 보색광을 발광하는데 각각 사용된 부화소회로들 은, 증가된 색재현 범위를 갖는 하나의 화소회로로서 기능하도록 3원색에 대한 부화소회로에 더해진다.
화소 어레이부(30)에는, ｍ행 n열로 형성하도록 배치된 화소회로(20)의 ｍ행/n열 매트릭스에 대하여, 도 1의 블록도에서 좌우측 방향 또는 수평방향인 제1 방향으로 주사선 31-1∼31-m과 전원공급선 32-1∼32-m이 설치된다. 구체적으로는, 주사선 31-1∼31-m과 전원공급선 32-1∼32-m 각각은, 화소회로(20)의 매트릭스의 m행마다 배선된다. 또한, 화소 어레이부(30)의 화소회로(20)의 m행/n열 매트릭스는, 도 1의 블록도에서 상기 제1 방향과 직교하고 상하방향 또는 수직방향인 제2 방향으로 각각 배향된 신호 선 33-1∼33-n이 배선되어 있다. 보다 구체적으로, 신호 선 33-1∼33-n 각각은, 화소회로(20)의 매트릭스의 n열마다 배선된다.
주사선 31-1∼31-m 중 어떤 특정한 주사선은, 상기 특정 주사선(31)이 배선된 행과 관련된 출력단으로서 기록 주사 회로(40)에서 사용한 출력단에 접속되어 있다. 마찬가지로, 전원공급선 32-1∼32-m 중 어떤 특정한 전원공급선은, 상기 특정 전원공급선(32)이 배선된 행과 관련된 출력단으로서 전원공급 주사 회로(50)에서 사용한 출력단에 접속되어 있다. 한편, 신호 선 33-1∼33-n 중 어떤 특정한 신호 선은, 그 특정 신호 선(33)이 배선된 열과 관련된 출력단으로서 신호 출력 회로(60)에서 사용한 출력단에 접속되어 있다.
화소 어레이부(30)는, 통상, 유리 기판 등의 투명절연 기판 위에 형성되어 있다. 이에 따라 액티브 매트릭스형 유기ＥＬ표시장치(10)는, 플랫 패널 구조로 되어 있다. 화소 어레이부(30)의 각 화소회로(20)의 구동회로로서 각각 기능하는 상 기 기록 주사 회로(40), 전원공급 주사 회로(50) 및 신호 출력 회로(60) 각각은, 아모르포스(amorphous) 실리콘ＴＦＴ(Thin Film Transistor) 또는 저온 폴리실리콘ＴＦＴ로 구성될 수 있다. 저온 폴리실리콘ＴＦＴ를 사용할 경우에는, 상기 기록 주사 회로(40), 전원공급 주사 회로(50) 및 신호 출력 회로(60)는, 화소 어레이부(30)를 형성하는 표시 패널(또는 기판)(70) 위에 설치될 수 있다.
기록 주사 회로(40)는, 클록펄스ｃｋ에 동기해서 스타트 펄스 ｓｐ를 순차적으로 쉬프트(전송)하는 시프트 레지스터로 구성된다. 화소 어레이부(30)의 각 화소회로(20)에의 영상신호의 기록 동작에 있어서, 기록 주사 회로(40)는, 주사선 31-1∼31-m 중 하나에 기록 펄스(또는 주사 신호) ＷＳ1∼ＷＳｍ 중 하나로서 스타트 펄스 sp를 순차로 공급한다. 주사선 31-1∼31-m에 공급된 기록 펄스들은, 한번에 영상신호들을 수신 가능하게 하는 상태에서 동일한 행에 화소회로(20)를 놓기 위해 소위 선 순차 주사동작에서 행단위로 순차로 화소 어레이부(30)에서 사용한 화소회로(20)를 주사하는데 사용된다.
마찬가지로, 또한, 전원공급 주사 회로(50)는, 클록펄스신호ｃｋ에 동기해서 스타트 펄스 ｓｐ를 순차적으로 쉬프트하는(전송하는) 시프트 레지스터로 구성된다. 기록 주사 회로(40)에 의한 선 순차 주사동작에 동기하여, 즉 스타트 펄스 sp에 의해 결정된 타이밍으로, 전원공급 주사 회로(50)는, 전원공급선 전위ＤＳ1∼ＤＳｍ을 전원공급선 32-1∼32-m에 공급한다. 전원공급선 전위ＤＳ1∼ＤＳｍ 각각은, 제1전원전위Ｖｃｃｐ로부터 그 제1전원전위Ｖｃｃｐ보다도 낮은 제2전원전위Ｖｉｎｉ로 전환되고, 또 이와 반대로 전환되어, 화소회로(20)의 발광 상태와 비발광 상 태를 행단위로 제어하고, 행단위로 발광소자인 화소회로(20)에서 각각 사용된 유기 ＥＬ소자에 전류를 공급한다.
신호 출력 회로(60)는, 도 1의 블록도에 미도시된 신호 공급원으로부터 공급되는 휘도정보를 나타내는 영상신호의 전압Ｖｓｉｇ 또는 기준전위Ｖｏｆｓ를 적당하게 선택하고, 신호 선 33-1∼33-n을 거쳐서 화소 어레이부(30)에서 사용된 화소회로(20)에 대하여 상기 선택된 것을 전형적으로 행단위로 기록한다. 기준전위Ｖｏｆｓ는, 화소회로(20)에서 사용된 소자 구동 트랜지스터(22)의 게이트 전극의 상술한 초기화 전위이다. 이하의 설명에서, 상기 신호 공급원으로부터 수신된 휘도정보를 나타낸 영상신호의 전압인 영상신호 전압 Vsig를 신호전압이라고도 한다. 즉, 신호 출력 회로(60)는, 영상신호 전압 Vsig을 행단위로 수신 가능하게 되는 상태에서, 영상신호 전압Ｖｓｉｇ을 행단위로 화소회로(20)에 기록하는 선 순차 기록동작의 구동방법을 채용한다.
상기 기준전위Ｖｏｆｓ는, 신호 공급원으로부터 수신된 휘도정보를 나타낸 영상신호 전압Ｖｓｉｇ의 기준으로서 사용된 전위이다. 상기 기준전위Ｖｏｆｓ는, 예를 들면 흑레벨을 나타낸 전위이다. 상술한 제2전원전위Ｖｉｎｉ는, 기준전위Ｖｏｆｓ보다도 낮다. 예를 들면, 제2전원전위Ｖｉｎｉ는, 화소회로(20)에서 사용된 소자 구동 트랜지스터(22)의 임계치전압을 Ｖｔｈ라고 하는 경우 (Ｖｏｆｓ-Ｖｔｈ)보다도 낮다. (Ｖｏｆｓ-Ｖｔｈ)보다도 충분히 낮은 전위로 상기 제2전원전위Ｖｉｎｉ가 설정된다.
[화소회로]
도 2는, 화소회로(20)의 구체적인 구성 예를 나타내는 도면이다.
상기 기록 주사 회로(40), 전원공급 주사 회로(50) 및 신호 출력 회로(60)에 의해 구동된 도 2에 나타나 있는 바와 같이, 화소회로(20)는, 디바이스에 흐르는 전류치에 따라 발광 휘도가 변화되는 전기광학소자인 유기ＥＬ소자(21)를 구비한다. 그 유기ＥＬ소자(21)의 캐소드 전극은, 모든 화소회로(20)에 대하여 공통적으로 배선된 공통 전원공급선(34)에 접속된다. 공통 전원공급선(34)은 베타 배선이라도 한다.
유기ＥＬ소자(21)에 더하여, 화소회로(20)는, 상술한 소자 구동 트랜지스터(22)와, 신호 기록 트랜지스터(23)와, 저장용량(24)과, 보조 용량(25)으로 구성된 구동부품을 갖는다. 화소회로(20)의 전형적인 구성에서는, 소자 구동 트랜지스터(22) 및 신호 기록 트랜지스터(23) 각각은, N채널형의 ＴＦＴ이다. 그렇지만, 소자 구동 트랜지스터(22) 및 신호 기록 트랜지스터(23)의 도전형은 N채널형 도전형에 한정되지 않는다. 즉, 소자 구동 트랜지스터(22) 및 신호 기록 트랜지스터(23)의 도전형은, 각각 또 다른 도전형일 수 있거나, 서로 다른 도전형일 수 있다.
주목할 것은, 소자 구동 트랜지스터(22) 및 신호 기록 트랜지스터(23) 각각으로서 N채널형의 ＴＦT를 사용하면, 아모르포스 실리콘(a-Ｓｉ)프로세스를 화소회로(20)의 제조에 적용될 수 있다. 아모르포스 실리콘(a-Ｓｉ) 프로세스를 적용함으로써, ＴＦＴ를 작성하는 기판의 저비용화, 나아가서는 본 액티브 매트릭스형 유기ＥＬ 표시장치(10)의 저비용화를 꾀하는 것이 가능하게 된다. 또한, 소자 구동 트랜지스터(22) 및 신호 기록 트랜지스터(23)가 같은 도전형이라면, 소자 구동 트랜 지스터(22) 및 신호 기록 트랜지스터(23)를 같은 프로세스에서 작성하는데 사용할 수 있다. 그래서, 소자 구동 트랜지스터(22) 및 신호 기록 트랜지스터(23)의 동일한 도전형은, 저비용화에 기여할 수 있다.
소자 구동 트랜지스터(22)는, 한쪽의 전극(즉, 소스 또는 드레인 전극)이 유기ＥＬ소자(21)의 애노드 전극에 접속되고, 다른 쪽의 전극(즉, 드레인 또는 소스 전극)이 전원공급선(32), 즉 전원공급선(32-1∼32-m) 중 하나에 접속되어 있다.
신호 기록 트랜지스터(23)는, 게이트 전극이 주사선(31), 즉 주사선(31-1∼31-m) 중 하나에 접속되고, 한쪽의 전극(즉, 소스 또는 드레인 전극)이 신호 선(33), 즉 신호 선(33-1∼33-n) 중 하나에 접속되며, 다른 쪽의 전극(즉, 드레인 또는 소스 전극)이 소자 구동 트랜지스터(22)의 게이트 전극에 접속되어 있다.
소자 구동 트랜지스터(22) 및 신호 기록 트랜지스터(23)에 있어서, 한쪽의 전극은, 소스 또는 드레인 전극에 접속된 금속배선이고, 다른 쪽의 전극은 드레인 또는 소스 전극에 접속된 금속배선이다. 또한, 한쪽의 전극과 다른 쪽의 전극과의 전위관계에 따라, 한쪽의 전극이 소스 전극 또는 드레인 전극이 되는 반면에, 다른 쪽의 전극이 드레인 전극 또는 소스 전극이 된다.
저장용량(24)은, 한쪽의 전극이 소자 구동 트랜지스터(22)의 게이트 전극과 상기 신호 기록 트랜지스터(23)의 다른 쪽의 전극에 접속되는 한편, 다른 쪽의 전극이 소자 구동 트랜지스터(22)의 전극들 중 한쪽 및 상기 유기ＥＬ소자(21)의 애노드 전극에 접속된다.
보조 용량(25)은, 한쪽의 전극이 유기ＥＬ소자(21)의 애노드 전극, 소자 구 동 트랜지스터(22)의 한쪽의 전극, 및 저장용량(24)의 다른 쪽 전극에 접속되고, 다른 쪽의 전극이 공통 전원공급선(34)과 상기 유기ＥＬ소자(21)의 캐소드 전극에 접속되어 있다. 이 보조 용량(25)은, 유기ＥＬ소자(21)의 용량부족분을 보충하고, 저장용량(24)에 영상신호를 저장하는 동작에서의 기록 게인을 높이기 위해서, 필요에 따라서 설정되는 것이다. 즉, 보조 용량(25)은 필수적인 구성요소가 아니다. 유기 ＥＬ소자(21)의 용량이 충분히 큰 경우에, 그 보조 용량(25)은 생략가능하다.
상기 화소회로(20)의 전형적인 구성에서는, 보조 용량(25)의 다른 쪽의 전극을 공통 전원공급선(34)에 접속한다. 그렇지만, 보조 용량(25)의 다른 쪽의 전극은, 공통 전원공급선(34)에 접속될 필요는 없다. 즉, 보조 용량(25)의 다른 쪽의 전극은, 고정 전위의 또 다른 노드에 접속되어, 유기ＥＬ소자(21)의 용량부족분을 보충하고, 저장용량(24)에 영상신호를 저장하는 동작의 기록 게인을 높인다고 하는 소기의 목적을 달성할 수 있다.
상기 구성의 화소회로(20)에 있어서, 신호 기록 트랜지스터(23)는, 기록 주사 회로(40)로부터 주사선(31), 즉 주사선(31-1∼31-m) 중 하나의 주사선을 통해서 게이트 전극에 인가되는 고레벨의 주사 신호ＷＳ에 의해 도통상태가 된다. 그 신호 기록 트랜지스터(23)의 도통상태에서, 신호 기록 트랜지스터(23)는, 신호 선(33)(즉, 신호 선(33-1∼33-n) 중 하나)을 통해서 신호 출력 회로(60)로부터 공급되는 휘도정보를 나타낸 크기를 갖는 전압으로서 영상신호 전압Ｖｓｉｇ를 샘플링하거나 또는 상기 신호 선(33)을 통해 상기 신호 출력회로(60)에서 공급된 오프셋 전압Ｖｏｆｓ를 샘플링해서 화소회로(20) 내에 기록한다. 상기 샘플링된 영상신호 전압Ｖｓｉｇ 또는 오프셋 전압Ｖｏｆｓ는, 소자 구동 트랜지스터(22)의 게이트 전극에 인가되고 상기 저장용량(24)에 저장된다.
소자 구동 트랜지스터(22)는, 전원공급선(32)(즉, 전원공급선 32-1∼32-m 중 하나)의 전위ＤＳ가 제1전원전위Ｖｃｃｐ에 있을 때에는, 한쪽의 전극이 드레인 전극, 다른 쪽의 전극이 소스 전극이 된다. 이렇게 기능하는 소자 구동 트랜지스터(22)의 전극들에 있어서, 소자 구동 트랜지스터(22)는, 포화 영역에서 작동하고 있고, 전원공급선(32)으로부터 전류의 공급을 받아서 유기ＥＬ소자(21)를 전류구동으로 발광 구동한다. 더 구체적으로는, 소자 구동 트랜지스터(22)는, 포화 영역에서 작동하고 있고, 저장용량(24)에 저장된 영상신호 전압Ｖｓｉｇ의 크기에 따른 크기를 갖는 발광 전류인 구동전류를 유기ＥＬ소자(21)에 공급하여, 그 유기ＥＬ소자(21)는 발광 상태에서 그 구동전류의 크기에 따른 휘도를 갖는 발광을 한다.
소자 구동 트랜지스터(22)는, 전원공급선(32)(즉, 전원공급선 32-1∼32-m 중 하나)의 전위ＤＳ가 제1전원전위Ｖｃｃｐ으로부터 제2전원전위Ｖｉｎｉ로 바뀌었을 때에는, 스위칭 트랜지스터로서 작동한다. 스위칭 트랜지스터로서 작동하는 경우, 소스 구동 트랜지스터(22)는, 한쪽의 전극이 소스 전극이 되는 반면에, 다른 쪽의 전극이 드레인 전극이 된다. 이러한 스위칭 트랜지스터로서, 소스 구동 트랜지스터(22)는, 유기ＥＬ소자(21)에 구동전류의 공급을 정지하고, 유기ＥＬ소자(21)를 비발광 상태로 한다. 즉, 소자 구동 트랜지스터(22)는, 유기ＥＬ소자(21)의 발광 상태 및 비발광 상태를 제어하는 트랜지스터의 기능도 갖는다.
소자 구동 트랜지스터(22)의 스위칭 동작에 의해, 유기ＥＬ소자(21)가 비발 광 상태가 되는 비발광 기간을 설정하고, 유기ＥＬ소자(21)의 발광 기간과 비발광 기간의 비율인 듀티를 제어한다. 이 제어를 행함으로써, 1프레임 기간에 걸쳐서 화소회로가 발광하는 것에 따르는 잔상에 의해 생긴 흐려지는 양을 저감할 수 있다. 그래서, 특히, 동영상의 품위는, 더욱 뛰어날 수 있다.
[화소 구조]
도 3은, 화소회로(20)의 전형적인 구조의 단면을 나타내는 단면도다. 도 3의 단면도에 나타나 있는 바와 같이, 화소회로(20)의 구조는, 소자 구동 트랜지스터(22)를 포함한 구동 부품이 형성된 유리 기판(201)을 구비한다. 추가로, 화소회로(20)의 구조는, 이 문장에서 절연막(202), 절연 평탄화 막(203) 및 윈도우 절연막(204)이 열거되는 순서로 유리 기판(201) 위에 절연막(202), 절연 평탄화 막(203) 및 윈도우 절연막(204)이 순차로 형성된다. 이러한 구조에서, 윈도우 절연막(204)의 오목부 204A에 유기ＥＬ소자(21)가 설치된다. 도 3의 단면도는, 구동 부품들 중 소자 구동 트랜지스터(22)만을 구성 소자로서 나타낼 뿐이고, 다른 구동 부품은 생략되어 있다.
유기ＥＬ소자(21)는, 애노드 전극(205)과, 유기층(206)과, 캐소드 전극(207)으로 구성된다. 그 애노드 전극(205)은, 일반적으로 상기 윈도우 절연막(204)의 오목부 204A의 저부가 형성된 금속이다. 그 애노드 전극(205) 위에 형성된 유기층(206)은, 전자수송층, 발광층, 홀 수송층/홀 주입층이다. 캐소드 전극(207)은, 일반적으로, 그 유기층(206) 위에, 전체 화소회로(20)에 공통적으로 형성된 투명도전막이 설치되어 있다.
유기ＥＬ소자(21)에 있어서, 유기층(206)은, 애노드 전극(205) 위에 홀 수송층/홀 주입층(2061), 발광층(2062), 전자수송층(2063) 및 전자주입층이 순차로 적층되어서 형성된다. 이때, 도 3에는 상기 전자주입층이 도시되어 있지 않다. 상기 소자 구동 트랜지스터(22)에 의해 유기EL소자(21)를 구동하여 도 2에 도시된 것과 같은 유기EL소자(21)에 전류를 흘려서 발광하도록 실행된 동작에 있어서, 전류는, 소자 구동 트랜지스터(22)로부터 애노드 전극(205)을 통해서 유기층(206)에 흐른다. 그 전류가 유기층(206)에 흐름으로써, 발광층(2062)에서 서로 정공과 전자가 재결합하여 발광하게 된다.
소자 구동 트랜지스터(22)는, 게이트 전극(221)과, 반도체층(222)과, 소스/드레인 영역(223)과, 드레인/소스 영역(224)과, 채널 형성 영역(225)으로 이루어진 구성을 갖도록 형성된다. 이러한 구성에서, 소스/드레인 영역(223)은, 반도체층(222)의 한쪽에 설치되고, 드레인/소스 영역(224)은 반도체층(222)의 다른쪽에 설치되고, 상기 채널 형성 영역(225)은 반도체층(222)의 게이트 전극(221)과 대향한다. 소스/드레인 영역(223)은, 컨택트홀 을 거쳐서 유기ＥＬ소자(21)의 애노드 전극(205)과 전기적으로 접속되어 있다.
도 3에 나타나 있는 바와 같이, 소자 구동 트랜지스터(22)를 포함한 구동부품이 형성된 유리 기판(201) 위에, 상기 유기 EL소자(21)와 상기 유리 기판(201) 사이에 절연막(202), 절연 평탄화 막(203) 및 윈도우 절연막(204)을 삽입하는 유기ＥＬ소자(21)가 화소회로(20)마다 형성된다. 이렇게 유기ＥＬ소자(21)가 형성된 후, 패시베이션 막(208)은, 유기ＥＬ소자(21) 위에 형성되고 밀봉기판(209)으로 덮 이고, 밀봉기판(209)과 패시베이션 막(208) 사이에 접착제(210)가 삽입된다. 이렇게하여, 그 밀봉기판(209)에 의해 유기ＥＬ소자(21)가 밀봉 됨으로써, 표시 패널(70)이 형성된다.
(유기ＥＬ표시장치의 이상적인 회로 동작)
다음에, 상기 화소회로(20)가 행렬 모양으로 2차원 배치된 액티브 매트릭스형 유기ＥＬ표시장치(10)에 의해 수행된 이상적인 회로 동작에 대해서, 도 4의 타이밍/파형도를 기초로 도 5 및 도 6의 회로도를 사용하여 설명한다.
이때, 도 5 및 도 6의 회로 동작 설명도에서는, 도면의 간략화를 위해, 신호 기록 트랜지스터(23)를 스위치로 나타낸 심볼로 도시하고 있다. 또한, 병렬회로를 구성하기 위해 서로 접속된 유기ＥＬ소자(21)와 보조 용량(25)의 용량성분의 합인 합성용량을 갖는 용량으로서, 도 5 및 도 6의 회로 동작 설명도 각각에 합성용량 Ｃｓｕｂ이 도시되어 있다.
도 4의 타이밍/파형도는, 주사선(31)(주사선 31-1∼31-m 중 어느 하나)의 전위(주사 신호 또는 기록 펄스)ＷＳ의 변동, 전원공급선(32)(전원공급선 32-1∼32-m 중 어느 하나)의 전위ＤＳ의 변동, 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ 및 소스 전위Ｖｓ의 변동을 나타내고 있다.
[선행 프레임의 발광 기간]
도 4의 타이밍/파형도에 있어서, 시간t1 이전의 기간은, 바로 앞의 프레임에 있어서의 유기ＥＬ소자(21)의 발광 기간이 된다. 이 발광 기간에서는, 전원공급선(32)의 전위ＤＳ가 이후 고전위라고 기술하는 제1전원전위 Ｖｃｃｐ이고, 신호 기록 트랜지스터(23)이 비도통상태에 있다.
이 때, 제1전원전위 Ｖｃｃｐ가 전원공급선(32)에 인가되고 상기 소자 구동 트랜지스터(22)에 인가됨으로써, 상기 소자 구동 트랜지스터(22)는 포화 영역에서 동작하도록 설정되어 있다. 그래서, 발광 기간에서, 도 5a의 회로도에 나타나 있는 바와 같이 소자 구동 트랜지스터(22)의 게이트와 소스간 전압Ｖｇｓ에 따른 구동전류(소스 구동 트랜지스터(22)의 드레인과 소스전극간에 흐르는 발광전류 또는 드레인-소스 전류Ｉｄｓ)가, 전원공급선(32)으로부터 소자 구동 트랜지스터(22)를 통해서 유기ＥＬ소자(21)에 흐른다. 따라서, 유기ＥＬ소자(21)는 구동전류Ｉｄｓ의 크기에 비례한 휘도로 발광한다. 게이트 전위Ｖｇ의 파형을 일점쇄선으로 나타내고, 소스 전위Ｖs의 파형을 점선으로 나타냄으로써 양자를 식별할 수 있게 하고 있다.
[임계치전압 보정 준비 기간]
그리고, 시간t1이 되면, 선 순차 주사동작의 새로운 프레임(도 4의 타이밍/파형도에서 현 프레임이라고 함)에 들어간다. 그리고, 도 5b의 회로도에 나타나 있는 바와 같이, 전원공급선(32)의 전위ＤＳ가 고전위Ｖｃｃｐ으로부터, 제2전원전위 Ｖｉｎｉ로 변화된다. 또한, 이후, 저전위라고 하는 저전위 Ｖｉｎi는, (Ｖｏｆｓ-Ｖｔｈ)보다도 충분하게 낮다.
유기ＥＬ소자(21)의 임계치전압을 Ｖｅｌ, 공통 전원공급선(34)의 전위를 Ｖｃａｔh라고 할 때, 저전위Ｖｉｎｉ를 Ｖｉｎｉ <(Ｖｅｌ+Ｖｃａｔｈ)라고 하면, 이 경우에, 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ가 저전위Ｖｉｎｉ와 거의 같으므로, 유기ＥＬ소자(21)는 역바이어스 상태가 되어서 소광한다.
다음에, 시간t2에서, 주사선(31)의 전위ＷＳ가 저전위측에서 고전위측으로 변화하여서, 도 5c의 회로도에 나타나 있는 바와 같이 신호 기록 트랜지스터(23)가 도통상태가 된다. 이 때, 신호 출력 회로(60)로부터 신호 선(33)에 대하여 기준전위Ｖｏｆｓ가 공급되어 있기 때문에, 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ이 기준전위Ｖｏｆｓ가 된다. 상술한 것처럼, 기준전위Ｖｏｆｓ보다도 충분하게 낮은 저전위Ｖｉｎｉ는, 그 때에 소스 전위 Vs로서 소자 구동 트랜지스터(22)의 소스 전극에 공급된다.
이 때, 소자 구동 트랜지스터(22)의 게이트와 소스 전극간에 인가된 게이트-소스 전압Ｖｇｓ는, (Ｖｏｆｓ-Ｖｉｎｉ)의 전위이다. 여기에서, (Ｖｏｆｓ-Ｖｉｎｉ)의 전위가 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ보다도 크지 않으면, 후술하는 임계치전압 보정처리를 행할 수 없다. 그래서, (Ｖｏｆｓ-Ｖｉｎｉ)>Ｖｔｈ 전위관계를 설정할 필요가 있다.
이렇게, 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ을 기준전위Ｖｏｆｓ에, 소스 전위Ｖｓ를 저전위Ｖｉｎｉ로 각각 고정하여(설정하여) 초기화하는 처리가, 후술하는 임계치전압 보정처리를 행하기 위한 준비이다. 이하의 설명에서는, 임계치전압 보정처리 준비를, 임계치전압 보정 준비 처리라고 한다.
[임계치전압 보정기간]
다음에, 시간t3에서, 도 5d의 회로도에 나타나 있는 바와 같이 전원공급선(32)의 전위ＤＳ가 저전위Ｖｉｎｉ로부터 고전위Ｖｃｃｐ로 바뀌면, 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ가 유지된 상태에서, 그 게이트 전위Ｖｇ로부터 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ를 감산한 전위를 향해서 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ가 상승을 시작한다. 드디어, 소자 구동 트랜지스터(22)의 게이트-소스간 전압Ｖｇｓ가 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ에 수속하고, 그 임계치전압Ｖｔｈ에 대응한 전압이 저장용량(24)에 저장된다.
편의상, 상술한 것처럼 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ의 초기화 전위 Vofs를 기준전위로 한다. 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ을 그대로 유지한 상태에서, 소자 구동 트랜지스터(22)의 소스 전극의 소스 전위Vs는, 게이트 전위 Vg인 초기화 전위 Vofs로부터 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ를 감산한 전위를 향해서 변화하기 시작한다(또는, 구체적으로는 상승하기 시작한다). 최종적으로 수속된 소자 구동 트랜지스터(22)의 게이트와 소스간 전압Ｖｇｓ를 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ로서 검출해서 그 임계치전압Ｖｔｈ에 대응한 전압을 저장용량(24)에 저장한다. 상술한 것과 같이 소스전위 Vs를 상승시키는 처리와, 상기 임계치 전압 Vth로서 최종 수속한 전압을 검출하고 상기 저장용량(24)에 저장하는 처리를 임계치전압 보정처리라고 한다. 이 임계치전압 보정처리가 실행되는 기간을, 임계치전압 보정기간이라고 한다.
이때, 임계치전압 보정기간에 있어서, 전류가 저장용량(24)측에 흐르고, 유기ＥＬ소자(21)측에는 흐르지 않도록 하기 위해서, 유기ＥＬ소자(21)가 컷오프 상태가 되도록 공통 전원공급선(34)의 전위Ｖｃａｔｈ를 미리 설정해둔다.
다음에, 시간t4에서, 주사선(31)의 전위ＷＳ가 저전위로 변화되어서 도 6a의 회로도에 나타나 있는 바와 같이 신호 기록 트랜지스터(23)가 비도통상태가 된다. 신호 기록 트랜지스터(23)의 비도통 상태에서, 소자 구동 트랜지스터(22)의 게이트 전극이 신호 선(33)으로부터 전기적으로 분리됨으로써 플로팅 상태가 된다. 그렇지만, 소자 구동 트랜지스터(22)의 게이트와 소스간 전압Ｖｇｓ가 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ와 같으므로, 그 소자 구동 트랜지스터(22)는 컷오프 상태에 있다. 따라서, 소자 구동 트랜지스터(22)에 드레인-소스 전류Ｉｄｓ는 흐르지 않는다.
[기록 기간 및 이동도 보정기간]
다음에, 시간t5에서, 도 6b의 회로도에 나타나 있는 바와 같이 신호 선(33)의 전위가 기준전위Ｖｏｆｓ로부터 영상신호 전압Ｖｓｉｇ로 변화되어서, 신호 기록동작과 이동도 보정처리를 위해 준비한다. 계속해서, 신호 기록 및 이동도 보정 기간의 시작의 시간t6에서, 주사선(31)의 전위WS를 고전위로 설정함으로써, 도 6c의 회로도에 나타나 있는 바와 같이 신호 기록 트랜지스터(23)가 도통상태가 되어서, 영상신호 전압Ｖｓｉｇ을 샘플링해서 화소회로(20)내에 저장한다.
신호 기록 트랜지스터(23)에 의해 상기 샘플링된 영상신호 전압Ｖｓｉｇ를 화소회로(20)에 저장하도록 실행된 동작의 결과로서, 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ가 영상신호 전압Ｖｓｉｇ와 같게 된다. 그리고, 영상신호 전압Ｖｓｉｇ에 의한 소자 구동 트랜지스터(22)의 구동시에, 그 소자 구동 트랜지스터(22)의 임계치전압Vｔｈ와 상기 저장용량(24)에 저장된 임계치전압Ｖｔｈ에 대응한 전압이 상쇄됨으로써 임계치전압 보정처리가 행해진다. 임계치전압 보정의 원리의 상세 내용에 관해서는 후술한다.
이 때, 유기ＥＬ소자(21)는 초기에 컷오프 상태(또는 하이 임피던스 상태)에 있다. 그래서, 영상신호 전압Ｖｓｉｇ에 의해 전원공급선(32)으로부터 소자 구동 트랜지스터(22)에 흐르는 드레인-소스간 전류Ｉｄｓ는 유기ＥＬ소자(21) 자신에게 들어가는 대신에 실제로 유기ＥＬ소자(21)에 병렬로 접속된 상술한 합성 용량Ｃｓｕｂ으로 간다. 따라서, 합성 용량Ｃｓｕｂ의 충전처리가 개시된다.
상기 합성 용량Ｃｓｕｂ이 충전하고 있는 동안, 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ가 시간의 경과와 함께 상승해간다. 이 때, 소자 구동 트랜지스터(22)의 드레인과 소스전극간에 흐르는 드레인-소스 전류Ids가 이미 화소마다 Ｖｔｈ(임계치전압) 변동에 대해 보정되었으므로, 그 드레인-소스 전류Ids는 그 소자 구동 트랜지스터(22)의 이동도μ에 따라서만 화소마다 변동한다.
기록 게인의 이상값을 1이라고 가정한다. 기록 게인은, 영상신호 전압Ｖｓｉｇ에 대해 상기 소자 구동 트랜지스터(22)의 임계치전압 Vth에 대응한 전압으로서 상기 저장용량(24)에 저장되고 상기 소자 구동 트랜지스터(22)의 게이트와 소스전극 사이에서 관측된 전압 Vgs의 비율로서 정의된다. 소자 구동 트랜지스터(22)의 소스 전위 Ｖｓ가 (Ｖｏｆｓ-Ｖｔｈ+ΔV)의 전위에 도달함으로써, 소자 구동 트랜지스터(22)의 게이트-소스간 전압Ｖｇｓ는 (Ｖｓｉｇ-Ｖｏｆｓ+Ｖｔｈ-ΔV)의 전위가 되고, 이때 ΔV는 소스 전위 Vs의 증가분을 나타낸다.
즉, 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ의 상승 분ΔV는, 저장용량(24)에 저장된 전압(Ｖｓｉｇ-Ｖｏｆｓ+Ｖｔｈ)로부터 감산되도록, 바꾸어 말하면, 저장용량(24)의 일부 충전 전하를 방전하도록 작용하여, 부귀환동작이 실행되 게 된다. 따라서, 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ의 상승 분ΔV는, 부귀환의 귀환량으로서 사용된다.
상술한 것처럼, 소자 구동 트랜지스터(22)에 흐르는 드레인-소스간 전류Ｉｄｓ를 그 소자 구동 트랜지스터(22)의 게이트 입력에, 즉 소자 구동 트랜지스터(22)의 게이트-소스간 전압Ｖｇｓ에 부귀환 함에 의해, 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄｓ의 이동도μ에 대한 의존성을 없앨 수 있다. 즉, 상기 영상신호 전압 Vsig를 샘플링하여 화소회로(20)에 저장하는 동작에 있어서, 이동도 보정 처리도 마찬가지로 실행하여 화소마다 이동도 μ의 변동에 대해 상기 소자 구동 트랜지스터(22)의 드레인과 소스간에 흐르는 드레인-소스 전류 Ids를 보정한다.
보다 구체적으로는, 화소회로(20)에 저장된 영상신호 전압Ｖｓｉｇ이 높을수록, 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄs가 커지기 때문에, 부귀환의 귀환량(또는 보정량)으로서 사용된 상승분ΔV의 절대치도 커진다. 따라서, 유기 EL소자(21)의 발광 휘도 레벨에 따른 이동도 보정을 행하는 것이 가능하다.
또한, 영상신호 전압Ｖｓｉｇ가 일정하다고 했을 경우, 소자 구동 트랜지스터(22)의 이동도μ가 클수록, 부귀환의 귀환량(또는 보정량)으로서 사용된 상승분ΔV의 절대치도 커진다. 그래서, 화소마다의 이동도μ의 변동에 대한 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄs를 보정하는 것이 가능하다. 이동도 보정처리의 원리의 상세 내용에 관해서는 후술한다.
[발광 기간]
다음에, 시간t7에서, 주사선(31)의 전위ＷＳ가 저전위로 변화되어서 도 6d의 회로도에 나타나 있는 바와 같이 신호 기록 트랜지스터(23)가 비도통상태가 된다. 그 전위ＷＳ가 저전위에 있음으로써, 소자 구동 트랜지스터(22)의 게이트 전극은, 신호 선(33)으로부터 전기적으로 분리되어서, 플로팅 상태가 된다.
소자 구동 트랜지스터(22)의 게이트 전극이 플로팅 상태에 있고 소자 구동 트랜지스터(22)의 게이트 전극과 소스 전극이 상기 저장용량(24)에 접속되어 있는 것에 의해, 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ가 상기 저장용량(24)에 저장된 충전량에 따라 변동하면, 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ도 그 소스 전위 Vs의 변동과 연동하는 방식으로 변동한다. 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ가 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ의 변동에 연동해서 변동하는 동작이, 저장용량(24)에 의한 부트스트랩 동작이다.
소자 구동 트랜지스터(22)의 게이트 전극이 플로팅 상태가 되는 것에 의해, 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄｓ가 유기ＥＬ소자(21)에 흐르기 시작함으로써, 유기ＥＬ소자(21)의 애노드 전극의 전위는, 드레인-소스간 전류Ｉｄs의 상승분에 따라 상승한다.
유기ＥＬ소자(21)의 애노드 전극의 전위가 (Ｖｅｌ+Ｖｃａｔｈ)의 전위를 초과함으로써, 유기 ＥＬ소자(21)가 발광을 시작한다. 또한, 유기ＥＬ소자(21)의 애노드 전극의 전위의 상승은, 다시 말해, 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ의 상승과 다르지 않다. 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ가 상승하면, 저장용량(24)의 부트스트랩 동작에 의해, 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ도 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ의 변동과 연동해서 상승한다.
부트스트랩 게인을 부트스트랩 동작에서 1의 이상값이라고 가정한다. 이 경우에, 소자 구동 트랜지스터(22)의 게이트 전위 Ｖｇ의 상승분은 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ의 상승분과 같다. 그러므로, 발광 기간 동안, 소자 구동 트랜지스터(22)의 게이트-소스간 전압Ｖｇｓ는 (Ｖｓｉｇ-Ｖｏｆｓ+Ｖｔｈ-ΔV)의 고정 레벨로 유지된다. 그리고, 시간t8에서, 신호 선(33)의 전위는, 영상신호 전압Ｖｓｉｇ으로부터 오프셋 전압Ｖｏｆｓ로 바뀐다.
[임계치전압 보정처리의 원리]
이하 임계치전압 보정처리의 원리에 관하여 설명한다. 상술한 것처럼, 소자 구동 트랜지스터(22)는, 포화 영역에서 동작하도록 설계되어 있다. 이 때문에, 정전류원으로서 동작한다. 이에 따라, 유기ＥＬ소자(21)에는 소자 구동 트랜지스터(22)로부터, 다음식 (1)로 주어지는 일정한 드레인-소스 전류(구동전류 또는 발광전류라고도 함)Ｉｄｓ가 공급된다.
Iｄｓ=(1/2)*μ(W/L)Ｃｏｘ(Ｖｇｓ-Ｖｔｈ)2 …… (1)
여기에서, W는 소자 구동 트랜지스터(22)의 채널 폭, L은 채널길이, Ｃｏｘ는 단위면적당의 게이트 용량이다.
도 7은, 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄｓ대 소자 구동 트랜지스터(22)의 게이트-소스간 전압Ｖｇｓ간의 전류 전압 특성을 각각 나타내는 곡선을 도시한 특성도이다.
도 7의 특성도에 나타낸 실선은, 소자 구동 트랜지스터(22)의 임계치전압Ｖ ｔｈ의 화소회로A에 대한 특성을 나타내고, 이 특성도에서의 점선은 상기 임계치전압Ｖｔｈ1과 서로 다른 임계치전압 Vth2인 소자 구동 트랜지스터(22)를 갖는 화소회로B에 대한 특성을 나타낸다.
도 7의 특성도에 도시된 예에서, 화소회로B에서 이용한 소자 구동 트랜지스터(22)의 임계치전압Vth2는 화소회로A에서 이용한 소자 구동 트랜지스터(22)의 임계치전압Vth1보다 크고, 즉 Vth2 > Vth1이다. 이 경우에, 수평축의 동일한 게이트-소스간 전압 Vgs에 대해서, 화소회로A에서 이용한 소자 구동 트랜지스터(22)의 드레인-소스간 전류 Ids는 Ids1이고, 화소회로B에서 이용한 소자 구동 트랜지스터(22)의 드레인-소스간 전류 Ids는 상기 드레인-소스간 전류 Ids1보다 작은, 즉 Ids2<Ids1인 Ids2이다. 즉, 수평축의 동일한 게이트-소스 전압 Vgs에 대해서도, 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ가 화소마다 변동하면, 임계치전압 보정처리가 실행되어 화소마다 Vth(여기서 Vth는 소자 구동 트랜지스터(22)의 임계치전압을 나타냄)의 변동에 대한 드레인-소스 전류 Ids를 보정하지 않으면, 드레인-소스간 전류Ｉｄｓ도 화소마다 변동한다.
한편, 상기 구성의 화소회로(20)에서는, 상술한 것 같이, 발광시의 소자 구동 트랜지스터(22)의 게이트-소스간 전압Ｖｇｓ가 (Ｖｓｉｇ-Ｖｏｆｓ+Ｖｔｈ-ΔV)이기 때문에, 이것을 식(1)에 대입하면, 드레인-소스간 전류Ｉｄｓ는,
Ｉｄｓ=(1/2)*μ(W/L)Ｃｏｘ(Ｖｓｉｇ-Ｖｏｆｓ-ΔV)2 …… (2)로 나타낼 수 있다.
즉, 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ의 항이 캔슬된다. 달리 말하면, 소자 구동 트랜지스터(22)로부터 유기ＥＬ소자(21)에 흐르는 드레인-소스간 전류Ｉｄｓ는, 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ에 더 이상 의존하지 않는다. 그 결과, 소자 구동 트랜지스터(22)의 제조 프로세스의 변동이나 경시 열화에 의해 화소마다 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ가 변동하는 경우도, 드레인-소스간 전류Ｉｄｓ가 화소마다 변동하지 않는다. 그래서, 동일한 영상신호 전압 Vsig를 나타낸 동일한 게이트-소스간 전압 Vgs가 상기 유기 EL소자(21)의 한쪽을 각각 포함한 화소회로에서 사용한 소자 구동 트랜지스터(22)의 게이트 전극에 인가되는 경우 각 유기 EL소자(21)의 발광 휘도를 유지할 수 있다.
[이동도 보정처리의 원리]
다음에, 이동도 보정처리의 원리에 관하여 설명한다. 도 8은, 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄｓ대 소자 구동 트랜지스터(22)의 게이트-소스간 전압Ｖｇｓ간의 전류 전압 특성을 각각 나타내는 곡선을 도시한 특성도이다. 도 8의 특성도에 나타낸 실선은, 소자 구동 트랜지스터(22)의 이동도μ가 상대적으로 큰 화소회로A에 대한 특성을 나타내는 한편, 이 특성도의 점선은, 소자 구동 트랜지스터(22)의 이동도μ가 상대적으로 작은 화소회로B에 대한 특성을 나타낸다. 화소회로(20)에서 소자 구동 트랜지스터(22)를 폴리실리콘 박막트랜지스터 등으로 구성했을 경우, 화소회로A나 화소회로B간의 이동도μ의 차이 등의 화소마다의 이동도μ 변동을 피할 수 없다.
화소회로A와 화소회로B간의 이동도μ의 기존의 차이에 의해, 소자 구동 트랜 지스터(22)의 이동도μ가 상대적으로 큰 화소회로A와 소자 구동 트랜지스터(22)의 이동도μ가 상대적으로 작은 화소회로B에 사용한 소자 구동 트랜지스터(22)의 게이트 전극들에 동일한 영상신호 전압Ｖｓｉｇ을 나타낸 동일한 게이트-소스간 전압Vgs를 인가하는 경우에도, 화소회로 A와 B간의 이동도μ의 차이에 대한 소자 구동 트랜지스터(22)의 드레인-소스간 전류 Ids를 보정하기 위해 이동도 보정 처리를 행하지 않으면, 화소회로A에서 사용한 소자 구동 트랜지스터(22)의 드레인-소스간 전류 Ids는 Iｄｓ1′이고, 화소회로B에서 사용한 소자 구동 트랜지스터(22)의 드레인-소스간 전류 Ids는 상기 드레인-소스간 전류 Iｄｓ1′와 큰 차이가 나는Ｉｄｓ2′이다. 상기 큰 Ids 차이가 소자 구동 트랜지스터(22)간의 드레인-소스간 전류Ｉｄｓ의 차이로서 μ(여기서 μ는 소자 구동 트랜지스터(22)의 이동도를 나타냄)의 화소마다의 변동에 의해 생기는 경우, 화면의 유니포머티가 손상된다.
여기에서, 상술한 식(1)의 소자 구동 트랜지스터(22)의 특성식으로부터 분명하게 나타나 있는 바와같이, 소자 구동 트랜지스터(22)의 이동도μ가 클수록, 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄｓ가 커진다. 따라서, 부귀환 동작에 있어서의 귀환량ΔV는 소자 구동 트랜지스터(22)의 이동도μ가 커질수록 커진다.도 8의 특성도에 나타나 있는 바와 같이, 이동도μ가 상대적으로 큰 소자 구동 트랜지스터(22)를 사용한 화소회로A의 귀환량ΔV1은, 이동도μ가 상대적으로 작은 소자 구동 트랜지스터(22)를 사용한 화소회로B의 귀환량ΔV2보다 크다.
이동도 보정처리에 의해 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄs를 영상신호 전압Ｖｓｉｇ측에 부귀환시킴으로써, 소자 구동 트랜지스터(22)의 이동도μ가 클수록 부귀환동작이 행해지는 정도가 커진다. 이 때문에, 소자 구동 트랜지스터(22)의 이동도μ의 화소마다의 변동을 제거하는 것이 가능하다.
구체적으로는, 이동도μ가 상대적으로 큰 화소회로A에서 행해진 이동도 보정처리의 부귀환동작에서 귀환량ΔV1이 취해지면, 화소회로A에서 사용한 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄｓ는 Ｉｄｓ1′로부터 Ｉｄｓ1까지 크게 하강한다. 한편, 화소회로A와 비교하여, 이동도μ가 상대적으로 작은 소자 구동 트랜지스터(22)에서 이용하는 화소회로B에서 행해진 이동도 보정처리의 부귀환동작에서 귀환량ΔV1보다 작은 귀환량ΔV2가 취해지면, 화소회로B에서 사용한 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄｓ는 Ｉｄｓ2′로부터 Ｉｄｓ2까지 약간 하강되고, 그 정도는 거의 드레인-소스간 전류 Ids1과 같다. 결과적으로, 화소회로A에서 사용한 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄｓ1은, 화소회로B에서 사용한 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄｓ2와는 거의 같으므로, 소자 구동 트랜지스터(22)의 이동도의 변동에 대해 소자 구동 트랜지스터(22)의 드레인-소스간 전류 Ids를 화소마다 보정하는 것이 가능하다.
상술한 것은 다음과 같이 요약된다. 이동도μ가 상대적으로 큰 소자 구동 트랜지스터(22)를 사용하는 화소회로A의 상기 이동도 보정처리로서 행해진 부귀환 동작에서 취해진 귀환량ΔV1은, 이동도μ가 상대적으로 작은 소자 구동 트랜지스터(22)를 사용하는 화소회로B의 상기 이동도 보정처리의 부귀환 동작에서 취해진 귀환량ΔV2와 비교해서 크다. 즉, 소자 구동 트랜지스터(22)의 이동도μ가 클수록, 소자 구동 트랜지스터(22)를 사용하는 화소회로에서 행해진 부귀환 동작의 귀환량 ΔV가 커짐에 따라, 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄｓ의 감소량이 커진다.
따라서, 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄｓ를, 영상신호 전압Ｖｓｉｇ이 인가되는 소자 구동 트랜지스터(22)의 게이트 전극측에 부귀환시킴으로써, 이동도μ가 다른 값의 소자 구동 트랜지스터(22)로서 화소회로에서 사용한 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄｓ의 전류치가 균일화될 수 있다. 그 결과, 소자 구동 트랜지스터(22)의 이동도μ의 화소마다의 변동에 대해 소자 구동 트랜지스터(22)의 드레인-소스간 전류 Ids를 보정하는 것이 가능하다. 즉, 소자 구동 트랜지스터(22)에 흐르는 드레인-소스간 전류Ｉｄｓ을, 소자 구동 트랜지스터(22)의 게이트 전극측에 부귀환시키는 부귀환동작은, 이동도 보정처리이다.
도 9는, 도 2의 블록도에 나타낸 액티브 매트릭스형 유기EL표시장치(10)에 포함된 화소회로(20)에서 사용된 소자 구동 트랜지스터(22)의 드레인-소스간 전류 Ids와 상기 영상신호 전압(또는 샘플링 전위)Ｖｓｉｇ와의 관계를 각각 나타낸 복수의 도면이다. 이 도면들은, 임계치전압 보정처리 및 이동도 보정처리를 모두 행하거나 행하지 않은 다양한 구동방법에 대한 상기 관계를 도시한 것이다.
보다 구체적으로, 도 9a는 서로 다른 화소회로A와 B가 임계치전압 보정처리 및 이동도 보정처리를 모두 행하지 않을 경우이다. 도 9b는 서로 다른 화소회로A와 B가 이동도 보정처리를 행하지 않고, 임계치전압 보정처리만을 행한 경우이다. 도 9c는 서로 다른 화소회로A와 B가 임계치전압 보정처리 및 이동도 보정처리를 모두 행하는 경우이다. 상기 화소회로A와 B가 임계치전압 보정처리 및 이동도 보정처리 를 모두 행하지 않은 경우에 대해 나타낸 도 9a의 곡선으로 나타나 있는 바와 같이, 수평축의 영상신호 전압 Vsig이 동일한 경우에, 서로 다른 임계치전압Ｖｔｈ 및 서로 다른 이동도μ 값을 갖는 화소회로 A와 Ｂ간의 드레인-소스 전류Ｉｄｓ의 큰 차이는, 서로 다른 임계치전압Ｖｔｈ 및 서로 다른 이동도μ 값에 의해 생긴 차이로서 관측된다.
이에 대하여, 상기 화소회로A와 B가 임계치전압 보정처리를 행하고 이동도 보정처리를 행하지 않은 경우에 대해 나타낸 도 9b의 곡선으로 나타나 있는 바와 같이, 수평축의 영상신호 전압 Vsig이 동일한 경우에, 서로 다른 임계치전압Ｖｔｈ 및 서로 다른 이동도μ 값을 갖는 화소회로 A와 Ｂ간의 드레인-소스 전류Ｉｄｓ의 보다 작은 차이는, 서로 다른 임계치전압Ｖｔｈ 및 서로 다른 이동도μ 값에 의해 생긴 차이로서 관측된다. 비록 상기 차이가 도 9a의 곡선으로 나타낸 경우에 대한 차이로부터 어느 정도까지 감소될지라도, 서로 다른 이동도μ값에 의해 생긴 차이는 남는다.
상기 화소회로A와 B가 임계치전압 보정처리 및 이동도 보정처리를 모두 행하는 경우에 대해 나타낸 도 9c의 곡선으로 나타나 있는 바와 같이, 수평축의 영상신호 전압 Vsig이 동일한 경우에, 서로 다른 임계치전압Ｖｔｈ 및 서로 다른 이동도μ 값을 갖는 화소회로 A와 Ｂ간의 드레인-소스 전류Ｉｄｓ의 차이는, 상기 서로 다른 임계치전압Ｖｔｈ 및 서로 다른 이동도μ 값에 의해 생긴 차이로서 거의 관측되지 않는다. 그래서, 어떤 계조에 있어서도 화소마다 유기ＥＬ소자(21)의 발광 휘도 변동이 없다. 이 때문에, 고품질의 화상을 표시하는 것이 가능하다.
또한, 도 2의 블록도에 도시된 액티브 매트릭스형 유기EL 표시장치(10)에 포함된 화소회로(20)는, 임계치전압 보정 기능 및 이동도 보정에 더해서, 상술한 저장용량(24)에 의한 부트스트랩 동작의 기능을 갖추고 있으므로써 다음과 같은 작용 효과를 얻을 수 있다.
유기ＥＬ소자(21)의 Ｉ-V특성이 시간 열화 처리에서 경시 열화하기 때문에, 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ가 변화되는 경우에도, 저장용량(24)에 의한 부트스트랩 동작에 의해, 소자 구동 트랜지스터(22)의 게이트-소스간 전위Ｖｇｓ를 일정하게 유지할 수 있으므로, 유기ＥＬ소자(21)에 흐르는 전류는 시간 열화처리에서 시간의 경과에 따라 변화되지 않는다. 따라서, 유기E L소자(21)의 발광 휘도도 시간 열화 처리에서 시간의 경과에 따라 변화하지 않으므로, 시간 열화 처리에서 시간의 경과에 따라 Ｉ-V특성이 나뻐지는 경우에도, 유기ＥＬ소자(21)의 I-V특성의 시간 열화을 수반하는 열화없는 화상을 표시하는 것이 가능하다.
[실동작 상태에서의 문제점]
다음에, 상기 유기ＥＬ표시장치(10)의 실동작 상태에서의 회로 동작에 대해서, 도 10의 타이밍/파형도를 사용하여 설명한다.
이때, 이하에 설명하는 실동작 상태에서의 회로 동작에서는, 소자 구동 트랜지스터(22)의 게이트 전극의 전위가 소자 구동 트랜지스터(22)의 게이트 전극에 접속된 저장용량(24)에 기준전위 Vofs를 신호 기록 트랜지스터(23)에 의해 저장하도록 실행된 동작에서의 기준전위 Vofs와 같은 초기화 전위에서 초기화된 후, 소자 구동 트랜지스터(22)의 임계치전압을 소자 구동 트랜지스터(22)의 게이트 전극의 초기화 전위인 기준전위 Vofs로부터 감산하여 얻어진 전위를 향하여 소자 구동 트랜지스터(22)의 소스 전위를 변화시키도록 임계치전압 보정처리를 실행한다. 임계치전압 보정처리를 실행한 후 임계치전압 보정처리의 기간을 포함한 특정한 1H수평주사 기간에서 실행된 이동도 보정처리 및 신호 기록처리를 행한다. 상기 1H수평주사 기간 이전에, 임계치전압 보정처리도, 이동도 보정처리와 신호 기록처리 앞에 선행하는 상기 복수의 1H 수평주사 기간에 여러번 분할해서 추가로 실행된다. 이러한 실시예의 경우에, 임계치전압 보정처리는, 2개의 1H수평주사기간에 총 2회 분할해서 실행된다. 즉, 임계치전압 보정처리는, 특정한 1H 수평주사기간에 한번 실행하고 또한 상기 특정한 1H 수평주사기간의 앞에 바로 선행하는 1H 수평주사기간에 한번 실행된다. 이하, 상기 복수의 1H 수평주사기간에 여러번 분할해서 실행된 임계치전압 보정처리를, 분할Ｖｔｈ보정처리라고도 한다.
구체적으로는, 2H에 걸쳐서 임계치전압 보정처리를 2회 실행할 경우에 있어서, 즉, 2개의 1H 수평주사기간일 경우에, 도 10의 타이밍/파형도에 나타나 있는 바와 같이, 임계치전압 보정처리는, 이동도 보정처리 및 신호 기록처리를 포함한 상기 특정한 1H수평주사기간보다 앞에 바로 선행하는 1Ｈ수평주사기간에서의 시간 ｔ12 내지 t14 사이에서 한번 행해지고, 상기 특정한 1H수평주사기간에서 시간 t15 내지 t16 사이에서 한번 행해진다.
이렇게, 이동도 보정처리 및 신호 기록처리를 포함하는 특정한 1H수평주사기간과, 그 특정한 1H수평주사기간보다 이전에 바로 선행하는 1H수평주사기간은, 임계치전압 보정기간으로서 상기 분할 Vth 보정처리에 할당되고나서, 임계치전압 보 정기간만큼 여러번 임계치전압 보정처리가 실행된다. 이에 따라, 표시 화면의 고선명화에 따르는 보다 큰 화소회로 카운트에 의해 1H주사기간의 길이가 보다 짧아진 경우에도, 상기 분할 Vth 보정처리에 할당된 각 임계치전압 보정기간으로서 충분한 시간을 확보할 수 있다. 따라서, 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ를 확실하게 검출해서 저장용량(24)에 저장할 수 있어, 임계치전압 보정처리도 확실하게 행할 수 있다.
회로 동작 관점으로는, 도 10의 타이밍/파형도에 도시된 시간 t11,t13,t17∼t20은, 도 4의 타이밍/파형도에 도시된 시간t1,t3,t5∼t8에 각각 대응한다. 도 10의 타이밍/파형도에 도시된 시간t12과 t15, t14과 t16은, 도 4의 타이밍/파형도에 있어서의 시간t2과 t4에 각각 대응하고 있다.
그런데, 상술한 이상적인 동작 상태에 있어서, 시간t4에서, 기록 펄스WS로서 주사선(31)의 전위가 저전위측으로 변화되고, 신호 기록 트랜지스터(23)가 비도통상태가 되면, 소자 구동 트랜지스터(22)의 게이트 전극이 신호 선(33)으로부터 전기적으로 분리되고 플로팅 상태가 된다. 그렇지만, 소자 구동 트랜지스터(22)의 게이트-소스간 전압Ｖｇｓ가 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ와 같으므로, 그 소자 구동 트랜지스터(22)가 컷오프 상태에 있어, 소자 구동 트랜지스터(22)의 드레인-소스간 전류Ｉｄｓ는 흐르지 않는다.
그렇지만, 상술한 것은 어디까지나 상술한 이상상태에서의 동작이다.실제로 동작에서는, 1회째, 2회째의 임계치전압 보정처리가 끝나고, 시간t14,t16에서 기록펄스 WS로서 주사선(31)의 전위가 저전위측으로 변화됨으로써, 신호 기록 트랜지스 터(23)가 비도통상태가 된다. 상기 신호 기록 트랜지스터(23)가 비도통상태가 될 때, 소자 구동 트랜지스터(22)의 게이트 전극이 신호 선과 전기적으로 분리되고 플로팅 상태가 된다. 그렇지만, 실제의 동작에 의한 상기 플로팅 상태가 되었을 때에, 리크 전류의 크기가 비록 작을지라도 리크 전류는 소자 구동 트랜지스터(22)에 흐른다. 이 리크 전류에 의해, 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ가 서서히 상승하고, 부트스트랩 동작으로 인해, 소자 구동 트랜지스터(22)의 소스 전위Ｖs를 점차 상승하는 것에 의해, 소자 구동 트랜지스터(22)의 게이트 전위 Vg도 점차 증가한다.
추가로, 화소회로(20)에서 사용된 소자 구동 트랜지스터(22)의 특성은 화소마다 변동하여, 소자 구동 트랜지스터(22)에 흐르는 리크 전류도 화소마다 변동한다. 이 때문에, 화소회로(20)에서 사용된 소자 구동 트랜지스터(22)의 소스 전위 Vs의 증가분과 그 소자 구동 트랜지스터(22)의 게이트 전위 Vg의 증가분도, 화소마다 변동한다.
임계치전압 보정처리의 종료 후, 리크 전류에 의해 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ가 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ에 연동해서 증가한다. 이에 따라, 영상신호 전압Ｖｓｉｇ을 임계치전압 보정처리 후에 상기 저장용량(24)에 저장하는 처리에서, 특히 영상신호의 저전압Ｖｓｉｇ을 저장용량(24)에 저장하는 처리에서, 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ가 저장용량(24)에 기록되는 영상신호의 전압 Vsig에 대해 아주 높은(또는 이 전압보다도 훨씬 높은 레벨로 상승하기 때문에 영상신호 전압Ｖｓｉｇ을 정상으로 저장할 수 없다고 하는 문제가 화소회로(20)에서 일어난다는 걱정이 있다.
추가로, 분할Ｖｔｈ보정처리를 행하고 있는 도중, 특히 분할Ｖｔｈ보정처리의 초기의 단계에서는, 도 10의 타이밍/파형도로부터 분명하게 나타나 있는 바와 같이, 소자 구동 트랜지스터(22)의 게이트 전위 Vg가 소자 구동 트랜지스터(22)의 게이트 전극에 접속된 저장용량(24)에 기준전위 Vofs를 신호 기록 트랜지스터(23)에 의해 저장하도록 실행된 동작에서의 상기 기준전위와 같은 초기화 전위에서 초기화된 후, 소자 구동 트랜지스터(22)의 임계치전압을 소자 구동 트랜지스터(22)의 게이트 전극의 초기화 전위인 기준전위 Vofs로부터 감산하여 얻어진 전위를 향하여 소자 구동 트랜지스터(22)의 소스 전위Vs를 변화시키고 있다. 그래서, 이때, 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ와 소자 구동 트랜지스터(22)의 게이트-소스간 전압Ｖｇｓ간의 차이가 크다.
상술한 것처럼 소자 구동 트랜지스터(22)의 게이트-소스간 전압Ｖｇｓ가 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ에 수속하고 있지 않는 상태에서 상기 인용된 부트스트랩 동작이 이루어지면, 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ의 화소마다의 변동의 영향을 제거하는 처리로서 임계치전압 보정처리를 확실하게 실행할 수 없다. 즉, 소자 구동 트랜지스터(22)의 임계치전압Vth의 화소마다의 변동은 바람직하지 않게 보정된채로 있다고 말할 수 있다. 이 때문에, 임계치전압 보정처리는 표시 품질의 개선 효과를 충분하게 입증할 수 없다.
[본 실시예의 특징부분]
본 실시예에서는, 신호 출력 회로(60)에 의해 신호 선(33)을 통해 신호 기록 트랜지스터(23)의 소스전극에 공급된 기준전위Ｖｏｆｓ와 영상신호 전압Ｖｓｉｇ에 대한 기록 펄스WS를 주사선(31)을 통해 상기 신호 기록 트랜지스터(23)의 게이트 전극에 공급하도록 기록 주사회로(40)에 의해 실행된 동작에서, 상기 기록 주사회로(40)는, 신호 출력 회로(60)가 영상 신호 전압 Vsig을 신호 기록 트랜지스터(23)의 소스전극에 출력하고 있을 때 상기 기록 주사회로(40)에 의해 신호 기록 트랜지스터(23)의 게이트 전극에 공급된 기록펄스 WS의 파고치보다 높은 파고치를 갖는 기록 펄스WS를, 상기 신호 출력회로(60)가 기준전위를 상기 신호 기록 트랜지스터(23)의 소스 전극에 출력하고 있을 때 상기 신호 기록 트랜지스터(23)의 게이트 전극에 공급한다.
신호 기록 트랜지스터(23)의 게이트 전극에 인가된 기록 펄스ＷＳ가 액티브 상태를 일반적으로 나타낸 하이레벨로부터 비액티브 상태를 일반적으로 나타낸 로 레벨로 변화될 때에, 그 기록 펄스ＷＳ의 갑작스런 변화가 신호 기록 트랜지스터(23)의 게이트와 드레인 전극간에 존재하는 도 2의 블록도에 도시된 것과 같은 기생 용량C로 나타난 커플링 효과로 인해 신호 기록 트랜지스터(23)의 드레인 전극을 통해 소자 구동 트랜지스터(22)의 게이트 전극에 보내지므로, 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ도 변화된다. 본 실시예의 경우에, 기록 펄스ＷＳ가 하이레벨로부터 로 레벨로 천이할 때의 용량성 커플링 효과에 의해 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ가 저하한다.
마찬가지로, 소자 구동 트랜지스터(22)의 게이트 전위 Vg가 동일한 용량성 커플링 효과로 인해 상기 신호 기록 처리의 끝에서 변화하도록 상기 임계치전압 보 정처리 후, 신호 기록 트랜지스터(23)의 게이트 전극에 인가된 기록 펄스ＷＳ가 상기 신호 출력회로(60)에 의해 상기 신호 선(33)에 인가된 영상 신호 전압 Vsig을 저장용량(24)에 저장하도록 행해진 신호 기록 펄스의 끝에서 하이레벨로부터 로 레벨로 변화된다. 그렇지만, 상술한 것처럼, 기준전위 Vofs를 저장용량(24)에 저장하는데 행해진 임계치전압 보정처리에서 상기 신호 기록 트랜지스터(23)의 게이트 전극에 인가된 기록 펄스 WS의 파고치는 신호 기록 처리에서 신호 기록 트랜지스터(23)의 게이트 전극에 인가된 기록 펄스 WS의 파고치보다, 즉 도 10의 타이밍/파형도에 도시된 실제의 동작상태에서 신호 기록 트랜지스터(23)의 게이트 전극에 인가도니 기록 펄스 WS의 파고치보다, 높다. 이렇게 하여, 소자 구동 트랜지스터(22)의 게이트 전위 Vg의 변화로서 상기 기준 전위 Vofs을 저장용량(24)에 저장하도록 행해진 임계치전압 보정처리의 끝에서 관측된 변화는, 도 10의 타이밍/파형도에 도시된 실제의 동작상태에서 관측된 대응한 변화보다 크다. 이에 따라서, 임계치전압 보정처리의 끝에서 소자 구동 트랜지스터(22)의 게이트 전극과 소스전극간의 전압 Vgs가 저하하고, 이전에 설명된 리크 전류가 소자 구동 트랜지스터(22)에 흐르지 않도록 소자 구동 트랜지스터(22)가 컷오프 상태가 된다. 소자 구동 트랜지스터(22)에 리크 전류가 흐르는 것을 막음으로써, 신호 기록 트랜지스터(23)의 게이트 전극의 플로팅 상태의 기간동안, 소자 구동 트랜지스터(22)의 게이트 전위 Vg도, 저장용량(24)에 저장되는 영상신호의 전압Vsig에 대해 너무 큰(또는 이 전압보다 훨씬 높은) 레벨까지 상승하는 것이 막아진다.
일례로서, 전형적인 분할Ｖｔｈ보정처리에서의 신호들의 타이밍/파형도를 도 11에 나타낸다. 도 10의 타이밍/파형도를 참조하여 상술한 실동작 상태에서 행해진 회로 동작의 경우와 같이, 임계치전압 보정처리를 실행한 후 임계치전압 보정처리의 기간을 포함한 특정한 1H수평주사 기간에서 실행된 이동도 보정처리 및 신호 기록처리를 행한다. 상기 특정한 1H수평주사 기간 이전에, 임계치전압 보정처리도, 이동도 보정처리와 신호 기록처리 앞에 선행하는 1H 수평주사 기간에 한번 실행된다. 임계치전압 보정처리는, 2개의 1H수평주사기간에 2회 분할해서 실행된다. 보다 구체적으로, 임계치전압 보정처리는, 특정한 1H 수평주사기간에 한번 실행되고 또한 상기 특정한 1H 수평주사기간의 앞에 바로 선행하는 1H 수평주사기간에 한번 실행된다. 그래서, 임계치전압 보정처리는, 2H에서, 즉 분할 Ｖｔｈ보정처리로서, 2개의 1H수평주사기간에서, 총 2회 분할해서 실행된다. 상기 분할 Ｖｔｈ보정처리의 타이밍은, 도 10의 타이밍/파형도를 참조하여 상술한 실제의 동작상태에서 실행된 회로동작의 경우와 같다.
도 11의 타이밍/파형도에 나타나 있는 바와 같이, 2회의 임계치전압 보정처리를 실행하는 동안, 신호 기록 트랜지스터(23)에 의해 신호 선(33)으로부터 소자 구동 트랜지스터(22)의 게이트 전극에 기준전위Ｖｏｆｓ를 저장하는 동작에 있어서, 기록 주사회로(40)는, 상기 신호 선(33)으로부터의 영상신호 전압 Vsig를 신호 기록처리시에 상기 신호 기록 트랜지스터(23)에 의해 상기 저장용량(24)에 저장하는 동작에서 액티브 상태를 나타낸 하이레벨의 전위로서 주사선(31)에 인가되는 기록 펄스WＳ0의 파고치보다 높은 값으로 액티브 상태를 나타낸 하이레벨의 전위로서 주사선(31)에 인가되는 기록 펄스WＳ1,WS2의 파고치를 설정한다.
이렇게, 소자 구동 트랜지스터(22)의 게이트 전극에 접속된 저장용량(24)에 상기 기준전위Ｖｏｆｓ를 저장할 때 사용된 기록 펄스ＷＳ1,ＷＳ2의 파고치를, 영상신호 전압Ｖｓｉｇ을 상기 저장용량(24)에 저장할 때 사용된 기록 펄스ＷＳ0의 파고치보다도 높게 설정 함으로써, 다음과 같은 효과를 얻을 수 있다.
제1 임계치전압 보정처리의 끝인 시간t14에서, 기록 펄스WS1은, 하이레벨로부터 로 레벨로 변화된다. 상기 기록펄스 WS1의 상기 급격한 변화는, 기생용량 C로 나타나는 커플링 효과로 인해 신호 기록 트랜지스터(23)의 드레인전극을 통해 소자 구동 트랜지스터(22)의 게이트 전극에 보내지고, 상기 기생용량은 도 2의 블록도에 나타나 있는 바와 같이 신호 기록 트랜지스터(23)의 게이트와 드레인 사이에 존재한다. 마찬가지로, 제2 임계치전압 보정처리의 끝인 시간t16에서, 기록 펄스WS2는, 하이레벨로부터 로 레벨로 변화되고, 상기 기록펄스 WS2의 상기 급격한 변화는, 소자 구동 트랜지스터(22)의 게이트 전극에 보내진다. 동일한 방식으로, 신호 기록 처리의 끝인 시간t19에서, 기록 펄스WS0은, 하이레벨로부터 로 레벨로 변화되고, 상기 기록펄스 WS0의 상기 급격한 변화는, 소자 구동 트랜지스터(22)의 게이트 전극에 보내진다. 그렇지만, 상기 기록 펄스ＷＳ1,ＷＳ2의 파고치가 기록 펄스ＷＳ0의 파고치보다도 높으므로, 기록 펄스ＷＳ1,ＷＳ2의 급격한 변화는, 기록펄스 WS0의 급격한 변화보다 크다.
도 11의 타이밍/파형도에 도시된 시간 t14,t16에서, 상기 기록 펄스ＷＳ1,ＷＳ2의 급격한 변화가 클수록 소자 구동 트랜지스터(22)의 게이트 전위 Ｖｇ가 저하하고, 소자 구동 트랜지스터(22)의 게이트-소스간 전압Ｖｇｓ가 작아져서, 소자 구 동 트랜지스터(22)가 컷오프 상태로 되어, 그 소자 구동 트랜지스터(22)에 상술한 리크 전류가 흐르지 않는다.
그 소자 구동 트랜지스터(22)에 리크 전류가 흐르지 않음에 따라, 소자 구동 트랜지스터(22)의 소스 전위Ｖｓ가 상승하지 않고 일정하게 유지된다. 그래서, 신호 기록 트랜지스터(23)가 비도통상태가 되고, 신호 선(33)으로부터 소자 구동 트랜지스터(22)의 게이트 전극이 전기적으로 분리됨으로써 소자 구동 트랜지스터(22)의 게이트 전극이 플로팅 상태가 되고, 소자 구동 트랜지스터(22)의 소스 전위 Vs와 연동된 상태에서 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ는 고정된 레벨로 유지된다. 이 때문에, 소자 구동 트랜지스터(22)의 게이트 전위Vg가 플로팅 상태가 되는 기간에 있어서, 소자 구동 트랜지스터(22)의 게이트 전위Vg가 상승하는 것을 억제할 수 있다.
상술한 것처럼, 소자 구동 트랜지스터(22)의 게이트 전위Vg가 플로팅 상태가 되는 기간에 있어서, 소자 구동 트랜지스터(22)의 게이트 전위Vg가 리크 전류에 기인하여 상승하는 것을 억제할 수 있다. 그래서, 기록 펄스ＷＳ0에 의해 특히 저전압의 신호 전압Ｖｓｉｇ을 저장용량(24)에 저장하는 신호 기록처리에서, 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ보다도 상기 저장용량(24)에 기록되는 영상신호 전압Ｖｓｉｇ이 낮은 상황을 회피하는 것이 가능하다. 이에 따라, 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 저장하는 신호 기록 처리와 이동도 보정처리는, 정상으로 행할 수 있어, 표시 품질을 향상할 수 있다.
특히, 상술한 것 같이, 소자 구동 트랜지스터(22)의 게이트-소스간 전압Ｖｇ ｓ가 임계치전압Ｖｔｈ에 수속하고 있지 않은 상태에서 부트스트랩 동작이 이루어지면, 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ의 화소마다의 변동의 영향을 제거하기 위한 처리로서 임계치전압 보정처리를 고신뢰도로 실행할 수 없게 된다. 즉, 화소마다 소자 구동 트랜지스터(22)의 임계치전압Vth의 변동은 바람직하지 않게 보정되지 않는다고 말할 수 있다. 이 때문에, 원하는 임계치전압 보정처리를 행할 수 없다.
이에 대하여, 본 실시예의 경우에는, 소자 구동 트랜지스터(22)의 게이트 전위Vg가 플로팅 상태가 되는 기간동안 소자 구동 트랜지스터(22)에 흐르는 리크 전류로 인해 소자 구동 트랜지스터(22)의 게이트 전위Vg가 상승하는 것을 억제할 수 있어서, 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ의 화소마다의 변동의 영향을 제거하는 임계치전압 보정처리를 확실하게 실행할 수 있다. 그래서, 임계치전압 보정처리에 의해 표시 품질의 개선 효과를 충분하게 얻을 수 있으므로, 표시 품질을 보다 향상할 수 있다.
상술한 것처럼, 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 저장하도록 행해진 신호 기록처리의 끝에서 기록 펄스ＷＳ0의 하강구간에서, 용량성 커플링 효과로 인해 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ가 약간 저하한다. 그렇지만, 이 게이트 전위 Vg의 저하가, 신호 기록처리가 후속하는 발광 동작에 영향을 끼치지 않는 정도로 억제하는 값으로 상기 기록 펄스ＷＳ0의 파고치를 설정한다.
상기 기록 펄스ＷＳ0의 파고치에 대해서는, 기생 용량C의 용량값 등의 파라미터를 고려해서 결정하게 된다. 이렇게하여 결정된 기록 펄스ＷＳ0의 파고치는, 기록 펄스ＷＳ1,ＷＳ2의 파고치를 결정할 때 기준으로서 사용된다. 구체적으로, 기생 용량C의 용량값 등의 파라미터를 고려함으로써, 각 기록 펄스ＷＳ1,ＷＳ2의 파고치는 기록펄스WS0의 파고치보다 큰 값으로 설정된다. 본 실시예에서는, 일례로서, 기록 펄스ＷＳ1의 파고치를 기록 펄스ＷＳ2의 파고치가 설정된 값과 같은 값으로 설정한다.
그런데, 분할Ｖｔｈ보정처리에 있어서, 최종회(즉, 본 실시예의 경우는, 2회째)의 기록 펄스ＷＳ2에 대해서도 그 파고치를, 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 저장할 때 사용된 기록 펄스ＷＳ0의 파고치보다도 높게 설정하는 것으로 한다. 상술한 것처럼, 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 저장하도록 행해진 신호 기록처리의 끝에서 기록 펄스ＷＳ0의 하강구간에서, 용량성 커플링 효과로 인해 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ도 약간 저하한다. 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ도 저하한 후, 그 저하한 게이트 전위Ｖｇ에서 영상신호 전압Ｖｓｉｇ을 기록하여, 영상신호 전압Ｖｓｉｇ을 상기 저장용량(24)에 저장하도록 신호 기록 트랜지스터(23)에 의해 행해진 신호 기록 처리에서의 전압진폭이 상기 전위 Vg의 저하와 같은 증가분만큼 증가한다.
영상신호 전압Ｖｓｉｇ을 상기 저장용량(24)에 저장하도록 상기 신호 기록 트랜지스터(23)에 의해 행해진 신호 기록처리에서의 전압진폭이 증가하는 경우, 신호 기록 처리가 완료할 때까지 시간이 보다 오래 걸린다. 그런데, 신호 기록 처리에서는 이동도 보정처리도 동시에 자동으로 행해진다. 신호 기록 처리가 완료할 때까지 시간이 보다 오래 걸리면, 이동도 보정처리를 지나치게 긴 시간 동안 행하 여, 신호 기록처리가 종료되기 전에 이동도 보정처리가 필요 이상으로 행해진다. 즉, 유기EL소자(21)의 발광 휘도는, 화소마다 소자 구동 트랜지스터(22)의 이동도의 변동에 대해 보정과잉이 되어버려 바람직하지 않다. 그래서, 영상신호 전압Ｖｓｉｇ을 상기 저장용량(24)에 저장하는 신호 기록 처리 자체를 가능한 한 고속으로 행할 필요가 있다.
[분할Ｖｔｈ보정처리의 제1 변형 예]
분할Ｖｔｈ보정처리의 제1 변형 예의 경우에, 상기 분할Ｖｔｈ보정처리가 도 12a의 타이밍/파형도에 나타나 있는 바와 같이 임계치전압 보정처리의 회수가 1회째, 2회째, …, n회째가 순차적으로 실행됨으로써, 즉 분할Ｖｔｈ보정처리의 실행의 진행에 따라 상기 실행된 임계치전압 보정처리에 할당된 번호가 증가함으로써, 기준전위Ｖｏｆｓ를 저장용량(24)에 저장하는 동작에서 각각 사용된 기록 펄스ＷＳ1,ＷＳ2,…,ＷＳｎ 각각의 파고치V1,V 2,…,Ｖｎ을, 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 저장하는 신호 기록처리에서 사용된 기록 펄스WS0의 파고치V0을 향해서 서서히 낮게 한다. 구체적으로는, 파고치V1,V 2,…,Ｖｎ 및 V0는 다음의 관계: V1>V 2>, …,>Ｖｎ와 Ｖｎ=V0를 만족시킨다.
상술한 것처럼, 분할Ｖｔｈ보정처리의 실행의 진행에 따라 상기 실행된 임계치전압 보정처리에 할당된 번호가 증가함으로써, 제1 임계치전압 보정처리, 제2 임계치전압 보정처리,... 및 제n 임계치전압 보정처리의 기간 중 한 기간동안 기준전위Ｖｏｆｓ를 저장용량(24)에 저장하는 동작에서 각각 사용된 기록 펄스ＷＳ1,ＷＳ2,…,ＷＳｎ 각각의 파고치V1,V 2,…,Ｖｎ을, 영상신호 전압Ｖｓｉｇ을 저장용 량(24)에 저장하는 신호 기록처리에서 사용된 기록 펄스WS0의 파고치V0을 향해서 서서히 낮게 한다. 그래서, 기록 펄스ＷＳ1,ＷＳ2,…, ＷＳｎ의 각 하강구간에서 일어나는 용량성 커플링 효과에 의해 생긴 저하인, 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ의 저하는, 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 저장하는 신호 기록처리에서 사용된 기록 펄스WS0의 하강 구간에서 일어나는 상기 용량성 커플링 효과에 의해 생긴 저하와 대략 같은 레벨까지 서서히 감소된다. 이 때문에, 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 신호 기록 트랜지스터(23)에 의해 저장하는 신호 기록처리에서의 전압 진폭이 증가하는 것을 막을 수 있으므로써, 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 저장하는 신호 기록 처리를 고속으로 행할 수 있다. 이에 따라서, 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 저장하는 신호 기록 처리와 이동도 보정처리를 보다 안정하게 행할 수 있다.
[분할Ｖｔｈ보정처리의 제2 변형 예]
한편, 분할Ｖｔｈ보정처리의 제2 변형 예의 경우에, 상기 분할Ｖｔｈ보정처리가 도 12b의 타이밍/파형도에 나타나 있는 바와 같이 임계치전압 보정처리의 회수가 1회째, 2회째, …, (n-1)회째가 순차적으로 실행됨으로써, 즉, 분할Ｖｔｈ보정처리의 실행의 진행에 따라 상기 실행된 임계치전압 보정처리에 할당된 번호가 증가함으로써, 제1 임계치전압 보정처리, 제2 임계치전압 보정처리,... 및 제(n-1) 임계치전압 보정처리의 기간 중 한 기간동안 기준전위Ｖｏｆｓ를 저장용량(24)에 저장하는 동작에서 각각 사용된 기록 펄스ＷＳ1,ＷＳ2,…,ＷＳｎ-1 각각의 파고치V1,V 2,…,Ｖｎ-1 모두는, 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 저장하는 신호 기록처리에서 사용된 기록 펄스WS0의 파고치V0보다 높은 일정한 레벨로 유지된다. 그렇지만, 분할Ｖｔｈ보정처리에서 최종회의 임계치전압 보정처리인 제n 임계치전압 보정처리의 기간동안 기준전위Ｖｏｆｓ를 저장용량(24)에 저장하는 동작에서 사용된 기록 펄스ＷＳｎ의 파고치Vｎ은, 상기 일정한 레벨로부터 대략 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 저장하는 신호 기록처리에서 사용된 기록 펄스WS0의 파고치V0까지 감소된다. 구체적으로는, 파고치V1,V2,…,Ｖｎ 및 V0는 다음의 관계: V1=V2=...=Vｎ-1>Vｎ=V0를 만족시킨다.
상술한 것처럼, 분할Ｖｔｈ보정처리에서 최종회의 임계치전압 보정처리인 제n 임계치전압 보정처리의 기간동안 기준전위Ｖｏｆｓ를 저장용량(24)에 저장하는 동작에서 사용된 기록 펄스ＷＳｎ의 파고치Vｎ은, 대략 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 저장하는 신호 기록처리에서 사용된 기록 펄스WS0의 파고치V0까지 감소된다. 그래서, 기준전위Ｖｏｆｓ를 저장용량(24)에 저장하는 동작에서 사용된 기록 펄스ＷＳｎ의 하강구간에서 일어나는 용량성 커플링 효과에 의해 생긴 저하인, 소자 구동 트랜지스터(22)의 게이트 전위Ｖｇ의 저하는, 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 저장하는 신호 기록처리에서 사용된 기록 펄스WS0의 하강 구간에서 일어나는 상기 용량성 커플링 효과에 의해 생긴 저하와 대략 같은 레벨까지 서서히 감소된다. 이 때문에, 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 신호 기록 트랜지스터(23)에 의해 저장하는 신호 기록처리에서의 전압 진폭이 증가하는 것을 막을 수 있으므로써, 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 저장하는 신호 기록 처리를 고속으로 행할 수 있다. 이에 따라서, 영상신호 전압Ｖｓｉｇ을 저장용 량(24)에 저장하는 신호 기록 처리와 이동도 보정처리를 보다 안정하게 행할 수 있다.
제1 임계치전압 보정처리, 제2 임계치전압 보정처리,... 및 제(n-1) 임계치전압 보정처리의 기간 중 한 기간동안 기준전위Ｖｏｆｓ를 저장용량(24)에 저장하는 동작에서 각각 사용된 기록 펄스ＷＳ1,ＷＳ2,…,ＷＳｎ-1 각각의 파고치V1,V2,…,Ｖｎ-1 각각은, 분할Vth보정처리에서 최종회의 임계치전압 보정처리로서 실행된 제n 임계치전압 보정처리의 기간동안 기준전위Ｖｏｆｓ를 저장용량(24)에 저장하는 동작에서 사용된 기록 펄스WSn의 파고치Vn보다 높은 일정한 레벨로 각각 설정함으로써, 기록 펄스ＷＳ의 2종류의 서로 다른 파고치만을 준비하는 것이 필요하다. 한층 더, 기록 펄스WS의 다수의 서로 다른 파고치를 준비할 필요가 있는 제1 변형 예의 경우와 비교하여, 상기 제2 변형 예는, 간단한 기록 주사 회로(40)의 회로 구성의 이점을 제공한다.
상술한 것처럼, 본 실시예에 따라 실행된 회로 동작에서는, 소자 구동 트랜지스터(22)의 임계치전압Ｖｔｈ의 화소마다의 변동에 대한 유기EL소자(21)의 발광 휘도를 보정하는 분할Vth 보정처리에 할당된 복수의 임계치전압 보정기간을, 상기 분할Vth 보정처리의 최종회의 임계치전압 보정처리, 신호 기록처리 및 이동도 보정처리를 행하는데 사용된 특정 1H주사기간에 각각 선행하는 복수의 1H수평주사기간으로서 제공한다. 그 후, 임계치전압 보정처리는, 상기 특정한 1H주사기간에 각각 선행하는 1H수평주사기간과 그 특정 1H 주사기간 자체 중에서 여러번으로 분할해서 실행된다. 그렇지만, 본 발명의 범위는 본 실시예에 한정되는 것이 아니라는 것을 주목하기 바란다. 예를 들면, 임계치전압 보정처리를 신호 기록처리와 이동도 보정처리에 할당된 상기 특정한 1H주사기간에 한번만 실행하는 구성에 본 발명을 적용하는 것도 가능하다.
[기록 주사기간]
도 11의 타이밍/파형도에 도시된 타이밍에 의해, 상기 분할Vth 보정처리에서 기준전위Ｖｏｆｓ를 저장용량(24)에 저장하는 동작시에 각각 사용된 기록 펄스ＷＳ1,ＷＳ2과, 신호 기록처리에서 영상신호 전압Ｖｓｉｇ를 저장용량(24)에 저장하는데 사용된 기록 펄스ＷＳ0를 출력하는 기록 주사 회로(40)의 구체적인 회로 구성 예에 관하여 설명한다.
[제1 기록/주사 회로 실시예]
도 13은, 제1 실시예에 따른 기록/주사 회로(40A)의 회로 구성 예를 나타내는 회로도다. 이 회로도를 간략화하기 위해서, 본 도면에서는 어떤 화소 행에 대해 기록 펄스WS를 발생하는 회로 부분만을 도시한 것이다. 그렇지만, 상기 어떤 화소 행 이외의 화소 행에 대한 기록 펄스 WS를 발생하는 회로부분 각각이 도 13의 회로도에 도시된 회로부분과 같은 구성을 갖는 것을 주목한다.
상기 제 1 실시예에 따른 기록/주사 회로(40A)는, 시프트 레지스터(41), 로직 회로(42), 레벨 변환 회로(43) 및 출력 회로(44)를 갖는 구성으로 되어 있다.
상기 기록 주사 회로(40A)에 있어서, 상기 어떤 화소 행에 대응한 시프트단으로서 상기 시프트 레지스터(41)에 포함된 시프트단에서 출력되는 시프트 펄스는, 그 시프트 펄스를 소정의 타이밍의 주사 펄스로 변환하는 로직 회로(42)에 공급된 다. 상기 시프트단은, 서로 종속 접속되어서 시프트 레지스터(41)를 구성하는 단위회로 중 하나이다. 로직 회로(42)는, 전형적으로 3.3V정도의 로직 레벨로부터 전형적으로 15V정도의 하이 레벨로 레벨 변환하는 레벨 변환 회로(43)에 상기 주사 펄스를 공급한다. 상기 레벨 변환 회로(43)는, 출력 회로(44)와 상기 행에 대응한 주사선(31)을 경유해서 기록 펄스ＷＳ로서 상기 어떤 화소 행의 화소회로들에 하이레벨의 펄스를 출력한다.
출력 회로(44)는, 전형적으로 3단에 각각 설치된 제 1, 제 2 및 제 3 버퍼(441,442,443)를 이용한다. 출력 회로(44)는, 상기 제 1 및 제 2 단 각각에 설치된 제 1 및 제 2 버퍼(441,442)가 최종단의 제 3 버퍼(443)의 제2 전원 라인 L2로부터 분리된 제 1 전원 라인 L1을 갖는 구성이다.
제 1 버퍼(441)는, 게이트 전극들 및 드레인 전극들이 각각 공통적으로 접속된 제1 Ｐ채널 MOS트랜지스터P11 및 제1 N채널 MOS트랜지스터N 11로 이루어진 ＣＭＯＳ인버터 구성으로 되어 있다. 그리고, 제1 P채널 MOS트랜지스터P11의 소스 전극이 전원전압Ｖｄｄ의 제1 전원 라인L1에 접속되고, 제1 N채널 MOS트랜지스터N11의 소스 전극이 전원전압Ｖｓｓ의 제3 전원 라인L3에 접속되어 있다. 제2 P채널 MOS트랜지스터 P12와 제 2 N채널 MOS트랜지스터N12의 게이트 전극들은, 상기 레벨 변환회로(43)의 출력단자에 접속되어 있다.
마찬가지로, 제 2 버퍼(442)는, 게이트 전극들 및 드레인 전극들이 각각 공통적으로 접속된 제2 Ｐ채널 MOS트랜지스터P12 및 제2 N채널 MOS트랜지스터N12로 이루어진 ＣＭＯＳ인버터 구성으로 되어 있다. 그리고, 제2 P채널 MOS트랜지스터 P12의 소스 전극이 제1 전원 라인L1에 접속되고, 제2 N채널 MOS트랜지스터N12의 소스 전극이 제3 전원 라인L3에 접속되어 있다. 제2 P채널 MOS트랜지스터 P12와 제 2 N채널 MOS트랜지스터N12의 게이트 전극들은, 상기 제1 P채널 MOS 트랜지스터P11와 제 1 N채널 MOS 트랜지스터 N11의 드레인 전극들에 접속되어 있다.
마찬가지로, 제 3 버퍼(443)는, 게이트 전극들 및 드레인전극들이 각각 공통적으로 접속된 제3 Ｐ채널 MOS트랜지스터P13 및 제3 N채널 MOS트랜지스터N13로 이루어진 ＣＭＯＳ인버터 구성으로 되어 있다. 그리고, 제3 P채널 MOS트랜지스터P13의 소스 전극이 제2 전원 라인L2에 접속되고, 제3 N채널 MOS트랜지스터N13의 소스 전극이 제3 전원 라인L3에 접속되어 있다. 제3 P채널 MOS트랜지스터 P13과 제3 N채널 MOS트랜지스터N13의 게이트 전극들은, 상기 제2 P채널 MOS 트랜지스터P12와 제 2 N채널 MOS 트랜지스터 N12의 드레인 전극들에 접속되어 있다.
전형적으로 15V정도의 저전압 V1은, 도 14a의 타이밍/파형도에 도시된 것처럼 신호 기록처리( 및 이동도 보정 처리)에 할당된 특정 기간과 상기 특정 기간이 삽입되는 기간들동안 전원전압으로서 상기 제 2 전원 라인 L2에 인가된다. 한편, 상기 특정 기간과 상기 삽입 기간이외의 기간동안, 전형적으로 25V정도의 고전압Ｖｈ는 그 타이밍/파형도에 도시된 것처럼 전원전압으로서 제 2 전원 라인 L2에 공급된다.
도 14a 내지 14d는, 기록 주사회로(40A)에서 발생된 신호들의 복수의 타이밍/파형도이다. 보다 구체적으로, 도 14a는 제2 전원 라인L2의 전원전압의 타이밍/파형도이다. 도 14b는 로직 회로(42)에서 출력되는 주사 펄스의 타이밍/파형도이다. 도 14c는 제3 버퍼(443)에 공급된 펄스에 대한 타이밍/파형도이다. 도 14d는 출력 회로(44)에서 출력된 기록 펄스ＷＳ의 타이밍/파형도이다.
상기한 바와 같이, 기록 주사 회로(40A)의 출력 회로(44)는, 최종단의 출력회로(44)에 포함된 제3 버퍼(443)에 접속된 제2 전원 라인L2으로부터 분리된 제1 전원 라인L1을 갖는 버퍼들로서 각각 상기 제1 및 제2 단에 설치된 상기 제1 및 제2 버퍼(441,442)를 구비하도록 구성된다. 제2 전원 라인L2의 공급하는 전원전압으로서 고전압Ｖｈ 또는 저전압Ｖｌ을 적절하게 선택함으로써, 제2 전원 라인L2의 전원전압은, 매우 간단한 구성에서 고전압Ｖｈ로부터 저전압Ｖｌ로 또 이와 반대로 전환되어, 기준전위Ｖｏｆｓ의 기록펄스와 영상신호 전압Ｖｓｉｇ의 기록 펄스WS를 생성할 수 있다.
[제2 기록/주사회로 실시예]
도 15는, 제2 기록/주사회로 실시예에 따른 기록 주사 회로(40B)의 회로 구성 예를 나타내는 회로도다. 그 회로도를 간략화 하기 위해서, 이 도면은 어떤 화소행에 대한 기록펄스WS를 발생하는 회로 부분만 도시한 것이다. 그렇지만, 상기 어떤 화소행 이외의 화소행에 대한 기록펄스WS를 발생하는 각 회로 부분은 도 15의 회로도에 도시된 회로 부분과 같은 구성을 갖는다는 것을 주목한다.
본 제2 기록/주사회로 실시예에 따른 기록 주사 회로(40B)는, 영상신호 전압Ｖｓｉｇ를 저장용량(24)에 저장하는 신호 기록 처리에서 각각 사용된 기록펄스WS로서 제1 파고치를 각각 갖는 기록 펄스WS를 생성하는 제1 회로 부분과, 기준전위Ｖｏｆｓ를 저장용량(24)에 저장하는 처리에서 각각 사용된 기록펄스WS로서 제2 파 고치를 각각 갖는 기록 펄스WS를 생성하는 제2 회로 부분을 구비한다. 기록 주사 회로(40B)는, 영상신호 전압Ｖｓｉｇ를 저장용량(24)에 저장하는 신호 기록 처리에서 각각 사용된 기록펄스WS로서 제1 파고치를 각각 갖는 기록 펄스WS를 생성하는 제1 회로 부분과, 또는 기준전위Ｖｏｆｓ를 저장용량(24)에 저장하는 처리에서 각각 사용된 기록펄스WS로서 제2 파고치를 각각 갖는 기록 펄스WS를 생성하는 제2 회로 부분을 선택적으로 구동할 수 있도록 구성된다.
보다 구체적으로, 기록 주사 회로(40B)는, 시프트 레지스터(41), 로직 회로(42) 및 레벨 변환 회로(43)를 각각 이용하는 2계통을 구비하도록 구성된다. 즉, 제1 회로부분에 대응한 제 1 계통은 제1파고치의 기록 펄스WS 생성용의 제1 시프트 레지스터(41A), 제1 로직 회로(42A) 및 제1 레벨 변환 회로(43A)를 이용하고, 제2 회로부분에 대응한 제 2 계통은 제2파고치의 기록 펄스생성용의 제2 시프트 레지스터(41B), 제2 로직 회로(42B) 및 제2 레벨 변환 회로(43B)를 이용한다.
제1 시프트 레지스터(41A)는, 상기 어떤 화소행의 시프트단으로부터 영상신호 전압Ｖｓｉｇ을 저장용량(24)에 저장하는 신호 기록처리와 일치하는 타이밍으로 시프트 펄스를 생성하는 부품이다. 상기 시프트단에서 출력된 상기 시프트 펄스는, 영상 신호전압Ｖｓｉｇ을 저장용량(24)에 저장하는 신호 기록처리와 일치하는 타이밍으로 상기 시프트 펄스를 주사 펄스로 변환하는 제1 로직 회로(42A)에 공급된다. 제1 로직 회로(42A)는 3.3V정도의 로직 레벨로부터 15V정도의 소진폭 레벨로 상기 주사 펄스의 레벨을 변환하는 제1 레벨 변환 회로(43A)에 상기 주사 펄스를 공급한다. 제1 레벨 변환 회로(43A)는, 제1 버퍼(45)를 경과해서 멀티플렉서(46)에 상기 소진폭 레벨의 주사 펄스를 출력한다.
마찬가지로, 제2 시프트 레지스터(41B)는, 상기 어떤 화소행의 시프트단으로부터 기준전위Ｖｏｆｓ을 저장용량(24)에 저장하는 처리와 일치하는 타이밍으로 시프트 펄스를 생성하는 부품이다. 상기 시프트단에서 출력된 상기 시프트 펄스는, 기준전위Ｖｏｆｓ을 저장용량(24)에 저장하는 상기 처리와 일치하는 타이밍으로 시프트 펄스를 주사 펄스로 변환하는 제2 로직 회로(42B)에 공급된다. 제2 로직 회로(42B)는 3.3V정도의 로직 레벨로부터 25V정도의 대진폭 레벨로 상기 주사 펄스의 레벨을 변환하는 제2 레벨 변환 회로(43B)에 상기 주사 펄스를 공급한다. 제2 레벨 변환 회로(43B)는, 제2 버퍼(47)를 경과해서 멀티플렉서(46)에 상기 대진폭 레벨의 주사 펄스를 출력한다.
멀티플렉서(46)는, 2개의 아날로그 스위치, 즉 제1 및 제 2 아날로그 스위치(461,462) 및 2개의 인버터, 즉 제1 및 제2 인버터(463,464)로 이루어진 구성을 갖는다. 상기 각 제1 및 제 2 아날로그 스위치(461,462)는 일반적으로 CMOS 스위치이다. 각 제1 및 제2 인버터(463,464)는, 로직 회로(42A,42B)로부터 제3 버퍼(48)를 경유해서 공급되는 스위치 제어 펄스의 극성을 반전하는 부품이다. 아날로그 스위치(461,462)는, 제1 버퍼(45)의 출력 펄스 또는 제2 버퍼(47)의 출력 펄스를 선택하고, 그 선택된 펄스를 기록 펄스ＷＳ로서 상기 어떤 화소행의 화소회로들에 공급한다.
도 16a 내지 16f는, 도 15의 회로도에 도시된 기록 주사회로(40B)에서 생성된 신호들의 복수의 타이밍/파형도이다. 보다 구체적으로, 도 16a는
제1 로직 회로(42A)로부터 출력되는 주사 펄스의 타이밍/파형도이고, 도 16b는 제2 로직 회로(42B)로부터 출력되는 주사 펄스의 타이밍/파형도이다. 도 16c는 제 3 버퍼(48)의 출력 펄스의 타이밍/파형도이다. 도 16d는 제1 버퍼(45)에서 생성된 출력 펄스의 타이밍/파형도이고, 도 16e는 제2 버퍼(47)에서 생성된 출력 펄스의 타이밍/파형도이다. 도 16f는 멀티플렉서(46)의 기록 펄스ＷＳ의 타이밍/파형도이다.
상기한 바와 같이, 제2 기록/주사회로 실시예에 따른 기록 주사회로(40B)는, 영상신호 전압Ｖｓｉｇ를 저장용량(24)에 저장하는 신호 기록 처리용 제1 파고치를 각각 갖는 기록 펄스WS를 생성하는 제1 회로 부분과, 기준전위Ｖｏｆｓ를 저장용량(24)에 저장하는 처리용 제2 파고치를 각각 갖는 기록 펄스WS를 생성하는 제2 회로 부분을 구비한다. 또한, 기록 주사 회로(40B)는, 영상신호 전압Ｖｓｉｇ를 저장용량(24)에 저장하는 신호 기록 처리용 제1 파고치를 각각 갖는 기록 펄스WS를 생성하는 제1 회로 부분과, 또는 기준전위Ｖｏｆｓ를 저장용량(24)에 저장하는 처리용 제2 파고치를 각각 갖는 기록 펄스WS를 생성하는 제2 회로 부분을 선택적으로 구동할 수 있도록 구성된다. 그래서, 상기 기록 주사회로(40B)는, 영상신호 전압Ｖｓｉｇ를 저장용량(24)에 저장하는 신호 기록 처리에서 생성된 기록펄스WS의 제1 파고치와 서로 다른 제 2 파고치를 갖는 기록펄스WS로서 기준전위Ｖｏｆｓ를 저장용량(24)에 저장하는 처리에서 사용된 기록펄스WS를 생성할 수 있다.
상기 설명은 기록 주사 회로(40)의 구체적인 회로 구성을 각각 구현하는 2개의 기록/주사 회로 실시예를 설명했다. 그렇지만, 기록 주사 회로(40)의 구체적인 전형적인 회로 구성은 이들 실시예에 한정되지 않는다.
[변형 예]
비록 상기 실시예는 화소회로(20)의 전기광학소자로서, 유기ＥＬ소자를 각각 갖는 액티브 매트릭스형 유기E L표시장치에 적용되지만, 본 발명의 범위는, 이 실시예에 한정되는 것이 아니다. 구체적으로는, 본 발명은, 디바이스에 흐르는 전류치에 따라 휘도를 갖는 발광을 하는 발광 소자로서 전류구동형 전기광학소자를 각각 갖는 화소회로를 각각 사용하는 일반적인 표시장치에 적용될 수 있다. 이러한 전류구동형 전기광학소자의 예로는, 유기ＥＬ소자, ＬＥＤ(발광다이오드)소자 및 반도체 레이저 소자가 있다.
추가로, 당업자라면, 다양한 변형, 조합, 부조합 및 변경은, 첨부된 청구항의 범위 또는 그의 동등한 것의 범위 내에 있는 한 설계 요구사항 및 다른 요인에 따라 행하기도 한다는 것을 알아야 한다.
[적용 예]
이상 설명한 본 발명에 의한 표시장치는, 일반적으로 모든 분야에서 사용된 도 17∼도 21g에 나타내는 여러가지 전자기기에 이용된다. 상기 전자기기의 예들은, 디지탈 카메라, 랩탑 퍼스널 컴퓨터, 휴대전화 등의 휴대 단말, 비디오카메라가 있다. 이들 전자기기 각각에서, 표시장치는, 여기에 공급 또는 생성된 영상신호를 화상 혹은 영상으로서 표시하는데 사용된다.
상술한 것처럼, 모든 분야의 전자기기의 표시 유닛으로서 본 발명에 다른 표시장치를 사용할 수 있다. 상기 실시예의 설명으로부터 분명하게 나타나 있는 바와 같이, 본 발명에 의한 표시장치는, 영상신호 전압Ｖｓｉｇ를 저장용량(24)에 저장 하는 신호 기록 처리와 이동도 보정처리를 정상으로 행할 수 있다. 이 때문에, 상기 표시장치는, 각종의 전자기기에 있어서, 고선명 및 고품질의 화상을 표시할 수 있다.
이때, 본 발명에 의한 표시장치는, 밀봉된 구성의 모듈 형상에 구성된 장치를 포함한다. 예를 들면, 본 발명에 의한 표시장치는, 화소 어레이부(30)가 투명한 유리 등의 재료로 이루어진 대향부에 모듈을 부착하여서 생성된 표시 모듈로서 구현된다. 이 투명한 대향부에는, 칼라필터, 보호막등의 부품이 상기한 차광 막에 더하여 생성될 수 있다. 화소 어레이부(30)인 표시 모듈는, 외부 소스로부터 수신된 신호를 화소 어레이부(30)에 공급하는 회로, 화소 어레이부(30)로부터 수신된 신호를 외부 목적지에 공급하는 회로 및 ＦＰＣ(플렉시블 프린트 회로) 등의 부품을 구비하기도 한다는 것을 주목한다.
이하에, 본 발명이 적용되는 전자기기의 구체적인 예에 관하여 설명한다.
도 17은, 본 발명의 실시예가 적용되는 TV 세트의 외관을 나타내는 사시도다. 본 적용 예에 따른 전자기기의 일반적인 구현인 TV 세트는, 프런트 패널(102)과, 일반적으로 필터 유리판(103)인 영상 표시 화면부(101)를 포함한다. TV 세트는, 그 영상표시 화면부(101)로서 TV 세트에서 본 발명에 의한 표시장치를 사용함으로써 구성된다.
도 18a 및 18b는, 본 발명의 실시예가 적용되는 디지탈 카메라의 외관의 사시도를 각각 나타내는 복수의 도면이다. 보다 구체적으로, 도 18a는 디지탈 카메라의 정면측의 위치로부터 본 디지털 카메라의 외관의 사시도를 나타내고, 도 18b는 디지탈 카메라의 뒷면측의 위치로부터 본 외관의 사시도를 나타낸 도면이다. 상기 적용 예에 따른 전자기기의 전형적인 구현인 디지탈 카메라는, 플래쉬용의 발광부(111), 표시부(112), 메뉴 스위치(113), 셔터 버튼(114)을 이용한다. 디지털 카메라는, 그 표시부(112)로서 디지털 카메라에 본 발명에서 제공된 표시장치를 사용함으로써 제작된다.
도 19는, 본 발명의 실시예가 적용되는 랩탑 퍼스널 컴퓨터의 외관의 사시도를 나타낸 도면이다. 본 적용 예에 따른 전자기기의 전형적인 구현인 랩탑 퍼스널 컴퓨터는, 문자 등을 입력하기 위해 사용자가 조작하는 키보드(122)와, 화상을 표시하는 표시부(123)를 이용한다. 상기 랩탑 퍼스널 컴퓨터는, 그 표시부(123)로서 퍼스널 컴퓨터에서 본 발명이 제공하는 표시장치를 사용함으로써 제작된다.
도 20은, 본 발명의 실시예가 적용되는 비디오카메라의 외관의 사시도를 나타낸 도면이다. 본 적용 예에 따른 전자기기의 전형적인 구현인 비디오카메라는, 본체부(131), 촬영렌즈(132), 스타트/스톱 스위치(133) 및 표시부(134)를 구비한다. 비디오 카메라의 정면에 설치된 전방을 향하여 배향된 촬영렌즈(132)는, 촬영물을 촬영하기 위한 렌즈이다. 스타트/스톱 스위치(133)는, 사용자에 의해 조작되어 촐영동작을 스타트 또는 스톱하도록 되는 스위치이다. 비디오 카메라는, 표시부(134)로서 비디오 카메라에서 본 발명에 의한 표시장치를 사용하여서 제작된다.
도 21a 내지 21g는 본 발명의 실시예가 적용되는 휴대 단말, 예를 들면 휴대전화기의 외관을 각각 나타내는 복수의 도면이다. 보다 구체적으로는, 도 21a는 이미 연 상태에서의 휴대전화기의 정면도이다. 도 21b는 이미 연 상태에서의 휴대전 화기의 측면도이다. 도 21c는 이미 닫은 상태에서의 휴대전화기의 정면도이다. 도 21d는 이미 닫은 상태에서의 휴대전화기의 좌측면도이다. 도 21e는 이미 닫은 상태에서의 휴대전화기의 우측면도이다. 도 21f는 이미 닫은 상태에서의 휴대전화기의 평면도이다. 도 21g는 이미 닫은 상태에서의 휴대전화기의 하면도다. 본 적용 예에 따른 전자기기의 전형적인 구현인 휴대전화기는, 상측케이싱(141), 하측케이싱(142), 힌지인 연결부(143), 표시부(144), 표시 서브부(145), 픽처 라이트(146) 및 카메라(147)를 이용한다. 상기 휴대전화기는 상기 표시부(144)와 상기 표시 서브부(145)로서 휴대전화기에서 본 발명이 제공하는 표시장치를 이용하여 제작된다.
도 1은 본 발명의 실시예가 적용되는 액티브 매트릭스형 유기ＥＬ표시장치의 구성의 개략을 나타내는 블록도,
도 2는 유기ＥＬ표시장치에서 이용된 화소회로의 구체적인 전형적인 구성을 나타내는 도면,
도 3은 화소회로의 전형적인 구조의 단면을 나타내는 단면도,
도 4는 본 발명의 실시예가 적용되는 액티브 매트릭스형 유기ＥＬ표시장치에 있어서의 이상적인 상태에서의 동작 설명에 제공하는 타이밍/파형도,
도 5a 내지 6d는 이상적인 상태에서의 회로 동작의 제 1 부분의 설명에 제공하는 다수의 설명도,
도 7은 트랜지스터마다 소자 구동 트랜지스터의 임계치전압Ｖｔｈ의 변동을 설명하는데 사용된 곡선을 나타낸 특성도,
도 8은 트랜지스터마다 소자 구동 트랜지스터의 이동도μ의 변동을 설명하는데 사용된 곡선을 나타낸 특성도,
도 9a 내지 9c는 다양한 경우에 대해 영상신호 전압Ｖｓｉｇ와, 소자 구동 트랜지스터의 드레인과 소스간 전류Ｉｄｓ와의 관계를 각각 나타낸 다수의 도면으로서; 도 9a는 임계치전압 보정처리도 이동도 보정처리도 시행되지 않는 서로 다른 화소회로 A와 B 각각에 대한 2개의 곡선을 나타낸 도면, 도 9b는 임계치전압 보정 처리가 시행되지만 이동도 보정처리가 시행되지 않는 서로 다른 화소회로 A와 B 각각에 대한 2개의 곡선을 나타낸 도면; 도 9c는 임계치전압 보정처리와 이동도 보정처리가 시행되는 서로 다른 화소회로 A와 B 각각에 대한 2개의 곡선을 나타낸 도면,
도 10은 본 발명의 실시예가 적용되는 액티브 매트릭스형 유기ＥＬ표시장치에 의해 실행된 실동작에서의 동작 설명에 제공하는 타이밍/파형도,
도 11은 본 발명의 일 실시예에 따른 액티브 매트릭스형 유기ＥＬ표시장치에 의해 실행된 전형적인 분할Vth 보정처리시의 신호의 타이밍/파형도,
도 12a 및 12b는 분할Ｖｔｈ보정처리의 경우의 변형 예에서 생성된 기록 펄스ＷＳ의 복수의 타이밍/파형도,
도 13은 제1 기록/주사회로 실시예에 따른 기록 주사 회로의 전형적인 회로 구성을 나타내는 회로도,
도 14a 내지 14d는 제1 기록/주사회로 실시예에 따른 기록 주사 회로로서 도 13의 회로도에 도시된 기록 주사회로에서 생성된 신호들에 대한 복수의 타이밍/파형도,
도 15는 제2 기록/주사회로 실시예에 따른 기록 주사 회로의 전형적인 회로 구성을 나타내는 회로도,
도 １６a 내지 16f는 제1 기록/주사회로 실시예에 따른 기록 주사 회로로서 도 15의 회로도에 도시된 기록 주사회로에서 생성된 신호들에 대한 복수의 타이밍/파형도,
도 １７은 본 발명의 실시예가 적용되는 TV 세트의 외관을 나타내는 사시도,
도 １８a 및 18b는 본 발명의 실시예가 적용되는 디지탈 카메라의 외관을 나타내는 사시도이며, 도 18a는 디지탈 카메라의 정면측의 위치에서 본 디지털 카메라의 도면, 도 18b는 디지탈 카메라의 후면측의 위치에서 본 디지털 카메라의 도면,
도 19는 본 발명의 실시예가 적용되는 랩탑 퍼스널 컴퓨터의 외관을 나타내는 사시도,
도 20은 본 발명의 실시예가 적용된 비디오 카메라의 외관을 나타내는 사시도,
도 21a 내지 21g는 본 발명의 실시예가 적용되는 휴대단말의 외관을 각각 나타내는 복수의 도면이며, 도 21a는 연 상태에서의 휴대전화의 정면도, 도 21b는 연 상태에서의 휴대전화의 측면도, 도 21c는 닫은 상태에서의 휴대전화의 정면도, 도 21d는 닫은 상태에서의 휴대전화의 좌측면도, 도 21e는 닫은 상태에서의 휴대전화의 우측면도, 도 21f는 닫은 상태에서의 휴대전화의 평면도, 도 21g는 닫은 상태에서의 휴대전화의 하면도다.

Claims (9)

  1. 전기광학소자와, 게이트 전극이 주사선에 접속되고, 특별한 한쪽의 전극이 신호 선에 접속된 신호 기록 트랜지스터와, 게이트 전극이 상기 신호 기록 트랜지스터의 다른 쪽의 전극에 접속되고, 특정한 한쪽의 전극이 전원공급선에 접속되고, 다른 쪽의 전극이 상기 전기광학소자의 애노드 전극에 접속된 소자 구동 트랜지스터와, 한쪽의 전극이 상기 소자 구동 트랜지스터의 게이트 전극과 상기 신호 기록 트랜지스터의 다른 쪽의 전극에 접속되고, 다른 쪽의 전극이 상기 소자 구동 트랜지스터의 다른 쪽의 전극과 상기 전기광학소자의 애노드 전극에 접속된 저장용량을, 각각 갖는 화소회로들로서 행렬 모양으로 배치된 화소 회로들을 구비한 화소 어레이부와;
    상기 전원공급선을 통해 제1전원전위 또는 그 제1전원전위보다도 낮은 제2전원전위를 상기 소자 구동 트랜지스터의 상기 특정한 전극에 선택적으로 공급하는 전원공급 주사 회로와;
    상기 신호 선을 통해 상기 신호 기록 트랜지스터의 상기 특별한 전극에 영상신호 또는 기준전위를 선택적으로 출력하는 신호 출력 회로와;
    상기 신호 선을 통해 상기 신호 기록 트랜지스터의 상기 특별한 전극에 상기 영상신호나 상기 기준전위를 상기 신호 출력회로가 출력하고 있는 경우, 상기 주사 선을 통해 상기 신호 기록 트랜지스터의 상기 게이트 전극에 기록 펄스를 공급하는 기록 주사회로를 구비하고,
    상기 신호 기록 트랜지스터에 의해 상기 기준전위를 상기 소자 구동 트랜지스터의 상기 게이트 전극에 접속된 상기 저장용량에 저장하도록 실행된 동작에 있어서 상기 기준전위와 같은 초기화 전위에서 상기 소자 구동 트랜지스터의 게이트 전극의 전위를 초기화한 후, 상기 소자 구동 트랜지스터의 상기 게이트 전극의 상기 초기화 전위인 상기 기준전위로부터 상기 소자 구동 트랜지스터의 임계치전압을 감산한 전위레벨을 향하여, 상기 소자 구동 트랜지스터의 상기 다른 쪽의 전극의 전위를 변화시키도록 임계치전압 보정처리를 실행하고,
    상기 기록 주사회로는, 상기 신호 기록 트랜지스터의 상기 특별한 전극에 상기 영상신호를 상기 신호출력회로가 출력하고 있는 경우 상기 기록 주사회로에 의해 상기 신호 기록 트랜지스터의 상기 게이트 전극에 공급된 기록 펄스의 파고치보다 높은 파고치를 갖는 기록펄스로서, 상기 신호 출력 회로가 상기 신호 기록 트랜지스터의 상기 특별한 전극에 상기 기준전위를 출력하고 있는 경우에 상기 신호 기록 트랜지스터의 상기 게이트 전극에 기록펄스를 공급하는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 신호 출력 회로에 의해 상기 신호 기록 트랜지스터의 상기 특별한 전극에 출력된 상기 영상 신호를 상기 소자 구동 트랜지스터의 상기 게이트 전극에 접속된 상기 저장용량에 저장하도록 상기 신호 기록 트랜지스터에 의해 신호 기록처 리를 행하는 1H수평주사 기간에 앞서서, 동일한 복수의 1H수평주사 기간에 분할해서 상기 임계치전압 보정처리를 여러번 실행하고,
    상기 기록 주사 회로는, 상기 신호 기록 처리의 상기 신호 기록 트랜지스터의 상기 특별한 전극에 출력된 상기 영상신호를 위한 기록 펄스로서 상기 신호 기록 트랜지스터의 상기 게이트 전극에 공급된 기록 펄스의 파고치보다 높은 값으로, 상기 임계치전압 보정처리의 상기 1H수평주사기간동안 상기 신호 기록 트랜지스터의 상기 특별한 전극에 출력된 상기 기준전위를 위한 기록 펄스로서 상기 신호 기록 트랜지스터의 상기 게이트 전극에 공급된 상기 기록 펄스의 파고치를 설정하는 것을 특징으로 하는 표시장치.
  3. 제 2 항에 있어서,
    상기 기록 주사 회로는, 상기 신호 기록처리에서 상기 신호 기록 트랜지스터의 상기 특별한 게이트 전극에 출력된 상기 영상신호를 위한 기록펄스로서 상기 신호 기록 트랜지스터의 상기 게이트 전극에 공급된 기록펄스의 파고치를 향해 서서히 감소하는 값으로, 상기 임계치전압 보정처리의 상기 1H수평주사기간동안 상기 신호 기록 트랜지스터의 상기 특별한 전극에 출력된 상기 기준전위를 위한 기록펄스로서 상기 신호 기록 트랜지스터의 상기 게이트 전극에 각각 공급된 기록펄스의 파고치를 설정하여, 상기 1H수평주사기간이 더 늦으면 늦을수록, 상기 기준전위를 각각 공급된 상기 기록펄스의 파고치가 더 작아지는 것을 특징으로 하는 표시장치.
  4. 제 1 항에 있어서,
    상기 신호 출력 회로에 의해 상기 신호 기록 트랜지스터의 상기 특별한 전극에 출력된 영상 신호를 상기 소자 구동 트랜지스터의 상기 게이트 전극에 접속된 상기 저장용량에 저장하도록 상기 신호 기록 트랜지스터에 의해 신호 기록처리를 행하는 1H수평주사기간에 앞서서, 동일한 복수의 1H수평주사 기간에 분할해서 상기 임계치전압 보정처리를 여러번 실행하여,
    상기 기록 주사 회로는, 상기 신호 기록 처리의 상기 신호 기록 트랜지스터의 상기 특별한 전극에 출력된 상기 영상신호를 위한 기록 펄스로서 상기 신호 기록 트랜지스터의 상기 게이트 전극에 공급된 기록 펄스의 파고치와 같은 값으로, 상기 임계치전압 보정처리의 상기 1H수평주사기간의 최종회의 기간동안 상기 신호 기록 트랜지스터의 상기 특별한 전극에 출력된 상기 기준전위를 위한 기록 펄스로서 상기 신호 기록 트랜지스터의 상기 게이트 전극에 공급된 기록 펄스의 파고치를 설정하고,
    상기 기록 주사 회로는, 상기 신호 기록 처리의 상기 신호 기록 트랜지스터의 상기 특별한 전극에 출력된 상기 영상신호를 위한 기록 펄스로서 상기 신호 기록 트랜지스터의 상기 게이트 전극에 공급된 기록 펄스의 파고치보다 높은 값으로, 상기 최종회의 1H수평주사기간을 제외한 상기 임계치전압 보정처리의 상기 1H수평주사기간동안 상기 신호 기록 트랜지스터의 상기 특별한 전극에 출력된 상기 기준 전위를 위한 기록 펄스로서 상기 신호 기록 트랜지스터의 상기 게이트 전극에 각각 공급된 상기 기록 펄스의 파고치를 설정하는 것을 특징으로 하는 표시장치.
  5. 제 1 항에 있어서,
    상기 신호 출력회로에 의해 상기 신호 기록 트랜지스터의 상기 특별한 전극에 출력된 영상신호를 상기 소자 구동 트랜지스터의 상기 게이트 전극에 접속된 상기 저장용량에 저장하도록 실행된 신호 기록처리와 동시에, 상기 소자 구동 트랜지스터에 흐르는 전류치를 상기 소자 구동 트랜지스터의 상기 게이트 전극측에 부귀환시키는 이동도 보정처리를 실행하는 것을 특징으로 하는 표시장치.
  6. 제 1 항에 있어서,
    상기 기록 주사 회로는, 전단측의 버퍼와 상기 전단측의 버퍼의 전원 라인과 서로 다른 전원 라인을 갖는 최종단 버퍼를 구비하고,
    상기 최종단 버퍼의 상기 전원 라인에 공급하는 전원전압을 변화시킴으로써, 상기 기록 주사회로는, 상기 기준전위를 상기 저장용량에 저장하도록 실행된 상기 임계치전압 보정처리를 위한 기록펄스의 파고치와 서로 다른 파고치를 갖는 기록펄스로서 상기 소자 구동 트랜지스터의 상기 게이트 전극에 접속된 상기 저장용량에 영상신호를 저장하도록 실행된 신호 기록 처리를 위한 기록 펄스를 생성할 수 있는 것을 특징으로 하는 표시장치.
  7. 제 1 항에 있어서,
    상기 기록 주사 회로는,
    제1파고치의 기록 펄스를 생성하는 회로와, 제2파고치의 기록 펄스를 생성하는 회로를 구비하고,
    영상신호를 상기 소자 구동 트랜지스터의 상기 게이트 전극에 접속된 상기 저장용량에 저장하도록 실행된 신호 기록 처리를 위한 상기 제 1 파고치를 갖는 상기 기록펄스와, 또는 상기 기준전위를 상기 저장용량에 저장하도록 실행된 상기 임계치전압 보정처리를 위한 상기 제2파고치를 갖는 상기 기록펄스를 선택적으로 출력하는 것을 특징으로 하는 표시장치.
  8. 전기광학소자와, 게이트 전극이 주사선에 접속되고, 특별한 한쪽의 전극이 신호 선에 접속된 신호 기록 트랜지스터와, 게이트 전극이 상기 신호 기록 트랜지스터의 다른 쪽의 전극에 접속되고, 특정한 한쪽의 전극이 전원공급선에 접속되고, 다른 쪽의 전극이 상기 전기광학소자의 애노드 전극에 접속된 소자 구동 트랜지스터와, 한쪽의 전극이 상기 소자 구동 트랜지스터의 게이트 전극과 상기 신호 기록 트랜지스터의 다른 쪽의 전극에 접속되고, 다른 쪽의 전극이 상기 소자 구동 트랜 지스터의 다른 쪽의 전극과 상기 전기광학소자의 애노드 전극에 접속된 저장용량을, 각각 갖는 화소회로들로서 행렬 모양으로 배치된 화소 회로들을 구비한 화소 어레이부와;
    상기 전원공급선을 통해 제1전원전위 또는 그 제1전원전위보다도 낮은 제2전원전위를 상기 소자 구동 트랜지스터의 상기 특정한 전극에 선택적으로 공급하는 전원공급 주사 회로와;
    상기 신호 선을 통해 상기 신호 기록 트랜지스터의 상기 특별한 전극에 영상신호 또는 기준전위를 선택적으로 출력하는 신호 출력 회로를 포함한 표시장치를 구동하는 구동방법으로서,
    상기 신호 선을 통해 상기 신호 기록 트랜지스터의 상기 특별한 전극에 상기 영상신호나 상기 기준전위를 상기 신호 출력회로가 출력하고 있는 경우, 상기 주사 선을 통해 상기 신호 기록 트랜지스터의 상기 게이트 전극에 기록 펄스를 공급하는 단계와,
    상기 신호 기록 트랜지스터에 의해 상기 기준전위를 상기 소자 구동 트랜지스터의 상기 게이트 전극에 접속된 상기 저장용량에 저장하도록 실행된 동작에 있어서 상기 기준전위와 같은 초기화 전위에서 상기 소자 구동 트랜지스터의 게이트 전극의 전위를 초기화한 후, 상기 소자 구동 트랜지스터의 상기 게이트 전극의 상기 초기화 전위인 상기 기준전위로부터 상기 소자 구동 트랜지스터의 임계치전압을 감산한 전위레벨을 향하여, 상기 소자 구동 트랜지스터의 상기 다른 쪽의 전극의 전위를 변화시키도록 임계치전압 보정처리를 실행하는 단계와,
    상기 신호 기록 트랜지스터의 상기 특별한 전극에 상기 영상신호를 상기 신호출력회로가 출력하고 있는 경우 상기 기록 주사회로에 의해 상기 신호 기록 트랜지스터의 상기 게이트 전극에 공급된 기록 펄스의 파고치보다 높은 파고치를 갖는 기록펄스로서, 상기 신호 출력 회로가 상기 신호 기록 트랜지스터의 상기 특별한 전극에 상기 기준전위를 출력하고 있는 경우에 상기 신호 기록 트랜지스터의 상기 게이트 전극에 기록펄스를 공급하는 단계를 포함한 것을 특징으로 하는 표시장치의 구동방법.
  9. 전기광학소자와, 게이트 전극이 주사선에 접속되고, 특별한 한쪽의 전극이 신호 선에 접속된 신호 기록 트랜지스터와, 게이트 전극이 상기 신호 기록 트랜지스터의 다른 쪽의 전극에 접속되고, 특정한 한쪽의 전극이 전원공급선에 접속되고, 다른 쪽의 전극이 상기 전기광학소자의 애노드 전극에 접속된 소자 구동 트랜지스터와, 한쪽의 전극이 상기 소자 구동 트랜지스터의 게이트 전극과 상기 신호 기록 트랜지스터의 다른 쪽의 전극에 접속되고, 다른 쪽의 전극이 상기 소자 구동 트랜지스터의 다른 쪽의 전극과 상기 전기광학소자의 애노드 전극에 접속된 저장용량을, 각각 갖는 화소회로들로서 행렬 모양으로 배치된 화소 회로들을 구비한 화소 어레이부와;
    상기 전원공급선을 통해 제1전원전위 또는 그 제1전원전위보다도 낮은 제2전원전위를 상기 소자 구동 트랜지스터의 상기 특정한 전극에 선택적으로 공급하는 전원공급 주사 회로와;
    상기 신호 선을 통해 상기 신호 기록 트랜지스터의 상기 특별한 전극에 영상신호 또는 기준전위를 선택적으로 출력하는 신호 출력 회로와;
    상기 신호 선을 통해 상기 신호 기록 트랜지스터의 상기 특별한 전극에 상기 영상신호나 상기 기준전위를 상기 신호 출력회로가 출력하고 있는 경우, 상기 주사 선을 통해 상기 신호 기록 트랜지스터의 상기 게이트 전극에 기록 펄스를 공급하는 기록 주사회로를 구비하고,
    상기 신호 기록 트랜지스터에 의해 상기 기준전위를 상기 소자 구동 트랜지스터의 상기 게이트 전극에 접속된 상기 저장용량에 저장하도록 실행된 동작에 있어서 상기 기준전위와 같은 초기화 전위에서 상기 소자 구동 트랜지스터의 게이트 전극의 전위를 초기화한 후, 상기 소자 구동 트랜지스터의 상기 게이트 전극의 상기 초기화 전위인 상기 기준전위로부터 상기 소자 구동 트랜지스터의 임계치전압을 감산한 전위레벨을 향하여, 상기 소자 구동 트랜지스터의 상기 다른 쪽의 전극의 전위를 변화시키도록 임계치전압 보정처리를 실행하고,
    상기 기록 주사회로는, 상기 신호 기록 트랜지스터의 상기 특별한 전극에 상기 영상신호를 상기 신호출력회로가 출력하고 있는 경우 상기 기록 주사회로에 의해 상기 신호 기록 트랜지스터의 상기 게이트 전극에 공급된 기록 펄스의 파고치보다 높은 파고치를 갖는 기록펄스로서, 상기 신호 출력 회로가 상기 신호 기록 트랜지스터의 상기 특별한 전극에 상기 기준전위를 출력하고 있는 경우에 상기 신호 기록 트랜지스터의 상기 게이트 전극에 기록펄스를 공급하는 것을 특징으로 하는 전 자기기.
KR1020080113182A 2007-11-14 2008-11-14 표시장치, 표시장치의 구동방법 및 전자기기 KR20090050010A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007295383A JP4978435B2 (ja) 2007-11-14 2007-11-14 表示装置、表示装置の駆動方法および電子機器
JPJP-P-2007-295383 2007-11-14

Publications (1)

Publication Number Publication Date
KR20090050010A true KR20090050010A (ko) 2009-05-19

Family

ID=40623283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080113182A KR20090050010A (ko) 2007-11-14 2008-11-14 표시장치, 표시장치의 구동방법 및 전자기기

Country Status (5)

Country Link
US (1) US8199081B2 (ko)
JP (1) JP4978435B2 (ko)
KR (1) KR20090050010A (ko)
CN (1) CN101436383B (ko)
TW (1) TW200923886A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9916789B2 (en) 2015-04-28 2018-03-13 Samsung Display Co., Ltd. Organic light-emitting diode display and method of driving the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009128404A (ja) * 2007-11-20 2009-06-11 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP4538767B2 (ja) 2008-03-25 2010-09-08 ソニー株式会社 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板
JP4780134B2 (ja) 2008-04-09 2011-09-28 ソニー株式会社 画像表示装置及び画像表示装置の駆動方法
JP5282970B2 (ja) * 2009-07-14 2013-09-04 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
JP5493733B2 (ja) * 2009-11-09 2014-05-14 ソニー株式会社 表示装置および電子機器
JP5494032B2 (ja) * 2010-03-10 2014-05-14 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
CN104318903B (zh) * 2014-11-19 2018-05-18 京东方科技集团股份有限公司 驱动电源、像素单元驱动电路和有机发光显示器
JP6745129B2 (ja) * 2016-03-31 2020-08-26 ザインエレクトロニクス株式会社 信号多重化装置
CN113936601A (zh) * 2016-04-22 2022-01-14 索尼公司 显示装置与电子设备
CN110782838A (zh) * 2019-11-13 2020-02-11 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示面板及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613253B2 (ja) * 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP2006133542A (ja) 2004-11-08 2006-05-25 Sony Corp 画素回路及び表示装置
JP2006227238A (ja) * 2005-02-17 2006-08-31 Sony Corp 表示装置、表示方法
JP2007108378A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置の駆動方法および表示装置
JP2007108380A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法
JP4923527B2 (ja) * 2005-11-14 2012-04-25 ソニー株式会社 表示装置及びその駆動方法
JP4983018B2 (ja) * 2005-12-26 2012-07-25 ソニー株式会社 表示装置及びその駆動方法
JP5114889B2 (ja) * 2006-07-27 2013-01-09 ソニー株式会社 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP4203772B2 (ja) * 2006-08-01 2009-01-07 ソニー株式会社 表示装置およびその駆動方法
JP2008046427A (ja) * 2006-08-18 2008-02-28 Sony Corp 画像表示装置
JP2008233122A (ja) * 2007-03-16 2008-10-02 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP4306753B2 (ja) * 2007-03-22 2009-08-05 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2008249920A (ja) * 2007-03-30 2008-10-16 Sony Corp 表示装置及びその駆動方法と電子機器
JP2008310127A (ja) * 2007-06-15 2008-12-25 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP4985303B2 (ja) * 2007-10-17 2012-07-25 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2009104013A (ja) * 2007-10-25 2009-05-14 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP5256691B2 (ja) * 2007-10-29 2013-08-07 ソニー株式会社 表示装置および電子機器
JP2009122335A (ja) * 2007-11-14 2009-06-04 Sony Corp 表示装置、表示装置の駆動方法および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9916789B2 (en) 2015-04-28 2018-03-13 Samsung Display Co., Ltd. Organic light-emitting diode display and method of driving the same

Also Published As

Publication number Publication date
JP2009122336A (ja) 2009-06-04
CN101436383A (zh) 2009-05-20
CN101436383B (zh) 2011-10-12
JP4978435B2 (ja) 2012-07-18
US20090122046A1 (en) 2009-05-14
TW200923886A (en) 2009-06-01
US8199081B2 (en) 2012-06-12

Similar Documents

Publication Publication Date Title
US8339337B2 (en) Display apparatus, display-apparatus driving method and electronic instrument
KR101524084B1 (ko) 표시장치 및 전자기기
US9576534B2 (en) Pixel selection control method, driving circuit, display apparatus and electronic instrument
JP4293262B2 (ja) 表示装置、表示装置の駆動方法および電子機器
US8300038B2 (en) Display apparatus, display-apparatus driving method and electronic instrument
KR101567734B1 (ko) 표시 장치 및 전자 기기
JP4508205B2 (ja) 表示装置、表示装置の駆動方法および電子機器
US8199081B2 (en) Display apparatus, display-apparatus driving method and electronic instrument
KR20080084703A (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기
JP2009294635A (ja) 表示装置、表示装置の駆動方法および電子機器
US8345032B2 (en) Display apparatus, display-apparatus driving method and eletronic instrument
KR101395543B1 (ko) 표시 장치, 표시 장치의 구동 방법, 및 표시 장치를 구비한전자 기기
KR20080057144A (ko) 표시장치, 표시장치의 구동방법 및 전자기기
JP2010145579A (ja) 表示装置、表示装置の駆動方法および電子機器
KR20080110487A (ko) 표시장치, 표시장치의 구동방법 및 전자기기
KR20100070304A (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기
JP2008310127A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010145581A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009128404A (ja) 表示装置、表示装置の駆動方法および電子機器
KR101611618B1 (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기
JP2008286897A (ja) 表示装置、表示装置の駆動方法および電子機器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid