JP2017033010A - 発光装置 - Google Patents

Abstract

【課題】駆動回路側の負担を小さく抑えつつ、閾値電圧の補正と、アノードの電位の補正を行う発光装置の駆動方法を提供する。【解決手段】トランジスタ１０２のドレインに第１電位ＶＬが供給されており、発光素子１０４のカソードに第１電位よりも低い第２電位が供給されており、トランジスタのソースと発光素子のアノードが接続されており、トランジスタのゲート電極とソースの間の電圧は容量素子１０５で保持され、第１期間において、ゲート電極には、トランジスタの閾値電圧及び発光素子の閾値電圧を第２電位に加算した電位よりも低い第３電位が供給され、なおかつ、ソースには、第３電位からトランジスタの閾値電圧を差し引いた電位よりも低い第４電位が供給され、第２期間において、ソースへの第４電位の供給が停止し、第３期間において、ゲート電極への第３電位の供給が停止し、第４期間において、ゲート電極に、画像信号の電位が与えられる。【選択図】図１

Description

本発明は、トランジスタが各画素に設けられた発光装置の駆動方法に関する。

発光素子を用いたアクティブマトリクス型の表示装置は、通常、少なくとも発光素子と、
画素へのビデオ信号の入力を制御するトランジスタ（スイッチング用トランジスタ）と、
該発光素子に供給する電流値を制御するトランジスタ（駆動用トランジスタ）とが、各画
素に設けられている。上記構成の発光装置では、駆動用トランジスタのドレイン電流が発
光素子に供給されるため、画素間において駆動用トランジスタの閾値電圧にばらつきが生
じると、発光素子の輝度にもそのばらつきが反映されてしまう。

また、ｐチャネル型よりも移動度が高いとされるｎチャネル型を駆動用トランジスタに採
用する場合、駆動用トランジスタのソースが、発光素子のアノードに接続されることとな
る。よって、電界発光材料の劣化に伴って、発光素子のアノードとカソード間の電圧が増
加すると、駆動用トランジスタにおいてソースの電位が上昇し、ゲートとソース間の電圧
（ゲート電圧）が小さくなる。そのため、駆動用トランジスタのドレイン電流、すなわち
、発光素子に供給される電流が小さくなり、発光素子の輝度が低下する。

上記閾値電圧のばらつきによる発光素子の輝度のばらつきと、電界発光層の劣化による発
光素子の輝度の低下とを防ぐために、下記の特許文献１及び特許文献２では、閾値電圧の
補正と、アノードの電位の補正とを行う表示装置について記載されている。

２００７−３１０３１１号公報 ２００７−１４８１２９号公報

特許文献１に記載の表示装置では、駆動用トランジスタを介してアノードに接続されてい
る電源線の電位を、電源スキャナと呼ばれる駆動回路で制御している。しかし、電源線に
は発光素子へ供給されるような大きな電流が流れる。そのため、上記電源線の電位を制御
する駆動回路には、大電流の供給が可能な高い性能が要求されるので、駆動回路側の負担
が大きい。

また、画素に設ける上記トランジスタをすべて同じ極性とすることで、トランジスタの作
製工程において、半導体層に一導電性を付与する不純物元素の添加などの一部の工程を省
略できることが、一般的には知られている。しかし、特許文献２に記載の表示装置では、
ドライブトランジスタを電源ラインに接続するスイッチングトランジスタをｎチャネル型
とすると、発光素子のアノードとカソード間の電圧よりも十分に大きな電圧振幅を有する
信号をスイッチングトランジスタのゲート電極に供給する必要が生じる。よって、上記信
号をスイッチングトランジスタに供給する駆動回路にも、大電流の供給が可能な高い性能
が要求されるため、駆動回路側の負担が大きい。

上述したような技術的背景のもと、本発明では、駆動回路側の負担を小さく抑えつつ、閾
値電圧の補正と、アノードの電位の補正とを行う発光装置の駆動方法の提供を課題とする
。

トランジスタのドレインに第１電位が供給されており、発光素子のカソードに第１電位よ
りも低い第２電位が供給されており、トランジスタのソースと発光素子のアノードが接続
されており、トランジスタのゲート電極とソースの間の電圧は容量素子で保持され、第１
期間において、トランジスタのゲート電極には、トランジスタの閾値電圧及び発光素子の
閾値電圧を第２電位に加算した電位よりも低い、第３電位が供給され、なおかつ、トラン
ジスタのソースには、第３電位からトランジスタの閾値電圧を差し引いた電位よりも低い
第４電位が供給され、第２期間において、トランジスタのソースへの第４電位の供給が停
止し、第３期間において、トランジスタのゲート電極への第３電位の供給が停止し、第４
期間において、トランジスタのゲート電極に、画像信号の電位が与えられる発光装置の駆
動方法。

トランジスタのドレインに第１電位が供給されており、発光素子のカソードに第１電位よ
りも低い第２電位が供給されており、トランジスタのソースと発光素子のアノードが接続
されており、トランジスタのゲート電極とソースの間の電圧は容量素子で保持され、第１
期間において、トランジスタのゲート電極には、トランジスタの閾値電圧及び発光素子の
閾値電圧を第２電位に加算した電位よりも低い、第３電位が供給され、なおかつ、トラン
ジスタのソースには、第３電位からトランジスタの閾値電圧を差し引いた電位よりも低い
第４電位が供給され、第２期間において、トランジスタのソースへの第４電位の供給が停
止し、第３期間において、トランジスタのゲート電極に、画像信号の電位が与えられる発
光装置の駆動方法。

なお、容量素子が有する容量値は、発光素子が有する容量値よりも小さい構成とする。

上記駆動方法を用いることで、画像信号の電圧に、トランジスタの閾値電圧を加算するこ
とで得られる電位を、トランジスタのゲート電極に与えることができる。よって、本発明
の一態様に係る駆動方法を用いることで、駆動回路側の負担を小さく抑えつつ、閾値電圧
の補正と、アノードの電位の補正とを行うことができる。

画素の回路図と、タイミングチャート。 画素の駆動方法を示す図。 画素の駆動方法を示す図。 容量素子と発光素子とが直列に接続されている様子を、模式的に示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、本明細書において発光装置とは、発光素子が各画素に形成されたパネルと、該パネ
ルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを、その範疇に含む。

まず、本発明の一態様に係る駆動方法が用いられる、画素の構成について説明する。図１
（Ａ）に、画素の回路図を一例として示す。

図１（Ａ）に示す画素１００は、トランジスタ１０１、トランジスタ１０２、トランジス
タ１０３、発光素子１０４、及び容量素子１０５を有する。トランジスタ１０１は、トラ
ンジスタ１０２が有するゲート電極（Ｇとして示す）への、画像信号の電位の供給を制御
する。トランジスタ１０２は、そのゲート電極に与えられた画像信号の電位に従って、発
光素子１０４に供給する電流の値を制御する。トランジスタ１０３は、トランジスタ１０
２のソース（Ｓとして示す）の電位を制御する。容量素子１０５は、トランジスタ１０２
のゲート電極とソースの間の電圧を保持する。

以下、画素１００の構成について、より具体的に説明する。トランジスタ１０１のゲート
電極は、第１走査線ＧＬａに接続されている。トランジスタ１０１のソースとドレインは
、いずれか一方が信号線ＳＬに接続されて、他方がトランジスタ１０２のゲート電極に接
続されている。トランジスタ１０２は、そのソースが発光素子１０４のアノードに接続さ
れており、ドレインが電源線ＶＬに接続されている。トランジスタ１０３のゲート電極は
、第２走査線ＧＬｂに接続されている。トランジスタ１０３のソースとドレインは、いず
れか一方がトランジスタ１０２のソースに接続されており、他方が、電位Ｖ０の与えられ
ているノード１０６に、接続されている。容量素子１０５が有する第１電極は、トランジ
スタ１０２のゲート電極に接続されている。容量素子１０５が有する第２電極は、トラン
ジスタ１０２のソースに接続されている。

なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧又は電位が、
供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続
している状態を必ずしも指すわけではなく、電流、電圧又は電位が、供給可能、或いは伝
送可能であるように、配線、導電膜、抵抗、ダイオード、トランジスタなどの素子を介し
て間接的に接続している状態も、その範疇に含む。

また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の
機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜
が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

また、トランジスタが有するソースとドレインは、トランジスタの極性及び各電極に与え
られる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジ
スタでは、低い電位が与えられる電極がソースと呼ばれ、高い電位が与えられる電極がド
レインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる電極が
ドレインと呼ばれ、高い電位が与えられる電極がソースと呼ばれる。本明細書では、便宜
上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説
明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ
替わる。

発光素子１０４は、アノードと、カソードと、アノードとカソードの間に設けられたＥＬ
層とを有する。ＥＬ層は、単層または複数の層で構成されていて、これらの層の中に、発
光性の物質を含む発光層を少なくとも含んでいる。ＥＬ層は、カソードを基準としたとき
の、カソードとアノード間の電位差が、発光素子１０４の閾値電圧Ｖｔｈｅ以上になった
ときに供給される電流により、エレクトロルミネッセンスが得られる。エレクトロルミネ
ッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態か
ら基底状態に戻る際の発光（リン光）とが含まれる。

なお、図１（Ａ）に示す画素１００では、トランジスタ１０２がｎチャネル型である。ト
ランジスタ１０１と、トランジスタ１０３は、ｎチャネル型とｐチャネル型のどちらでも
良い。ただし、トランジスタ１０１、トランジスタ１０２、及びトランジスタ１０３を全
てｎチャネル型とすることで、発光装置の作製工程を簡略化することができる。

また、トランジスタ１０１、トランジスタ１０２、及びトランジスタ１０３は、酸化物半
導体などのワイドギャップ半導体を活性層に有していても良いし、非晶質、微結晶、多結
晶又は単結晶である、シリコン又はゲルマニウムなどの半導体が用いられていても良い。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。

なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という
意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元
素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５
（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

なお、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含
むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用い
たトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加
えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ
）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有するこ
とが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好まし
い。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。

また、シリコン半導体としては、プラズマＣＶＤ法などの気相成長法若しくはスパッタリ
ング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理によ
り結晶化させた多結晶シリコン、単結晶シリコンウエハーに水素イオン等を注入して表層
部を剥離した単結晶シリコンなどを用いることができる。

また、図１（Ａ）では、画素１００に容量素子１０５が設けられている場合を例示してい
るが、トランジスタ１０２のゲート電極と活性層の間に形成されるゲート容量が十分大き
い場合は、容量素子１０５を設けなくとも良い。

次いで、上記画素１００の動作について説明する。図１（Ｂ）は、信号線ＳＬ、第１走査
線ＧＬａ、第２走査線ＧＬｂのそれぞれに与えられる電位のタイミングチャートの一例で
ある。

画素１００の動作は、５つの期間に分けて説明することができる。各期間における画素の
動作を、図２及び図３に模式的に示す。なお、図２及び図３では、スイッチング素子とし
て機能するトランジスタ１０１及びトランジスタ１０３を、スイッチとして示している。

期間Ｔ１乃至期間Ｔ５を通して、電源線ＶＬには電位Ｖａｎｏ（第１電位）が与えられ、
発光素子１０４のカソードには電位Ｖｃａｔ（第２電位）が与えられている。電位Ｖｃａ
ｔを基準としたときの、電位Ｖａｎｏと電位Ｖｃａｔの電位差は、発光素子１０４の閾値
電圧Ｖｔｈｅ以上である。

まず、図２（Ａ）に示すように、期間Ｔ１において、第１走査線ＧＬａ及び第２走査線Ｇ
Ｌｂの電位がハイレベルになることで、トランジスタ１０１及びトランジスタ１０３がオ
ンになる。

トランジスタ１０１がオンの状態において、信号線ＳＬに電位Ｖ１（第３電位）が供給さ
れることで、電位Ｖ１はトランジスタ１０１を介して、トランジスタ１０２のゲート電極
（Ｇで示す）に供給される。電位Ｖ１は、トランジスタ１０２の閾値電圧Ｖｔｈｎ及び発
光素子１０４の閾値電圧Ｖｔｈｅを、Ｖｃａｔに加算した電位よりも、低いものとする。
すなわち、Ｖ１＜Ｖｃａｔ＋Ｖｔｈｅ＋Ｖｔｈｎである。

また、オンであるトランジスタ１０３を介して、トランジスタ１０２のソース（Ｓで示す
）に、ノード１０６の電位Ｖ０（第４電位）が供給される。電位Ｖ０は、電位Ｖ１からト
ランジスタ１０２の閾値電圧Ｖｔｈｎを差し引いた電位よりも低いものとする。すなわち
、Ｖ０＜Ｖ１−Ｖｔｈｎである。

上記動作により、トランジスタ１０２における、ソースの電位を基準としたときの、ゲー
ト電極とソースの電位差、すなわちゲート電圧Ｖｇｓが、閾値電圧Ｖｔｈｎよりも大きく
なるため、トランジスタ１０２はオンとなる。上記ゲート電圧Ｖｇｓは、容量素子１０５
において保持される。よって、矢印で示すように、電源線ＶＬとノード１０６の間に、ゲ
ート電圧Ｖｇｓに見合った値の電流が流れる。

また、発光素子１０４のアノードとカソード間の電圧は、発光素子１０４の閾値電圧Ｖｔ
ｈｅよりも小さくなる。よって、期間Ｔ１において、発光素子１０４は発光していない状
態にある。

次いで、図２（Ｂ）に示すように、期間Ｔ２において、第１走査線ＧＬａの電位はハイレ
ベルのままなので、トランジスタ１０１はオンの状態を維持する。第２走査線ＧＬｂの電
位はハイレベルからローレベルに変化するので、トランジスタ１０３はオフになる。

上記動作により、電源線ＶＬとノード１０６の間における電流の経路が断たれるため、ト
ランジスタ１０２のソースの電位が上昇を始める。そして、最終的には、トランジスタ１
０２のゲート電圧Ｖｇｓが、トランジスタ１０２の閾値電圧Ｖｔｈｎとなり、トランジス
タ１０２はオフする。トランジスタ１０２がオフした状態におけるゲート電圧Ｖｇｓ＝Ｖ
ｔｈｎは、容量素子１０５において保持される。

なお、本発明の一態様では、トランジスタ１０２のゲート電圧Ｖｇｓが閾値電圧Ｖｔｈｎ
となった状態で、期間Ｔ２を終了させなくとも良い。例えば、トランジスタ１０２のソー
スの電位を電位Ｖ２とすると、電位Ｖ２が、電位Ｖ１からトランジスタ１０２の閾値電圧
Ｖｔｈｎを差し引いた電位よりも低い状態で、期間Ｔ２を終了させても良い。すなわち、
期間Ｔ２の終了時における電位Ｖ２は、Ｖ２≦Ｖ１−Ｖｔｈｎであれば良い。

なお、発光素子１０４のアノードとカソード間の電圧は、期間Ｔ２の終了時における電位
Ｖ２がＶ２＝Ｖ１−Ｖｔｈｎの場合であっても、発光素子１０４の閾値電圧Ｖｔｈｅより
も小さくなる。よって、期間Ｔ２において、発光素子１０４は発光していない状態にある
。

次いで、図３（Ａ）に示すように、期間Ｔ３において、第１走査線ＧＬａの電位はハイレ
ベルからローレベルに変化するので、トランジスタ１０１はオフになる。第２走査線ＧＬ
ｂの電位はローレベルのままなので、トランジスタ１０３はオフの状態を維持する。そし
て、トランジスタ１０１がオフの状態において、信号線ＳＬに、画像信号の電位Ｖｄａｔ
ａを供給する。

なお、本実施の形態では、期間Ｔ３において、トランジスタ１０１がオフの状態にて、信
号線ＳＬに電位Ｖｄａｔａを予め供給しているが、本発明の一態様は必ずしもこの構成に
限定されない。期間Ｔ３は必ずしも設けなくとも良い。ただし、予め信号線ＳＬに電位Ｖ
ｄａｔａを供給しておくことで、次の期間Ｔ４においてトランジスタ１０１をオンにした
ときに、トランジスタ１０２のゲート電極の電位を、画像信号の電位Ｖｄａｔａに素早く
近づけることができる。

次いで、図３（Ｂ）に示すように、期間Ｔ４において、第１走査線ＧＬａの電位はローレ
ベルからハイレベルに変化するので、トランジスタ１０１はオンになる。第２走査線ＧＬ
ｂの電位はローレベルのままなので、トランジスタ１０３はオフの状態を維持する。信号
線ＳＬには、画像信号の電位Ｖｄａｔａが供給されている。

上記動作により、画像信号の電位Ｖｄａｔａは、オンのトランジスタ１０１を介して、ト
ランジスタ１０２のゲート電極に供給される。なお、画像信号の電位Ｖｄａｔａは、画像
信号に含まれる画像情報によって、当然その高さが異なる。

なお、期間Ｔ４終了時におけるトランジスタ１０２のソースの電位Ｖ３について、以下に
説明する。

図１（Ａ）に示す画素１００では、容量素子１０５と発光素子１０４とが直列に接続され
た構成を有している。図４に、容量素子１０５と発光素子１０４とが直列に接続されてい
る様子を、模式的に示す。図４では、発光素子１０４が容量素子の一つであるものとして
、図示している。図４（Ａ）は、期間Ｔ２終了時に相当し、図４（Ｂ）は、期間Ｔ４終了
時に相当する。

図４（Ａ）に示すように、期間Ｔ２終了時では、容量素子１０５の第１電極１１０には、
電位Ｖ１が与えられ、容量素子１０５の第２電極及び発光素子１０４のアノード（以下、
ノード１１１として示す）は電位Ｖ２になっており、発光素子１０４のカソード１１２に
は、電位Ｖｃａｔが与えられている。そして、期間Ｔ４終了時では、容量素子１０５の第
１電極１１０に画像信号の電位Ｖｄａｔａが与えられるので、図４（Ｂ）に示すように、
ノード１１１の電位Ｖ３は、トランジスタ１０２がオフであるならば、容量素子１０５が
有する容量値Ｃ１と、発光素子１０４が有する容量値Ｃ２の比によって決まる。

しかし、電位Ｖｄａｔａの高さによっては、期間Ｔ４においてトランジスタ１０２がオン
するので、トランジスタ１０２を介してノード１１１に電荷が流入してしまう。よって、
期間Ｔ４におけるノード１１１の電位Ｖ３は、容量素子１０５が有する容量値Ｃ１と、発
光素子１０４が有する容量値Ｃ２の比によってのみ決まらず、ノード１１１に流入する電
荷によっても、その値が変化する。

具体的に、期間Ｔ４終了時におけるノード１１１の電位を電位Ｖ３とすると、期間Ｔ４に
おけるトランジスタ１０２のゲート電圧Ｖｇｓは、以下の式１で表される。なお、式１で
は、Ｖ２＝Ｖ１−Ｖｔｈｎの場合を例示している。また、Ｑ１は、ノード１１１に流入す
る電荷量を意味する。

Ｖｇｓ＝Ｖｄａｔａ−Ｖ３＝Ｃ２（Ｖｄａｔａ−Ｖ１）／（Ｃ１＋Ｃ２）＋Ｖｔｈｎ−Ｑ
１／（Ｃ１＋Ｃ２） （式１）

なお、期間Ｔ４終了時における、理想的なゲート電圧ＶｇｓはＶｇｓ＝Ｖｄａｔａ−Ｖ１
＋Ｖｔｈｎである。ゲート電圧Ｖｇｓが上記値を有していれば、トランジスタ１０２の閾
値電圧Ｖｔｈｎにばらつきが生じても、上記ばらつきの影響がトランジスタ１０２のドレ
イン電流に及ばなくなる。ゲート電圧Ｖｇｓを理想的な値に近づけるには、式１から、Ｃ
２／（Ｃ１＋Ｃ２）を１に近づけるのが望ましいことが分かる。すなわち、発光素子１０
４の容量値Ｃ２が、容量素子１０５の容量値Ｃ１よりも十分に大きければ、ゲート電圧Ｖ
ｇｓを理想的な値に近づけることができるので、望ましい。

また、ゲート電圧Ｖｇｓを理想的な値に近づけるには、式１から、Ｑ１／（Ｃ１＋Ｃ２）
を小さくするのが望ましいことが分かる。すなわち、ノード１１１に流入する電荷量Ｑ１
を小さくすることが、ゲート電圧Ｖｇｓを理想的な値に近づける上で、望ましい。よって
、電荷量Ｑ１を小さくするために期間Ｔ４はなるべく短い方が良い。なお、上述したよう
に、予め期間Ｔ３において信号線ＳＬに電位Ｖｄａｔａを供給しておくと、期間Ｔ４にお
いてトランジスタ１０１をオンにしたときに、トランジスタ１０２のゲート電極の電位を
、画像信号の電位Ｖｄａｔａに素早く近づけることができる。よって、期間Ｔ４を短くで
きるので、電荷量Ｑ１を小さくする上で望ましい。

なお、画像信号の電位Ｖｄａｔａは、画像信号に含まれる画像情報によって、当然その高
さが異なる。ただし、電位Ｖｄａｔａは、カソードの電位Ｖｃａｔに発光素子１０４の閾
値電圧Ｖｔｈｅを加算した電圧よりも小さいことが望ましい。すなわち、Ｖｄａｔａ＜Ｖ
ｃａｔ＋Ｖｔｈｅであることが望ましい。画像信号の電位Ｖｄａｔａの上限を上記値に設
定することで、容量素子１０５の第１電極１１０と、発光素子１０４のカソード１１２と
の間の電圧を、発光素子１０４の閾値電圧Ｖｔｈｅよりも小さくすることができる。よっ
て、発光素子１０４に印加される電圧、すなわちノード１１１とカソード１１２との間の
電圧を閾値電圧Ｖｔｈｅよりも小さくすることができるので、期間Ｔ４において発光素子
１０４を発光しない状態に保つことができる。

期間Ｔ４において設定されたゲート電圧Ｖｇｓは、容量素子１０５において保持される。

次いで、期間Ｔ５において、第１走査線ＧＬａの電位はハイレベルからローレベルに変化
するので、トランジスタ１０１はオフになる。第２走査線ＧＬｂの電位はローレベルのま
まなので、トランジスタ１０３はオフの状態を維持する。

期間Ｔ４において設定されたゲート電圧Ｖｇｓは、容量素子１０５において保持されてい
る。そして、トランジスタ１０１はオフなので、トランジスタ１０２のゲート電極はフロ
ーティングの状態にある。よって、電位Ｖｄａｔａに従ってトランジスタ１０２がオンに
なっている場合は、トランジスタ１０２に電流が流れることで、ゲート電圧Ｖｇｓが保持
されたまま、トランジスタ１０１のソースの電位が上昇する。その結果、発光素子１０４
のアノードとカソード間の電圧が、発光素子１０４の閾値電圧Ｖｔｈｅよりも大きくなり
、発光素子１０４が発光する。一方、電位Ｖｄａｔａに従ってトランジスタ１０２がオフ
になっている場合は、発光素子１０４に電流が供給されないため、発光素子１０４は発光
しない。

上記動作は、１ラインの画素１００ごとに行われる。１ラインの画素とは、トランジスタ
１０１のゲート電極が互いに接続されている画素群を意味する。１ラインの画素ごとに画
像信号の書き込みを行い、画素部の全ての画素１００に画像信号を書き込むことで、画像
の表示が行われる。

本発明の一態様では、上記駆動方法を用いることで、画像信号の電位に、トランジスタの
閾値電圧を加算することで得られる電位を、トランジスタ１０２のゲート電極に与えるこ
とができる。よって、本発明の一態様に係る駆動方法を用いることで、駆動回路側の負担
を小さく抑えつつ、閾値電圧の補正と、アノードの電位の補正とを行うことができる。

なお、発光素子に供給する電流値を制御するトランジスタの、ゲート電極とドレインを電
気的に接続し、閾値電圧の取得を行う発光装置の場合、当該トランジスタにおいて、ソー
スの電位がゲート電極の電位よりも高くなることはない。そのため、上記トランジスタが
ノーマリオンの場合、閾値電圧を取得することが困難である。

しかし、本発明の一態様に係る発光装置では、トランジスタ１０２のドレインと、トラン
ジスタ１０２のゲート電極とが電気的に分離しているので、それぞれの電位を個別に制御
することができる。よって、期間Ｔ２において、トランジスタ１０２のドレインの電位を
、トランジスタ１０２のゲート電極の電位よりも高い値に設定することができる。そのた
め、トランジスタ１０２がノーマリオンである場合に、すなわち閾値電圧Ｖｔｈｎがマイ
ナスの値を有している場合に、トランジスタ１０２において、ソースの電位Ｖ２がゲート
電極の電位Ｖ１よりも高くなるまで、容量素子１０５に電荷を蓄積することができる。よ
って、本発明の一態様に係る発光装置では、トランジスタ１０２がノーマリオンであって
も、期間Ｔ２において閾値電圧を取得することができ、期間Ｔ４において、閾値電圧Ｖｔ
ｈｎを加味した値になるよう、トランジスタ１０２のゲート電圧Ｖｇｓを設定することが
できる。

したがって、本発明の一態様に係る発光装置では、例えばトランジスタ１０２の半導体膜
に非晶質シリコンや酸化物半導体を用いた場合などに、トランジスタ１０２がノーマリオ
ンとなっても、表示ムラを低減でき、高い画質の表示を行うことができる。

また、期間Ｔ２の終了時における電位Ｖ２が、Ｖ２＜Ｖ１−Ｖｔｈｎである場合、トラン
ジスタ１０２の移動度ばらつきが発光素子１０４の輝度に反映されるのを防ぐことができ
る。以下、より詳細に説明する。

発光素子１０４に流れるドレイン電流Ｉｄは、Ｉｄ＝ｋμ（Ｖｇｓ−Ｖｔｈｎ）^２／２で
表される。ただし、μはトランジスタ１０２の移動度、ｋはトランジスタ１０２のチャネ
ル長、チャネル幅、ゲート容量によって決まる定数である。移動度μの補正を行わない場
合、移動度μが大きくなると発光素子１０４に流れるドレイン電流Ｉｄも大きくなり、逆
に移動度μが小さくなると発光素子１０４に流れるドレイン電流Ｉｄも小さくなる。

例えば、電位Ｖ２がＶ２＜Ｖ１−Ｖｔｈｎである場合、トランジスタ１０２のゲート電極
とソース間に生じる電圧を電圧Ｖａとすると、電圧Ｖａは、閾値電圧Ｖｔｈｎにオフセッ
トの電圧Ｖｂが加算された値となる。そして、期間Ｔ４終了時では、画像信号の電位Ｖｄ
ａｔａに電圧Ｖａを加算した値がトランジスタ１０２のゲート電圧Ｖｇｓとなるので、期
間Ｔ５におけるドレイン電流Ｉｄは、Ｉｄ＝ｋμ（Ｖｄａｔａ＋Ｖａ−Ｖｔｈｎ）^２／２
で表される。なお電圧ＶａはＶａ＝Ｖｂ＋Ｖｔｈｎなので、ドレイン電流Ｉｄは以下の式
２で表される。

Ｉｄ＝ｋμ（Ｖｄａｔａ＋Ｖｂ）^２／２ （式２）

式２から、閾値電圧Ｖｔｈｎがばらついても、閾値電圧Ｖｔｈｎのばらつきによって生じ
る電流値の変動は相殺されることがわかる。一方、トランジスタ１０２がｎチャネル型の
場合、オフセットの電圧Ｖｂは正の値を有している。よって、ドレイン電流Ｉｄは、移動
度μが小さいほどその絶対値が大きくなる。逆に移動度μが大きいほどその絶対値が小さ
くなる。よって、Ｖｂは期間Ｔ５におけるドレイン電流Ｉｄの移動度μによるばらつきを
補正するための補正項として機能し、移動度μが小さくなっても、ドレイン電流Ｉｄが小
さくなるのが抑えられ、移動度μが大きくなっても、ドレイン電流Ｉｄが大きくなるのが
抑えられる。

なお、電荷量Ｑ１は、上述したように小さい方が望ましいが、トランジスタ１０２の移動
度のばらつきが大きい場合は、電荷量Ｑ１によって移動度のばらつきを抑える効果が期待
できる。以下、この理由について説明する。

電荷量Ｑ１は、第１走査線ＧＬａの電位がハイレベルの間に、トランジスタ１０２のドレ
インからソースに流れ込む電荷量である。よって、電荷量Ｑ１は、トランジスタ１０２の
移動度が大きいほど、大きくなる。そして、電荷量Ｑ１が大きくなると、上記式１から、
発光素子１０４の発光時における、トランジスタ１０２のゲート電圧Ｖｇｓが、小さくな
ることが分かる。すなわち、電荷量Ｑ１により、トランジスタ１０２の移動度が大きいほ
ど、発光素子１０４に供給される電流値が小さくなるように補正がかかり、また、トラン
ジスタ１０２の移動度が小さいほど、発光素子１０４に供給される電流値が大きくなるよ
うに補正がかかる。したがって、電荷量Ｑ１により、電位Ｖ２がＶ２＜Ｖ１−Ｖｔｈｎで
ある場合と同様に、移動度のばらつきを抑えることができる。

１００ 画素
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ 発光素子
１０５ 容量素子
１０６ ノード
１１０ 第１電極
１１１ ノード
１１２ カソード

Claims (3)

1. 第１のトランジスタ、第２のトランジスタ、第３のトランジスタ及び発光素子を有し、
   前記第２のトランジスタのドレインに第１電位が供給されており、
   前記発光素子のカソードに前記第１電位よりも低い第２電位が供給されており、
   前記第２のトランジスタのソースは、前記発光素子のアノードと電気的に接続されており、
   前記第１のトランジスタのゲートは、第１の走査線と電気的に接続され、
   前記第１のトランジスタのソース及びドレインの一方は、信号線と電気的に接続され、
   前記第１のトランジスタのソース及びドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
   前記第３のトランジスタのゲートは、第２の走査線と電気的に接続され、
   前記第３のトランジスタのソース及びドレインの一方は、前記第２のトランジスタのソースと電気的に接続される発光装置であって、
   第１期間と、第２期間と、有し、
   前記第１期間において、前記第２のトランジスタのゲートに第３電位が前記第１のトランジスタを介して前記信号線から供給され、なおかつ、前記第２のトランジスタのソースに第４電位が前記第３のトランジスタを介して供給され、
   前記第２期間において、前記第２のトランジスタのソースへの前記第４電位の供給が停止し、
   前記第３電位は、前記第２のトランジスタの閾値電圧及び前記発光素子の閾値電圧を前記第２電位に加算した電位よりも低く、
   前記第３電位は、前記第２のトランジスタの閾値電圧を前記第４電位に加算した電位よりも高く、
   前記第２期間は、前記第２のトランジスタのソースの電位が前記第３電位から前記第２のトランジスタの閾値電圧を差し引いた電位よりも低い状態のときに終了する発光装置。
2. 第１のトランジスタ、第２のトランジスタ、第３のトランジスタ及び発光素子を有し、
   前記第２のトランジスタのドレインに第１電位が供給されており、
   前記発光素子のカソードに前記第１電位よりも低い第２電位が供給されており、
   前記第２のトランジスタのソースは、前記発光素子のアノードと電気的に接続されており、
   前記第１のトランジスタのゲートは、第１の走査線と電気的に接続され、
   前記第１のトランジスタのソース及びドレインの一方は、信号線と電気的に接続され、
   前記第１のトランジスタのソース及びドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
   前記第３のトランジスタのゲートは、第２の走査線と電気的に接続され、
   前記第３のトランジスタのソース及びドレインの一方は、前記第２のトランジスタのソースと電気的に接続される発光装置であって、
   第１期間と、第２期間と、第３期間と、有し、
   前記第１期間において、前記第２のトランジスタのゲートに第３電位が前記第１のトランジスタを介して前記信号線から供給され、なおかつ、前記第２のトランジスタのソースに第４電位が前記第３のトランジスタを介して供給され、
   前記第２期間において、前記第２のトランジスタのソースへの前記第４電位の供給が停止し、
   前記第３期間において、前記第２のトランジスタのゲートに、画像信号の電位が供給され、
   前記第３電位は、前記第２のトランジスタの閾値電圧及び前記発光素子の閾値電圧を前記第２電位に加算した電位よりも低く、
   前記第３電位は、前記第２のトランジスタの閾値電圧を前記第４電位に加算した電位よりも高く、
   前記第２期間は、前記第２のトランジスタのソースの電位が前記第３電位から前記第２のトランジスタの閾値電圧を差し引いた電位よりも低い状態のときに終了する発光装置。
3. 第１のトランジスタ、第２のトランジスタ、第３のトランジスタ及び発光素子を有し、
   前記第２のトランジスタのドレインに第１電位が供給されており、
   前記発光素子のカソードに前記第１電位よりも低い第２電位が供給されており、
   前記第２のトランジスタのソースは、前記発光素子のアノードと電気的に接続されており、
   前記第１のトランジスタのゲートは、第１の走査線と電気的に接続され、
   前記第１のトランジスタのソース及びドレインの一方は、信号線と電気的に接続され、
   前記第１のトランジスタのソース及びドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
   前記第３のトランジスタのゲートは、第２の走査線と電気的に接続され、
   前記第３のトランジスタのソース及びドレインの一方は、前記第２のトランジスタのソースと電気的に接続される発光装置であって、
   第１期間と、第２期間と、第３期間と、第４期間と、有し、
   前記第１期間において、前記第２のトランジスタのゲートに第３電位が前記第１のトランジスタを介して前記信号線から供給され、なおかつ、前記第２のトランジスタのソースに第４電位が前記第３のトランジスタを介して供給され、
   前記第２期間において、前記第２のトランジスタのソースへの前記第４電位の供給が停止し、
   前記第３期間において、前記第２のトランジスタのゲートへの前記第３電位の供給が停止し、
   前記第４期間において、前記第２のトランジスタのゲートに、画像信号の電位が供給され、
   前記第３電位は、前記第２のトランジスタの閾値電圧及び前記発光素子の閾値電圧を前記第２電位に加算した電位よりも低く、
   前記第３電位は、前記第２のトランジスタの閾値電圧を前記第４電位に加算した電位よりも高く、
   前記第２期間は、前記第２のトランジスタのソースの電位が前記第３電位から前記第２のトランジスタの閾値電圧を差し引いた電位よりも低い状態のときに終了する発光装置。

Images