JP2009109891A - 画像表示装置の駆動方法、および画像表示装置 - Google Patents

Abstract

【課題】画質を向上させることが可能な画像表示装置およびその駆動方法を提供する。
【解決手段】発光素子をそれぞれ有する複数の画素回路に対して共通に接続され、且つ発光領域の一端側から他端側に向けて電流を供給する電源線を備えた画像表示装置において、発光領域のうちの他端側から一端側に向かって途中までの第１発光領域に含まれる複数の画素回路に係る階調データから導出された第１補正値と、電源線の配線抵抗と、上記第１発光領域の一端側に配置される第２発光領域に含まれる複数の画素回路に係る階調データとに基づいて第２補正値を導出し、画像データと第２補正値とに基づく電位を画像信号線に対して付与して、第２発光領域に配置された複数の画素回路、または第２発光領域よりも一端側に配置された複数の画素回路の電位を設定した上で、電源線から各発光素子に対して電流を供給することで各発光素子を発光させる。
【選択図】図１２

Description

本発明は、画像表示装置、およびその駆動方法に関する。

アモルファスＳｉや多結晶Ｓｉ等で形成したＴＦＴ(薄膜トランジスタ)とＯＬＥＤ(有機発光ダイオード)等の電流制御型の発光素子とを各画素に持つアクティブマトリクス型の画像表示装置が広く知られている。そして、この画像表示装置では、表示すべき画像データに応じて異なる電流値を各画素に設定することにより、画素毎に輝度を変えることが可能である。

そして、発光素子を発光させる際におけるＴＦＴのドレイン・ソース間に流れる電流Ｉｄｓは、ソースの電位を基準としたソースとゲートとの間の電位差、すなわちゲート電圧Ｖｇｓと、ＴＦＴ固有の閾値電圧Ｖｔｈとの差の２乗に比例する。また、ＯＬＥＤの輝度は、ＯＬＥＤを流れる電流すなわち電流Ｉｄｓの電流密度にほぼ比例する。

なお、従来の画像表示装置は、例えば特許文献１などに開示されている。

特開２００６−３０９２５８号公報

上記の画像表示装置においては、発光素子をそれぞれ有する複数の画素回路が行列状に配置されるとともに電源線が全画素回路に対して共通に接続されており、電源線は配線抵抗を有する。このため、配線抵抗と流れる電流とに基づいて、電源線が各画素回路に付与する電位に変化が生じ得る。従って、例えば負の電源電位を供給するＩＣへ一の電源線を介して複数の画素回路が共通に接続する構成においては、ＩＣから遠い画素回路ほど、供給される電源電位が高くなる(負の電位の絶対値が小さくなる)。

そして、供給される電源電位が高くなると、画素回路においてＴＦＴすなわちＮＭＯＳトランジスタへ与えられるソース電位が高くなるため、ゲート電圧Ｖｇｓが低くなり、ドレイン・ソース間に流れる電流Ｉｄｓが小さくなる。すなわち、複数の画素回路において、供給される電源電位が画素回路毎に変化すると、電流Ｉｄｓの電流密度に比例するＯＬＥＤの輝度も変化するため、表示される画像において輝度ムラの不具合が発生し画質が低下する場合がある。

本発明は、上記課題に鑑みてなされたものであり、画質を向上させることが可能な画像表示装置およびその駆動方法を提供することを目的とする。

上記の課題を解決するために、請求項１の発明は、発光素子をそれぞれ有する複数の画素回路と、前記複数の画素回路に対して共通に接続され、且つ前記複数の画素回路が配列された発光領域の一端側から他端側に向けて電流を供給する電源線と、前記複数の画素回路に対して画像データに対応する電位を付与する画像信号線と、を備えた画像表示装置を駆動する画像表示装置の駆動方法であって、前記発光領域のうちの前記他端側から前記一端側に向かって途中までの第１発光領域に含まれる複数の画素回路に係る階調データから導出された第１補正値と、前記電源線の配線抵抗と、前記第１発光領域の前記一端側に配置される第２発光領域に含まれる複数の画素回路に係る階調データとに基づいて、第２補正値を導出する導出ステップと、前記画像データと前記第２補正値とに基づく電位を、前記画像信号線に対して付与することで、前記第２発光領域に配置された複数の画素回路、または前記第２発光領域よりも前記一端側に配置された複数の画素回路の電位を設定する設定ステップと、前記電源線から各前記発光素子に対して電流を供給することで、各前記発光素子を発光させる発光ステップとを備えることを特徴とする。

また、請求項２の発明は、請求項１に記載の画像表示装置の駆動方法であって、前記発光領域のうちの前記他端側から前記一端側に向かって途中までの第Ｎ(Ｎは自然数)発光領域に含まれる複数の画素回路に係る階調データから導出された第Ｎ補正値と、前記電源線の配線抵抗と、前記第Ｎ発光領域の前記一端側に配置される第(Ｎ＋１)発光領域に含まれる複数の画素回路に係る階調データとに基づいて、第(Ｎ＋１)補正値を導出するステップと、前記画像データと前記第(Ｎ＋１)補正値とに基づく電位を、前記画像信号線に対して付与することで、前記第(Ｎ＋１)発光領域に配置された複数の画素回路、または前記第(Ｎ＋１)発光領域よりも前記一端側に配置された複数の画素回路の電位を設定するステップとを備えることを特徴とする。

また、請求項３の発明は、請求項１または請求項２に記載の画像表示装置の駆動方法であって、前記第２補正値に基づいて前記画像データが示す階調を調整する調整ステップを更に備え、前記設定ステップにおいて、前記調整ステップにおいて調整された階調に対応する電位を、前記画像信号線に対して付与することを特徴とする。

また、請求項４の発明は、請求項１または請求項２に記載の画像表示装置の駆動方法であって、前記設定ステップにおいて、前記第２補正値に基づいて前記画像信号線の電源電圧を調整しつつ、前記画像データに対応する電位を、前記画像信号線に対して付与することを特徴とする。

また、請求項５の発明は、請求項１から請求項４のいずれかに記載の画像表示装置の駆動方法であって、前記第１および第２発光領域が、相互に隣接し、且つ複数の画素回路からなる１ラインの画素回路が配列されてそれぞれ構成されることを特徴とする。

また、請求項６の発明は、請求項１から請求項５のいずれかに記載の画像表示装置の駆動方法であって、前記導出ステップにおいて、前記第１補正値と、前記電源線の配線抵抗と、前記第２発光領域に含まれる一部の画素回路に係る階調データとに基づいて前記第２補正値を導出することを特徴とする。

また、請求項７の発明は、請求項１から請求項６のいずれかに記載の画像表示装置の駆動方法であって、各前記画素回路が、第１、第２、第３の電極を有し、前記第１電極と前記第２電極との間に流れる電流を、前記第３電極に印加される電位によって調整する駆動トランジスタを備え、前記第２電極が、前記発光素子に対して電気的に接続されており、前記第１電極と前記第２電極との間に流れる電流が調整されることで、前記発光素子に流れる電流が制御され、前記発光ステップにおいて、前記発光領域の全域に渡って配列された複数の画素回路に係る階調データから導出される補正値に応じて、前記第３電極に印加される電位を調整することを特徴とする。

また、請求項８の発明は、請求項７に記載の画像表示装置の駆動方法であって、前記発光ステップにおいて、前記画像信号線に付与する電位を、前記発光領域の全域に渡って配列された複数の画素回路に係る階調データから導出される補正値に応じて上昇させることで、前記第３電極に印加される電位を増大させることを特徴とする。

また、請求項９の発明は、請求項７に記載の画像表示装置の駆動方法であって、前記電源線が、前記第１電極に対して電気的に接続され、前記発光ステップにおいて、前記電源線に付与する電位を、前記発光領域の全域に渡って配列された複数の画素回路に係る階調データから導出される補正値に応じて上昇させることで、前記第３電極に印加される電位を増大させることを特徴とする。

また、請求項１０の発明は、画像表示装置であって、発光素子をそれぞれ有する複数の画素回路と、前記複数の画素回路に対して共通に接続され、且つ前記複数の画素回路が配列された発光領域の一端側から他端側に向けて電流を供給する電源線と、前記複数の画素回路に対して画像データに対応する電位を付与する画像信号線と、前記発光領域のうちの前記他端側から前記一端側に向かって途中までの第１発光領域に含まれる複数の画素回路に係る階調データから導出された第１補正値と、前記電源線の配線抵抗と、前記第１発光領域の前記一端側に配置される第２発光領域に含まれる複数の画素回路に係る階調データとに基づいて、第２補正値を導出する演算部と、前記画像データと前記第２補正値とに基づく電位を、前記画像信号線に対して付与することで、前記第２発光領域に配置された複数の画素回路、または前記第２発光領域よりも前記一端側に配置された複数の画素回路の電位を設定する電位付与部と、前記電源線から各前記発光素子に対して電流を供給することで、各前記発光素子を発光させる制御部とを備えることを特徴とする。

請求項１から請求項１０のいずれに記載の発明によっても、輝度ムラの不具合が抑制され、画質を向上させることができる。また、前回導出した補正値を用いて、次の補正値が求められるため、各領域に対する補正値が比較的短時間で求まり、画像データを得てから発光までの処理時間を短縮することができる。

また、請求項５に記載の発明によれば、１ラインの画素ごとに、補正値を導出し、画像信号線に補正された電位を付与して、画素回路の電位の設定を行うため、電源線の配線抵抗に起因した輝度ムラの不具合をより細かく抑制することができる。

また、請求項６に記載の発明によれば、演算に用いる階調データの数が低減されるため、補正値の導出の高速化を図ることができる。

また、請求項７から請求項９のいずれに記載の発明によっても、画素回路の電位の設定時における画像信号線の電位の補正によって発光輝度が低下する不具合を回避することができる。

＜用語説明＞
本明細書で言う各色の「階調」は、各色の明るさの度合いを示すパラメータとして用いられるものであり、例えば、所定ビット(例えば８ビット)の階調表現では、各色の階調が、最小値(例えば０階調)となる場合が最も暗く再現されることを意味し、最大値(例えば２５５階調)となる場合が最も明るく再現されることを意味している。

以下、本発明に係る基礎技術ならびに本発明の実施形態を図面に基づいて説明する。

＜基礎技術＞
図１は、画像表示装置に含まれる画素回路７の構成を示す回路図である。この画素回路７は、画像表示装置において複数の画素回路が行列状に配置されるものである。

図１で示すように、画素回路７は、有機ＥＬ素子(ＯＬＥＤ)１、駆動トランジスタ２、閾値(Ｖｔｈ)補償用トランジスタ３、およびコンデンサ４を備えている。

有機ＥＬ素子１は、発光層を流れる電流の量によって発光輝度が変化する発光素子である。この有機ＥＬ素子１は、アノード電極１ａとカソード電極１ｂとを有し、アノード電極１ａは、有機ＥＬ素子１の発光時に高電位側となる電源線(ここでは、ＶＤＤ線Ｌｖｄ)に対して電気的に接続される。一方、カソード電極１ｂは、有機ＥＬ素子１の発光時に低電位側となる電源線(ここでは、ＶＳＳ線Ｌｖｓ)に対して駆動トランジスタ２を介して電気的に接続される。つまり、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓが、有機ＥＬ素子１の両極間に、有機ＥＬ素子１の発光に要する電位差を付与する。なお、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓを適宜「電源線」と総称する。

駆動トランジスタ２は、有機ＥＬ素子１に対して電気的に直列に接続され、有機ＥＬ素子１に流れる電流を調整することで有機ＥＬ素子１の発光輝度を制御するトランジスタである。ここでは、駆動トランジスタ２は、キャリアが電子であるタイプ(ｎ型)のＭＩＳ(Metal Insulator Semiconductor)構造を採用した電界効果トランジスタ(FET:Field Effect Transistor)の一種である薄膜トランジスタ(TFT：Thin Film Transistor)、すなわちｎ−ＭＩＳＦＥＴＴＦＴによって構成される。

この駆動トランジスタ２は、第１〜３電極２ｄｓ，２ｓｄ，２ｇを有している。第１電極２ｄｓは、有機ＥＬ素子１のカソード電極１ｂに対して電気的に接続され、有機ＥＬ素子１が発光する際、すなわち有機ＥＬ素子１に対して順方向の電流が流れる際にドレイン電極(以下「ドレイン」と略称)として機能する。なお、第１電極２ｄｓは、有機ＥＬ素子１に対して逆方向に電流が流れる際には、逆にソース電極(以下「ソース」と略称)として機能する。第２電極２ｓｄは、ＶＳＳ線Ｌｖｓに対して電気的に接続され、有機ＥＬ素子１に対して順方向の電流が流れる際にソースとして機能する。なお、第２電極２ｓｄは、有機ＥＬ素子１に対して逆方向に電流が流れる際には、逆にドレインとして機能する。第３電極２ｇは、いわゆるゲート電極(以下「ゲート」と略称)であり、コンデンサ４の一方の電極(後述する第７電極４ａ)に対して電気的に接続される。

また、駆動トランジスタ２では、第３電極２ｇに印加される電位、詳細には第１電極２ｄｓまたは第２電極２ｓｄと第３電極２ｇとの間(すなわちゲートとソースとの間)に印加される電圧が調整されることで、第１電極２ｄｓと第２電極２ｓｄとの間(以下「第１−２電極間」とも称する)において流れる電流の量が調整される。そして、この第３電極２ｇに印加される電位により、駆動トランジスタ２は、第１−２電極間において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。

Ｖｔｈ補償用トランジスタ３は、駆動トランジスタ２が通電状態となる場合の、駆動トランジスタ２の第２電極２ｓｄに対する第３電極２ｇの電位の下限値(所定の閾値電圧Ｖｔｈ)を検出するとともに、駆動トランジスタ２のゲート電圧を、閾値電圧Ｖｔｈ(以下「閾値Ｖｔｈ」と略称)に調整するトランジスタである。なお、ここでは、Ｖｔｈ補償用トランジスタ３も、駆動トランジスタ２と同様にｎ−ＭＩＳＦＥＴＴＦＴによって構成される。

このＶｔｈ補償用トランジスタ３は、第４〜６電極３ｄｓ，３ｓｄ，３ｇを有している。第４電極３ｄｓは、駆動トランジスタ２の第１電極２ｄｓと有機ＥＬ素子１のカソード電極１ｂとを電気的に接続する配線に対して導電可能に接続される。第５電極３ｓｄは、接続点Ｔ１において駆動トランジスタ２の第３電極(ゲート)２ｇとコンデンサ４の第７電極４ａとを電気的に接続する配線に対して導電可能に接続される。第６電極３ｇは、いわゆるゲート電極であり、走査信号線Ｌｓｓに対して電気的に接続される。

また、Ｖｔｈ補償用トランジスタ３では、第６電極３ｇに印加される電位、より具体的には第４電極３ｄｓまたは第５電極３ｓｄと第６電極３ｇとの間(すなわちゲートとソースとの間)に印加される電圧が調整されることで、第４電極３ｄｓと第５電極３ｓｄとの間(以下「第４−５電極間」とも称する)において流れる電流の量が調整される。そして、この第６電極３ｇに印加される電位により、Ｖｔｈ補償用トランジスタ３は、第４−５電極間(ドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。

ここで、有機ＥＬ素子１は、電流値によって発光輝度が制御されるため、発光時における駆動トランジスタ２のゲート電圧のゆらぎに対して、発光輝度が敏感に変動する。特に、駆動トランジスタ２がアモルファスシリコンを用いて構成された場合には、駆動トランジスタ２ごとに閾値Ｖｔｈが異なる傾向にある。よって、画素毎に異なる閾値Ｖｔｈを補償する機能(Ｖｔｈ補償機能)を持たせないと、所望の発光輝度と実際の発光輝度との間に若干の乖離が生じ、結果として画素間で発光輝度のムラが生じてしまう。

そこで、Ｖｔｈ補償用トランジスタ３は、発光前において各画素ごとに駆動トランジスタ２のゲート電圧を閾値Ｖｔｈに合わせることで、駆動トランジスタ２における閾値Ｖｔｈのばらつきを補償するＶｔｈ補償機能を実現するために設けられている。

コンデンサ４は、駆動トランジスタ２の第３電極２ｇに対して電気的に接続される第７電極４ａと、画像信号線Ｌｉｓに対して電気的に接続される第８電極４ｂとを備えて構成されている。なお、ここでは、コンデンサ４の保持容量を所定値Ｃｓとする。

ところで、有機ＥＬ素子１は、発光時と逆の電圧が印加されるとコンデンサとして機能する。この容量(ＥＬ素子容量)を所定値Ｃｏとする。また、駆動トランジスタ２は、第２電極２ｓｄと第３電極２ｇとの間(以下「第２−３電極間」とも称する)の寄生容量ＣｇｓＴｄと、第１電極２ｄｓと第３電極２ｇとの間(以下「第１−３電極間」とも称する)の寄生容量ＣｇｄＴｄとを有する。更に、Ｖｔｈ補償用トランジスタ３は、第５電極３ｓｄと第６電極３ｇとの間(以下「第５−６電極間」とも称する)の寄生容量ＣｇｓＴｔｈと、第４電極３ｄｓと第６電極３ｇとの間(以下「第４−６電極間」とも称する)の寄生容量ＣｇｄＴｔｈとを有する。なお、寄生容量ＣｇｓＴｄ，ＣｇｄＴｄ，ＣｇｓＴｔｈ，ＣｇｄＴｔｈは、それぞれ駆動トランジスタ２、およびＶｔｈ補償用トランジスタ３の構成によって決定される。

図２は、図１で示した画素回路７の回路構成(図中太線で記載)に対して、寄生容量ＣｇｓＴｔｈ，ＣｇｄＴｔｈ，ＣｇｓＴｄ，ＣｇｄＴｄとＥＬ素子容量Ｃｏとに係る回路構成(図中細線で記載)を加えた模式図である。

図２で示すように、画素回路７では、有機ＥＬ素子１の両電極間にはＥＬ素子容量Ｃｏを有するコンデンサ(素子コンデンサ)１ｃが存在し、駆動トランジスタ２の第２−３電極間には寄生容量ＣｇｓＴｄを有するコンデンサ２ｇｓが存在し、駆動トランジスタ２の第１−３電極間には寄生容量ＣｇｄＴｄを有するコンデンサ２ｇｄが存在し、Ｖｔｈ補償用トランジスタ３の第５−６電極間には寄生容量ＣｇｓＴｔｈを有するコンデンサ３ｇｓが存在し、Ｖｔｈ補償用トランジスタ３の第４−６電極間には寄生容量ＣｇｄＴｔｈを有するコンデンサ３ｇｄが存在している状態と等価な状態が発生する。

なお、ここでは、１つの画素回路７に着目して説明したが、有機ＥＬディスプレイ全体では、画素回路７が多数存在する。このため、走査信号線Ｌｓｓも多数存在する。以下、多数の走査信号線Ｌｓｓを、適宜「第Ｎ走査信号線(Ｎは自然数)Ｌｓｓ」と称する。

図３は、有機ＥＬ素子１を発光させる際の信号波形(駆動波形)を示すタイミングチャートである。図３では、横軸が時刻を示し、上から順に、(ａ)ＶＤＤ線Ｌｖｄに印加される電位(電位Ｖｄｄ)、(ｂ)ＶＳＳ線Ｌｖｓに印加される電位(電位Ｖｓｓ)、(ｃ)第１走査信号線Ｌｓｓに印加される信号の電位(電位Ｖｌｓ１)、(ｄ)第２走査信号線Ｌｓｓに印加される信号の電位(電位Ｖｌｓ２)、(ｅ)画像信号線Ｌｉｓに印加される信号の電位(電位Ｖｌｉｓ)、の波形が示されている。

また、図３では、有機ＥＬ素子１を１回発光させるための駆動波形が示されており、１回の発光に係る期間は、時間順次に、Ｃｓ初期化期間Ｐ１(時刻ｔ１１〜ｔ１２)、準備期間Ｐ２(時刻ｔ１２〜ｔ１３)、Ｖｔｈ補償期間Ｐ３(時刻ｔ１３〜ｔ１４)、書込期間Ｐ４(時刻ｔ１４〜ｔ１５)、素子初期化期間Ｐ５(時刻ｔ１５〜ｔ１６)、および発光期間Ｐ６(時刻ｔ１６〜)を備えて構成される。なお、書込期間Ｐ４における電位Ｖｌｉｓは、各有機ＥＬ素子１の発光輝度によって決まる任意の値であるため、図３では、当該電位が存在し得る範囲に斜線ハッチングが便宜的に付されている。

図４から図８は、表示部２００ａを駆動させる際に、画素回路７に着目して、各期間において発生する画素回路７の電流の流れを例示する図である。図４から図８では、画素回路７のうち、電流の流れに寄与する回路は太線で示され、電流の流れにほとんど寄与しない回路は細線で示されている。

以下、図３から図８を適宜参照しつつ、表示部の駆動について説明する。

図４では、Ｃｓ初期化期間Ｐ１(以下適宜「期間Ｐ１」と略する)における画素回路７の電流の流れが例示されている。

期間Ｐ１では、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにそれぞれ所定の正の高電位ＶＤＤ(例えば１５Ｖ)が印加され、全走査信号線Ｌｓｓに所定の正の高電位ＶｇＨ(例えば１８Ｖ)が印加され、画像信号線Ｌｉｓに所定の基準電位(ここでは０Ｖ)が印加される。このとき、走査信号線Ｌｓｓにおける高電位ＶｇＨの印加により、第６電極(ゲート)３ｇに高電位ＶｇＨに応じた正電位が印加され、Ｖｔｈ補償用トランジスタ３は導通状態となる。一方、ＶＤＤ線ＬｖｄとＶＳＳ線Ｌｖｓとが略同電位であるため、駆動トランジスタ２が実質的にオフとなり、駆動トランジスタ２は非導通状態となる。したがって、期間Ｐ１では、図４において白抜きの矢印で示すように、ＶＤＤ線ＬｖｄからＶｔｈ補償用トランジスタ３の第４，５電極３ｄｓ，３ｓｄを介してコンデンサ４に向けて電流が流れ、コンデンサ４に所定量の電荷(例えば、１５Ｖに応じた電荷量)が蓄積される。

図５では、準備期間Ｐ２(以下適宜「期間Ｐ２」と略する)における画素回路７の電流の流れが例示されている。

期間Ｐ２では、ＶＤＤ線Ｌｖｄに負の所定電位−Ｖｐ(例えば−７Ｖ)が印加され、ＶＳＳ線Ｌｖｓに所定の基準電位(ここでは０Ｖ)が印加され、全走査信号線Ｌｓｓに所定の低電位ＶｇＬ(例えば−１０Ｖ)が印加され、画像信号線Ｌｉｓに所定の高電位ＶｄＨ(例えば１０Ｖ)が印加される。このとき、走査信号線Ｌｓｓにおける低電位ＶｇＬの印加により、第６電極(ゲート)３ｇにはほとんど正の電位が印加されないため、Ｖｔｈ補償用トランジスタ３は非導通状態となる。一方、画像信号線Ｌｉｓにおける高電位ＶｄＨの印加により、第３電極(ゲート)２ｇに高電位ＶｄＨに応じた正電位(例えば１５＋１０＝２５Ｖ)が印加され、駆動トランジスタ２は導通状態となる。そして、ＶＤＤ線ＬｖｄよりもＶＳＳ線Ｌｖｓの方がＶｐだけ電位が高いため、図５において白抜きの矢印で示すように、ＶＳＳ線Ｌｖｓから駆動トランジスタ２の第２，１電極２ｓｄ，２ｄｓを介して、有機ＥＬ素子１に向けて電流が流れる。その結果、有機ＥＬ素子１すなわち素子コンデンサ１ｃにＶＤＤ線ＬｖｄとＶＳＳ線Ｌｖｓとの間の電位差に応じた所定量の電荷(例えば７Ｖに応じた電荷)が蓄積される。

図６では、Ｖｔｈ補償期間Ｐ３(以下適宜「期間Ｐ３」と略する)における画素回路７の電流の流れが例示されている。

期間Ｐ３では、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにそれぞれ所定の基準電位(ここでは０Ｖ)が印加され、全走査信号線Ｌｓｓに高電位ＶｇＨが印加され、画像信号線Ｌｉｓに高電位ＶｄＨ(例えば１０Ｖ)が印加される。このとき、走査信号線Ｌｓｓにおける高電位ＶｇＨの印加により、第６電極(ゲート)３ｇに高電位ＶｇＨに応じた正電位が印加され、Ｖｔｈ補償用トランジスタ３は導通状態となる。Ｖｔｈ補償用トランジスタ３が導通状態となることにより、コンデンサ４と素子コンデンサ１ｃとが短絡され、Ｔ１には素子コンデンサ１ｃに印加された電圧(７ｖ)よりやや高い電圧が与えられた状態となる。この電圧が駆動トランジスタ２の閾値Ｖｔｈより高い場合に、駆動トランジスタ２の第１，２電極２ｄｓ，２ｓｄを介してＶＳＳ線Ｌｖｓに向けて電流が流れる。また、素子コンデンサ１ｃに蓄積された電荷に伴う電流が、駆動トランジスタ２の第１，２電極２ｄｓ，２ｓｄを介してＶＳＳ線Ｌｖｓに向けて流れる。

ところが、コンデンサ４に蓄積された電荷に伴う電流が、コンデンサ４からＶＳＳ線Ｌｖｓに向けて流れるにつれて、コンデンサ４に蓄積された電荷が減少する。そして、駆動トランジスタ２の第２電極２ｓｄに対する第３電極２ｇの電位Ｖｇｓが実質的に閾値Ｖｔｈまで減少すると、駆動トランジスタ２は、非導通状態となる。このとき、コンデンサ４には、閾値Ｖｔｈに応じた電荷が蓄積された状態となる。このように、期間Ｐ３では、閾値Ｖｔｈに応じた電荷がコンデンサ４に蓄積されて、画素ごとに異なる閾値Ｖｔｈのばらつきが補償される。

図７では、書込期間Ｐ４(以下適宜「期間Ｐ４」と略する)における画素回路７の電流の流れが例示されている。

期間Ｐ４では、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにそれぞれ基準電位０Ｖが印加されるとともに、画像データが示す階調に応じた電荷の蓄積を行う処理(書込処理)の実施対象画素において、走査信号線Ｌｓｓに高電位ＶｇＨが印加され、画像信号線Ｌｉｓに電位(ＶｄＨ−Ｖdata)が印加される。なお、電位Ｖdataは、画像データが示す各画素の階調に対応する電位である。このとき、走査信号線Ｌｓｓにおける高電位ＶｇＨの印加により、ゲート３ｇに高電位ＶｇＨに応じた正電位が印加され、Ｖｔｈ補償用トランジスタ３は導通状態となる。一方、画像信号線Ｌｉｓに対して、期間Ｐ３における電位ＶｄＨ以下の電位(ＶｄＨ−Ｖdata)が印加され、ゲート電圧が閾値Ｖｔｈ以下となるため、駆動トランジスタ２は非導通状態となる。したがって、期間Ｐ４では、図７において白抜きの矢印で示すように、有機ＥＬ素子１(すなわち素子コンデンサ１ｃ)からＶｔｈ補償用トランジスタ３の第４，５電極３ｄｓ，３ｓｄを介してコンデンサ４に向けて電流が流れる。その結果、コンデンサ４に既に蓄積された閾値Ｖｔｈに応じた電荷の上に電位Ｖdataに応じた電荷が加算されて蓄積される。すなわち、期間Ｐ４においては、コンデンサ４に有機ＥＬ素子１の発光輝度に応じた電荷が蓄積される。

なお、コンデンサ４の第７電極４ａの電位(駆動トランジスタ２のゲート電位)の変化量は、おおよそ画像信号線Ｌｉｓの電位の変化量と、コンデンサ４の保持容量Ｃｓと素子コンデンサ１ｃのＥＬ素子容量Ｃｏとの比(容量比)との積となる。すなわち、本実施形態においては、画像信号線Ｌｉｓの電位がＶｄＨから(ＶｄＨ−Ｖdata)に変化する場合、駆動トランジスタ２のゲート電位が、−Ｖdata・Ｃｓ／(Ｃｓ＋Ｃｏ)だけ変化する。例えば、Ｖdata＝５Ｖ、Ｃｓ：Ｃｏ＝１：２である場合には、駆動トランジスタ２のゲート電位は、有機ＥＬ素子１からコンデンサ４に対する電荷の移動により、−５・１／(１＋２)＝−５／３Ｖ変化する。このようにコンデンサ４に蓄積される電荷の移動により、画像信号線Ｌｉｓの電位の変化が駆動トランジスタ２のゲート電位に反映される。

素子初期化期間Ｐ５(以下適宜「期間Ｐ５」と略する)においては、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにそれぞれ所定の負電位−Ｖｐが印加され、全走査信号線Ｌｓｓに低電位ＶｇＬが印加され、画像信号線Ｌｉｓに高電位ＶｄＨ−Ｖa(例えば、Ｖａ＝１Ｖ)が印加される。このとき、Ｖｔｈ補償用トランジスタ３が非導通状態となり、駆動トランジスタ２が導通状態となる。そして、ＶＤＤ線ＬｖｄとＶＳＳ線Ｌｖｓとの間に電位差がなく、ＶＳＳ線Ｌｖｓが負電位−Ｖｐに設定されているため、有機ＥＬ素子１(すなわち素子コンデンサ１ｃ)に蓄積された電荷が、ＶＳＳ線Ｌｖｓに抜けて、有機ＥＬ素子１に蓄積されていた電荷が一掃される。

図８では、発光期間Ｐ６(以下適宜「期間Ｐ６」と略する)における画素回路７の電流の流れが例示されている。

期間Ｐ６では、ＶＤＤ線Ｌｖｄに正の高電位ＶＤＤが印加される一方で、ＶＳＳ線Ｌｖｓに基準電位０Ｖが印加され、走査信号線Ｌｓｓに低電位ＶｇＬが印加され、画像信号線Ｌｉｓに高電位ＶｄＨ−Ｖａが印加される。このとき、走査信号線Ｌｓｓにおける低電位ＶｇＬの印加により、Ｖｔｈ補償用トランジスタ３は非導通状態となる。一方、画像信号線Ｌｉｓに対して高電位ＶｄＨ−Ｖａが印加されるため、期間Ｐ４においてコンデンサ４に蓄積された電荷量(電位Ｖdataに応じた電荷量)に応じた電位分だけＶｇｓが閾値Ｖｔｈよりも高くなり、駆動トランジスタ２は導通状態となる。例えば、Ｖａ＝１Ｖ、Ｖdata＝５Ｖ、Ｃｓ：Ｃｏ＝１：２である場合には、期間Ｐ４においてコンデンサ４に蓄積される電荷が、閾値Ｖｔｈよりも５／３Ｖだけ低い電位(［Ｖｔｈ−５／３］Ｖ)に対応する。そして、期間Ｐ６では、画像信号線Ｌｉｓに対して期間Ｐ４よりもＶdata−Ｖａ(＝４Ｖ)分だけ高い電位が印加され、第３電極(ゲート)２ｇに対して、閾値Ｖｔｈよりも７／３Ｖだけ高い電位(［Ｖｔｈ＋７／３］Ｖ＝［Ｖｔｈ−(５／３)＋４］Ｖ)が印加される。つまり、画像信号線Ｌｉｓによって、画像データが示す階調に対応する電位Ｖdataに応じた電位が、第３電極(ゲート)２ｇに対して付与される。

そして、ＶＤＤ線ＬｖｄがＶＳＳ線Ｌｖｓよりも電位ＶＤＤ分だけ高電位であり、駆動トランジスタ２が電位Ｖdataに応じて第１−２電極間で電流が流れる導通状態となる。このため、図８において白抜きの矢印で示すように、有機ＥＬ素子１に対して電位Ｖdataに応じた電流が流れ、ＶＤＤ線Ｌｖｄから有機ＥＬ素子１に対して電流が供給される。その結果、有機ＥＬ素子１が電位Ｖdataに応じた輝度で発光する。つまり、期間Ｐ６では、画像データに含まれる各画素の階調を示すデータ(階調データ)に応じた輝度の光が各画素から出射される。

ここで、有機ＥＬ素子１が発光する際のＶｇｓは、定数α，ｄを用いると、下式(１)で示される。

Ｖｇｓ＝Ｖｔｈ＋α×Ｖdata＋ｄ …(１)。

また、駆動トランジスタ２の第１−２電極間(ドレイン−ソース間)で流れる電流をＩｄｓは、定数βを用いると、下式(２)で示される。

Ｉｄｓ＝(β／２)×(Ｖｇｓ−Ｖｔｈ)²＝(β／２)×(α×Ｖdata＋ｄ)² …(２)。

そして、有機ＥＬ素子１の発光輝度は、有機ＥＬ素子１を流れる電流の密度(電流密度)に略比例するため、図３で示した駆動波形を用いた制御により、各画素において所望の発光輝度が得られる。

また、上式(１)で示した定数αは、画像信号線Ｌｉｓに付与される電位の変化の幅に対するＶｇｓの変化の幅の比を与える係数であり、以下、係数αを「書き込み効率」とも称する。そして、画素回路７における書き込み効率αは、寄生容量の影響を受けるため、下式(３)で示される。

α＝{(Ｃｏ＋ＣｇｄＴｔｈ)／(Ｃｏ＋Ｃｓ＋ＣｇｓＴｔｈ＋ＣｇｄＴｔｈ＋ＣｇｓＴｄ)×(Ｃｓ／Ｃｓ') …(３)。

但し、上式(３)のＣｓ'は、下式(４)を満たす。

Ｃｓ'＝Ｃｓ＋ＣｇｓＴｔｈ＋ＣｇｓＴｄ＋ＣｇｄＴｄ …(４)。

図９は、画像表示装置に含まれた表示部２００ａにおける複数の画素回路の配置を示す模式図である。なお、図９には、互いに直交するＸＹの２軸を付している。

図９で示すように、表示部２００ａは、画像表示領域２１０、ＶＤＤ線Ｌｖｄ、ＶＳＳ線Ｌｖｓ、および画素回路を駆動するためのＩＣ(駆動用ＩＣ)を備える。

画像表示領域２１０には、行方向(図の横方向すなわちＸ方向)および列方向(図の縦方向すなわちＹ方向)に沿って、複数の画素回路７が行列状に配列されている。そして、画像表示領域２１０は、各画素回路７に含まれる各有機ＥＬ素子１の発光により、発光することで画像を表示する領域(以下「発光領域」とも称する)として機能する。

表示部２００ａの下辺側には図示を省略する給電部が設けられ、この給電部からＶＤＤ線Ｌｖｄ、およびＶＳＳ線Ｌｖｓに対して電流および電圧が与えられる。つまり、表示部２００ａの下辺側から、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓに対して給電が行われる。このＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓは、画像表示領域２１０内で行列状に配列された全画素回路７に対して共通に電気的に接続されている。そして、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓは、少なくとも各有機ＥＬ素子１が発光する際には、画像表示領域２１０の下端(図９では＋Ｙ方向の端部)から上端(図９では−Ｙ方向の端部)に向けて電流を供給する。なお、表示部２００ａの下端近傍に画素回路を駆動するためのＩＣ(駆動用ＩＣ)が設けられている。

ここで、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓは配線抵抗を有するため、流れる電流により、電位の変化（電位変化）が生じる。従って、給電部から離れた画素回路では、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓの電位の変化量が大きくなる。このため、発光時にコンデンサ４に同じ電荷を蓄積させておいても、駆動トランジスタ１におけるゲート電圧Ｖｇｓと、ソースの電位に対するドレインの電位Ｖｄｓとが小さくなる。また、画素回路７における寄生容量の存在により、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓの電位変化が直接ゲート電位を変化させる。

このような、Ｖｇｓ、Ｖｄｓ、およびゲート電位の変化により、画像表示領域２１０で表示される画像では、給電部から離れた側(電源線の終端側)に近づくにつれて輝度が低く、給電部側に近づくにつれて輝度が高くなるような輝度ムラの不具合が発生し画質が低下する場合がある。

図１０は、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにおける配線抵抗による電位変化の影響を例示する模式図である。図１０で示すように、画像表示領域２１０で表示される画像では、給電部から離れた側(電源線の終端側)に近づくにつれて輝度が低く、給電部側に近づくにつれて輝度が高くなる。

このような問題に対し、本願発明者らは、輝度ムラの不具合を抑制することで、画質を向上させることができる画像表示装置およびその駆動方法を創出した。これについて以下に説明する。

＜実施形態＞
＜画像表示装置の概略＞
図１１は、本発明の実施形態に係る画像表示装置２００の概略構成を例示する図である。

画像表示装置２００は、表示部２００ａと本体部２００ｂとを備えた携帯電話機、すなわち携帯可能な電子機器であり、動画や静止画などといった各種画像を表示部２００ａで表示する。

本体部２００ｂは、通信機能、バッテリーなどの給電機能、および操作部などを備えている。表示部２００ａは、例えば、略長方形の輪郭を有する有機ＥＬディスプレイ(organic electroluminescence display)、および本体部２００ｂより供給される各種信号が入力されるドライバ手段を備えている。なお、有機ＥＬディスプレイは、有機材料に電流を流すことで材料自らが発光する自発光型の発光素子を有する。

また、表示部２００ａの構成は、図１〜図９を示して説明した通りである。つまり、画像表示装置２００には、図９で示したように、有機ＥＬ素子１をそれぞれ有する複数の画素回路７(図１)が行列状に配置される。更に、画像表示装置２００では、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓが、画像表示領域２１０内で行列状に配列された全画素回路７に対して、格子状に電気的に接続されている。

なお、ここでは、書込期間Ｐ４において、画像表示領域２１０に含まれる複数の画素回路７のうちの給電部から離れた側(電源線の終端側)から順次に、画素のライン(図９ではＸ軸に沿った行)ごとに、画像データに基づくコンデンサ４への電荷の蓄積(書込処理)が行われるものとする。なお、書込処理の順番の設定は、駆動用ＩＣの設定の変更により容易に実現される。

＜画像表示装置の機能構成＞
図１２は、画像表示装置２００の階調処理に関する機能構成を示すブロック図である。

画像表示装置２００は、上述した電源線の配線抵抗と画像データとに応じた電位変化を補正することにより、電位変化に伴う輝度ムラの不具合を抑制する。すなわち、各行の画素回路７に対して書込処理を行う際に、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにおける電位変化に応じた補正値を算出し、この補正値に基づいて、画像信号線Ｌｉｓに付与する電位(−Ｖdata)等を制御する。ここでは、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにおける電位変化に応じた補正値をγ変換後の階調データから減じて、輝度ムラを抑制する。

図１２において、画像表示装置２００の外部から入力される画像データからなる入力信号２３０は、各画素回路７すなわち各画素に対応する階調データを含む画像データからなる。そして、この入力信号２３０が、ラインバッファ２４０に蓄積された後に、γ変換が施されることにより、赤階調データ２５０Ｒ、緑階調データ２５０Ｇ、および青階調データ２５０Ｂが生成される。なお、γ変換後の階調は、いずれも、画像信号線Ｌｉｓの電位に比例していることが望ましい。

補正値演算部２７０は、ラインバッファ２４０に各行の画素の階調を示すデータが格納される度に、各行の画素の階調データから、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにおける電位変化に応じた補正値を導出する。

ここで、画像データに基づいてある１行を構成する複数の画素回路７においてそれぞれ流れる電流の合計値は、その１行に対応する画素の階調データから算出される。そして、その１行におけるＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓの電位変化が、画像表示領域２１０の終端側(図９の−Ｙ方向側)の行からある１行までの全行の電流値を合算した値と、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにおける配線抵抗とからそれぞれ求められる。

例えば、図９で示す画像表示領域２１０における最上の１行については、最上の１行と１行下、すなわち次の１行との間におけるＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓの電位変化は、最上の１行の全画素回路７を流れる電流の合算値に比例する。また、例えば、画像表示領域２１０における終端側(図９の−Ｙ方向側)からＮ行目(Ｎは自然数)については、該Ｎ行目と１行下、すなわちＮ＋１行目の１行との間におけるＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓの電位変化は、１行目からＮ行目までの全画素回路７を流れる電流の合算値に比例する。したがって、このＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓの電位変化に応じた輝度の差を打ち消すための補正値が、電流の合算値の比例計算によって容易に求まる。

以下、補正値の導出方法について具体的に説明する。

まず、画像表示領域２１０を構成する画素の各行が、赤色の光を発する画素(Ｒ画素)、緑色の光を発する画素(Ｇ画素)、青色の光を発する画素(Ｂ画素)がこの順番で順次配列されて構成されているものとする。

例えば、Ｒ画素、Ｇ画素、Ｂ画素の各有機ＥＬ素子１の電流発光効率をそれぞれＥｒ，Ｅｇ，Ｅｂ［ｃｄ／Ａ］ 、最大階調におけるＲ画素の発光時の光度をＹｒ［ｃｄ］、最大階調におけるＧ画素の発光時の光度をＹｇ［ｃｄ］、最大階調におけるＢ画素の発光時の光度をＹｂ［ｃｄ］とし、各画素の光度がγ変換前の階調のγ乗に比例するとする。なお、一般にγ＝２．２である。

ここで、１行を構成する画素数を３ｗ、１行を構成するＲ画素を１〜ｗ番目のＲ画素、１行を構成するＧ画素を１〜ｗ番目のＧ画素、１行を構成するＢ画素を１〜ｗ番目のＢ画素とする。更に、給電部から最も遠い終端側からｙ行目について、所定の方向(例えば、図９の左方向)からｘ番目のＲ画素のγ変換前の階調をＬｒ(ｘ，ｙ)、ｘ番目のＧ画素のγ変換前の階調をＬｇ(ｘ，ｙ)、ｘ番目のＢ画素のγ変換前の階調をＬｂ(ｘ，ｙ)、γ変換前のＲ，Ｇ，Ｂ画素の最大階調をＬｍとすると、ｙ行目のｘ番目のＲ画素の有機ＥＬ素子１で発光時に流れる電流をＩｒ(ｘ，ｙ)、ｙ行目のｘ番目のＧ画素の有機ＥＬ素子１で発光時に流れる電流をＩｇ(ｘ，ｙ)、ｙ行目のｘ番目のＢ画素の有機ＥＬ素子１で発光時に流れる電流をＩｂ(ｘ，ｙ)は、それぞれ下式(５)〜(７)で示される。

また、ｙ行目に属する全画素の有機ＥＬ素子１で発光時に流れる電流の合算値Ｉ(ｙ)は、下式(８)で示される。

そして、電流Ｉ(ｙ)とＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓの配線抵抗とにより、給電部側から離れるにつれて、ＶＤＤ線Ｌｖｄの電位が下がり、ＶＳＳ線Ｌｖｓの電位が上がる。

ここでは、ｙ−１行目のＶＳＳ線Ｌｖｓの電位と比較して、給電部側に近い第ｙ行目のＶＳＳ線Ｌｖｓの電位は相対的に低く、ｙ−１行目のＶＤＤ線Ｌｖｄの電位と比較して、給電部側に近い第ｙ行目のＶＤＤ線Ｌｖｄの電位は相対的に高く、更に、ｙ行目の電源線を通る電流は１行目からｙ行目までの全画素において発光時に有機ＥＬ素子１で流れる電流の合計である。

ここで、画像表示領域２１０に相互に隣接配列される画素回路７の行数をｈ、電源線の終端側から順に１行目からｈ行目、ＶＳＳ線Ｌｖｓの縦方向の１行あたりの配線抵抗をＲｓ［Ω］、ＶＤＤ線Ｌｖｄの縦方向の１行あたりの配線抵抗をＲｄ［Ω］とすると、ｙ−１行目のＶＳＳ線Ｌｖｓに対するｙ行目のＶＳＳ線Ｌｖｓの電位差(１行目の場合は、終端側に対する１行目のＶＳＳ線Ｌｖｓの電位差)ΔＶｓ(ｙ)、ｙ−１行目のＶＤＤ線Ｌｖｄに対するｙ行目のＶＤＤ線Ｌｖｄの電位差(１行目の場合は、終端側に対する１行目のＶＤＤ線Ｌｖｄの電位差)ΔＶｄ(ｙ)は、それぞれ下式(９)，(１０)で示される。

但し、ここでは、ΔＶｓ(０)＝０、ΔＶｄ(０)＝０であるものとする。なお、ΔＶｓ(ｙ)≦０，ΔＶｄ(ｙ)≧０の関係が成立する。

また、ＶＳＳ線Ｌｖｓにおける終端側からｙ行目に至る電位変化をＶｓ(ｙ)、ＶＤＤ線Ｌｖｄにおける終端側からｙ行目に至る電位変化をＶｄ(ｙ)とすると、Ｖｓ(ｙ)およびＶｄ(ｙ)は、１行目からｙ行目までの電位変化の合計であるから、それぞれ下式(１１)，（１２）で示される。

なお、Ｖｓ(ｙ)≦０，Ｖｄ(ｙ)≧０の関係が成立する。

ここで、本実施形態に係る補正値の導出方法を採用することのメリットについて、若干触れる。

ＶＳＳ線Ｌｖｓにおける最も給電部に近いｈ行目からｙ行目に至る電位変化Ｖｓ'(ｙ)および、ＶＤＤ線Ｌｖｄにおける最も給電部に近いｈ行目からｙ行目に至る電位変化Ｖｄ'(ｙ)は、それぞれ下式(１３)，(１４)で示される。

仮に、最も給電部に近いｈ行目を基準として、ＶＳＳ線ＬｖｓおよびＶＤＤ線Ｌｖｄにおける電位変化を補正しようとすれば、Ｖｓ'(ｙ)およびＶｄ'(ｙ)を求める必要姓がある。ただ、この補正を行うためには、１行目の画素回路７に対して書込処理を行う前に、１行目からｈ行目までの全画素の階調データを得て、補正値を演算する必要があり、演算に要する階調データの取得に要する時間の長期化、ならびに演算量の増大を招く。

しかしながら、本実施形態に係る補正値の導出方法では、１行分の階調データを得る度に、補正値が導出される。詳細には、ｙ行目の画素回路７に対して書込処理を行う際には、終端側とｙ行目とにおける電源線の電位変化が見かけ上同じになるように階調データの補正が行われる。つまり、電源線の電位変化が最も小さなところに合わせるように階調データの補正を行うのではなく、電源線の電位変化が最も大きなところに合わせるように階調データの補正を行う。したがって、本実施形態に係る補正値の導出方法では、電位変化Ｖｓ'(ｙ)およびＶｄ'(ｙ)ではなく、Ｖｓ(ｙ)およびＶｄ(ｙ)を求めれば良い。

本実施形態に係る補正値の導出方法についての説明を続ける。

ＶＳＳ線ＬｖｓおよびＶＤＤ線Ｌｖｄの電位が変化する場合、発光時に各画素の駆動トランジスタ２のゲート電圧Ｖｇｓが変化する量は、画素回路の構成に依存する。本実施形態に係る画素回路７については、終端側における駆動トランジスタ２のゲート電圧Ｖｇｓからｙ行目における駆動トランジスタ２のゲート電圧Ｖｇｓまでの変化量ΔＶｇｓ(ｙ)は、下式(１５)で示される。

ここでは、Ｖｓ(ｙ)≦０，Ｖｄ(ｙ)≧０であるため、ΔＶｇｓ(ｙ)≧０の関係が成立する。ここで、最も終端側の行を基準として、ｘ列、ｙ行の画素回路におけるゲート電圧Ｖｇｓと閾値Ｖｔｈとの差分(Ｖｇｓ−Ｖｔｈ)をＶｇｓ'(ｘ，ｙ)とすると、Ｖｇｓ'(ｘ，ｙ)は、下式(１６)で示される。

そして、ｙ行目において書込処理時に画像信号線Ｌｉｓに付与する電位を補正して、最も給電部側の行におけるＶｇｓ−Ｖｔｈを、最も終端側の行におけるＶｇｓ−Ｖｔｈと同じ値とするためには、ＶdataをＶdata−ΔＶdata(ｙ)に置き換える必要性がある。ここで、ΔＶdata(ｙ)は、画像信号線Ｌｉｓに付与する電位の補正量に相当し、上式(１６)のＶdataをＶdata−ΔＶdata(ｙ)に置き換えると、下式(１７)が得られる。

このとき、Ｖｇｓ'(ｘ，ｙ)＝Ｖｇｓ'(ｘ，０)の関係を成立させるためには、下式(１８)の関係を成立させれば良い。

なお、αは上述した書き込み効率である。そして、ＶdataをＶdata−ΔＶdata(ｙ)に置き換えることは、γ変換後の階調Ｌ'を階調Ｌ'−Ｌａ(ｙ)に変換することで実現される。また、γ変換後の階調とＶdataとは比例するため、画像信号線Ｌｉｓの電位を変化させる幅（振り幅）をＶsig[Ｖ]、γ変換後の階調の範囲が、０〜Ｌ'ｍであるとすると、Ｌａ(ｙ)は、下式(１９)で示される。

ここで、上式(１９)の第１項をΔＬａ(ｙ)であるとすると、下式(２０)が成立する。

更に、上式(９)，(１０)，(１９)，(２０)より、下式(２１)導き出される。

また、式の簡便化のために、下式(２２)で示すように、ｚを定義する。

上式(８)，(２２)を用いることで、上式(２１)から下式(２３)が導き出される。

更に、下式(２４)〜(２６)で示すように、Ｆｒ，Ｆｇ，Ｆｂを定義する。ここで、Ｆｒ，Ｆｇ，Ｆｂは、正の定数であり、配線抵抗Ｒｓ，Ｒｄなどの既知の値によって求められるため、画像表示装置２００の設計時に予め算出しておき、不揮発性のメモリに保存しておけば良い。

上式(２４)〜(２６)を上式(２３)に代入すると、下式(２７)が得られる。

上式(２８)は、上式(２０)を上式(２７)と並べて表示するために示したものである。

上式(２８)で示すように、ｙ行目に係る補正値Ｌａ(ｙ)は、ｙ−１行目に係る補正値Ｌａ(ｙ−１) に、ΔＬａ(ｙ)を加算することで導出される。また、上式(２７)で示すように、ΔＬａ(ｙ)は、ｙ行目の全画素の階調のγ乗に所定の係数(例えば、Ｆｒ，Ｆｇ，Ｆｂ)を乗じて累積した値を、前回求められたｙ−１行目に係るΔＬａ(ｙ−１)に対して加算すれば求まる。したがって、前回に求められた補正値Ｌａ(ｙ−１)および補正値の差分ΔＬａ(ｙ−１)と、１行分の階調に係る演算結果とを用いるだけで、各行の補正値Ｌａ(ｙ)が導出される。

換言すれば、第１補正値としての補正値Ｌａ(ｙ−１)と、電源線の配線抵抗(ここではＲｓ，Ｒｄ)から求まる所定の係数と、ｙ行目に含まれる複数の画素回路７に係る階調とに基づいて、第２補正値としての補正値Ｌａ(ｙ)が導出される。ここで、補正値Ｌａ(ｙ−１) は、画像表示領域２１０のうちの上端側からｙ−１行目の領域に至る一部の領域(ここでは、１〜ｙ−１行目)において生じる電源線(ここでは、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓ)の電位変化に対応する補正値である。また、ｙ行目は、一部の領域(ここでは、１〜ｙ−１行目)の下端側に配置される。更に、補正値Ｌａ(ｙ)は、画像表示領域２１０のうちの上端側からｙ行目の領域に至る一部の領域(ここで、１〜ｙ行目)において生じる電源線の電位変化に対応する補正値である。

なお、ｙ行目の画素回路７が含まれる領域を第Ｎ発光領域(Ｎは自然数)とし、ｙ行目の下端側に位置するｙ＋１行目の画素回路７が含まれる領域を第（Ｎ＋１）発光領域とすると、上述した補正値Ｌａ(ｙ)の導出過程を次のように言い換えることができる。画像表示領域(発光領域)２１０のうちの上端側から第Ｎ発光領域に至る第Ｎの一部領域に含まれる複数の画素回路７に係る階調データから導出された第Ｎ補正値と、電源線の配線抵抗と、第（Ｎ＋１）発光領域に含まれる複数の画素回路７に係る階調データとに基づいて、画像表示領域(発光領域)２１０のうちの上端側から第（Ｎ＋１）発光領域に至る第（Ｎ＋１）の一部領域において生じる電源線の電位変化に対応する第（Ｎ＋１）補正値が導出される。なお、例えば、第Ｎ発光領域は、第１発光領域となり、第（Ｎ＋１）発光領域は、第２発光領域となる。

図１３は、演算部としての補正値演算部２７０における補正値の導出処理を示す機能ブロック図である。ここでは、ｙ行目の階調から補正値を求める処理について説明する。

補正値演算部２７０は、階調γ乗積算部２７１、第１バッファＢｆ１、第２バッファＢｆ２、第１加算器Ｐ１１、および第２加算器Ｐ２１を備える。

階調γ乗積算部２７１は、上式(２７)の第１項から第３項まで、すなわちｙ行目の全画素の階調のγ乗に所定の係数(例えば、Ｆｒ，Ｆｇ，Ｆｂ)を乗じて累積した値(以下「ΣＦｃＬｃ(ｘ，ｙ)」と称する、ｃにはｒ，ｇ，ｂの何れかが当てはまる)を求める。

第１バッファＢｆ１は、メモリなどで構成され、前回導出された補正値の変化量ΔＬａ(ｙ−１)を一時的に格納する。なお、ｙ＝１、すなわち１行目の階調から補正値を求める際には、前回導出された補正値の変化量は存在していないから、ΔＬａ(ｙ−１)＝ΔＬａ(０)＝０となる。

第１加算器Ｐ１１は、階調γ乗積算部２７１で求められたΣＦｃＬｃ(ｘ，ｙ)に、第１バッファＢｆ１に格納された補正値の変化量ΔＬａ(ｙ−１)を加算することで、補正値の変化量ΔＬａ(ｙ)を導出する。このとき、導出された補正値の変化量ΔＬａ(ｙ)は、次の行の階調から補正値を求める際に利用するために、第１バッファＢｆ１に格納される。つまり、第１バッファＢｆ１に格納される補正値の変化量は、随時最新のものに更新される。

第２バッファＢｆ２は、メモリなどで構成され、前回導出された補正値Ｌａ(ｙ−１)を一時的に格納する。なお、ｙ＝１、すなわち１行目の階調から補正値を求める際には、前回導出された補正値は存在していないから、Ｌａ(ｙ−１)＝Ｌａ(０)＝０となる。

第２加算器Ｐ２１は、第１加算器Ｐ１１で導出された補正値の変化量ΔＬａ(ｙ)に、第２バッファＢｆ２に格納された補正値Ｌａ(ｙ−１)を加算することで、補正値Ｌａ(ｙ)を導出する。このとき、導出された補正値Ｌａ(ｙ)は、次の行の階調から補正値を求める際に利用するために、第２バッファＢｆ２に格納される。つまり、第２バッファＢｆ２に格納される補正値は、随時最新のものに更新される。

図１２に戻って説明を続ける。

減算器Ｍ１は、補正値演算部２７０で導出された各行についての補正値を、γ変換後の各行の階調データである赤階調データ２５０Ｒ、緑階調データ２５０Ｇ、および青階調データ２５０Ｂからそれぞれ減じる。これにより、赤階調データ２５１Ｒ、緑階調データ２５１Ｇ、および青階調データ２５１Ｂが生成される。

ここでは、γ変換前の１行目からＮ行目(Ｎは自然数)までの階調データから電圧降下の影響を補正する補正値が導出され、この補正値によってγ変化後のＮ＋１行目の階調データが補正される。すなわち、画像データに含まれる階調データと補正値とに基づいて補正されたγ変換後のＮ＋１行目の階調データが求められる。

電位付与部としての画像信号線制御ＩＣ２９０は、赤階調データ２５１Ｒ、緑階調データ２５１Ｇ、および青階調データ２５１Ｂに基づいて、書込処理時の画像信号線Ｌｉｓの電位を制御する。例えば、１〜Ｎ行目の階調データから導出された補正値とＮ＋１行目の階調データとに基づく電位が、画像信号線Ｌｉｓに対して付与され、１〜Ｎ行目の発光領域よりも下端側に配置されたＮ＋１行目の複数の画素回路７のコンデンサ４に電荷が蓄積される書込処理が行われる。このとき、Ｎ＋１行目の複数の画素回路７における電位が設定される。

上昇電位演算部２８０は、補正値演算部２７０で各行ごとに導出された補正値がγ変換後の赤階調データ２５０Ｒ、緑階調データ２５０Ｇ、および青階調データ２５０Ｂから減じられたことによる全体的な階調の低下を補償するための値(補償値)を導出する。

ここでは、補正値演算部２７０により、全画素のγ変換後の各階調は、画像データの各階調に対応するγ変換後の理想的な各階調から最も大きな補正値分だけ下げられたものであり、このままでは、画像全体の輝度の低下を招く。ここで、この問題点およびその解決手段について説明する。

図９で示す画像表示領域２１０の全画素回路７のＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓについて均一な電位変化が起こるのではなく、図９で示す画像表示領域２１０における最も終端側(−Ｙ方向側)の画素回路７のＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにおいて、最も大きな電位変化が生じる。したがって、ここでは、減算器Ｍ１により、図９で示す画像表示領域２１０における最も終端側(−Ｙ方向側)の行を基準として、各階調データが補正されたことになる。

例えば、画像表示領域２１０にｈ行の画素回路が配列されている場合には、γ変換前の１行目から(ｈ−１)行目までの階調データから導出される補正値が、最も大きな補正値として最後に導出される。そして、この最後に導出された補正値（以下「最終補正値」とも称する）によってｈ行目の階調データが補正される。つまり、電位変化と補正値とによる補正により、全画素のγ変換後の各階調が、最も大きな最終補正値分だけ下げられたことになる。

よって、このままでは、補正値によるγ変換後の各階調の低減により、電源線の配線抵抗による電位変化に起因した輝度ムラの不具合は抑制されるが、画像表示領域２１０の発光輝度が全体として低下してしまう。

このため、上昇電位演算部２８０では、この階調の低下分を補償するために、発光時に駆動トランジスタ２のゲート２ｇに印加される電位、すなわち駆動トランジスタ２のゲート電圧Ｖｇｓを上昇させる補償値が導出される。上昇電位演算部２８０では、補正値演算部２７０で順次に導出される各行の補正値のうち、最終行すなわち画像表示領域２１０の下端の行の補正値(最終補正値)２７１Ｆから補償値が導出される。

駆動トランジスタ２のゲート電圧Ｖｇｓを上昇させる手法としては、例えば、発光時に画像信号線Ｌｉｓに付与される電位を上昇させることが考えられる。したがって、補償値は、例えば、発光時に画像信号線Ｌｉｓに付与される電位を上昇させる値であれば良い。以下、補償値が、発光時に画像信号線Ｌｉｓに付与される電位を上昇させる値である場合について説明する。

ここで、図１などで示した画素回路７について、画像信号線Ｌｉｓに付与される電位をｖ[Ｖ]上昇させる場合、駆動トランジスタ２のゲート電圧Ｖｇｓの変化量(上昇量)Ｖupは、下式(２９)で示される。

Ｖup＝(Ｃｓ／Ｃｓ')×ｖ …(２９)。

したがって、最終補正値２７１Ｆによりγ補正後の階調がＬａ(ｈ)下げられた場合における補償値は、発光時の画像信号線Ｌｉｓの電位に比例する階調を、α×(Ｃｓ'／Ｃｓ)×Ｌａ(ｈ)上昇させる値とすれば良い。

画像信号線制御ＩＣ２９０は、発光期間Ｐ６において、補償値に対応する電位が加算された電位を画像信号線Ｌｉｓに付与する。

そして、画像信号線制御ＩＣ２９０では、補償値により、画像信号線Ｌｉｓに付与する電位が、画像表示領域２１０において生じるＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓの電位変化に対応する補正値、つまり画像表示領域２１０の全域に渡って配列された複数の画素回路７に係る階調データから導出された最終補正値に応じて増大される。このとき、ゲート２ｇに印加される電位が、最終補正値に応じて増大される。これにより、電荷の蓄積時における画像信号線の電位の補正により発光輝度が低下する不具合が回避される。

なお、画像信号線制御ＩＣ２９０では、階調と電位との関係を示す所定のルールに従って、ある階調が得られると、一意的にある階調に対応する電位が画像信号線Ｌｉｓに付与される。

上述したように、発光時に、最も下端側の行、すなわち最も給電部側の行における階調の補正を打ち消す補償値を、画像信号線制御ＩＣ２９０に対して与えると、最も下端の行で階調補正がなく、上端（終端）側に向かうにつれて、電位変化によって低下した階調を上昇させることができる。

また、発光期間Ｐ６では、制御部としての駆動用ＩＣにより、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓに印加する電位が調整されて、有機ＥＬ素子１の発光が行われる。つまり、駆動用ＩＣが、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓに対して電流を供給することで、有機ＥＬ素子１を発光させる制御部として機能する。

図１４は、発光時に画像信号線Ｌｉｓに付与する電位を上昇させる場合の表示部２００ａの表示部における駆動波形を示すタイミングチャートである。図１４で示すタイミングチャートは、図３で示したタイミングチャートから、素子初期化期間Ｐ５(時刻ｔ１５〜ｔ１６)、および発光期間Ｐ６(時刻ｔ１６〜)において画像信号線Ｌｉｓに付与する電位を上昇させたものである。

以上のように、本発明の実施形態に係る画像表示装置２００では、各行ごとに階調データから補正値を導出し、γ変換後の階調データを補正値によって補正することで、輝度ムラの不具合が抑制され、画質の向上が図られる。また、前回導出した補正値を用いて、次の補正値が求められるため、各領域に対する補正値が比較的短時間で求まり、画像データを得てから発光までの処理時間を短縮することができる。

また、発光時に駆動トランジスタ２のゲート電圧Ｖｇｓを上昇させることで、電荷の蓄積時における画像信号線Ｌｉｓの電位の補正によって発光輝度が低下する不具合を回避することができる。

＜変形例＞
以上、この発明の実施形態について説明したが、この発明は上記説明した内容のものに限定されるものではない。

◎例えば、上記実施形態では、Ｎ行目の階調データに基づいて導出された補正値が、Ｎ＋１行目の階調データの補正に用いられたが、これに限られない。例えば、Ｎ行目の階調データに基づいて導出された補正値が、Ｎ行目の階調データの補正に用いられても良い。また、Ｎ行目の階調データに基づいて導出された補正値が、Ｎ＋２行目以降の階調データの補正に用いられても良い。つまり、Ｎ行目の階調データに基づいて導出された補正値が、Ｎ行目またはＮ行目以降のいずれかの行の階調データの補正に用いられても良い。すなわち、Ｎ行目の階調データから求められた補正値と、Ｎ行目またはＮ行目以降の何れかの行の階調データとに基づく電位が、画像信号線Ｌｉｓに付与されて、Ｎ行目またはＮ行目以降の何れかの行を構成する複数の画素回路に電荷が蓄積されても良い。

但し、Ｎ行目の階調データから求められた補正値を、Ｎ行目またはＮ＋１行目の階調データの補正に用いる方が、補正の精度がより高くなる一方、Ｎ行目の階調データから求められた補正値を、Ｎ＋１行目以降の階調データの補正に用いる方が、補正値を求める演算速度が遅くても良いという利点がある。

◎また、上記実施形態では、各行ごとに補正値に基づいて階調データを補正することで、書込処理時に画像信号線Ｌｉｓに付与する電位を低減したが、これに限られない。例えば、画像信号線制御ＩＣ２９０に印加する電源電圧を補正値に基づいて低減することで、書込処理時に画像信号線Ｌｉｓに付与する電位を低減するようにしても良い。なお、画像信号線制御ＩＣ２９０に印加する電源電圧を変更する手法としては、ＤＣ−ＤＣコンバータなどの変圧器を利用する手法などが考えられる。そして、このような構成を採用しても、上記実施形態と同様な効果が得られるが、上記実施形態のように、補正値に基づいて階調データを補正する方が、より簡単な構成で、輝度ムラの不具合が抑制される。

◎また、上記実施形態では、補正値演算部２７０の階調γ乗積算部２７１でｙ行目の全画素の階調のγ乗に所定の係数(例えば、Ｆｒ，Ｆｇ，Ｆｂ)を乗じて累積した値を逐次算出したが、これに限られない。例えば、階調と、その階調のγ乗に所定の係数(例えば、Ｆｒ，Ｆｇ，Ｆｂ)を乗じて累積した値との関係を保持したデータテーブルを準備しておき、各画素の階調に対応する値を、データテーブルから取得するようにしても良い。

図１５および図１６は、変形例に係る画像表示装置２００Ａの階調処理に関する機能構成を示すブロック図である。

図１５および図１６で示す機能ブロック図は、図１２および図１３で示した機能ブロック図と比較して、赤計算テーブル２６０Ｒ、緑計算テーブル２６０Ｇ、青計算テーブル２６０Ｂが格納された記憶部２６０が追加され、階調γ乗積算部２７１および補正値演算部２７０が、階調γ乗積算部２７１ｂおよび補正値演算部２７０ｂに変更されている。

具体的には、記憶部２６０は、例えば、ハードディスクなどによって構成される。赤計算テーブル２６０Ｒは、Ｒ画素の階調と、その階調のγ乗に所定の係数Ｆｒを乗じて累積した値との関連が列挙されたデータテーブルである。緑計算テーブル２６０Ｇは、Ｇ画素の階調と、その階調のγ乗に所定の係数Ｆｇを乗じて累積した値との関連が列挙されたデータテーブルである。更に、青計算テーブル２６０Ｂは、Ｂ画素の階調と、その階調のγ乗に所定の係数Ｆｂを乗じて累積した値との関連が列挙されたデータテーブルである。また、階調γ乗積算部２７１ｂは、Ｒ，Ｇ，Ｂ画素の階調データを取得すると、赤、緑、青計算テーブル２６０Ｒ，２６０Ｇ，２６０Ｂを適宜参照して、階調のγ乗に所定の係数（例えばＦｒ，Ｆｇ，Ｆｂ）を乗じて累積した値を得る。

◎また、上記実施形態では、発光時に画像信号線Ｌｉｓに付与する電位を上昇させることで、駆動トランジスタ２のゲート電圧Ｖｇｓを上昇させたが、これに限られない。例えば、駆動用ＩＣにより、発光時に、発光領域の全域に渡って配列された複数の画素回路７に係る階調データから導出される補正値に応じて、ＶＤＤ線Ｌｖｄに付与する電位を上昇させることで、駆動トランジスタ２のゲート電位、すなわちゲート電圧Ｖｇｓを増大させても良い。ここでは、ＶＤＤ線Ｌｖｄに付与する電位が上昇すると、駆動トランジスタ２の第１−３電極間の寄生容量ＣｇｄＴｄにＶＤＤ線Ｌｖｄの電位上昇が作用することで、駆動トランジスタ２のゲート電位、すなわちゲート電圧Ｖｇｓの上昇が生み出される。

図１７は、発光時のゲート電圧Ｖｇｓの上昇を、ＶＤＤ線Ｌｖｄに付与する電位の上昇によって発生させる画像表示装置２００Ｂの階調処理に関する機能構成を示すブロック図である。ここでは、上昇電位演算部２８１が、最終補正値２７１Ｆから、ＶＤＤ線Ｌｖｄに付与する電位の上昇分を補償値として算出する。そして、電源線制御ＩＣ３００が、補償値に基づいて、ＶＤＤ線Ｌｖｄに付与する電位を上昇させる。これにより、上記実施形態と同様に、最も下端の行で階調補正がなく、上端（終端）側に向かうにつれて、電位変化によって低下した階調を上昇させることができる。

図１８は、発光時にＶＤＤ線Ｌｖｄに付与する電位を上昇させる場合の画像表示装置２００Ｂの表示部における駆動波形を示すタイミングチャートである。図１８で示すタイミングチャートは、図３で示したタイミングチャートから、素子初期化期間Ｐ５(時刻ｔ１５〜ｔ１６)、および発光期間Ｐ６(時刻ｔ１６〜)においてＶＤＤ線Ｌｖｄに付与する電位を上昇させたものである。

◎また、上記実施形態では、各行の全画素の階調から補正値を算出したが、これに限られず、例えば、所定数の画素ごと（例えば、２画素ごと）に１つの画素の階調をサンプリングして、その階調から補正値を算出しても良い。つまり、各行の発光領域に含まれる一部の画素回路に係る階調データと、電源線の配線抵抗と、前回求めた補正値とに基づいて、次の補正値を導出するようにしても良い。そして、画素を間引いて補正値を算出するだけでは、補正値が小さくなるため、間引き率を適宜乗じて補正値を求めることが好ましい。このような構成により、演算に用いる階調データの数が低減されるため、演算量の低減、ひいては補正値の導出の高速化が図られる。

但し、上記実施形態のように、全画素の階調データから補正値を導出し、画像信号線Ｌｉｓに補正された電位を付与して、画素回路７に電荷の蓄積を行う方が、電源線の配線抵抗に起因した輝度ムラの不具合をより精度良く抑制することができる。

◎また、上記実施形態では、相互に隣接する、複数の画素回路からなる１ラインの画素について、それぞれ補正値を算出したが、これに限られない。例えば、２〜５行ごとなど、所定数の行ごとに、階調データから補正値を算出するようにしても良い。つまり、所定数の行からなる発光領域に含まれる一部の画素回路に係る階調と、電源線の配線抵抗と、前回求めた補正値とに基づいて、次の補正値を導出するようにしても良い。そして、補正値の算出に階調データが使用されなかった行については、内挿などの補間演算によって、補正値が求められるようにしても良い。また、所定数の行については、同じ補正値が用いられ、所定数の行ごとに補正値を切り替えるような手法も考えられる。このような構成により、演算に用いる階調データの数が低減されるため、演算量の低減、ひいては補正値の導出の高速化が図られる。

但し、上記実施形態のように、１ラインの画素ごとに補正値を導出し、画像信号線Ｌｉｓに補正された電位を付与して、画素回路７に電荷の蓄積を行う方が、電源線の配線抵抗に起因した輝度ムラの不具合をより細かく抑制することができる。

◎また、上記実施形態では、γ変換前の階調から補正値を求めたが、これに限られず、γ変換後の階調データから補正値を求めるようにしても良い。但し、γ変換後の階調と、画像信号線Ｌｉｓに印加する電位との関係については、階調０が電位０Ｖに対応しているとは限らない。このため、煩雑な計算が必要となる。これに対して、上記実施形態のように、γ変換前の階調から補正値を求める場合には、階調を２．２乗して比例係数を乗じて累積すれば補正値が求まる。したがって、容易に補正値を精度良く算出する観点から言えば、上記実施形態のように、γ変換前の階調から補正値を求める方が好ましい。

◎また、給電部から給電部側の最終行(例えば、ｈ行目)までにおける電源線の電位変化が無視できない程大きな場合には、発光時にゲート電圧Ｖｇｓを増加させる際に、その分も上乗せするようにしても良い。

◎また、上記実施形態では、各行の階調から単に補正値Ｌａ(ｙ)を減じたが、これに限られない。例えば、Ｒ，Ｇ，Ｂ画素の間で、書き込み効率αが異なる場合には、Ｌａ(ｙ)にＲ，Ｇ，Ｂ画素の間で異なる一定の係数を乗じるようにしても良い。

画素回路の構成を示す回路図である。 画素回路で発生する寄生容量を模式的に示す図である。 表示部における駆動波形を示すタイミングチャートである。 Ｃｓ初期化期間での画素回路における電流の流れを例示する図である。 準備期間での画素回路における電流の流れを例示する図である。 Ｖｔｈ補償期間での画素回路における電流の流れを例示する図である。 書込期間での画素回路における電流の流れを例示する図である。 発光期間での画素回路における電流の流れを例示する図である。 画像表示装置における複数の画素回路の配置を示す模式図である。 配線抵抗による電位変化の影響を示す模式図である。 本発明の実施形態に係る画像表示装置の概略構成を例示する図である。 画像表示装置の階調処理に関する機能構成を示すブロック図である。 画像表示装置の階調処理に関する機能構成を示すブロック図である。 表示部における駆動波形を示すタイミングチャートである。 変形例に係る階調処理に関する機能構成を示すブロック図である。 変形例に係る階調処理に関する機能構成を示すブロック図である。 変形例に係る階調処理に関する機能構成を示すブロック図である。 変形例に係る表示部における駆動波形を示すタイミングチャートである。

符号の説明

１ 有機ＥＬ素子
２ 駆動トランジスタ
３ 閾値(Ｖｔｈ)補償用トランジスタ
４ コンデンサ
７ 画素回路
２００，２００Ａ，２００Ｂ 画像表示装置
２００ａ 表示部
２００ｂ 本体部
２３０ 入力信号
２１０ 画像表示領域
２７０，２７０ｂ 補正値演算部
２７１，２７１ｂ 階調γ乗積算部
２８０，２８１ 上昇電位演算部
２９０ 画像信号線制御ＩＣ
３００ 電源線制御ＩＣ
Ｌｉｓ 画像信号線
Ｌｖｄ ＶＤＤ線
Ｌｖｓ ＶＳＳ線
Ｍ１ 減算器
Ｐ１１ 第１加算器
Ｐ２１ 第２加算器

Claims (10)

1. 発光素子をそれぞれ有する複数の画素回路と、前記複数の画素回路に対して共通に接続され、且つ前記複数の画素回路が配列された発光領域の一端側から他端側に向けて電流を供給する電源線と、前記複数の画素回路に対して画像データに対応する電位を付与する画像信号線と、を備えた画像表示装置を駆動する画像表示装置の駆動方法であって、
   前記発光領域のうちの前記他端側から前記一端側に向かって途中までの第１発光領域に含まれる複数の画素回路に係る階調データから導出された第１補正値と、前記電源線の配線抵抗と、前記第１発光領域の前記一端側に配置される第２発光領域に含まれる複数の画素回路に係る階調データとに基づいて、第２補正値を導出する導出ステップと、
   前記画像データと前記第２補正値とに基づく電位を、前記画像信号線に対して付与することで、前記第２発光領域に配置された複数の画素回路、または前記第２発光領域よりも前記一端側に配置された複数の画素回路の電位を設定する設定ステップと、
   前記電源線から各前記発光素子に対して電流を供給することで、各前記発光素子を発光させる発光ステップと、
   を備えることを特徴とする画像表示装置の駆動方法。
2. 請求項１に記載の画像表示装置の駆動方法であって、
   前記発光領域のうちの前記他端側から前記一端側に向かって途中までの第Ｎ(Ｎは自然数)発光領域に含まれる複数の画素回路に係る階調データから導出された第Ｎ補正値と、前記電源線の配線抵抗と、前記第Ｎ発光領域の前記一端側に配置される第(Ｎ＋１)発光領域に含まれる複数の画素回路に係る階調データとに基づいて、第(Ｎ＋１)補正値を導出するステップと、
   前記画像データと前記第(Ｎ＋１)補正値とに基づく電位を、前記画像信号線に対して付与することで、前記第(Ｎ＋１)発光領域に配置された複数の画素回路、または前記第(Ｎ＋１)発光領域よりも前記一端側に配置された複数の画素回路の電位を設定するステップと、
   を備えることを特徴とする画像表示装置の駆動方法。
3. 請求項１または請求項２に記載の画像表示装置の駆動方法であって、
   前記第２補正値に基づいて前記画像データが示す階調を調整する調整ステップ、
   を更に備え、
   前記設定ステップにおいて、
   前記調整ステップにおいて調整された階調に対応する電位を、前記画像信号線に対して付与することを特徴とする画像表示装置の駆動方法。
4. 請求項１または請求項２に記載の画像表示装置の駆動方法であって、
   前記設定ステップにおいて、
   前記第２補正値に基づいて前記画像信号線の電源電圧を調整しつつ、前記画像データに対応する電位を、前記画像信号線に対して付与することを特徴とする画像表示装置の駆動方法。
5. 請求項１から請求項４のいずれかに記載の画像表示装置の駆動方法であって、
   前記第１および第２発光領域が、
   相互に隣接し、且つ複数の画素回路からなる１ラインの画素回路が配列されてそれぞれ構成されることを特徴とする画像表示装置の駆動方法。
6. 請求項１から請求項５のいずれかに記載の画像表示装置の駆動方法であって、
   前記導出ステップにおいて、
   前記第１補正値と、前記電源線の配線抵抗と、前記第２発光領域に含まれる一部の画素回路に係る階調データとに基づいて前記第２補正値を導出することを特徴とする画像表示装置の駆動方法。
7. 請求項１から請求項６のいずれかに記載の画像表示装置の駆動方法であって、
   各前記画素回路が、
   第１、第２、第３の電極を有し、前記第１電極と前記第２電極との間に流れる電流を、前記第３電極に印加される電位によって調整する駆動トランジスタ、
   を備え、
   前記第２電極が、前記発光素子に対して電気的に接続されており、前記第１電極と前記第２電極との間に流れる電流が調整されることで、前記発光素子に流れる電流が制御され、
   前記発光ステップにおいて、
   前記発光領域の全域に渡って配列された複数の画素回路に係る階調データから導出される補正値に応じて、前記第３電極に印加される電位を調整することを特徴とする画像表示装置の駆動方法。
8. 請求項７に記載の画像表示装置の駆動方法であって、
   前記発光ステップにおいて、
   前記画像信号線に付与する電位を、前記発光領域の全域に渡って配列された複数の画素回路に係る階調データから導出される補正値に応じて上昇させることで、前記第３電極に印加される電位を増大させることを特徴とする画像表示装置の駆動方法。
9. 請求項７に記載の画像表示装置の駆動方法であって、
   前記電源線が、
   前記第１電極に対して電気的に接続され、
   前記発光ステップにおいて、
   前記電源線に付与する電位を、前記発光領域の全域に渡って配列された複数の画素回路に係る階調データから導出される補正値に応じて上昇させることで、前記第３電極に印加される電位を増大させることを特徴とする画像表示装置の駆動方法。
10. 画像表示装置であって、
    発光素子をそれぞれ有する複数の画素回路と、
    前記複数の画素回路に対して共通に接続され、且つ前記複数の画素回路が配列された発光領域の一端側から他端側に向けて電流を供給する電源線と、
    前記複数の画素回路に対して画像データに対応する電位を付与する画像信号線と、
    前記発光領域のうちの前記他端側から前記一端側に向かって途中までの第１発光領域に含まれる複数の画素回路に係る階調データから導出された第１補正値と、前記電源線の配線抵抗と、前記第１発光領域の前記一端側に配置される第２発光領域に含まれる複数の画素回路に係る階調データとに基づいて、第２補正値を導出する演算部と、
    前記画像データと前記第２補正値とに基づく電位を、前記画像信号線に対して付与することで、前記第２発光領域に配置された複数の画素回路、または前記第２発光領域よりも前記一端側に配置された複数の画素回路の電位を設定する電位付与部と、
    前記電源線から各前記発光素子に対して電流を供給することで、各前記発光素子を発光させる制御部と、
    を備えることを特徴とする画像表示装置。