KR101471225B1 - 표시 장치, 영상 신호 처리 방법 및 기록 매체 - Google Patents

표시 장치, 영상 신호 처리 방법 및 기록 매체 Download PDF

Info

Publication number
KR101471225B1
KR101471225B1 KR1020097024501A KR20097024501A KR101471225B1 KR 101471225 B1 KR101471225 B1 KR 101471225B1 KR 1020097024501 A KR1020097024501 A KR 1020097024501A KR 20097024501 A KR20097024501 A KR 20097024501A KR 101471225 B1 KR101471225 B1 KR 101471225B1
Authority
KR
South Korea
Prior art keywords
video signal
duty
light emission
gain
unit
Prior art date
Application number
KR1020097024501A
Other languages
English (en)
Other versions
KR20100017335A (ko
Inventor
다께야 메구로
겐 기꾸찌
야스오 이노우에
도요 오스미
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100017335A publication Critical patent/KR20100017335A/ko
Application granted granted Critical
Publication of KR101471225B1 publication Critical patent/KR101471225B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

전류량에 따라 자발광하는 발광 소자 및 전압 신호에 따라 발광 소자에 인가하는 전류를 제어하는 화소 회로를 갖는 화소가 매트릭스 형상으로 배치되는 표시부를 구비하는 표시 장치로서, 입력되는 영상 신호에 따라 1프레임마다 발광량을 규정하기 위한 기준 듀티를 설정하는 발광량 규정부와 기준 듀티와 입력되는 영상 신호에 기초하여 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티와 영상 신호의 이득을 조정 전과 조정 후에 발광량이 동일해지도록 조정하는 조정부를 구비하는 표시 장치가 제공된다.
Figure R1020097024501
표시 장치, 영상 신호 처리부, 선형 변환부, 감마 변환부, 평균 휘도 산출부

Description

표시 장치, 영상 신호 처리 방법 및 기록 매체{DISPLAY DEVICE, VIDEO SIGNAL PROCESSING METHOD AND RECORDING MEDIUM}
본 발명은, 표시 장치, 영상 신호 처리 방법 및 프로그램에 관한 것이다.
최근, CRT 디스플레이(Cathode Ray Tube display)에 대신하는 표시 장치로서, 유기 EL 디스플레이[organic ElectroLuminescence display; 또는, OLED 디스플레이(Organic Light Emitting Diode display)라고도 함], FED(Field Emission Display; 전계 방출 디스플레이), LCD(Liquid Crystal Display; 액정 디스플레이), PDP(Plasma Display Panel; 플라즈마 디스플레이) 등 여러가지 표시 장치가 개발되어 있다.
상기한 바와 같은 여러가지 표시 장치 중, 유기 EL 디스플레이는 일렉트로루미네센스 현상(ElectroLuminescence)을 이용한 자발광형의 표시 장치이며, 예를 들어 LCD와 같은 별도 광원을 필요로 하는 표시 장치와 비교하면, 동화상 특성, 시야각 특성, 색 재현성 등이 우수하므로, 차세대의 표시 장치로서 특히 주목받고 있다. 여기서, 일렉트로루미네센스 현상이라 함은, 물질(유기 EL 소자)의 전자 상태가 전계에 의해 기저 상태(ground state)로부터 여기 상태(excited state)로 변화하고, 불안정한 여기 상태로부터 안정된 기저 상태로 복귀할 때에, 차분의 에너지 가 광으로서 방출되는 현상이다.
이러한 가운데, 자발광형의 표시 장치에 관한 여러가지 기술이 개발되어 있다. 자발광형의 표시 장치에서의 1프레임 기간의 발광 시간 제어에 관한 기술로서는, 예를 들어 특허 문헌 1을 들 수 있다.
[특허 문헌 1] 일본 특허 공개 제2006-38967호 공보
그러나, 1프레임 기간에서의 발광 시간 제어에 관한 종래의 기술은, 영상 신호의 평균 휘도가 높을수록 발광 시간 및 영상 신호의 이득을 작게 하도록 제어한다. 따라서, 1프레임 기간에서의 발광 시간 제어에 관한 종래의 기술을 이용한 자발광형의 표시 장치에서는, 표시하는 영상의 발광량(영상 신호의 신호 레벨×발광 시간)이 입력된 영상 신호가 나타내는 발광량보다도 작아지므로, 휘도의 저하가 발생하게 된다.
본 발명은, 상기 문제를 감안하여 이루어진 것이며, 본 발명의 목적으로 하는 바는, 1프레임 기간에서의 발광 시간과, 영상 신호의 이득을 제어함으로써 고화질화가 가능한, 신규 또한 개량된 표시 장치, 영상 신호 처리 방법 및 프로그램을 제공하는 것에 있다.
<과제를 해결하기 위한 수단>
상기 목적을 달성하기 위해, 본 발명의 제1 관점에 따르면, 전류량에 따라 자발광하는 발광 소자 및 전압 신호에 따라 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 갖는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 상기 화소에 공급하는 주사선과, 입력되는 영상 신호에 따른 상기 전압 신호를 상기 화소에 공급하는 데이터선이 매트릭스 형상으로 배치되는 표시부를 구비하는 표시 장치이며, 입력되는 상기 영상 신호에 따라 1프레임마다 발광량을 규정하기 위한 기준 듀티를 설정하는 발광량 규정부와, 상기 기준 듀티와 입력되는 상기 영상 신호에 기초하여 상기 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티와 상기 영상 신호의 이득을 조정하는 조정부를 구비하고, 상기 조정부는 상기 기준 듀티 및 상기 영상 신호에 의해 규정되는 1프레임마다의 발광량과, 조정 후의 상기 실제 듀티 및 상기 영상 신호의 이득에 의해 규정되는 1프레임마다의 발광량이 동일해지도록, 상기 실제 듀티와 상기 영상 신호의 이득을 조정하는 표시 장치가 제공된다.
상기 표시 장치는 발광량 규정부와, 조정부를 구비할 수 있다. 발광량 규정부는, 입력되는 영상 신호에 따라, 1프레임마다 발광량을 규정하기 위한 기준 듀티를 설정할 수 있다. 조정부는 기준 듀티와 입력되는 영상 신호에 기초하여 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티와 영상 신호의 이득을 조정할 수 있다. 여기서, 조정부는 기준 듀티 및 영상 신호에 의해 규정되는 1프레임마다의 발광량과 조정 후의 실제 듀티 및 영상 신호의 이득에 의해 규정되는 1프레임마다의 발광량이 동일해지도록, 실제 듀티와 영상 신호의 이득을 조정할 수 있다. 이러한 구성에 의해, 발광량을 동일하게 유지한 상태에서 1프레임 기간에서의 발광 시간과 영상 신호의 이득을 제어할 수 있다.
또한, 상기 조정부는 입력되는 상기 영상 신호의 신호 레벨이 작을수록 상기 실제 듀티를 작게 조정하여 상기 영상 신호의 이득을 증폭시켜도 된다.
이러한 구성에 의해, 영상이나 화상의 표시에서의 모션 블러를 작게 할 수 있다.
또한, 상기 조정부는 소정 기간에 있어서의 상기 영상 신호의 휘도의 최대값과 상기 기준 듀티에 기초하여 상기 실제 듀티를 조정하는 발광 시간 조정부와, 상기 발광량 규정부가 설정하는 상기 기준 듀티와 상기 발광 시간 조정부가 조정하는 상기 실제 듀티에 기초하여 상기 영상 신호의 이득을 조정하는 이득 조정부를 구비해도 된다.
이러한 구성에 의해, 발광량을 동일하게 유지한 상태에서 1프레임 기간에서의 발광 시간과 영상 신호의 이득을 제어할 수 있다.
또한, 상기 발광 시간 조정부는 상기 기준 듀티 이하의 값을 갖는 실제 듀티를 설정하고, 상기 이득 조정부는 상기 기준 듀티에 대한 상기 실제 듀티의 감소 비율에 따라 상기 영상 신호의 이득을 증폭시켜도 된다.
이러한 구성에 의해, 발광량을 유지한 상태에서 고화질화를 도모할 수 있다.
또한, 상기 발광 시간 조정부는 상기 소정 기간에 있어서의 입력되는 상기 영상 신호의 휘도의 최대값을 검출하는 피크 검출부와 상기 피크 검출부가 검출한 상기 휘도의 최대값과 상기 기준 듀티를 승산하여 상기 실제 듀티를 출력하는 발광 시간 보정부를 포함하고, 상기 이득 조정부는 입력되는 상기 영상 신호와 상기 기준 듀티를 승산하는 제1 이득 보정부와, 상기 제1 이득 보정부로부터 출력되는 보정된 영상 신호로부터 상기 발광 시간 보정부로부터 출력되는 상기 실제 듀티를 제산하는 제2 이득 보정부를 포함할 수도 있다.
이러한 구성에 의해, 발광량을 동일하게 유지한 상태에서 1프레임 기간에서의 발광 시간과 영상 신호의 이득을 제어할 수 있다.
또한, 입력되는 상기 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 평균 휘도 산출부를 더 구비하고, 상기 발광량 규정부는 상기 평균 휘도 산출부에서 산출된 평균 휘도에 따라 상기 기준 듀티를 설정해도 된다.
이러한 구성에 의해, 발광량을 동일하게 유지한 상태에서 1프레임 기간에서의 발광 시간과 영상 신호의 이득을 제어할 수 있다.
또한, 상기 평균 휘도 산출부는 상기 영상 신호가 갖는 원색 신호마다, 전압-전류 특성에 기초하는 상기 원색 신호마다의 보정값을 승산하는 전류비 조정부와 상기 전류비 조정부로부터 출력된 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 평균값 산출부를 포함할 수도 있다.
이러한 구성에 의해, 입력되는 영상 신호에 충실한 영상이나 화상을 표시할 수 있다.
또한, 상기 발광량 규정부는 영상 신호의 휘도와 상기 기준 듀티가 대응된 룩업 테이블을 유지하고, 상기 평균 휘도 산출부에서 산출된 평균 휘도에 따라 상기 기준 듀티를 일의적으로 설정해도 된다.
이러한 구성에 의해, 1프레임마다의 발광량을 규정하는 것이 가능해진다.
또한, 입력되는 상기 영상 신호를 감마 보정하여 선형인 영상 신호로 보정하는 선형 변환부를 더 구비하고, 상기 조정부에 입력되는 영상 신호는 상기 선형 변환부로부터 출력된 영상 신호이어도 된다.
이러한 구성에 의해, 발광량을 동일하게 유지한 상태에서 1프레임 기간에서의 발광 시간과 영상 신호의 이득을 제어할 수 있다.
또한, 상기 조정부에서 조정된 영상 신호에 대해 상기 표시부의 감마 특성에 따른 감마 보정을 행하는 감마 변환부를 더 구비해도 된다.
이러한 구성에 의해, 입력되는 영상 신호에 충실한 영상이나 화상을 표시할 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명의 제2 관점에 따르면, 전류량에 따라 자발광하는 발광 소자 및 전압 신호에 따라 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 갖는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 상기 화소에 공급하는 주사선과, 입력되는 영상 신호에 따른 상기 전압 신호를 상기 화소에 공급하는 데이터선이 매트릭스 형상으로 배치되는 표시부를 구비하는 표시 장치에서의 영상 신호 처리 방법으로서, 입력되는 상기 영상 신호에 따라 1프레임마다 발광량을 규정하기 위한 기준 듀티를 설정하는 스텝과, 상기 기준 듀티와 입력되는 상기 영상 신호에 기초하여 상기 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티와 상기 영상 신호의 이득을 조정하는 스텝을 포함하고, 상기 실제 듀티와 영상 신호의 이득을 조정하는 스텝은 상기 기준 듀티 및 상기 영상 신호에 의해 규정되는 1프레임마다의 발광량과 조정 후의 상기 실제 듀티 및 상기 영상 신호의 이득에 의해 규정되는 1프레임마다의 발광량이 동일해지도록, 상기 실제 듀티와 상기 영상 신호의 이득을 조정하는 영상 신호 처리 방법이 제공된다.
이러한 방법을 이용함으로써, 발광량을 동일하게 유지한 상태에서 1프레임 기간에서의 발광 시간과 영상 신호의 이득을 제어할 수 있다.
또한, 상기 조정하는 스텝은 입력되는 상기 영상 신호의 신호 레벨이 작을수록 상기 실제 듀티를 작게 조정하여 상기 영상 신호의 이득을 증폭시켜도 된다.
이러한 방법을 이용함으로써, 영상이나 화상의 표시에서의 모션 블러를 작게 할 수 있다.
또한, 상기 조정하는 스텝은 소정 기간에 있어서의 상기 영상 신호의 휘도의 최대값과 상기 기준 듀티에 기초하여 상기 실제 듀티를 조정하는 제1 스텝과, 상기 설정하는 스텝에서 설정된 상기 기준 듀티와 상기 제1 스텝에서 조정된 상기 실제 듀티에 기초하여 상기 영상 신호의 이득을 조정하는 제2 스텝을 포함할 수도 있다.
이러한 방법을 이용함으로써, 발광량을 동일하게 유지한 상태에서 1프레임 기간에서의 발광 시간과 영상 신호의 이득을 제어할 수 있다.
또한, 상기 제1 스텝은 상기 기준 듀티 이하의 값을 갖는 실제 듀티를 설정하고, 상기 제2 스텝은 상기 기준 듀티에 대한 상기 실제 듀티의 감소 비율에 따라 상기 영상 신호의 이득을 증폭시켜도 된다.
이러한 방법을 이용함으로써, 발광량을 유지한 상태에서 고화질화를 도모할 수 있다.
또한, 상기 제1 스텝은 상기 소정 기간에 있어서의 입력되는 상기 영상 신호의 휘도의 최대값을 검출하는 제3 스텝과, 상기 제3 스텝에서 검출된 상기 휘도의 최대값과 상기 기준 듀티를 승산하여 상기 실제 듀티를 출력하는 제4 스텝을 포함하고, 상기 제2 스텝은 입력되는 상기 영상 신호와 상기 기준 듀티를 승산하는 제5 스텝과, 상기 제5 스텝에 의해 출력되는 보정된 영상 신호로부터 상기 제4 스텝에 의해 출력되는 상기 실제 듀티를 제산하는 제6 스텝을 포함할 수도 있다.
이러한 방법을 이용함으로써, 발광량을 동일하게 유지한 상태에서 1프레임 기간에서의 발광 시간과 영상 신호의 이득을 제어할 수 있다.
또한, 입력되는 상기 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 스텝을 더 포함하고, 상기 설정하는 스텝은 상기 휘도의 평균을 산출하는 스텝에서 산출된 평균 휘도에 따라 상기 기준 듀티를 설정해도 된다.
이러한 방법을 이용함으로써, 발광량을 동일하게 유지한 상태에서 1프레임 기간에서의 발광 시간과 영상 신호의 이득을 제어할 수 있다.
또한, 상기 휘도의 평균을 산출하는 스텝은 상기 영상 신호가 갖는 원색 신호마다, 전압-전류 특성에 기초하는 상기 원색 신호마다 보정값을 승산하는 제7 스텝과, 상기 제7 스텝에 의해 출력되는 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 제8 스텝을 포함할 수도 있다.
이러한 방법을 이용함으로써, 입력되는 영상 신호에 충실한 영상이나 화상을 표시할 수 있다.
또한, 상기 설정하는 스텝에서, 영상 신호의 휘도와 상기 기준 듀티가 대응된 룩업 테이블을 유지하고, 상기 설정하는 스텝은 상기 휘도의 평균을 산출하는 스텝에서 산출된 평균 휘도에 따라 상기 기준 듀티를 일의적으로 설정해도 된다.
이러한 방법을 이용함으로써, 1프레임마다의 발광량을 규정하는 것이 가능해진다.
또한, 입력되는 상기 영상 신호를 감마 보정하여 선형인 영상 신호로 보정하는 스텝을 더 포함하고, 상기 조정하는 스텝에서 입력되는 영상 신호는 상기 선형인 영상 신호로 보정하는 스텝에 의해 출력된 영상 신호이어도 된다.
이러한 방법을 이용함으로써, 발광량을 동일하게 유지한 상태에서 1프레임 기간에서의 발광 시간과 영상 신호의 이득을 제어할 수 있다.
또한, 상기 조정하는 스텝에 의해 조정된 영상 신호에 대해 상기 표시부의 감마 특성에 따른 감마 보정을 행하는 스텝을 더 포함할 수도 있다.
이러한 방법을 이용함으로써, 입력되는 영상 신호에 충실한 영상이나 화상을 표시할 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명의 제3 관점에 따르면, 전류량에 따라 자발광하는 발광 소자 및 전압 신호에 따라 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 갖는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 상기 화소에 공급하는 주사선과, 입력되는 영상 신호에 따른 상기 전압 신호를 상기 화소에 공급하는 데이터선이 매트릭스 형상으로 배치되는 표시부를 구비하는 표시 장치에 관한 프로그램으로서,
입력되는 상기 영상 신호에 따라 1프레임마다 발광량을 규정하기 위한 기준 듀티를 설정하는 수단, 상기 기준 듀티와 입력되는 상기 영상 신호에 기초하여 상기 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티와 상기 영상 신호의 이득을 조정하는 수단으로서 컴퓨터를 기능시키기 위한 프로그램이 제공된다.
이러한 프로그램에 의해, 발광량을 동일하게 유지한 상태에서 1프레임 기간에서의 발광 시간과 영상 신호의 이득을 제어할 수 있다.
<발명의 효과>
본 발명에 따르면, 1프레임 기간에서의 발광 시간과 영상 신호의 이득을 제어함으로써 고화질화를 실현할 수 있다.
도 1은 본 발명의 실시 형태에 관한 표시 장치의 구성의 일례를 나타내는 설명도.
도 2A는 본 발명의 실시 형태에 관한 표시 장치에서의 신호 특성의 천이의 개요를 나타내는 설명도.
도 2B는 본 발명의 실시 형태에 관한 표시 장치에서의 신호 특성의 천이의 개요를 나타내는 설명도.
도 2C는 본 발명의 실시 형태에 관한 표시 장치에서의 신호 특성의 천이의 개요를 나타내는 설명도.
도 2D는 본 발명의 실시 형태에 관한 표시 장치에서의 신호 특성의 천이의 개요를 나타내는 설명도.
도 2E는 본 발명의 실시 형태에 관한 표시 장치에서의 신호 특성의 천이의 개요를 나타내는 설명도.
도 2F는 본 발명의 실시 형태에 관한 표시 장치에서의 신호 특성의 천이의 개요를 나타내는 설명도.
도 3은 본 발명의 실시 형태에 관한 표시 장치의 패널에 설치되는 화소 회로의 단면 구조의 일례를 나타내는 단면도.
도 4는 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로의 등가 회로를 나타내는 설명도.
도 5는 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로의 구동의 타이밍차트.
도 6A는 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 6B는 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 6C는 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 6D는 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 6E는 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 6F는 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 6G는 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로를 구성하는 각 트랜 지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 6H는 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 6I는 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 7은 본 발명의 실시 형태에 관한 2Tr/1C 구동 회로의 등가 회로를 나타내는 설명도.
도 8은 본 발명의 실시 형태에 관한 2Tr/1C 구동 회로의 구동의 타이밍차트.
도 9A는 본 발명의 실시 형태에 관한 2Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 9B는 본 발명의 실시 형태에 관한 2Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 9C는 본 발명의 실시 형태에 관한 2Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 9D는 본 발명의 실시 형태에 관한 2Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 9E는 본 발명의 실시 형태에 관한 2Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 9F는 본 발명의 실시 형태에 관한 2Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도.
도 10은 본 발명의 실시 형태에 관한 4Tr/1C 구동 회로의 등가 회로를 나타내는 설명도.
도 11은 본 발명의 실시 형태에 관한 3Tr/1C 구동 회로의 등가 회로를 나타내는 설명도.
도 12는 본 발명의 실시 형태에 관한 발광 시간 제어부의 일례를 나타내는 블록도.
도 13은 본 발명의 실시 형태에 관한 평균 휘도 산출부를 나타내는 블록도.
도 14는 본 발명의 실시 형태에 관한 화소를 구성하는 각 색의 발광 소자의 VI 비율의 일례를 나타내는 설명도.
도 15는 본 발명의 실시 형태에 관한 룩업 테이블에 유지되는 값의 도출 방법을 설명하는 설명도.
도 16A는 본 발명의 실시 형태에 관한 듀티의 조정과 영상 신호의 이득의 조정과의 관계를 설명하기 위한 설명도.
도 16B는 본 발명의 실시 형태에 관한 듀티의 조정과 영상 신호의 이득의 조정과의 관계를 설명하기 위한 설명도.
도 17은 본 발명의 실시 형태에 관한 영상 신호 처리 방법의 일례를 나타내는 흐름도.
<부호의 설명>
100: 표시 장치
110: 영상 신호 처리부
116: 선형 변환부
126: 발광 시간 제어부
132: 감마 변환부
200: 평균 휘도 산출부
202: 발광량 규정부
204: 조정부
206: 발광 시간 조정부
208: 이득 조정부
210: 피크 검출부
212: 발광 시간 보정부
214: 제1 이득 보정부
216: 제2 이득 보정부
250: 전류비 조정부
252: 평균값 산출부
이하에 첨부 도면을 참조하면서, 본 발명의 적합한 실시 형태에 대해 상세하게 설명한다. 또한, 본 명세서 및 도면에서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 대해서는 동일 부호를 부여함으로써 중복 설명을 생략한다.
(본 발명의 실시 형태에 관한 표시 장치)
우선, 본 발명의 실시 형태에 관한 표시 장치의 구성의 일례에 대해 설명한 다. 도 1은, 본 발명의 실시 형태에 관한 표시 장치(100)의 구성의 일례를 나타내는 설명도이다. 또한, 이하에서는, 본 발명의 실시 형태에 관한 표시 장치로서, 자발광형의 표시 장치인 유기 EL 디스플레이를 예로 들어 설명한다. 또한, 이하에서는, 표시 장치(100)에 입력되는 영상 신호를, 예를 들어 디지털 방송 등에서 사용되는 디지털 신호로서 설명하지만, 상기에 한정되지 않고, 예를 들어 아날로그 방송 등에서 사용되는 아날로그 신호로 할 수도 있다.
도 1을 참조하면, 표시 장치(100)는 제어부(104)와, 기록부(106)와, 영상 신호 처리부(110)와, 기억부(150)와, 데이터 드라이버(152)와, 감마 회로(154)와, 과전류 검출부(156)와, 패널(158)을 구비한다.
제어부(104)는, 예를 들어 MPU(Micro Processing Unit) 등으로 구성되고, 표시 장치(100) 전체를 제어한다. 제어부(104)가 행하는 제어로서는, 예를 들어 영상 신호 처리부(110)로부터 송신되는 신호에 대해 신호 처리를 행하고, 처리 결과를 영상 신호 처리부(110)에 전달하는 것을 들 수 있다. 여기서, 제어부(104)에서의 상기 신호 처리로서는, 예를 들어 패널(158)에 표시하는 화상의 휘도의 조정에 사용하는 이득의 산출을 들 수 있지만, 상기에 한정되지 않는다.
기록부(106)는 표시 장치(100)가 구비하는 하나의 기억 수단이며, 제어부(104)에서 영상 신호 처리부(110)를 제어하기 위한 정보를 유지할 수 있다. 기록부(106)에 유지되는 정보로서는, 예를 들어 제어부(104)가 영상 신호 처리부(110)로부터 송신되는 신호에 대해 신호 처리를 행하기 위한 파라미터가 미리 설정되어 있는 테이블 등을 들 수 있다. 또한, 기록부(106)로서는, 예를 들어 하드 디스크(Hard Disk) 등의 자기 기록 매체나, EEPROM(Electrically Erasable and Programmable Read Only Memory), 플래시 메모리(flash memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory), PRAM(Phase change Random Access Memory) 등의 불휘발성 메모리(nonvolatile memory)를 들 수 있지만, 상기에 한정되지 않는다.
영상 신호 처리부(110)는 입력되는 영상 신호에 대해 신호 처리를 실시할 수 있다. 이하에, 영상 신호 처리부(110)의 구성의 일례를 나타낸다.
[영상 신호 처리부(110)의 구성의 일례]
영상 신호 처리부(110)는 에지 흐림부(112)와, I/F부(114)와, 선형 변환부(116)와, 패턴 생성부(118)와, 색 온도 조정부(120)와, 정지 화상 검파부(122)와, 장기(long-term) 색 온도 보정부(124)와, 발광 시간 제어부(126)와, 신호 레벨 보정부(128)와, 불균일 보정부(130)와, 감마 변환부(132)와, 디더(dither) 처리부(134)와, 신호 출력부(136)와, 장기 색 온도 보정 검파부(138)와, 게이트 펄스 출력부(140)와, 감마 회로 제어부(142)를 구비한다.
에지 흐림부(112)는 입력된 영상 신호에 대해 에지를 흐려지게 하기 위한 신호 처리를 행한다. 구체적으로는, 에지 흐림부(112)는, 예를 들어 영상 신호가 나타내는 화상을 의도적으로 어긋나게 함으로써 에지를 흐려지게 하여, 패널(158)(후술함)에서의 화상의 번인 현상을 억제한다. 여기서, 화상의 번인 현상이라 함은, 패널(158)이 갖는 특정한 화소(pixel)의 발광 빈도가 다른 화소에 비해 높은 경우에 발생하는 발광 특성의 열화 현상이다. 화상의 번인 현상에 의해 열화된 화소는 다른 열화되어 있지 않은 화소에 비해 휘도가 저하된다. 그로 인해, 열화된 화소와 그 화소 주변의 열화되어 있지 않은 부분의 휘도차가 커진다. 이 휘도의 차에 의해, 예를 들어 표시 장치(100)가 표시하는 영상이나 화상을 보는 표시 장치(100)의 유저에게는 화면에 문자가 눌어 붙어 버린 것처럼 보이게 된다.
I/F부(114)는, 예를 들어 제어부(104) 등, 영상 신호 처리부(110)의 외부의 구성 요소와의 사이에서 신호의 송수신을 행하기 위한 인터페이스이다.
선형 변환부(116)는 입력되는 영상 신호에 대해 감마 보정을 행함으로써, 선형인 영상 신호로 보정한다. 예를 들어, 입력되는 영상 신호의 감마값이 "2.2"인 경우에는, 선형 변환부(116)는 감마값이 "1.0"이 되도록 영상 신호를 보정한다.
패턴 생성부(118)는 표시 장치(100)의 내부에서의 신호 처리에서 사용하는 테스트 패턴을 생성한다. 표시 장치(100)의 내부에서의 신호 처리에서 사용하는 테스트 패턴으로서는, 예를 들어 패널(158)의 표시 검사에 사용하는 테스트 패턴을 들 수 있지만, 상기에 한정되지 않는다.
색 온도 조정부(120)는 영상 신호가 나타내는 화상의 색 온도의 조정을 행하고, 표시 장치(100)의 패널(158)에서 표시하는 색의 조정을 행한다. 또한, 표시 장치(100)는, 표시 장치(100)를 사용하는 유저가 색 온도를 조정하는 것이 가능한 색 온도 조정 수단(도시하지 않음)을 구비할 수도 있다. 표시 장치(100)가 색 온도 조정 수단(도시하지 않음)을 구비함으로써, 유저는 화면에 표시되는 화상의 색 온도를 조정할 수 있다. 여기서, 표시 장치(100)가 구비하는 것이 가능한 색 온도 조정 수단(도시하지 않음)으로서는, 예를 들어 버튼, 방향 키, 조그 다이얼 등의 회전형 셀렉터, 혹은 이들의 조합 등을 들 수 있지만, 상기에 한정되지 않는다.
정지 화상 검파부(122)는 입력되는 영상 신호의 시계열적인 차분을 검출하고, 소정의 시간차분이 검출되지 않는 경우에는 영상 신호가 정지 화상을 나타내는 것이라 판정한다. 정지 화상 검파부(122)의 검출 결과는, 예를 들어 패널(158)의 번인 현상의 방지나, 발광 소자의 열화 억제를 위해 사용할 수 있다.
장기 색 온도 보정부(124)는 패널(158)이 갖는 각 화소를 구성하는 적색(Red; 이하,「R」이라 함), 녹색(Green; 이하,「G」라 함), 청색(Blue; 이하,「B」라 함)의 서브픽셀(sub pixel; 부화소)의 시간의 흐름에 따른 변화를 보정한다. 여기서, 화소의 서브픽셀을 구성하는 각 색의 발광 소자(유기 EL 소자) 각각은, LT 특성(휘도-시간 특성)이 다르다. 따라서, 시간의 흐름에 따른 발광 소자의 열화에 수반하여, 패널(158)에 영상 신호가 나타내는 화상을 표시하는 경우에서의 색의 밸런스가 무너지게 된다. 따라서, 장기 색 온도 보정부(124)는 서브픽셀을 구성하는 각 색의 발광 소자(유기 EL 소자)의 시간의 흐름에 따른 열화의 보상을 행한다.
발광 시간 제어부(126)는 패널(158)이 갖는 각 화소의 발광 시간을 1프레임 기간마다 제어한다. 보다 구체적으로는, 발광 시간 제어부(126)는 1프레임 기간에 차지하는 발광 소자의 발광 시간의 비율[즉, 1프레임 기간에서의 발광과 무의미한 화면(dead screen)의 비율; 이하,「듀티(Duty)」라 함]을 제어한다. 표시 장치(100)는 듀티에 기초하여, 패널(158)이 갖는 화소에 선택적으로 전류를 인가함으로써, 영상 신호가 나타내는 화상을 원하는 시간 표시시킬 수 있다.
또한, 발광 시간 제어부(126)는 발광 시간의 제어에 대응하도록 영상 신호의 이득의 제어를 행할 수도 있다. 본 발명의 실시 형태에 관한 발광 시간 제어부(126)의 상세한 구성과, 본 발명의 실시 형태에 관한 표시 장치(100)에서의 발광 시간 및 영상 신호의 이득의 제어에 대해서는 후술한다.
신호 레벨 보정부(128)는 화상의 번인 현상의 발생을 방지하기 위해, 화상의 번인 현상의 발생의 위험도를 판별한다. 그리고, 신호 레벨 보정부(128)는, 예를 들어 위험도가 소정의 값 이상이 된 경우에는, 화상의 번인 현상을 방지하기 위해 영상 신호의 신호 레벨을 보정함으로써 패널(158)에 표시하는 영상의 휘도를 조정한다.
장기 색 온도 보정 검파부(138)는 장기 색 온도 보정부(124)에서 발광 소자의 시간의 흐름에 따른 열화의 보상을 행하기 위해 사용하는 정보를 검지한다. 장기 색 온도 보정 검파부(138)에서 검지한 정보는, 예를 들어 I/F부(114)를 통해 제어부(104)로 보내지고, 제어부(104)를 통해 기록부(106)에 기록할 수 있다.
불균일 보정부(130)는 영상 신호가 나타내는 화상이나 영상을 패널(158)에 표시시킨 경우에 발생할 수 있는, 예를 들어 가로줄, 세로줄 및 화면 전체의 얼룩 등의 불균일을 보정한다. 불균일 보정부(130)는, 예를 들어 입력되는 영상 신호의 레벨이나 좌표 위치를 기준으로 보정을 행할 수 있다.
감마 변환부(132)는 선형 변환부(116)에서 선형인 영상 신호로 되도록 감마 보정된 영상 신호[보다 엄밀하게는 불균일 보정부(130)로부터 출력되는 영상 신호]에 대해 감마 보정을 행하고, 영상 신호가 소정의 감마값을 갖도록 보정한다. 여기서, 소정의 감마값이라 함은, 표시 장치(100)의 패널(158)이 구비하는 화소 회 로(후술함)의 VI 특성(전압-전류 특성; 엄밀하게는 화소 회로가 구비하는 트랜지스터의 VI 특성)을 없애는 것이 가능한 값이다. 감마 변환부(132)가, 영상 신호가 상기 소정의 감마값을 갖도록 감마 보정을 행함으로써, 영상 신호가 나타내는 피사체의 광량과 발광 소자에 인가하는 전류량과의 관계를 선형으로 취급할 수 있다.
디더 처리부(134)는 감마 변환부(132)에서 감마 보정된 영상 신호에 대해 디더링(dithering) 처리를 행한다. 여기서, 디더링이라 함은, 사용 가능한 컬러수가 적은 환경에서 중간색을 표현하기 위해, 표시 가능한 색을 조합하여 표시하는 것이다. 디더 처리부(134)가 디더링 처리를 행함으로써, 원래 패널(158) 상에서는 표시할 수 없는 색을 외관상 만들어 내어 표시시킬 수 있다.
신호 출력부(136)는 디더 처리부(134)에서 디더링 처리가 행해진 영상 신호를 영상 신호 처리부(110)의 외부로 출력한다. 여기서, 신호 출력부(136)로부터 출력되는 영상 신호는, 예를 들어 R, G, B 각 색마다 독립된 신호로 할 수 있다.
게이트 펄스 출력부(140)는 패널(158)이 갖는 각 화소의 발광, 및 발광 시간을 제어하는 선택 신호를 출력한다. 여기서, 선택 신호는 발광 시간 제어부(126)로부터 출력되는 듀티에 기초하는 것이며, 예를 들어 선택 신호가 하이 레벨일 때 화소가 갖는 발광 소자를 발광시키고, 또한 선택 신호가 로우 레벨일 때 화소가 갖는 발광 소자를 비발광으로 할 수 있다.
감마 회로 제어부(142)는 감마 회로(154)(후술함)에 소정의 설정값을 출력한다. 여기서, 감마 회로 제어부(142)가 감마 회로(154)에 출력하는 소정의 설정값으로서는, 예를 들어 데이터 드라이버(152)(후술함)가 갖는 D/A 컨버터(Digital- to-Analog Converter)의 래더 저항에 제공하기 위한 기준 전압을 들 수 있다.
영상 신호 처리부(110)는 상술한 구성에 의해 입력되는 영상 신호에 대해 각종 신호 처리를 행할 수 있다.
기억부(150)는 표시 장치(100)가 구비하는 다른 기억 수단이다. 기억부(150)가 유지하는 정보로서는, 예를 들어 신호 레벨 보정부(128)에서 휘도를 보정하는 경우에 필요해지는, 소정의 휘도를 상회하여 발광하고 있는 화소 또는 화소군의 정보와, 당해 상회하고 있는 양의 정보를 대응시킨 정보를 들 수 있다. 또한, 기억부(150)로서는, 예를 들어 SDRAM(Synchronous Dynamic Random Access Memory)이나 SRAM(Static Random Access Memory) 등의 휘발성 메모리(volatile memory)를 들 수 있지만, 상기에 한정되지 않는다. 예를 들어, 기억부(150)는 하드 디스크 등의 자기 기록 매체나, 플래시 메모리 등의 불휘발성 메모리이어도 된다.
과전류 검출부(156)는, 예를 들어 표시 장치(100)의 구성 요소를 포함하는 기판(도시하지 않음)에서 배선이 단락되는 것 등에 의해 과전류가 발생한 경우, 당해 과전류를 검출하여 게이트 펄스 출력부(140)에 과전류의 발생을 통지한다. 과전류 검출부(156)로부터의 과전류의 발생의 통지를 받은 게이트 펄스 출력부(140)가, 예를 들어 패널(158)이 갖는 각 화소에 선택 신호를 인가하지 않음으로써, 과전류가 패널(158)에 인가되는 것을 방지할 수 있다.
데이터 드라이버(152)는 신호 출력부(136)로부터 출력된 영상 신호를 패널(158)의 각 화소에 인가하기 위한 전압 신호로 변환하여, 당해 전압 신호를 패 널(158)에 출력한다. 여기서, 데이터 드라이버(152)는 디지털 신호로서의 영상 신호를 아날로그 신호로서의 전압 신호로 변환하기 위한 D/A 컨버터를 구비할 수 있다.
감마 회로(154)는 데이터 드라이버(152)가 구비하는 D/A 컨버터의 래더 저항에 제공하기 위한 기준 전압을 출력한다. 감마 회로(154)가 데이터 드라이버(152)에 출력하는 기준 전압은 감마 회로 제어부(142)가 제어할 수 있다.
패널(158)은 표시 장치(100)가 구비하는 표시부이다. 패널(158)은 매트릭스 형상(행렬 형상)으로 배치된 복수의 화소를 구비한다. 또한, 패널(158)은 각 화소에 대응하는 영상 신호에 따른 전압 신호가 인가되는 데이터선과 선택 신호가 인가되는 주사선을 구비한다. 예를 들어, SD(Standard Definition) 해상도의 영상을 표시하는 패널(158)은 적어도 640×480=307200(데이터선×주사선)의 화소를 갖고, 컬러 표시를 위해 그 화소가 R, G, B의 서브픽셀로 되는 경우에는, 640×480×3=921600(데이터선×주사선×서브픽셀의 수)의 서브픽셀을 갖는다. 마찬가지로, HD(High Definition) 해상도의 영상을 표시하는 패널(158)은 1920×1080의 화소를 갖고, 컬러 표시의 경우에는 1920×1080×3의 서브픽셀을 갖는다.
[서브픽셀의 적용예: 유기 EL 소자를 구비하는 경우]
각 화소의 서브픽셀을 구성하는 발광 소자가 유기 EL 소자인 경우에는, IL 특성(전류-발광량 특성)이 선형으로 된다. 상술한 바와 같이, 표시 장치(100)는 감마 변환부(132)에서의 감마 보정에 의해, 영상 신호가 나타내는 피사체의 광량과 발광 소자에 인가하는 전류량과의 관계를 선형으로 할 수 있다. 따라서, 표시 장 치(100)는 영상 신호가 나타내는 피사체의 광량과 발광량과의 관계를 선형으로 할 수 있으므로, 영상 신호에 충실한 영상이나 화상을 표시할 수 있다.
또한, 패널(158)은 화소마다 인가하는 전류량을 제어하기 위한 화소 회로를 구비한다. 화소 회로는, 예를 들어 인가되는 주사 신호 및 전압 신호에 의해 전류량을 제어하기 위한 스위치 소자 및 드라이브 소자와, 전압 신호를 유지하기 위한 캐패시터로 구성된다. 상기 스위치 소자 및 상기 드라이브 소자는, 예를 들어 박막 트랜지스터(Thin Film Transistor; 이하,「TFT」라 함)로 구성된다. 여기서, 화소 회로가 구비하는 트랜지스터는 VI 특성이 개별적으로 상이하므로, 패널(158) 전체적인 VI 특성은 표시 장치(100)와 동일한 구성을 갖는 다른 표시 장치가 구비하는 패널의 VI 특성과 상이하다. 따라서, 표시 장치(100)는, 상술한 감마 변환부(132)에서 패널(158)의 VI 특성을 없애도록 패널(158)에 대응한 감마 보정을 행함으로써, 영상 신호가 나타내는 피사체의 광량과 발광 소자에 인가하는 전류량과의 관계를 선형으로 한다. 또한, 본 발명의 실시 형태에 관한 패널(158)이 구비하는 화소 회로의 구성예에 대해서는 후술한다.
본 발명의 실시 형태에 관한 표시 장치(100)는 도 1에 도시한 바와 같은 구성을 취함으로써, 입력되는 영상 신호에 따른 영상이나 화상을 표시할 수 있다. 또한, 도 1에서는 선형 변환부(116)의 후단에 패턴 생성부(118)를 구비하는 영상 신호 처리부(110)를 나타냈지만, 이러한 구성에 한정되지 않고, 영상 신호 처리부는 선형 변환부(116)의 전단에 패턴 생성부(118)를 구비할 수도 있다.
(표시 장치(100)에서의 신호 특성의 천이의 개요)
다음에, 상술한 본 발명의 실시 형태에 관한 표시 장치(100)에서의 신호 특성의 천이의 개요에 대해 설명한다. 도 2A 내지 도 2F 각각은, 본 발명의 실시 형태에 관한 표시 장치(100)에서의 신호 특성의 천이의 개요를 나타내는 설명도이다.
여기서, 도 2A 내지 도 2F의 각 그래프는 표시 장치(100)에서의 처리를 시계열로 나타낸 것이며, 예를 들어 "도 2A에서의 처리 결과의 신호 특성이 도 2B의 좌측 도면에 대응한다"라고 하는 바와 같이, 도 2B 내지 도 2E의 좌측 도면은 전단의 처리 결과의 신호 특성을 나타내고 있다. 도 2A 내지 도 2E의 우측 도면은 처리에서 계수로서 사용되는 신호 특성을 나타내고 있다.
[제1 신호 특성의 천이: 선형 변환부(116)의 처리에 의한 천이]
도 2A의 좌측 도면에 나타낸 바와 같이, 예를 들어 방송국 등으로부터 송신되는 영상 신호[영상 신호 처리부(110)에 입력되는 영상 신호]는 소정의 감마값(예를 들어, "2.2")을 갖고 있다. 영상 신호 처리부(110)의 선형 변환부(116)는 영상 신호 처리부(110)에 입력되는 영상 신호의 감마값을 없애도록 영상 신호 처리부(110)에 입력되는 영상 신호가 나타내는 감마 곡선(도 2A의 좌측 도면)과는 역의 감마 곡선(선형 감마; 도 2A의 우측 도면)을 곱함으로써, 영상 신호가 나타내는 피사체의 광량과 출력 B의 관계가 선형인 특성을 갖는 영상 신호로 보정한다.
[제2 신호 특성의 천이: 감마 변환부(132)의 처리에 의한 천이]
영상 신호 처리부(110)의 감마 변환부(132)는 패널(158)이 구비하는 트랜지스터의 VI 특성(도 2D의 우측 도면)을 없애므로, 미리 패널(158) 고유의 감마 곡선과는 역의 감마 곡선(패널 감마; 도 2B의 우측 도면)을 곱한다.
[제3 신호 특성의 천이: 데이터 드라이버(152)에서의 D/A 변환에 의한 천이]
도 2C는 데이터 드라이버(152)에서 영상 신호가 D/A 변환된 경우를 도시하고 있다. 도 2C에 도시한 바와 같이, 데이터 드라이버(152)에서 영상 신호가 D/A 변환됨으로써, 영상 신호에서의 영상 신호가 나타내는 피사체의 광량과 영상 신호가 D/A 변환된 전압 신호와의 관계는 도 2D의 좌측 도면과 같이 된다.
[제4 신호 특성의 천이: 패널(158)의 화소 회로에서의 천이]
도 2D는, 데이터 드라이버(152)에 의해 패널(158)이 구비하는 화소 회로에 전압 신호가 인가된 경우를 나타내고 있다. 도 2B에 도시한 바와 같이, 영상 신호 처리부(110)의 감마 변환부(132)는 패널(158)이 구비하는 트랜지스터의 VI 특성에 대응하는 패널 감마를 미리 곱하고 있다. 따라서, 패널(158)이 구비하는 화소 회로에 전압 신호가 인가된 경우에는, 영상 신호에서의 영상 신호가 나타내는 피사체의 광량과 화소 회로에 인가되는 전류와의 관계는 도 2E의 좌측 도면에 도시한 바와 같이 선형으로 된다.
[제5 신호 특성의 천이: 패널(158)의 발광 소자(유기 EL 소자)에서의 천이]
도 2E의 우측 도면에 도시한 바와 같이, 유기 EL 소자(OLED)의 IL 특성은 선형이 된다. 따라서, 패널(158)의 발광 소자에서는, 도 2E에 도시한 바와 같이 선형인 신호 특성을 갖는 것끼리가 곱해짐으로써 영상 신호에서의 영상 신호가 나타내는 피사체의 광량과 발광 소자로부터 발광되는 발광량과의 관계도 또한 선형의 관계를 갖는다(도 2F).
도 2A 내지 도 2F에 나타낸 바와 같이, 표시 장치(100)는 입력되는 영상 신 호가 나타내는 피사체의 광량과 발광 소자로부터 발광되는 발광량과의 관계를 선형으로 할 수 있다. 따라서, 표시 장치(100)는 영상 신호에 충실한 영상이나 화상을 표시할 수 있다.
(표시 장치(100)의 패널(158)이 구비하는 화소 회로의 구성예)
다음에, 본 발명의 실시 형태에 관한 표시 장치(100)의 패널(158)이 구비하는 화소 회로의 구성예에 대해 설명한다. 또한, 이하에서는, 발광 소자가 유기 EL 소자인 경우를 예로 들어 설명한다.
[1] 화소 회로의 구조
우선, 패널(158)이 구비하는 화소 회로의 구조에 대해 설명한다. 도 3은 본 발명의 실시 형태에 관한 표시 장치(100)의 패널(158)에 설치되는 화소 회로의 단면 구조의 일례를 나타내는 단면도이다.
도 3을 참조하면, 패널(158)에 설치되는 화소 회로는 구동 트랜지스터(1022) 등을 포함하는 구동 회로가 형성된 유리 기판(1201) 상에 절연막(1202), 절연 평탄화막(1203) 및 윈도우 절연막(1204)이 이 순서로 형성되고, 윈도우 절연막(1204)의 오목부(1204A)에 유기 EL 소자(1021)가 설치된 구성을 갖는다. 또한, 도 3에서는 구동 회로의 각 구성 소자 중, 구동 트랜지스터(1022)만을 도시하고, 다른 구성 소자에 대해서는 생략하고 있다.
유기 EL 소자(1021)는 윈도우 절연막(1204)의 오목부(1204A)의 저부에 형성된 금속 등으로 이루어지는 애노드 전극(1205)과, 애노드 전극(1205) 상에 형성된 유기층(전자 수송층, 발광층, 정공 수송층/정공 주입층)(1206)과, 유기층(1206) 상 에 전체 화소 공통으로 형성된 투명 도전막 등으로 이루어지는 캐소드 전극(1207)으로 구성된다.
유기 EL 소자(1021)에서, 유기층(1206)은 애노드 전극(1205) 상에 정공 수송층/정공 주입층(2061), 발광층(2062), 전자 수송층(2063) 및 전자 주입층(도시하지 않음)이 순차 피착됨으로써 형성된다. 여기서, 유기 EL 소자(1021)는 구동 트랜지스터(1022)로부터 애노드 전극(1205)을 통해 유기층(1206)에 전류가 흐름으로써 발광층(2062)에서 전자와 정공이 재결합할 때에 발광한다.
구동 트랜지스터(1022)는 게이트 전극(1221)과, 반도체층(1222)의 한쪽측에 설치된 소스/드레인 영역(1223)과, 반도체층(1222)의 다른 쪽측에 설치된 드레인/소스 영역(1224)과, 반도체층(1222)의 게이트 전극(1221)과 대향하는 부분의 채널 형성 영역(1225)으로 구성된다. 또한, 소스/드레인 영역(1223)은 콘택트 홀을 통해 유기 EL 소자(1021)의 애노드 전극(1205)과 전기적으로 접속된다.
패널(158)은 상기한 바와 같은 구동 회로가 형성된 유리 기판(1201) 상에 유기 EL 소자(1021)가 화소 단위로 형성된 후, 패시베이션막(1208)을 통해 밀봉 기판(1209)이 접착제(1210)에 의해 접합되고, 밀봉 기판(1209)에 의해 유기 EL 소자(1021)가 밀봉됨으로써 형성된다.
[2] 구동 회로
다음에, 패널(158)에 설치되는 구동 회로의 구성의 일례에 대해 설명한다.
유기 EL 소자를 구비하는 패널(158)의 화소 회로를 구성하는 구동 회로는, 구동 회로를 구성하는 트랜지스터의 수 및 용량 소자의 수에 따라 다양한 것이 있 다. 상기 구동 회로로서는, 예를 들어 5트랜지스터/1용량 소자로 구성되는 구동 회로(이하,「5Tr/1C 구동 회로」라 부르는 경우가 있음), 4트랜지스터/1용량 소자로 구성된 구동 회로(이하,「4Tr/1C 구동 회로」라 부르는 경우가 있음), 3트랜지스터/1용량 소자로 구성된 구동 회로(이하,「3Tr/1C 구동 회로」라 부르는 경우가 있음), 및 2트랜지스터/1용량 소자로 구성된 구동 회로(이하, 2Tr/1C 구동 회로라 부르는 경우가 있음)를 들 수 있다. 따라서, 우선, 상기의 구동 회로에 공통된 사항에 대해 설명한다.
[2-1] 구동 회로의 공통 사항
이하에서는, 설명의 편의상, 구동 회로를 구성하는 각 트랜지스터가 원칙적으로 n 채널형의 TFT로 구성되어 있다고 설명한다. 또한, 본 발명의 실시 형태에 관한 구동 회로가 p 채널형의 TFT로 구성할 수 있는 것은 물론이다. 또한, 본 발명의 실시 형태에 관한 구동 회로는 반도체 기판 등에 트랜지스터를 형성한 구성으로 할 수도 있다. 즉, 본 발명의 실시 형태에 관한 구동 회로를 구성하는 트랜지스터의 구조는, 특별히 한정되는 것은 아니다. 또한, 이하에서는, 본 발명의 실시 형태에 관한 구동 회로를 구성하는 트랜지스터가 인핸스먼트형이라고 설명하지만, 상기에 한정되지 않고, 디프레션형의 트랜지스터가 사용되어 있어도 된다. 또한, 본 발명의 실시 형태에 관한 구동 회로는 싱글 게이트형이어도 되고, 듀얼 게이트형이어도 된다.
또한, 이하에서는, 패널(158)은 (N/3)×M개(M은 2 이상의 자연수. N/3은 2 이상의 자연수)의 2차원 매트릭스 형상으로 배열된 화소로 구성되고, 1개의 화소는 3개의 서브픽셀(적색을 발광하는 R의 서브픽셀, 녹색을 발광하는 G의 서브픽셀, 청색을 발광하는 B의 서브픽셀)로 구성되어 있다고 하자. 또한, 각 화소를 구성하는 발광 소자는 선 순차 구동된다고 하고, 표시 프레임 레이트를 FR(회/초)이라 한다. 즉, 제m행째(m=1, 2, 3,…, M)에 배열된 (N/3)개의 화소, 보다 구체적으로는 N개의 서브픽셀의 각각을 구성하는 발광 소자가 동시에 구동되게 된다. 또한 환언하면, 1개의 행을 구성하는 각 발광 소자는 발광/비발광의 타이밍이 속하는 행 단위로 제어된다. 여기서, 1개의 행을 구성하는 각 화소에서 영상 신호를 기입하는 처리는, 모든 화소에 대해 동시에 영상 신호를 기입하는 처리(이하,「동시 기입 처리」라 부르는 경우가 있음)이어도 되고, 각 화소마다 순차 영상 신호를 기입하는 처리(이하,「순차 기입 처리」라 부르는 경우가 있음)이어도 된다. 어떠한 기입 처리로 할지는 구동 회로의 구성에 따라 적절하게 선택할 수 있다.
또한, 이하에서는, 제m행째, 제n열(n=1, 2, 3,…, N)에 위치하는 발광 소자에 관한 구동, 동작에 대해 설명하지만, 당해 발광 소자를 제(n, m)번째의 발광 소자 혹은 제(n, m)번째의 서브픽셀이라 부른다.
구동 회로에서는, 제m행째에 배열된 각 발광 소자의 수평 주사 기간(제m번째의 수평 주사 기간)이 종료될 때까지, 각종 처리(후술하는 임계값 전압 캔슬 처리, 기입 처리, 이동도 보정 처리)가 행해진다. 여기서, 기입 처리나 이동도 보정 처리는, 예를 들어 제m번째의 수평 주사 기간 내에 행해질 필요가 있다. 또한, 임계값 전압 캔슬 처리나 당해 임계값 전압 캔슬 처리에 수반하는 전처리는 구동 회로의 종류에 따라 제m번째의 수평 주사 기간보다 전에 선행하여 행할 수 있다.
또한, 구동 회로는 상술한 각종 처리가 모두 종료된 후, 제m행째에 배열된 각 발광 소자를 구성하는 발광부를 발광시킨다. 여기서, 구동 회로는 상술한 각종 처리가 모두 종료된 후, 즉시 발광부를 발광시켜도 되고, 소정 기간(예를 들어, 소정 행수분의 수평 주사 기간)이 경과한 후에 발광부를 발광시킬 수도 있다. 또한, 상기 소정 기간은 표시 장치의 사양이나 구동 회로의 구성 등에 따라 적절하게 설정할 수 있다. 또한, 이하에서는, 설명의 편의상, 구동 회로가 상술한 각종 처리 종료 후, 즉시 발광부를 발광시키는 것으로서 설명한다.
제m행째에 배열된 각 발광 소자를 구성하는 발광부의 발광은, 예를 들어 제(m+m')행째에 배열된 각 발광 소자의 수평 주사 기간의 개시 직전까지 계속된다. 여기서,「m'」는 표시 장치의 설계 사양에 의해 결정된다. 즉, 어느 표시 프레임의 제m행째에 배열된 각 발광 소자를 구성하는 발광부의 발광은 제(m+m'-1)번째의 수평 주사 기간까지 계속된다. 또한, 제m행째에 배열된 각 발광 소자를 구성하는 발광부는, 예를 들어 제(m+m')번째의 수평 주사 기간의 개시 시기부터, 다음 표시 프레임에서의 제m번째의 수평 주사 기간 내에서 기입 처리나 이동도 보정 처리가 완료될 때까지 비발광 상태를 유지한다. 또한, 상기 수평 주사 기간의 시간의 길이는, 예를 들어 (1/FR)×(1/M)초 미만의 시간 길이이다. 여기서, (m+m')의 값이 M을 초과하는 경우에는, 초과한 만큼의 수평 주사 기간은, 예를 들어 다음 표시 프레임에서 처리된다.
상기한 바와 같이 비발광 상태의 기간(이하,「비발광 기간」이라 부르는 경우가 있음)이 마련됨으로써, 표시 장치(100)에서는 액티브 매트릭스 구동에 수반하 는 잔상 흐림이 저감되어 동화상 품위를 보다 우수한 것으로 할 수 있다. 또한, 본 발명의 실시 형태에 관한 각 서브픽셀(보다 엄밀하게는 서브픽셀을 구성하는 발광 소자)의 발광 상태/비발광 상태는, 상기에 한정되지 않는다.
또한, 이하에서는, 1개의 트랜지스터가 갖는 2개의 소스/드레인 영역에서,「한쪽 소스/드레인 영역」이라는 용어를 전원부에 접속된 측의 소스/드레인 영역과 같은 의미에 있어서 사용하는 경우가 있다. 또한, 트랜지스터가 온 상태에 있다라 함은, 소스/드레인 영역간에 채널이 형성되어 있는 상태를 의미한다. 여기서, 트랜지스터의 한쪽 소스/드레인 영역으로부터 다른 쪽 소스/드레인 영역으로 전류가 흐르고 있는지 여부는 관계없다. 또한, 트랜지스터가 오프 상태에 있다라 함은, 소스/드레인 영역간에 채널이 형성되어 있지 않은 상태를 의미한다. 또한, 어느 트랜지스터의 소스/드레인 영역이 다른 트랜지스터의 소스/드레인 영역에 접속되어 있다라 함은, 어떤 트랜지스터의 소스/드레인 영역과 다른 트랜지스터의 소스/드레인 영역이 같은 영역을 차지하고 있는 형태를 포함한다. 또한, 소스/드레인 영역은 불순물을 함유한 폴리실리콘이나 아몰퍼스 실리콘 등의 도전성 물질로 구성할 수 있을 뿐만 아니라, 예를 들어 금속, 합금, 도전성 입자, 이들의 적층 구조, 유기 재료(도전성 고분자)로 이루어지는 층으로 구성할 수도 있다.
또한, 이하에서는, 본 발명의 실시 형태에 관한 구동 회로의 설명에 관하여 타이밍차트를 나타내는 경우가 있지만, 당해 타이밍차트에서의 각 기간을 나타내는 횡축의 길이(시간 길이)는 모식적인 것이며, 각 기간의 시간 길이의 비율을 나타내는 것은 아니다.
[2-2] 구동 회로의 구동 방법
다음에, 본 발명의 실시 형태에 관한 구동 회로의 구동 방법에 대해 설명한다. 도 4는, 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로의 등가 회로를 나타내는 설명도이다. 또한, 이하에서는, 도 4를 참조하여 5Tr/1C 구동 회로를 예로 들어 본 발명의 실시 형태에 관한 구동 회로의 구동 방법에 대해 설명하지만, 그 밖의 구동 회로에 대해서도, 기본적으로 동일한 구동 방법이 사용된다.
본 발명의 실시 형태에 관한 구동 회로는, 예를 들어 이하에 나타내는 (a) 전처리, (b) 임계값 전압 캔슬 처리, (c) 기입 처리, 및 (d) 발광 처리에 의해 구동한다.
(a) 전처리
전처리에서는, 제1 노드 ND1에 제1 노드 초기화 전압이 인가되고, 제2 노드 ND2에 제2 노드 ND2 초기화 전압이 인가된다. 여기서, 제1 노드 초기화 전압 및 제2 노드 ND2 초기화 전압은, 제1 노드 ND1과 제2 노드 ND2 사이의 전위차가 구동 트랜지스터 TRD의 임계값 전압을 초과하고, 또한 제2 노드 ND2와 발광부 ELP로 구비된 캐소드 전극과의 사이의 전위차가 발광부 ELP의 임계값 전압을 초과하지 않도록 하기 위해 인가된다.
(b) 임계값 전압 캔슬 처리
임계값 전압 캔슬 처리에서는, 제1 노드 ND1의 전위를 유지한 상태에서 제1 노드 ND1의 전위로부터 구동 트랜지스터 TRD의 임계값 전압을 뺀 전위를 향해 제2 노드 ND2의 전위를 변화시킨다.
보다 구체적으로 설명하면, 임계값 전압 캔슬 처리에서는, 제1 노드 ND1의 전위로부터 구동 트랜지스터 TRD의 임계값 전압을 뺀 전위를 향해 제2 노드 ND2의 전위를 변화시키기 위해, 상기 (a)의 처리에서의 제2 노드 ND2의 전위에 구동 트랜지스터 TRD의 임계값 전압을 더한 전압을 초과하는 전압을 구동 트랜지스터 TRD의 한쪽 소스/드레인 영역에 인가한다. 여기서, 임계값 전압 캔슬 처리에서, 제1 노드 ND1과 제2 노드 ND2 사이의 전위차(즉, 구동 트랜지스터 TRD의 게이트 전극과 소스 영역 사이의 전위차)가 구동 트랜지스터 TRD의 임계값 전압에 근접하는 정도는, 정성적으로는 임계값 전압 캔슬 처리의 시간에 의해 좌우된다. 따라서, 예를 들어 임계값 전압 캔슬 처리의 시간을 충분 길게 확보한 형태에서는, 제2 노드 ND2의 전위는 제1 노드 ND1의 전위로부터 구동 트랜지스터 TRD의 임계값 전압을 뺀 전위에 도달한다. 그리고, 제1 노드 ND1과 제2 노드 ND2 사이의 전위차는 구동 트랜지스터 TRD의 임계값 전압에 도달하고, 구동 트랜지스터 TRD는 오프 상태로 된다. 한편, 예를 들어 임계값 전압 캔슬 처리의 시간을 짧게 설정해야만 하는 형태에서는, 제1 노드 ND1과 제2 노드 ND2 사이의 전위차가 구동 트랜지스터 TRD의 임계값 전압보다 크고, 구동 트랜지스터 TRD는 오프 상태로는 되지 않는 경우가 있다. 따라서, 임계값 전압 캔슬 처리에서는, 임계값 전압 캔슬 처리의 결과로서, 반드시 구동 트랜지스터 TRD가 오프 상태로 되는 것을 요하지 않는다.
(c) 기입 처리
기입 처리에서는, 주사선 SCL로부터의 신호에 의해 온 상태로 된 기입 트랜지스터 TRW를 통해 데이터선 DTL로부터 영상 신호가 제1 노드 ND1에 인가된다.
(d) 발광 처리
발광 처리에서는, 주사선 SCL로부터의 신호에 의해 기입 트랜지스터 TRW를 오프 상태로 하여 제1 노드 ND1을 부유 상태로 하고, 전원부(2100)로부터 구동 트랜지스터 TRD를 통해 제1 노드 ND1과 제2 노드 ND2 사이의 전위차의 값에 따른 전류를 발광부 ELP로 흐르게 함으로써 발광부 ELP를 발광(구동)시킨다.
본 발명의 실시 형태에 관한 구동 회로는, 예를 들어 상기 (a) 내지 (d)의 처리에 의해 구동한다.
[2-3] 구동 회로의 구성예와, 구동 방법의 구체예
다음에, 구동 회로마다 구동 회로의 구성예, 및 당해 구동 회로의 구동 방법에 대해 보다 구체적으로 설명한다. 또한, 이하에서는, 다양한 구동 회로 중, 5Tr/1C 구동 회로 및 2Tr/1C 구동 회로에 대해 설명한다.
[2-3-1] 5Tr/1C 구동 회로
우선, 5Tr/1C 구동 회로에 대해, 도 4 내지 도 6I를 참조하여 설명한다. 도 5는 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로의 구동의 타이밍차트이다. 또한, 도 6A 내지 도 6I는, 각각 도 4에 나타내는 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도이다.
도 4를 참조하면, 5Tr/1C 구동 회로는, 기입 트랜지스터 TRW와, 구동 트랜지스터 TRD와, 제1 트랜지스터 TR1과, 제2 트랜지스터 TR2와, 제3 트랜지스터 TR3과, 용량부 C1로 구성된다. 즉, 5Tr/1C 구동 회로는 5개의 트랜지스터와 1개의 용량부로 구성된다. 또한, 도 4에서는, 기입 트랜지스터 TRW, 제1 트랜지스터 TR1, 제2 트랜지스터 TR2, 및 제3 트랜지스터 TR3을 n 채널형의 TFT로 구성한 예를 나타내고 있지만, 상기에 한정되지 않고, p 채널형의 TFT로 구성해도 된다. 또한, 용량부 C1은, 예를 들어 소정의 정전 용량을 갖는 캐패시터로 구성할 수 있다.
<제1 트랜지스터 TR1>
제1 트랜지스터 TR1의 한쪽 소스/드레인 영역은 전원부(2100)(전압 VCC)에 접속되고, 제1 트랜지스터 TR1의 다른 쪽 소스/드레인 영역은 구동 트랜지스터 TRD의 한쪽 소스/드레인 영역에 접속된다. 또한, 제1 트랜지스터 TR1의 온/오프 동작은 제1 트랜지스터 제어 회로(2111)로부터 신장하여, 제1 트랜지스터 TR1의 게이트 전 극에 접속된 제1 트랜지스터 제어선 CL1에 의해 제어된다. 여기서, 전원부(2100)는 발광부 ELP에 전류를 공급하여, 발광부 ELP를 발광시키기 위해 설치한다.
<구동 트랜지스터 TRD>
구동 트랜지스터 TRD의 한쪽 소스/드레인 영역은 제1 트랜지스터 TR1의 다른 쪽 소스/드레인 영역에 접속된다. 또한, 구동 트랜지스터 TRD의 다른 쪽 소스/드레인 영역은 발광부 ELP의 애노드 전극과, 제2 트랜지스터 TR2의 다른 쪽 소스/드레인 영역과, 용량부 C1의 한쪽 전극에 접속되어 있고, 제2 노드 ND2를 구성한다. 또한, 구동 트랜지스터 TRD의 게이트 전극은 기입 트랜지스터 TRW의 다른 쪽 소스/드레인 영역과, 제3 트랜지스터 TR3의 다른 쪽 소스/드레인 영역과, 용량부 C1의 다른 쪽 전극에 접속되어 있고, 제1 노드 ND1을 구성한다.
여기서, 구동 트랜지스터 TRD는, 발광 소자의 발광 상태에서는, 예를 들어 이하의 수학식 1에 따라 드레인 전류 Ids를 흐르도록 구동된다. 여기서, 수학식 1에 나타내는「μ」는 "실효적인 이동도"를 나타내고,「L」은 "채널 길이"를 나타내고 있다. 또한, 마찬가지로, 수학식 1에 나타내는「W」는 "채널 폭",「Vgs」는 "게이트 전극과 소스 영역 사이의 전위차",「Vth」는 "임계값 전압",「Cox」는 "(게이트 절연층의 비유전율)×(진공의 유전율)/(게이트 절연층의 두께)", 그리고,「k」는 "k≡(1/2)ㆍ(W/L)ㆍCox"를 각각 나타내고 있다.
Ids=kㆍμㆍ(Vgs-Vth)2
또한, 발광 소자의 발광 상태에서는, 구동 트랜지스터 TRD의 한쪽 소스/드레인 영역은 드레인 영역으로서 기능하고, 다른 쪽 소스/드레인 영역은 소스 영역으로서 기능한다. 또한, 이하에서는, 설명의 편의상, 구동 트랜지스터 TRD의 한쪽 소스/드레인 영역을 단순히「드레인 영역」이라 부르고, 다른 쪽 소스/드레인 영역을 단순히「소스 영역」이라 부르는 경우가 있다.
발광부 ELP는, 예를 들어 수학식 1에 나타내는 드레인 전류 Ids가 흐름으로써 발광한다. 여기서, 발광부 ELP에서의 발광 상태(휘도)는 드레인 전류 Ids의 값의 대소에 의해 제어된다.
<기입 트랜지스터 TRW>
기입 트랜지스터 TRW의 다른 쪽 소스/드레인 영역은, 구동 트랜지스터 TRD의 게이트 전극에 접속된다. 또한, 기입 트랜지스터 TRW의 한쪽 소스/드레인 영역은 신호 출력 회로(2102)로부터 신장하는 데이터선 DTL에 접속된다. 그리고, 데이터선 DTL을 통해, 발광부 ELP에서의 휘도를 제어하기 위한 영상 신호 VSig가, 한쪽 소 스/드레인 영역에 공급된다. 또한, 데이터선 DTL을 통해, 영상 신호 VSig 이외의 다양한 신호ㆍ전압(프리차지 구동을 위한 신호나 각종 기준 전압 등)이 한쪽 소스/드레인 영역에 공급되어도 된다. 또한, 기입 트랜지스터 TRW의 온/오프 동작은 주사 회로(2101)로부터 신장하여 기입 트랜지스터 TRW의 게이트 전극에 접속된 주사선 SCL에 의해 제어된다.
<제2 트랜지스터 TR2>
제2 트랜지스터 TR2의 다른 쪽 소스/드레인 영역은 구동 트랜지스터 TRD의 소스 영역에 접속된다. 또한, 제2 트랜지스터 TR2의 한쪽 소스/드레인 영역에는, 제2 노드 ND2의 전위(즉, 구동 트랜지스터 TRD의 소스 영역의 전위)를 초기화하기 위한 전압 VSS가 공급된다. 또한, 제2 트랜지스터 TR2의 온/오프 동작은 제2 트랜지스터 제어 회로(2112)로부터 신장하여, 제2 트랜지스터 TR2의 게이트 전극에 접속된 제2 트랜지스터 제어선 AZ2에 의해 제어된다.
<제3 트랜지스터 TR3>
제3 트랜지스터 TR3의 다른 쪽 소스/드레인 영역은 구동 트랜지스터 TRD의 게이트 전극에 접속된다. 또한, 제3 트랜지스터 TR3의 한쪽 소스/드레인 영역에는, 제1 노드 ND1의 전위(즉, 구동 트랜지스터 TRD의 게이트 전극의 전위)를 초기화하기 위한 전압 VOfs가 공급된다. 또한, 제3 트랜지스터 TR3의 온/오프 동작은, 제3 트랜지스터 제어 회로(2113)로부터 신장하여, 제3 트랜지스터 TR3의 게이트 전극에 접속된 제3 트랜지스터 제어선 AZ3에 의해 제어된다.
<발광부 ELP>
발광부 ELP의 애노드 전극은 구동 트랜지스터 TRD의 소스 영역에 접속되어 있다. 또한, 발광부 ELP의 캐소드 전극에는 전압 VCat가 인가된다. 도 4에서는, 발광부 ELP의 용량을 부호 cEL로 나타내고 있다. 또한, 발광부 ELP의 발광에 필요해지는 임계값 전압을 Vth-EL로 하면, 발광부 ELP의 애노드 전극과 캐소드 전극 사이에 Vth-EL 이상의 전압이 인가되었을 때, 발광부 ELP는 발광한다.
또한, 이하에서는, 발광부 ELP에서의 휘도를 제어하기 위한 영상 신호를「VSig」, 전원부(2100)의 전압을「VCC」, 구동 트랜지스터 TRD의 게이트 전극의 전위(제1 노드 ND1의 전위)를 초기화하기 위한 전압을「VOfs」로 한다. 또한, 이하에서는, 구동 트랜지스터 TRD의 소스 영역의 전위(제2 노드 ND2의 전위)를 초기화하기 위한 전압을「VSS」, 구동 트랜지스터 TRD의 임계값 전압을「Vth」, 발광부 ELP의 캐소드 전극에 인가되는 전압을 「VCat」, 그리고 발광부 ELP의 임계값 전압을「Vth-EL」로 한다. 또한 이하에서는, 각 전압 혹은 전위의 값이, 하기의 경우를 예로 들 어 설명하지만, 본 발명의 실시 형태에 관한 각 전압 혹은 전위의 값이 하기에 한정되지 않는 것은 물론이다.
ㆍVSig: 0[볼트] 내지 10[볼트]
ㆍVCC: 20[볼트]
ㆍVOfs: 0[볼트]
ㆍVSS: -10[볼트]
ㆍVth: 3[볼트]
ㆍVCat: 0[볼트]
ㆍVth-EL: 3[볼트]
이하, 도 5 및 도 6A 내지 도 6I를 적절하게 참조하여, 5Tr/1C 구동 회로의 동작에 대해 설명한다. 또한, 이하에서는, 5Tr/1C 구동 회로에서, 상술한 각종 처리(임계값 전압 캔슬 처리, 기입 처리, 이동도 보정 처리)가 모두 완료된 후, 즉시 발광 상태가 시작되는 것으로서 설명하지만, 상기에 한정되지 않는다. 또한, 후술하는 4Tr/1C 구동 회로, 3Tr/1C 구동 회로, 2Tr/1C 구동 회로의 설명에서도 마찬가지이다.
<A-1>「기간-TP(5)-1」(도 5 및 도 6A 참조)
「기간-TP(5)-1」은, 예를 들어 앞의 표시 프레임에서의 동작을 나타내고 있 고, 전회의 각종 처리 완료 후에 제(n, m)번째의 발광 소자가 발광 상태에 있는 기간이다. 즉, 제(n, m)번째의 서브픽셀을 구성하는 발광 소자에서의 발광부 ELP에는, 후술하는 수학식 6에 기초하는 드레인 전류 I'ds가 흐르고 있고, 제(n, m)번째의 서브픽셀을 구성하는 발광 소자의 휘도는 당해 드레인 전류 I'ds에 대응한 값이 된다. 여기서, 기입 트랜지스터 TRW, 제2 트랜지스터 TR2, 및 제3 트랜지스터 TR3은 오프 상태이며, 제1 트랜지스터 TR1 및 구동 트랜지스터 TRD는 온 상태이다. 제(n, m)번째의 발광 소자의 발광 상태는 제(m+m')행째에 배열된 발광 소자의 수평 주사 기간의 개시 직전까지 계속된다.
도 5에 나타내는「기간-TP(5)0」내지「기간-TP(5)4」는, 전회의 각종 처리 완료 후의 발광 상태가 종료된 후부터 다음 기입 처리가 행해지기 직전까지의 동작 기간이다. 즉, 이「기간-TP(5)0」내지「기간-TP(5)4」는, 예를 들어 앞의 표시 프레임에서의 제(m+m')번째의 수평 주사 기간의 개시 시기부터 현 표시 프레임에서의 제(m-1)번째의 수평 주사 기간의 종료 시기까지의 일정 시간 길이의 기간에 상당한다. 또한, 5Tr/1C 구동 회로는「기간-TP(5)0」내지「기간-TP(5)4」를 현 표시 프레임에서의 제m번째의 수평 주사 기간 내에 포함하는 구성으로 할 수도 있다.
또한,「기간-TP(5)0」내지「기간-TP(5)4」에서, 제(n, m)번째의 발광 소자는 기본적으로 비발광 상태에 있다. 즉,「기간-TP(5)0」내지「기간-TP(5)1」,「기간- TP(5)3」내지「기간-TP(5)4」에서는, 제1 트랜지스터 TR1은 오프 상태이므로, 발광 소자는 발광하지 않는다. 여기서,「기간-TP(5)2」에서는, 제1 트랜지스터 TR1은 온 상태로 된다. 그러나,「기간-TP(5)2」에서는 후술하는 임계값 전압 캔슬 처리가 행해지므로, 후술하는 수학식 2를 만족하는 것을 전제로 하면, 발광 소자는 발광하지 않는다.
이하,「기간-TP(5)0」내지「기간-TP(5)4」의 각 기간에 대해 설명한다. 또한,「기간-TP(5)1」의 개시 시기나,「기간-TP(5)0」내지「기간-TP(5)4」의 각 기간의 길이는 표시 장치(100)의 설계에 따라 적절하게 설정할 수 있다.
<A-2>「기간-TP(5)0」
상술한 바와 같이,「기간-TP(5)0」에서는, 제(n, m)번째의 발광 소자는 비발광 상태에 있다. 또한, 기입 트랜지스터 TRW, 제2 트랜지스터 TR2, 및 제3 트랜지스터 TR3은 오프 상태이다. 여기서,「기간-TP(5)-1」로부터「기간-TP(5)0」으로 이동하는 시점에서, 제1 트랜지스터 TR1이 오프 상태로 되므로, 제2 노드 ND2(구동 트랜지스터 TRD의 소스 영역 혹은 발광부 ELP의 애노드 전극)의 전위는 (Vth-EL+VCat)까지 저하되고, 발광부 ELP는 비발광 상태로 된다. 또한, 부유 상태의 제1 노드 ND1(구동 트랜지스터 TRD의 게이트 전극)의 전위는 제2 노드 ND2의 전위 저하에 수 반하여 저하된다.
<A-3>「기간-TP(5)1」(도 5, 도 6B, 및 도 6C 참조)
「기간-TP(5)1」에서는, 임계값 전압 캔슬 처리를 행하기 위한 전처리가 행해진다. 보다 구체적으로는,「기간-TP(5)1」의 개시시, 제2 트랜지스터 제어선 AZ2 및 제3 트랜지스터 제어선 AZ3을 하이 레벨로 함으로써, 제2 트랜지스터 TR2 및 제3 트랜지스터 TR3이 온 상태로 된다. 그 결과, 제1 노드 ND1의 전위는 VOfs(예를 들어, 0[볼트])가 되고, 또한 제2 노드 ND2의 전위는 VSS(예를 들어, -10[볼트])가 된다. 그리고,「기간-TP(5)1」의 완료 이전에 있어서, 제2 트랜지스터 제어선 AZ2를 로우 레벨로 함으로써, 제2 트랜지스터 TR2가 오프 상태로 된다. 여기서, 제2 트랜지스터 TR2 및 제3 트랜지스터 TR3을 동기하여 온 상태로 하게 할 수 있지만, 상기에 한정되지 않고, 예를 들어 제2 트랜지스터 TR2를 먼저 온 상태로 하게 해도 되고, 제3 트랜지스터 TR3을 먼저 온 상태로 하게 해도 된다.
상기한 처리에 의해, 구동 트랜지스터 TRD의 게이트 전극과 소스 영역 사이의 전위차는 Vth 이상이 된다. 여기서, 구동 트랜지스터 TRD는 온 상태이다.
<A-4>「기간-TP(5)2」(도 5 및 도 6D 참조)
「기간-TP(5)2」에서는, 임계값 전압 캔슬 처리가 행해진다. 보다 구체적으 로는, 제3 트랜지스터 TR3의 온 상태를 유지한 상태에서, 제1 트랜지스터 제어선 CL1을 하이 레벨로 함으로써, 제1 트랜지스터 TR1이 온 상태로 된다. 그 결과, 제1 노드 ND1의 전위는 변화하지 않지만(VOfs=0[볼트]을 유지), 제1 노드 ND1의 전위로부터 구동 트랜지스터 TRD의 임계값 전압 Vth를 뺀 전위를 향해 제2 노드 ND2의 전위는 변화한다. 즉, 부유 상태의 제2 노드 ND2의 전위는 상승한다. 그리고, 구동 트랜지스터 TRD의 게이트 전극과 소스 영역 사이의 전위차가 Vth에 도달하면, 구동 트랜지스터 TRD가 오프 상태로 된다. 구체적으로는, 부유 상태의 제2 노드 ND2의 전위가 (VOfs-Vth=-3[볼트]＞VSS)에 근접하여, 최종적으로 (VOfs-Vth)가 된다. 여기서,이하의 수학식 2가 보증되어 있으면, 즉, 수학식 2를 만족하도록 전위를 선택, 결정해 두면, 발광부 ELP가 발광하는 일은 없다.
(VOfs-Vth)＜(Vth-EL+VCat)
「기간-TP(5)2」에서, 제2 노드 ND2의 전위는 최종적으로 (VOfs-Vth)가 된다. 여기서, 제2 노드 ND2의 전위는, 구동 트랜지스터 TRD의 임계값 전압 Vth, 및 구동 트랜지스터 TRD의 게이트 전극을 초기화하기 위한 전압 VOfs에 의존하여 결정된다. 즉, 제2 노드 ND2의 전위는 발광부 ELP의 임계값 전압 Vth-EL에는 의존하지 않는다.
<A-5>「기간-TP(5)3」(도 5, 및 도 6E 참조)
「기간-TP(5)3」에서는, 제3 트랜지스터 TR3의 온 상태를 유지한 상태에서, 제1 트랜지스터 제어선 CL1을 로우 레벨로 함으로써, 제1 트랜지스터 TR1이 오프 상태로 된다. 그 결과, 제1 노드 ND1의 전위는 변화하지 않고(VOfs=0[볼트]을 유지), 또한 부유 상태의 제2 노드 ND2의 전위도 변화하지 않는다. 따라서, 제2 노드 ND2의 전위는 (VOfs-Vth=-3[볼트])으로 유지된다.
<A-6>「기간-TP(5)4」(도 5, 및 도 6F 참조)
「기간-TP(5)4」에서는, 제3 트랜지스터 제어선 AZ3을 로우 레벨로 함으로써, 제3 트랜지스터 TR3이 오프 상태로 된다. 여기서, 제1 노드 ND1 및 제2 노드 ND2의 전위는 실질적으로 변화하지 않는다. 또한, 실제로는, 기생 용량 등의 정전결합에 의해 전위 변화가 발생할 수 있지만, 통상 이들은 무시할 수 있다.
「기간-TP(5)0」내지「기간-TP(5)4」에서는, 5Tr/1C 구동 회로는 상기한 바와 같이 동작한다. 다음에,「기간-TP(5)5」내지「기간-TP(5)7」의 각 기간에 대해 설명한다. 여기서,「기간-TP(5)5」에서는 기입 처리가 행해지고,「기간-TP(5)6」에서는 이동도 보정 처리가 행해진다. 상기한 처리는, 예를 들어 제m번째의 수평 주사 기간 내에 행해질 필요가 있다. 이하에서는, 설명의 편의상,「기간-TP(5)5」의 개시 시기와「기간-TP(5)6」의 종료 시기가 각각 제m번째의 수평 주사 기간의 개시 시기와 종료 시기에 일치하는 것으로서 설명한다.
<A-7>「기간-TP(5)5」(도 5, 및 도 6G 참조)
「기간-TP(5)5」에서는, 구동 트랜지스터 TRD에 대한 기입 처리가 실행된다. 구체적으로는, 제1 트랜지스터 TR1, 제2 트랜지스터 TR2, 및 제3 트랜지스터 TR3의 오프 상태를 유지한 상태에서, 데이터선 DTL의 전위를 발광부 ELP에서의 휘도를 제어하기 위한 영상 신호 VSig로 하고, 계속해서 주사선 SCL을 하이 레벨로 함으로써, 기입 트랜지스터 TRW가 온 상태로 된다. 그 결과, 제1 노드 ND1의 전위는 VSig로 상승한다.
여기서, 용량부 C1의 용량을 값 c1, 발광부 ELP의 용량 cEL의 용량을 값 cEL, 구동 트랜지스터 TRD의 게이트 전극과 소스 영역 사이의 기생 용량의 값을 cgs로 한다. 구동 트랜지스터 TRD의 게이트 전극의 전위가 VOfs로부터 VSig(＞VOfs)로 변화하였을 때, 용량부 C1의 양단부의 전위(제1 노드 ND1 및 제2 노드 ND2의 전위)는 기본적으로 변화한다. 즉, 구동 트랜지스터 TRD의 게이트 전극의 전위(=제1 노드 ND1의 전위)의 변화분(VSig-VOfs)에 기초하는 전하가 용량부 C1, 발광부 ELP의 용량 cEL, 구동 트랜지스터 TRD의 게이트 전극과 소스 영역 사이의 기생 용량으로 배분된다. 즉, 값 cEL이 값 c1 및 값 cgs와 비교하여 충분히 큰 값이면, 구동 트랜지스터 TRD의 게이트 전극의 전위의 변화분(VSig-VOfs)에 기초하는 구동 트랜지스터 TRD의 소스 영역(제2 노드 ND2)의 전위의 변화는 작아진다. 여기서, 일반적으로, 발광부 ELP의 용량 cEL의 용량값 cEL은 용량부 C1의 용량값 c1 및 구동 트랜지스터 TRD의 기생 용량의 값 cgs보다도 크다. 따라서, 이하에서는, 설명의 편의상, 특별히 필요가 있는 경우를 제외하고, 제1 노드 ND1의 전위 변화에 의해 발생하는 제2 노드 ND2의 전위 변화는 고려하지 않고 설명을 행한다. 또한, 상기는, 이하에 나타내는 그 밖의 구동 회로에서도 마찬가지이다. 또한, 도 5는 제1 노드 ND1의 전위 변화에 의해 발생하는 제2 노드 ND2의 전위 변화를 고려하지 않고 나타내고 있다.
또한, 구동 트랜지스터 TRD의 게이트 전극(제1 노드 ND1)의 전위를 Vg, 구동 트랜지스터 TRD의 소스 영역(제2 노드 ND2)의 전위를 Vs로 하면, Vg의 값은「Vg=VSig」가 되고, 또한 Vs의 값은「Vs≒VOfs-Vth」가 된다. 따라서, 제1 노드 ND1과 제2 노드 ND2의 전위차, 즉 구동 트랜지스터 TRD의 게이트 전극과 소스 영역 사이의 전위차 Vgs는, 이하의 수학식 3으로 나타낼 수 있다.
Vgs≒VSig-(VOfs-Vth)
수학식 3에 나타낸 바와 같이, 구동 트랜지스터 TRD에 대한 기입 처리에서 얻어진 Vgs는, 발광부 ELP에서의 휘도를 제어하기 위한 영상 신호 VSig, 구동 트랜지스터 TRD의 임계값 전압 Vth, 및 구동 트랜지스터 TRD의 게이트 전극을 초기화하기 위한 전압 VOfs에만 의존하고 있다. 또한, 수학식 3보다, 구동 트랜지스터 TRD에 대한 기입 처리에서 얻어진 Vgs는, 발광부 ELP의 임계값 전압 Vth-EL에는 의존하지 않는 것을 알 수 있다.
<A-8>「기간-TP(5)6」(도 5, 및 도 6H 참조)
「기간-TP(5)6」에서는, 구동 트랜지스터 TRD의 이동도 μ의 대소에 기초하는 구동 트랜지스터 TRD의 소스 영역(제2 노드 ND2)의 전위의 보정(이동도 보정 처리)이 행해진다.
일반적으로, 구동 트랜지스터 TRD를 폴리실리콘 박막 트랜지스터 등으로 제작한 경우, 트랜지스터간에 이동도 μ에 편차가 발생하는 것은 피하기 어렵다. 따라서, 이동도 μ에 차이가 있는 복수의 구동 트랜지스터 TRD의 게이트 전극에 같은 값의 영상 신호 VSig를 인가하였다고 해도, 이동도 μ가 큰 구동 트랜지스터 TRD를 흐르는 드레인 전류 Ids와 이동도 μ가 작은 구동 트랜지스터 TRD를 흐르는 드레인 전류 Ids 사이에 차이가 발생할 우려가 있다. 그리고, 상기한 바와 같은 차이가 발 생한 경우에는, 표시 장치(100)의 화면의 균일성(유니포머티)이 손상되어 버린다.
따라서,「기간-TP(5)6」에서는, 상기한 바와 같은 문제가 발생하는 것을 방지하기 위해 이동도 보정 처리가 행해진다. 구체적으로는, 기입 트랜지스터 TRW의 온 상태를 유지한 상태에서 제1 트랜지스터 제어선 CL1을 하이 레벨로 함으로써, 제1 트랜지스터 TR1이 온 상태로 되고, 계속해서 소정의 시간(t0)이 경과한 후, 주사선 SCL을 로우 레벨로 함으로써, 기입 트랜지스터 TRW가 오프 상태로 된다. 따라서, 제1 노드 ND1(구동 트랜지스터 TRD의 게이트 전극)은 부유 상태로 된다. 그 결과, 구동 트랜지스터 TRD의 이동도 μ의 값이 큰 경우에는, 구동 트랜지스터 TRD의 소스 영역에서의 전위의 상승량 ΔV(전위 보정값)는 커지고, 또한 구동 트랜지스터 TRD의 이동도 μ의 값이 작은 경우에는, 구동 트랜지스터 TRD의 소스 영역에서의 전위의 상승량 ΔV(전위 보정값)는 작아진다. 여기서, 구동 트랜지스터 TRD의 게이트 전극과 소스 영역 사이의 전위차 Vgs는, 상기 수학식 3에 기초하여, 예를 들어 이하의 수학식 4와 같이 변형된다.
Vgs≒VSig-(VOfs-Vth)-ΔV
또한, 이동도 보정 처리를 실행하기 위한 소정의 시간(「기간-TP(5)6」의 전 체 시간 t0)은, 표시 장치(100)의 설계시, 설계값으로서 미리 결정할 수 있다. 또한, 이때의 구동 트랜지스터 TRD의 소스 영역에서의 전위(VOfs-Vth+ΔV)가 이하의 수학식 5를 만족하도록「기간-TP(5)6」의 전체 시간 t0은 결정할 수 있다. 상기한 경우에는,「기간-TP(5)6」에서, 발광부 ELP가 발광하는 일은 없다. 또한, 이동도 보정 처리에서는, 계수 k(≡(1/2)ㆍ(W/L)ㆍCox)의 편차의 보정이 이동도의 보정과 동시에 행해진다.
(VOfs-Vth+ΔV)＜(Vth-EL+VCat)
<A-9>「기간-TP(5)7」(도 5, 및 도 6I 참조)
5Tr/1C 구동 회로에서는, 상술한 동작에 의해 임계값 전압 캔슬 처리, 기입 처리, 이동도 보정 처리가 완료된다. 여기서,「기간-TP(5)7」에서는, 주사선 SCL이 로우 레벨로 되는 결과, 기입 트랜지스터 TRW가 오프 상태로 되고, 제1 노드 ND1, 즉 구동 트랜지스터 TRD의 게이트 전극은 부유 상태로 된다. 또한,「기간-TP(5)7」에서는, 제1 트랜지스터 TR1은 온 상태를 유지하고 있고, 구동 트랜지스터 TRD의 드레인 영역은 전원부(2100)(전압 VCC, 예를 들어 20[볼트])에 접속된 상태에 있다. 따라서,「기간-TP(5)7」에서는 제2 노드 ND2의 전위는 상승한다.
여기서, 구동 트랜지스터 TRD의 게이트 전극은 부유 상태에 있고, 또한 용량부 C1이 존재한다. 따라서,「기간-TP(5)7」에서는 소위 부트스트랩 회로와 같은 현상이 구동 트랜지스터 TRD의 게이트 전극에 발생하고, 제1 노드 ND1의 전위도 상승한다. 그 결과, 구동 트랜지스터 TRD의 게이트 전극과 소스 영역 사이의 전위차 Vgs는 상기 수학식 4의 값이 유지된 것이 된다.
또한,「기간-TP(5)7」에서는, 제2 노드 ND2의 전위가 상승하고, (Vth-EL+VCat)를 초과하므로, 발광부 ELP는 발광을 개시한다. 이때, 발광부 ELP를 흐르는 전류는 구동 트랜지스터 TRD의 드레인 영역으로부터 소스 영역으로 흐르는 드레인 전류 Ids이므로, 상기 수학식 1로 나타낼 수 있다. 여기서, 상기 수학식 1과 상기 수학식 4로부터, 상기 수학식 1은, 예를 들어 이하의 상기 수학식 6과 같이 변형된다.
Ids=kㆍμㆍ(VSig-VOfs-ΔV)2
따라서, 발광부 ELP를 흐르는 전류 Ids는, 예를 들어 VOfs를 0[볼트]으로 설정하였다고 한 경우, 발광부 ELP에서의 휘도를 제어하기 위한 영상 신호 VSig의 값으로부터, 구동 트랜지스터 TRD의 이동도 μ에 기인한 제2 노드 ND2(구동 트랜지스터 TRD의 소스 영역)에서의 전위 보정값 ΔV의 값을 뺀 값의 2승에 비례한다. 즉, 발 광부 ELP를 흐르는 전류 Ids는, 발광부 ELP의 임계값 전압 Vth-EL, 및 구동 트랜지스터 TRD의 임계값 전압 Vth에는 의존하지 않는다. 즉, 발광부 ELP의 발광량(휘도)은 발광부 ELP의 임계값 전압 Vth-EL의 영향, 및 구동 트랜지스터 TRD의 임계값 전압 Vth의 영향을 받지 않는다. 그리고, 제(n, m)번째의 발광 소자의 휘도는 전류 Ids에 대응한 값이 된다.
또한, 이동도 μ가 큰 구동 트랜지스터 TRD일수록 전위 보정값 ΔV가 커지므로, 상기 수학식 4의 좌변의 Vgs의 값이 작아진다. 따라서, 수학식 6에서, 이동도 μ의 값이 큰 경우라도, (VSig-VOfs-ΔV)2의 값이 작아지는 결과, 드레인 전류 Ids를 보정할 수 있다. 즉, 이동도 μ가 다른 구동 트랜지스터 TRD에서도, 영상 신호 VSig의 값이 같으면 드레인 전류 Ids가 대략 동일해지고, 그 결과, 발광부 ELP를 흘러, 발광부 ELP의 휘도를 제어하는 전류 Ids가 균일화된다. 따라서, 5Tr/1C 구동 회로는 이동도 μ의 편차(또는, k의 편차)에 기인하는 발광부의 휘도의 편차를 보정할 수 있다.
또한, 발광부 ELP의 발광 상태는 제(m+m'-1)번째의 수평 주사 기간까지 계속된다. 이 시점은 [기간-TP(5)-1]의 종료에 상당한다.
5Tr/1C 구동 회로는 이상과 같이 동작함으로써, 발광 소자를 발광시킨다.
[2-3-2] 2Tr/1C 구동 회로
다음에, 2Tr/1C 구동 회로에 대해 설명한다. 도 7은 본 발명의 실시 형태에 관한 2Tr/1C 구동 회로의 등가 회로를 나타내는 설명도이다. 또한, 도 8은 본 발명의 실시 형태에 관한 2Tr/1C 구동 회로의 구동의 타이밍차트이다. 또한, 도 9A 내지 도 9F는, 각각 도 7에 도시하는 본 발명의 실시 형태에 관한 2Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 나타내는 설명도이다.
도 7을 참조하면, 2Tr/1C 구동 회로는, 상술한 도 4에 나타내는 5Tr/1C 구동 회로로부터, 제1 트랜지스터 TR1, 제2 트랜지스터 TR2, 및 제3 트랜지스터 TR3의 3개의 트랜지스터가 생략되어 있다. 즉, 2Tr/1C 구동 회로는 기입 트랜지스터 TRW, 및 구동 트랜지스터 TRD와, 용량부 C1로 구성되어 있다.
<구동 트랜지스터 TRD>
구동 트랜지스터 TRD의 구성은, 도 4에 나타내는 5Tr/1C 구동 회로에서 설명한 구동 트랜지스터 TRD의 구성과 마찬가지이므로, 상세한 설명은 생략한다. 또한, 구동 트랜지스터 TRD의 드레인 영역은 전원부(2100)에 접속되어 있다. 또한, 전원부(2100)로부터는, 발광부 ELP를 발광시키기 위한 전압 VCC-H, 및 구동 트랜지스터 TRD의 소스 영역의 전위를 제어하기 위한 전압 VCC-L이 공급된다. 여기서, 전압 VCC-H 및 VCC-L의 값으로서는, 예를 들어 "VCC-H=20[볼트]", "VCC-L=-10[볼트]"을 들 수 있지 만, 상기에 한정되지 않는 것은 물론이다.
<기입 트랜지스터 TRW>
기입 트랜지스터 TRW의 구성은, 도 4에 도시하는 5Tr/1C 구동 회로에서 설명한 기입 트랜지스터 TRW의 구성과 마찬가지이다. 따라서, 기입 트랜지스터 TRW의 구성에 대한 상세한 설명은 생략한다.
<발광부 ELP>
발광부 ELP의 구성은, 도 4에 도시하는 5Tr/1C 구동 회로에서 설명한 발광부 ELP의 구성과 마찬가지이다. 따라서, 발광부 ELP의 구성에 대한 상세한 설명은 생략한다.
이하, 도 8 및 도 9A 내지 도 9F를 적절하게 참조하여, 2Tr/1C 구동 회로의 동작에 대해 설명한다.
<B-1> 「기간-TP(2)-1」(도 8, 및 도 9A 참조)
「기간-TP(2)-1」은, 예를 들어 앞의 표시 프레임에서의 동작을 나타내고 있고, 실질적으로 5Tr/1C 구동 회로에서 설명한 도 5에 나타내는 [기간-TP(5)-1]과 동일한 동작이다.
도 8에 나타내는「기간-TP(2)0」내지「기간-TP(2)2」는, 도 5에 나타내는「기간-TP(5)0」내지「기간-TP(5)4」에 대응하는 기간이며, 다음 기입 처리가 행해지 기 직전까지의 동작 기간이다. 또한,「기간-TP(2)0」내지「기간-TP(2)2」에서는, 상술한 5Tr/1C 구동 회로와 마찬가지로, 제(n, m)번째의 발광 소자는 기본적으로 비발광 상태에 있다. 여기서, 2Tr/1C 구동 회로의 동작에서는, 도 8에 나타낸 바와 같이,「기간-TP(2)3」 외에,「기간-TP(2)1」내지「기간-TP(2)2」도 제m번째의 수평 주사 기간에 포함되는 점이, 5Tr/1C 구동 회로의 동작과는 상이하다. 또한, 이하에서는, 설명의 편의상,「기간-TP(2)1」의 개시 시기, 및「기간-TP(2)3」의 종료 시기는, 각각 제m번째의 수평 주사 기간의 개시 시기 및 종료 시기에 일치하는 것으로서 설명한다.
이하,「기간-TP(2)0」내지「기간-TP(2)2」의 각 기간에 대해 설명한다. 또한,「기간-TP(2)0」내지「기간-TP(2)2」의 각 기간의 길이는, 상술한 5Tr/1C 구동 회로와 마찬가지로, 표시 장치(100)의 설계에 따라 적절하게 설정할 수 있다.
<B-2>「기간-TP(2)0」(도 8 및 도 9B 참조)
「기간-TP(2)0」은, 예를 들어 앞의 표시 프레임으로부터 현 표시 프레임에서의 동작을 나타내고 있다. 보다 구체적으로는,「기간-TP(2)0」은, 앞의 표시 프레임에서의 제(m+m')번째의 수평 주사 기간으로부터, 현 표시 프레임에서의 제(m-1)번째의 수평 주사 기간까지의 기간이다. 또한,「기간-TP(2)0」에서, 제(n, m)번째의 발광 소자는 비발광 상태에 있다. 여기서,「기간-TP(2)-1」로부터「기간- TP(2)0」으로 이동하는 시점에 있어서, 전원부(2100)로부터 공급되는 전압은 VCC-H로부터 전압 VCC-L로 절환된다. 그 결과, 제2 노드 ND2의 전위는 VCC-L까지 저하되고, 발광부 ELP는 비발광 상태로 된다. 또한, 부유 상태의 제1 노드 ND1(구동 트랜지스터 TRD의 게이트 전극)의 전위는 제2 노드 ND2의 전위 저하와 함께 저하된다.
<B-3>「기간-TP(2)1」(도 8, 및 도 9C 참조)
「기간-TP(2)1」로부터는, 현 표시 프레임에서의 제m행째의 수평 주사 기간이 개시된다. 여기서,「기간-TP(2)1」에서는, 임계값 전압 캔슬 처리를 행하기 위한 전처리가 행해진다. 「기간-TP(2)1」의 개시시에 있어서, 주사선 SCL의 전위를 하이 레벨로 함으로써, 기입 트랜지스터 TRW가 온 상태로 된다. 그 결과, 제1 노드 ND1의 전위는 VOfs(예를 들어, 0[볼트])가 된다. 또한, 제2 노드 ND2의 전위는 VCC-L(예를 들어, -10[볼트])로 유지된다.
따라서,「기간-TP(2)1」에서는, 구동 트랜지스터 TRD의 게이트 전극과 소스 영역 사이의 전위차가 Vth 이상이 되고, 구동 트랜지스터 TRD는 온 상태로 된다.
<B-4>「기간-TP(2)2」(도 8 및 도 9D 참조)
「기간-TP(2)2」에서는, 임계값 전압 캔슬 처리가 행해진다. 구체적으로는, 「기간-TP(2)2」에서는, 기입 트랜지스터 TRW의 온 상태를 유지한 상태에서 전원부(2100)로부터 공급되는 전압이 VCC-L로부터 전압 VCC-H로 절환된다. 그 결과,「기간-TP(2)2」에서는, 제1 노드 ND1의 전위는 변화하지 않지만(VOfs=0[볼트]을 유지), 제2 노드 ND2의 전위는 제1 노드 ND1의 전위로부터 구동 트랜지스터 TRD의 임계값 전압 Vth를 뺀 전위를 향해 변화한다. 따라서, 부유 상태의 제2 노드 ND2의 전위는 상승한다. 그리고, 구동 트랜지스터 TRD의 게이트 전극과 소스 영역 사이의 전위차가 Vth에 도달하면, 구동 트랜지스터 TRD는 오프 상태로 된다. 보다 구체적으로는, 부유 상태의 제2 노드 ND2의 전위는 (VOfs-Vth=-3[볼트])에 근접하여, 최종적으로 (VOfs-Vth)가 된다. 여기서, 상기 수학식 2가 보증되어 있는 경우에는, 즉, 상기 수학식 2를 만족하도록 전위를 선택, 결정된 경우에는, 발광부 ELP는 발광하지 않는다.
「기간-TP(2)2」에 있어서, 제2 노드 ND2의 전위는 최종적으로 (VOfs-Vth)가 된다. 따라서, 제2 노드 ND2의 전위는 구동 트랜지스터 TRD의 임계값 전압 Vth, 및 구동 트랜지스터 TRD의 게이트 전극을 초기화하기 위한 전압 VOfs에 의존하여 결정된다. 즉, 제2 노드 ND2의 전위는 발광부 ELP의 임계값 전압 Vth-EL에는 의존하지 않는다.
<B-5>「기간-TP(2)3」(도 8 및 도 9E 참조)
「기간-TP(2)3」에서는, 구동 트랜지스터 TRD에 대한 기입 처리, 및 구동 트랜지스터 TRD의 이동도 μ의 대소에 기초하는 구동 트랜지스터 TRD의 소스 영역(제2 노드 ND2)의 전위의 보정(이동도 보정 처리)이 행해진다. 구체적으로는,「기간-TP(2)3」에서는 기입 트랜지스터 TRW의 온 상태를 유지한 상태에서 데이터선 DTL의 전위가 발광부 ELP에서의 휘도를 제어하기 위한 영상 신호 VSig로 된다. 그 결과, 제1 노드 ND1의 전위는 VSig로 상승하고, 구동 트랜지스터 TRD는 온 상태로 된다. 또한, 구동 트랜지스터 TRD를 온 상태로 하게 하는 방법은 상기에 한정되지 않는다. 예를 들어, 구동 트랜지스터 TRD는 기입 트랜지스터 TRW가 온 상태로 됨으로써 온 상태로 된다. 따라서, 2Tr/1C 구동 회로는, 예를 들어 기입 트랜지스터 TRW를 일단 오프 상태로 하고, 데이터선 DTL의 전위를 발광부 ELP에서의 휘도를 제어하기 위한 영상 신호 VSig로 변경하고, 그 후, 주사선 SCL을 하이 레벨로 하여, 기입 트랜지스터 TRW를 온 상태로 함으로써, 구동 트랜지스터 TRD를 온 상태로 하게 할 수 있다.
여기서,「기간-TP(2)3」에서는, 상술한 5Tr/1C 구동 회로와 달리, 구동 트랜지스터 TRD의 드레인 영역에는 전원부(2100)로부터 전위 VCC-H가 인가되어 있으므로, 구동 트랜지스터 TRD의 소스 영역의 전위는 상승한다. 또한,「기간-TP(2)3」에서는 소정 시간(t0)이 경과한 후, 주사선 SCL을 로우 레벨로 함으로써, 기입 트랜지스터 TRW가 오프 상태로 되고, 제1 노드 ND1(구동 트랜지스터 TRD의 게이트 전극)이 부유 상태로 된다. 여기서,「기간-TP(2)3」의 전체 시간 t0은 제2 노드 ND2의 전위가 (VOfs-Vth+ΔV)가 되도록, 표시 장치(100)의 설계시, 설계값으로서 미리 결정할 수 있다.
「기간-TP(2)3」에서는, 상기의 동작에 의해, 구동 트랜지스터 TRD의 이동도 μ의 값이 큰 경우에는, 구동 트랜지스터 TRD의 소스 영역에서의 전위의 상승량 ΔV가 커지고, 또한 구동 트랜지스터 TRD의 이동도 μ의 값이 작은 경우에는, 구동 트랜지스터 TRD의 소스 영역에서의 전위의 상승량 ΔV가 작아진다. 즉,「기간-TP(2)3」에서는 이동도의 보정이 행해진다.
<B-6>「기간-TP(2)4」(도 8 및 도 9F 참조)
2Tr/1C 구동 회로에서는, 상술한 동작에 의해, 임계값 전압 캔슬 처리, 기입 처리, 및 이동도 보정 처리가 완료된다. 「기간-TP(2)4」에서는, 상술한 5Tr/1C 구동 회로에서의「기간-TP(5)7」과 같은 처리가 이루어진다. 즉,「기간-TP(2)4」에서는, 제2 노드 ND2의 전위가 상승하여 (Vth-EL+VCat)를 초과하므로, 발광부 ELP는 발광을 개시한다. 또한, 이때 발광부 ELP를 흐르는 전류는 상기 수학식 6에서 규정되 므로, 발광부 ELP를 흐르는 전류 Ids는 발광부 ELP의 임계값 전압 Vth-EL, 및 구동 트랜지스터 TRD의 임계값 전압 Vth에는 의존하지 않는다. 즉, 발광부 ELP의 발광량(휘도)은 발광부 ELP의 임계값 전압 Vth-EL의 영향, 및 구동 트랜지스터 TRD의 임계값 전압 Vth의 영향을 받지 않는다. 또한, 2Tr/1C 구동 회로는 구동 트랜지스터 TRD에서의 이동도 μ의 편차에 기인한 드레인 전류 Ids의 편차 발생을 억제할 수 있다.
또한, 발광부 ELP의 발광 상태는, 제(m+m'-1)번째의 수평 주사 기간까지 계속된다. 이 시점은「기간-TP(2)-1」의 종료에 상당한다.
2Tr/1C 구동 회로는 이상과 같이 동작함으로써, 발광 소자를 발광시킨다.
이상, 본 발명의 실시 형태에 관한 구동 회로로서, 5Tr/1C 구동 회로 및 2Tr/1C 구동 회로에 대해 설명하였지만, 본 발명의 실시 형태에 관한 구동 회로는 상기에 한정되지 않는다. 예를 들어, 본 발명의 실시 형태에 관한 구동 회로는, 도 10에 나타내는 4Tr/1C 구동 회로나, 도 11에 나타내는 3Tr/1C 구동 회로로 구성할 수 있다.
또한, 상기에서는, 5Tr/1C 구동 회로에 대해 기입 처리와 이동도 보정을 개별적으로 행하는 것을 나타냈지만, 본 발명의 실시 형태에 관한 5Tr/1C 구동 회로의 동작은 상기에 한정되지 않는다. 예를 들어, 5Tr/1C 구동 회로는, 상술한2Tr/1C 구동 회로와 마찬가지로, 기입 처리와 이동도 보정 처리를 함께 행하는 구성으로 할 수도 있다. 구체적으로는, 5Tr/1C 구동 회로는, 예를 들어 도 5의 「기 간-TP(5)5」에 있어서, 발광 제어 트랜지스터 TEL_C를 온 상태로 한 상태에서, 기입 트랜지스터 TSig를 통해 데이터선 DTL로부터 영상 신호 VSig_m을 제1 노드에 인가하는 구성으로 할 수 있다.
본 발명의 실시 형태에 관한 표시 장치(100)의 패널(158)은 상술한 화소 회로나 구동 회로를 구비한 구성으로 할 수 있다. 또한, 본 발명의 실시 형태에 관한 패널(158)이 상술한 화소 회로나 구동 회로를 구비한 구성에 한정되지 않는 것은 물론이다.
(1프레임 기간에서의 발광 시간 및 영상 신호의 이득의 제어)
다음에, 본 발명의 실시 형태에 관한 1프레임 기간에서의 발광 시간 및 영상 신호의 이득의 제어에 대해 설명한다. 본 발명의 실시 형태에 관한 1프레임 기간에서의 발광 시간 및 영상 신호의 이득의 제어는, 영상 신호 처리부(110)의 발광 시간 제어부(126)를 행할 수 있다.
도 12는 본 발명의 실시 형태에 관한 발광 시간 제어부(126)의 일례를 나타내는 블록도이다. 이하에서는, 발광 시간 제어부(126)에 입력되는 영상 신호를 1프레임 기간마다의 화상에 대응하는, R, G, B 각 색마다 독립된 신호로 하여 설명한다.
도 12를 참조하면, 발광 시간 제어부(126)는 평균 휘도 산출부(200)와, 발광량 규정부(202)와, 조정부(204)를 구비한다.
평균 휘도 산출부(200)는 입력되는 R, G, B의 영상 신호에 기초하여, 소정 기간에 있어서의 휘도의 평균값을 산출한다. 여기서, 소정 기간으로서는, 예를 들어 1프레임 기간을 들 수 있지만, 상기에 한정되지 않고, 예를 들어 2 프레임 기간이어도 된다. 이하에서는, 소정 기간을 1프레임 기간으로 하여 설명한다.
[평균 휘도 산출부(200)의 구성]
도 13은 본 발명의 실시 형태에 관한 평균 휘도 산출부(200)를 도시하는 블록도이다. 도 13을 참조하면, 평균 휘도 산출부(200)는 전류비 조정부(250)와, 평균값 산출부(252)를 구비한다.
전류비 조정부(250)는 입력되는 R, G, B의 영상 신호 각각에 대해, 각 색마다에 소정의 보정 계수를 승산함으로써, 입력되는 R, G, B의 영상 신호의 전류비의 조정을 행한다. 여기서, 상기 소정의 보정 계수는, 예를 들어 패널(158)이 갖는 화소를 구성하는 R의 발광 소자, G의 발광 소자, 및 B의 발광 소자 각각의 VI 비율(전압-전류 비율)에 대응하는 각 색마다 다른 값이다.
도 14는 본 발명의 실시 형태에 관한 화소를 구성하는 각 색의 발광 소자의 VI 비율의 일례를 나타내는 설명도이다. 도 14에 나타낸 바와 같이, 화소를 구성하는 각 색의 발광 소자의 VI 비율은「B의 발광 소자＞R의 발광 소자＞G의 발광 소자」와 같이 각 색마다 다르다. 여기서, 도 2A 내지 도 2F에 나타낸 바와 같이, 표시 장치(100)는 감마 변환부(132)에서 패널(158)에 고유한 감마 곡선과는 역의 감마 곡선을 곱함으로써, 패널(158)에 고유의 감마값을 캔슬하여 선형 영역에서 처리를 행할 수 있다. 따라서, 예를 들어 듀티를 소정의 값(예를 들어, "0.25")으로 고정하여 도 14에 나타내는 VI의 관계를 미리 유도함으로써, R의 발광 소자, G의 발광 소자, 및 B의 발광 소자 각각의 VI 비율을 미리 구할 수 있다.
또한, 전류비 조정부(250)가 사용하는 상기 소정의 보정 계수는, 전류비 조정부(250)가 기억 수단을 구비하고, 당해 기억 수단에 유지되어도 된다. 여기서, 전류비 조정부(250)가 구비하는 기억 수단으로서는, 예를 들어 EEPROM이나 플래시 메모리 등의 불휘발성 메모리를 들 수 있지만, 상기에 한정되지 않는다. 또한, 전류비 조정부(250)가 사용하는 상기 소정의 보정 계수는 기록부(106)나 기억부(150) 등의 표시 장치(100)가 구비하는 기억 수단에 유지되고, 전류비 조정부(250)가 적절하게 판독할 수 있다.
평균값 산출부(252)는 전류비 조정부(250)가 조정한 R, G, B의 영상 신호로부터 1프레임 기간에서의 평균 휘도(APL; Average Picture Level)를 산출한 다. 여기서, 평균값 산출부(252)가 산출하는 1프레임 기간에서의 평균 휘도의 산출 방법으로서는, 예를 들어 상가 평균을 이용하는 것을 들 수 있지만, 상기에 한정되지 않고, 예를 들어 상승 평균이나 가중 평균을 이용하여 산출할 수도 있다.
평균 휘도 산출부(200)는 이상과 같이 하여 1프레임 기간에서의 평균 휘도를 산출하여 출력한다.
다시 도 12를 참조하면, 발광량 규정부(202)는 평균 휘도 산출부(200)가 산출한 1프레임 기간에서의 평균 휘도에 따른 기준 듀티를 설정한다. 여기서, 기준 듀티라 함은, 1프레임 기간마다 발광량을 규정하기 위한 기준이 되는 듀티이다.
1프레임 기간에서의 발광량은, 이하의 수학식 7로 나타낼 수 있다. 여기서, 수학식 7에 나타내는「Lum」은 "발광량",「Sig」는 "신호 레벨",「Duty」는 "발광 시간"을 나타내고 있다.
Lum=(Sig)×(Duty)
수학식 7에 나타낸 바와 같이, 기준 듀티가 설정됨으로써, 발광량은 입력되는 영상 신호의 신호 레벨, 즉 영상 신호의 이득에만 의존하게 된다.
또한, 발광량 규정부(202)에서의 기준 듀티의 설정은, 예를 들어 1프레임 기간에서의 평균 휘도와 기준 듀티가 대응된 룩업 테이블(Look Up Table)을 사용하여 행할 수 있다.
[본 발명의 실시 형태에 관한 룩업 테이블에 유지되는 값의 도출 방법]
여기서, 본 발명의 실시 형태에 관한 룩업 테이블에 유지되는 값의 도출 방법에 대해 설명한다. 도 15는 본 발명의 실시 형태에 관한 룩업 테이블에 유지되는 값의 도출 방법을 설명하는 설명도이며, 1프레임 기간에서의 평균 휘도(APL)와, 기준 듀티(Duty)와의 관계를 나타내고 있다. 또한, 도 15는 1프레임 기간에서의 평균 휘도가 10비트(bit)의 디지털 데이터인 경우를 예로서 나타내고 있지만, 본 발명의 실시 형태에 관한 1프레임 기간에서의 평균 휘도가 10비트의 디지털 데이터에 한정되지 않는 것은 물론이다.
본 발명의 실시 형태에 관한 룩업 테이블에는, 도 15에 나타내는 곡선 a 및 직선 b 상의 값을 취하도록, 1프레임 기간에서의 평균 휘도와, 기준 듀티가 대응되어 유지된다.
또한, 본 발명의 실시 형태에 관한 룩업 테이블은, 예를 들어 소정의 듀티에 서 휘도가 최대[이때, 패널(158)에는「백색」의 화상이 표시됨]인 경우에서의 발광량을 기준으로 하여 도출된다.
도 15에 나타내는 면적 S는, 소정의 듀티로서 25%가 설정되어, 휘도가 최대인 경우에서의 발광량을 나타내고 있다.
도 15에 나타내는 곡선 a는, 기준 듀티를 25%보다 크게 한 경우에서, 1프레임 기간에서의 평균 휘도(APL)와 기준 듀티(Duty)의 곱이, 면적 S와 동일해지는 값을 지나는 곡선이다.
도 15에 나타내는 직선 b는 곡선 a에 대해 기준 듀티의 상한 L을 규정하는 직선이다. 도 15에 나타낸 바와 같이, 본 발명의 실시 형태에 관한 룩업 테이블에서는, 기준 듀티에 상한을 마련할 수 있다. 본 발명의 실시 형태에서 기준 듀티로 상한을 마련하는 이유는, 예를 들어 듀티에 관한「휘도」와, 동화상을 표시한 경우의「모션 블러」에서의 트레이드 오프의 관계에 기인하는 문제의 해결을 도모하기 위해서이다. 여기서, 듀티에 관한「휘도」와「모션 블러」에서의 트레이드 오프의 관계에 기인하는 문제라 함은, 이하를 가리킨다.
<듀티가 큰 경우>
ㆍ휘도: 높아진다
ㆍ모션 블러: 커진다
<듀티가 작은 경우>
ㆍ휘도: 낮아진다
ㆍ모션 블러: 작아진다
따라서, 본 발명의 실시 형태에 관한 룩업 테이블에서는, 기준 듀티에 상한 L을 설정하여「휘도」와「모션 블러」사이에서 일정한 균형을 맞춤으로써, 휘도와 모션 블러와 트레이드 오프의 관계에 기인하는 문제의 해결을 도모한다. 여기서, 기준 듀티의 상한 L은, 예를 들어 표시 장치(100)가 구비하는 패널(158)의 특성(예를 들어, 발광 소자의 특성 등)에 맞게 설정할 수 있다.
발광량 규정부(202)는, 예를 들어 도 15에 나타내는 곡선 a 및 직선 b 상의 값을 취하도록, 1프레임 기간에서의 평균 휘도와, 기준 듀티가 대응되어 유지되는 룩업 테이블을 사용함으로써, 평균 휘도 산출부(200)가 산출한 1프레임 기간에서의 평균 휘도에 따른 기준 듀티를 설정할 수 있다.
다시 도 12를 참조하여 설명한다. 조정부(204)는 발광 시간 조정부(206)와, 이득 조정부(208)를 구비한다.
발광 시간 조정부(206)는, 발광량 규정부(202)가 설정한 기준 듀티와, 입력되는 영상 신호에 기초하여 기준 듀티를 조정하고, 표시 장치(100)의 1프레임 기간에서의 발광 시간을 실질적으로 규정하는 실제 듀티를 출력한다. 이하에서는, 발광 시간 조정부(206)에서 기준 듀티를 조정하여 실제 듀티를 출력하는 것을「실제 듀티의 조정」이라 한다.
이득 조정부(208)는 입력되는 R, G, B의 영상 신호의 이득을 발광 시간 조정부(206)에서의 실제 듀티의 조정과 대응하여 조정한다.
[실제 듀티의 조정과, 영상 신호의 이득의 조정과의 관계]
수학식 7에 나타낸 바와 같이, 발광량은 신호 레벨과 발광 시간의 곱으로 나 타낼 수 있다. 또한, 상술한 바와 같이, 듀티가 작아질수록 동화상을 표시한 경우의「모션 블러」는 작아진다. 따라서, 본 발명의 실시 형태에 관한 표시 장치(100)에서는, 발광량을 유지한 상태에서 동화상을 표시한 경우의「모션 블러」가 작아지도록, 실제 듀티의 조정과 영상 신호의 이득의 조정을 행한다. 또한, 본 발명의 실시 형태에 관한 표시 장치(100)는, 예를 들어「모션 블러」를 고려할 필요성이 낮은 정지 화상을 표시하는 경우에는, 듀티가 커지도록 실제 듀티의 조정과 영상 신호의 이득의 조정을 행할 수 있는 것은 물론이다.
도 16A, 도 16B는, 본 발명의 실시 형태에 관한 실제 듀티의 조정과, 영상 신호의 이득의 조정과의 관계를 설명하기 위한 설명도이다. 여기서, 도 16A는 조정 전의 영상 신호의 상태를 나타내고 있고, 또한 도 16B는 조정 후의 영상 신호의 상태를 나타내고 있다.
도 16A, 도 16B에 나타낸 바와 같이, 표시 장치(100)는 발광 시간 조정부(206)가 발광 시간을 짧게 하여(즉, 실제 듀티를 기준 듀티 이하로 하고), 또한 이득 조정부(208)가 기준 듀티에 대한 실제 듀티의 감소 비율에 따라 영상 신호의 이득을 크게 함(증폭함)으로써, 조정 전에서의 영상 신호의 발광량(도 16A의 면적 So)과, 조정 후에서의 영상 신호의 발광량(도 16B의 면적 So)을 동일하게 한다.
발광 시간 조정부(206) 및 이득 조정부(208)가, 예를 들어 도 16A, 도 16B에 나타낸 바와 같이 듀티의 설정 및 영상 신호의 이득을 조정함으로써, 발광량을 변화시키지 않고 동화상을 표시한 경우의 모션 블러를 작게 할 수 있다.
또한, 표시 장치(100)에 입력되는 영상 신호가, 이득이 낮은 신호였던 경우 에서도, 발광 시간 조정부(206)에서의 실제 듀티의 조정, 및 이득 조정부(208)에서의 영상 신호의 이득의 조정에 의해, 표시 장치(100)는 도 16B에 나타내는 임펄스(impulse)적인 발광 상태에서 영상이나 화상을 표시할 수 있다.
따라서, 표시 장치(100)는 발광 시간 조정부(206)에서의 실제 듀티의 조정, 및 이득 조정부(208)에서의 영상 신호의 이득의 조정에 의해, 발광량을 유지한 상태에서 고화질화를 도모할 수 있다.
이하, 다시 도 12를 참조하여, 발광 시간 조정부(206)에서의 실제 듀티의 조정, 및 이득 조정부(208)에서의 영상 신호의 이득의 조정 각각에 대해 설명한다.
[실제 듀티의 조정]
발광 시간 조정부(206)는 피크 검출부(210)와, 발광 시간 보정부(212)를 구비한다.
피크 검출부(210)는 1프레임 기간(소정 기간)에 입력되는 R, G, B의 영상 신호에 기초하여 영상 신호에서의 휘도의 최대값을 검출한다. 여기서, 피크 검출부(210)가 검출하는 영상 신호에서의 휘도의 최대값(LumM)은 이하의 수학식 8에 나타낸 바와 같이, 영상 신호가 취할 수 있는 휘도의 최대값에 대한 상대적인 값으로 나타낼 수 있다. 여기서, 수학식 8에 나타내는「Peak」는, "R, G, B의 어느 한 휘도의 최대값"를 나타내고,「LumMax」는, "영상 신호가 취할 수 있는 휘도의 최대값"을 나타내고 있다.
LumM=(Peak)/(LumMax)
예를 들어, 영상 신호가 14비트의 디지털 데이터인 경우에는, 영상 신호에서의 휘도의 최대값은 LumM=Peak/16384가 된다. 또한, 상기한 경우, Peak는 16384 이하의 값이 된다.
발광 시간 보정부(212)는 발광량 규정부(202)가 설정한 기준 듀티와, 피크 검출부(210)가 검출한 영상 신호에서의 휘도의 최대값을 승산함으로써, 실제 듀티를 조정한다. 수학식 8에 나타낸 바와 같이, 피크 검출부(210)가 검출한 영상 신호에서의 휘도의 최대값은, 영상 신호가 취할 수 있는 휘도의 최대값에 대한 상대적인 값으로 나타내어지므로, 0≤LumM≤1이 된다. 따라서, 발광 시간 보정부(212)로부터 출력되는 실제 듀티(Duty')는, 이하의 수학식 9에 나타낸 바와 같이 발광량 규정부(202)가 설정한 기준 듀티 이하가 된다.
Duty'=(Duty)×(LumM)
=(Duty)×{(Peak)/(LumMax)}
[영상 신호의 이득의 조정]
이득 조정부(208)는 제1 이득 보정부(214)와, 제2 이득 보정부(216)를 구비한다.
제1 이득 보정부(214)는 입력되는 R, G, B의 영상 신호 각각에 대해, 발광량 규정부(202)가 설정한 기준 듀티를 승산한다.
제2 이득 보정부(216)는 제1 이득 보정부(214)가 보정한 R, G, B의 영상 신호 각각으로부터, 발광 시간 보정부(212)로부터 출력되는 실제 듀티(Duty')를 제산 한다.
여기서, 이득 조정부(208)로부터 출력되는 조정된 R의 영상 신호(R'), 조정된 G의 영상 신호(G'), 및 조정된 B의 영상 신호(B')는, 이하의 수학식 10 내지 수학식 12와 같이 나타낼 수 있다.
R'={(R)×(Duty)}/(Duty')
=(R)×{(LumMax)/(Peak)}
G'={(G)×(Duty)}/(Duty')
=(G)×{(LumMax)/(Peak)}
B'={(B)×(Duty)}/(Duty')
=(B)×{(LumMax)/(Peak)}
따라서, 이득 조정부(208)로부터 출력되는 조정된 R, G, B의 영상 신호는, 도 16B에 나타낸 바와 같이, 입력되는 R, G, B의 영상 신호 각각의 이득을 기준 듀티에 대한 실제 듀티의 감소 비율에 따라 증폭한 영상 신호가 된다.
[발광 시간 제어부(126)의 변형예]
이상 도 12를 참조하여 본 발명의 실시 형태에 관한 발광 시간 제어부(126)의 일례에 대해 설명하였지만, 본 발명의 실시 형태에 관한 발광 시간 제어부(126)의 구성은 도 12에 나타내는 구성에 한정되지 않는다. 예를 들어, 본 발명의 실시 형태에 관한 발광 시간 제어부(126)는, 도 12의 평균 휘도 산출부(200)를 휘도의 최대값을 검출하는 최대 휘도 검출부로 치환함으로써, 휘도의 최대값에 따라 기준 듀티를 설정할 수도 있다.
또한, 본 발명의 실시 형태에 관한 발광 시간 제어부(126)로서, 입력되는 영상 신호(엄밀하게는 영상 신호의 평균 휘도)에 따라 기준 듀티를 설정하는 구성에 대해 설명하였다. 그러나, 본 발명의 실시 형태에 관한 발광 시간 제어부(126)는 상기에 한정되지 않고, 예를 들어 기준 듀티를 미리 설정할 수도 있다. 기준 듀티를 미리 설정하는 구성으로 함으로써, 예를 들어 본 발명의 실시 형태에 관한 발광 시간 제어부(126)의 회로 구성을 간소화할 수 있다.
발광 시간 제어부(126)가 상기한 구성이어도, 표시 장치(100)는 발광량을 동일하게 유지한 상태에서 1프레임 기간에서의 발광 시간(실제 듀티) 및 영상 신호의 이득의 제어를 행할 수 있다.
이상과 같이, 본 발명의 실시 형태에 관한 표시 장치(100)는 1프레임 기간(소정 기간)에 입력되는 R, G, B의 영상 신호로부터 평균 휘도를 산출하고, 산출한 평균 휘도에 따른 기준 듀티를 설정한다. 또한, 표시 장치(100)는 설정한 기준 듀티와, 입력되는 R, G, B의 영상 신호의 1프레임 기간에서의 최대 휘도에 기초하여 실제 듀티를 조정한다. 또한, 표시 장치(100)는 평균 휘도에 따른 기준 듀티와, 실제 듀티에 기초하여 입력되는 R, G, B의 영상 신호의 이득을 조정한다. 따라서, 표시 장치(100)는 발광량을 동일하게 유지한 상태에서, 1프레임 기간에서의 발광 시간(실제 듀티) 및 영상 신호의 이득의 제어를 행할 수 있다.
또한, 표시 장치(100)에서의 듀티의 설정 및 영상 신호의 이득의 조정은, 실제 듀티를 기준 듀티 이하로 작게 하고, 발광량이 동일해지도록 영상 신호의 이득을 기준 듀티에 대한 실제 듀티의 감소 비율에 따라 증폭한다. 따라서, 표시 장치(100)는 발광량을 변화시키지 않고 동화상을 표시한 경우에서의 모션 블러를 작게 할 수 있다.
또한, 표시 장치(100)에 입력되는 영상 신호가, 이득이 낮은 신호인 경우에서도, 표시 장치(100)는 임펄스적인 발광 상태에서 영상이나 화상을 표시할 수 있으므로, 발광량을 유지한 상태에서 고화질화를 도모할 수 있다.
또한, 표시 장치(100)는 입력되는 영상 신호가 나타내는 피사체의 광량과, 발광 소자로부터 발광되는 발광량과의 관계를 선형으로 할 수 있다. 따라서, 표시 장치(100)는 입력되는 영상 신호에 충실한 영상이나 화상을 표시할 수 있다.
또한, 본 발명의 실시 형태로서 표시 장치(100)를 예로 들어 설명하였지만, 본 발명의 실시 형태는 이러한 형태에 한정되지 않는다. 예를 들어, 본 발명의 실시 형태는, 텔레비전 방송을 수신하여 영상을 표시하는 자발광형의 텔레비전 수상기나, 외부 또는 내부에 표시 수단을 갖는 PC(Personal Computer) 등의 컴퓨터 등에 적용할 수 있다.
(본 발명의 실시 형태에 관한 프로그램)
컴퓨터를 본 발명의 실시 형태에 관한 표시 장치(100)로서 기능시키기 위한 프로그램에 의해, 발광량을 동일하게 유지한 상태에서, 1프레임 기간에서의 발광 시간과 영상 신호의 이득을 제어할 수 있다.
(본 발명의 실시 형태에 관한 영상 신호 처리 방법)
다음에, 본 발명의 실시 형태에 관한 영상 신호 처리 방법에 대해 설명한다. 도 17은 본 발명의 실시 형태에 관한 영상 신호 처리 방법의 일례를 나타내는 흐름도로, 1프레임 기간에서의 발광 시간, 및 영상 신호의 이득의 제어에 관한 방법의 일례를 나타내는 것이다. 이하에서는, 본 발명의 실시 형태에 관한 영상 신호 처리 방법을 표시 장치(100)가 행하는 것으로 하여 설명한다. 또한, 이하에서는, 입력되는 영상 신호를 1프레임 기간마다의 화상에 대응하는, R, G, B 각 색마다 독립된 신호라고 하여 설명한다.
우선, 표시 장치(100)는 입력되는 R, G, B의 영상 신호로부터, 소정 기간에 있어서의 영상 신호의 평균 휘도를 산출한다(S100). 스텝 S100에서의 평균 휘도의 산출 방법으로서는, 예를 들어 상가 평균을 들 수 있지만, 상기에 한정되지 않는다. 또한, 상기 소정 기간은, 예를 들어 1프레임 기간으로 할 수 있다.
표시 장치(100)는 스텝 S100에서 산출된 평균 휘도에 기초하여 기준 듀티를 설정한다(S102). 여기서, 표시 장치(100)는, 예를 들어 1프레임 기간(소정 기간)에서의 평균 휘도와 기준 듀티가 대응된 룩업 테이블을 사용함으로써, 기준 듀티를 설정할 수 있다.
표시 장치(100)는 스텝 S102에서 설정된 기준 듀티에 기초하여 입력되는 R, G, B의 영상 신호 각각의 이득을 조정한다(S104; 제1 이득 조정). 여기서, 표시 장치(100)는, 예를 들어 입력되는 R, G, B의 영상 신호 각각과, 스텝 102에서 설정된 기준 듀티를 승산함으로써 이득의 조정을 행할 수 있다.
표시 장치(100)는 스텝 S102에서 설정된 기준 듀티와, 영상 신호에 기초하여 실제 듀티를 조정한다(S106). 여기서, 표시 장치(100)는, 예를 들어 수학식 8에 나타내는 입력되는 R, G, B의 영상 신호의 휘도의 최대값에 기초하여, 수학식 9에 나타낸 바와 같이, 기준 듀티와 영상 신호의 휘도의 최대값을 승산함으로써 실제 듀티를 조정할 수 있다.
표시 장치(100)는 스텝 S106에서 조정된 실제 듀티에 기초하여, 스텝 S104에서 조정한 영상 신호의 이득을 조정한다(S108; 제2 이득 조정). 여기서, 표시 장치(100)는, 예를 들어 수학식 10 내지 수학식 12에 나타낸 바와 같이, 영상 신호의 이득을 기준 듀티에 대한 실제 듀티의 감소 비율에 따라 증폭함으로써 영상 신호의 이득을 조정할 수 있다. 따라서, 실제 듀티와 조정된 영상 신호의 이득에 의해 규정되는 발광량은 조정 전의 발광량과 동일해진다.
표시 장치(100)는 스텝 S106에서 조정된 실제 듀티와, 스텝 S108에서 영상 신호의 이득이 조정된 영상 신호를 출력한다(S110). 표시 장치(100)는 스텝 S110에서의 실제 듀티와 영상 신호의 출력을, 예를 들어 동기하여 행한다.
이상과 같이, 본 발명의 실시 형태에 관한 영상 신호 처리 방법을 이용함으로써, 표시 장치(100)는 입력되는 영상 신호의 1프레임 기간(소정 기간)에서의 평균 휘도에 따른 기준 듀티를 설정하고, 설정된 기준 듀티에 기초하여 발광량을 동일하게 유지한 상태에서 1프레임 기간에서의 발광 시간(실제 듀티)의 조정과 영상 신호의 이득의 조정을 행할 수 있다.
이상, 첨부 도면을 참조하면서 본 발명의 적합한 실시 형태에 대해 설명하였 지만, 본 발명은 이러한 예에 한정되지 않는 것은 물론이다. 당업자라면 특허청구범위에 기재된 범주 내에서, 각종 변경예 또는 수정예에 상도할 수 있는 것은 명백하고, 그들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
예를 들어, 도 1에 나타내는 본 발명의 실시 형태에 관한 표시 장치(100)에서는, 입력되는 영상 신호가 디지털 신호라고 설명하였지만, 이러한 형태에 한정되지 않는다. 예를 들어, 본 발명의 실시 형태에 관한 표시 장치가 A/D 컨버터(Analog to Digital converter)를 구비하고, 입력되는 아날로그 신호(영상 신호)를 디지털 신호로 변환하여, 당해 변환 후의 영상 신호를 처리해도 된다.
또한, 도 12에 나타내는 본 발명의 실시 형태에 관한 발광 시간 제어부에서는, 발광 시간 조정부(206)가 조정한 실제 듀티(Duty')에 기초하여 이득 조정부(208)가 영상 신호의 이득을 발광량이 동일해지도록 조정하는 구성에 대해 나타냈다. 그러나, 본 발명의 실시 형태는 이러한 형태에 한정되지 않고, 예를 들어 이득 조정부에서의 영상 신호의 이득의 증폭 정도에 기초하여 발광 시간 조정부가 발광량이 동일해지도록 실제 듀티(Duty')를 설정할 수도 있다.
또한, 본 발명의 실시 형태에 관한 발광 시간 제어부로서, 입력되는 영상 신호에 따라 1프레임마다 발광량을 규정하기 위한 기준 듀티를 설정하는 구성에 대해 나타냈다. 그러나, 본 발명의 실시 형태는 이러한 형태에 한정되지 않고, 예를 들어 기준 듀티를 영상 신호에 의하지 않는 소정의 설정값으로 할 수도 있다.
또한, 상기에서는, 컴퓨터를 본 발명의 실시 형태에 관한 표시 장치(100)로서 기능시키기 위한 프로그램(컴퓨터 프로그램)이 제공되는 것을 나타냈지만, 본 발명의 실시 형태는, 또한 상기 프로그램을 기억시킨 기억 매체도 함께 제공할 수 있다.
상술한 구성은 본 발명의 실시 형태의 일례를 나타내는 것이며, 당연히 본 발명의 기술적 범위에 속하는 것이다.

Claims (21)

  1. 전류량에 따라 자발광하는 발광 소자 및 전압 신호에 따라 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 갖는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 상기 화소에 공급하는 주사선과, 입력되는 영상 신호에 따른 상기 전압 신호를 상기 화소에 공급하는 데이터선이 매트릭스 형상으로 배치되는 표시부를 구비하는 표시 장치로서,
    입력되는 상기 영상 신호에 따라 1프레임마다 발광량을 규정하기 위한 기준 듀티를 설정하는 발광량 규정부와;
    상기 기준 듀티와 입력되는 상기 영상 신호에 기초하여 상기 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티와 상기 영상 신호의 이득을 조정하는 조정부를 구비하고,
    상기 조정부는 상기 기준 듀티 및 상기 영상 신호에 의해 규정되는 1프레임마다의 발광량과 조정 후의 상기 실제 듀티 및 상기 영상 신호의 이득에 의해 규정되는 1프레임마다의 발광량이 동일해지도록, 상기 실제 듀티와 상기 영상 신호의 이득을 조정하는, 표시 장치.
  2. 제1항에 있어서,
    상기 조정부는 입력되는 상기 영상 신호의 신호 레벨이 작을수록 상기 실제 듀티를 작게 조정하여 상기 영상 신호의 이득을 증폭시키는, 표시 장치.
  3. 제1항에 있어서,
    상기 조정부는,
    소정 기간에 있어서의 상기 영상 신호의 휘도의 최대값과 상기 기준 듀티에 기초하여 상기 실제 듀티를 조정하는 발광 시간 조정부와;
    상기 발광량 규정부가 설정하는 상기 기준 듀티와 상기 발광 시간 조정부가 조정하는 상기 실제 듀티에 기초하여 상기 영상 신호의 이득을 조정하는 이득 조정부를 구비하는, 표시 장치.
  4. 제3항에 있어서,
    상기 발광 시간 조정부는 상기 기준 듀티 이하의 값을 갖는 실제 듀티를 설정하고,
    상기 이득 조정부는 상기 기준 듀티에 대한 상기 실제 듀티의 감소 비율에 따라 상기 영상 신호의 이득을 증폭시키는, 표시 장치.
  5. 제3항에 있어서,
    상기 발광 시간 조정부는,
    상기 소정 기간에 있어서의 입력되는 상기 영상 신호의 휘도의 최대값을 검출하는 피크 검출부와;
    상기 피크 검출부가 검출한 상기 휘도의 최대값과 상기 기준 듀티를 승산하 여 상기 실제 듀티를 출력하는 발광 시간 보정부를 포함하고,
    상기 이득 조정부는 입력되는 상기 영상 신호와 상기 기준 듀티를 승산하는 제1 이득 보정부와;
    상기 제1 이득 보정부로부터 출력되는 보정된 영상 신호로부터, 상기 발광 시간 보정부로부터 출력되는 상기 실제 듀티를 제산하는 제2 이득 보정부를 포함하는, 표시 장치.
  6. 제1항에 있어서,
    입력되는 상기 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 평균 휘도 산출부를 더 구비하고,
    상기 발광량 규정부는 상기 평균 휘도 산출부에서 산출된 평균 휘도에 따라 상기 기준 듀티를 설정하는, 표시 장치.
  7. 제6항에 있어서,
    상기 평균 휘도 산출부는,
    상기 영상 신호가 갖는 원색 신호마다, 전압-전류 특성에 기초하는 상기 원색 신호마다의 보정값을 승산하는 전류비 조정부와;
    상기 전류비 조정부로부터 출력된 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 평균값 산출부를 포함하는, 표시 장치.
  8. 제6항에 있어서,
    상기 발광량 규정부는 영상 신호의 휘도와 상기 기준 듀티가 대응된 룩업 테이블을 유지하고, 상기 평균 휘도 산출부에서 산출된 평균 휘도에 따라 상기 기준 듀티를 일의적으로 설정하는, 표시 장치.
  9. 제1항에 있어서,
    입력되는 상기 영상 신호를 감마 보정하여 선형인 영상 신호로 보정하는 선형 변환부를 더 구비하고,
    상기 조정부에 입력되는 영상 신호는 상기 선형 변환부로부터 출력된 영상 신호인, 표시 장치.
  10. 제1항에 있어서,
    상기 조정부에서 조정된 영상 신호에 대해, 상기 표시부의 감마 특성에 따른 감마 보정을 행하는 감마 변환부를 더 구비하는, 표시 장치.
  11. 전류량에 따라 자발광하는 발광 소자 및 전압 신호에 따라 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 갖는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 상기 화소에 공급하는 주사선과, 입력되는 영상 신호에 따른 상기 전압 신호를 상기 화소에 공급하는 데이터선이 매트릭스 형상으로 배치되는 표시부를 구비하는 표시 장치에서의 영상 신호 처리 방법으로서,
    입력되는 상기 영상 신호에 따라 1프레임마다 발광량을 규정하기 위한 기준 듀티를 설정하는 스텝과;
    상기 기준 듀티와 입력되는 상기 영상 신호에 기초하여 상기 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티와 상기 영상 신호의 이득을 조정하는 스텝을 포함하고,
    상기 실제 듀티와 영상 신호의 이득을 조정하는 스텝은, 상기 기준 듀티 및 상기 영상 신호에 의해 규정되는 1프레임마다의 발광량과 조정 후의 상기 실제 듀티 및 상기 영상 신호의 이득에 의해 규정되는 1프레임마다의 발광량이 동일해지도록 상기 실제 듀티와 상기 영상 신호의 이득을 조정하는, 영상 신호 처리 방법.
  12. 제11항에 있어서,
    상기 조정하는 스텝은 입력되는 상기 영상 신호의 신호 레벨이 작을수록 상기 실제 듀티를 작게 조정하여 상기 영상 신호의 이득을 증폭시키는, 영상 신호 처리 방법.
  13. 제11항에 있어서,
    상기 조정하는 스텝은,
    소정 기간에 있어서의 상기 영상 신호의 휘도의 최대값과 상기 기준 듀티에 기초하여 상기 실제 듀티를 조정하는 제1 스텝과;
    상기 설정하는 스텝에서 설정된 상기 기준 듀티와 상기 제1 스텝에서 조정된 상기 실제 듀티에 기초하여 상기 영상 신호의 이득을 조정하는 제2 스텝을 포함하는, 영상 신호 처리 방법.
  14. 제13항에 있어서,
    상기 제1 스텝은, 상기 기준 듀티 이하의 값을 갖는 실제 듀티를 설정하고,
    상기 제2 스텝은, 상기 기준 듀티에 대한 상기 실제 듀티의 감소 비율에 따라 상기 영상 신호의 이득을 증폭시키는, 영상 신호 처리 방법.
  15. 제13항에 있어서,
    상기 제1 스텝은,
    상기 소정 기간에 있어서의 입력되는 상기 영상 신호의 휘도의 최대값을 검출하는 제3 스텝과;
    상기 제3 스텝에서 검출된 상기 휘도의 최대값과 상기 기준 듀티를 승산하여 상기 실제 듀티를 출력하는 제4 스텝을 포함하고,
    상기 제2 스텝은,
    입력되는 상기 영상 신호와 상기 기준 듀티를 승산하는 제5 스텝과;
    상기 제5 스텝에 의해 출력되는 보정된 영상 신호로부터 상기 제4 스텝에 의해 출력되는 상기 실제 듀티를 제산하는 제6 스텝을 포함하는, 영상 신호 처리 방법.
  16. 제11항에 있어서,
    입력되는 상기 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 스텝을 더 포함하고,
    상기 설정하는 스텝은 상기 휘도의 평균을 산출하는 스텝에서 산출된 평균 휘도에 따라 상기 기준 듀티를 설정하는, 영상 신호 처리 방법.
  17. 제16항에 있어서,
    상기 휘도의 평균을 산출하는 스텝은,
    상기 영상 신호가 갖는 원색 신호마다, 전압-전류 특성에 기초하는 상기 원색 신호마다의 보정값을 승산하는 제7 스텝과;
    상기 제7 스텝에 의해 출력되는 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 제8 스텝을 포함하는, 영상 신호 처리 방법.
  18. 제16항에 있어서,
    상기 설정하는 스텝에서, 영상 신호의 휘도와 상기 기준 듀티가 대응된 룩업 테이블을 유지하고, 상기 설정하는 스텝은 상기 휘도의 평균을 산출하는 스텝에서 산출된 평균 휘도에 따라 상기 기준 듀티를 일의적으로 설정하는, 영상 신호 처리 방법.
  19. 제11항에 있어서,
    입력되는 상기 영상 신호를 감마 보정하여 선형인 영상 신호로 보정하는 스텝을 더 포함하고,
    상기 조정하는 스텝에서 입력되는 영상 신호는 상기 선형인 영상 신호로 보정하는 스텝에 의해 출력된 영상 신호인, 영상 신호 처리 방법.
  20. 제11항에 있어서,
    상기 조정하는 스텝에 의해 조정된 영상 신호에 대해 상기 표시부의 감마 특성에 따른 감마 보정을 행하는 스텝을 더 포함하는, 영상 신호 처리 방법.
  21. 전류량에 따라 자발광하는 발광 소자 및 전압 신호에 따라 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 갖는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 상기 화소에 공급하는 주사선과, 입력되는 영상 신호에 따른 상기 전압 신호를 상기 화소에 공급하는 데이터선이 매트릭스 형상으로 배치되는 표시부를 구비하는 표시 장치에 관한 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체로서,
    입력되는 상기 영상 신호에 따라 1프레임마다 발광량을 규정하기 위한 기준 듀티를 설정하는 수단;
    상기 기준 듀티와 입력되는 상기 영상 신호에 기초하여 상기 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티와 상기 영상 신호의 이득을 조정하는 수단으로서 컴퓨터를 기능시키기 위한 프로그램을 기록한, 컴퓨터 판독 가능한 기록 매체.
KR1020097024501A 2007-05-25 2008-05-23 표시 장치, 영상 신호 처리 방법 및 기록 매체 KR101471225B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-139658 2007-05-25
JP2007139658 2007-05-25

Publications (2)

Publication Number Publication Date
KR20100017335A KR20100017335A (ko) 2010-02-16
KR101471225B1 true KR101471225B1 (ko) 2014-12-09

Family

ID=40074991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097024501A KR101471225B1 (ko) 2007-05-25 2008-05-23 표시 장치, 영상 신호 처리 방법 및 기록 매체

Country Status (11)

Country Link
US (1) US8294642B2 (ko)
EP (1) EP2151814A4 (ko)
JP (1) JP5321455B2 (ko)
KR (1) KR101471225B1 (ko)
CN (1) CN101681591B (ko)
AU (1) AU2008255874B2 (ko)
BR (1) BRPI0811055A2 (ko)
CA (1) CA2684894A1 (ko)
MX (1) MX2009011354A (ko)
RU (1) RU2473137C2 (ko)
WO (1) WO2008146742A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080101679A (ko) * 2007-05-18 2008-11-21 소니 가부시끼 가이샤 표시 장치, 영상 신호 처리 방법, 및 프로그램
EP2189966B1 (en) * 2007-07-11 2018-09-05 Joled Inc. Display unit, method for processing video signal, and program for processing video signal
JP5321032B2 (ja) * 2008-12-11 2013-10-23 ソニー株式会社 表示装置、輝度調整装置、輝度調整方法及びプログラム
JP5304211B2 (ja) 2008-12-11 2013-10-02 ソニー株式会社 表示装置、輝度調整装置、バックライト装置、輝度調整方法及びプログラム
EP2610846A3 (en) 2011-12-28 2014-07-09 Samsung Electronics Co., Ltd. Device and method for displaying image, device and method for supplying power, and method for adjusting brightness of contents
KR101985313B1 (ko) * 2012-10-16 2019-06-03 삼성전자주식회사 디스플레이장치 및 그 제어방법
JP2014194499A (ja) * 2013-03-29 2014-10-09 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその駆動方法
US9230473B2 (en) * 2013-06-24 2016-01-05 Microsoft Technology Licensing, Llc Dual duty cycle OLED to enable dynamic control for reduced motion blur control with constant brightness in augmented reality experiences
KR102146107B1 (ko) * 2013-12-17 2020-08-20 엘지디스플레이 주식회사 표시장치와 그 휘도 제어 방법
CN103745698B (zh) * 2013-12-20 2016-01-20 深圳市华星光电技术有限公司 一种液晶显示面板的色偏补偿方法及系统
CN104464634B (zh) * 2014-12-25 2017-09-05 西安诺瓦电子科技有限公司 Led校正效果查看方法以及相关校正方法及装置
CN104766574B (zh) * 2015-03-24 2019-02-12 小米科技有限责任公司 色温调节方法及装置
KR102473208B1 (ko) * 2015-07-06 2022-12-05 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동 방법
KR102435424B1 (ko) * 2017-09-13 2022-08-23 엘지디스플레이 주식회사 듀티 구동 기능을 갖는 표시장치 및 이의 구동방법
CN110943104B (zh) * 2018-09-21 2022-11-22 北京小米移动软件有限公司 有机发光二极管显示屏及电子设备
CN110599967B (zh) * 2019-09-19 2021-06-08 深圳市万普拉斯科技有限公司 图像显示方法、装置、电子设备及可读存储介质
CN112669741B (zh) * 2019-10-16 2023-01-03 北京小米移动软件有限公司 发光控制方法及装置、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005107536A (ja) * 2003-09-27 2005-04-21 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び駆動装置
JP2005301095A (ja) * 2004-04-15 2005-10-27 Semiconductor Energy Lab Co Ltd 表示装置
JP2006038967A (ja) * 2004-07-23 2006-02-09 Sony Corp 表示装置及びその駆動方法
JP2007025317A (ja) * 2005-07-19 2007-02-01 Sony Corp 自発光表示装置、発光条件最適化装置、発光条件最適化方法及びプログラム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598137B1 (ko) * 1998-09-16 2006-07-07 소니 가부시끼 가이샤 디스플레이 장치
JP2000276091A (ja) * 1999-03-24 2000-10-06 Canon Inc フラットパネル型表示装置及びフラットパネル型表示装置の制御方法
RU2249858C2 (ru) * 1999-03-30 2005-04-10 Эвикс Инк. Система полноцветного светодиодного дисплея
US6985141B2 (en) * 2001-07-10 2006-01-10 Canon Kabushiki Kaisha Display driving method and display apparatus utilizing the same
US7463218B2 (en) * 2002-10-02 2008-12-09 Lg Electronics Inc. Method and apparatus for driving plasma display panel
WO2004047061A2 (en) * 2002-11-15 2004-06-03 Koninklijke Philips Electronics N.V. Display device, electric device comprising such a display device and method for driving a display device
GB0316862D0 (en) * 2003-07-18 2003-08-20 Koninkl Philips Electronics Nv Display device
JP2005308857A (ja) * 2004-04-19 2005-11-04 Sony Corp アクティブマトリクス型表示装置およびその駆動方法
US20050285828A1 (en) * 2004-06-25 2005-12-29 Sanyo Electric Co., Ltd. Signal processing circuit and method for self-luminous type display
US6987787B1 (en) * 2004-06-28 2006-01-17 Rockwell Collins LED brightness control system for a wide-range of luminance control
KR101348753B1 (ko) * 2005-06-10 2014-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR100735480B1 (ko) * 2005-06-30 2007-07-03 삼성전기주식회사 정전류 제어기능을 갖는 백라이트용 ｌｅｄ 구동회로
JP4984496B2 (ja) * 2005-11-09 2012-07-25 ソニー株式会社 自発光表示装置、発光条件制御装置、発光条件制御方法及びプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005107536A (ja) * 2003-09-27 2005-04-21 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び駆動装置
JP2005301095A (ja) * 2004-04-15 2005-10-27 Semiconductor Energy Lab Co Ltd 表示装置
JP2006038967A (ja) * 2004-07-23 2006-02-09 Sony Corp 表示装置及びその駆動方法
JP2007025317A (ja) * 2005-07-19 2007-02-01 Sony Corp 自発光表示装置、発光条件最適化装置、発光条件最適化方法及びプログラム

Also Published As

Publication number Publication date
AU2008255874B2 (en) 2012-12-06
MX2009011354A (es) 2009-11-09
EP2151814A4 (en) 2010-10-20
EP2151814A1 (en) 2010-02-10
BRPI0811055A2 (pt) 2015-01-27
CN101681591A (zh) 2010-03-24
AU2008255874A1 (en) 2008-12-04
US8294642B2 (en) 2012-10-23
CA2684894A1 (en) 2008-12-04
JPWO2008146742A1 (ja) 2010-08-19
RU2473137C2 (ru) 2013-01-20
KR20100017335A (ko) 2010-02-16
US20100127957A1 (en) 2010-05-27
JP5321455B2 (ja) 2013-10-23
RU2009143527A (ru) 2011-05-27
WO2008146742A1 (ja) 2008-12-04
CN101681591B (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
KR101471225B1 (ko) 표시 장치, 영상 신호 처리 방법 및 기록 매체
KR101450937B1 (ko) 표시 장치, 영상 신호 처리 방법 및 기록 매체
KR101489016B1 (ko) 표시 장치, 영상 신호 처리 방법, 및 기록 매체
KR101594189B1 (ko) 표시 장치, 영상 신호 처리 방법, 및 기록 매체
TWI413962B (zh) Display device and display device
US8797367B2 (en) Display device, display device drive method, and computer program
JPWO2008143130A1 (ja) 表示装置、表示装置の駆動方法およびコンピュータプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 5