JPWO2008146742A1 - 表示装置、映像信号処理方法、およびプログラム - Google Patents

表示装置、映像信号処理方法、およびプログラム Download PDF

Info

Publication number
JPWO2008146742A1
JPWO2008146742A1 JP2009516297A JP2009516297A JPWO2008146742A1 JP WO2008146742 A1 JPWO2008146742 A1 JP WO2008146742A1 JP 2009516297 A JP2009516297 A JP 2009516297A JP 2009516297 A JP2009516297 A JP 2009516297A JP WO2008146742 A1 JPWO2008146742 A1 JP WO2008146742A1
Authority
JP
Japan
Prior art keywords
video signal
unit
light emission
duty
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009516297A
Other languages
English (en)
Other versions
JP5321455B2 (ja
Inventor
剛也 目黒
剛也 目黒
菊地　健
健 菊地
泰夫 井上
泰夫 井上
東洋 大角
東洋 大角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009516297A priority Critical patent/JP5321455B2/ja
Publication of JPWO2008146742A1 publication Critical patent/JPWO2008146742A1/ja
Application granted granted Critical
Publication of JP5321455B2 publication Critical patent/JP5321455B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

電流量に応じて自発光する発光素子および電圧信号に応じて発光素子へ印加する電流を制御する画素回路を有する画素がマトリクス状に配置される表示部を備える表示装置であって、入力される映像信号に応じて１フレームごとに発光量を規定するための基準デューティを設定する発光量規定部と、基準デューティと入力される映像信号とに基づいて、発光素子を発光させる発光時間を１フレームごとに規定する実デューティと映像信号のゲインとを、調整前と調整後とで発光量が同一となるように調整する調整部とを備える表示装置が提供される。【選択図】図１２

Description

本発明は、表示装置、映像信号処理方法、およびプログラムに関する。
近年、ＣＲＴディスプレイ（Cathode Ray Tube display）に替わる表示装置として、有機ＥＬディスプレイ（organic ElectroLuminescence display；または、ＯＬＥＤディスプレイ（Organic Light Emitting Diode display）とも呼ばれる。）、ＦＥＤ（Field Emission Display；電界放出ディスプレイ）、ＬＣＤ（Liquid Crystal Display；液晶ディスプレイ）、ＰＤＰ（Plasma Display Panel；プラズマディスプレイ）など様々な表示装置が開発されている。
上記のような様々な表示装置のうち、有機ＥＬディスプレイは、エレクトロルミネッセンス現象（ElectroLuminescence）を利用した自発光型の表示装置であり、例えば、ＬＣＤのような別途光源を必要とする表示装置と比較すると、動画特性、視野角特性、色再現性などが優れていることから、次世代の表示装置として特に注目されている。ここで、エレクトロルミネッセンス現象とは、物質（有機ＥＬ素子）の電子状態が、電界によって基底状態（ground state）から励起状態（excited state）へ変化し、不安定な励起状態から安定した基底状態へと戻るときに、差分のエネルギーが光として放出される現象である。
このような中、自発光型の表示装置に係る様々な技術が開発されている。自発光型の表示装置における１フレーム期間の発光時間制御に係る技術としては、例えば、特許文献１が挙げられる。
特開２００６−３８９６７号公報
しかしながら、１フレーム期間における発光時間制御に係る従来の技術は、映像信号の平均輝度が高い程、発光時間および映像信号のゲインを小さくするように制御する。したがって、１フレーム期間における発光時間制御に係る従来の技術を用いた自発光型の表示装置では、表示する映像の発光量（映像信号の信号レベル×発光時間）が、入力された映像信号が示す発光量よりも小さくなるため、輝度の低下が生じてしまう。
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、１フレーム期間における発光時間と、映像信号のゲインとを制御することにより高画質化が可能な、新規かつ改良された表示装置、映像信号処理方法、およびプログラムを提供することにある。
上記目的を達成するために、本発明の第１の観点によれば、電流量に応じて自発光する発光素子および電圧信号に応じて上記発光素子へ印加する電流を制御する画素回路を有する画素と、発光させる画素を選択する選択信号を所定の走査周期で上記画素へ供給する走査線と、入力される映像信号に応じた上記電圧信号を上記画素へ供給するデータ線とがマトリクス状に配置される表示部を備える表示装置であって、入力される上記映像信号に応じて、１フレームごとに発光量を規定するための基準デューティを設定する発光量規定部と、上記基準デューティと入力される上記映像信号とに基づいて、上記発光素子を発光させる発光時間を１フレームごとに規定する実デューティと上記映像信号のゲインとを調整する調整部とを備え、上記調整部は、上記基準デューティおよび上記映像信号により規定される１フレームごとの発光量と、調整後の上記実デューティおよび上記映像信号のゲインにより規定される１フレームごとの発光量とが同一となるように、上記実デューティと上記映像信号のゲインとを調整する表示装置が提供される。
上記表示装置は、発光量規定部と、調整部とを備えることができる。発光量規定部は、入力される映像信号に応じて、１フレームごとに発光量を規定するための基準デューティを設定することができる。調整部は、基準デューティと入力される映像信号とに基づいて、発光素子を発光させる発光時間を１フレームごとに規定する実デューティと映像信号のゲインとを調整することができる。ここで、調整部は、基準デューティおよび映像信号により規定される１フレームごとの発光量と、調整後の実デューティおよび映像信号のゲインにより規定される１フレームごとの発光量とが同一となるように、実デューティと映像信号のゲインとを調整することができる。かかる構成により、発光量を同一に維持した状態で、１フレーム期間における発光時間と映像信号のゲインとを制御することができる。
また、上記調整部は、入力される上記映像信号の信号レベルが小さい程、上記実デューティを小さく調整し上記映像信号のゲインを増幅させてもよい。
かかる構成により、映像や画像の表示における動きぼけを小さくすることができる。
また、上記調整部は、所定期間における上記映像信号の輝度の最大値と上記基準デューティとに基づいて、上記実デューティを調整する発光時間調整部と、上記発光量規定部が設定する上記基準デューティと上記発光時間調整部が調整する上記実デューティとに基づいて、上記映像信号のゲインを調整するゲイン調整部とを備えてもよい。
かかる構成により、発光量を同一に維持した状態で、１フレーム期間における発光時間と映像信号のゲインとを制御することができる。
また、上記発光時間調整部は、上記基準デューティ以下の値を有する実デューティを設定し、上記ゲイン調整部は、上記基準デューティに対する上記実デューティの減少比率に応じて上記映像信号のゲインを増幅させてもよい。
かかる構成により、発光量を維持したまま高画質化を図ることができる。
また、上記発光時間調整部は、上記所定期間における入力される上記映像信号の輝度の最大値を検出するピーク検出部と、上記ピーク検出部が検出した上記輝度の最大値と上記基準デューティとを乗算して上記実デューティを出力する発光時間補正部とを有し、上記ゲイン調整部は、入力される上記映像信号と上記基準デューティを乗算する第１ゲイン補正部と、上記第１ゲイン補正部から出力される補正された映像信号から、上記発光時間補正部から出力される上記実デューティを除算する第２ゲイン補正部とを有してもよい。
かかる構成により、発光量を同一に維持した状態で、１フレーム期間における発光時間と映像信号のゲインとを制御することができる。
また、入力される上記映像信号の所定期間における輝度の平均を算出する平均輝度算出部をさらに備え、上記発光量規定部は、上記平均輝度算出部において算出された平均輝度に応じて上記基準デューティを設定してもよい。
かかる構成により、発光量を同一に維持した状態で、１フレーム期間における発光時間と映像信号のゲインとを制御することができる。
また、上記平均輝度算出部は、上記映像信号が有する原色信号ごとに、電圧−電流特性に基づく上記原色信号ごとの補正値を乗算する電流比調整部と、上記電流比調整部から出力された映像信号の所定期間における輝度の平均を算出する平均値算出部とを有してもよい。
かかる構成により、入力される映像信号に忠実な映像や画像を表示することができる。
また、上記発光量規定部は、映像信号の輝度と上記基準デューティとが対応付けられたルックアップテーブルを保持し、上記平均輝度算出部において算出された平均輝度に応じて、上記基準デューティを一意に設定してもよい。
かかる構成により、１フレームごとの発光量を規定することが可能となる。
また、入力される上記映像信号をガンマ補正して、線形な映像信号に補正するリニア変換部をさらに備え、上記調整部に入力される映像信号は、上記リニア変換部から出力された映像信号であってもよい。
かかる構成により、発光量を同一に維持した状態で、１フレーム期間における発光時間と映像信号のゲインとを制御することができる。
また、上記調整部において調整された映像信号に対して、上記表示部のガンマ特性に応じたガンマ補正を行うガンマ変換部をさらに備えてもよい。
かかる構成により、入力される映像信号に忠実な映像や画像を表示することができる。
また、上記目的を達成するために、本発明の第２の観点によれば、電流量に応じて自発光する発光素子および電圧信号に応じて上記発光素子へ印加する電流を制御する画素回路を有する画素と、発光させる画素を選択する選択信号を所定の走査周期で上記画素へ供給する走査線と、入力される映像信号に応じた上記電圧信号を上記画素へ供給するデータ線とがマトリクス状に配置される表示部を備える表示装置における映像信号処理方法であって、入力される上記映像信号に応じて、１フレームごとに発光量を規定するための基準デューティを設定するステップと、上記基準デューティと入力される上記映像信号とに基づいて、上記発光素子を発光させる発光時間を１フレームごとに規定する実デューティと上記映像信号のゲインとを調整するステップとを有し、上記実デューティと映像信号のゲインとを調整するステップは、上記基準デューティおよび上記映像信号により規定される１フレームごとの発光量と、調整後の上記実デューティおよび上記映像信号のゲインにより規定される１フレームごとの発光量とが同一となるように、上記実デューティと上記映像信号のゲインとを調整する映像信号処理方法が提供される。
かかる方法を用いることにより、発光量を同一に維持した状態で、１フレーム期間における発光時間と映像信号のゲインとを制御することができる。
また、上記調整するステップは、入力される上記映像信号の信号レベルが小さい程、上記実デューティを小さく調整し上記映像信号のゲインを増幅させてもよい。
かかる方法を用いることにより、映像や画像の表示における動きぼけを小さくすることができる。
また、上記調整するステップは、所定期間における上記映像信号の輝度の最大値と上記基準デューティとに基づいて、上記実デューティを調整する第１ステップと、上記設定するステップにおいて設定された上記基準デューティと上記第１ステップにおいて調整された上記実デューティとに基づいて、上記映像信号のゲインを調整する第２ステップとを有してもよい。
かかる方法を用いることにより、発光量を同一に維持した状態で、１フレーム期間における発光時間と映像信号のゲインとを制御することができる。
また、上記第１ステップは、上記基準デューティ以下の値を有する実デューティを設定し、上記第２ステップは、上記基準デューティに対する上記実デューティの減少比率に応じて上記映像信号のゲインを増幅させてもよい。
かかる方法を用いることにより、発光量を維持したまま高画質化を図ることができる。
また、上記第１ステップは、上記所定期間における入力される上記映像信号の輝度の最大値を検出する第３ステップと、上記第３ステップにおいて検出された上記輝度の最大値と上記基準デューティとを乗算して上記実デューティを出力する第４ステップとを有し、上記第２ステップは、入力される上記映像信号と上記基準デューティを乗算する第５ステップと、上記第５ステップにより出力される補正された映像信号から、上記第４ステップにより出力される上記実デューティを除算する第６ステップとを有してもよい。
かかる方法を用いることにより、発光量を同一に維持した状態で、１フレーム期間における発光時間と映像信号のゲインとを制御することができる。
また、入力される上記映像信号の所定期間における輝度の平均を算出するステップをさらに有し、上記設定するステップは、上記輝度の平均を算出するステップにおいて算出された平均輝度に応じて上記基準デューティを設定してもよい。
かかる方法を用いることにより、発光量を同一に維持した状態で、１フレーム期間における発光時間と映像信号のゲインとを制御することができる。
また、上記輝度の平均を算出するステップは、上記映像信号が有する原色信号ごとに、電圧−電流特性に基づく上記原色信号ごとの補正値を乗算する第７ステップと、上記第７ステップにより出力される映像信号の所定期間における輝度の平均を算出する第８ステップとを有してもよい。
かかる方法を用いることにより、入力される映像信号に忠実な映像や画像を表示することができる。
また、上記設定するステップにおいて、映像信号の輝度と上記基準デューティとが対応付けられたルックアップテーブルを保持し、上記設定するステップは、上記輝度の平均を算出するステップにおいて算出された平均輝度に応じて、上記基準デューティを一意に設定してもよい。
かかる方法を用いることにより、１フレームごとの発光量を規定することが可能となる。
また、入力される上記映像信号をガンマ補正して、線形な映像信号に補正するステップをさらに有し、上記調整するステップにおいて入力される映像信号は、上記線形な映像信号に補正するステップにより出力された映像信号であってもよい。
かかる方法を用いることにより、発光量を同一に維持した状態で、１フレーム期間における発光時間と映像信号のゲインとを制御することができる。
また、上記調整するステップにより調整された映像信号に対して、上記表示部のガンマ特性に応じたガンマ補正を行うステップをさらに有してもよい。
かかる方法を用いることにより、入力される映像信号に忠実な映像や画像を表示することができる。
また、上記目的を達成するために、本発明の第３の観点によれば、電流量に応じて自発光する発光素子および電圧信号に応じて上記発光素子へ印加する電流を制御する画素回路を有する画素と、発光させる画素を選択する選択信号を所定の走査周期で上記画素へ供給する走査線と、入力される映像信号に応じた上記電圧信号を上記画素へ供給するデータ線とがマトリクス状に配置される表示部を備える表示装置に係るプログラムであって：
入力される上記映像信号に応じて、１フレームごとに発光量を規定するための基準デューティを設定する手段、上記基準デューティと入力される上記映像信号とに基づいて、上記発光素子を発光させる発光時間を１フレームごとに規定する実デューティと上記映像信号のゲインとを調整する手段としてコンピュータを機能させるためのプログラムが提供される。
かかるプログラムによって、発光量を同一に維持した状態で、１フレーム期間における発光時間と映像信号のゲインとを制御することができる。
本発明によれば、１フレーム期間における発光時間と、映像信号のゲインとを制御することにより高画質化を実現することができる。
図１は、本発明の実施形態に係る表示装置の構成の一例を示す説明図である。 図２Ａは、本発明の実施形態に係る表示装置における信号特性の遷移の概要を示す説明図である。 図２Ｂは、本発明の実施形態に係る表示装置における信号特性の遷移の概要を示す説明図である。 図２Ｃは、本発明の実施形態に係る表示装置における信号特性の遷移の概要を示す説明図である。 図２Ｄは、本発明の実施形態に係る表示装置における信号特性の遷移の概要を示す説明図である。 図２Ｅは、本発明の実施形態に係る表示装置における信号特性の遷移の概要を示す説明図である。 図２Ｆは、本発明の実施形態に係る表示装置における信号特性の遷移の概要を示す説明図である。 図３は、本発明の実施形態に係る表示装置のパネルに設けられる画素回路の断面構造の一例を示す断面図である。 図４は、本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路の等価回路を示す説明図である。 図５は、本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートである。 図６Ａは、本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図６Ｂは、本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図６Ｃは、本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図６Ｄは、本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図６Ｅは、本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図６Ｆは、本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図６Ｇは、本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図６Ｈは、本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図６Ｉは、本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図７は、本発明の実施形態に係る２Ｔｒ／１Ｃ駆動回路の等価回路を示す説明図である。 図８は、本発明の実施形態に係る２Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートである。 図９Ａは、本発明の実施形態に係る２Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図９Ｂは、本発明の実施形態に係る２Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図９Ｃは、本発明の実施形態に係る２Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図９Ｄは、本発明の実施形態に係る２Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図９Ｅは、本発明の実施形態に係る２Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図９Ｆは、本発明の実施形態に係る２Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。 図１０は、本発明の実施形態に係る４Ｔｒ／１Ｃ駆動回路の等価回路を示す説明図である。 図１１は、本発明の実施形態に係る３Ｔｒ／１Ｃ駆動回路の等価回路を示す説明図である。 図１２は、本発明の実施形態に係る発光時間制御部の一例を示すブロック図である。 図１３は、本発明の実施形態に係る平均輝度算出部を示すブロック図である。 図１４は、本発明の実施形態に係る画素を構成する各色の発光素子のＶＩ比率の一例を示す説明図である。 図１５は、本発明の実施形態に係るルックアップテーブルに保持される値の導出方法を説明する説明図である。 図１６Ａは、本発明の実施形態に係るデューティの調整と、映像信号のゲインの調整との関係を説明するための説明図である。 図１６Ｂは、本発明の実施形態に係るデューティの調整と、映像信号のゲインの調整との関係を説明するための説明図である。 図１７は、本発明の実施形態に係る映像信号処理方法の一例を示す流れ図である。
符号の説明
１００ 表示装置
１１０ 映像信号処理部
１１６ リニア変換部
１２６ 発光時間制御部
１３２ ガンマ変換部
２００ 平均輝度算出部
２０２ 発光量規定部
２０４ 調整部
２０６ 発光時間調整部
２０８ ゲイン調整部
２１０ ピーク検出部
２１２ 発光時間補正部
２１４ 第１ゲイン補正部
２１６ 第２ゲイン補正部
２５０ 電流比調整部
２５２ 平均値算出部
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
（本発明の実施形態に係る表示装置）
まず、本発明の実施形態に係る表示装置の構成の一例について説明する。図１は、本発明の実施形態に係る表示装置１００の構成の一例を示す説明図である。なお、以下では、本発明の実施形態に係る表示装置として、自発光型の表示装置である有機ＥＬディスプレイを例に挙げて説明する。また、以下では、表示装置１００に入力される映像信号が、例えば、デジタル放送などで用いられるデジタル信号であるとして説明するが、上記に限られず、例えば、アナログ放送などで用いられるアナログ信号とすることもできる。
図１を参照すると、表示装置１００は、制御部１０４と、記録部１０６と、映像信号処理部１１０と、記憶部１５０と、データドライバ１５２と、ガンマ回路１５４と、過電流検出部１５６と、パネル１５８とを備える。
制御部１０４は、例えば、ＭＰＵ（Micro Processing Unit）などで構成され、表示装置１００全体を制御する。制御部１０４が行う制御としては、例えば、映像信号処理部１１０から送信される信号に対して信号処理を行い、処理結果を映像信号処理部１１０へ渡すことが挙げられる。ここで、制御部１０４における上記信号処理としては、例えば、パネル１５８に表示する画像の輝度の調整に用いるゲインの算出が挙げられるが、上記に限られない。
記録部１０６は、表示装置１００が備える一の記憶手段であり、制御部１０４において映像信号処理部１１０を制御するための情報を保持することができる。記録部１０６に保持される情報としては、例えば、制御部１０４が映像信号処理部１１０から送信される信号に対して信号処理を行うためのパラメータが予め設定されているテーブルなどが挙げられる。また、記録部１０６としては、例えば、ハードディスク（Hard Disk）などの磁気記録媒体や、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）、フラッシュメモリ（flash memory）、ＭＲＡＭ（Magnetoresistive Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＰＲＡＭ(Phase change Random Access Memory)などの不揮発性メモリ（nonvolatile memory）が挙げられるが、上記に限られない。
映像信号処理部１１０は、入力される映像信号に対して信号処理を施すことができる。以下に、映像信号処理部１１０の構成の一例を示す。
[映像信号処理部１１０の構成の一例]
映像信号処理部１１０は、エッジぼかし部１１２と、Ｉ／Ｆ部１１４と、リニア変換部１１６と、パターン生成部１１８と、色温度調整部１２０と、静止画検波部１２２と、長期色温度補正部１２４と、発光時間制御部１２６と、信号レベル補正部１２８と、ムラ補正部１３０と、ガンマ変換部１３２と、ディザ処理部１３４と、信号出力部１３６と、長期色温度補正検波部１３８と、ゲートパルス出力部１４０と、ガンマ回路制御部１４２とを備える。
エッジぼかし部１１２は、入力された映像信号に対してエッジをぼかすための信号処理を行う。具体的には、エッジぼかし部１１２は、例えば、映像信号が示す画像を意図的にずらすことによりエッジをぼかし、パネル１５８（後述する）における画像の焼き付き現象を抑える。ここで、画像の焼き付き現象とは、パネル１５８が有する特定の画素（pixel）の発光頻度が他の画素に比べて高い場合に生じる発光特性の劣化現象のことである。画像の焼き付き現象により劣化した画素は、他の劣化していない画素に比べて輝度が低下する。そのため、劣化した画素と、当該画素の周辺の劣化していない部分との輝度差が大きくなる。この輝度の差によって、例えば、表示装置１００が表示する映像や画像を見る表示装置１００のユーザからは、画面に文字が焼き付いてしまったように見えてしまう。
Ｉ／Ｆ部１１４は、例えば、制御部１０４など、映像信号処理部１１０の外部の構成要素との間で信号の送受信を行うためのインタフェースである。
リニア変換部１１６は、入力される映像信号に対してガンマ補正を行うことにより、線形な映像信号に補正する。例えば、入力される映像信号のガンマ値が“２．２”である場合には、リニア変換部１１６は、ガンマ値が“１．０”となるように映像信号を補正する。
パターン生成部１１８は、表示装置１００の内部における信号処理で使用するテストパターンを生成する。表示装置１００の内部における信号処理で使用するテストパターンとしては、例えば、パネル１５８の表示検査に用いるテストパターンが挙げられるが、上記に限られない。
色温度調整部１２０は、映像信号が示す画像の色温度の調整を行い、表示装置１００のパネル１５８で表示する色の調整を行う。なお、表示装置１００は、表示装置１００を使用するユーザが色温度を調整することが可能な色温度調整手段（図示せず）を備えることもできる。表示装置１００が色温度調整手段（図示せず）を備えることにより、ユーザは、画面に表示される画像の色温度を調整することができる。ここで、表示装置１００が備えることが可能な色温度調整手段（図示せず）としては、例えば、ボタン、方向キー、ジョグダイヤルなどの回転型セレクター、あるいは、これらの組み合わせなどが挙げられるが、上記に限られない。
静止画検波部１２２は、入力される映像信号の時系列的な差分を検出し、所定の時間差分が検出されない場合には、映像信号が静止画像を示すものであると判定する。静止画検波部１２２の検出結果は、例えば、パネル１５８の焼き付き現象の防止や、発光素子の劣化抑制のために用いることができる。
長期色温度補正部１２４は、パネル１５８が有する各画素を構成する赤（Red；以下、「Ｒ」とする。）、緑（Green；以下、「Ｇ」とする。）、青（Blue；以下、「Ｂ」とする。）のサブピクセル（sub pixel；副画素）の経年変化を補正する。ここで、画素のサブピクセルを構成する各色の発光素子（有機ＥＬ素子）それぞれは、ＬＴ特性（輝度−時間特性）が異なる。よって、経時的な発光素子の劣化に伴い、パネル１５８に映像信号が示す画像を表示する場合における色のバランスが崩れてしまう。したがって、長期色温度補正部１２４は、サブピクセルを構成する各色の発光素子（有機ＥＬ素子）の経時的な劣化の補償を行う。
発光時間制御部１２６は、パネル１５８が有する各画素の発光時間を１フレーム期間ごとに制御する。より具体的には、発光時間制御部１２６は、１フレーム期間に占める発光素子の発光時間の比率（すなわち、１フレーム期間における発光と消画の比率；以下、「デューティ（Duty）」という。）を制御する。表示装置１００は、デューティに基づいて、パネル１５８が有する画素に選択的に電流を印加することにより、映像信号が示す画像を所望する時間表示させることができる。
また、発光時間制御部１２６は、発光時間の制御に対応するように映像信号のゲインの制御を行うこともできる。本発明の実施形態に係る発光時間制御部１２６の詳細な構成と、本発明の実施形態に係る表示装置１００における発光時間および映像信号のゲインの制御については、後述する。
信号レベル補正部１２８は、画像の焼き付き現象の発生を防止するために、画像の焼き付き現象の発生の危険度を判別する。そして、信号レベル補正部１２８は、例えば、危険度が所定の値以上となった場合には、画像の焼き付き現象を防ぐために、映像信号の信号レベルを補正することでパネル１５８に表示する映像の輝度を調整する。
長期色温度補正検波部１３８は、長期色温度補正部１２４において発光素子の経時的な劣化の補償を行うために用いる情報を検知する。長期色温度補正検波部１３８で検知した情報は、例えば、Ｉ／Ｆ部１１４を通じて制御部１０４に送られ、制御部１０４を経由して記録部１０６に記録することができる。
ムラ補正部１３０は、映像信号が示す画像や映像をパネル１５８に表示させた場合に生じうる、例えば、横筋、縦筋および画面全体の斑などのムラを補正する。ムラ補正部１３０は、例えば、入力される映像信号のレベルや座標位置を基準に補正を行うことができる。
ガンマ変換部１３２は、リニア変換部１１６において線形な映像信号となるようにガンマ補正された映像信号（より厳密には、ムラ補正部１３０から出力される映像信号）に対してガンマ補正を行い、映像信号が所定のガンマ値を有するように補正する。ここで、所定のガンマ値とは、表示装置１００のパネル１５８が備える画素回路（後述する）のＶＩ特性（電圧−電流特性；厳密には、画素回路が備えるトランジスタのＶＩ特性）を打ち消すことが可能な値である。ガンマ変換部１３２が、映像信号が上記所定のガンマ値を有するようにガンマ補正を行うことにより、映像信号が示す被写体の光量と、発光素子に印加する電流量との関係を線形に扱うことができる。
ディザ処理部１３４は、ガンマ変換部１３２においてガンマ補正された映像信号に対してディザリング（dithering）処理を行う。ここで、ディザリングとは、使用可能な色数が少ない環境で中間色を表現するために、表示可能な色を組み合わせて表示することである。ディザ処理部１３４がディザリング処理を行うことにより、本来パネル１５８上では表示できない色を、見かけ上作り出し表示させることができる。
信号出力部１３６は、ディザ処理部１３４においてディザリング処理が行われた映像信号を、映像信号処理部１１０の外部に出力する。ここで、信号出力部１３６から出力される映像信号は、例えば、Ｒ、Ｇ、Ｂ各色ごとに独立の信号とすることができる。
ゲートパルス出力部１４０は、パネル１５８が有する各画素の発光、および発光時間を制御する選択信号を出力する。ここで、選択信号は、発光時間制御部１２６から出力されるデューティに基づくものであり、例えば、選択信号がハイレベルのとき画素が有する発光素子を発光させ、また、選択信号がローレベルのとき画素が有する発光素子を非発光とすることができる。
ガンマ回路制御部１４２は、ガンマ回路１５４（後述する）に所定の設定値を出力する。ここで、ガンマ回路制御部１４２がガンマ回路１５４へ出力する所定の設定値としては、例えば、データドライバ１５２（後述する）が有するＤ／Ａコンバータ（Digital-to-Analog Converter）のラダー抵抗に与えるための基準電圧が挙げられる。
映像信号処理部１１０は、上述した構成により、入力される映像信号に対して各種信号処理を行うことができる。
記憶部１５０は、表示装置１００が備える他の記憶手段である。記憶部１５０が保持する情報としては、例えば、信号レベル補正部１２８で輝度を補正する場合に必要となる、所定の輝度を上回って発光している画素または画素群の情報と、当該上回っている量の情報とを対応付けた情報が挙げられる。また、記憶部１５０としては、例えば、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）などの揮発性メモリ（volatile memory）が挙げられるが、上記に限られない。例えば、記憶部１５０は、ハードディスクなどの磁気記録媒体や、フラッシュメモリなどの不揮発性メモリであってもよい。
過電流検出部１５６は、例えば、表示装置１００の構成要素が備わる基盤（図示せず）において配線がショートすることなどによって過電流が生じた場合、当該過電流を検出してゲートパルス出力部１４０に過電流の発生を通知する。過電流検出部１５６からの過電流の発生の通知を受けたゲートパルス出力部１４０が、例えば、パネル１５８が有する各画素へと選択信号を印加しないことにより、過電流がパネル１５８に印加されることを防止することができる。
データドライバ１５２は、信号出力部１３６から出力された映像信号を、パネル１５８の各画素へ印加するための電圧信号へと変換して、当該電圧信号をパネル１５８へ出力する。ここで、データドライバ１５２は、デジタル信号としての映像信号を、アナログ信号としての電圧信号へと変換するためのＤ／Ａコンバータを備えることができる。
ガンマ回路１５４は、データドライバ１５２が備えるＤ／Ａコンバータのラダー抵抗に与えるための基準電圧を出力する。ガンマ回路１５４がデータドライバ１５２へと出力する基準電圧は、ガンマ回路制御部１４２が制御することができる。
パネル１５８は、表示装置１００が備える表示部である。パネル１５８は、マトリクス状（行列状）に配置された複数の画素を備える。また、パネル１５８は、各画素に対応する映像信号に応じた電圧信号が印加されるデータ線と、選択信号が印加される走査線とを備える。例えば、ＳＤ（Standard Definition）解像度の映像を表示するパネル１５８は、少なくとも６４０×４８０＝３０７２００（データ線×走査線）の画素を有し、カラー表示のために当該画素がＲ、Ｇ、Ｂのサブピクセルからなる場合には、６４０×４８０×３＝９２１６００（データ線×走査線×サブピクセルの数）のサブピクセルを有する。同様に、ＨＤ（High Definition）解像度の映像を表示するパネル１５８は、１９２０×１０８０の画素を有し、カラー表示の場合には、１９２０×１０８０×３のサブピクセルを有する。
[サブピクセルの適用例：有機ＥＬ素子を備える場合]
各画素のサブピクセルを構成する発光素子が有機ＥＬ素子である場合には、ＩＬ特性（電流−発光量特性）が線形となる。上述したように、表示装置１００は、ガンマ変換部１３２におけるガンマ補正により、映像信号が示す被写体の光量と、発光素子に印加する電流量との関係を線形とすることができる。したがって、表示装置１００は、映像信号が示す被写体の光量と、発光量との関係を線形とすることができるので、映像信号に忠実な映像や画像を表示することができる。
また、パネル１５８は、画素ごとに印加する電流量を制御するための画素回路を備える。画素回路は、例えば、印加される走査信号および電圧信号により電流量を制御するためのスイッチ素子およびドライブ素子と、電圧信号を保持するためのキャパシタで構成される。上記スイッチ素子および上記ドライブ素子は、例えば、薄膜トランジスタ（Thin Film Transistor；以下、「ＴＦＴ」という。）で構成される。ここで、画素回路が備えるトランジスタは、ＶＩ特性が個々に異なるため、パネル１５８全体としてのＶＩ特性は、表示装置１００と同一の構成を有する他の表示装置が備えるパネルのＶＩ特性と異なる。したがって、表示装置１００は、上述したガンマ変換部１３２において、パネル１５８のＶＩ特性を打ち消すような、パネル１５８に対応したガンマ補正を行うことによって、映像信号が示す被写体の光量と、発光素子に印加する電流量との関係を線形とする。なお、本発明の実施形態に係るパネル１５８が備える画素回路の構成例については、後述する。
本発明の実施形態に係る表示装置１００は、図１に示すような構成をとることにより、入力される映像信号に応じた映像や画像を表示することができる。なお、図１では、リニア変換部１１６の後段にパターン生成部１１８を備える映像信号処理部１１０を示したが、係る構成に限られず、映像信号処理部は、リニア変換部１１６の前段にパターン生成部１１８を備えることもできる。
（表示装置１００における信号特性の遷移の概要）
次に、上述した本発明の実施形態に係る表示装置１００における信号特性の遷移の概要について説明する。図２Ａ〜図２Ｆそれぞれは、本発明の実施形態に係る表示装置１００における信号特性の遷移の概要を示す説明図である。
ここで、図２Ａ〜図２Ｆの各グラフは、表示装置１００における処理を時系列に示したものであり、例えば、“図２Ａにおける処理結果の信号特性が、図２Ｂの左図に対応する”というように、図２Ｂ〜図２Ｅの左図は、前段の処理結果の信号特性を表している。図２Ａ〜図２Ｅの右図は、処理において係数として用いられる信号特性を表している。
[第１の信号特性の遷移：リニア変換部１１６の処理による遷移]
図２Ａの左図に示すように、例えば、放送局などから送信される映像信号（映像信号処理部１１０に入力される映像信号）は、所定のガンマ値（例えば、“２．２”）を有している。映像信号処理部１１０のリニア変換部１１６は、映像信号処理部１１０に入力される映像信号のガンマ値を打ち消すように、映像信号処理部１１０に入力される映像信号が示すガンマ曲線（図２Ａの左図）とは逆のガンマ曲線（リニアガンマ；図２Ａの右図）を掛け合わせることにより、映像信号が示す被写体の光量と出力Ｂとの関係が線形な特性を有する映像信号に補正する。
[第２の信号特性の遷移：ガンマ変換部１３２の処理による遷移]
映像信号処理部１１０のガンマ変換部１３２は、パネル１５８が備えるトランジスタのＶＩ特性（図２Ｄの右図）を打ち消すために、予めパネル１５８固有のガンマ曲線とは逆のガンマ曲線（パネルガンマ；図２Ｂの右図）を掛け合わせる。
[第３の信号特性の遷移：データドライバ１５２におけるＤ／Ａ変換による遷移]
図２Ｃは、データドライバ１５２において映像信号がＤ／Ａ変換された場合を示している。図２Ｃに示すように、データドライバ１５２において映像信号がＤ／Ａ変換されることにより、映像信号における映像信号が示す被写体の光量と、映像信号がＤ／Ａ変換された電圧信号との関係は、図２Ｄの左図のようになる。
[第４の信号特性の遷移：パネル１５８の画素回路における遷移]
図２Ｄは、データドライバ１５２によりパネル１５８が備える画素回路に電圧信号が印加された場合を示している。図２Ｂに示すように、映像信号処理部１１０のガンマ変換部１３２は、パネル１５８が備えるトランジスタのＶＩ特性に対応するパネルガンマを予め掛け合わせている。したがって、パネル１５８が備える画素回路に電圧信号が印加された場合には、映像信号における映像信号が示す被写体の光量と、画素回路に印加される電流との関係は、図２Ｅの左図に示すように線形となる。
[第５の信号特性の遷移：パネル１５８の発光素子（有機ＥＬ素子）における遷移]
図２Ｅの右図に示すように、有機ＥＬ素子（ＯＬＥＤ）のＩＬ特性は線形となる。したがって、パネル１５８の発光素子では、図２Ｅに示すように線形な信号特性を有するもの同士が掛け合わさることによって、映像信号における映像信号が示す被写体の光量と、発光素子から発光される発光量との関係もまた線形の関係を有する（図２Ｆ）。
図２Ａ〜図２Ｆに示すように、表示装置１００は、入力される映像信号が示す被写体の光量と、発光素子から発光される発光量との関係を線形とすることができる。したがって、表示装置１００は、映像信号に忠実な映像や画像を表示することができる。
（表示装置１００のパネル１５８が備える画素回路の構成例）
次に、本発明の実施形態に係る表示装置１００のパネル１５８が備える画素回路の構成例について説明する。なお、以下では、発光素子が有機ＥＬ素子である場合を例に挙げて説明する。
［１］画素回路の構造
まず、パネル１５８が備える画素回路の構造について説明する。図３は、本発明の実施形態に係る表示装置１００のパネル１５８に設けられる画素回路の断面構造の一例を示す断面図である。
図３を参照すると、パネル１５８に設けられる画素回路は、駆動トランジスタ１０２２などを含む駆動回路が形成されたガラス基板１２０１上に絶縁膜１２０２、絶縁平坦化膜１２０３およびウインド絶縁膜１２０４がその順に形成され、ウインド絶縁膜１２０４の凹部１２０４Ａに有機ＥＬ素子１０２１が設けられた構成を有する。なお、図３では、駆動回路の各構成素子のうち、駆動トランジスタ１０２２のみを図示し、他の構成素子については省略している。
有機ＥＬ素子１０２１は、ウインド絶縁膜１２０４の凹部１２０４Ａの底部に形成された金属などからなるアノード電極１２０５と、アノード電極１２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）１２０６と、有機層１２０６上に全画素共通に形成された透明導電膜などからなるカソード電極１２０７とから構成される。
有機ＥＬ素子１０２１において、有機層１２０６は、アノード電極１２０５上にホール輸送層／ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。ここで、有機ＥＬ素子１０２１は、駆動トランジスタ１０２２からアノード電極１２０５を通して有機層１２０６に電流が流れることによって発光層２０６２において電子と正孔が再結合する際に発光する。
駆動トランジスタ１０２２は、ゲート電極１２２１と、半導体層１２２２の一方側に設けられたソース／ドレイン領域１２２３と、半導体層１２２２の他方側に設けられたドレイン／ソース領域１２２４と、半導体層１２２２のゲート電極１２２１と対向する部分のチャネル形成領域１２２５とから構成される。また、ソース／ドレイン領域１２２３は、コンタクトホールを介して有機ＥＬ素子１０２１のアノード電極１２０５と電気的に接続される。
パネル１５８は、上記のような駆動回路が形成されたガラス基板１２０１上に有機ＥＬ素子１０２１が画素単位で形成された後、パッシベーション膜１２０８を介して封止基板１２０９が接着剤１２１０によって接合され、封止基板１２０９によって有機ＥＬ素子１０２１が封止されることによって形成される。
［２］駆動回路
次に、パネル１５８に設けられる駆動回路の構成の一例について説明する。
有機ＥＬ素子を備えるパネル１５８の画素回路を構成する駆動回路は、駆動回路を構成するトランジスタの数および容量素子の数に応じて様々なものがある。上記駆動回路としては、例えば、５トランジスタ／１容量素子から構成される駆動回路（以下、「５Ｔｒ／１Ｃ駆動回路」とよぶ場合がある）、４トランジスタ／１容量素子から構成された駆動回路（以下、「４Ｔｒ／１Ｃ駆動回路」とよぶ場合がある）、３トランジスタ／１容量素子から構成された駆動回路（以下、「３Ｔｒ／１Ｃ駆動回路」とよぶ場合がある）、および２トランジスタ／１容量素子から構成された駆動回路（以下、２Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）が挙げられる。そこで、まず、上記の駆動回路に共通する事項について説明する。
〔２−１〕駆動回路の共通事項
以下では、説明の便宜上、駆動回路を構成する各トランジスタが、原則としてｎチャネル型のＴＦＴから構成されているとして説明する。なお、本発明の実施形態に係る駆動回路が、ｐチャネル型のＴＦＴで構成することができることは、言うまでもない。また、本発明の実施形態に係る駆動回路は、半導体基板などにトランジスタを形成した構成とすることもできる。つまり、本発明の実施形態に係る駆動回路を構成するトランジスタの構造は、特に限定されるものではない。また、以下では、本発明の実施形態に係る駆動回路を構成するトランジスタがエンハンスメント型であるとして説明するが、上記に限られず、デプレッション型のトランジスタが用いられていてもよい。さらに、本発明の実施形態に係る駆動回路は、シングルゲート型であってもよいし、デュアルゲート型であってもよい。
また、以下では、パネル１５８は、（Ｎ／３）×Ｍ個（Ｍは、２以上の自然数。Ｎ／３は、２以上の自然数）の２次元マトリクス状に配列された画素から構成され、１つの画素は、３つのサブピクセル（赤色を発光するＲのサブピクセル、緑色を発光するＧのサブピクセル、青色を発光するＢのサブピクセル）から構成されているとする。また、各画素を構成する発光素子は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。つまり、第ｍ行目（ｍ＝１，２，３，…，Ｍ）に配列された（Ｎ／３）個の画素、より具体的には、Ｎ個のサブピクセルのそれぞれを構成する発光素子が、同時に駆動されることとなる。さらに換言すると、１つの行を構成する各発光素子は、発光／非発光のタイミングが属する行単位で制御される。ここで、１つの行を構成する各画素において映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、「同時書込み処理」とよぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、「順次書込み処理」とよぶ場合がある）であってもよい。いずれの書込み処理とするかは、駆動回路の構成に応じて適宜選択することができる。
また、以下では、第ｍ行目、第ｎ列（ｎ＝１，２，３，…，Ｎ）に位置する発光素子に関する駆動、動作について説明するが、当該発光素子を、第（ｎ，ｍ）番目の発光素子あるいは第（ｎ，ｍ）番目のサブピクセルとよぶ。
駆動回路では、第ｍ行目に配列された各発光素子の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。ここで、書込み処理や移動度補正処理は、例えば、第ｍ番目の水平走査期間内に行われる必要がある。また、閾値電圧キャンセル処理や当該閾値電圧キャンセル処理に伴う前処理は、駆動回路の種類に応じて、第ｍ番目の水平走査期間より前に先行して行うことができる。
また、駆動回路は、上述した各種の処理が全て終了した後、第ｍ行目に配列された各発光素子を構成する発光部を発光させる。ここで、駆動回路は、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させることもできる。また、上記所定の期間は、表示装置の仕様や駆動回路の構成などに応じて、適宜設定することができる。なお、以下では、説明の便宜上、駆動回路が上述した各種の処理終了後、直ちに発光部を発光させるものとして説明する。
第ｍ行目に配列された各発光素子を構成する発光部の発光は、例えば、第（ｍ＋ｍ’）行目に配列された各発光素子の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、表示装置の設計仕様によって決定される。すなわち、ある表示フレームの第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。また、第ｍ行目に配列された各発光素子を構成する発光部は、例えば、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、非発光状態を維持する。また、上記水平走査期間の時間長は、例えば、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。ここで、（ｍ＋ｍ’）の値がＭを越える場合には、越えた分の水平走査期間は、例えば、次の表示フレームにおいて処理される。
上記のように非発光状態の期間（以下、「非発光期間」とよぶ場合がある）が設けられることによって、表示装置１００では、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。なお、本発明の実施形態に係る各サブピクセル（より厳密には、サブピクセルを構成する発光素子）の発光状態／非発光状態は、上記に限られない。
また、以下では、１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。ここで、トランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。また、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、あるトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、あるトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。さらには、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコンなどの導電性物質から構成することができるだけでなく、例えば、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することもできる。
さらに、以下では、本発明の実施形態に係る駆動回路の説明に際してタイミングチャートを示す場合があるが、当該タイミングチャートにおける各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
〔２−２〕駆動回路の駆動方法
次に、本発明の実施形態に係る駆動回路の駆動方法について説明する。図４は、本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路の等価回路を示す説明図である。なお、以下では、図４を参照して５Ｔｒ／１Ｃ駆動回路を例に挙げて本発明の実施形態に係る駆動回路の駆動方法について説明するが、その他の駆動回路についても、基本的に同様の駆動方法が用いられる。
本発明の実施形態に係る駆動回路は、例えば、以下に示す（ａ）前処理、（ｂ）閾値電圧キャンセル処理、（ｃ）書込み処理、および（ｄ）発光処理により駆動する。
（ａ）前処理
前処理では、第１ノードＮＤ1に第１ノード初期化電圧が印加され、第２ノードＮＤ2に第２ノードＮＤ2初期化電圧が印加される。ここで、第１ノード初期化電圧および第２ノードＮＤ2初期化電圧は、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が、駆動トランジスタＴＲDの閾値電圧を越え、かつ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が、発光部ＥＬＰの閾値電圧を越えないようにするために印加される。
（ｂ）閾値電圧キャンセル処理
閾値電圧キャンセル処理では、第１ノードＮＤ1の電位を保った状態で、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧を減じた電位に向かって、第２ノードＮＤ2の電位を変化させる。
より具体的に説明すると、閾値電圧キャンセル処理では、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧を減じた電位に向かって第２ノードＮＤ2の電位を変化させるために、上記（ａ）の処理における第２ノードＮＤ2の電位に駆動トランジスタＴＲDの閾値電圧を加えた電圧を超える電圧を、駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加する。ここで、閾値電圧キャンセル処理において、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差（すなわち、駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差）が駆動トランジスタＴＲDの閾値電圧に近づく程度は、定性的には閾値電圧キャンセル処理の時間により左右される。したがって、例えば、閾値電圧キャンセル処理の時間を充分長く確保した形態では、第２ノードＮＤ2の電位は第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧を減じた電位に達する。そして、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は駆動トランジスタＴＲDの閾値電圧に達し、駆動トランジスタＴＲDはオフ状態となる。一方、例えば、閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態では、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴＲDの閾値電圧より大きく、駆動トランジスタＴＲDはオフ状態とはならない場合がある。よって、閾値電圧キャンセル処理では、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタＴＲDがオフ状態となることを要しない。
（ｃ）書込み処理
書込み処理では、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号が第１ノードＮＤ1に印加される。
（ｄ）発光処理
発光処理では、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態として第１ノードＮＤ1を浮遊状態とし、電源部２１００から駆動トランジスタＴＲDを介して、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流すことによって、発光部ＥＬＰを発光（駆動）させる。
本発明の実施形態に係る駆動回路は、例えば、上記（ａ）〜（ｄ）の処理により駆動する。
〔２−３〕駆動回路の構成例と、駆動方法の具体例
次に、駆動回路ごとに、駆動回路の構成例、および当該駆動回路の駆動方法について、より具体的に説明する。なお、以下では、種々の駆動回路のうち、５Ｔｒ／１Ｃ駆動回路および２Ｔｒ／１Ｃ駆動回路について説明する。
〔２−３−１〕５Ｔｒ／１Ｃ駆動回路
まず、５Ｔｒ／１Ｃ駆動回路について、図４〜図６Ｉを参照して説明する。図５は、本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートである。また、図６Ａ〜図６Ｉは、それぞれ図４に示す本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。
図４を参照すると、５Ｔｒ／１Ｃ駆動回路は、書込みトランジスタＴＲWと、駆動トランジスタＴＲDと、第１トランジスタＴＲ1と、第２トランジスタＴＲ2と、第３トランジスタＴＲ3と、容量部Ｃ1とから構成される。つまり、５Ｔｒ／１Ｃ駆動回路は、５つのトランジスタと１つの容量部とから構成される。なお、図４では、書込みトランジスタＴＲW、第１トランジスタＴＲ1、第２トランジスタＴＲ2、および第３トランジスタＴＲ3をｎチャネル型のＴＦＴで構成した例を示しているが、上記に限られず、ｐチャネル型のＴＦＴで構成してもよい。また、容量部Ｃ1は、例えば、所定の静電容量を有するキャパシタで構成することができる。
＜第１トランジスタＴＲ1＞
第１トランジスタＴＲ1の一方のソース／ドレイン領域は、電源部２１００（電圧ＶCC）に接続され、第１トランジスタＴＲ1の他方のソース／ドレイン領域は、駆動トランジスタＴＲDの一方のソース／ドレイン領域に接続される。また、第１トランジスタＴＲ1のオン／オフ動作は、第１トランジスタ制御回路２１１１から伸びて、第１トランジスタＴＲ1のゲート電極に接続された第１トランジスタ制御線ＣＬ1によって制御される。ここで、電源部２１００は、発光部ＥＬＰに電流を供給し、発光部ＥＬＰを発光させるために設けらる。
＜駆動トランジスタＴＲD＞
駆動トランジスタＴＲDの一方のソース／ドレイン領域は、第１トランジスタＴＲ1の他方のソース／ドレイン領域に接続される。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰのアノード電極と、第２トランジスタＴＲ2の他方のソース／ドレイン領域と、容量部Ｃ1の一方の電極とに接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴＲDのゲート電極は、書込みトランジスタＴＲWの他方のソース／ドレイン領域と、第３トランジスタＴＲ3の他方のソース／ドレイン領域と、容量部Ｃ1の他方の電極とに接続されており、第１ノードＮＤ1を構成する。
ここで、駆動トランジスタＴＲDは、発光素子の発光状態においては、例えば、以下の数式１に従ってドレイン電流Ｉdsを流すように駆動される。ここで、数式１に示す「μ」は“実効的な移動度”を示し、「Ｌ」は“チャネル長”を示している。また、同様に、数式１に示す「Ｗ」は“チャネル幅”、「Ｖgs」は“ゲート電極とソース領域との間の電位差”、「Ｖth」は“閾値電圧”、「Ｃox」は“（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）”、そして、「ｋ」は“ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox”をそれぞれ示している。
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
・・・（数式１）
また、発光素子の発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。なお、以下では、説明の便宜上、駆動トランジスタＴＲDの一方のソース／ドレイン領域を単に「ドレイン領域」と呼び、他方のソース／ドレイン領域を単に「ソース領域」とよぶ場合がある。
発光部ＥＬＰは、例えば数式１に示すドレイン電流Ｉdsが流れることによって、発光する。ここで、発光部ＥＬＰにおける発光状態（輝度）は、ドレイン電流Ｉdsの値の大小によって制御される。
＜書込みトランジスタＴＲW＞
書込みトランジスタＴＲWの他方のソース／ドレイン領域は、駆動トランジスタＴＲDのゲート電極に接続される。また、書込みトランジスタＴＲWの一方のソース／ドレイン領域は、信号出力回路２１０２から伸びるデータ線ＤＴＬに接続される。そして、データ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigが、一方のソース／ドレイン領域に供給される。なお、データ線ＤＴＬを介して、映像信号ＶSig以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、書込みトランジスタＴＲWのオン／オフ動作は、走査回路２１０１から伸びて書込みトランジスタＴＲWのゲート電極に接続された走査線ＳＣＬによって制御される。
＜第２トランジスタＴＲ2＞
第２トランジスタＴＲ2の他方のソース／ドレイン領域は、駆動トランジスタＴＲDのソース領域に接続される。また、第２トランジスタＴＲ2の一方のソース／ドレイン領域には、第２ノードＮＤ2の電位（すなわち、駆動トランジスタＴＲDのソース領域の電位）を初期化するための電圧ＶSSが供給される。また、第２トランジスタＴＲ2のオン／オフ動作は、第２トランジスタ制御回路２１１２から伸びて、第２トランジスタＴＲ2のゲート電極に接続された第２トランジスタ制御線ＡＺ2によって制御される。
＜第３トランジスタＴＲ3＞
第３トランジスタＴＲ3の他方のソース／ドレイン領域は、駆動トランジスタＴＲDのゲート電極に接続される。また、第３トランジスタＴＲ3の一方のソース／ドレイン領域には、第１ノードＮＤ1の電位（すなわち、駆動トランジスタＴＲDのゲート電極の電位）を初期化するための電圧ＶOfsが供給される。また、第３トランジスタＴＲ3のオン／オフ動作は、第３トランジスタ制御回路２１１３から伸びて、第３トランジスタＴＲ3のゲート電極に接続された第３トランジスタ制御線ＡＺ3によって制御される。
＜発光部ＥＬＰ＞
発光部ＥＬＰのアノード電極は、駆動トランジスタＴＲDのソース領域に接続されている。また、発光部ＥＬＰのカソード電極には、電圧ＶCatが印加される。図４では、発光部ＥＬＰの容量を符号ＣELで表している。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとすると、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されたとき、発光部ＥＬＰは発光する。
なお、以下では、発光部ＥＬＰにおける輝度を制御するための映像信号を「ＶSig」、電源部２１００の電圧を「ＶCC」、駆動トランジスタＴＲDのゲート電極の電位（第１ノードＮＤ1の電位）を初期化するための電圧を「ＶOfs」とする。また、以下では、駆動トランジスタＴＲDのソース領域の電位（第２ノードＮＤ2の電位）を初期化するための電圧を「ＶSS」、駆動トランジスタＴＲDの閾値電圧を「Ｖth」、発光部ＥＬＰのカソード電極に印加される電圧を「ＶCat」、そして、発光部ＥＬＰの閾値電圧を「Ｖth-EL」とする。さらに以下では、各電圧あるいは電位の値が、下記の場合を例に挙げて説明するが、本発明の実施形態に係る各電圧あるいは電位の値が下記に限られないことは、言うまでもない。
・ＶSig ： ０[ボルト]〜１０［ボルト］
・ＶCC ： ２０[ボルト]
・ＶOfs ： ０[ボルト]
・ＶSS ： −１０[ボルト]
・Ｖth ： ３[ボルト]
・ＶCat ： ０[ボルト]
・Ｖth-EL ： ３[ボルト]
以下、図５および図６Ａ〜図６Ｉを適宜参照して、５Ｔｒ／１Ｃ駆動回路の動作ついて説明する。なお、以下では、５Ｔｒ／１Ｃ駆動回路において、上述した各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、上記に限られない。また、後述する４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路、２Ｔｒ／１Ｃ駆動回路の説明においても同様である。
＜Ａ−１＞「期間−ＴＰ（５）-1」（図５および図６Ａ参照）
「期間−ＴＰ（５）-1」は、例えば、前の表示フレームにおける動作を示しており、前回の各種の処理完了後に第（ｎ，ｍ）番目の発光素子が発光状態にある期間である。すなわち、第（ｎ，ｍ）番目のサブピクセルを構成する発光素子における発光部ＥＬＰには、後述する数式６に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目のサブピクセルを構成する発光素子の輝度は、当該ドレイン電流Ｉ’dsに対応した値となる。ここで、書込みトランジスタＴＲW、第２トランジスタＴＲ2、および第３トランジスタＴＲ3はオフ状態であり、第１トランジスタＴＲ1および駆動トランジスタＴＲDはオン状態である。第（ｎ，ｍ）番目の発光素子の発光状態は、第（ｍ＋ｍ’）行目に配列された発光素子の水平走査期間の開始直前まで継続される。
図５に示す「期間−ＴＰ（５）0」〜「期間−ＴＰ（５）4」は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。すなわち「期間−ＴＰ（５）0」〜「期間−ＴＰ（５）4」は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間に相当する。なお、５Ｔｒ／１Ｃ駆動回路は、「期間−ＴＰ（５）0」〜「期間−ＴＰ（５）4」を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。
また、「期間−ＴＰ（５）0」〜「期間−ＴＰ（５）4」において、第（ｎ，ｍ）番目の発光素子は基本的に非発光状態にある。すなわち、「期間−ＴＰ（５）0」〜「期間−ＴＰ（５）1」、「期間−ＴＰ（５）3」〜「期間−ＴＰ（５）4」においては、第１トランジスタＴＲ1はオフ状態であるので、発光素子は発光しない。ここで、「期間−ＴＰ（５）2」においては、第１トランジスタＴＲ1はオン状態となる。しかしながら、「期間−ＴＰ（５）2」においては後述する閾値電圧キャンセル処理が行われるので、後述する数式２を満たすことを前提とすると、発光素子は発光しない。
以下、「期間−ＴＰ（５）0」〜「期間−ＴＰ（５）4」の各期間について説明する。なお、「期間−ＴＰ（５）1」の始期や、「期間−ＴＰ（５）0」〜「期間−ＴＰ（５）4」の各期間の長さは、表示装置１００の設計に応じて適宜設定することができる。
＜Ａ−２＞「期間−ＴＰ（５）0」
上述したように、「期間−ＴＰ（５）0」では、第（ｎ，ｍ）番目の発光素子は、非発光状態にある。また、書込みトランジスタＴＲW、第２トランジスタＴＲ2、および第３トランジスタＴＲ3はオフ状態である。ここで、「期間−ＴＰ（５）-1」から「期間−ＴＰ（５）0」に移る時点において、第１トランジスタＴＲ1がオフ状態となるので、第２ノードＮＤ2（駆動トランジスタＴＲDのソース領域あるいは発光部ＥＬＰのアノード電極）の電位は、（Ｖth-EL＋ＶCat）まで低下し、発光部ＥＬＰは非発光状態となる。また、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位は、第２ノードＮＤ2の電位低下に伴い低下する。
＜Ａ−３＞「期間−ＴＰ（５）1」（図５、図６Ｂ、および図６Ｃ参照）
「期間−ＴＰ（５）1」では、閾値電圧キャンセル処理を行うための前処理が行われる。より具体的には、「期間−ＴＰ（５）1」の開始時、第２トランジスタ制御線ＡＺ2および第３トランジスタ制御線ＡＺ3をハイレベルとすることによって、第２トランジスタＴＲ2および第３トランジスタＴＲ3がオン状態とされる。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０[ボルト]）となり、また、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０[ボルト]）となる。そして、「期間−ＴＰ（５）1」の完了以前において、第２トランジスタ制御線ＡＺ2をローレベルとすることによって、第２トランジスタＴＲ2がオフ状態とされる。ここで、第２トランジスタＴＲ2および第３トランジスタＴＲ3を、同期してにオン状態とさせることができるが、上記に限られず、例えば、第２トランジスタＴＲ2を先にオン状態とさせもよいし、第３トランジスタＴＲ3を先にオン状態とさせてもよい。
上記の処理により、駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差は、Ｖth以上となる。ここで、駆動トランジスタＴＲDはオン状態である。
＜Ａ−４＞「期間−ＴＰ（５）2」（図５および図６Ｄ参照）
「期間−ＴＰ（５）2」では、閾値電圧キャンセル処理が行われる。より具体的には、第３トランジスタＴＲ3のオン状態を維持したまま、第１トランジスタ制御線ＣＬ1をハイレベルとすることによって、第１トランジスタＴＲ1がオン状態とされる。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０[ボルト]を維持）、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。すなわち、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３[ボルト]＞ＶSS）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の数式２が保証されていれば、すなわち、数式２を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat）
・・・（数式２）
「期間−ＴＰ（５）2」において、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。ここで、第２ノードＮＤ2の電位は、駆動トランジスタＴＲDの閾値電圧Ｖth、および駆動トランジスタＴＲDのゲート電極を初期化するための電圧ＶOfsに依存して、決定される。つまり、第２ノードＮＤ2の電位は、発光部ＥＬＰの閾値電圧Ｖth-ELには依存しない。
＜Ａ−５＞「期間−ＴＰ（５）3」（図５、および図６Ｅ参照）
「期間−ＴＰ（５）3」では、第３トランジスタＴＲ3のオン状態を維持したまま、第１トランジスタ制御線ＣＬ1をローレベルとすることによって、第１トランジスタＴＲ1がオフ状態とされる。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０[ボルト]を維持）、また、浮遊状態の第２ノードＮＤ2の電位も変化しない。したがって、第２ノードＮＤ2の電位は、（ＶOfs−Ｖth＝−３[ボルト]）に維持される。
＜Ａ−６＞「期間−ＴＰ（５）4」（図５、および図６Ｆ参照）
「期間−ＴＰ（５）4」では、第３トランジスタ制御線ＡＺ3をローレベルとすることによって、第３トランジスタＴＲ3がオフ状態とされる。ここで、第１ノードＮＤ1および第２ノードＮＤ2の電位は、実質的に変化しない。なお、実際には、寄生容量などの静電結合により電位変化が生じ得るが、通常これらは無視することができる。
「期間−ＴＰ（５）0」〜「期間−ＴＰ（５）4」では、５Ｔｒ／１Ｃ駆動回路は、上記のように動作する。次に、「期間−ＴＰ（５）5」〜「期間−ＴＰ（５）7」の各期間について説明する。ここで、「期間−ＴＰ（５）5」では書き込み処理が行われ、「期間−ＴＰ（５）６」では移動度補正処理が行われる。上記の処理は、例えば、第ｍ番目の水平走査期間内に行われる必要がある。以下では、説明の便宜上、「期間−ＴＰ（５）5」の始期と「期間−ＴＰ（５）６」の終期とが、それぞれ第ｍ番目の水平走査期間の始期と終期とに一致するものとして説明する。
＜Ａ−７＞「期間−ＴＰ（５）5」（図５、および図６Ｇ参照）
「期間−ＴＰ（５）5」では、駆動トランジスタＴＲDに対する書込み処理が実行される。具体的には、第１トランジスタＴＲ1、第２トランジスタＴＲ2、および第３トランジスタＴＲ3のオフ状態を維持したまま、データ線ＤＴＬの電位を発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとし、次いで、走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴＲWがオン状態とされる。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。
ここで、容量部Ｃ1の容量を値ｃ1、発光部ＥＬＰの容量ＣELの容量を値ｃEL、駆動トランジスタＴＲDのゲート電極とソース領域との間の寄生容量の値をｃgsとする。駆動トランジスタＴＲDのゲート電極の電位がＶOfsからＶSig（＞ＶOfs）に変化したとき、容量部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、基本的に変化する。すなわち、駆動トランジスタＴＲDのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig−ＶOfs）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの容量ＣEL、駆動トランジスタＴＲDのゲート電極とソース領域との間の寄生容量に振り分けられる。つまり、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴＲDのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴＲDのソース領域（第２ノードＮＤ2）の電位の変化は小さくなる。ここで、一般に、発光部ＥＬＰの容量ＣELの容量値ｃELは、容量部Ｃ1の容量値ｃ1および駆動トランジスタＴＲDの寄生容量の値ｃgsよりも大きい。そこで、以下では、説明の便宜上、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。なお、上記は、以下に示すその他の駆動回路においても同様である。また、図５は、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示している。
また、駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴＲDのソース領域（第２ノードＮＤ2）の電位をＶsとすると、Ｖgの値は、「Ｖg＝ＶSig
」となり、また、Ｖsの値は、「Ｖs≒ＶOfs−Ｖth」となる。したがって、第１ノードＮＤ1と第２ノードＮＤ2の電位差、すなわち、駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差Ｖgsは、以下の数式３で表すことができる。
Ｖgs≒ＶSig−（ＶOfs−Ｖth）
・・・（数式３）
数式３に示すように、駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴＲDの閾値電圧Ｖth、および駆動トランジスタＴＲDのゲート電極を初期化するための電圧ＶOfsのみに依存している。また、数式３より、駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、発光部ＥＬＰの閾値電圧Ｖth-ELには依存しないことが分かる。
＜Ａ−８＞「期間−ＴＰ（５）6」（図５、および図６Ｈ参照）
「期間−ＴＰ（５）6」では、駆動トランジスタＴＲDの移動度μの大小に基づく駆動トランジスタＴＲDのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）が行われる。
一般に、駆動トランジスタＴＲDをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。したがって、移動度μに差異がある複数の駆動トランジスタＴＲDのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsとの間に、差異が生じる恐れがある。そして、上記のような差異が生じた場合には、表示装置１００の画面の均一性（ユニフォーミティ）が損なわれてしまう。
そこで、「期間−ＴＰ（５）6」では、上記のような問題が生じることを防止するため、移動度補正処理が行われる。具体的には、書込みトランジスタＴＲWのオン状態を維持したまま、第１トランジスタ制御線ＣＬ1をハイレベルとすることによって、第１トランジスタＴＲ1がオン状態とされ、次いで、所定の時間（ｔ0）が経過した後、走査線ＳＣＬをローレベルとすることによって、書込みトランジスタＴＲWがオフ状態とされる。よって、第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）は浮遊状態となる。その結果、駆動トランジスタＴＲDの移動度μの値が大きい場合には、駆動トランジスタＴＲDのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、また、駆動トランジスタＴＲDの移動度μの値が小さい場合には、駆動トランジスタＴＲDのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差Ｖgsは、上記数式３に基づいて、例えば、以下の数式４のように変形される。
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ
・・・（数式４）
なお、移動度補正処理を実行するための所定の時間（「期間−ＴＰ（５）6」の全時間ｔ0）は、表示装置１００の設計の際、設計値として予め決定することができる。また、このときの駆動トランジスタＴＲDのソース領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の数式５を満足するように、「期間−ＴＰ（５）6」の全時間ｔ0は決定することができる。上記の場合には、「期間−ＴＰ（５）6」において、発光部ＥＬＰが発光することはない。さらに、移動度補正処理では、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正が移動度の補正と同時に行われる。
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat）
・・・（数式５）
＜Ａ−９＞「期間−ＴＰ（５）7」（図５、および図６Ｉ参照）
５Ｔｒ／１Ｃ駆動回路では、上述した動作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。ここで、「期間−ＴＰ（５）7」では、走査線ＳＣＬがローレベルとなる結果、書込みトランジスタＴＲWがオフ状態となり、第１ノードＮＤ1、すなわち、駆動トランジスタＴＲDのゲート電極は浮遊状態となる。また、「期間−ＴＰ（５）7」では、第１トランジスタＴＲ1はオン状態を維持しており、駆動トランジスタＴＲDのドレイン領域は、電源部２１００（電圧ＶCC、例えば２０[ボルト]）に接続された状態にある。したがって、「期間−ＴＰ（５）7」では、第２ノードＮＤ2の電位は上昇する。
ここで、駆動トランジスタＴＲDのゲート電極は浮遊状態にあり、また、容量部Ｃ1が存在する。したがって、「期間−ＴＰ（５）7」では、いわゆるブートストラップ回路と同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差Ｖgsは、上記数式４の値が維持されたものとなる。
また、「期間−ＴＰ（５）7」では、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、上記数式１で表すことができる。ここで、上記数式１と上記数式４から、上記数式１は、例えば、以下の上記数式６にように変形される。
Ｉds＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2
・・・（数式６）
したがって、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０[ボルト]に設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigの値から、駆動トランジスタＴＲDの移動度μに起因した第２ノードＮＤ2（駆動トランジスタＴＲDのソース領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。すなわち、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、および駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。つまり、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、および駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の発光素子の輝度は、電流Ｉdsに対応した値となる。
また、移動度μの大きな駆動トランジスタＴＲDほど、電位補正値ΔＶが大きくなるので、上記数式４の左辺のＶgsの値が小さくなる。したがって、数式６において、移動度μの値が大きい場合であっても、（ＶSig−ＶOfs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。すなわち、移動度μの異なる駆動トランジスタＴＲDにおいても、映像信号ＶSigの値が同じであればドレイン電流Ｉdsが略同一となり、その結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。したがって、５Ｔｒ／１Ｃ駆動回路は、移動度μのばらつき（さらには、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。
また、発光部ＥＬＰの発光状態は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。この時点は、［期間−ＴＰ（５）-1］の終わりに相当する。
５Ｔｒ／１Ｃ駆動回路は、以上のように、動作することによって、発光素子を発光させる。
〔２−３−２〕２Ｔｒ／１Ｃ駆動回路
次に、２Ｔｒ／１Ｃ駆動回路について説明する。図７は、本発明の実施形態に係る２Ｔｒ／１Ｃ駆動回路の等価回路を示す説明図である。また、図８は、本発明の実施形態に係る２Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートである。また、図９Ａ〜図９Ｆは、それぞれ図７に示す本発明の実施形態に係る２Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態などを模式的に示す説明図である。
図７を参照すると、２Ｔｒ／１Ｃ駆動回路は、上述した図４に示す５Ｔｒ／１Ｃ駆動回路から、第１トランジスタＴＲ1、第２トランジスタＴＲ2、および第３トランジスタＴＲ3の３つのトランジスタが省略されている。つまり、２Ｔｒ／１Ｃ駆動回路は、書込みトランジスタＴＲW、および駆動トランジスタＴＲDと、容量部Ｃ1と構成されている。
＜駆動トランジスタＴＲD＞
駆動トランジスタＴＲDの構成は、図４に示す５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴＲDの構成と同様であるので、詳細な説明は省略する。なお、駆動トランジスタＴＲDのドレイン領域は電源部２１００に接続されている。また、電源部２１００からは、発光部ＥＬＰを発光させるための電圧ＶCC-H、および駆動トランジスタＴＲDのソース領域の電位を制御するための電圧ＶCC-Lが供給される。ここで、電圧ＶCC-HおよびＶCC-Lの値としては、例えば、“ＶCC-H＝２０[ボルト]”、“ＶCC-L＝−１０［ボルト］”が挙げられるが、上記に限られないことは、言うまでもない。
＜書込みトランジスタＴＲW＞
書込みトランジスタＴＲWの構成は、図４に示す５Ｔｒ／１Ｃ駆動回路において説明した書込みトランジスタＴＲWの構成と同様である。したがって、書込みトランジスタＴＲWの構成についての詳細な説明は省略する。
＜発光部ＥＬＰ＞
発光部ＥＬＰの構成は、図４に示す５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同様である。したがって、発光部ＥＬＰの構成についての詳細な説明は省略する。
以下、図８および図９Ａ〜図９Ｆを適宜参照して、２Ｔｒ／１Ｃ駆動回路の動作ついて説明する。
＜Ｂ−１＞「期間−ＴＰ（２）-1」（図８、および図９Ａ参照）
「期間−ＴＰ（２）-1」は、例えば、前の表示フレームにおける動作を示しており、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した図５に示す［期間−ＴＰ（５）-1］と同じ動作である。
図８に示す「期間−ＴＰ（２）0」〜「期間−ＴＰ（２）2」は、図５に示す「期間−ＴＰ（５）0」〜「期間−ＴＰ（５）4」に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。また、「期間−ＴＰ（２）0」〜「期間−ＴＰ（２）2」では、上述した５Ｔｒ／１Ｃ駆動回路と同様に、第（ｎ，ｍ）番目の発光素子は基本的に非発光状態にある。ここで、２Ｔｒ／１Ｃ駆動回路の動作においては、図８に示すように、「期間−ＴＰ（２）3」の他、「期間−ＴＰ（２）1」〜「期間−ＴＰ（２）2」も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。なお、以下では、説明の便宜上、「期間−ＴＰ（２）1」の始期、および「期間−ＴＰ（２）3」の終期は、それぞれ第ｍ番目の水平走査期間の始期、および終期に一致するものとして説明する。
以下、「期間−ＴＰ（２）0」〜「期間−ＴＰ（２）2」の各期間について、説明する。なお、「期間−ＴＰ（２）0」〜「期間−ＴＰ（２）2」の各期間の長さは、上述した５Ｔｒ／１Ｃ駆動回路と同様に、表示装置１００の設計に応じて適宜設定することができる。
＜Ｂ−２＞「期間−ＴＰ（２）0」（図８、および図９Ｂ参照）
「期間−ＴＰ（２）0」は、例えば、前の表示フレームから現表示フレームにおける動作を示している。より具体的には、「期間−ＴＰ（２）0」は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。また、「期間−ＴＰ（２）0」において、第（ｎ，ｍ）番目の発光素子は非発光状態にある。ここで、「期間−ＴＰ（２）-1」から「期間−ＴＰ（２）0」に移る時点において、電源部２１００から供給される電圧は、ＶCC-Hから電圧ＶCC-Lへと切り替えられる。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下し、発光部ＥＬＰは非発光状態となる。また、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位は、第２ノードＮＤ2の電位低下に併せて低下する。
＜Ｂ−３＞「期間−ＴＰ（２）1」（図８、および図９Ｃ参照）
「期間−ＴＰ（２）1」からは、現表示フレームにおける第ｍ行目の水平走査期間が開始される。ここで、「期間−ＴＰ（２）1」では、閾値電圧キャンセル処理を行うための前処理が行われる。「期間−ＴＰ（２）1」の開始時において、走査線ＳＣＬの電位をハイレベルとすることによって、書込みトランジスタＴＲWがオン状態とされる。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０[ボルト]）となる。また、第２ノードＮＤ2の電位はＶCC-L（例えば、−１０[ボルト]）が維持される。
したがって、「期間−ＴＰ（２）1」では、駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴＲDはオン状態となる。
＜Ｂ−４＞「期間−ＴＰ（２）2」（図８、および図９Ｄ参照）
「期間−ＴＰ（２）2」では、閾値電圧キャンセル処理が行われる。具体的には、「期間−ＴＰ（２）2」では、書込みトランジスタＴＲWのオン状態を維持したまま、電源部２１００から供給される電圧が、ＶCC-Lから電圧ＶCC-Hへと切り替えられる。その結果、「期間−ＴＰ（２）2」では、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０[ボルト]を維持）、第２ノードＮＤ2の電位は、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって変化する。よって、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDはオフ状態となる。より具体的には、浮遊状態の第２ノードＮＤ2の電位は（ＶOfs−Ｖth＝−３[ボルト]）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上記数式２が保証されている場合には、すなわち、上記数式２を満足するように電位を選択、決定された場合には、発光部ＥＬＰは発光しない。
「期間−ＴＰ（２）2」において、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。したがって、第２ノードＮＤ2の電位は、駆動トランジスタＴＲDの閾値電圧Ｖth、および駆動トランジスタＴＲDのゲート電極を初期化するための電圧ＶOfsに依存して決定される。つまり、第２ノードＮＤ2の電位は、発光部ＥＬＰの閾値電圧Ｖth-ELには依存しない。
＜Ｂ−５＞「期間−ＴＰ（２）3」（図８、および図９Ｅ参照）
「期間−ＴＰ（２）3」では、駆動トランジスタＴＲDに対する書込み処理、および駆動トランジスタＴＲDの移動度μの大小に基づく駆動トランジスタＴＲDのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）が行われる。具体的には、「期間−ＴＰ（２）3」では、書込みトランジスタＴＲWのオン状態を維持したまま、データ線ＤＴＬの電位が、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとされる。その結果、第１ノードＮＤ1の電位はＶSigへと上昇し、駆動トランジスタＴＲDはオン状態となる。なお、駆動トランジスタＴＲDをオン状態とさせる方法は、上記に限られない。例えば、駆動トランジスタＴＲDは、書込みトランジスタＴＲWがオン状態とされることによってオン状態となる。よって、２Ｔｒ／１Ｃ駆動回路は、例えば、書込みトランジスタＴＲWを一旦オフ状態とし、データ線ＤＴＬの電位を発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに変更し、その後、走査線ＳＣＬをハイレベルとして、書込みトランジスタＴＲWをオン状態とすることによって、駆動トランジスタＴＲDをオン状態とさせることができる。
ここで、「期間−ＴＰ（２）3」では、上述した５Ｔｒ／１Ｃ駆動回路と異なり、駆動トランジスタＴＲDのドレイン領域には電源部２１００から電位ＶCC-Hが印加されているので、駆動トランジスタＴＲDのソース領域の電位は上昇する。また、「期間−ＴＰ（２）3」では、所定の時間（ｔ0）が経過した後、走査線ＳＣＬをローレベルとすることによって、書込みトランジスタＴＲWがオフ状態され、第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）が浮遊状態となる。ここで、「期間−ＴＰ（２）3」の全時間ｔ0は、第２ノードＮＤ2の電位が（ＶOfs−Ｖth＋ΔＶ）となるように、表示装置１００の設計の際、設計値として予め決定することができる。
「期間−ＴＰ（２）3」では、上記の動作によって、駆動トランジスタＴＲDの移動度μの値が大きい場合には、駆動トランジスタＴＲDのソース領域における電位の上昇量ΔＶが大きくなり、また、駆動トランジスタＴＲDの移動度μの値が小さい場合には、駆動トランジスタＴＲDのソース領域における電位の上昇量ΔＶが小さくなる。つまり、「期間−ＴＰ（２）3」では、移動度の補正が行われる。
＜Ｂ−６＞「期間−ＴＰ（２）4」（図８、および図９Ｆ参照）
２Ｔｒ／１Ｃ駆動回路では、上述した動作によって、閾値電圧キャンセル処理、書込み処理、および移動度補正処理が完了する。「期間−ＴＰ（２）4」では、上述した５Ｔｒ／１Ｃ駆動回路における「期間−ＴＰ（５）7」と同様の処理がなされる。つまり、「期間−ＴＰ（２）4」では、第２ノードＮＤ2の電位が上昇して（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。また、このとき発光部ＥＬＰを流れる電流は、上記数式６で規定されるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、および駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。すなわち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、および駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。さらに、２Ｔｒ／１Ｃ駆動回路は、駆動トランジスタＴＲDにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
また、発光部ＥＬＰの発光状態は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。この時点は、「期間−ＴＰ（２）-1」の終わりに相当する。
２Ｔｒ／１Ｃ駆動回路は、以上のように、動作することによって、発光素子を発光させる。
以上、本発明の実施形態に係る駆動回路として、５Ｔｒ／１Ｃ駆動回路および２Ｔｒ／１Ｃ駆動回路について説明したが、本発明の実施形態に係る駆動回路は、上記に限られない。例えば、本発明の実施形態に係る駆動回路は、図１０に示す４Ｔｒ／１Ｃ駆動回路や、図１１に示す３Ｔｒ／１Ｃ駆動回路で構成することができる。
また、上記では、５Ｔｒ／１Ｃ駆動回路について書込み処理と移動度補正とを個別に行うことを示したが、本発明の実施形態に係る５Ｔｒ／１Ｃ駆動回路の動作は、上記に限られない。例えば、５Ｔｒ／１Ｃ駆動回路は、上述した２Ｔｒ／１Ｃ駆動回路と同様に、書き込み処理と移動度補正処理とを併せて行う構成とすることもできる。具体的には、５Ｔｒ／１Ｃ駆動回路は、例えば、図５の「期間−ＴＰ（５）5」において、発光制御トランジスタＴEL_Cをオン状態とした状態で、書込みトランジスタＴSigを介して、データ線ＤＴＬから映像信号ＶSig_mを第１ノードに印加する構成とすることができる。
本発明の実施形態に係る表示装置１００のパネル１５８は、上述した画素回路や駆動回路を備えた構成とすることができる。なお、本発明の実施形態に係るパネル１５８が、上述した画素回路や駆動回路を備えた構成に限られないことは、言うまでもない。
（１フレーム期間における発光時間および映像信号のゲインの制御）
次に、本発明の実施形態に係る１フレーム期間における発光時間および映像信号のゲインの制御について説明する。本発明の実施形態に係る１フレーム期間における発光時間および映像信号のゲインの制御は、映像信号処理部１１０の発光時間制御部１２６が行うことができる。
図１２は、本発明の実施形態に係る発光時間制御部１２６の一例を示すブロック図である。以下では、発光時間制御部１２６に入力される映像信号が、１フレーム期間ごとの画像に対応する、Ｒ、Ｇ、Ｂ各色ごとに独立の信号であるとして説明する。
図１２を参照すると、発光時間制御部１２６は、平均輝度算出部２００と、発光量規定部２０２と、調整部２０４とを備える。
平均輝度算出部２００は、入力されるＲ、Ｇ、Ｂの映像信号に基づいて、所定期間における輝度の平均値を算出する。ここで、所定期間としては、例えば、１フレーム期間が挙げられるが、上記に限られず、例えば、２フレーム期間であってもよい。以下では、所定期間を１フレーム期間として説明する。
[平均輝度算出部２００の構成]
図１３は、本発明の実施形態に係る平均輝度算出部２００を示すブロック図である。図１３を参照すると、平均輝度算出部２００は、電流比調整部２５０と、平均値算出部２５２とを備える。
電流比調整部２５０は、入力されるＲ、Ｇ、Ｂの映像信号それぞれに対して、各色ごとに所定の補正係数を乗算することによって、入力されるＲ、Ｇ、Ｂの映像信号の電流比の調整を行う。ここで、上記所定の補正係数は、例えば、パネル１５８が有する画素を構成するＲの発光素子、Ｇの発光素子、およびＢの発光素子それぞれのＶＩ比率（電圧−電流比率）に対応する各色ごとに異なる値である。
図１４は、本発明の実施形態に係る画素を構成する各色の発光素子のＶＩ比率の一例を示す説明図である。図１４に示すように、画素を構成する各色の発光素子のＶＩ比率は、「Ｂの発光素子＞Ｒの発光素子＞Ｇの発光素子」というように各色ごとに異なる。ここで、図２Ａ〜図２Ｆに示したように、表示装置１００は、ガンマ変換部１３２においてパネル１５８に固有のガンマ曲線とは逆のガンマ曲線を掛け合わせることにより、パネル１５８に固有のガンマ値をキャンセルして線形領域で処理を行うことができる。したがって、例えば、デューティを所定の値（例えば、“０．２５”）に固定して図１４に示すようなＶＩの関係を予め導くことによって、Ｒの発光素子、Ｇの発光素子、およびＢの発光素子それぞれのＶＩ比率を予め求めることができる。
なお、電流比調整部２５０が用いる上記所定の補正係数は、電流比調整部２５０が記憶手段を備え、当該記憶手段に保持されてもよい。ここで、電流比調整部２５０が備える記憶手段としては、例えば、ＥＥＰＲＯＭやフラッシュメモリなどの不揮発性メモリが挙げられるが、上記に限られない。また、電流比調整部２５０が用いる上記所定の補正係数は、記録部１０６や記憶部１５０などの表示装置１００が備える記憶手段に保持され、電流比調整部２５０が適宜読み出すこともできる。
平均値算出部２５２は、電流比調整部２５０が調整したＲ、Ｇ、Ｂの映像信号から、１フレーム期間における平均輝度（ＡＰＬ；Average Picture Level）を算出する。ここで、平均値算出部２５２が算出する１フレーム期間における平均輝度の算出方法としては、例えば、相加平均を用いることが挙げられるが、上記に限られず、例えば、相乗平均や加重平均を用いて算出することもできる。
平均輝度算出部２００は、以上のようにして１フレーム期間における平均輝度を算出して出力する。
再度図１２を参照すると、発光量規定部２０２は、平均輝度算出部２００が算出した１フレーム期間における平均輝度に応じた基準デューティを設定する。ここで、基準デューティとは、１フレーム期間ごとに発光量を規定するための基準となるデューティである。
１フレーム期間における発光量は、以下の数式７で表すことができる。ここで、数式７に示す「Ｌｕｍ」は“発光量”、「Ｓｉｇ」は“信号レベル”、「Ｄｕｔｙ」は“発光時間”を表している。
Lum＝（Sig）×（Duty）
・・・（数式７）
数式７に示すように、基準デューティが設定されることにより、発光量は、入力される映像信号の信号レベル、すなわち映像信号のゲインのみに依存することとなる。
また、発光量規定部２０２における基準デューティの設定は、例えば、１フレーム期間における平均輝度と基準デューティとが対応付けられたルックアップテーブル（Look Up Table）を用いて行うことができる。
[本発明の実施形態に係るルックアップテーブルに保持される値の導出方法]
ここで、本発明の実施形態に係るルックアップテーブルに保持される値の導出方法について説明する。図１５は、本発明の実施形態に係るルックアップテーブルに保持される値の導出方法を説明する説明図であり、１フレーム期間における平均輝度（ＡＰＬ）と、基準デューティ（Ｄｕｔｙ）との関係を示している。なお、図１５は、１フレーム期間における平均輝度が１０ビット（bit）のデジタルデータである場合を例として示しているが、本発明の実施形態に係る１フレーム期間における平均輝度が１０ビットのデジタルデータに限られないことは、言うまでもない。
本発明の実施形態に係るルックアップテーブルには、図１５に示す曲線ａおよび直線ｂ上の値をとるように、１フレーム期間における平均輝度と、基準デューティとが対応付けられて保持される。
また、本発明の実施形態に係るルックアップテーブルは、例えば、所定のデューティにおいて輝度が最大（このとき、パネル１５８には「白」の画像が表示される。）の場合における発光量を基準として導出される。
図１５に示す面積Ｓは、所定のデューティとして２５％が設定され、輝度が最大の場合における発光量を表している。
図１５に示す曲線ａは、基準デューティを２５％より大きくした場合において、１フレーム期間における平均輝度（ＡＰＬ）と、基準デューティ（Ｄｕｔｙ）との積が、面積Ｓと等しくなるような値を通る曲線である。
図１５に示す直線ｂは、曲線ａに対して、基準デューティの上限Ｌを規定する直線である。図１５に示すように、本発明の実施形態に係るルックアップテーブルでは、基準デューティに上限を設けることができる。本発明の実施形態において基準デューティに上限を設ける理由は、例えば、デューティに係る「輝度」と、動画像を表示した場合の「動きぼけ」とにおけるトレードオフの関係に起因する問題の解決を図るためである。ここで、デューティに係る「輝度」と「動きぼけ」とにおけるトレードオフの関係に起因する問題とは、以下のことを指す。
＜デューティが大きい場合＞
・輝度：高くなる
・動きぼけ：大きくなる
＜デューティが小さい場合＞
・輝度：低くなる
・動きぼけ：小さくなる
したがって、本発明の実施形態に係るルックアップテーブルでは、基準デューティに上限Ｌを設定して「輝度」と「動きぼけ」との間で一定のバランスをとることにより、輝度と動きぼけとのトレードオフの関係に起因する問題の解決を図る。ここで、基準デューティの上限Ｌは、例えば、表示装置１００が備えるパネル１５８の特性（例えば、発光素子の特性など）に合わせて設定することができる。
発光量規定部２０２は、例えば、図１５に示す曲線ａおよび直線ｂ上の値をとるように、１フレーム期間における平均輝度と、基準デューティとが対応付けられて保持されるルックアップテーブルを用いることにより、平均輝度算出部２００が算出した１フレーム期間における平均輝度に応じた基準デューティを設定することができる。
再度図１２を参照して説明する。調整部２０４は、発光時間調整部２０６と、ゲイン調整部２０８とを備える。
発光時間調整部２０６は、発光量規定部２０２が設定した基準デューティと、入力される映像信号とに基づいて、基準デューティを調整し、表示装置１００の１フレーム期間における発光時間を実質的に規定する実デューティを出力する。以下では、発光時間調整部２０６において基準デューティを調整して実デューティを出力することを、「実デューティの調整」という。
ゲイン調整部２０８は、入力されるＲ、Ｇ、Ｂの映像信号のゲインを、発光時間調整部２０６における実デューティの調整と対応して調整する。
[実デューティの調整と、映像信号のゲインの調整との関係]
数式７に示すように、発光量は、信号レベルと発光時間との積で表すことができる。また、上述したように、デューティが小さくなる程、動画像を表示した場合の「動きぼけ」は小さくなる。そこで、本発明の実施形態に係る表示装置１００では、発光量を維持した状態で動画像を表示した場合の「動きぼけ」が小さくなるように、実デューティの調整と映像信号のゲインの調整とを行う。なお、本発明の実施形態に係る表示装置１００は、例えば、「動きぼけ」を考慮する必要性が低い静止画像を表示する場合には、デューティが大きくなるように実デューティの調整と映像信号のゲインの調整とを行うことができることは、言うまでもない。
図１６Ａ、図１６Ｂは、本発明の実施形態に係る実デューティの調整と、映像信号のゲインの調整との関係を説明するための説明図である。ここで、図１６Ａは調整前の映像信号の状態を示しており、また、図１６Ｂは調整後の映像信号の状態を示している。
図１６Ａ、図１６Ｂに示すように、表示装置１００は、発光時間調整部２０６が発光時間を短くし（すなわち、実デューティを基準デューティ以下とし）、また、ゲイン調整部２０８が、基準デューティに対する実デューティの減少比率に応じて映像信号のゲインを大きくする（増幅する）ことによって、調整前における映像信号の発光量（図１６Ａの面積Ｓｏ）と、調整後における映像信号の発光量（図１６Ｂの面積Ｓｏ）とを同一とする。
発光時間調整部２０６およびゲイン調整部２０８が、例えば、図１６Ａ、図１６Ｂに示すようにデューティの設定および映像信号のゲインを調整することによって、発光量を変化させることなく動画像を表示した場合の動きぼけを小さくすることができる。
また、表示装置１００に入力される映像信号が、ゲインが低い信号であった場合においても、発光時間調整部２０６における実デューティの調整、およびゲイン調整部２０８における映像信号のゲインの調整によって、表示装置１００は、図１６Ｂに示すようなインパルス（impulse）的な発光状態で映像や画像を表示することができる。
したがって、表示装置１００は、発光時間調整部２０６における実デューティの調整、およびゲイン調整部２０８における映像信号のゲインの調整によって、発光量を維持したまま高画質化を図ることができる。
以下、再度図１２を参照して、発光時間調整部２０６における実デューティの調整、およびゲイン調整部２０８における映像信号のゲインの調整それぞれについて説明する。
[実デューティの調整]
発光時間調整部２０６は、ピーク検出部２１０と、発光時間補正部２１２とを備える。
ピーク検出部２１０は、１フレーム期間（所定期間）に入力されるＲ、Ｇ、Ｂの映像信号に基づいて、映像信号における輝度の最大値を検出する。ここで、ピーク検出部２１０が検出する映像信号における輝度の最大値（ＬｕｍＭ）は、以下の数式８に示すように、映像信号がとりうる輝度の最大値に対する相対的な値で表すことができる。ここで、数式８に示す「Ｐｅａｋ」は、“Ｒ、Ｇ、Ｂのいずれかの輝度の最大値”を示し、「ＬｕｍＭａｘ」は、“映像信号がとりうる輝度の最大値”を示している。
LumM＝（Peak）/（LumMax）
・・・（数式８）
例えば、映像信号が１４ビットのデジタルデータである場合には、映像信号における輝度の最大値は、ＬｕｍＭ＝Ｐｅａｋ／１６３８４となる。また、上記の場合、Ｐｅａｋは、１６３８４以下の値となる。
発光時間補正部２１２は、発光量規定部２０２が設定した基準デューティと、ピーク検出部２１０が検出した映像信号における輝度の最大値とを乗算することにより、実デューティを調整する。数式８に示すように、ピーク検出部２１０が検出した映像信号における輝度の最大値は、映像信号がとりうる輝度の最大値に対する相対的な値で表されるため、０≦ＬｕｍＭ≦１となる。したがって、発光時間補正部２１２から出力される実デューティ（Ｄｕｔｙ’）は、以下の数式９に示すように、発光量規定部２０２が設定した基準デューティ以下となる。
Duty’＝（Duty）×（LumM）
＝（Duty）×{（Peak）/（LumMax）}
・・・（数式９）
[映像信号のゲインの調整]
ゲイン調整部２０８は、第１ゲイン補正部２１４と、第２ゲイン補正部２１６とを備える。
第１ゲイン補正部２１４は、入力されるＲ、Ｇ、Ｂの映像信号それぞれに対して、発光量規定部２０２が設定した基準デューティを乗算する。
第２ゲイン補正部２１６は、第１ゲイン補正部２１４が補正したＲ、Ｇ、Ｂの映像信号それぞれから、発光時間補正部２１２から出力される実デューティ（Ｄｕｔｙ’）を除算する。
ここで、ゲイン調整部２０８から出力される調整されたＲの映像信号（Ｒ’）、調整されたＧの映像信号（Ｇ’）、および調整されたＢの映像信号（Ｂ’）は、以下の数式１０〜数式１２のように表すことができる。
R’＝｛（R）×（Duty）｝/（Duty’）
＝（R）×｛（LumMax）/（Peak）｝
・・・（数式１０）
G’＝｛（G）×（Duty）｝/（Duty’）
＝（G）×｛（LumMax）/（Peak）｝
・・・（数式１１）
B’＝｛（B）×（Duty）｝/（Duty’）
＝（B）×｛（LumMax）/（Peak）｝
・・・（数式１２）
したがって、ゲイン調整部２０８から出力される調整されたＲ、Ｇ、Ｂの映像信号は、図１６Ｂに示すように、入力されるＲ、Ｇ、Ｂの映像信号それぞれのゲインを基準デューティに対する実デューティの減少比率に応じて増幅した映像信号となる。
[発光時間制御部１２６の変形例]
以上図１２を参照して本発明の実施形態に係る発光時間制御部１２６の一例について説明したが、本発明の実施形態に係る発光時間制御部１２６の構成は、図１２に示す構成に限られない。例えば、本発明の実施形態に係る発光時間制御部１２６は、図１２の平均輝度算出部２００を輝度の最大値を検出する最大輝度検出部に置き換えることにより、輝度の最大値に応じて基準デューティを設定することもできる。
また、本発明の実施形態に係る発光時間制御部１２６として、入力される映像信号（厳密には、映像信号の平均輝度）に応じて基準デューティを設定する構成について説明した。しかしながら、本発明の実施形態に係る発光時間制御部１２６は、上記に限られず、例えば、基準デューティを予め設定することもできる。基準デューティを予め設定する構成とすることにより、例えば、本発明の実施形態に係る発光時間制御部１２６の回路構成を簡素化することができる。
発光時間制御部１２６が上記の構成であっても、表示装置１００は、発光量を同一に維持した状態で、１フレーム期間における発光時間（実デューティ）および映像信号のゲインの制御を行うことができる。
以上のように、本発明の実施形態に係る表示装置１００は、１フレーム期間（所定期間）に入力されるＲ、Ｇ、Ｂの映像信号から平均輝度を算出し、算出した平均輝度に応じた基準デューティを設定する。また、表示装置１００は、設定した基準デューティと、入力されるＲ、Ｇ、Ｂの映像信号の１フレーム期間における最大輝度とに基づいて、実デューティを調整する。さらに、表示装置１００は、平均輝度に応じた基準デューティと、実デューティとに基づいて、入力されるＲ、Ｇ、Ｂの映像信号のゲインを調整する。したがって、表示装置１００は、発光量を同一に維持した状態で、１フレーム期間における発光時間（実デューティ）および映像信号のゲインの制御を行うことができる。
また、表示装置１００におけるデューティの設定および映像信号のゲインの調整は、実デューティを基準デューティ以下に小さくし、発光量が同一となるように映像信号のゲインを基準デューティに対する実デューティの減少比率に応じて増幅する。したがって、表示装置１００は、発光量を変化させることなく動画像を表示した場合における動きぼけを小さくすることができる。
また、表示装置１００に入力される映像信号が、ゲインが低い信号であった場合においても、表示装置１００は、インパルス的な発光状態で映像や画像を表示することができるので、発光量を維持したまま高画質化を図ることができる。
さらに、表示装置１００は、入力される映像信号が示す被写体の光量と、発光素子から発光される発光量との関係を線形とすることができる。したがって、表示装置１００は、入力される映像信号に忠実な映像や画像を表示することができる。
また、本発明の実施形態として表示装置１００を挙げて説明したが、本発明の実施形態は、かかる形態に限られない。例えば、本発明の実施形態は、テレビジョン放送を受信し映像を表示する自発光型のテレビ受像機や、外部または内部に表示手段を有するＰＣ（Personal Computer）などのコンピュータなどに適用することができる。
（本発明の実施形態に係るプログラム）
コンピュータを、本発明の実施形態に係る表示装置１００として機能させるためのプログラムによって、発光量を同一に維持した状態で、１フレーム期間における発光時間と映像信号のゲインとを制御することができる。
（本発明の実施形態に係る映像信号処理方法）
次に、本発明の実施形態に係る映像信号処理方法について説明する。図１７は、本発明の実施形態に係る映像信号処理方法の一例を示す流れ図であり、１フレーム期間における発光時間、および映像信号のゲインの制御に係る方法の一例を示すものである。以下では、本発明の実施形態に係る映像信号処理方法を表示装置１００が行うものとして説明する。また、以下では、入力される映像信号が、１フレーム期間ごとの画像に対応する、Ｒ、Ｇ、Ｂ各色ごとに独立の信号であるとして説明する。
まず、表示装置１００は、入力されるＲ、Ｇ、Ｂの映像信号から、所定期間における映像信号の平均輝度を算出する（Ｓ１００）。ステップＳ１００における平均輝度の算出方法としては、例えば、相加平均が挙げられるが、上記に限られない。また、上記所定期間は、例えば、１フレーム期間とすることができる。
表示装置１００は、ステップＳ１００において算出された平均輝度に基づいて、基準デューティを設定する（Ｓ１０２）。ここで、表示装置１００は、例えば、１フレーム期間（所定期間）における平均輝度と基準デューティとが対応付けられたルックアップテーブルを用いることによって、基準デューティを設定することができる。
表示装置１００は、ステップＳ１０２において設定された基準デューティに基づいて、入力されるＲ、Ｇ、Ｂの映像信号それぞれのゲインを調整する（Ｓ１０４；第１のゲイン調整）。ここで、表示装置１００は、例えば、入力されるＲ、Ｇ、Ｂの映像信号それぞれと、ステップ１０２において設定された基準デューティとを乗算することによってゲインの調整を行うことができる。
表示装置１００は、ステップ１０２において設定された基準デューティと、映像信号とに基づいて、実デューティを調整する（Ｓ１０６）。ここで、表示装置１００は、例えば、数式８に示す入力されるＲ、Ｇ、Ｂの映像信号の輝度の最大値に基づいて、数式９に示すように、基準デューティと映像信号の輝度の最大値とを乗算することによって、実デューティを調整することができる。
表示装置１００は、ステップＳ１０６において調整された実デューティに基づいて、ステップＳ１０４において調整した映像信号のゲインを調整する（Ｓ１０８；第２のゲイン調整）。ここで、表示装置１００は、例えば、数式１０〜数式１２に示すように、映像信号のゲインを基準デューティに対する実デューティの減少比率に応じて増幅することによって、映像信号のゲインを調整することができる。したがって、実デューティと調整された映像信号のゲインとにより規定される発光量は、調整前の発光量と同一となる。
表示装置１００は、ステップＳ１０６において調整された実デューティと、ステップＳ１０８において映像信号のゲインが調整された映像信号とを出力する（Ｓ１１０）。表示装置１００は、ステップＳ１１０における実デューティと、映像信号との出力を、例えば、同期して行う。
以上のように、本発明の実施形態に係る映像信号処理方法を用いることによって、表示装置１００は、入力される映像信号の１フレーム期間（所定期間）における平均輝度に応じた基準デューティを設定し、設定された基準デューティに基づいて、発光量を同一に維持した状態で１フレーム期間における発光時間（実デューティ）の調整と映像信号のゲインの調整とを行うことができる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば、図１に示す本発明の実施形態に係る表示装置１００では、入力される映像信号がデジタル信号であるとして説明したが、かかる形態に限られない。例えば、本発明の実施形態に係る表示装置が、Ａ／Ｄコンバータ（Analog to Digital converter）を備え、入力されるアナログ信号（映像信号）をデジタル信号に変換して、当該変換後の映像信号を処理してもよい。
また、図１２に示す本発明の実施形態に係る発光時間制御部では、発光時間調整部２０６が調整した実デューティ（Ｄｕｔｙ’）に基づいて、ゲイン調整部２０８が映像信号のゲインを発光量が同一となるように調整する構成について示した。しかしながら、本発明の実施形態は、かかる形態に限られず、例えば、ゲイン調整部における映像信号のゲインの増幅の度合いに基づいて、発光時間調整部が、発光量が同一となるように実デューティ（Ｄｕｔｙ’）を設定することもできる。
また、本発明の実施形態に係る発光時間制御部として、入力される映像信号に応じて、１フレームごとに発光量を規定するための基準デューティを設定する構成について示した。しかしながら、本発明の実施形態は、かかる形態に限られず、例えば、基準デューティを映像信号によらない所定の設定値とすることもできる。
さらに、上記では、コンピュータを、本発明の実施形態に係る表示装置１００として機能させるためのプログラム（コンピュータプログラム）が提供されることを示したが、本発明の実施形態は、さらに、上記プログラムを記憶させた記憶媒体も併せて提供することができる。
上述した構成は、本発明の実施形態の一例を示すものであり、当然に、本発明の技術的範囲に属するものである。

Claims (21)

  1. 電流量に応じて自発光する発光素子および電圧信号に応じて前記発光素子へ印加する電流を制御する画素回路を有する画素と、発光させる画素を選択する選択信号を所定の走査周期で前記画素へ供給する走査線と、入力される映像信号に応じた前記電圧信号を前記画素へ供給するデータ線とがマトリクス状に配置される表示部を備える表示装置であって：
    入力される前記映像信号に応じて、１フレームごとに発光量を規定するための基準デューティを設定する発光量規定部と；
    前記基準デューティと入力される前記映像信号とに基づいて、前記発光素子を発光させる発光時間を１フレームごとに規定する実デューティと前記映像信号のゲインとを調整する調整部と；
    を備え、
    前記調整部は、前記基準デューティおよび前記映像信号により規定される１フレームごとの発光量と、調整後の前記実デューティおよび前記映像信号のゲインにより規定される１フレームごとの発光量とが同一となるように、前記実デューティと前記映像信号のゲインとを調整する、表示装置。
  2. 前記調整部は、入力される前記映像信号の信号レベルが小さい程、前記実デューティを小さく調整し前記映像信号のゲインを増幅させる、請求項１に記載の表示装置。
  3. 前記調整部は、
    所定期間における前記映像信号の輝度の最大値と前記基準デューティとに基づいて、前記実デューティを調整する発光時間調整部と；
    前記発光量規定部が設定する前記基準デューティと前記発光時間調整部が調整する前記実デューティとに基づいて、前記映像信号のゲインを調整するゲイン調整部と；
    を備える、請求項１に記載の表示装置。
  4. 前記発光時間調整部は、前記基準デューティ以下の値を有する実デューティを設定し、
    前記ゲイン調整部は、前記基準デューティに対する前記実デューティの減少比率に応じて前記映像信号のゲインを増幅させる、請求項３に記載の表示装置。
  5. 前記発光時間調整部は、
    前記所定期間における入力される前記映像信号の輝度の最大値を検出するピーク検出部と；
    前記ピーク検出部が検出した前記輝度の最大値と前記基準デューティとを乗算して前記実デューティを出力する発光時間補正部と；
    を有し、
    前記ゲイン調整部は、
    入力される前記映像信号と前記基準デューティを乗算する第１ゲイン補正部と；
    前記第１ゲイン補正部から出力される補正された映像信号から、前記発光時間補正部から出力される前記実デューティを除算する第２ゲイン補正部と；
    を有する、請求項３に記載の表示装置。
  6. 入力される前記映像信号の所定期間における輝度の平均を算出する平均輝度算出部をさらに備え、
    前記発光量規定部は、前記平均輝度算出部において算出された平均輝度に応じて前記基準デューティを設定する、請求項１に記載の表示装置。
  7. 前記平均輝度算出部は、
    前記映像信号が有する原色信号ごとに、電圧−電流特性に基づく前記原色信号ごとの補正値を乗算する電流比調整部と；
    前記電流比調整部から出力された映像信号の所定期間における輝度の平均を算出する平均値算出部と；
    を有する、請求項６に記載の表示装置。
  8. 前記発光量規定部は、映像信号の輝度と前記基準デューティとが対応付けられたルックアップテーブルを保持し、前記平均輝度算出部において算出された平均輝度に応じて、前記基準デューティを一意に設定する、請求項６に記載の表示装置。
  9. 入力される前記映像信号をガンマ補正して、線形な映像信号に補正するリニア変換部をさらに備え、
    前記調整部に入力される映像信号は、前記リニア変換部から出力された映像信号である、請求項１に記載の表示装置。
  10. 前記調整部において調整された映像信号に対して、前記表示部のガンマ特性に応じたガンマ補正を行うガンマ変換部をさらに備える、請求項１に記載の表示装置。
  11. 電流量に応じて自発光する発光素子および電圧信号に応じて前記発光素子へ印加する電流を制御する画素回路を有する画素と、発光させる画素を選択する選択信号を所定の走査周期で前記画素へ供給する走査線と、入力される映像信号に応じた前記電圧信号を前記画素へ供給するデータ線とがマトリクス状に配置される表示部を備える表示装置における映像信号処理方法であって：
    入力される前記映像信号に応じて、１フレームごとに発光量を規定するための基準デューティを設定するステップと；
    前記基準デューティと入力される前記映像信号とに基づいて、前記発光素子を発光させる発光時間を１フレームごとに規定する実デューティと前記映像信号のゲインとを調整するステップと；
    を有し、
    前記実デューティと映像信号のゲインとを調整するステップは、前記基準デューティおよび前記映像信号により規定される１フレームごとの発光量と、調整後の前記実デューティおよび前記映像信号のゲインにより規定される１フレームごとの発光量とが同一となるように、前記実デューティと前記映像信号のゲインとを調整する、映像信号処理方法。
  12. 前記調整するステップは、入力される前記映像信号の信号レベルが小さい程、前記実デューティを小さく調整し前記映像信号のゲインを増幅させる、請求項１１に記載の映像信号処理方法。
  13. 前記調整するステップは、
    所定期間における前記映像信号の輝度の最大値と前記基準デューティとに基づいて、前記実デューティを調整する第１ステップと；
    前記設定するステップにおいて設定された前記基準デューティと前記第１ステップにおいて調整された前記実デューティとに基づいて、前記映像信号のゲインを調整する第２ステップと；
    を有する、請求項１１に記載の映像信号処理方法。
  14. 前記第１ステップは、前記基準デューティ以下の値を有する実デューティを設定し、
    前記第２ステップは、前記基準デューティに対する前記実デューティの減少比率に応じて前記映像信号のゲインを増幅させる、請求項１３に記載の映像信号処理方法。
  15. 前記第１ステップは、
    前記所定期間における入力される前記映像信号の輝度の最大値を検出する第３ステップと；
    前記第３ステップにおいて検出された前記輝度の最大値と前記基準デューティとを乗算して前記実デューティを出力する第４ステップと；
    を有し、
    前記第２ステップは、
    入力される前記映像信号と前記基準デューティを乗算する第５ステップと；
    前記第５ステップにより出力される補正された映像信号から、前記第４ステップにより出力される前記実デューティを除算する第６ステップと；
    を有する、請求項１３に記載の映像信号処理方法。
  16. 入力される前記映像信号の所定期間における輝度の平均を算出するステップをさらに有し、
    前記設定するステップは、前記輝度の平均を算出するステップにおいて算出された平均輝度に応じて前記基準デューティを設定する、請求項１１に記載の映像信号処理方法。
  17. 前記輝度の平均を算出するステップは、
    前記映像信号が有する原色信号ごとに、電圧−電流特性に基づく前記原色信号ごとの補正値を乗算する第７ステップと；
    前記第７ステップにより出力される映像信号の所定期間における輝度の平均を算出する第８ステップと；
    を有する、請求項１６に記載の映像信号処理方法。
  18. 前記設定するステップにおいて、映像信号の輝度と前記基準デューティとが対応付けられたルックアップテーブルを保持し、前記設定するステップは、前記輝度の平均を算出するステップにおいて算出された平均輝度に応じて、前記基準デューティを一意に設定する、請求項１６に記載の映像信号処理方法。
  19. 入力される前記映像信号をガンマ補正して、線形な映像信号に補正するステップをさらに有し、
    前記調整するステップにおいて入力される映像信号は、前記線形な映像信号に補正するステップにより出力された映像信号である、請求項１１に記載の映像信号処理方法。
  20. 前記調整するステップにより調整された映像信号に対して、前記表示部のガンマ特性に応じたガンマ補正を行うステップをさらに有する、請求項１１に記載の映像信号処理方法。
  21. 電流量に応じて自発光する発光素子および電圧信号に応じて前記発光素子へ印加する電流を制御する画素回路を有する画素と、発光させる画素を選択する選択信号を所定の走査周期で前記画素へ供給する走査線と、入力される映像信号に応じた前記電圧信号を前記画素へ供給するデータ線とがマトリクス状に配置される表示部を備える表示装置に係るプログラムであって：
    入力される前記映像信号に応じて、１フレームごとに発光量を規定するための基準デューティを設定する手段；
    前記基準デューティと入力される前記映像信号とに基づいて、前記発光素子を発光させる発光時間を１フレームごとに規定する実デューティと前記映像信号のゲインとを調整する手段；
    としてコンピュータを機能させるためのプログラム。
JP2009516297A 2007-05-25 2008-05-23 表示装置、映像信号処理方法、およびプログラム Expired - Fee Related JP5321455B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009516297A JP5321455B2 (ja) 2007-05-25 2008-05-23 表示装置、映像信号処理方法、およびプログラム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007139658 2007-05-25
JP2007139658 2007-05-25
PCT/JP2008/059547 WO2008146742A1 (ja) 2007-05-25 2008-05-23 表示装置、映像信号処理方法、およびプログラム
JP2009516297A JP5321455B2 (ja) 2007-05-25 2008-05-23 表示装置、映像信号処理方法、およびプログラム

Publications (2)

Publication Number Publication Date
JPWO2008146742A1 true JPWO2008146742A1 (ja) 2010-08-19
JP5321455B2 JP5321455B2 (ja) 2013-10-23

Family

ID=40074991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009516297A Expired - Fee Related JP5321455B2 (ja) 2007-05-25 2008-05-23 表示装置、映像信号処理方法、およびプログラム

Country Status (11)

Country Link
US (1) US8294642B2 (ja)
EP (1) EP2151814A4 (ja)
JP (1) JP5321455B2 (ja)
KR (1) KR101471225B1 (ja)
CN (1) CN101681591B (ja)
AU (1) AU2008255874B2 (ja)
BR (1) BRPI0811055A2 (ja)
CA (1) CA2684894A1 (ja)
MX (1) MX2009011354A (ja)
RU (1) RU2473137C2 (ja)
WO (1) WO2008146742A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080101679A (ko) * 2007-05-18 2008-11-21 소니 가부시끼 가이샤 표시 장치, 영상 신호 처리 방법, 및 프로그램
RU2470380C2 (ru) * 2007-07-11 2012-12-20 Сони Корпорейшн Устройство дисплея, способ обработки сигнала изображения и программа
JP5321032B2 (ja) * 2008-12-11 2013-10-23 ソニー株式会社 表示装置、輝度調整装置、輝度調整方法及びプログラム
JP5304211B2 (ja) * 2008-12-11 2013-10-02 ソニー株式会社 表示装置、輝度調整装置、バックライト装置、輝度調整方法及びプログラム
EP2610846A3 (en) * 2011-12-28 2014-07-09 Samsung Electronics Co., Ltd. Device and method for displaying image, device and method for supplying power, and method for adjusting brightness of contents
KR101985313B1 (ko) * 2012-10-16 2019-06-03 삼성전자주식회사 디스플레이장치 및 그 제어방법
JP2014194499A (ja) * 2013-03-29 2014-10-09 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその駆動方法
US9230473B2 (en) * 2013-06-24 2016-01-05 Microsoft Technology Licensing, Llc Dual duty cycle OLED to enable dynamic control for reduced motion blur control with constant brightness in augmented reality experiences
KR102146107B1 (ko) * 2013-12-17 2020-08-20 엘지디스플레이 주식회사 표시장치와 그 휘도 제어 방법
CN103745698B (zh) * 2013-12-20 2016-01-20 深圳市华星光电技术有限公司 一种液晶显示面板的色偏补偿方法及系统
CN104464634B (zh) * 2014-12-25 2017-09-05 西安诺瓦电子科技有限公司 Led校正效果查看方法以及相关校正方法及装置
CN104766574B (zh) * 2015-03-24 2019-02-12 小米科技有限责任公司 色温调节方法及装置
KR102473208B1 (ko) * 2015-07-06 2022-12-05 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동 방법
KR102435424B1 (ko) * 2017-09-13 2022-08-23 엘지디스플레이 주식회사 듀티 구동 기능을 갖는 표시장치 및 이의 구동방법
CN110943104B (zh) * 2018-09-21 2022-11-22 北京小米移动软件有限公司 有机发光二极管显示屏及电子设备
CN110599967B (zh) * 2019-09-19 2021-06-08 深圳市万普拉斯科技有限公司 图像显示方法、装置、电子设备及可读存储介质
CN112669741B (zh) * 2019-10-16 2023-01-03 北京小米移动软件有限公司 发光控制方法及装置、电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598137B1 (ko) * 1998-09-16 2006-07-07 소니 가부시끼 가이샤 디스플레이 장치
JP2000276091A (ja) * 1999-03-24 2000-10-06 Canon Inc フラットパネル型表示装置及びフラットパネル型表示装置の制御方法
RU2249858C2 (ru) * 1999-03-30 2005-04-10 Эвикс Инк. Система полноцветного светодиодного дисплея
US6985141B2 (en) * 2001-07-10 2006-01-10 Canon Kabushiki Kaisha Display driving method and display apparatus utilizing the same
US7463218B2 (en) 2002-10-02 2008-12-09 Lg Electronics Inc. Method and apparatus for driving plasma display panel
AU2003269431A1 (en) * 2002-11-15 2004-06-15 Koninklijke Philips Electronics N.V. Display device, electric device comprising such a display device and method for driving a display device
GB0316862D0 (en) * 2003-07-18 2003-08-20 Koninkl Philips Electronics Nv Display device
US20050078062A1 (en) 2003-09-27 2005-04-14 Lg Electronics Inc. Method and apparatus of driving a plasma display panel
JP2005301095A (ja) * 2004-04-15 2005-10-27 Semiconductor Energy Lab Co Ltd 表示装置
JP2005308857A (ja) * 2004-04-19 2005-11-04 Sony Corp アクティブマトリクス型表示装置およびその駆動方法
US20050285828A1 (en) * 2004-06-25 2005-12-29 Sanyo Electric Co., Ltd. Signal processing circuit and method for self-luminous type display
US6987787B1 (en) * 2004-06-28 2006-01-17 Rockwell Collins LED brightness control system for a wide-range of luminance control
JP2006038967A (ja) 2004-07-23 2006-02-09 Sony Corp 表示装置及びその駆動方法
KR101348753B1 (ko) * 2005-06-10 2014-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR100735480B1 (ko) * 2005-06-30 2007-07-03 삼성전기주식회사 정전류 제어기능을 갖는 백라이트용 ｌｅｄ 구동회로
JP4952972B2 (ja) * 2005-07-19 2012-06-13 ソニー株式会社 自発光表示装置、発光条件最適化装置、発光条件最適化方法及びプログラム
JP4984496B2 (ja) * 2005-11-09 2012-07-25 ソニー株式会社 自発光表示装置、発光条件制御装置、発光条件制御方法及びプログラム

Also Published As

Publication number Publication date
CN101681591A (zh) 2010-03-24
AU2008255874B2 (en) 2012-12-06
US8294642B2 (en) 2012-10-23
EP2151814A4 (en) 2010-10-20
MX2009011354A (es) 2009-11-09
CN101681591B (zh) 2012-07-18
RU2009143527A (ru) 2011-05-27
AU2008255874A1 (en) 2008-12-04
RU2473137C2 (ru) 2013-01-20
US20100127957A1 (en) 2010-05-27
BRPI0811055A2 (pt) 2015-01-27
KR101471225B1 (ko) 2014-12-09
CA2684894A1 (en) 2008-12-04
EP2151814A1 (en) 2010-02-10
WO2008146742A1 (ja) 2008-12-04
KR20100017335A (ko) 2010-02-16
JP5321455B2 (ja) 2013-10-23

Similar Documents

Publication Publication Date Title
JP5316408B2 (ja) 表示装置、映像信号処理方法、およびプログラム
JP5321455B2 (ja) 表示装置、映像信号処理方法、およびプログラム
JP5304646B2 (ja) 表示装置、映像信号処理方法、およびプログラム
TWI413962B (zh) Display device and display device
JP5381709B2 (ja) 表示装置、表示装置の駆動方法およびコンピュータプログラム
KR101594189B1 (ko) 표시 장치, 영상 신호 처리 방법, 및 기록 매체
JPWO2008143130A1 (ja) 表示装置、表示装置の駆動方法およびコンピュータプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130701

LAPS Cancellation because of no payment of annual fees