KR101489016B1 - 표시 장치, 영상 신호 처리 방법, 및 기록 매체 - Google Patents

표시 장치, 영상 신호 처리 방법, 및 기록 매체 Download PDF

Info

Publication number
KR101489016B1
KR101489016B1 KR1020097023965A KR20097023965A KR101489016B1 KR 101489016 B1 KR101489016 B1 KR 101489016B1 KR 1020097023965 A KR1020097023965 A KR 1020097023965A KR 20097023965 A KR20097023965 A KR 20097023965A KR 101489016 B1 KR101489016 B1 KR 101489016B1
Authority
KR
South Korea
Prior art keywords
average
video signal
calculating
luminance
brightness
Prior art date
Application number
KR1020097023965A
Other languages
English (en)
Other versions
KR20100016634A (ko
Inventor
야스오 이노우에
요시히로 고스기
겐 기꾸찌
다께야 메구로
히데또 모리
도요 오스미
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100016634A publication Critical patent/KR20100016634A/ko
Application granted granted Critical
Publication of KR101489016B1 publication Critical patent/KR101489016B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

전류량에 따라 자발광하는 발광 소자 및 전압 신호에 따라 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 갖는 화소가 매트릭스 형상으로 배치되는 표시부를 구비하는 표시 장치이며, 입력되는 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 평균 휘도 산출부(200)와, 상기 평균 휘도 산출부(200)에 있어서 산출된 평균 휘도에 따라, 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티를 설정하는 발광 시간 설정부(202)를 구비하고, 발광 시간 설정부(202)는 미리 설정된 기준 듀티 및 영상 신호가 취할 수 있는 최대 휘도에 의해 규정되는 발광량과, 설정되는 실제 듀티 및 평균 휘도에 의해 규정되는 발광량이 동일해지도록 실제 듀티를 설정하는 표시 장치가 제공된다.
평균 휘도 산출부, 발광 시간 설정부, 전류량, 발광 소자, 휘도

Description

표시 장치, 영상 신호 처리 방법, 및 기록 매체{DISPLAY DEVICE, VIDEO SIGNAL PROCESSING METHOD, AND RECORDING MEDIUM}
본 발명은 표시 장치, 영상 신호 처리 방법, 및 프로그램에 관한 것이다.
최근, CRT 디스플레이(Cathode Ray Tube display)를 대신하는 표시 장치로서, 유기 EL 디스플레이[organic ElectroLuminescence display; 또는 OLED 디스플레이(Organic Light Emitting Diode display)라고도 한다], FED(Field Emission Display; 전계 방출 디스플레이), LCD(Liquid Crystal Display; 액정 디스플레이), PDP(Plasma Display Panel;플라즈마 디스플레이) 등 여러 표시 장치가 개발되고 있다.
상기와 같은 여러 표시 장치 중 유기 EL 디스플레이는 일렉트로 루미네센스 현상(ElectroLuminescence)을 이용한 자발광형의 표시 장치이며, 예를 들어 LCD와 같은 별도로 광원을 필요로 하는 표시 장치와 비교하면, 동화상 특성, 시야각 특성, 색 재현성 등이 우수하다는 점에서, 차세대의 표시 장치로서 특히 주목받고 있다. 여기서, 일렉트로 루미네센스 현상이란, 물질(유기 EL 소자)의 전자 상태가, 전계에 의해 기저 상태(ground state)로부터 여기 상태(excited state)로 변화하다가, 불안정한 여기 상태로부터 안정된 기저 상태로 복귀될 때에 차분의 에너지가 광으로서 방출되는 현상이다.
이러한 가운데, 자발광형의 표시 장치에 따른 여러가지 기술이 개발되고 있다. 자발광형의 표시 장치에 있어서의 1프레임 기간의 발광 시간 제어에 따른 기술로서는, 예를 들어 특허 문헌 1을 들 수 있다.
특허 문헌 1 : 일본 특허 공개 제2006-38968호 공보
그러나, 1프레임 기간에 있어서의 발광 시간 제어에 따른 종래의 기술은, 단순히 영상 신호의 평균 휘도가 높을수록 1프레임 기간에 있어서의 발광 시간을 짧게 하고, 영상 신호의 신호 레벨을 작게 하고 있는 것에 지나지 않는다. 따라서, 자발광형의 표시 장치에 휘도가 매우 높은 영상 신호가 입력된 경우에는, 표시하는 영상의 발광량(영상 신호의 신호 레벨×발광 시간)이 지나치게 커져서, 발광 소자에 과전류가 흘러버릴 우려가 있다.
본 발명은, 상기 문제를 감안하여 이루어진 것이며, 본 발명이 목적으로 하는 점은 입력되는 영상 신호에 기초하여 1프레임 기간에 있어서의 발광 시간을 제어하여 발광 소자에 과전류가 흐르는 것을 방지하는 것이 가능한, 신규이고 개량된 표시 장치, 영상 신호 처리 방법, 및 프로그램을 제공하는 것에 있다.
상기 목적을 달성하기 위해 본 발명의 제1 관점에 따르면, 전류량에 따라 자발광하는 발광 소자 및 전압 신호에 따라 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 갖는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 상기 화소에 공급하는 주사선과, 입력되는 영상 신호에 따른 상기 전압 신호를 상기 화소에 공급하는 데이터선이 매트릭스 형상으로 배치되는 표시부를 구비하는 표시 장치이며, 입력되는 상기 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 평균 휘도 산출부와, 상기 평균 휘도 산출부에 있어서 산출된 평균 휘도에 따라, 상기 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티를 설정하는 발광 시간 설정부를 구비하고, 상기 발광 시간 설정부는, 미리 설정된 기준 듀티 및 영상 신호가 취할 수 있는 최대 휘도에 의해 규정되는 발광량과, 설정되는 실제 듀티 및 상기 평균 휘도에 의해 규정되는 발광량이 동일해지도록, 상기 실제 듀티를 설정하는 표시 장치가 제공된다.
상기 표시 장치는, 평균 휘도 산출부와, 발광 시간 설정부를 구비할 수 있다. 평균 휘도 산출부는, 입력되는 영상 신호에 기초하여, 영상 신호의 소정 기간에 있어서의 휘도의 평균치를 산출할 수 있다. 발광 시간 설정부는, 평균 휘도 산출부에 있어서 산출된 평균 휘도에 따라, 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티를 설정할 수 있다. 여기서, 발광 시간 설정부는, 미리 설정된 기준 듀티 및 영상 신호가 취할 수 있는 최대 휘도에 의해 규정되는 발광량과, 설정되는 실제 듀티 및 평균 휘도에 의해 규정되는 발광량이 동일해지도록, 실제 듀티를 설정할 수 있다. 이러한 구성에 의해, 1프레임 기간에 있어서의 발광 시간을 제어하여 발광 소자에 과전류가 흐르는 것을 방지할 수 있다.
또한, 상기 발광 시간 설정부는, 영상 신호의 휘도와 상기 실제 듀티가 대응된 룩업 테이블을 유지하고, 상기 평균 휘도 산출부에 있어서 산출된 평균 휘도에 따라, 상기 실제 듀티를 일의적으로 설정해도 된다.
이러한 구성에 의해, 1프레임마다의 발광량을 규정하는 것이 가능해진다.
또한, 상기 발광 시간 설정부가 유지하는 상기 룩업 테이블에는 상기 실제 듀티의 상한치가 미리 규정되고, 상기 발광 시간 설정부는, 미리 규정된 상기 실제 듀티의 상한치 이하의 실제 듀티를 설정해도 된다.
이러한 구성에 의해, 실제 듀티의 설정에 따른 「휘도」와 「모션 블러」의 관계에 있어서, 일정한 밸런스를 잡을 수 있다.
또한, 상기 평균 휘도 산출부는, 상기 영상 신호가 갖는 원색 신호마다 전압-전류 특성에 기초하는 상기 원색 신호마다의 보정치를 승산하는 전류비 조정부와, 상기 전류비 조정부로부터 출력된 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 평균치 산출부를 가져도 된다.
이러한 구성에 의해, 입력되는 영상 신호에 충실한 영상이나 화상을 표시할 수 있다.
또한, 상기 평균 휘도 산출부는, 상기 영상 신호가 갖는 원색 신호마다 전압-전류 특성에 기초하는 상기 원색 신호마다의 보정치를 승산하는 전류비 조정부와, 상기 전류비 조정부로부터 출력된 영상 신호에 기초하여, 표시 화면 전체에 대응하는 제1 영역에 대한 소정 기간에 있어서의 휘도의 평균을 산출하는 제1 평균치 산출부와, 상기 전류비 조정부로부터 출력된 영상 신호에 기초하여, 상기 제1 영역보다도 수평 방향 및 수직 방향으로 작은 제2 영역에 대한 소정 기간에 있어서의 휘도의 평균을 산출하는 제2 평균치 산출부와, 상기 제1 평균치 산출부로부터 출력되는 제1 평균 휘도와, 상기 제2 평균치 산출부로부터 출력되는 제2 평균 휘도 중 어느 한 큰 값을 상기 평균 휘도로서 출력하는 평균 휘도 선택부를 가져도 된다.
이러한 구성에 의해, 더욱 확실하게 발광 소자에 과전류가 흐르는 것을 방지할 수 있다.
또한, 상기 평균 휘도 산출부가 휘도의 평균을 산출하기 위한 상기 소정 기간은 1프레임이어도 된다.
이러한 구성에 의해, 각 프레임 기간에 있어서의 발광 시간을 더욱 미세하게 제어할 수 있다.
또한, 입력되는 상기 영상 신호를 감마 보정하여, 선형의 영상 신호로 보정하는 리니어 변환부를 더 구비하고, 상기 평균 휘도 산출부에 입력되는 영상 신호는, 상기 리니어 변환부로부터 출력된 영상 신호이어도 된다.
이러한 구성에 의해, 1프레임 기간에 있어서의 발광 시간을 제어하여 발광 소자에 과전류가 흐르는 것을 방지할 수 있다.
또한, 상기 영상 신호에 대하여, 상기 표시부의 감마 특성에 따른 감마 보정을 행하는 감마 변환부를 더 구비해도 된다.
이러한 구성에 의해, 입력되는 영상 신호에 충실한 영상이나 화상을 표시할 수 있다.
또한, 상기 목적을 달성하기 위해 본 발명의 제2 관점에 따르면, 전류량에 따라 자발광하는 발광 소자 및 전압 신호에 따라 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 갖는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 상기 화소에 공급하는 주사선과, 입력되는 영상 신호에 따른 상기 전압 신호를 상기 화소에 공급하는 데이터선이 매트릭스 형상으로 배치되는 표시부를 구비하는 표시 장치에 있어서의 영상 신호 처리 방법이며, 입력되는 상기 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 스텝과, 상기 휘도의 평균을 산출하는 스텝에 있어서 산출된 평균 휘도에 따라, 상기 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티를 설정하는 스텝을 갖고, 상기 실제 듀티를 설정하는 스텝은, 미리 설정된 기준 듀티 및 영상 신호가 취할 수 있는 최대 휘도에 의해 규정되는 발광량과, 설정되는 실제 듀티 및 상기 평균 휘도에 의해 규정되는 발광량이 동일해지도록, 상기 실제 듀티를 설정하는 영상 신호 처리 방법이 제공된다.
이러한 방법을 사용함으로써, 1프레임 기간에 있어서의 발광 시간을 제어하여 발광 소자에 과전류가 흐르는 것을 방지할 수 있다.
또한, 상기 실제 듀티를 설정하는 스텝에 있어서, 영상 신호의 휘도와 상기 실제 듀티가 대응된 룩업 테이블을 유지하고, 상기 휘도의 평균을 산출하는 스텝에 있어서 산출된 평균 휘도에 따라, 상기 실제 듀티를 일의적으로 설정해도 된다.
이러한 구성에 의해, 1프레임마다의 발광량을 규정하는 것이 가능해진다.
또한, 상기 실제 듀티를 설정하는 스텝에 있어서 유지하는 상기 룩업 테이블에는, 상기 실제 듀티의 상한치가 미리 규정되고, 상기 실제 듀티를 설정하는 스텝에 있어서, 미리 규정된 상기 실제 듀티의 상한치 이하의 실제 듀티를 설정해도 된다.
이러한 구성에 의해, 실제 듀티의 설정에 따른 「휘도」와 「모션 블러」의 관계에 있어서, 일정한 밸런스를 잡을 수 있다.
또한, 상기 휘도의 평균을 산출하는 스텝은, 상기 영상 신호가 갖는 원색 신호마다 전압-전류 특성에 기초하는 상기 원색 신호마다의 보정치를 승산하는 제1 스텝과, 상기 제1 스텝에 의해 출력된 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 제2 스텝을 가져도 된다.
이러한 구성에 의해, 입력되는 영상 신호에 충실한 영상이나 화상을 표시할 수 있다.
또한, 상기 휘도의 평균을 산출하는 스텝은, 상기 영상 신호가 갖는 원색 신호마다 전압-전류 특성에 기초하는 상기 원색 신호마다의 보정치를 승산하는 제1 스텝과, 상기 제1 스텝에 의해 출력된 영상 신호에 기초하여, 표시 화면 전체에 대응하는 제1 영역에 대한 소정 기간에 있어서의 휘도의 평균을 산출하는 제2 스텝과, 상기 제1 스텝에 의해 출력된 영상 신호에 기초하여, 상기 제1 영역보다도 수평 방향 및 수직 방향으로 작은 제2 영역에 대한 소정 기간에 있어서의 휘도의 평균을 산출하는 제3 스텝과, 상기 제2 스텝에 의해 출력되는 제1 평균 휘도와, 상기 제3 스텝에 의해 출력되는 제2 평균 휘도 중 어느 한 큰 값을 상기 평균 휘도로서 출력하는 제4 스텝을 가져도 된다.
이러한 구성에 의해, 더욱 확실하게 발광 소자에 과전류가 흐르는 것을 방지할 수 있다.
또한, 상기 휘도의 평균을 산출하는 스텝에 있어서, 휘도의 평균을 산출하기 위한 상기 소정 기간은 1프레임이어도 된다.
이러한 구성에 의해, 각 프레임 기간에 있어서의 발광 시간을 더욱 미세하게 제어할 수 있다.
또한, 입력되는 상기 영상 신호를 감마 보정하여, 선형의 영상 신호로 보정하는 스텝을 더 구비하고, 상기 휘도의 평균을 산출하는 스텝에 있어서, 입력되는 영상 신호는, 상기 선형의 영상 신호로 보정하는 스텝에 의해 출력된 영상 신호이어도 된다.
이러한 구성에 의해, 1프레임 기간에 있어서의 발광 시간을 제어하여 발광 소자에 과전류가 흐르는 것을 방지할 수 있다.
또한, 상기 영상 신호에 대하여, 상기 표시부의 감마 특성에 따른 감마 보정을 행하는 스텝을 더 구비해도 된다.
이러한 구성에 의해, 입력되는 영상 신호에 충실한 영상이나 화상을 표시할 수 있다.
또한, 상기 목적을 달성하기 위해 본 발명의 제3 관점에 따르면, 전류량에 따라 자발광하는 발광 소자 및 전압 신호에 따라 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 갖는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 상기 화소에 공급하는 주사선과, 입력되는 영상 신호에 따른 상기 전압 신호를 상기 화소에 공급하는 데이터선이 매트릭스 형상으로 배치되는 표시부를 구비하는 표시 장치에 따른 프로그램이며, 입력되는 상기 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 수단, 상기 휘도의 평균을 산출하는 수단에 있어서 산출된 평균 휘도에 따라, 상기 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티를 설정하는 수단으로서 컴퓨터를 기능시키기 위한 프로그램이 제공된다.
이러한 프로그램에 의해, 1프레임 기간에 있어서의 발광 시간을 제어하여 발광 소자에 과전류가 흐르는 것을 방지할 수 있다.
본 발명에 따르면, 1프레임 기간에 있어서의 발광 시간을 제어하여 발광 소자에 과전류가 흐르는 것을 방지할 수 있다.
도 1은 본 발명의 실시 형태에 따른 표시 장치의 구성의 일례를 도시하는 설명도이다.
도 2A는 본 발명의 실시 형태에 따른 표시 장치에 있어서의 신호 특성의 천이의 개요를 도시하는 설명도이다.
도 2B는 본 발명의 실시 형태에 따른 표시 장치에 있어서의 신호 특성의 천이의 개요를 도시하는 설명도이다.
도 2C는 본 발명의 실시 형태에 따른 표시 장치에 있어서의 신호 특성의 천이의 개요를 도시하는 설명도이다.
도 2D는 본 발명의 실시 형태에 따른 표시 장치에 있어서의 신호 특성의 천이의 개요를 도시하는 설명도이다.
도 2E는 본 발명의 실시 형태에 따른 표시 장치에 있어서의 신호 특성의 천이의 개요를 도시하는 설명도이다.
도 2F는 본 발명의 실시 형태에 따른 표시 장치에 있어서의 신호 특성의 천 이의 개요를 도시하는 설명도이다.
도 3은 본 발명의 실시 형태에 따른 표시 장치의 패널에 형성되는 화소 회로의 단면 구조의 일례를 도시하는 단면도이다.
도 4는 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로의 등가 회로를 도시하는 설명도이다.
도 5는 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로의 구동의 타이밍차트이다.
도 6A는 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 6B는 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 6C는 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 6D는 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 6E는 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 6F는 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 6G는 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로를 구성하는 각 트랜 지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 6H는 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 6I는 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 7은 본 발명의 실시 형태에 따른 2Tr/1C 구동 회로의 등가 회로를 도시하는 설명도이다.
도 8은 본 발명의 실시 형태에 따른 2Tr/1C 구동 회로의 구동의 타이밍차트이다.
도 9A는 본 발명의 실시 형태에 따른 2Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 9B는 본 발명의 실시 형태에 따른 2Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 9C는 본 발명의 실시 형태에 따른 2Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 9D는 본 발명의 실시 형태에 따른 2Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 9E는 본 발명의 실시 형태에 따른 2Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 9F는 본 발명의 실시 형태에 따른 2Tr/1C 구동 회로를 구성하는 각 트랜 지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 10은 본 발명의 실시 형태에 따른 4Tr/1C 구동 회로의 등가 회로를 도시하는 설명도이다.
도 11은 본 발명의 실시 형태에 따른 3Tr/1C 구동 회로의 등가 회로를 도시하는 설명도이다.
도 12는 본 발명의 실시 형태에 따른 발광 시간 제어부의 일례를 도시하는 블록도이다.
도 13은 본 발명의 실시 형태에 따른 평균 휘도 산출부를 도시하는 블록도이다.
도 14는 본 발명의 실시 형태에 따른 화소를 구성하는 각 색의 발광 소자의 VI 비율의 일례를 도시하는 설명도이다.
도 15는 본 발명의 실시 형태에 따른 룩업 테이블에 유지되는 값의 도출 방법을 설명하는 설명도이다.
도 16은 본 발명의 실시 형태의 변형예에 따른 발광 시간 제어부의 일례를 도시하는 블록도이다.
도 17은 본 발명의 실시 형태의 변형예에 따른 발광 시간 제어부가 복수의 평균치 산출부를 구비하는 의의를 설명하기 위한 제1 설명도이다.
도 18은 본 발명의 실시 형태의 변형예에 따른 발광 시간 제어부가 복수의 평균치 산출부를 구비하는 의의를 설명하기 위한 제2 설명도이다.
도 19는 본 발명의 실시 형태의 변형예에 따른 발광 시간 제어부의 평균 휘 도 산출부에 있어서의 평균 휘도의 산출 영역의 일례를 도시하는 설명도이다.
도 20은 본 발명의 실시 형태에 따른 제1 영상 신호 처리 방법의 일례를 나타내는 흐름도이다.
도 21은 본 발명의 실시 형태에 따른 제2 영상 신호 처리 방법의 일례를 나타내는 흐름도이다.
<부호의 설명>
100 : 표시 장치
110 : 영상 신호 처리부
116 : 리니어 변환부
126 : 발광 시간 제어부
132 : 감마 변환부
200, 300 : 평균 휘도 산출부
202 : 발광 시간 설정부
250 : 전류비 조정부
252 : 평균치 산출부
302 : 제1 평균치 산출부
304 : 제2 평균치 산출부
306 : 평균 휘도 선택부
이하에 첨부 도면을 참조하면서 본 발명의 적합한 실시 형태에 대하여 상세 하게 설명한다. 또한 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 대해서는 동일한 번호를 부여함으로써 중복 설명을 생략한다.
(본 발명의 실시 형태에 따른 표시 장치)
우선 본 발명의 실시 형태에 따른 표시 장치의 구성의 일례에 관하여 설명한다. 도 1은 본 발명의 실시 형태에 따른 표시 장치(100)의 구성의 일례를 도시하는 설명도이다. 또한, 이하에서는 본 발명의 실시 형태에 따른 표시 장치로서, 자발광형의 표시 장치인 유기 EL 디스플레이를 예로 들어 설명한다. 또한, 이하에서는, 표시 장치(100)에 입력되는 영상 신호가, 예를 들어 디지털 방송 등에서 사용되는 디지털 신호로서 설명되지만, 상기에 한정되지 않고, 예를 들어 아날로그 방송 등에서 사용되는 아날로그 신호로 할 수도 있다.
도 1을 참조하면, 표시 장치(100)는 제어부(104)와, 기록부(106)와, 영상 신호 처리부(110)와, 기억부(150)와, 데이터 드라이버(152)와, 감마 회로(154)와, 과전류 검출부(156)와, 패널(158)을 구비한다.
제어부(104)는, 예를 들어 MPU(Micro Processing Unit) 등으로 구성되며, 표시 장치(100) 전체를 제어한다. 제어부(104)가 행하는 제어로서는, 예를 들어 영상 신호 처리부(110)로부터 송신되는 신호에 대하여 신호 처리를 행하여, 처리 결과를 영상 신호 처리부(110)로 전달하는 것을 들 수 있다. 여기서, 제어부(104)에 있어서의 상기 신호 처리로서는, 예를 들어 패널(158)에 표시하는 화상의 휘도의 조정에 사용하는 게인의 산출을 들 수 있지만, 상기에 한정되지 않는다.
기록부(106)는 표시 장치(100)가 구비하는 하나의 기억 수단이며, 제어 부(104)에 있어서 영상 신호 처리부(110)를 제어하기 위한 정보를 유지할 수 있다. 기록부(106)에 유지되는 정보로서는, 예를 들어 제어부(104)가 영상 신호 처리부(110)로부터 송신되는 신호에 대하여 신호 처리를 행하기 위한 파라미터가 미리 설정되어 있는 테이블 등을 들 수 있다. 또한, 기록부(106)로서는, 예를 들어 하드 디스크(Hard Disk) 등의 자기 기록 매체나, EEPROM(Electrically Erasable and Programmable Read Only Memory), 플래시 메모리(flash memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory), PRAM(Phase change Random Access Memory) 등의 불휘발성 메모리(nonvolatile memory)를 들 수 있지만, 상기에 한정되지 않는다.
영상 신호 처리부(110)는, 입력되는 영상 신호에 대하여 신호 처리를 실시할 수 있다. 이하에, 영상 신호 처리부(110)의 구성의 일례를 기재한다.
[영상 신호 처리부(110)의 구성의 일례]
영상 신호 처리부(110)는 에지 블러부(112)와, I/F부(114)와, 리니어 변환부(116)와, 패턴 생성부(118)와, 색온도 조정부(120)와, 정지 화상 검파부(122)와, 장기 색온도 보정부(124)와, 발광 시간 제어부(126)와, 신호 레벨 보정부(128)와, 불균일 보정부(130)와, 감마 변환부(132)와, 디더 처리부(134)와, 신호 출력부(136)와, 장기 색온도 보정 검파부(138)와, 게이트 펄스 출력부(140)와, 감마 회로 제어부(142)를 구비한다.
에지 블러부(112)는 입력된 영상 신호에 대하여 에지를 흐리게 하기 위한 신호 처리를 행한다. 구체적으로는, 에지 블러부(112)는, 예를 들어 영상 신호가 나 타내는 화상을 의도적으로 어긋나게 해둠으로써 에지를 흐리게 하여 패널(158)(후술한다)에 있어서의 화상의 번인 현상을 억제한다. 여기서, 화상의 번인 현상이란, 패널(158)이 갖는 특정한 화소(pixel)의 발광 빈도가 다른 화소에 비교하여 높은 경우에 발생하는 발광 특성의 열화 현상을 의미한다. 화상의 번인 현상에 의해 열화된 화소는, 다른 열화되지 않은 화소에 비교하여 휘도가 저하된다. 그로 인해, 열화된 화소와, 당해 화소의 주변의 열화되어 있지 않은 부분의 휘도차가 커진다. 이 휘도의 차에 의해, 예를 들어 표시 장치(100)가 표시하는 영상이나 화상을 보는 표시 장치(100)의 유저로부터는, 화면에 문자가 번인된 것처럼 보인다.
I/F부(114)는, 예를 들어 제어부(104) 등, 영상 신호 처리부(110)의 외부의 구성 요소와의 사이에서 신호의 송수신을 행하기 위한 인터페이스이다.
리니어 변환부(116)는 입력되는 영상 신호에 대하여 감마 보정을 행함으로써, 선형의 영상 신호로 보정한다. 예를 들어, 입력되는 영상 신호의 감마치가 "2.2"일 경우에는 리니어 변환부(116)는 감마치가 "1.0"이 되도록 영상 신호를 보정한다.
패턴 생성부(118)는 표시 장치(100)의 내부에 있어서의 신호 처리에서 사용하는 테스트 패턴을 생성한다. 표시 장치(100)의 내부에 있어서의 신호 처리에서 사용하는 테스트 패턴으로서는, 예를 들어 패널(158)의 표시 검사에 사용하는 테스트 패턴을 들 수 있지만, 상기에 한정되지 않는다.
색온도 조정부(120)는 영상 신호가 나타내는 화상의 색온도의 조정을 행하여 표시 장치(100)의 패널(158)에 의해 표시되는 색의 조정을 행한다. 또한, 표시 장 치(100)는, 표시 장치(100)를 사용하는 유저가 색온도를 조정하는 것이 가능한 색온도 조정 수단(도시하지 않음)을 구비할 수도 있다. 표시 장치(100)가 색온도 조정 수단(도시하지 않음)을 구비함으로써, 유저는 화면에 표시되는 화상의 색온도를 조정할 수 있다. 여기서, 표시 장치(100)가 구비하는 것이 가능한 색온도 조정 수단(도시하지 않음)으로서는, 예를 들어 버튼, 방향 키, 조그 다이얼 등의 회전형 셀렉터, 혹은 이들의 조합 등을 들 수 있지만, 상기에 한정되지 않는다.
정지 화상 검파부(122)는 입력되는 영상 신호의 시계열적인 차분을 검출하여, 소정의 시간 차분이 검출되지 않은 경우에는 영상 신호가 정지 화상을 나타내는 것이라고 판정한다. 정지 화상 검파부(122)의 검출 결과는, 예를 들어 패널(158)의 번인 현상의 방지나, 발광 소자의 열화 억제를 위해 사용할 수 있다.
장기 색온도 보정부(124)는, 패널(158)이 갖는 각 화소를 구성하는 적(Red; 이하, 「R」이라고 한다), 녹(Green; 이하, 「G」라고 한다), 청(Blue; 이하, 「B」라고 한다)의 서브 픽셀(sub pixel;부화소)의 경년 변화를 보정한다. 여기서, 화소의 서브 픽셀을 구성하는 각 색의 발광 소자(유기 EL 소자) 각각은, LT 특성(휘도-시간 특성)이 상이하다. 따라서, 경시적인 발광 소자의 열화에 수반하여, 패널(158)에 영상 신호가 나타내는 화상을 표시할 경우에 있어서의 색의 밸런스가 무너져버린다. 따라서, 장기 색온도 보정부(124)는 서브 픽셀을 구성하는 각 색의 발광 소자(유기 EL 소자)의 경시적인 열화의 보상을 행한다.
발광 시간 제어부(126)는 패널(158)이 갖는 각 화소의 발광 시간을 1프레임 기간마다 제어한다. 더욱 구체적으로는, 발광 시간 제어부(126)는 1프레임 기간에 차지하는 발광 소자의 발광 시간의 비율[즉, 1프레임 기간에 있어서의 발광과 데드 스크린(dead screen)의 비율; 이하,「듀티(Duty)」라고 한다]을 제어한다. 표시 장치(100)는, 듀티에 기초하여, 패널(158)이 갖는 화소에 선택적으로 전류를 인가함으로써, 영상 신호가 나타내는 화상을 원하는 시간 표시시킬 수 있다.
또한, 발광 시간 제어부(126)는 패널(158)이 갖는 각 화소(엄밀하게는, 각 화소가 갖는 발광 소자)에 과전류가 흐르는 것을 방지하도록 발광 시간(듀티)을 제어할 수 있다. 여기서, 발광 시간 제어부(126)가 방지하는 과전류(over current)란, 주로 패널(158)이 갖는 화소가 허용하는 전류량보다 큰 전류가 화소에 흐르는 것(과부하)을 가리킨다. 본 발명의 실시 형태에 따른 발광 시간 제어부(126)의 상세한 구성과 본 발명의 실시 형태에 따른 표시 장치(100)에 있어서의 발광 시간의 제어에 대해서는 후술한다.
신호 레벨 보정부(128)는, 화상의 번인 현상의 발생을 방지하기 위해서, 화상의 번인 현상의 발생의 위험도를 판별한다. 그리고, 신호 레벨 보정부(128)는, 예를 들어 위험도가 소정의 값 이상이 된 경우에는 화상의 번인 현상을 방지하기 위해 영상 신호의 신호 레벨을 보정함으로써 패널(158)에 표시하는 영상의 휘도를 조정한다.
장기 색온도 보정 검파부(138)는, 장기 색온도 보정부(124)에 있어서 발광 소자의 경시적인 열화의 보상을 행하기 위하여 사용하는 정보를 검지한다. 장기 색온도 보정 검파부(138)에 의해 검지된 정보는, 예를 들어 I/F부(114)를 통하여 제어부(104)에 보내져, 제어부(104)를 경유하여 기록부(106)에 기록할 수 있다.
불균일 보정부(130)는 영상 신호가 나타내는 화상이나 영상을 패널(158)에 표시시킨 경우에 발생할 수 있는, 예를 들어 가로 줄, 세로 줄 및 화면 전체의 얼룩 등의 불균일을 보정한다. 불균일 보정부(130)는, 예를 들어 입력되는 영상 신호의 레벨이나 좌표 위치를 기준으로 보정을 행할 수 있다.
감마 변환부(132)는 리니어 변환부(116)에 있어서 선형의 영상 신호가 되도록 감마 보정된 영상 신호[보다 엄밀하게는, 불균일 보정부(130)로부터 출력되는 영상 신호]에 대하여 감마 보정을 행하여 영상 신호가 소정의 감마치를 갖도록 보정한다. 여기서 소정의 감마치란, 표시 장치(100)의 패널(158)이 구비하는 화소 회로(후술한다)의 VI 특성(전압-전류 특성;엄밀하게는, 화소 회로가 구비하는 트랜지스터의 VI 특성)을 상쇄하는 것이 가능한 값이다. 감마 변환부(132)가, 영상 신호가 상기 소정의 감마치를 갖도록 감마 보정을 행함으로써 영상 신호가 나타내는 피사체의 광량과 발광 소자에 인가하는 전류량의 관계를 선형으로 취급할 수 있다.
디더 처리부(134)는 감마 변환부(132)에 있어서 감마 보정된 영상 신호에 대하여 디더링(dithering) 처리를 행한다. 여기서, 디더링이란, 사용 가능한 색상 수가 적은 환경에서 중간색을 표현하기 위해 표시 가능한 색을 조합하여 표시하는 것이다. 디더 처리부(134)가 디더링 처리를 행함으로써, 원래 패널(158) 위에서는 표시할 수 없는 색을, 외관상 만들어 내어 표시시킬 수 있다.
신호 출력부(136)는 디더 처리부(134)에 있어서 디더링 처리가 행하여진 영상 신호를 영상 신호 처리부(110)의 외부로 출력한다. 여기서, 신호 출력부(136)로부터 출력되는 영상 신호는, 예를 들어 R, G, B 각 색마다 독립 신호로 할 수 있 다.
게이트 펄스 출력부(140)는 패널(158)이 갖는 각 화소의 발광, 및 발광 시간을 제어하는 선택 신호를 출력한다. 여기서, 선택 신호는 발광 시간 제어부(126)로부터 출력되는 듀티에 기초하는 것이며, 예를 들어 선택 신호가 하이 레벨일 때 화소가 갖는 발광 소자를 발광시키고, 또한 선택 신호가 로우 레벨일 때 화소가 갖는 발광 소자를 비발광으로 할 수 있다.
감마 회로 제어부(142)는 감마 회로(154)(후술한다)에 소정의 설정치를 출력한다. 여기서, 감마 회로 제어부(142)가 감마 회로(154)로 출력하는 소정의 설정치로서는, 예를 들어 데이터 드라이버(152)(후술한다)가 갖는 D/A 컨버터(Digital-to-Analog Converter)의 래더(ladder) 저항에 부여하기 위한 기준 전압을 들 수 있다.
영상 신호 처리부(110)는, 상술한 구성에 의해 입력되는 영상 신호에 대하여 각종 신호 처리를 행할 수 있다.
기억부(150)는 표시 장치(100)가 구비하는 다른 기억 수단이다. 기억부(150)가 유지하는 정보로서는, 예를 들어 신호 레벨 보정부(128)에 의해 휘도를 보정하는 경우에 필요해지는, 소정의 휘도를 상회하여 발광하고 있는 화소 또는 화소군의 정보와, 당해 상회하고 있는 양의 정보를 대응시킨 정보를 들 수 있다. 또한, 기억부(150)로서는, 예를 들어 SDRAM(Synchronous Dynamic Random Access Memory)이나 SRAM(Static Random Access Memory) 등의 휘발성 메모리(volatile memory)를 들 수 있지만, 상기에 한정되지 않는다. 예를 들어 기억부(150)는 하드 디스크 등의 자기 기록 매체나, 플래시 메모리 등의 불휘발성 메모리이어도 된다.
과전류 검출부(156)는, 예를 들어 표시 장치(100)의 구성 요소가 구비되는 기반(도시하지 않음)에 있어서 배선이 쇼트되는 것 등에 의해 과전류가 발생한 경우, 당해 과전류를 검출하여 게이트 펄스 출력부(140)에 과전류의 발생을 통지한다. 과전류 검출부(156)로부터의 과전류의 발생의 통지를 받은 게이트 펄스 출력부(140)가, 예를 들어 패널(158)이 갖는 각 화소에 선택 신호를 인가하지 않음으로써, 과전류가 패널(158)로 인가되는 것을 방지할 수 있다.
데이터 드라이버(152)는 신호 출력부(136)로부터 출력된 영상 신호를 패널(158)의 각 화소로 인가하기 위한 전압 신호로 변환하여 당해 전압 신호를 패널(158)로 출력한다. 여기서, 데이터 드라이버(152)는 디지털 신호로서의 영상 신호를 아날로그 신호로서의 전압 신호로 변환하기 위한 D/A 컨버터를 구비할 수 있다.
감마 회로(154)는 데이터 드라이버(152)가 구비하는 D/A 컨버터의 래더 저항에 부여하기 위한 기준 전압을 출력한다. 감마 회로(154)가 데이터 드라이버(152)로 출력하는 기준 전압은, 감마 회로 제어부(142)가 제어할 수 있다.
패널(158)은 표시 장치(100)가 구비하는 표시부이다. 패널(158)은 매트릭스 형상(행렬 형상)으로 배치된 복수의 화소를 구비한다. 또한, 패널(158)은 각 화소에 대응하는 영상 신호에 따른 전압 신호가 인가되는 데이터선과, 선택 신호가 인가되는 주사선을 구비한다. 예를 들어, SD(Standard Definition) 해상도의 영상을 표시하는 패널(158)은, 적어도 640×480=307200(데이터선×주사선)의 화소를 갖고, 컬러 표시를 위해 당해 화소가 R, G, B의 서브 픽셀로 이루어지는 경우에는 640×480×3=921600(데이터선×주사선×서브 픽셀의 수)의 서브 픽셀을 갖는다. 마찬가지로, HD(High Definition) 해상도의 영상을 표시하는 패널(158)은 1920×1080의 화소를 갖고, 컬러 표시의 경우에는 1920×1080×3의 서브 픽셀을 갖는다.
[서브 픽셀의 적용 예: 유기 EL 소자를 구비하는 경우]
각 화소의 서브 픽셀을 구성하는 발광 소자가 유기 EL 소자일 경우에는, IL 특성(전류-발광량 특성)이 선형으로 된다. 상술한 바와 같이, 표시 장치(100)는, 감마 변환부(132)에 있어서의 감마 보정에 의해 영상 신호가 나타내는 피사체의 광량과 발광 소자에 인가하는 전류량의 관계를 선형으로 할 수 있다. 따라서, 표시 장치(100)는, 영상 신호가 나타내는 피사체의 광량과 발광량의 관계를 선형으로 할 수 있으므로, 영상 신호에 충실한 영상이나 화상을 표시할 수 있다.
또한, 패널(158)은 화소마다 인가하는 전류량을 제어하기 위한 화소 회로를 구비한다. 화소 회로는, 예를 들어 인가되는 주사 신호 및 전압 신호에 의해 전류량을 제어하기 위한 스위치 소자 및 드라이브 소자와, 전압 신호를 유지하기 위한 캐패시터로 구성된다. 상기 스위치 소자 및 상기 드라이브 소자는, 예를 들어 박막 트랜지스터(Thin Film Transistor; 이하, 「TFT」라고 한다)로 구성된다. 여기서, 화소 회로가 구비하는 트랜지스터는, VI 특성이 개별적으로 서로 다르기 때문에, 패널(158) 전체적으로의 VI 특성은 표시 장치(100)와 동일한 구성을 갖는 다른 표시 장치가 구비하는 패널의 VI 특성과 상이하다. 따라서, 표시 장치(100)는 상술한 감마 변환부(132)에 있어서, 패널(158)의 VI 특성을 상쇄하는 패널(158)에 대 응한 감마 보정을 행함으로써, 영상 신호가 나타내는 피사체의 광량과 발광 소자에 인가하는 전류량의 관계를 선형으로 한다. 또한 본 발명의 실시 형태에 따른 패널(158)이 구비하는 화소 회로의 구성예에 대해서는 후술한다.
본 발명의 실시 형태에 따른 표시 장치(100)는, 도 1에 도시된 구성을 취함으로써 입력되는 영상 신호에 따른 영상이나 화상을 표시할 수 있다. 또한, 도 1에서는 리니어 변환부(116)의 후단에 패턴 생성부(118)를 구비하는 영상 신호 처리부(110)를 나타냈지만, 이러한 구성에 한정되지 않고, 영상 신호 처리부는 리니어 변환부(116)의 전단에 패턴 생성부(118)를 구비할 수도 있다.
[표시 장치(100)에 있어서의 신호 특성의 천이의 개요]
다음에, 상술한 본 발명의 실시 형태에 따른 표시 장치(100)에 있어서의 신호 특성의 천이의 개요에 관하여 설명한다. 도 2A 내지 도 2F 각각은 본 발명의 실시 형태에 따른 표시 장치(100)에 있어서의 신호 특성의 천이의 개요를 도시하는 설명도이다.
여기서, 도 2A 내지 도 2F의 각 그래프는, 표시 장치(100)에 있어서의 처리를 시계열로 도시한 것이며, 예를 들어 "도 2A에 있어서의 처리 결과의 신호 특성이, 도 2B의 좌측 도면에 대응한다"와 같이 도 2B 내지 도 2E의 좌측 도면은, 전단의 처리 결과의 신호 특성을 도시하고 있다. 도 2A 내지 도 2E의 우측 도면은, 처리에 있어서 계수로서 사용되는 신호 특성을 도시하고 있다.
[제1 신호 특성의 천이: 리니어 변환부(116)의 처리에 의한 천이]
도 2A의 좌측 도면에 도시된 바와 같이, 예를 들어 방송국 등으로부터 송신 되는 영상 신호[영상 신호 처리부(110)에 입력되는 영상 신호]는, 소정의 감마치(예를 들어, "2.2")를 갖고 있다. 영상 신호 처리부(110)의 리니어 변환부(116)는, 영상 신호 처리부(110)에 입력되는 영상 신호의 감마치를 상쇄하도록 영상 신호 처리부(110)에 입력되는 영상 신호가 나타내는 감마 곡선(도 2A의 좌측 도면)과는 반대의 감마 곡선(리니어 감마;도 2A의 우측 도면)을 승산함으로써 영상 신호가 나타내는 피사체의 광량과 출력(B)의 관계가 선형의 특성을 갖는 영상 신호로 보정된다.
[제2 신호 특성의 천이:감마 변환부(132)의 처리에 의한 천이]
영상 신호 처리부(110)의 감마 변환부(132)는 패널(158)이 구비하는 트랜지스터의 VI 특성(도 2D의 우측 도면)을 상쇄하기 위해 미리 패널(158) 고유의 감마 곡선과는 반대의 감마 곡선(패널 감마;도 2B의 우측 도면)을 승산한다.
[제3 신호 특성의 천이: 데이터 드라이버(152)에 있어서의 D/A 변환에 의한 천이]
도 2C는 데이터 드라이버(152)에 있어서 영상 신호가 D/A 변환된 경우를 도시하고 있다. 도 2C에 도시된 바와 같이, 데이터 드라이버(152)에 있어서 영상 신호가 D/A 변환됨으로써 영상 신호에 있어서의 영상 신호가 나타내는 피사체의 광량과, 영상 신호가 D/A 변환된 전압 신호의 관계는, 도 2D의 좌측 도면과 같이 된다.
[제4 신호 특성의 천이: 패널(158)의 화소 회로에 있어서의 천이]
도 2D는 데이터 드라이버(152)에 의해 패널(158)이 구비하는 화소 회로에 전압 신호가 인가된 경우를 도시하고 있다. 도 2B에 도시된 바와 같이 영상 신호 처 리부(110)의 감마 변환부(132)는 패널(158)이 구비하는 트랜지스터의 VI 특성에 대응하는 패널 감마를 미리 승산하고 있다. 따라서, 패널(158)이 구비하는 화소 회로에 전압 신호가 인가된 경우에는, 영상 신호에 있어서의 영상 신호가 나타내는 피사체의 광량과, 화소 회로로 인가되는 전류의 관계는 도 2E의 좌측 도면에 도시된 바와 같이 선형이 된다.
[제5 신호 특성의 천이: 패널(158)의 발광 소자(유기 EL 소자)에 있어서의 천이]
도 2E의 우측 도면에 도시된 바와 같이, 유기 EL 소자(OLED)의 IL 특성은 선형이 된다. 따라서, 패널(158)의 발광 소자에서는, 도 2E에 도시된 바와 같이 선형의 신호 특성을 갖는 것끼리 승산됨으로써 영상 신호에 있어서의 영상 신호가 나타내는 피사체의 광량과, 발광 소자로부터 발광되는 발광량의 관계도 또 선형의 관계를 갖는다(도 2F).
도 2A 내지 도 2F에 도시된 바와 같이, 표시 장치(100)는 입력되는 영상 신호가 나타내는 피사체의 광량과, 발광 소자로부터 발광되는 발광량의 관계를 선형으로 할 수 있다. 따라서, 표시 장치(100)는, 영상 신호에 충실한 영상이나 화상을 표시할 수 있다.
[표시 장치(100)의 패널(158)이 구비하는 화소 회로의 구성예]
다음에 본 발명의 실시 형태에 따른 표시 장치(100)의 패널(158)이 구비하는 화소 회로의 구성예에 관하여 설명한다. 또한, 이하에서는 발광 소자가 유기 EL 소자인 경우를 예로 들어 설명한다.
[1] 화소 회로의 구조
우선, 패널(158)이 구비하는 화소 회로의 구조에 관하여 설명한다. 도 3은 본 발명의 실시 형태에 따른 표시 장치(100)의 패널(158)에 형성되는 화소 회로의 단면 구조의 일례를 도시하는 단면도이다.
도 3을 참조하면, 패널(158)에 형성되는 화소 회로는 구동 트랜지스터(1022) 등을 포함하는 구동 회로가 형성된 유리 기판(1201) 위에 절연막(1202), 절연 평탄화막(1203) 및 윈드 절연막(1204)이 그 순서대로 형성되고, 윈드 절연막(1204)의 오목부(1204A)에 유기 EL 소자(1021)가 형성된 구성을 갖는다. 또한, 도 3에서는 구동 회로의 각 구성 소자 중 구동 트랜지스터(1022)만을 도시하고, 다른 구성 소자에 대해서는 생략하고 있다.
유기 EL 소자(1021)는 윈드 절연막(1204)의 오목부(1204A)의 저부에 형성된 금속 등으로 이루어지는 애노드 전극(1205)과, 애노드 전극(1205) 위에 형성된 유기층(전자 수송층, 발광층, 홀 수송층/홀 주입층)(1206)과, 유기층(1206) 위에 전체 화소 공통적으로 형성된 투명 도전막 등으로 이루어지는 캐소드 전극(1207)으로 구성된다.
유기 EL 소자(1021)에 있어서, 유기층(1206)은 애노드 전극(1205) 위에 홀 수송층/홀 주입층(2061), 발광층(2062), 전자 수송층(2063) 및 전자 주입층(도시하지 않음)이 순차적으로 퇴적됨으로써 형성된다. 여기서, 유기 EL 소자(1021)는 구동 트랜지스터(1022)로부터 애노드 전극(1205)을 통해 유기층(1206)으로 전류가 흐름으로써 발광층(2062)에 있어서 전자와 정공이 재결합할 때에 발광한다.
구동 트랜지스터(1022)는 게이트 전극(1221)과, 반도체층(1222)의 한쪽에 형성된 소스/드레인 영역(1223)과, 반도체층(1222)의 다른 한쪽에 형성된 드레인/소스 영역(1224)과, 반도체층(1222)의 게이트 전극(1221)과 대향하는 부분의 채널 형성 영역(1225)으로 구성된다. 또한, 소스/드레인 영역(1223)은 콘택트 홀을 통하여 유기 EL 소자(1021)의 애노드 전극(1205)과 전기적으로 접속된다.
패널(158)은, 상기와 같은 구동 회로가 형성된 유리 기판(1201) 위에 유기 EL 소자(1021)가 화소 단위로 형성된 후, 패시베이션막(1208)을 개재하여 밀봉 기판(1209)이 접착제(1210)에 의해 접합되고, 밀봉 기판(1209)에 의해 유기 EL 소자(1021)가 밀봉됨으로써 형성된다.
[2] 구동 회로
다음에, 패널(158)에 형성되는 구동 회로의 구성의 일례에 관하여 설명한다.
유기 EL 소자를 구비하는 패널(158)의 화소 회로를 구성하는 구동 회로는, 구동 회로를 구성하는 트랜지스터의 수 및 용량 소자의 수에 따라 다양한 것이 있다. 상기 구동 회로로서는, 예를 들어 5 트랜지스터/1 용량 소자로 구성되는 구동 회로(이하, 「5Tr/1C 구동 회로」라고 부르는 경우가 있다), 4 트랜지스터/1 용량 소자로 구성된 구동 회로(이하, 「4Tr/1C 구동 회로」라고 부르는 경우가 있다), 3 트랜지스터/1 용량 소자로 구성된 구동 회로(이하, 「3Tr/1C 구동 회로」라고 부르는 경우가 있다), 및 2 트랜지스터/1 용량 소자로 구성된 구동 회로(이하, 2Tr/1C 구동 회로라고 부르는 경우가 있다)를 들 수 있다. 따라서, 우선 상기한 구동 회로에 공통되는 사항에 관하여 설명한다.
〔2-1〕 구동 회로의 공통 사항
이하에서는, 설명의 편의상, 구동 회로를 구성하는 각 트랜지스터가, 원칙적으로 n 채널형의 TFT로 구성되어 있다고 하여 설명한다. 또한 본 발명의 실시 형태에 따른 구동 회로를, p 채널형의 TFT로 구성할 수 있는 것은, 말할 필요도 없다. 또한 본 발명의 실시 형태에 따른 구동 회로는, 반도체 기판 등에 트랜지스터를 형성한 구성으로 할 수도 있다. 즉 본 발명의 실시 형태에 따른 구동 회로를 구성하는 트랜지스터의 구조는, 특별히 한정되는 것이 아니다. 또한, 이하에서는 본 발명의 실시 형태에 따른 구동 회로를 구성하는 트랜지스터가 인핸스먼트형으로서 설명하지만, 상기에 한정되지 않고, 디프레션형의 트랜지스터가 사용되고 있어도 된다. 또한 본 발명의 실시 형태에 따른 구동 회로는, 싱글 게이트형이어도 되고, 듀얼 게이트형이어도 된다.
또한, 이하에서는, 패널(158)은, (N/3)×M개(M은, 2 이상의 자연수. N/3은, 2 이상의 자연수)의 2차원 매트릭스 형상으로 배열된 화소로 구성되고, 1개의 화소는, 3개의 서브 픽셀(적색을 발광하는 R의 서브 픽셀, 녹색을 발광하는 G의 서브 픽셀, 청색을 발광하는 B의 서브 픽셀)로 구성되어 있다고 한다. 또한, 각 화소를 구성하는 발광 소자는, 선순차 구동된다고 하고 표시 프레임 레이트를 FR(회/초)로 한다. 즉, 제m행째(m=1, 2, 3, …, M)로 배열된 (N/3)개의 화소, 더욱 구체적으로는 N개의 서브 픽셀의 각각을 구성하는 발광 소자가, 동시에 구동되는 것이 된다. 또한 환언하면, 1개의 행을 구성하는 각 발광 소자는, 발광/비발광의 타이밍이 속하는 행 단위로 제어된다. 여기서, 1개의 행을 구성하는 각 화소에 있어서 영상 신호를 기입하는 처리는, 모든 화소에 대하여 동시에 영상 신호를 기입하는 처리(이하, 「동시 기입 처리」라고 부르는 경우가 있다)이어도 되고, 각 화소마다 순차 영상 신호를 기입하는 처리(이하, 「순차 기입 처리」라고 부르는 경우가 있다)이어도 된다. 어느 기입 처리로 할지는 구동 회로의 구성에 따라 적절히 선택할 수 있다.
또한, 이하에서는, 제m행째, 제n열(n=1, 2, 3, …, N)에 위치하는 발광 소자에 관한 구동, 동작에 관하여 설명하고, 당해 발광 소자를, 제(n, m)번째의 발광 소자 혹은 제(n, m)번째의 서브 픽셀이라고 부른다.
구동 회로에서는, 제m행째에 배열된 각 발광 소자의 수평 주사 기간(제m번째의 수평 주사 기간)이 종료될 때까지, 각종 처리(후술하는 임계치 전압 캔슬 처리, 기입 처리, 이동도 보정 처리)가 행하여진다. 여기서, 기입 처리나 이동도 보정 처리는, 예를 들어 제m번째의 수평 주사 기간 내에 행하여질 필요가 있다. 또한, 임계치 전압 캔슬 처리나 당해 임계치 전압 캔슬 처리에 수반하는 전처리는, 구동 회로의 종류에 따라 제m번째의 수평 주사 기간보다 전에 선행하여 행할 수 있다.
또한, 구동 회로는, 상술한 각종 처리가 모두 종료된 후, 제m행째에 배열된 각 발광 소자를 구성하는 발광부를 발광시킨다. 여기서, 구동 회로는 상술한 각종 처리가 모두 종료된 후, 즉시 발광부를 발광시켜도 되고, 소정의 기간(예를 들어, 소정의 행수만큼의 수평 주사 기간)이 경과된 후에 발광부를 발광시킬 수도 있다. 또한, 상기 소정의 기간은, 표시 장치의 사양이나 구동 회로의 구성 등에 따라 적절히 설정할 수 있다. 또한, 이하에서는 설명의 편의상, 구동 회로가 상술한 각종 처리 종료 후, 즉시 발광부를 발광시키는 것으로서 설명한다.
제m행째에 배열된 각 발광 소자를 구성하는 발광부의 발광은, 예를 들어 제(m+m')행째에 배열된 각 발광 소자의 수평 주사 기간의 개시 직전까지 계속된다. 여기서, 「m'」은, 표시 장치의 설계 사양에 의해 결정된다. 즉, 어느 한 표시 프레임의 제m행째에 배열된 각 발광 소자를 구성하는 발광부의 발광은, 제(m+m'-1)번째의 수평 주사 기간까지 계속된다. 또한, 제m행째에 배열된 각 발광 소자를 구성하는 발광부는, 예를 들어 제(m+m')번째의 수평 주사 기간의 시기로부터, 다음 표시 프레임에 있어서의 제m번째의 수평 주사 기간 내에 있어서 기입 처리나 이동도 보정 처리가 완료될 때까지, 비발광 상태를 유지한다. 또한, 상기 수평 주사 기간의 시간 길이는, 예를 들어 (1/FR)×(1/M)초 미만의 시간 길이이다. 여기서, (m+m')의 값이 M을 초과하는 경우에는 초과한 만큼의 수평 주사 기간은, 예를 들어 다음 표시 프레임에 있어서 처리된다.
상기와 같이 비발광 상태의 기간(이하, 「비발광 기간」이라고 부르는 경우가 있다)이 설정됨으로써 표시 장치(100)에서는, 액티브 매트릭스 구동에 수반하는 잔상 흐려짐이 저감되어, 동화상 품위를 더욱 우수한 것으로 할 수 있다. 또한 본 발명의 실시 형태에 따른 각 서브 픽셀(보다 엄밀하게는, 서브 픽셀을 구성하는 발광 소자)의 발광 상태/비발광 상태는, 상기에 한정되지 않는다.
또한, 이하에서는 1개의 트랜지스터가 갖는 2개의 소스/드레인 영역에 있어서, 「한쪽의 소스/드레인 영역」이라는 용어를, 전원부에 접속된 측의 소스/드레인 영역이란 의미에 있어서 사용하는 경우가 있다. 또한, 트랜지스터가 온 상태에 있다란, 소스/드레인 영역 사이에 채널이 형성되어 있는 상태를 의미한다. 여기서, 트랜지스터의 한쪽의 소스/드레인 영역으로부터 다른 쪽의 소스/드레인 영역으로 전류가 흐르고 있는지의 여부는 묻지 않는다. 또한, 트랜지스터가 오프 상태에 있다란, 소스/드레인 영역 사이에 채널이 형성되어 있지 않은 상태를 의미한다. 또한, 어느 한 트랜지스터의 소스/드레인 영역이 다른 트랜지스터의 소스/드레인 영역에 접속되어 있다란, 어느 한 트랜지스터의 소스/드레인 영역과 다른 트랜지스터의 소스/드레인 영역이 동일한 영역을 차지하고 있는 형태를 포함한다. 또한 소스/드레인 영역은, 불순물을 함유한 폴리실리콘이나 아몰퍼스 실리콘 등의 도전성 물질로 구성할 수 있을 뿐만 아니라, 예를 들어 금속, 합금, 도전성 입자, 이들 적층 구조, 유기 재료(도전성 고분자)로 이루어지는 층으로 구성할 수도 있다.
또한, 이하에서는 본 발명의 실시 형태에 따른 구동 회로를 설명하기 위한 타이밍차트를 나타내는 경우가 있지만, 당해 타이밍차트에 있어서의 각 기간을 나타내는 횡축의 길이(시간 길이)는 모식적인 것이며, 각 기간의 시간 길이의 비율을 나타내는 것이 아니다.
〔2-2〕 구동 회로의 구동 방법
다음에 본 발명의 실시 형태에 따른 구동 회로의 구동 방법에 관하여 설명한다. 도 4는 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로의 등가 회로를 도시하는 설명도이다. 또한, 이하에서는, 도 4를 참조하여 5Tr/1C 구동 회로를 예로 들어 본 발명의 실시 형태에 따른 구동 회로의 구동 방법에 관하여 설명하지만, 그 밖의 구동 회로에 대해서도, 기본적으로 마찬가지의 구동 방법이 사용된다.
본 발명의 실시 형태에 따른 구동 회로는, 예를 들어 이하에 나타내는 (a) 전처리, (b) 임계치 전압 캔슬 처리, (c) 기입 처리, 및 (d) 발광 처리에 의해 구동한다.
(a) 전처리
전처리에서는, 제1 노드(ND1)에 제1 노드 초기화 전압이 인가되고, 제2 노드(ND2)에 제2 노드(ND2) 초기화 전압이 인가된다. 여기서, 제1 노드 초기화 전압 및 제2 노드(ND2) 초기화 전압은 제1 노드(ND1)와 제2 노드(ND2) 사이의 전위차가, 구동 트랜지스터(TRD)의 임계치 전압을 초과하고, 또한 제2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차가 발광부(ELP)의 임계치 전압을 초과하지 않도록 하기 위하여 인가된다.
(b) 임계치 전압 캔슬 처리
임계치 전압 캔슬 처리에서는, 제1 노드(ND1)의 전위를 유지한 상태에서, 제1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압을 감한 전위를 향하여 제2 노드(ND2)의 전위를 변화시킨다.
더욱 구체적으로 설명하면 임계치 전압 캔슬 처리에서는, 제1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압을 감한 전위를 향하여 제2 노드(ND2)의 전위를 변화시키기 위해, 상기 (a)의 처리에 있어서의 제2 노드(ND2)의 전위에 구동 트랜지스터(TRD)의 임계치 전압을 가한 전압을 초과하는 전압을, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가한다. 여기서, 임계치 전압 캔슬 처리에 있어서, 제1 노드(ND1)와 제2 노드(ND2) 사이의 전위차[즉, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차]가 구동 트랜지스터(TRD)의 임계치 전압에 가까이 갈수록, 정성적으로는 임계치 전압 캔슬 처리의 시간에 따라 좌우된다. 따라서, 예를 들어 임계치 전압 캔슬 처리의 시간을 충분히 오래 확보한 형태에서는, 제2 노드(ND2)의 전위는 제1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압을 감한 전위에 도달한다. 그리고, 제1 노드(ND1)와 제2 노드(ND2) 사이의 전위차는 구동 트랜지스터(TRD)의 임계치 전압에 도달하고, 구동 트랜지스터(TRD)는 오프 상태로 된다. 한편, 예를 들어 임계치 전압 캔슬 처리의 시간을 짧게 설정해야 하는 형태에서는 제1 노드(ND1)와 제2 노드(ND2) 사이의 전위차가 구동 트랜지스터(TRD)의 임계치 전압보다 커서, 구동 트랜지스터(TRD)는 오프 상태는 되지 않는 경우가 있다. 따라서, 임계치 전압 캔슬 처리에서는, 임계치 전압 캔슬 처리의 결과로서 반드시 구동 트랜지스터(TRD)가 오프 상태로 되는 것을 필요로 하지는 않는다.
(c) 기입 처리
기입 처리에서는, 주사선(SCL)으로부터의 신호에 의해 온 상태로 된 기입 트 랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 영상 신호가 제1 노드(ND1)에 인가된다.
(d) 발광 처리
발광 처리에서는, 주사선(SCL)으로부터의 신호에 의해 기입 트랜지스터(TRW)를 오프 상태로 하고 제1 노드(ND1)를 부유 상태로 하고 전원부(2100)로부터 구동 트랜지스터(TRD)를 통하여 제1 노드(ND1)와 제2 노드(ND2) 사이의 전위차의 값에 따른 전류를 발광부(ELP)에 흘림으로써, 발광부(ELP)를 발광(구동)시킨다.
본 발명의 실시 형태에 따른 구동 회로는, 예를 들어 상기 (a) 내지 (d)의 처리에 의해 구동한다.
〔2-3〕 구동 회로의 구성예와, 구동 방법의 구체예
이어서, 구동 회로마다 구동 회로의 구성예, 및 당해 구동 회로의 구동 방법에 대해 더욱 구체적으로 설명한다. 또한, 이하에서는 다양한 구동 회로 중 5Tr/1C 구동 회로 및 2Tr/1C 구동 회로에 관하여 설명한다.
〔2-3-1〕5Tr/1C 구동 회로
우선, 5Tr/1C 구동 회로에 대해서, 도 4 내지 도 6I를 참조하여 설명한다. 도 5는 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로의 구동의 타이밍차트이다. 또한, 도 6A 내지 도 6I는 각각 도 4에 도시된 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 4를 참조하면, 5Tr/1C 구동 회로는 기입 트랜지스터(TRW)와, 구동 트랜지스터(TRD)와, 제1 트랜지스터(TR1)와, 제2 트랜지스터(TR2)와, 제3 트랜지스터(TR3)와, 용량부(C1)로 구성된다. 즉, 5Tr/1C 구동 회로는, 5개의 트랜지스터와 1개의 용량부로 구성된다. 또한 도 4에서는 기입 트랜지스터(TRW), 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 및 제3 트랜지스터(TR3)를 n 채널형의 TFT로 구성한 예를 도시하고 있지만, 상기에 한정되지 않고, p 채널형의 TFT로 구성해도 된다. 또한 용량부(C1)는, 예를 들어 소정의 정전 용량을 갖는 캐패시터로 구성할 수 있다.
<제1 트랜지스터(TR1)>
제1 트랜지스터(TR1)의 한쪽의 소스/드레인 영역은 전원부(2100)[전압(VCC)]에 접속되고, 제1 트랜지스터(TR1)의 다른 쪽의 소스/드레인 영역은 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 접속된다. 또한, 제1 트랜지스터(TR1)의 온/오프 동작은, 제1 트랜지스터 제어 회로(2111)로부터 연장되어, 제1 트랜지스터(TR1)의 게이트 전극에 접속된 제1 트랜지스터 제어선(CL1)에 의해 제어된다. 여기서, 전원부(2100)는 발광부(ELP)에 전류를 공급하여 발광부(ELP)를 발광시키기 위하여 설치된다.
<구동 트랜지스터(TRD)>
구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역은, 제1 트랜지스터(TR1)의 다른 쪽의 소스/드레인 영역에 접속된다. 또한, 구동 트랜지스터(TRD)의 다른 쪽의 소스/드레인 영역은, 발광부(ELP)의 애노드 전극과, 제2 트랜지스터(TR2)의 다른 쪽의 소스/드레인 영역과, 용량부(C1)의 한쪽의 전극에 접속되어 있고, 제2 노드(ND2)를 구성한다. 또한, 구동 트랜지스터(TRD)의 게이트 전극은, 기입 트랜지스터(TRW)의 다른 쪽의 소스/드레인 영역과, 제3 트랜지스터(TR3)의 다른 쪽의 소스/드레인 영역과, 용량부(C1)의 다른 쪽의 전극에 접속되어 있고, 제1 노드(ND1)를 구성한다.
여기서, 구동 트랜지스터(TRD)는 발광 소자의 발광 상태에 있어서는, 예를 들어 이하의 수학식 1에 따라 드레인 전류(Ids)를 흘리도록 구동된다. 여기서, 수학식 1에 표현되는 「μ」은 "실효적인 이동도"를 나타내고, 「L」은 "채널 길이"를 나타내고 있다. 또한, 마찬가지로, 수학식 1에 나타내는 「W」는 "채널 폭", 「Vgs」는 "게이트 전극과 소스 영역 사이의 전위차", 「Vth」는 "임계치 전압", 「Cox」는 "(게이트 절연층의 비유전율)×(진공의 유전율)/(게이트 절연층의 두께)", 그리고 「k」는 "k≡(1/2)·(W/L)·Cox"을 각각 나타내고 있다.
Figure 112009070548861-pct00001
또한, 발광 소자의 발광 상태에 있어서는, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역은 드레인 영역으로서 작용하고, 다른 쪽의 소스/드레인 영역은 소스 영역으로서 작용한다. 또한, 이하에서는, 설명의 편의상, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역을 단순히 「드레인 영역」이라고 칭하고, 다른 쪽의 소스/드레인 영역을 단순히 「소스 영역」이라고 칭하는 경우가 있다.
발광부(ELP)는, 예를 들어 수학식 1에 표현되는 드레인 전류(Ids)가 흐름으로써 발광한다. 여기서, 발광부(ELP)에 있어서의 발광 상태(휘도)는, 드레인 전류(Ids)의 값의 대소에 의해 제어된다.
<기입 트랜지스터(TRW)>
기입 트랜지스터(TRW)의 다른 쪽의 소스/드레인 영역은 구동 트랜지스터(TRD)의 게이트 전극에 접속된다. 또한, 기입 트랜지스터(TRW)의 한쪽의 소스/드레인 영역은 신호 출력 회로(2102)로부터 연장되는 데이터선(DTL)에 접속된다. 그리고, 데이터선(DTL)을 통하여 발광부(ELP)에 있어서의 휘도를 제어하기 위한 영상 신호(VSig)가, 한쪽의 소스/드레인 영역에 공급된다. 또한, 데이터선(DTL)을 통하여 영상 신호(VSig) 이외의 다양한 신호·전압(프리차지 구동을 위한 신호나 각종 기준 전압 등)이, 한쪽의 소스/드레인 영역에 공급되어도 된다. 또한, 기입 트랜지스터(TRW)의 온/오프 동작은, 주사 회로(2101)로부터 연장되어 기입 트랜지스 터(TRW)의 게이트 전극에 접속된 주사선(SCL)에 의해 제어된다.
<제2 트랜지스터(TR2)>
제2 트랜지스터(TR2)의 다른 쪽의 소스/드레인 영역은, 구동 트랜지스터(TRD)의 소스 영역에 접속된다. 또한, 제2 트랜지스터(TR2)의 한쪽의 소스/드레인 영역에는 제2 노드(ND2)의 전위[즉, 구동 트랜지스터(TRD)의 소스 영역의 전위]를 초기화하기 위한 전압(VSS)이 공급된다. 또한, 제2 트랜지스터(TR2)의 온/오프 동작은 제2 트랜지스터 제어 회로(2112)로부터 연장되어, 제2 트랜지스터(TR2)의 게이트 전극에 접속된 제2 트랜지스터 제어선(AZ2)에 의해 제어된다.
<제3 트랜지스터(TR3)>
제3 트랜지스터(TR3)의 다른 쪽의 소스/드레인 영역은, 구동 트랜지스터(TRD)의 게이트 전극에 접속된다. 또한, 제3 트랜지스터(TR3)의 한쪽의 소스/드레인 영역에는 제1 노드(ND1)의 전위[즉, 구동 트랜지스터(TRD)의 게이트 전극의 전위]를 초기화하기 위한 전압(VOfs)이 공급된다. 또한, 제3 트랜지스터(TR3)의 온/오프 동작은, 제3 트랜지스터 제어 회로(2113)로부터 연장되어, 제3 트랜지스터(TR3)의 게이트 전극에 접속된 제3 트랜지스터 제어선(AZ3)에 의해 제어된다.
<발광부(ELP)>
발광부(ELP)의 애노드 전극은, 구동 트랜지스터(TRD)의 소스 영역에 접속되어 있다. 또한, 발광부(ELP)의 캐소드 전극에는 전압(VCat)이 인가된다. 도 4에서는, 발광부(ELP)의 용량을 부호 CEL로 나타내고 있다. 또한, 발광부(ELP)의 발광에 필요하게 되는 임계치 전압을 Vth-EL로 하면, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 Vth-EL 이상의 전압이 인가되었을 때 발광부(ELP)는 발광한다.
또한, 이하에서는 발광부(ELP)에 있어서의 휘도를 제어하기 위한 영상 신호를 「VSig」, 전원부(2100)의 전압을 「VCC」, 구동 트랜지스터(TRD)의 게이트 전극의 전위[제1 노드(ND1)의 전위]를 초기화하기 위한 전압을 「VOfs」로 한다. 또한, 이하에서는, 구동 트랜지스터(TRD)의 소스 영역의 전위[제2 노드(ND2)의 전위]를 초기화하기 위한 전압을 「VSS」, 구동 트랜지스터(TRD)의 임계치 전압을 「Vth」, 발광부(ELP)의 캐소드 전극으로 인가되는 전압을 「VCat」, 그리고 발광부(ELP)의 임계치 전압을 「Vth-EL」로 한다. 또한 이하에서는, 각 전압 혹은 전위의 값이, 하기의 경우를 예로 들어 설명하지만, 본 발명의 실시 형태에 따른 각 전압 혹은 전위의 값이 하기에 한정되지 않는 것은, 말할 필요도 없다.
·VSig : 0[볼트] 내지 10[볼트]
·VCC : 20[볼트]
·VOfs : 0[볼트]
·VSS : -10[볼트]
·Vth : 3[볼트]
·VCat : 0[볼트]
·Vth-EL : 3[볼트]
이하, 도 5 및 도 6A 내지 도 6I를 적절히 참조하여, 5Tr/1C 구동 회로의 동작에 관하여 설명한다. 또한, 이하에서는 5Tr/1C 구동 회로에 있어서, 상술한 각종 처리(임계치 전압 캔슬 처리, 기입 처리, 이동도 보정 처리)가 모두 완료된 후, 즉시 발광 상태가 시작되는 것으로서 설명하지만, 상기에 한정되지 않는다. 또한, 후술하는 4Tr/1C 구동 회로, 3Tr/1C 구동 회로, 2Tr/1C 구동 회로의 설명에 있어서도 마찬가지이다.
<A-1> 「기간-TP(5)-1」(도 5 및 도 6A 참조)
「기간-TP(5)-1」은, 예를 들어 앞의 표시 프레임에 있어서의 동작을 나타내고 있으며, 전회의 각종 처리 완료 후에 제(n, m)번째의 발광 소자가 발광 상태에 있는 기간이다. 즉, 제(n, m)번째의 서브 픽셀을 구성하는 발광 소자에 있어서의 발광부(ELP)에는, 후술하는 수학식 6에 기초하는 드레인 전류(I'ds)가 흐르고 있으며, 제(n, m)번째의 서브 픽셀을 구성하는 발광 소자의 휘도는 당해 드레인 전 류(I'ds)에 대응한 값이 된다. 여기서, 기입 트랜지스터(TRW), 제2 트랜지스터(TR2), 및 제3 트랜지스터(TR3)는 오프 상태이며, 제1 트랜지스터(TR1) 및 구동 트랜지스터(TRD)는 온 상태이다. 제(n, m)번째의 발광 소자의 발광 상태는 제(m+m')행째에 배열된 발광 소자의 수평 주사 기간의 개시 직전까지 계속된다.
도 5에 도시된 「기간-TP(5)0」 내지 「기간-TP(5)4」은, 전회의 각종 처리 완료 후의 발광 상태가 종료된 후부터, 다음 기입 처리가 행하여지기 직전까지의 동작 기간이다. 즉 「기간-TP(5)0」 내지 「기간-TP(5)4」은, 예를 들어 앞의 표시 프레임에 있어서의 제(m+m')번째의 수평 주사 기간의 시기부터, 현 표시 프레임에 있어서의 제(m-1)번째의 수평 주사 기간의 종기까지의 어느 한 시간 길이의 기간에 상당한다. 또한, 5Tr/1C 구동 회로는 「기간-TP(5)0」 내지 「기간-TP(5)4」를, 현 표시 프레임에 있어서의 제m번째의 수평 주사 기간 내에 포함하는 구성으로 할 수도 있다.
또한, 「기간-TP(5)0」 내지 「기간-TP(5)4」에 있어서, 제(n, m)번째의 발광 소자는 기본적으로 비발광 상태에 있다. 즉, 「기간-TP(5)0」 내지 「기간-TP(5)1」, 「기간-TP(5)3」 내지 「기간-TP(5)4」에 있어서는, 제1 트랜지스터(TR1)는 오프 상태이므로, 발광 소자는 발광하지 않는다. 여기서, 「기간-TP(5)2」에 있어서는, 제1 트랜지스터(TR1)는 온 상태로 된다. 그러나, 「기간-TP(5)2」에 있어 서는 후술하는 임계치 전압 캔슬 처리가 행하여지므로, 후술하는 수학식 2를 만족하는 것을 전제로 하면, 발광 소자는 발광하지 않는다.
이하, 「기간-TP(5)0」 내지 「기간-TP(5)4」의 각 기간에 관하여 설명한다. 또한, 「기간-TP(5)1」의 시기나, 「기간-TP(5)0」 내지 「기간-TP(5)4」의 각 기간의 길이는 표시 장치(100)의 설계에 따라 적절히 설정할 수 있다.
<A-2> 「기간-TP(5)0」
상술한 바와 같이, 「기간-TP(5)0」에서는, 제(n, m)번째의 발광 소자는, 비발광 상태에 있다. 또한, 기입 트랜지스터(TRW), 제2 트랜지스터(TR2), 및 제3 트랜지스터(TR3)는 오프 상태이다. 여기서, 「기간-TP(5)-1」으로부터 「기간-TP(5)0」으로 이행되는 시점에 있어서, 제1 트랜지스터(TR1)가 오프 상태로 되므로, 제2 노드(ND2)[구동 트랜지스터(TRD)의 소스 영역 혹은 발광부(ELP)의 애노드 전극]의 전위는 (Vth-EL+VCat)까지 저하하고, 발광부(ELP)는 비발광 상태로 된다. 또한, 부유 상태의 제1 노드(ND1)[구동 트랜지스터(TRD)의 게이트 전극]의 전위는, 제2 노드(ND2)의 전위 저하에 수반하여 저하된다.
<A-3> 「기간-TP(5)1」(도 5, 도 6B, 및 도 6C 참조)
「기간-TP(5)1」에서는, 임계치 전압 캔슬 처리를 행하기 위한 전처리가 행 하여진다. 더욱 구체적으로는, 「기간-TP(5)1」의 개시 시, 제2 트랜지스터 제어선(AZ2) 및 제3 트랜지스터 제어선(AZ3)을 하이 레벨로 함으로써, 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)가 온 상태로 된다. 그 결과, 제1 노드(ND1)의 전위는, VOfs(예를 들어, 0[볼트])로 되고, 또한 제2 노드(ND2)의 전위는 VSS(예를 들어, -10[볼트])로 된다. 그리고, 「기간-TP(5)1」의 완료 이전에 있어서, 제2 트랜지스터 제어선(AZ2)을 로우 레벨로 함으로써, 제2 트랜지스터(TR2)가 오프 상태로 된다. 여기서, 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)를 동기하여 온 상태로 시킬 수 있지만, 상기에 한정되지 않고, 예를 들어 제2 트랜지스터(TR2)를 먼저 온 상태로 시켜도 되고, 제3 트랜지스터(TR3)를 먼저 온 상태로 시켜도 된다.
상기한 처리에 의해, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차는 Vth 이상이 된다. 여기서, 구동 트랜지스터(TRD)는 온 상태이다.
<A-4> 「기간-TP(5)2」(도 5 및 도 6D 참조)
「기간-TP(5)2」에서는, 임계치 전압 캔슬 처리가 행하여진다. 더욱 구체적으로는, 제3 트랜지스터(TR3)의 온 상태를 유지한 채, 제1 트랜지스터 제어선(CL1)을 하이 레벨로 함으로써, 제1 트랜지스터(TR1)가 온 상태로 된다. 그 결과, 제1 노드(ND1)의 전위는 변화하지 않지만(VOfs=0[볼트]을 유지), 제1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 감한 전위를 향하여 제2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제2 노드(ND2)의 전위는 상승한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차가 Vth에 도달하면, 구동 트랜지스터(TRD)가 오프 상태로 된다. 구체적으로는, 부유 상태의 제2 노드(ND2)의 전위가 (VOfs-Vth=-3[볼트]>VSS)에 근접하여, 최종적으로 (VOfs-Vth)로 된다. 여기서, 이하의 수학식 2가 보증되어 있으면, 즉, 수학식 2를 만족하도록 전위를 선택, 결정해 두면 발광부(ELP)가 발광하지는 않는다.
Figure 112009070548861-pct00002
「기간-TP(5)2」에 있어서, 제2 노드(ND2)의 전위는, 최종적으로 (VOfs-Vth)로 된다. 여기서, 제2 노드(ND2)의 전위는, 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및 구동 트랜지스터(TRD)의 게이트 전극을 초기화하기 위한 전압(VOfs)에 의존하여 결정된다. 즉, 제2 노드(ND2)의 전위는 발광부(ELP)의 임계치 전압(Vth-EL)에는 의존하지 않는다.
<A-5> 「기간-TP(5)3」(도 5, 및 도 6E 참조)
「기간-TP(5)3」에서는, 제3 트랜지스터(TR3)의 온 상태를 유지한 채, 제1 트랜지스터 제어선(CL1)을 로우 레벨로 함으로써, 제1 트랜지스터(TR1)가 오프 상태로 된다. 그 결과, 제1 노드(ND1)의 전위는 변화하지 않고(VOfs=0[볼트]을 유지), 또한 부유 상태의 제2 노드(ND2)의 전위도 변화하지 않는다. 따라서, 제2 노드(ND2)의 전위는, (VOfs-Vth=-3[볼트])로 유지된다.
<A-6> 「기간-TP(5)4」(도 5, 및 도 6F 참조)
「기간-TP(5)4」에서는, 제3 트랜지스터 제어선(AZ3)을 로우 레벨로 함으로써, 제3 트랜지스터(TR3)가 오프 상태로 된다. 여기서, 제1 노드(ND1) 및 제2 노드(ND2)의 전위는, 실질적으로 변화하지 않는다. 또한, 실제로는 기생 용량 등의 정전 결합에 의해 전위 변화가 발생할 수 있지만, 통상 이들은 무시할 수 있다.
「기간-TP(5)0」 내지 「기간-TP(5)4」에서는, 5Tr/1C 구동 회로는, 상기와 같이 동작한다. 이어서, 「기간-TP(5)5」 내지 「기간-TP(5)7」의 각 기간에 관하여 설명한다. 여기서, 「기간-TP(5)5」에서는 기입 처리가 행하여지고, 「기간-TP(5)6」에서는 이동도 보정 처리가 행하여진다. 상기한 처리는, 예를 들어 제m번째의 수평 주사 기간 내에 행하여질 필요가 있다. 이하에서는, 설명의 편의상 「기간-TP(5)5」의 시기와 「기간-TP(5)6」의 종기가 각각 제m번째의 수평 주사 기간 의 시기와 종기에 일치하는 것으로서 설명한다.
<A-7> 「기간-TP(5)5」(도 5, 및 도 6G 참조)
「기간-TP(5)5」에서는, 구동 트랜지스터(TRD)에 대한 기입 처리가 실행된다. 구체적으로는, 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 및 제3 트랜지스터(TR3)의 오프 상태를 유지한 채, 데이터선(DTL)의 전위를 발광부(ELP)에 있어서의 휘도를 제어하기 위한 영상 신호(VSig)로 하고 계속하여 주사선(SCL)을 하이 레벨로 함으로써, 기입 트랜지스터(TRW)가 온 상태로 된다. 그 결과, 제1 노드(ND1)의 전위는 VSig로 상승한다.
여기서, 용량부(C1)의 용량을 값(c1), 발광부(ELP)의 용량(CEL)의 용량을 값(cEL), 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 기생 용량의 값을 cgs로 한다. 구동 트랜지스터(TRD)의 게이트 전극의 전위가 VOfs로부터 VSig(>VOfs)로 변화했을 때, 용량부(C1)의 양단부의 전위[제1 노드(ND1) 및 제2 노드(ND2)의 전위]는 기본적으로 변화한다. 즉, 구동 트랜지스터(TRD)의 게이트 전극의 전위[=제1 노드(ND1)의 전위]의 변화분(VSig-VOfs)에 기초하는 전하가 용량부(C1), 발광부(ELP)의 용량(CEL), 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 기생 용량으로 배분된다. 즉, 값(cEL)이, 값(c1) 및 값(cgs)과 비교하여 충분히 큰 값이면, 구동 트랜지스터(TRD)의 게이트 전극의 전위의 변화분(VSig-VOfs)에 기초하는 구동 트랜지스터(TRD)의 소스 영역[제2 노드(ND2)]의 전위의 변화는 작아진다. 여기서, 일반적으로 발광부(ELP)의 용량(CEL)의 용량치(cEL)는 용량부(C1)의 용량치(c1) 및 구동 트랜지스터(TRD)의 기생 용량의 값(cgs)보다도 크다. 따라서, 이하에서는, 설명의 편의상 특별히 필요가 있는 경우를 제외하고, 제1 노드(ND1)의 전위 변화에 의해 발생하는 제2 노드(ND2)의 전위 변화는 고려하지 않고 설명을 행한다. 또한, 상기는 이하에 기재하는 그 밖의 구동 회로에 있어서도 마찬가지이다. 또한, 도 5는 제1 노드(ND1)의 전위 변화에 의해 발생하는 제2 노드(ND2)의 전위 변화를 고려하지 않고 도시하고 있다.
또한, 구동 트랜지스터(TRD)의 게이트 전극[제1 노드(ND1)]의 전위를 Vg, 구동 트랜지스터(TRD)의 소스 영역[제2 노드(ND2)]의 전위를 Vs로 하면, Vg의 값은 「Vg=VSig」이 되고, 또한 Vs의 값은 「Vs≒VOfs-Vth」로 된다. 따라서, 제1 노드(ND1)와 제2 노드(ND2)의 전위차, 즉 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는 이하의 수학식 3으로 표현할 수 있다.
Figure 112009070548861-pct00003
수학식 3으로 표현한 바와 같이, 구동 트랜지스터(TRD)에 대한 기입 처리에 있어서 얻어진 Vgs는 발광부(ELP)에 있어서의 휘도를 제어하기 위한 영상 신호(VSig), 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및 구동 트랜지스터(TRD)의 게이트 전극을 초기화하기 위한 전압(VOfs)에만 의존하고 있다. 또한, 수학식 3으로부터 구동 트랜지스터(TRD)에 대한 기입 처리에 있어서 얻어진 Vgs는 발광부(ELP)의 임계치 전압(Vth-EL)에는 의존하지 않는 것을 알 수 있다.
<A-8> 「기간-TP(5)6」(도 5, 및 도 6H 참조)
「기간-TP(5)6」에서는, 구동 트랜지스터(TRD)의 이동도(μ)의 대소에 기초하는 구동 트랜지스터(TRD)의 소스 영역[제2 노드(ND2)]의 전위의 보정(이동도 보정 처리)이 행하여진다.
일반적으로, 구동 트랜지스터(TRD)를 폴리실리콘 박막 트랜지스터 등으로 제작한 경우, 트랜지스터 사이에서 이동도(μ)에 편차가 발생하는 것은 피하기 어렵다. 따라서, 이동도(μ)에 차이가 있는 복수의 구동 트랜지스터(TRD)의 게이트 전극에 동일한 값의 영상 신호(VSig)를 인가했다고 해도 이동도(μ)가 큰 구동 트랜지스터(TRD)를 흐르는 드레인 전류(Ids)와, 이동도(μ)가 작은 구동 트랜지스터(TRD)를 흐르는 드레인 전류(Ids) 사이에 차이가 발생할 우려가 있다. 그리고, 상기와 같은 차이가 발생한 경우에는 표시 장치(100)의 화면의 균일성(uniformity)이 손상되어버린다.
따라서, 「기간-TP(5)6」에서는, 상기와 같은 문제가 발생하는 것을 방지하기 위해 이동도 보정 처리가 행하여진다. 구체적으로는, 기입 트랜지스터(TRW)의 온 상태를 유지한 채, 제1 트랜지스터 제어선(CL1)을 하이 레벨로 함으로써, 제1 트랜지스터(TR1)가 온 상태로 되고, 계속해서 소정의 시간(t0)이 경과한 후, 주사선(SCL)을 로우 레벨로 함으로써, 기입 트랜지스터(TRW)가 오프 상태로 된다. 따라서, 제1 노드(ND1)[구동 트랜지스터(TRD)의 게이트 전극]는 부유 상태로 된다. 그 결과, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 큰 경우에는 구동 트랜지스터(TRD)의 소스 영역에 있어서의 전위의 상승량(ΔV)(전위 보정치)은 커지고, 또한 구동 트랜지스터(TRD)의 이동도(μ)의 값이 작은 경우에는 구동 트랜지스터(TRD)의 소스 영역에 있어서의 전위의 상승량(ΔV)(전위 보정치)은 작아진다. 여기서, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는 상기 수학식 3에 기초하여, 예를 들어 이하의 수학식 4와 같이 변형된다.
Figure 112009070548861-pct00004
또한, 이동도 보정 처리를 실행하기 위한 소정의 시간[「기간-TP(5)6」의 전체 시간(t0)]은, 표시 장치(100)의 설계시, 설계치로서 미리 결정할 수 있다. 또한, 이때의 구동 트랜지스터(TRD)의 소스 영역에 있어서의 전위(VOfs-Vth+ΔV)가 이하의 수학식 5를 만족하도록, 「기간-TP(5)6」의 전체 시간(t0)은 결정할 수 있다. 상기한 경우에는, 「기간-TP(5)6」에 있어서 발광부(ELP)가 발광하지는 않는다. 또한, 이동도 보정 처리에서는, 계수k(≡(1/2)·(W/L)·Cox)의 편차의 보정이 이동도의 보정과 동시에 행하여진다.
Figure 112009070548861-pct00005
<A-9> 「기간-TP(5)7」(도 5, 및 도 6I 참조)
5Tr/1C 구동 회로에서는, 상술한 동작에 의해 임계치 전압 캔슬 처리, 기입 처리, 이동도 보정 처리가 완료된다. 여기서, 「기간-TP(5)7」에서는, 주사선(SCL)이 로우 레벨이 된 결과, 기입 트랜지스터(TRW)가 오프 상태로 되고, 제1 노드(ND1), 즉 구동 트랜지스터(TRD)의 게이트 전극은 부유 상태로 된다. 또한 「기간-TP(5)7」에서는 제1 트랜지스터(TR1)는 온 상태를 유지하고 있으며, 구동 트랜지스터(TRD)의 드레인 영역은 전원부(2100){전압(VCC), 예를 들어 20[볼트]}에 접속된 상태에 있다. 따라서, 「기간-TP(5)7」에서는, 제2 노드(ND2)의 전위는 상승한다.
여기서, 구동 트랜지스터(TRD)의 게이트 전극은 부유 상태에 있으며, 또한 용량부(C1)가 존재한다. 따라서, 「기간-TP(5)7」에서는 소위 부트스트랩 회로와 마찬가지의 현상이 구동 트랜지스터(TRD)의 게이트 전극에 발생하여, 제1 노드(ND1)의 전위도 상승한다. 그 결과, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는 상기 수학식 4의 값이 유지된 것으로 된다.
또한, 「기간-TP(5)7」에서는, 제2 노드(ND2)의 전위가 상승하여 (Vth-EL+VCat)을 초과하므로 발광부(ELP)는 발광을 개시한다. 이때, 발광부(ELP)를 흐르는 전류는, 구동 트랜지스터(TRD)의 드레인 영역으로부터 소스 영역으로 흐르는 드레인 전류(Ids)이므로, 상기 수학식 1로 표현할 수 있다. 여기서, 상기 수학식 1과 상기 수학식 4로부터, 상기 수학식 1은 예를 들어 이하의 수학식 6으로 변형된다.
Figure 112009070548861-pct00006
따라서, 발광부(ELP)를 흐르는 전류(Ids)는, 예를 들어 VOfs를 0[볼트]로 설정했다고 한 경우, 발광부(ELP)에 있어서의 휘도를 제어하기 위한 영상 신호(VSig)의 값으로부터 구동 트랜지스터(TRD)의 이동도(μ)에 기인한 제2 노드(ND2)[구동 트랜 지스터(TRD)의 소스 영역]에 있어서의 전위 보정치(ΔV)의 값을 감한 값의 2승에 비례한다. 즉, 발광부(ELP)를 흐르는 전류(Ids)는, 발광부(ELP)의 임계치 전압(Vth-EL), 및 구동 트랜지스터(TRD)의 임계치 전압(Vth)에는 의존하지 않는다. 즉, 발광부(ELP)의 발광량(휘도)은 발광부(ELP)의 임계치 전압(Vth-EL)의 영향, 및 구동 트랜지스터(TRD)의 임계치 전압(Vth)의 영향을 받지 않는다. 그리고, 제(n, m)번째의 발광 소자의 휘도는, 전류(Ids)에 대응한 값으로 된다.
또한, 이동도(μ)가 큰 구동 트랜지스터(TRD)일수록, 전위 보정치(ΔV)가 커지므로, 상기 수학식 4의 좌변의 Vgs의 값이 작아진다. 따라서, 수학식 6에 있어서, 이동도(μ)의 값이 큰 경우에도 (VSig-VOfs-ΔV)2의 값이 작아진 결과, 드레인 전류(Ids)를 보정할 수 있다. 즉, 이동도(μ)가 서로 다른 구동 트랜지스터(TRD)에 있어서도, 영상 신호(VSig)의 값이 동일하면 드레인 전류(Ids)가 대략 동일해지고, 그 결과 발광부(ELP)를 흘러, 발광부(ELP)의 휘도를 제어하는 전류(Ids)가 균일화된다. 따라서, 5Tr/1C 구동 회로는 이동도(μ)의 편차(또는, k의 편차)에 기인하는 발광부의 휘도의 편차를 보정할 수 있다.
또한, 발광부(ELP)의 발광 상태는 제(m+m'-1)번째의 수평 주사 기간까지 계속된다. 이 시점은 [기간-TP(5)-1]의 종료에 상당한다.
5Tr/1C 구동 회로는, 이상과 같이 동작함으로써, 발광 소자를 발광시킨다.
〔2-3-2〕2Tr/1C 구동 회로
다음에, 2Tr/1C 구동 회로에 관하여 설명한다. 도 7은 본 발명의 실시 형태에 따른 2Tr/1C 구동 회로의 등가 회로를 도시하는 설명도이다. 또한, 도 8은 본 발명의 실시 형태에 따른 2Tr/1C 구동 회로의 구동의 타이밍차트이다. 또한, 도 9A 내지 도 9F는 각각 도 7에 도시된 본 발명의 실시 형태에 따른 2Tr/1C 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 설명도이다.
도 7을 참조하면, 2Tr/1C 구동 회로는, 상술한 도 4에 도시된 5Tr/1C 구동 회로로부터, 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 및 제3 트랜지스터(TR3)의 3개의 트랜지스터가 생략되어 있다. 즉, 2Tr/1C 구동 회로는, 기입 트랜지스터(TRW) 및 구동 트랜지스터(TRD)와, 용량부(C1)로 구성되어 있다.
<구동 트랜지스터(TRD)>
구동 트랜지스터(TRD)의 구성은, 도 4에 도시된 5Tr/1C 구동 회로에 있어서 설명한 구동 트랜지스터(TRD)의 구성과 마찬가지이므로, 상세한 설명은 생략한다. 또한, 구동 트랜지스터(TRD)의 드레인 영역은 전원부(2100)에 접속되어 있다. 또한, 전원부(2100)로부터는 발광부(ELP)를 발광시키기 위한 전압(VCC-H), 및 구동 트랜지스터(TRD)의 소스 영역의 전위를 제어하기 위한 전압(VCC-L)이 공급된다. 여기 서, 전압(VCC-H 및 VCC-L)의 값으로서는, 예를 들어 "VCC-H=20[볼트]", "VCC-L=-10[볼트]"를 들 수 있지만, 상기에 한정되지 않는 것은, 말할 필요도 없다.
<기입 트랜지스터(TRW)>
기입 트랜지스터(TRW)의 구성은, 도 4에 도시된 5Tr/1C 구동 회로에 있어서 설명한 기입 트랜지스터(TRW)의 구성과 마찬가지이다. 따라서, 기입 트랜지스터(TRW)의 구성에 관한 상세한 설명은 생략한다.
<발광부(ELP)>
발광부(ELP)의 구성은, 도 4에 도시된 5Tr/1C 구동 회로에 있어서 설명한 발광부(ELP)의 구성과 마찬가지이다. 따라서, 발광부(ELP)의 구성에 관한 상세한 설명은 생략한다.
이하, 도 8 및 도 9A 내지 도 9F를 적절히 참조하여, 2Tr/1C 구동 회로의 동작에 관하여 설명한다.
<B-1> 「기간-TP(2)-1」(도 8, 및 도 9A 참조)
「기간-TP(2)-1」은, 예를 들어 앞의 표시 프레임에 있어서의 동작을 나타내고 있으며, 실질적으로 5Tr/1C 구동 회로에 있어서 설명한 도 5에 도시된 [기간-TP(5)-1]과 동일한 동작이다.
도 8에 도시된 「기간-TP(2)0」 내지 「기간-TP(2)2」은, 도 5에 도시된 「 기간-TP(5)0」 내지 「기간-TP(5)4」에 대응하는 기간이며, 다음 기입 처리가 행하여지기 직전까지의 동작 기간이다. 또한, 「기간-TP(2)0」 내지 「기간-TP(2)2」에서는, 상술한 5Tr/1C 구동 회로와 마찬가지로, 제(n, m)번째의 발광 소자는 기본적으로 비발광 상태에 있다. 여기서, 2Tr/1C 구동 회로의 동작에 있어서는, 도 8에 도시된 바와 같이 「기간-TP(2)3」 외에 「기간-TP(2)1」 내지 「기간-TP(2)2」도 제m번째의 수평 주사 기간에 포함되는 점이, 5Tr/1C 구동 회로의 동작과는 상이하다. 또한, 이하에서는, 설명의 편의상, 「기간-TP(2)1」의 시기 및 「기간-TP(2)3」의 종기는 각각 제m번째의 수평 주사 기간의 시기, 및 종기에 일치하는 것으로서 설명한다.
이하, 「기간-TP(2)0」 내지 「기간-TP(2)2」의 각 기간에 대해 설명한다. 또한, 「기간-TP(2)0」 내지 「기간-TP(2)2」의 각 기간의 길이는, 상술한 5Tr/1C 구동 회로와 마찬가지로, 표시 장치(100)의 설계에 따라 적절히 설정할 수 있다.
<B-2> 「기간-TP(2)0」(도 8, 및 도 9B 참조)
「기간-TP(2)0」은, 예를 들어 앞의 표시 프레임으로부터 현 표시 프레임에 있어서의 동작을 나타내고 있다. 더욱 구체적으로는, 「기간-TP(2)0」은, 앞의 표시 프레임에 있어서의 제(m+m')번째의 수평 주사 기간부터 현 표시 프레임에 있어서의 제(m-1)번째의 수평 주사 기간까지의 기간이다. 또한, 「기간-TP(2)0」에 있 어서, 제(n, m)번째의 발광 소자는 비발광 상태에 있다. 여기서, 「기간-TP(2)-1」으로부터 「기간-TP(2)0」으로 이행되는 시점에 있어서, 전원부(2100)로부터 공급되는 전압은 VCC-H로부터 전압(VCC-L)으로 절환된다. 그 결과, 제2 노드(ND2)의 전위는 VCC-L까지 저하하고, 발광부(ELP)는 비발광 상태로 된다. 또한, 부유 상태의 제1 노드(ND1)[구동 트랜지스터(TRD)의 게이트 전극]의 전위는, 제2 노드(ND2)의 전위 저하에 맞추어 저하된다.
<B-3> 「기간-TP(2)1」(도 8, 및 도 9C 참조)
「기간-TP(2)1」로부터는, 현 표시 프레임에 있어서의 제m행째의 수평 주사 기간이 개시된다. 여기서, 「기간-TP(2)1」에서는, 임계치 전압 캔슬 처리를 행하기 위한 전처리가 행하여진다. 「기간-TP(2)1」의 개시 시에 있어서, 주사선(SCL)의 전위를 하이 레벨로 함으로써, 기입 트랜지스터(TRW)가 온 상태로 된다. 그 결과, 제1 노드(ND1)의 전위는 VOfs(예를 들어, 0[볼트])로 된다. 또한, 제2 노드(ND2)의 전위는 VCC-L(예를 들어, -10[볼트])이 유지된다.
따라서, 「기간-TP(2)1」에서는 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차가 Vth 이상이 되고, 구동 트랜지스터(TRD)는 온 상태로 된다.
<B-4> 「기간-TP(2)2」(도 8, 및 도 9D 참조)
「기간-TP(2)2」에서는, 임계치 전압 캔슬 처리가 행하여진다. 구체적으로는, 「기간-TP(2)2」에서는 기입 트랜지스터(TRW)의 온 상태를 유지한 채, 전원부(2100)로부터 공급되는 전압(VCC-L)으로부터 전압(VCC-H)으로 절환된다. 그 결과, 「기간-TP(2)2」에서는, 제1 노드(ND1)의 전위는 변화하지 않지만(VOfs=0[볼트]을 유지), 제2 노드(ND2)의 전위는, 제1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 감한 전위를 향하여 변화한다. 따라서, 부유 상태의 제2 노드(ND2)의 전위는 상승한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차가 Vth에 도달하면, 구동 트랜지스터(TRD)는 오프 상태로 된다. 더욱 구체적으로는, 부유 상태의 제2 노드(ND2)의 전위는 (VOfs-Vth=-3[볼트])에 근접하여, 최종적으로 (VOfs-Vth)로 된다. 여기서, 상기 수학식 2가 보증되어 있는 경우에는, 즉 상기 수학식 2를 만족하도록 전위를 선택, 결정한 경우에는 발광부(ELP)는 발광하지 않는다.
「기간-TP(2)2」에 있어서, 제2 노드(ND2)의 전위는, 최종적으로 (VOfs-Vth)로 된다. 따라서, 제2 노드(ND2)의 전위는 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및 구동 트랜지스터(TRD)의 게이트 전극을 초기화하기 위한 전압(VOfs)에 의존하여 결정된다. 즉, 제2 노드(ND2)의 전위는 발광부(ELP)의 임계치 전압(Vth-EL)에는 의존 하지 않는다.
<B-5> 「기간-TP(2)3」(도 8, 및 도 9E 참조)
「기간-TP(2)3」에서는 구동 트랜지스터(TRD)에 대한 기입 처리, 및 구동 트랜지스터(TRD)의 이동도(μ)의 대소에 기초하는 구동 트랜지스터(TRD)의 소스 영역[제2 노드(ND2)]의 전위의 보정(이동도 보정 처리)이 행하여진다. 구체적으로는, 「기간-TP(2)3」에서는 기입 트랜지스터(TRW)의 온 상태를 유지한 채, 데이터선(DTL)의 전위가 발광부(ELP)에 있어서의 휘도를 제어하기 위한 영상 신호(VSig)로 된다. 그 결과, 제1 노드(ND1)의 전위는 VSig로 상승하고, 구동 트랜지스터(TRD)는 온 상태로 된다. 또한, 구동 트랜지스터(TRD)를 온 상태로 시키는 방법은, 상기에 한정되지 않는다. 예를 들어, 구동 트랜지스터(TRD)는 기입 트랜지스터(TRW)가 온 상태로 됨으로써 온 상태로 된다. 따라서, 2Tr/1C 구동 회로는, 예를 들어 기입 트랜지스터(TRW)를 일단 오프 상태로 하고, 데이터선(DTL)의 전위를 발광부(ELP)에 있어서의 휘도를 제어하기 위한 영상 신호(VSig)로 변경하고, 그 후 주사선(SCL)을 하이 레벨로 하고, 기입 트랜지스터(TRW)를 온 상태로 함으로써, 구동 트랜지스터(TRD)를 온 상태로 시킬 수 있다.
여기서, 「기간-TP(2)3」에서는, 상술한 5Tr/1C 구동 회로와 달리, 구동 트 랜지스터(TRD)의 드레인 영역에는 전원부(2100)로부터 전위(VCC-H)가 인가되고 있으므로, 구동 트랜지스터(TRD)의 소스 영역의 전위는 상승한다. 또한, 「기간-TP(2)3」에서는 소정의 시간(t0)이 경과한 후, 주사선(SCL)을 로우 레벨로 함으로써, 기입 트랜지스터(TRW)가 오프 상태로 되고, 제1 노드(ND1)[구동 트랜지스터(TRD)의 게이트 전극]가 부유 상태로 된다. 여기서, 「기간-TP(2)3」의 전체 시간(t0)은, 제2 노드(ND2)의 전위가 (VOfs-Vth+ΔV)로 되도록 표시 장치(100)의 설계시, 설계치로서 미리 결정할 수 있다.
「기간-TP(2)3」에서는, 상기한 동작에 의해 구동 트랜지스터(TRD)의 이동도(μ)의 값이 큰 경우에는 구동 트랜지스터(TRD)의 소스 영역에 있어서의 전위의 상승량(ΔV)이 커지고, 또한 구동 트랜지스터(TRD)의 이동도(μ)의 값이 작은 경우에는 구동 트랜지스터(TRD)의 소스 영역에 있어서의 전위의 상승량(ΔV)이 작아진다. 즉, 「기간-TP(2)3」에서는, 이동도의 보정이 행하여진다.
<B-6> 「기간-TP(2)4」(도 8, 및 도 9F 참조)
2Tr/1C 구동 회로에서는, 상술한 동작에 의해, 임계치 전압 캔슬 처리, 기입 처리, 및 이동도 보정 처리가 완료된다. 「기간-TP(2)4」에서는, 상술한 5Tr/1C 구동 회로에 있어서의 「기간-TP(5)7」과 마찬가지의 처리가 이루어진다. 즉, 「기간 -TP(2)4」에서는 제2 노드(ND2)의 전위가 상승하여 (Vth-EL+VCat)을 초과하므로, 발광부(ELP)는 발광을 개시한다. 또한, 이때 발광부(ELP)를 흐르는 전류는 상기 수학식 6으로 규정되므로, 발광부(ELP)를 흐르는 전류(Ids)는, 발광부(ELP)의 임계치 전압(Vth-EL), 및 구동 트랜지스터(TRD)의 임계치 전압(Vth)에는 의존하지 않는다. 즉, 발광부(ELP)의 발광량(휘도)은 발광부(ELP)의 임계치 전압(Vth-EL)의 영향, 및 구동 트랜지스터(TRD)의 임계치 전압(Vth)의 영향을 받지 않는다. 또한, 2Tr/1C 구동 회로는, 구동 트랜지스터(TRD)에 있어서의 이동도(μ)의 편차에 기인한 드레인 전류(Ids)의 편차 발생을 억제할 수 있다.
또한, 발광부(ELP)의 발광 상태는, 제(m+m'-1)번째의 수평 주사 기간까지 계속된다. 이 시점은, 「기간-TP(2)-1」의 종료에 상당한다.
2Tr/1C 구동 회로는, 이상과 같이 동작함으로써, 발광 소자를 발광시킨다.
이상 본 발명의 실시 형태에 따른 구동 회로로서, 5Tr/1C 구동 회로 및 2Tr/1C 구동 회로에 관하여 설명했지만 본 발명의 실시 형태에 따른 구동 회로는, 상기에 한정되지 않는다. 예를 들어 본 발명의 실시 형태에 따른 구동 회로는, 도 10에 도시된 4Tr/1C 구동 회로나, 도 11에 도시된 3Tr/1C 구동 회로로 구성할 수 있다.
또한, 상기에서는, 5Tr/1C 구동 회로에 대하여 기입 처리와 이동도 보정을 개별로 행하는 것을 기재했지만 본 발명의 실시 형태에 따른 5Tr/1C 구동 회로의 동작은, 상기에 한정되지 않는다. 예를 들어, 5Tr/1C 구동 회로는 상술한 2Tr/1C 구동 회로와 마찬가지로, 기입 처리와 이동도 보정 처리를 함께 행하는 구성으로 할 수도 있다. 구체적으로는, 5Tr/1C 구동 회로는, 예를 들어 도 5의 「기간-TP(5)5」에 있어서, 발광 제어 트랜지스터(TEL_C)를 온 상태로 한 상태에서, 기입 트랜지스터(TSig)를 통하여 데이터선(DTL)으로부터 영상 신호(VSig_m)를 제1 노드에 인가하는 구성으로 할 수 있다.
본 발명의 실시 형태에 따른 표시 장치(100)의 패널(158)은, 상술한 화소 회로나 구동 회로를 구비한 구성으로 할 수 있다. 또한 본 발명의 실시 형태에 따른 패널(158)이, 상술한 화소 회로나 구동 회로를 구비한 구성에 한정되지 않는 것은, 말할 필요도 없다.
(1프레임 기간에 있어서의 발광 시간의 제어)
이어서 본 발명의 실시 형태에 따른 1프레임 기간에 있어서의 발광 시간의 제어에 관하여 설명한다. 본 발명의 실시 형태에 따른 1프레임 기간에 있어서의 발광 시간의 제어는, 영상 신호 처리부(110)의 발광 시간 제어부(126)가 행할 수 있다.
도 12는 본 발명의 실시 형태에 따른 발광 시간 제어부(126)의 일례를 도시하는 블록도이다. 이하에서는, 발광 시간 제어부(126)에 입력되는 영상 신호가, 1프레임 기간마다의 화상에 대응하는, R, G, B 각 색마다 독립 신호로서 설명한다.
도 12를 참조하면, 발광 시간 제어부(126)는 평균 휘도 산출부(200)와, 발광 시간 설정부(202)를 구비한다.
평균 휘도 산출부(200)는, 입력되는 R, G, B의 영상 신호에 기초하여 소정 기간에 있어서의 휘도의 평균치를 산출한다. 여기서, 소정 기간으로서는, 예를 들어 1프레임 기간을 들 수 있지만, 상기에 한정되지 않고, 예를 들어 2프레임 기간이어도 된다.
또한, 평균 휘도 산출부(200)는, 예를 들어 미리 규정된 소정 기간마다 휘도의 평균치를 산출(즉, 일정 주기에 있어서의 휘도의 평균치를 산출)할 수 있지만, 상기에 한정되지 않는다. 예를 들어, 평균 휘도 산출부(200)는, 상기 소정 기간을 가변하는 기간으로 하여 휘도의 평균치를 산출할 수도 있다.
이하에서는, 소정 기간을 1프레임 기간으로 하여 평균 휘도 산출부(200)가 1프레임 기간마다 휘도의 평균치를 산출하는 것으로서 설명한다.
[평균 휘도 산출부(200)의 구성]
도 13은 본 발명의 실시 형태에 따른 평균 휘도 산출부(200)를 도시하는 블록도이다. 도 13을 참조하면, 평균 휘도 산출부(200)는 전류비 조정부(250)와, 평균치 산출부(252)를 구비한다.
전류비 조정부(250)는 입력되는 R, G, B의 영상 신호 각각에 대하여, 각 색마다 소정의 보정 계수를 승산함으로써, 입력되는 R, G, B의 영상 신호의 전류비의 조정을 행한다. 여기서, 상기 소정의 보정 계수는, 예를 들어 패널(158)이 갖는 화소를 구성하는 R의 발광 소자, G의 발광 소자, 및 B의 발광 소자 각각의 VI 비율(전압-전류 비율)에 대응하는 각 색마다 서로 다른 값이다.
도 14는 본 발명의 실시 형태에 따른 화소를 구성하는 각 색의 발광 소자의 VI 비율의 일례를 도시하는 설명도이다. 도 14에 도시된 바와 같이, 화소를 구성하는 각 색의 발광 소자의 VI 비율은, 「B의 발광 소자>R의 발광 소자>G의 발광 소자」식으로 각 색마다 상이하다. 여기서, 도 2A 내지 도 2F에 도시된 바와 같이, 표시 장치(100)는 감마 변환부(132)에 있어서 패널(158)에 고유한 감마 곡선과는 반대의 감마 곡선을 승산함으로써 패널(158)에 고유한 감마치를 캔슬하여 선형 영역에서 처리를 행할 수 있다. 따라서, 예를 들어 듀티를 소정의 값(예를 들어, "0.25")으로 고정하여 도 14에 도시된 바와 같은 VI의 관계를 미리 유도함으로써 R의 발광 소자, G의 발광 소자, 및 B의 발광 소자 각각의 VI 비율을 미리 구할 수 있다.
또한, 전류비 조정부(250)가 사용하는 상기 소정의 보정 계수는, 전류비 조정부(250)가 기억 수단을 구비하고, 당해 기억 수단에 유지되어도 된다. 여기서, 전류비 조정부(250)가 구비하는 기억 수단으로서는, 예를 들어 EEPROM이나 플래시 메모리 등의 불휘발성 메모리를 들 수 있지만, 상기에 한정되지 않는다. 또한, 전류비 조정부(250)가 사용하는 상기 소정의 보정 계수는, 기록부(106)나 기억부(150) 등의 표시 장치(100)가 구비하는 기억 수단에 유지되고, 전류비 조정부(250)가 적절히 읽어낼 수도 있다.
평균치 산출부(252)는 전류비 조정부(250)가 조정한 R, G, B의 영상 신호로부터 1프레임 기간에 있어서의 평균 휘도(APL;Average Picture Level)를 산출한다. 여기서, 평균치 산출부(252)가 산출하는 1프레임 기간에 있어서의 평균 휘도의 산 출 방법으로서는, 예를 들어 상가(相加) 평균을 사용하는 것을 들 수 있지만, 상기에 한정되지 않고, 예를 들어 상승(相乘) 평균이나 가중 평균을 사용하여 산출할 수도 있다.
평균 휘도 산출부(200)는 이상과 같이 하여 1프레임 기간에 있어서의 평균 휘도를 산출하여 출력한다.
다시 도 12를 참조하여 발광 시간 제어부(126)의 구성에 관하여 설명한다. 발광 시간 설정부(202)는 평균 휘도 산출부(200)가 산출한 1프레임 기간에 있어서의 평균 휘도에 따른 실제 듀티를 설정한다. 여기서, 실제 듀티란, 화소(발광 소자)를 발광시키는 발광 시간을 1프레임마다 규정하는, 1프레임 기간에 있어서의 발광과 데드 스크린의 비율(즉, 상술한 「듀티」)을 가리킨다.
또한, 발광 시간 설정부(202)에 있어서의 실제 듀티의 설정은, 예를 들어 1프레임 기간에 있어서의 평균 휘도와 실제 듀티가 대응된 룩업 테이블(Look Up Table)을 사용하여 행할 수 있다.
[본 발명의 실시 형태에 따른 룩업 테이블에 유지되는 값의 도출 방법]
여기서 본 발명의 실시 형태에 따른 룩업 테이블에 유지되는 값의 도출 방법에 관하여 설명한다. 도 15는 본 발명의 실시 형태에 따른 룩업 테이블에 유지되는 값의 도출 방법을 설명하는 설명도이며, 1프레임 기간에 있어서의 평균 휘도(APL)와, 실제 듀티(Duty)의 관계를 나타내고 있다. 또한, 도 15는 1프레임 기간에 있어서의 평균 휘도가 10비트(bit)의 디지털 데이터로 나타내어진 경우를 예로서 도시하고 있지만, 본 발명의 실시 형태에 따른 1프레임 기간에 있어서의 평균 휘도가 10비트의 디지털 데이터에 한정되지 않는 것은, 말할 필요도 없다.
본 발명의 실시 형태에 따른 룩업 테이블은, 예를 들어 기준 듀티에 있어서 휘도가 최대[이때, 패널(158)에는 「백색」의 화상이 표시된다]인 경우에 있어서의 발광량을 기준으로 하여 도출된다. 더욱 구체적으로 설명하면 본 발명의 실시 형태에 따른 룩업 테이블에는, 기준 듀티에 있어서의 가장 큰 발광량과, 실제 듀티와 평균 휘도 산출부(200)가 산출한 1프레임 기간에 있어서의 평균 휘도에 의해 규정되는 발광량이 동일해지는 실제 듀티가 유지된다. 여기서, 기준 듀티란, 실제 듀티를 도출하기 위한 발광량을 규정하는 미리 정해진 듀티이다.
1프레임 기간에 있어서의 발광량은, 이하의 수학식 7로 표현할 수 있다. 여기서, 수학식 7에 표현되는 「Lum」은 "발광량", 「Sig」는 "신호 레벨", 「Duty」는 "발광 시간"을 나타내고 있다. 따라서, 기준 듀티를 미리 정하고, 신호 레벨을 최대 휘도로 설정함으로써 실제 듀티를 도출하기 위한 발광량을 일의적으로 도출할 수 있다.
Figure 112009070548861-pct00007
상술한 바와 같이 본 발명의 실시 형태는, 실제 듀티를 도출하기 위한 발광량을 도출하기 위한 신호 레벨로서 최대 휘도를 설정한다. 즉, 수학식 7에 의해 도출되는 발광량은, 기준 듀티에 있어서 가장 발광량이 큰 것이 된다. 따라서 본 발명의 실시 형태에 따른 룩업 테이블이, 기준 듀티에 있어서의 가장 큰 발광량과, 실제 듀티와 평균 휘도 산출부(200)가 산출한 1프레임 기간에 있어서의 평균 휘도에 의해 규정되는 발광량이 동일해지는 실제 듀티를 유지함으로써, 1프레임 기간에 있어서의 발광량이, 기준 듀티에 있어서의 가장 큰 발광량보다 커지는 일은 없다.
따라서 발광 시간 설정부(202)가 본 발명의 실시 형태에 따른 룩업 테이블을 사용하여 실제 듀티를 설정함으로써 표시 장치(100)는 패널(158)이 갖는 각 화소(엄밀하게는 각 화소가 갖는 발광 소자)에 과전류가 흐르는 것을 방지할 수 있다.
또한, 평균 휘도 산출부(200)가, 예를 들어 1프레임 기간마다 휘도의 평균치를 산출하는 경우에는, 발광 시간 설정부(202)는 후속의 각 프레임 기간(예를 들어, 다음 프레임 기간)에 있어서의 발광 시간을 더욱 미세하게 제어할 수 있다.
이하, 도 15를 참조하여 본 발명의 실시 형태에 따른 룩업 테이블의 일례에 관하여 설명한다.
[본 발명의 실시 형태에 따른 룩업 테이블의 일례]
본 발명의 실시 형태에 따른 룩업 테이블에는, 예를 들어 도 15에 도시된 곡선(a) 및 직선(b) 상의 값을 취하도록, 1프레임 기간에 있어서의 평균 휘도와, 실제 듀티가 대응되어 유지된다.
도 15에 도시된 면적(S)은, 기준 듀티를 "0.25(25％)"로서 정하여 휘도가 최대인 경우에 있어서의 발광량을 나타내고 있다. 또한 본 발명의 실시 형태에 따른 기준 듀티가 "0.25(25％)"에 한정되지 않는 것은 말할 필요도 없다. 기준 듀티는, 예를 들어 표시 장치(100)가 구비하는 패널(158)의 특성(예를 들어, 발광 소자의 특성 등)에 맞추어 설정할 수 있다. 또한, 도 15에 도시된 면적(S)은 휘도가 최대 치보다 작은 경우를 기준으로 설정할 수도 있다.
도 15에 도시된 곡선(a)은 실제 듀티를 25％보다 크게 한 경우에 있어서, 1프레임 기간에 있어서의 평균 휘도(APL)와, 실제 듀티(Duty)의 적(積)이, 면적(S)과 동등해지는 값을 통과하는 곡선이다.
도 15에 도시된 직선(b)은, 곡선(a)에 대하여, 실제 듀티의 상한(L)을 규정하는 직선이다. 도 15에 도시된 바와 같이 본 발명의 실시 형태에 따른 룩업 테이블에서는 실제 듀티에 상한을 설정할 수 있다. 본 발명의 실시 형태에 있어서 실제 듀티에 상한을 설정하는 이유는, 예를 들어 듀티에 따른 「휘도」와, 동화상을 표시한 경우의 「모션 블러」에 있어서의 트레이드 오프의 관계에 기인하는 문제의 해결을 도모하기 위해서이다. 여기서, 듀티에 따른 「휘도」와 「모션 블러」에 있어서의 트레이드 오프의 관계에 기인하는 문제란, 이하를 가리킨다.
<듀티가 큰 경우>
· 휘도: 높아진다
· 모션 블러: 커진다
<듀티가 작은 경우 >
· 휘도: 낮아진다
· 모션 블러: 작아진다
따라서 본 발명의 실시 형태에 따른 룩업 테이블에서는, 실제 듀티에 상한(L)을 설정하고 「휘도」와 「모션 블러」 사이에서 일정한 밸런스를 잡음으로써, 휘도와 모션 블러의 트레이드 오프의 관계에 기인하는 문제의 해결을 도모한 다. 여기서, 실제 듀티의 상한(L)은, 예를 들어 표시 장치(100)가 구비하는 패널(158)의 특성(예를 들어, 발광 소자의 특성 등)에 맞추어 설정할 수 있다.
발광 시간 설정부(202)는, 예를 들어 도 15에 도시된 곡선(a) 및 직선(b) 상의 값을 취하도록, 1프레임 기간에 있어서의 평균 휘도와 실제 듀티가 대응되어 유지되는 룩업 테이블을 사용함으로써, 평균 휘도 산출부(200)가 산출한 1프레임 기간에 있어서의 평균 휘도에 따른 실제 듀티를 설정할 수 있다.
또한, 발광 시간 설정부(202)는 설정한 실제 듀티를 유지하는 듀티 유지 수단을 구비하고, 평균 휘도 산출부(200)가 평균 휘도를 산출할 때마다 설정되는 실제 듀티를 적절히 갱신하여 유지할 수도 있다. 발광 시간 설정부(202)가 유지 수단을 구비함으로써, 비록 평균 휘도 산출부(200)가 1프레임 기간보다 긴 기간의 평균 휘도를 산출한 경우에도 듀티 유지 수단에 유지된 실제 듀티를 각 프레임 기간에 출력함으로써, 각 프레임 기간에 대응하는 듀티를 출력할 수 있다. 여기서, 발광 시간 설정부(202)가 구비하는 듀티 유지 수단으로서는, 예를 들어 SRAM 등의 휘발성 메모리를 들 수 있지만, 상기에 한정되지 않는다. 또한, 상기의 경우, 발광 시간 설정부(202)는, 예를 들어 표시 장치(100)가 구비하는 타이밍 발생기(도시하지 않음)로부터의 신호에 따라, 실제 듀티를 각 프레임 기간에 동기하여 출력할 수 있다.
발광 시간 제어부(126)는, 예를 들어 도 12, 도 13에 도시된 구성에 의해, 1프레임 기간(소정 기간)에 입력되는 R, G, B의 영상 신호로부터 평균 휘도를 산출하고, 산출된 평균 휘도에 따른 실제 듀티를 설정한다. 여기서, 상기 실제 듀티 는, 예를 들어 기준 듀티에 있어서의 가장 큰 발광량과, 실제 듀티와 1프레임 기간(소정 기간)에 있어서의 평균 휘도에 의해 규정되는 발광량이 동일해지는 값이 설정된다. 즉, 상기한 경우에는 표시 장치(100)에서는 1프레임 기간에 있어서의 발광량이 기준 듀티에 있어서의 가장 큰 발광량보다 커지지 않는다. 따라서, 표시 장치(100)는, 발광 시간 제어부(126)를 구비함으로써 패널(158)이 갖는 각 화소(엄밀하게는, 각 화소가 갖는 발광 소자)에 과전류가 흐르는 것을 방지할 수 있다.
[발광 시간 제어부(126)의 변형예]
상기에서는, 도 13에 도시된 평균 휘도 산출부(200)와, 발광 시간 설정부(202)를 구비하는 발광 시간 제어부(126)에 관하여 설명했다. 그러나 본 발명의 실시 형태에 따른 발광 시간 제어부의 구성은, 상기에 한정되지 않는다. 따라서, 다음에 본 발명의 실시 형태의 변형예에 따른 발광 시간 제어부(이하, 「발광 제어부(300)」라고 칭하는 경우가 있다)에 관하여 설명한다.
도 16은 본 발명의 실시 형태의 변형예에 따른 발광 시간 제어부(300)의 일례를 도시하는 블록도이다. 도 16을 참조하면, 발광 시간 제어부(300)는 평균 휘도 산출부(302)와, 발광 시간 설정부(202)를 구비한다.
여기서, 도 16에 도시된 발광 시간 제어부(300)와, 도 12, 도 13에 도시된 발광 시간 제어부(126)를 비교하면, 변형예에 따른 발광 시간 제어부(300)는 발광 시간 제어부(126)가 구비하는 평균 휘도 산출부(200)와는 다른 구성의 평균 휘도 산출부(302)를 구비하고 있는 것을 알 수 있다. 더욱 구체적으로는, 발광 시간 제어부(126)의 평균 휘도 산출부(200)가 1개의 평균치 산출부(252)를 구비하는 것에 비하여, 발광 시간 제어부(300)의 평균 휘도 산출부(302)는 제1 평균치 산출부(304) 및 제2 평균치 산출부(306)라는 복수의 평균치 산출부를 구비한다. 따라서, 발광 시간 제어부(300)의 구성에 관하여 설명하기 전에, 우선 발광 시간 제어부(300)의 평균 휘도 산출부(302)가 복수의 평균치 산출부를 구비하는 의의에 관하여 설명한다.
〔평균 휘도 산출부(302)가 복수의 평균치 산출부를 구비하는 의의〕
도 17은 본 발명의 실시 형태의 변형예에 따른 발광 시간 제어부(300)가 복수의 평균치 산출부를 구비하는 의의를 설명하기 위한 제1 설명도이다. 또한, 도 18은 본 발명의 실시 형태의 변형예에 따른 발광 시간 제어부(300)가 복수의 평균치 산출부를 구비하는 의의를 설명하기 위한 제2 설명도이다. 여기서, 도 17과 도 18은 각각 표시 패널(158)의 표시 화면에 표시된 화상의 일례를 도시하고 있다.
표시 화면에 표시되는 화상(이하, 「표시 화상」이라고 한다)은 도 17에 도시된 바와 같이 풍경 등을 나타내는 영상 부분에 상당하는 화상(이하, 「콘텐츠 화상」이라고 한다)인데 표시 화면 전체에 표시되는 경우에 한정되지 않는다. 예를 들어, 표시 화상은 도 18에 도시된 바와 같이 부가적인 화상(이하, 「부가 화상」이라고 한다)이지만 콘텐츠 화상의 좌우에 부가된 화상(소위, 사이드 패널이 부가된 화상)인 경우가 있다. 여기서, 도 18에 도시된 바와 같은 표시는, 예를 들어 표시 장치(100)에 입력되는 영상 신호가, 종래의 아날로그 방송에서 사용되어 온 SD 해상도의 영상 신호를 HD 해상도로 업 컨버트시킨 의사적인 HD 해상도의 영상 신호인 경우에 일어날 수 있다. 또한, 부가 화상은, 일반적으로 신호 레벨이 소정 의 값 이하의 신호로 구성된다. 그로 인해, 부가 화상은, 예를 들어 도 18에 도시된 바와 같이 「흑색」의 화상이 된다. 또한, 도 18에서는 도시되지 않았지만, 부가 화상은 콘텐츠 화상의 좌우에 부가되는 것에 한정되지 않고, 예를 들어 콘텐츠 화상의 상하, 혹은 콘텐츠 화상의 상하 좌우에 부가 화상이 부가되는 경우도 있다.
도 13에 도시된 발광 시간 제어부(126)의 평균 휘도 산출부(200)는, 상술한 바와 같이 입력된 영상 신호에 기초하여, 1프레임 기간에 있어서의 평균 휘도를 산출하여 출력한다. 이때, 평균 휘도 산출부(200)는 입력되는 영상 신호가 어느 신호인지 막론하고, 1프레임 기간에 있어서의 평균 휘도를 산출한다. 즉, 평균 휘도 산출부(200)는 도 17에 도시된 바와 같이 콘텐츠 화상이 표시 화면 전체에 표시되는 영상 신호와, 도 18에 도시된 부가 화상이 부가된 표시 화상에 대응하는 영상 신호에 대하여 마찬가지로 처리를 행한다.
상술한 바와 같이, 부가 화상은 일반적으로 신호 레벨이 소정의 값 이하의 신호로 구성된다. 그로 인해, 도 13에 도시된 평균 휘도 산출부(200)가, 도 18에 도시된 바와 같은 부가 화상이 부가된 표시 화상에 대응하는 영상 신호에 대하여 평균 휘도를 산출한 경우에는 산출되는 평균 휘도는 부가 화상의 영향에 의해, 도 17에 도시된 바와 같이 콘텐츠 화상이 표시 화면 전체에 표시되는 영상 신호에 대한 평균 휘도보다도 때때로 낮은 값이 된다.
여기서, 도 12에 도시된 발광 시간 제어부(126)는, 발광 시간 설정부(202)가 산출된 평균 휘도에 따른 실제 듀티를 설정한다. 따라서, 발광 시간 제어부(126)에서는, 설정되는 실제 듀티가 부가 화상의 영향을 받음으로써, 콘텐츠 화상에 적 합한 실제 듀티를 설정할 수 없을 가능성이 있다. 상기한 경우에는, 예를 들어 「휘도」와 「모션 블러」 사이의 밸런스가 콘텐츠 화상에 적합한 것이 되지 않는 등, 바람직하지 않은 사태가 발생할 우려가 있다.
따라서, 변형예에 따른 발광 시간 제어부(300)에서는, 상기와 같이 설정되는 실제 듀티가 부가 화상의 영향을 받는 것을 방지하기 위해, 평균 휘도 산출부(302)에 복수의 평균치 산출부를 구비한다. 더욱 구체적으로는, 발광 시간 제어부(300)는 평균 휘도를 산출하는 산출 영역이 서로 다른 복수의 평균치 산출부가 각각 산출한 평균 휘도를 선택적으로 사용함으로써, 부가 화상에 의존하지 않는(부가 화상의 영향을 받지 않는) 실제 듀티를 설정한다. 즉, 평균 휘도 산출부(302)가 복수의 평균치 산출부를 구비하는 의의는, 도 18에 도시된 바와 같은 부가 화상이 부가된 표시 화상에 대응하는 영상 신호를 처리할 경우에도 발광 시간 제어부(300)에 콘텐츠 화상에 적합한 실제 듀티를 설정시키는 것에 있다.
〔평균 휘도 산출부(302)에 있어서의 처리의 개요〕
다음에, 변형예에 따른 발광 시간 제어부(300)의 평균 휘도 산출부(302)에 있어서의 처리의 개요에 관하여 설명한다. 평균 휘도 산출부(302)는, 예를 들어 이하의 (I), (Ⅱ)의 처리에 의해, 부가 화상에 의존하지 않는(부가 화상의 영향을 받지 않는) 평균 휘도를 출력한다.
(I) 복수의 평균 휘도의 산출 처리
평균 휘도 산출부(302)는 입력되는 영상 신호에 기초하여, 서로 다른 복수의 산출 영역에 있어서의 평균 휘도를 각각 산출한다.
도 19는 본 발명의 실시 형태의 변형예에 따른 발광 시간 제어부(300)의 평균 휘도 산출부(302)에 있어서의 평균 휘도의 산출 영역의 일례를 도시하는 설명도이다.
도 19에 도시된 바와 같이, 평균 휘도 산출부(302)는, 예를 들어 표시 화면 전체에 대응하는 제1 영역과, 당해 제1 영역보다도 수평 방향 및 수직 방향으로 작은 제2 영역을 평균 휘도의 산출 영역으로서 사용한다. 또한, 평균 휘도 산출부(302)는, 예를 들어 부가 화상과 겹치지 않는 영역을 제2 영역으로서 선택한다. 여기서, 부가 화상이 부가될 수 있는 영역은, 예를 들어 업 컨버트의 방식이나 방송 규격 등에 의해 대강의 위치가 정해진다. 따라서, 평균 휘도 산출부(302)는 상기 부가 화상이 부가될 수 있는 영역이 제외된 영역을 제2 영역으로서 선택할 수 있다. 또한, 도 19에서는 평균 휘도 산출부(302)가 제1 영역보다도 수평 방향 및 수직 방향으로 작은 영역을 제2 영역으로 한 예를 도시하고 있지만, 상기에 한정되지 않는다. 예를 들어 본 발명의 실시 형태에 따른 평균 휘도 산출부는, 제1 영역보다도 수평 방향으로 작은 영역 또는 제1 영역보다도 수직 방향으로 작은 영역을 선택할 수도 있다.
평균 휘도 산출부(302)는, 예를 들어 도 19에 도시된 제1 영역 및 제2 영역 각각에 대하여, 입력된 영상 신호에 기초하는 평균 휘도를 산출한다. 여기서, 평균 휘도 산출부(302)는, 도 13에 도시된 평균치 산출부(252)와 마찬가지로, 제1 영역 및 제2 영역 각각에 있어서의 평균 휘도를 산출할 수 있다. 또한, 도 19에서는, 평균 휘도 산출부(302)가 2개의 산출 영역을 설정하는 예를 도시하고 있지만, 상기에 한정되지 않는다. 예를 들어 본 발명의 실시 형태의 변형예에 따른 평균 휘도 산출부는 3 이상의 산출 영역을 설정하여, 각각의 산출 영역에 대한 평균 휘도를 산출할 수도 있다.
(Ⅱ) 산출된 평균 휘도의 선택적인 출력
상기 (I)의 처리에 있어서 산출 영역 각각에 대한 평균 휘도가 산출되면, 평균 휘도 산출부(302)는 산출된 복수의 평균 휘도 중에서 1개의 평균 휘도를 선택적으로 출력한다. 여기서, 평균 휘도 산출부(302)는, 예를 들어 산출된 복수의 평균 휘도 중 더 큰 평균 휘도를 선택하여 출력한다. 상술한 바와 같이, 도 18에 도시된 바와 같은 부가 화상이 부가된 표시 화상에 대응하는 영상 신호에 대하여 평균 휘도를 산출한 경우, 산출되는 평균 휘도는, 부가 화상의 영향에 의해 도 17에 도시된 바와 같이 콘텐츠 화상이 표시 화면 전체에 표시되는 영상 신호에 대한 평균 휘도보다도 때때로 낮은 값으로 된다. 따라서, 평균 휘도 산출부(302)가, 예를 들어 산출된 복수의 평균 휘도 중 더 큰 평균 휘도를 선택하여 출력함으로써 부가 화상에 의해 의존하지 않는(부가 화상의 영향을 받지 않는) 평균 휘도를 출력할 수 있다.
평균 휘도 산출부(302)는, 예를 들어 상기 (I)의 처리(복수의 평균 휘도의 산출 처리), 및 (Ⅱ)의 처리(산출된 평균 휘도의 선택적인 출력)에 의해, 부가 화상에 의존하지 않는(부가 화상의 영향을 받지 않는) 평균 휘도를 출력한다. 따라서, 발광 시간 제어부(300)는, 도 18에 도시된 바와 같은 부가 화상이 부가된 표시 화상에 대응하는 영상 신호를 처리하는 경우에도 콘텐츠 화상에 적합한 실제 듀티 를 설정할 수 있다.
〔발광 시간 제어부(300)의 구성〕
다음에, 다시 도 16을 참조하여, 발광 시간 제어부(300)의 구성의 일례에 관하여 설명한다.
평균 휘도 산출부(302)는, 전류비 조정부(250)와, 제1 평균치 산출부(304)와, 제2 평균치 산출부(306)와, 평균 휘도 선택부(308)를 구비한다. 또한, 도 16에서는, 평균 휘도 산출부(302)가 전류비 조정부(250)를 구비하고 있는 예를 도시하고 있지만, 상기에 한정되지 않는다. 예를 들어 본 발명의 실시 형태의 변형예에 따른 평균 휘도 산출부는, 전류비 조정부(250)를 구비하지 않은 구성으로 할 수도 있다.
전류비 조정부(250)는, 도 13에 도시된 전류비 조정부(250)와 마찬가지로, 입력되는 R, G, B의 영상 신호 각각에 대하여 영상 신호의 전류비의 조정을 행한다.
제1 평균치 산출부(304)는 상기 (I)의 처리를 행하는 역할을 하여 전류비 조정부(250)가 조정한 R, G, B의 영상 신호에 기초하여, 도 19에 도시된 제1 영역에 대한 1프레임 기간에 있어서의 평균 휘도(제1 평균 휘도)를 산출한다. 여기서, 제1 평균치 산출부(304)는, 도 13에 도시된 평균치 산출부(252)와 마찬가지로 평균 휘도를 산출할 수 있다.
제2 평균치 산출부(306)는 상기 (I)의 처리를 행하는 역할을 하여 전류비 조정부(250)가 조정한 R, G, B의 영상 신호에 기초하여, 도 19에 도시된 제2 영역에 대한 1프레임 기간에 있어서의 평균 휘도(제2 평균 휘도)를 산출한다. 여기서, 제2 평균치 산출부(306)는, 도 13에 도시된 평균치 산출부(252)와 마찬가지로 평균 휘도를 산출할 수 있다.
평균 휘도 선택부(308)는, 상기 (Ⅱ)의 처리를 행하는 역할을 하여 제1 평균치 산출부(304)로부터 출력되는 제1 평균 휘도와, 제2 평균치 산출부(306)로부터 출력되는 제2 평균 휘도 중에서 1개의 평균 휘도를 선택적으로 출력한다. 평균 휘도 선택부(308)는, 예를 들어 제1 평균치 산출부(304)로부터 출력되는 제1 평균 휘도와, 제2 평균치 산출부(306)로부터 출력되는 제2 평균 휘도 중 평균 휘도의 값이 더 큰 쪽을 선택적으로 출력한다. 여기서, 평균 휘도 선택부(308)는, 예를 들어 논리 회로를 사용한 비교기에 의해 구성할 수 있으나, 상기에 한정되지 않는다.
평균 휘도 산출부(302)는 전류비 조정부(250), 제1 평균치 산출부(304), 제2 평균치 산출부(306), 및 평균 휘도 선택부(308)를 구비함으로써, 부가 화상에 의존하지 않는(부가 화상의 영향을 받지 않는) 평균 휘도를 출력할 수 있다.
발광 시간 설정부(202)는, 도 13에 도시된 발광 시간 설정부(202)와 마찬가지로, 평균 휘도 산출부(302)로부터 출력되는 1프레임 기간에 있어서의 평균 휘도에 따른 실제 듀티를 설정한다.
변형예에 따른 발광 시간 제어부(300)는, 도 12에 도시된 발광 시간 제어부(126)와 마찬가지로, 1프레임 기간(소정 기간)에 입력되는 R, G, B의 영상 신호로부터 평균 휘도를 산출하고, 산출된 평균 휘도에 따른 실제 듀티를 설정한다. 따라서, 표시 장치(100)는 발광 시간 제어부(300)를 구비하는 경우에도, 도 12에 도시된 발광 시간 제어부(126)를 구비하는 경우와 마찬가지로, 패널(158)이 갖는 각 화소(엄밀하게는, 각 화소가 갖는 발광 소자)에 과전류가 흐르는 것을 방지할 수 있다.
또한, 발광 시간 제어부(300)는 복수의 산출 영역에 대하여 각각 평균 휘도를 산출하고, 산출된 복수의 평균 휘도 중 1개의 평균 휘도를 선택적으로 출력한다. 따라서, 발광 시간 제어부(300)는, 도 18에 도시된 바와 같은 부가 화상이 부가된 표시 화상에 대응하는 영상 신호를 처리하는 경우에도 콘텐츠 화상에 적합한 실제 듀티를 설정할 수 있다.
이상과 같이 본 발명의 실시 형태에 따른 표시 장치(100)는, 1프레임 기간(소정 기간)에 입력되는 R, G, B의 영상 신호로부터 평균 휘도를 산출하고, 산출된 평균 휘도에 따른 실제 듀티를 설정한다. 본 발명의 실시 형태에 따른 실제 듀티는, 예를 들어 기준 듀티에 있어서의 가장 큰 발광량과, 실제 듀티와 1프레임 기간(소정 기간)에 있어서의 평균 휘도에 의해 규정되는 발광량이 동일해지는 값이 설정된다. 따라서, 표시 장치(100)에서는, 1프레임 기간에 있어서의 발광량이 기준 듀티에 있어서의 가장 큰 발광량보다 커지는 일은 없기 때문에, 표시 장치(100)는, 패널(158)이 갖는 각 화소(엄밀하게는, 각 화소가 갖는 발광 소자)에 과전류가 흐르는 것을 방지할 수 있다.
또한, 표시 장치(100)는 본 발명의 실시 형태에 따른 실제 듀티에 상한치를 설정함으로써, 「휘도」와 「모션 블러」의 관계에 있어서 일정한 밸런스를 잡아 휘도와 모션 블러의 트레이드 오프의 관계에 기인하는 문제를 해결할 수 있다.
또한, 표시 장치(100)는, 입력되는 영상 신호가 나타내는 피사체의 광량과, 발광 소자로부터 발광되는 발광량의 관계를 선형으로 할 수 있다. 따라서, 표시 장치(100)는, 입력되는 영상 신호에 충실한 영상이나 화상을 표시할 수 있다.
또한 본 발명의 실시 형태로서 표시 장치(100)를 예로 들어 설명했지만 본 발명의 실시 형태는 이러한 형태에 한정되지 않는다. 예를 들어 본 발명의 실시 형태는, 텔레비전 방송을 수신하여 영상을 표시하는 자발광형의 텔레비전 수상기나, 외부 또는 내부에 표시 수단을 갖는 PC(Personal Computer) 등의 컴퓨터 등에 적용할 수 있다.
(본 발명의 실시 형태에 따른 프로그램)
컴퓨터를 본 발명의 실시 형태에 따른 표시 장치(100)로서 기능시키기 위한 프로그램에 의해, 1프레임 기간에 있어서의 발광 시간을 제어하여 발광 소자에 과전류가 흐르는 것을 방지할 수 있다.
(본 발명의 실시 형태에 따른 영상 신호 처리 방법)
다음에 본 발명의 실시 형태에 따른 영상 신호 처리 방법에 관하여 설명한다. 이하에서는 본 발명의 실시 형태에 따른 영상 신호 처리 방법을 표시 장치(100)가 행하는 것으로서 설명한다. 또한, 이하에서는 입력되는 영상 신호가 1프레임 기간마다의 화상에 대응하는 R, G, B 각 색마다 독립 신호로서 설명한다.
[제1 영상 신호 처리 방법]
도 20은 본 발명의 실시 형태에 따른 제1 영상 신호 처리 방법의 일례를 도시하는 흐름도이며, 1프레임 기간에 있어서의 발광 시간의 제어에 따른 방법의 일 례를 도시하고 있다.
우선, 표시 장치(100)는 입력되는 R, G, B의 영상 신호로부터 소정 기간에 있어서의 영상 신호의 평균 휘도를 산출한다(S100). 여기서 스텝 S100에 있어서의 평균 휘도의 산출 방법으로서는, 예를 들어 상가 평균을 들 수 있지만, 상기에 한정되지 않는다. 또한 상기 소정 기간은, 예를 들어 1프레임 기간으로 할 수 있다.
표시 장치(100)는, 스텝 S100에 있어서 산출된 평균 휘도에 기초하여, 실제 듀티를 설정한다(S102). 여기서, 표시 장치(100)는, 예를 들어 기준 듀티에 있어서의 가장 큰 발광량과, 실제 듀티와 평균 휘도에 의해 규정되는 발광량이 동일해지는 실제 듀티가 유지되는, 평균 휘도와 실제 듀티가 대응된 룩업 테이블을 사용함으로써, 실제 듀티를 설정할 수 있다.
표시 장치(100)는, 스텝 S102에 있어서 설정된 실제 듀티를 출력한다(S104). 여기서, 표시 장치(100)는, 예를 들어 스텝 S102에 있어서 실제 듀티가 설정될 때마다 실제 듀티를 출력할 수 있지만, 상기에 한정되지 않는다. 예를 들어, 표시 장치(100)는, 스텝 S102에 있어서 설정된 실제 듀티를 유지하고, 각 프레임 기간과 동기하여 실제 듀티를 출력할 수도 있다.
이상과 같이 본 발명의 실시 형태에 따른 제1 영상 신호 처리 방법은, 기준 듀티에 있어서의 가장 큰 발광량과, 실제 듀티와 1프레임 기간(소정 기간)에 있어서의 평균 휘도에 의해 규정되는 발광량이 동일해지는 실제 듀티를, 입력되는 영상 신호의 1프레임 기간(소정 기간)에 있어서의 평균 휘도에 따라 출력할 수 있다.
따라서 본 발명의 실시 형태에 따른 제1 영상 신호 처리 방법을 사용함으로 써, 표시 장치(100)는 패널(158)이 갖는 각 화소(엄밀하게는, 각 화소가 갖는 발광 소자)에 과전류가 흐르는 것을 방지할 수 있다.
[제2 영상 신호 처리 방법]
다음에 본 발명의 실시 형태에 따른 제2 영상 신호 처리 방법에 관하여 설명한다. 도 21은 본 발명의 실시 형태에 따른 제2 영상 신호 처리 방법의 일례를 도시하는 흐름도이다.
우선, 표시 장치(100)는, 제1 평균 휘도와 제2 평균 휘도를 산출한다 (S200). 여기서, 표시 장치(100)는, 도 19에 도시된 제1 영역과 제2 영역 각각에 대한 평균 휘도를 산출함으로써 상기 제1 평균 휘도와 상기 제2 평균 휘도를 각각 산출할 수 있다.
스텝 S200에 있어서 평균 휘도가 산출되면, 표시 장치(100)는 산출된 복수의 평균 휘도 중에서 1개의 평균 휘도를 선택한다(S202). 여기서, 표시 장치(100)는, 예를 들어 제1 평균 휘도와 제2 평균 휘도를 비교하여 평균 휘도의 값이 더 큰 쪽을 선택한다.
스텝 S204에 있어서 평균 휘도가 선택되면, 표시 장치(100)는, 선택된 평균 휘도에 기초하여, 도 20에 도시된 스텝 S102와 마찬가지로, 실제 듀티를 설정한다(S204). 그리고, 표시 장치(100)는, 도 20에 도시된 스텝 S104와 마찬가지로, 스텝 S204에 있어서 설정된 실제 듀티를 출력한다(S206).
본 발명의 실시 형태에 따른 제2 영상 신호 처리 방법은, 산출된 복수의 평균 휘도 중에서 1개의 평균 휘도를 선택하고, 선택된 평균 휘도에 기초하여 사용하 여 실제 듀티를 설정한다. 여기서, 제2 영상 신호 처리 방법에서는, 도 20에 도시된 제1 영상 신호 처리 방법과 마찬가지로, 실제 듀티가 설정된다. 따라서, 제2 영상 신호 처리 방법을 사용함으로써 표시 장치(100)는 패널(158)이 갖는 각 화소(엄밀하게는, 각 화소가 갖는 발광 소자)에 과전류가 흐르는 것을 방지할 수 있다.
또한 제2 영상 신호 처리 방법은, 복수의 산출 영역에 대하여 평균 휘도를 산출하고, 산출된 복수의 평균 휘도 중 1개의 평균 휘도를 선택적으로 사용하여 실제 듀티를 설정한다. 따라서, 제2 영상 신호 처리 방법을 사용함으로써, 표시 장치(100)는, 도 18에 도시된 바와 같은 부가 화상이 부가된 표시 화상에 대응하는 영상 신호를 처리하는 경우에도 콘텐츠 화상에 적합한 실제 듀티를 설정할 수 있다.
이상, 첨부 도면을 참조하면서 본 발명의 적합한 실시 형태에 관하여 설명했지만, 본 발명은 따른 예에 한정되지 않는 것은 물론이다. 당업자라면 특허 청구 범위에 기재된 범주 내에서, 각종 변경예 또는 수정예에 상도할 수 있는 것은 명확하며, 그들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
예를 들어, 도 1에 도시된 본 발명의 실시 형태에 따른 표시 장치(100)에서는, 입력되는 영상 신호가 디지털 신호로서 설명되었으나, 이러한 형태에 한정되지 않는다. 예를 들어 본 발명의 실시 형태에 따른 표시 장치가 A/D 컨버터(Analog to Digital converter)를 구비하고, 입력되는 아날로그 신호(영상 신호)를 디지털 신호로 변환하여 당해 변환 후의 영상 신호를 처리해도 된다.
또한, 상기에서는, 컴퓨터를 본 발명의 실시 형태에 따른 표시 장치(100)로 서 기능시키기 위한 프로그램(컴퓨터 프로그램)이 제공되는 것을 기재했으나 본 발명의 실시 형태는, 또한 상기 프로그램을 기억시킨 기억 매체도 아울러 제공할 수 있다.
상술한 구성은 본 발명의 실시 형태의 일례를 기재한 것이며, 당연히 본 발명의 기술적 범위에 속하는 것이다.

Claims (17)

  1. 전류량에 따라 자발광하는 발광 소자 및 전압 신호에 따라 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 갖는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 상기 화소에 공급하는 주사선과, 입력되는 영상 신호에 따른 상기 전압 신호를 상기 화소에 공급하는 데이터선이 매트릭스 형상으로 배치되는 표시부를 구비하는 표시 장치로서,
    입력되는 상기 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 평균 휘도 산출부와,
    상기 평균 휘도 산출부에 있어서 산출된 평균 휘도에 따라, 상기 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티를 설정하는 발광 시간 설정부를 구비하고,
    상기 평균 휘도 산출부는,
    상기 영상 신호가 갖는 원색 신호마다 전압-전류 특성에 기초하는 상기 원색 신호마다의 보정치를 승산하는 전류비 조정부와,
    상기 전류비 조정부로부터 출력된 영상 신호에 기초하여, 표시 화면 전체에 대응하는 제1 영역에 대한 소정 기간에 있어서의 휘도의 평균을 산출하는 제1 평균치 산출부와,
    상기 전류비 조정부로부터 출력된 영상 신호에 기초하여, 상기 제1 영역보다도 수평 방향 및 수직 방향으로 작은 제2 영역에 대한 소정 기간에 있어서의 휘도의 평균을 산출하는 제2 평균치 산출부와,
    상기 제1 평균치 산출부로부터 출력되는 제1 평균 휘도와, 상기 제2 평균치 산출부로부터 출력되는 제2 평균 휘도 중 어느 한 큰 값을 상기 평균 휘도로서 출력하는 평균 휘도 선택부를 갖고,
    상기 발광 시간 설정부는,
    미리 설정된 기준 듀티 및 영상 신호가 취할 수 있는 최대 휘도에 의해 규정되는 발광량과, 설정되는 실제 듀티 및 상기 평균 휘도에 의해 규정되는 발광량이 동일해지도록 상기 실제 듀티를 설정하고,
    영상 신호의 휘도와 상기 실제 듀티가 대응된 룩업 테이블을 이용하여, 상기 평균 휘도 산출부에 있어서 산출된 평균 휘도에 따라, 상기 실제 듀티를 일의적으로 설정하고,
    상기 룩업 테이블에는, 상기 실제 듀티의 상한치가 미리 규정되고,
    상기 발광 시간 설정부는, 미리 규정된 상기 실제 듀티의 상한치 이하의 실제 듀티를 설정하는, 표시 장치.
  2. 제1항에 있어서, 상기 평균 휘도 산출부가 휘도의 평균을 산출하기 위한 상기 소정 기간은 1프레임인, 표시 장치.
  3. 제1항에 있어서, 입력되는 상기 영상 신호를 감마 보정하여, 선형의 영상 신호로 보정하는 리니어 변환부를 더 구비하고,
    상기 평균 휘도 산출부에 입력되는 영상 신호는, 상기 리니어 변환부로부터 출력된 영상 신호인, 표시 장치.
  4. 제1항에 있어서, 상기 영상 신호에 대하여, 상기 표시부의 감마 특성에 따른 감마 보정을 행하는 감마 변환부를 더 구비하는, 표시 장치.
  5. 전류량에 따라 자발광하는 발광 소자 및 전압 신호에 따라 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 갖는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 상기 화소에 공급하는 주사선과, 입력되는 영상 신호에 따른 상기 전압 신호를 상기 화소에 공급하는 데이터선이 매트릭스 형상으로 배치되는 표시부를 구비하는 표시 장치에 있어서의 영상 신호 처리 방법으로서,
    입력되는 상기 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 스텝과,
    상기 휘도의 평균을 산출하는 스텝에 있어서 산출된 평균 휘도에 따라, 상기 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티를 설정하는 스텝을 갖고,
    상기 휘도의 평균을 산출하는 스텝은,
    상기 영상 신호가 갖는 원색 신호마다 전압-전류 특성에 기초하는 상기 원색 신호마다의 보정치를 승산하는 제1 스텝과,
    상기 제1 스텝에 의해 출력된 영상 신호에 기초하여, 표시 화면 전체에 대응하는 제1 영역에 대한 소정 기간에 있어서의 휘도의 평균을 산출하는 제2 스텝과,
    상기 제1 스텝에 의해 출력된 영상 신호에 기초하여, 상기 제1 영역보다도 수평 방향 및 수직 방향으로 작은 제2 영역에 대한 소정 기간에 있어서의 휘도의 평균을 산출하는 제3 스텝과,
    상기 제2 스텝에 의해 출력되는 제1 평균 휘도와, 상기 제3 스텝에 의해 출력되는 제2 평균 휘도 중 어느 한 큰 값을 상기 평균 휘도로서 출력하는 제4 스텝을 갖고,
    상기 실제 듀티를 설정하는 스텝에서는,
    미리 설정된 기준 듀티 및 영상 신호가 취할 수 있는 최대 휘도에 의해 규정되는 발광량과, 설정되는 실제 듀티 및 상기 평균 휘도에 의해 규정되는 발광량이 동일해지도록 상기 실제 듀티가 설정되고,
    영상 신호의 휘도와 상기 실제 듀티가 대응된 룩업 테이블을 이용하여, 상기 휘도의 평균을 산출하는 스텝에 있어서 산출된 평균 휘도에 따라 상기 실제 듀티가 일의적으로 설정되고,
    상기 룩업 테이블에는, 상기 실제 듀티의 상한치가 미리 규정되고,
    상기 실제 듀티를 설정하는 스텝에서는, 미리 규정된 상기 실제 듀티의 상한치 이하의 실제 듀티가 설정되는, 영상 신호 처리 방법.
  6. 제5항에 있어서, 상기 휘도의 평균을 산출하는 스텝에 있어서, 휘도의 평균을 산출하기 위한 상기 소정 기간은 1프레임인, 영상 신호 처리 방법.
  7. 제5항에 있어서, 입력되는 상기 영상 신호를 감마 보정하여, 선형의 영상 신호로 보정하는 스텝을 더 갖고,
    상기 휘도의 평균을 산출하는 스텝에 있어서, 입력되는 영상 신호는, 상기 선형의 영상 신호로 보정하는 스텝에 의해 출력된 영상 신호인, 영상 신호 처리 방법.
  8. 제5항에 있어서, 상기 영상 신호에 대하여, 상기 표시부의 감마 특성에 따른 감마 보정을 행하는 스텝을 더 갖는, 영상 신호 처리 방법.
  9. 전류량에 따라 자발광하는 발광 소자 및 전압 신호에 따라 상기 발광 소자에 인가하는 전류를 제어하는 화소 회로를 갖는 화소와, 발광시키는 화소를 선택하는 선택 신호를 소정의 주사 주기로 상기 화소에 공급하는 주사선과, 입력되는 영상 신호에 따른 상기 전압 신호를 상기 화소에 공급하는 데이터선이 매트릭스 형상으로 배치되는 표시부를 구비하는 표시 장치에 관한 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체로서,
    입력되는 상기 영상 신호의 소정 기간에 있어서의 휘도의 평균을 산출하는 수단,
    상기 휘도의 평균을 산출하는 수단에 있어서 산출된 평균 휘도에 따라, 상기 발광 소자를 발광시키는 발광 시간을 1프레임마다 규정하는 실제 듀티를 설정하는 수단으로서 컴퓨터를 기능시키고,
    상기 산출하는 수단은,
    상기 영상 신호가 갖는 원색 신호마다 전압-전류 특성에 기초하는 상기 원색 신호마다의 보정치를 승산하는 전류비 조정 수단과,
    상기 전류비 조정 수단으로부터 출력된 영상 신호에 기초하여, 표시 화면 전체에 대응하는 제1 영역에 대한 소정 기간에 있어서의 휘도의 평균을 산출하는 제1 평균치 산출 수단과,
    상기 전류비 조정 수단으로부터 출력된 영상 신호에 기초하여, 상기 제1 영역보다도 수평 방향 및 수직 방향으로 작은 제2 영역에 대한 소정 기간에 있어서의 휘도의 평균을 산출하는 제2 평균치 산출 수단과,
    상기 제1 평균치 산출 수단으부터 출력되는 제1 평균 휘도와, 상기 제2 평균치 산출 수단으로부터 출력되는 제2 평균 휘도 중 어느 한 큰 값을 상기 평균 휘도로서 출력하는 평균 휘도 선택 수단을 갖고,
    상기 설정하는 수단은,
    미리 설정된 기준 듀티 및 영상 신호가 취할 수 있는 최대 휘도에 의해 규정되는 발광량과, 설정되는 실제 듀티 및 상기 평균 휘도에 의해 규정되는 발광량이 동일해지도록 상기 실제 듀티를 설정하고,
    영상 신호의 휘도와 상기 실제 듀티가 대응된 룩업 테이블을 이용하여, 상기 산출하는 수단에 있어서 산출된 평균 휘도에 따라, 상기 실제 듀티를 일의적으로 설정하고,
    상기 룩업 테이블에는, 상기 실제 듀티의 상한치가 미리 규정되고,
    상기 설정하는 수단은, 미리 규정된 상기 실제 듀티의 상한치 이하의 실제 듀티를 설정하는, 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020097023965A 2007-05-18 2008-05-19 표시 장치, 영상 신호 처리 방법, 및 기록 매체 KR101489016B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007133227 2007-05-18
JPJP-P-2007-133227 2007-05-18
PCT/JP2008/059118 WO2008143208A1 (ja) 2007-05-18 2008-05-19 表示装置、映像信号処理方法、およびプログラム

Publications (2)

Publication Number Publication Date
KR20100016634A KR20100016634A (ko) 2010-02-12
KR101489016B1 true KR101489016B1 (ko) 2015-02-02

Family

ID=40031906

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020080040257A KR20080101679A (ko) 2007-05-18 2008-04-30 표시 장치, 영상 신호 처리 방법, 및 프로그램
KR1020097023965A KR101489016B1 (ko) 2007-05-18 2008-05-19 표시 장치, 영상 신호 처리 방법, 및 기록 매체

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020080040257A KR20080101679A (ko) 2007-05-18 2008-04-30 표시 장치, 영상 신호 처리 방법, 및 프로그램

Country Status (12)

Country Link
US (4) US8139003B2 (ko)
EP (1) EP2148315A4 (ko)
JP (1) JP5304646B2 (ko)
KR (2) KR20080101679A (ko)
CN (1) CN101681590B (ko)
AU (1) AU2008254089B2 (ko)
BR (1) BRPI0811748A2 (ko)
CA (1) CA2686436A1 (ko)
MX (1) MX2009012260A (ko)
RU (1) RU2487423C2 (ko)
TW (2) TWI395180B (ko)
WO (1) WO2008143208A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080101679A (ko) * 2007-05-18 2008-11-21 소니 가부시끼 가이샤 표시 장치, 영상 신호 처리 방법, 및 프로그램
FR2931296B1 (fr) * 2008-05-13 2013-04-26 Commissariat Energie Atomique Circuit de controle d'un pixel a coordonnees chromatiques variables
JP2011059596A (ja) * 2009-09-14 2011-03-24 Sony Corp 表示装置、ムラ補正方法およびコンピュータプログラム
KR101209948B1 (ko) * 2010-04-29 2012-12-07 삼성디스플레이 주식회사 유기전계발광표시장치
JP6077280B2 (ja) * 2011-11-29 2017-02-08 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP6019341B2 (ja) 2012-03-23 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置、集積回路及び制御方法
KR20130133499A (ko) * 2012-05-29 2013-12-09 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
TWI477935B (zh) * 2012-06-13 2015-03-21 Foxnum Technology Co Ltd 電流量測電路及具有該電流量測電路的電機控制裝置
KR20140014670A (ko) 2012-07-25 2014-02-06 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101456958B1 (ko) * 2012-10-15 2014-10-31 엘지디스플레이 주식회사 유기 발광 표시 장치의 구동 장치 및 구동 방법
KR102038655B1 (ko) * 2012-10-22 2019-10-31 삼성디스플레이 주식회사 유기전계발광 표시장치의 감마설정패턴 및 이를 이용한 감마설정방법
US9520080B2 (en) * 2012-10-25 2016-12-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. OLED display device compensating image decay
US9530384B2 (en) * 2012-11-14 2016-12-27 Sharp Kabushiki Kaisha Display device that compensates for changes in driving frequency and drive method thereof
CN103021335B (zh) * 2012-12-14 2015-01-07 京东方科技集团股份有限公司 一种oled驱动电路、oled显示装置及其亮度调节的方法
KR102139530B1 (ko) * 2013-04-18 2020-07-30 엘지전자 주식회사 포터블 디바이스 및 그 제어 방법
KR102016153B1 (ko) * 2013-05-10 2019-08-30 삼성디스플레이 주식회사 표시 장치, 표시 장치의 구동 제어 장치 및 그 제어 방법
US20160228811A1 (en) * 2013-09-16 2016-08-11 Enverid Systems, Inc. Method and system for filtering formaldehyde from indoor air
JP2015138252A (ja) * 2014-01-24 2015-07-30 ソニー株式会社 表示装置および電子機器
TWI625714B (zh) * 2014-02-21 2018-06-01 群創光電股份有限公司 有機發光顯示器
JP2016146246A (ja) * 2015-02-06 2016-08-12 パナソニックＩｐマネジメント株式会社 制御装置、制御方法及び制御システム
KR102294633B1 (ko) 2015-04-06 2021-08-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR102321815B1 (ko) * 2015-05-08 2021-11-05 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
WO2017018261A1 (ja) 2015-07-30 2017-02-02 ソニー株式会社 表示制御装置、および表示制御方法
KR102435424B1 (ko) * 2017-09-13 2022-08-23 엘지디스플레이 주식회사 듀티 구동 기능을 갖는 표시장치 및 이의 구동방법
KR102527793B1 (ko) 2017-10-16 2023-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102523646B1 (ko) 2017-11-01 2023-04-21 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US11308883B2 (en) 2018-09-26 2022-04-19 Hewlett-Packard Development Company, L.P. Temperature based OLED sub-pixel luminosity correction
CN109448625A (zh) * 2018-12-24 2019-03-08 成都晶砂科技有限公司 主动发光子像素亮度控制的显示驱动电路及驱动方法
JP2020183998A (ja) * 2019-05-07 2020-11-12 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
JP7433060B2 (ja) * 2020-01-23 2024-02-19 シャープ株式会社 表示制御装置、表示装置、制御プログラムおよび制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301095A (ja) * 2004-04-15 2005-10-27 Semiconductor Energy Lab Co Ltd 表示装置
US20060017394A1 (en) 2004-07-23 2006-01-26 Sony Corporation Display apparatus and driving method for the same
WO2007046319A1 (ja) * 2005-10-18 2007-04-26 Sharp Kabushiki Kaisha 液晶表示装置
US20070103408A1 (en) 2005-11-09 2007-05-10 Mitsuru Tada Self-luminous display apparatus, light emission condition control apparatus, light emission condition control method and program

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2126187C1 (ru) * 1996-11-01 1999-02-10 Закрытое акционерное общество "Техно-ТМ" Плоское устройство отображения информации
KR100598137B1 (ko) * 1998-09-16 2006-07-07 소니 가부시끼 가이샤 디스플레이 장치
RU2152662C1 (ru) * 1999-02-23 2000-07-10 Научно-исследовательский институт "Волга" Катодолюминесцентный экран и способ его изготовления
JP2002278514A (ja) * 2001-03-19 2002-09-27 Sharp Corp 電気光学装置
KR100796792B1 (ko) * 2001-06-02 2008-01-22 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
TW559771B (en) * 2001-07-23 2003-11-01 Hitachi Ltd Matrix-type display device
KR100806903B1 (ko) * 2001-09-27 2008-02-22 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
WO2003091979A1 (fr) * 2002-04-26 2003-11-06 Toshiba Matsushita Display Technology Co., Ltd. Procede de commande d'un dispositif d'affichage el
US7477248B2 (en) * 2002-11-15 2009-01-13 Koninklijke Philips Electronics N.V. Display device, electric device comprising such a display device and method for driving a display device
JP2006163069A (ja) 2004-12-08 2006-06-22 Sanyo Electric Co Ltd 自発光型ディスプレイの信号処理回路および信号処理方法
JP2006078582A (ja) * 2004-09-07 2006-03-23 Hitachi Displays Ltd 表示装置
JP2006126231A (ja) * 2004-10-26 2006-05-18 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法及び電子機器
JP2006195306A (ja) * 2005-01-17 2006-07-27 Sony Corp 発光素子の駆動方法、発光素子の駆動装置、表示装置
JP2006284972A (ja) 2005-04-01 2006-10-19 Sony Corp 焼き付き現象補正方法、自発光装置、焼き付き現象補正装置及びプログラム
KR101348753B1 (ko) * 2005-06-10 2014-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2006349986A (ja) * 2005-06-16 2006-12-28 Seiko Epson Corp 電気光学装置の駆動方法及び電気光学装置並びに電子機器
JP4952972B2 (ja) * 2005-07-19 2012-06-13 ソニー株式会社 自発光表示装置、発光条件最適化装置、発光条件最適化方法及びプログラム
JP2007065182A (ja) * 2005-08-30 2007-03-15 Sanyo Electric Co Ltd 表示装置
JP2007298693A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 映像表示装置及び半導体回路
KR20080101679A (ko) * 2007-05-18 2008-11-21 소니 가부시끼 가이샤 표시 장치, 영상 신호 처리 방법, 및 프로그램
JP5321455B2 (ja) * 2007-05-25 2013-10-23 ソニー株式会社 表示装置、映像信号処理方法、およびプログラム
KR101594189B1 (ko) * 2007-06-13 2016-02-15 가부시키가이샤 제이올레드 표시 장치, 영상 신호 처리 방법, 및 기록 매체
WO2009008418A1 (ja) * 2007-07-11 2009-01-15 Sony Corporation 表示装置、映像信号処理方法、およびプログラム
JP4433041B2 (ja) * 2007-11-16 2010-03-17 ソニー株式会社 表示装置、画像信号処理方法、およびプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301095A (ja) * 2004-04-15 2005-10-27 Semiconductor Energy Lab Co Ltd 表示装置
US20060017394A1 (en) 2004-07-23 2006-01-26 Sony Corporation Display apparatus and driving method for the same
WO2007046319A1 (ja) * 2005-10-18 2007-04-26 Sharp Kabushiki Kaisha 液晶表示装置
US20070103408A1 (en) 2005-11-09 2007-05-10 Mitsuru Tada Self-luminous display apparatus, light emission condition control apparatus, light emission condition control method and program

Also Published As

Publication number Publication date
US8471790B2 (en) 2013-06-25
JP5304646B2 (ja) 2013-10-02
US20130271509A1 (en) 2013-10-17
CN101681590A (zh) 2010-03-24
BRPI0811748A2 (pt) 2014-11-11
TW200907899A (en) 2009-02-16
US20110050666A1 (en) 2011-03-03
EP2148315A1 (en) 2010-01-27
US8139003B2 (en) 2012-03-20
US8947330B2 (en) 2015-02-03
US20080291136A1 (en) 2008-11-27
KR20080101679A (ko) 2008-11-21
RU2009142408A (ru) 2011-05-27
RU2487423C2 (ru) 2013-07-10
KR20100016634A (ko) 2010-02-12
AU2008254089A1 (en) 2008-11-27
TWI395180B (zh) 2013-05-01
CN101681590B (zh) 2012-07-18
EP2148315A4 (en) 2010-10-20
JPWO2008143208A1 (ja) 2010-08-05
WO2008143208A1 (ja) 2008-11-27
CA2686436A1 (en) 2008-11-27
US8654044B2 (en) 2014-02-18
AU2008254089B2 (en) 2013-05-02
MX2009012260A (es) 2009-12-01
TWI409752B (zh) 2013-09-21
US20140132590A1 (en) 2014-05-15
TW200915268A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
KR101489016B1 (ko) 표시 장치, 영상 신호 처리 방법, 및 기록 매체
KR101450937B1 (ko) 표시 장치, 영상 신호 처리 방법 및 기록 매체
KR101471225B1 (ko) 표시 장치, 영상 신호 처리 방법 및 기록 매체
KR101594189B1 (ko) 표시 장치, 영상 신호 처리 방법, 및 기록 매체
TWI413962B (zh) Display device and display device
KR101472156B1 (ko) 표시 장치, 표시 장치의 구동 방법 및 기록 매체
US20110141149A1 (en) Display device, method for correcting uneven light emission and computer program
JPWO2008143130A1 (ja) 表示装置、表示装置の駆動方法およびコンピュータプログラム
US20150279280A1 (en) Signal processing method, display apparatus, and electronic apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 4