JP2011059596A - 表示装置、ムラ補正方法およびコンピュータプログラム - Google Patents

表示装置、ムラ補正方法およびコンピュータプログラム Download PDF

Info

Publication number
JP2011059596A
JP2011059596A JP2009212073A JP2009212073A JP2011059596A JP 2011059596 A JP2011059596 A JP 2011059596A JP 2009212073 A JP2009212073 A JP 2009212073A JP 2009212073 A JP2009212073 A JP 2009212073A JP 2011059596 A JP2011059596 A JP 2011059596A
Authority
JP
Japan
Prior art keywords
unevenness
unevenness correction
video signal
unit
light emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009212073A
Other languages
English (en)
Inventor
Hideto Mori
秀人 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009212073A priority Critical patent/JP2011059596A/ja
Priority to PCT/JP2010/064374 priority patent/WO2011030669A1/ja
Priority to US13/394,438 priority patent/US20120169700A1/en
Priority to EP10815266A priority patent/EP2479743A1/en
Priority to CN201080050006XA priority patent/CN102598101A/zh
Priority to KR1020127005997A priority patent/KR20120081084A/ko
Publication of JP2011059596A publication Critical patent/JP2011059596A/ja
Priority to IN2043DEN2012 priority patent/IN2012DN02043A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0666Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0673Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】リニア空間の中でムラ補正をすると共に、リニア空間外にも1つムラ補正面を設定して超低階調側の領域におけるムラを補正することで、消費電力、回路面積の増大を抑えながらも効果的に、超低階調側の領域におけるムラを補正することが可能な表示装置を提供する。
【解決手段】電流量に応じて自発光する発光素子と映像信号に応じて前記発光素子へ印加する電流を制御する画素回路とを備える画素と、発光させる前記画素を選択する選択信号を所定の走査周期で該画素へ供給する走査線と、前記映像信号を前記画素へ供給するデータ線とがマトリクス状に配置される表示部と、リニア特性を有する前記映像信号に対し発光ムラを補正する第1のムラ補正部と、ガンマ特性を有する前記映像信号に対し所定の領域以下の発光ムラを補正する第2のムラ補正部と、を備える、表示装置が提供される。
【選択図】図1

Description

本発明は、表示装置、ムラ補正方法およびコンピュータプログラムに関し、より詳細には、所定の走査周期で画素を選択する走査線と、画素を駆動するための輝度情報を与えるデータ線と、前記輝度情報に基づいて電流量を制御し、電流量に応じて発光素子を発光させる画素回路とが、マトリクス状に配置されて構成されるアクティブマトリクス型の表示装置、当該表示装置におけるムラ補正方法およびコンピュータプログラムに関する。
平面で薄型の表示装置として、液晶を用いた液晶表示装置、プラズマを用いたプラズマ表示装置等が実用化されている。
液晶表示装置は、バックライトを設け、電圧の印加によって液晶分子の配列を変化させることでバックライトからの光を通過させたり遮断したりすることで画像を表示する表示装置である。また、プラズマ表示装置は、基板内に封入されたガスに対して電圧を印加することでプラズマ状態となり、プラズマ状態から元の状態に戻る際に生じるエネルギーによって発生する紫外線が、蛍光体に照射されることで可視光となり、画像を表示する表示装置である。
一方、近年においては、電圧を印加すると素子自体が発光する有機EL(エレクトロルミネッセンス)素子を用いた自発光型の表示装置の開発が進んでいる。有機EL素子は、電解によってエネルギーを受けると、基底状態から励起状態へ変化し、励起状態から基底状態に戻るときに、差分のエネルギーを光として放出する。有機EL表示装置は、この有機EL素子が放出する光を用いて画像を表示する表示装置である。
自発光型表示装置は、バックライトを必要とする液晶表示装置とは異なり、素子が自ら発光するためにバックライトを必要としないため、液晶表示装置に比べて薄く構成することが可能である。また、液晶表示装置と比べて、動画特性、視野角特性、色再現性等が優れているため、有機EL素子を用いた自発光型表示装置は次世代の平面薄型表示装置として注目されている。
このような自発光型表示装置は、その製造工程において、画素を構成するTFT(Thin Film Transistor;薄膜トランジスタ)をレーザー光で露光する工程がある。この露光工程は、1本のレーザー光を光学手段によって扇状に広げ、扇状のレーザー光によって、画像を表示するパネルの垂直方向に配置されたTFTの露光処理を行っている。そして、パネルを水平方向に移動させることで、パネル全体に配置されたTFTに対して露光処理を行う。
しかし、レーザー光を扇状に広げていることにより、レーザー光がパネルに対して均一に照射されない場合がある。そのため、製造されたパネルは水平方向や垂直方向に筋状の発光ムラを生じやすくなっている。また、水平方向や垂直方向以外にも、局所的に発光ムラを生じる場合もある。この他、気温・湿度・環境による影響や、製造装置に起因する製造ばらつきなどの影響により、TFTの厚みや特性、各種配線の抵抗値等にばらつきが生じて、結果としてそれがムラのように見える。従って、この発光ムラを補正して、ムラの無い画像を表示する技術が開発され、提案されている(例えば、特許文献1参照)。
特開2005−316408号公報
映像信号を用いてムラ補正を実行する場合には、表示デバイスの入出力特性がリニアでないときは、各階調において適切にムラを補正するために複数面の補正データを持たなければならない。特許文献1に記載された発明のように、単一の補正面を持ち各画素の発光点の違いのみを吸収するような技術も公開されてはいるが、この技術を適用する場合には、全ての画素において同一のガンマ特性を有する必要がある。しかし、実際には様々な要因により画素ごとにガンマ特性のばらつきが存在するので、この技術を適用してムラを補正するのは非常に困難である。
また、一般的な有機EL素子を用いた自発光型表示装置では、極めて低階調側(超低階調側)の領域におけるムラは、使用上はあまり問題にはならない。しかし、スタジオモニタやマスタモニタ、写真を確認するための写真用モニタ等の、プロフェッショナル向けやセミプロフェッショナル向けのディスプレイにおいては、超低階調側のムラであっても品質上の問題が生じる。
補正データを削減して効率よくムラを補正する方法として、信号処理上に入出力がリニアな空間を作り出し、そのリニア空間の中で少ない補正データを用いて補正する方法が提案されている。しかし、この方法ではリニア空間を作る関係上、超低階調側ではリニア空間が崩れる可能性が高い。これはデジタル化の際のビット誤差に起因するものであり、ビット幅が狭ければそのリニア空間の崩れがより顕著なものになる。リニア空間の崩れを補正するためにはリニア空間のビット幅を広げれば良いが、ビット幅を広くするとIC(集積回路)での計算容量の増大に繋がり、結果として回路規模を増大させるために、消費電力、回路面積の増大を招いてしまうという問題があった。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、リニア空間の中でムラ補正をすると共に、リニア空間外にも1つムラ補正面を設定して超低階調側の領域におけるムラを補正することで、消費電力、回路面積の増大を抑えながらも効果的に、超低階調側の領域におけるムラを補正することが可能な、新規かつ改良された表示装置、ムラ補正方法およびコンピュータプログラムを提供することにある。
上記課題を解決するために、本発明のある観点によれば、電流量に応じて自発光する発光素子と映像信号に応じて前記発光素子へ印加する電流を制御する画素回路とを備える画素と、発光させる前記画素を選択する選択信号を所定の走査周期で該画素へ供給する走査線と、前記映像信号を前記画素へ供給するデータ線とがマトリクス状に配置される表示部と、リニア特性を有する前記映像信号に対し発光ムラを補正する第1のムラ補正部と、ガンマ特性を有する前記映像信号に対し所定の領域以下の発光ムラを補正する第2のムラ補正部と、を備える、表示装置が提供される。
前記第1のムラ補正部による発光ムラの補正の後に、前記第2のムラ補正部による所定の領域以下の発光ムラの補正を実行してもよい。
前記第2のムラ補正部による所定の領域以下の発光ムラの補正の後に、前記第1のムラ補正部による所定の領域を超える領域の発光ムラの補正を実行してもよい。
前記第1のムラ補正部及び前記第2のムラ補正部に対して、前記所定の領域を指定する閾値を伝送する制御部をさらに備えていてもよい。
また、上記課題を解決するために、本発明の別の観点によれば、電流量に応じて自発光する発光素子と映像信号に応じて前記発光素子へ印加する電流を制御する画素回路とを備える画素と、発光させる前記画素を選択する選択信号を所定の走査周期で該画素へ供給する走査線と、前記映像信号を前記画素へ供給するデータ線とがマトリクス状に配置される表示部に表示される発光ムラを、リニア特性を有する前記映像信号に対して補正する第1のムラ補正ステップと、ガンマ特性を有する前記映像信号に対し所定の領域以下の発光ムラを補正する第2のムラ補正ステップと、を備える、ムラ補正方法が提供される。
前記第1のムラ補正ステップによる発光ムラの補正の後に、前記第2のムラ補正ステップによる所定の領域以下の発光ムラの補正を実行してもよい。
前記第2のムラ補正ステップによる所定の領域以下の発光ムラの補正の後に、前記第1のムラ補正ステップによる所定の領域を超える領域の発光ムラの補正を実行してもよい。
前記第1のムラ補正ステップ及び前記第2のムラ補正ステップでの補正の際に、前記所定の領域を指定する閾値を伝送する閾値伝送ステップを備えていてもよい。
また、上記課題を解決するために、本発明の別の観点によれば、電流量に応じて自発光する発光素子と映像信号に応じて前記発光素子へ印加する電流を制御する画素回路とを備える画素と、発光させる前記画素を選択する選択信号を所定の走査周期で該画素へ供給する走査線と、前記映像信号を前記画素へ供給するデータ線とがマトリクス状に配置される表示部に表示される発光ムラを、リニア特性を有する前記映像信号に対して補正する第1のムラ補正ステップと、ガンマ特性を有する前記映像信号に対し所定の領域以下の発光ムラを補正する第2のムラ補正ステップと、をコンピュータに実行させる、コンピュータプログラムが提供される。
以上説明したように本発明によれば、リニア空間の中でムラ補正をすると共に、リニア空間外にも1つムラ補正面を設定して超低階調側の領域におけるムラを補正することで、消費電力、回路面積の増大を抑えながらも効果的に、超低階調側の領域におけるムラを補正することが可能な、新規かつ改良された表示装置、ムラ補正方法およびコンピュータプログラムを提供することができる。
本発明の第1の実施形態にかかる表示装置100の構成について説明する説明図である。 本発明の第1の実施形態にかかる表示装置100を流れる信号の特性の移り変わりをグラフで説明する説明図である。 本発明の第1の実施形態にかかるムラ補正部130の構成について説明する説明図である。 従来のムラ補正方法を示す説明図である。 従来のムラ補正方法を示す説明図である。 本発明の第1の実施形態にかかる表示装置100によるムラ補正方法を示す説明図である。 本発明の第2の実施形態にかかる表示装置100の構成について説明する説明図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
<1.第1の実施形態>
[1−1.表示装置の構成]
[1−2.表示装置を流れる信号の特性]
[1−3.ムラ補正部の構成]
<2.第2の実施形態>
<3.まとめ>
<1.第1の実施形態>
[1−1.表示装置の構成]
まず、本発明の第1の実施形態にかかる表示装置の構成について説明する。図1は、本発明の第1の実施形態にかかる表示装置100の構成について説明する説明図である。以下、図1を用いて本発明の第1の実施形態にかかる表示装置100の構成について説明する。
図1に示したように、本発明の一実施形態にかかる表示装置100は、制御部104と、記録部106と、信号処理集積回路110と、記憶部150と、低階調側ムラ補正部151と、データドライバ152と、ガンマ回路154と、過電流検出部156と、パネル158と、を含んで構成される。
そして信号処理集積回路110は、エッジぼかし部112と、I/F部114と、リニア変換部116と、パターン生成部118と、色温度調整部120と、静止画検波部122と、長期色温度補正部124と、発光時間制御部126と、信号レベル補正部128と、ムラ補正部130と、ガンマ変換部132と、ディザ処理部134と、信号出力部136と、長期色温度補正検波部138と、ゲートパルス出力部140と、ガンマ回路制御部142と、を含んで構成される。
表示装置100は、映像信号の供給を受けると、その映像信号を分析して、分析した内容に従って、後述するパネル158の内部に配置される画素を点灯することで、パネル158を通じて映像を表示するものである。
制御部104は、信号処理集積回路110の制御を行うものであり、I/F部114との間で信号の授受を行う。また、制御部104はI/F部114から受け取った信号に対して各種信号処理を行う。制御部104で行う信号処理には、例えばパネル158に表示する画像の輝度の調整に用いるゲインの算出がある。
記録部106は、制御部104において信号処理集積回路110を制御するための情報を格納するためのものである。記録部106として、表示装置100の電源が切れている状態でも情報が消えずに格納することができるメモリを用いることが好ましい。記録部106として採用するメモリとして、例えば電気的に内容を書き換えることができるEEPROM(Electronically Erasable and Programmable Read Only Memory)を用いることが望ましい。EEPROMは基板に実装したままでデータの書き込みや消去を行うことができる不揮発性のメモリである。
信号処理集積回路110は、映像信号を入力し、入力された映像信号に対して信号処理を施すものである。本実施形態では、信号処理集積回路110に入力される映像信号はデジタル信号であり、信号幅は10ビットである。入力した映像信号に対する信号処理は、信号処理集積回路110の内部の各部で行う。
エッジぼかし部112は、入力された映像信号に対してエッジをぼかすための信号処理を行うものである。具体的には、エッジぼかし部112は、パネル158への画像の焼き付き現象を防ぐために、画像を意図的にずらすことでエッジをぼかして、画像の焼き付き現象を抑えるものである。
リニア変換部116は、入力に対する出力がガンマ特性を有する映像信号を、ガンマ特性からリニア特性を有するように変換する信号処理を行うものである。リニア変換部116で入力に対する出力がリニア特性を有するように信号処理を行うことで、パネル158で表示する画像に対する様々な処理が容易になる。リニア変換部116での信号処理によって、映像信号の信号幅が10ビットから14ビットに拡がる。リニア変換部116でリニア特性を有するように映像信号を変換すると、後述するガンマ変換部132においてガンマ特性を有するように変換する。
パターン生成部118は、表示装置100の内部の画像処理で使用するテストパターンを生成するものである。表示装置100の内部の画像処理で使用するテストパターンとしては、例えばパネル158の表示検査に用いるテストパターンがある。
色温度調整部120は、画像の色温度の調整を行うものであり、表示装置100のパネル158で表示する色の調整を行うものである。図1には図示していないが、表示装置100には色温度を調整するための色温度調整手段を備えており、利用者が色温度調整手段を操作することで、画面に表示される画像の色温度を手動で調整することができる。
長期色温度補正部124は、有機EL素子のR(赤)、G(緑)、B(青)各色の輝度・時間特性(LT特性)が異なることによる経年変化を補正するものである。有機EL素子には、R、G、B各色のLT特性が異なるため、発光時間の経過に伴って色のバランスが崩れてくる。その色のバランスを補正するものである。
発光時間制御部126は、映像をパネル158に表示する際のパルスのデューティ比を算出して、有機EL素子の発光時間を制御するものである。表示装置100は、パルスがHI状態の間にパネル158内部の有機EL素子に対して電流を流すことで、有機EL素子を発光させて画像の表示を行う。
信号レベル補正部128は、画像の焼き付き現象を防ぐために、映像信号の信号レベルを補正することでパネル158に表示する映像の輝度を調整するものである。画像の焼き付き現象は、特定の画素の発光頻度が他の画素に比べて高い場合に生じる発光特性の劣化現象のことであり、劣化してしまった画素は他の劣化していない画素に比べて輝度の低下を招いて、周辺の劣化していない部分との輝度差が大きくなる。この輝度の差によって、画面に文字が焼き付いてしまったように見える。
信号レベル補正部128は、映像信号と発光時間制御部126で算出されたパルスのデューティ比とから各画素または画素群の発光量を算出し、算出した発光量に基づいて、必要に応じて輝度を落とすためのゲインを算出し、算出したゲインを映像信号に乗じるものである。
長期色温度補正検波部138は、長期色温度補正部124で補正するための情報を検知するものである。長期色温度補正検波部138で検知した情報は、I/F部114を通じて制御部104に送られ、制御部104を経由して記録部106に記録される。
ムラ補正部130は、パネル158に表示される画像や映像のムラを補正するものである。ムラ補正部130において、パネル158の横筋、縦筋および画面に局所的に生じる発光ムラを、入力信号のレベルや座標位置を基準にして補正を行う。
ガンマ変換部132は、リニア変換部116でリニア特性を有するように変換した映像信号に対してガンマ特性を有するように変換する信号処理を施すものである。ガンマ変換部132で行う信号処理は、パネル158が有するガンマ特性をキャンセルし、信号の電流に応じてパネル158の内部の有機EL素子が発光するようにリニア特性を有するような信号に変換する信号処理である。ガンマ変換部132で信号処理を行うことで、信号幅が14ビットから12ビットに変化する。
ディザ処理部134は、ガンマ変換部132で変換された信号に対してディザリングを施すものである。ディザリングは、使用可能な色数が少ない環境で中間色を表現するために、表示可能な色を組み合わせて表示することである。ディザ処理部134でディザリングを行うことで、本来パネル上では表示できない色を、見かけ上作り出して表現することができる。ディザ処理部134でのディザリングによって、信号幅が12ビットから10ビットに変化する。
信号出力部136は、ディザ処理部134でディザリングが施された後の信号をデータドライバ152に対して出力するものである。信号出力部136からデータドライバ152に渡される信号はR、G、B各色の発光量に関する情報が乗った信号であり、発光時間の情報が乗った信号はゲートパルス出力部140からパルスの形式で出力される。
ゲートパルス出力部140は、パネル158の発光時間を制御するパルスを出力するものである。ゲートパルス出力部140から出力されるパルスは、発光時間制御部126で算出したデューティ比によるパルスである。ゲートパルス出力部140からのパルスによって、パネル158での各画素の発光時間が決定される。
ガンマ回路制御部142は、ガンマ回路154に設定値を与えるものである。ガンマ回路制御部142が与える設定値は、データドライバ152の内部に含まれるD/A変換器のラダー抵抗に与えるための基準電圧である。
記憶部150は、信号レベル補正部128で輝度を補正する際に必要となる、所定の輝度を上回って発光している画素または画素群の情報と、当該上回っている量の情報とを対応付けて格納しているものである。記憶部150としては、記録部106とは異なり、電源が切れると内容が消去されるようなメモリを用いてもよく、そのようなメモリとして、例えばSDRAM(Synchronous Dynamic Random Access Memory)を用いることが望ましい。
低階調側ムラ補正部151は、ガンマ特性を有する映像信号の低階調側の領域に絞ったムラ補正処理を実行するものである。低階調側ムラ補正部151でのムラ補正処理は、原則としてムラ補正部130でのムラ補正処理と同一の処理を実行するが、低階調側ムラ補正部151でのムラ補正処理は、映像信号の低階調側の領域に絞って行われる点がムラ補正部130でのムラ補正処理と異なる。
過電流検出部156は、基板のショート等で過電流が生じた場合にその過電流を検出し、ゲートパルス出力部140に通知するものである。過電流検出部156からの過電流発生通知により、過電流が生じた場合にその過電流がパネル158に印加されるのを防ぐことができる。
データドライバ152は、信号出力部136から受け取った信号に対して信号処理を行い、パネル158に対して、パネル158で映像を表示するための信号を出力するものである。データドライバ152には、図示しないが、D/A変換器が含まれており、D/A変換器はデジタル信号をアナログ信号に変換して出力する。
ガンマ回路154は、データドライバ152の内部に含まれるD/A変換器のラダー抵抗に基準電圧を与えるものである。ラダー抵抗に与えるための基準電圧は、上述のようにガンマ回路制御部142で生成される。
パネル158は、データドライバ152からの出力信号およびゲートパルス出力部140からの出力パルスを入力し、入力した信号およびパルスに応じて、自発光素子の一例である有機EL素子を発光させて動画像や静止画像を表示するものである。パネル158は、画像を表示する面の形状が平面である。有機EL素子は電圧を印加すると発光する自発光型の素子であり、その発光量は電圧に比例する。従って、有機EL素子のIL特性(電流−発光量特性)も比例関係を有することとなる。
パネル158には、図示しないが、所定の走査周期で画素を選択する走査線と、画素を駆動するための輝度情報を与えるデータ線と、輝度情報に基づいて電流量を制御し、電流量に応じて発光素子である有機EL素子を発光させる画素回路とが、マトリクス状に配置されて構成されており、このように走査線、データ線および画素回路が構成されていることで、表示装置100は映像信号に従って映像を表示することができる。
以上、図1を用いて本発明の一実施形態にかかる表示装置100の構成について説明した。なお、図1に示した本発明の一実施形態にかかる表示装置100は、リニア変換部116でリニア特性を有するように映像信号を変換した後、変換後の映像信号をパターン生成部118に入力したが、パターン生成部118とリニア変換部116とを入れ替えてもよい。
[1−2.表示装置を流れる信号の特性]
次に、本発明の一実施形態にかかる表示装置100を流れる信号の特性の移り変わりについて説明する。図2は、本発明の一実施形態にかかる表示装置100を流れる信号の特性の移り変わりをグラフで説明する説明図である。図2の各グラフは、横軸を入力、縦軸を出力として示している。
図2の(a)は、被写体を入力した際に、被写体の光量に対する出力Aがガンマ特性を有する映像信号に対して、リニア変換部116で逆のガンマ曲線(リニアガンマ)を掛け合わせることで、被写体の光量に対する出力がリニア特性を有するように映像信号を変換したことを示している。
図2の(b)は、被写体の光量の入力に対する出力Bの特性がリニア特性を有するように変換した映像信号に対して、ガンマ変換部132でガンマ曲線を掛け合わせることで、被写体の光量の入力に対する出力がガンマ特性を有するように映像信号を変換したことを示している。
図2の(c)は、被写体の光量の入力に対する出力Cの特性がガンマ特性を有するように変換した映像信号に対して、データドライバ152におけるD/A変換が行われたことを示している。D/A変換は、入力と出力との関係がリニア特性を有している。従って、データドライバ152によってD/A変換が施されることによって、被写体の光量を入力すると、出力電圧はガンマ特性を有する。
図2の(d)は、D/A変換が施された後の映像信号が、パネル158に含まれるトランジスタに入力されることによって、両者のガンマ特性が打ち消されることを示している。トランジスタのVI特性は、被写体の光量の入力に対する出力電圧のガンマ特性と逆のカーブを有するガンマ特性である。従って、被写体の光量を入力すると出力電流がリニア特性を有するように再び変換することができる。
図2の(e)は、被写体の光量を入力すると出力電流がリニア特性を有する信号がパネル158に入力されることで、当該リニア特性を有する信号と、上述したようにリニア特性を有する有機EL素子のIL特性とが掛け合わされることを示している。
その結果、図2の(f)に示したように、被写体の光量を入力すると、パネル(OLED;Organic Light Emitting Diode)の発光量がリニア特性を有しているため、リニア変換部116で逆のガンマ曲線を掛け合わせてリニア特性を有するように映像信号を変換することで、図1に示した信号処理集積回路110におけるリニア変換部116からガンマ変換部132の間をリニア領域として信号処理することが可能となる。
以上、本発明の一実施形態にかかる表示装置100を流れる信号の信号特性の移り変わりについて説明した。
[1−3.ムラ補正部の構成]
続いて、本発明の一実施形態にかかるムラ補正部130の構成について説明する。図3は、本発明の一実施形態にかかるムラ補正部130の構成について説明する説明図である。
図3に示したように、本発明の一実施形態にかかるムラ補正部130は、レベル検出部162と、ムラ補正情報記憶部164と、補間部166、168と、加算器170と、を含んで構成される。
レベル検出部162は、映像信号の電圧(レベル)を検出する。レベル検出部162で映像信号のレベルを検出すると、検出したレベルをムラ補正情報記憶部164に送る。
ムラ補正情報記憶部164は、パネル158に表示される画像の発光ムラを補正するための情報が記憶されるものである。ムラ補正情報記憶部として、記録部106と同様に、表示装置100の電源が切れている状態でも情報が消えずに格納することができるメモリを用いることが好ましい。ムラ補正情報記憶部164として採用するメモリとして、例えば電気的に内容を書き換えることができるEEPROMを用いることが望ましい。ここで、パネル158に表示される画像の発光ムラを補正するための情報について説明する。
パネル158に対して一様な値を有する映像信号を供給した状態で、パネル158の画像の表示面をビデオカメラなどの撮像手段で撮像した場合に、パネル158に発光ムラが無いときは、当該撮像手段からは一様な値の信号を得ることができる。しかし、パネル158に発光ムラがあるときは、当該撮像手段からは発光ムラに応じて値が変化する信号を得ることになる。
そこで、パネル158が発光ムラを生じているかどうかを検出するために、パネル158において複数の所定の輝度で発光するような映像信号をパネル158に対して供給する。そのような映像信号は、例えばパターン生成部118で生成してパネル158に供給してもよく、表示装置100の外部で生成して表示装置100に供給してもよい。ここで、表示装置100では、パネル158の各画素において印加する電圧と、パネル158の各画素における輝度とはリニアな(線形な)関係を有しているので、映像信号の信号レベル(電圧)に比例してパネル158における輝度が変化することになる。
パネル158が所定の輝度で発光するような映像信号の入力を受けると、当該映像信号に従ってパネル158が発光する。発光したパネル158の表示面を撮像手段で撮像し、撮像手段で撮像したパネル158の表示面の画像から信号電圧を取得する。取得した信号電圧を外部の専用コンピュータ(図示せず)に入力することで、当該輝度における発光ムラの補正データを得る。
つまり、当該輝度における発光ムラの補正データとは、パネル158が当該輝度で表示する画像に発光ムラがある場合に、パネル158における発光ムラが無くなる様に、発光ムラを生じている箇所に対して映像信号の信号レベルを補正するための補正データである。そして、このような補正データをムラ補正情報記憶部164に記憶しておき、記憶した補正データに基づいて映像信号の信号レベルを補正することで、パネル158固有の発光ムラを抑えて画像を表示することができる。
上述したように、パネル158は画素を構成するTFTをレーザー光で露光する工程があり、そのレーザー光による露光工程に起因して、パネル158の水平方向や垂直方向に筋状の発光ムラを生じやすくなっている。また、パネル158の水平方向や垂直方向以外にも、局所的に発光ムラを生じる場合もある。
そのため、発光ムラの補正データには、パネル158の水平方向や垂直方向に生じる発光ムラを補正する補正データと、パネル158の局所的に生じる発光ムラを補正する補正データとが含まれる。本実施形態における表示装置100は、水平方向や垂直方向に生じる発光ムラの補正(以下「縦横補正」とも称する)と、局所的に生じる発光ムラを補正する補正(以下「スポット補正」とも称する)とを組み合わせて補正することを特徴とする。
補間部166、168は、補間によって映像信号を補正するための補正信号を生成するものである。補間部166、168によって生成された補正信号を用いて映像信号を補正することによって、パネル158における発光ムラを補正する。
ここで、補間部166と補間部168との違いは、補間部166が縦横補正によって発光ムラを補正する際に補正信号を生成するものであり、補間部168はスポット補正によって発光ムラを補正する際に補正信号を生成するものである。縦横補正とスポット補正のどちらを用いて発光ムラを補正するか、また、縦横補正とスポット補正の両方を用いて発光ムラを補正するかは、パネル158に生じている発光ムラの状態によって、ムラ補正情報記憶部164に補正情報を記録する際に指定してもよい。
加算器170は、補間部166、168で生成された補正信号と、ムラ補正部130に入力された映像信号とを加算するものである。補間部166、168で生成された補正信号と、ムラ補正部130に入力された映像信号とが加算されることで、パネル158における発光ムラを補正することができる。
以上、図3を用いて本発明の一実施形態にかかるムラ補正部130の構成について説明した。上述したように、低階調側ムラ補正部151も、図3に示したムラ補正部130と同様の構成を有する。なお、本実施形態では、低階調側では信号のガンマ特性がほぼリニアな特性を有しているとみなして、低階調側ムラ補正部151は補正面を低階調側に1面だけ持って、低階調側の領域に対するムラ補正を実行する。従って、低階調側の領域においては、図3のような構成を有する低階調側ムラ補正部151によって、パネル158における低階調側の領域における発光ムラを補正することができる。
なお、低階調側の領域に対してムラ補正を実行する際には、ムラ補正部130が実行したリニア領域での信号に対するムラ補正に影響を与えないようにするために、低階調側ムラ補正部151は、特定の入力値以下の領域に対してのみムラ補正を実行してもよい。
従来のムラ補正方法は、例えば図4に示したように、パネルのガンマ特性に合わせて補正面を用意していた。図4の「補正面A」のように、パネルのガンマ特性に合わせて補正面を数多く用意すると、パネルのガンマ特性に合わせたムラ補正が可能になる。しかし、補正面を数多く用意しなければならないので処理が煩雑になると共に補正データを保持しておくための容量が必要となる。補正データの保持方法にもよるが、ムラを補正するためにはおおよそ7〜8面の補正面が必要となり、記憶容量は500メガバイトでは足りない程の補正データが必要となる。しかし、図4の「補正面B」のように補正面を削減すると、処理は補正面Aの場合に比べて簡素化される一方で、表示装置が持つガンマ特性とガンマ特性からの誤差が目立つようになってしまう。
また、従来のムラ補正方法は、例えば図5に示したように、リニア特性を有するように映像信号を変換した後にムラ補正を行っていた。このムラ補正方法を用いれば、補正面は1点で済み、ムラ補正処理が簡素化されると共に、補正データを保持するための容量が少なく済む。しかし、デジタル化の際に生じるビット誤差に起因する問題で、低階調側ではリニア特性からの誤差が増加し、正確にムラを補正できないという問題があった。ビット幅を広げれば(例えば16ビット〜18ビット程度に広げれば)低階調側でのリニア空間の崩れを抑えることができるが、その一方で、ビット幅を広げるということは回路のバス幅および計算量の増加に繋がるので、回路規模の増大を招き、その結果、消費電力、回路面積の増加を招いてしまうという問題があった。
これに対して本実施形態では、図6に示したように、低階調側では信号のガンマ特性がほぼリニアな特性を有しているとみなして、低階調側ムラ補正部151は補正面を低階調側に1点だけ持って、低階調側の領域に対するムラ補正を実行する。本実施形態にかかる表示装置100においては、例えば図6のような入力に対して、入力が40以下の領域に対して低階調側ムラ補正部151によるムラ補正処理を実行する。このように、リニア領域におけるムラ補正と、リニア領域外における低階調側のムラ補正とを実行することで、本実施形態にかかる表示装置100は、ムラ補正データを増加させること無く、効率よくムラを補正することができ、またリニア領域のビット幅を高くすること無く、適切にムラを補正することができる。
<2.第2の実施形態>
上述した本発明の第1の実施形態では、ガンマ特性を有する映像信号を、ガンマ特性からリニア特性を有するように変換する信号処理を行い、リニア特性を有する映像信号に対してムラ補正処理を行った後、再びガンマ特性を有するように映像信号を変換し、変換後の映像信号に対して、低階調側のムラ補正を実行していた。本発明の第2の実施形態では、ガンマ特性からリニア特性を有するように変換する前に低階調側のムラ補正を実行する場合について説明する。
図7は、本発明の第2の実施形態にかかる表示装置100’の構成について説明する説明図である。以下、図7を用いて本発明の第2の実施形態にかかる表示装置100’の構成について説明する。
図7に示した本発明の第2の実施形態にかかる表示装置100’は、図1に示した本発明の第1の実施形態にかかる表示装置100とは異なり、信号処理集積回路110の前段に低階調側ムラ補正部251を設けている。低階調側ムラ補正部251は、本発明の第1の実施形態における低階調側ムラ補正部151と同様に、映像信号の内、所定の入力以下の低階調側の領域に対するムラ補正を実行するものである。
そして、本発明の第2の実施形態にかかる表示装置100’は、リニア変換部116での信号処理の際に、及びガンマ変換部132での信号処理の際に、所定の入力を上回る領域のみを信号処理の対象とするように、制御部104からI/F部114を経由して、閾値情報をリニア変換部116及びガンマ変換部132に送る。リニア変換部116は、制御部104からの閾値情報を受け取り、当該閾値を上回る領域に対してのみ、ガンマ特性を有する映像信号を、リニア特性を有する映像信号に変換する。閾値としては、例えば図6を例に説明すると、入力が40以下であれば低階調側ムラ補正部251でのムラ補正対象とし、入力が40を上回っていればムラ補正部130でのムラ補正対象としてもよい。
そしてガンマ変換部132は、制御部104からの閾値情報を受け取り、当該閾値を上回る領域に対してのみ、リニア特性を有する映像信号を、ガンマ特性を有する映像信号に変換する。リニア変換部116とガンマ変換部132の間では、映像信号の内、制御部104から送られる閾値を上回る領域のみがリニア特性を有することになり、ムラ補正部130は、リニア特性を有する領域に対してムラ補正処理を実行する。
このように、本発明の第2の実施形態にかかる表示装置100’は、リニア領域におけるムラ補正と、リニア領域外における低階調側のムラ補正とを実行する際に、入力が所定の閾値以下の領域ではリニア領域外における低階調側のムラ補正を実行し、入力が所定の閾値を上回る領域ではリニア領域におけるムラ補正を実行する。このようにリニア領域におけるムラ補正と、リニア領域外における低階調側のムラ補正とを組み合わせて実行することで、ムラ補正データを増加させること無く、効率よくムラを補正することができ、またリニア領域のビット幅を高くすること無く、適切にムラを補正することができ、さらに、お互いに他方のムラ補正に影響を与えることなく、ムラを補正することができる。
<3.まとめ>
以上説明したように本発明の各実施形態によれば、リニア特性を有する映像信号に対して信号処理を施して発光ムラの補正を行うことで、ガンマ特性を有する映像信号に比べて発光ムラの検出面の数が少なく済む。そのため、発光ムラを補正するための補正データの記憶容量を少なく抑えることができるので、表示装置100のコスト削減に繋がる。そして、ムラ補正部130や低階調側ムラ補正部151、251に対して輝度値の絶対値を入力すればよいので、ムラ補正部130における補正も容易に行うことができる。
なお、上述した本発明の一実施形態にかかるムラ補正方法は、表示装置100の内部の記録媒体(例えば記録部106)に予め本発明の一実施形態にかかるムラ補正方法を実行するように作成されたコンピュータプログラムを記録しておき、当該コンピュータプログラムを演算装置(例えば制御部104)が順次読み出して実行することによって行ってもよい。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
本発明は、表示装置、ムラ補正方法およびコンピュータプログラムに適用可能であり、特に、所定の走査周期で画素を選択する走査線と、画素を駆動するための輝度情報を与えるデータ線と、前記輝度情報に基づいて電流量を制御し、電流量に応じて発光素子を発光させる画素回路とが、マトリクス状に配置されて構成されるアクティブマトリクス型の表示装置、当該表示装置におけるムラ補正方法およびコンピュータプログラムに適用可能である。
100 表示装置
104 制御部
106 記録部
110 信号処理集積回路
112 エッジぼかし部
114 I/F部
116 リニア変換部
118 パターン生成部
120 色温度調整部
122 静止画検波部
124 長期色温度補正部
126 発光時間制御部
128 信号レベル補正部
130 ムラ補正部
132 ガンマ変換部
134 ディザ処理部
136 信号出力部
138 長期色温度補正検波部
140 ゲートパルス出力部
142 ガンマ回路制御部
150 記憶部
151、251 低階調側ムラ補正部
152 データドライバ
154 ガンマ回路
156 過電流検出部
158 パネル
162 レベル検出部
164 ムラ補正情報記憶部
166、168 補間部
170 加算器

Claims (9)

  1. 電流量に応じて自発光する発光素子と映像信号に応じて前記発光素子へ印加する電流を制御する画素回路とを備える画素と、発光させる前記画素を選択する選択信号を所定の走査周期で該画素へ供給する走査線と、前記映像信号を前記画素へ供給するデータ線とがマトリクス状に配置される表示部と、
    リニア特性を有する前記映像信号に対し発光ムラを補正する第1のムラ補正部と、
    ガンマ特性を有する前記映像信号に対し所定の領域以下の発光ムラを補正する第2のムラ補正部と、
    を備える、表示装置。
  2. 前記第1のムラ補正部による発光ムラの補正の後に、前記第2のムラ補正部による所定の領域以下の発光ムラの補正を実行する、請求項1に記載の表示装置。
  3. 前記第2のムラ補正部による所定の領域以下の発光ムラの補正の後に、前記第1のムラ補正部による所定の領域を超える領域の発光ムラの補正を実行する、請求項1に記載の表示装置。
  4. 前記第1のムラ補正部及び前記第2のムラ補正部に対し、前記所定の領域を指定する閾値を伝送する制御部をさらに備える、請求項3に記載の表示装置。
  5. 電流量に応じて自発光する発光素子と映像信号に応じて前記発光素子へ印加する電流を制御する画素回路とを備える画素と、発光させる前記画素を選択する選択信号を所定の走査周期で該画素へ供給する走査線と、前記映像信号を前記画素へ供給するデータ線とがマトリクス状に配置される表示部に表示される発光ムラを、リニア特性を有する前記映像信号に対して補正する第1のムラ補正ステップと、
    ガンマ特性を有する前記映像信号に対し所定の領域以下の発光ムラを補正する第2のムラ補正ステップと、
    を備える、ムラ補正方法。
  6. 前記第1のムラ補正ステップによる発光ムラの補正の後に、前記第2のムラ補正ステップによる所定の領域以下の発光ムラの補正を実行する、請求項5に記載のムラ補正方法。
  7. 前記第2のムラ補正ステップによる所定の領域以下の発光ムラの補正の後に、前記第1のムラ補正ステップによる所定の領域を超える領域の発光ムラの補正を実行する、請求項5に記載のムラ補正方法。
  8. 前記第1のムラ補正ステップ及び前記第2のムラ補正ステップでの補正の際に、前記所定の領域を指定する閾値を伝送する閾値伝送ステップを備える、請求項7に記載のムラ補正方法。
  9. 電流量に応じて自発光する発光素子と映像信号に応じて前記発光素子へ印加する電流を制御する画素回路とを備える画素と、発光させる前記画素を選択する選択信号を所定の走査周期で該画素へ供給する走査線と、前記映像信号を前記画素へ供給するデータ線とがマトリクス状に配置される表示部に表示される発光ムラを、リニア特性を有する前記映像信号に対して補正する第1のムラ補正ステップと、
    ガンマ特性を有する前記映像信号に対し所定の領域以下の発光ムラを補正する第2のムラ補正ステップと、
    をコンピュータに実行させる、コンピュータプログラム。
JP2009212073A 2009-09-14 2009-09-14 表示装置、ムラ補正方法およびコンピュータプログラム Withdrawn JP2011059596A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2009212073A JP2011059596A (ja) 2009-09-14 2009-09-14 表示装置、ムラ補正方法およびコンピュータプログラム
PCT/JP2010/064374 WO2011030669A1 (ja) 2009-09-14 2010-08-25 表示装置、ムラ補正方法およびコンピュータプログラム
US13/394,438 US20120169700A1 (en) 2009-09-14 2010-08-25 Display device, nonuniformity compensation method and computer program
EP10815266A EP2479743A1 (en) 2009-09-14 2010-08-25 Display device, unevenness correction method, and computer program
CN201080050006XA CN102598101A (zh) 2009-09-14 2010-08-25 显示设备、不均匀性补偿方法和计算机程序
KR1020127005997A KR20120081084A (ko) 2009-09-14 2010-08-25 표시 장치, 얼룩 보정 방법 및 컴퓨터 프로그램
IN2043DEN2012 IN2012DN02043A (ja) 2009-09-14 2012-03-07

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009212073A JP2011059596A (ja) 2009-09-14 2009-09-14 表示装置、ムラ補正方法およびコンピュータプログラム

Publications (1)

Publication Number Publication Date
JP2011059596A true JP2011059596A (ja) 2011-03-24

Family

ID=43732343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009212073A Withdrawn JP2011059596A (ja) 2009-09-14 2009-09-14 表示装置、ムラ補正方法およびコンピュータプログラム

Country Status (7)

Country Link
US (1) US20120169700A1 (ja)
EP (1) EP2479743A1 (ja)
JP (1) JP2011059596A (ja)
KR (1) KR20120081084A (ja)
CN (1) CN102598101A (ja)
IN (1) IN2012DN02043A (ja)
WO (1) WO2011030669A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015212803A (ja) * 2014-04-17 2015-11-26 キヤノン株式会社 画像処理装置及び画像処理方法
JP2018031904A (ja) * 2016-08-25 2018-03-01 日本放送協会 画像表示装置、駆動方法及び駆動プログラム
JP2019510274A (ja) * 2016-06-30 2019-04-11 アップル インコーポレイテッドApple Inc. 外部画素補償のためのシステム及び方法
JP7463642B2 (ja) 2020-10-12 2024-04-09 ウーハン ジンス エレクトロニック グループ カンパニー リミテッド 表示効果強化方法、装置、設備

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5321032B2 (ja) 2008-12-11 2013-10-23 ソニー株式会社 表示装置、輝度調整装置、輝度調整方法及びプログラム
TWI574581B (zh) * 2015-07-03 2017-03-11 點晶科技股份有限公司 發光二極體顯示裝置的點像補償方法及其系統
WO2020110310A1 (ja) * 2018-11-30 2020-06-04 オリンパス株式会社 表示装置及び内視鏡システム
CN110827782A (zh) * 2019-11-27 2020-02-21 Tcl华星光电技术有限公司 一种驱动电路及液晶显示装置
CN111798797B (zh) * 2020-07-28 2022-05-13 合肥鑫晟光电科技有限公司 一种显示控制方法及装置、显示装置、介质

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449907A (en) * 1993-10-29 1995-09-12 International Business Machines Corporation Programmable on-focal plane signal processor
US6414661B1 (en) * 2000-02-22 2002-07-02 Sarnoff Corporation Method and apparatus for calibrating display devices and automatically compensating for loss in their efficiency over time
US7016550B2 (en) * 2002-04-19 2006-03-21 Lockheed Martin Corporation Scene-based non-uniformity offset correction for staring arrays
WO2003071794A1 (fr) * 2002-02-19 2003-08-28 Olympus Corporation Procede et dispositif de calcul de donnees de correction d'image et systeme de projection
JP2004233477A (ja) * 2003-01-29 2004-08-19 Mk Seiko Co Ltd 表示装置
JP2005316408A (ja) * 2004-03-30 2005-11-10 Sanyo Electric Co Ltd 表示むら補正値生成装置
US20050285828A1 (en) * 2004-06-25 2005-12-29 Sanyo Electric Co., Ltd. Signal processing circuit and method for self-luminous type display
JP3870210B2 (ja) * 2004-12-17 2007-01-17 キヤノン株式会社 画像表示装置及びテレビジョン装置
KR100653846B1 (ko) * 2005-04-11 2006-12-05 실리콘 디스플레이 (주) 유기 발광 다이오드의 구동 회로 및 구동 방법
US8188991B2 (en) * 2005-06-23 2012-05-29 Sharp Kabushiki Kaisha Display device and driving method thereof
JP2007086581A (ja) * 2005-09-26 2007-04-05 Seiko Epson Corp 画像処理装置、電気光学装置、電子機器およびデータ生成方法
JP2007199683A (ja) * 2005-12-28 2007-08-09 Canon Inc 画像表示装置
JP2008139861A (ja) * 2006-11-10 2008-06-19 Toshiba Matsushita Display Technology Co Ltd 有機発光素子を用いたアクティブマトリクス型表示装置、および有機発光素子を用いたアクティブマトリクス型表示装置の駆動方法
JP5008412B2 (ja) * 2007-02-01 2012-08-22 エルジー ディスプレイ カンパニー リミテッド 画像表示装置、および画像表示装置の駆動方法
TW200912848A (en) * 2007-04-26 2009-03-16 Sony Corp Display correction circuit of organic EL panel
JP4450012B2 (ja) * 2007-05-11 2010-04-14 ソニー株式会社 有機elパネルの表示補正回路
KR20080101679A (ko) * 2007-05-18 2008-11-21 소니 가부시끼 가이샤 표시 장치, 영상 신호 처리 방법, 및 프로그램
US8456492B2 (en) * 2007-05-18 2013-06-04 Sony Corporation Display device, driving method and computer program for display device
KR101487548B1 (ko) * 2007-05-18 2015-01-29 소니 주식회사 표시 장치, 표시 장치의 제어 방법 및 컴퓨터 프로그램이 기록된 기록 매체
BRPI0813346A2 (pt) * 2007-06-08 2014-12-23 Sony Corp " dispositivo de exibição, método de acionamento de um dispositivo de exibição, e, programa de computador ".
WO2009008497A1 (ja) * 2007-07-11 2009-01-15 Sony Corporation 表示装置、発光むらの補正方法およびコンピュータプログラム
JP4433041B2 (ja) * 2007-11-16 2010-03-17 ソニー株式会社 表示装置、画像信号処理方法、およびプログラム
WO2009144936A1 (ja) * 2008-05-28 2009-12-03 パナソニック株式会社 表示装置、表示装置の製造方法および制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015212803A (ja) * 2014-04-17 2015-11-26 キヤノン株式会社 画像処理装置及び画像処理方法
JP2019510274A (ja) * 2016-06-30 2019-04-11 アップル インコーポレイテッドApple Inc. 外部画素補償のためのシステム及び方法
US10529285B2 (en) 2016-06-30 2020-01-07 Apple Inc. System and method for external pixel compensation
JP2018031904A (ja) * 2016-08-25 2018-03-01 日本放送協会 画像表示装置、駆動方法及び駆動プログラム
JP7463642B2 (ja) 2020-10-12 2024-04-09 ウーハン ジンス エレクトロニック グループ カンパニー リミテッド 表示効果強化方法、装置、設備

Also Published As

Publication number Publication date
IN2012DN02043A (ja) 2015-07-31
KR20120081084A (ko) 2012-07-18
WO2011030669A1 (ja) 2011-03-17
US20120169700A1 (en) 2012-07-05
EP2479743A1 (en) 2012-07-25
CN102598101A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
KR101487548B1 (ko) 표시 장치, 표시 장치의 제어 방법 및 컴퓨터 프로그램이 기록된 기록 매체
WO2011030669A1 (ja) 表示装置、ムラ補正方法およびコンピュータプログラム
US8456492B2 (en) Display device, driving method and computer program for display device
TWI395180B (zh) 顯示裝置,視頻信號處理方法,及程式
US9398246B2 (en) Display device, method of driving display device, and program
KR101964458B1 (ko) 유기발광 표시장치 및 그의 열화보상방법
AU2008273295B2 (en) Display device, method for correcting luminance nonuniformity and computer program
JP2008281821A (ja) 有機elパネルの発光むらの補正方法および有機elパネルの表示補正回路
KR20100019484A (ko) 표시 장치, 표시 장치의 구동 방법 및 컴퓨터 프로그램
JP6548412B2 (ja) 補正値生成装置及び補正値生成方法
WO2022074797A1 (ja) 表示装置およびその駆動方法
JP2015056800A (ja) 映像信号処理回路、映像信号処理方法、及び、表示装置
JP2006235326A (ja) 焼き付き現象補正方法、自発光装置、焼き付き現象補正装置及びプログラム
JP2019179187A (ja) 画像表示装置及びその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120828

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130419