JP2010134313A - 有機エレクトロルミネッセンス表示装置の駆動方法 - Google Patents

有機エレクトロルミネッセンス表示装置の駆動方法 Download PDF

Info

Publication number
JP2010134313A
JP2010134313A JP2008311805A JP2008311805A JP2010134313A JP 2010134313 A JP2010134313 A JP 2010134313A JP 2008311805 A JP2008311805 A JP 2008311805A JP 2008311805 A JP2008311805 A JP 2008311805A JP 2010134313 A JP2010134313 A JP 2010134313A
Authority
JP
Japan
Prior art keywords
node
period
transistor
potential
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008311805A
Other languages
English (en)
Other versions
JP4957713B2 (ja
Inventor
Junichi Yamashita
淳一 山下
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008311805A priority Critical patent/JP4957713B2/ja
Priority to US12/591,706 priority patent/US8102388B2/en
Priority to TW098141411A priority patent/TW201030711A/zh
Priority to KR1020090119580A priority patent/KR20100066375A/ko
Priority to CN200910253543A priority patent/CN101751856A/zh
Publication of JP2010134313A publication Critical patent/JP2010134313A/ja
Application granted granted Critical
Publication of JP4957713B2 publication Critical patent/JP4957713B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】逆方向電圧が有機ＥＬ発光部に印加されることによる劣化を軽減することができる有機ＥＬ表示装置の駆動方法を提供する。
【解決手段】（ａ）前処理を行い、次いで、（ｂ）電源部から駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加した状態を維持し、（ｃ）駆動トランジスタをオフ状態とする閾値電圧キャンセル処理を行い、次いで、（ｄ）走査回路の動作に基づいて書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とすると共に、駆動トランジスタのオフ状態を維持し、（ｅ）書込み処理を行い、次いで、（ｆ）走査回路の動作に基づいて書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電源部から駆動トランジスタを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す。
【選択図】 図７

Description

本発明は、有機エレクトロルミネッセンス表示装置の駆動方法に関する。
発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンス（Electroluminescence：以下、ＥＬと略称する場合がある）を利用した有機エレクトロルミネッセンス発光部を備えた表示素子（以下、単に、有機ＥＬ表示素子と略称する場合がある）は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。
液晶表示装置と同様に、例えば、有機ＥＬ表示素子を備えた有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する場合がある）においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される有機ＥＬ表示素子にあっては、発光層を含む有機層等から構成された発光部に加えて、発光部を駆動するための駆動回路を備えている。
有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する場合がある）を駆動するための回路として、２つのトランジスタと１つの容量部から構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００７−３１０３１１号公報（特許文献１）から周知である。この２Ｔｒ／１Ｃ駆動回路は、図２に示すように、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。ここで、駆動トランジスタＴＲDの他方のソース／ドレイン領域は第２ノードＮＤ2を構成し、駆動トランジスタＴＲDのゲート電極は第１ノードＮＤ1を構成する。
そして、図４にタイミングチャートを示すように、［期間−ＴＰ（２）1’］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１ノード初期化電圧ＶOfs（例えば、０ボルト）を第１ノードＮＤ1に印加する。これにより、第１ノードＮＤ1の電位は、ＶOfsとなる。また、駆動トランジスタＴＲDを介して、電源部１００から第２ノード初期化電圧ＶCC-L（例えば、−１０ボルト）を第２ノードＮＤ2に印加する。これにより、第２ノードＮＤ2の電位は、ＶCC-Lとなる。駆動トランジスタＴＲDの閾値電圧を電圧Ｖth（例えば、３ボルト）と表す。駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域（以下、便宜上、ソース領域と呼ぶ場合がある）との間の電位差がＶth以上となり、駆動トランジスタＴＲDはオン状態となる。尚、発光部ＥＬＰのカソード電極は、電圧ＶCat（例えば、０ボルト）が印加される給電線ＰＳ２に接続されている。
次いで、［期間−ＴＰ（２）2’］において、閾値電圧キャンセル処理が行われる。即ち、書込みトランジスタＴＲWのオン状態を維持したまま、電源部１００の電圧を第２ノード初期化電圧ＶCC-Lから駆動電圧ＶCC-H（例えば、２０ボルト）に切り替える。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDがオフ状態となる。この状態にあっては、第２ノードＮＤ2の電位は、概ね（ＶOfs−Ｖth）である。
その後、［期間−ＴＰ（２）3’］において、書込みトランジスタＴＲWをオフ状態とする。そして、データ線ＤＴＬの電圧を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig_m］とする。
次いで、［期間−ＴＰ（２）4’］において、書込み処理を行う。具体的には、走査線ＳＣＬをハイレベルとすることによって書込みトランジスタＴＲWをオン状態とする。その結果、第１ノードＮＤ1の電位は、映像信号ＶSig_mへと上昇する。
ここで、容量部Ｃ1の値を値ｃ1とし、発光部ＥＬＰの容量ＣELの値を値ｃELとする。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量の値をｃgsとする。駆動トランジスタＴＲDのゲート電極の電位がＶOfsからＶSig_m（＞ＶOfs）に変化したとき、容量部Ｃ1の両端の電位（換言すれば、第１ノードＮＤ1と第２ノードＮＤ2の電位）は、原則として、変化する。即ち、駆動トランジスタＴＲDのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig_m−ＶOfs）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの容量ＣEL、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴＲDのゲート電極の電位の変化分（ＶSig_m−ＶOfs）に基づく駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量ＣELの値ｃELは、容量部Ｃ1の値ｃ1及び駆動トランジスタＴＲDの寄生容量の値ｃgsよりも大きい。そこで、説明の便宜のため、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。尚、図４に示した駆動のタイミングチャートは、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。
上述した動作にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。このため、図４に示すように、［期間−ＴＰ（２）4’］において第２ノードＮＤ2の電位が上昇する。この電位の上昇量ΔＶ（電位補正値）については後述する。駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶgとし、他方のソース／ドレイン領域（第２ノードＮＤ2）の電位をＶsとしたとき、上述した第２ノードＮＤ2の電位の上昇量ΔＶを考慮しなければ、Ｖgの値、Ｖsの値は以下のとおりとなる。第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴＲDのゲート電極と、ソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（Ａ）で表すことができる。
Ｖg ＝ＶSig_m
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth） （Ａ）
即ち、駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_m、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
次いで、移動度補正処理について簡単に説明する。上述した動作にあっては、書込み処理において、駆動トランジスタＴＲDの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を変化させる移動度補正処理が併せて行われる。
上述したように、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。ここで、図４に示すように、［期間−ＴＰ（２）4’］において第２ノードＮＤ2の電位が上昇する。その結果、駆動トランジスタＴＲDの移動度μの値が大きい場合、駆動トランジスタＴＲDのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴＲDの移動度μの値が小さい場合、駆動トランジスタＴＲDのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差Ｖgsは、式（Ａ）から以下の式（Ｂ）のように変形される。尚、［期間−ＴＰ（２）4’］の全時間（ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）−ΔＶ （Ｂ）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（２）5’］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とする。駆動トランジスタＴＲDの一方のソース／ドレイン領域（以下、便宜上、ドレイン領域と呼ぶ場合がある）には、電源部１００から電圧ＶCC-Hが印加された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差Ｖgsは、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsである。駆動トランジスタＴＲDが飽和領域において理想的に動作するとすれば、ドレイン電流Ｉdsは、以下の式（Ｃ）で表すことができる。発光部ＥＬＰはドレイン電流Ｉdsの値に応じた輝度で発光する。尚、係数ｋについては後述する。
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶ）2 （Ｃ）
そして、図４に示す［期間−ＴＰ（２）5’］を発光期間とし、［期間−ＴＰ（２）6’］の始期から次の発光期間までの間を非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）とする。具体的には、［期間−ＴＰ（２）6’］の始期において、電源部１００の電圧ＶCC-Hを電圧ＶCC-Lに切り替え、次の期間［期間−ＴＰ（２）1’］（図４においては、［期間−ＴＰ（２）+1’］と示す）の終期まで維持する。これにより、［期間−ＴＰ（２）6’］の始期から、次の［期間−ＴＰ（２）+5’］の始期までの間が非発光期間となる。
以上に概要を説明した２Ｔｒ／１Ｃ駆動回路の動作についても、後に詳しく説明する。
特開２００７−３１０３１１号公報
上述した駆動方法にあっては、非発光期間を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。しかしながら、非発光期間において、基本的に発光部ＥＬＰには｜ＶCC-L−ＶCat｜といった値の逆方向電圧が印加される。発光部ＥＬＰの劣化を軽減するためには、非発光期間において絶対値が大きい逆方向電圧が印加される期間が占める割合が小さいことが好ましい。また、前処理を行う期間を除いた非発光期間において発光部ＥＬＰに印加される逆方向電圧の絶対値も小さいことが好ましい。例えば、ＶCC-L＜ＶCC-M＜ＶCC-Hなる関係を満たす中間電圧ＶCC-Mを、前処理を行う期間を除いた非発光期間において電源部から供給するといった構成とすることもできるが、有機エレクトロルミネッセンス表示装置の構成や制御が複雑になるといった問題がある。
従って、本発明の目的は、有機エレクトロルミネッセンス表示装置の構成を複雑なものとすることなく、非発光期間において逆方向電圧が印加されることによる発光部ＥＬＰの劣化を軽減することができる、有機エレクトロルミネッセンス表示装置の駆動方法を提供することにある。
上記の目的を達成するための本発明の第１の態様及び第２の態様に係る有機エレクトロルミネッセンス表示装置の駆動方法は、
（１）走査回路、
（２）信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている有機エレクトロルミネッセンス表示素子、
（４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（５）信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（６）電源部、
を備え、
前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電源部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されている、
有機エレクトロルミネッセンス表示装置の駆動方法であって、
第１行目乃至第Ｍ行目の有機エレクトロルミネッセンス表示素子は線順次走査され、各行の有機エレクトロルミネッセンス表示素子を走査するために割り当てられた期間を水平走査期間と表すとき、各水平走査期間にあっては、信号出力回路から第１ノード初期化電圧をデータ線に印加する初期化期間と、次いで、信号出力回路から映像信号をデータ線に印加する映像信号期間とが存在する、
有機エレクトロルミネッセンス表示装置を用いた駆動方法に関する。
そして、上記の目的を達成するための本発明の第１の態様に係る有機エレクトロルミネッセンス表示装置の駆動方法は、
第ｍ行目（但し、ｍ＝１，２，３・・・，Ｍ）の有機エレクトロルミネッセンス表示素子に対応する映像信号期間を含む水平走査期間を水平走査期間Ｈmと表し、水平走査期間Ｈmに対しＰ個（但し、Ｐは、１＜Ｐ＜Ｍの関係を満たし、有機エレクトロルミネッセンス表示装置において所定の値）の水平走査期間分先行する水平走査期間を水平走査期間Ｈm_pre_Pと表すとき、
第ｍ行、第ｎ列目（但し、ｎ＝１，２，３・・・，Ｎ）の有機エレクトロルミネッセンス表示素子において、
（ａ）水平走査期間Ｈm_pre_Pの終期より前に位置する初期化期間に、走査回路の動作に基づいてオン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加して第１ノードの電位を初期化し、電源部から駆動トランジスタの一方のソース／ドレイン領域に第２ノード初期化電圧を印加して第２ノードの電位を初期化し、以て、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、次いで、
（ｂ）電源部の電圧を第２ノード初期化電圧から駆動電圧に切り替え、電源部から駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加した状態を維持し、
（ｃ）走査回路の動作に基づいて書込みトランジスタを初期化期間においてオン状態とし、オン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加した状態で駆動電圧を電源部から駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、水平走査期間Ｈm_pre_Pにおける初期化期間において第１ノード初期化電圧から駆動トランジスタの閾値電圧を減じた電位に達するまで第２ノードの電位を変化させて駆動トランジスタをオフ状態とする閾値電圧キャンセル処理を行い、次いで、
（ｄ）走査回路の動作に基づいて書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とすると共に、駆動トランジスタのオフ状態を維持し、
（ｅ）走査回路の動作に基づいてオン状態とされた書込みトランジスタを介して、水平走査期間Ｈmにおける映像信号期間に、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｆ）走査回路の動作に基づいて書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電源部から駆動トランジスタを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
有機エレクトロルミネッセンス表示装置の駆動方法である。
また、上記の目的を達成するための本発明の第２の態様に係る有機エレクトロルミネッセンス表示装置の駆動方法にあっては、
駆動回路は、更に、第１トランジスタを備えており、
第１トランジスタにおいては、
（Ｃ−１）他方のソース／ドレイン領域は、第２ノードに接続されており、
（Ｃ−２）一方のソース／ドレイン領域には、第２ノードの電位を初期化するための第２ノード初期化電圧が印加され、
（Ｃ−３）ゲート電極は、第１トランジスタ制御線に接続されており、
第ｍ行目（但し、ｍ＝１，２，３・・・，Ｍ）の有機エレクトロルミネッセンス表示素子に対応する映像信号期間を含む水平走査期間を水平走査期間Ｈmと表し、水平走査期間Ｈmに対しＰ個（但し、Ｐは、１＜Ｐ＜Ｍの関係を満たし、有機エレクトロルミネッセンス表示装置において所定の値）の水平走査期間分先行する水平走査期間を水平走査期間Ｈm_pre_Pと表すとき、
第ｍ行、第ｎ列目（但し、ｎ＝１，２，３・・・，Ｎ）の有機エレクトロルミネッセンス表示素子において、
（ａ）水平走査期間Ｈm_pre_Pの終期より前に位置する初期化期間に、走査回路の動作に基づいてオン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加して第１ノードの電位を初期化し、第１トランジスタ制御線からの信号によりオン状態とされた第１トランジスタを介して第２ノードに第２ノード初期化電圧を印加して第２ノードの電位を初期化し、以て、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、次いで、
（ｂ）第１トランジスタ制御線からの信号により第１トランジスタをオン状態からオフ状態とし、
（ｃ）走査回路の動作に基づいて書込みトランジスタを初期化期間においてオン状態とし、オン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加した状態で駆動電圧を電源部から駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、水平走査期間Ｈm_pre_Pにおける初期化期間において第１ノード初期化電圧から駆動トランジスタの閾値電圧を減じた電位に達するまで第２ノードの電位を変化させて駆動トランジスタをオフ状態とする閾値電圧キャンセル処理を行い、次いで、
（ｄ）走査回路の動作に基づいて書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とすると共に、駆動トランジスタのオフ状態を維持し、
（ｅ）走査回路の動作に基づいてオン状態とされた書込みトランジスタを介して、水平走査期間Ｈmにおける映像信号期間に、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｆ）走査回路の動作に基づいて書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電源部から駆動トランジスタを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
有機エレクトロルミネッセンス表示装置の駆動方法である。
本発明の第１の態様及び第２の態様に係る有機エレクトロルミネッセンス表示装置の駆動方法にあっては、工程（ａ）乃至工程（ｆ）までの一連の工程をくり返して行うことにより画像が表示される。基本的には、工程（ａ）における水平走査期間Ｈm_pre_Pの終期より前に位置する初期化期間から、水平走査期間Ｈmの終期までが非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）となる。発光部ＥＬＰのアノード電極に第２ノード初期化電圧が印加される期間は、前処理を行う初期化期間の始期付近に限られる。また、非発光期間の大部分においては、発光部ＥＬＰのアノード電極には、第１ノード初期化電圧から駆動トランジスタの閾値電圧を減じた値の電圧が印加されるに過ぎない。従って、非発光期間において絶対値が大きい逆方向電圧が印加される期間が占める割合を小さくすることができ、また、非発光期間の大部分において発光部ＥＬＰに印加される逆方向電圧の絶対値を小さくすることができる。これにより、発光部ＥＬＰの劣化を軽減することができる。
以下、図面を参照して、実施例に基づき本発明を説明する。尚、説明は以下の順序で行う。
１．本発明の有機エレクトロルミネッセンス表示装置の駆動方法についてのより詳しい説明
２．各実施例において用いられる有機エレクトロルミネッセンス表示装置の概要の説明
３．実施例１ （２Ｔｒ／１Ｃ駆動回路の態様）
４．実施例２ （２Ｔｒ／１Ｃ駆動回路の態様）
５．実施例３ （２Ｔｒ／１Ｃ駆動回路の態様）
６．実施例４ （２Ｔｒ／１Ｃ駆動回路の態様）
７．実施例５ （３Ｔｒ／１Ｃ駆動回路の態様）
８．実施例６ （３Ｔｒ／１Ｃ駆動回路の態様）
９．実施例７ （３Ｔｒ／１Ｃ駆動回路の態様）
１０．実施例８ （３Ｔｒ／１Ｃ駆動回路の態様）
１１．実施例９ （４Ｔｒ／１Ｃ駆動回路の態様）
１２．実施例１０（４Ｔｒ／１Ｃ駆動回路の態様）
〈本発明の有機エレクトロルミネッセンス表示装置の駆動方法についてのより詳しい説明〉
上述した本発明の第１の態様に係る有機エレクトロルミネッセンス表示装置の駆動方法にあっては、前記工程（ｄ）と前記工程（ｅ）との間に、
（ｇ）初期化期間に、走査回路の動作に基づいてオン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加して第１ノードの電位を初期化し、電源部から駆動トランジスタの一方のソース／ドレイン領域に第２ノード初期化電圧を印加して第２ノードの電位を初期化し、以て、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する第２の前処理を行い、次いで、
（ｈ）電源部の電圧を第２ノード初期化電圧から駆動電圧に切り替え、電源部から駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加した状態を維持し、
（ｉ）走査回路の動作に基づいて書込みトランジスタを初期化期間においてオン状態とし、オン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加した状態で駆動電圧を電源部から駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、水平走査期間Ｈmの終期より前に位置する初期化期間において第１ノード初期化電圧から駆動トランジスタの閾値電圧を減じた電位に達するまで第２ノードの電位を変化させて駆動トランジスタをオフ状態とする第２の閾値電圧キャンセル処理を行う、
構成とすることができる。
上述した本発明の第２の態様に係る有機エレクトロルミネッセンス表示装置の駆動方法にあっては、前記工程（ｄ）と前記工程（ｅ）との間に、
（ｇ）初期化期間に、走査回路の動作に基づいてオン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加して第１ノードの電位を初期化し、第１トランジスタ制御線からの信号によりオン状態とされた第１トランジスタを介して第２ノードに第２ノード初期化電圧を印加して第２ノードの電位を初期化し、以て、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する第２の前処理を行い、次いで、
（ｈ）第１トランジスタ制御線からの信号により第１トランジスタをオン状態からオフ状態とし、
（ｉ）走査回路の動作に基づいて書込みトランジスタを初期化期間においてオン状態とし、オン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加した状態で駆動電圧を電源部から駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、水平走査期間Ｈmの終期より前に位置する初期化期間において第１ノード初期化電圧から駆動トランジスタの閾値電圧を減じた電位に達するまで第２ノードの電位を変化させて駆動トランジスタをオフ状態とする第２の閾値電圧キャンセル処理を行う、
構成とすることができる。
上述した本発明の第１の態様及び第２の態様に係る有機エレクトロルミネッセンス表示装置の駆動方法にあっては、基本的には、水平走査期間Ｈmにおける初期化期間において工程（ｉ）を行う構成とすることが好ましいが、これに限るものではない。水平走査期間Ｈmよりも先行する水平走査期間における初期化期間において工程（ｉ）を行う構成であってもよい。
上述した好ましい構成を含む本発明の第１の態様及び第２の態様に係る有機エレクトロルミネッセンス表示装置の駆動方法にあっては、初期化期間において、信号出力回路は、第１ノード初期化電圧として第１初期化電圧をデータ線に印加し、次いで、第１初期化電圧に替えて、第１初期化電圧より低い第２初期化電圧を第１ノード初期化電圧としてデータ線に印加する構成とすることができる。
上述した各種の好ましい構成を含む本発明の第１の態様及び第２の態様に係る有機エレクトロルミネッセンス表示装置の駆動方法にあっては、前期工程（ａ）を水平走査期間Ｈm_pre_Pにおける初期化期間に行う構成とすることができる。あるいは又、前期工程（ａ）を水平走査期間Ｈm_pre_Pよりも前の水平走査期間における初期化期間に行う構成とすることもできる。いずれの構成とするかは、有機エレクトロルミネッセンス表示装置の設計に応じて適宜設定すればよい。具体的には、１水平走査期間における初期化期間のみで上述した工程（ｃ）、即ち、閾値電圧キャンセル処理を完了することができる場合には、前者の構成とすればよい。それ以外の場合には、後者の構成とすればよい。後者の構成にあっては、例えば、初期化期間において書込みトランジスタがオン状態となり、且つ、映像信号期間において書込みトランジスタがオフ状態となるように、水平走査期間Ｈm_pre_Pの終期まで走査回路の動作に基づいて書込みトランジスタのオン状態とオフ状態を制御することにより、支障なく閾値電圧キャンセル処理を行うことができる。
尚、上述した本発明の第１の態様及び第２の態様に係る有機エレクトロルミネッセンス表示装置の駆動方法における工程（ｇ）及び工程（ｉ）においても、基本的には上述したと同様である。例えば、水平走査期間Ｈmにおける初期化期間において工程（ｉ）を行う構成であって、１水平走査期間における初期化期間のみで上述した工程（ｇ）、即ち、第２の閾値電圧キャンセル処理を充分完了することができる場合には、工程（ｇ）を水平走査期間Ｈmにおける初期化期間に行う構成とすることができる。それ以外の場合は、工程（ｇ）を水平走査期間Ｈmよりも前の水平走査期間における初期化期間に行えばよい。
上述した各種の好ましい構成を含む本発明の第２の態様に係る有機エレクトロルミネッセンス表示装置の駆動方法にあっては、駆動回路は、更に、第２トランジスタを備えており、電源部と駆動トランジスタの一方のソース／ドレイン領域とは、第２トランジスタを介して接続されており、第１トランジスタがオン状態であるとき、第２トランジスタをオフ状態とする構成とすることができる。この場合において、第２トランジスタは、第１トランジスタとは異なる導電型のトランジスタから構成されており、第２トランジスタのゲート電極は、第１トランジスタ制御線に接続されている構成とすることができる。上述した構成によれば、オン状態とされた第１トランジスタを介して第２ノードに第２ノード初期化電圧を印加する際に、電源部から第１トランジスタに電流が流れることを防ぐことができるので、消費電力を低減することができる。
以上に説明した各種の好ましい構成を含む本発明の第１の態様及び第２の態様に係る有機エレクトロルミネッセンス表示装置の駆動方法（以下、これらを単に、本発明の駆動方法あるいは本発明と呼ぶ場合がある）にあっては、工程（ｅ）において、駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加した状態で、データ線から映像信号が印加される。これにより、書込み処理と同時に、駆動トランジスタの特性に応じて第２ノードの電位を上昇させる移動度補正処理が行われる。移動度補正処理の詳細については後述する。
本発明に用いられる有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と呼ぶ場合がある）にあっては、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。例えば、１つの画素は複数の副画素から構成されている構成、具体的には、１つの画素は、赤色発光副画素、緑色発光副画素、青色発光副画素の３つの副画素から構成されている、カラー表示の構成とすることができる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
有機ＥＬ表示装置の画素（ピクセル）の値として、ＶＧＡ（６４０，４８０）、Ｓ−ＶＧＡ（８００，６００）、ＸＧＡ（１０２４，７６８）、ＡＰＲＣ（１１５２，９００）、Ｓ−ＸＧＡ（１２８０，１０２４）、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（１９２０，１０３５）、（７２０，４８０）、（１２８０，９６０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
有機ＥＬ表示装置にあっては、走査回路、信号出力回路等の各種の回路、走査線、データ線等の各種の配線、電源部、有機エレクトロルミネッセンス発光部（以下、単に、発光部と呼ぶ場合がある）の構成、構造は、周知の構成、構造とすることができる。具体的には、発光部は、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができる。駆動回路を構成するトランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。ｎチャネル型のトランジスタにあってはＬＤＤ構造（Lightly Doped Drain構造）が形成されていてもよい。場合によっては、ＬＤＤ構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは有機エレクトロルミネッセンス表示素子（以下、単に、有機ＥＬ表示素子と呼ぶ場合がある）の発光時であるので、発光時においてドレイン領域側となる一方のソース／ドレイン領域側にのみＬＤＤ構造を形成した構成とすることもできる。尚、例えば、書込みトランジスタ等にｐチャネル型の薄膜トランジスタを用いてもよい。
駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
以下、図面を参照して、実施例に基づき本発明を説明するが、それに先立ち、各実施例において用いられる有機ＥＬ表示装置の概要を説明する。
〈各実施例において用いられる有機ＥＬ表示装置の概要〉
各実施例での使用に適した有機ＥＬ表示装置は、複数の画素を備えた有機ＥＬ表示装置である。１つの画素は複数の副画素（各実施例にあっては、３つの副画素である赤色発光副画素、緑色発光副画素、青色発光副画素）から構成されている。各副画素は、駆動回路１１と、この駆動回路１１に接続された発光部（発光部ＥＬＰ）とが積層された構造を有する有機ＥＬ表示素子１０から構成されている。
実施例１、実施例２、実施例３及び実施例４に係る有機ＥＬ表示装置の概念図を図１に示す。実施例５、実施例６、実施例７及び実施例８、並びに、実施例１０に係る有機ＥＬ表示装置の概念図を図１６に示し、実施例９に係る有機ＥＬ表示装置の概念図を図２７に示す。
図２には、２トランジスタ／１容量部から基本的に構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）を示す。図１７には、３トランジスタ／１容量部から基本的に構成された駆動回路（３Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）を示す。図２８及び図３０には、４トランジスタ／１容量部から基本的に構成された駆動回路（４Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）を示す。
ここで、各実施例における有機ＥＬ表示装置は、
（１）走査回路１０１、
（２）信号出力回路１０２、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路１１を備えている有機ＥＬ表示素子１０、
（４）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（５）信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（６）電源部１００、
を備えている。図１、図１６及び図２７においては、３×３個の有機ＥＬ表示素子１０を図示しているが、これは、あくまでも例示に過ぎない。尚、便宜のため、図１、図１６及び図２７においては、図２等に示す給電線ＰＳ２の図示を省略した。
発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から成る周知の構成、構造を有する。走査回路１０１、信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬ、電源部１００の構成、構造は、周知の構成、構造とすることができる。
駆動回路１１の最小構成要素を説明する。駆動回路１１は、少なくとも、駆動トランジスタＴＲD、書込みトランジスタＴＲW、及び、一対の電極を備えた容量部Ｃ1から構成されている。駆動トランジスタＴＲDは、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。また、書込みトランジスタＴＲWも、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。尚、書込みトランジスタＴＲWがｐチャネル型のＴＦＴから成る構成であってもよい。
ここで、駆動トランジスタＴＲDにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電源部１００に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、容量部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成し、
（Ａ−３）ゲート電極は、書込みトランジスタＴＲWの他方のソース／ドレイン領域に接続され、且つ、容量部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成する。
また、書込みトランジスタＴＲWにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極は、走査線ＳＣＬに接続されている。
図３に有機ＥＬ表示装置の一部分の模式的な一部断面図を示す。駆動回路１１を構成するトランジスタＴＲD，ＴＲW及び容量部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路１１を構成するトランジスタＴＲD，ＴＲW及び容量部Ｃ1の上方に形成されている。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図３においては、駆動トランジスタＴＲDのみを図示する。その他のトランジスタは隠れて見えない。
より具体的には、駆動トランジスタＴＲDは、ゲート電極３１、ゲート絶縁層３２、半導体層３３に設けられたソース／ドレイン領域３５，３５、及び、ソース／ドレイン領域３５，３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、容量部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、容量部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７に接続されている。駆動トランジスタＴＲD及び容量部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ2）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
図３等に示す有機ＥＬ表示装置の製造方法を説明する。先ず、支持体２０上に、走査線ＳＣＬ等の各種配線、容量部Ｃ1を構成する電極、半導体層から成るトランジスタ、層間絶縁層、コンタクトホール等を、周知の方法により適宜形成する。次いで、周知の方法により成膜及びパターニングを行い、マトリクス状に配列された発光部ＥＬＰを形成する。そして、上記工程を経た支持体２０と基板２１を対向させ周囲を封止した後、例えば外部の回路との結線を行い、有機ＥＬ表示装置を得ることができる。
各実施例における有機ＥＬ表示装置は、複数の有機ＥＬ表示素子１０（例えば、Ｎ×Ｍ＝１９２０×４８０）を備えている、カラー表示の表示装置である。各有機ＥＬ表示素子１０は副画素を構成すると共に、複数の副画素から成る群によって１画素を構成し、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に画素が配列されている。１画素は、走査線ＳＣＬの延びる方向に並んだ、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の３種類の副画素から構成されている。
有機ＥＬ表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されている。各画素を構成する有機ＥＬ表示素子１０は線順次走査され、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する有機ＥＬ表示素子１０が同時に駆動される。換言すれば、１つの行を構成する各有機ＥＬ表示素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、有機ＥＬ表示装置の構成に応じて適宜選択すればよい。
後述する各実施例においては、説明の便宜のため、第（ｍ−１）行目の有機ＥＬ表示素子１０が走査され、次いで、第ｍ行目の有機ＥＬ表示素子１０が走査されるとして説明する。第ｍ行目の有機ＥＬ表示素子１０に対応する水平走査期間Ｈmに対しＰ個の水平走査期間分先行する水平走査期間とは、第（ｍ−Ｐ）行目の有機ＥＬ表示素子１０が走査される水平走査期間である。従って、各実施例にあっては、第ｍ行目の有機ＥＬ表示素子１０に対応する映像信号期間を含む水平走査期間Ｈmは、換言すれば、第ｍ番目の水平走査期間である。また、水平走査期間Ｈmに対しＰ個の水平走査期間分先行する水平走査期間を水平走査期間Ｈm_pre_Pと表すとき、水平走査期間Ｈm_pre_Pとは、第（ｍ−Ｐ）番目の水平走査期間Ｈm-Pであるといった関係にある。
後述する各実施例において、第ｍ行、第ｎ列目に位置する有機ＥＬ表示素子１０に関する駆動、動作を説明するが、係る有機ＥＬ表示素子１０を、以下、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。そして、第ｍ行目に配列された各有機ＥＬ表示素子１０の水平走査期間、即ち、第ｍ番目の水平走査期間Ｈmが終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各有機ＥＬ表示素子１０を構成する発光部を発光させる。例えば、工程（ａ）を水平走査期間Ｈm_pre_Pにおける初期化期間に行う構成にあっては、第ｍ行目に配列された各有機ＥＬ表示素子１０を構成する発光部の発光状態は、次の水平走査期間Ｈm_pre_Pにおける初期化期間の開始直前まで継続される。「Ｐ」の値は、有機ＥＬ表示装置の設計仕様に応じて適宜決定すればよい。例えば、工程（ａ）を水平走査期間Ｈm_pre_Pにおける初期化期間に行う構成にあっては、或る表示フレームの第ｍ行目に配列された各有機ＥＬ表示素子１０を構成する発光部の発光は、次の第（ｍ−Ｐ）番目の水平走査期間における初期化期間の始期直前まで継続される。一方、第（ｍ−Ｐ）番目の水平走査期間における初期化期間から第ｍ番目の水平走査期間の終期まで、発光部ＥＬＰの非発光状態を維持し非発光期間とすることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。１表示フレーム期間の時間長は、（１／ＦＲ）であり、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。尚、（ｍ−Ｐ）等の値が負値となる場合には、負値となる分の水平走査期間は、動作に応じて、前の表示フレームあるいは後の表示フレームにおいて適宜処理すればよい。
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。
以下、実施例に基づき、有機ＥＬ表示装置の駆動方法を説明する。
実施例１は、本発明の第１の態様に係る有機ＥＬ表示装置の駆動方法に関する。実施例１にあっては、駆動回路１１は２トランジスタ／１容量部から構成されている。駆動回路１１を含む有機ＥＬ表示素子１０の等価回路図を図２に示す。
先ず、駆動回路や発光部の詳細について説明する。
この駆動回路１１は、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている（２Ｔｒ／１Ｃ駆動回路）。
［駆動トランジスタＴＲD］
駆動トランジスタＴＲDの一方のソース／ドレイン領域は、給電線ＰＳ１を介して、電源部１００に接続されている。一方、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、
［１］発光部ＥＬＰのアノード電極、及び、
［２］容量部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴＲDのゲート電極は、
［１］書込みトランジスタＴＲWの他方のソース／ドレイン領域、及び、
［２］容量部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。尚、電源部１００からは、後述するように、電圧ＶCC-H、及び、電圧ＶCC-Lが供給される。
ここで、駆動トランジスタＴＲDは、有機ＥＬ表示素子１０の発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。有機ＥＬ表示素子１０の発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴＲDの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2 （１）
このドレイン電流Ｉdsが有機ＥＬ表示素子１０の発光部ＥＬＰを流れることで、有機ＥＬ表示素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、有機ＥＬ表示素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。
［書込みトランジスタＴＲW］
書込みトランジスタＴＲWの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴＲDのゲート電極に接続されている。一方、書込みトランジスタＴＲWの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。そして、信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSigや、後述する第１ノード初期化電圧が、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、他の種々の信号・電圧（例えば、プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、書込みトランジスタＴＲWのオン／オフ動作は、書込みトランジスタＴＲWのゲート電極に接続された走査線ＳＣＬからの信号、具体的には、走査回路１０１からの信号によって制御される。
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴＲDのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極は、電圧ＶCatが印加される給電線ＰＳ２に接続されている。発光部ＥＬＰの寄生容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
次いで、実施例１における有機ＥＬ表示装置の駆動方法について説明する。
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。後述する他の実施例においても同様である。
ＶSig ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・０ボルト〜１０ボルト
ＶCC-H ：発光部ＥＬＰに電流を流すための駆動電圧
・・・２０ボルト
ＶCC-L ：第２ノード初期化電圧
・・・−１０ボルト
ＶOfs ：駆動トランジスタＴＲDのゲート電極の電位（第１ノードＮＤ1の電位）を初期
化するための第１ノード初期化電圧
・・・０ボルト
Ｖth ：駆動トランジスタＴＲDの閾値電圧
・・・３ボルト
ＶCat ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
第１行目乃至第Ｍ行目の有機ＥＬ表示素子１０は線順次走査される。各行の有機ＥＬ表示素子１０を走査するために割り当てられた期間を水平走査期間と表すとき、後述する図７等に示すように、各水平走査期間にあっては、信号出力回路１０２から第１ノード初期化電圧をデータ線ＤＴＬに印加する初期化期間と、次いで、信号出力回路１０２から映像信号ＶSigをデータ線ＤＴＬに印加する映像信号期間とが存在する。
第ｍ行目の有機ＥＬ表示素子１０に対応する映像信号期間を含む水平走査期間を第ｍ番目の水平走査期間Ｈmと表す。また、水平走査期間Ｈmに対しＰ個の水平走査期間分先行する水平走査期間を、水平走査期間Ｈm_pre_P、あるいは、第（ｍ−Ｐ）番目の水平走査期間Ｈm-Pと表す。他の水平走査期間においても同様である。
実施例１に係る有機ＥＬ表示装置にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には、駆動トランジスタＴＲDを介して発光部ＥＬＰに向かって電流を流すための駆動電圧ＶCC-Hと、第２ノードＮＤ2の電位を初期化するための第２ノード初期化電圧ＶCC-Lとが、選択的に電源部１００から印加される。
先ず、発明の理解を助けるために、実施例１に係る有機ＥＬ表示装置を用いた、参考例の駆動方法の動作と、その場合の問題点について説明する。参考例に係る発光部ＥＬＰの駆動のタイミングチャートを模式的に図４に示し、各トランジスタのオン／オフ状態等を模式的に図５の（Ａ）乃至（Ｆ）、及び、図６の（Ａ）及び（Ｂ）に示す。
参考例に係る有機ＥＬ表示装置の駆動方法にあっては、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０において、
（ａ’）第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴＲDの閾値電圧Ｖthを超え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理を行い、次いで、
（ｂ’）第１ノードＮＤ1の電位を保った状態で、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ’）走査線ＳＣＬからの信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSigを第１ノードＮＤ1に印加する書込み処理を行い、次いで、
（ｄ’）走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、
（ｅ’）電源部１００から駆動トランジスタＴＲDを介して第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流すことによって発光部ＥＬＰを駆動した後、
（ｆ’）電源部１００から駆動トランジスタＴＲDを介して第２ノードＮＤ2に第２ノード初期化電圧ＶCC-Lを印加し、発光部ＥＬＰを非発光状態とする、
工程を備えている。
図４に示す［期間−ＴＰ（２）0’］〜［期間−ＴＰ（２）3’］は、書込み処理が行われる［期間−ＴＰ（２）4’］の直前までの動作期間である。そして、［期間−ＴＰ（２）0’］〜［期間−ＴＰ（２）3’］において、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は原則として非発光状態にある。図４に示すように、［期間−ＴＰ（２）4’］の他、［期間−ＴＰ（２）1’］〜［期間−ＴＰ（２）3’］は第ｍ番目の水平走査期間Ｈmに包含される。尚、説明の便宜のため、［期間−ＴＰ（２）1’］の始期、及び、［期間−ＴＰ（２）4’］の終期は、それぞれ、第ｍ番目の水平走査期間Ｈmの始期及び終期に一致するものとして説明する。
更に、［期間−ＴＰ（２）1’］の始期、及び、［期間−ＴＰ（２）2’］の終期は、それぞれ、水平走査期間Ｈmにおける初期化期間の始期及び終期に一致するものとする。また、［期間−ＴＰ（２）3’］の始期、及び、［期間−ＴＰ（２）4’］の終期は、それぞれ、水平走査期間Ｈmにおける映像信号期間の始期及び終期に一致するものとする。
以下、［期間−ＴＰ（２）0’］〜［期間−ＴＰ（２）3’］の各期間について、説明する。尚、［期間−ＴＰ（２）1’］〜［期間−ＴＰ（２）3’］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
［期間−ＴＰ（２）0’］（図４、図５の（Ａ）参照）
この［期間−ＴＰ（２）0’］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0’］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。尚、「ｍ’」については後述する。そして、この［期間−ＴＰ（２）0’］において、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は、非発光状態にある。［期間−ＴＰ（２）0’］の始期（図示せず）において、電源部１００から供給される電圧が駆動電圧ＶCC-Hから第２ノード初期化電圧ＶCC-Lに切り替えられる。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下し、発光部ＥＬＰのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。
上述したように、各水平走査期間において、信号出力回路１０２からデータ線ＤＴＬに、第１ノード初期化電圧ＶOfsを印加し、次いで、第１ノード初期化電圧ＶOfsに替えて映像信号ＶSigを印加する。より具体的には、現表示フレームにおける第ｍ番目の水平走査期間Ｈmに対応して、データ線ＤＴＬには、第１ノード初期化電圧ＶOfsが印加され、次いで、第１ノード初期化電圧ＶOfsに替えて第（ｎ，ｍ）番目の副画素に対応する映像信号（便宜のため、ＶSig_mと表す。他の映像信号においても同様である。）が印加される。同様に、第（ｍ＋１）番目の水平走査期間Ｈm+1に対応して、データ線ＤＴＬには、第１ノード初期化電圧ＶOfsが印加され、次いで、第１ノード初期化電圧ＶOfsに替えて第（ｎ，ｍ＋１）番目の副画素に対応する映像信号ＶSig_m+1が印加される。図４においては記載を省略したが、水平走査期間Ｈm，Ｈm+1，Ｈm+m'以外の各水平走査期間においても、データ線ＤＴＬには第１ノード初期化電圧ＶOfsと映像信号ＶSigとが印加される。
［期間−ＴＰ（２）1’］（図４、図５の（Ｂ）参照）
そして、現表示フレームにおける第ｍ番目の水平走査期間Ｈmが開始する。この［期間−ＴＰ（２）1’］において、上記の工程（ａ’）を行う。
具体的には、［期間−ＴＰ（２）1’］の開始時、走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴＲWをオン状態とする。信号出力回路１０２からデータ線ＤＴＬに印加される電圧はＶOfsである（初期化期間）。その結果、第１ノードＮＤ1の電位は、ＶOfs（０ボルト）となる。電源部１００から第２ノード初期化電圧ＶCC-Lを第２ノードＮＤ2に印加しているので、第２ノードＮＤ2の電位はＶCC-L（−１０ボルト）を保持する。
第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴＲDの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴＲDはオン状態である。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを超えない。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理が完了する。
［期間−ＴＰ（２）2’］（図４、図５の（Ｃ）参照）
この［期間−ＴＰ（２）2’］において、上記の工程（ｂ’）を行う。
即ち、書込みトランジスタＴＲWのオン状態を維持したまま、電源部１００から供給される電圧を、ＶCC-Lから電圧ＶCC-Hに切り替える。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。説明の便宜のため、［期間−ＴＰ（２）2’］の長さは、第２ノードＮＤ2の電位を充分変化させるのに足りる長さであるとする。
この［期間−ＴＰ（２）2’］が充分長ければ、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDはオフ状態となる。即ち、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat） （２）
この［期間−ＴＰ（２）2’］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
［期間−ＴＰ（２）3’］（図４、図５の（Ｄ）参照）
この［期間−ＴＰ（２）3’］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。また、データ線ＤＴＬに印加される電圧が、第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わる（映像信号期間）。閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない。尚、閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達していない場合には、［期間−ＴＰ（２）3’］においてブートストラップ動作が生じ、第１ノードＮＤ1と第２ノードＮＤ2の電位は多少上昇する。
［期間−ＴＰ（２）4’］（図４、図５の（Ｅ）参照）
この期間内に、上記の工程（ｃ’）を行う。走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とする。そして、書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSig_mを第１ノードＮＤ1に印加する。その結果、第１ノードＮＤ1の電位はＶSig_mへと上昇する。駆動トランジスタＴＲDはオン状態である。尚、場合によっては、［期間−ＴＰ（２）3’］において書込みトランジスタＴＲWのオン状態を保った構成とすることもできる。この構成にあっては、［期間−ＴＰ（２）3’］においてデータ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わると直ちに書込み処理が開始される。
ここで、容量部Ｃ1の容量は値ｃ1であり、発光部ＥＬＰの容量ＣELの容量は値ｃELとする。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量を値ｃgsとする。駆動トランジスタＴＲDのゲート電極の電位がＶOfsからＶSig_m（＞ＶOfs）に変化したとき、容量部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、原則として、変化する。即ち、駆動トランジスタＴＲDのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig_m−ＶOfs）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの容量ＣEL、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴＲDのゲート電極の電位の変化分（ＶSig_m−ＶOfs）に基づく駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量ＣELの容量の値ｃELは、容量部Ｃ1の容量の値ｃ1及び駆動トランジスタＴＲDの寄生容量の値ｃgsよりも大きい。従って、上述した説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮していない。また、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。他の実施例においても同様である。尚、駆動のタイミングチャートは、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。
上述した書込み処理にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から駆動電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。このため、図４に示すように、［期間−ＴＰ（２）4’］において第２ノードＮＤ2の電位が上昇する。この電位の上昇量（図４に示すΔＶ）については後述する。駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位をＶsとしたとき、上述した第２ノードＮＤ2の電位の上昇を考慮しなければ、Ｖgの値、Ｖsの値は以下のとおりとなる。第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
Ｖg ＝ＶSig_m
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth） （３）
即ち、駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_m、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
次いで、上述した［期間−ＴＰ（２）4’］における第２ノードＮＤ2の電位の上昇について説明する。上述した参考例の駆動方法にあっては、書込み処理において、駆動トランジスタＴＲDの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理が併せて行われる。
駆動トランジスタＴＲDをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生ずることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴＲDのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生ずると、有機ＥＬ表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
上述した参考例の駆動方法にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から駆動電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。このため、図４に示すように、［期間−ＴＰ（２）4’］において第２ノードＮＤ2の電位が上昇する。駆動トランジスタＴＲDの移動度μの値が大きい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（即ち、第２ノードＮＤ2の電位）の上昇量ΔＶ（電位補正値）は大きくなる。逆に、駆動トランジスタＴＲDの移動度μの値が小さい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）−ΔＶ （４）
尚、書き込み処理を実行するための所定の時間（図４においては、［期間−ＴＰ（２）4’］の全時間（ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（２）4’］の全時間ｔ0は決定されている。そして、これによって、［期間−ＴＰ（２）4’］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat） （２’）
［期間−ＴＰ（２）5’］（図４、及び、図５の（Ｆ）参照）
以上の操作によって、工程（ａ’）乃至工程（ｃ’）が完了する。その後、この［期間−ＴＰ（２）5’］において、上記の工程（ｄ’）、及び、工程（ｅ’）を行う。即ち、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態を維持した状態で、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとし、書込みトランジスタＴＲWをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴＲDのゲート電極を浮遊状態とする。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
ここで、上述したとおり、駆動トランジスタＴＲDのゲート電極は浮遊状態にあり、しかも、容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（４）の値を保持する。
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を超えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）にように変形することができる。
Ｉds＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶ）2 （５）
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_mの値から、駆動トランジスタＴＲDの移動度μに起因した電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０の輝度は、係る電流Ｉdsに対応した値である。
しかも、移動度μの大きな駆動トランジスタＴＲDほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig_m−ＶOfs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴＲDにおいても、映像信号ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。これにより、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部ＥＬＰの輝度のばらつきを補正することができる。
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この第（ｍ＋ｍ’−１）番目の水平走査期間の終期は、［期間−ＴＰ（２）5’］の終期に相当する。ここで、「ｍ’」は、１＜ｍ’＜Ｍの関係を満たし、有機ＥＬ表示装置において所定の値である。換言すれば、発光部ＥＬＰは、第（ｍ＋１）番目の水平走査期間Ｈm+1の始期から第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の直前まで駆動され、この期間が発光期間となる。
［期間−ＴＰ（２）6’］（図４、及び、図６の（Ａ）参照）
次いで、上記の工程（ｆ’）を行い、発光部ＥＬＰを非発光状態とする。
具体的には、書込みトランジスタＴＲWのオフ状態を保った状態で、［期間−ＴＰ（２）6’］の始期（換言すれば、第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の始期）において、電源部１００から供給される電圧を、電圧ＶCC-Hから電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下し、発光部ＥＬＰのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。
そして、上述した非発光状態を、次のフレームにおける第ｍ番目の水平走査期間Ｈmの直前まで継続する。この時点は、図４に示す［期間−ＴＰ（２）+1’］の始期の直前に相当する。このように、非発光期間を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。例えば、ｍ’＝Ｍ／２と設定すれば、発光期間及び非発光期間の時間長は、それぞれ、１表示フレーム期間の略半分の時間長となる。
そして、［期間−ＴＰ（２）+1’］以降においては、上述した［期間−ＴＰ（２）1’］乃至［期間−ＴＰ（２）6’］において説明したと同様の工程をくり返して行う（図４、及び、図６の（Ｂ）参照）。即ち、図４に示す［期間−ＴＰ（２）6’］は、次の［期間−ＴＰ（２）0’］に該当する。
上述した参考例の駆動方法にあっては、非発光期間の大部分は図４に示す［期間−ＴＰ（２）6’］で占められている。そして、この期間の間、発光部ＥＬＰには｜ＶCC-L−ＶCat｜といった値の逆方向電圧が印加された状態にある。即ち、上述した例では、１０ボルトの逆方向電圧が、第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の始期から次のフレームにおける第ｍ番目の水平走査期間Ｈmの始期付近まで、継続して発光部ＥＬＰに印加される。
次いで、実施例１の駆動方法について説明する。実施例１に係る発光部ＥＬＰの駆動のタイミングチャートを模式的に図７に示し、各トランジスタのオン／オフ状態等を模式的に図８の（Ａ）乃至（Ｆ）、及び、図９の（Ａ）乃至（Ｆ）に示す。
実施例１に係る有機ＥＬ表示装置の駆動方法にあっては、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０において、
（ａ）水平走査期間Ｈm_pre_Pの終期より前に位置する初期化期間に、走査回路１０１の動作に基づいてオン状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加して第１ノードＮＤ1の電位を初期化し、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に第２ノード初期化電圧ＶCC-Lを印加して第２ノードＮＤ2の電位を初期化し、以て、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴＲDの閾値電圧Ｖthを超え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理を行い、次いで、
（ｂ）電源部１００の電圧を第２ノード初期化電圧ＶCC-Lから駆動電圧ＶCC-Hに切り替え、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hを印加した状態を維持し、
（ｃ）走査回路１０１の動作に基づいて書込みトランジスタＴＲWを初期化期間においてオン状態とし、オン状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加した状態で駆動電圧ＶCC-Hを電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加し、以て、水平走査期間Ｈm_pre_Pにおける初期化期間において第１ノード初期化電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に達するまで第２ノードＮＤ2の電位を変化させて駆動トランジスタＴＲDをオフ状態とする閾値電圧キャンセル処理を行い、次いで、
（ｄ）走査回路１０１の動作に基づいて書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とすると共に、駆動トランジスタＴＲDのオフ状態を維持し、
（ｅ）走査回路１０１の動作に基づいてオン状態とされた書込みトランジスタＴＲWを介して、水平走査期間Ｈmにおける映像信号期間に、データ線ＤＴＬから映像信号を第１ノードＮＤ1に印加する書込み処理を行い、次いで、
（ｆ）走査回路１０１の動作に基づいて書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、電源部１００から駆動トランジスタＴＲDを介して、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流す、
工程を備えている。後述する実施例２、実施例３及び実施例４に係る有機ＥＬ表示装置の駆動方法においても同様である。
実施例１にあっては、前期工程（ａ）を水平走査期間Ｈm_pre_Pにおける初期化期間に行う。尚、上述したように、水平走査期間Ｈm_pre_Pとは水平走査期間Ｈm-Pであるので、便宜のため、後者の表記に統一して説明する。図面においても同様である。後述するように、例えば、Ｐ＝Ｍ／２と設定すれば、発光期間及び非発光期間の時間長は、それぞれ、１表示フレーム期間の略半分の時間長となる。
図７に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）5］は、書込み処理が行われる［期間−ＴＰ（２）6］の直前までの動作期間である。そして、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）6］において、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は非発光状態にある。図７に示すように、［期間−ＴＰ（２）6］の他、［期間−ＴＰ（２）4］〜［期間−ＴＰ（２）5］は第ｍ番目の水平走査期間Ｈmに包含される。
説明の便宜のため、［期間−ＴＰ（２）1］の始期は、第（ｍ−Ｐ）番目の水平走査期間Ｈm-Pにおける初期化期間（図７において、データ線ＤＴＬの電位がＶOfsである期間であり、他の水平走査期間においても同様）の始期に一致するとする。同様に、［期間−ＴＰ（２）2］の終期は、水平走査期間Ｈm-Pにおける初期化期間の終期に一致するとする。また、［期間−ＴＰ（２）3］の始期は、水平走査期間Ｈm-Pにおける映像信号期間（図７において、データ線ＤＴＬの電位がＶig_m-Pである期間）の始期に一致するとする。
また、［期間−ＴＰ（２）4］の始期及び終期は、それぞれ、第ｍ番目の水平走査期間Ｈmにおける初期化期間の始期及び終期に一致するとする。［期間−ＴＰ（２）5］の始期は、第ｍ番目の水平走査期間Ｈmにおける映像信号期間（図７において、データ線ＤＴＬの電位がＶig_mである期間）の始期に一致するとする。同様に、［期間−ＴＰ（２）6］の終期は、水平走査期間Ｈmにおける映像信号期間の終期に一致するとする。
以下、先ず、［期間−ＴＰ（２）-1］〜［期間−ＴＰ（２）3］の各期間について、説明する。
［期間−ＴＰ（２）-1］（図７、図８の（Ａ）参照）
この［期間−ＴＰ（２）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の有機ＥＬ表示素子１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ表示素子１０における発光部ＥＬＰには、前述した式（５）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ表示素子１０の輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、書込みトランジスタＴＲWはオフ状態であり、駆動トランジスタＴＲDはオン状態である。
［期間−ＴＰ（２）0］（図７、図８の（Ｂ）参照）
この［期間−ＴＰ（２）0］は、例えば、前の表示フレームから現表示フレームに移行する際の動作である。即ち、この［期間−ＴＰ（２）0］は、第（ｍ−Ｐ）番目の水平走査期間Ｈm-Pの始期の直前の期間である。この［期間−ＴＰ（２）0］において、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は非発光状態となる。即ち、電源部１００から供給される電圧を駆動電圧ＶCC-Hから第２ノード初期化電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下し、発光部ＥＬＰのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。
［期間−ＴＰ（２）1］（図７、図８の（Ｃ）参照）
そして、現表示フレームにおける第（ｍ−Ｐ）番目の水平走査期間Ｈm-Pが開始する。この［期間−ＴＰ（２）1］において、工程（ａ）、即ち、上述した前処理を行う。
上述したように、水平走査期間Ｈm-Pにおける初期化期間の始期、及び、終期は、それぞれ、［期間−ＴＰ（２）1］の始期、及び、［期間−ＴＰ（２）2］の終期である。［期間−ＴＰ（２）1］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とし、オン状態の書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加して第１ノードＮＤ1の電位を初期化する。また、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に第２ノード初期化電圧ＶCC-Lを印加して第２ノードＮＤ2の電位を初期化する。
その結果、第１ノードＮＤ1の電位は、ＶOfs（０ボルト）となる。電源部１００から第２ノード初期化電圧ＶCC-Lを第２ノードＮＤ2に印加しているので、第２ノードＮＤ2の電位はＶCC-L（−１０ボルト）を保持する。
第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴＲDの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴＲDはオン状態である。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを超えない。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理が完了する。
そして、［期間−ＴＰ（２）1］の終期において、上述した工程（ｂ）を行う。具体的には、電源部１００の電圧を第２ノード初期化電圧ＶCC-Lから駆動電圧ＶCC-Hに切り替え、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hを印加した状態を維持する。
［期間−ＴＰ（２）2］（図７、図８の（Ｄ）及び（Ｅ）参照）
この［期間−ＴＰ（２）2］において、工程（ｃ）、即ち、上述した閾値電圧キャンセル処理を行う。
走査回路１０１の動作に基づいて書込みトランジスタＴＲWを初期化期間においてオン状態とし、オン状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加した状態で駆動電圧ＶCC-Hを電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加する。実施例１にあっては、［期間−ＴＰ（２）2］において書込みトランジスタＴＲWのオン状態を維持する。
［期間−ＴＰ（２）2］において、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。以て、第１ノード初期化電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に達するまで第２ノードＮＤ2の電位を変化させて駆動トランジスタＴＲDをオフ状態とする閾値電圧キャンセル処理を行う。
次いで、［期間−ＴＰ（２）3］乃至［期間−ＴＰ（２）5］において、工程（ｄ）を行う。即ち、走査回路１０１の動作に基づいて書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とすると共に、駆動トランジスタＴＲDのオフ状態を維持する。以下、各期間毎に説明する。
［期間−ＴＰ（２）3］（図７、図８の（Ｆ）参照）
［期間−ＴＰ（２）3］の始期において書込みトランジスタＴＲWをオフ状態に切り替える。駆動トランジスタＴＲDはオフ状態を維持し、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位は変化しない。
［期間−ＴＰ（２）4］（図７、図９の（Ａ）参照）
この［期間−ＴＰ（２）4］から、第ｍ番目の水平走査期間が開始する。データ線ＤＴＬには第１ノード初期化電圧ＶOfsが印加される。駆動トランジスタＴＲDはオフ状態を維持し、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位は変化しない。
［期間−ＴＰ（２）5］（図７、図９の（Ｂ）参照）
この［期間−ＴＰ（２）5］の始期において、データ線ＤＴＬに印加される電圧が、第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わる。駆動トランジスタＴＲDはオフ状態を維持し、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位は変化しない。
上述した［期間−ＴＰ（２）3］乃至［期間−ＴＰ（２）5］においても、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は非発光状態を維持する。これらの期間の間、発光部ＥＬＰには｜（ＶOfs−Ｖth）−ＶCat｜といった値の逆方向電圧が印加された状態にある。即ち、上述した例では、３ボルトの逆方向電圧が継続して発光部ＥＬＰに印加される。
［期間−ＴＰ（２）6］（図７、図９の（Ｃ）参照）
この期間内に、工程（ｅ）、即ち、上述した書込み処理を行う。走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とする。そして、書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSig_mを第１ノードＮＤ1に印加する。その結果、第１ノードＮＤ1の電位はＶSig_mへと上昇する。駆動トランジスタＴＲDはオン状態である。尚、場合によっては、［期間−ＴＰ（２）4］及び［期間−ＴＰ（２）5］において書込みトランジスタＴＲWをオン状態とする構成とすることもできる。この構成にあっては、［期間−ＴＰ（２）5］においてデータ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わると直ちに書込み処理が開始される。
尚、書き込み処理を実行するための所定の時間（図７においては、［期間−ＴＰ（２）6］の全時間（ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。実施例１の駆動方法においても、上述した参考例の駆動方法と同様に書込み処理において、駆動トランジスタＴＲDの特性に応じて駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理が併せて行われる。図７に示す第２ノードＮＤ2の電位補正値ΔＶは、図４を参照して説明したと同様であるので、説明を省略する。
［期間−ＴＰ（２）7］（図７、及び、図９の（Ｄ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この［期間−ＴＰ（２）7］において、工程（ｆ）を行う。即ち、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態を維持した状態で、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとし、書込みトランジスタＴＲWをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴＲDのゲート電極を浮遊状態とする。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
ここで、上述したとおり、駆動トランジスタＴＲDのゲート電極は浮遊状態にあり、しかも、容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、上記の式（４）の値を保持する。
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を超えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、上記の式（５）で与えられる。
そして、発光部ＥＬＰの発光状態を、［期間−ＴＰ（２）7］の終期まで継続する。具体的には、［期間−ＴＰ（２）7］の終期まで、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hを印加した状態を維持する。
そして、［期間−ＴＰ（２）8］の始期において、電源部１００から供給される電圧を駆動電圧ＶCC-Hから第２ノード初期化電圧ＶCC-Lに切り替える。この［期間−ＴＰ（２）8］は、例えば次のフレームにおける第（ｍ−Ｐ）番目の水平走査期間Ｈm-Pの始期の直前の期間である。［期間−ＴＰ（２）8］は、例えば次のフレームにおける［期間−ＴＰ（２）0］に対応する。［期間−ＴＰ（２）+1］以降においては、上述した［期間−ＴＰ（２）1］乃至［期間−ＴＰ（２）8］において説明したと同様の工程をくり返して行う（図７、並びに、図９の（Ｅ）及び（Ｆ）参照）。
図７を参照して説明した実施例１の駆動方法にあっては、非発光期間は［期間−ＴＰ（２）0］乃至［期間−ＴＰ（２）6］であり、発光期間は［期間−ＴＰ（２）7］となる。そして、非発光期間の大部分を構成する［期間−ＴＰ（２）3］乃至［期間−ＴＰ（２）5］においては、発光部ＥＬＰには｜（ＶOfs−Ｖth）−ＶCat｜といった値の逆方向電圧が印加された状態にある。即ち、上述した例では、３ボルトの逆方向電圧が継続して発光部ＥＬＰに印加される。そして、実施例１の駆動方法にあっては、｜ＶCC-L−ＶCat｜といった値の逆方向電圧が印加されるのは、［期間−ＴＰ（２）0］及び［期間−ＴＰ（２）1］の期間内に限られる。
実施例１の駆動方法によれば、非発光期間において絶対値が大きい逆方向電圧が発光部ＥＬＰに印加される期間が占める割合を小さくすることができ、また、非発光期間の大部分において発光部ＥＬＰに印加される逆方向電圧の絶対値を小さくすることができる。これにより、発光部ＥＬＰの劣化を軽減することができる。
実施例２も、本発明の第１の態様に係る有機ＥＬ表示装置の駆動方法に関する。実施例２は実施例１の変形である。実施例２に係る有機ＥＬ表示装置の概念図は図１と同様であり、駆動回路１１を含む有機ＥＬ表示素子１０の等価回路図は図２と同様である。実施例２の表示装置を構成する各構成要素は、実施例１において説明したと同様であるので、説明を省略する。後述する実施例３及び実施例４においても同様である。
実施例２の駆動方法にあっては、実施例１において説明した前記工程（ｄ）と前記工程（ｅ）との間に、
（ｇ）初期化期間に、走査回路１０１の動作に基づいてオン状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加して第１ノードＮＤ1の電位を初期化し、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に第２ノード初期化電圧ＶCC-Lを印加して第２ノードＮＤ2の電位を初期化し、以て、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴＲDの閾値電圧Ｖthを超え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する第２の前処理を行い、次いで、
（ｈ）電源部１００の電圧を第２ノード初期化電圧ＶCC-Lから駆動電圧ＶCC-Hに切り替え、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hを印加した状態を維持し、
（ｉ）走査回路１０１の動作に基づいて書込みトランジスタＴＲWを初期化期間においてオン状態とし、オン状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加した状態で駆動電圧ＶCC-Hを電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加し、以て、水平走査期間Ｈmの終期より前に位置する初期化期間において第１ノード初期化電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に達するまで第２ノードＮＤ2の電位を変化させて駆動トランジスタＴＲDをオフ状態とする第２の閾値電圧キャンセル処理を行う、
といった工程を備えている点が主に相違する他は、実施例１の駆動方法と同様の構成である。
実施例２の駆動方法について説明する。実施例２に係る発光部ＥＬＰの駆動のタイミングチャートを模式的に図１０に示し、各トランジスタのオン／オフ状態等を模式的に図１１の（Ａ）乃至（Ｅ）に示す。
［期間−ＴＰ（２）-1］乃至［期間−ＴＰ（２）2］（図１０参照）
これらの期間の動作は、実施例１において図７及び図８の（Ａ）乃至（Ｄ）を参照して説明した［期間−ＴＰ（２）-1］乃至［期間−ＴＰ（２）2］との動作と同様であるので、説明を省略する。［期間−ＴＰ（２）2］において、工程（ｃ）、即ち、上述した閾値電圧キャンセル処理を行う。浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。
［期間−ＴＰ（２）3A］（図１０、図１１の（Ａ）参照）
この期間の動作は、実施例１において図７及び図８の（Ｆ）を参照して説明した［期間−ＴＰ（２）3］の動作と実質的に同様である。即ち、この［期間−ＴＰ（２）3A］において、駆動トランジスタＴＲDのオフ状態を維持する（上述した工程（ｄ））。
［期間−ＴＰ（２）3B］（図１０、図１１の（Ｂ）参照）
この［期間−ＴＰ（２）3B］は、第ｍ番目の水平走査期間Ｈmの始期の直前の期間である。この［期間−ＴＰ（２）3B］の始期において、電源部１００から供給される電圧を駆動電圧ＶCC-Hから第２ノード初期化電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下する。第１ノードＮＤ1の電位も、第２ノードＮＤ2の電位変化に倣って低下する。
［期間−ＴＰ（２）4A］（図１０、図１１の（Ｃ）参照）
そして、現表示フレームにおける第ｍ番目の水平走査期間Ｈmが開始する。この［期間−ＴＰ（２）4A］において、工程（ｇ）、即ち、上述した第２の前処理を行う。
水平走査期間Ｈmにおける初期化期間の始期及び終期は、それぞれ、［期間−ＴＰ（２）4A］の始期、及び、［期間−ＴＰ（２）4B］の終期に一致するとする。また、水平走査期間Ｈmにおける映像信号期間の始期及び終期は、それぞれ、後述する［期間−ＴＰ（２）5］の始期、及び、［期間−ＴＰ（２）6］の終期に一致するとする。［期間−ＴＰ（２）4A］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とし、オン状態の書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加して第１ノードＮＤ1の電位を初期化する。また、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に第２ノード初期化電圧ＶCC-Lを印加して第２ノードＮＤ2の電位を初期化する。
その結果、第１ノードＮＤ1の電位は、ＶOfs（０ボルト）となる。電源部１００から第２ノード初期化電圧ＶCC-Lを第２ノードＮＤ2に印加しているので、第２ノードＮＤ2の電位はＶCC-L（−１０ボルト）を保持する。
実施例１において図７の［期間−ＴＰ（２）2］について説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴＲDの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴＲDはオン状態である。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを超えない。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する第２の前処理が完了する。
そして、［期間−ＴＰ（２）4A］の終期において、上述した工程（ｈ）を行う。具体的には、電源部１００の電圧を第２ノード初期化電圧ＶCC-Lから駆動電圧ＶCC-Hに切り替え、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hを印加した状態を維持する。
［期間−ＴＰ（２）4B］（図１０、図１１の（Ｄ）及び（Ｅ）参照）
この［期間−ＴＰ（２）2］において、工程（ｉ）、即ち、上述した第２の閾値電圧キャンセル処理を行う。実施例２にあっては、［期間−ＴＰ（２）4B］において書込みトランジスタＴＲWのオン状態を維持する。
［期間−ＴＰ（２）4B］において、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。以て、第１ノード初期化電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に達するまで第２ノードＮＤ2の電位を変化させて駆動トランジスタＴＲDをオフ状態とする第２の閾値電圧キャンセル処理を行う。
［期間−ＴＰ（２）5］（図１０）
この［期間−ＴＰ（２）5］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。この期間の動作は、実施例１において図７及び図９の（Ｂ）を参照して説明した［期間−ＴＰ（２）5］の動作と実質的に同様であるので、説明を省略する。
［期間−ＴＰ（２）6］（図１０）
この期間内に、工程（ｅ）、即ち、上述した書込み処理を行う。この期間の動作は、実施例１において図７及び図９の（Ｃ）を参照して説明した［期間−ＴＰ（２）6］の動作と同様である。即ち、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とする。そして、書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSig_mを第１ノードＮＤ1に印加する。その結果、第１ノードＮＤ1の電位はＶSig_mへと上昇する。駆動トランジスタＴＲDはオン状態である。尚、場合によっては、［期間−ＴＰ（２）5］において書込みトランジスタＴＲWをオン状態とする構成とすることもできる。この構成にあっては、［期間−ＴＰ（２）5］においてデータ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わると直ちに書込み処理が開始される。
［期間−ＴＰ（２）7］（図１０）
この［期間−ＴＰ（２）7］において、工程（ｆ）を行う。この期間の動作は、実施例１において図７及び図９の（Ｄ）を参照して説明した［期間−ＴＰ（２）7］の動作と同様である。
即ち、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態を維持した状態で、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとし、書込みトランジスタＴＲWをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴＲDのゲート電極を浮遊状態とする。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
その結果、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、上記の式（４）の値を保持する。
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を超えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、上記の式（５）で与えられる。
そして、発光部ＥＬＰの発光状態を、［期間−ＴＰ（２）7］の終期まで継続する。具体的には、［期間−ＴＰ（２）7］の終期まで、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hを印加した状態を維持する。
そして、［期間−ＴＰ（２）8］の始期において、電源部１００から供給される電圧を駆動電圧ＶCC-Hから第２ノード初期化電圧ＶCC-Lに切り替える。この［期間−ＴＰ（２）8］は、例えば次のフレームにおける第（ｍ−Ｐ）番目の水平走査期間Ｈm-Pの始期の直前の期間である。［期間−ＴＰ（２）8］は、例えば次のフレームにおける［期間−ＴＰ（２）0］に対応する。［期間−ＴＰ（２）+1］以降においては、上述した［期間−ＴＰ（２）1］乃至［期間−ＴＰ（２）8］において説明したと同様の工程をくり返して行う。
実施例１において説明したと同様に、図１０を参照して説明した実施例２の駆動方法にあっては、非発光期間は［期間−ＴＰ（２）0］乃至［期間−ＴＰ（２）6］であり、発光期間は［期間−ＴＰ（２）7］となる。そして、非発光期間の大部分を構成する［期間−ＴＰ（２）3A］においては、発光部ＥＬＰには｜（ＶOfs−Ｖth）−ＶCat｜といった値の逆方向電圧が印加された状態にある。即ち、上述した例では、３ボルトの逆方向電圧が継続して発光部ＥＬＰに印加される。そして、実施例２の駆動方法にあっては、｜ＶCC-L−ＶCat｜といった値の逆方向電圧が印加されるのは、［期間−ＴＰ（２）0］及び［期間−ＴＰ（２）1］、並びに、［期間−ＴＰ（２）3B］及び［期間−ＴＰ（２）4A］の期間内に限られる。
従って、実施例１において説明したと同様に、非発光期間において絶対値が大きい逆方向電圧が発光部ＥＬＰに印加される期間が占める割合を小さくすることができ、また、非発光期間の大部分において発光部ＥＬＰに印加される逆方向電圧の絶対値を小さくすることができる。これにより、発光部ＥＬＰの劣化を軽減することができる。
更に、実施例２の駆動方法における特有の効果について説明する。実施例１にあっては、［期間−ＴＰ（２）3］の始期における第２ノードＮＤ2の電位は（ＶOfs−Ｖth＝−３ボルト）であり、発光部ＥＬＰの両端には、｜（ＶOfs−Ｖth）−ＶCat｜、即ち絶対値で３ボルトの逆方向電圧が印加された状態にある。従って、発光部ＥＬＰの逆方向電流が充分小さければ、［期間−ＴＰ（２）3］の終期まで、第２ノードＮＤ2の電位は（ＶOfs−Ｖth＝−３ボルト）を維持する。
しかしながら、発光部ＥＬＰの逆方向電流が無視できない場合には、［期間−ＴＰ（２）3］の間、第２ノードＮＤ2の電位は上昇する。この場合には、実施例１にあっては、第２ノードＮＤ2の電位が変動した状態で工程（ｅ）、即ち、書込み処理を行うことになり、表示すべき画像の輝度が変動するといった問題が生ずる。
実施例２の駆動方法にあっては、書込み処理を行う直前に第２の閾値電圧キャンセル処理を行う。これにより、例え［期間−ＴＰ（２）3A］の間において第２ノードＮＤ2の電位が変動したとしても、書込み処理の直前に第２ノードＮＤ2の電位は（ＶOfs−Ｖth＝−３ボルト）に再度設定される。従って、［期間−ＴＰ（２）3A］の間において第２ノードＮＤ2の電位が変動しても、表示すべき画像の輝度に影響を与えることがないといった利点を有する。
実施例３も、本発明の第１の態様に係る有機ＥＬ表示装置の駆動方法に関する。実施例３も、実施例１の変形である。
実施例３の駆動方法においても、実施例１において説明した工程（ａ）乃至（ｆ）を行う。但し、実施例３の駆動方法にあっては、初期化期間において、信号出力回路１０２は、第１ノード初期化電圧として第１初期化電圧をデータ線ＤＴＬに印加し、次いで、第１初期化電圧に替えて、第１初期化電圧より低い第２初期化電圧を第１ノード初期化電圧としてデータ線ＤＴＬに印加する点が相違する。
以下の説明において、電圧の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
ＶOfs1 ：第１初期化電圧
・・・０ボルト
ＶOfs2 ：第２初期化電圧
・・・−２ボルト
実施例３の駆動方法について説明する。実施例３に係る発光部ＥＬＰの駆動のタイミングチャートを模式的に図１２に示し、各トランジスタのオン／オフ状態等を模式的に図１３の（Ａ）乃至（Ｆ）に示す。
説明の便宜のため、図１２に示す［期間−ＴＰ（２）1］の始期は、第（ｍ−Ｐ）番目の水平走査期間Ｈm-Pにおける初期化期間（図１２において、データ線ＤＴＬの電位がＶOfs1又はＶOfs2である期間）の始期に一致するとする。同様に、［期間−ＴＰ（２）2B］の終期は、水平走査期間Ｈm-Pにおける初期化期間の終期に一致するとする。また、［期間−ＴＰ（２）3］の始期は、水平走査期間Ｈm-Pにおける映像信号期間（図１２において、データ線ＤＴＬの電位がＶig_m-Pである期間）の始期に一致するとする。
更には、水平走査期間Ｈm-Pにおける初期化期間において、信号出力回路１０２が第１ノード初期化電圧として第１初期化電圧ＶOfs1をデータ線ＤＴＬに印加する期間は、［期間−ＴＰ（２）1］の始期から［期間−ＴＰ（２）2A］の終期までの期間と一致するとする。同様に、信号出力回路１０２が第１ノード初期化電圧として第２初期化電圧ＶOfs2をデータ線ＤＴＬに印加する期間は、［期間−ＴＰ（２）2B］と一致するとする。
［期間−ＴＰ（２）-1］（図１２参照）
この期間の動作は、実施例１において図７及び図８の（Ａ）を参照して説明した［期間−ＴＰ（２）-1］の動作と同様であるので、説明を省略する。
［期間−ＴＰ（２）0］（図１２、図１３の（Ａ）参照）
この期間の動作は、実施例１において図７及び図８の（Ｂ）を参照して説明した［期間−ＴＰ（２）0］の動作と同様である。この［期間−ＴＰ（２）0］は、第（ｍ−Ｐ）番目の水平走査期間Ｈm-Pの始期の直前の期間である。この［期間−ＴＰ（２）0］において、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は非発光状態となる。電源部１００から供給される電圧を駆動電圧ＶCC-Hから第２ノード初期化電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下し、発光部ＥＬＰのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。
［期間−ＴＰ（２）1］（図１２、図１３の（Ｂ）参照）
そして、現表示フレームにおける第（ｍ−Ｐ）番目の水平走査期間Ｈm-Pが開始する。この［期間−ＴＰ（２）1］において、工程（ａ）、即ち、上述した前処理を行う。この期間の動作は、実質的に、実施例１において図７及び図８の（Ｃ）を参照して説明した［期間−ＴＰ（２）1］の動作と同様である。
即ち、［期間−ＴＰ（２）1］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とし、オン状態の書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧としての第１初期化電圧ＶOfs1を印加して第１ノードＮＤ1の電位を初期化する。また、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に第２ノード初期化電圧ＶCC-Lを印加して第２ノードＮＤ2の電位を初期化する。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理が完了する。
そして、［期間−ＴＰ（２）1］の終期において、工程（ｂ）を行う。具体的には、電源部１００の電圧を第２ノード初期化電圧ＶCC-Lから駆動電圧ＶCC-Hに切り替え、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hを印加した状態を維持する。
［期間−ＴＰ（２）2A］（図１２、図１３の（Ｃ）及び（Ｄ）参照）
この［期間−ＴＰ（２）2A］において、工程（ｃ）、即ち、上述した閾値電圧キャンセル処理を行う。この期間の動作は、実質的に、実施例１において図７、図８の（Ｄ）及び（Ｅ）を参照して説明した［期間−ＴＰ（２）2］の動作と同様である。
実施例３にあっては、［期間−ＴＰ（２）2A］及び後述する［期間−ＴＰ（２）2B］において書込みトランジスタＴＲWのオン状態を維持する。
この［期間−ＴＰ（２）2A］において、第１ノードＮＤ1の電位は変化しないが（ＶOfs1＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs1−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs1−Ｖth）となる。以て、第１ノード初期化電圧としての第１初期化電圧ＶOfs1から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に達するまで第２ノードＮＤ2の電位を変化させて駆動トランジスタＴＲDをオフ状態とする閾値電圧キャンセル処理を行う。
［期間−ＴＰ（２）2B］（図１２、図１３の（Ｅ）参照）
この期間の始期において、信号出力回路１０２は、第１初期化電圧ＶOfs1に替えて、第１初期化電圧ＶOfs1より低い第２初期化電圧ＶOfs2を第１ノード初期化電圧としてデータ線ＤＴＬに印加する。第１ノードＮＤ1の電位は（ＶOfs1＝０ボルト）から、（ＶOfs2＝−２ボルト）に変化する。上述したように、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は小さいので、第２ノードＮＤ1の電位は（ＶOfs1−Ｖth）を維持する。駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（６）で表される。
Ｖgs＝ＶOfs2−（ＶOfs1−Ｖth） （６）
次いで、［期間−ＴＰ（２）3］乃至［期間−ＴＰ（２）5］において、駆動トランジスタＴＲDのオフ状態を維持する（上述した工程（ｄ））。以下、各期間毎に説明する。
［期間−ＴＰ（２）3］（図１２、図１３の（Ｆ）参照）
この期間の動作は、基本的には、実施例１において図７、図８の（Ｆ）を参照して説明した［期間−ＴＰ（２）3］の動作と同様である。［期間−ＴＰ（２）3］において書込みトランジスタＴＲWをオフ状態に切り替える。駆動トランジスタＴＲDはオフ状態を維持し、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位は変化しない。
［期間−ＴＰ（２）4］（図１２参照）
この［期間−ＴＰ（２）4］から、第ｍ番目の水平走査期間が開始する。この期間の動作は、基本的には、実施例１において図７、図９の（Ａ）を参照して説明した［期間−ＴＰ（２）4］の動作と同様である。データ線ＤＴＬには第１ノード初期化電圧として第１初期化電圧ＶOfs1が印加され、次いで、第１初期化電圧ＶOfs1に替えて第２初期化電圧ＶOfs2が印加される。駆動トランジスタＴＲDはオフ状態を維持し、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位は変化しない。
［期間−ＴＰ（２）5］（図１２参照）
この期間の動作は、基本的には、実施例１において図７、図９の（Ｂ）を参照して説明した［期間−ＴＰ（２）5］の動作と同様である。この［期間−ＴＰ（３）5］の始期において、データ線ＤＴＬに印加される電圧が、第２初期化電圧ＶOfs2から映像信号ＶSig_mに切り替わる。駆動トランジスタＴＲDはオフ状態を維持し、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位は変化しない。
実施例１において説明したと同様に、上述した［期間−ＴＰ（２）3］乃至［期間−ＴＰ（２）5］においても、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は非発光状態を維持する。これらの期間の間、発光部ＥＬＰには｜（ＶOfs1−Ｖth）−ＶCat｜といった値の逆方向電圧が印加された状態にある。即ち、上述した例では、３ボルトの逆方向電圧が継続して発光部ＥＬＰに印加される。
［期間−ＴＰ（２）6］（図１２参照）
この期間内に、工程（ｅ）、即ち、上述した書込み処理を行う。この期間の動作は、実施例１において図７、図９の（Ｃ）を参照して説明した［期間−ＴＰ（２）6］の動作と同様である。即ち、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とする。そして、書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSig_mを第１ノードＮＤ1に印加する。その結果、第１ノードＮＤ1の電位はＶSig_mへと上昇する。駆動トランジスタＴＲDはオン状態である。尚、場合によっては、［期間−ＴＰ（２）4］及び［期間−ＴＰ（２）5］において書込みトランジスタＴＲWをオン状態とする構成とすることもできる。この構成にあっては、［期間−ＴＰ（２）5］においてデータ線ＤＴＬの電圧が第２初期化電圧ＶOfs2から映像信号ＶSig_mに切り替わると直ちに書込み処理が開始される。
尚、実施例１において説明したと同様に、実施例３の駆動方法においても、駆動トランジスタＴＲDの特性に応じて駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理が併せて行われる。図１２に示す第２ノードＮＤ2の電位補正値ΔＶは、図４を参照して説明したと同様であるので、説明を省略する。
［期間−ＴＰ（２）7］（図１２参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この［期間−ＴＰ（２）7］において、工程（ｆ）を行う。この期間の動作は、基本的には、実施例１において図７、図９の（Ｄ）を参照して説明した［期間−ＴＰ（２）7］の動作と同様である。即ち、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態を維持した状態で、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとし、書込みトランジスタＴＲWをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴＲDのゲート電極を浮遊状態とする。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
ここで、上述したとおり、駆動トランジスタＴＲDのゲート電極は浮遊状態にあり、しかも、容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、下記の式（４’）の値を保持する。
Ｖgs≒ＶSig_m−（ＶOfs1−Ｖth）−ΔＶ （４’）
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を超えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、下記の式（５’）で与えられる。
Ｉds＝ｋ・μ・（ＶSig_m−ＶOfs1−ΔＶ）2 （５’）
そして、発光部ＥＬＰの発光状態を、［期間−ＴＰ（２）7］の終期まで継続する。具体的には、［期間−ＴＰ（２）7］の終期まで、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hを印加した状態を維持する。
そして、［期間−ＴＰ（２）8］の始期において、電源部１００から供給される電圧を駆動電圧ＶCC-Hから第２ノード初期化電圧ＶCC-Lに切り替える。この［期間−ＴＰ（２）8］は、例えば次のフレームにおける第（ｍ−Ｐ）番目の水平走査期間Ｈm-Pの始期の直前の期間である。［期間−ＴＰ（２）8］は、例えば次のフレームにおける［期間−ＴＰ（２）0］に対応する。［期間−ＴＰ（２）+1］以降においては、上述した［期間−ＴＰ（２）1］乃至［期間−ＴＰ（２）8］において説明したと同様の工程をくり返して行う（図１２参照）。
実施例１において説明したと同様に、図１２を参照して説明した実施例３の駆動方法にあっては、非発光期間は［期間−ＴＰ（２）0］乃至［期間−ＴＰ（２）6］であり、発光期間は［期間−ＴＰ（２）7］となる。そして、非発光期間の大部分を構成する［期間−ＴＰ（２）3］乃至［期間−ＴＰ（４）5］においては、発光部ＥＬＰには｜（ＶOfs1−Ｖth）−ＶCat｜といった値の逆方向電圧が印加された状態にある。即ち、上述した例では、３ボルトの逆方向電圧が継続して発光部ＥＬＰに印加される。そして、実施例３の駆動方法においても、｜ＶCC-L−ＶCat｜といった値の逆方向電圧が印加されるのは、［期間−ＴＰ（２）0］及び［期間−ＴＰ（２）1］の期間内に限られる。
従って、実施例１において説明したと同様に、非発光期間において絶対値が大きい逆方向電圧が発光部ＥＬＰに印加される期間が占める割合を小さくすることができ、また、非発光期間の大部分において発光部ＥＬＰに印加される逆方向電圧の絶対値を小さくすることができる。これにより、発光部ＥＬＰの劣化を軽減することができる。
更に、実施例３の駆動方法における特有の効果について説明する。実施例１の駆動方法にあっては、図７に示す［期間−ＴＰ（２）3］の間、駆動トランジスタＴＲDのゲート電極の電位は（ＶOfs＝０ボルト）である。これに対し、実施例３の駆動方法にあっては、図１２に示す［期間−ＴＰ（２）3］の間、駆動トランジスタＴＲDのゲート電極の電位は（ＶOfs2＝−２ボルト）である。従って、実施例１に対し、［期間−ＴＰ（２）3］の間における駆動トランジスタＴＲDのオフ抵抗の値を高くすることができる。これにより、駆動トランジスタＴＲDのリーク等により生じうる［期間−ＴＰ（２）3］における第２ノードＮＤ2及び第１ノードＮＤ1の電位変動をより低減することができるといった利点を有する。
実施例４も、本発明の第１の態様に係る有機ＥＬ表示装置の駆動方法に関する。実施例４も、実施例１の変形である。
実施例４の駆動方法においても、実施例１において説明した工程（ａ）乃至（ｆ）を行う。但し、実施例４の駆動方法にあっては、前期工程（ａ）を水平走査期間Ｈm-Pよりも先行する水平走査期間における初期化期間に行う点が相違する。
一般的に、有機ＥＬ表示装置の画素数が増加すると、各行に割り振られる水平走査期間の長さは短くなる。従って、有機ＥＬ表示装置の仕様によっては、１水平走査期間における初期化期間だけでは、工程（ｃ）、即ち、閾値電圧キャンセル処理を完了することができない。このような場合には、工程（ａ）を水平走査期間Ｈm-Pに先行する水平走査期間における初期化期間に行い、引き続き、複数の水平走査期間に亙り所定の動作を行うことにより、閾値電圧キャンセル処理を完了することができる。
以下の説明においては、工程（ａ）を、水平走査期間Ｈm-Pよりも１水平走査期間分先行する水平走査期間において行うとして説明する。具体的には、第（ｍ−Ｐ−１）番目の水平走査期間Ｈm-P-1における初期化期間において、工程（ａ）を行う。
実施例４の駆動方法について説明する。実施例４に係る発光部ＥＬＰの駆動のタイミングチャートを模式的に図１４に示し、各トランジスタのオン／オフ状態等を模式的に図１５の（Ａ）乃至（Ｅ）に示す。
［期間−ＴＰ（２）-1］（図１４参照）
この期間の動作は、終期が１水平走査期間先行する点が相違する他は、実施例１において図７及び図８の（Ａ）を参照して説明した［期間−ＴＰ（２）-1］の動作と同様であるので、説明を省略する。
［期間−ＴＰ（２）0］（図１４参照）
この期間の動作は、第（ｍ−Ｐ−１）番目の水平走査期間Ｈm-P-1の始期の直前の期間である点が相違する他は、実施例１において図７及び図８の（Ｂ）を参照して説明した［期間−ＴＰ（２）0］の動作と同様であるので、説明を省略する。
［期間−ＴＰ（２）1］（図１４参照）
そして、現表示フレームにおける第（ｍ−Ｐ−１）番目の水平走査期間Ｈm-P-1が開始する。この［期間−ＴＰ（２）1］において、工程（ａ）、即ち、上述した前処理を行う。この期間の動作は、第（ｍ−Ｐ−１）番目の水平走査期間における初期化期間における動作である点が相違する他は、実質的に、実施例１において図７及び図８の（Ｃ）を参照して説明した［期間−ＴＰ（２）1］の動作と同様である。
即ち、［期間−ＴＰ（２）1］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とし、オン状態の書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加して第１ノードＮＤ1の電位を初期化する。また、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に第２ノード初期化電圧ＶCC-Lを印加して第２ノードＮＤ2の電位を初期化する。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理が完了する。
そして、後述する［期間−ＴＰ（２）2］乃至［期間−ＴＰ（２）3B］に亙って上述した閾値電圧キャンセル処理を行う。
具体的には、初期化期間において書込みトランジスタＴＲWがオン状態となり、且つ、映像信号期間において書込みトランジスタＴＲWがオフ状態となるように、水平走査期間Ｈm-Pの終期まで走査回路１０１の動作に基づいて書込みトランジスタＴＲWのオン状態とオフ状態を制御する。実施例４にあっては、［期間−ＴＰ（２）2］において書込みトランジスタＴＲWのオン状態を維持する。次いで、［期間−ＴＰ（２）3A］において書込みトランジスタＴＲWをオフ状態に切り替える。その後、［期間−ＴＰ（２）3B］において書込みトランジスタＴＲWをオン状態に切り替えて維持する。次いで、［期間−ＴＰ（２）3C］において書込みトランジスタＴＲWをオフ状態に切り替える。上述した各期間の動作について説明する。
［期間−ＴＰ（２）2］（図１４、図１５の（Ａ）参照）
この［期間−ＴＰ（２）2］が充分長ければ、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDはオフ状態となる。即ち、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。しかしながら、実施例４における［期間−ＴＰ（２）2］の長さは、第２ノードＮＤ2の電位を充分変化させるには足りない長さであり、［期間−ＴＰ（２）2］の終期において、第２ノードＮＤ2の電位は、ＶCC-L＜ＶA＜（ＶOfs−Ｖth）という関係を満たす或る電位ＶAに達する。
［期間−ＴＰ（２）3A］（図１４、図１５の（Ｂ）参照）
この［期間−ＴＰ（２）3A］の始期において、データ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_m-P-1に切り替わる。第１ノードＮＤ1に映像信号ＶSig_m-P-1が印加されるのを避けるため、この［期間−ＴＰ（２）3A］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。その結果、駆動トランジスタＴＲDのゲート電極（即ち、第１ノードＮＤ1）は浮遊状態となる。
電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されているので、第２ノードＮＤ2の電位は、電位ＶAから或る電位ＶBに上昇する。一方、駆動トランジスタＴＲDのゲート電極は浮遊状態であり、容量部Ｃ1が存在するが故に、ブートストラップ動作が駆動トランジスタＴＲDのゲート電極に生ずる。従って、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。
［期間−ＴＰ（２）3B］（図１４、図１５の（Ｃ）及び（Ｄ）参照）
この［期間−ＴＰ（２）3B］の始期において、データ線ＤＴＬの電圧が映像信号ＶSig_m-P-1から第１ノード初期化電圧ＶOfsに切り替わる。この［期間−ＴＰ（２）3B］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とする。その結果、駆動トランジスタＴＲDのゲート電極（即ち、第１ノードＮＤ1）の電位はＶOfsに低下すると共に、第２ノードＮＤ2の電位も上述した電位ＶAに低下した後、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇し、最終的に（ＶOfs−Ｖth）となる。以て、第１ノード初期化電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に達するまで第２ノードＮＤ2の電位を変化させて駆動トランジスタＴＲDをオフ状態とする閾値電圧キャンセル処理が完了する。
次いで、［期間−ＴＰ（２）3C］乃至［期間−ＴＰ（２）5］において、駆動トランジスタＴＲDのオフ状態を維持する（上述した工程（ｄ））。以下、各期間毎に説明する。
［期間−ＴＰ（２）3C］及び（図１４、図１５の（Ｅ）参照）
この期間の動作は、実施例１において図７、図８の（Ｆ）を参照して説明した［期間−ＴＰ（２）3］の動作と同様である。［期間−ＴＰ（２）3C］において書込みトランジスタＴＲWをオフ状態に切り替える。駆動トランジスタＴＲDはオフ状態を維持し、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位は変化しない。
［期間−ＴＰ（２）4］（図１４参照）
この［期間−ＴＰ（２）4］から、第ｍ番目の水平走査期間が開始する。この期間の動作は、実施例１において図７、図９の（Ａ）を参照して説明した［期間−ＴＰ（２）4］の動作と同様である。データ線ＤＴＬには第１ノード初期化電圧ＶOfsが印加される。駆動トランジスタＴＲDはオフ状態を維持し、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位は変化しない。
［期間−ＴＰ（２）5］（図１４参照）
この期間の動作は、実施例１において図７、図９の（Ｂ）を参照して説明した［期間−ＴＰ（２）5］の動作と同様である。この［期間−ＴＰ（２）5］の始期において、データ線ＤＴＬに印加される電圧が、第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わる。駆動トランジスタＴＲDはオフ状態を維持し、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位は変化しない。
［期間−ＴＰ（２）6］以降の動作は、期間［期間−ＴＰ（２）7］の終期が１水平走査期間分先になる点が相違する他、実施例１において説明したと同様であるので、説明を省略する。実施例４における駆動方法の効果は実施例１において説明したと同様であるので説明を省略する。
実施例５は、本発明の第２の態様に係る有機ＥＬ表示装置の駆動方法に関する。実施例５にあっては、駆動回路１１は３トランジスタ／１容量部から構成されている（３Ｔｒ／１Ｃ駆動回路）。実施例５に係る有機ＥＬ表示装置の概念図を図１６に示し、駆動回路１１を含む有機ＥＬ表示素子１０の等価回路図を図１７に示す。
先ず、駆動回路や発光部の詳細について説明する。
３Ｔｒ／１Ｃ駆動回路も、上述した２Ｔｒ／１Ｃ駆動回路と同様に、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタ、１つの容量部Ｃ1を備えている。そして、３Ｔｒ／１Ｃ駆動回路においては、更に、第１トランジスタＴＲ1を備えている。
［駆動トランジスタＴＲD］
駆動トランジスタＴＲDの構成は、実施例１において説明した駆動トランジスタＴＲDの構成と同じであるので、詳細な説明は省略する。尚、実施例１においては、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に電圧ＶCC-Lを印加することにより、第２ノードＮＤ2の電位を初期化した。一方、実施例５においては、後述するように、第１トランジスタＴＲ1を用いて第２ノードＮＤ2の電位を初期化する。従って、実施例５においては、第２ノードＮＤ2の電位の初期化のために、電源部１００から電圧ＶCC-Lを印加する必要はない。以上の理由により、実施例５においては、電源部１００は一定の電圧ＶCCを印加する。
［書込みトランジスタＴＲW］
書込みトランジスタＴＲWの構成は、実施例１において説明した書込みトランジスタＴＲWの構成と同じであるので、詳細な説明は省略する。実施例１と同様に、信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig、更には、第１ノード初期化電圧ＶOfsが、一方のソース／ドレイン領域に供給される。
［第１トランジスタＴＲ1］
第１トランジスタＴＲ1においては、
（Ｃ−１）他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されており、
（Ｃ−２）一方のソース／ドレイン領域には、第２ノード初期化電圧ＶSSが印加され、
（Ｃ−３）ゲート電極は、第１トランジスタ制御線ＡＺ１に接続されている。電圧ＶSSについては後述する。
第１トランジスタＴＲ1の導電型は特に限定するものではない。実施例５にあっては、第１トランジスタＴＲ1は、例えばｎチャネル型トランジスタから構成されている。第１トランジスタＴＲ1のオン状態／オフ状態は、第１トランジスタ制御線ＡＺ１からの信号により制御される。より具体的には、第１トランジスタ制御線ＡＺ１は、第１トランジスタ制御回路１０３に接続されている。そして、第１トランジスタ制御回路１０３の動作に基づき、第１トランジスタ制御線ＡＺ１をローレベルあるいはハイレベルとし、第１トランジスタＴＲ1をオン状態あるいはオフ状態とする。
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、実施例１において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
次いで、実施例５における有機ＥＬ表示装置の駆動方法について説明する。
以下の説明において、電圧ＶCCの値、及び、電圧ＶSSの値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
ＶCC ：発光部ＥＬＰに電流を流すための駆動電圧
・・・２０ボルト
ＶSS ：第２ノードＮＤ2の電位を初期化するための第２ノード初期化電圧
・・・−１０ボルト
実施例５に係る発光部ＥＬＰの駆動のタイミングチャートを模式的に図１８に示し、各トランジスタのオン／オフ状態等を模式的に図１９の（Ａ）乃至（Ｆ）、及び、図２０の（Ａ）乃至（Ｆ）に示す。
実施例５に係る有機ＥＬ表示装置の駆動方法にあっては、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０において、
（ａ）水平走査期間Ｈm_pre_Pの終期より前に位置する初期化期間に、走査回路１０１の動作に基づいてオン状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加して第１ノードＮＤ1の電位を初期化し、第１トランジスタ制御線ＡＺ１からの信号によりオン状態とされた第１トランジスタＴＲ1を介して第２ノードＮＤ2に第２ノード初期化電圧ＶSSを印加して第２ノードＮＤ2の電位を初期化し、以て、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴＲDの閾値電圧Ｖthを超え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理を行い、次いで、
（ｂ）第１トランジスタ制御線ＡＺ１からの信号により第１トランジスタＴＲ1をオン状態からオフ状態とし、
（ｃ）走査回路１０１の動作に基づいて書込みトランジスタＴＲWを初期化期間においてオン状態とし、オン状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加した状態で駆動電圧ＶCCを電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加し、以て、水平走査期間Ｈm_pre_Pにおける初期化期間において第１ノード初期化電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に達するまで第２ノードＮＤ2の電位を変化させて駆動トランジスタＴＲDをオフ状態とする閾値電圧キャンセル処理を行い、次いで、
（ｄ）走査回路１０１の動作に基づいて書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とすると共に、駆動トランジスタＴＲDのオフ状態を維持し、
（ｅ）走査回路１０１の動作に基づいてオン状態とされた書込みトランジスタＴＲWを介して、水平走査期間Ｈmにおける映像信号期間に、データ線ＤＴＬから映像信号ＶSigを第１ノードＮＤ1に印加する書込み処理を行い、次いで、
（ｆ）走査回路１０１の動作に基づいて書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、電源部１００から駆動トランジスタＴＲDを介して、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流す、
工程を備えている。後述する実施例６、実施例７、実施例８、実施例９及び実施例１０に係る有機ＥＬ表示装置の駆動方法においても同様である。
実施例１の有機ＥＬ表示装置の駆動方法に対して、実施例５の有機ＥＬ表示装置の駆動方法は、電源部１００は一定の電圧ＶCCを印加し、第１トランジスタＴＲ1を用いて第２ノードＮＤ2の電位を初期化する点が、主に相違する。図１８に示す［期間−ＴＰ（３）-1］乃至［期間−ＴＰ（３）+3］の各期間は、実施例１において参照した図７に示す［期間−ＴＰ（２）-1］乃至［期間−ＴＰ（２）+3］の各期間に対応する。
実施例５の有機ＥＬ表示装置においても、各水平走査期間において、信号出力回路１０２からデータ線ＤＴＬに、第１ノード初期化電圧ＶOfsを印加し、次いで、第１ノード初期化電圧ＶOfsに替えて映像信号ＶSigを印加する。詳細は、実施例１において説明したと同様である。各水平走査期間における初期化期間及び映像信号期間と、図１８に示す［期間−ＴＰ（３）-1］乃至［期間−ＴＰ（３）+3］の各期間との関係は、実施例１において図７に示す［期間−ＴＰ（２）-1］乃至［期間−ＴＰ（２）+3］について説明したと同様であるので、説明を省略する。
［期間−ＴＰ（３）-1］（図１８、図１９の（Ａ）参照）
この［期間−ＴＰ（３）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の有機ＥＬ表示素子１０が発光状態にある期間である。第１トランジスタＴＲ1がオフ状態である点が相違する他、この期間の動作は実質的に、実施例１において説明した［期間−ＴＰ（２）-1］と同様である。
［期間−ＴＰ（３）0］（図１８、図１９の（Ｂ）参照）
この［期間−ＴＰ（３）0］は、例えば、前の表示フレームから現表示フレームに移行する際の動作である。即ち、この［期間−ＴＰ（３）0］は、第（ｍ−Ｐ）番目の水平走査期間Ｈm-Pの始期の直前の期間である。この［期間−ＴＰ（３）0］において、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は非発光状態となる。［期間−ＴＰ（３）0］の始期において、第１トランジスタ制御線ＡＺ１からの信号により第１トランジスタＴＲ1をオン状態とする。第２ノードＮＤ2には、オン状態の第１トランジスタＴＲ1を介して第２ノード初期化電圧ＶSSが印加される。
第２ノードＮＤ2には、駆動トランジスタＴＲDを介して駆動電圧ＶCCも印加されている。このため、第２ノードＮＤ2の電位は、電圧ＶSS及び電圧ＶCC、並びに、第１トランジスタＴＲ1のオン抵抗の値及び駆動トランジスタＴＲDのオン抵抗の値により定まる。ここで、第１トランジスタＴＲ1のオン抵抗が充分低いとすれば、第２ノードＮＤ2の電位は、略ＶSSまで低下し、発光部ＥＬＰのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。以下、便宜のため、第１トランジスタＴＲ1がオン状態であるときは、第２ノードＮＤ2の電位はＶSSであるとして説明する。また、図１８においても、第１トランジスタＴＲ1がオン状態であるときは、第２ノードＮＤ2の電位はＶSSであるとして表した。後述する他の実施例において参照する図２１、図２３及び図２５においても同様である。
［期間−ＴＰ（３）1］（図１８、図１９の（Ｃ）参照）
そして、現表示フレームにおける第（ｍ−Ｐ）番目の水平走査期間Ｈm-Pが開始する。この［期間−ＴＰ（３）1］において、工程（ａ）、即ち、上述した前処理を行う。この［期間−ＴＰ（３）1］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とし、オン状態の書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加して第１ノードＮＤ1の電位を初期化する。また、第１トランジスタ制御線ＡＺ１からの信号によりオン状態とされた第１トランジスタＴＲ1を介して第２ノードＮＤ2に第２ノード初期化電圧ＶSSを印加して第２ノードＮＤ2の電位を初期化する。以て、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴＲDの閾値電圧Ｖthを超え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理を行う。
［期間−ＴＰ（３）2］（図１８、図１９の（Ｄ）及び（Ｅ）参照）
この［期間−ＴＰ（３）2］の始期において、第１トランジスタ制御線ＡＺ１からの信号により第１トランジスタＴＲ1をオン状態からオフ状態とする（上述した工程（ｂ））。尚、第１トランジスタＴＲ1のオフ状態を、後述する［期間−ＴＰ（３）7］の終期まで維持する。
そして、この［期間−ＴＰ（３）2］において、工程（ｃ）、即ち、上述した閾値電圧キャンセル処理を行う。走査回路１０１の動作に基づいて書込みトランジスタＴＲWを初期化期間においてオン状態とし、オン状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加した状態で駆動電圧ＶCCを電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加する。実施例５にあっては、［期間−ＴＰ（３）2］において書込みトランジスタＴＲWのオン状態を維持する。この期間の動作は、実質的に、実施例１において説明した［期間−ＴＰ（２）2］と同様である。浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。以て、第１ノード初期化電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に達するまで第２ノードＮＤ2の電位を変化させる。駆動トランジスタＴＲDはオフ状態である。
次いで、［期間−ＴＰ（３）3］乃至［期間−ＴＰ（３）5］において、工程（ｄ）を行う。この期間の動作は、実質的に、実施例１において［期間−ＴＰ（２）3］乃至［期間−ＴＰ（２）5］について説明した動作と同様であるので、説明を省略する。図１９の（Ｆ）、図２０の（Ａ）及び（Ｂ）は、それぞれ、図８の（Ｆ）、図９の（Ａ）及び（Ｂ）に対応する。
上述した［期間−ＴＰ（３）3］乃至［期間−ＴＰ（３）5］においても、第（ｎ，ｍ）番目の有機ＥＬ表示素子１０は非発光状態を維持する。これらの期間の間、発光部ＥＬＰには｜（ＶOfs−Ｖth）−ＶCat｜といった値の逆方向電圧が印加された状態にある。即ち、実施例１と同様に、３ボルトの逆方向電圧が継続して発光部ＥＬＰに印加される。
［期間−ＴＰ（３）6］（図１８、図２０の（Ｃ）参照）
この期間内に、工程（ｅ）、即ち、上述した書込み処理を行う。この期間の動作は、実質的に、実施例１において［期間−ＴＰ（２）6］について説明した動作と同様であるので、説明を省略する。
［期間−ＴＰ（３）7］（図１８、図２０の（Ｄ）参照）
この期間内に、工程（ｆ）を行う。この期間の動作は、実質的に、実施例１において［期間−ＴＰ（２）7］について説明した動作と同様であるので、説明を省略する。
実施例５の駆動方法においても、実施例１の駆動方法と同様に、非発光期間において絶対値が大きい逆方向電圧が発光部ＥＬＰに印加される期間が占める割合を小さくすることができ、また、非発光期間の大部分において発光部ＥＬＰに印加される逆方向電圧の絶対値を小さくすることができる。これにより、発光部ＥＬＰの劣化を軽減することができる。
実施例６も、本発明の第２の態様に係る有機ＥＬ表示装置の駆動方法に関する。実施例６は、実施例５の変形である。実施例５に対する実施例６の関係は、実施例１に対する実施例２の関係と対応する。
実施例６に係る有機ＥＬ表示装置の概念図は図１６と同様であり、駆動回路１１を含む有機ＥＬ表示素子１０の等価回路図は図１７と同様である。実施例６の表示装置を構成する各構成要素は、実施例５において説明したと同様であるので、説明を省略する。後述する実施例７及び実施例８においても同様である。
実施例６に係る発光部ＥＬＰの駆動のタイミングチャートを模式的に図２１に示し、各トランジスタのオン／オフ状態等を模式的に図２２の（Ａ）乃至（Ｅ）に示す。
実施例６の駆動方法にあっては、実施例５において説明した工程（ｄ）と工程（ｅ）との間に、
（ｇ）初期化期間に、走査回路１０１の動作に基づいてオン状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧を印加して第１ノードＮＤ1の電位を初期化し、第１トランジスタ制御線ＡＺ１からの信号によりオン状態とされた第１トランジスタＴＲ1を介して第２ノードＮＤ2に第２ノード初期化電圧ＶSSを印加して第２ノードＮＤ2の電位を初期化し、以て、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴＲDの閾値電圧Ｖthを超え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する第２の前処理を行い、次いで、
（ｈ）第１トランジスタ制御線ＡＺ１からの信号により第１トランジスタＴＲ1をオン状態からオフ状態とし、
（ｉ）走査回路１０１の動作に基づいて書込みトランジスタＴＲWを初期化期間においてオン状態とし、オン状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加した状態で駆動電圧ＶCCを電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加し、以て、水平走査期間Ｈmの終期より前に位置する初期化期間において第１ノード初期化電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に達するまで第２ノードＮＤ2の電位を変化させて駆動トランジスタＴＲDをオフ状態とする第２の閾値電圧キャンセル処理を行う、
といった工程を備えている点が主に相違する他は、実施例５の駆動方法と同様の構成である。
実施例２の有機ＥＬ表示装置の駆動方法に対して、実施例６の有機ＥＬ表示装置の駆動方法は、電源部１００は一定の電圧ＶCCを印加し、工程（ｇ）において、第１トランジスタＴＲ1を用いて第２ノードＮＤ2の電位を初期化する点が、主に相違する。図２１に示す［期間−ＴＰ（３）-1］乃至［期間−ＴＰ（３）+3］の各期間は、実施例２において参照した図１０に示す［期間−ＴＰ（２）-1］乃至［期間−ＴＰ（２）+3］の各期間に対応する。各水平走査期間における初期化期間及び映像信号期間と、図２１に示す［期間−ＴＰ（３）-1］乃至［期間−ＴＰ（３）+3］の各期間との関係は、実施例２において図１０に示す［期間−ＴＰ（２）-1］乃至［期間−ＴＰ（２）+3］について説明したと同様であるので、説明を省略する。
［期間−ＴＰ（３）-1］（図２１参照）
この期間の動作は、実施例５において図１８及び図１９の（Ａ）を参照して説明した［期間−ＴＰ（３）-1］の動作と同様であるので、説明を省略する。
［期間−ＴＰ（３）0］（図２１参照）
この期間の動作は、実施例５において図１８及び図１９の（Ｂ）を参照して説明した［期間−ＴＰ（３）0］の動作と同様であるので、説明を省略する。
［期間−ＴＰ（３）1］（図２１参照）
、現表示フレームにおける第（ｍ−Ｐ）番目の水平走査期間Ｈm-Pが開始する。この［期間−ＴＰ（３）1］において、工程（ａ）、即ち、上述した前処理を行う。この期間の動作は、実施例５において図１８及び図１９の（Ｃ）を参照して説明した［期間−ＴＰ（３）1］の動作と同様であるので、説明を省略する。
［期間−ＴＰ（３）2］（図２１参照）
この［期間−ＴＰ（３）2］の始期において、第１トランジスタ制御線ＡＺ１からの信号により第１トランジスタＴＲ1をオン状態からオフ状態とする（上述した工程（ｂ））。尚、第１トランジスタＴＲ1のオフ状態を、後述する［期間−ＴＰ（３）3A］の終期まで維持する。そして、この［期間−ＴＰ（３）2］において、工程（ｃ）、即ち、上述した閾値電圧キャンセル処理を行う。この期間の動作は、実施例５において図１８及び図１９の（Ｄ）及び（Ｅ）を参照して説明した［期間−ＴＰ（３）2］の動作と同様であるので、説明を省略する。
［期間−ＴＰ（３）3A］（図２１、図２２（Ａ）参照）
この期間の動作は、実施例１において図７及び図８の（Ｆ）を参照して説明した［期間−ＴＰ（２）3］の動作と実質的に同様である。この［期間−ＴＰ（３）3A］において、駆動トランジスタＴＲDのオフ状態を維持する（上述した工程（ｄ））。
［期間−ＴＰ（３）3B］（図２１、図２２（Ｂ）参照）
この［期間−ＴＰ（３）3B］は、第ｍ番目の水平走査期間Ｈmの始期の直前の期間である。この［期間−ＴＰ（３）3B］の始期において、第１トランジスタ制御線ＡＺ１からの信号により第１トランジスタＴＲ1をオン状態とする。その結果、第２ノードＮＤ2の電位はＶSSまで低下する。
［期間−ＴＰ（３）4A］（図２１、図２２の（Ｃ）参照）
そして、現表示フレームにおける第ｍ番目の水平走査期間Ｈmが開始する。この［期間−ＴＰ（３）4A］において、工程（ｇ）、即ち、上述した第２の前処理を行う。［期間−ＴＰ（３）4A］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とし、オン状態の書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノードＮＤ1に第１ノード初期化電圧ＶOfsを印加して第１ノードＮＤ1の電位を初期化する。また、第１トランジスタＴＲ1のオン状態を維持し第２ノードＮＤ2の電位をＶSSに維持する。
その結果、第１ノードＮＤ1の電位は、ＶOfs（０ボルト）となる。第２ノードＮＤ2の電位はＶSS（−１０ボルト）を保持する。
そして、［期間−ＴＰ（３）4A］の終期において、上述した工程（ｈ）を行う。具体的には、第１トランジスタ制御線ＡＺ１からの信号により第１トランジスタＴＲ1をオン状態からオフ状態とする。そして、［期間−ＴＰ（３）7］の終期まで第１トランジスタＴＲ1のオフ状態を維持する。
［期間−ＴＰ（３）4B］（図２１、図２２の（Ｄ）及び（Ｅ）参照）
この［期間−ＴＰ（３）4B］において、工程（ｉ）、即ち、上述した第２の閾値電圧キャンセル処理を行う。この期間の動作は、実施例２において図１０及び図１１の（Ｄ）及び（Ｅ）を参照して説明した［期間−ＴＰ（２）4B］の動作と実質的に同様であるので、説明を省略する。
［期間−ＴＰ（３）5］（図２１参照）
この［期間−ＴＰ（３）5］において、工程（ｅ）を行う。この期間の動作は、実施例１において図７及び図９の（Ｂ）を参照して説明した［期間−ＴＰ（２）5］の動作と実質的に同様であるので、説明を省略する。尚、［期間−ＴＰ（３）6］以降の各期間の動作は、実施例５において説明したと同様であるので、説明を省略する。
実施例６の駆動方法にあっては、実施例２と同様に、書込み処理を行う直前に第２の閾値電圧キャンセル処理を行う。これにより、例え［期間−ＴＰ（３）3A］の間において第２ノードＮＤ2の電位が変動したとしても、書込み処理の直前に第２ノードＮＤ2の電位は（ＶOfs−Ｖth＝−３ボルト）に再度設定される。従って、［期間−ＴＰ（３）3A］の間において第２ノードＮＤ2の電位が変動しても、表示すべき画像の輝度に影響を与えることがないといった利点を有する。
実施例７も、本発明の第２の態様に係る有機ＥＬ表示装置の駆動方法に関する。実施例７も、実施例５の変形である。実施例５に対する実施例７の関係は、実施例１に対する実施例３の関係と対応する。
実施例７の駆動方法においても、実施例５において説明した工程（ａ）乃至（ｆ）を行う。但し、実施例７の駆動方法にあっては、初期化期間において、信号出力回路１０２は、第１ノード初期化電圧として第１初期化電圧をデータ線ＤＴＬに印加し、次いで、第１初期化電圧に替えて、第１初期化電圧より低い第２初期化電圧を第１ノード初期化電圧としてデータ線ＤＴＬに印加する点が相違する。
実施例７に係る発光部ＥＬＰの駆動のタイミングチャートを模式的に図２３に示し、各トランジスタのオン／オフ状態等を模式的に図２４の（Ａ）乃至（Ｆ）に示す。
図２３に示す［期間−ＴＰ（３）-1］乃至［期間−ＴＰ（３）+3］の各期間は、実施例３において参照した図１２に示す［期間−ＴＰ（２）-1］乃至［期間−ＴＰ（２）+3］の各期間に対応する。各水平走査期間における初期化期間及び映像信号期間と、図２３に示す［期間−ＴＰ（３）-1］乃至［期間−ＴＰ（３）+3］の各期間との関係は、実施例３において図１２に示す［期間−ＴＰ（２）-1］乃至［期間−ＴＰ（２）+3］について説明したと同様であるので、説明を省略する。
実施例７の駆動方法にあっては、図２３における［期間−ＴＰ（３）0］及び［期間−ＴＰ（３）1］における動作は、実施例５において図１８を参照して説明した［期間−ＴＰ（３）0］及び［期間−ＴＰ（３）1］の動作と同様であるので、説明を省略する。また、図２３における［期間−ＴＰ（３）2A］乃至［期間−ＴＰ（３）7］における動作は、実施例３において図１２を参照して説明した［期間−ＴＰ（２）2A］乃至［期間−ＴＰ（２）7］における動作と実質的に同様であるのでので、説明を省略する。
実施例７の駆動方法における特有の効果は、実施例３の駆動方法における特有の効果と同様である。実施例５に対し、［期間−ＴＰ（３）3］の間における駆動トランジスタＴＲDのオフ抵抗の値を高くすることができる。これにより、駆動トランジスタＴＲDのリーク等により生じうる［期間−ＴＰ（３）3］における第２ノードＮＤ2及び第１ノードＮＤ1の電位変動をより低減することができるといった利点を有する。
実施例８も、本発明の第２の態様に係る有機ＥＬ表示装置の駆動方法に関する。実施例８も、実施例５の変形である。実施例５に対する実施例８の関係は、実施例１に対する実施例４の関係と対応する。
実施例８の駆動方法においても、実施例５において説明した工程（ａ）乃至（ｆ）を行う。但し、実施例８の駆動方法にあっては、前期工程（ａ）を水平走査期間Ｈm-Pよりも先行する水平走査期間における初期化期間に行う点が相違する。
実施例８に係る発光部ＥＬＰの駆動のタイミングチャートを模式的に図２５に示し、各トランジスタのオン／オフ状態等を模式的に図２６の（Ａ）乃至（Ｅ）に示す。
図２５に示す［期間−ＴＰ（３）-1］乃至［期間−ＴＰ（３）+3］の各期間は、実施例４において参照した図１４に示す［期間−ＴＰ（２）-1］乃至［期間−ＴＰ（２）+3］の各期間に対応する。各水平走査期間における初期化期間及び映像信号期間と、図２３に示す［期間−ＴＰ（３）-1］乃至［期間−ＴＰ（３）+3］の各期間との関係は、実施例４において図１４に示す［期間−ＴＰ（２）-1］乃至［期間−ＴＰ（２）+3］について説明したと同様であるので、説明を省略する。
実施例８の駆動方法にあっては、図２５における［期間−ＴＰ（３）0］及び［期間−ＴＰ（３）1］における動作は、実施例５において図１８を参照して説明した［期間−ＴＰ（３）0］及び［期間−ＴＰ（３）1］の動作と同様であるので、説明を省略する。また、図２３における［期間−ＴＰ（３）2A］乃至［期間−ＴＰ（３）7］における動作は、実施例３において図１２を参照して説明した［期間−ＴＰ（２）2A］乃至［期間−ＴＰ（２）7］における動作と実質的に同様であるのでので、説明を省略する。
実施例９も、本発明の第２の態様に係る有機ＥＬ表示装置の駆動方法に関する。実施例９は、実施例５乃至実施例８の変形である。実施例９にあっては、駆動回路１１は４トランジスタ／１容量部から構成されている（４Ｔｒ／１Ｃ駆動回路）。実施例９に係る有機ＥＬ表示装置の概念図を図２７に示し、駆動回路１１を含む有機ＥＬ表示素子１０の等価回路図を図２８に示す。
先ず、駆動回路の詳細について説明する。
４Ｔｒ／１Ｃ駆動回路も、上述した３Ｔｒ／１Ｃ駆動回路と同様に、書込みトランジスタＴＲW、駆動トランジスタＴＲD及び第１トランジスタＴＲ1の３つのトランジスタ、１つの容量部Ｃ1を備えている。そして、４Ｔｒ／１Ｃ駆動回路においては、更に、第２トランジスタＴＲ2を備えている。
［駆動トランジスタＴＲD］
駆動トランジスタＴＲDの構成は、実施例５において説明した駆動トランジスタＴＲDの構成と同じであるので、詳細な説明は省略する。実施例５において説明したと同様に、電源部１００は一定の電圧ＶCCを駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加する。
［書込みトランジスタＴＲW］
書込みトランジスタＴＲWの構成は、実施例１において説明した書込みトランジスタＴＲWの構成と同じであるので、詳細な説明は省略する。
［第１トランジスタＴＲ1］
第１トランジスタＴＲ1の構成は、実施例５において説明した第１トランジスタＴＲ1の構成と同じであるので、詳細な説明は省略する。
実施例９の駆動回路１１は、更に、第２トランジスタＴＲ2を備えており、
電源部１００と駆動トランジスタＴＲDの一方のソース／ドレイン領域とは、第２トランジスタＴＲ2を介して接続されている。そして、第１トランジスタＴＲ1がオン状態であるとき、第２トランジスタＴＲ2をオフ状態とする点が、実施例５乃至実施例８と相違する。
具体的には、第２トランジスタＴＲ2においては、
（Ｄ−１）一方のソース／ドレイン領域は、電源部１００に接続されており、
（Ｄ−２）他方のソース／ドレイン領域には、駆動トランジスタＴＲDの一方のソース／ドレイン領域に接続されており、
（Ｄ−３）ゲート電極は、第２トランジスタ制御線ＣＬに接続されている。第２トランジスタ制御線ＣＬの一端は、第２トランジスタ制御回路１０４に接続されている。
実施例５において、オン状態の第１トランジスタＴＲ1を介して第２ノード初期化電圧ＶSSが第２ノードＮＤ2に印加されるとき、第２ノードＮＤ2には、駆動トランジスタＴＲDを介して駆動電圧ＶCCも印加されることを説明した。この場合、駆動トランジスタＴＲDと第１トランジスタＴＲ1を介して貫通電流が流れるといった問題がある。
そこで、実施例９にあっては、実施例５乃至実施例８において説明した動作において、第１トランジスタＴＲ1をオン状態とするとき、第２トランジスタ制御回路１０４からの信号に基づき、第２トランジスタＴＲ2をオフ状態とする。
一例として、実施例５において参照した図１８に示す［期間−ＴＰ（３）-1］乃至［期間−ＴＰ（３）2］の各期間に対応した動作を実施例９において行ったときの、各トランジスタのオン／オフ状態等を模式的に図２９の（Ａ）乃至（Ｄ）に示す。
図２９の（Ａ）に示すように、［期間−ＴＰ（３）-1］においては、第２トランジスタ制御回路１０４からの信号に基づき、第２トランジスタＴＲ2をオン状態とする。
そして、図２９の（Ｂ）及び（Ｃ）に示すように、［期間−ＴＰ（３）0］及び［期間−ＴＰ（３）1］においては、第２トランジスタ制御回路１０４からの信号に基づき、第２トランジスタＴＲ2をオフ状態とする。従って、これらの期間において、駆動トランジスタＴＲDと第１トランジスタＴＲ1を介して貫通電流が流れるといったことはない。
次いで、図２９の（Ｄ）に示すように、［期間−ＴＰ（３）2］においては、第２トランジスタ制御回路１０４からの信号に基づき、第２トランジスタＴＲ2をオフ状態とする。そして、［期間−ＴＰ（３）2］の終期以降も第２トランジスタＴＲ2のオフ状態を維持すればよい。
以上、実施例５における動作と対比して実施例９の動作を説明したが、これに限るものではない。実施例６乃至実施例８における動作と対比した場合においても、第１トランジスタＴＲ1がオン状態であるとき、第２トランジスタＴＲ2をオフ状態とすることにより、貫通電流が流れることを防ぐことができる。
実施例１０も、本発明の第２の態様に係る有機ＥＬ表示装置の駆動方法に関する。実施例１０は、実施例９の変形である。実施例９においても、駆動回路１１は４トランジスタ／１容量部から構成されている（４Ｔｒ／１Ｃ駆動回路）。実施例９に係る有機ＥＬ表示装置を構成する駆動回路１１を含む有機ＥＬ表示素子１０の等価回路図を図３０に示す。尚、実施例１０に係る有機ＥＬ表示装置の模式図は図１６に示したと同様であるので、説明を省略する。
先ず、駆動回路の詳細について説明する。実施例１０にあっては、第２トランジスタＴＲ2は、第１トランジスタＴＲ1とは異なる導電型のトランジスタから構成されており、第２トランジスタＴＲ2のゲート電極は、第１トランジスタ制御線ＡＺ１に接続されている。
具体的には、実施例１０にあっては、第１トランジスタＴＲ1は実施例９と同様にｎチャネル型トランジスタから構成されており、第２トランジスタＴＲ2はｐチャネル型トランジスタから構成されている。
上述した構成によれば、第１トランジスタ制御線ＡＺ１がハイレベルであるとき、第１トランジスタＴＲ1はオン状態であり、第２トランジスタＴＲ2はオフ状態である。また、第２トランジスタ制御線ＡＺ１がローレベルであるとき、第１トランジスタＴＲ1はオフ状態であり、第２トランジスタＴＲ2はオン状態である。
実施例５において参照した図１８に示す［期間−ＴＰ（３）-1］乃至［期間−ＴＰ（３）2］の各期間に対応した動作を実施例１０において行ったときの、各トランジスタのオン／オフ状態等を模式的に図３１の（Ａ）乃至（Ｄ）に示す。
図３１の（Ａ）に示すように、［期間−ＴＰ（３）-1］においては、第１トランジスタ制御回路１０３からの信号に基づき、第１トランジスタＴＲ2をオフ状態である。このとき、第２トランジスタＴＲ2はオン状態である。
そして、図３１の（Ｂ）及び（Ｃ）に示すように、［期間−ＴＰ（３）0］及び［期間−ＴＰ（３）1］においては、第１トランジスタ制御回路１０３からの信号に基づき、第１トランジスタＴＲ2をオン状態とする。このとき、第２トランジスタＴＲ1はオフ状態である。従って、これらの期間において、駆動トランジスタＴＲDと第１トランジスタＴＲ1を介して貫通電流が流れるといったことはない。
次いで、図３１の（Ｄ）に示すように、［期間−ＴＰ（３）2］においては、第１トランジスタ制御回路１０３からの信号に基づき、第１トランジスタＴＲ1をオフ状態とする。第２トランジスタＴＲ2はオン状態である。そして、［期間−ＴＰ（３）2］の終期以降も第１トランジスタＴＲ2のオフ状態を維持すれば、第２トランジスタＴＲ2はオン状態を維持する。
従って、実施例９において説明したと同様に、第１トランジスタＴＲ1がオン状態であるとき、第２トランジスタＴＲ2をオフ状態とすることにより、貫通電流が流れることを防ぐことができる。これに加え、実施例１０においては、実施例９において説明した第２トランジスタ制御回路１０４や第２トランジスタ制御線ＣＬを必要としないといった利点を有する。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した有機ＥＬ表示装置、有機ＥＬ表示素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。
図１は、実施例１に係る有機エレクトロルミネッセンス表示装置の概念図である。 図２は、駆動回路を含む有機エレクトロルミネッセンス表示素子の等価回路図である。 図３は、有機エレクトロルミネッセンス表示装置の模式的な一部断面図である。 図４は、参考例に係る有機エレクトロルミネッセンス発光部の駆動のタイミングチャートの模式図である。 図５の（Ａ）乃至（Ｆ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図６の（Ａ）及び（Ｂ）は、図５の（Ｆ）に引き続き、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図７は、実施例１に係る有機エレクトロルミネッセンス発光部の駆動のタイミングチャートの模式図である。 図８の（Ａ）乃至（Ｆ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図９の（Ａ）乃至（Ｆ）は、図８の（Ｆ）に引き続き、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図１０は、実施例２に係る有機エレクトロルミネッセンス発光部の駆動のタイミングチャートの模式図である。 図１１の（Ａ）乃至（Ｅ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図１２は、実施例３に係る有機エレクトロルミネッセンス発光部の駆動のタイミングチャートの模式図である。 図１３の（Ａ）乃至（Ｆ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図１４は、実施例４に係る有機エレクトロルミネッセンス発光部の駆動のタイミングチャートの模式図である。 図１５の（Ａ）乃至（Ｅ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図１６は、実施例５に係る有機エレクトロルミネッセンス表示装置の概念図である。 図１７は、駆動回路を含む有機エレクトロルミネッセンス表示素子の等価回路図である。 図１８は、実施例５に係る有機エレクトロルミネッセンス発光部の駆動のタイミングチャートの模式図である。 図１９の（Ａ）乃至（Ｆ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図２０の（Ａ）乃至（Ｆ）は、図１９の（Ｆ）に引き続き、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図２１は、実施例６に係る有機エレクトロルミネッセンス発光部の駆動のタイミングチャートの模式図である。 図２２の（Ａ）乃至（Ｅ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図２３は、実施例７に係る有機エレクトロルミネッセンス発光部の駆動のタイミングチャートの模式図である。 図２４の（Ａ）乃至（Ｆ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図２５は、実施例８に係る有機エレクトロルミネッセンス発光部の駆動のタイミングチャートの模式図である。 図２６の（Ａ）乃至（Ｅ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図２７は、実施例９に係る有機エレクトロルミネッセンス表示装置の概念図である。 図２８は、駆動回路を含む有機エレクトロルミネッセンス表示素子の等価回路図である。 図２９の（Ａ）乃至（Ｄ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図３０は、駆動回路を含む有機エレクトロルミネッセンス表示素子の等価回路図である。 図３１の（Ａ）乃至（Ｄ）は、有機エレクトロルミネッセンス表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
符号の説明
ＴＲW・・・書込みトランジスタ、ＴＲD・・・駆動トランジスタ、ＴＲ1・・・第１トランジスタ、ＴＲ2・・・第２トランジスタ、Ｃ1・・・容量部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部、ＣEL・・・発光部ＥＬＰの容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＡＺ１・・・第１トランジスタ制御線、ＡＺ２・・・第２トランジスタ制御線、ＣＬ・・・制御線、ＰＳ１・・・給電線、ＰＳ２・・・給電線、１０・・・有機エレクトロルミネッセンス表示素子、１１・・・駆動回路、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５，３５・・・ソース／ドレイン領域、３６・・・他方の電極、３７・・・一方の電極、３８・・・配線、３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電源部、１０１・・・走査回路、１０２・・・信号出力回路、１０３・・・第１トランジスタ制御回路、１０４・・・第２トランジスタ制御回路

Claims (8)

  1. （１）走査回路、
    （２）信号出力回路、
    （３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている有機エレクトロルミネッセンス表示素子、
    （４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
    （５）信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
    （６）電源部、
    を備え、
    前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部から構成されており、
    駆動トランジスタにおいては、
    （Ａ−１）一方のソース／ドレイン領域は、電源部に接続されており、
    （Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
    （Ａ−３）ゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
    書込みトランジスタにおいては、
    （Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
    （Ｂ−２）ゲート電極は、走査線に接続されている、
    有機エレクトロルミネッセンス表示装置の駆動方法であって、
    第１行目乃至第Ｍ行目の有機エレクトロルミネッセンス表示素子は線順次走査され、各行の有機エレクトロルミネッセンス表示素子を走査するために割り当てられた期間を水平走査期間と表すとき、各水平走査期間にあっては、信号出力回路から第１ノード初期化電圧をデータ線に印加する初期化期間と、次いで、信号出力回路から映像信号をデータ線に印加する映像信号期間とが存在し、
    第ｍ行目（但し、ｍ＝１，２，３・・・，Ｍ）の有機エレクトロルミネッセンス表示素子に対応する映像信号期間を含む水平走査期間を水平走査期間Ｈmと表し、水平走査期間Ｈmに対しＰ個（但し、Ｐは、１＜Ｐ＜Ｍの関係を満たし、有機エレクトロルミネッセンス表示装置において所定の値）の水平走査期間分先行する水平走査期間を水平走査期間Ｈm_pre_Pと表すとき、
    第ｍ行、第ｎ列目（但し、ｎ＝１，２，３・・・，Ｎ）の有機エレクトロルミネッセンス表示素子において、
    （ａ）水平走査期間Ｈm_pre_Pの終期より前に位置する初期化期間に、走査回路の動作に基づいてオン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加して第１ノードの電位を初期化し、電源部から駆動トランジスタの一方のソース／ドレイン領域に第２ノード初期化電圧を印加して第２ノードの電位を初期化し、以て、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、次いで、
    （ｂ）電源部の電圧を第２ノード初期化電圧から駆動電圧に切り替え、電源部から駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加した状態を維持し、
    （ｃ）走査回路の動作に基づいて書込みトランジスタを初期化期間においてオン状態とし、オン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加した状態で駆動電圧を電源部から駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、水平走査期間Ｈm_pre_Pにおける初期化期間において第１ノード初期化電圧から駆動トランジスタの閾値電圧を減じた電位に達するまで第２ノードの電位を変化させて駆動トランジスタをオフ状態とする閾値電圧キャンセル処理を行い、次いで、
    （ｄ）走査回路の動作に基づいて書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とすると共に、駆動トランジスタのオフ状態を維持し、
    （ｅ）走査回路の動作に基づいてオン状態とされた書込みトランジスタを介して、水平走査期間Ｈmにおける映像信号期間に、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
    （ｆ）走査回路の動作に基づいて書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電源部から駆動トランジスタを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
    有機エレクトロルミネッセンス表示装置の駆動方法。
  2. 前記工程（ｄ）と前記工程（ｅ）との間に、
    （ｇ）初期化期間に、走査回路の動作に基づいてオン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加して第１ノードの電位を初期化し、電源部から駆動トランジスタの一方のソース／ドレイン領域に第２ノード初期化電圧を印加して第２ノードの電位を初期化し、以て、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する第２の前処理を行い、次いで、
    （ｈ）電源部の電圧を第２ノード初期化電圧から駆動電圧に切り替え、電源部から駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加した状態を維持し、
    （ｉ）走査回路の動作に基づいて書込みトランジスタを初期化期間においてオン状態とし、オン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加した状態で駆動電圧を電源部から駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、水平走査期間Ｈmの終期より前に位置する初期化期間において第１ノード初期化電圧から駆動トランジスタの閾値電圧を減じた電位に達するまで第２ノードの電位を変化させて駆動トランジスタをオフ状態とする第２の閾値電圧キャンセル処理を行う、
    請求項１に記載の有機エレクトロルミネッセンス表示装置の駆動方法。
  3. 初期化期間において、信号出力回路は、第１ノード初期化電圧として第１初期化電圧をデータ線に印加し、次いで、第１初期化電圧に替えて、第１初期化電圧より低い第２初期化電圧を第１ノード初期化電圧としてデータ線に印加する、
    請求項１に記載の有機エレクトロルミネッセンス表示装置の駆動方法。
  4. （１）走査回路、
    （２）信号出力回路、
    （３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている有機エレクトロルミネッセンス表示素子、
    （４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
    （５）信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
    （６）電源部、
    を備え、
    前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部から構成されており、
    駆動トランジスタにおいては、
    （Ａ−１）一方のソース／ドレイン領域は、電源部に接続されており、
    （Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
    （Ａ−３）ゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
    書込みトランジスタにおいては、
    （Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
    （Ｂ−２）ゲート電極は、走査線に接続されている、
    有機エレクトロルミネッセンス表示装置の駆動方法であって、
    第１行目乃至第Ｍ行目の有機エレクトロルミネッセンス表示素子は線順次走査され、各行の有機エレクトロルミネッセンス表示素子を走査するために割り当てられた期間を水平走査期間と表すとき、各水平走査期間にあっては、信号出力回路から第１ノード初期化電圧をデータ線に印加する初期化期間と、次いで、信号出力回路から映像信号をデータ線に印加する映像信号期間とが存在し、
    駆動回路は、更に、第１トランジスタを備えており、
    第１トランジスタにおいては、
    （Ｃ−１）他方のソース／ドレイン領域は、第２ノードに接続されており、
    （Ｃ−２）一方のソース／ドレイン領域には、第２ノードの電位を初期化するための第２ノード初期化電圧が印加され、
    （Ｃ−３）ゲート電極は、第１トランジスタ制御線に接続されており、
    第ｍ行目（但し、ｍ＝１，２，３・・・，Ｍ）の有機エレクトロルミネッセンス表示素子に対応する映像信号期間を含む水平走査期間を水平走査期間Ｈmと表し、水平走査期間Ｈmに対しＰ個（但し、Ｐは、１＜Ｐ＜Ｍの関係を満たし、有機エレクトロルミネッセンス表示装置において所定の値）の水平走査期間分先行する水平走査期間を水平走査期間Ｈm_pre_Pと表すとき、
    第ｍ行、第ｎ列目（但し、ｎ＝１，２，３・・・，Ｎ）の有機エレクトロルミネッセンス表示素子において、
    （ａ）水平走査期間Ｈm_pre_Pの終期より前に位置する初期化期間に、走査回路の動作に基づいてオン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加して第１ノードの電位を初期化し、第１トランジスタ制御線からの信号によりオン状態とされた第１トランジスタを介して第２ノードに第２ノード初期化電圧を印加して第２ノードの電位を初期化し、以て、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、次いで、
    （ｂ）第１トランジスタ制御線からの信号により第１トランジスタをオン状態からオフ状態とし、
    （ｃ）走査回路の動作に基づいて書込みトランジスタを初期化期間においてオン状態とし、オン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加した状態で駆動電圧を電源部から駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、水平走査期間Ｈm_pre_Pにおける初期化期間において第１ノード初期化電圧から駆動トランジスタの閾値電圧を減じた電位に達するまで第２ノードの電位を変化させて駆動トランジスタをオフ状態とする閾値電圧キャンセル処理を行い、次いで、
    （ｄ）走査回路の動作に基づいて書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とすると共に、駆動トランジスタのオフ状態を維持し、
    （ｅ）走査回路の動作に基づいてオン状態とされた書込みトランジスタを介して、水平走査期間Ｈmにおける映像信号期間に、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
    （ｆ）走査回路の動作に基づいて書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電源部から駆動トランジスタを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
    有機エレクトロルミネッセンス表示装置の駆動方法。
  5. 前記工程（ｄ）と前記工程（ｅ）との間に、
    （ｇ）初期化期間に、走査回路の動作に基づいてオン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加して第１ノードの電位を初期化し、第１トランジスタ制御線からの信号によりオン状態とされた第１トランジスタを介して第２ノードに第２ノード初期化電圧を印加して第２ノードの電位を初期化し、以て、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する第２の前処理を行い、次いで、
    （ｈ）第１トランジスタ制御線からの信号により第１トランジスタをオン状態からオフ状態とし、
    （ｉ）走査回路の動作に基づいて書込みトランジスタを初期化期間においてオン状態とし、オン状態とされた書込みトランジスタを介してデータ線から第１ノードに第１ノード初期化電圧を印加した状態で駆動電圧を電源部から駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、水平走査期間Ｈmの終期より前に位置する初期化期間において第１ノード初期化電圧から駆動トランジスタの閾値電圧を減じた電位に達するまで第２ノードの電位を変化させて駆動トランジスタをオフ状態とする第２の閾値電圧キャンセル処理を行う、
    請求項４に記載の有機エレクトロルミネッセンス表示装置の駆動方法。
  6. 初期化期間において、信号出力回路は、第１ノード初期化電圧として第１初期化電圧をデータ線に印加し、次いで、第１初期化電圧に替えて、第１初期化電圧より低い第２初期化電圧を第１ノード初期化電圧としてデータ線に印加する、
    請求項４に記載の有機エレクトロルミネッセンス表示装置の駆動方法。
  7. 駆動回路は、更に、第２トランジスタを備えており、
    電源部と駆動トランジスタの一方のソース／ドレイン領域とは、第２トランジスタを介して接続されており、
    第１トランジスタがオン状態であるとき、第２トランジスタをオフ状態とする請求項４に記載の有機エレクトロルミネッセンス表示装置の駆動方法。
  8. 第２トランジスタは、第１トランジスタとは異なる導電型のトランジスタから構成されており、第２トランジスタのゲート電極は、第１トランジスタ制御線に接続されている請求項７に記載の有機エレクトロルミネッセンス表示装置の駆動方法。
JP2008311805A 2008-12-08 2008-12-08 有機エレクトロルミネッセンス表示装置の駆動方法 Expired - Fee Related JP4957713B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008311805A JP4957713B2 (ja) 2008-12-08 2008-12-08 有機エレクトロルミネッセンス表示装置の駆動方法
US12/591,706 US8102388B2 (en) 2008-12-08 2009-11-30 Method of driving organic electroluminescence display apparatus
TW098141411A TW201030711A (en) 2008-12-08 2009-12-03 Method of driving organic electroluminescence display apparatus
KR1020090119580A KR20100066375A (ko) 2008-12-08 2009-12-04 유기 일렉트로루미네선스 표시 장치의 구동 방법
CN200910253543A CN101751856A (zh) 2008-12-08 2009-12-08 驱动有机电致发光显示设备的方法和显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008311805A JP4957713B2 (ja) 2008-12-08 2008-12-08 有機エレクトロルミネッセンス表示装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2010134313A true JP2010134313A (ja) 2010-06-17
JP4957713B2 JP4957713B2 (ja) 2012-06-20

Family

ID=42230536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008311805A Expired - Fee Related JP4957713B2 (ja) 2008-12-08 2008-12-08 有機エレクトロルミネッセンス表示装置の駆動方法

Country Status (5)

Country Link
US (1) US8102388B2 (ja)
JP (1) JP4957713B2 (ja)
KR (1) KR20100066375A (ja)
CN (1) CN101751856A (ja)
TW (1) TW201030711A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111863A1 (en) 2010-03-10 2011-09-15 Ricoh Company, Ltd. Toner container and image forming device
JP2012256032A (ja) * 2011-05-13 2012-12-27 Semiconductor Energy Lab Co Ltd 発光装置の駆動方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009063719A (ja) 2007-09-05 2009-03-26 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
KR102000041B1 (ko) * 2011-12-29 2019-07-16 엘지디스플레이 주식회사 발광표시장치 및 그 구동방법
KR101322221B1 (ko) * 2012-05-10 2013-10-28 주식회사 실리콘웍스 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로 및 그를 채용한 평판 디스플레이 제어 장치
KR20140014694A (ko) * 2012-07-25 2014-02-06 삼성디스플레이 주식회사 표시기기의 영상 보상 장치 및 방법
JP2015094773A (ja) * 2013-11-08 2015-05-18 ソニー株式会社 表示装置および電子機器
KR102593326B1 (ko) * 2018-11-26 2023-10-25 엘지디스플레이 주식회사 유기발광 표시장치
US10769985B1 (en) * 2019-04-01 2020-09-08 Mikro Mesa Technology Co., Ltd. Light-emitting device display
CN111489701B (zh) * 2020-05-29 2021-09-14 上海天马有机发光显示技术有限公司 阵列基板及其驱动方法、显示面板和显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271095A (ja) * 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置
JP2007156460A (ja) * 2005-11-14 2007-06-21 Sony Corp 表示装置及びその駆動方法
JP2008033193A (ja) * 2006-08-01 2008-02-14 Sony Corp 表示装置およびその駆動方法
JP2008032863A (ja) * 2006-07-27 2008-02-14 Sony Corp 表示装置およびその駆動方法
JP2008233501A (ja) * 2007-03-20 2008-10-02 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
JP2008233651A (ja) * 2007-03-22 2008-10-02 Sony Corp 表示装置及びその駆動方法と電子機器
JP2009168968A (ja) * 2008-01-15 2009-07-30 Sony Corp 表示装置及びその駆動方法と電子機器
JP2009271336A (ja) * 2008-05-08 2009-11-19 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010113188A (ja) * 2008-11-07 2010-05-20 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356026B1 (en) * 1999-11-24 2002-03-12 Texas Instruments Incorporated Ion implant source with multiple indirectly-heated electron sources
JP2003043994A (ja) * 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
JP4240059B2 (ja) 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271095A (ja) * 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置
JP2007156460A (ja) * 2005-11-14 2007-06-21 Sony Corp 表示装置及びその駆動方法
JP2008032863A (ja) * 2006-07-27 2008-02-14 Sony Corp 表示装置およびその駆動方法
JP2008033193A (ja) * 2006-08-01 2008-02-14 Sony Corp 表示装置およびその駆動方法
JP2008233501A (ja) * 2007-03-20 2008-10-02 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
JP2008233651A (ja) * 2007-03-22 2008-10-02 Sony Corp 表示装置及びその駆動方法と電子機器
JP2009168968A (ja) * 2008-01-15 2009-07-30 Sony Corp 表示装置及びその駆動方法と電子機器
JP2009271336A (ja) * 2008-05-08 2009-11-19 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010113188A (ja) * 2008-11-07 2010-05-20 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111863A1 (en) 2010-03-10 2011-09-15 Ricoh Company, Ltd. Toner container and image forming device
EP3620863A1 (en) 2010-03-10 2020-03-11 Ricoh Company, Ltd. Toner container and image forming device
JP2012256032A (ja) * 2011-05-13 2012-12-27 Semiconductor Energy Lab Co Ltd 発光装置の駆動方法
JP2017033010A (ja) * 2011-05-13 2017-02-09 株式会社半導体エネルギー研究所 発光装置

Also Published As

Publication number Publication date
TW201030711A (en) 2010-08-16
US20100141627A1 (en) 2010-06-10
US8102388B2 (en) 2012-01-24
JP4957713B2 (ja) 2012-06-20
CN101751856A (zh) 2010-06-23
KR20100066375A (ko) 2010-06-17

Similar Documents

Publication Publication Date Title
JP4844634B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP4957713B2 (ja) 有機エレクトロルミネッセンス表示装置の駆動方法
US8988325B2 (en) Display device that switches light emission states multiple times during one field period
JP4479755B2 (ja) 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
JP2009271200A (ja) 表示装置及びその駆動方法
JP5262930B2 (ja) 表示素子の駆動方法、及び、表示装置の駆動方法
JP2008256916A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2009288767A (ja) 表示装置及びその駆動方法
JP2009063719A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2008226491A (ja) 有機エレクトロルミネッセンス表示装置
JP2009271199A (ja) 表示装置及び表示装置の駆動方法
JP5141192B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2008233501A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2010113188A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP5098508B2 (ja) 有機エレクトロルミネッセンス表示装置、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、有機エレクトロルミネッセンス発光部の駆動方法
JP4844641B2 (ja) 表示装置及びその駆動方法
JP5293417B2 (ja) 表示装置の駆動方法
JP2010181788A (ja) 表示装置及びその駆動方法
JP2011090241A (ja) 表示装置、及び、表示装置の駆動方法
JP2009047958A (ja) 有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2008281612A (ja) 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2008242369A (ja) 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス表示装置
JP2009098166A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2011007843A (ja) 表示装置、及び、表示装置の駆動方法
JP2008292612A (ja) 有機エレクトロルミネッセンス発光部の駆動方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees