JP2009168968A - 表示装置及びその駆動方法と電子機器 - Google Patents

表示装置及びその駆動方法と電子機器 Download PDF

Info

Publication number
JP2009168968A
JP2009168968A JP2008005257A JP2008005257A JP2009168968A JP 2009168968 A JP2009168968 A JP 2009168968A JP 2008005257 A JP2008005257 A JP 2008005257A JP 2008005257 A JP2008005257 A JP 2008005257A JP 2009168968 A JP2009168968 A JP 2009168968A
Authority
JP
Japan
Prior art keywords
potential
power supply
light emitting
signal
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008005257A
Other languages
English (en)
Other versions
JP4715849B2 (ja
Inventor
Junichi Yamashita
淳一 山下
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008005257A priority Critical patent/JP4715849B2/ja
Priority to US12/314,314 priority patent/US8237632B2/en
Publication of JP2009168968A publication Critical patent/JP2009168968A/ja
Application granted granted Critical
Publication of JP4715849B2 publication Critical patent/JP4715849B2/ja
Priority to US13/568,830 priority patent/US8648777B2/en
Priority to US14/156,724 priority patent/US8884850B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】非発光期間における発光素子の逆バイアス状態を緩和可能な表示装置を提供する。
【解決手段】表示装置は、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈのバラツキを補正する閾電圧補正動作、信号電位Ｖｓｉｇを保持容量Ｃｓに書き込む書込動作、書き込まれた信号電位Ｖｓｉｇに応じて発光素子ＥＬを発光させる点灯動作及び発光素子ＥＬを非発光状態に置く消灯動作を含む一連の動作を行う。電源スキャナ６は、画素２が閾電圧補正動作を行う直前その準備のため給電線ＶＬを低電位Ｖｓｓ２に切り換え、画素２が点灯動作を行っている発光期間中は給電線ＶＬを高電位Ｖｃｃに切り換えて発光のための電流を供給し、画素２が消灯動作に入る非発光期間中は給電線ＶＬを中間電位Ｖｓｓ３に切り換えて発光素子ＥＬの逆バイアス状態を緩和する。
【選択図】図２

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこの種の表示装置を備えた電子機器に関する。
表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２ 特開２００６−２１５２１３
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
ドライブトランジスタは、保持容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
ここでドライブトランジスタの動作特性は以下の式で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
このトランジスタ特性式において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。
従来の表示装置は、１フィールドごとに画像を更新して動画表示を行っている。１フィールド内で、行状の走査線を１回線順次走査して、画像の書き込み及び表示を行っている。従来から動画特性の改善を目的として、１フィールドを発光期間と非発光期間に分け、発光期間のみ各画素を点灯している。これによりＣＲＴに類似した動画特性の表示を得ることができる。また１フィールド内で発光期間と非発光期間の比率（デューティ）を変えることで、画面輝度を調節することもできる。しかしながら、従来の表示装置の画素回路は、動作上非発光期間で発光素子に逆バイアスが印加されていた。二端子型もしくはダイオード型の発光素子に逆バイアスが加わると、素子の劣化を招くため解決すべき課題となっている。
またフリッカ対策などの観点から、１フィールド内で発光期間と非発光期間を交互に繰り返す方式が提案されている。この場合、前後する発光期間の間に非発光期間が挿入されることになる。従来の表示装置では画素回路の構成上、非発光期間でサンプリングトランジスタに電流リークが生じ、保持容量に書き込まれていた映像信号のレベルが変化してしまうという課題があった。これにより画面にシェーディングやクロストークが生じ、解決すべき課題となっていた。
上述した従来の技術の課題に鑑み、本発明は非発光期間における発光素子の逆バイアス状態を緩和可能な表示装置を提供することを目的とする。また非発光期間においてサンプリングトランジスタの電流リークを抑制可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部と駆動部とからなり、前記画素アレイ部は、行状の走査線と、行状の給電線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子と、保持容量とを備え、前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が給電線に接続し、前記保持容量は該ドライブトランジスタの制御端と該ドライブトランジスタの一対の電流端の片方との間に接続しており、前記駆動部は、各走査線に順次制御信号を供給するライトスキャナと、各給電線を高電位と低電位と両者の間の中間電位とで切り換える電源スキャナと、信号電位と基準電位とが交互に切り換る映像信号を各信号線に供給する信号セレクタとを有し、所定のシーケンスに従って制御信号及び映像信号を供給し且つ給電線を高電位と低電位と中間電位とで切り換えて各画素を駆動し、以って該ドライブトランジスタの閾電圧のバラツキを補正する閾電圧補正動作、該信号電位を保持容量に書き込む書込動作、書き込まれた信号電位に応じて該発光素子を発光させる点灯動作及び該発光素子を非発光状態に置く消灯動作を含む一連の動作を行う表示装置であって、前記電源スキャナは、画素が閾電圧補正動作を行う直前その準備のため該給電線を低電位に切り換え、画素が点灯動作を行っている発光期間中は該給電線を高電位に切り換えて発光のための電流を供給し、画素が消灯動作に入る非発光期間中は該給電線を中間電位に切り換えて電流の供給を停止することを特徴とする。
好ましくは前記発光素子は、所定のカソード電位に接続したカソードと該ドライブトランジスタの一方の電流端に接続したアノードとを有し、前記電源スキャナは、カソード電位に対するアノード電位の差が該発光素子の閾電圧以内に収まるように、非発光期間中該給電線に供給する中間電位を設定する。又前記画素は、一フィールド期間内で発光期間と非発光期間を交互に繰り返し、前記電源スキャナは、前後の発光期間の間に入る非発光期間で、保持容量に書き込まれた信号電位の変動を抑制するように、非発光期間中該給電線に供給する中間電位を設定する。又該信号電位を該保持容量に書き込む時、該ドライブトランジスタの一対の電流端の間を流れる電流を該保持容量に負帰還することで、該ドライブドランジスタの移動度に対する補正を該保持された信号電位にかける。
本発明によれば、電源スキャナは、画素が閾電圧補正動作を行う直前その準備のため給電線を必要な低電位に切換え、発光期間中は給電線を高電位に切換えて電流を供給する一方、非発光期間中は給電線を中間電位に切換えて電流の供給を停止している。即ち本発明は、非発光期間中は高電位と低電位の間にある中間電位を給電線に供給している。これにより非発光期間に生じる発光素子の逆バイアス状態を緩和でき、結果的に発光素子の劣化を防ぐことが可能である。これに対し、従来は給電線を高電位と低電位の二値で切換えていた。低電位は閾電圧補正動作の準備のために必要であるが、非発光期間にもこの低電位を給電線に供給していた結果、発光素子に逆バイアス状態が生じていた。これに対し本発明は給電線のレベルを三値とし、非発光期間中は低電位に代えて中間電位を印加することにより、発光素子の逆バイアス状態を緩和できる。また中間電位とすることでサンプリングトランジスタの電流リークも抑制でき、保持容量に書き込まれた信号電位が非発光期間中に変動してしまうことを防ぐことができる。これにより、シェーディングやクロストークがなくなるので、画質を改善することができる。以上のように、本発明は給電線の電位を高中低三値とすることで、非発光期間中における発光素子の逆バイアス状態を緩和し且サンプリングトランジスタの電流リークを抑制することができる。
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部１とこれを駆動する駆動部とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線（信号ライン）ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された給電線（電源ライン）ＶＬとを備えている。なお本例は、各画素２にＲＧＢ三原色のいずれかが割り当てられており、カラー表示が可能である。但しこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線ＷＳに順次制御信号を供給するライトスキャナ４と、各給電線ＶＬを高電位と低電位と両者の間の中間電位とで切換える電源スキャナ６と、信号電位と基準電位が交互に切換る映像信号を各信号線ＳＬに供給する信号セレクタ（水平セレクタ）３とを有し、所定のシーケンスに従って制御信号及び映像信号を供給し且給電線ＶＬを高電位と低電位と中間電位とで切換えて各画素２を駆動する。
図２は、図１に示した本発明にかかる表示装置に含まれる画素２の具体的な構成及び結線関係を示す回路図である。図示するように、この画素２は有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、保持容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が対応する走査線ＷＳに接続し、一対の電流端（ソース及びドレイン）の片方が対応する信号線ＳＬに接続し、他方がドライブトランジスタＴｒｄの制御端（ゲートＧ）に接続する。ドライブトランジスタＴｒｄは、一対の電流端（ソースＳ及びドレイン）の一方が発光素子ＥＬに接続し、他方が対応する給電線ＶＬに接続している。本例では、ドライブトランジスタＴｒｄがＮチャネル型であり、そのドレインが給電線ＶＬに接続する一方、ソースＳが出力ノードとして発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。保持容量ＣｓはドライブトランジスタＴｒｄの片方の電流端であるソースＳと制御端であるゲートＧの間に接続している。かかる構成において、駆動部は、所定のシーケンスに従って走査線ＷＳに制御信号を供給し、信号線ＳＬに映像信号を供給し、且給電線ＶＬを高電位Ｖｃｃと低電位Ｖｓｓ２と中間電位Ｖｓｓ３とで切換えて各画素２を駆動し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈのばらつきを補正する閾電圧補正動作、信号電位Ｖｓｉｇを保持容量Ｃｓに書き込む書込動作、書き込まれた信号電位Ｖｓｉｇに応じて発光素子ＥＬを発光させる点灯動作及び発光素子ＥＬを非発光状態におく消灯動作を含む一連の動作を行う。
特徴事項として、駆動部に属する電源スキャナ６は、画素２が閾電圧補正動作を行う直前その準備のため給電線ＶＬを低電位Ｖｓｓ２に切換え、画素２が点灯動作を行っている発光期間中は給電線ＶＬを高電位Ｖｃｃに切換えて発光のための電流を供給し、画素２が消灯動作に入る非発光期間中は給電線ＶＬを中間電位Ｖｓｓ３に切換えて電流の供給を停止する。
本実施形態では、発光素子ＥＬはダイオード型もしくは二端子型であり、所定のカソード電位Ｖｃａｔｈに接続したカソードとドライブトランジスタＴｒｄの一方の電流端（即ちソースＳ）に接続したアノードとを有する。電源スキャナ６は、カソード電位Ｖｃａｔｈに対するアノード電位の差が発光素子ＥＬの閾電圧Ｖｔｈｅｌ以内に収まるように非発光期間中給電線ＶＬに供給する中間電位Ｖｓｓ３を設定する。これにより、発光素子ＥＬのアノード／カソード間電圧はその閾電圧Ｖｔｈｅｌを超えないため、発光素子ＥＬはカットオフ状態となり消灯する。この場合でも、発光素子ＥＬのアノード電位はカソード電位Ｖｃａｔｈよりも高くなるように中間電位Ｖｓｓ３が設定されているため、発光素子ＥＬは非発光期間中逆バイアス状態になることはない。よって発光素子ＥＬの劣化を防ぐことができる。ここで逆バイアス状態とは、発光素子のアノード電位がカソード電位より下回って逆方向の電圧が印加される状態を意味する。
一態様では各画素２は１フィールド期間内で発光期間と非発光期間を交互に繰り返して、フリッカを抑制するようになっている。この場合電源スキャナ６は、前後の発光期間の間に入る非発光期間で、保持容量Ｃｓに書き込まれた信号電位Ｖｓｉｇの変動を抑制するように、非発光期間中給電線ＶＬに供する中間電位Ｖｓｓ３を設定する。なお、信号電位Ｖｓｉｇを保持容量Ｃｓに書き込むとき、ドライブトランジスタＴｒｄの一対の電流端（即ちソース及びドレイン）の間を流れる電流を保持容量Ｃｓに負帰還することで、ドライブトランジスタＴｒｄの移動度μに対する補正を信号電位Ｖｓｉｇにかけている。
図３は、図２に示した本発明にかかる画素回路２の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線ＷＳの電位変化、給電線ＶＬの電位変化及び信号線ＳＬの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートＧ及びソースＳの電位変化も表してある。
走査線ＷＳには、サンプリングトランジスタＴｒ１をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて１フィールド（１ｆ）周期で走査線ＷＳに印加される。この制御信号パルスは一水平走査周期（１Ｈ）の間に二発のパルスを含んでいる。給電線ＶＬは同じように１フィールド周期（１ｆ）で高電位Ｖｃｃと低電位Ｖｓｓ２と中間電位Ｖｓｓ３との間で切換る。信号線ＳＬには１水平走査期間（１Ｈ）内で信号電位Ｖｓｉｇと基準電位Ｖｓｓ１とが切換る映像信号を供給している。
図３のタイミングチャートに示すように画素は１フィールド期間（１ｆ）で発光期間と非発光期間を交互に繰り返してフリッカを防止している。具体的には、画素は前のフィールドの発光期間からタイミングＴ１で当該フィールドの非発光期間に入り、その後最初の発光期間になり続いて２回目の非発光期間になり、また次の発光期間になる。本実施形態はこの様に発光期間と非発光期間を交互に２回繰り返しているが、本発明はこれに限られるものではない。なお当該フィールドの発光期間が終わると、タイミングＴ９で次のフィールドの非発光期間になる。本実施形態では、当該フィールドの最初の非発光期間で準備動作、閾電圧補正動作、信号書込動作、移動度補正動作などを行う。
前フィールドの発光期間では、給電線ＶＬが高電位Ｖｃｃにあり、ドライブトランジスタＴｒｄが駆動電流Ｉｄｓを発光素子ＥＬに供給している。駆動電流Ｉｄｓは高電位Ｖｃｃにある給電線ＶＬからドライブトランジスタＴｒｄを介して発光素子ＥＬを通り、カソードラインに流れ込んでいる。
続いて当該フィールドの非発光期間に入るタイミングＴ１で、給電線ＶＬを高電位Ｖｃｃから低電位Ｖｓｓ２に切換える。これにより給電線ＶＬはＶｓｓ２まで放電され、さらにドライブトランジスタＴｒｄのソースＳの電位はＶｓｓ２まで下降する。これにより発光素子ＥＬのアノード電位（即ちドライブトランジスタＴｒｄのソース電位）は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースＳの電位降下に連動してゲートＧの電位も降下する。
続いてタイミングＴ２になると、走査線ＷＳを低レベルから高レベルに切換えることで、サンプリングトランジスタＴｒ１が導通状態になる。この時信号線ＳＬは基準電位Ｖｓｓ１にある。よってドライブトランジスタＴｒｄのゲートＧの電位は導通したサンプリングトランジスタＴｒ１を通じて信号線ＳＬの基準電位Ｖｓｓ１となる。この時ドライブトランジスタＴｒｄのソースＳの電位はＶｓｓ１よりも十分低い電位Ｖｓｓ２にある。この様にしてドライブトランジスタＴｒｄのゲートＧとソースＳとの間の電圧ＶｇｓがドライブトランジスタＴｒｄの閾電圧Ｖｔｈより大きくなるように、初期化される。タイミングＴ１からタイミングＴ３までの期間Ｔ１‐Ｔ３はドライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓを予めＶｔｈ以上に設定する準備期間である。
この後タイミングＴ３になると、給電線ＶＬが低電位Ｖｓｓ２から高電位Ｖｃｃに遷移し、ドライブトランジスタＴｒｄのソースＳの電位が上昇を開始する。やがてドリライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓが閾電圧Ｖｔｈとなった所で電流がカットオフする。この様にしてドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が保持容量Ｃｓに書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら保持容量Ｃｓ側に流れ、発光素子ＥＬには流れないようにするため、発光素子ＥＬがカットオフとなるようにカソード電位Ｖｃａｔｈを設定しておく。
タイミングＴ４では走査線ＷＳがハイレベルからローレベルに戻る。換言すると、走査線ＷＳに印加された第一パルスＰ１が解除され、サンプリングトランジスタはオフ状態になる。以上の説明から明らかなように、第一パルスＰ１は閾電圧補正動作を行うために、サンプリングトランジスタＴｒ１のゲートに印加される。
この後信号線ＳＬが基準電位Ｖｓｓ１から信号電位Ｖｓｉｇに切換る。続いてタイミングＴ５で走査線ＷＳが再びローレベルからハイレベルに立上る。換言すると第二パルスＰ２がサンプリングトランジスタＴｒ１のゲートに印加される。これによりサンプリングトランジスタＴｒ１は再びオンし、信号線ＳＬから信号電位Ｖｓｉｇをサンプリングする。よってドライブトランジスタＴｒｄのゲートＧの電位は信号電位Ｖｓｉｇになる。ここで発光素子ＥＬは始めカットオフ状態（ハイインピーダンス状態）にあるためドライブトランジスタＴｒｄのドレインとソースの間に流れる電流は専ら保持容量Ｃｓと発光素子ＥＬの等価容量に流れ込み充電を開始する。この後サンプリングトランジスタＴｒ１がオフするタイミングＴ６までに、ドライブトランジスタＴｒｄのソースＳの電位はΔＶだけ上昇する。この様にして映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃｓに書き込まれる共に、移動度補正用の電圧ΔＶが保持容量Ｃｓに保持された電圧から差し引かれる。よってタイミングＴ５からタイミングＴ６まで期間Ｔ５‐Ｔ６が信号書込期間＆移動度補正期間となる。換言すると、走査線ＷＳに第二パルスＰ２が印加されると、信号書込動作及び移動度補正動作が行われる。信号書込期間＆移動度補正期間Ｔ５‐Ｔ６は、第二パルスＰ２のパルス幅に等しい。即ち第二パルスＰ２のパルス幅が移動度補正期間を規定している。
この様に信号書込期間Ｔ５‐Ｔ６では信号電にＶｓｉｇの書込みと補正量ΔＶの調整が同時に行われる。Ｖｓｉｇが高いほどドライブトランジスタＴｒｄが供給する電流Ｉｄｓは大きくなり、ΔＶの絶対値も大きくなる。従って発光輝度レベルに応じた移動度補正が行われる。Ｖｓｉｇを一定とした場合、ドライブトランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど保持容量Ｃｓに対する負帰還量ΔＶが大きくなるので、画素毎の移動度μのばらつきを取り除くことができる。
タイミングＴ６になると、前述したように走査線ＷＳが低レベル側に遷移し、サンプリングトランジスタＴｒ１はオフ状態となる。これによりドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。このときドレイン電流Ｉｄｓが発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位は駆動電流Ｉｄｓに応じて上昇する。発光素子ＥＬのアノード電位の上昇は、即ちドライブトランジスタＴｒｄのソースＳの電位上昇に他ならない。ドライブトランジスタＴｒｄのソースＳの電位が上昇すると、保持容量Ｃｓのブートストラップ動作によりドライブトランジスタＴｒｄのゲートＧの電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタＴｒｄのゲートＧ／ソースＳ間の入力電圧Ｖｇｓは一定に保持される。このゲート電圧Ｖｇｓの値は信号電位Ｖｓｉｇに閾電圧Ｖｔｈ及び移動量μの補正をかけたものとなっている。ドライブトランジスタＴｒｄは飽和領域で動作する。即ちドライブトランジスタＴｒｄは、ゲートＧ／ソースＳ間の入力電圧Ｖｇｓに応じた駆動電流Ｉｄｓを出力する。このゲート電圧Ｖｇｓの値は信号電位Ｖｓｉｇに閾電圧Ｖｔｈ及び移動量μの補正をかけたものとなっている。
タイミングＴ７になると、１回目の発光期間が終了し、２回目の非発光期間になる。この非発光期間はタイミングＴ７からタイミングＴ８まで続く。タイミングＴ７では、給電線ＶＬが高電位Ｖｃｃから中間電位Ｖｓｓ３に切換る。これによりドライブトランジスタＴｒｄのソース電位（即ち発光素子ＥＬのアノード電位）がほぼ中間電位Ｖｓｓ３まで低下し、発光素子ＥＬがカットオフする。ここで中間電位Ｖｓｓ３は、低電位Ｖｓｓ２よりも高く高電位Ｖｃｃよりも低い。この中間電位Ｖｓｓ３は、Ｖｃａｔｈ＜Ｖｓｓ３＜Ｖｃａｔｈ＋Ｖｔｈｅｌの条件を満たすように設定されている。前述したように非発光期間中アノード電位はほぼＶｓｓ３となっている。従って非発光期間中、発光素子ＥＬのアノード電位はカソード電位よりも高いため逆バイアス状態になることはない。またアノード電位はカソード電位Ｖｃａｔｈに発光素子ＥＬの閾電圧Ｖｔｈｅｌを足した値よりは低いため、発光素子ＥＬはオン状態にはならずカットオフして消灯状態になる。一方、低電位Ｖｓｓ２は一般的にカソード電位ＶｃａｔｈからドライブトランジスタＴｒｄの閾電圧Ｖｔｈを差し引いたレベルよりも若干低く設定されている。通常の画素構成は映像信号の基準電位Ｖｓｓ１とカソード電位Ｖｃａｔｈはほぼ等しくなるように設定されている。閾電圧補正動作を行うためには、Ｖｓｓ２はＶｓｓ１よりもＶｔｈ分を超えて低くなければならない。ここでＶｓｓ１とＶｃａｔｈがほぼ等しいため、結局Ｖｓｓ２はＶｃａｔｈ−Ｖｔｈよりも低くなければならない。これに対し、Ｖｓｓ３は上述したようにＶｃａｔｈよりも高くなっている。
タイミングＴ７で給電線ＶＬをＶｃｃからＶｓｓ３に下げると、ドライブトランジスタＴｒｄのソース電位がＶｓｓ３まで低下する。このときブートストラップ動作でドライブトランジスタＴｒｄのゲート電位も低下する。しかしながら、このレベルは給電線ＶＬをＶｓｓ２に切換える場合よりも下がらなくてすむ。換言すると、非発光期間中にドライブトランジスタＴｒｄのゲート電位の低下分は、給電線の電位をＶｓｓ２ではなくＶｓｓ３に切換えることで、縮小できる。このためサンプリングトランジスタＴｒ１がオンする恐れがなく、電流リークも生じない。従って保持容量Ｃｓに書き込まれた信号電位が非発光期間中に変動することはない。これによりシェーディングやクロストークなどのない高画質を達成することができる。
仮に非発光期間Ｔ７‐Ｔ８で給電線ＶＬを中間電位Ｖｓｓ３ではなく低電位Ｖｓｓ２まで下げると、ドライブトランジスタＴｒｄのＶｇｓは発光時と同等の値を保っているので、そのゲート電位Ｖｇ´は、Ｖｇ´＝Ｖｓｓ２＋Ｖｇｓまで下がってしまう。このときサンプリングトランジスタＴｒ１はドライブトランジスタＴｒｄのゲートＧに接続している電流端がソースとなるので、結果的にサンプリングトランジスタＴｒ１のソース電位Ｖｇ´がそのゲート電位（制御信号のローレベル）よりも閾電圧を超えて低くなり、サンプリングトランジスタＴｒ１はオンしてしまう。よってこの非発光期間Ｔ７‐Ｔ８の間に信号線ＳＬと保持容量Ｃｓとの間でリーク電流が流れ、保持容量Ｃｓに書き込まれていたＶｇｓに変動が生じ、シェーディングやクロストークなど画質が低下してしまう。この場合制御信号のローレベル（ゲートオフレベル）をさらに下げることで一応対処可能である。しかしながらこのときには制御信号ＷＳのローレベルとハイレベルの差（電源振幅）が大きくなってしまい、トランジスタ耐圧の限界を超えてしまう。これに対し、本発明では非発光期間Ｔ７‐Ｔ８で給電線ＶＬを低電位Ｖｓｓ２ではなく中間電位Ｖｓｓ３まで下げるため、ゲート電位もＶｇ´＝Ｖｓｓ３＋Ｖｇｓ程度であり、サンプリングトランジスタＴｒ１の閾電圧のばらつきにもよるが、サンプリングトランジスタＴｒ１がオンする可能性は低い。この様に非発光期間中にサンプリングトランジスタＴｒ１にリーク電流が流れる恐れがないため、制御信号ＷＳの振幅も薄膜トランジスタの一般的な耐圧範囲内に抑制することができる。
この後タイミングＴ８で給電線ＶＬは中間電位Ｖｓｓ３から高電位Ｖｃｃに復帰し、ドライブトランジスタＴｒｄのソース電位が上昇する。ブートストラップ動作でゲート電位もＶｇｓを保ったまま上昇する。発光素子ＥＬのアノード電位（即ちドライブトランジスタＴｒｄのソース電位）が発光素子ＥＬの閾電圧Ｖｔｈｅｌを超えるので、発光素子ＥＬは再び発光を開始し２番目の発光期間に進む。
この後タイミングＴ９で給電線ＶＬはＶｃｃから低電位Ｖｓｓ２に切換り、発光素子ＥＬは消灯する。この後は次のフィールドに入り、新たに信号電位Ｖｓｉｇが保持容量に書き込まれることになる。従ってタイミングＴ９の後の非発光期間では、サンプリングトランジスタＴｒ１に電流リークが生じても問題ない。よってタイミングＴ９の後の非発光期間では給電線ＶＬを中間電位Ｖｓｓ３ではなく、低電位Ｖｓｓ２まで下げている。前述したように、この低電位Ｖｓｓ２は次のフィールドでも閾電圧補正のための準備動作に必要なレベルである。
図４は、本発明にかかる表示装置の発展形態を示すタイミングチャートである。理解を容易にするため、図３に示したタイミングチャートと同様の表記を採用している。異なる点は、２番目の発光期間Ｔ８‐Ｔ９の後の非発光期間で、給電線ＶＬを一旦中間電位Ｖｓｓ３まで下げた後、タイミングＴ９´で低電位Ｖｓｓ２まで下げていることである。第一発光期間と第二発光期間との間の非発光期間Ｔ７‐Ｔ８では給電線ＶＬを中間電位Ｖｓｓ３まで下げている。中間電位Ｖｓｓ３は発光素子ＥＬのカソード電位よりも高いため、逆バイアス状態は生じない。一方２番目の発光期間の後の非発光期間で、給電線ＶＬを図３のタイミングチャートのようにいきなりＶｓｓ２まで下げると、前述したようにＶｓｓ２はカソード電位Ｖｃａｔｈよりも低いため、発光素子ＥＬが逆バイアス状態になってしまう。一般的に発光素子ＥＬに逆バイアス電圧が印加されると、その素子特性の劣化が加速されたり、発光素子の短絡による画素滅点欠陥の増加などの不具合が発生する。そこで本実施形態では、すべての非発光期間で発光素子ＥＬに逆バイアス電圧が加わらないようにするため、タイミングＴ９からタイミングＴ９´までの間給電線ＶＬを中間電位Ｖｓｓ３に保持している。なおこのままだと、次のフィールドで閾電圧補正動作のための準備が行えない。そこで本実施形態ではタイミングＴ９´で給電線ＶＬをＶｓｓ３からＶｓｓ２に下げている。即ち次のフィールドのＶｔｈ補正動作の直前で給電線ＶＬをＶｓｓ２とすることで、Ｖｔｈ補正動作を正常に実行することができる。
図５は、表示装置の動作シーケンスの参考例を示すタイミングチャートである。理解を容易にするため、図３に示した本発明のタイミングチャートと同様の表記を採用している。本参考例でも、１フィールド（１ｆ）内で発光期間と非発光期間を交互に繰り返して、フリッカを防止している。異なる点は、前後の発光期間に挟まれた非発光期間Ｔ７‐Ｔ８で、給電線ＶＬを中間電位Ｖｓｓ３ではなく低電位Ｖｓｓ２に切換えていることである。給電線ＶＬのレベルを三値ではなく二値とすることで電源スキャナの構成は簡素化される。しかしながら非発光期間Ｔ７‐Ｔ８にＶｃａｔｈを下回る低電位Ｖｓｓ２が発光素子ＥＬのアノードに加わるため、発光素子ＥＬは逆バイアス状態となりその劣化が加速されてしまう。また、ソース電位をＶｓｓ２まで下げることで、ゲート電位もＶｇ´＝Ｖｓｓ２＋Ｖｇｓまで下がってしまう。この結果サンプリングトランジスタＴｒ１のソース側になる電位Ｖｇ´がサンプリングトランジスタＴｒ１のゲートオフ電位（ゲート制御信号のローレベル）よりも低くなってしまう。サンプリングトランジスタＴｒ１の閾電圧にもばらつきがあるため、場合によってはサンプリングトランジスタＴｒ１に電流リークが生じ、保持容量Ｃｓに書き込まれたＶｇｓに変動が生じる恐れがある。
図６は、電源スキャナ６の一般的な構成を示す模式図である。この電源スキャナ６は前述した参考例に使われるものであり、給電線ＶＬに対して高電位Ｖｃｃと低電位とで切換る電源電圧を供給している。電源スキャナ６は一般にシフトレジスタ（図示せず）と出力バッファ６Ｂとで構成されている。出力バッファ６Ｂはシフトレジスタの各段と、対応する給電線ＶＬとの間に接続されており、シフトレジスタ側から線順次走査に合わせて順次送られてくる入力信号ＩＮに応じ、高電位Ｖｃｃと低電位とを切換えて、給電線ＶＬに出力している。図示の例では出力バッファ６ＢはＰチャネルトランジスタとＮチャネルトランジスタを高電位Ｖｃｃと低電位との間に直列接続したインバータとなっている。
図７は、本発明に適用される電源スキャナの構成例及びその動作を示す模式図である。本実施形態は電源スキャナの出力バッファ６Ｂを工夫することで、対応する給電線に対し三値の電源電圧を出力している。図示するように出力バッファ６Ｂは、高電位Ｖｃｃと低電位側の電源ラインとの間に直列接続されたＰチャネルトランジスタとＮチャネルトランジスタからなるインバータで構成されている。このインバータはシフトレジスタ（図示せず）から供給される入力信号ＩＮに応じて、出力信号ＯＵＴを対応する給電線ＶＬに供給している。特徴事項として、低電位側の電源ラインには、外部のモジュールから電源パルスが入力されている。
図７のタイミングチャートに示すように、この電源パルスは低電位Ｖｓｓ２と中間電位Ｖｓｓ３との間で変化するパルス波形となっている。具体的には、第一発光期間Ｔ６‐Ｔ７で電源パルスは低電位Ｖｓｓ２にあり、中間の非発光期間Ｔ７‐Ｔ８で電源パルスは中間電位Ｖｓｓ３に立上り、そのあと第二発光期間Ｔ８‐Ｔ９で低電位Ｖｓｓ２に立下がるパルス波形となっている。これに対しシフトレジスタから供給される入力パルスＩＮは第一発光期間Ｔ６‐Ｔ７でローベルとなっている。これによりインバータのＰチャネルトランジスタ側がオンするため、出力パルスＯＵＴは高電位Ｖｃｃになる。続いて中間非発光期間Ｔ７‐Ｔ８になると入力パルスＩＮはハイレベルに切換る。これにより出力バッファ６ＢのインバータのＮチャネルトランジスタがオンするため、出力ＯＵＴには電源ラインに現れた電位が出力される。このとき丁度電源ラインはＶｓｓ３にあるため、出力パルスＯＵＴは中間の非発光期間Ｔ７‐Ｔ８で中間電位Ｖｓｓ３となる。この後第二発光期間Ｔ８‐Ｔ９になると、入力パルスＩＮは再びローレベルに戻り、インバータのＰチャネルトランジスタがオンして、出力ＯＵＴには高電位Ｖｃｃが現れる。その後タイミングＴ９で次のフィールドの非発光期間になると、入力パルスＩＮはハイレベルに切換り、出力バッファ６ＢのＮチャネルトランジスタ側がオンする。このとき電源ラインはＶｓｓ２であるので、出力パルスＯＵＴは低電位Ｖｓｓ２となる。この様にして、図７に示した電源スキャナは、図３のタイミングチャートに示したように給電線ＶＬを三値Ｖｃｃ、Ｖｓｓ３、Ｖｓｓ２の間で切換えることができる。
図８は、本発明に適用される電源スキャナの他の例を示す模式図である。理解を容易にするため、図７に示した先の実施例と対応する部分には対応する参照番号を用いている。図７に示した実施例では、出力バッファ６Ｂの低電位側電源ラインに、電源パルスを外部のモジュールから供給していた。これに対し、図８の実施例ではＮチャネルトランジスタを１個追加することで、外部の電源パルスモジュールを用いることなく、給電線を三値で切換えている。図示するように、本実施例の出力バッファ６ＢはＰチャネルトランジスタが１つであるのに対し、Ｎチャネルトランジスタは２個用いられている。１番目のＮチャネルトランジスタは出力端子と低電位電源Ｖｓｓ２との間に接続されている。次のＮチャネルトランジスタは同じく出力端子と中間電位Ｖｓｓ３の電源との間に接続されている。１個のＰチャネルトランジスタ及び２個のＮチャネルトランジスタにはそれぞれシフトレジスタ（図示せず）側から入力１〜入力３が供給され、これに応じて入力バッファ６Ｂは出力パルスを対応する給電線ＶＬに供給している。
図８のタイミングチャートに示すように、第一発光期間Ｔ６‐Ｔ７で、入力１〜入力３はすべてローレベルである。よってＰチャネルトランジスタのみがオンし、出力には高電位Ｖｃｃが現れる。続いて中間の非発光期間Ｔ７‐Ｔ８では、入力１及び入力３がハイレベルになり、入力２はローレベルである。これにより２番目のＮチャネルトランジスタのみがオンし、出力には中間電位Ｖｓｓ３が現れる。続く第二発光期間Ｔ８‐Ｔ９では、入力１〜入力３が再びすべてローレベルである。このためＰチャネルトランジスタのみがオンし、出力には高電位Ｖｃｃが現れる。タイミングＴ９で次の非発光期間になると、入力１及び入力２がハイレベルで入力３がローレベルとなる。これにより１番目のＮチャネルトランジスタのみがオンするため、出力には低電位Ｖｓｓ２が現れる。
本発明にかかる表示装置は、図９に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
本発明にかかる表示装置は、図１０に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
図１１は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
図１２は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
図１３は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
図１４は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
図１５は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
本発明にかかる表示装置の全体構成を示すブロック図である。 本発明にかかる表示装置の画素構成を示す回路図である。 本発明にかかる表示装置の動作説明に供するタイミングチャートである。 同じく本発明にかかる表示装置の動作説明に供するタイミングチャートである。 参考例にかかる表示装置の動作説明に供するタイミングチャートである。 参考例にかかる表示装置に含まれる電源スキャナの構成を示す回路図である。 本発明にかかる表示装置に組み込まれる電源スキャナの一実施例を示す模式図である。 同じく電源スキャナの他の実施例を示す模式図である。 本発明にかかる表示装置のデバイス構成を示す断面図である。 本発明にかかる表示装置のモジュール構成を示す平面図である。 本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。 本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。 本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。 本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。 本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
符号の説明
１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ（信号セレクタ）、４・・・ライトスキャナ、６・・・電源スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、Ｃｓ・・・保持容量、ＥＬ・・・発光素子

Claims (6)

  1. 画素アレイ部と駆動部とからなり、
    前記画素アレイ部は、行状の走査線と、行状の給電線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
    各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子と、保持容量とを備え、
    前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
    前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が給電線に接続し、
    前記保持容量は該ドライブトランジスタの制御端と該ドライブトランジスタの一対の電流端の片方との間に接続しており、
    前記駆動部は、各走査線に順次制御信号を供給するライトスキャナと、各給電線を高電位と低電位と両者の間の中間電位とで切り換える電源スキャナと、信号電位と基準電位とが交互に切り換る映像信号を各信号線に供給する信号セレクタとを有し、所定のシーケンスに従って制御信号及び映像信号を供給し且つ給電線を高電位と低電位と中間電位とで切り換えて各画素を駆動し、以って該ドライブトランジスタの閾電圧のバラツキを補正する閾電圧補正動作、該信号電位を保持容量に書き込む書込動作、書き込まれた信号電位に応じて該発光素子を発光させる点灯動作及び該発光素子を非発光状態に置く消灯動作を含む一連の動作を行う表示装置であって、
    前記電源スキャナは、画素が閾電圧補正動作を行う直前その準備のため該給電線を低電位に切り換え、画素が点灯動作を行っている発光期間中は該給電線を高電位に切り換えて発光のための電流を供給し、画素が消灯動作に入る非発光期間中は該給電線を中間電位に切り換えて電流の供給を停止することを特徴とする表示装置。
  2. 前記発光素子は、所定のカソード電位に接続したカソードと該ドライブトランジスタの一方の電流端に接続したアノードとを有し、
    前記電源スキャナは、カソード電位に対するアノード電位の差が該発光素子の閾電圧以内に収まるように、非発光期間中該給電線に供給する中間電位を設定することを特徴とする請求項１記載の表示装置。
  3. 前記画素は、一フィールド期間内で、発光期間と非発光期間を交互に繰り返し、
    前記電源スキャナは、前後の発光期間の間に入る非発光期間で、保持容量に書き込まれた信号電位の変動を抑制するように、非発光期間中該給電線に供給する中間電位を設定することを特徴とする請求項１記載の表示装置。
  4. 該信号電位を該保持容量に書き込む時、該ドライブトランジスタの一対の電流端の間を流れる電流を該保持容量に負帰還することで、該ドライブドランジスタの移動度に対する補正を該保持された信号電位にかけることを特徴とする請求項１記載の表示装置。
  5. 画素アレイ部と駆動部とからなり、
    前記画素アレイ部は、行状の走査線と、行状の給電線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
    各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子と、保持容量とを備え、
    前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
    前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が給電線に接続し、
    前記保持容量は該ドライブトランジスタの制御端と該ドライブトランジスタの一対の電流端の片方との間に接続しており、
    前記駆動部は、各走査線に順次制御信号を供給するライトスキャナと、各給電線を高電位と低電位と両者の間の中間電位とで切り換える電源スキャナと、信号電位と基準電位とが交互に切り換る映像信号を各信号線に供給する信号セレクタとを有し、所定のシーケンスに従って制御信号及び映像信号を供給し且つ給電線を高電位と低電位と中間電位とで切り換えて各画素を駆動し、以って該ドライブトランジスタの閾電圧のバラツキを補正する閾電圧補正動作、該信号電位を保持容量に書き込む書込動作、書き込まれた信号電位に応じて該発光素子を発光させる点灯動作及び該発光素子を非発光状態に置く消灯動作を含む一連の動作を行う表示装置の駆動方法であって、
    前記電源スキャナは、画素が閾電圧補正動作を行う直前その準備のため該給電線を低電位に切り換え、画素が点灯動作を行っている発光期間中は該給電線を高電位に切り換えて発光のための電流を供給し、画素が消灯動作に入る非発光期間中は該給電線を中間電位に切り換えて電流の供給を停止することを特徴とする表示装置の駆動方法。
  6. 請求項１に記載の表示装置を備えた電子機器。
JP2008005257A 2008-01-15 2008-01-15 表示装置及びその駆動方法と電子機器 Active JP4715849B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008005257A JP4715849B2 (ja) 2008-01-15 2008-01-15 表示装置及びその駆動方法と電子機器
US12/314,314 US8237632B2 (en) 2008-01-15 2008-12-08 Display apparatus, method of driving display apparatus, and electronic apparatus
US13/568,830 US8648777B2 (en) 2008-01-15 2012-08-07 Display apparatus, method of driving display apparatus, and electronic apparatus
US14/156,724 US8884850B2 (en) 2008-01-15 2014-01-16 Display apparatus, method of driving display apparatus, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008005257A JP4715849B2 (ja) 2008-01-15 2008-01-15 表示装置及びその駆動方法と電子機器

Publications (2)

Publication Number Publication Date
JP2009168968A true JP2009168968A (ja) 2009-07-30
JP4715849B2 JP4715849B2 (ja) 2011-07-06

Family

ID=40850191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008005257A Active JP4715849B2 (ja) 2008-01-15 2008-01-15 表示装置及びその駆動方法と電子機器

Country Status (2)

Country Link
US (3) US8237632B2 (ja)
JP (1) JP4715849B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010113188A (ja) * 2008-11-07 2010-05-20 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
JP2010134313A (ja) * 2008-12-08 2010-06-17 Sony Corp 有機エレクトロルミネッセンス表示装置の駆動方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4293262B2 (ja) * 2007-04-09 2009-07-08 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
TWI443629B (zh) 2008-12-11 2014-07-01 Sony Corp 顯示裝置、其驅動方法及電子設備
JP2011039403A (ja) * 2009-08-17 2011-02-24 Toppoly Optoelectronics Corp ディスプレイ装置及びこれを有する電子機器
JP2012208897A (ja) * 2011-03-30 2012-10-25 Semiconductor Components Industries Llc 入出力回路
JP5818722B2 (ja) * 2012-03-06 2015-11-18 株式会社ジャパンディスプレイ 液晶表示装置、表示駆動方法、電子機器
JP6550967B2 (ja) * 2015-06-30 2019-07-31 セイコーエプソン株式会社 有機ｅｌ装置、有機ｅｌ装置の製造方法、及び電子機器
CN105609053B (zh) * 2015-12-31 2019-01-22 京东方科技集团股份有限公司 驱动装置、驱动方法和显示装置
CN111801244B (zh) * 2017-09-28 2024-05-28 Wi-电荷有限公司 失误-安全光学无线电源
JP6999382B2 (ja) * 2017-11-29 2022-01-18 株式会社ジャパンディスプレイ 表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007310311A (ja) * 2006-05-22 2007-11-29 Sony Corp 表示装置及びその駆動方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
WO2003075256A1 (fr) 2002-03-05 2003-09-12 Nec Corporation Affichage d'image et procede de commande
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
US7109952B2 (en) 2002-06-11 2006-09-19 Samsung Sdi Co., Ltd. Light emitting display, light emitting display panel, and driving method thereof
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP2004191752A (ja) * 2002-12-12 2004-07-08 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP2004302070A (ja) * 2003-03-31 2004-10-28 Tohoku Pioneer Corp 発光表示パネルの駆動装置
US7173590B2 (en) * 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP4923410B2 (ja) 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007310311A (ja) * 2006-05-22 2007-11-29 Sony Corp 表示装置及びその駆動方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010113188A (ja) * 2008-11-07 2010-05-20 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
US9183777B2 (en) 2008-11-07 2015-11-10 Joled Inc. Organic electroluminescent light emitting unit driving method for controlling brightness uniformity
JP2010134313A (ja) * 2008-12-08 2010-06-17 Sony Corp 有機エレクトロルミネッセンス表示装置の駆動方法
US8102388B2 (en) 2008-12-08 2012-01-24 Sony Corporation Method of driving organic electroluminescence display apparatus

Also Published As

Publication number Publication date
US20140132647A1 (en) 2014-05-15
US8884850B2 (en) 2014-11-11
US20130057535A1 (en) 2013-03-07
US8648777B2 (en) 2014-02-11
JP4715849B2 (ja) 2011-07-06
US8237632B2 (en) 2012-08-07
US20090179839A1 (en) 2009-07-16

Similar Documents

Publication Publication Date Title
JP4715849B2 (ja) 表示装置及びその駆動方法と電子機器
JP4715850B2 (ja) 表示装置及びその駆動方法と電子機器
JP4297169B2 (ja) 表示装置及びその駆動方法と電子機器
JP5804732B2 (ja) 駆動方法、表示装置および電子機器
JP4600780B2 (ja) 表示装置及びその駆動方法
US8982016B2 (en) Display device, driving method thereof, and electronic device
KR101498571B1 (ko) 표시장치 및 그 구동방법과 전자기기
US20100309174A1 (en) Display device, driving method of display device, and electronic device performing duty control of a pixel
JP2008287139A (ja) 表示装置及びその駆動方法と電子機器
JP2008287141A (ja) 表示装置及びその駆動方法と電子機器
JP2008233651A (ja) 表示装置及びその駆動方法と電子機器
JP4591511B2 (ja) 表示装置及び電子機器
JP2008241783A (ja) 表示装置及びその駆動方法と電子機器
KR101544212B1 (ko) 표시 장치 및 그 구동 방법과 전자기기
JP2011221165A (ja) 表示装置、電子機器、表示装置の駆動方法
JP2010139897A (ja) 表示装置及びその駆動方法と電子機器
JP2008203655A (ja) 表示装置及びその駆動方法
JP2011221202A (ja) 表示装置、電子機器、表示装置の駆動方法
JP2008287195A (ja) 表示装置及び電子機器
JP2008287140A (ja) 表示装置及び電子機器
JP2010060805A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009103871A (ja) 表示装置及びその駆動方法と電子機器
JP5617962B2 (ja) 表示装置及び電子機器
JP5879585B2 (ja) 表示装置及びその駆動方法
JP2010139896A (ja) 表示装置及びその駆動方法と電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110314

R151 Written notification of patent or utility model registration

Ref document number: 4715849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113