KR20100066375A - 유기 일렉트로루미네선스 표시 장치의 구동 방법 - Google Patents

유기 일렉트로루미네선스 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20100066375A
KR20100066375A KR1020090119580A KR20090119580A KR20100066375A KR 20100066375 A KR20100066375 A KR 20100066375A KR 1020090119580 A KR1020090119580 A KR 1020090119580A KR 20090119580 A KR20090119580 A KR 20090119580A KR 20100066375 A KR20100066375 A KR 20100066375A
Authority
KR
South Korea
Prior art keywords
node
period
transistor
potential
voltage
Prior art date
Application number
KR1020090119580A
Other languages
English (en)
Inventor
준이치 야마시타
카츠히데 우치노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100066375A publication Critical patent/KR20100066375A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 복수의 발광 소자와, 발광 소자의 각각에 마련된 복수의 구동 회로와, 발광 제어선과, 데이터선을 구비한다. 여기에서 각 구동 회로는 발광 소자에 전류를 공급하는 구동 트랜지스터를 가지며, 발광 제어 신호의 제 1의 전압치로부터 제 2의 전압치로 이행시킴과 함께 발광 소자를 비발광 상태로 하고, 발광 제어 신호의 제 2의 전압치로부터 제 1의 전압치로 이행시킴과 함께 구동 트랜지스터의 임계치의 보정을 행하고, 발광 제어 신호는, 그 후의 비발광 기간의 구동 트랜지스터의 임계치의 보정을 위한 제 2 전압치의 기간을 제외하고 제 1의 전압치를 갖는다.

Description

유기 일렉트로루미네선스 표시 장치의 구동 방법{METHOD OF DRIVING ORGANIC ELECTROLUMINESCENCE DISPLAY APPARATUS}
본 발명은, 유기 일렉트로루미네선스 표시 장치의 구동 방법에 관한 것이다.
발광부를 구비한 표시 소자, 및, 이러한 표시 소자를 구비한 표시 장치가 주지이다. 예를 들면, 유기 재료의 일렉트로루미네선스(Electroluminescence : 이하, EL이라고 약칭하는 경우가 있다)를 이용한 유기 일렉트로루미네선스 발광부를 구비한 표시 소자(이하, 단지, 유기 EL 표시 소자라고 약칭하는 경우가 있다)는, 저전압 직류 구동에 의한 고휘도 발광이 가능한 표시 소자로서 주목받고 있다.
액정 표시 장치와 마찬가지로, 예를 들면, 유기 EL 표시 소자를 구비한 유기 일렉트로루미네선스 표시 장치(이하, 단지, 유기 EL 표시 장치라고 약칭하는 경우가 있다)에서도, 구동 방식으로서, 단순 매트릭스 방식, 및, 액티브 매트릭스 방식이 주지이다. 액티브 매트릭스 방식은, 구조가 복잡하게 된다는 결점은 있지만, 화상의 휘도를 높은 것으로 할 수 있는 등의 이점을 갖는다. 액티브 매트릭스 방식에 의해 구동되는 유기 EL 표시 소자에서는, 발광층을 포함하는 유기층 등으로 구성된 발광부에 더하여, 발광부를 구동하기 위한 구동 회로를 구비하고 있다.
유기 일렉트로루미네선스 발광부(이하, 단지, 발광부라고 약칭하는 경우가 있다)를 구동하기 위한 회로로서, 2개의 트랜지스터와 하나의 용량부로 구성된 구동 회로(2Tr/1C 구동 회로라고 부른다)가, 예를 들면, 특개2007-310311호 공보(특허 문헌 1)로부터 주지이다. 이 2Tr/1C 구동 회로는, 도 2에 도시하는 바와 같이, 기록 트랜지스터(TRW), 구동 트랜지스터(TRD)의 2개의 트랜지스터로 구성되고, 나아가서는, 하나의 용량부(C1)로 구성되어 있다. 여기서, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역은 제 2 노드(ND2)를 구성하고, 구동 트랜지스터(TRD)의 게이트 전극은 제 1 노드(ND1)를 구성한다.
그리고, 도 4에 타이밍 차트를 도시하는 바와 같이, [기간-TP(2)1']에서, 임계 전압 캔슬 처리를 행하기 위한 전처리가 실행된다. 즉, 주사선(SCL)으로부터의 신호에 의해 온 상태가 된 기록 트랜지스터(TRW)를 통하여, 데이터선(DTL)으로부터 제 1 노드 초기화 전압(VOfs)(예를 들면, 0볼트)를 제 1 노드(ND1)에 인가한다. 이로써, 제 1 노드(ND1)의 전위는, VOfs가 된다. 또한, 구동 트랜지스터(TRD)를 통하여, 전원부(100)로부터 제 2 노드 초기화 전압(VCC -L)(예를 들면, -10볼트)를 제 2 노드(ND2)에 인가한다. 이로써, 제 2 노드(ND2)의 전위는, VCC -L가 된다. 구동 트랜지스터(TRD)의 임계 전압을 전압(Vth)(예를 들면, 3볼트)으로 나타낸다. 구동 트랜지스 터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역(이하, 편의상, 소스 영역이라고 부르는 경우가 있다) 사이의 전위차가 Vth 이상이 되고, 구동 트랜지스터(TRD)는 온 상태가 된다. 또한, 발광부(ELP)의 캐소드 전극은, 전압(VCat)(예를 들면, 0볼트)가 인가되는 급전선(PS2)에 접속되어 있다.
뒤이어, [기간-TP(2)2']에서, 임계 전압 캔슬 처리가 행하여진다. 즉, 기록 트랜지스터(TRW)의 온 상태를 유지한 채로, 전원부(100)의 전압을 제 2 노드 초기화 전압(VCC -L)으로부터 구동 전압(VCC -H)(예를 들면, 20볼트)으로 전환한다. 그 결과, 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위는 상승한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차가 Vth에 달하면, 구동 트랜지스터(TRD)가 오프 상태가 된다. 이 상태에서는, 제 2 노드(ND2)의 전위는, 대강(VOfs-Vth)이다.
그 후, [기간-TP(2)3']에서, 기록 트랜지스터(TRW)를 오프 상태로 한다. 그리고, 데이터선(DTL)의 전압을 영상 신호에 상당하는 전압[발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(구동 신호, 휘도 신호)(VSig _m)]으로 한다.
뒤이어, [기간-TP(2)4']에서, 기록 처리를 행한다. 구체적으로는, 주사 선(SCL)을 하이 레벨로 함에 의해 기록 트랜지스터(TRW)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는, 영상 신호(VSig _m)로 상승한다.
여기서, 용량부(C1)의 값을 값(c1)으로 하여, 발광부(ELP)의 용량(CEL)의 값을 값(cEL)으로 한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 기생 용량의 값을 cgs로 한다. 구동 트랜지스터(TRD)의 게이트 전극의 전위가 VOfs로부터 VSig _m(>VOfs)로 변화한 때, 용량부(C1)의 양단의 전위(환언하면, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위)는, 원칙으로서, 변화한다. 즉, 구동 트랜지스터(TRD)의 게이트 전극의 전위(=제 1 노드(ND1)의 전위)의 변화분(VSig _m-VOfs)에 의거한 전하가, 용량부(C1), 발광부(ELP)의 용량(CEL), 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 기생 용량에 배분된다. 그런데도, 값(cEL)이, 값(c1) 및 값(cgs)과 비교하여 충분히 큰 값이면, 구동 트랜지스터(TRD)의 게이트 전극의 전위의 변화분(VSig _m-VOfs)에 의거한 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역(제 2 노드(ND2))의 전위의 변화는 작다. 그리고, 일반적으로, 발광부(ELP)의 용량(CEL)의 값(cEL)은, 용량부(C1)의 값(c1) 및 구동 트랜지스터(TRD)의 기생 용량의 값(cgs)보다도 크다. 그래서, 설명의 편리를 위해, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화는 고려하지 않고서 설명을 행한다. 또한, 도 4에 도시한 구동의 타이밍 차트는, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화를 고려하지 않고서 나타냈다.
상술한 동작에서는, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 전원부(100)로부터 전압(VCC -H)이 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 영상 신호(VSig _m)가 인가된다. 이 때문에, 도 4에 도시하는 바와 같이, [기간-TP(2)4']에서 제 2 노드(ND2)의 전위가 상승한다. 이 전위의 상승량(△V)(전위 보정치)에 관해서는 후술한다. 구동 트랜지스터(TRD)의 게이트 전극(제 1 노드(ND1))의 전위를 Vg로 하고, 다른쪽의 소스/드레인 영역(제 2 노드(ND2))의 전위를 Vs로 하였을 때, 상술한 제 2 노드(ND2)의 전위의 상승량(△V)를 고려하지 않는다면, Vg의 값, Vs의 값은 이하와 같이 된다. 제 1 노드(ND1)와 제 2 노드(ND2)의 전위차, 즉, 구동 트랜지스터(TRD)의 게이트 전극과, 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역과의 사이의 전위차(Vgs)는, 이하의 식(A)으로 나타낼 수 있다.
Vg=VSig _m
Vs≒VOfs-Vth
Vgs≒VSig _m-(VOfs-Vth) … (A)
즉, 구동 트랜지스터(TRD)에 대한 기록 처리에서 얻어진 Vgs는, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig _m), 구동 트랜지스터(TRD)의 임계 전압(Vth), 및, 구동 트랜지스터(TRD)의 게이트 전극의 전위를 초기화하기 위한 전압(VOfs)만에 의존하고 있다. 그리고, 발광부(ELP)의 임계 전압(Vth-EL)과는 관계가 없는다.
뒤이어, 이동도 보정 처리에 관해 간단하게 설명한다. 상술한 동작에서는, 기록 처리에서, 구동 트랜지스터(TRD)의 특성(예를 들면, 이동도(μ)의 대소 등)에 응하여 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위(즉, 제 2 노드(ND2)의 전위)를 변화시키는 이동도 보정 처리가 아울러서 행하여진다.
상술한 바와 같이, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 전원부(100)로부터 전압(VCC -H)가 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 영상 신호(VSig _m)가 인가된다. 여기서, 도 4에 도시하는 바와 같이, [기간-TP(2)4']에서 제 2 노드(ND2)의 전위가 상승한다. 그 결과, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 큰 경우, 구동 트랜지스터(TRD)의 소스 영역에서의 전위의 상승량(△V)(전위 보정치)은 커지고, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 작은 경우, 구동 트랜지스터(TRD)의 소스 영역에서의 전위의 상승량(△V)(전위 보정치)은 작아진다. 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역과의 사이의 전위차(Vgs)는, 식(A)으로부터 이하의 식(B)과 같이 변형된다. 또한, [기간-TP(2)4']의 전(全) 시간(t0)은, 유기 EL 표시 장치의 설계할 때, 설계치로서 미리 결정하여 두면 좋다.
Vgs≒VSig _m-(VOfs-Vth)-△V … (B)
이상의 조작에 의해, 임계 전압 캔슬 처리, 기록 처리, 이동도 보정 처리가 완료된다. 그리고, 그 후의 [기간-TP(2)5']의 시기(始期)에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 오프 상태로 함에 의해 제 1 노드(ND1)를 부유 상태로 한다. 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역(이하, 편의상, 드레인 영역이라고 부르는 경우가 있다)에는, 전원부(100)로부터 전압(VCC -H)이 인가된 상태에 있다. 따라서, 이상의 결과로서, 제 2 노드(ND2)의 전위가 상승하고, 이른바 부트스트랩 회로에서와 같은 현상이 구동 트랜지스터(TRD)의 게이트 전극에 생기고, 제 1 노드(ND1)의 전위도 상승한다. 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는, 식(B)의 값을 유지한다. 또한, 발광부(ELP)를 흐르는 전류는, 구동 트랜지스터(TRD)의 드레인 영역부터 소스 영역으로 흐르는 드레 인 전류(Ids)이다. 구동 트랜지스터(TRD)가 포화 영역에서 이상적으로 동작한다고 하면, 드레인 전류(Ids)는, 이하의 식(C)으로 나타낼 수 있다. 발광부(ELP)는 드레인 전류(Ids)의 값에 응한 휘도로 발광한다. 또한, 계수(k)에 관해서는 후술한다.
Ids=k·μ·(Vgs-Vth)2
=k·μ·(VSig _m-VOfs-△V)2 … (C)
그리고, 도 4에 도시하는 [기간-TP(2)5']를 발광 기간으로 하고, [기간-TP(2)6']의 시기부터 다음의 발광 기간까지의 사이를 비발광 상태의 기간(이하, 단지, 비발광 기간이라고 부르는 경우가 있다)으로 한다. 구체적으로는, [기간-TP(2)6']의 시기에서, 전원부(100)의 전압(VCC-H)를 전압(VCC -L)으로 전환하고, 다음의 기간[기간-TP(2)1'](도 4에서는, [기간-TP(2)+1']으로 나타낸다)의 종기까지 유지한다. 이로써, [기간-TP(2)6']의 시기부터, 다음의 [기간-TP(2)+5']의 시기까지의 사이가 비발광 기간이 된다.
이상에 개요를 설명한 2Tr/1C 구동 회로의 동작에 관해서도, 후에 상세히 설명한다.
특허 문헌 1 : 일본 특개2007-310311호 공보
상술한 구동 방법에서는, 비발광 기간을 마련함에 의해, 액티브 매트릭스 구동에 수반하는 잔상 흐림이 저감되고, 동화 품위를 보다 우수한 것으로 할 수 있다. 그러나, 비발광 기간에서, 기본적으로 발광부(ELP)에는 |VCC -L-VCat|라는 값의 역방향 전압이 인가된다. 발광부(ELP)의 열화를 경감하기 위해서는, 비발광 기간에서 절대치가 큰 역방향 전압이 인가된 기간이 차지하는 비율이 작은 것이 바람직하다. 또한, 전처리를 행하는 기간을 제외한 비발광 기간에서 발광부(ELP)에 인가되는 역방향 전압의 절대치도 작은 것이 바람직하다. 예를 들면, VCC -L<VCC -M<VCC -H이 되는 관계를 충족시키는 중간 전압(VCC -M)을, 전처리를 행한 기간을 제외한 비발광 기간에서 전원부로부터 공급한다는 구성으로 할 수도 있지만, 유기 일렉트로루미네선스 표시 장치의 구성이나 제어가 복잡하게 된다는 문제가 있다.
따라서 본 발명의 목적은, 유기 일렉트로루미네선스 표시 장치의 구성을 복잡한 것으로 하는 일 없이, 비발광 기간에서 역방향 전압이 인가됨에 의한 발광부(ELP)의 열화를 경감할 수 있는, 유기 일렉트로루미네선스 표시 장치의 구동 방법을 제공하는 것에 있다.
상기한 목적을 달성하기 위한 본 발명의 제 1의 양태 및 제 2의 양태에 관한 유기 일렉트로루미네선스 표시 장치의 구동 방법은,
(1) 주사 회로,
(2) 신호 출력 회로,
(3) 제 1의 방향으로 N개, 제 1의 방향과는 다른 제 2의 방향으로 M개, 합계 N×M개의, 2차원 매트릭스형상으로 배열되고, 각각이 유기 일렉트로루미네선스 발광부, 및, 유기 일렉트로루미네선스 발광부를 구동하기 위한 구동 회로를 구비하고 있는 유기 일렉트로루미네선스 표시 소자,
(4) 주사 회로에 접속되고, 제 1의 방향으로 늘어나는 M개의 주사선,
(5) 신호 출력 회로에 접속되고, 제 2의 방향으로 늘어나는 N개의 데이터선, 및,
(6) 전원부를 구비하고,
상기 구동 회로는, 기록 트랜지스터, 구동 트랜지스터, 및, 용량부로 구성되어 있고,
구동 트랜지스터에서는,
(A-1) 한쪽의 소스/드레인 영역은, 전원부에 접속되어 있고,
(A-2) 다른쪽의 소스/드레인 영역은, 유기 일렉트로루미네선스 발광부에 구비된 애노드 전극에 접속되고, 또한, 용량부의 한쪽의 전극에 접속되어 있고, 제 2 노드를 구성하고,
(A-3) 게이트 전극은, 기록 트랜지스터의 다른쪽의 소스/드레인 영역에 접속되고, 또한, 용량부의 다른쪽의 전극에 접속되어 있고, 제 1 노드를 구성하고,
기록 트랜지스터에서는,
(B-1) 한쪽의 소스/드레인 영역은, 데이터선에 접속되어 있고,
(B-2) 게이트 전극은, 주사선에 접속되어 있는, 유기 일렉트로루미네선스 표시 장치의 구동 방법으로서,
제 1행째 내지 제 m행째의 유기 일렉트로루미네선스 표시 소자는 선순차 주사되고, 각 행의 유기 일렉트로루미네선스 표시 소자를 주사하기 위해 할당된 기간을 수평 주사 기간으로 나타낼 때, 각 수평 주사 기간에서는, 신호 출력 회로로부터 제 1 노드 초기화 전압을 데이터선에 인가하는 초기화 기간과, 뒤이어, 신호 출력 회로로부터 영상 신호를 데이터선에 인가하는 영상 신호 기간이 존재하는, 유기 일렉트로루미네선스 표시 장치를 이용한 구동 방법에 관한 것이다.
그리고, 상기한 목적을 달성하기 위한 본 발명의 제 1의 양태에 관한 유기 일렉트로루미네선스 표시 장치의 구동 방법은,
제 m행째(단, m=1, 2, 3 … , M)의 유기 일렉트로루미네선스 표시 소자에 대응하는 영상 신호 기간을 포함하는 수평 주사 기간을 수평 주사 기간(Hm)으로 나타내고, 수평 주사 기간(Hm)에 대해 P개(단, P는, 1<P<M의 관계를 충족시키고, 유기 일렉트로루미네선스 표시 장치에 있어서 소정의 값)의 수평 주사 기간분 선행하는 수평 주사 기간을 수평 주사 기간(Hm _ pre _P)으로 나타낼 때, 제 m행, 제 n열째(단, n=1, 2, 3 … , N)의 유기 일렉트로루미네선스 표시 소자에 있어서,
(a) 수평 주사 기간(Hm _ pre _P)의 종기보다 전에 위치하는 초기화 기간에, 주사 회로의 동작에 의거하여 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가하여 제 1 노드의 전위를 초기화하고, 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 제 2 노드 초기화 전압을 인가하여 제 2 노드의 전위를 초기화하고, 그래서, 제 1 노드와 제 2 노드 사이의 전위차가 구동 트랜지스터의 임계 전압을 초과하고, 또한, 제 2 노드와 유기 일렉트로루미네선스 발광부에 구비된 캐소드 전극 사이의 전위차가 유기 일렉트로루미네선스 발광부의 임계 전압을 초과하지 않도록, 제 1 노드의 전위 및 제 2 노드의 전위를 초기화하는 전처리를 행하고, 뒤이어,
(b) 전원부의 전압을 제 2 노드 초기화 전압으로부터 구동 전압으로 전환하고, 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 구동 전압을 인가한 상태를 유지하고,
(c) 주사 회로의 동작에 의거하여 기록 트랜지스터를 초기화 기간에서 온 상태로 하고, 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가한 상태에서 구동 전압을 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하고, 그래서, 수평 주사 기간(Hm _ pre _P)에서의 초기화 기간에서 제 1 노드 초기화 전압으로부터 구동 트랜지스터의 임계 전압을 뺀 전위에 달할 때까지 제 2 노드의 전위를 변화시켜서 구동 트랜지스터를 오프 상태로 하는 임계 전압 캔슬 처리를 행하고, 뒤이어,
(d) 주사 회로의 동작에 의거하여 기록 트랜지스터를 오프 상태로 함에 의해 제 1 노드를 부유 상태로 함과 함께, 구동 트랜지스터의 오프 상태를 유지하고,
(e) 주사 회로의 동작에 의거하여 온 상태가 된 기록 트랜지스터를 통하여, 수평 주사 기간(Hm)에서의 영상 신호 기간에, 데이터선으로부터 영상 신호를 제 1 노드에 인가하는 기록 처리를 행하고, 뒤이어,
(f) 주사 회로의 동작에 의거하여 기록 트랜지스터를 오프 상태로 함에 의해 제 1 노드를 부유 상태로 하고, 전원부로부터 구동 트랜지스터를 통하여, 제 1 노드와 제 2 노드 사이의 전위차의 값에 응한 전류를 유기 일렉트로루미네선스 발광부에 흘리는, 유기 일렉트로루미네선스 표시 장치의 구동 방법이다.
또한, 상기한 목적을 달성하기 위한 본 발명의 제 2의 양태에 관한 유기 일렉트로루미네선스 표시 장치의 구동 방법에서는,
구동 회로는, 또한, 제 1 트랜지스터를 구비하고 있고,
제 1 트랜지스터에서는,
(C-1) 다른쪽의 소스/드레인 영역은, 제 2 노드에 접속되어 있고,
(C-2) 한쪽의 소스/드레인 영역에는, 제 2 노드의 전위를 초기화하기 위한 제 2 노드 초기화 전압이 인가되고,
(C-3) 게이트 전극은, 제 1 트랜지스터 제어선에 접속되어 있고,
제 m행째(단, m=1, 2, 3 … , M)의 유기 일렉트로루미네선스 표시 소자에 대응하는 영상 신호 기간을 포함하는 수평 주사 기간을 수평 주사 기간(Hm)으로 나타내고, 수평 주사 기간(Hm)에 대해 P개(단, P는, 1<P<M의 관계를 충족시키고, 유기 일렉트로루미네선스 표시 장치에 있어서 소정의 값)의 수평 주사 기간분 선행하는 수평 주사 기간을 수평 주사 기간(Hm _ pre _P)으로 나타낼 때, 제 m행, 제 n열째(단, n=1, 2, 3 … , N)의 유기 일렉트로루미네선스 표시 소자에 있어서,
(a) 수평 주사 기간(Hm _ pre _P)의 종기보다 전에 위치하는 초기화 기간에, 주사 회로의 동작에 의거하여 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가하여 제 1 노드의 전위를 초기화하고, 제 1 트랜지스터 제어선으로부터의 신호에 의해 온 상태가 된 제 1 트랜지스터를 통하여 제 2 노드에 제 2 노드 초기화 전압을 인가하여 제 2 노드의 전위를 초기화하고, 그래서, 제 1 노드와 제 2 노드 사이의 전위차가 구동 트랜지스터의 임계 전압을 초과하고, 또한, 제 2 노드와 유기 일렉트로루미네선스 발광부에 구비된 캐소드 전극 사이의 전위차가 유기 일렉트로루미네선스 발광부의 임계 전압을 초과하지 않도록, 제 1 노드의 전위 및 제 2 노드의 전위를 초기화하는 전처리를 행하고, 뒤이어,
(b) 제 1 트랜지스터 제어선으로부터의 신호에 의해 제 1 트랜지스터를 온 상태로부터 오프 상태로 하고,
(c) 주사 회로의 동작에 의거하여 기록 트랜지스터를 초기화 기간에서 온 상태로 하고, 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가한 상태에서 구동 전압을 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하고, 그래서, 수평 주사 기간(Hm _ pre _P)에서의 초기화 기간에서 제 1 노드 초기화 전압으로부터 구동 트랜지스터의 임계 전압 을 뺀 전위에 달할 때까지 제 2 노드의 전위를 변화시켜서 구동 트랜지스터를 오프 상태로 하는 임계 전압 캔슬 처리를 행하고, 뒤이어,
(d) 주사 회로의 동작에 의거하여 기록 트랜지스터를 오프 상태로 함에 의해 제 1 노드를 부유 상태로 함과 함께, 구동 트랜지스터의 오프 상태를 유지하고,
(e) 주사 회로의 동작에 의거하여 온 상태가 된 기록 트랜지스터를 통하여, 수평 주사 기간(Hm)에서의 영상 신호 기간에, 데이터선으로부터 영상 신호를 제 1 노드에 인가하는 기록 처리를 행하고, 뒤이어,
(f) 주사 회로의 동작에 의거하여 기록 트랜지스터를 오프 상태로 함에 의해 제 1 노드를 부유 상태로 하고, 전원부로부터 구동 트랜지스터를 통하여, 제 1 노드와 제 2 노드 사이의 전위차의 값에 응한 전류를 유기 일렉트로루미네선스 발광부에 흘리는, 유기 일렉트로루미네선스 표시 장치의 구동 방법이다.
본 발명의 제 1의 양태 및 제 2의 양태에 관한 유기 일렉트로루미네선스 표시 장치의 구동 방법에서는, 공정(a) 내지 공정(f)까지의 일련의 공정을 반복하여 행함에 의해 화상이 표시된다. 기본적으로는, 공정(a)에서의 수평 주사 기간(Hm _ pre _P)의 종기보다 전에 위치하는 초기화 기간으로부터, 수평 주사 기간(Hm)의 종기까지가 비발광 상태의 기간(이하, 단지, 비발광 기간이라고 부르는 경우가 있다)이 된다. 발광부(ELP)의 애노드 전극에 제 2 노드 초기화 전압이 인가되는 기간은, 전처리를 행하는 초기화 기간의 시기 부근으로 한정된다. 또한, 비발광 기간 의 대부분에서는, 발광부(ELP)의 애노드 전극에는, 제 1 노드 초기화 전압으로부터 구동 트랜지스터의 임계 전압을 뺀 값의 전압이 인가되는데 지나지 않는다. 따라서, 비발광 기간에서 절대치가 큰 역방향 전압이 인가된 기간이 차지하는 비율을 작게 할 수 있고, 또한, 비발광 기간의 대부분에 있어서 발광부(ELP)에 인가되는 역방향 전압의 절대치를 작게 할 수 있다. 이로써, 발광부(ELP)의 열화를 경감할 수 있다.
이하, 도면을 참조하여, 실시예에 의거하여 본 발명을 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 본 발명의 유기 일렉트로루미네선스 표시 장치의 구동 방법에 관한 보다 상세한 설명
2. 각 실시예에서 이용되는 유기 일렉트로루미네선스 표시 장치의 개요의 설명
3. 실시예 1(2Tr/1C 구동 회로의 양태)
4. 실시예 2(2Tr/1C 구동 회로의 양태)
5. 실시예 3(2Tr/1C 구동 회로의 양태)
6. 실시예 4(2Tr/1C 구동 회로의 양태)
7. 실시예 5(3Tr/1C 구동 회로의 양태)
8. 실시예 6(3Tr/1C 구동 회로의 양태)
9. 실시예 7(3Tr/1C 구동 회로의 양태)
10. 실시예 8(3Tr/1C 구동 회로의 양태)
11. 실시예 9(4Tr/1C 구동 회로의 양태)
12. 실시예 10(4Tr/1C 구동 회로의 양태)
<본 발명의 유기 일렉트로루미네선스 표시 장치의 구동 방법에 관한 보다 상세한 설명>
상술한 본 발명의 제 1의 양태에 관한 유기 일렉트로루미네선스 표시 장치의 구동 방법에서는, 상기 공정(d)과 상기 공정(e)의 사이에,
(g) 초기화 기간에, 주사 회로의 동작에 의거하여 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가하여 제 1 노드의 전위를 초기화하고, 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 제 2 노드 초기화 전압을 인가하여 제 2 노드의 전위를 초기화하고, 그래서, 제 1 노드와 제 2 노드 사이의 전위차가 구동 트랜지스터의 임계 전압을 초과하고, 또한, 제 2 노드와 유기 일렉트로루미네선스 발광부에 구비된 소드 전극 사이의 전위차가 유기 일렉트로루미네선스 발광부의 임계 전압을 초과하지 않도록, 제 1 노드의 전위 및 제 2 노드의 전위를 초기화하는 제 2의 전처리를 행하고, 뒤이어,
(h) 전원부의 전압을 제 2 노드 초기화 전압으로부터 구동 전압으로 전환하고, 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 구동 전압을 인가한 상태를 유지하고,
(i) 주사 회로의 동작에 의거하여 기록 트랜지스터를 초기화 기간에서 온 상 태로 하고, 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가한 상태에서 구동 전압을 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하고, 그래서, 수평 주사 기간(Hm)의 종기보다 전에 위치하는 초기화 기간에서 제 1 노드 초기화 전압으로부터 구동 트랜지스터의 임계 전압을 뺀 전위에 달할 때까지 제 2 노드의 전위를 변화시켜서 구동 트랜지스터를 오프 상태로 하는 제 2의 임계 전압 캔슬 처리를 행하는, 구성으로 할 수 있다.
상술한 본 발명의 제 2의 양태에 관한 유기 일렉트로루미네선스 표시 장치의 구동 방법에서는, 상기 공정(d)과 상기 공정(e)의 사이에,
(g) 초기화 기간에, 주사 회로의 동작에 의거하여 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가하여 제 1 노드의 전위를 초기화하고, 제 1 트랜지스터 제어선으로부터의 신호에 의해 온 상태가 된 제 1 트랜지스터를 통하여 제 2 노드에 제 2 노드 초기화 전압을 인가하여 제 2 노드의 전위를 초기화하고, 그래서, 제 1 노드와 제 2 노드 사이의 전위차가 구동 트랜지스터의 임계 전압을 초과하고, 또한, 제 2 노드와 유기 일렉트로루미네선스 발광부에 구비된 캐소드 전극 사이의 전위차가 유기 일렉트로루미네선스 발광부의 임계 전압을 초과하지 않도록, 제 1 노드의 전위 및 제 2 노드의 전위를 초기화하는 제 2의 전처리를 행하고, 뒤이어,
(h) 제 1 트랜지스터 제어선으로부터의 신호에 의해 제 1 트랜지스터를 온 상태로부터 오프 상태로 하고,
(i) 주사 회로의 동작에 의거하여 기록 트랜지스터를 초기화 기간에서 온 상태로 하고, 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가한 상태에서 구동 전압을 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하고, 그래서, 수평 주사 기간(Hm)의 종기보다 전에 위치하는 초기화 기간에서 제 1 노드 초기화 전압으로부터 구동 트랜지스터의 임계 전압을 뺀 전위에 달할 때까지 제 2 노드의 전위를 변화시켜서 구동 트랜지스터를 오프 상태로 하는 제 2의 임계 전압 캔슬 처리를 행하는, 구성으로 할 수 있다.
상술한 본 발명의 제 1의 양태 및 제 2의 양태에 관한 유기 일렉트로루미네선스 표시 장치의 구동 방법에서는, 기본적으로는, 수평 주사 기간(Hm)에서의 초기화 기간에서 공정(i)을 행하는 구성으로 하는 것이 바람직하지만, 이것으로 한하는 것이 아니다. 수평 주사 기간(Hm)보다도 선행하는 수평 주사 기간에서의 초기화 기간에서 공정(i)을 행하는 구성이라도 좋다.
상술한 바람직한 구성을 포함하는 본 발명의 제 1의 양태 및 제 2의 양태에 관한 유기 일렉트로루미네선스 표시 장치의 구동 방법에서는, 초기화 기간에서, 신호 출력 회로는, 제 1 노드 초기화 전압으로서 제 1 초기화 전압을 데이터선에 인가하고, 뒤이어, 제 1 초기화 전압에 대신하여, 제 1 초기화 전압보다 낮은 제 2 초기화 전압을 제 1 노드 초기화 전압으로서 데이터선에 인가하는 구성으로 할 수 있다.
상술한 각종의 바람직한 구성을 포함하는 본 발명의 제 1의 양태 및 제 2의 양태에 관한 유기 일렉트로루미네선스 표시 장치의 구동 방법에서는, 전기 공정(a)을 수평 주사 기간(Hm _ pre _P)에서의 초기화 기간에 행하는 구성으로 할 수 있다. 또는 또한, 전기 공정(a)을 수평 주사 기간(Hm _ pre _P)보다도 전의 수평 주사 기간에서의 초기화 기간에 행하는 구성으로 할 수도 있다. 어느 구성으로 하는지는, 유기 일렉트로루미네선스 표시 장치의 설계에 응하여 적절히 설정하면 좋다. 구체적으로는, 1수평 주사 기간에서의 초기화 기간만에서 상술한 공정(c), 즉, 임계 전압 캔슬 처리를 완료할 수 있는 경우에는, 전자가 구성으로 하면 좋다. 그 이외의 경우에는, 후자의 구성으로 하면 좋다. 후자의 구성에서는, 예를 들면, 초기화 기간에서 기록 트랜지스터가 온 상태가 되고, 또한, 영상 신호 기간에서 기록 트랜지스터가 오프 상태가 되도록, 수평 주사 기간(Hm _ pre _P)의 종기까지 주사 회로의 동작에 의거하여 기록 트랜지스터의 온 상태와 오프 상태를 제어함에 의해, 지장없이 임계 전압 캔슬 처리를 할 수가 있다.
상, 상술한 본 발명의 제 1의 양태 및 제 2의 양태에 관한 유기 일렉트로루미네선스 표시 장치의 구동 방법에서의 공정(g) 및 공정(i)에서도, 기본적으로는 상술한 바와 마찬가지이다. 예를 들면, 수평 주사 기간(Hm)에서의 초기화 기간에서 공정(i)을 행하는 구성이고, 1수평 주사 기간에서의 초기화 기간만에서 상술한 공정(g), 즉, 제 2의 임계 전압 캔슬 처리를 충분히 완료할 수 있는 경우에는, 공 정(g)을 수평 주사 기간(Hm)에서의 초기화 기간에 행하는 구성으로 할 수 있다. 그 이외의 경우는, 공정(g)을 수평 주사 기간(Hm)보다도 전의 수평 주사 기간에서의 초기화 기간에 행하면 좋다.
상술한 각종의 바람직한 구성을 포함하는 본 발명의 제 2의 양태에 관한 유기 일렉트로루미네선스 표시 장치의 구동 방법에서는, 구동 회로는, 또한, 제 2 트랜지스터를 구비하고 있고, 전원부와 구동 트랜지스터의 한쪽의 소스/드레인 영역은, 제 2 트랜지스터를 통하여 접속되어 있고, 제 1 트랜지스터가 온 상태일 때, 제 2 트랜지스터를 오프 상태로 하는 구성으로 할 수 있다. 이 경우에 있어서, 제 2 트랜지스터는, 제 1 트랜지스터와는 다른 도전형의 트랜지스터로 구성되어 있고, 제 2 트랜지스터의 게이트 전극은, 제 1 트랜지스터 제어선에 접속되어 있는 구성으로 할 수 있다. 상술한 구성에 의하면, 온 상태가 된 제 1 트랜지스터를 통하여 제 2 노드에 제 2 노드 초기화 전압을 인가할 때에, 전원부로부터 제 1 트랜지스터에 전류가 흐르는 것을 막을 수 있기 때문에, 소비 전력을 저감할 수 있다.
이상에 설명한 각종의 바람직한 구성을 포함하는 본 발명의 제 1의 양태 및 제 2의 양태에 관한 유기 일렉트로루미네선스 표시 장치의 구동 방법(이하, 이들을 단지, 본 발명의 구동 방법 또는 본 발명이라고 부르는 경우가 있다)에서는, 공정(e)에 있어서, 구동 트랜지스터의 한쪽의 소스/드레인 영역에 구동 전압을 인가한 상태에서, 데이터선으로부터 영상 신호가 인가된다. 이로써, 기록 처리와 동시에, 구동 트랜지스터의 특성에 응하여 제 2 노드의 전위를 상승시키는 이동도 보정 처리가 행하여진다. 이동도 보정 처리의 상세에 관해는 후술한다.
본 발명에 이용되는 유기 일렉트로루미네선스 표시 장치(이하, 단지, 유기 EL 표시 장치라고 부르는 경우가 있다)에서는, 이른바 모노클로 표시의 구성이라도 좋고, 컬러 표시의 구성이라도 좋다. 예를 들면, 하나의 화소는 복수의 부화소로 구성되어 있는 구성, 구체적으로는, 하나의 화소는, 적색 발광 부화소, 녹색 발광 부화소, 청색 발광 부화소의 3개의 부화소로 구성되어 있는, 컬러 표시의 구성으로 할 수 있다. 나아가서는, 이들의 3종의 부화소에 또한 1종류 또는 복수종류의 부화소를 더한 1조(組)(예를 들면, 휘도 향상을 위해 백색광을 발광하는 부화소를 더한 1조, 색 재현 범위를 확대하기 위해 보색을 발광하는 부화소를 더한 1조, 색 재현 범위를 확대하기 위해 옐로를 발광하는 부화소를 더한 1조, 색 재현 범위를 확대하기 위해 옐로 및 시안을 발광하는 부화소를 더한 1조)로 구성할 수도 있다.
유기 EL 표시 장치의 화소(픽셀)의 값으서, VGA(640, 480), S-VGA(800, 600), XGA(1024, 768), APRC(1152, 900), S-XGA(1280, 1024), U-XGA(1600, 1200), HD-TV(1920, 1080), Q-XGA(2048, 1536) 외에, (1920, 1035), (720, 480), (1280, 960) 등, 화상 표시용 해상도의 몇가지를 예시할 수 있지만, 이들의 값으로 한정되는 것이 아니다.
유기 EL 표시 장치에서는, 주사 회로, 신호 출력 회로 등의 각종의 회로, 주사선, 데이터선 등의 각종의 배선, 전원부, 유기 일렉트로루미네선스 발광부(이하, 단지, 발광부라고 부르는 경우가 있다)의 구성, 구조는, 주지의 구성, 구조로 할 수 있다. 구체적으로는, 발광부는, 예를 들면, 애노드 전극, 정공 수송층, 발광층, 전자 수송층, 캐소드 전극 등으로 구성할 수 있다.
구동 회로를 구성하는 트랜지스터로서, n채널형의 박막 트랜지스터(TDT)를 들 수 있다. 구동 회로를 구성하는 트랜지스터는, 인핸스먼트형이라도 좋고, 디플레션형이라도 좋다. n채널형의 트랜지스터에서는 LDD 구조(Lightly Doped Drain 구조)가 형성되어 있어도 좋다. 경우에 따라서는, LDD 구조는 비대칭으로 형성되어 있어도 좋다. 예를 들면, 구동 트랜지스터에 큰 전류가 흐르는 것은 유기 일렉트로루미네선스 표시 소자(이하, 단지, 유기 EL 표시 소자라고 부르는 경우가 있다)의 발광시이기 때문에, 발광시에 있어서 드레인 영역측이 되는 한쪽의 소스/드레인 영역측에만 LDD 구조를 형성한 구성으로 할 수도 있다. 또한, 예를 들면, 기록 트랜지스터 등에 p채널형의 박막 트랜지스터를 이용하여도 좋다.
구동 회로를 구성하는 용량부는, 한쪽의 전극, 다른쪽의 전극, 및, 이들의 전극에 끼여진 유전체층(절연층)으로 구성할 수 있다. 구동 회로를 구성하는 상술한 트랜지스터 및 용량부는, 어떤 평면 내에 형성되고(예를 들면, 지지체상에 형성되고), 발광부는, 예를 들면, 층간 절연층을 통하여, 구동 회로를 구성하는 트랜지스터 및 용량부의 상방에 형성되어 있다. 또한, 구동 트랜지스터의 다른쪽의 소스/드레인 영역은, 발광부에 구비된 애노드 전극에, 예를 들면, 콘택트 홀을 통하여 접속되어 있다. 또한, 반도체 기판 등에 트랜지스터를 형성한 구성이라도 좋다.
이하, 도면을 참조하여, 실시예에 의거하여 본 발명을 설명하지만, 그에 앞서서, 각 실시예에서 사용되는 유기 EL 표시 장치의 개요를 설명한다.
<각 실시예에서 사용되는 유기 EL 표시 장치의 개요>
각 실시예에서의 사용에 적합한 유기 EL 표시 장치는, 복수의 화소를 구비한 유기 EL 표시 장치이다. 하나의 화소는 복수의 부화소(각 실시예에서는, 3개의 부화소인 적색 발광 부화소, 녹색 발광 부화소, 청색 발광 부화소)로 구성되어 있다. 각 부화소는, 구동 회로(11)와, 이 구동 회로(11)에 접속된 발광부(발광부(ELP))가 적층된 구조를 갖는 유기 EL 표시 소자(10)로 구성되어 있다.
실시예 1, 실시예 2, 실시예 3 및 실시예 4에 관한 유기 EL 표시 장치의 개념도를 도 1에 도시한다. 실시예 5, 실시예 6, 실시예 7 및 실시예 8, 및, 실시예 10에 관한 유기 EL 표시 장치의 개념도를 도 16에 도시하고, 실시예 9에 관한 유기 EL 표시 장치의 개념도를 도 27에 도시한다.
도 2에는, 2트랜지스터/1용량부로 기본적으로 구성된 구동 회로(2Tr/1C 구동 회로라고 부르는 경우가 있다)를 도시한다. 도 17에는, 3트랜지스터/1용량부로 기본적으로 구성된 구동 회로(3Tr/1C 구동 회로라고 부르는 경우가 있다)를 도시한다. 도 28 및 도 30에는, 4트랜지스터/1용량부로 기본적으로 구성된 구동 회로(4Tr/1C 구동 회로라고 부르는 경우가 있다)를 도시한다.
여기서, 각 실시예에서의 유기 EL 표시 장치는,
(1) 주사 회로(101),
(2) 신호 출력 회로(102),
(3) 제 1의 방향으로 N개, 제 1의 방향과는 다른 제 2의 방향으로 M개, 합계 N×M개의, 2차원 매트릭스형상으로 배열되고, 각각이 발광부(ELP), 및, 발광부(ELP)를 구동하기 위한 구동 회로(11)를 구비하고 있는 유기 EL 표시 소자(10),
(4) 주사 회로(101)에 접속되고, 제 1의 방향으로 늘어나는 M개의 주사선(SCL),
(5) 신호 출력 회로(102)에 접속되고, 제 2의 방향으로 늘어나는 N개의 데이터선(DTL), 및,
(6) 전원부(100),를 구비하고 있다. 도 1, 도 16 및 도 27에서는, 3×3개의 유기 EL 표시 소자(10)를 도시하고 있지만, 이것은, 어디까지나 예시에 지나지 않는다. 또한, 편리를 위해, 도 1, 도 16 및 도 27에서는, 도 2 등에 도시하는 급전선(PS2)의 도시를 생략하였다.
발광부(ELP)는, 예를 들면, 애노드 전극, 정공 수송층, 발광층, 전자 수송층, 캐소드 전극 등으로 이루어지는 주지의 구성, 구조를 갖는다. 주사 회로(101), 신호 출력 회로(102), 주사선(SCL), 데이터선(DTL), 전원부(100)의 구성, 구조는, 주지의 구성, 구조로 할 수 있다.
구동 회로(11)의 최소 구성 요소를 설명한다. 구동 회로(11)는, 적어도, 구동 트랜지스터(TRD), 기록 트랜지스터(TRW), 및, 한 쌍의 전극을 구비한 용량부(C1)로 구성되어 있다. 구동 트랜지스터(TRD)는, 소스/드레인 영역, 채널형성 영역, 및, 게이트 전극을 구비한, n채널형의 TDT로 이루어진다. 또한, 기록 트랜지스터(TRW)도, 소스/드레인 영역, 채널형성 영역, 및, 게이트 전극을 구비한, n채널형의 TDT로 이루어진다. 또한, 기록 트랜지스터(TRW)가 p채널형의 TDT로 이루어지는 구성이라도 좋다.
여기서, 구동 트랜지스터(TRD)에서는,
(A-1) 한쪽의 소스/드레인 영역은, 전원부(100)에 접속되어 있고,
(A-2) 다른쪽의 소스/드레인 영역은, 발광부(ELP)에 구비된 애노드 전극에 접속되고, 또한, 용량부(C1)의 한쪽의 전극에 접속되어 있고, 제 2 노드(ND2)를 구성하고,
(A-3) 게이트 전극은, 기록 트랜지스터(TRW)의 다른쪽의 소스/드레인 영역에 접속되고, 또한, 용량부(C1)의 다른쪽의 전극에 접속되어 있고, 제 1 노드(ND1)를 구성한다.
또한, 기록 트랜지스터(TRW)에서는,
(B-1) 한쪽의 소스/드레인 영역은, 데이터선(DTL)에 접속되어 있고,
(B-2) 게이트 전극은, 주사선(SCL)에 접속되어 있다.
도 3에 유기 EL 표시 장치의 일부분의 모식적인 일부 단면도를 도시한다. 구동 회로(11)를 구성하는 트랜지스터(TRD, TRW) 및 용량부(C1)는 지지체(20)상에 형성되고, 발광부(ELP)는, 예를 들면, 층간 절연층(40)을 통하여, 구동 회로(11)를 구성하는 트랜지스터(TRD, TRW) 및 용량부(C1)의 상방에 형성되어 있다. 또한, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역은, 발광부(ELP)에 구비된 애노드 전극에, 콘택트 홀을 통하여 접속되어 있다. 또한, 도 3에서는, 구동 트랜지스터(TRD) 만를 도시한다. 그 밖의 트랜지스터는 은폐되어 보이지 않는다.
보다 구체적으로는, 구동 트랜지스터(TRD)는, 게이트 전극(31), 게이트 절연층(32), 반도체층(33)에 마련된 소스/드레인 영역(35, 35), 및, 소스/드레인 영역(35, 35)의 사이의 반도체층(33)의 부분이 해당하는 채널형성 영역(34)으로 구성되어 있다. 한편, 용량부(C1)는, 다른쪽의 전극(36), 게이트 절연층(32)의 연재부로 구성된 유전체층, 및, 한쪽의 전극(37)(제 2 노드(ND2)에 상당한다)으로 이루어진다. 게이트 전극(31), 게이트 절연층(32)의 일부, 및, 용량부(C1)를 구성하는 다른쪽의 전극(36)은, 지지체(20)상에 형성되어 있다. 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역(35)는 배선(38)에 접속되고, 다른쪽의 소스/드레인 영역(35)은 한쪽의 전극(37)에 접속되어 있다. 구동 트랜지스터(TRD) 및 용량부(C1) 등은, 층간 절연층(40)으로 덮이여 있고, 층간 절연층(40)상에, 애노드 전극(51), 정공 수송층, 발광층, 전자 수송층, 및, 캐소드 전극(53)으로 이루어지는 발광부(ELP)가 마련되어 있다. 또한, 도면에서는, 정공 수송층, 발광층, 및, 전자 수송층을 1층(52)로 나타냈다. 발광부(ELP)가 마련되어 있지 않은 층간 절연층(40)의 부분의상에는, 제 2 층간 절연층(54)가 마련되고, 제 2 층간 절연층(54) 및 캐소드 전극(53)상에는 투명한 기판(21)이 배치되어 있고, 발광층에서 발광한 광은, 기판(21)을 통과하여, 외부로 출사된다. 또한, 한쪽의 전극(37)(제 2 노드(ND2))과 애노드 전극(51)은, 층간 절연층(40)에 마련된 콘택트 홀에 의해 접속되어 있다. 또한, 캐소드 전 극(53)은, 제 2 층간 절연층(54), 층간 절연층(40)에 마련된 콘택트 홀(56, 55)를 통하여, 게이트 절연층(32)의 연재부상에 마련된 배선(39)에 접속되어 있다.
도 3 등에 도시하는 유기 EL 표시 장치의 제조 방법을 설명한다. 우선, 지지체(20)상에, 주사선(SCL) 등의 각종 배선, 용량부(C1)를 구성하는 전극, 반도체층으로 이루어지는 트랜지스터, 층간 절연층, 콘택트 홀 등을, 주지의 방법에 의해 적절히 형성한다. 뒤이어, 주지의 방법에 의해 성막 및 패터닝을 행하여, 매트릭스형상으로 배열된 발광부(ELP)를 형성한다. 그리고, 상기 공정을 경유한 지지체(20)와 기판(21)을 대향시키고 주위를 밀봉한 후, 예를 들면 외부의 회로와의 결선을 행하여, 유기 EL 표시 장치를 얻을 수 있다.
각 실시예에서 유기 EL 표시 장치는, 복수의 유기 EL 표시 소자(10)(예를 들면, N×M=1920×480)을 구비하고 있는, 컬러 표시의 표시 장치이다. 각 유기 EL 표시 소자(10)는 부화소를 구성함과 함께, 복수의 부화소로 이루어지는 군(群)에 의해 1화소를 구성하고, 제 1의 방향, 및, 제 1의 방향과는 다른 제 2의 방향으로, 2차원 매트릭스형상으로 화소가 배열되어 있다. 1화소는, 주사선(SCL)이 늘어나는 방향으로 나열한, 적색을 발광하는 적색 발광 부화소, 녹색을 발광하는 녹색 발광 부화소, 및, 청색을 발광하는 청색 발광 부화소의 3종류의 부화소로 구성되어 있다.
유기 EL 표시 장치는, (N/3)×M개의 2차원 매트릭스형상으로 배열된 화소로 구성되어 있다. 각화소를 구성하는 유기 EL 표시 소자(10)는 선순차 주사되고, 표 시 프레임 레이트를 DR(회/초)이라고 한다. 즉, 제 m행째에 배열된 (N/3)개의 화소(N개의 부화소)의 각각을 구성하는 유기 EL 표시 소자(10)가 동시에 구동된다. 환언하면, 하나의 행을 구성하는 각 유기 EL 표시 소자(10)에서는, 그 발광/비발광의 타이밍은, 그들이 속하는 행 단위로 제어된다. 또한, 하나의 행을 구성하는 각 화소에 관해 영상 신호를 기록하는 처리는, 모든 화소에 대해 동시에 영상 신호를 기록하는 처리(이하, 단지, 동시 기록 처리라고 부르는 경우가 있다)라도 좋고, 각 화소마다 순차적으로 영상 신호를 기록하는 처리(이하, 단지, 순차 기록 처리라고 부르는 경우가 있다)라도 좋다. 어느 기록 처리로 하는지는, 유기 EL 표시 장치의 구성에 응하여 적절히 선택하면 좋다.
후술하는 각 실시예에서는, 설명의 편리를 위해, 제(m-1)행째의 유기 EL 표시 소자(10)가 주사되고, 뒤이어, 제 m행째의 유기 EL 표시 소자(10)가 주사된다고 하여 설명한다. 제 m행째의 유기 EL 표시 소자(10)에 대응하는 수평 주사 기간(Hm)에 대해 P개의 수평 주사 기간분 선행하는 수평 주사 기간이란, 제(m-P)행째의 유기 EL 표시 소자(10)가 주사되는 수평 주사 기간이다. 따라서, 각 실시예에서는, 제 m행째의 유기 EL 표시 소자(10)에 대응하는 영상 신호 기간을 포함하는 수평 주사 기간(Hm)은, 환언하면, 제 M번째의 수평 주사 기간이다. 또한, 수평 주사 기간(Hm)에 대해 P개의 수평 주사 기간분 선행하는 수평 주사 기간을 수평 주사 기간(Hm _ pre _P)으로 나타낼 때, 수평 주사 기간(Hm _ pre _P)이란, 제 (m-P)번째의 수평 주사 기간(Hm -P)이라는 관계에 있다.
후술하는 각 실시예에 있어서, 제 m행, 제 n열째에 위치하는 유기 EL 표시 소자(10)에 관한 구동, 동작을 설명하는데, 이러한 유기 EL 표시 소자(10)를, 이하, 제 (n, m)번째의 유기 EL 표시 소자(10) 또는 제 (n, m)번째의 부화소이라고 부른다. 그리고, 제 m행째에 배열된 각 유기 EL 표시 소자(10)의 수평 주사 기간, 즉, 제 M번째의 수평 주사 기간(Hm)가 종료되기 까지, 각종의 처리(후술하는 임계 전압 캔슬 처리, 기록 처리, 이동도 보정 처리)가 행하여진다.
그리고, 상술한 각종의 처리가 전부 종료한 후, 제 m행째에 배열된각 유기 EL 표시 소자(10)를 구성하는 발광부를 발광시킨다. 예를 들면, 공정(a)을 수평 주사 기간(Hm _ pre _P)에서의 초기화 기간에 행하는 구성에서는, 제 m행째에 배열된 각 유기 EL 표시 소자(10)를 구성하는 발광부의 발광 상태는, 다음의 수평 주사 기간(Hm _ pre _P)에서의 초기화 기간의 시작 직전까지 계속된다. 「P」의 값은, 유기 EL 표시 장치의 설계 사양에 응하여 적절히 결정하면 좋다. 예를 들면, 공정(a)을 수평 주사 기간(Hm _ pre _P)에서의 초기화 기간에 행하는 구성에서는, 어떤 표시 프레임의 제 m행째에 배열된 각 유기 EL 표시 소자(10)를 구성하는 발광부의 발광은, 다음의 제 (m-P)번째의 수평 주사 기간에서의 초기화 기간의 시기 직전까지 계속된다. 한편, 제 (m-P)번째의 수평 주사 기간에서의 초기화 기간부터 제 M번째의 수평 주사 기간의 종기까지, 발광부(ELP)의 비발광 상태를 유지하고 비발광 기간으로 함에 의 해, 액티브 매트릭스 구동에 수반하는 잔상 흐림이 저감되고, 동화 품위를 보다 우수한 것으로 할 수 있다. 1표시 프레임 기간의 시간 길이는, (1/FR)이고, 수평 주사 기간의 시간 길이는, (1/FR)×(1/M)초 미만의 시간 길이이다. 또한, (m-P) 등의 값이 부치(負値)가 되는 경우에는, 부치가 되는 분의 수평 주사 기간은, 동작에 응하여, 전의 표시 프레임 또는 후의 표시 프레임에서 적절히 처리하면 좋다.
하나의 트랜지스터가 갖는 2개의 소스/드레인 영역에 있어서, 「한쪽의 소스/드레인 영역」이라는 용어를, 전원부에 접속된 측의 소스/드레인 영역이라는 의미에서 사용하는 경우가 있다. 또한, 트랜지스터가 온 상태에 있다는 것은, 소스/드레인 영역 사이에 채널이 형성되어 있는 상태를 의미한다. 이러한 트랜지스터의 한쪽의 소스/드레인 영역부터 다른쪽의 소스/드레인 영역에 전류가 흐르고 있는지의 여부는 묻지 않는다. 한편, 트랜지스터가 오프 상태에 있다는 것은, 소스/드레인 영역 사이에 채널이 형성되어 있지 않은 상태를 의미한다. 또한, 어떤 트랜지스터의 소스/드레인 영역이 다른 트랜지스터의 소스/드레인 영역에 접속되어 있다는 것은, 어떤 트랜지스터의 소스/드레인 영역과 다른 트랜지스터의 소스/드레인 영역이 같은 영역을 차지하고 있는 형태를 포함한다. 나아가서는, 소스/드레인 영역은, 불순물을 함유한 폴리실리콘이나 어모퍼스 실리콘 등의 도전성 물질로 구성할 수 있을 뿐만 아니라, 금속, 합금, 도전성 입자, 이들의 적층 구조, 유기 재료(도전성 고분자)로 이루어지는 층으로 구성할 수 있다. 또한, 이하의 설명에서 이용한 타이밍 차트에 있어서, 각 기간을 나타내는 횡축의 길이(시간 길이)는 모식적인 것이고, 각 기간의 시간 길이의 비율을 나타내는 것이 아니다. 종축에서도 마찬가지이 다. 또한, 타이밍 차트에서의 파형의 형상도 모식적인 것이다.
이하, 실시예에 의거하여, 유기 EL 표시 장치의 구동 방법을 설명한다.
[실시예 1]
실시예 1은, 본 발명의 제 1의 양태에 관한 유기 EL 표시 장치의 구동 방법에 관한 것이다. 실시예 1에서는, 구동 회로(11)는 2트랜지스터/1용량부로 구성되어 있다. 구동 회로(11)를 포함하는 유기 EL 표시 소자(10)의 등가 회로도를 도 2에 도시한다.
우선, 구동 회로나 발광부의 상세에 관해 설명한다.
이 구동 회로(11)는, 기록 트랜지스터(TRW), 구동 트랜지스터(TRD)의 2개의 트랜지스터로 구성되고, 나아가서는, 하나의 용량부(C1)로 구성되어 있다(2Tr/1C 구동 회로).
[구동 트랜지스터(TRD)]
구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역은, 급전선(PS1)을 통하여, 전원부(100)에 접속되어 있다. 한편, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역은, [1] 발광부(ELP)의 애노드 전극, 및, [2] 용량부(C1)의 한쪽의 전극,에 접속되어 있고, 제 2 노드(ND2)를 구성한다. 또한, 구동 트랜지스터(TRD)의 게이트 전극은, [1] 기록 트랜지스터(TRW)의 다른쪽의 소스/드레인 영역, 및, [2] 용량부(C1) 의 다른쪽의 전극에 접속되어 있고, 제 1 노드(ND1)를 구성하다. 또한, 전원부(100)로부터는, 후술하는 바와 같이, 전압(VCC -H), 및, 전압(VCC -L)이 공급된다.
여기서, 구동 트랜지스터(TRD)는, 유기 EL 표시 소자(10)의 발광 상태에서는, 이하의 식(1)에 따라 드레인 전류(Ids)를 흘리도록 구동된다. 유기 EL 표시 소자(10)의 발광 상태에서는, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역은 드레인 영역으로서 작용하고, 다른쪽의 소스/드레인 영역은 소스 영역으로서 작용한다. 설명의 편리를 위해, 이하의 설명에 있어서, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역을 단지 드레인 영역이라고 부르고, 다른쪽의 소스/드레인 영역을 단지 소스 영역이라고 부르는 경우가 있다. 또한,
μ : 실효적인 이동도
L : 채널 길이
W : 채널 폭
Vgs : 게이트 전극과 소스 영역 사이의 전위차
Vth : 임계 전압
Cox : (게이트 절연층의 비유전율)×(진공의 유전율)/(게이트 절연층의 두께)
k≡(1/2)·(W/L)·Cox로 한다.
(수식 1)
Ids=k·μ·(Vgs-Vth)2 … (1)
이 드레인 전류(Ids)가 유기 EL 표시 소자(10)의 발광부(ELP)를 흐름으로써, 유기 EL 표시 소자(10)의 발광부(ELP)가 발광한다. 나아가서는, 이 드레인 전류(Ids)의 값의 대소에 의해, 유기 EL 표시 소자(10)의 발광부(ELP)에서의 발광 상태(휘도)가 제어된다.
[기록 트랜지스터(TRW)]
기록 트랜지스터(TRW)의 다른쪽의 소스/드레인 영역은, 상술한 바와 같이, 구동 트랜지스터(TRD)의 게이트 전극에 접속되어 있다. 한편, 기록 트랜지스터(TRW)의 한쪽의 소스/드레인 영역은, 데이터선(DTL)에 접속되어 있다. 그리고, 신호 출력 회로(102)로부터 데이터선(DTL)을 통하여, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(구동 신호, 휘도 신호)(VSig)나, 후술하는 제 1 노드 초기화 전압이, 한쪽의 소스/드레인 영역에 공급된다. 또한, 데이터선(DTL)을 통하여, 다른 여러가지의 신호·전압(예를 들면, 프리 차지 구동을 위한 신호나 각종의 기준 전압 등)이, 한쪽의 소스/드레인 영역에 공급되어도 좋다. 또한, 기록 트랜지스터(TRW)의 온/오프 동작은, 기록 트랜지스터(TRW)의 게이트 전극에 접속된 주사선(SCL)으로부터의 신호, 구체적으로는, 주사 회로(101)로부터의 신호에 의해 제어된다.
[발광부(ELP)]
발광부(ELP)의 애노드 전극은, 상술한 바와 같이, 구동 트랜지스터(TRD)의 소스 영역에 접속되어 있다. 한편, 발광부(ELP)의 캐소드 전극은, 전압(VCat)이 인가되는 급전선(PS2)에 접속되어 있다. 발광부(ELP)의 기생 용량을 부호 CEL로 나타낸다. 또한, 발광부(ELP)의 발광에 필요하게 되는 임계 전압을 Vth - EL로 한다. 즉, 발광부(ELP)의 애노드 전극과 캐소드 전극과의 사이에 Vth - EL 이상의 전압이 인가되면, 발광부(ELP)는 발광한다.
뒤이어, 실시예 1에서의 유기 EL 표시 장치의 구동 방법에 관해 설명한다.
이하의 설명에 있어서, 전압 또는 전위의 값을 이하와 같이 하지만, 이것은, 어디까지나 설명을 위한 값이고, 이들의 값으로 한정되는 것이 아니다. 후술하는 다른 실시예에서도 마찬가지이다.
VSig : 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호 … 0볼트 내지 10볼트
VCC -H : 발광부(ELP)에 전류를 흘리기 위한 구동 전압 … 20볼트
VCC -L : 제 2 노드 초기화 전압 … -10볼트
VOfs : 구동 트랜지스터(TRD)의 게이트 전극의 전위(제 1 노드(ND1)의 전위)를 초기화하기 위한 제 1 노드 초기화 전압 … 0볼트
Vth : 구동 트랜지스터(TRD)의 임계 전압 … 3볼트
VCat : 발광부(ELP)의 캐소드 전극에 인가되는 전압 … 0볼트
Vth - EL : 발광부(ELP)의 임계 전압 … 3볼트
제 1행째 내지 제 m행째의 유기 EL 표시 소자(10)는 선순차 주사된다. 각 행의 유기 EL 표시 소자(10)를 주사하기 위해 할당된 기간을 수평 주사 기간으로 나타낼 때, 후술하는 도 7 등에 도시하는 바와 같이, 각 수평 주사 기간에서는, 신호 출력 회로(102)로부터 제 1 노드 초기화 전압을 데이터선(DTL)에 인가하는 초기화 기간과, 뒤이어, 신호 출력 회로(102)로부터 영상 신호(VSig)를 데이터선(DTL)에 인가하는 영상 신호 기간이 존재한다.
제 m행째의 유기 EL 표시 소자(10)에 대응하는 영상 신호 기간을 포함하는 수평 주사 기간을 제 M번째의 수평 주사 기간(Hm)으로 나타낸다. 또한, 수평 주사 기간(Hm)에 대해 P개의 수평 주사 기간분 선행하는 수평 주사 기간을, 수평 주사 기간(Hm _ pre _P), 또는, 제 (m-P)번째의 수평 주사 기간(Hm -P)으로 나타낸다. 다른 수평 주사 기간에서도 마찬가지이다.
실시예 1에 관한 유기 EL 표시 장치에서는, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에는, 구동 트랜지스터(TRD)를 통하여 발광부(ELP)를 향하여 전류를 흘리기 위한 구동 전압(VCC -H)과, 제 2 노드(ND2)의 전위를 초기화하기 위한 제 2 노드 초기화 전압(VCC -L)이, 선택적으로 전원부(100)로부터 인가된다.
우선, 발명의 이해를 돕기 위해, 실시예 1에 관한 유기 EL 표시 장치를 이용한, 참고예의 구동 방법의 동작과, 그 경우의 문제점에 관해 설명한다. 참고예에 관한 발광부(ELP)의 구동의 타이밍 차트를 모식적으로 도 4에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 5의 (A) 내지 (F), 및, 도 6의 (A) 및 (B)에 도시한다.
참고예에 관한 유기 EL 표시 장치의 구동 방법에서는, 제 (n, m)번째의 유기 EL 표시 소자(10)에 있어서,
(a') 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차가 구동 트랜지스터(TRD)의 임계 전압(Vth)를 초과하고, 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차가 발광부(ELP)의 임계 전압(Vth-EL)를 초과하지 않도록, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위를 초기화하는 전처리를 행하고, 뒤이어,
(b') 제 1 노드(ND1)의 전위를 유지한 상태에서, 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위를 향하여 제 2 노드(ND2)의 전위를 변화시키는 임계 전압 캔슬 처리를 행하고, 그 후,
(c') 주사선(SCL)으로부터의 신호에 의해 온 상태가 된 기록 트랜지스터(TRW)를 통하여, 데이터선(DTL)으로부터 영상 신호(VSig)를 제 1 노드(ND1)에 인가 하는 기록 처리를 행하고, 뒤이어,
(d') 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 오프 상태로 함에 의해 제 1 노드(ND1)를 부유 상태로 하고,
(e') 전원부(100)로부터 구동 트랜지스터(TRD)를 통하여 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차의 값에 응한 전류를 발광부(ELP)에 흘림에 의해 발광부(ELP)를 구동한 후,
(f') 전원부(100)로부터 구동 트랜지스터(TRD)를 통하여 제 2 노드(ND2)에 제 2 노드 초기화 전압(VCC -L)를 인가하고, 발광부(ELP)를 비발광 상태로 하는, 공정을 구비하고 있다.
도 4에 도시하는 [기간-TP(2)0'] 내지 [기간-TP(2)3']은, 기록 처리가 행하여지는 [기간-TP(2)4']의 직전까지의 동작 기간이다. 그리고, [기간-TP(2)0'] 내지 [기간-TP(2)3']에서, 제 (n, m)번째의 유기 EL 표시 소자(10)는 원칙으로서 비발광 상태에 있다. 도 4에 도시하는 바와 같이, [기간-TP(2)4'] 외에, [기간-TP(2)1'] 내지 [기간-TP(2)3']은 제 M번째의 수평 주사 기간(Hm)에 포함된다. 또한, 설명의 편리를 위해, [기간-TP(2)1']의 시기, 및, [기간-TP(2)4']의 종기는, 각각, 제 M번째의 수평 주사 기간(Hm)의 시기 및 종기에 일치하는 것으로 하여 설명한다.
또한, [기간-TP(2)1']의 시기, 및, [기간-TP(2)2']의 종기는, 각각, 수평 주사 기간(Hm)에서의 초기화 기간의 시기 및 종기에 일치하는 것으로 한다. 또한, [기간-TP(2)3']의 시기, 및, [기간-TP(2)4']의 종기는, 각각, 수평 주사 기간(Hm)에서의 영상 신호 기간의 시기 및 종기에 일치하는 것으로 한다.
이하, [기간-TP(2)0'] 내지 [기간-TP(2)3']의 각 기간에 관해, 설명한다. 또한, [기간-TP(2)1'] 내지 [기간-TP(2)3']의 각 기간의 길이는, 유기 EL 표시 장치의 설계에 응하여 적절히 설정하면 좋다.
[기간-TP(2)0'](도 4, 도 5의 (A) 참조)
이 [기간-TP(2)0']은, 예를 들면, 전의 표시 프레임부터 현 표시 프레임에서의 동작이다. 즉, 이 [기간-TP(2)0']은, 전의 표시 프레임에서의 제 (m+m')번째의 수평 주사 기간의 시기부터, 현 표시 프레임에서의 제 (m-1)번째의 수평 주사 기간까지의 기간이다. 또한,「m'」에 관해서는 후술한다. 그리고, 이 [기간-TP(2)0']에서, 제 (n, m)번째의 유기 EL 표시 소자(10)는, 비발광 상태에 있다. [기간-TP(2)0']의 시기(도시 생략)에서, 전원부(100)로부터 공급되는 전압이 구동 전압(VCC-H)부터 제 2 노드 초기화 전압(VCC -L)으로 전환된다. 그 결과, 제 2 노드(ND2)의 전위는 VCC -L까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역 방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
상술한 바와 같이, 각 수평 주사 기간에서, 신호 출력 회로(102)로부터 데이터선(DTL)에, 제 1 노드 초기화 전압(VOfs)을 인가하고, 뒤이어, 제 1 노드 초기화 전압(VOfs)으로 바꾸어서 영상 신호(VSig)를 인가한다. 보다 구체적으로는, 현 표시 프레임에서의 제 M번째의 수평 주사 기간(Hm)에 대응하여, 데이터선(DTL)에는, 제 1 노드 초기화 전압(VOfs)이 인가되고, 뒤이어, 제 1 노드 초기화 전압(VOfs)으로 바꾸어서 제 (n, m)번째의 부화소에 대응하는 영상 신호(편리를 위해, VSig _m로 나타낸다. 다른 영상 신호에서도 마찬가지이다.)가 인가된다. 마찬가지로, 제 (m+1)번째의 수평 주사 기간(Hm +1)에 대응하여, 데이터선(DTL)에는, 제 1 노드 초기화 전압(VOfs)이 인가되고, 뒤이어, 제 1 노드 초기화 전압(VOfs)으로 바꾸어서 제 (n, m+1)번째의 부화소에 대응하는 영상 신호(VSig _m+1)가 인가된다. 도 4에서는 기재를 생략하였지만, 수평 주사 기간(Hm, Hm +1, Hm+m') 이외의 각 수평 주사 기간에서도, 데이터선(DTL)에는 제 1 노드 초기화 전압(VOfs)과 영상 신호(VSig)가 인가된다.
[기간-TP(2)1'](도 4, 도 5의 (B) 참조)
그리고, 현 표시 프레임에서의 제 M번째의 수평 주사 기간(Hm)이 시작된다. 이 [기간-TP(2)1']에서, 상기한 공정(a')을 행한다.
구체적으로는, [기간-TP(2)1']의 시작시, 주사선(SCL)을 하이 레벨로 함에 의해, 기록 트랜지스터(TRW)를 온 상태로 한다. 신호 출력 회로(102)로부터 데이터선(DTL)에 인가되는 전압은 VOfs이다(초기화 기간). 그 결과, 제 1 노드(ND1)의 전위는, VOfs(0볼트)가 된다. 전원부(100)로부터 제 2 노드 초기화 전압(VCC -L)을 제 2 노드(ND2)에 인가하고 있기 때문에, 제 2 노드(ND2)의 전위는 VCC -L(-10볼트)를 유지한다.
제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차는 10볼트이고, 구동 트랜지스터(TRD)의 임계 전압(Vth)은 3볼트이기 때문에, 구동 트랜지스터(TRD)는 온 상태이다. 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차는 -10볼트이고, 발광부(ELP)의 임계 전압(Vth - EL)을 초과하지 않는다. 이로써, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위를 초기화하는 전처리가 완료된다.
[기간-TP(2)2'](도 4, 도 5의 (C) 참조)
이 [기간-TP(2)2']에서, 상기한 공정(b')을 행한다.
즉, 기록 트랜지스터(TRW)의 온 상태를 유지한 채로, 전원부(100)로부터 공 급되는 전압을, VCC -L로부터 전압(VCC -H)으로 전환한다. 그 결과, 제 1 노드(ND1)의 전위는 변화하지 않지만(VOfs=0볼트를 유지), 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 상승한다. 설명의 편리를 위해, [기간-TP(2)2']의 길이는, 제 2 노드(ND2)의 전위를 충분히 변화시키는데 족한 길이라고 한다.
이 [기간-TP(2)2']이 충분히 길으면, 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 전위차가 Vth에 달하고, 구동 트랜지스터(TRD)는 오프 상태가 된다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs-Vth=-3볼트)에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 여기서, 이하의 식(2)이 보증되어 있으면, 환언하면, 식(2)을 만족하도록 전위를 선택, 결정하여 두면, 발광부(ELP)가 발광하는 일은 없다.
(수식 2)
(VOfs-Vth)<(Vth - EL+VCat) … (2)
이 [기간-TP(2)2']에서는, 제 2 노드(ND2)의 전위는, 최종적으로, (VOfs-Vth)가 된다. 즉, 구동 트랜지스터(TRD)의 임계 전압(Vth), 및, 구동 트랜지스터(TRD)의 게이트 전극의 전위를 초기화하기 위한 전압(VOfs)만에 의존하고, 제 2 노드(ND2)의 전위는 결정된다. 그리고, 발광부(ELP)의 임계 전압(Vth - EL)과는 관계가 없다.
[기간-TP(2)3'](도 4, 도 5의 (D) 참조)
이 [기간-TP(2)3']의 시기에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 오프 상태로 한다. 또한, 데이터선(DTL)에 인가되는 전압이, 제 1 노드 초기화 전압(VOfs)으로부터 영상 신호(VSig _m)로 전환된다(영상 신호 기간). 임계 전압 캔슬 처리에서 구동 트랜지스터(TRD)가 오프 상태에 달하여 있다고 하면, 실질상, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위는 변화하지 않는다. 또한, 임계 전압 캔슬 처리에서 구동 트랜지스터(TRD)가 오프 상태에 달하고 있지 않은 경우에는, [기간-TP(2)3']에서 부트스트랩 동작이 생기고, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위는 다소 상승한다.
[기간-TP(2)4'](도 4, 도 5의 (E) 참조)
이 기간 내에, 상기한 공정(c')을 행한다. 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 온 상태로 한다. 그리고, 기록 트랜지스터(TRW)를 통하여, 데이터선(DTL)으로부터 영상 신호(VSig _m)를 제 1 노드(ND1)에 인가한다. 그 결과, 제 1 노드(ND1)의 전위는 VSig _m로 상승한다. 구동 트랜지스터(TRD)는 온 상태이 다. 또한, 경우에 따라서는, [기간-TP(2)3']에서 기록 트랜지스터(TRW)의 온 상태를 유지한 구성으로 할 수도 있다. 이 구성에서는, [기간-TP(2)3']에서 데이터선(DTL)의 전압이 제 1 노드 초기화 전압(VOfs)으로부터 영상 신호(VSig _m)로 전환되면 곧바로 기록 처리가 시작된다.
여기서, 용량부(C1)의 용량은 값(c1)이고, 발광부(ELP)의 용량(CEL)의 용량은 값(cEL)으로 한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 기생 용량을 값(cgs)으로 한다. 구동 트랜지스터(TRD)의 게이트 전극의 전위가 VOfs로부터 VSig _m(>VOfs)로 변화한 때, 용량부(C1)의 양단의 전위(제 1 노드(ND1) 및 제 2 노드(ND2)의 전위)는, 원칙으로서, 변화한다. 즉, 구동 트랜지스터(TRD)의 게이트 전극의 전위(=제 1 노드(ND1)의 전위)의 변화분(VSig _m-VOfs)에 의거한 전하가, 용량부(C1), 발광부(ELP)의 용량(CEL), 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 기생 용량에 배분된다. 그런데도 불구하고, 값(cEL)이, 값(c1) 및 값(cgs)과 비교하여 충분히 큰 값이라면, 구동 트랜지스터(TRD)의 게이트 전극의 전위의 변화분(VSig _m-VOfs)에 의거한 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역(제 2 노드(ND2))의 전위의 변화는 작다. 그리고 일반적으로, 발광부(ELP)의 용량(CEL)의 용량의 값(cEL)은, 용량부(C1)의 용량의 값(c1) 및 구동 트랜지스터(TRD)의 기생 용량의 값(cgs)보다도 크다. 따라서, 상술한 설명에서는, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화를 고려하고 있지 않다. 또한, 특별한 필요가 있는 경우를 제외하고, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화는 고려하지 않고 설명을 행한다. 다른 실시예에서도 마찬가지이다. 또한, 구동의 타이밍 차트는, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화를 고려하지 않고 나타냈다.
상술한 기록 처리에서는, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에는 전원부(100)로부터 구동 전압(VCC -H)가 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 영상 신호(VSig _m)가 인가된다. 이 때문에, 도 4에 도시하는 바와 같이, [기간-TP(2)4']에서 제 2 노드(ND2)의 전위가 상승한다. 이 전위의 상승량(도 4에 도시하는 △V)에 관해서는 후술한다. 구동 트랜지스터(TRD)의 게이트 전극(제 1 노드(ND1))의 전위를 Vg, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역(제 2 노드(ND2))의 전위를 Vs로 하였을 때, 상술한 제 2 노드(ND2)의 전위의 상승을 고려하지 않는다면, Vg의 값, Vs의 값은 이하와 같이 된다. 제 1 노드(ND1)와 제 2 노드(ND2)의 전위차, 즉, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작 용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는, 이하의 식(3)으로 나타낼 수 있다.
(수식 3)
Vg=VSig _m
Vs≒VOfs-Vth
Vgs≒VSig _m-(VOfs-Vth) … (3)
즉, 구동 트랜지스터(TRD)에 대한 기록 처리에서 얻어진 Vgs는, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig _m), 구동 트랜지스터(TRD)의 임계 전압(Vth), 및, 구동 트랜지스터(TRD)의 게이트 전극의 전위를 초기화하기 위한 전압(VOfs)만에 의존하고 있다. 그리고, 발광부(ELP)의 임계 전압(Vth - EL)과는 관계가 없다.
뒤이어, 상술한 [기간-TP(2)4']에서의 제 2 노드(ND2)의 전위의 상승에 관해 설명한다. 상술한 참고예의 구동 방법에서는, 기록 처리에서, 구동 트랜지스터(TRD)의 특성(예를 들면, 이동도(μ)의 대소 등)에 응하여 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위(즉, 제 2 노드(ND2)의 전위)를 상승시키는 이동도 보정 처리가 아울러서 행하여진다.
구동 트랜지스터(TRD)를 폴리실리콘 박막 트랜지스터 등으로 제작한 경우, 트랜지스터 사이에서 이동도(μ)에 편차가 생기는 것은 피하기 어렵다. 따라서, 이동도(μ)에 차이가 있는 복수의 구동 트랜지스터(TRD)의 게이트 전극에 같은 값의 영상 신호(VSig)를 인가하였다고 하여도, 이동도(μ)가 큰 구동 트랜지스터(TRD)를 흐르는 드레인 전류(Ids)와, 이동도(μ)가 작은 구동 트랜지스터(TRD)를 흐르는 드레인 전류(Ids) 사이에, 차이가 생겨 버린다. 그리고, 이와 같은 차이가 생기면, 유기 EL 표시 장치의 화면의 균일성(유니포미티)이 손상되어 버린다.
상술한 참고예의 구동 방법에서는, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에는 전원부(100)로부터 구동 전압(VCC -H)이 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 영상 신호(VSig _m)가 인가된다. 이 때문에, 도 4에 도시하는 바와 같이, [기간-TP(2)4']에서 제 2 노드(ND2)의 전위가 상승한다. 구동 트랜지스터(TRD)의 이동도(μ)의 값이 큰 경우, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역에서의 전위(즉, 제 2 노드(ND2)의 전위)의 상승량(△V)(전위 보정치)은 커진다. 역으로, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 작은 경우, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역에서의 전위의 상승량(△V)(전위 보정치)은 작아진다. 여기서, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용 하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는, 식(3)으로부터 이하의 식(4)과 같이 변형된다.
(수식 4)
Vgs≒VSig _m-(VOfs-Vth)-△V … (4)
또한, 기록 처리를 실행하기 위한 소정의 시간(도 4에서는, [기간-TP(2)4']의 전 시간(t0)은, 유기 EL 표시 장치의 설계할 때, 설계치로서 미리 결정하여 두면 좋다. 또한, 이 때의 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역에서의 전위(VOfs-Vth+△V)가 이하의 식(2')을 만족하도록, [기간-TP(2)4']의 전 시간(t0)은 결정되어 있다. 그리고, 이로써, [기간-TP(2)4']에서, 발광부(ELP)가 발광하는 일은 없다. 나아가서는, 이 이동도 보정 처리에 의해, 계수(k)(≡(1/2)·(W/L)·Cox)의 편차의 보정도 동시에 행하여진다.
(수식 2')
(VOfs-Vth+△V)<(Vth - EL+VCat) … (2')
[기간-TP(2)5'](도 4, 및, 도 5의 (F) 참조)
이상의 조작에 의해, 공정(a') 내지 공정(c')이 완료된다. 그 후, 이 [기간-TP(2)5']에서, 상기한 공정(d'), 및, 공정(e')을 행한다. 즉, 구동 트랜지스터(TRD) 의 한쪽의 소스/드레인 영역에 전원부(100)로부터 구동 전압(VCC -H)이 인가된 상태를 유지한 상태에서, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 로우 레벨로 하고, 기록 트랜지스터(TRW)를 오프 상태로 하고, 제 1 노드(ND1), 즉, 구동 트랜지스터(TRD)의 게이트 전극을 부유 상태로 한다. 따라서, 이상의 결과로서, 제 2 노드(ND2)의 전위는 상승한다.
여기서, 상술한 바와 같이, 구동 트랜지스터(TRD)의 게이트 전극은 부유 상태에 있고, 게다가, 용량부(C1)가 존재하기 때문에, 이른바 부트스트랩 회로에 있어서와 같은 현상이 구동 트랜지스터(TRD)의 게이트 전극에 생기고, 제 1 노드(ND1)의 전위도 상승한다. 그 결과, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는, 식(4)의 값을 유지한다.
또한, 제 2 노드(ND2)의 전위가 상승하고, (Vth - EL+VCat)를 초과하기 때문에, 발광부(ELP)는 발광을 시작한다. 이 때, 발광부(ELP)를 흐르는 전류는, 구동 트랜지스터(TRD)의 드레인 영역부터 소스 영역으로 흐르는 드레인 전류(Ids)이기 때문에, 식(1)으로 나타낼 수 있다. 여기서, 식(1)과 식(4)으로부터, 식(1)은, 이하의 식(5)와 같이 변형할 수 있다.
(수식 5)
Ids=k·μ·(VSig _m-VOfs-△V)2 … (5)
따라서 발광부(ELP)를 흐르는 전류(Ids)는, 예를 들면, VOfs를 0볼트에 설정하였다고 한 경우, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig _m)의 값으로부터, 구동 트랜지스터(TRD)의 이동도(μ)에 기인한 전위 보정치(△V)의 값을 뺀 값의 2승에 비례한다. 환언하면, 발광부(ELP)를 흐르는 전류(Ids)는, 발광부(ELP)의 임계 전압(Vth - EL), 및, 구동 트랜지스터(TRD)의 임계 전압(Vth)에는 의존하지 않는다. 즉, 발광부(ELP)의 발광량(휘도)은, 발광부(ELP)의 임계 전압(Vth - EL)의 영향, 및, 구동 트랜지스터(TRD)의 임계 전압(Vth)의 영향을 받지 않는다. 그리고, 제 (n, m)번째의 유기 EL 표시 소자(10)의 휘도는, 이러한 전류(Ids)에 대응하는 값이다.
게다가, 이동도(μ)가 큰 구동 트랜지스터(TRD)일수록, 전위 보정치(△V)가 커지기 때문에, 식(4)의 좌변의 Vgs의 값이 작아진다. 따라서, 식(5)에서, 이동도(μ)의 값이 크더라도, (VSig _m-VOfs-△V)2의 값이 작아지는 결과, 드레인 전류(Ids)를 보정할 수 있다. 즉, 이동도(μ)가 다른 구동 트랜지스터(TRD)에서도, 영상 신호(VSig)의 값이 같으면, 드레인 전류(Ids)가 개략 같게 되는 결과, 발광부(ELP)를 흐르고, 발광부(ELP)의 휘도를 제어하는 전류(Ids)가 균일화된다. 이로써, 이동도 (μ)의 편차(나아가서는, k의 편차)에 기인하는 발광부(ELP)의 휘도의 편차을 보정할 수 있다.
그리고, 발광부(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한다. 이 제 (m+m'-1)번째의 수평 주사 기간의 종기는, [기간-TP(2)5']의 종기에 상당한다. 여기서, 「m'」는, 1<m'<M의 관계를 충족시키고, 유기 EL 표시 장치에 있어서 소정의 값이다. 환언하면, 발광부(ELP)는, 제 (m+1)번째의 수평 주사 기간(Hm +1)의 시기부터 제 (m+m')번째의 수평 주사 기간(Hm+m')의 직전까지 구동되고, 이 기간이 발광 기간이 된다.
[기간-TP(2)6'](도 4, 및, 도 6의 (A) 참조)
뒤이어, 상기한 공정(f')을 행하여, 발광부(ELP)를 비발광 상태로 한다.
구체적으로는, 기록 트랜지스터(TRW)의 오프 상태를 유지한 상태에서, [기간-TP(2)6']의 시기(환언하면, 제 (m+m')번째의 수평 주사 기간(Hm+m')의 시기)에서, 전원부(100)로부터 공급되는 전압을, 전압(VCC -H)부터 전압(VCC -L)으로 전환한다. 그 결과, 제 2 노드(ND2)의 전위는 VCC -L까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
그리고, 상술한 비발광 상태를, 다음의 프레임에서의 제 M번째의 수평 주사 기간(Hm)의 직전까지 계속한다. 이 시점은, 도 4에 도시하는 [기간-TP(2)+1']의 시기의 직전에 상당한다. 이와 같이, 비발광 기간을 마련함에 의해, 액티브 매트릭스 구동에 수반하는 잔상 흐림이 저감되고, 동화 품위를 보다 우수한 것으로 할 수 있다. 예를 들면, m'=M/2로 설정하면, 발광 기간 및 비발광 기간의 시간 길이는, 각각, 1표시 프레임 기간의 개략 반분의 시간 길이가 된다.
그리고, [기간-TP(2)+1'] 이후에서는, 상술한 [기간-TP(2)1'] 내지 [기간-TP(2)6']에서 설명한 바와 같은 공정을 반복하여 행한다(도 4, 및, 도 6의 (B) 참조). 즉, 도 4에 도시하는 [기간-TP(2)6']은, 다음의 [기간-TP(2)0']에 해당한다.
상술한 참고예의 구동 방법에서는, 비발광 기간의 대부분은 도 4에 도시하는 [기간-TP(2)6']에서 차지되어 있다. 그리고, 이 기간의 동안, 발광부(ELP)에는 |VCC -L-VCat|라는 값의 역방향 전압이 인가된 상태에 있다. 즉, 상술한 예에서는, 10볼트의 역방향 전압이, 제 (m+m')번째의 수평 주사 기간(Hm+m')의 시기부터 다음의 프레임에서의 제 M번째의 수평 주사 기간(Hm)의 시기 부근까지, 계속해서 발광부(ELP)에 인가된다.
뒤이어, 실시예 1의 구동 방법에 관해 설명한다. 실시예 1에 관한 발광부(ELP)의 구동의 타이밍 차트를 모식적으로 도 7에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 8의 (A) 내지 (F), 및, 도 9의 (A) 내지 (F)에 도 시한다.
실시예 1에 관한 유기 EL 표시 장치의 구동 방법에서는, 제 (n, m)번째의 유기 EL 표시 소자(10)에서,
(a) 수평 주사 기간(Hm _ pre _P)의 종기보다 전에 위치하는 초기화 기간에, 주사 회로(101)의 동작에 의거하여 온 상태가 된 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압(VOfs)을 인가하여 제 1 노드(ND1)의 전위를 초기화하고, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 제 2 노드 초기화 전압(VCC -L)을 인가하여 제 2 노드(ND2)의 전위를 초기화하고, 그래서, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차가 구동 트랜지스터(TRD)의 임계 전압(Vth)를 초과하고, 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차가 발광부(ELP)의 임계 전압(Vth-EL)를 초과하지 않도록, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위를 초기화하는 전처리를 행하고, 뒤이어,
(b) 전원부(100)의 전압을 제 2 노드 초기화 전압(VCC -L)으로부터 구동 전압(VCC-H)으로 전환하고, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 구동 전압(VCC -H)을 인가한 상태를 유지하고,
(c) 주사 회로(101)의 동작에 의거하여 기록 트랜지스터(TRW)를 초기화 기간에서 온 상태로 하고, 온 상태가 된 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압(VOfs)을 인가한 상태에서 구동 전압(VCC-H)을 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가하고, 그래서, 수평 주사 기간(Hm _ pre _P)에서의 초기화 기간에서 제 1 노드 초기화 전압(VOfs)으로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위에 달할 때까지 제 2 노드(ND2)의 전위를 변화시켜서 구동 트랜지스터(TRD)를 오프 상태로 하는 임계 전압 캔슬 처리를 행하고, 뒤이어,
(d) 주사 회로(101)의 동작에 의거하여 기록 트랜지스터(TRW)를 오프 상태로 함에 의해 제 1 노드(ND1)를 부유 상태로 함과 함께, 구동 트랜지스터(TRD)의 오프 상태를 유지하고,
(e) 주사 회로(101)의 동작에 의거하여 온 상태가 된 기록 트랜지스터(TRW)를 통하여, 수평 주사 기간(Hm)에서의 영상 신호 기간에, 데이터선(DTL)으로부터 영상 신호를 제 1 노드(ND1)에 인가하는 기록 처리를 행하고, 뒤이어,
(f) 주사 회로(101)의 동작에 의거하여 기록 트랜지스터(TRW)를 오프 상태로 함에 의해 제 1 노드(ND1)를 부유 상태로 하고, 전원부(100)로부터 구동 트랜지스 터(TRD)를 통하여, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차의 값에 응한 전류를 발광부(ELP)에 흘리는, 공정을 구비하고 있다. 후술하는 실시예 2, 실시예 3 및 실시예 4에 관한 유기 EL 표시 장치의 구동 방법에서도 마찬가지이다.
실시예 1에서는, 전기 공정(a)을 수평 주사 기간(Hm _ pre _P)에서의 초기화 기간에 행한다. 또한, 상술한 바와 같이, 수평 주사 기간(Hm _ pre _P)이란 수평 주사 기간(Hm -P)이기 때문에, 편리를 위해, 후자의 표기에 통일하여 설명한다. 도면에서도 마찬가지이다. 후술하는 바와 같이, 예를 들면, P=M/2로 설정하면, 발광 기간 및 비발광 기간의 시간 길이는, 각각, 1표시 프레임 기간의 개략 반분의 시간 길이가 된다.
도 7에 도시하는 [기간-TP(2)0] 내지 [기간-TP(2)5]은, 기록 처리가 행하여지는 [기간-TP(2)6]의 직전까지의 동작 기간이다. 그리고, [기간-TP(2)0] 내지 [기간-TP(2)6]에서, 제 (n, m)번째의 유기 EL 표시 소자(10)는 비발광 상태에 있다. 도 7에 도시하는 바와 같이, [기간-TP(2)6] 외에, [기간-TP(2)4] 내지 [기간-TP(2)5]은 제 M번째의 수평 주사 기간(Hm)에 포함된다.
설명의 편리를 위해, [기간-TP(2)1]의 시기는, 제 (m-P)번째의 수평 주사 기간(Hm -P)에서의 초기화 기간(도 7에서, 데이터선(DTL)의 전위가 VOfs인 기간이고, 다른 수평 주사 기간에서도 마찬가지)의 시기에 일치한다고 한다. 마찬가지로, [기간 -TP(2)2]의 종기는, 수평 주사 기간(Hm -P)에서의 초기화 기간의 종기에 일치한다고 한다. 또한, [기간-TP(2)3]의 시기는, 수평 주사 기간(Hm -P)에서의 영상 신호 기간(도 7에 있어서, 데이터선(DTL)의 전위가 Vig _m-P인 기간)의 시기에 일치한다고 한다.
또한, [기간-TP(2)4]의 시기 및 종기는, 각각, 제 M번째의 수평 주사 기간(Hm)에서의 초기화 기간의 시기 및 종기에 일치한다고 한다. [기간-TP(2)5]의 시기는, 제 M번째의 수평 주사 기간(Hm)에서의 영상 신호 기간(도 7에서, 데이터선(DTL)의 전위가 Vig _m인 기간)의 시기에 일치한다고 한다. 마찬가지로, [기간-TP(2)6]의 종기는, 수평 주사 기간(Hm)에서의 영상 신호 기간의 종기에 일치한다고 한다.
이하, 우선, [기간-TP(2)-1] 내지 [기간-TP(2)3]의 각 기간에 관해, 설명한다.
[기간-TP(2)-1](도 7, 도 8의 (A) 참조)
이 [기간-TP(2)-1]은, 예를 들면, 전의 표시 프레임에서의 동작이고, 전회의 각종의 처리 완료후에 제 (n, m)번째의 유기 EL 표시 소자(10)가 발광 상태에 있는 기간이다. 즉, 제 (n, m)번째의 부화소를 구성하는 유기 EL 표시 소자(10)에서의 발광부(ELP)에는, 전술한 식(5)에 의거한 드레인 전류(I'ds)가 흐르고 있고, 제 (n, m)번째의 부화소를 구성하는 유기 EL 표시 소자(10)의 휘도는, 이러한 드레인 전류(I'ds)에 대응한 값이다. 여기서, 기록 트랜지스터(TRW)는 오프 상태이고, 구동 트랜지스터(TRD)는 온 상태이다.
[기간-TP(2)0](도 7, 도 8의 (B) 참조)
이 [기간-TP(2)0]은, 예를 들면, 전의 표시 프레임부터 현 표시 프레임으로 이행할 때의 동작이다. 즉, 이 [기간-TP(2)0]은, 제 (m-P)번째의 수평 주사 기간(Hm -P)의 시기의 직전의 기간이다. 이 [기간-TP(2)0]에서, 제 (n, m)번째의 유기 EL 표시 소자(10)는 비발광 상태가 된다. 즉, 전원부(100)로부터 공급되는 전압을 구동 전압(VCC -H)으로부터 제 2 노드 초기화 전압(VCC -L)으로 전환한다. 그 결과, 제 2 노드(ND2)의 전위는 VCC -L까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
[기간-TP(2)1](도 7, 도 8의 (C) 참조)
그리고, 현 표시 프레임에서의 제 (m-P)번째의 수평 주사 기간(Hm -P)이 시작된다. 이 [기간-TP(2)1]에서, 공정(a), 즉, 상술한 전처리를 행한다.
상술한 바와 같이, 수평 주사 기간(Hm -P)에서의 초기화 기간의 시기, 및, 종기는, 각각, [기간-TP(2)1]의 시기, 및, [기간-TP(2)2]의 종기이다. [기간-TP(2)1]의 시기에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 온 상태로 하고, 온 상태의 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압(VOfs)을 인가하여 제 1 노드(ND1)의 전위를 초기화한다. 또한, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 제 2 노드 초기화 전압(VCC -L)을 인가하여 제 2 노드(ND2)의 전위를 초기화한다.
그 결과, 제 1 노드(ND1)의 전위는, VOfs(0볼트)가 된다. 전원부(100)로부터 제 2 노드 초기화 전압(VCC -L)을 제 2 노드(ND2)에 인가하고 있기 때문에, 제 2 노드(ND2)의 전위는 VCC -L(-10볼트)를 유지한다.
제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차는 10볼트이고, 구동 트랜지스터(TRD)의 임계 전압(Vth)은 3볼트이기 때문에, 구동 트랜지스터(TRD)는 온 상태이다. 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차는 -10볼트이고, 발광부(ELP)의 임계 전압(Vth - EL)을 초과하지 않는다. 이로써, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위를 초기화하는 전처리가 완료된다.
그리고, [기간-TP(2)1]의 종기에서, 상술한 공정(b)을 행한다. 구체적으로는, 전원부(100)의 전압을 제 2 노드 초기화 전압(VCC -L)으로부터 구동 전압(VCC -H)으로 전환하고, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 구동 전압(VCC -H)을 인가한 상태를 유지한다.
[기간-TP(2)2](도 7, 도 8의 (D) 및 (E) 참조)
이 [기간-TP(2)2]에서, 공정(c), 즉, 상술한 임계 전압 캔슬 처리를 행한다.
주사 회로(101)의 동작에 의거하여 기록 트랜지스터(TRW)를 초기화 기간에서 온 상태로 하고, 온 상태가 된 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압(VOfs)을 인가한 상태에서 구동 전압(VCC -H)을 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가한다. 실시예 1에서는, [기간-TP(2)2]에서 기록 트랜지스터(TRW)의 온 상태를 유지한다.
[기간-TP(2)2]에서, 제 1 노드(ND1)의 전위는 변화하지 않지만(VOfs=0볼트를 유지), 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs-Vth=-3볼트)에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 그래 서, 제 1 노드 초기화 전압(VOfs)으로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위에 달할 때까지 제 2 노드(ND2)의 전위를 변화시켜서 구동 트랜지스터(TRD)를 오프 상태로 하는 임계 전압 캔슬 처리를 행한다.
뒤이어, [기간-TP(2)3] 내지 [기간-TP(2)5]에서, 공정(d)을 행한다. 즉, 주사 회로(101)의 동작에 의거하여 기록 트랜지스터(TRW)를 오프 상태로 함에 의해 제 1 노드(ND1)를 부유 상태로 함과 함께, 구동 트랜지스터(TRD)의 오프 상태를 유지한다. 이하, 각 기간마다 설명한다.
[기간-TP(2)3](도 7, 도 8의 (F) 참조)
[기간-TP(2)3]의 시기에서 기록 트랜지스터(TRW)를 오프 상태로 전환한다. 구동 트랜지스터(TRD)는 오프 상태를 유지하고, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위는 변화하지 않는다.
[기간-TP(2)4](도 7, 도 9의 (A) 참조)
이 [기간-TP(2)4]부터, 제 M번째의 수평 주사 기간이 시작된다. 데이터선(DTL)에는 제 1 노드 초기화 전압(VOfs)이 인가된다. 구동 트랜지스터(TRD)는 오프 상태를 유지하고, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위는 변화하지 않는다.
[기간-TP(2)5](도 7, 도 9의 (B) 참조)
이 [기간-TP(2)5]의 시기에서, 데이터선(DTL)에 인가되는 전압이, 제 1 노드 초기화 전압(VOfs)으로부터 영상 신호(VSig _m)로 전환된다. 구동 트랜지스터(TRD)는 오프 상태를 유지하고, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위는 변화하지 않는다.
상술한 [기간-TP(2)3] 내지 [기간-TP(2)5]에서도, 제 (n, m)번째의 유기 EL 표시 소자(10)는 비발광 상태를 유지한다. 이들의 기간의 동안, 발광부(ELP)에는 |(VOfs-Vth)-VCat|라는 값의 역방향 전압이 인가된 상태에 있다. 즉, 상술한 예에서는, 3볼트의 역방향 전압이 계속해서 발광부(ELP)에 인가된다.
[기간-TP(2)6](도 7, 도 9의 (C) 참조)
이 기간 내에, 공정(e), 즉, 상술한 기록 처리를 행한다. 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 온 상태로 한다. 그리고, 기록 트랜지스터(TRW)를 통하여, 데이터선(DTL)으로부터 영상 신호(VSig _m)를 제 1 노드(ND1)에 인가한다. 그 결과, 제 1 노드(ND1)의 전위는 VSig _m로 상승한다. 구동 트랜지스터(TRD)는 온 상태이다. 또한, 경우에 따라서는, [기간-TP(2)4] 및 [기간-TP(2)5]에서 기록 트랜지스터(TRW)를 온 상태로 하는 구성으로 할 수도 있다. 이 구성에서는, [기간- TP(2)5]에서 데이터선(DTL)의 전압이 제 1 노드 초기화 전압(VOfs)으로부터 영상 신호(VSig _m)로 전환되면 곧바로 기록 처리가 시작된다.
또한, 기록 처리를 실행하기 위한 소정의 시간(도 7에서는, [기간-TP(2)6]의 전 시간(t0)은, 유기 EL 표시 장치의 설계할 때, 설계치로서 미리 결정하여 두면 좋다. 실시예 1의 구동 방법에서도, 상술한 참고예의 구동 방법과 마찬가지로 기록 처리에서, 구동 트랜지스터(TRD)의 특성에 응하여 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위(즉, 제 2 노드(ND2)의 전위)를 상승시키는 이동도 보정 처리가 아울러서 행하여진다. 도 7에 도시하는 제 2 노드(ND2)의 전위 보정치(△V)는, 도 4를 참조하여 설명한 바와 같기 때문에, 설명을 생략한다.
[기간-TP(2)7](도 7, 및, 도 9의 (D) 참조)
이상의 조작에 의해, 임계 전압 캔슬 처리, 기록 처리, 이동도 보정 처리가 완료된다. 그 후, 이 [기간-TP(2)7]에서, 공정(f)을 행한다. 즉, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 전원부(100)로부터 구동 전압(VCC -H)이 인가된 상태를 유지한 상태에서, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 로우 레벨로 하고, 기록 트랜지스터(TRW)를 오프 상태로 하고, 제 1 노드(ND1), 즉, 구동 트랜지스터(TRD)의 게이트 전극을 부유 상태로 한다. 따라서, 이상의 결과로서, 제 2 노드(ND2)의 전위는 상승한다.
여기서, 상술한 바와 같이, 구동 트랜지스터(TRD)의 게이트 전극은 부유 상태에 있고, 게다가, 용량부(C1)가 존재하기 때문에, 이른바 부트스트랩 회로에서와 같은 현상이 구동 트랜지스터(TRD)의 게이트 전극에 생기고, 제 1 노드(ND1)의 전위도 상승한다. 그 결과, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는, 상기한 식(4)의 값을 유지한다.
또한, 제 2 노드(ND2)의 전위가 상승하고, (Vth - EL+VCat)를 초과하기 때문에, 발광부(ELP)는 발광을 시작한다. 이 때, 발광부(ELP)를 흐르는 전류는, 구동 트랜지스터(TRD)의 드레인 영역부터 소스 영역으로 흐르는 드레인 전류(Ids)이기 때문에, 상기한 식(5)으로 주어진다.
그리고, 발광부(ELP)의 발광 상태를, [기간-TP(2)7]의 종기까지 계속한다. 구체적으로는, [기간-TP(2)7]의 종기까지, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 구동 전압(VCC -H)을 인가한 상태를 유지한다.
그리고, [기간-TP(2)8]의 시기에서, 전원부(100)로부터 공급되는 전압을 구동 전압(VCC -H)으로부터 제 2 노드 초기화 전압(VCC -L)으로 전환한다. 이 [기간- TP(2)8]은, 예를 들면 다음의 프레임에서의 제 (m-P)번째의 수평 주사 기간(Hm -P)의 시기의 직전의 기간이다. [기간-TP(2)8]은, 예를 들면 다음의 프레임에서의 [기간-TP(2)0]에 대응한다. [기간-TP(2)+1] 이후에서는, 상술한 [기간-TP(2)1] 내지 [기간-TP(2)8]에서 설명한 바와 같은 공정을 반복하여 행한다(도 7, 및, 도 9의 (E) 및 (F) 참조).
도 7을 참조하여 설명한 실시예 1의 구동 방법에서는, 비발광 기간은 [기간-TP(2)0] 내지 [기간-TP(2)6]이고, 발광 기간은 [기간-TP(2)7]이 된다. 그리고, 비발광 기간의 대부분을 구성하는 [기간-TP(2)3] 내지 [기간-TP(2)5]에서는, 발광부(ELP)에는 |(VOfs-Vth)-VCat|라는 값의 역방향 전압이 인가된 상태에 있다. 즉, 상술한 예에서는, 3볼트의 역방향 전압이 계속해서 발광부(ELP)에 인가된다. 그리고, 실시예 1의 구동 방법에서는, |VCC -L-VCat|라는 값의 역방향 전압이 인가되는 것은, [기간-TP(2)0] 및 [기간-TP(2)1]의 기간 내로 한정된다.
실시예 1의 구동 방법에 의하면, 비발광 기간에서 절대치가 큰 역방향 전압이 발광부(ELP)에 인가되는 기간이 차지하는 비율을 작게 할 수 있고, 또한, 비발광 기간의 대부분에 있어서 발광부(ELP)에 인가되는 역방향 전압의 절대치를 작게 할 수 있다. 이로써, 발광부(ELP)의 열화를 경감할 수 있다.
[실시예 2]
실시예 2도, 본 발명의 제 1의 양태에 관한 유기 EL 표시 장치의 구동 방법에 관한 것이다. 실시예 2는 실시예 1의 변형이다. 실시예 2에 관한 유기 EL 표시 장치의 개념도는 도 1과 마찬가지이고, 구동 회로(11)를 포함하는 유기 EL 표시 소자(10)의 등가 회로도는 도 2와 마찬가지이다. 실시예 2의 표시 장치를 구성하는 각 구성 요소는, 실시예 1에서 설명한 바와 같기 때문에, 설명을 생략한다. 후술하는 실시예 3 및 실시예 4에서도 마찬가지이다.
실시예 2의 구동 방법에서는, 실시예 1에서 설명한 상기 공정(d)과 상기 공정(e)의 사이에,
(g) 초기화 기간에, 주사 회로(101)의 동작에 의거하여 온 상태가 된 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압(VOfs)을 인가하여 제 1 노드(ND1)의 전위를 초기화하고, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 제 2 노드 초기화 전압(VCC -L)을 인가하여 제 2 노드(ND2)의 전위를 초기화하고, 그래서, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차가 구동 트랜지스터(TRD)의 임계 전압(Vth)를 초과하고, 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차가 발광부(ELP)의 임계 전압(Vth-EL)를 초과하지 않도록, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위를 초기화하는 제 2의 전처리를 행하고, 뒤이어,
(h) 전원부(100)의 전압을 제 2 노드 초기화 전압(VCC -L)으로부터 구동 전 압(VCC-H)으로 전환하고, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 구동 전압(VCC -H)을 인가한 상태를 유지하고,
(i) 주사 회로(101)의 동작에 의거하여 기록 트랜지스터(TRW)를 초기화 기간에서 온 상태로 하고, 온 상태가 된 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압(VOfs)을 인가한 상태에서 구동 전압(VCC-H)을 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가하고, 그래서, 수평 주사 기간(Hm)의 종기보다 전에 위치하는 초기화 기간에서 제 1 노드 초기화 전압(VOfs)으로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위에 달할 때까지 제 2 노드(ND2)의 전위를 변화시켜서 구동 트랜지스터(TRD)를 오프 상태로 하는 제 2의 임계 전압 캔슬 처리를 행한다는 공정을 구비하고 있는 점이 주로 상위하는 외는, 실시예 1의 구동 방법과 같은 구성이다.
실시예 2의 구동 방법에 관해 설명한다. 실시예 2에 관한 발광부(ELP)의 구동의 타이밍 차트를 모식적으로 도 10에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 11의 (A) 내지 (E)에 도시한다.
[기간-TP(2)-1] 내지 [기간-TP(2)2](도 10 참조)
이들의 기간의 동작은, 실시예 1에서 도 7 및 도 8의 (A) 내지 (D)를 참조하여 설명한 [기간-TP(2)-1] 내지 [기간-TP(2)2]와의 동작과 같기 때문에, 설명을 생 략한다. [기간-TP(2)2]에서, 공정(c), 즉, 상술한 임계 전압 캔슬 처리를 행한다. 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs-Vth=-3볼트)에 근접하고, 최종적으로 (VOfs-Vth)가 된다.
[기간-TP(2)3A](도 10, 도 11의 (A) 참조)
이 기간의 동작은, 실시예 1에서 도 7 및 도 8의 (F)를 참조하여 설명한 [기간-TP(2)3]의 동작과 실질적으로 같다. 즉, 이 [기간-TP(2)3A]에서, 구동 트랜지스터(TRD)의 오프 상태를 유지한다(상술한 공정(d)).
[기간-TP(2)3B](도 10, 도 11의 (B) 참조)
이 [기간-TP(2)3B]은, 제 M번째의 수평 주사 기간(Hm)의 시기의 직전의 기간이다. 이 [기간-TP(2)3B]의 시기에서, 전원부(100)로부터 공급되는 전압을 구동 전압(VCC-H)으로부터 제 2 노드 초기화 전압(VCC -L)으로 전환한다. 그 결과, 제 2 노드(ND2)의 전위는 VCC -L까지 저하된다. 제 1 노드(ND1)의 전위도, 제 2 노드(ND2)의 전위 변화를 모방하여 저하된다.
[기간-TP(2)4A](도 10, 도 11의 (C) 참조)
그리고, 현 표시 프레임에서의 제 M번째의 수평 주사 기간(Hm)이 시작된다. 이 [기간-TP(2)4A]에서, 공정(g), 즉, 상술한 제 2의 전처리를 행한다.
수평 주사 기간(Hm)에서의 초기화 기간의 시기 및 종기는, 각각, [기간-TP(2)4A]의 시기, 및, [기간-TP(2)4B]의 종기에 일치한다고 한다. 또한, 수평 주사 기간(Hm)에서의 영상 신호 기간의 시기 및 종기는, 각각, 후술하는 [기간-TP(2)5]의 시기, 및, [기간-TP(2)6]의 종기에 일치한다고 한다. [기간-TP(2)4A]의 시기에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 온 상태로 하고, 온 상태의 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압(VOfs)을 인가하여 제 1 노드(ND1)의 전위를 초기화한다. 또한, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 제 2 노드 초기화 전압(VCC -L)을 인가하여 제 2 노드(ND2)의 전위를 초기화한다.
그 결과, 제 1 노드(ND1)의 전위는, VOfs(0볼트)가 된다. 전원부(100)로부터 제 2 노드 초기화 전압(VCC -L)를 제 2 노드(ND2)에 인가하고 있기 때문에, 제 2 노드(ND2)의 전위는 VCC -L(-10볼트)를 유지한다.
실시예 1에서 도 7의 [기간-TP(2)2]에 관해 설명한 바와 마찬가지로, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차는 10볼트이고, 구동 트랜지스터(TRD)의 임계 전압(Vth)은 3볼트이기 때문에, 구동 트랜지스터(TRD)는 온 상태이다. 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차는 -10볼트이고, 발광부(ELP)의 임계 전압(Vth-EL)를 초과하지 않는다. 이로써, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위를 초기화하는 제 2의 전처리가 완료된다.
그리고, [기간-TP(2)4A]의 종기에서, 상술한 공정(h)을 행한다. 구체적으로는, 전원부(100)의 전압을 제 2 노드 초기화 전압(VCC -L)으로부터 구동 전압(VCC -H)으로 전환하고, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 구동 전압(VCC -H)을 인가한 상태를 유지한다.
[기간-TP(2)4B](도 10, 도 11의 (D) 및 (E) 참조)
이 [기간-TP(2)2]에서, 공정(i), 즉, 상술한 제 2의 임계 전압 캔슬 처리를 행한다. 실시예 2에서는, [기간-TP(2)4B]에서 기록 트랜지스터(TRW)의 온 상태를 유지한다.
[기간-TP(2)4B]에서, 제 1 노드(ND1)의 전위는 변화하지 않지만(VOfs=0볼트를 유지), 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs-Vth=-3볼트)에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 그래서, 제 1 노드 초기화 전압(VOfs)으로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위에 달할 때까지 제 2 노드(ND2)의 전위를 변화시켜서 구동 트랜지스터(TRD)를 오프 상태로 하는 제 2의 임계 전압 캔슬 처리를 행한다.
[기간-TP(2)5](도 10)
이 [기간-TP(2)5]의 시기에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 오프 상태로 한다. 이 기간의 동작은, 실시예 1에서 도 7 및 도 9의 (B)를 참조하여 설명한 [기간-TP(2)5]의 동작과 실질적으로 같기 때문에, 설명을 생략한다.
[기간-TP(2)6](도 10)
이 기간 내에, 공정(e), 즉, 상술한 기록 처리를 행한다. 이 기간의 동작은, 실시예 1에서 도 7 및 도 9의 (C)를 참조하여 설명한 [기간-TP(2)6]의 동작과 마찬가지이다. 즉, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 온 상태로 한다. 그리고, 기록 트랜지스터(TRW)를 통하여, 데이터선(DTL)으로부터 영상 신호(VSig _m)를 제 1 노드(ND1)에 인가한다. 그 결과, 제 1 노드(ND1)의 전위는 VSig _m로 상승한다. 구동 트랜지스터(TRD)는 온 상태이다. 또한, 경우에 따라서는, [기간-TP(2)5]에서 기록 트랜지스터(TRW)를 온 상태로 하는 구성으로 할 수도 있다. 이 구성에서는, [기간-TP(2)5]에서 데이터선(DTL)의 전압이 제 1 노드 초기화 전압(VOfs) 으로부터 영상 신호(VSig _m)로 전환되면 곧바로 기록 처리가 시작된다.
[기간-TP(2)7](도 10)
이 [기간-TP(2)7]에서, 공정(f)을 행한다. 이 기간의 동작은, 실시예 1에서 도 7 및 도 9의 (D)를 참조하여 설명한 [기간-TP(2)7]의 동작과 마찬가지이다.
즉, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 전원부(100)로부터 구동 전압(VCC -H)이 인가된 상태를 유지한 상태에서, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 로우 레벨로 하고, 기록 트랜지스터(TRW)를 오프 상태로 하고, 제 1 노드(ND1), 즉, 구동 트랜지스터(TRD)의 게이트 전극을 부유 상태로 한다. 따라서, 이상의 결과로서, 제 2 노드(ND2)의 전위는 상승한다.
그 결과, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는, 상기한 식(4)의 값을 유지한다.
또한, 제 2 노드(ND2)의 전위가 상승하고, (Vth - EL+VCat)를 초과하기 때문에, 발광부(ELP)는 발광을 시작한다. 이 때, 발광부(ELP)를 흐르는 전류는, 구동 트랜지스터(TRD)의 드레인 영역부터 소스 영역으로 흐르는 드레인 전류(Ids)이기 때문에, 상기한 식(5)으로 주어진다.
그리고, 발광부(ELP)의 발광 상태를, [기간-TP(2)7]의 종기까지 계속한다. 구체적으로는, [기간-TP(2)7]의 종기까지, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 구동 전압(VCC -H)을 인가한 상태를 유지한다.
그리고, [기간-TP(2)8]의 시기에서, 전원부(100)로부터 공급되는 전압을 구동 전압(VCC -H)으로부터 제 2 노드 초기화 전압(VCC -L)으로 전환한다. 이 [기간-TP(2)8]은, 예를 들면 다음의 프레임에서의 제 (m-P)번째의 수평 주사 기간(Hm -P)의 시기의 직전의 기간이다. [기간-TP(2)8]은, 예를 들면 다음의 프레임에서의 [기간-TP(2)0]에 대응한다. [기간-TP(2)+1] 이후에서는, 상술한 [기간-TP(2)1] 내지 [기간-TP(2)8]에서 설명한 바와 같은 공정을 반복하여 행한다.
실시예 1에서 설명한 바와 마찬가지로, 도 10을 참조하여 설명한 실시예 2의 구동 방법에서는, 비발광 기간은 [기간-TP(2)0] 내지 [기간-TP(2)6]이고, 발광 기간은 [기간-TP(2)7]이 된다. 그리고, 비발광 기간의 대부분을 구성하는 [기간-TP(2)3A]에서는, 발광부(ELP)에는 |(VOfs-Vth)-VCat|라는 값의 역방향 전압이 인가된 상태에 있다. 즉, 상술한 예에서는, 3볼트의 역방향 전압이 계속해서 발광부(ELP)에 인가된다. 그리고, 실시예 2의 구동 방법에서는, |VCC -L-VCat|라는 값의 역방향 전압이 인가되는 것은, [기간-TP(2)0] 및 [기간-TP(2)1], 및, [기간-TP(2)3B] 및 [기간-TP(2)4A]의 기간 내로 한정된다.
따라서 실시예 1에서 설명한 바와 마찬가지로, 비발광 기간에서 절대치가 큰 역방향 전압이 발광부(ELP)에 인가되는 기간이 차지하는 비율을 작게 할 수 있고, 또한, 비발광 기간의 대부분에 있어서 발광부(ELP)에 인가되는 역방향 전압의 절대치를 작게 할 수 있다. 이로써, 발광부(ELP)의 열화를 경감할 수 있다.
또한, 실시예 2의 구동 방법에서의 특유한 효과에 관해 설명한다. 실시예 1에서는, [기간-TP(2)3]의 시기에서의 제 2 노드(ND2)의 전위는 (VOfs-Vth=-3볼트)이고, 발광부(ELP)의 양단에는, |(VOfs-Vth)-VCat|, 즉 절대치로 3볼트의 역방향 전압이 인가된 상태에 있다. 따라서, 발광부(ELP)의 역방향 전류가 충분히 작으면, [기간-TP(2)3]의 종기까지, 제 2 노드(ND2)의 전위는 (VOfs-Vth=-3볼트)을 유지한다.
그러나, 발광부(ELP)의 역방향 전류가 무시할 수 없는 경우에는, [기간-TP(2)3]의 동안, 제 2 노드(ND2)의 전위는 상승한다. 이 경우에는, 실시예 1에서는, 제 2 노드(ND2)의 전위가 변동한 상태에서 공정(e), 즉, 기록 처리를 행하는 것이 되어, 표시하여야 할 화상의 휘도가 변동한다는 문제가 생긴다.
실시예 2의 구동 방법에서는, 기록 처리를 행하기 직전에 제 2의 임계 전압 캔슬 처리를 행한다. 이로써, 예를 들어 [기간-TP(2)3A]의 동안에 있어서 제 2 노드(ND2)의 전위가 변동하였다고 하여도, 기록 처리의 직전에 제 2 노드(ND2)의 전위는 (VOfs-Vth=-3볼트)로 재차 설정된다. 따라서, [기간-TP(2)3A]의 동안에 있어서 제 2 노드(ND2)의 전위가 변동하여도, 표시해야 할 화상의 휘도에 영향을 주는 일이 없다는 이점을 갖는다.
[실시예 3]
실시예 3도, 본 발명의 제 1의 양태에 관한 유기 EL 표시 장치의 구동 방법에 관한 것이다. 실시예 3도, 실시예 1의 변형이다.
실시예 3의 구동 방법에서도, 실시예 1에서 설명한 공정(a) 내지 (f)를 행한다. 단, 실시예 3의 구동 방법에서는, 초기화 기간에서, 신호 출력 회로(102)는, 제 1 노드 초기화 전압으로서 제 1 초기화 전압을 데이터선(DTL)에 인가하고, 뒤이어, 제 1 초기화 전압에 대신하여, 제 1 초기화 전압보다 낮은 제 2 초기화 전압을 제 1 노드 초기화 전압으로서 데이터선(DTL)에 인가하는 점이 상위하다.
이하의 설명에 있어서, 전압의 값을 이하와 같이 하지만, 이것은, 어디까지나 설명을 위한 값이고, 이들의 값으로 한정되는 것이 아니다.
VOfs1 : 제 1 초기화 전압 … 0볼트
VOfs2 : 제 2 초기화 전압 … -2볼트
실시예 3의 구동 방법에 관해 설명한다. 실시예 3에 관한 발광부(ELP)의 구동의 타이밍 차트를 모식적으로 도 12에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 13의 (A) 내지 (F)에 도시한다.
설명의 편리를 위해, 도 12에 도시하는 [기간-TP(2)1]의 시기는, 제 (m-P)번 째의 수평 주사 기간(Hm -P)에서의 초기화 기간(도 12에서, 데이터선(DTL)의 전위가 VOfs1 또는 VOfs2인 기간)의 시기에 일치한다고 한다. 마찬가지로, [기간-TP(2)2B]의 종기는, 수평 주사 기간(Hm -P)에서의 초기화 기간의 종기에 일치한다고 한다. 또한, [기간-TP(2)3]의 시기는, 수평 주사 기간(Hm -P)에서의 영상 신호 기간(도 12에서, 데이터선(DTL)의 전위가 Vig _m-P인 기간)의 시기에 일치한다고 한다.
나아가서는, 수평 주사 기간(Hm -P)에서의 초기화 기간에서, 신호 출력 회로(102)가 제 1 노드 초기화 전압으로서 제 1 초기화 전압(VOfs1)을 데이터선(DTL)에 인가하는 기간은, [기간-TP(2)1]의 시기부터 [기간-TP(2)2A]의 종기까지의 기간과 일치한다고 한다. 마찬가지로, 신호 출력 회로(102)가 제 1 노드 초기화 전압으로서 제 2 초기화 전압(VOfs2)을 데이터선(DTL)에 인가하는 기간은, [기간-TP(2)2B]과 일치한다고 한다.
[기간-TP(2)-1](도 12 참조)
이 기간의 동작은, 실시예 1에서 도 7 및 도 8의 (A)를 참조하여 설명한 [기간-TP(2)-1]의 동작과 같기 때문에, 설명을 생략한다.
[기간-TP(2)0](도 12, 도 13의 (A) 참조)
이 기간의 동작은, 실시예 1에서 도 7 및 도 8의 (B)를 참조하여 설명한 [기 간-TP(2)0]의 동작과 마찬가지이다. 이 [기간-TP(2)0]은, 제 (m-P)번째의 수평 주사 기간(Hm -P)의 시기의 직전의 기간이다. 이 [기간-TP(2)0]에서, 제 (n, m)번째의 유기 EL 표시 소자(10)는 비발광 상태가 된다. 전원부(100)로부터 공급되는 전압을 구동 전압(VCC -H)으로부터 제 2 노드 초기화 전압(VCC -L)으로 전환한다. 그 결과, 제 2 노드(ND2)의 전위는 VCC -L까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
[기간-TP(2)1](도 12, 도 13의 (B) 참조)
그리고, 현 표시 프레임에서의 제 (m-P)번째의 수평 주사 기간(Hm -P)이 시작된다. 이 [기간-TP(2)1]에서, 공정(a), 즉, 상술한 전처리를 행한다. 이 기간의 동작은, 실질적으로, 실시예 1에서 도 7 및 도 8의 (C)를 참조하여 설명한 [기간-TP(2)1]의 동작과 마찬가지이다.
즉, [기간-TP(2)1]의 시기에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 온 상태로 하고, 온 상태의 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압으로서의 제 1 초기화 전 압(VOfs1)을 인가하여 제 1 노드(ND1)의 전위를 초기화한다. 또한, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 제 2 노드 초기화 전압(VCC -L)을 인가하여 제 2 노드(ND2)의 전위를 초기화한다. 이로써, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위를 초기화하는 전처리가 완료된다.
그리고, [기간-TP(2)1]의 종기에서, 공정(b)을 행한다. 구체적으로는, 전원부(100)의 전압을 제 2 노드 초기화 전압(VCC -L)으로부터 구동 전압(VCC -H)으로 전환하고, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 구동 전압(VCC -H)을 인가한 상태를 유지한다.
[기간-TP(2)2A](도 12, 도 13의 (C) 및 (D) 참조)
이 [기간-TP(2)2A]에서, 공정(c), 즉, 상술한 임계 전압 캔슬 처리를 행한다. 이 기간의 동작은, 실질적으로, 실시예 1에서 도 7, 도 8의 (D) 및 (E)를 참조하여 설명한 [기간-TP(2)2]의 동작과 마찬가지이다.
실시예 3에서는, [기간-TP(2)2A] 및 후술하는 [기간-TP(2)2B]에서 기록 트랜지스터(TRW)의 온 상태를 유지한다.
이 [기간-TP(2)2A]에서, 제 1 노드(ND1)의 전위는 변화하지 않지만(VOfs1=0볼트를 유지), 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs1-Vth=-3볼트)에 근접하고, 최종적으로 (VOfs1-Vth)가 된다. 그래서, 제 1 노드 초기화 전압으로서의 제 1 초기화 전압(VOfs1)으로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위에 달할 때까지 제 2 노드(ND2)의 전위를 변화시켜서 구동 트랜지스터(TRD)를 오프 상태로 하는 임계 전압 캔슬 처리를 행한다.
[기간-TP(2)2B](도 12, 도 13의 (E) 참조)
이 기간의 시기에서, 신호 출력 회로(102)는, 제 1 초기화 전압(VOfs1)에 대신하여, 제 1 초기화 전압(VOfs1)보다 낮은 제 2 초기화 전압(VOfs2)을 제 1 노드 초기화 전압으로서 데이터선(DTL)에 인가한다. 제 1 노드(ND1)의 전위는 (VOfs1=0볼트)로부터, (VOfs2=-2볼트)로 변화한다. 상술한 바와 같이, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화는 작기 때문에, 제 2 노드(ND1)의 전위는 (VOfs1-Vth)를 유지한다. 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는, 이하의 식(6)으로 표시된다.
(수식 6)
Vgs=VOfs2-(VOfs1-Vth) … (6)
뒤이어, [기간-TP(2)3] 내지 [기간-TP(2)5]에서, 구동 트랜지스터(TRD)의 오프 상태를 유지한다(상술한 공정(d)). 이하, 각 기간마다 설명한다.
[기간-TP(2)3](도 12, 도 13의 (F) 참조)
이 기간의 동작은, 기본적으로는, 실시예 1에서 도 7, 도 8의 (F)를 참조하여 설명한 [기간-TP(2)3]의 동작과 마찬가지이다. [기간-TP(2)3]에서 기록 트랜지스터(TRW)를 오프 상태로 전환한다. 구동 트랜지스터(TRD)는 오프 상태를 유지하고, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위는 변화하지 않는다.
[기간-TP(2)4](도 12 참조)
이 [기간-TP(2)4]부터, 제 M번째의 수평 주사 기간이 시작된다. 이 기간의 동작은, 기본적으로는, 실시예 1에서 도 7, 도 9의 (A)를 참조하여 설명한 [기간-TP(2)4]의 동작과 마찬가지이다. 데이터선(DTL)에는 제 1 노드 초기화 전압으로서 제 1 초기화 전압(VOfs1)이 인가되고, 뒤이어, 제 1 초기화 전압(VOfs1)에 대신하여 제 2 초기화 전압(VOfs2)이 인가된다. 구동 트랜지스터(TRD)는 오프 상태를 유지하고, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위는 변화하지 않는다.
[기간-TP(2)5](도 12 참조)
이 기간의 동작은, 기본적으로는, 실시예 1에서 도 7, 도 9의 (B)를 참조하 여 설명한 [기간-TP(2)5]의 동작과 마찬가지이다. 이 [기간-TP(3)5]의 시기에서, 데이터선(DTL)에 인가되는 전압이, 제 2 초기화 전압(VOfs2)으로부터 영상 신호(VSig _m)로 전환된다. 구동 트랜지스터(TRD)는 오프 상태를 유지하고, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위는 변화하지 않는다.
실시예 1에서 설명한 바와 마찬가지로, 상술한 [기간-TP(2)3] 내지 [기간-TP(2)5]에서도, 제 (n, m)번째의 유기 EL 표시 소자(10)는 비발광 상태를 유지한다. 이들의 기간의 동안, 발광부(ELP)에는 |(VOfs1-Vth)-VCat|라는 값의 역방향 전압이 인가된 상태에 있다. 즉, 상술한 예에서는, 3볼트의 역방향 전압이 계속해서 발광부(ELP)에 인가된다.
[기간-TP(2)6](도 12 참조)
이 기간 내에, 공정(e), 즉, 상술한 기록 처리를 행한다. 이 기간의 동작은, 실시예 1에서 도 7, 도 9의 (C)를 참조하여 설명한 [기간-TP(2)6]의 동작과 마찬가지이다. 즉, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 온 상태로 한다. 그리고, 기록 트랜지스터(TRW)를 통하여, 데이터선(DTL)으로부터 영상 신호(VSig _m)를 제 1 노드(ND1)에 인가한다. 그 결과, 제 1 노드(ND1)의 전위는 VSig _m로 상승한다. 구동 트랜지스터(TRD)는 온 상태이다. 또한, 경우에 따라서는, [기간- TP(2)4] 및 [기간-TP(2)5]에서 기록 트랜지스터(TRW)를 온 상태로 하는 구성으로 할 수도 있다. 이 구성에서는, [기간-TP(2)5]에서 데이터선(DTL)의 전압이 제 2 초기화 전압(VOfs2)으로부터 영상 신호(VSig _m)로 전환되면 곧바로 기록 처리가 시작된다.
또한, 실시예 1에서 설명한 바와 마찬가지로, 실시예 3의 구동 방법에서도, 구동 트랜지스터(TRD)의 특성에 응하여 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위(즉, 제 2 노드(ND2)의 전위)를 상승시키는 이동도 보정 처리가 아울러서 행하여진다. 도 12에 도시하는 제 2 노드(ND2)의 전위 보정치(△V)는, 도 4를 참조하여 설명한 바와 같기 때문에, 설명을 생략한다.
[기간-TP(2)7](도 12 참조)
이상의 조작에 의해, 임계 전압 캔슬 처리, 기록 처리, 이동도 보정 처리가 완료된다. 그 후, 이 [기간-TP(2)7]에서, 공정(f)을 행한다. 이 기간의 동작은, 기본적으로는, 실시예 1에서 도 7, 도 9의 (D)를 참조하여 설명한 [기간-TP(2)7]의 동작과 마찬가지이다. 즉, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 전원부(100)로부터 구동 전압(VCC -H)이 인가된 상태를 유지한 상태에서, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 로우 레벨로 하고, 기록 트랜지스터(TRW)를 오프 상태로 하고, 제 1 노드(ND1), 즉, 구동 트랜지스터(TRD)의 게이트 전극을 부유 상 태로 한다. 따라서, 이상의 결과로서, 제 2 노드(ND2)의 전위는 상승한다.
여기서, 상술한 바와 같이, 구동 트랜지스터(TRD)의 게이트 전극은 부유 상태에 있고, 게다가, 용량부(C1)가 존재하기 때문에, 이른바 부트스트랩 회로에서와 같은 현상이 구동 트랜지스터(TRD)의 게이트 전극에 생기고, 제 1 노드(ND1)의 전위도 상승한다. 그 결과, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는, 아래와 같은 식(4')의 값을 유지한다.
(수식 4')
Vgs≒VSig _m-(VOfs1-Vth)-△V … (4')
또한, 제 2 노드(ND2)의 전위가 상승하고, (Vth - EL+VCat)를 초과하기 때문에, 발광부(ELP)는 발광을 시작한다. 이 때, 발광부(ELP)를 흐르는 전류는, 구동 트랜지스터(TRD)의 드레인 영역부터 소스 영역으로 흐르는 드레인 전류(Ids)이기 때문에, 아래와 같은 식(5')으로 주어진다.
(수식 5')
Ids=k·μ·(VSig _m-VOfs1-△V)2 … (5')
그리고, 발광부(ELP)의 발광 상태를, [기간-TP(2)7]의 종기까지 계속한다. 구체적으로는, [기간-TP(2)7]의 종기까지, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 구동 전압(VCC -H)을 인가한 상태를 유지한다.
그리고, [기간-TP(2)8]의 시기에서, 전원부(100)로부터 공급되는 전압을 구동 전압(VCC -H)으로부터 제 2 노드 초기화 전압(VCC -L)으로 전환한다. 이 [기간-TP(2)8]은, 예를 들면 다음의 프레임에서의 제 (m-P)번째의 수평 주사 기간(Hm -P)의 시기의 직전의 기간이다. [기간-TP(2)8]은, 예를 들면 다음의 프레임에서의 [기간-TP(2)0]에 대응한다. [기간-TP(2)+1] 이후에서는, 상술한 [기간-TP(2)1] 내지 [기간-TP(2)8]에서 설명한 바와 같은 공정을 반복하여 행한다(도 12 참조).
실시예 1에서 설명한 바와 마찬가지로, 도 12를 참조하여 설명한 실시예 3의 구동 방법에서는, 비발광 기간은 [기간-TP(2)0] 내지 [기간-TP(2)6]이고, 발광 기간은 [기간-TP(2)7]이 된다. 그리고, 비발광 기간의 대부분을 구성하는 [기간-TP(2)3] 내지 [기간-TP(4)5]에서는, 발광부(ELP)에는 |(VOfs1-Vth)-VCat|라는 값의 역방향 전압이 인가된 상태에 있다. 즉, 상술한 예에서는, 3볼트의 역방향 전압이 계속해서 발광부(ELP)에 인가된다. 그리고, 실시예 3의 구동 방법에서도, |VCC -L-VCat|라는 값의 역방향 전압이 인가되는 것은, [기간-TP(2)0] 및 [기간-TP(2)1]의 기간 내로 한정된다.
따라서 실시예 1에서 설명한 바와 마찬가지로, 비발광 기간에서 절대치가 큰 역방향 전압이 발광부(ELP)에 인가되는 기간이 차지하는 비율을 작게 할 수 있고, 또한, 비발광 기간의 대부분에 있어서 발광부(ELP)에 인가된 역방향 전압의 절대치를 작게 할 수 있다. 이로써, 발광부(ELP)의 열화를 경감할 수 있다.
또한, 실시예 3의 구동 방법에서의 특유한 효과에 관해 설명한다. 실시예 1의 구동 방법에서는, 도 7에 도시하는 [기간-TP(2)3]의 동안, 구동 트랜지스터(TRD)의 게이트 전극의 전위는 (VOfs=0볼트)이다. 이에 대해, 실시예 3의 구동 방법에서는, 도 12에 도시하는 [기간-TP(2)3]의 동안, 구동 트랜지스터(TRD)의 게이트 전극의 전위는 (VOfs2=-2볼트)이다. 따라서, 실시예 1에 대해, [기간-TP(2)3]의 동안에 있어서의 구동 트랜지스터(TRD)의 오프 저항의 값을 높게할 수 있다. 이로써, 구동 트랜지스터(TRD)의 리크 등에 의해 생길 수 있는 [기간-TP(2)3]에서의 제 2 노드(ND2) 및 제 1 노드(ND1)의 전위 변동을 보다 저감할 수 있다는 이점을 갖는다.
[실시예4]
실시예 4도, 본 발명의 제 1의 양태에 관한 유기 EL 표시 장치의 구동 방법에 관한 것이다. 실시예 4도, 실시예 1의 변형이다.
실시예 4의 구동 방법에서도, 실시예 1에서 설명한 공정(a) 내지 (f)를 행한다. 단, 실시예 4의 구동 방법에서는, 전기 공정(a)을 수평 주사 기간(Hm -P)보다도 선행하는 수평 주사 기간에서의 초기화 기간에 행하는 점이 상위하다.
일반적으로, 유기 EL 표시 장치의 화소수가 증가하면, 각 행에 할당되는 수평 주사 기간의 길이는 짧아진다. 따라서, 유기 EL 표시 장치의 사양에 의해서는, 1수평 주사 기간에서의 초기화 기간만으로는, 공정(c), 즉, 임계 전압 캔슬 처리를 완료할 수가 없다. 이와 같은 경우에는, 공정(a)을 수평 주사 기간(Hm -P)에 선행하는 수평 주사 기간에서의 초기화 기간에 행하고, 계속해서, 복수의 수평 주사 기간에 걸쳐서 소정의 동작을 행함에 의해, 임계 전압 캔슬 처리를 완료할 수 있다.
이하의 설명에서는, 공정(a)을, 수평 주사 기간(Hm -P)보다도 1수평 주사 기간분 선행하는 수평 주사 기간에서 행한다고 하여 설명한다. 구체적으로는, 제 (m-P-1)번째의 수평 주사 기간(Hm -P-1)에서의 초기화 기간에서, 공정(a)을 행한다.
실시예 4의 구동 방법에 관해 설명한다. 실시예 4에 관한 발광부(ELP)의 구동의 타이밍 차트를 모식적으로 도 14에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 15의 (A) 내지 (E)에 도시한다.
[기간-TP(2)-1](도 14 참조)
이 기간의 동작은, 종기가 1수평 주사 기간 선행하는 점이 상위하는 외는, 실시예 1에서 도 7 및 도 8의 (A)를 참조하여 설명한 [기간-TP(2)-1]의 동작과 같기 때문에, 설명을 생략한다.
[기간-TP(2)0](도 14 참조)
이 기간의 동작은, 제 (m-P-1)번째의 수평 주사 기간(Hm -P-1)의 시기의 직전의 기간인 점이 상위하는 외는, 실시예 1에서 도 7 및 도 8의 (B)를 참조하여 설명한 [기간-TP(2)0]의 동작과 같기 때문에, 설명을 생략한다.
[기간-TP(2)1](도 14 참조)
그리고, 현 표시 프레임에서의 제 (m-P-1)번째의 수평 주사 기간(Hm -P-1)이 시작된다. 이 [기간-TP(2)1]에서, 공정(a), 즉, 상술한 전처리를 행한다. 이 기간의 동작은, 제 (m-P-1)번째의 수평 주사 기간에서의 초기화 기간에서의 동작인 점이 상위하는 외는, 실질적으로, 실시예 1에서 도 7 및 도 8의 (C)를 참조하여 설명한 [기간-TP(2)1]의 동작과 마찬가지이다.
즉, [기간-TP(2)1]의 시기에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 온 상태로 하고, 온 상태의 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압(VOfs)을 인가하여 제 1 노드(ND1)의 전위를 초기화한다. 또한, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 제 2 노드 초기화 전압(VCC -L)을 인가하여 제 2 노드(ND2)의 전위를 초기화한다. 이로써, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위를 초기화하는 전처리가 완료된다.
그리고, 후술하는 [기간-TP(2)2] 내지 [기간-TP(2)3B]에 걸쳐서 상술한 임계 전압 캔슬 처리를 행한다.
구체적으로는, 초기화 기간에서 기록 트랜지스터(TRW)가 온 상태가 되고, 또한, 영상 신호 기간에서 기록 트랜지스터(TRW)가 오프 상태가 되도록, 수평 주사 기간(Hm -P)의 종기까지 주사 회로(101)의 동작에 의거하여 기록 트랜지스터(TRW)의 온 상태와 오프 상태를 제어한다. 실시예 4에서는, [기간-TP(2)2]에서 기록 트랜지스터(TRW)의 온 상태를 유지한다. 뒤이어, [기간-TP(2)3A]에서 기록 트랜지스터(TRW)를 오프 상태로 전환한다. 그 후, [기간-TP(2)3B]에서 기록 트랜지스터(TRW)를 온 상태로 전환하여 유지한다. 뒤이어, [기간-TP(2)3C]에서 기록 트랜지스터(TRW)를 오프 상태로 전환한다. 상술한 각 기간의 동작에 관해 설명한다.
[기간-TP(2)2](도 14, 도 15의 (A) 참조)
이 [기간-TP(2)2]이 충분히 길으면, 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 전위차가 Vth에 달하고, 구동 트랜지스터(TRD)는 오프 상태가 된다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs-Vth=-3볼트)에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 그러나, 실시예 4에 있어서의 [기간-TP(2)2]의 길이는, 제 2 노드(ND2)의 전위를 충분히 변화시키는 데는 부족한 길이이고, [기간-TP(2)2]의 종기에서, 제 2 노드(ND2)의 전위는, VCC -L<VA<(VOfs-Vth)라는 관계를 충 족시키는 어떤 전위(VA)에 달한다.
[기간-TP(2)3A](도 14, 도 15의 (B) 참조)
이 [기간-TP(2)3A]의 시기에서, 데이터선(DTL)의 전압이 제 1 노드 초기화 전압(VOfs)으로부터 영상 신호(VSig _m-P-1)로 전환된다. 제 1 노드(ND1)에 영상 신호(VSig _m-P-1)가 인가되는 것을 피하기 위해), 이 [기간-TP(2)3A]의 시기에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 오프 상태로 한다. 그 결과, 구동 트랜지스터(TRD)의 게이트 전극(즉, 제 1 노드(ND1))은 부유 상태가 된다.
전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 구동 전압(VCC -H)이 인가되어 있기 때문에, 제 2 노드(ND2)의 전위는, 전위(VA)로부터 어떤 전위(VB)로 상승한다. 한편, 구동 트랜지스터(TRD)의 게이트 전극은 부유 상태이고, 용량부(C1)가 존재하기 때문에, 부트스트랩 동작이 구동 트랜지스터(TRD)의 게이트 전극에 생긴다. 따라서, 제 1 노드(ND1)의 전위는, 제 2 노드(ND2)의 전위 변화를 모방하여 상승한다.
[기간-TP(2)3B](도 14, 도 15의 (C) 및 (D) 참조)
이 [기간-TP(2)3B]의 시기에서, 데이터선(DTL)의 전압이 영상 신호(VSig _m-P-1)로부터 제 1 노드 초기화 전압(VOfs)으로 전환된다. 이 [기간-TP(2)3B]의 시기에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 온 상태로 한다. 그 결과, 구동 트랜지스터(TRD)의 게이트 전극(즉, 제 1 노드(ND1))의 전위는 VOfs로 저하됨과 함께, 제 2 노드(ND2)의 전위도 상술한 전위(VA)로 저하된 후, 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 상승하고, 최종적으로 (VOfs-Vth)가 된다. 그래서, 제 1 노드 초기화 전압(VOfs)으로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위에 달할 때까지 제 2 노드(ND2)의 전위를 변화시켜서 구동 트랜지스터(TRD)를 오프 상태로 하는 임계 전압 캔슬 처리가 완료된다.
뒤이어, [기간-TP(2)3C] 내지 [기간-TP(2)5]에서, 구동 트랜지스터(TRD)의 오프 상태를 유지한다(상술한 공정(d)). 이하, 각 기간마다 설명한다.
[기간-TP(2)3C] 및 (도 14, 도 15의 (E) 참조)
이 기간의 동작은, 실시예 1에서 도 7, 도 8의 (F)를 참조하여 설명한 [기간-TP(2)3]의 동작과 마찬가지이다. [기간-TP(2)3C]에서 기록 트랜지스터(TRW)를 오프 상태로 전환한다. 구동 트랜지스터(TRD)는 오프 상태를 유지하고, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위는 변화하지 않는다.
[기간-TP(2)4](도 14 참조)
이 [기간-TP(2)4]부터, 제 M번째의 수평 주사 기간이 시작된다. 이 기간의 동작은, 실시예 1에서 도 7, 도 9의 (A)를 참조하여 설명한 [기간-TP(2)4]의 동작과 마찬가지이다. 데이터선(DTL)에는 제 1 노드 초기화 전압(VOfs)이 인가된다. 구동 트랜지스터(TRD)는 오프 상태를 유지하고, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위는 변화하지 않는다.
[기간-TP(2)5](도 14 참조)
이 기간의 동작은, 실시예 1에서 도 7, 도 9의 (B)를 참조하여 설명한 [기간-TP(2)5]의 동작과 마찬가지이다. 이 [기간-TP(2)5]의 시기에서, 데이터선(DTL)에 인가되는 전압이, 제 1 노드 초기화 전압(VOfs)으로부터 영상 신호(VSig _m)로 전환된다. 구동 트랜지스터(TRD)는 오프 상태를 유지하고, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위는 변화하지 않는다.
[기간-TP(2)6] 이후의 동작은, 기간[기간-TP(2)7]의 종기가 1수평 주사 기간분 앞이되는 점이 상위하는 외에, 실시예 1에서 설명한 바와 같기 때문에, 설명을 생략한다. 실시예 4에서의 구동 방법의 효과는 실시예 1에서 설명한 바와 마찬가지이기 때문에 설명을 생략한다.
[실시예 5]
실시예 5는, 본 발명의 제 2의 양태에 관한 유기 EL 표시 장치의 구동 방법에 관한 것이다. 실시예 5에서는, 구동 회로(11)는 3트랜지스터/1용량부로 구성되어 있다(3Tr/1C 구동 회로). 실시예 5에 관한 유기 EL 표시 장치의 개념도를 도 16에 도시하고, 구동 회로(11)를 포함하는 유기 EL 표시 소자(10)의 등가 회로도를 도 17에 도시한다.
우선, 구동 회로나 발광부의 상세에 관해 설명한다.
3Tr/1C 구동 회로도, 상술한 2Tr/1C 구동 회로와 마찬가지로, 기록 트랜지스터(TRW), 구동 트랜지스터(TRD)의 2개의 트랜지스터, 하나의 용량부(C1)를 구비하고 있다. 그리고, 3Tr/1C 구동 회로에서는, 또한, 제 1 트랜지스터(TR1)를 구비하고 있다.
[구동 트랜지스터(TRD)]
구동 트랜지스터(TRD)의 구성은, 실시예 1에서 설명한 구동 트랜지스터(TRD)의 구성과 같기 때문에, 상세한 설명은 생략한다. 또한, 실시예 1에서는, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 전압(VCC -L)을 인가함에 의해, 제 2 노드(ND2)의 전위를 초기화하였다. 한편, 실시예 5에서는, 후술하는 바와 같이, 제 1 트랜지스터(TR1)를 통하여 제 2 노드(ND2)의 전위를 초기화한다. 따라서, 실시예 5에서는, 제 2 노드(ND2)의 전위의 초기화를 위해, 전원부(100) 로부터 전압(VCC -L)을 인가할 필요는 없다. 이상의 이유에 의해, 실시예 5에서는, 전원부(100)는 일정한 전압(VCC)을 인가한다.
[기록 트랜지스터(TRW)]
기록 트랜지스터(TRW)의 구성은, 실시예 1에서 설명한 기록 트랜지스터(TRW)의 구성과 같기 때문에, 상세한 설명은 생략한다. 실시예 1과 마찬가지로, 신호 출력 회로(102)로부터 데이터선(DTL)을 통하여, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(구동 신호, 휘도 신호)(VSig), 나아가서는, 제 1 노드 초기화 전압(VOfs)이, 한쪽의 소스/드레인 영역에 공급된다.
[제 1 트랜지스터(TR1)]
제 1 트랜지스터(TR1)에서는,
(C-1) 다른쪽의 소스/드레인 영역은, 제 2 노드(ND2)에 접속되어 있고,
(C-2) 한쪽의 소스/드레인 영역에는, 제 2 노드 초기화 전압(VSS)이 인가되고,
(C-3) 게이트 전극은, 제 1 트랜지스터 제어선(AZ1)에 접속되어 있다. 전압(VSS)에 관해서는 후술한다.
제 1 트랜지스터(TR1)의 도전형은 특히 한정하는 것이 아니다. 실시예 5에서 는, 제 1 트랜지스터(TR1)는, 예를 들면 n채널형 트랜지스터로 구성되어 있다. 제 1 트랜지스터(TR1)의 온 상태/오프 상태는, 제 1 트랜지스터 제어선(AZ1)으로부터의 신호에 의해 제어된다. 보다 구체적으로는, 제 1 트랜지스터 제어선(AZ1)은, 제 1 트랜지스터 제어 회로(103)에 접속되어 있다. 그리고, 제 1 트랜지스터 제어 회로(103)의 동작에 의거하여, 제 1 트랜지스터 제어선(AZ1)을 로우 레벨 또는 하이 레벨로 하고, 제 1 트랜지스터(TR1)를 온 상태 또는 오프 상태로 한다.
[발광부(ELP)]
발광부(ELP)의 구성은, 실시예 1에서 설명한 발광부(ELP)의 구성과 같기 때문에, 상세한 설명은 생략한다.
뒤이어, 실시예 5에서의 유기 EL 표시 장치의 구동 방법에 관해 설명한다.
이하의 설명에 있어서, 전압(VCC)의 값, 및, 전압(VSS)의 값을 이하와 같이 하지만, 이것은, 어디까지나 설명을 위한 값이고, 이들의 값으로 한정되는 것이 아니다.
VCC : 발광부(ELP)에 전류를 흘리기 위한 구동 전압 … 20볼트
VSS : 제 2 노드(ND2)의 전위를 초기화하기 위한 제 2 노드 초기화 전압 … -10볼트
실시예 5에 관한 발광부(ELP)의 구동의 타이밍 차트를 모식적으로 도 18에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 19의 (A) 내지 (F), 및, 도 20의 (A) 내지 (F)에 도시한다.
실시예 5에 관한 유기 EL 표시 장치의 구동 방법에서는, 제 (n, m)번째의 유기 EL 표시 소자(10)에 있어서,
(a) 수평 주사 기간(Hm _ pre _P)의 종기보다 전에 위치하는 초기화 기간에, 주사 회로(101)의 동작에 의거하여 온 상태가 된 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압(VOfs)을 인가하여 제 1 노드(ND1)의 전위를 초기화하고, 제 1 트랜지스터 제어선(AZ1)으로부터의 신호에 의해 온 상태가 된 제 1 트랜지스터(TR1)를 통하여 제 2 노드(ND2)에 제 2 노드 초기화 전압(VSS)을 인가하여 제 2 노드(ND2)의 전위를 초기화하고, 그래서, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차가 구동 트랜지스터(TRD)의 임계 전압(Vth)를 초과하고, 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차가 발광부(ELP)의 임계 전압(Vth-EL)를 초과하지 않도록, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위를 초기화하는 전처리를 행하고, 뒤이어,
(b) 제 1 트랜지스터 제어선(AZ1)으로부터의 신호에 의해 제 1 트랜지스터(TR1)를 온 상태로부터 오프 상태로 하고,
(c) 주사 회로(101)의 동작에 의거하여 기록 트랜지스터(TRW)를 초기화 기간 에서 온 상태로 하고, 온 상태가 된 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압(VOfs)을 인가한 상태에서 구동 전압(VCC)을 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가하고, 그래서, 수평 주사 기간(Hm _ pre _P)에서의 초기화 기간에서 제 1 노드 초기화 전압(VOfs)으로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위에 달할 때까지 제 2 노드(ND2)의 전위를 변화시켜서 구동 트랜지스터(TRD)를 오프 상태로 하는 임계 전압 캔슬 처리를 행하고, 뒤이어,
(d) 주사 회로(101)의 동작에 의거하여 기록 트랜지스터(TRW)를 오프 상태로 함에 의해 제 1 노드(ND1)를 부유 상태로 함과 함께, 구동 트랜지스터(TRD)의 오프 상태를 유지하고,
(e) 주사 회로(101)의 동작에 의거하여 온 상태가 된 기록 트랜지스터(TRW)를 통하여, 수평 주사 기간(Hm)에서의 영상 신호 기간에, 데이터선(DTL)으로부터 영상 신호(VSig)를 제 1 노드(ND1)에 인가하는 기록 처리를 행하고, 뒤이어,
(f) 주사 회로(101)의 동작에 의거하여 기록 트랜지스터(TRW)를 오프 상태로 함에 의해 제 1 노드(ND1)를 부유 상태로 하고, 전원부(100)로부터 구동 트랜지스터(TRD)를 통하여, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차의 값에 응한 전 류를 발광부(ELP)에 흘리는, 공정을 구비하고 있다. 후술하는 실시예 6, 실시예 7, 실시예 8, 실시예 9 및 실시예 10에 관한 유기 EL 표시 장치의 구동 방법에서도 마찬가지이다.
실시예 1의 유기 EL 표시 장치의 구동 방법에 대해, 실시예 5의 유기 EL 표시 장치의 구동 방법은, 전원부(100)는 일정한 전압(VCC)을 인가하고, 제 1 트랜지스터(TR1)를 이용하여 제 2 노드(ND2)의 전위를 초기화하는 점이, 주로 상위하다. 도 18에 도시하는 [기간-TP(3)-1] 내지 [기간-TP(3)+3]의 각 기간은, 실시예 1에서 참조한 도 7에 도시하는 [기간-TP(2)-1] 내지 [기간-TP(2)+3]의 각 기간에 대응한다.
실시예 5의 유기 EL 표시 장치에서도, 각 수평 주사 기간에서, 신호 출력 회로(102)로부터 데이터선(DTL)에, 제 1 노드 초기화 전압(VOfs)을 인가하고, 뒤이어, 제 1 노드 초기화 전압(VOfs)에 대신하여 영상 신호(VSig)를 인가한다. 상세는, 실시예 1에서 설명한 바와 마찬가지이다. 각 수평 주사 기간에서의 초기화 기간 및 영상 신호 기간과, 도 18에 도시하는 [기간-TP(3)-1] 내지 [기간-TP(3)+3]의 각 기간과의 관계는, 실시예 1에서 도 7에 도시하는 [기간-TP(2)-1] 내지 [기간-TP(2)+3]에 관해 설명한 바와 같기 때문에, 설명을 생략한다.
[기간-TP(3)-1](도 18, 도 19의 (A) 참조)
이 [기간-TP(3)-1]은, 예를 들면, 전의 표시 프레임에서의 동작이고, 전회의 각종의 처리 완료 후에 제 (n, m)번째의 유기 EL 표시 소자(10)가 발광 상태에 있는 기간이다. 제 1 트랜지스터(TR1)가 오프 상태인 점이 상위하는 외에, 이 기간의 동작은 실질적으로, 실시예 1에서 설명한 [기간-TP(2)-1]과 마찬가지이다.
[기간-TP(3)0](도 18, 도 19의 (B) 참조)
이 [기간-TP(3)0]은, 예를 들면, 전의 표시 프레임부터 현 표시 프레임으로 이행할 때의 동작이다. 즉, 이 [기간-TP(3)0]은, 제 (m-P)번째의 수평 주사 기간(Hm -P)의 시기의 직전의 기간이다. 이 [기간-TP(3)0]에서, 제 (n, m)번째의 유기 EL 표시 소자(10)는 비발광 상태가 된다. [기간-TP(3)0]의 시기에서, 제 1 트랜지스터 제어선(AZ1)으로부터의 신호에 의해 제 1 트랜지스터(TR1)를 온 상태로 한다. 제 2 노드(ND2)에는, 온 상태의 제 1 트랜지스터(TR1)를 통하여 제 2 노드 초기화 전압(VSS)이 인가된다.
제 2 노드(ND2)에는, 구동 트랜지스터(TRD)를 통하여 구동 전압(VCC)도 인가되고 있다. 이 때문에, 제 2 노드(ND2)의 전위는, 전압(VSS) 및 전압(VCC), 및, 제 1 트랜지스터(TR1)의 온 저항의 값 및 구동 트랜지스터(TRD)의 온 저항의 값에 의해 정해진다. 여기서, 제 1 트랜지스터(TR1)의 온 저항이 충분히 낮다고 하면, 제 2 노드(ND2)의 전위는, 개략 VSS까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전 극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다. 이하, 편리를 위해, 제 1 트랜지스터(TR1)가 온 상태인 때는, 제 2 노드(ND2)의 전위는 VSS라고 하여 설명한다. 또한, 도 18에서도, 제 1 트랜지스터(TR1)가 온 상태일 때는, 제 2 노드(ND2)의 전위는 VSS라고 하여 나타냈다. 후술하는 다른 실시예에서 참조하는 도 21, 도 23 및 도 25에서도 마찬가지이다.
[기간-TP(3)1](도 18, 도 19의 (C) 참조)
그리고, 현 표시 프레임에서의 제 (m-P)번째의 수평 주사 기간(Hm -P)이 시작된다. 이 [기간-TP(3)1]에서, 공정(a), 즉, 상술한 전처리를 행한다. 이 [기간-TP(3)1]의 시기에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 온 상태로 하고, 온 상태의 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압(VOfs)을 인가하여 제 1 노드(ND1)의 전위를 초기화한다. 또한, 제 1 트랜지스터 제어선(AZ1)으로부터의 신호에 의해 온 상태가 된 제 1 트랜지스터(TR1)를 통하여 제 2 노드(ND2)에 제 2 노드 초기화 전압(VSS)을 인가하여 제 2 노드(ND2)의 전위를 초기화한다. 그래서, 제 1 노드(ND1)와 제 2 노 드(ND2) 사이의 전위차가 구동 트랜지스터(TRD)의 임계 전압(Vth)을 초과하고, 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차가 발광부(ELP)의 임계 전압(Vth - EL)을 초과하지 않도록, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위를 초기화하는 전처리를 행한다.
[기간-TP(3)2](도 18, 도 19의 (D) 및 (E) 참조)
이 [기간-TP(3)2]의 시기에서, 제 1 트랜지스터 제어선(AZ1)으로부터의 신호에 의해 제 1 트랜지스터(TR1)를 온 상태로부터 오프 상태로 한다(상술한 공정(b)). 또한, 제 1 트랜지스터(TR1)의 오프 상태를, 후술하는 [기간-TP(3)7]의 종기까지 유지한다.
그리고, 이 [기간-TP(3)2]에서, 공정(c), 즉, 상술한 임계 전압 캔슬 처리를 행한다. 주사 회로(101)의 동작에 의거하여 기록 트랜지스터(TRW)를 초기화 기간에서 온 상태로 하고, 온 상태가 된 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압(VOfs)을 인가한 상태에서 구동 전압(VCC)을 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가한다. 실시예 5에서는, [기간-TP(3)2]에서 기록 트랜지스터(TRW)의 온 상태를 유지한다. 이 기간의 동작은, 실질적으로, 실시예 1에서 설명한 [기간-TP(2)2]과 마 찬가지이다. 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs-Vth=-3볼트)에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 그래서, 제 1 노드 초기화 전압(VOfs)으로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위에 달할 때까지 제 2 노드(ND2)의 전위를 변화시킨다. 구동 트랜지스터(TRD)는 오프 상태이다.
뒤이어, [기간-TP(3)3] 내지 [기간-TP(3)5]에서, 공정(d)을 행한다. 이 기간의 동작은, 실질적으로, 실시예 1에서 [기간-TP(2)3] 내지 [기간-TP(2)5]에 관해 설명한 동작과 같기 때문에, 설명을 생략한다. 도 19의 (F), 도 20의 (A) 및 (B)는, 각각, 도 8의 (F), 도 9의 (A) 및 (B)에 대응한다.
상술한 [기간-TP(3)3] 내지 [기간-TP(3)5]에서도, 제 (n, m)번째의 유기 EL 표시 소자(10)는 비발광 상태를 유지한다. 이들의 기간의 동안, 발광부(ELP)에는 |(VOfs-Vth)-VCat|라는 값의 역방향 전압이 인가된 상태에 있다. 즉, 실시예 1과 마찬가지로, 3볼트의 역방향 전압이 계속해서 발광부(ELP)에 인가된다.
[기간-TP(3)6](도 18, 도 20의 (C) 참조)
이 기간 내에, 공정(e), 즉, 상술한 기록 처리를 행한다. 이 기간의 동작은, 실질적으로, 실시예 1에서 [기간-TP(2)6]에 관해 설명한 동작과 같기 때문에, 설명을 생략한다.
[기간-TP(3)7](도 18, 도 20의 (D) 참조)
이 기간 내에, 공정(f)을 행한다. 이 기간의 동작은, 실질적으로, 실시예 1에서 [기간-TP(2)7]에 관해 설명한 동작과 같기 때문에, 설명을 생략한다.
실시예 5의 구동 방법에서도, 실시예 1의 구동 방법과 마찬가지로, 비발광 기간에서 절대치가 큰 역방향 전압이 발광부(ELP)에 인가되는 기간이 차지하는 비율을 작게 할 수 있고, 또한, 비발광 기간의 대부분에 있어서 발광부(ELP)에 인가되는 역방향 전압의 절대치를 작게 할 수 있다. 이로써, 발광부(ELP)의 열화를 경감할 수 있다.
[실시예 6]
실시예 6도, 본 발명의 제 2의 양태에 관한 유기 EL 표시 장치의 구동 방법에 관한 것이다. 실시예 6은, 실시예 5의 변형이다. 실시예 5에 대한 실시예 6의 관계는, 실시예 1에 대한 실시예 2의 관계와 대응한다.
실시예 6에 관한 유기 EL 표시 장치의 개념도는 도 16과 마찬가지이고, 구동 회로(11)를 포함하는 유기 EL 표시 소자(10)의 등가 회로도는 도 17과 마찬가지이다. 실시예 6의 표시 장치를 구성하는 각 구성 요소는, 실시예 5에서 설명한 바와 같기 때문에, 설명을 생략한다. 후술하는 실시예 7 및 실시예 8에서도 마찬가지이다.
실시예 6에 관한 발광부(ELP)의 구동의 타이밍 차트를 모식적으로 도 21에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 22의 (A) 내지 (E)에 도시한다.
실시예 6의 구동 방법에서는, 실시예 5에서 설명한 공정(d)과 공정(e) 사이에,
(g) 초기화 기간에, 주사 회로(101)의 동작에 의거하여 온 상태가 된 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압을 인가하여 제 1 노드(ND1)의 전위를 초기화하고, 제 1 트랜지스터 제어선(AZ1)으로부터의 신호에 의해 온 상태가 된 제 1 트랜지스터(TR1)를 통하여 제 2 노드(ND2)에 제 2 노드 초기화 전압(VSS)을 인가하여 제 2 노드(ND2)의 전위를 초기화하고, 그래서, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차가 구동 트랜지스터(TRD)의 임계 전압(Vth)을 초과하고, 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차가 발광부(ELP)의 임계 전압(Vth - EL)을 초과하지 않도록, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위를 초기화하는 제 2의 전처리를 행하고, 뒤이어,
(h) 제 1 트랜지스터 제어선(AZ1)으로부터의 신호에 의해 제 1 트랜지스터(TR1)를 온 상태로부터 오프 상태로 하고,
(i) 주사 회로(101)의 동작에 의거하여 기록 트랜지스터(TRW)를 초기화 기간에서 온 상태로 하고, 온 상태가 된 기록 트랜지스터(TRW)를 통하여 데이터선(DTL) 으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압(VOfs)을 인가한 상태에서 구동 전압(VCC)을 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가하고, 그래서, 수평 주사 기간(Hm)의 종기보다 전에 위치하는 초기화 기간에서 제 1 노드 초기화 전압(VOfs)으로부터 구동 트랜지스터(TRD)의 임계 전압(Vth)을 뺀 전위에 달할 때까지 제 2 노드(ND2)의 전위를 변화시켜서 구동 트랜지스터(TRD)를 오프 상태로 하는 제 2의 임계 전압 캔슬 처리를 행한다는 공정을 구비하고 있는 점이 주로 상위하는 외는, 실시예 5의 구동 방법과 같은 구성이다.
실시예 2의 유기 EL 표시 장치의 구동 방법에 대해, 실시예 6의 유기 EL 표시 장치의 구동 방법은, 전원부(100)는 일정한 전압(VCC)을 인가하고, 공정(g)에서, 제 1 트랜지스터(TR1)를 통하여 제 2 노드(ND2)의 전위를 초기화하는 점이, 주로 상위하다. 도 21에 도시하는 [기간-TP(3)-1] 내지 [기간-TP(3)+3]의 각 기간은, 실시예 2에서 참조한 도 10에 도시하는 [기간-TP(2)-1] 내지 [기간-TP(2)+3]의 각 기간에 대응한다. 각 수평 주사 기간에서의 초기화 기간 및 영상 신호 기간과, 도 21에 도시하는 [기간-TP(3)-1] 내지 [기간-TP(3)+3]의 각 기간과의 관계는, 실시예 2에서 도 10에 도시하는 [기간-TP(2)-1] 내지 [기간-TP(2)+3]에 관해 설명한 바와 같기 때문에, 설명을 생략한다.
[기간-TP(3)-1](도 21 참조)
이 기간의 동작은, 실시예 5에서 도 18 및 도 19의 (A)를 참조하여 설명한 [기간-TP(3)-1]의 동작과 같기 때문에, 설명을 생략한다.
[기간-TP(3)0](도 21 참조)
이 기간의 동작은, 실시예 5에서 도 18 및 도 19의 (B)를 참조하여 설명한 [기간-TP(3)0]의 동작과 같기 때문에, 설명을 생략한다.
[기간-TP(3)1](도 21 참조),
현 표시 프레임에서의 제 (m-P)번째의 수평 주사 기간(Hm -P)이 시작된다. 이 [기간-TP(3)1]에서, 공정(a), 즉, 상술한 전처리를 행한다. 이 기간의 동작은, 실시예 5에서 도 18 및 도 19의 (C)를 참조하여 설명한 [기간-TP(3)1]의 동작과 같기 때문에, 설명을 생략한다.
[기간-TP(3)2](도 21 참조)
이 [기간-TP(3)2]의 시기에서, 제 1 트랜지스터 제어선(AZ1)으로부터의 신호에 의해 제 1 트랜지스터(TR1)를 온 상태로부터 오프 상태로 한다(상술한 공정(b)). 또한, 제 1 트랜지스터(TR1)의 오프 상태를, 후술하는 [기간-TP(3)3A]의 종기까지 유지한다. 그리고, 이 [기간-TP(3)2]에서, 공정(c), 즉, 상술한 임계 전압 캔슬 처 리를 행한다. 이 기간의 동작은, 실시예 5에서 도 18 및 도 19의 (D) 및 (E)을 참조하여 설명한 [기간-TP(3)2]의 동작과 같기 때문에, 설명을 생략한다.
[기간-TP(3)3A](도 21, 도 22(A) 참조)
이 기간의 동작은, 실시예 1에서 도 7 및 도 8의 (F)를 참조하여 설명한 [기간-TP(2)3]의 동작과 실질적으로 같다. 이 [기간-TP(3)3A]에서, 구동 트랜지스터(TRD)의 오프 상태를 유지한다(상술한 공정(d)).
[기간-TP(3)3B](도 21, 도 22(B) 참조)
이 [기간-TP(3)3B]은, 제 M번째의 수평 주사 기간(Hm)의 시기의 직전의 기간이다. 이 [기간-TP(3)3B]의 시기에서, 제 1 트랜지스터 제어선(AZ1)으로부터의 신호에 의해 제 1 트랜지스터(TR1)를 온 상태로 한다. 그 결과, 제 2 노드(ND2)의 전위는 VSS까지 저하된다.
[기간-TP(3)4A](도 21, 도 22의 (C) 참조)
그리고, 현 표시 프레임에서의 제 M번째의 수평 주사 기간(Hm)이 시작된다. 이 [기간-TP(3)4A]에서, 공정(g), 즉, 상술한 제 2의 전처리를 행한다. [기간-TP(3)4A]의 시기에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 온 상태로 하고, 온 상태의 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압(VOfs)을 인가하여 제 1 노드(ND1)의 전위를 초기화한다. 또한, 제 1 트랜지스터(TR1)의 온 상태를 유지하고 제 2 노드(ND2)의 전위를 VSS로 유지한다.
그 결과, 제 1 노드(ND1)의 전위는, VOfs(0볼트)가 된다. 제 2 노드(ND2)의 전위는 VSS(-10볼트)를 유지한다.
그리고, [기간-TP(3)4A]의 종기에서, 상술한 공정(h)을 행한다. 구체적으로는, 제 1 트랜지스터 제어선(AZ1)으로부터의 신호에 의해 제 1 트랜지스터(TR1)를 온 상태로부터 오프 상태로 한다. 그리고, [기간-TP(3)7]의 종기까지 제 1 트랜지스터(TR1)의 오프 상태를 유지한다.
[기간-TP(3)4B](도 21, 도 22의 (D) 및 (E) 참조)
이 [기간-TP(3)4B]에서, 공정(i), 즉, 상술한 제 2의 임계 전압 캔슬 처리를 행한다. 이 기간의 동작은, 실시예 2에서 도 10 및 도 11의 (D) 및 (E)을 참조하여 설명한 [기간-TP(2)4B]의 동작과 실질적으로 같기 때문에, 설명을 생략한다.
[기간-TP(3)5](도 21 참조)
이 [기간-TP(3)5]에서, 공정(e)을 행한다. 이 기간의 동작은, 실시예 1에서 도 7 및 도 9의 (B)를 참조하여 설명한 [기간-TP(2)5]의 동작과 실질적으로 같기 때 문에, 설명을 생략한다. 또한, [기간-TP(3)6] 이후의 각 기간의 동작은, 실시예 5에서 설명한 바와 같기 때문에, 설명을 생략한다.
실시예 6의 구동 방법에서는, 실시예 2와 마찬가지로, 기록 처리를 행하기 직전에 제 2의 임계 전압 캔슬 처리를 행한다. 이로써, 예를 들어 [기간-TP(3)3A]의 동안에 있어서 제 2 노드(ND2)의 전위가 변동하였다고 하여도, 기록 처리의 직전에 제 2 노드(ND2)의 전위는 (VOfs-Vth=-3볼트)로 재차 설정된다. 따라서, [기간-TP(3)3A]의 동안에 있어서 제 2 노드(ND2)의 전위가 변동하여도, 표시하여야 할 화상의 휘도에 영향을 주는 일이 없다는 이점을 갖는다.
[실시예 7]
실시예 7도, 본 발명의 제 2의 양태에 관한 유기 EL 표시 장치의 구동 방법에 관한 것이다. 실시예 7도, 실시예 5의 변형이다. 실시예 5에 대한 실시예 7의 관계는, 실시예 1에 대한 실시예 3의 관계와 대응한다.
실시예 7의 구동 방법에서도, 실시예 5에서 설명한 공정(a) 내지 (f)를 행한다. 단, 실시예 7의 구동 방법에서는, 초기화 기간에서, 신호 출력 회로(102)는, 제 1 노드 초기화 전압으로서 제 1 초기화 전압을 데이터선(DTL)에 인가하고, 뒤이어, 제 1 초기화 전압에 대신하여, 제 1 초기화 전압보다 낮은 제 2 초기화 전압을 제 1 노드 초기화 전압으로서 데이터선(DTL)에 인가하는 점이 상위하다.
실시예 7에 관한 발광부(ELP)의 구동의 타이밍 차트를 모식적으로 도 23에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 24의 (A) 내지 (F)에 도시한다.
도 23에 도시하는 [기간-TP(3)-1] 내지 [기간-TP(3)+3]의 각 기간은, 실시예 3에서 참조한 도 12에 도시하는 [기간-TP(2)-1] 내지 [기간-TP(2)+3]의 각 기간에 대응한다. 각 수평 주사 기간에서의 초기화 기간 및 영상 신호 기간과, 도 23에 도시하는 [기간-TP(3)-1] 내지 [기간-TP(3)+3]의 각 기간과의 관계는, 실시예 3에서 도 12에 도시하는 [기간-TP(2)-1] 내지 [기간-TP(2)+3]에 관해 설명한 바와 같기 때문에, 설명을 생략한다.
실시예 7의 구동 방법에서는, 도 23에서의 [기간-TP(3)0] 및 [기간-TP(3)1]에서의 동작은, 실시예 5에서 도 18을 참조하여 설명한 [기간-TP(3)0] 및 [기간-TP(3)1]의 동작과 같기 때문에, 설명을 생략한다. 또한, 도 23에서의 [기간-TP(3)2A] 내지 [기간-TP(3)7]에서의 동작은, 실시예 3에서 도 12를 참조하여 설명한 [기간-TP(2)2A] 내지 [기간-TP(2)7]에서의 동작과 실질적으로 같기 때문에, 설명을 생략한다.
실시예 7의 구동 방법에서의 특유한 효과는, 실시예 3의 구동 방법에서의 특유한 효과와 마찬가지이다. 실시예 5에 대해, [기간-TP(3)3]의 동안에 있어서 구동 트랜지스터(TRD)의 오프 저항의 값을 높게할 수 있다. 이로써, 구동 트랜지스 터(TRD)의 리크 등에 의해 생길 수 있는 [기간-TP(3)3]에서의 제 2 노드(ND2) 및 제 1 노드(ND1)의 전위 변동을 보다 저감할 수 있다는 이점을 갖는다.
[실시예 8]
실시예 8도, 본 발명의 제 2의 양태에 관한 유기 EL 표시 장치의 구동 방법에 관한 것이다. 실시예 8도, 실시예 5의 변형이다. 실시예 5에 대한 실시예 8의 관계는, 실시예 1에 대한 실시예 4의 관계와 대응한다.
실시예 8의 구동 방법에서도, 실시예 5에서 설명한 공정(a) 내지 (f)를 행한다. 단, 실시예 8의 구동 방법에서는, 상기 공정(a)을 수평 주사 기간(Hm -P)보다도 선행하는 수평 주사 기간에서의 초기화 기간에 행하는 점이 상위하다.
실시예 8에 관한 발광부(ELP)의 구동의 타이밍 차트를 모식적으로 도 25에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 26의 (A) 내지 (E)에 도시한다.
도 25에 도시하는 [기간-TP(3)-1] 내지 [기간-TP(3)+3]의 각 기간은, 실시예 4에서 참조한 도 14에 도시하는 [기간-TP(2)-1] 내지 [기간-TP(2)+3]의 각 기간에 대응한다. 각 수평 주사 기간에서의 초기화 기간 및 영상 신호 기간과, 도 23에 도시하는 [기간-TP(3)-1] 내지 [기간-TP(3)+3]의 각 기간과의 관계는, 실시예 4에서 도 14에 도시하는 [기간-TP(2)-1] 내지 [기간-TP(2)+3]에 관해 설명한 바와 같기 때문에, 설명을 생략한다.
실시예 8의 구동 방법에서는, 도 25에서의 [기간-TP(3)0] 및 [기간-TP(3)1]에서의 동작은, 실시예 5에서 도 18을 참조하여 설명한 [기간-TP(3)0] 및 [기간-TP(3)1]의 동작과 같기 때문에, 설명을 생략한다. 또한, 도 23에서의 [기간-TP(3)2A] 내지 [기간-TP(3)7]에서의 동작은, 실시예 3에서 도 12를 참조하여 설명한 [기간-TP(2)2A] 내지 [기간-TP(2)7]에서의 동작과 실질적으로 같기 때문에, 설명을 생략한다.
[실시예 9]
실시예 9도, 본 발명의 제 2의 양태에 관한 유기 EL 표시 장치의 구동 방법에 관한 것이다. 실시예 9는, 실시예 5 내지 실시예 8의 변형이다. 실시예 9에서는, 구동 회로(11)는 4트랜지스터/1용량부로 구성되어 있다(4Tr/1C 구동 회로). 실시예 9에 관한 유기 EL 표시 장치의 개념도를 도 27에 도시하고, 구동 회로(11)를 포함하는 유기 EL 표시 소자(10)의 등가 회로도를 도 28에 도시한다.
우선, 구동 회로의 상세에 관해 설명한다.
4Tr/1C 구동 회로도, 상술한 3Tr/1C 구동 회로와 마찬가지로, 기록 트랜지스터(TRW), 구동 트랜지스터(TRD) 및 제 1 트랜지스터(TR1)의 3개의 트랜지스터, 하나의 용량부(C1)를 구비하고 있다. 그리고, 4Tr/1C 구동 회로에서는, 또한, 제 2 트랜지스터(TR2)를 구비하고 있다.
[구동 트랜지스터(TRD)]
구동 트랜지스터(TRD)의 구성은, 실시예 5에서 설명한 구동 트랜지스터(TRD)의 구성과 같기 때문에, 상세한 설명은 생략한다. 실시예 5에서 설명한 바와 마찬가지로, 전원부(100)는 일정한 전압(VCC)를 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가한다.
[기록 트랜지스터(TRW)]
기록 트랜지스터(TRW)의 구성은, 실시예 1에서 설명한 기록 트랜지스터(TRW)의 구성과 같기 때문에, 상세한 설명은 생략한다.
[제 1 트랜지스터(TR1)]
제 1 트랜지스터(TR1)의 구성은, 실시예 5에서 설명한 제 1 트랜지스터(TR1)의 구성과 같기 때문에, 상세한 설명은 생략한다.
실시예 9의 구동 회로(11)는, 또한, 제 2 트랜지스터(TR2)를 구비하고 있고, 전원부(100)와 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역은, 제 2 트랜지스터(TR2)를 통하여 접속되어 있다. 그리고, 제 1 트랜지스터(TR1)가 온 상태일 때, 제 2 트랜지스터(TR2)를 오프 상태로 하는 점이, 실시예 5 내지 실시예 8와 상위하다.
구체적으로는, 제 2 트랜지스터(TR2)에서는,
(D-1) 한쪽의 소스/드레인 영역은, 전원부(100)에 접속되어 있고,
(D-2) 다른쪽의 소스/드레인 영역에는, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 접속되어 있고,
(D-3) 게이트 전극은, 제 2 트랜지스터 제어선(CL)에 접속되어 있다. 제 2 트랜지스터 제어선(CL)의 일단은, 제 2 트랜지스터 제어 회로(104)에 접속되어 있다.
실시예 5에서, 온 상태의 제 1 트랜지스터(TR1)를 통하여 제 2 노드 초기화 전압(VSS)이 제 2 노드(ND2)에 인가될 때, 제 2 노드(ND2)에는, 구동 트랜지스터(TRD)를 통하여 구동 전압(VCC)도 인가되는 것을 설명하였다. 이 경우, 구동 트랜지스터(TRD)와 제 1 트랜지스터(TR1)를 통하여 관통 전류가 흐른다는 문제가 있다.
그래서, 실시예 9에서는, 실시예 5 내지 실시예 8에서 설명한 동작에 있어서, 제 1 트랜지스터(TR1)를 온 상태로 할 때, 제 2 트랜지스터 제어 회로(104)로부터의 신호에 의거하여, 제 2 트랜지스터(TR2)를 오프 상태로 한다.
한 예로서, 실시예 5에서 참조한 도 18에 도시하는 [기간-TP(3)-1] 내지 [기간-TP(3)2]의 각 기간에 대응한 동작을 실시예 9에서 행한 때의, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 29의 (A) 내지 (D)에 도시한다.
도 29의 (A)에 도시하는 바와 같이, [기간-TP(3)-1]에서는, 제 2 트랜지스터 제어 회로(104)로부터의 신호에 의거하여, 제 2 트랜지스터(TR2)를 온 상태로 한다.
그리고, 도 29의 (B) 및 (C)에 도시하는 바와 같이, [기간-TP(3)0] 및 [기간-TP(3)1]에서는, 제 2 트랜지스터 제어 회로(104)로부터의 신호에 의거하여, 제 2 트랜지스터(TR2)를 오프 상태로 한다. 따라서, 이들의 기간에서, 구동 트랜지스터(TRD)와 제 1 트랜지스터(TR1)를 통하여 관통 전류가 흐른다는 일은 없다.
뒤이어, 도 29의 (D)에 도시하는 바와 같이, [기간-TP(3)2]에서는, 제 2 트랜지스터 제어 회로(104)로부터의 신호에 의거하여, 제 2 트랜지스터(TR2)를 오프 상태로 한다. 그리고, [기간-TP(3)2]의 종기 이후도 제 2 트랜지스터(TR2)의 오프 상태를 유지하면 좋다.
이상, 실시예 5에서의 동작과 대비하여 실시예 9의 동작을 설명하였지만, 이것으로 한하는 것이 아니다. 실시예 6 내지 실시예 8에서의 동작과 대비한 경우에서도, 제 1 트랜지스터(TR1)가 온 상태일 때, 제 2 트랜지스터(TR2)를 오프 상태로 함에 의해, 관통 전류가 흐르는 것을 막을 수 있다.
[실시예 10]
실시예 10도, 본 발명의 제 2의 양태에 관한 유기 EL 표시 장치의 구동 방법에 관한 것이다. 실시예 10은, 실시예 9의 변형이다. 실시예 9에서도, 구동 회 로(11)는 4트랜지스터/1용량부로 구성되어 있다(4Tr/1C 구동 회로). 실시예 9에 관한 유기 EL 표시 장치를 구성하는 구동 회로(11)를 포함하는 유기 EL 표시 소자(10)의 등가 회로도를 도 30에 도시한다. 또한, 실시예 10에 관한 유기 EL 표시 장치의 모식도는 도 16에 도시한 바와 같기 때문에, 설명을 생략한다.
우선, 구동 회로의 상세에 관해 설명한다. 실시예 10에서는, 제 2 트랜지스터(TR2)는, 제 1 트랜지스터(TR1)와는 다른 도전형의 트랜지스터로 구성되어 있고, 제 2 트랜지스터(TR2)의 게이트 전극은, 제 1 트랜지스터 제어선(AZ1)에 접속되어 있다.
구체적으로는, 실시예 10에서는, 제 1 트랜지스터(TR1)는 실시예 9와 마찬가지로 n채널형 트랜지스터로 구성되어 있고, 제 2 트랜지스터(TR2)는 p채널형 트랜지스터로 구성되어 있다.
상술한 구성에 의하면, 제 1 트랜지스터 제어선(AZ1)이 하이 레벨일 때, 제 1 트랜지스터(TR1)는 온 상태이고, 제 2 트랜지스터(TR2)는 오프 상태이다. 또한, 제 2 트랜지스터 제어선(AZ1)이 로우 레벨일 때, 제 1 트랜지스터(TR1)는 오프 상태이고, 제 2 트랜지스터(TR2)는 온 상태이다.
실시예 5에서 참조한 도 18에 도시하는 [기간-TP(3)-1] 내지 [기간-TP(3)2]의 각 기간에 대응한 동작을 실시예 10에서 행한 때의, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 31의 (A) 내지 (D)에 도시한다.
도 31의 (A)에 도시하는 바와 같이, [기간-TP(3)-1]에서는, 제 1 트랜지스터 제어 회로(103)로부터의 신호에 의거하여, 제 1 트랜지스터(TR2)를 오프 상태이다. 이 때, 제 2 트랜지스터(TR2)는 온 상태이다.
그리고, 도 31의 (B) 및 (C)에 도시하는 바와 같이, [기간-TP(3)0] 및 [기간-TP(3)1]에서는, 제 1 트랜지스터 제어 회로(103)로부터의 신호에 의거하여, 제 1 트랜지스터(TR2)를 온 상태로 한다. 이 때, 제 2 트랜지스터(TR1)는 오프 상태이다. 따라서, 이들의 기간에서, 구동 트랜지스터(TRD)와 제 1 트랜지스터(TR1)를 통하여 관통 전류가 흐른다는 일은 없다.
뒤이어, 도 31의 (D)에 도시하는 바와 같이, [기간-TP(3)2]에서는, 제 1 트랜지스터 제어 회로(103)로부터의 신호에 의거하여, 제 1 트랜지스터(TR1)를 오프 상태로 한다. 제 2 트랜지스터(TR2)는 온 상태이다. 그리고, [기간-TP(3)2]의 종기 이후도 제 1 트랜지스터(TR2)의 오프 상태를 유지하면, 제 2 트랜지스터(TR2)는 온 상태를 유지한다.
따라서 실시예 9에서 설명한 바와 마찬가지로, 제 1 트랜지스터(TR1)가 온 상태일 때, 제 2 트랜지스터(TR2)를 오프 상태로 함에 의해, 관통 전류가 흐르는 것을 막을 수 있다. 이에 더하여, 실시예 10에서는, 실시예 9에서 설명한 제 2 트랜 지스터 제어 회로(104)나 제 2 트랜지스터 제어선(CL)을 필요로 하지 않는다는 이점을 갖는다.
이상, 본 발명을 바람직한 실시예에 의거하여 설명하였지만, 본 발명은 이들의 실시예로 한정되는 것이 아니다. 실시예에서 설명한 유기 EL 표시 장치, 유기 EL 표시 소자, 구동 회로를 구성하는 각종의 구성 요소의 구성, 구조, 발광부의 구동 방법에서의 공정은 예시이고, 적절히, 변경할 수 있다.
도 1은, 실시예 1에 관한 유기 일렉트로루미네선스 표시 장치의 개념도 .
도 2는, 구동 회로를 포함하는 유기 일렉트로루미네선스 표시 소자의 등가 회로도.
도 3은, 유기 일렉트로루미네선스 표시 장치의 모식적인 일부 단면도.
도 4는, 참고예에 관한 유기 일렉트로루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 5의 (A) 내지 (D)는, 유기 일렉트로루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 6의 (A) 및 (B)는, 도 5의 (F)에 계속해서, 유기 일렉트로루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 7은, 실시예 1에 관한 유기 일렉트로루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 8의 (A) 내지 (F)는, 유기 일렉트로루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 9의 (A) 내지 (F)는, 도 8의 (F)에 계속해서, 유기 일렉트로루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 10은, 실시예 2에 관한 유기 일렉트로루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 11의 (A) 내지 (E)는, 유기 일렉트로루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 12는, 실시예 3에 관한 유기 일렉트로루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 13의 (A) 내지 (F)는, 유기 일렉트로루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 14는, 실시예 4에 관한 유기 일렉트로루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 15의 (A) 내지 (E)는, 유기 일렉트로루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 16은, 실시예 5에 관한 유기 일렉트로루미네선스 표시 장치의 개념도.
도 17은, 구동 회로를 포함하는 유기 일렉트로루미네선스 표시 소자의 등가 회로도.
도 18은, 실시예 5에 관한 유기 일렉트로루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 19의 (A) 내지 (F)는, 유기 일렉트로루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 20의 (A) 내지 (F)는, 도 19의 (F)에 계속해서, 유기 일렉트로루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 21은, 실시예 6에 관한 유기 일렉트로루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 22의 (A) 내지 (E)는, 유기 일렉트로루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 23은, 실시예 7에 관한 유기 일렉트로루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 24의 (A) 내지 (F)는, 유기 일렉트로루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 25는, 실시예 8에 관한 유기 일렉트로루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 26의 (A) 내지 (E)는, 유기 일렉트로루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 27은, 실시예 9에 관한 유기 일렉트로루미네선스 표시 장치의 개념도.
도 28은, 구동 회로를 포함하는 유기 일렉트로루미네선스 표시 소자의 등가 회로도.
도 29의 (A) 내지 (D)는, 유기 일렉트로루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 30은, 구동 회로를 포함하는 유기 일렉트로루미네선스 표시 소자의 등가 회로도.
도 31의 (A) 내지 (D)는, 유기 일렉트로루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
[부호의 설명]
TRW : 기록 트랜지스터
TRD : 구동 트랜지스터
TR1 : 제 1 트랜지스터
TR2 : 제 2 트랜지스터
C1 : 용량부
ELP : 유기 일렉트로루미네선스 발광부
CEL : 발광부(ELP)의 용량
ND1 : 제 1 노드
ND2 : 제 2 노드
SCL : 주사선
DTL : 데이터선
AZ1 : 제 1 트랜지스터 제어선
AZ2 : 제 2 트랜지스터 제어선
CL : 제어선
PS1 : 급전선
PS2 : 급전선
10 : 유기 일렉트로루미네선스 표시 소자
11 : 구동 회로
20 : 지지체
21 : 기판
31 : 게이트 전극
32 : 게이트 절연층
33 : 반도체층
34 : 채널형성 영역
35, 35 : 소스/드레인 영역
36 : 다른쪽의 전극
37 : 한쪽의 전극
38 : 배선
39 : 배선
40 : 층간 절연층
51 : 애노드 전극
52 : 정공 수송층, 발광층 및 전자 수송층
53 : 캐소드 전극
54 : 제 2 층간 절연층
55, 56 : 콘택트 홀
100 : 전원부
101 : 주사 회로
102 : 신호 출력 회로
103 : 제 1 트랜지스터 제어 회로
104 : 제 2 트랜지스터 제어 회로

Claims (9)

  1. 행방향 및 열방향으로 배열한 복수의 발광 소자와,
    상기 발광 소자의 각각에 마련된 구동 회로와,
    상기 구동 회로를 행방향으로 접속하고, 선택 신호가 인가되어 상기 구동 회로를 선택하는 주사선과,
    상기 구동 회로를 행방향으로 접속하고, 발광 제어 신호가 인가되어 상기 발광 소자를 발광시키는 발광 제어선과,
    상기 구동 회로를 열방향으로 접속하고, 상기 선택된 구동 회로에 상기 발광 소자의 휘도에 응한 신호를 공급하는 데이터선을 구비한 표시 장치로서,
    상기 구동 회로는, 상기 발광 소자에 전류를 공급하는 구동 트랜지스터를 가지며,
    상기 발광 제어 신호의 제 1의 전압치로부터 제 2의 전압치로 이행시킴과 함께 상기 발광 소자를 비발광 상태로 하고,
    상기 발광 제어 신호의 상기 제 2의 전압치로부터 상기 제 1의 전압치로 이행시킴과 함께 상기 구동 트랜지스터의 임계치의 보정을 행하고,
    상기 발광 제어 신호는, 그 후의 비발광 기간의 상기 구동 트랜지스터의 임계치의 보정을 위한 상기 제 2 전압치의 기간을 제외하고 상기 제 1의 전압치를 갖는, 것을 특징으로 하는 표시 장치.
  2. (1) 주사 회로,
    (2) 신호 출력 회로,
    (3) 제 1의 방향으로 N개, 제 1의 방향과는 다른 제 2의 방향으로 M개, 합계 N×M개의, 2차원 매트릭스형상으로 배열되고, 각각이 유기 일렉트로루미네선스 발광부, 및, 유기 일렉트로루미네선스 발광부를 구동하기 위한 구동 회로를 구비하고 있는 유기 일렉트로루미네선스 표시 소자,
    (4) 주사 회로에 접속되고, 제 1의 방향으로 늘어나는 M개의 주사선,
    (5) 신호 출력 회로에 접속되고, 제 2의 방향으로 늘어나는 N개의 데이터선, 및,
    (6) 전원부를 구비하고,
    상기 구동 회로는, 기록 트랜지스터, 구동 트랜지스터, 및, 용량부로 구성되어 있고,
    구동 트랜지스터에서는,
    (A-1) 한쪽의 소스/드레인 영역은, 전원부에 접속되어 있고,
    (A-2) 다른쪽의 소스/드레인 영역은, 유기 일렉트로루미네선스 발광부에 구비된 애노드 전극에 접속되고, 또한, 용량부의 한쪽의 전극에 접속되어 있고, 제 2 노드를 구성하고,
    (A-3) 게이트 전극은, 기록 트랜지스터의 다른쪽의 소스/드레인 영역에 접속되고, 또한, 용량부의 다른쪽의 전극에 접속되어 있고, 제 1 노드를 구성하고,
    기록 트랜지스터에서는,
    (B-1) 한쪽의 소스/드레인 영역은, 데이터선에 접속되어 있고,
    (B-2) 게이트 전극은, 주사선에 접속되어 있는,
    유기 일렉트로루미네선스 표시 장치의 구동 방법으로서,
    제 1행째 내지 제 m행째의 유기 일렉트로루미네선스 표시 소자는 선순차 주사되고, 각 행의 유기 일렉트로루미네선스 표시 소자를 주사하기 위해 할당된 기간을 수평 주사 기간으로 나타낼 때, 각 수평 주사 기간에서는, 신호 출력 회로로부터 제 1 노드 초기화 전압을 데이터선에 인가하는 초기화 기간과, 뒤이어, 신호 출력 회로로부터 영상 신호를 데이터선에 인가하는 영상 신호 기간이 존재하고,
    제 m행째(단, m=1, 2, 3 … , M)의 유기 일렉트로루미네선스 표시 소자에 대응하는 영상 신호 기간을 포함하는 수평 주사 기간을 수평 주사 기간(Hm)으로 나타내고, 수평 주사 기간(Hm)에 대해 P개(단, P는, 1<P<M의 관계를 충족시키고, 유기 일렉트로루미네선스 표시 장치에 있어서 소정의 값)의 수평 주사 기간분 선행하는 수평 주사 기간을 수평 주사 기간(Hm_pre_P)으로 나타낼 때,
    제 m행, 제 n열째(단, n=1, 2, 3 … , N)의 유기 일렉트로루미네선스 표시 소자에 있어서,
    (a) 수평 주사 기간(Hm_pre_P)의 종기보다 전에 위치하는 초기화 기간에, 주사 회로의 동작에 의거하여 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가하여 제 1 노드의 전위를 초기화하고, 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 제 2 노드 초기화 전압을 인가하여 제 2 노드의 전위를 초기화하고, 그래서, 제 1 노드와 제 2 노드 사이의 전위차가 구동 트랜지스터의 임계 전압을 초과하고, 또한, 제 2 노드와 유기 일렉트로루미네선스 발광부에 구비된 캐소드 전극 사이의 전위차가 유기 일렉트로루미네선스 발광부의 임계 전압을 초과하지 않도록, 제 1 노드의 전위 및 제 2 노드의 전위를 초기화하는 전처리를 행하고, 뒤이어,
    (b) 전원부의 전압을 제 2 노드 초기화 전압으로부터 구동 전압으로 전환하고, 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 구동 전압을 인가한 상태를 유지하고,
    (c) 주사 회로의 동작에 의거하여 기록 트랜지스터를 초기화 기간에서 온 상태로 하고, 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가한 상태에서 구동 전압을 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하고, 그래서, 수평 주사 기간(Hm_pre_P)에서의 초기화 기간에서 제 1 노드 초기화 전압으로부터 구동 트랜지스터의 임계 전압을 뺀 전위에 달할 때까지 제 2 노드의 전위를 변화시켜서 구동 트랜지스터를 오프 상태로 하는 임계 전압 캔슬 처리를 행하고, 뒤이어,
    (d) 주사 회로의 동작에 의거하여 기록 트랜지스터를 오프 상태로 함에 의해 제 1 노드를 부유 상태로 함과 함께, 구동 트랜지스터의 오프 상태를 유지하고,
    (e) 주사 회로의 동작에 의거하여 온 상태가 된 기록 트랜지스터를 통하여, 수평 주사 기간(Hm)에서의 영상 신호 기간에, 데이터선으로부터 영상 신호를 제 1 노드에 인가하는 기록 처리를 행하고, 뒤이어,
    (f) 주사 회로의 동작에 의거하여 기록 트랜지스터를 오프 상태로 함에 의해 제 1 노드를 부유 상태로 하고, 전원부로부터 구동 트랜지스터를 통하여, 제 1 노드와 제 2 노드 사이의 전위차의 값에 응한 전류를 유기 일렉트로루미네선스 발광부에 흘리는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 구동 방법.
  3. 제 2항에 있어서,
    상기 공정(d)과 상기 공정(e)의 사이에,
    (g) 초기화 기간에, 주사 회로의 동작에 의거하여 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가하여 제 1 노드의 전위를 초기화하고, 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 제 2 노드 초기화 전압을 인가하여 제 2 노드의 전위를 초기화하고, 그래서, 제 1 노드와 제 2 노드 사이의 전위차가 구동 트랜지스터의 임계 전압을 초과하고, 또한, 제 2 노드와 유기 일렉트로루미네선스 발광부에 구비된 캐소드 전극 사이의 전위차가 유기 일렉트로루미네선스 발광부의 임계 전압을 초과하지 않도록, 제 1 노드의 전위 및 제 2 노드의 전위를 초기화하는 제 2의 전처리를 행하고, 뒤이어,
    (h) 전원부의 전압을 제 2 노드 초기화 전압으로부터 구동 전압으로 전환하고, 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 구동
    전압을 인가한 상태를 유지하고,
    (i) 주사 회로의 동작에 의거하여 기록 트랜지스터를 초기화 기간에서 온 상태로 하고, 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가한 상태에서 구동 전압을 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하고, 그래서, 수평 주사 기간(Hm)의 종기보다 전에 위치하는 초기화 기간에서 제 1 노드 초기화 전압으로부터 구동 트랜지스터의 임계 전압을 뺀 전위에 달할 때까지 제 2 노드의 전위를 변화시켜서 구동 트랜지스터를 오프 상태로 하는 제 2의 임계 전압 캔슬 처리를 행하는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 구동 방법.
  4. 제 2항에 있어서,
    초기화 기간에서, 신호 출력 회로는, 제 1 노드 초기화 전압으로서 제 1 초기화 전압을 데이터선에 인가하고, 뒤이어, 제 1 초기화 전압에 대신하여, 제 1 초기화 전압보다 낮은 제 2 초기화 전압을 제 1 노드 초기화 전압으로서 데이터선에 인가하는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 구동 방법.
  5. (1) 주사 회로,
    (2) 신호 출력 회로,
    (3) 제 1의 방향으로 N개, 제 1의 방향과는 다른 제 2의 방향으로 M개, 합계 N×M개의, 2차원 매트릭스형상으로 배열되고, 각각이 유기 일렉트로루미네선스 발광부, 및, 유기 일렉트로루미네선스 발광부를 구동하기 위한 구동 회로를 구비하고 있는 유기 일렉트로루미네선스 표시 소자,
    (4) 주사 회로에 접속되고, 제 1의 방향으로 늘어나는 M개의 주사선,
    (5) 신호 출력 회로에 접속되고, 제 2의 방향으로 늘어나는 N개의 데이터선, 및,
    (6) 전원부를 구비하고,
    상기 구동 회로는, 기록 트랜지스터, 구동 트랜지스터, 및, 용량부로 구성되어 있고,
    구동 트랜지스터에서는,
    (A-1) 한쪽의 소스/드레인 영역은, 전원부에 접속되어 있고,
    (A-2) 다른쪽의 소스/드레인 영역은, 유기 일렉트로루미네선스 발광부에 구비된 애노드 전극에 접속되고, 또한, 용량부의 한쪽의 전극에 접속되어 있고, 제 2 노드를 구성하고,
    (A-3) 게이트 전극은, 기록 트랜지스터의 다른쪽의 소스/드레인 영역에 접속되고, 또한, 용량부의 다른쪽의 전극에 접속되어 있고, 제 1 노드를 구성하고,
    기록 트랜지스터에서는,
    (B-1) 한쪽의 소스/드레인 영역은, 데이터선에 접속되어 있고,
    (B-2) 게이트 전극은, 주사선에 접속되어 있는,
    유기 일렉트로루미네선스 표시 장치의 구동 방법으로서,
    제 1행째 내지 제 m행째의 유기 일렉트로루미네선스 표시 소자는 선순차 주사되고, 각 행의 유기 일렉트로루미네선스 표시 소자를 주사하기 위해 할당된 기간을 수평 주사 기간으로 나타낼 때, 각 수평 주사 기간에서는, 신호 출력 회로로부터 제 1 노드 초기화 전압을 데이터선에 인가하는 초기화 기간과, 뒤이어, 신호 출 력 회로로부터 영상 신호를 데이터선에 인가하는 영상 신호 기간이 존재하고,
    구동 회로는, 또한, 제 1 트랜지스터를 구비하고 있고,
    제 1 트랜지스터에서는,
    (C-1) 다른쪽의 소스/드레인 영역은, 제 2 노드에 접속되어 있고,
    (C-2) 한쪽의 소스/드레인 영역에는, 제 2 노드의 전위를 초기화하기 위한 제 2 노드 초기화 전압이 인가되고,
    (C-3) 게이트 전극은, 제 1 트랜지스터 제어선에 접속되어 있고,
    상기 방법은, 제 m행째(단, m=1, 2, 3 … , M)의 유기 일렉트로루미네선스 표시 소자에 대응하는 영상 신호 기간을 포함하는 수평 주사 기간을 수평 주사 기간(Hm)으로 나타내고, 수평 주사 기간(Hm)에 대해 P개(단, P는, 1<P<M의 관계를 충족시키고, 유기 일렉트로루미네선스 표시 장치에 있어서 소정의 값)의 수평 주사 기간분 선행하는 수평 주사 기간을 수평 주사 기간(Hm_pre_P)으로 나타내는, 제 m행, 제 n열째(단, n=1, 2, 3 … , N)의 유기 일렉트로루미네선스 표시 소자에 있어서,
    (a) 수평 주사 기간(Hm_pre_P)의 종기보다 전에 위치하는 초기화 기간에, 주사 회로의 동작에 의거하여 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가하여 제 1 노드의 전위를 초기화하고, 제 1 트랜지스터 제어선으로부터의 신호에 의해 온 상태가 된 제 1 트랜지스터를 통하여 제 2 노드에 제 2 노드 초기화 전압을 인가하여 제 2 노드의 전위를 초기화하고, 그래서, 제 1 노드와 제 2 노드 사이의 전위차가 구동 트랜지스터의 임 계 전압을 초과하고, 또한, 제 2 노드와 유기 일렉트로루미네선스 발광부에 구비된 캐소드 전극 사이의 전위차가 유기 일렉트로루미네선스 발광부의 임계 전압을 초과하지 않도록, 제 1 노드의 전위 및 제 2 노드의 전위를 초기화하는 전처리를 행하고, 뒤이어,
    (b) 제 1 트랜지스터 제어선으로부터의 신호에 의해 제 1 트랜지스터를 온 상태로부터 오프 상태로 하고,
    (c) 주사 회로의 동작에 의거하여 기록 트랜지스터를 초기화 기간에서 온 상태로 하고, 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가한 상태에서 구동 전압을 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하고, 그래서, 수평 주사 기간(Hm_pre_P)에서의 초기화 기간에서 제 1 노드 초기화 전압으로부터 구동 트랜지스터의 임계 전압을 뺀 전위에 달할 때까지 제 2 노드의 전위를 변화시켜서 구동 트랜지스터를 오프 상태로 하는 임계 전압 캔슬 처리를 행하고, 뒤이어,
    (d) 주사 회로의 동작에 의거하여 기록 트랜지스터를 오프 상태로 함에 의해 제 1 노드를 부유 상태로 함과 함께, 구동 트랜지스터의 오프 상태를 유지하고,
    (e) 주사 회로의 동작에 의거하여 온 상태가 된 기록 트랜지스터를 통하여, 수평 주사 기간(Hm)에서의 영상 신호 기간에, 데이터선으로부터 영상 신호를 제 1 노드에 인가하는 기록 처리를 행하고, 뒤이어,
    (f) 주사 회로의 동작에 의거하여 기록 트랜지스터를 오프 상태로 함에 의해 제 1 노드를 부유 상태로 하고, 전원부로부터 구동 트랜지스터를 통하여, 제 1 노 드와 제 2 노드 사이의 전위차의 값에 응한 전류를 유기 일렉트로루미네선스 발광부에 흘리는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 구동 방법.
  6. 제 5항에 있어서,
    상기 공정(d)과 상기 공정(e)의 사이에,
    (g) 초기화 기간에, 주사 회로의 동작에 의거하여 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가하여 제 1 노드의 전위를 초기화하고, 제 1 트랜지스터 제어선으로부터의 신호에 의해 온 상태가 된 제 1 트랜지스터를 통하여 제 2 노드에 제 2 노드 초기화 전압을 인가하여 제 2 노드의 전위를 초기화하고, 그래서, 제 1 노드와 제 2 노드 사이의 전위차가 구동 트랜지스터의 임계 전압을 초과하고, 또한, 제 2 노드와 유기 일렉트로루미네선스 발광부에 구비된 캐소드 전극 사이의 전위차가 유기 일렉트로루미네선스 발광부의 임계 전압을 초과하지 않도록, 제 1 노드의 전위 및 제 2 노드의 전위를 초기화하는 제 2의 전처리를 행하고, 뒤이어,
    (h) 제 1 트랜지스터 제어선으로부터의 신호에 의해 제 1 트랜지스터를 온 상태로부터 오프 상태로 하고,
    (i) 주사 회로의 동작에 의거하여 기록 트랜지스터를 초기화 기간에서 온 상태로 하고, 온 상태가 된 기록 트랜지스터를 통하여 데이터선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가한 상태에서 구동 전압을 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하고, 그래서, 수평 주사 기간(Hm)의 종기 보다 전에 위치하는 초기화 기간에서 제 1 노드 초기화 전압으로부터 구동 트랜지스터의 임계 전압을 뺀 전위에 달할 때까지 제 2 노드의 전위를 변화시켜서 구동 트랜지스터를 오프 상태로 하는 제 2의 임계 전압 캔슬 처리를 행하는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 구동 방법.
  7. 제 5항에 있어서,
    초기화 기간에서, 신호 출력 회로는, 제 1 노드 초기화 전압으로서 제 1 초기화 전압을 데이터선에 인가하고, 뒤이어, 제 1 초기화 전압에 대신하여, 제 1 초기화 전압보다 낮은 제 2 초기화 전압을 제 1 노드 초기화 전압으로서 데이터선에 인가하는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 구동 방법.
  8. 제 5항에 있어서,
    구동 회로는, 또한, 제 2 트랜지스터를 구비하고 있고,
    전원부와 구동 트랜지스터의 한쪽의 소스/드레인 영역은, 제 2 트랜지스터를 통하여 접속되어 있고,
    제 1 트랜지스터가 온 상태일 때, 제 2 트랜지스터를 오프 상태로 하는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 구동 방법.
  9. 제 8항에 있어서,
    제 2 트랜지스터는, 제 1 트랜지스터와는 다른 도전형의 트랜지스터로 구성 되어 있고, 제 2 트랜지스터의 게이트 전극은, 제 1 트랜지스터 제어선에 접속되어 있는 것을 특징으로 하는 유기 일렉트로루미네선스 표시 장치의 구동 방법.
KR1020090119580A 2008-12-08 2009-12-04 유기 일렉트로루미네선스 표시 장치의 구동 방법 KR20100066375A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008311805A JP4957713B2 (ja) 2008-12-08 2008-12-08 有機エレクトロルミネッセンス表示装置の駆動方法
JPJP-P-2008-311805 2008-12-08

Publications (1)

Publication Number Publication Date
KR20100066375A true KR20100066375A (ko) 2010-06-17

Family

ID=42230536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090119580A KR20100066375A (ko) 2008-12-08 2009-12-04 유기 일렉트로루미네선스 표시 장치의 구동 방법

Country Status (5)

Country Link
US (1) US8102388B2 (ko)
JP (1) JP4957713B2 (ko)
KR (1) KR20100066375A (ko)
CN (1) CN101751856A (ko)
TW (1) TW201030711A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200061657A (ko) * 2018-11-26 2020-06-03 엘지디스플레이 주식회사 유기발광 표시장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009063719A (ja) 2007-09-05 2009-03-26 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
MX2012010362A (es) 2010-03-10 2012-10-15 Ricoh Co Ltd Recipiente de pigmento organico y dispositivo de formacion de imagenes.
JP6018409B2 (ja) * 2011-05-13 2016-11-02 株式会社半導体エネルギー研究所 発光装置
KR102000041B1 (ko) * 2011-12-29 2019-07-16 엘지디스플레이 주식회사 발광표시장치 및 그 구동방법
KR101322221B1 (ko) * 2012-05-10 2013-10-28 주식회사 실리콘웍스 시오지 폼 소스 드라이버 집적회로의 오동작 방지 회로 및 그를 채용한 평판 디스플레이 제어 장치
KR20140014694A (ko) * 2012-07-25 2014-02-06 삼성디스플레이 주식회사 표시기기의 영상 보상 장치 및 방법
JP2015094773A (ja) * 2013-11-08 2015-05-18 ソニー株式会社 表示装置および電子機器
US10769985B1 (en) * 2019-04-01 2020-09-08 Mikro Mesa Technology Co., Ltd. Light-emitting device display
CN111489701B (zh) * 2020-05-29 2021-09-14 上海天马有机发光显示技术有限公司 阵列基板及其驱动方法、显示面板和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356026B1 (en) * 1999-11-24 2002-03-12 Texas Instruments Incorporated Ion implant source with multiple indirectly-heated electron sources
JP2003043994A (ja) * 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
JP3613253B2 (ja) * 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
JP4636006B2 (ja) * 2005-11-14 2011-02-23 ソニー株式会社 画素回路及び画素回路の駆動方法、表示装置及び表示装置の駆動方法、並びに、電子機器
JP4240059B2 (ja) 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP4984715B2 (ja) * 2006-07-27 2012-07-25 ソニー株式会社 表示装置の駆動方法、及び、表示素子の駆動方法
JP4203772B2 (ja) * 2006-08-01 2009-01-07 ソニー株式会社 表示装置およびその駆動方法
JP2008233501A (ja) * 2007-03-20 2008-10-02 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
JP4306753B2 (ja) * 2007-03-22 2009-08-05 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4715849B2 (ja) * 2008-01-15 2011-07-06 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4640442B2 (ja) * 2008-05-08 2011-03-02 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP2010113188A (ja) * 2008-11-07 2010-05-20 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200061657A (ko) * 2018-11-26 2020-06-03 엘지디스플레이 주식회사 유기발광 표시장치

Also Published As

Publication number Publication date
US20100141627A1 (en) 2010-06-10
JP4957713B2 (ja) 2012-06-20
US8102388B2 (en) 2012-01-24
JP2010134313A (ja) 2010-06-17
TW201030711A (en) 2010-08-16
CN101751856A (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
JP4844634B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法
KR101474565B1 (ko) 유기 ｅｌ 소자, 및, 유기 ｅｌ 표시 장치
KR101476962B1 (ko) 표시장치 및 표시장치의 구동방법
KR20100066375A (ko) 유기 일렉트로루미네선스 표시 장치의 구동 방법
KR101529323B1 (ko) 표시장치 및 그 구동방법
JP5278119B2 (ja) 表示装置の駆動方法
JP5262930B2 (ja) 表示素子の駆動方法、及び、表示装置の駆動方法
JP2008256916A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
KR20100007747A (ko) 주사 구동 회로 및 주사 구동 회로를 구비한 표시 장치
JP2010145579A (ja) 表示装置、表示装置の駆動方法および電子機器
KR20080082472A (ko) 유기 전계발광 표시 장치
JP2009271199A (ja) 表示装置及び表示装置の駆動方法
JP5141192B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2009063719A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
KR20080085714A (ko) 유기 일렉트로 루미네선스 발광부의 구동 방법
KR20100051536A (ko) 유기 일렉트로 루미네선스 발광부의 구동 방법
JP4844641B2 (ja) 表示装置及びその駆動方法
JP5293417B2 (ja) 表示装置の駆動方法
JP2011090241A (ja) 表示装置、及び、表示装置の駆動方法
JP2009282191A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008281612A (ja) 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2009098166A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2009282192A (ja) 表示装置、表示装置の駆動方法および電子機器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid