KR101057206B1 - 유기발광소자 - Google Patents

유기발광소자 Download PDF

Info

Publication number
KR101057206B1
KR101057206B1 KR1020040030445A KR20040030445A KR101057206B1 KR 101057206 B1 KR101057206 B1 KR 101057206B1 KR 1020040030445 A KR1020040030445 A KR 1020040030445A KR 20040030445 A KR20040030445 A KR 20040030445A KR 101057206 B1 KR101057206 B1 KR 101057206B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
light emitting
organic light
node
Prior art date
Application number
KR1020040030445A
Other languages
English (en)
Other versions
KR20050104971A (ko
Inventor
김병구
박영주
김오현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040030445A priority Critical patent/KR101057206B1/ko
Priority to CNB2004100711781A priority patent/CN100369093C/zh
Priority to US11/002,197 priority patent/US7450092B2/en
Publication of KR20050104971A publication Critical patent/KR20050104971A/ko
Application granted granted Critical
Publication of KR101057206B1 publication Critical patent/KR101057206B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M99/00—Subject matter not provided for in other groups of this subclass
    • G01M99/004—Testing the effects of speed or acceleration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M7/00—Vibration-testing of structures; Shock-testing of structures
    • G01M7/02—Vibration-testing by means of a shake table
    • G01M7/06—Multidirectional test stands
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/097—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by vibratory elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

소자 불균일에 따른 줄무늬 패턴과 전원전압 강하를 방지하고, 개구율을 향상시킬 수 있는 유기발광소자가 개시된다.
본 발명은 구동 트랜지스터의 문턱전압과 동일한 문턱전압을 이용하여 보상하고, 전원전압을 구동트랜지스터의 게이트 입력단으로 인가하여 보상한다.
또한, 본 발명은 문턱전압과 전원전압을 보상하기 위한 회로를 여러개의 화소에 동시에 연결하여 트랜지스터의 감소에 따른 공정비용을 절감하고 개구율을 향상시킬 수 있다.
유기발광소자, 줄무늬 패턴, 전원전압 강하, 개구율

Description

유기발광소자{Organic Light Emitting Device}
도 1은 종래의 능동구동방식 유기발광소자의 화소를 나타낸 도면.
도 2는 유기발광소자를 제조하는 공정을 도시한 도면.
도 3은 비균일 결정화된 폴리실리콘 박막에 의해 줄무늬 패턴이 표시되는 것을 도시한 도면.
도 4는 본 발명의 바람직한 제1 실시예에 따른 유기발광소자의 화소를 나타낸 도면.
도 5는 도 4의 유기발광소자의 구동 타이밍도.
도 6은 본 발명의 바람직한 제1 실시예에 따른 유기발광소자의 전체 화소를 배열한 도면.
도 7은 본 발명의 바람직한 제2 실시예에 따른 유기발광소자의 화소를 나타낸 도면.
도 8은 본 발명의 바람직한 제3 실시예에 따른 유기발광소자의 화소를 나타낸 도면.
도 9는 본 발명의 바람직한 제4 실시예에 따른 유기발광소자의 화소를 나타낸 도면.
도 10은 본 발명의 바람직한 제5 실시예에 따른 유기발광소자의 화소를 나타낸 도면.
도 11은 본 발명의 바람직한 제6 실시예에 따른 유기발광소자의 화소를 나타낸 도면.
도 12는 본 발명의 바람직한 제7 실시예에 따른 유기발광소자의 화소를 나타낸 도면.
도 13은 본 발명의 바람직한 제8 실시예에 따른 유기발광소자의 화소를 나타낸 도면.
도 14은 본 발명의 바람직한 제9 실시예에 따른 유기발광소자의 화소를 나타낸 도면.
도 15는 도 14의 유기발광소자의 구동 타이밍도.
도 16은 본 발명의 바람직한 제10 실시예에 따른 유기발광소자의 화소를 나타낸 도면.
본 발명은 유기발광소자에 관한 것으로, 특히 소자 불균일에 따른 줄무늬 패턴과 전원전압 강하를 방지하고, 개구율을 향상시킬 수 있는 유기발광소자에 관한 것이다.
일반적으로, 유기발광소자는 형광성 유기화합물을 전기적으로 여기시켜 발광시키는 자발광형 디스플레이 소자로서, N×M 개의 유기발광다이오드(OLED: Organic Light Emitting Diode)를 전류 구동하여 화상을 표시할 수 있다.
이러한 유기발광소자를 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 트랜지스터를 이용한 능동구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동구동 방식은 트랜지스터와 콘덴서를 각 ITO 화소전극에 접속하여 콘덴서 용량에 의해 전압을 유지하도록 하여 구동시킨다.
도 1은 종래의 능동구동방식 유기발광소자의 화소를 나타낸 도면으로서, N×M개의 화소 중 하나를 대표적으로 도시한 것이다.
도 1을 참조하면, 유기발광다이오드(OLED)에 제2 트랜지스터(M2)가 연결되어 발광을 위한 전류를 공급하고, 제2 트랜지스터(M2)의 전류량은 제1 트랜지스터(M1)를 통해 인가되는 전압에 의해 제어되도록 되어 있다. 이때, 인가된 전압을 일정기간 유지하기 위한 콘덴서(C1)가 제2 트랜지스터(M2)의 드레인과 게이트 사이에 연결되어 있고, 제1 트랜지스터(M1)의 게이트에는 게이트라인이 연결되어 n번째 선택신호(Select[n])가 공급되며, 드레인 측에는 데이터라인이 연결되어 데이터 전압(Data[m])이 공급된다.
이와 같은 이루어진 유기발광소자의 동작을 살펴보면, 제1 트랜지스터(M1)의 게이트에 인가되는 선택신호(Select[n])에 의해 제1 트랜지스터(M1)가 온 되면, 데이터라인을 통해 데이터 전압(Data[m])이 제2 트랜지스터(M2)의 게이트(노드 A)에 인가되고, 이에 따라 제2 트랜지스터(M2)를 통해 유기발광다이오드(OLED)에 전류가 흘러 발광이 이루어진다. 즉, 선택신호(Select[n])를 이용하여 원하는 화소를 선택한 후, 인가된 데이터 전압(Data[m])에 의해 제2 트랜지스터(M2)에 흐르는 구동전류에 의해 유기발광다이오드(OLED)를 발광시킨다.
한편, 상기와 같이 구성된 유기발광소자는 도 2에 도시된 바와 같은 공정으로 제조되게 된다. 즉, 도 2에 도시된 바와 같이, 엑시머 레이저(Excimer Laser)로부터 출력된 레이저 파워를 이용하여 비정질 실리콘(a-Si) 박막 기판을 폴리실리콘(Poly-Si) 박막 기판으로 결정화한다. 이때, 폴리실리콘 박막 기판의 질은 여러 가지 변수들에 의해 결정되지만, 특히 엑시머 레이저에서 출력된 레이저 파워에 매우 민감하다. 즉, 엑시머 레이저는 통상적으로 시간에 따라 출력되는 레이저 파워의 세기가 불안정하다. 이에 따라, 결정화된 폴리실리콘 박막 기판의 질도 불안정하게 된다.
비정질 박막 기판은 일방향(즉, 스캔 방향)으로 레이저 파워를 조사함으로써 폴리실리콘 기판으로 결정화되게 된다. 이때, 폴리실리콘 박막 기판의 질은 스캔 방향으로는 비균일한 특성을 갖게 되고, 스캔 방향의 수직 방향으로는 균일한 특성을 갖게 된다.
이와 같이 폴리실리콘 박막 기판이 비균일한 특성을 갖는 되면, 제조된 구동 트랜지스터의 문턱 전압(Vth)(예컨대, 도 1의 제2 트랜지스터(M2))이 변동되게 된다. 이에 따라, 각 화소마다 구비된 구동 트랜지스터의 문턱전압이 모두 상이하게 되어 구동 트랜지스터에 흐르는 전류를 가변시켜 결국 원하는 계조를 얻을 수 없는 문제점이 있었다.
이와 같이 비균일하게 결정화된 폴리실리콘 박막 기판을 구동시키게 되면, 도 3에 도시된 바와 같이 줄무늬 패턴을 갖는 화상이 표시되게 된다. 이는 비균일하게 결정화되어 각 구동 트랜지스터의 문턱 전압이 가변되는 것에 기인한다.
한편, 최근 들어, 유기발광소자도 점차 다른 평판 디스플레이 소자와 더불어 대면적 구동을 위한 연구가 활발히 진행되고 있다.
이때, 각 화소마다 전원 전압(Vdd)이 인가되게 되는데, 통상적으로 패널의 상부로부터 하부로 전원전압이 인가되게 된다. 이때, 상기 전원 전압은 전원 라인을 따라 인가되게 되는데, 이러한 전원 라인에는 내재하는 선저항이 존재하기 때문에 상부로부터 먼 쪽에 배치된 화소에 인가되는 전원전압일수록 선저항에 따른 전압 강하(IR-drop)로 인해 더 낮은 전원 전압이 인가되게 된다. 이와 같이 패널의 상부보다 하부에 전압 강하(IR-drop)로 인해 더 낮은 전원 전압이 인가되게 되므로, 이러한 전원 전압과 관련된 구동전류가 낮아지게 되어 원하는 계조를 얻을 수 없는 문제점이 있었다.
따라서, 본 발명은 화소의 트랜지스터 배열 구조를 개선하여 줄무늬 패턴 및 전압 강하를 방지하여 화질을 향상시킬 수 있는 유기발광소자를 제공함에 그 목적이 있다.
본 발명은 개선된 트랜지스터를 여러 화소에 연결하여 개구율을 향상시킬 수 있는 유기발광소자를 제공함에 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따르면, 유기발광소자는, 개시전압을 인가하기 위한 제4 트랜지스터; 전원전압을 인가하기 위한 제5 트랜지스터; 상기 제4 트랜지스터에 연결되어 문턱전압을 생성하기 위한 제3 트랜지스터; 데이터 전압을 인가하기 위한 제1 트랜지스터; 상기 데이터 전압에 따라 유기발광다이오드에 구동전류를 제공하기 위한 제2 트랜지스터; 및 상기 제3 및 제5 트랜지스터에 연결된 제1 노드와 제1 및 제2 트랜지스터에 연결된 제2 노드 사이에 연결되어 보상을 위한 상기 전원전압 및 문턱전압을 유지하기 위한 콘덴서를 포함한다.
본 발명의 바람직한 다른 실시예에 따르면, 유기발광소자는, 개시전압을 인가하기 위한 제4 트랜지스터; 전원전압을 인가하기 위한 제5 트랜지스터; 상기 제4 트랜지스터에 연결되어 문턱전압을 생성하기 위한 제3 트랜지스터; 상기 제3 및 제5 트랜지스터에 연결된 제1 노드; 및 상기 제1 노드가 연결된 적어도 2개 이상의 화소를 포함하고, 상기 적어도 2개 이상의 화소 각각은, 데이터 전압을 인가하기 위한 제1 트랜지스터; 상기 데이터 전압에 따라 유기발광다이오드에 구동전류를 제공하기 위한 제2 트랜지스터; 및 상기 제1 노드와 제1 및 제2 트랜지스터에 연결된 제2 노드 사이에 연결되어 보상을 위한 상기 전원전압 및 문턱전압을 유지하기 위한 콘덴서를 포함한다.
본 발명의 제1 및 제2 실시예에서, 상기 구동전류는 데이터 전압과 개시전압에 의해 결정될 수 있다.
본 발명의 제1 및 제2 실시예에서, 상기 제2 트랜지스터의 문턱전압은 상기 제3 트랜지스터에서 생성된 문턱 전압에 의해 보상될 수 있다.
본 발명의 제1 및 제2 실시예에서, 상기 제2 트랜지스터에 인가되는 전원전압은 상기 제5 트랜지스터로 인가된 전원전압에 의해 보상될 수 있다.
본 발명의 제1 및 제2 실시예에서, 상기 제4 및 제5 트랜지스터는 서로 반대인 극성을 가지고, 하나의 선택신호에 의해 제어될 수 있다.
또는, 상기 제4 및 제5 트랜지스터는 서로 동일한 극성을 가지고, 서로 상이한 선택신호들에 의해 제어될 수 있다.
본 발명의 제1 및 제2 실시예에서, 상기 유기발광소자는 리셋 기간에 상기 유기발광다이오드에 흐르는 고 전류를 차단하기 위해 상기 제2 트랜지스터와 상기 유기발광다이오드 사이에 연결된 제6 트랜지스터를 더 포함할 수 있다.
본 발명의 제1 및 제2 실시예에서, 상기 제1 및 제6 트랜지스터는 서로 반대인 극성을 가지고, 하나의 선택신호에 의해 제어될 수 있다.
또는, 상기 제1 및 제6 트랜지스터는 서로 동일한 극성을 가지고, 서로 상이한 선택신호들에 의해 제어될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 살펴보면 다음과 같다.
도 4는 본 발명의 바람직한 제1 실시예에 따른 유기발광소자의 화소를 나타 낸 도면으로서, N×M개의 화소 중 하나를 대표적으로 도시한 것이다.
도 4를 참조하면, 제1 선택신호(Sel1)가 제4 및 제5 트랜지스터(M4, M5)의 각 게이트에 상보적으로 공급된다. 이때, 제4 트랜지스터(M4)의 드레인으로 개시전압(Vini)이 공급되고, 제4 트랜지스터(M4)의 소오스에 제3 트랜지스터(M3)의 드레인이 연결되고, 상기 제3 트랜지스터(M3)의 소오스에 제1 노드(노드 A)가 연결되어 있다. 여기서, 제4 트랜지스터(M4)와 제5 트랜지스터(M5)는 서로 극성이 반대인 것이 바람직하다. 이에 따라, 제1 선택신호(Sel1)에 따라 제4 트랜지스터(M4)가 온이 되면, 제5 트랜지스터(M5)는 오프가 되고, 반대로 제4 트랜지스터(M4)가 오프가 되면, 제5 트랜지스터(M5)는 온이 된다.
상기 제5 트랜지스터(M5)의 게이트에는 제1 선택신호(Sel1)가 인가되고, 상기 제1 선택신호(Sel1)에 의해 상기 제5 트랜지스터(M5)가 온이 될 때, 상기 제5 트랜지스터(M5)의 소오스에는 전원전압(Vdd)이 인가되며, 상기 제5 트랜지스터의 소오스에는 상기 제1 노드(노드 A)가 연결된다.
상기 제5 트랜지스터(M5)에 인가된 전원전압(Vdd)은 상기 제1 노드(노드 A)에 인가되게 된다.
상기 제3 트랜지스터(M3)는 상기 제4 트랜지스터(M4)가 온이 될 때, 문턱 전압(Vthp)을 생성하기 위한 트랜지스터로서, 제1 노드(노드 A)에 Vini-Vthp의 전압이 인가된다.
만일 제1 선택신호(Sel1)에 의해 제5 트랜지스터(M5)가 온 되면, 제1 노드(노드 1A)에 전원 전압(Vdd)이 인가되게 된다.
제2 선택신호(Sel2)가 제1 트랜지스터(M1)에 인가되고, 상기 제1 트랜지스터(M1)의 드레인으로 데이터 전압(Vdata)이 인가되며, 상기 제1 트랜지스터(M1)의 소오스는 제2 노드(노드 B)에 연결된다. 이때, 상기 제1 노드(노드 A)와 제2 노드(노드 B) 사이의 전압을 일정 기간 유지하기 위한 콘덴서(Cs)가 제1 노드(노드 A)와 제2 노드(노드 B) 사이에 연결된다.
구동을 위한 스위치인 제2 트랜지스터(M2)의 게이트에 제2 노드(노드 B)가 연결되고, 드레인으로 전원 전압(Vdd)이 인가되고, 소오스에 유기발광다이오드(OLED)가 연결된다.
여기서, 제1 내지 제4 트랜지스터(M1~M4)는 피모스(PMOS)형 트랜지스터이고, 제5 트랜지스터(M5)는 엔모스(NMOS)형 트랜지스터이다. 이때, 앞서 설명한 바와 같이, 제4 및 제5 트랜지스터(M4,M5)는 제1 제어신호에 의해 상보적으로 동작하게 된다.
도 5를 참조하여 상기와 같이 이루어진 유기발광소자의 동작을 살펴본다.
도 5에 도시된 바와 같이, 3개의 구간의 타이밍에 의해 화소 구동이 이루어진다.
즉, 1구간에는 로우 전압을 갖는 제2 선택신호(Sel2)가 인가되고, 낮은 리셋 전압을 갖는 데이터 전압(Vdata)이 인가된다. 여기서, 낮은 리셋 전압은 0V이거나 음의 전압값일 수 있다. 제2 구간에는 로우 전압을 갖는 제2 선택신호(Sel2)가 인가되고, 하이 전압을 갖는 데이터 전압(Vdata)이 인가되며, 로우 전압을 갖는 제1 선택신호(Sel1)가 인가된다. 제3 구간에는 하이 전압을 갖는 제1 선택신호(Sel1)와 하이 전압을 갖는 제2 선택신호(Sel2)가 인가되며, 로우 전압을 갖는 데이터 전압(Vdata)이 인가된다. 여기서, 예를 들면, 전원전압은 11V이고, Vini는 7V이고, 선택신호는 -5~15V가 사용될 수 있다. 이때, 하이 전압을 갖는 데이터 전압(Vdata)은 표현하고자 하는 계조에 따라 가변되게 된다.
먼저, 제1 구간에 로우 전압을 갖는 제2 선택신호(Sel2)에 의해 제2 트랜지스터(M2)가 온이 되면, 낮은 리셋 전압을 갖는 데이터 전압(Vdata)이 인가되어 제2 노드(노드 B)를 초기화시킨다. 따라서, 제2 노드(노드 B)에 낮은 리셋 전압이 인가되게 된다.
제2 구간에 계속하여 로우 전압을 갖는 제2 선택신호(Sel2)에 의해 제2 트랜지스터(M2)가 온이 됨에 따라 하이 전압을 갖는 데이터 전압(Vdata)이 제2 노드에 인가되는 한편, 로우 전압을 갖는 제1 선택신호(Sel1)에 의해 제4 트랜지스터(M4)가 온이 되면, 개시 전압(Vini)이 상기 제4 트랜지스터(M4)에 인가되어 제3 트랜지스터(M3)에서 생성된 문턱전압(Vthp)과의 차인 Vini-Vthp의 전압이 제1 노드(노드 A)에 인가된다.
이때, 제2 구간에서의 정전용량(Q)은 Cs(제1 노드(노드 A)의 전압-제2 노드(노드 B))에 의해 다음과 같이 산출된다.
Q=Cs(Vini-Vthp-Vdata)
제3 구간에 하이 전압을 갖는 제1 선택신호(Sel1)에 의해 제5 트랜지스터(M5)가 온이 되면, 전원전압(Vdd)이 제1 노드(노드 A)에 인가된다.
여기서, 제3 구간에서의 정전용량(Q')는 다음과 같이 산출된다.
Q'=Cs(변경된 제1 노드(노드 A)의 전압-변경된 제2 노드(노드 B)의 전압)
여기서, 변경된 제1 노드(노드 A)의 전압은 전원전압(Vdd)이 된다.
이때, 제2 구간에서의 정전용량(Q)과 제3 구간에서의 정전용량(Q')는 보존되어야 하므로, 양자는 동일한 값을 가져야 한다.
이에 따라, Q=Q'이고, 수학식 1과 수학식 2를 대입하여 정리하면, 변경된 제2 노드(오드 B)의 전압이 다음과 같이 산출된다.
변경된 제2 노드의 전압=Vdd+Vdata-Vini+Vthp
따라서, 제3 구간에 제2 트랜지스터(M2)를 통해 구동전류(I)가 흘러 유기발광다이오드(OLED)를 발광시킨다.
제3 구간에 제2 트랜지스터(M2)의 게이트와 소오스 사이의 전압(Vgs)은 (Vdata-Vini+Vthp)가 된다.
이에 따라, 상기 제2 트랜지스터(M2)에 흐르는 구동전류(I)는 다음과 같은 관계식을 갖는다.
I=K(Vdata-Vini)2
여기서, K는 상수이고, Vdata는 하이 전압을 갖는 데이터 전압이며, Vini는 개시전압을 나타낸다.
수학식 4에 나타낸 바와 같이, 제2 트랜지스터(M2)에 흐르는 구동전류(I)는 데이터 전압(Vdata)과 개시전압(Vini)에만 의존하고, 전원전압(Vdd)과 문턱전압(Vthp)에는 무관하게 됨을 알 수 있다.
이에 따라, 본 발명의 제1 실시예와 같이 트랜지스터 회로를 구성하면, 비록 엑시머 레이저에 의한 비균일한 특성을 갖는 폴리실리콘 박막이 제조됨으로 해서, 구동 트랜지스터(예컨대, 제2 트랜지스터)의 문턱 전압이 화소마다 상이해진다 하더라도, 제2 트랜지스터(M2)의 문턱전압을 제3 트랜지스터(M3)의 문턱전압으로 상쇄하여 제2 트랜지스터(M2)에 흐르는 구동전류(I)가 문턱전압에 무관하게 함으로써, 화소마다 흐르는 구동전류(I)가 문턱전압에 관계없이 일정하게 흐르도록 하여 원하는 계조를 얻을 수 있도록 한다.
또한, 종래에는 대면적 패널을 갖는 유기발광소자의 경우에 전원전압이 인가되는 상부로부터 먼 하부쪽에 전원전압의 강하가 발생하게 되고, 이러한 전원전압이 구동전류에 영향을 주게 되므로 원하는 계조를 얻을 수 없었다.
하지만, 본 발명의 제1 실시예와 같이 트랜지스터를 구성하면, 구동전류(I)가 전원전압(Vdd)에 무관하게 되므로, 대면적 패널이라 하더라고 상부와 하부에 관계없이 일정한 구동전류가 흐르도록 하여 원하는 계조를 용이하게 얻을 수 있다.
도 6은 본 발명의 바람직한 제1 실시예에 따른 유기발광소자의 전체 화소를 배열한 도면이다. 도 6은 도 5에서 도시된 하나의 픽셀을 서로 연결하여 배열한 유기발광소자를 도시한 도면이다. 도 6에서는 3×3 화소를 갖는 유기발광소자가 도시 되었지만, 패널 면적이 커짐에 따라 더 많은 화소들이 배열될 수도 있다.
도 6에 도시된 바와 같이, 게이트 드라이버에서 제1 및 제2 선택신호가 인가되고, 데이터 드라이버(미도시)에서 데이터 전압(Vdata_In)가 인가되며, 전원전압(Vdd)은 별도의 전원 공급장치에 의해 인가될 수 있다.
도 7은 본 발명의 바람직한 제2 실시예에 따른 유기발광소자의 화소를 나타낸 도면으로서, N×M개의 화소 중 하나를 대표적으로 도시한 것이다.
도 7에 도시된 본 발명의 제2 실시예에 따른 유기발광소자는 도 4에 도시된 본 발명의 제1 실시예에 따른 유기발광소자와 유사하다. 다만, 본 발명의 제1 실시예에서는 제4 트랜지스터(M4)와 제5 트랜지스터(M5)를 서로 극성이 반대인 씨모스(CMOS) 트랜지스터를 사용하여 제1 선택신호(Sel1)가 제4 및 제5 트랜지스터(M4, M5)에 동시에 인가된다. 즉, 제4 트랜지스터(M4)는 피모스(PMOS) 트랜지스터이고, 제5 트랜지스터(M5)는 엔모스(NMOS) 트랜지스터이다. 이때, 제1 선택신호(Sel1)에 의해 제4 트랜지스터(M4)가 온 되면, 제5 트랜지스터(M5)는 오프되게 된다.
이에 반해, 본 발명의 제2 실시예에서는 제4 및 제5 트랜지스터(M4, M5)를 모두 피모스(PMOS) 트랜지스터를 사용하고, 이때, 제1 선택신호(Sel1)가 제4 트랜지스터(M4)에 인가되도록 하고, 별도의 제3 선택신호(Sel3)가 제5 트랜지스터(M5)에 인가되도록 구성한다.
그리고, 본 발명의 제2 실시예의 제1 내지 제 3 트랜지스터(M3)의 연결 구조는 본 발명의 제1 실시예와 동일하다.
따라서, 본 발명의 제2 실시예에서는 제1 내지 제5 트랜지스터(M1~M5)를 모두 피모스(PMOS)로 구성하여 줌으로써, 공정시 마스크 수를 줄일 수 있을 뿐만 아니라 공정이 단순화되어 공정비용을 크게 줄일 수 있다.
본 발명의 제2 실시예의 구동 동작은 본 발명의 제1 실시예로부터 용이하게 이해될 수 있으므로, 더 이상의 설명은 생략한다.
한편, 본 발명의 제1 및 제2 실시예에서는 화소당 5개의 트랜지스터가 사용되므로, 종전에 화소당 2개의 트랜지스터를 사용하는 것에 비해 많은 면적을 차지하게 되어 개구율이 저하되는 문제점이 있었다.
이하에서는 소자 불균일에 따른 줄무늬와 전원전압 강하를 방지하는 동시에 개구율을 향상시킬 수 있는 유기발광소자에 대해 설명한다.
도 8은 본 발명의 바람직한 제3 실시예에 따른 유기발광소자의 화소를 나타낸 도면으로서, N×M개의 화소 중 하나를 대표적으로 도시한 것이다.
앞서 살펴본 도 7에 도시된 본 발명의 제2 실시예에 따른 유기발광소자는 제2 선택신호(Sel2)에 의해 낮은 리셋 전압이 인가되는 리셋 기간(reset period)에 고 전류가 유기발광다이오드(OLED)에 흐르게 되고, 이에 따라 어두운(dark) 계조 표현을 얻기 어렵고 또한 콘트라스트 비를 감소시키게 된다.
도 8에 도시된 본 발명의 제3 실시예에 따른 유기발광소자에서는 제2 트랜지스터(M2)와 유기발광다이오드(OLED) 사이에 제6 트랜지스터(M6)을 연결시키고, 이러한 제6 트랜지스터(M6)을 별도의 제4 선택신호(Sel4)에 의해 제어한다.
즉, 리셋 기간에 낮은 리셋 전압을 갖는 데이터 전압이 제1 트랜지스터(M1) 을 통해 인가되어 제2 노드(노드 B)를 초기화시킨다. 이때, 고 전류가 순간적으로 유기발광다이오드(OLED)에 흐를 수 있다. 이와 같은 고 전류가 유기발광다이오드(OLED)에 흐르는 것을 방지하기 위해 제2 트랜지스터(M2)와 유기발광다이오드(OLED) 사이에 제6 트랜지스터(M6)을 연결시킨다. 이때, 상기 제6 트랜지스터(M6)는 제4 선택신호(Sel4)에 의해 제어될 수 있다. 즉, 제2 선택신호(Sel2)의 제어에 의해 낮은 리셋 전압을 갖는 데이터 전압(Vdata)가 인가될 때, 제4 선택신호의 하이 전압에 의해 제6 트랜지스터(M6)을 오프시켜, 고전류가 유기발광다이오드(OLED)에 흐르는 것을 차단시키게 된다.
본 발명의 제3 실시예에 따른 유기발광소자의 트랜지스터들(M1~M6)은 모두 피모스(PMOS) 트랜지스터이다.
도 9는 본 발명의 바람직한 제4 실시예에 따른 유기발광소자의 화소를 나타낸 도면으로서, N×M개의 화소 중 하나를 대표적으로 도시한 것이다.
도 9에 도시된 본 발명의 제4 실시예에 따른 유기발광소자는 도 8에 도시된 본 발명의 제3 실시예의 유기발광소자를 변형시킨 것이다.
즉, 본 발명의 제4 실시예에 따른 유기발광소자에서는 제6 트랜지스터(M6)를 엔모스(NMOS) 트랜지스터를 사용하는 대신, 상기 제6 트랜지스터(M6)가 제2 선택신호에 의해 제어를 받도록 구성된다.
이에 따라, 로우 전압을 갖는 제2 선택신호(Sel2)에 의해 제1 트랜지스터(M1)를 통해 낮은 리셋 전압을 갖는 데이터 전압(Vdata)가 인가되어 초기화되는 동시에, 로우 전압을 갖는 제2 선택신호(Sel2)에 의해 제6 트랜지스터(M6)은 오프되게 되어 유기발광다이오드(OLED)로 고 전류가 흐르지 못하도록 차단시킨다.
따라서, 본 발명의 제4 실시예에 따른 유기발광소자는 제1 및 제6 트랜지스터(M1, M6)를 씨모스(CMOS) 공정에 의해 동시에 형성함으로써, 제2 선택신호(Sel2)로 동시에 제1 및 제6 트랜지스터(M1, M6)를 제어함으로써, 선택신호가 인가되는 라인을 줄일 수 있어 비용을 절감하고 개구율을 향상시킬 수 있다.
도 10은 본 발명의 바람직한 제5 실시예에 따른 유기발광소자의 화소를 나타낸 도면으로서, N×M개의 화소 중 하나를 대표적으로 도시한 것이다.
도 10에 도시된 본 발명의 제5 실시예에 따른 유기발광소자는 도 7에 도시된 본 발명의 제2 실시예에 따른 유기발광소자를 변형시킨 것이다.
도 10에 도시된 바와 같이, 본 발명의 제5 실시예에 따른 유기발광소자는 제1 트랜지스터(M1)와 제4 트랜지스터(M4)가 동일한 선택신호(예컨대, 제1 선택신호(Sel1))에 의해 제어된다. 즉, 도 10에 도시된 바와 같이, 제1 및 제4 트랜지스터(M1, M4)가 피모스(PMOS) 트랜지스터인 경우, 로우 전압을 갖는 제1 선택신호(Sel1)에 의해 제1 트랜지스터(M1)을 통해 데이터 전압(Vdata)이 인가되는 동시에, 제4 트랜지스터(M4)을 통해 개시전압(Vini)이 인가되게 된다. 반대로, 하이 전압을 갖는 제1 선택신호(Sel1)에 의해 제1 및 제4 트랜지스터(M1, M4)는 동시에 오프될 수 있다.
또한, 본 발명의 제5 실시예에 따른 유기발광소자는 제5 트랜지스터(M5)를 엔모스(NMOS) 트랜지스터로 구성한다. 이때, 제1 선택신호(Sel1)와 제2 선택신호(Sel2)는 동일 신호가 인가되어야 한다. 즉, 제1 선택신호(Sel1)가 하이 전압인 경우, 제2 선택신호(Sel2)도 하이 전압이어야 한다. 그래야만, 제 4 트랜지스터(M4)와 제5 트랜지스터(M5)가 서로 상보적으로 온/오프되게 된다.
도 10에 도시된 바와 같이, 본 발명의 제5 실시예에 따른 유기발광소자에서 제1 내지 제5 트랜지스터(M1~M5)는 모두 피모스(PMOS) 트랜지스터로 구성된다. 물론, 제1 내지 제5 트랜지스터(M1~M5)는 반대로 모두 엔모스(NMOS) 트랜지스터로 구성될 수도 있다.
본 발명의 제5 실시예와 같이 하나의 제1 선택신호(Sel1)에 의해 제1 및 제4 트랜지스터(M1, M4)를 제어함으로써, 신호라인이 줄어들게 되어 비용이 절감되고 개구율이 향상될 수 있다.
도 11은 본 발명의 바람직한 제6 실시예에 따른 유기발광소자의 화소를 나타낸 도면으로서, N×M개의 화소 중 하나를 대표적으로 도시한 것이다.
도 11에 도시된 본 발명의 제6 실시예에 따른 유기발광소자는 도 10에 도시된 본 발명의 제5 실시예에 따른 유기발광소자를 변형시킨 것이다.
즉, 도 11의 본 발명의 제6 실시예에 따른 유기발광소자는 다른 트랜지스터(M1~M4)는 도 10의 본 발명의 제5 실시예와 동일하고, 다만 제5 트랜지스터(M5)가 피모스(PMOS) 트랜지스터로 구성된다. 따라서, 본 발명의 제6 실시예에 따른 유기발광소자의 모든 트랜지스터들(M1~M5)은 모두 피모스(PMOS) 트랜지스터로 구성되게 된다.
이때, 제4 트랜지스터(M4)를 제어하는 제1 선택신호(Sel1)과 제5 트랜지스터(M5)를 제어하는 제2 트랜지스터는 서로 상반된 신호가 인가되어야 한다. 즉, 제1 선택신호(Sel1)가 로우 전압인 경우, 제2 선택신호(Sel2)는 하이 전압이 되어야 하고, 반대로 제1 선택신호(Sel1)이 하이 전압인 경우, 제2 선택신호(Sel2)는 로우 전압이 되어야 한다. 따라서, 서로 상반된 신호를 갖는 제1 및 제2 선택신호(Sel1, Sel2)에 의해 제4 및 제5 트랜지스터(M4, M5)가 상보적으로 온/오프되게 된다.
본 발명의 제6 실시예에서와 같이 피모스(PMOS) 트랜지스터만으로 구성됨으로써, 공정 비용을 줄일 수 있다.
도 12는 본 발명의 바람직한 제7 실시예에 따른 유기발광소자의 화소를 나타낸 도면으로서, N×M개의 화소 중 하나를 대표적으로 도시한 것이다.
도 12에 도시된 본 발명의 제7 실시예에 따른 유기발광소자는 도 8에 도시된 본 발명의 바람직한 제3 실시예에 따른 유기발광소자와 도 11에 도시된 본 발명의 제6 실시예를 변형시킨 것이다.
즉, 도 12에 도시된 본 발명의 제7 실시예에 따른 유기발광소자는 리셋 기간에 유기발광소자(OLED)에 고 전류가 흐르는 것을 차단하기 위해 제2 트랜지스터(M2)와 유기발광소자(OLED) 사이에 피모스(PMOS)로 만들어진 제6 트랜지스터(M6)을 연결시키고, 제6 트랜지스터(M6)가 제3 선택신호(Sel3)에 의해 온/오프되도록 구성된다.
리셋 기간에 로우 전압을 갖는 제1 선택신호(Sel1)의 제어에 의해 제1 트랜지스터(M1)가 온 되면, 제1 트랜지스터(M1)을 통해 낮은 리셋 전압을 갖는 데이터 전압(Vdata)가 인가되어 초기화된다. 이와 동시에 하이 전압을 갖는 제3 선택신호(Sel3)의 제어에 의해 제6 트랜지스터(M6)가 오프되게 되어, 유기발광다이오드(OLED)에 고 전류가 흐르지 않게 된다. 따라서, 다크(dark) 계조 표현이 가능해져 콘트라스트 비가 향상될 수 있다.
또한, 본 발명의 제 7 실시예에 따른 유기발광소자는 제1 및 제4 트랜지스터(M1, M4)에 동일한 제1 선택신호(Sel1)이 인가되게 된다. 따라서, 제1 및 제4 트랜지스터(M1, M4)는 제1 선택신호(Sel1)에 의해 동시에 온/오프되게 된다. 이와 같이 하나의 제1 제어신호(Sel1)에 의해 2개의 트랜지스터(M1, M4)를 동시에 제어함으로써, 신호 라인이 줄어들게 되어 공정 비용이 절감될 수 있다.
또한, 도 12에 도시된 제1 내지 제6 트랜지스터(M1~M6)는 모두 피모스(PMOS) 트랜지스터로 구성됨으로써, 공정 비용을 줄일 수 있다.
도 13은 본 발명의 바람직한 제8 실시예에 따른 유기발광소자의 화소를 나타낸 도면으로서, N×M개의 화소 중 하나를 대표적으로 도시한 것이다.
도 13에 도시된 본 발명의 바람직한 제8 실시예에 따른 유기발광소자는 도 12에 도시된 본 발명의 바람직한 제7 실시예에 따른 유기발광소자를 변형시킨 것이다.
즉, 도 13의 본 발명의 제8 실시예에 따른 유기발광소자는 다른 트랜지스터(M1~M4)는 도 12의 본 발명의 제7 실시예와 동일하고, 다만 제5 트랜지스터(M5)가 피모스(PMOS) 트랜지스터로 구성된다. 따라서, 본 발명의 제6 실시예에 따른 유기발광소자의 모든 트랜지스터들(M1~M5)은 모두 피모스(PMOS) 트랜지스터로 구성되게 된다.
특히, 도 12의 본 발명의 제 7 실시예에 따른 유기발광소자에서는 제6 트랜지스터(M6)가 피모스(PMOS) 트랜지스터로 구성되는데 반해, 도 13의 본 발명의 제8 실시예에 따른 유기발광소자에서는 제6 트랜지스터(M6)가 엔모스(NMOS) 트랜지스터로 구성된다. 이에 따라, 제1 선택신호(Sel1)로 동시에 동일 신호가 인가되어 제 1 및 제6 트랜지스터(M6)가 온/오프되게 된다. 예를 들어, 제1 선택신호(Sel1)이 로우 전압인 경우, 제1 트랜지스터(M1)는 온이 되는 한편, 제6 트랜지스터(M6)는 오프가 된다. 반대로, 제1 선택신호(Sel1)이 하이 전압인 경우, 제1 트랜지스터(M1)는 오프가 되는 한편, 제6 트랜지스터(M6)는 온이 된다.
본 발명의 제8 실시예는 이와 같이 하나의 제1 선택신호(Sel1)로 동시에 제1 및 제6 트랜지스터(M1, M6)을 상보적으로 제어함으로써, 신호라인을 줄여 주어 공정 비용을 줄이고 나아가 개구율을 향상시킬 수 있다.
도 14은 본 발명의 바람직한 제9 실시예에 따른 유기발광소자의 화소를 나타낸 도면으로서, N×M개의 화소 중 하나를 대표적으로 도시한 것이다.
도 14을 참조하면, 제1 선택신호(Sel1)가 제4 트랜지스터(M4)의 게이트에 인가되고, 제3 선택신호(Sel2)가 제5 트랜지스터(M4, M5)의 게이트에 인가된다.
이때, 제4 트랜지스터(M4)의 드레인으로 개시전압(Vini)이 공급되고, 제4 트랜지스터(M4)의 소오스에 제3 트랜지스터(M3)의 드레인이 연결되고, 상기 제3 트랜지스터(M3)의 소오스에 제1 노드(노드 A)가 연결되어 있다.
여기서, 상기 제4 트랜지스터(M4)와 상기 제5 트랜지스터(M5)는 서로 상보적 으로 온/오프된다. 즉, 상기 제1 선택신호(Sel1)에 의해 상기 제4 트랜지스터(M4)가 온이 되면, 상기 제3 선택신호(Sel3)에 의해 상기 제5 트랜지스터(M5)는 오프가 된다. 이때, 상기 제1 선택신호(Sel1)는 로우 전압이 되고, 상기 제3 선택신호(Sel3)는 하이전압이 된다. 반대로, 상기 제1 선택신호(Sel1)에 의해 상기 제4 트랜지스터(M4)가 오프되면, 상기 제3 선택신호(Sel3)에 의해 상기 제5 트랜지스터(M5)는 온이 된다. 이때, 상기 제1 선택신호(Sel1)는 하이 전압이 되고, 상기 제3 선택신호(Sel3)는 로우 전압이 된다.
상기 제5 트랜지스터(M5)의 게이트에는 제3 선택신호(Sel1)가 인가되고, 상기 제3 선택신호(Sel1)에 의해 상기 제5 트랜지스터(M5)가 온이 될 때, 상기 제5 트랜지스터(M5)의 소오스에는 전원전압(Vdd)이 인가되며, 상기 제5 트랜지스터(M5)의 소오스에는 상기 제1 노드(노드 A)가 연결된다.
따라서, 상기 제3 선택신호(Sel3)에 의해 상기 제5 트랜지스터(M5)가 온이 될 때, 전원전압(Vdd)이 상기 제5 트랜지스터(M5)의 드레인 및 소오스를 통해 제1 노드(노드 A)에 인가된다.
상기 제3 트랜지스터(M3)는 상기 제4 트랜지스터(M4)가 온이 될 때, 문턱 전압(Vthp)을 생성하기 위한 트랜지스터로서, 제1 노드(노드 A)에 Vini-Vthp의 전압이 인가된다.
이때, 제1 화소에는 제2 선택신호(Sel2)에 따라 제1 데이터전압(Vdata1)을 인가시키기 위한 제1 트랜지스터(M1)와, 상기 제1 데이터 전압(Vdata)에 따른 제1 구동 전류를 흐르게 하는 제2 트랜지스터(M2)와, 상기 제1 트랜지스터(M1)와 제2 트랜지스터(M2) 사이의 제2 노드(노드 B)와, 상기 제1 노드(노드 A)와 제2 노드(노드 B) 사이에 연결된 콘덴서(Cs)와, 상기 제2 트랜지스터에 연결된 제1 유기발광다이오드(OLED1)가 구비된다.
마찬가지로, 제2 화소에는 제2 선택신호(Sel2)에 따라 제2 데이터전압(Vdata2)을 인가시키기 우한 제6 트랜지스터(M6)와, 상기 제2 데이터 전압(Vdata2)에 따른 제2 구동 전류를 흐르게 하는 제7 트랜지스터(M7)와, 상기 제6 트랜지스터(M6)와 제7 트랜지스터(M7) 사이의 제3 노드(노드 C)와, 상기 제1 노드(노드 A)와 제3 노드(노드 C) 사이에 연결된 콘덴서(Cs)와, 상기 제7 트랜지스터(M7)에 연결된 제2 유기발광다이오드(OLED2)가 구비된다.
이와 같이, 본 발명의 제9 실시예에서는 제3 내지 제5 트랜지스터(M3~M5)를 2개 또는 그 이상의 화소에 공유하도록 한다. 이에 따라, 화소마다 제3 내지 제5 트랜지스터(M3~M5)를 모두 구비하는 것에 비해 트랜지스터들을 크게 줄일 수 있어 비용을 줄이면서 개구율을 향상시킬 수 있다.
예를 들어, 기본적으로 하나의 화소에 5개의 트랜지스터가 사용된다고 하면, 2개의 화소에는 모두 10개의 트랜지스터가 필요하다. 이런 경우, 본 발명의 제2 실시예와 같이 구성하면, 2개의 화소에 7개의 트랜지스터만 있으면 되므로, 트랜지스터 3개를 줄일 수 있다. 이런 식으로 모든 화소에 적용하면, 상당량의 트랜지스터가 줄어들게 되므로 상당한 비용 절감의 효과가 있고, 또한 각 화소마다 차지하는 트랜지스터의 개수가 줄어들게 되므로 개구율도 향상될 수 있다.
이상에서 설명된 모든 트랜지스터들(M1~M7)은 피모스(PMOS) 트랜지스터이다.
도 15를 참조하여 상기와 같이 이루어진 유기발광소자의 동작을 살펴본다. 이러한 동작은 본 발명의 제1 실시예에서와 거의 유사하다.
도 15에 도시된 바와 같이, 3개의 구간의 타이밍에 의해 화소 구동이 이루어진다.
즉, 1구간에서 로우 전압을 갖는 제2 선택신호(Sel2)에 의해 제1 및 제6 트랜지스터(M1, M6)가 온이 되면, 로우 리셋 전압을 갖는 제1 및 제2 데이터 전압(Vdata1, Vdata2)이 인가되어 제2 노드(노드 B)와 제2노드(노드 C)를 초기화시킨다.
이어서, 제2 구간에서 로우 전압을 갖는 제2 선택신호(Sel2)에 의해 제2 트랜지스터(M2)가 온이 됨에 따라 하이 전압을 갖는 제1 데이터 전압(Vdata1)이 제2 노드(노드 B)에 인가되는 한편, 로우 전압을 갖는 제2 선택신호(Sel2)에 의해 제6 트랜지스터(M6)가 온이 됨에 따라 하이 전압을 갖는 제2 데이터 전압(Vdata2)이 제3 노드(노드 C)에 인가된다. 또한, 로우 전압을 갖는 제1 선택신호(Sel1)에 의해 제4 트랜지스터(M4)가 온이 되면, 개시 전압(Vini)이 상기 제4 트랜지스터(M4)에 인가되어 제3 트랜지스터(M3)에서 생성된 문턱전압(Vthp)과의 차인 Vini-Vthp의 전압이 제1 노드(노드 A)에 인가된다. 이때, 상기 제5 트랜지스터(M5)는 하이 전압을 갖는 제3 선택신호(Sel3)에 의해 오프된다.
제3 구간에서 로우 전압을 갖는 제3 선택신호(Sel3)에 의해 제5 트랜지스터(M5)가 온이 됨에 따라 전원전압(Vdd)이 제1 노드(노드 A)에 인가된다.
이때, 수학식 2 및 3에 의해 제2 노드(노드 B)는 (Vdd+Vdata1-Vini+Vthp)가 되고, 제3 노드(노드 C)는 Vdd_Vdata2-Vini+Vthp가 된다.
이때, 제2 트랜지스터(M2)의 게이트와 소오스 사이의 전압(Vgs1)은 (Vdata1-Vini+Vthp)가 되고, 제7 트랜지스터(M7)의 게이트와 소오스 사이의 전압(Vgs2)은 (Vdata2-Vini+Vthp)가 된다.
따라서, 제2 트랜지스터(M2)의 게이트와 소오스 사이의 전압(Vgs1)에 의해 상기 제2 트랜지스터(M2)에는 제1 구동전류(I1=K(Vdata1-Vini)2)이 흐르고, 제7 트랜지스터(M7)의 게이트와 소오스 사이의 전압(Vgs2)에 의해 상기 제7 트랜지스터(M7)에는 제2 구동전류(I2=K(Vdata2-Vini)2가 흐르게 된다.
그리고, 제1 구동 전류(I1)에 의해 제1 유기발광다이오드(OLED1)가 발광되고, 제2 구동전류(I2)에 의해 제2 유기발광다이오드(OLED2)가 발광되게 된다.
본 발명의 제9 실시예에서는 제1 노드(노드 A)에 2개의 화소가 연결되는 경우로 한정하여 설명하였지만, 필요에 따라 제1 노드(노드 A)에 더 많은 화소를 연결할 수도 있다.
그러므로, 제1 및 제2 구동전류(I1, I2)는 모두 전원전압(Vdd)과 문턱전압(Vthp)에 무관하게 되어, 소자의 비균일한 특성으로 인한 문턱전압의 변동에 따라 구동전류가 가변되는 것을 방지하여 원하는 계조를 얻을 수 있고, 대면적 패널의 경우 전원전압(Vdd)이 인가되는 라인의 선저항으로 인해 상부와 하부 사이에 발생되는 전원전압의 강하를 방지할 수 있다.
또한, 제1 노드(노드 A)에 적어도 2개 이상의 화소가 연결되도록 하여 트랜 지스터들의 개수를 줄여줌으로 인해, 공정 비용을 크게 줄이면서 개구율을 향상시킬 수 있다.
도 16은 본 발명의 바람직한 제10 실시예에 따른 유기발광소자의 화소를 나타낸 도면으로서, N×M개의 화소 중 하나를 대표적으로 도시한 것이다.
도 15의 본 발명의 제9 실시예와는 달리, 도 16의 본 발명의 제10 실시예에서는 제4 트랜지스터(M4)와 제5 트랜지스터(M5)를 하나의 선택신호(Sel1)로 제어할 수도 있다. 이때, 제4 트랜지스터(M4)와 제5 트랜지스터(M5)는 서로 극성이 반대인 것이 바람직하다. 즉, 상기 제4 트랜지스터(M4)가 피모스(PMOS) 트랜지스터인 경우, 상기 제5 트랜지스터(M5)는 엔모스(NMOS) 트랜지스터이고, 반대로 상기 제4 트랜지스터(M4)가 엔모스(NMOS) 트랜지스터인 경우, 제5 트랜지스터(M5)는 피모스(PMOS) 트랜지스터로 구성할 수 있다.
이와 같이, 하나의 선택신호(Sel1)로 상기 제4 및 제5 트랜지스터(M4, M5)를 동시에 제어함으로써, 선택신호의 생성 개수를 줄여주어 보다 효율적인 구동이 가능하다.
한편, 본 발명에서 서술된 제3 내지 제8 실시예에 의한 트랜지스터의 구성 변경은 본 발명의 제9 및 제 10 실시예에도 동일하게 적용될 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 5개의 트랜지스터를 이용하여 문턱 전압을 보상하여 소자 불균일에 따른 줄무늬 패턴의 생성을 방지하고 또한 구종 전류에 전원전압을 배제시켜 대면적에 따른 전원전압의 강하를 방지할 수 있다.
또한, 본 발명에 의하면, 이러한 문턱 전압 보상과 전원전압의 강하를 방지할 수 있는 회로를 여러 화소에 연결함으로써, 사용된 트랜지스터들의 개수를 줄여 주어 공정 비용을 줄이는 동시에 개구율을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (12)

  1. 개시전압을 인가하는 제4 트랜지스터;
    상기 제4 트랜지스터와 제1 노드 사이에 연결되어 제1 문턱전압을 생성하는 제3 트랜지스터;
    상기 제1 노드에 연결되어 전원전압을 인가하는 제5 트랜지스터;
    제2 노드에 연결되어 데이터 전압을 인가하는 제1 트랜지스터;
    상기 제1 및 제2 노드 사이에 연결되어 상기 개시전압, 상기 제1 문턱전압, 상기 전원전압 및 상기 데이터 전압을 유지하는 콘덴서;
    광을 생성하는 유기발광다이오드; 및
    상기 제2 노드와 상기 유기발광다이오드 사이에 연결되어 상기 데이터 전압과 상기 개시 전압에 의존하는 구동전류를 상기 유기발광다이오드에 공급하는 제2 트랜지스터
    를 포함하고,
    상기 전원전압은 상기 제2 및 제5 트랜지스터들로 입력되는 유기발광소자.
  2. 개시전압을 인가하는 제4 트랜지스터;
    상기 제4 트랜지스터와 제1 노드 사이에 연결되어 제1 문턱전압을 생성하는 제3 트랜지스터;
    상기 제1 노드에 연결되어 전원전압을 인가하기 위한 제5 트랜지스터;
    및
    상기 제1 노드가 연결된 적어도 2개 이상의 화소
    를 포함하고,
    상기 적어도 2개 이상의 화소 각각은,
    제2 노드에 연결되어 데이터 전압을 인가하는 제1 트랜지스터;
    상기 제1 및 제2 노드 사이에 연결되어 상기 개시전압, 상기 문턱전압, 상기 전원전압 및 상기 데이터 전압을 유지하는 콘덴서;
    광을 생성하는 유기발광다이오드; 및
    상기 제2 노드와 상기 유기발광다이오드 사이에 연결되어 상기 데이터 전압과 상기 개시전압에 의존하는 구동전류를 상기 유기발광다이오드에 공급하는 제2 트랜지스터
    를 포함하고,
    상기 전원전압은 상기 제2 및 제5 트랜지스터들로 입력되는 유기발광소자.
  3. 삭제
  4. 제1항 또는 제2항에 있어서, 상기 제2 트랜지스터의 제2 문턱전압은 상기 제3 트랜지스터에서 생성된 상기 제1 문턱 전압에 의해 상쇄되는 것을 특징으로 하는 유기발광소자.
  5. 제1항 또는 제2항에 있어서, 상기 제2 트랜지스터에 입력되는 상기 전원전압은 상기 제5 트랜지스터로 입력된 상기 전원전압에 의해 상쇄되는 것을 특징으로 하는 유기발광소자.
  6. 제1항 또는 제2항에 있어서, 상기 제4 및 제5 트랜지스터는 서로 반대인 극성을 가지고, 하나의 선택신호에 의해 제어되는 것을 특징으로 하는 유기발광소자.
  7. 제1항 또는 제2항에 있어서, 상기 제4 및 제5 트랜지스터는 서로 동일한 극성을 가지고, 서로 상이한 선택신호들에 의해 제어되는 것을 특징으로 하는 유기발광소자.
  8. 제1항 또는 제2항에 있어서, 리셋 기간에 상기 유기발광다이오드에 흐르는 고 전류를 차단하기 위해 상기 제2 트랜지스터와 상기 유기발광다이오드 사이에 연결된 제6 트랜지스터
    를 더 포함하는 유기발광소자.
  9. 제8항에 있어서, 상기 제1 및 제6 트랜지스터는 서로 반대인 극성을 가지고, 하나의 선택신호에 의해 제어되는 것을 특징으로 하는 유기발광소자.
  10. 제8항에 있어서, 상기 제1 및 제6 트랜지스터는 서로 동일한 극성을 가지고, 서로 상이한 선택신호들에 의해 제어되는 것을 특징으로 하는 유기발광소자.
  11. 제1항 또는 제2항에 있어서, 상기 제2 노드에는 상기 개시전압, 상기 문턱전압, 상기 전원전압 및 상기 데이터 전압에 의해 결정된 전압이 생성되는 것을 특징으로 하는 유기발광소자.
  12. 제1항 또는 제2항에 있어서, 제1 및 제4 트랜지스터가 턴온되는 경우, 상기 데이터 전압 그리고 상기 개시전압과 상기 제1 문턱전압의 차이값이 상기 제1 노드로 공급되고, 상기 제5 트랜지스터가 턴온되는 경우, 상기 전원전압이 상기 제1 노드로 공급되는 것을 특징으로 하는 유기발광소자.
KR1020040030445A 2004-04-30 2004-04-30 유기발광소자 KR101057206B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040030445A KR101057206B1 (ko) 2004-04-30 2004-04-30 유기발광소자
CNB2004100711781A CN100369093C (zh) 2004-04-30 2004-07-30 有机发光装置
US11/002,197 US7450092B2 (en) 2004-04-30 2004-12-03 Organic light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030445A KR101057206B1 (ko) 2004-04-30 2004-04-30 유기발광소자

Publications (2)

Publication Number Publication Date
KR20050104971A KR20050104971A (ko) 2005-11-03
KR101057206B1 true KR101057206B1 (ko) 2011-08-16

Family

ID=35186591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030445A KR101057206B1 (ko) 2004-04-30 2004-04-30 유기발광소자

Country Status (3)

Country Link
US (1) US7450092B2 (ko)
KR (1) KR101057206B1 (ko)
CN (1) CN100369093C (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707632B1 (ko) * 2005-03-31 2007-04-12 삼성에스디아이 주식회사 발광표시장치 및 그의 구동방법
KR100732828B1 (ko) * 2005-11-09 2007-06-27 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
US20070126728A1 (en) * 2005-12-05 2007-06-07 Toppoly Optoelectronics Corp. Power circuit for display and fabrication method thereof
KR101194861B1 (ko) * 2006-06-01 2012-10-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자
US7847767B2 (en) * 2007-01-17 2010-12-07 Himax Technologies Limited Pixel circuit
KR100857672B1 (ko) * 2007-02-02 2008-09-08 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
US7911459B2 (en) * 2007-03-28 2011-03-22 Himax Technologies Limited Pixel circuit
WO2009090969A1 (en) * 2008-01-15 2009-07-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
CN101251982B (zh) * 2008-04-07 2010-06-09 上海广电光电子有限公司 改善有源矩阵有机发光器件寿命的像素电路
KR100922065B1 (ko) * 2008-06-11 2009-10-19 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US20100007651A1 (en) * 2008-07-08 2010-01-14 Yang-Wan Kim Pixel and organic light emitting display using the same
KR101091439B1 (ko) * 2008-10-07 2011-12-07 파나소닉 주식회사 화상 표시 장치 및 그 제어 방법
TWI409762B (zh) * 2008-10-13 2013-09-21 Innolux Corp 發光二極體之畫素驅動電路
KR20100059316A (ko) * 2008-11-26 2010-06-04 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101008482B1 (ko) 2009-04-17 2011-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US9594239B1 (en) * 2009-06-16 2017-03-14 Lester F. Ludwig Optical tomography for microscopy, cell cytometry, microplate array instrumentation, crystallography, and other applications
JP5577719B2 (ja) * 2010-01-28 2014-08-27 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
TWI409761B (zh) * 2010-04-13 2013-09-21 Au Optronics Corp 發光二極體驅動電路與其驅動方法及顯示裝置
TWI493524B (zh) 2010-06-10 2015-07-21 Prime View Int Co Ltd 發光顯示器的畫素驅動電路及相關裝置與方法
CN102280085B (zh) * 2010-06-10 2013-09-11 元太科技工业股份有限公司 像素驱动电路、像素驱动的方法以及发光显示器
TWI406228B (zh) * 2010-07-08 2013-08-21 Au Optronics Corp 畫素結構以及有機發光元件的畫素結構
TW201218163A (en) 2010-10-22 2012-05-01 Au Optronics Corp Driving circuit for pixels of an active matrix organic light-emitting diode display and method for driving pixels of an active matrix organic light-emitting diode display
CN103562989B (zh) * 2011-05-27 2016-12-14 伊格尼斯创新公司 用于amoled显示器的老化补偿的系统和方法
KR101918270B1 (ko) * 2012-06-28 2019-01-30 삼성디스플레이 주식회사 화소 회로, 유기 발광 표시 장치 및 화소 회로의 구동 방법
CN102903333B (zh) * 2012-10-25 2015-05-06 昆山工研院新型平板显示技术中心有限公司 有机发光显示器的像素电路
CN102930821B (zh) * 2012-11-09 2015-08-26 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN102930822B (zh) 2012-11-12 2014-12-24 京东方科技集团股份有限公司 像素电路、显示装置和像素电路的驱动方法
CN103354077B (zh) * 2013-05-31 2017-02-08 上海和辉光电有限公司 一种像素驱动电路及显示面板
TWI515711B (zh) * 2013-12-30 2016-01-01 友達光電股份有限公司 畫素結構
JP2016001266A (ja) * 2014-06-12 2016-01-07 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示回路、および表示装置
CN104183220A (zh) * 2014-09-17 2014-12-03 熊菊莲 一种像素电路
US9472605B2 (en) 2014-11-17 2016-10-18 Apple Inc. Organic light-emitting diode display with enhanced aperture ratio
CN104700776B (zh) * 2015-03-25 2016-12-07 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN105047133A (zh) * 2015-08-07 2015-11-11 深圳市华星光电技术有限公司 一种有机发光二极管显示器
CN106710516A (zh) * 2015-08-26 2017-05-24 上海和辉光电有限公司 显示装置、像素驱动电路及其驱动方法
CN105405397A (zh) * 2015-10-14 2016-03-16 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、一种有机发光显示装置
CN107103880B (zh) * 2017-06-16 2018-11-20 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板以及显示装置
US20220367597A1 (en) * 2019-10-02 2022-11-17 Sharp Kabushiki Kaisha Display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
CA2311435C (en) * 2000-06-13 2004-04-20 Ibm Canada Limited-Ibm Canada Limitee Capacitor regulated high efficiency driver for light emitting diode
KR100370286B1 (ko) * 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
US6956337B2 (en) * 2003-08-01 2005-10-18 Directed Electronics, Inc. Temperature-to-color converter and conversion method
US7193588B2 (en) * 2003-09-29 2007-03-20 Wintek Corporation Active matrix organic electroluminescence display driving circuit
US7151550B2 (en) * 2003-11-03 2006-12-19 Solomon Systech Limited OLED driver circuit with selectable LCD controller interface and drive strength
US7218296B2 (en) * 2004-03-18 2007-05-15 Wintek Corporation Active matrix organic electroluminescence light emitting diode driving circuit

Also Published As

Publication number Publication date
CN1694135A (zh) 2005-11-09
US7450092B2 (en) 2008-11-11
US20050243076A1 (en) 2005-11-03
CN100369093C (zh) 2008-02-13
KR20050104971A (ko) 2005-11-03

Similar Documents

Publication Publication Date Title
KR101057206B1 (ko) 유기발광소자
JP4630789B2 (ja) 発光表示装置，及び画素回路
US7411571B2 (en) Organic light emitting display
US7414599B2 (en) Organic light emitting device pixel circuit and driving method therefor
KR101391813B1 (ko) 디스플레이 디바이스와, 광 변조기를 위한 제어 회로
US7663589B2 (en) Electro-luminescence display device and driving method thereof
KR100370286B1 (ko) 전압구동 유기발광소자의 픽셀회로
JP4589848B2 (ja) 有機電界発光装置
US8405587B2 (en) Method and system for programming and driving active matrix light emitting device pixel having a controllable supply voltage
KR101197768B1 (ko) 유기전계발광표시장치의 화소 회로
JP3570394B2 (ja) アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
US20060103322A1 (en) Apparatus and method for driving organic light-emitting diode
US20120001891A1 (en) Active matrix type display apparatus
KR20070111638A (ko) 유기전계발광표시장치의 화소 회로
JP2005141163A (ja) 画素回路、表示装置、および画素回路の駆動方法
US7605543B2 (en) Electro-luminescence display device and driving method thereof
KR101057275B1 (ko) 유기발광소자
US8022901B2 (en) Current control driver and display device
KR100623727B1 (ko) 유기전계발광장치의 화소 회로
KR100441530B1 (ko) 유기 전계발광 표시장치 및 그의 구동방법
KR20090087796A (ko) 능동 유기 발광 다이오드 디스플레이
JP2013047830A (ja) 表示装置および電子機器
KR100699999B1 (ko) 유기 전계 발광 표시장치
KR100601375B1 (ko) 유기 전계 발광 표시장치
KR100698710B1 (ko) 유기 전계 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 9