JP4630789B2 - 発光表示装置，及び画素回路 - Google Patents

発光表示装置，及び画素回路 Download PDF

Info

Publication number
JP4630789B2
JP4630789B2 JP2005296475A JP2005296475A JP4630789B2 JP 4630789 B2 JP4630789 B2 JP 4630789B2 JP 2005296475 A JP2005296475 A JP 2005296475A JP 2005296475 A JP2005296475 A JP 2005296475A JP 4630789 B2 JP4630789 B2 JP 4630789B2
Authority
JP
Japan
Prior art keywords
switching element
signal
light emitting
driving transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005296475A
Other languages
English (en)
Other versions
JP2006113586A (ja
Inventor
鎭泰 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2006113586A publication Critical patent/JP2006113586A/ja
Application granted granted Critical
Publication of JP4630789B2 publication Critical patent/JP4630789B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Description

本発明は発光表示装置に係り，画素に，有機発光素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ：ＯＬＥＤ），駆動トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ），キャパシタ，及びスイッチングトランジスタを備える発光表示装置，及び画素回路に関するものである。
近年，陰極線管に比べ重さおよび体積の小さい種々の平板表示装置が開発されており，特に発光効率，輝度および視野角に優れ応答速度の速い発光表示装置が注目を浴びている。発光素子は，光を発散する薄膜の発光層がカソード電極とアノード電極間に位置する構造を有し，発光層に電子および正孔を注入してこれらを再結合させることにより励起子が生成され，励起子が低エネルギーに落ちながら発光する特性を持っている。
このような発光素子は，発光層が無機物または有機物から構成され，発光層の種類によって無機発光素子と有機発光素子に区分される。図１は従来技術による発光表示装置の画素を示す回路図である。図１に示すように，画素は，有機発光素子ＯＬＥＤ，駆動トランジスタＭ１０２，キャパシタＣｓｔ，およびスイッチングトランジスタＭ１０１を備える。
そして，走査線Ｓｎ，データ線Ｄｍ，および電源線Ｖｄｄが画素に連結される。そして，走査線Ｓｎは行方向に形成され，データ線Ｄｍ及び電源線Ｖｄｄは列方向に形成される。ここで，ｎは１からＮまでの任意の整数，ｍは１からＭまでの任意の整数である。
スイッチングトランジスタＭ１０１は，ソース電極がデータ線Ｄｍに連結され，ドレイン電極が第１ノードＸＡに連結され，ゲート電極が走査線Ｓｎに連結される。駆動トランジスタＭ１０２は，ソース電極が画素の電源線Ｖｄｄに連結され，ドレイン電極が有機発光素子ＯＬＥＤに連結され，ゲート電極が第１ノードＸＡに連結される。そして，ゲート電極に入力される信号に応じて，有機発光素子ＯＬＥＤに発光のための電流を供給する。駆動トランジスタＭ１０２の電流量は，スイッチングトランジスタＭ１０１を介して印加されるデータ信号により制御される。
キャパシタＣｓｔは，第１電極が駆動トランジスタＭ１０２のソース電極に連結され，第２電極が第１ノードＸＡに連結され，データ信号により印加された，ソース電極とゲート電極間の電圧を一定期間維持する。
このような構成によると，スイッチングトランジスタＭ１０１のゲート電極に印加される走査信号に応じてスイッチングトランジスタＭ１０１がオン状態となると，キャパシタＣｓｔにデータ信号に相応する電圧が充電され，キャパシタＣｓｔに充電された電圧が駆動トランジスタＭ１０２のゲート電極に印加される。駆動トランジスタＭ１０２から有機発光素子ＯＬＥＤを通じて電源Ｖｓｓに電流が流れるようにして，有機発光素子ＯＬＥＤが発光するようにする（特許文献１，２，３参照）。
この際，駆動トランジスタＭ１０２により有機発光素子ＯＬＥＤに流れる電流はつぎの数式１のようである。
Figure 0004630789
ここで，ＩＯＬＥＤは有機発光素子ＯＬＥＤに流れる電流，Ｖｇｓは駆動トランジスタＭ１０２のソースとゲート間の電圧，Ｖｔｈは駆動トランジスタＭ１０２のスレショルド電圧，Ｖｄａｔａはデータ信号電圧，βは駆動トランジスタＭ１０２の利得係数を示す。数式１に示すように，有機発光素子ＯＬＥＤに流れる電流ＩＯＬＥＤは駆動トランジスタＭ１０２のスレショルド電圧の大きさによって異なる。
大韓民国公開特許第２００４−０００８９２２号明細書 大韓民国公開特許第２００４−０００９２８５号明細書 大韓民国公開特許第２００４−００２４３９８号明細書
しかしながら，発光表示装置は，製造工程で駆動トランジスタＭ１０２のスレショルド電圧の偏差が発生し，このようなトランジスタＭ１０２のスレショルド電圧の偏差による，有機発光素子ＯＬＥＤに流れる電流量の不均一により輝度が変わる問題点がある。
また，画素に連結され各画素に画素電源を供給する画素の電源線Ｖｄｄは第１電源線（図示せず）に連結され，画素電源を受ける。この場合，電源線Ｖｄｄにより，第１電源線（図示せず）から供給される第１電源が電圧降下し，第１電源線（図示せず）が長くなるほど連結される電源線Ｖｄｄが多くなり，電圧降下の大きさがさらに大きくなる問題点がある。特に，最近に大画面を有する平板表示装置が脚光を浴びているので，平板表示装置の画面が次第に大きくなり，第１電源線（図示せず）で発生する電圧降下がさらに大きくなる。
そこで，本発明はこのような問題点に鑑みてなされたもので，その目的とするところは，発光素子に流れる電流が，駆動トランジスタのスレショルド電圧の偏差及び画素電源の影響を受けず，発光素子に流れる電流量が一定となるようにして，発光表示装置の輝度ムラを防止することのできる発光表示装置，及び画素回路を提供することにある。
上記課題を解決するために，本発明のある観点によれば，発光素子と，ゲート電極に印加された電圧に対応して，第１電源から発光素子へ電流を流入させる駆動トランジスタと，第１走査信号に応じて，データ信号を伝達する第１スイッチング素子と，第１走査信号に応じて，第２電源を駆動トランジスタのゲート電極に印加する第２スイッチング素子と，第１スイッチング素子及び第２スイッチング素子の動作に応じて，データ信号及び第２電源に対応する電圧を貯蔵するキャパシタと，第２走査信号に応じて，キャパシタに貯蔵された電圧を駆動トランジスタのゲート電極に印加する第３スイッチング素子と，第３走査信号に応じて，第１電源を駆動トランジスタに伝達する第４スイッチング素子と，を備えることを特徴とする，画素回路が提供される。
上記画素回路を構成することにより，発光素子に流れる電流は，駆動トランジスタのスレショルド電圧及び第１電源にかかわらず，データ信号の電圧と第２電源にだけ対応して流れ，駆動トランジスタのスレショルド電圧の差を補償して，画素電源を供給する第１電源が電圧降下して画素電源が低くなっても，発光素子に流れる電流量の変化がないようにできるので，発光表示装置の輝度ムラを防止することができる。
また，第３走査信号に応じて，発光素子への電流の流入を遮断する第５スイッチング素子をさらに備えることができる。発光素子が発光する場合は，第５スイッチング素子がオフ状態となって，発光素子にだけ電流が流れるようにし，発光素子が発光してはいけない場合（特に，スレショルド電圧を検出する期間）には，第５スイッチング素子がオン状態となって，発光素子に電流が流れずに第５スイッチング素子に流れるようにすることができる。
ここで，駆動トランジスタのソース電極はゲート電極よりスレショルド電圧の分だけ高い電圧を維持しているので，上記画素回路のキャパシタに貯蔵される電圧は，データ信号の電圧から，第２電源と駆動トランジスタのスレショルド電圧との和を減算した電圧とすることができる。キャパシタに貯蔵された電圧が駆動トランジスタのゲート電極に印加され，キャパシタに貯蔵された電圧に対応する電流が駆動トランジスタを介して発光素子に流れる。
第１〜３走査信号は周期的な信号であり，各周期は第１期間及び第２期間を有し，第１走査信号は，第１期間でオン信号，第２期間でオフ信号であり，第２走査信号は，第１期間でオフ信号，第２期間でオン信号であり，第３走査信号は，第１期間でオフ信号，第２期間でオン信号であるとよい。これにより，第１期間では第１スイッチング素子と第２スイッチング素子とがオンし，第２期間では第３スイッチング素子と第４スイッチング素子とがオンする。
上記画素回路を動作させるため，第２電源は，駆動トランジスタがオフ状態を維持できる電圧を有することができ，また，第１電源と第２電源との差の絶対値は，少なくとも駆動トランジスタのスレショルド電圧の絶対値と同一とすることができる。
第３走査信号により，第４スイッチング素子と第５スイッチング素子とは，相違した動作状態を維持することができる。これにより，発光素子が発光する場合は，第５スイッチング素子がオフ状態となって，発光素子にだけ電流が流れるようにし，発光素子が発光してはいけない場合には，第５スイッチング素子がオン状態となって，発光素子に電流が流れないようにすることができる。
上記課題を解決するために，本発明の別の観点によれば，発光素子と，ゲート電極に印加された電圧に対応して，第１電源から前記発光素子へ駆動電流を伝達する駆動トランジスタと，データ信号及び駆動トランジスタのゲート電極に印加される第２電源の電圧に対応して，所定の電圧を貯蔵するキャパシタと，データ信号をキャパシタに選択的に伝達する第１スイッチング部と，キャパシタに貯蔵された電圧または第２電源の電圧のいずれかを駆動トランジスタのゲート電極に印加する第２スイッチング部と，第１電源を駆動トランジスタに選択的に伝達する第３スイッチング部と，を備えることを特徴とする，画素回路が提供される。
第１スイッチング部，第２スイッチング部，及び第３スイッチング部を構成することにより，発光素子に流れる電流は，駆動トランジスタのスレショルド電圧及び第１電源にかかわらず，データ信号の電圧と第２電源にだけ対応して流れるので，発光表示装置の輝度ムラを防止することができる。
駆動トランジスタのソース電極はゲート電極よりスレショルド電圧の分だけ高い電圧を維持しているので，キャパシタに貯蔵される電圧は，データ信号の電圧から，第２電源と駆動トランジスタのスレショルド電圧との和を減算した電圧とすることができる。キャパシタに貯蔵された電圧が駆動トランジスタのゲート電極に印加され，キャパシタに貯蔵された電圧に対応する電流が駆動トランジスタを介して発光素子に流れる。
第１〜３スイッチング部は，第１〜３走査信号を受信し，第１〜３走査信号は周期的な信号であり，各周期は第１期間及び第２期間を有し，第１走査信号は，第１期間でオン信号，第２期間でオフ信号であり，第２走査信号は，第１期間でオフ信号，第２期間でオン信号であり，第３走査信号は，第１期間でオフ信号，第２期間でオン信号であるとよい。また，第１スイッチング部は第１走査信号を受信し，第２スイッチング部は第１走査信号及び第２走査信号を選択的に受信し，第３スイッチング部は第３走査信号を受信することができる。こうして，第１期間では第１スイッチング部と第２スイッチング部の一部素子とがオンし，第２スイッチング部の他の一部素子と第２期間では第３スイッチング部とがオンする。
駆動トランジスタのソース電極はゲート電極よりスレショルド電圧の分だけ高い電圧を維持しており，第１電源と第２電源との差の絶対値は，少なくとも駆動トランジスタのスレショルド電圧の絶対値と同一であることができる。
また，上記課題を解決するために，本発明のさらに別の観点によれば，発光素子と，第１端子がＡノードに連結され，第２端子がＣノードに連結されるキャパシタと，ソース電極及びドレイン電極がデータ線及びＡノードに連結され，ゲート電極が第１走査線に連結される第１スイッチング素子と，ソース電極及びドレイン電極が第２電源及びＢノードに連結され，ゲート電極が第１走査線に連結される第２スイッチング素子と，ソース電極及びドレイン電極がＡノード及びＢノードに連結され，ゲート電極が第２走査線に連結される第３スイッチング素子と，ソース電極及びドレイン電極がＣノード及び発光素子に連結され，ゲート電極がＢノードに連結される駆動トランジスタと，ソース電極及びドレイン電極が第１電源及び駆動トランジスタに連結され，第１電源を駆動トランジスタに選択的に印加する第４スイッチング素子と，を備えることを特徴とする，画素回路が提供される。
上記素子の構成により，発光素子に流れる電流は，駆動トランジスタのスレショルド電圧及び第１電源にかかわらず，データ信号の電圧と第２電源にだけ対応して流れるので，発光表示装置の輝度ムラを防止することができる。
発光素子に連結され，第４スイッチング素子と反対の動作状態を維持する第５スイッチング素子をさらに備える。これにより，発光素子が発光する場合は，第５スイッチング素子がオフ状態となって発光素子にだけ電流が流れ，発光素子が発光してはいけない場合には，第５スイッチング素子がオン状態となって発光素子に電流が流れないようにすることができる。
第２電源は，駆動トランジスタがオフ状態を維持できる電圧を有するとよい。また，駆動トランジスタのソース電極はゲート電極よりスレショルド電圧の分だけ高い電圧を維持しており，第１電源と第２電源との差の絶対値は，少なくとも駆動トランジスタのスレショルド電圧の絶対値と同一であるこができる。
さらに，上記課題を解決するために，本発明の別の観点によれば，複数の走査線，複数のデータ線，および複数の画素回路を備え，
画素回路は，発光素子と，第１電源から発光素子に駆動電流を伝達する駆動トランジスタと，第１走査信号に応じて，データ信号を伝達する第１スイッチング素子と，第１走査信号に応じて，第２電源を駆動トランジスタのゲート電極に印加する第２スイッチング素子と，第１スイッチング素子及び第２スイッチング素子の動作に応じて，データ信号及び第２電源に対応する電圧を貯蔵するキャパシタと，第２走査信号に応じて，第１電圧を駆動トランジスタのゲート電極に印加する第３スイッチング素子と，第３走査信号に応じて，第１電源を伝達または遮断する第４スイッチング素子と，を備えることを特徴とする，発光表示装置が提供される。
上記のように画素回路を構成することにより，発光素子に流れる電流は，駆動トランジスタのスレショルド電圧及び第１電源にかかわらず，データ信号の電圧と第２電源にだけ対応して流れ，駆動トランジスタのスレショルド電圧の差を補償して，画素電源を供給する第１電源が電圧降下して画素電源が低くなっても，発光素子に流れる電流量の変化がないようにできるので，発光表示装置の輝度ムラを防止することができる。
駆動トランジスタのソース電極はゲート電極よりスレショルド電圧の分だけ高い電圧を維持しているので，キャパシタに貯蔵される電圧は，データ信号の電圧から，第２電源と駆動トランジスタのスレショルド電圧との和を減算した電圧とすることができる。また，第１電源と第２電源との差の絶対値は，少なくとも駆動トランジスタのスレショルド電圧の絶対値と同一であるこができる。
第１〜３走査信号は周期的な信号であり，各周期は第１期間及び第２期間を有し，第１走査信号は，第１期間でオン信号，第２期間でオフ信号であり，第２走査信号は，第１期間でオフ信号，第２期間でオン信号であり，第３走査信号は，第１期間でオフ信号，第２期間でオン信号であるとよい。これにより，第１期間では第１スイッチング素子と第２スイッチング素子とがオンし，第２期間では第３スイッチング素子と第４スイッチング素子とがオンする。
また，第２電源は，駆動トランジスタがオフ状態を維持できる電圧を有するとよい。
また，第３走査信号に応じて，発光素子に流れる電流を遮断する第５スイッチング素子をさらに備えるとよい。第３走査信号により，第４スイッチング素子と第５スイッチング素子とが相違した動作状態を維持することができ，これにより，発光素子が発光する場合は，第５スイッチング素子がオフ状態となって，発光素子にだけ電流が流れるようにし，発光素子が発光してはいけない場合には，第５スイッチング素子がオン状態となって，発光素子に電流が流れないようにすることができる。
第１〜３走査信号を伝達する走査駆動部と，データ信号を伝達するデータ駆動部と，をさらに備えることができ，発光表示装置において，画素に走査信号やデータ信号を伝達することができる。
本発明による発光表示装置，及び画素回路は，画素回路において，発光素子に流れる電流をデータ信号の電圧と補償電源にだけ対応して流れるようにしたので，駆動トランジスタのスレショルド電圧と画素電源に無関係に駆動トランジスタに電流が流れるようになり，駆動トランジスタのスレショルド電圧の差を補償し，画素電源が電圧降下して画素電源が低くなっても発光素子に流れる電流量の変化がないようにできるので，発光表示装置の輝度ムラを防止することができる。
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
図２は本実施の形態による発光表示装置の構成図である。図２に示すように，本実施の形態による発光表示装置は，画素部１００，データ駆動部２００，及び走査駆動部３００を備えている。
画素部１００は，Ｎ×Ｍ個の有機発光素子ＯＬＥＤを有する画素１１０，行方向に配列されたＮ本の第１走査線Ｓ１．１，Ｓ１．２，・・・，Ｓ１．Ｎ−１，Ｓ１．Ｎ，Ｎ本の第２走査線Ｓ２．１，Ｓ２．２，・・・，Ｓ２．Ｎ−１，Ｓ２．Ｎ，Ｎ本の第３走査線Ｓ３．１，Ｓ３．２，・・・，Ｓ３．Ｎ−１，Ｓ３．Ｎ，列方向に配列されたＭ本のデータ線Ｄ１，Ｄ２，・・・，ＤＭ−１，ＤＭ，画素電源（第１電源）を供給するＭ本の画素電源線Ｖｄｄ，および補償電源（第２電源）を供給するＭ本の補償電源線Ｖｉｎｉｔを備える。そして，それぞれの画素電源線Ｖｄｄと補償電源線Ｖｉｎｉｔは第１電源線１２０と第２電源線１３０に連結され，外部から電源を受ける。
そして，第１走査線Ｓ１．１，Ｓ１．２，・・・，Ｓ１．Ｎ−１，Ｓ１．Ｎ，及び第２走査線Ｓ２．１，Ｓ２．２，・・・，Ｓ２．Ｎ−１，Ｓ２．Ｎを介して伝達される第１走査信号及び第２走査信号に応じて，データ線Ｄ１，Ｄ２，・・・，ＤＭ−１，ＤＭを介して伝達されるデータ信号が画素１１０に伝達され，データ信号に対応する駆動電流を生成し，第３走査線Ｓ３．１，Ｓ３．２，・・・，Ｓ３．Ｎ−１，Ｓ３．Ｎを介して伝達される第３走査信号に応じて駆動電流がＯＬＥＤに伝達されて画像を表現する。
データ駆動部２００は，データ線Ｄ１，Ｄ２，・・・，ＤＭ−１，ＤＭに連結され，画素部１００にデータ信号を伝達するようにする。
走査駆動部３００は，画素部１００の側面に構成されるもので，第１走査線Ｓ１．１，Ｓ１．２，・・・，Ｓ１．Ｎ−１，Ｓ１．Ｎ，第２走査線Ｓ２．１，Ｓ２．２，・・・，Ｓ２．Ｎ−１，Ｓ２．Ｎ，及び第３走査線Ｓ３．１，Ｓ３．２，・・・，Ｓ３．Ｎ−１，Ｓ３．Ｎに連結され，第１走査信号，第２走査信号及び第３走査信号を画素部１００に印加し，画素部１００の行を順次選択し，選択された行にはデータ駆動部２００からデータ信号が印加され，このデータ信号に応答して画素１１０が発光する。
図３は本実施の形態による画素の回路を示す回路図である。図３に示すように，画素は，発光部１１１，貯蔵部１１２，駆動素子１１３，第１スイッチング部１１４，第２スイッチング部１１５，及び第３スイッチング部１１６からブロック化することができる。
駆動素子１１３は，ソース電極，ゲート電極，及びドレイン電極を有し，貯蔵部１１２に貯蔵された電圧により，発光部１１１に入力される電流量を決定して発光部１１１の明るさを制御する。第１スイッチング部１１４は，データ信号を受信して選択的に貯蔵部１１２に伝達するようにする。第２スイッチング部１１５は，貯蔵部１１２に貯蔵された電圧と補償電源線Ｖｉｎｉｔを介して印加される補償電源のいずれかの電圧を駆動素子１１３のゲート電極に選択的に伝達するようにする。
貯蔵部１１２は，所定の電圧を貯蔵し，駆動素子１１３のゲート電極に，貯蔵された電圧を印加し，第１スイッチング部１１４を介して受けたデータ信号の電圧と駆動素子１１３のソース電極の電圧の差だけの電圧を貯蔵する。駆動素子１１３のソース電極の電圧は，補償電源電圧より駆動素子１１３のスレショルド電圧の絶対値だけ高い電圧を有する。
第３スイッチング部１１６は，画素電源線を介して画素電源を選択的に画素に印加できるようにして，貯蔵部１１２に電圧が貯蔵される過程では，第１電源Ｖｄｄが駆動素子１１３に印加されないようにし，貯蔵部１１２への貯蔵が完了すると，画素電源線Ｖｄｄを駆動素子１１３に印加するようにする。
各ブロックをさらに説明すると，画素１１０は，ＯＬＥＤおよびその周辺回路，第１スイッチング素子Ｍ１，第２スイッチング素子Ｍ２，第３スイッチング素子Ｍ３，駆動トランジスタＭ４，第４スイッチング素子Ｍ５，およびキャパシタＣｓｔを有している。第１〜第３スイッチング素子Ｍ１，Ｍ２，Ｍ３，駆動トランジスタＭ４，及び第４スイッチング素子Ｍ５は，それぞれ，ゲート電極，ソース電極及びドレイン電極を備えており，キャパシタＣｓｔは第１電極と第２電極とからなる。
第１スイッチング素子Ｍ１は，ゲート電極が第１走査線Ｓ１．ｎに連結され，ソース電極がデータ線Ｄｍに連結され，ドレイン電極が第１ノードＡに連結される。したがって，第１走査線Ｓ１．ｎを介して入力された第１走査信号に応じて，データ信号を第１ノードＡに伝達する。
第２スイッチング素子Ｍ２は，ゲート電極が第１走査線Ｓ１．ｎに連結され，ソース電極が補償電源線Ｖｉｎｉｔに連結され，ドレイン電極が第２ノードＢに連結される。したがって，第１走査線Ｓ１．ｎを介して入力された第１走査信号に応じて，補償電源線Ｖｉｎｉｔを介して入力される補償電源（第２電源）を第２ノードＢに伝達する。そして，補償電源線Ｖｉｎｉｔを介して入力される補償電源はハイ信号を維持する。
キャパシタＣｓｔは，第１ノードＡと第３ノードＣとの間に連結され，第１ノードＡに印加される電圧と第３ノードＣに印加される電圧との差だけの電圧を充電し，１フレームの時間の間に駆動トランジスタＭ４のゲート電極に印加する。
第３スイッチング素子Ｍ３は，ゲート電極が第２走査線Ｓ２．ｎに連結され，ソース電極が第１ノードＡに連結され，ドレイン電極が第２ノードＢに連結される。したがって，第２走査線Ｓ２．ｎを介して入力される第２走査信号に応じて，キャパシタＣｓｔに貯蔵されている電圧を駆動トランジスタＭ４のゲート電極に印加する。
駆動トランジスタＭ４は，ゲート電極が第２ノードＢに連結され，ソース電極が第３ノードＣに連結され，ドレイン電極がＯＬＥＤのアノード電極に連結される。そして，駆動トランジスタＭ４は，ゲート電極に印加される電圧に対応する電流をソース電極からドレイン電極を介して流れるようにしてＯＬＥＤに電流を供給し，電流は電源Ｖｓｓに流れる。
第４スイッチング素子Ｍ５は，ゲート電極が第３走査線Ｓ３．ｎに連結され，ソース電極が画素電源線Ｖｄｄに連結され，ドレイン電極が第３ノードＣに連結される。したがって，第３走査線Ｓ３．ｎを介して入力される第３走査信号に応じて第４スイッチング素子Ｍ５がスイッチングを行い，画素電源が選択的に印加されて，ＯＬＥＤに流れる電流を制御するようにする。
ここで，ｎは１からＮまでの任意の整数であり，ｍは１からＭまでの任意の整数である。図４は本実施の形態による画素の変形例を示す回路図である。図４に示すように，図３の実施形態と異なる点は，ＯＬＥＤに第５スイッチング素子Ｍ６が並列に連結されたことである。
第５スイッチング素子Ｍ６は，ゲート電極が第３走査線Ｓ３．ｎに連結され，ソース電極がＯＬＥＤのカソード電極に連結され，ドレイン電極が発光素子のアノード電極に連結される。そして，第４スイッチング素子Ｍ５とは極性が反対である。
図４に示すように，第４スイッチング素子Ｍ５をＰ型トランジスタで構成すると，第５スイッチング素子Ｍ６はＮ型トランジスタで構成することにより，第４スイッチング素子Ｍ５がオン状態であるとき，第５スイッチング素子Ｍ６はオフ状態となり，第４スイッチング素子Ｍ５がオフ状態であるとき，第５スイッチング素子Ｍ６はオン状態となる。
したがって，ＯＬＥＤが発光する場合は，第５スイッチング素子Ｍ６がオフ状態となって，ＯＬＥＤにだけ電流が流れるようにし，ＯＬＥＤが発光してはいけない場合（特に，スレショルド電圧を検出する期間）には，第５スイッチング素子Ｍ６がオン状態となって，ＯＬＥＤに電流が流れずに第５スイッチング素子Ｍ６に流れるようにして，ＯＬＥＤが発光しないようにする。
図５は，図３及び図４に示す画素の動作を示すタイミング図，図６は，図３及び図４に示す画素のスレショルド電圧の補償過程で形成される回路図，図７は，図３および図４に示す画素の駆動電流が流れる過程で形成される回路図である。
図５〜図７に基づいて説明すると，第１走査信号Ｓ１．ｎがロー信号となり，第２走査信号Ｓ２．ｎ及び第３走査信号Ｓ３．ｎがハイ信号となる第１動作時間Ｔ１（第１期間）と，第１走査信号がハイ信号Ｓ１．ｎとなり，第２走査信号Ｓ２．ｎ及び第３走査信号Ｓ３．ｎがロー信号となる第２動作時間Ｔ２（第２期間）とに区分され，画素が動作する。
第１動作時間Ｔ１には，第１走査信号Ｓ１．ｎ（ロー信号）に応じて，第１スイッチング素子Ｍ１および第２スイッチング素子Ｍ２がオン状態となり，第２走査信号Ｓ２．ｎと第３走査信号Ｓ３．ｎ（ハイ信号）に応じて，第３スイッチング素子Ｍ３および第４スイッチング素子Ｍ５はオフ状態となる。
図６に基づいて回路の動作を説明すると，データ信号が第１スイッチング素子Ｍ１を介して第１ノードＡに印加され，補償電源が第２スイッチング素子Ｍ２を介して駆動トランジスタＭ４のゲート電極に印加される。
この際，第２走査信号Ｓ２．ｎがオン状態からオフ状態となった後，第１走査信号Ｓ１．ｎがオフ状態からオン状態となるので，第３スイッチング素子Ｍ２がオフ状態となった後に第１スイッチング素子Ｍ１および第２スイッチング素子Ｍ２がオン状態となるため，データ信号がほかの電圧により歪まずに，キャパシタにデータ信号が正確に書き込まれ，駆動トランジスタＭ４のゲート電極に印加される電圧が一定になる。
印加される補償電源はハイ信号であるので，駆動トランジスタＭ４はオフ状態を維持し，駆動トランジスタＭ４のソース電極はゲート電極よりスレショルド電圧の分だけ高い電圧を維持し，キャパシタＣｓｔにより，駆動トランジスタＭ４のソース，ゲート間には，下記数式２に示すような電圧が充電される。
Figure 0004630789
ここで，Ｖｄａｔａはデータ信号の電圧，Ｖｉｎｉｔは補償電源の電圧，Ｖｔｈは駆動トランジスタＭ４のスレショルド電圧を示す。また，画素電源の電圧は，少なくとも補償電源の電圧と駆動トランジスタのスレショルド電圧の絶対値の和と同じにしなければ駆動トランジスタＭ４が正確な動作をすることができない。
そして，第２動作時間Ｔ２においては，第１走査信号Ｓ１．ｎがハイ信号を維持し，第２走査信号Ｓ２．ｎ及び第３走査信号Ｓ３．ｎがロー状態を維持する。第２動作時間は１フレームの時間を維持する。
この際，第１走査信号Ｓ１．ｎにより，第１スイッチング素子Ｍ１および第２スイッチング素子Ｍ２はオフ状態を維持し，第２走査信号Ｓ２．ｎ及び第３走査信号Ｓ３．ｎにより，第３スイッチング素子Ｍ３及び第４スイッチング素子Ｍ５はオン状態を維持する。したがって，図７に示すように回路が連結される。
図７に基づいて回路の動作を説明すると，キャパシタＣｓｔに充電された電圧が駆動トランジスタＭ４のゲート電極に印加され，キャパシタＣｓｔに充電された電圧に対応する電流が駆動トランジスタＭ４を介してＯＬＥＤに流れる。この際，第１走査信号Ｓ１．ｎがオン状態からオフ状態になった後に第２走査信号Ｓ２．ｎがオフ状態からオン状態になり，第３スイッチング素子Ｍ３は，キャパシタＣｓｔに充電された電圧のみを駆動トランジスタＭ４のゲート電極に印加して，駆動トランジスタＭ４のゲート電極に印加される電圧が一定になるようにする。
駆動トランジスタＭ４を介してＯＬＥＤに流れる電流は，下記の数式３に示すような電流となる。
Figure 0004630789
ＩＯＬＥＤはＯＬＥＤに流れる電流，Ｖｇｓは駆動トランジスタＭ４のソース電極とゲート電極との間の電圧，Ｖｄａｔａはデータ信号の電圧，Ｖｉｎｉｔは補償電源の電圧，Ｖｔｈは駆動トランジスタＭ４のスレショルド電圧，βは駆動トランジスタＭ４の利得係数を示す。
したがって，ＯＬＥＤに流れる電流は，数式３に示すように，駆動トランジスタＭ４のスレショルド電圧と画素電源にかかわらず，データ信号の電圧と補償電源にだけ対応して流れる。
この際，画素電源は発光素子に電流が流れるようにするので，画素電源には電流の流れによる電圧降下が発生するが，補償電源はキャパシタＣｓｔに連結され，補償電源により画素に流れる電流がないため，補償電源には電圧降下が発生しない。
したがって，図３及び図４に示す画素によると，駆動トランジスタＭ４のスレショルド電圧の偏差が補償され，画素電源の電圧降下が補償されるので，大面積発光表示装置を具現するのに好適である。
図８は本実施の形態による画素が，Ｎ型ＭＯＳトランジスタから具現された例の回路図である。図８に示すように，画素１１０は，ＯＬＥＤおよびその周辺回路，第１スイッチング素子Ｍ１１，第２スイッチング素子Ｍ１２，第３スイッチング素子Ｍ１３，駆動トランジスタＭ１４，第４スイッチング素子Ｍ１５，およびキャパシタＣｓｔを有する。
第１〜第３スイッチング素子Ｍ１１，Ｍ１２，Ｍ１３，駆動トランジスタＭ１４及び第４スイッチング素子Ｍ１５はＮ型ＭＯＳトランジスタから具現され，ゲート電極，ソース電極及びドレイン電極を備えており，キャパシタＣｓｔは第１電極と第２電極とからなる。この際，ＯＬＥＤは駆動トランジスタＭ１４に連結され，第４スイッチング素子Ｍ１５は駆動トランジスタＭ１４と電源Ｖｓｓとの間に位置する。
図９は，図８に示す画素の動作を示すタイミング図である。図９に基づいて説明すると，第１走査信号Ｓ１．ｎがハイ信号となり，第２走査信号Ｓ２．ｎおよび第３走査信号Ｓ３．ｎがロー信号となる第１動作時間Ｔ１１（第１期間）と，第１走査信号がロー信号Ｓ１．ｎとなり，第２走査信号Ｓ２．ｎおよび第３走査信号Ｓ３．ｎがハイ信号となる第２動作時間Ｔ１２（第２期間）に区分されて画素が動作する。
第１動作時間Ｔ１１においては，第１走査信号Ｓ１．ｎにより第１スイッチング素子Ｍ１１と第２スイッチング素子Ｍ１２がオン状態となり，第２走査信号および第３走査信号により第３スイッチング素子Ｍ１３および第４スイッチング素子Ｍ１５がオフ状態となり，補償電源線Ｖｉｎｉｔを介して印加される補償電源が駆動トランジスタＭ１４のゲート電極に印加され，キャパシタＣｓｔに数式２のような電圧を貯蔵する。この際，補償電源線Ｖｉｎｉｔを介して印加される補償電源はロー信号を維持する。
そして，第２動作時間Ｔ１２においては，第１走査信号Ｓ１．ｎがロー信号を維持し，第２走査信号Ｓ２．ｎおよび第３走査信号Ｓ３．ｎがハイ状態を維持する。第２動作時間Ｔ１２は１フレーム時間を維持する。この際，第１走査信号Ｓ１．ｎにより第１スイッチング素子Ｍ１１と第２スイッチング素子Ｍ１２はオフ状態を維持し，第２走査信号Ｓ２．ｎ及び第３走査信号Ｓ３．ｎにより第３スイッチング素子Ｍ１３と第４スイッチング素子Ｍ１５はオン状態を維持する。
この際，キャパシタＣｓｔに貯蔵された電圧が印加され，ＯＬＥＤに数式３に示すような駆動電流が流れる。前記構成において，ＯＬＥＤへの電流の流れを制御する第４スイッチング素子Ｍ１５の場合には，画素を具現するほかのトランジスタがＰ型ＭＯＳの場合はＮ型ＭＯＳで具現することもでき，Ｎ型ＭＯＳの場合はＰ型ＭＯＳで具現することもできる。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は，発光表示装置，及びその画素回路に適用可能であり，画素に，有機発光素子，駆動素子，キャパシタ，及びスイッチング素子を備える発光表示装置，及び画素回路に適用可能である。
従来技術による発光表示装置の画素回路を示す回路図である。 本実施の形態による発光表示装置の構成を示す説明図である。 本実施の形態による発光表示装置の画素回路を示す回路図である。 本実施の形態による発光表示装置の画素回路の変形例を示す回路図である。 図３及び図４の画素の動作タイミングを示す説明図である。 図３および図４の画素のスレショルド電圧の補償過程で形成される回路図である。 図３および図４の画素の駆動電流が流れる過程で形成される回路図である。 本実施の形態による発光表示装置の画素回路をＮ型ＭＯＳトランジスタを用いて具現される場合の回路図である。 図８の画素の動作タイミングを示す説明図である。
符号の説明
１００ 画素部
１１０ 画素
１１１ 発光部
１１２ 貯蔵部
１１３ 駆動素子
１１４ 第１スイッチング部
１１５ 第２スイッチング部
１１６ 第３スイッチング部
１２０ 第１電源線
１３０ 第２電源線
２００ データ駆動部
３００ 走査駆動部
Ａ 第１ノード
Ｂ 第２ノード
Ｃ 第３ノード
Ｄｍ データ線
Ｓｎ 走査線
Ｖｄｄ 画素電源線
Ｖｉｎｉｔ 補償電源線
ＯＬＥＤ 有機発光素子

Claims (21)

  1. 発光素子と、
    ゲート電極に印加された電圧に対応して、第１電源から前記発光素子へ電流を流入させる駆動トランジスタと、
    第１走査信号に応じて、データ信号を伝達する第１スイッチング素子と、
    前記第１走査信号に応じて、第２電源を前記駆動トランジスタのゲート電極に印加する第２スイッチング素子と、
    前記第１スイッチング素子のドレイン電極と前記駆動トランジスタのソース電極に接続され、前記第１スイッチング素子及び前記第２スイッチング素子の動作に応じて、前記データ信号及び前記第２電源に対応する電圧を貯蔵するキャパシタと、
    第２走査信号に応じて、前記キャパシタに貯蔵された電圧を前記駆動トランジスタの前記ゲート電極に印加する第３スイッチング素子と、
    第３走査信号に応じて、前記第１電源を前記駆動トランジスタに伝達する第４スイッチング素子と、
    を備えることを特徴とする、画素回路。
  2. 前記発光素子に並列に連結される第５スイッチング素子をさらに備え、
    前記第５スイッチング素子のソース電極およびドレイン電極は前記発光素子に接続され、前記第５スイッチング素子のゲート電極は前記第３走査信号を出力する第３走査線に接続され、
    前記第４スイッチング素子がオフ状態の場合に前記第５スイッチング素子はオン状態となって、前記発光素子への電流の流入を遮断することを特徴とする、請求項１に記載の画素回路。
  3. 前記キャパシタに貯蔵される電圧は、前記データ信号の電圧から、前記第２電源と前記駆動トランジスタのスレショルド電圧との差を減算した電圧であることを特徴とする、請求項１または２に記載の画素回路。
  4. 前記第１〜３走査信号は周期的な信号であり、各周期は第１期間及び第２期間を有し、
    前記第１走査信号は、前記第１期間でオン信号、前記第２期間でオフ信号であり、
    前記第２走査信号は、前記第１期間でオフ信号、前記第２期間でオン信号であり、
    前記第３走査信号は、前記第１期間でオフ信号、前記第２期間でオン信号であることを特徴とする、請求項１〜３のいずれかに記載の画素回路。
  5. 前記第１電源と前記第２電源との差の絶対値は、少なくとも前記駆動トランジスタのスレショルド電圧の絶対値と同一であることを特徴とする、請求項１〜４のいずれかに記載の画素回路。
  6. 前記第３走査信号により、前記第４スイッチング素子と前記第５スイッチング素子とは、相違した動作状態を維持することを特徴とする、請求項２に記載の画素回路。
  7. 発光素子と、
    ゲート電極に印加された電圧に対応して、第１電源から前記発光素子へ駆動電流を伝達する駆動トランジスタと、
    データ信号及び前記駆動トランジスタのゲート電極に印加される第２電源の電圧に対応して、所定の電圧を貯蔵するキャパシタと、
    前記データ信号を前記キャパシタに選択的に伝達する第１スイッチング部と、
    前記キャパシタに貯蔵された電圧または前記第２電源の電圧のいずれかを前記駆動トランジスタのゲート電極に印加する第２スイッチング部と、
    前記第１電源を前記駆動トランジスタに選択的に伝達する第３スイッチング部と、
    を備え、
    前記キャパシタは、前記第１スイッチング部のドレイン電極と前記駆動トランジスタのソース電極に接続されていることを特徴とする、画素回路。
  8. 前記キャパシタに貯蔵される電圧は、前記データ信号の電圧から、前記第２電源と前記駆動トランジスタのスレショルド電圧との差を減算した電圧であることを特徴とする、請求項７に記載の画素回路。
  9. 前記第１スイッチング部は第１走査信号を受信し、
    前記第２スイッチング部は前記第１走査信号または第２走査信号を受信し、
    前記第３スイッチング部は第３走査信号を受信し、
    前記第１〜３走査信号は周期的な信号であり、各周期は第１及び第２期間を有し、
    前記第１走査信号は、前記第１期間でオン信号、前記第２期間でオフ信号であり、
    前記第２走査信号は、前記第１期間でオフ信号、前記第２期間でオン信号であり、
    前記第３走査信号は、前記第１期間でオフ信号、前記第２期間でオン信号であることを特徴とする、請求項７または８のいずれかに記載の画素回路。
  10. 前記第１スイッチング部は第１走査信号を受信し、前記第２スイッチング部は第１走査信号及び第２走査信号を選択的に受信し、前記第３スイッチング部は第３走査信号を受信し、
    前記第２スイッチング部は、前記第１走査信号に応じて前記第２電源の電圧を前記駆動トランジスタのゲート電極に印加し、前記第２走査信号に応じて前記キャパシタに貯蔵された電圧を前記駆動トランジスタのゲート電極に印加することを特徴とする、請求項９に記載の画素回路。
  11. 前記第１電源と前記第２電源との差の絶対値は、少なくとも前記駆動トランジスタのスレショルド電圧の絶対値と同一であることを特徴とする、請求項７〜１０のいずれかに記載の画素回路。
  12. 発光素子と、
    第１端子がＡノードに連結され、第２端子がＣノードに連結されるキャパシタと、
    ソース電極及びドレイン電極がデータ線及び前記Ａノードに連結され、ゲート電極が第１走査線に連結される第１スイッチング素子と、
    ソース電極及びドレイン電極が第２電源及びＢノードに連結され、ゲート電極が前記第１走査線に連結される第２スイッチング素子と、
    ソース電極及びドレイン電極が前記Ａノード及び前記Ｂノードに連結され、ゲート電極が第２走査線に連結される第３スイッチング素子と、
    ソース電極及びドレイン電極が前記Ｃノード及び前記発光素子に連結され、ゲート電極が前記Ｂノードに連結される駆動トランジスタと、
    ソース電極及びドレイン電極が第１電源及び前記駆動トランジスタのソース電極に連結され、前記第１電源を前記駆動トランジスタに選択的に印加する第４スイッチング素子と、
    を備えることを特徴とする、画素回路。
  13. 前記発光素子に連結され、前記第４スイッチング素子と反対の動作状態を維持する第５スイッチング素子をさらに備え、
    前記第５スイッチング素子の両端子が前記発光素子の両端子にそれぞれ接続されていることを特徴とする、請求項１２に記載の画素回路。
  14. 前記第１電源と前記第２電源との差の絶対値は、少なくとも前記駆動トランジスタのスレショルド電圧の絶対値と同一であることを特徴とする、請求項１２〜１３のいずれかに記載の画素回路。
  15. 複数の走査線、複数のデータ線、および複数の画素回路を備え、
    前記画素回路は、
    発光素子と、
    第１電源から前記発光素子に駆動電流を伝達する駆動トランジスタと、
    第１走査信号に応じて、データ信号を伝達する第１スイッチング素子と、
    前記第１走査信号に応じて、第２電源を前記駆動トランジスタのゲート電極に印加する第２スイッチング素子と、
    前記第１スイッチング素子のドレイン電極と前記駆動トランジスタのソース電極に接続され、前記第１スイッチング素子及び前記第２スイッチング素子の動作に応じて、前記データ信号及び前記第２電源に対応する電圧を貯蔵するキャパシタと、
    第２走査信号に応じて、前記キャパシタに貯蔵された電圧を前記駆動トランジスタのゲート電極に印加する第３スイッチング素子と、
    第３走査信号に応じて、前記第１電源を伝達または遮断する第４スイッチング素子と、
    を備えることを特徴とする、発光表示装置。
  16. 前記キャパシタに貯蔵される電圧は、前記データ信号の電圧から、前記第２電源及び前記駆動トランジスタのスレショルド電圧の差を減算した電圧であることを特徴とする、請求項１５に記載の発光表示装置。
  17. 前記第１電源と前記第２電源との差の絶対値は、少なくとも前記駆動トランジスタのスレショルド電圧の絶対値と同一であることを特徴とする、請求項１５または１６に記載の発光表示装置。
  18. 前記第１〜３走査信号は周期的な信号であり、各周期は第１期間及び第２期間を有し、
    前記第１走査信号は、前記第１期間でオン信号、前記第２期間でオフ信号であり、
    前記第２走査信号は、前記第１期間でオフ信号、前記第２期間でオン信号であり、
    前記第３走査信号は、前記第１期間でオフ信号、前記第２期間でオン信号であることを特徴とする、請求項１５〜１７のいずれかに記載の発光表示装置。
  19. 前記発光素子に並列に連結される第５スイッチング素子をさらに備え、
    前記第５スイッチング素子のソース電極およびドレイン電極は前記発光素子に接続され、前記第５スイッチング素子のゲート電極は前記第３走査信号を出力する第３走査線に接続され、
    前記第４スイッチング素子がオフ状態の場合に前記第５スイッチング素子はオン状態となって、前記発光素子への電流の流入を遮断することを特徴とする、請求項１５〜１８のいずれかに記載の発光表示装置。
  20. 前記第３走査信号により、前記第４スイッチング素子と前記第５スイッチング素子とが相違した動作状態を維持することを特徴とする、請求項１９に記載の発光表示装置。
  21. 前記第１〜３走査信号を伝達する走査駆動部と、
    前記データ信号を伝達するデータ駆動部と、をさらに備えることを特徴とする、請求項１５〜２０のいずれかに記載の発光表示装置。
JP2005296475A 2004-10-08 2005-10-11 発光表示装置，及び画素回路 Active JP4630789B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040080621A KR100592636B1 (ko) 2004-10-08 2004-10-08 발광표시장치

Publications (2)

Publication Number Publication Date
JP2006113586A JP2006113586A (ja) 2006-04-27
JP4630789B2 true JP4630789B2 (ja) 2011-02-09

Family

ID=36144762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005296475A Active JP4630789B2 (ja) 2004-10-08 2005-10-11 発光表示装置，及び画素回路

Country Status (6)

Country Link
US (1) US7327357B2 (ja)
EP (1) EP1646032B1 (ja)
JP (1) JP4630789B2 (ja)
KR (1) KR100592636B1 (ja)
CN (1) CN100461246C (ja)
DE (1) DE602005003422T2 (ja)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760374B2 (en) * 2004-05-21 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Display device having a light emitting element
JP2006106141A (ja) * 2004-09-30 2006-04-20 Sanyo Electric Co Ltd 有機ｅｌ画素回路
JP2008521033A (ja) * 2004-11-16 2008-06-19 イグニス・イノベイション・インコーポレーテッド アクティブマトリクス型発光デバイス表示器のためのシステム及び駆動方法
WO2006059813A1 (en) * 2004-12-03 2006-06-08 Seoul National University Industry Foundation Picture element structure of current programming method type active matrix organic emitting diode display and driving method of data line
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR100782455B1 (ko) * 2005-04-29 2007-12-05 삼성에스디아이 주식회사 발광제어 구동장치 및 이를 구비하는 유기전계발광표시장치
WO2006130981A1 (en) * 2005-06-08 2006-12-14 Ignis Innovation Inc. Method and system for driving a light emitting device display
KR101433680B1 (ko) * 2005-12-02 2014-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 디스플레이 장치, 및 전자 장치
EP1793366A3 (en) * 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
WO2007079572A1 (en) 2006-01-09 2007-07-19 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
TWI570691B (zh) 2006-04-05 2017-02-11 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
KR101194861B1 (ko) * 2006-06-01 2012-10-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자
KR100793557B1 (ko) 2006-06-05 2008-01-14 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
JP2007323036A (ja) * 2006-06-05 2007-12-13 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
KR100774951B1 (ko) 2006-06-14 2007-11-09 엘지전자 주식회사 전계발광소자
KR101245218B1 (ko) * 2006-06-22 2013-03-19 엘지디스플레이 주식회사 유기발광다이오드 표시소자
KR100805596B1 (ko) * 2006-08-24 2008-02-20 삼성에스디아이 주식회사 유기전계발광 표시장치
TW200822787A (en) * 2006-11-02 2008-05-16 Chunghwa Picture Tubes Ltd Organic light emitting diode driving device
CN100435199C (zh) * 2006-11-03 2008-11-19 友达光电股份有限公司 有机发光显示器及其相关的像素电路
KR100824854B1 (ko) * 2006-12-21 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR101526475B1 (ko) * 2007-06-29 2015-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
CN101388171B (zh) * 2007-09-13 2013-02-13 统宝光电股份有限公司 电子系统
US8614652B2 (en) * 2008-04-18 2013-12-24 Ignis Innovation Inc. System and driving method for light emitting device display
TWI363425B (en) * 2008-05-07 2012-05-01 Nat Univ Tsing Hua A memory device, a tunable current driver and an operating method thereof
US20100007651A1 (en) * 2008-07-08 2010-01-14 Yang-Wan Kim Pixel and organic light emitting display using the same
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
KR20100041085A (ko) * 2008-10-13 2010-04-22 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그 구동방법
TWI409762B (zh) * 2008-10-13 2013-09-21 Innolux Corp 發光二極體之畫素驅動電路
KR101452210B1 (ko) 2008-11-17 2014-10-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR100986915B1 (ko) 2008-11-26 2010-10-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
KR101056302B1 (ko) 2009-03-26 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101008482B1 (ko) * 2009-04-17 2011-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
TWI417840B (zh) * 2009-08-26 2013-12-01 Au Optronics Corp 畫素電路、主動式矩陣有機發光二極體顯示器及畫素電路之驅動方法
US8692742B2 (en) * 2009-09-01 2014-04-08 Au Optronics Corporation Pixel driving circuit with multiple current paths in a light emitting display panel
KR101071443B1 (ko) * 2009-09-08 2011-10-10 파나소닉 주식회사 표시 패널 장치 및 그 제어 방법
US8633873B2 (en) 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
CA2687631A1 (en) * 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
TW201123139A (en) * 2009-12-29 2011-07-01 Au Optronics Corp Driving device of light emitting unit
TWI397887B (zh) * 2009-12-31 2013-06-01 Au Optronics Corp 發光元件的驅動裝置
KR101064452B1 (ko) * 2010-02-17 2011-09-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
EP2384091A1 (en) * 2010-04-21 2011-11-02 Osram AG Power supply circuit for light sources, such as lighting LED systems
KR101666586B1 (ko) * 2010-06-22 2016-10-14 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치의 구동장치와 그 구동방법
KR101666589B1 (ko) * 2010-07-02 2016-10-14 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그의 구동방법
CN101996582B (zh) * 2010-11-23 2013-05-01 友达光电股份有限公司 有机发光二极管的像素驱动电路
KR101822498B1 (ko) * 2010-12-10 2018-01-29 삼성디스플레이 주식회사 표시 장치를 위한 화소, 이를 이용하는 표시 장치 및 그 구동 방법
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US9881587B2 (en) 2011-05-28 2018-01-30 Ignis Innovation Inc. Systems and methods for operating pixels in a display to mitigate image flicker
KR101813192B1 (ko) * 2011-05-31 2017-12-29 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시장치, 및 그 구동방법
KR102449610B1 (ko) * 2011-07-22 2022-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
CN102651198B (zh) * 2012-03-19 2015-04-01 京东方科技集团股份有限公司 Amoled驱动电路、方法和amoled显示装置
US10043794B2 (en) * 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN103366672A (zh) * 2012-04-10 2013-10-23 东莞万士达液晶显示器有限公司 发光元件驱动电路及像素电路
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US9320111B2 (en) 2012-05-31 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6228753B2 (ja) 2012-06-01 2017-11-08 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び電子機器
TWI587261B (zh) 2012-06-01 2017-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
TWI471843B (zh) * 2012-07-18 2015-02-01 Innocom Tech Shenzhen Co Ltd 有機發光二極體像素電路與顯示器
US8878755B2 (en) 2012-08-23 2014-11-04 Au Optronics Corporation Organic light-emitting diode display and method of driving same
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CN103325339B (zh) * 2013-06-21 2016-05-25 京东方科技集团股份有限公司 像素电路及其驱动方法、有机发光显示面板及显示装置
KR102117889B1 (ko) * 2013-12-11 2020-06-02 엘지디스플레이 주식회사 표시 장치의 화소 회로 및 이를 포함하는 유기 발광 표시 장치 및 그의 구동 방법
CN103700346B (zh) * 2013-12-27 2016-08-31 合肥京东方光电科技有限公司 像素驱动电路、阵列基板、显示装置和像素驱动方法
KR20220046701A (ko) 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP6300534B2 (ja) * 2014-01-17 2018-03-28 株式会社ジャパンディスプレイ 表示装置
CN104036731B (zh) * 2014-06-13 2016-03-23 京东方科技集团股份有限公司 像素电路和显示装置
CN104078004B (zh) * 2014-06-18 2016-08-31 京东方科技集团股份有限公司 像素电路和显示装置
CN104167171B (zh) 2014-07-17 2016-08-03 京东方科技集团股份有限公司 一种像素电路和显示装置
CN104157241A (zh) * 2014-08-15 2014-11-19 合肥鑫晟光电科技有限公司 一种像素驱动电路及其驱动方法和显示装置
CN104217681B (zh) * 2014-09-02 2016-08-17 武汉天马微电子有限公司 一种像素电路、显示面板及显示装置
CN104318899B (zh) * 2014-11-17 2017-01-25 京东方科技集团股份有限公司 像素单元驱动电路和方法、像素单元和显示装置
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
CN105070250A (zh) * 2015-09-23 2015-11-18 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法和显示装置
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
CN105427809B (zh) * 2016-01-04 2020-11-03 京东方科技集团股份有限公司 像素补偿电路及amoled显示装置
CN106898305A (zh) * 2017-05-04 2017-06-27 成都晶砂科技有限公司 单晶硅晶体管cmos驱动显示的像素补偿电路及显示设备
CN106981269B (zh) * 2017-06-05 2018-12-14 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板和显示装置
TWI662348B (zh) * 2018-01-05 2019-06-11 友達光電股份有限公司 像素電路及顯示裝置
CN108777131B (zh) * 2018-06-22 2020-04-03 武汉华星光电半导体显示技术有限公司 Amoled像素驱动电路及驱动方法
CN109256092B (zh) * 2018-10-18 2020-07-28 天津大学 基于otft的实现阈值电压补偿的像素驱动电路及驱动方法
KR102564366B1 (ko) * 2018-12-31 2023-08-04 엘지디스플레이 주식회사 표시 장치
KR102583109B1 (ko) * 2019-02-20 2023-09-27 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
CN111063305A (zh) * 2020-01-07 2020-04-24 深圳市华星光电半导体显示技术有限公司 像素电路、显示面板及像素电路基准电压的补偿方法
KR20220140062A (ko) * 2021-04-08 2022-10-18 삼성디스플레이 주식회사 픽셀 및 표시 장치
CN116884350B (zh) * 2023-09-07 2024-01-16 惠科股份有限公司 像素驱动电路、显示面板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173165A (ja) * 2001-09-29 2003-06-20 Toshiba Corp 表示装置
JP2003186438A (ja) * 2001-12-19 2003-07-04 Hitachi Ltd 画像表示装置
JP2004133240A (ja) * 2002-10-11 2004-04-30 Sony Corp アクティブマトリクス型表示装置およびその駆動方法
JP2005157308A (ja) * 2003-11-24 2005-06-16 Samsung Sdi Co Ltd 発光表示装置，表示パネル，及び発光表示装置の駆動方法
JP2005157244A (ja) * 2003-11-27 2005-06-16 Samsung Sdi Co Ltd 発光表示装置及びその表示パネルと駆動方法
JP2005258407A (ja) * 2004-03-10 2005-09-22 Samsung Sdi Co Ltd 発光表示装置および発光表示装置の表示パネル，発光表示装置の駆動方法
JP2006018277A (ja) * 2004-06-29 2006-01-19 Samsung Sdi Co Ltd 発光表示装置
JP2006072303A (ja) * 2004-09-01 2006-03-16 Au Optronics Corp 有機発光表示装置およびその表示ユニット

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005710A (ja) * 2001-06-25 2003-01-08 Nec Corp 電流駆動回路及び画像表示装置
US7109952B2 (en) * 2002-06-11 2006-09-19 Samsung Sdi Co., Ltd. Light emitting display, light emitting display panel, and driving method thereof
KR100868642B1 (ko) 2002-07-19 2008-11-12 매그나칩 반도체 유한회사 능동 방식 유기 ｅｌ 디스플레이 장치
KR100445435B1 (ko) 2002-07-23 2004-08-21 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그의 구동방법
JP4123084B2 (ja) * 2002-07-31 2008-07-23 セイコーエプソン株式会社 電子回路、電気光学装置、及び電子機器
JP4103500B2 (ja) * 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
KR100450761B1 (ko) * 2002-09-14 2004-10-01 한국전자통신연구원 능동 구동형 유기 이엘 다이오드 디스플레이 패널 회로
TW564390B (en) * 2002-09-16 2003-12-01 Au Optronics Corp Driving circuit and method for light emitting device
KR100906964B1 (ko) * 2002-09-25 2009-07-08 삼성전자주식회사 유기 전계발광 구동 소자와 이를 갖는 유기 전계발광 표시패널
KR100899082B1 (ko) * 2002-12-30 2009-05-25 매그나칩 반도체 유한회사 휘도가 개선된 유기전계 발광표시장치
JP4734529B2 (ja) * 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
KR100502912B1 (ko) * 2003-04-01 2005-07-21 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100637458B1 (ko) * 2004-05-25 2006-10-20 삼성에스디아이 주식회사 유기전계 발광 표시 패널
KR101087417B1 (ko) * 2004-08-13 2011-11-25 엘지디스플레이 주식회사 유기 발광표시장치의 구동회로
KR100673759B1 (ko) * 2004-08-30 2007-01-24 삼성에스디아이 주식회사 발광 표시장치
KR100673760B1 (ko) * 2004-09-08 2007-01-24 삼성에스디아이 주식회사 발광 표시장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173165A (ja) * 2001-09-29 2003-06-20 Toshiba Corp 表示装置
JP2003186438A (ja) * 2001-12-19 2003-07-04 Hitachi Ltd 画像表示装置
JP2004133240A (ja) * 2002-10-11 2004-04-30 Sony Corp アクティブマトリクス型表示装置およびその駆動方法
JP2005157308A (ja) * 2003-11-24 2005-06-16 Samsung Sdi Co Ltd 発光表示装置，表示パネル，及び発光表示装置の駆動方法
JP2005157244A (ja) * 2003-11-27 2005-06-16 Samsung Sdi Co Ltd 発光表示装置及びその表示パネルと駆動方法
JP2005258407A (ja) * 2004-03-10 2005-09-22 Samsung Sdi Co Ltd 発光表示装置および発光表示装置の表示パネル，発光表示装置の駆動方法
JP2006018277A (ja) * 2004-06-29 2006-01-19 Samsung Sdi Co Ltd 発光表示装置
JP2006072303A (ja) * 2004-09-01 2006-03-16 Au Optronics Corp 有機発光表示装置およびその表示ユニット

Also Published As

Publication number Publication date
JP2006113586A (ja) 2006-04-27
DE602005003422D1 (de) 2008-01-03
CN1758308A (zh) 2006-04-12
US20060077194A1 (en) 2006-04-13
KR20060031545A (ko) 2006-04-12
CN100461246C (zh) 2009-02-11
EP1646032B1 (en) 2007-11-21
KR100592636B1 (ko) 2006-06-26
EP1646032A1 (en) 2006-04-12
DE602005003422T2 (de) 2008-09-25
US7327357B2 (en) 2008-02-05

Similar Documents

Publication Publication Date Title
JP4630789B2 (ja) 発光表示装置，及び画素回路
KR100673760B1 (ko) 발광 표시장치
JP4188930B2 (ja) 発光表示装置
KR101197768B1 (ko) 유기전계발광표시장치의 화소 회로
KR100870004B1 (ko) 유기 전계발광 표시 장치와 그 구동 방법
KR100497247B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100490622B1 (ko) 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
JP5236156B2 (ja) 有機発光ダイオード表示装置
CN100369096C (zh) 发光显示器、显示屏及其驱动方法
KR100824854B1 (ko) 유기 전계 발광 표시 장치
KR101042956B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시장치
JP5157467B2 (ja) 自発光型表示装置およびその駆動方法
US7825881B2 (en) Organic light emitting display device
KR101058107B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
JP2006317696A (ja) 画素回路および表示装置、並びに画素回路の制御方法
US20100201673A1 (en) Light emitting display device and method of driving the same
KR20070002189A (ko) 발광표시장치
KR100589382B1 (ko) 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법
JP5789585B2 (ja) 表示装置および電子機器
KR20080048831A (ko) 유기발광다이오드 표시소자
KR100581805B1 (ko) 발광 표시 장치
KR100600392B1 (ko) 발광표시장치
KR100648674B1 (ko) 발광 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100521

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4630789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250