KR100600392B1 - 발광표시장치 - Google Patents

발광표시장치 Download PDF

Info

Publication number
KR100600392B1
KR100600392B1 KR1020040081814A KR20040081814A KR100600392B1 KR 100600392 B1 KR100600392 B1 KR 100600392B1 KR 1020040081814 A KR1020040081814 A KR 1020040081814A KR 20040081814 A KR20040081814 A KR 20040081814A KR 100600392 B1 KR100600392 B1 KR 100600392B1
Authority
KR
South Korea
Prior art keywords
transistor
light emitting
electrode
signal
emission control
Prior art date
Application number
KR1020040081814A
Other languages
English (en)
Other versions
KR20060032831A (ko
Inventor
엄기명
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040081814A priority Critical patent/KR100600392B1/ko
Publication of KR20060032831A publication Critical patent/KR20060032831A/ko
Application granted granted Critical
Publication of KR100600392B1 publication Critical patent/KR100600392B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 발광 표시장치에 관한 것으로, 복수의 발광소자; 제어신호에 따라 제 1 전원을 전달하는 전원인가부; 전달된 제 1 전원을 공급받아 데이터 신호 및 주사신호에 따라 전류를 생성하는 전류생성부; 및 상기 제어신호에 따라 상기 복수의 발광소자 중에서 선택된 발광소자에 상기 전류를 전달하는 발광제어부를 포함하는 화소를 제공하는 것이다.
트랜지스터의 문턱전압을 보상하여 문턱전압의 편차와 관계없이 발광소자로 전류가 흐르도록 하여 휘도가 균일하도록 하며, 하나의 화소회로를 통해 복수의 발광소자가 발광하게 되어 데이터선의 수와 화소전원의 수를 줄일 수 있다.
또한, 데이터선의 수가 줄어들어 데이터 구동부의 크기를 작게 구현할 수 있어 발광 표시장치의 제조비용을 절감할 수 있다.
시간 구동, 발광소자, OLED, 평판 표시장치

Description

발광표시장치{LIGHT EMITTING DISPLAY}
도 1은 종래 기술에 의한 발광 표시장치에 채용된 화소회로를 나타내는 회로도이다.
도 2는 본 발명에 따른 발광 표시장치의 구조를 나타내는 구조도이다.
도 3은 본 발명에 따른 발광 표시장치에서 채용된 화소회로의 제 1 실실예를 나타내는 회로도이다.
도 4는 도 3에 도시된 화소회로의 동작을 나타내는 타이밍도이다.
도 5는 도 2의 화소회로를 N모스 트랜지스터로 구현한 회로도이다.
도 6은 도 5에 도시된 화소회로의 동작을 나타내는 타이밍도이다.
도 7은 본 발명에 따른 발광 표시장치에서 채용된 화소회로의 제 2 실시예를나타내는 회로도이다.
도 8은 본 발명에 따른 발광 표시장치에서 채용된 화소회로의 제 3 실시예를 나타내는 회로도이다.
***도면의 주요부분에 대한 부호설명***
100: 화상표시부 110: 화소회로
200: 데이터 구동부 300: 주사구동부
본 발명은 발광 표시장치에 관한 것으로, 더욱 상세히 설명하면, 트랜지스터의 문턱전압을 보상하며 하나의 화소회로를 통해 복수의 발광소자가 발광하도록 하는 발광 표시장치에 관한 것이다.
근래에 음극선관과 비교하여 무게와 부피가 작은 각종 평판 표시장치들이 개발되고 있으며 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 발광 표시장치가 주목받고 있다.
발광소자는 빛을 발산하는 박막인 발광층이 캐소드 전극과 애노드 전극 사이에 위치하는 구조를 갖고 발광층에 전자 및 정공을 주입하여 이들을 재결합시킴으로써 여기자가 생성되며 여기자가 낮은 에너지로 떨어지면서 발광하는 특성을 가지고 있다.
이러한 발광소자는 발광층이 무기물 또는 유기물로 구성되며, 발광층의 종류에 따라 무기 발광소자와 유기 발광소자로 구분한다.
도 1은 종래 기술에 의한 발광 표시장치에 채용된 화소회로를 나타내는 회로도이다. 도 1을 참조하여 설명하면, 화소회로는 발광소자(Organic Light Emitting Device: OLED), 제 1 트랜지스터(M1), 캐패시터(Cst) 및 제 2 트랜지스터(M2)를 포함한다. 그리고, 주사선(Sn), 데이타선(Dm) 및 전원선(Vdd)이 화소회로에 연결된 다. 그리고, 주사선(Sn)은 행 방향으로 형성되고, 데이터선(Dm) 및 전원선(Vdd)은 열 방향으로 형성된다.
제 1 트랜지스터(M1)는 소스 전극은 데이터선(Dm)에 연결되고 드레인 전극은 제 1 노드(A)에 연결되며 게이트 전극은 주사선(Sn)에 연결된다.
제 2 트랜지스터(M2)는 소스 전극은 화소회로 전원선(Vdd)에 연결되고, 드레인 전극은 OLED에 연결되며, 게이트 전극은 제 1 노드(A)에 연결된다. 그리고, 게이트 전극에 입력되는 신호에 의해 발광소자에 발광을 위한 전류를 공급한다. 제 2 트랜지스터(M2)의 전류량은 제 1 트랜지스터(M1)를 통해 인가되는 데이터 신호에 의해 제어된다.
캐패시터(Cst)는 제 1 전극은 제 2 트랜지스터(M2)의 소스 전극에 연결되고, 제 2 전극은 제 1 노드(A)에 연결되어, 데이터 신호에 의하여 인가된 소스 전극과 게이트 전극 사이의 전압을 일정 기간 유지한다.
이와 같은 구성으로 인하여, 제 1 트랜지스터(M1)의 게이트 전극에 인가되는 주사 신호에 의하여 제 1 트랜지스터(M1)가 온 상태가 되면, 캐패시터(Cst)에 데이터 신호에 대응되는 전압이 충전되고, 캐패시터(Cst)에 충전된 전압이 제 2 트랜지스터(M2)의 게이트 전극에 인가되어 제 2 트랜지스터(M2)는 전류를 흐르게 하여 OLED가 발광하도록 한다.
이때, 제 2 트랜지스터(M2)에 의해 발광소자로 흐르는 전류는 다음의 수학식 1과 같다.
Figure 112004046491350-pat00001
여기서 IOLED 는 발광소자에 흐르는 전류, Vgs는 제 2 트랜지스터(M2)의 소스와 게이트 사이의 전압, Vth는 제 2 트랜지스터(M2)의 문턱전압, Vdd는 화소전원의 전압, Vdata는 데이터 신호 전압, β는 제 2 트랜지스터(M2)의 이득계수(Gain factor)를 나타낸다.
상기의 수학식 1을 보면 발광소자에 흐르는 전류 IOLED는 화소전원의 전압 크기와 제 2 트랜지스터(M2)의 문턱전압의 크기에 따라 달라진다.
그런데, 발광 표시장치는 제조공정에서 제 2 트랜지스터(M2)의 문턱전압의 편차가 발생하며, 이러한 제 2 트랜지스터(M2)의 문턱전압의 편차에 따른 발광소자에 흐르는 전류량의 불균일에 의해 휘도가 달라지는 문제점이 있다.
그리고, 화소회로에 연결되어 각 화소회로에 화소전원을 공급하는 화소전원선(Vdd)은 제 1 전원선(미도시)에 연결되어 화소전원을 공급받게 된다. 이러한 경우 화소전원선(Vdd)에 의해 제 1 전원선(미도시)에 의해 공급되는 제 1 전원이 전압강하가 발생하게 되며 제 1 전원선(미도시)이 길어질수록 연결되는 화소전원선(Vdd)이 많아져 전압강하의 크기는 더욱 커지게 되는 문제점이 있다.
특히 최근에 대화면을 갖는 평판 표시장치가 각광을 받고 있어 평판 표시장치의 화면은 더욱 커져 제 1 전원선(미도시)에서 발생되는 전압강하는 더 커지게 된다.
따라서, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 창출된 것으로, 본 발명의 목적은, 트랜지스터의 문턱전압을 보상하여 문턱전압의 편차와 관계없이 발광소자로 전류가 흐르도록 하여 휘도가 균일하도록 하며, 하나의 화소회로를 통해 복수의 발광소자가 발광하게 되어 데이터선의 수와 화소전원선의 수를 줄일 수 있도록 하며, 데이터선의 수가 줄어들어 데이터 구동부의 크기를 작게 구현할 수 있어 발광 표시장치의 제조비용을 절감하도록 하는 발광표시장치를 제공하는 것이다.
상기 목적을 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면은,복수의 발광소자; 제어신호에 따라 제 1 전원을 전달하는 전원인가부; 전달된 제 1 전원을 공급받아 데이터 신호 및 주사신호에 따라 전류를 생성하는 전류생성부; 및 상기 제어신호에 따라 상기 복수의 발광소자 중에서 선택된 발광소자에 상기 전류를 전달하는 발광제어부를 포함하는 화소를 제공하는 것이다.
본 발명의 제 2 측면은, 게이트 전극에 인가되는 전압에 대응하여 전류를 흐르게 하는 제 1 트랜지스터; 데이터신호를 선택적으로 전달하는 제 2 트랜지스터; 상기 제 1 트랜지스터가 다이오드 연결이 되도록 하는 제 3 트랜지스터; 상기 제 1 트랜지스터의 게이트 전극에 인가되는 전압을 저장하며, 상기 제 1 트랜지스터의 게이트 전극에 인가되는 전압을 유지하는 캐패시터; 상기 캐패시터를 초기화시키는 초기화신호를 선택적으로 전달하는 제 4 트랜지스터; 상기 제 1 트랜지스터의 소스에 화소전원을 선택적으로 전달하는 제 5 트랜지스터; 상기 제 1 트랜지스터의 제 1 전극에 상기 제 1 전원을 선택적으로 전달하는 제 6 트랜지스터; 상기 제 1 트랜지스터가 상기 제 1 전원에 의해 생성한 전류를 선택적으로 전달하는 제 7 트랜지스터; 상기 제 1 트랜지스터가 상기 제 1 전원에 의해 생성한 전류를 선택적으로 전달하는 제 8 트랜지스터; 상기 제 7 트랜지스터에 연결되어 전류를 전달받아 발광하는 제 1 발광소자; 및 상기 제 8 트랜지스터에 연결되어 전류를 전달받아 발광하는 제 2 발광소자를 포함하는 화소를 제공하는 것이다.
본 발명의 제 3 측면은, 제 1 발광소자와 제 2 발광소자; 제 1 전극과 제 2 전극은 제 1 노드와 제 2 노드에 연결되고 제 3 전극은 제 3 노드에 연결되는 제 1 트랜지스터; 제 1 전극과 제 2 전극은 제 1 노드와 데이터선에 연결되고 제 3 전극은 제 1 주사선에 연결되는 제 2 트랜지스터; 제 1 전극과 제 2 전극은 상기 제 2 노드와 상기 제 3 노드에 연결되고 제 3 전극은 상기 제 1 주사선에 연결되는 제 3 트랜지스터; 제 1 전극과 제 2 전극은 제 3 노드와 초기화신호선에 연결되고 제 3 전극은 제 2 주사선에 연결되는 제 4 트랜지스터; 제 1 전극과 제 2 전극은 상기 제 2 노드와 상기 제 1 발광소자에 연결되고 제 3 전극은 제 1 발광제어선과 연결되는 제 5 트랜지스터; 제 1 전극과 제 2 전극은 상기 제 2 노드와 상기 제 2 발광소자에 연결되고 제 3 전극은 제 2 발광제어선과 연결되는 제 6 트랜지스터; 제 1 전극과 제 2 전극은 화소전원과 제 1 노드에 연결되고 제 3 전극은 제 1 발광제어선에 연결되는 제 7 트랜지스터; 제 1 전극과 제 2 전극은 화소전원과 제 2 노드에 연결되고 제 3 전극은 제 2 발광제어선에 연결되는 제 8 트랜지스터; 및 제 1 전극은 상기 제 1 전원에 연결되고 제 2 전극은 상기 제 3 노드에 연결되는 캐패시터를 포함하는 화소를 제공하는 것이다.
본 발명의 제 4 측면은, 복수의 화소, 복수의 주사선 및 복수의 데이터선을 포함하는 화상표시부, 상기 주사선에 주사신호를 전달하는 주사 구동부 및 상기 데이터선에 데이터신호를 전달하는 데이터 구동부를 포함하며, 상기 화소는, 상기 제 1 측면 내지 제 3 측면의 화소 중 어느 한 화소인 발광 표시장치를 제공하는 것이다.
본 발명의 제 4 측면은, 복수의 주사선, 복수의 데이터선 및 복수의 화소회로를 포함하며, 상기 화소회로는 화소전원을 공급받아 데이터 신호에 대응되는 전류를 생성하는 전류생성부, 상기 전류생성부에 상기 제 1 전원을 선택적으로 전달하며, 상기 전류생성부에서 생성된 전류를 선택적으로 전달하는 발광제어부 및 상기 전류생성부에서 생성된 전류를 상기 발광제어부에 의해 선택적으로 전달받는 제 1 발광소자와 제 2 발광소자를 포함하는 화상표시부를 제공하는 것이다.
본 발명의 제 5 측면은, 복수의 화소회로, 복수의 주사선 및 복수의 데이터선을 포함하는 화상표시부, 상기 주사선에 주사신호를 전달하는 주사 구동부 및 상기 데이터선에 데이터신호를 전달하는 데이터 구동부를 포함하며, 상기 화소회로는, 상기 화소회로는 화소전원을 공급받아 데이터 신호에 대응되는 전류를 생성하는 전류생성부, 상기 전류생성부에 상기 제 1 전원을 선택적으로 전달하며, 상기 전류생성부에서 생성된 전류를 선택적으로 전달하는 발광제어부 및 상기 전류생성 부에서 생성된 전류를 상기 발광제어부에 의해 선택적으로 전달받는 제 1 발광소자와 제 2 발광소자를 포함하는 발광 표시장치를 제공하는 것이다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명에 따른 발광 표시장치의 구조를 나타내는 구조도이다. 도 2를 참조하여 설명하면, 본 발명에 따른 발광 표시장치는 화상표시부(100), 데이터 구동부(200), 주사 구동부(300)를 포함한다.
화상표시부(100)는 발광소자를 포함하는 복수의 화소회로(110), 행방향으로 배열된 n 개의 주사선(S1,S2,...Sn-1,Sn), 행방향으로 배열된 n 개의 제 1 발광제어선(E11,E22, ...E2n-1,E2n) 및 n 개의 제 2 발광제어선(E21,E22, ...E2n-1,E2n)과 열방향으로 배열된 m 개의 데이터선(D1, D2,....Dm-1, Dm) 및 화소전원을 공급하는 m 개의 화소전원선(Vdd)을 포함한다. 화소전원선(Vdd)은 제 1 전원선(130)에 연결되어 외부에서 전원을 인가받도록 한다.
그리고, 주사선(S1,S2,...Sn-1,Sn)과 주사신호에 의해 데이터선(D1, D2,....Dm-1, Dm)에서 전달되는 데이터 신호가 화소회로(110)에 전달되어 화소회로(110)에 포함되어 있는 제 2 트랜지스터(미도시)에 의해 데이터신호에 대응되는 구동전류를 생성되고, 제 1 발광제어선(E11,E22, ...E2n-1,E2n) 및 제 2 발광제어선(E21,E22, ...E2n-1,E2n)에 의해 전달되는 제 1 발광제어신호 및 제 2 발광제어신호에 의해 구동 전류가 발광소자에 전달되어 화상이 표현된다.
또한, 하나의 화소회로에는 두 개의 주사신호가 입력되며 하나의 주사신호는 다른 하나의 주사신호보다 먼저 입력되어 화소회로에 저장되어 있는 전압을 초기화시킨다.
데이터 구동부(200)는 데이터선(D1, D2,....Dm-1, Dm)과 연결되어 화상표시부(100)에 데이터 신호를 전달한다.
주사 구동부(300)는 화상표시부(100)의 측면에 구성되며, 주사선(S1,S2,...Sn-1,Sn), 제 1 발광제어선(E11,E22, ...E2n-1,E2n) 및 n 개의 제 2 발광제어선(E21,E22, ...E2n-1,E2n)에 연결되어 주사신호, 제 1 발광제어신호 및 제 2 발광제어신호를 화상표시부(100)에 인가하여 화상표시부(100)의 행을 순차적으로 선택하며. 선택된 행에는 데이터 구동부(200)에 의해 데이터 신호가 인가되어 화소회로(110)가 데이터 신호와 제 1 및 제 2 발광제어신호에 응답하여 발광하도록 한다.
도 3은 본 발명에 따른 발광 표시장치에서 채용된 화소회로의 제 1 실시예를 나타내는 회로도이다. 도 3을 참조하여 설명하면, 화소회로는 발광소자와 화소회로를 포함한다.
발광소자는 제 1 발광소자(OLED1)와 제 2 발광소자(OLED2)로 구성되고, 각 발광 소자(OLED1, OLED2)는 애노드 전극과 캐소드 전극을 구비하며 애노드 전극은 화소회로와 연결되고 캐소드 전극은 접지(Vss)과 연결된다.
화소는 전원인가부(112), 전류 발생부(111) 및 발광제어부(113)를 포함한다. 전원인가부(112)는 화소에 전원을 공급하는 화소전원(Vdd)를 선택적으로 전류 발생 부(111)에 전달하면, 전류발생부(112)는 데이터신호에 대응하는 전류를 생성하여 발광제어부(113)에 전달한다. 그리고, 발광제어부(113)은 발광제어신호에 의해 선택적으로 발광소자에 전류를 전달하여 발광소자의 발광을 제어한다. 그리고, 전원인가부(112), 전류발생부(111) 및 발광제어부(113)는 제 1 트랜지스터 내지 제 8 트랜지스터(M1 내지 M8)와 스토리지 캐패시터(Cst)를 포함하며 제 1 발광소자(OLED1)와 제 2 발광소자(OLED2)의 발광을 제어한다.
제 1 트랜지스터 내지 제 8 트랜지스터(M1 내지 M8)는 P 모스 트랜지스터로 형성되며 소스, 드레인 및 게이트를 구비한다. 그리고, 스토리지 캐패시터(Cst)는 제 1 전극과 제 2 전극을 구비한다. 제 1 내지 제 8 트랜지스터(M1 내지 M8)의 드레인과 소스는 물리적으로 차이가 없으며 소스, 드레인 및 게이트 전극을 각각 제 1 내지 제 3 전극이라고 칭할 수 있다.
제 1 트랜지스터(M1)는 소스가 제 1 노드(A)에 연결되고 드레인이 제 2 노드(B)에 연결되며 게이트는 제 3 노드(C)에 연결되어 제 3 노드(C)의 전압에 따라 제 1 노드(A)에서 제 2 노드(B)로 전류를 흐르게 한다.
제 2 트랜지스터(M2)는 소스가 데이터선(Dm)에 연결되고 드레인은 제 1 노드(A)에 연결되며 게이트는 제 1 주사선(Sn)에 연결되어 제 1 주사선(Sn)을 통해 전달되는 제 1 주사신호에 의해 스위칭 동작을 하여 데이터선(Dm)을 통해 전달되는 데이터신호를 선택적으로 제 1 노드(A)에 전달한다.
제 3 트랜지스터(M3)는 소스가 제 3 노드(C)에 연결되고 드레인은 제 2 노드(B)에 연결되며 게이트는 제 1 주사선(Sn)에 연결되어 제 1 주사선(Sn)을 통해 전 달되는 제 1 주사신호(sn)에 의해 제 2 노드(B)와 제 3 노드(C)의 전위를 동일하게 하여 제 2 트랜지스터(M2)가 다이오드 연결이 되도록 한다.
제 4 트랜지스터(M4)는 소스와 게이트가 제 2 주사선(Sn-1)에 연결되고 드레인은 제 3 노드(C)에 연결되어 제 3 노드(C)에 초기화신호를 전달한다. 초기화신호는 제 1 주사신호(sn)가 입력되는 행 보다 한 행 앞선 행에 입력되는 제 2 주사신호(sn-1)이며, 제 2 주사선(Sn-1)은 제 1 주사선(Sn)이 연결된 행 보다 한 행 앞선 행에 연결되는 주사선을 의미한다.
제 5 트랜지스터(M5)는 소스가 화소전원선(Vdd)에 연결되고 드레인은 제 1 노드(A)에 연결되며 게이트는 제 1 발광제어선(E1n)에 연결되어 제 1 발광제어선(E1n)을 통해 전달되는 제 1 발광제어신호(e1n)에 의해 화소전원을 제 1 노드(A)에 선택적으로 전달한다.
제 6 트랜지스터(M6)는 소스가 화소전원선(Vdd)에 연결되고 드레인은 제 1 노드(A)에 연결되며 게이트는 제 2 발광제어선(E2n)에 연결되어 제 2 발광제어선(E2n)을 통해 전달되는 제 2 발광제어신호(e2n)에 의해 화소전원을 제 1 노드(A)에 선택적으로 전달한다.
제 7 트랜지스터(M7)는 소스가 제 2 노드(B)에 연결되고 드레인은 제 1 발광소자(OLED1)에 연결되며 게이트는 제 1 발광제어선(E1n)에 연결되어 제 1 발광제어선(E1n)을 통해 전달되는 제 1 발광제어신호(e1n)에 의해 제 2 노드(B)를 통해 입력되는 전류를 제 1 발광소자(OLED1)에 전달한다.
제 8 트랜지스터(M8)는 소스가 제 2 노드(B)에 연결되고 드레인은 제 2 발광소자(OLED2)에 연결되며 게이트는 제 2 발광제어선(E2n)에 연결되어 제 2 발광제어선(E2n)을 통해 전달되는 제 2 발광제어신호(e2n)에 의해 제 2 노드(B)를 통해 입력되는 전류를 제 2 발광소자(OLED2)에 전달한다.
캐패시터(Cst)는 제 1 전극은 화소전원선(Vdd)에 연결되고 제 2 전극은 제 3 노드(C)에 연결되어 제 4 트랜지스터(M4)를 통해 전달되는 초기화신호에 의해 캐패시터(Cst)가 초기화가 된다.
도 4는 도 3에 도시된 화소의 동작을 나타내는 타이밍도이다. 도 4를 참조하여 설명하면, 화소는 제 1 주사신호(sn), 제 2 주사신호(sn-1), 제 1 발광제어신호(e1n) 및 제 2 발광제어신호(e2n)에 의해 동작한다. 또한, 화소회로의 동작은 제 1 발광소자(OLED1)가 동작하는 제 1 구간(T1)과 제 2 발광소자(OLED2)가 발광하는 제 2 구간(T2)으로 구분된다.
제 1 구간(T1)에서 제 2 주사신호(sn-1)는 하이 신호에서 로우신호로 전환되고 제 1 주사신호(sn), 제 1 발광제어신호(e1n) 및 제 2 발광제어신호(e2n)는 하이신호를 유지하게 되어, 제 4 트랜지스터(M4)가 온 상태가 되어 제 3 노드(C)에 초기화신호를 전달하여 캐패시터(Cst)가 초기화되도록 한다.
그리고 난 후, 제 1 구간(T1)에서 제 2 주사신호(sn-1)가 로우신호에서 하이신호로 전환되면, 곧바로 제 1 주사신호(sn)가 하이 신호에서 로우신호로 전환되며 제 1 발광제어신호(e1n)와 제 2 발광제어신호(e2n)는 하이 신호를 유지하게 되어, 제 2 트랜지스터(M2)와 제 3 트랜지스터(M3)가 온 상태가 된다. 제 2 트랜지스터(M2)와 제 3 트랜지스터(M3)가 온 상태가 되면, 데이터선을 통해 데이터신호가 제 1 노드(A)에 전달되며 제 2 노드(B)와 제 3 노드(C)의 전위가 동일하게 되어 제 1 트랜지스터(M1)가 다이오드 연결되어, 제 1 노드(A)에 전달된 데이터신호가 제 3 노드(C)로 전달된다.
따라서, 캐패시터(Cst)에는 데이터 전압에 대응되는 전압이 저장되어 제 1 트랜지스터(M1)의 게이트와 소스 사이에는 수학식 2에 해당하는 전압이 인가된다.
Figure 112004046491350-pat00002
여기서 Vsg는 제 1 트랜지스터(M1)의 소스와 게이트 전극 간의 전압, Vdd는 화소전원전압, Vdata는 데이터 신호의 전압, Vth는 제 1 트랜지스터(M1)의 문턱전압을 나타낸다.
그리고, 제 1 주사신호(sn)가 다시 하이 상태로 전환되어 일정기간을 유지한 후 제 1 발광제어신호(e1n)가 로우상태로 전환되어 일정기간 동안 로우상태를 지속하게 되고 제 1 발광제어신호(e1n)가 로우상태인 동안 제 1 주사신호(sn), 제 2 주사신호(sn-1) 및 제 2 발광제어신호(e2n)는 하이상태를 유지하면 제 5 트랜지스터(M5)와 제 7 트랜지스터(M7)가 온 상태가 되어 제 1 노드(A)에 화소전원이 전달된 다. 이때, 캐패시터(Cst)에 저장된 전압에 의해 제 1 트랜지스터(M1)의 게이트에 전달되어 제 1 발광소자(OLED1)로 전류가 흐르게 된다. 이때 흐르는 전류는 수학식 3과 같이 된다.
Figure 112004046491350-pat00003
여기서 IOLED는 발광소자에 흐르는 전류, Vgs는 제 1 트랜지스터(M1)의 게이트에 인가되는 전압, Vdd는 화소전원의 전압, Vth는 제 1 트랜지스터(M1)의 문턱전압, Vdata는 데이터신호의 전압을 나타낸다.
따라서, 제 1 발광소자(OLED1)에 흐르는 전류는 제 1 트랜지스터(M1)의 문턱전압과 관계 없이 흐르게 된다.
그리고, 제 2 구간(T2)에서 다시 제 2 주사신호(sn-1)가 로우상태가 되어 캐패시터(Cst)를 초기화 한 후에 제 1 주사신호(sn)가 로우상태가 되어 데이터신호가 제 1 노드(A)에 전달되며 제 3 트랜지스터(M3)에 의해 제 1 트랜지스터(M1)가 다이오드 결합을 하게 되어 캐패시터(Cst)에 데이터 신호의 전압에 대응되는 전압이 저장되어 제 1 트랜지스터(M1)의 소스와 게이트 사이에 상기 수학식 2 에 해당하는 전압이 인가된다.
그리고 난 후에, 제 2 발광제어신호(e2n)가 일정기간 동안 로우상태를 유지하면, 제 6 트랜지스터(M6)와 제 8 트랜지스터(M8)가 온상태가 되어 제 2 발광소자(OLED2)로 상기의 수학식 3에 해당하는 전류가 흐르게 된다.
따라서, 하나의 화소회로에 연결되어 있는 제 1 발광소자(OLED1)와 제 2 발광소자(OLED2)가 순차적으로 발광하게 된다.
도 5는 도 2의 화소회로를 N모스 트랜지스터로 구현한 회로도이다. 도 5를 참조하여 설명하면, 화소회로는 발광소자와 화소회로를 포함한다.
발광소자는 제 1 발광소자(OLED1)와 제 2 발광소자(OLED2)로 구성되고, 각 발광 소자(OLED1, OLED2)는 애노드 전극과 캐소드 전극을 구비하며 캐소드 전극은 화소회로와 연결되고 애노드 전극은 접지(Vss)와 연결된다.
화소회로는 제 1 트랜지스터 내지 제 8 트랜지스터(M1 내지 M8)와 캐패시터(Cst)를 포함한다. 제 1 트랜지스터 내지 제 8 트랜지스터(M1 내지 M8)는 N 모스 트랜지스터로 형성되며 소스, 드레인 및 게이트를 구비한다. 그리고, 캐패시터(Cst)는 제 1 전극과 제 2 전극을 구비하며 도 3에 도시된 구성과 동일한 구성을 한다. 또한, 제 1 내지 제 8 트랜지스터(M1 내지 M8)의 드레인과 소스는 물리적으로 차이가 없으며 소스, 드레인 및 게이트 전극을 각각 제 1 내지 제 3 전극이라고 칭할 수 있다.
도 6은 도 5에 도시된 화소회로의 동작을 나타내는 타이밍도이다. 도 6을 참조하여 설명하면, 화소회로는 제 1 주사신호(sn), 제 2 주사신호(sn-1), 제 1 발광제어신호(e1n) 및 제 2 발광제어신호(e1n)에 의해 동작한다. 또한, 화소회로의 동 작은 제 1 발광소자(OLED1)가 동작하는 제 1 구간(T1)과 제 2 발광소자(OLED2)가 발광하는 제 2 구간(T2)으로 구분된다.
제 1 구간(T1)은, 제 2 주사신호(sn-1)는 로우 신호에서 하이신호로 전환되고 제 1 주사신호(sn), 제 1 발광제어신호(e1n) 및 제 2 발광제어신호(e2n)는 로우신호를 유지하면, 제 4 트랜지스터(M4)가 온 상태가 되어 제 3 노드(C)에 초기화신호를 전달하여 캐패시터(Cst)가 초기화되도록 한다.
제 2 주사신호(sn-1)가 하이신호에서 로우신호로 전환되면, 곧바로 제 1 주사신호(sn)가 로우신호에서 하이신호로 전환되며 제 1 발광제어신호(e1n)와 제 2 발광제어신호(e2n)는 로우 신호를 유지하게 되어, 제 2 트랜지스터(M2)와 제 3 트랜지스터(M3)가 온 상태가 된다. 제 2 트랜지스터(M2)와 제 3 트랜지스터(M3)가 온 상태가 되면, 데이터선을 통해 데이터신호가 제 1 노드(A)에 전달되며 제 2 노드(B)와 제 3 노드(C)의 전위가 동일하게 되어 제 1 트랜지스터(M1)가 다이오드 연결되어, 제 1 노드(A)에 전달된 데이터신호가 제 3 노드(C)로 전달된다.
따라서, 캐패시터(Cst)에는 데이터 신호의 전압에 대응되는 전압이 저장되어 제 1 트랜지스터(M1)의 게이트와 소스 사이에는 상기의 수학식 2에 해당하는 전압이 인가된다.
그리고, 제 1 주사신호(sn-1)가 다시 로우 상태로 전환되어 일정기간을 유지한 후 제 1 발광제어신호(e1n)가 하이 상태로 전환되어 일정기간 동안 하이 상태를 지속하게 되고 제 1 발광제어신호(e1n)가 하이 상태인 동안 제 1 주사신호(sn), 제 2 주사신호(sn-1) 및 제 2 발광제어신호(e2n)는 하이상태를 유지하면 제 5 트랜지스터(M5)와 제 7 트랜지스터(M7)가 온 상태가 되어 제 1 노드(A)에 화소전원이 전달된다. 이때, 캐패시터(Cst)에 저장된 전압에 의해 제 1 트랜지스터(M1)의 게이트에 전달되어 제 1 발광소자(OLED1)로 전류가 흐르게 된다. 이때 흐르는 전류는 상기의 수학식 3과 같이 된다.
따라서, 제 1 발광소자(OLED1)에 흐르는 전류는 제 1 트랜지스터(M1)의 문턱전압과 관계 없이 흐르게 된다.
그리고, 제 2 구간(T2)에서 다시 제 2 주사신호(sn-1)가 하이 상태가 되어 캐패시터(Cst)를 초기화 한 후에 제 1 주사신호(sn)가 하이 상태가 되어 데이터신호가 제 1 노드(A)에 전달되며 제 3 트랜지스터(M3)에 의해 제 1 트랜지스터(M1)가 다이오드 결합을 하게 되어 캐패시터(Cst)에 데이터 전압에 대응되는 전압이 저장되어 제 2 트랜지스터(M2)의 소스와 게이트 사이의 전압은 상기 수학식 2 에 해당하는 전압이 인가된다.
그리고 난 후에, 제 2 발광제어신호(e2n)가 일정기간 동안 하이 상태를 유지하면, 제 6 트랜지스터(M6)와 제 8 트랜지스터(M8)가 온상태가 되어 제 2 발광소자(OLED2)로 상기의 수학식 3에 해당하는 전류가 흐르게 된다.
따라서, 하나의 화소회로를 이용하여 제 1 발광소자(OLED1)와 제 2 발광소자(OLED2)가 순차적으로 발광하도록 한다.
도 7은 본 발명에 따른 발광 표시장치에서 채용된 화소회로의 제 2 실시예를나타내는 회로도이다. 도 7을 참조하여 설명하면, 도 7에 도시된 화소회로는 초기화신호가 인가되는 제 4 트랜지스터(M4)가 N모스로 구현되며 제 1 주사신호(sn)보다 앞선 제 2 주사신호(sn-1)가 제 4 트랜지스터(M4)의 소스에 계속 인가되어 초기화 신호를 인가하며 제 1 주사신호(sn)가 화소회로에 전달되면 제 1 주사신호(sn)에 의해 제 4 트랜지스터(M4)를 오프상태로 하여 초기화신호가 전달되지 않도록 한다.
도 8은 본 발명에 따른 발광 표시장치에서 채용된 화소회로의 제 3 실시예를 나타내는 회로도이다. 도 8을 참조하여 설명하면, 제 1 트랜지스터(M1)의 소스는 제 1 노드(A)에 연결되고 드레인은 제 2 노드(B)에 연결되며 게이트는 제 3 노드(C)에 연결되고, 제 2 트랜지스터(M2)는 소스는 데이터선(Dm)에 연결되고 드레인은 제 1 노드(A)에 연결되며 게이트는 제 1 주사선(Sn)에 연결된다. 또한, 제 3 트랜지스터(M3)는 소스는 제 1 노드(A)에 연결되고 드레인은 제 3 노드(C)에 연결되며 게이트는 제 1 주사선(Sn)에 연결된다. 그리고, 제 4 트랜지스터(M4)의 게이트는 제 2 주사선(Sn-1)에 연결하고 소스는 제 7 트랜지스터(M7)와 제 8 트랜지스터(M8)의 드레인에 연결된다. 그리고, 제 5 트랜지스터 내지 제 8 트랜지스터(M5 내지 M8)는 도 3에 도시된 화소와 동일한 연결관계를 같는다.
그리고, 제 2 노드(B)의 전압을 제 2 주사신호(sn-1)에 따라 초기화신호로 이용한다.
본 발명의 바람직한 실시예가 특정 용어들을 사용하여 기술되어 왔지만, 그러한 기술은 단지 설명을 하기 위한 것이며, 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고 여러 가지 변경 및 변화가 가해질 수 있는 것으로 이해되어져야 한다.
본 발명에 따른 발광 표시장치에 의하면 트랜지스터의 문턱전압을 보상하여 문턱전압의 편차와 관계없이 발광소자로 전류가 흐르도록 하여 휘도가 균일하도록 하며, 하나의 화소회로를 통해 복수의 발광소자가 발광하게 되어 데이터선의 수와 화소전원의 수를 줄일 수 있다.
또한, 데이터선의 수가 줄어들어 데이터 구동부의 크기를 작게 구현할 수 있어 발광 표시장치의 제조비용을 절감할 수 있다.

Claims (16)

  1. 복수의 발광소자;
    제어신호에 따라 제 1 전원을 전달하는 전원인가부;
    전달된 제 1 전원을 공급받아 데이터 신호 및 주사신호에 따라 전류를 생성하는 전류생성부; 및
    상기 제어신호에 따라 상기 복수의 발광소자 중에서 선택된 발광소자에 상기 전류를 전달하는 발광제어부를 포함하는 화소.
  2. 제 1 항에 있어서, 상기 전류생성부는,
    게이트에 인가되는 전압에 상응하여 상기 발광소자에 전류를 공급하는 제 1 트랜지스터;
    상기 제 1 트랜지스터의 제 1 전극에 데이터 전압을 선택적으로 전달하는 제 2 트랜지스터;
    상기 제 1 트랜지스터의 제 2 전극 및 게이트를 선택적으로 연결시키는 제 3 트랜지스터;
    상기 제 1 트랜지스터의 제 1 전극에 데이터 전압이 인가되는 동안, 상기 제 1 트랜지스터의 게이트에 인가된 전압을 저장하며 상기 발광소자의 발광기간 동안 상기 제 1 트랜지스터의 상기 게이트에 상기 저장된 전압이 유지되도록 하는 캐패 시터; 및
    상기 캐패시터의 초기화신호를 선택적으로 전달하는 제 4 트랜지스터를 포함하는 화소.
  3. 제 2 항에 있어서,
    상기 제 1 트랜지스터와 상기 제 3 트랜지스터는 동일한 주사신호에 의해 제어되며 상기 초기화신호는 상기 주사신호보다 이전 주사신호인 화소.
  4. 제 1 항에 있어서,
    상기 제어신호는 복수의 발광제어신호로 구분되며, 상기 복수의 발광제어신호는 순차적으로 인가되는 화소.
  5. 제 1 항에 있어서,
    상기 전원인가부는 상기 복수의 발광소자가 발광할 때 상기 제 1 전원전압을 상기 전류생성부에 전달하는 화소.
  6. 제 1 항에 있어서,
    상기 전원인가부는,
    상기 제 1 발광제어신호에 의해 상기 제 1 전원과 연결되어 상기 제 1 전원을 선택적으로 상기 전류생성부에 전달하는 제 5 트랜지스터; 및
    상기 제 2 발광제어신호에 의해 상기 제 1 전원과 연결되어 상기 제 1 전원을 선택적으로 상기 전류생성부에 전달하는 제 6 트랜지스터를 포함하며,
    상기 발광제어부는,
    상기 제 1 발광제어신호에 의해 상기 전류생성부에서 생성된 전류를 상기 제 1 발광소자에 전달하는 제 7 트랜지스터; 및
    상기 제 2 발광제어신호에 의해 상기 전류생성부에서 생성된 전류를 상기 제 2 발광소자에 전달하는 제 8 트랜지스터를 포함하는 화소.
  7. 제 6 항에 있어서,
    상기 제 1 발광제어신호와 상기 제 2 발광제어신호에 의해 상기 제 5 트랜지스터와 상기 제 7 트랜지스터 및 상기 제 6 트랜지스터와 상기 제 8 트랜지스터는 서로 다른시간에 온상태를 유지하는 화소.
  8. 제 2 항에 있어서,
    상기 제 1 전압은 상기 제 1 전원 전압에서 데이터전압과 상기 제 21트랜지스터의 문턱전압의 차이를 감산한 화소.
  9. 게이트 전극에 인가되는 전압에 대응하여 전류를 흐르게 하는 제 1 트랜지스터;
    데이터신호를 선택적으로 전달하는 제 2 트랜지스터;
    상기 제 1 트랜지스터가 다이오드 연결이 되도록 하는 제 3 트랜지스터;
    상기 제 1 트랜지스터의 게이트 전극에 인가되는 전압을 저장하며, 상기 제 1 트랜지스터의 게이트 전극에 인가되는 전압을 유지하는 캐패시터;
    상기 캐패시터를 초기화시키는 초기화신호를 선택적으로 전달하는 제 4 트랜지스터;
    상기 제 1 트랜지스터의 소스에 화소전원을 선택적으로 전달하는 제 5 트랜지스터;
    상기 제 1 트랜지스터의 제 1 전극에 상기 제 1 전원을 선택적으로 전달하는 제 6 트랜지스터;
    상기 제 1 트랜지스터가 상기 제 1 전원에 의해 생성한 전류를 선택적으로 전달하는 제 7 트랜지스터;
    상기 제 1 트랜지스터가 상기 제 1 전원에 의해 생성한 전류를 선택적으로 전달하는 제 8 트랜지스터;
    상기 제 7 트랜지스터에 연결되어 전류를 전달받아 발광하는 제 1 발광소자; 및
    상기 제 8 트랜지스터에 연결되어 전류를 전달받아 발광하는 제 2 발광소자를 포함하는 화소.
  10. 제 9 항에 있어서,
    상기 제 1 트랜지스터와 상기 제 3 트랜지스터는 동일한 주사신호에 의해 동작하며 상기 초기화신호는 상기 주사신호보다 이전 주사신호인 화소.
  11. 제 9 항에 있어서,
    상기 제 5 트랜지스터와 상기 제 7 트랜지스터는 제 1 발광제어신호에 의해 동작하고 상기 제 6 트랜지스터와 상기 제 8 트랜지스터는 제 2 발광제어신호에 의해 동작하는 화소.
  12. 제 9 항에 있어서,
    상기 제 1 전압은 상기 제 1 전원 전압에서 데이터전압과 상기 제 2 트랜지스터의 문턱전압의 차이를 감산한 화소.
  13. 제 1 발광소자와 제 2 발광소자;
    제 1 전극과 제 2 전극은 제 1 노드와 제 2 노드에 연결되고 제 3 전극은 제 3 노드에 연결되는 제 1 트랜지스터;
    제 1 전극과 제 2 전극은 제 1 노드와 데이터선에 연결되고 제 3 전극은 제 1 주사선에 연결되는 제 2 트랜지스터;
    제 1 전극과 제 2 전극은 상기 제 2 노드와 상기 제 3 노드에 연결되고 제 3 전극은 상기 제 1 주사선에 연결되는 제 3 트랜지스터;
    제 1 전극과 제 2 전극은 제 3 노드와 초기화신호선에 연결되고 제 3 전극은 제 2 주사선에 연결되는 제 4 트랜지스터;
    제 1 전극과 제 2 전극은 상기 제 2 노드와 상기 제 1 발광소자에 연결되고 제 3 전극은 제 1 발광제어선과 연결되는 제 5 트랜지스터;
    제 1 전극과 제 2 전극은 상기 제 2 노드와 상기 제 2 발광소자에 연결되고 제 3 전극은 제 2 발광제어선과 연결되는 제 6 트랜지스터;
    제 1 전극과 제 2 전극은 화소전원과 제 1 노드에 연결되고 제 3 전극은 제 1 발광제어선에 연결되는 제 7 트랜지스터;
    제 1 전극과 제 2 전극은 화소전원과 제 2 노드에 연결되고 제 3 전극은 제 2 발광제어선에 연결되는 제 8 트랜지스터; 및
    제 1 전극은 상기 제 1 전원에 연결되고 제 2 전극은 상기 제 3 노드에 연결되는 캐패시터를 포함하는 화소.
  14. 제 13 항에 있어서,
    상기 상기 초기화신호선은 상기 주사선에서 전달하는 주사신호보다 먼저 주사신호를 전달하는 화소.
  15. 제 13 항에 있어서,
    상기 제 1 발광제어신호와 상기 제 2 발광제어신호는 교대로 온상태를 유지하는 화소.
  16. 복수의 화소, 복수의 주사선 및 복수의 데이터선을 포함하는 화상표시부;
    상기 주사선에 주사신호를 전달하는 주사 구동부; 및
    상기 데이터선에 데이터신호를 전달하는 데이터 구동부를 포함하며,
    상기 화소는, 제 1 항 내지 제 15 항 중 어느 한 항에 의한 화소인 발광 표시장치.
KR1020040081814A 2004-10-13 2004-10-13 발광표시장치 KR100600392B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040081814A KR100600392B1 (ko) 2004-10-13 2004-10-13 발광표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040081814A KR100600392B1 (ko) 2004-10-13 2004-10-13 발광표시장치

Publications (2)

Publication Number Publication Date
KR20060032831A KR20060032831A (ko) 2006-04-18
KR100600392B1 true KR100600392B1 (ko) 2006-07-18

Family

ID=37142086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040081814A KR100600392B1 (ko) 2004-10-13 2004-10-13 발광표시장치

Country Status (1)

Country Link
KR (1) KR100600392B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882674B1 (ko) * 2007-08-08 2009-02-06 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 구동방법
CN111063294B (zh) * 2019-12-20 2021-01-15 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及显示面板
CN116486744B (zh) * 2023-04-27 2024-05-03 惠科股份有限公司 像素驱动电路及其补偿方法、显示面板

Also Published As

Publication number Publication date
KR20060032831A (ko) 2006-04-18

Similar Documents

Publication Publication Date Title
KR100688802B1 (ko) 화소 및 발광 표시장치
KR100592636B1 (ko) 발광표시장치
KR100739318B1 (ko) 화소회로 및 발광 표시장치
KR100673760B1 (ko) 발광 표시장치
KR101097325B1 (ko) 화소 회로 및 유기 전계 발광 표시 장치
KR100602363B1 (ko) 발광제어구동부 및 그를 이용한 발광 표시장치
KR100578813B1 (ko) 발광 표시 장치 및 그 구동 방법
KR101058115B1 (ko) 화소 회로, 유기 전계 발광 표시 장치
KR100897172B1 (ko) 화소 및 그를 이용한 유기전계발광표시장치
US8736523B2 (en) Pixel circuit configured to perform initialization and compensation at different time periods and organic electroluminescent display including the same
KR101058114B1 (ko) 화소 회로, 유기 전계 발광 표시 장치
KR100889675B1 (ko) 화소 및 그를 이용한 유기전계발광표시장치
KR100688801B1 (ko) 델타 화소회로 및 발광 표시장치
EP1591993A1 (en) Light-emitting display device
KR100600346B1 (ko) 발광 표시장치
JP2004029791A (ja) 発光表示装置及びその表示パネルと駆動方法
KR20110064688A (ko) 화소 회로 및 유기 전계 발광 표시 장치
JP2005157308A (ja) 発光表示装置，表示パネル，及び発光表示装置の駆動方法
KR100600344B1 (ko) 화소회로 및 발광 표시장치
JP2005157275A (ja) フラットパネルディスプレイ装置
KR100600392B1 (ko) 발광표시장치
KR100722113B1 (ko) 발광 표시장치
KR100592637B1 (ko) 발광표시장치
KR100600393B1 (ko) 발광표시장치
KR100611918B1 (ko) 발광표시장치 및 역전압 인가방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 14