KR100774951B1 - 전계발광소자 - Google Patents

전계발광소자 Download PDF

Info

Publication number
KR100774951B1
KR100774951B1 KR1020060053677A KR20060053677A KR100774951B1 KR 100774951 B1 KR100774951 B1 KR 100774951B1 KR 1020060053677 A KR1020060053677 A KR 1020060053677A KR 20060053677 A KR20060053677 A KR 20060053677A KR 100774951 B1 KR100774951 B1 KR 100774951B1
Authority
KR
South Korea
Prior art keywords
transistor
electrode
voltage source
gate
light emitting
Prior art date
Application number
KR1020060053677A
Other languages
English (en)
Inventor
김성중
경재우
김홍규
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060053677A priority Critical patent/KR100774951B1/ko
Application granted granted Critical
Publication of KR100774951B1 publication Critical patent/KR100774951B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 전계발광소자에 관한 것이다.
본 발명에 따른 전계발광소자는, 제1전압원 및 제2전압원, 제1전압원 또는 제2전압원에 제1전극과 제2전극이 선택적으로 연결된 제1트랜지스터, 제1전압원과 제1트랜지스터의 제1전극 사이 또는 제2전압원과 제1트랜지스터의 제2전극 사이 중 어느 하나에 선택적으로 연결된 발광다이오드, 제1트랜지스터의 게이트에 제1전극이 연결되고, 제3전압원에 제2전극이 연결된 제2트랜지스터, 제2트랜지스터의 게이트에 제2전극이 연결되고, 데이터라인에 제1전극이 연결되며, 스캔라인에 게이트가 연결된 제3트랜지스터, 제2트랜지스터의 게이트에 제1전극이 연결되고, 제4전압원에 제2전극이 연결된 커패시터, 및 제1트랜지스터의 게이트에 제2전극이 연결되고, 제5전압원에 제1전극이 연결된 제1소자를 포함한다.
전계발광소자, 화소 구조,

Description

전계발광소자{Light Emitting Diode}
도 1은 일반적인 유기전계발광소자를 설명하기 위한 도면.
도 2는 종래 능동매트릭스형 유기전계발광소자의 픽셀회로도.
도 3은 본 발명의 제1실시예에 따른 전계발광소자의 화소 구조도.
도 4는 도 3의 제1소자에 저항이 적용된 화소 구조도.
도 5 내지 도 7은 도 3의 제1소자에 트랜지스터가 적용된 화소 구조도.
도 8은 본 발명의 제1실시예의 변형된 실시예에 따라 트랜지스터가 혼용된 화소 구조도.
도 9는 본 발명의 제1실시예의 변형된 실시예에 따라 이레이즈 신호라인이 포함된 화소 구조도.
도 10은 본 발명에 따른 화소 구조의 설명을 위한 그래프.
도 11은 본 발명의 제1실시예에 따른 화소 구조의 구동 파형의 예시도.
도 12는 본 발명의 제1실시예에 따른 화소 구조의 구동 파형의 예시도.
도 13은 본 발명의 제2실시예에 따른 전계발광소자의 화소 구조도.
도 14는 도 13의 제1소자에 저항이 적용된 화소 구조도.
도 15 내지 도 17은 도 13의 제1소자에 트랜지스터가 적용된 화소 구조도.
도 18은 본 발명의 제2실시예의 변형된 실시예에 따라 트랜지스터가 혼용된 화소 구조도.
도 19는 본 발명의 제2실시예의 변형된 실시예에 따라 이레이즈 신호라인이 포함된 화소 구조도.
도 20은 본 발명의 제2실시예에 따른 화소 구조의 구동 파형의 예시도.
<도면의 주요 부분에 관한 부호의 설명>
VDD-EL: 제1전압원 GND-EL: 제2전압원
Voff: 제3전압원 Vref1: 제4전압원
Von: 제5전압원 Vref2: 제6전압원
SCAN: 스캔라인 DATA: 데이터라인
T1: 제1트랜지스터 T2: 제2트랜지스터
T3: 제3트랜지스터 M1,T4: 제1소자(저항인 경우 M1, 트랜지스터인 경우 T4)
T5: 제5트랜지스터 ERASE: 신호라인
본 발명은 전계발광소자에 관한 것이다.
전계발광표시장치에 사용되는 전계발광소자는 두 개의 전극 사이에 발광층이 형성된 자발광소자였다. 전계발광소자는 발광층의 재료에 따라 무기전계발광소자와 유기전계발광소자로 나눌 수 있었다.
유기전계발광소자는 전자(election) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자와 정공을 발광층 내부로 주입시켜, 주입된 전자와 정공이 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광하는 소자이다.
유기전계발광소자는 구동방식에 따라 수동매트릭스형 유기전계발광소자(Passive Matrix Organic Emitting Light Diode: PMOELD)와 능동매트릭스형 유기전계발광소자(Active Matrix Organic Emitting Light Diode : AMOELD)로 구분된다. 이러한 유기전계발광소자는 일반적으로 N× M 개의 유기발광셀에 전압구동 혹은 전류구동 방식 등을 이용하여 영상을 표현하게 된다.
이하 첨부된 도면을 참조하여 종래 기술에 따른 유기발광 표시장치를 설명한다.
도 1은 일반적인 유기전계발광소자를 설명하기 위한 도면이다.
일반적인 유기발광셀 구조는 도 1에 도시된 바와 같이, 애노드(ITO), 유기박막, 캐소드(Metal)의 구조를 가지고 있다.
유기박막은 전자와 정공의 발광효율을 향상시키기 위해 발광층(EML : emitting layer), 전자수송층(ETL : Electron Transport Layer) 및 정공수송층(HTL : Hole Transport Layer)을 포함한 다층구조로 이루어지고, 또한 별도의 전자주입층(EIL : Electron Injecting Layer)과 정공주입층(HIL : Hole Injecting Layer)을 포함하고 있다.
이와 같이 이루어지는 유기발광셀은 어드레싱(addressing) 방식에 따라 양극 과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는 수동매트릭스(passive matrix) 방식과, TFT와 커패시터를 각 ITO 화소전극에 접속하여 콘덴서 용량에 의해 전압을 유지하여 구동하는 능동매트릭스(active matrix) 방식으로 구분할 수 있으며, 구동회로에서 인가되는 신호의 형태(전압 또는 전류)에 따라 전압인가 방식과 전류인가 방식으로 구분할 수 있다.
도 2는 종래 능동매트릭스형 유기전계발광소자의 픽셀회로도를 나타낸다.
이와 같은 픽셀회로(200)는 유기발광소자(OLED)에 TFT를 이용하여 구동하기 위한 회로로써, N× M 개의 픽셀 중 하나를 대표적으로 도시한 것이다.
도 2를 참조하면, 유기발광소자(OLED)에 구동 트랜지스터(Mb)가 연결되어 발광에 필요한 전류를 공급한다.
구동 트랜지스터(Mb)의 전류량은 스위칭 트랜지스터(Ma)를 통해 인가되는 데이터 전압에 의해 제어되도록 되어 있다. 이때 인가된 전압을 일정기간 유지하기 위한 커패시터(C)가 구동 트랜지스터(Mb)의 소스와 게이트 사이에 연결되어 있다.
스위칭 트랜지스터(Ma)의 게이트에는 n번째 선택신호라인(Select[n])이 연결되어 있으며, 소스 측에는 데이터라인(Data[m])이 연결되어있다.
이와 같은 구조의 픽셀회로(200) 동작은, 선택신호라인(Select[n])과 연결된 스위칭 트랜지스터(Ma)의 게이트에 인가된 선택신호에 의해 스위칭 트랜지스터(Ma)가 턴온 되면, 데이터라인(Data[m])을 통해 데이터 전압이 구동 트랜지스터(Mb)의 게이트(노드A)에 인가된다. 그리고 게이트에 인가된 데이터 전압에 대응하여 전원전압(VDD)과 연결된 구동 트랜지스터(Mb)를 통해 유기발광소자(OLED)로 전류가 흐 르게 되어 발광이 이루어진다.
앞서 설명한 바와 같은 구조를 갖는 유기발광소자 및 이의 종래 구동방법은, 트랜지스터의 문턱 전압 편차 및 전류 이동도의 편차로 인해 픽셀과 픽셀 간의 휘도가 달라져 화면의 균일도(uniformity)가 떨어지는 문제가 있다.
또한, a-Si TFT를 사용한 능동형 유기전계발광 표시장치 패널의 경우, 도시되어 있지는 않지만, a-Si TFT의 사이즈가 크기 때문에 한정된 화소 면적 내에 구성할 수 있는 TFT의 개수, 구동 라인 수에 제약이 따르는 문제가 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은, 화소 구조를 개선하여 트랜지스터 소자 특성의 불균일도에 따른 화질 저하 문제를 해결하고, 더불어 낮은 전류 구동 능력을 갖는 트랜지스터를 이용한 패널에 있어서 구동 속도의 문제 및 높은 구동 전압으로 인한 소비전력을 감소시키는 것이다.
상술한 과제를 해결하기 위해 본 발명에 따른 전계발광소자는, 제1전압원 및 제2전압원, 제1전압원 또는 제2전압원에 제1전극과 제2전극이 선택적으로 연결된 제1트랜지스터, 제1전압원과 제1트랜지스터의 제1전극 사이 또는 제2전압원과 제1트랜지스터의 제2전극 사이 중 어느 하나에 선택적으로 연결된 발광다이오드, 제1트랜지스터의 게이트에 제1전극이 연결되고, 제3전압원에 제2전극이 연결된 제2트랜지스터, 제2트랜지스터의 게이트에 제2전극이 연결되고, 데이터라인에 제1전극이 연결되며, 스캔라인에 게이트가 연결된 제3트랜지스터, 제2트랜지스터의 게이트에 제1전극이 연결되고, 제4전압원에 제2전극이 연결된 커패시터, 및 제1트랜지스터의 게이트에 제2전극이 연결되고, 제5전압원에 제1전극이 연결된 제1소자를 포함한다.
여기서, 제1소자는, 하나 이상의 저항으로 형성되거나 트랜지스터로 형성된 것일 수 있다.
여기서, 트랜지스터는, 제5전압원에 제1전극이 연결되고, 제1트랜지스터의 게이트에 제2전극이 연결된 제4트랜지스터인 것을 포함하며, 제4트랜지스터의 게이트는 제6전압원에 연결되거나 제4트랜지스터의 제1전극 또는 제2전극 중 선택된 어느 하나에 연결된 것일 수 있다.
여기서, 제3전압원 및 제4전압원은, 제2전압원과 동일한 전원 라인으로 형성되거나 다른 라인으로 형성된 것일 수 있다.
여기서, 제5전압원은, 제1전압원과 동일한 전원 라인으로 형성되거나 다른 라인으로 형성된 것일 수 있다.
여기서, 제5전압원과 제2트랜지스터의 게이트 사이에는 제5트랜지스터 및 제5트랜지스터의 게이트에 연결된 신호라인을 포함하며, 제5트랜지스터의 제1전극은 제5전압원에 연결된 것을 포함할 수 있다.
여기서, 제1,제2,제3 및 제4트랜지스터는, N형 또는 P형 트랜지스터 중 어느 하나로 형성되거나 둘 다를 혼용하여 형성된 것일 수 있다.
여기서, 제5트랜지스터는, N형 또는 P형 트랜지스터 중 어느 하나로 형성되거나 둘 다를 혼용하여 형성된 것일 수 있다.
여기서, 제4트랜지스터가 N형 또는 P형 중 어느 하나로 형성되어, 제1,제2 또는 제3트랜지스터 중 어느 하나 이상과 다른 형(Type)으로 형성될 경우, 제4트랜지스터의 게이트는 제2트랜지스터의 게이트에 연결되는 것일 수 있다.
여기서, 제1트랜지스터가 N형이면 제1트랜지스터의 제1전극은 발광다이오드의 캐소드에 연결되고, 제1트랜지스터의 제2전극은 제2전압원에 연결되며, 제1트랜지스터가 P형이면 제1트랜지스터의 제1전극은 제1전압원에 연결되고, 제1트랜지스터의 제2전극은 발광다이오드의 애노드에 연결된 것일 수 있다.
여기서, 제2트랜지스터가 턴온되면, 제1소자에 전류가 흐르지 않게 되고, 제1트랜지스터는 턴온되어, 발광다이오드가 발광하게 되거나, 제2트랜지스터가 턴오프되면, 제1소자에 전류가 흐르게 되고, 제1트랜지스터는 턴오프되어, 발광다이오드가 발광을 멈추는 것일 수 있다.
여기서, 신호라인은 이레이즈(erase) 신호라인이며, 신호라인에 이레이즈 신호가 입력되면, 제2트랜지스터는 턴온되고, 제1트랜지스터는 턴오프되어, 발광다이오드가 발광을 멈추는 것일 수 있다.
여기서, 발광다이오드는, 유기 발광다이오드일 수 있다.
<제1실시예>
도 3은 본 발명의 제1실시예에 따른 전계발광소자의 화소 구조도 이고, 도 4는 도 3의 제1소자에 저항이 적용된 화소 구조도 이며, 도 5 내지 도 7은 도 3의 제1소자에 트랜지스터가 적용된 화소 구조도 이다.
도 8은 본 발명의 제1실시예의 변형된 실시예에 따라 트랜지스터가 혼용된 화소 구조도 이고, 도 9는 본 발명의 제1실시예의 변형된 실시예에 따라 이레이즈 신호라인이 포함된 화소 구조도 이다.
도 10은 본 발명에 따른 화소 구조의 설명을 위한 그래프이고, 도 11은 본 발명의 제1실시예에 따른 화소 구조의 구동 파형의 예시도이며, 도 12는 본 발명의 제1실시예에 따른 화소 구조의 구동 파형의 예시도 이다.
제1실시예에서는 본 발명에 따른 전계발광소자(300)의 화소(하나의 화소) 내에 형성된 트랜지스터가 N형인 것을 일례로 설명한다.
도 3을 참조하면, 본 발명의 제1실시예에 따른 전계발광소자(300)는, 하나의 화소 내에 제1전압원(VDD-EL) 및 제2전압원(GND-EL)이 형성된다.
유기물로 형성된 발광다이오드(OLED)는 제1전압원(VDD-EL)과 제1트랜지스터(T1)의 제1전극 사이에 애노드와 캐소드가 연결된다.
제1트랜지스터(T1)는 제2전극이 제2전압원(GND-EL)에 연결되고, 게이트가 제2트랜지스터(T2)의 제1전극에 연결된다.
제2트랜지스터(T2)는 제3전압원(Voff)에 제2전극이 연결되고, 게이트가 제3트랜지스터(T3)의 제2전극에 연결된다.
제3트랜지스터(T3)는 데이터라인(DATA)에 제1전극이 연결되고, 게이트가 스캔라인(SCAN)에 연결된다.
커패시터(Cst)는 제2트랜지스터(T2)의 게이트에 제1전극이 연결되고, 제4전 압원(Vref1)에 제2전극이 연결된다.
제1소자(M1)는 제1트랜지스터(T1)의 게이트에 제2전극이 연결되고, 제5전압원(Von)에 제1전극이 연결된다.
도 4를 참조하면, 제1소자(M1)는, 하나 이상의 저항으로 형성될 수 있다. 여기서, 제1소자(M1)은 저항의 특성을 이용하여 전압을 풀업(Pull-Up) 또는 풀다운(Pull-Down) 하는 역할을 한다.
그러나 도 5 내지 도 7을 참조하면, 제1소자(M1)는 트랜지스터로 형성될 수도 있다.
도시된 도 5를 참조하면, 트랜지스터로 형성된 제1소자(M1)는 제5전압원(Von)에 제1전극이 연결되고, 제1트랜지스터(T1)의 게이트에 제2전극이 연결되는데, 이를 제4트랜지스터(M1)라고 한다. 여기서, 제4트랜지스터(M1)의 게이트는 제6전압원(Vref2)에 연결된다. 여기서, 설명의 편의를 위해 제1소자(M1)가 저항일 경우를 제외하고는 이하 제4트랜지스터(T4)로 표기한다.
도 6 및 도 7을 참조하면, 제4트랜지스터(T4)의 게이트는 제1전극 또는 제2전극 중 선택된 어느 하나에 연결될 수 있다. 이에 따라, 제4트랜지스터(T4)는 별도의 제6전압원(Vref2)을 이용하지 않을 수도 있다.
도 8은 제1실시예의 변형된 실시예로 도시된 도면을 참조하면, 제4트랜지스터(T4)가 P형으로 형성되면, 제4트랜지스터(T4)의 게이트는 제2트랜지스터(T2)의 게이트에 연결될 수 있다.
이는 제4트랜지스터(T4)가 제1,제2 또는 제3트랜지스터(T1,T2 또는T3) 중 어느 하나 이상과 다른 형(Type)으로 형성될 경우로서, 이와 같이 별도의 제6전압원(Vref2)을 이용하지 않을 수도 있다. 도시된 도면에는 제4트랜지스터(T4)만 P형으로 형성되어 있으나 이에 한정되지 않는다.
도 9는 제1실시예의 변형된 실시예로 도시된 도면을 참조하면, 신호라인(ERASE)과 제5트랜지스터(T5)가 더 형성된다.
여기서, 제1소자(M1)는 하나 이상의 저항으로 형성되거나 앞서 설명한 일례 와 같이 트랜지스터{트랜지스터일 경우 제4트랜지스터(T4)}로 형성될 수 있다.
도시된 바와 같이, 제5트랜지스터(T5)는, 제5전압원(Von)과 제2트랜지스터(T2)의 게이트 사이에 형성된다. 제5트랜지스터(T5)의 제1전극은 제5전압원(Von)에 연결되고, 제2전극은 제2트랜지스터(T2)의 게이트에 연결된다.
여기서, 신호라인(ERASE)은 이레이즈(erase) 신호라인이며, 신호라인(ERASE)에 이레이즈 신호가 입력되면, 제2트랜지스터(T2)는 턴온되고, 제1트랜지스터(T1)는 턴오프되어, 발광다이오드(OLED)는 발광을 멈추게 된다.
한편, 앞서 설명한 제1,제2,제3,제4 및 제5트랜지스터(T1,T2,T3,T4 및 T5)는 게이트를 제외하고 제1전극 또는 제2전극으로 표현하였으나 이들은 드레인 또는 소오스를 나타내며, 이들은 필요에 따라 전극의 위치가 플립(Flip)될 수 있음을 참조한다.
한편, 제3전압원(Voff) 및 제4전압원(Vref1)은, 제2전압원(GND-EL)과 동일한 전원 라인으로 형성되거나 다른 라인으로 형성될 수 있고, 제4전압원(Vref1)과 제6 전압원(Vref2) 또한 동일한 라인으로 형성될 수 있다. 그리고 제5전압원(Von)은, 제1전압원(VDD-EL)과 같은 전원 라인으로 형성되거나 다른 라인으로 형성된 것일 수 있다.
또한, 변형된 실시예를 통하여 설명하였듯이 제1,제2,제3,제4 및 제5트랜지스터(T1,T2,T3,T4 및 T5)는 N형 또는 P형 트랜지스터 중 어느 하나로 형성되거나 둘 다를 혼용하여 형성될 수 있다. 여기서, 제4트랜지스터(T4)는 제1소자(M1)가 트랜지스터임을 가정한 것이다.
앞서 설명한 본 발명의 제1실시예 또는 변형된 실시예에 따른 전계발광소자(300)는, 스캔라인(SCAN)과 데이터라인(DATA)을 통해 입력된 스캔신호와 데이터신호에 발광다이오드(OLED)가 발광하여 디스플레이를 구현할 수 있다.
이와 같은 전계발광소자(300)의 구동방법은 스캔 시간 동안(One Scan Time) 데이터라인(DATA)을 통해 입력된 신호가 해당 화소에 전달되어 각 화소의 발광다이오드(OLED)는 턴온 또는 턴오프 된다.
도 10 내지 도 12를 참조하여 자세하게는, 스캔라인(SACN)에 입력된 스캔신호에 의해 순차적으로 화소가 선택된다. 선택된 화소의 제3트랜지스터(T3)는 턴온 되어 데이터라인(DATA)의 전압이 제3트랜지스터(T3)를 통해 커패시터(Cst) 및 제2트랜지스터(T2)의 게이트에 전달된 된다.
데이터라인(DATA)을 통해 전달된 전압이 제2트랜지스터(T2)의 문턱전압(Vth)보다 낮으면 제2트랜지스터(T2)는 턴오프 되고, 반대로 제2트랜지스터(T2)의 문턱 전압(Vth)보다 높으면 제2트랜지스터(T2)는 턴온 된다.(도 10 참조)
제2트랜지스터(T2)가 턴오프 된 경우, 제1소자(M1)로 전류가 흐르지 않게 되어, 제1소자(M1)의 전극 중 제1트랜지스터(T1)에 연결된 제2전극은 제5전압원(Von)의 전압으로 치우치게 된다.
여기서, 제1트랜지스터(T1)의 게이트 전압이 제5전압원(Von)의 전압으로 치우친 경우, 제1트랜지스터(T1)는 턴온 되고, 발광다이오드(OLED)에 전류가 흐르게 되어 발광하게 된다.
그러나, 반대로 제2트랜지스터(T2)가 턴온된 경우, 제1소자(M1)로 전류가 흐르게 되어, 제1소자(M1)에 의해 전압이 발생하게 된다. 이때, 제1소자(M1)의 저항치 및 흐르는 전류의 크기가 충분하다면 제1소자(M1)의 전극 중 제1트랜지스터(T1)에 연결된 제2전극은 제3전압원(Voff)의 전압으로 치우치게 된다.
여기서, 제1트랜지스터(T1)의 게이트 전압이 제3전압원(Voff)의 전압으로 치우친 경우, 제1트랜지스터(T1)는 턴오프 되고, 발광다이오드(OLED)에 전류가 흐르지 않게 되어 발광을 하지 않는다.
한편, 스캔신호에 의한 화소 선택 시간이 끝나게 되면 커패시터(Cst)에 저장된 신호에 의해 반복적으로 가해지는 다음 스캔신호에 의해 해당 화소가 선택될 때까지 발광다이오드(OLED)는 발광 상태 혹은 비 발광 상태를 유지하게 된다.
도 11에 도시된 바와 같이 본 발명의 제1실시예 또는 변형된 실시예에서는 스캔라인(SCAN)에 연결된 제3트랜지스터(T3)가 N형이기 때문에 이와 같은 스캔신호에 의해 턴온 되어 해당 화소를 활성화하고 데이터신호를 공급받는다.
그러나 도 12를 참조하면, 본 발명은 화소 구조에 계조를 표현하기 위해 PWM(Pulse Width Modulation) 구동 방식을 사용할 수 있다. 이는 한 프레임 타임을 여러 개의 서브 프레임으로 나눈 후 각 서브 프레임별로 발광시간을 달리할 수 있다. 이 경우, 계조 표현시 각 서브 프레임의 발광시간을 조합하여 표현할 수 있게 된다.
한편, 본 발명의 제1실시예 또는 변형된 실시예의 화소 구조는 앞서 설명한 구동 방법 외에 다른 방법을 이용하여 구동할 수도 있음은 물론이다.
<제2실시예>
도 13은 본 발명의 제2실시예에 따른 전계발광소자의 화소 구조도 이고, 도 14는 도 13의 제1소자에 저항이 적용된 화소 구조도 이며, 도 15 내지 도 17은 도 13의 제1소자에 트랜지스터가 적용된 화소 구조도 이다.
도 18은 본 발명의 제2실시예의 변형된 실시예에 따라 트랜지스터가 혼용된 화소 구조도 이고, 도 19는 본 발명의 제2실시예의 변형된 실시예에 따라 이레이즈 신호라인이 포함된 화소 구조도 이며, 도 20은 본 발명의 제2실시예에 따른 화소 구조의 구동 파형의 예시도 이다.
제2실시예에서는 본 발명에 따른 전계발광소자(400)의 화소(하나의 화소) 내에 형성된 트랜지스터가 P형인 것을 일례로 설명한다.
도 13을 참조하면, 본 발명의 제2실시예에 따른 전계발광소자(400)는, 하나의 화소 내에 제1전압원(VDD-EL) 및 제2전압원(GND-EL)이 형성된다.
유기물로 형성된 발광다이오드(OLED)는 제1트랜지스터(T1)의 제2전극과 제2 전압원(GND-EL) 사이에 애노드와 캐소드가 연결된다.
제1트랜지스터(T1)는 제1전극이 제1전압원(VDD-EL)에 연결되고, 게이트가 제2트랜지스터(T2)의 제1전극에 연결된다.
제2트랜지스터(T2)는 제3전압원(Voff)에 제2전극이 연결되고, 게이트가 제3트랜지스터(T3)의 제2전극에 연결된다.
제3트랜지스터(T3)는 데이터라인(DATA)에 제1전극이 연결되고, 게이트가 스캔라인(SCAN)에 연결된다.
커패시터(Cst)는 제2트랜지스터(T2)의 게이트에 제1전극이 연결되고, 제4전압원(Vref1)에 제2전극이 연결된다.
제1소자(M1)는 제1트랜지스터(T1)의 게이트에 제2전극이 연결되고, 제5전압원(Von)에 제1전극이 연결된다.
도 14를 참조하면, 제1소자(M1)는, 하나 이상의 저항으로 형성될 수 있다. 여기서, 제1소자(M1)은 저항의 특성을 이용하여 전압을 풀업(Pull-Up) 또는 풀다운(Pull-Down) 하는 역할을 한다.
그러나 도 15 내지 도 17을 참조하면, 제1소자(M1)는 트랜지스터로 형성될 수도 있다.
도시된 도 15를 참조하면, 트랜지스터로 형성된 제1소자(M1)는 제5전압원(Von)에 제1전극이 연결되고, 제1트랜지스터(T1)의 게이트에 제2전극이 연결되는데, 이를 제4트랜지스터(M1)라고 한다. 여기서, 제4트랜지스터(M1)의 게이트는 제6전압원(Vref2)에 연결된다. 여기서, 설명의 편의를 위해 제1소자(M1)가 저항일 경 우를 제외하고는 이하 제4트랜지스터(T4)로 표기한다.
도 16 및 도 17을 참조하면, 제4트랜지스터(T4)의 게이트는 제1전극 또는 제2전극 중 선택된 어느 하나에 연결될 수 있다. 이에 따라, 제4트랜지스터(T4)는 별도의 제6전압원(Vref2)을 이용하지 않을 수도 있다.
도 18은 제2실시예의 변형된 실시예로 도시된 도면을 참조하면, 제4트랜지스터(T4)가 N형으로 형성되면, 제4트랜지스터(T4)의 게이트는 제2트랜지스터(T2)의 게이트에 연결될 수 있다.
이는 제4트랜지스터(T4)가 제1,제2 또는 제3트랜지스터(T1,T2 또는 T3) 중 어느 하나 이상과 다른 형(Type)으로 형성될 경우로서, 이와 같이 별도의 제6전압원(Vref2)을 이용하지 않을 수도 있다. 도시된 도면에는 제4트랜지스터(T4)만 N형으로 형성되어 있으나 이에 한정되지 않는다.
도 19는 제2실시예의 변형된 실시예로 도시된 도면을 참조하면, 신호라인(ERASE)과 제5트랜지스터(T5)가 더 형성된다.
여기서, 제1소자(M1)는 하나 이상의 저항으로 형성되거나 앞서 설명한 일례 와 같이 트랜지스터{트랜지스터일 경우 제4트랜지스터(T4)}로 형성될 수 있다.
도시된 바와 같이, 제5트랜지스터(T5)는, 제5전압원(Von)과 제2트랜지스터(T2)의 게이트 사이에 형성된다. 제5트랜지스터(T5)의 제1전극은 제5전압원(Von)에 연결되고, 제2전극은 제2트랜지스터(T2)의 게이트에 연결된다.
여기서, 신호라인(ERASE)은 이레이즈(erase) 신호라인이며, 신호라인(ERASE) 에 이레이즈 신호가 입력되면, 제2트랜지스터(T2)는 턴온되고, 제1트랜지스터(T1)는 턴오프되어, 발광다이오드(OLED)는 발광을 멈추게 된다.
한편, 앞서 설명한 제1,제2,제3,제4 및 제5트랜지스터(T1,T2,T3,T4 및 T5)는 게이트를 제외하고 제1전극 또는 제2전극으로 표현하였으나 이들은 드레인 또는 소오스를 나타내며, 이들은 필요에 따라 전극의 위치가 플립(Flip)될 수 있음을 참조한다.
한편, 앞서 설명한 제3전압원(Voff) 및 제4전압원(Vref1)은, 제2전압원(GND-EL)과 동일한 전원 라인으로 형성되거나 다른 라인으로 형성될 수 있고, 제4전압원(Vref1)과 제6전압원(Vref2) 또한 동일한 라인으로 형성될 수 있다.
그리고, 제5전압원(Von)은, 제1전압원(VDD-EL)과 같은 전원 라인으로 형성되거나 다른 라인으로 형성된 것일 수 있다.
또한, 변형된 실시예를 통하여 설명하였듯이 제1,제2,제3,제4 및 제5트랜지스터(T1,T2,T3,T4 및 T5)는 N형 또는 P형 트랜지스터 중 어느 하나로 형성되거나 둘 다를 혼용하여 형성될 수 있다. 여기서, 제4트랜지스터(T4)는 제1소자(M1)가 트랜지스터임을 가정한 것이다.
앞서 설명한 본 발명의 제2실시예 또는 변형된 실시예에 따른 전계발광소자(400)는, 스캔라인(SCAN)과 데이터라인(DATA)을 통해 입력된 스캔신호와 데이터신호에 발광다이오드(OLED)가 발광하여 디스플레이를 구현할 수 있다.
이와 같은 전계발광소자(400)의 구동방법은 스캔 시간 동안(One Scan Time) 데이터라인(DATA)을 통해 입력된 신호가 해당 화소에 전달되어 각 화소의 발광다이오드(OLED)는 턴온 또는 턴오프 된다.
도 20을 참조하여 자세하게는, 스캔라인(SACN)에 입력된 스캔신호에 의해 순차적으로 화소가 선택된다. 선택된 화소의 제3트랜지스터(T3)는 턴온 되어 데이터라인(DATA)의 전압이 제3트랜지스터(T3)를 통해 커패시터(Cst) 및 제2트랜지스터(T2)의 게이트에 전달된 된다.
데이터라인(DATA)을 통해 전달된 전압이 제2트랜지스터(T2)의 문턱전압(Vth)보다 낮으면 제2트랜지스터(T2)는 턴오프 되고, 반대로 제2트랜지스터(T2)의 문턱전압(Vth)보다 높으면 제2트랜지스터(T2)는 턴온 된다.
제2트랜지스터(T2)가 턴오프 된 경우, 제1소자(M1)로 전류가 흐르지 않게 되어, 제1소자(M1)의 전극 중 제1트랜지스터(T1)에 연결된 제2전극은 제5전압원(Von)의 전압으로 치우치게 된다.
여기서, 제1트랜지스터(T1)의 게이트 전압이 제5전압원(Von)의 전압으로 치우친 경우, 제1트랜지스터(T1)는 턴온 되고, 발광다이오드(OLED)에 전류가 흐르게 되어 발광하게 된다.
그러나, 반대로 제2트랜지스터(T2)가 턴온된 경우, 제1소자(M1)로 전류가 흐르게 되어, 제1소자(M1)에 의해 전압이 발생하게 된다. 이때, 제1소자(M1)의 저항치 및 흐르는 전류의 크기가 충분하다면 제1소자(M1)의 전극 중 제1트랜지스터(T1)에 연결된 제2전극은 제3전압원(Voff)의 전압으로 치우치게 된다.
여기서, 제1트랜지스터(T1)의 게이트 전압이 제3전압원(Voff)의 전압으로 치 우친 경우, 제1트랜지스터(T1)는 턴오프 되고, 발광다이오드(OLED)에 전류가 흐르지 않게 되어 발광을 하지 않는다.
한편, 스캔신호에 의한 화소 선택 시간이 끝나게 되면 커패시터(Cst)에 저장된 신호에 의해 반복적으로 가해지는 다음 스캔신호에 의해 해당 화소가 선택될 때까지 발광다이오드(OLED)는 발광 상태 혹은 비 발광 상태를 유지하게 된다.
도 20에 도시된 바와 같이 본 발명의 제2실시예 또는 변형된 실시예에서는 스캔라인(SCAN)에 연결된 제3트랜지스터(T3)가 P형이기 때문에 이와 같은 스캔신호에 의해 턴온 되어 해당 화소를 활성화하고 데이터신호를 공급받는다.
그러나, 본 발명은 화소 구조에 계조를 표현하기 위해 PWM(Pulse Width Modulation) 구동 방식을 사용할 수 있다. 이는 한 프레임 타임을 여러 개의 서브 프레임으로 나눈 후 각 서브 프레임별로 발광시간을 달리할 수 있다. 이 경우, 계조 표현시 각 서브 프레임의 발광시간을 조합하여 표현할 수 있게 된다.
한편, 본 발명의 제2실시예 또는 변형된 실시예의 화소 구조는 앞서 설명한 구동 방법 외에 다른 방법을 이용하여 구동할 수도 있음은 물론이다.
이상과 같이 본 발명의 제1실시예 및 제2실시예를 포함한 각각의 변형된 실시예에 따른 전계발광소자의 화소 구조 및 구동 방법은, 낮은 구동 전압으로 구동되도록 소비전력을 줄일 수 있다. 이는, 각 화소 내에서 형성된 제1소자(M1)를 이용하여 낮은 전압을 높은 전압으로 바꾸어 구동할 수 있기 때문이다.
이에 따라, 구동 트랜지스터의 편차가 있더라도 게이트 전압을 크게 가해 주어 그 차이가 없는 영역(도 10의 Region 2)에서 발광다이오드를 발광시킬 수 있게 되어 디스플레이 패널은 휘도의 균일성을 얻을 수 있다.
또한, 낮은 구동 전압은 그 스윙 폭이 작아 충전 및 방전에 걸리는 시간이 적게 걸리게 되어 낮은 전류 구동 능력을 갖는 트랜지스터를 사용하더라도 충/방전 시간 부족의 문제를 해결할 수 있게 된다.
또한, 낮은 구동 전압은 구동 드라이버 IC(Integrated Circuit)를 제작하는데 있어서 저전압 공정을 사용할 수 있게 해줌으로써 구동 드라이버 IC의 성능을 향상할 수 있고 가격을 낮출 수 있는 장점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 본 발명의 구성에 따르면, 낮은 구동 전압으로 구동할 수 있도록 소비전력을 줄일 수 있으며, 각 화소에서는 전압을 높은 전압으로 바꾸어 구동할 수 있게 된다. 이에 따라, 구동 트랜지스터의 편차가 있더라도 게이트 전압을 크게 가해 주어 그 차이가 없는 영역에서 전계발광소자를 발광시킬 수 있게 되어 디스플레 이 패널은 휘도의 균일성을 얻을 수 있다.
또한, 낮은 구동 전압은 그 스윙 폭이 작아 충전 및 방전에 걸리는 시간이 적게 걸리게 되어 낮은 전류 구동 능력을 갖는 트랜지스터를 사용하더라도 충/방전 시간 부족의 문제를 해결할 수 있게 된다.
또한, 낮은 구동 전압은 구동 드라이버 IC(Integrated Circuit)를 제작하는데 있어서 저전압 공정을 사용할 수 있게 해줌으로써 구동 드라이버 IC의 성능을 향상할 수 있고 가격을 낮출 수 있는 장점이 있다.

Claims (13)

  1. 제1전압원 및 제2전압원;
    상기 제1전압원 또는 상기 제2전압원에 제1전극과 제2전극이 선택적으로 연결된 제1트랜지스터;
    상기 제1전압원과 상기 제1트랜지스터의 제1전극 사이 또는 상기 제2전압원과 상기 제1트랜지스터의 제2전극 사이 중 어느 하나에 선택적으로 연결된 발광다이오드;
    상기 제1트랜지스터의 게이트에 제1전극이 연결되고, 제3전압원에 제2전극이 연결된 제2트랜지스터;
    상기 제2트랜지스터의 게이트에 제2전극이 연결되고, 데이터라인에 제1전극이 연결되며, 스캔라인에 게이트가 연결된 제3트랜지스터;
    상기 제2트랜지스터의 게이트에 제1전극이 연결되고, 제4전압원에 제2전극이 연결된 커패시터; 및
    상기 제1트랜지스터의 게이트에 제2전극이 연결되고, 제5전압원에 제1전극이 연결된 제1소자를 포함하는 전계발광소자.
  2. 제1항에 있어서, 상기 제1소자는,
    하나 이상의 저항으로 형성되거나 트랜지스터로 형성된 것을 특징으로 하는 전계발광소자.
  3. 제2항에 있어서, 상기 트랜지스터는,
    상기 제5전압원에 제1전극이 연결되고, 상기 제1트랜지스터의 게이트에 제2전극이 연결된 제4트랜지스터인 것을 포함하며,
    상기 제4트랜지스터의 게이트는 제6전압원에 연결되거나 상기 제4트랜지스터의 제1전극 또는 제2전극 중 선택된 어느 하나에 연결된 것을 특징으로 하는 전계발광소자.
  4. 제1항에 있어서, 상기 제3전압원 및 상기 제4전압원은,
    상기 제2전압원과 동일한 전원 라인으로 형성되거나 다른 라인으로 형성된 것을 특징으로 하는 전계발광소자.
  5. 제1항에 있어서, 상기 제5전압원은,
    상기 제1전압원과 동일한 전원 라인으로 형성되거나 다른 라인으로 형성된 것을 특징으로 하는 전계발광소자.
  6. 제1항에 있어서,
    상기 제5전압원과 상기 제2트랜지스터의 게이트 사이에는 제5트랜지스터 및 상기 제5트랜지스터의 게이트에 연결된 신호라인을 포함하며,
    상기 제5트랜지스터의 제1전극은 상기 제5전압원에 연결된 것을 포함하는 전 계발광소자.
  7. 제3항에 있어서, 상기 제1,제2,제3 및 제4트랜지스터는,
    N형 또는 P형 트랜지스터 중 어느 하나로 형성되거나 둘 다를 혼용하여 형성된 것을 특징으로 하는 전계발광소자.
  8. 제6항에 있어서, 상기 제5트랜지스터는,
    N형 또는 P형 트랜지스터 중 어느 하나로 형성되거나 둘 다를 혼용하여 형성된 것을 특징으로 하는 전계발광소자.
  9. 제7항에 있어서,
    상기 제4트랜지스터가 N형 또는 P형 중 어느 하나로 형성되어, 상기 제1,제2 또는 제3트랜지스터 중 어느 하나 이상과 다른 형(Type)으로 형성될 경우, 상기 제4트랜지스터의 게이트는 상기 제2트랜지스터의 게이트에 연결되는 것을 특징으로 하는 전계발광소자.
  10. 제7항에 있어서,
    상기 제1트랜지스터가 N형이면 상기 제1트랜지스터의 제1전극은 상기 발광다이오드의 캐소드에 연결되고, 상기 제1트랜지스터의 제2전극은 상기 제2전압원에 연결되며, 상기 제1트랜지스터가 P형이면 상기 제1트랜지스터의 제1전극은 상기 제 1전압원에 연결되고, 상기 제1트랜지스터의 제2전극은 상기 발광다이오드의 애노드에 연결된 것을 특징으로 하는 전계발광소자.
  11. 제1항에 있어서,
    상기 제2트랜지스터가 턴온되면, 상기 제1소자에 전류가 흐르지 않게 되고, 상기 제1트랜지스터는 턴온되어, 상기 발광다이오드가 발광하게 되거나,
    상기 제2트랜지스터가 턴오프되면, 상기 제1소자에 전류가 흐르게 되고, 상기 제1트랜지스터는 턴오프되어, 상기 발광다이오드가 발광을 멈추는 것을 특징으로 하는 전계발광소자.
  12. 제6항에 있어서, 상기 신호라인은 이레이즈(erase) 신호라인이며,
    상기 신호라인에 이레이즈 신호가 입력되면, 상기 제2트랜지스터는 턴온되고, 상기 제1트랜지스터는 턴오프되어, 상기 발광다이오드가 발광을 멈추는 것을 특징으로 하는 전계발광소자.
  13. 제1항에 있어서, 상기 발광다이오드는,
    유기 발광다이오드인 것을 특징으로 하는 전계발광소자.
KR1020060053677A 2006-06-14 2006-06-14 전계발광소자 KR100774951B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060053677A KR100774951B1 (ko) 2006-06-14 2006-06-14 전계발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060053677A KR100774951B1 (ko) 2006-06-14 2006-06-14 전계발광소자

Publications (1)

Publication Number Publication Date
KR100774951B1 true KR100774951B1 (ko) 2007-11-09

Family

ID=39061504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060053677A KR100774951B1 (ko) 2006-06-14 2006-06-14 전계발광소자

Country Status (1)

Country Link
KR (1) KR100774951B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101822498B1 (ko) 2010-12-10 2018-01-29 삼성디스플레이 주식회사 표시 장치를 위한 화소, 이를 이용하는 표시 장치 및 그 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051698A (ko) * 1999-11-18 2001-06-25 이데이 노부유끼 표시 장치
KR100545884B1 (ko) 1998-03-18 2006-01-25 세이코 엡슨 가부시키가이샤 트랜지스터 회로, 표시 패널 및 전자 기기
KR100592636B1 (ko) 2004-10-08 2006-06-26 삼성에스디아이 주식회사 발광표시장치
KR100614481B1 (ko) 1997-02-17 2006-08-22 세이코 엡슨 가부시키가이샤 발광 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614481B1 (ko) 1997-02-17 2006-08-22 세이코 엡슨 가부시키가이샤 발광 장치
KR100545884B1 (ko) 1998-03-18 2006-01-25 세이코 엡슨 가부시키가이샤 트랜지스터 회로, 표시 패널 및 전자 기기
KR20010051698A (ko) * 1999-11-18 2001-06-25 이데이 노부유끼 표시 장치
KR100592636B1 (ko) 2004-10-08 2006-06-26 삼성에스디아이 주식회사 발광표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101822498B1 (ko) 2010-12-10 2018-01-29 삼성디스플레이 주식회사 표시 장치를 위한 화소, 이를 이용하는 표시 장치 및 그 구동 방법

Similar Documents

Publication Publication Date Title
US7557784B2 (en) OLED pixel circuit and light emitting display using the same
KR100592636B1 (ko) 발광표시장치
JP4095989B2 (ja) 発光表示装置，発光表示装置に備わる表示パネル，および画素回路
KR100673760B1 (ko) 발광 표시장치
KR100673759B1 (ko) 발광 표시장치
US7876296B2 (en) Circuit and method for driving organic light-emitting diode
JP5157467B2 (ja) 自発光型表示装置およびその駆動方法
KR101058108B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
KR101117731B1 (ko) 화소 회로 및 유기전계발광 표시 장치, 및 이의 구동 방법
KR100824854B1 (ko) 유기 전계 발광 표시 장치
US7535447B2 (en) Pixel circuit and organic light emitting display
KR101058107B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
JP2007183613A (ja) 電界発光表示装置とその駆動方法
KR100952826B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20060136067A (ko) 유기전계발광소자 및 유기전계발광 표시장치
US20050110725A1 (en) Flat panel display device with triodic rectifier switch
KR100599788B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR20040021753A (ko) 유기 전계발광 표시장치 및 그의 구동방법
JP5789585B2 (ja) 表示装置および電子機器
KR20050113706A (ko) 발광 표시 장치
KR100774951B1 (ko) 전계발광소자
KR100590065B1 (ko) 발광 표시 장치, 발광 표시 패널 및 그 구동방법
KR100761130B1 (ko) 전계발광소자 및 그 구동방법
KR100600393B1 (ko) 발광표시장치
KR100599606B1 (ko) 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 13