JP5501364B2 - 表示装置及びその制御方法 - Google Patents

表示装置及びその制御方法 Download PDF

Info

Publication number
JP5501364B2
JP5501364B2 JP2011528122A JP2011528122A JP5501364B2 JP 5501364 B2 JP5501364 B2 JP 5501364B2 JP 2011528122 A JP2011528122 A JP 2011528122A JP 2011528122 A JP2011528122 A JP 2011528122A JP 5501364 B2 JP5501364 B2 JP 5501364B2
Authority
JP
Japan
Prior art keywords
electrode
voltage
light emitting
capacitor
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011528122A
Other languages
English (en)
Other versions
JPWO2011070615A1 (ja
Inventor
晋也 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2011070615A1 publication Critical patent/JPWO2011070615A1/ja
Application granted granted Critical
Publication of JP5501364B2 publication Critical patent/JP5501364B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、表示装置及びその制御方法に関し、特に電流駆動型の発光素子を用いた表示装置及びその制御方法に関する。
電流駆動型の発光素子を用いた表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示装置が知られている。この有機ＥＬ素子を用いた表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。
有機ＥＬ素子を用いた表示装置では、画素を構成する有機ＥＬ素子がマトリクス状に配置され、その有機ＥＬ素子に電流を供給する駆動素子を制御することにより有機ＥＬ素子を発光させる。
具体的には、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴにコンデンサを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線から発光輝度に対応するデータ電圧をコンデンサに入力する。また、コンデンサは駆動素子のゲート電極に接続されている。つまり、駆動素子のゲート電極にデータ電圧が印加される。
このような構成により、スイッチングＴＦＴを非選択としている期間も、駆動素子により有機ＥＬ素子に電流を供給する。このような駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。
しかし、駆動素子の電圧−電流特性は、同じ電圧値がコンデンサに保持された場合に常に同じ特性を有するとは限らない。言い換えると、コンデンサに同じ電圧値が保持されている場合であっても、異なる電流値の電流が流れる場合がある。例えば、コンデンサの基準電圧側の電極に０Ｖが供給され、前記コンデンサの駆動素子のゲートに接続された電極に供給される電圧が−３Ｖから−６Ｖに下がった結果、蓄積された電圧値が６Ｖになった場合のその電圧値に対応する電流値と、前記コンデンサの駆動素子のゲートに接続された電極に供給される電圧が−９Ｖから−６Ｖに上がった結果蓄積された電圧値が６Ｖになった場合のその電圧値に対応する電流値とが異なる。これは、駆動素子の電圧−電流特性が、いわゆるヒステリシスな特性であることに起因する。
図１２は、駆動素子の電圧−電流特性の一例を示すグラフである。
同図に示すように、駆動素子の電圧−電流特性はヒステリシスな特性を有するので、駆動素子のゲート−ソース間電圧が同じ場合でも、所望の電流値より大きい電流が流れたり、小さい電流が流れたりする。
このようなヒステリシスな特性によって所望の電流値とは異なる電流が流れた場合には残像が発生することになる。
この残像の問題を解決するために、有機ＥＬ素子の発光後、駆動素子がオフ状態となるような参照電圧を駆動素子のゲート電圧に印加する方法が提案されている（例えば、特許文献１）。
図１３は、特許文献１に記載された、有機ＥＬ素子を用いた従来の表示装置における画素部の構成を示す回路図である。同図における画素部５７０は、カソードが負電源線（電圧値は０Ｖ）に接続された有機ＥＬ素子５０５、ドレインが正電源線（電圧値はＶＤＤ）に接続されソースが有機ＥＬ素子５０５のアノードに接続された駆動薄膜トランジスタ（駆動ＴＦＴ）５０４、駆動ＴＦＴ５０４のゲート−ソース間に接続され駆動ＴＦＴ５０４のゲート電圧を保持する容量素子５０３、信号線５０６からデータ電圧を選択的に駆動ＴＦＴ５０４のゲートに印加する第１スイッチング素子５０１、及び駆動ＴＦＴ５０４のゲート電位を参照電圧Ｖｒｅｆに初期化する第２スイッチング素子５０２という簡単な回路素子により構成される。
以下、画素部５７０へのデータ電圧の書き込み動作について説明する。
有機ＥＬ素子５０５の発光後、最初に、駆動ＴＦＴ５０４がオフとなるような参照電圧Ｖｒｅｆ（駆動ＴＦＴ５０４がＮ型の場合Ｖｇｓ−Ｖｔｈ＜０（ただし、Ｖｇｓ：駆動ＴＦＴ５０４のゲート−ソース間電圧、Ｖｔｈ：駆動ＴＦＴ５０４の閾値電圧））を駆動ＴＦＴ５０４のゲートに印加して、駆動ＴＦＴ５０４をオフする（時刻ｔ＝０とする）。例えば、参照電圧Ｖｒｅｆは０Ｖである。
その後、時刻ｔ＝ｔ１において、次のフレーム期間の信号電圧に対応するデータ電圧を駆動ＴＦＴ５０４のゲート電極に印加する。
これにより、データ電圧書き込み時において常に、駆動ＴＦＴ５０４のゲート−ソース間電圧は電圧を上げる方向で印加される。よって、駆動ＴＦＴ５０４の電圧−電流特性がヒステリシスを有することによる残像の発生を防止できる。つまり、特許文献１記載の表示装置は、黒データに対応する信号電圧をコンデンサに書き込んで前記コンデンサをリセットし、そのリセットされたコンデンサに有機ＥＬ素子５０５の発光輝度に応じたデータ電圧に対応する信号電圧を書き込むことで、残像の発生を解決している。
特開２００８−３５４２号公報
しかしながら、特許文献１記載の構成においては、駆動ＴＦＴのゲート−ソース間電圧が安定するまでに十分な時間が必要であり、十分な時間が経過する前に、駆動ＴＦＴのゲートに次のフレーム期間のデータ電圧が印加されると、前フレームの状態がリセットされず残像が発生するという問題がある。
以下、この残像の発生する原因について詳細に説明する。
図１４は、ゲート−ソース間電圧が所定電圧まで低下してから再度上昇するまでの時間に応じたＴＦＴの電圧−電流特性の一例を示すグラフである。同図には、ゲート−ソース間電圧が定常状態の電圧まで低下してから再度上昇するまでの時間であるリセット有効期間Ｔｒごとに、ゲート−ソース間電圧が低い側から高い側へ上昇する際の電圧−電流特性が示されている。なお、Ｔ１＞Ｔ２＞Ｔ３である。
同図から明らかなように、ＴＦＴはリセット有効期間が長いほど、電圧−電流特性が初期状態へと近づく。言い換えると、ＴＦＴをオフ状態としてからオン状態とするまでの時間が短い（Ｔｒ＝Ｔ３）場合の電圧−電流特性と、ＴＦＴをオフ状態としてからオン状態とするまでの時間が長い（Ｔｒ＝Ｔ１）場合の電圧−電流特性とは、異なる特性を有する。
これはＴＦＴの駆動条件がある条件から別のある条件へ変化した際に、ＴＦＴの電圧−電流特性がある時定数（ｔａ）を有して変化するためである。つまり、駆動条件が変化してからＴＦＴの電圧−電流特性が初期状態になるまでは、ＴＦＴのゲート−ソース間に所望の定常状態となる電圧を安定的に供給する必要がある。
ところが、特許文献１の構成においては、駆動ＴＦＴのゲート電極の電位が黒データに対応する信号電圧となってから駆動ＴＦＴのソース電極の電位が安定するまでの時間は非常に長い。具体的には、駆動ＴＦＴのソース電極の電位は、発光素子特性による予め定められた時定数に依存して変化し、この時定数は、発光素子の容量成分と直流抵抗成分とで決定され、発光素子がオフ状態に近づくにつれて発光素子の直流抵抗成分が大きくなることにより、発光素子がオフ状態に近づくにつれて増大する。すなわち駆動ＴＦＴのソース電極の電位は、なかなか安定しない。
このように駆動ＴＦＴのソース電極の電位が安定するまでに長い時間を要することにより、１フレーム期間のうち発光素子が発光している非発光期間において、駆動ＴＦＴの電圧−電流特性が初期状態となる程度の時間を確保することが難しい。つまり、十分なリセット有効時間Ｔｒを確保できない。したがって、画素に同じデータ電圧を書き込んだ場合でも、前フレームの画素の状態に依存して、発光素子に所望の電流値より大きい電流が流れたり、小さい電流が流れたりする。その結果、残像が発生するという問題がある。言い換えると、駆動ＴＦＴの電圧−電流特性の過渡状態に起因して残像が発生するという問題がある。
一方、リセット有効期間ＴｒをＴＦＴの電圧−電流特性が初期状態となる程度の時間確保するために非発光期間を長くした場合、１フレーム期間のうち発光素子が発光している発光期間が短くなるので、表示輝度が低下する、もしくは表示輝度を同程度とするためには瞬間的な発光強度を大きくするために、発光素子の動作負荷が高くなり短寿命となるという問題がある。
上記課題に鑑み、本発明は、表示輝度を確保し、残像の発生を防止する表示装置及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る表示装置は、第１電極と第２電極とを有する発光素子と、電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に供給することにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電流を停止させるための前記ゲート電極の電圧値を規定する参照電圧を供給する電源線と、前記駆動素子のゲート電極に前記参照電圧を供給する第１スイッチング素子と、信号電圧及び所定のリセット電圧を供給するデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記コンデンサの第２電極に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子と、前記第１スイッチング素子の導通及び非導通を制御する信号を供給する第１走査線と、前記第２スイッチング素子の導通及び非導通を制御する信号を供給する第２走査線と、前記第１走査線及び前記第２走査線を介して前記第１スイッチング素子及び前記第２スイッチング素子を制御する駆動回路と、を具備し、前記駆動回路は、前記第１スイッチング素子をＯＮして、前記駆動素子のゲート電極に前記参照電圧を供給し前記駆動素子のドレイン電流を停止させ、前記第１スイッチング素子をＯＮしている期間内に、前記第２スイッチング素子をＯＮして、前記データ線から前記所定のリセット電圧を前記発光素子の第１電極と前記駆動素子のソース電極との接続点に印加する。
本発明に係る表示装置及びその制御方法によれば、前記駆動素子のソース電極は瞬時に所定のリセット電圧にリセットされる。すなわち、前記駆動素子のソース−ドレイン間が非接続の状態となっている期間内に、前記所定のリセット電圧を前記発光素子の第１電極及び前記駆動素子のソース電極との接続点に印加することで、前記駆動素子のソース電極と前記発光素子の第１電極の電位を強制的にリセットする。よって、駆動素子のゲート−ソース間の電圧を参照電圧と前記所定のリセット電圧との差分電圧にリセットできるので、駆動素子の電圧−電流特性がヒステリシスであることに起因する残像の発生を防止できる。
また、前記駆動素子のソース電極及び前記発光素子の第１電極がリセットするまでの時間を、前記コンデンサの第１電極への前記参照電圧の供給期間内での、前記コンデンサの第２電極へ前記所定のリセット電圧を供給するタイミングで調整できる。そのため、前記駆動素子のソース電極が一定電位に安定するまでの時間を、短縮できる。言い換えると、前記駆動素子のゲート−ソース間の電圧が一定電圧となるまでの時間を短縮できる。つまり、前記駆動素子のゲート−ソース間の電圧を、この短縮できた時間分、より長い時間一定の電圧に保つことができる。よって、非発光期間を長くすることなく、駆動素子の電圧−電流特性を実質的に初期状態とできる。したがって、所望の表示輝度を確保し、駆動素子の電圧−電流特性が過渡的に変化する過渡状態に起因する残像の発生を防止できる。
図１は、実施の形態１に係る表示装置の電気的な構成を示すブロック図である。 図２は、発光画素の詳細な回路構成を示す回路図である。 図３は、表示装置の制御方法を説明する動作タイミングチャートである。 図４は、表示装置の制御方法を説明する動作フローチャートである。 図５Ａは、ｔ＝Ｔ１１〜Ｔ１２における発光画素の状態を模式的に示した回路図である。 図５Ｂは、ｔ＝Ｔ１２〜Ｔ１３における発光画素の状態を模式的に示した回路図である。 図５Ｃは、ｔ＝Ｔ１３〜Ｔ１４における発光画素の状態を模式的に示した回路図である。 図５Ｄは、ｔ＝Ｔ１４〜Ｔ１５における発光画素の状態を模式的に示した回路図である。 図６は、実施の形態２に係る表示装置の電気的な構成を示すブロック図である。 図７は、発光画素の詳細な回路構成を示す回路図である。 図８は、表示装置の制御方法を説明する動作タイミングチャートである。 図９は、表示装置の制御方法を説明する動作フローチャートである。 図１０Ａは、ｔ＝Ｔ２１〜Ｔ２２における発光画素の状態の模式的に示した回路図である。 図１０Ｂは、ｔ＝Ｔ２２〜Ｔ２３における発光画素の状態を模式的に示した回路図である。 図１０Ｃは、ｔ＝Ｔ２３〜Ｔ２４における発光画素の状態を模式的に示した回路図である。 図１０Ｄは、ｔ＝Ｔ２４〜Ｔ２５における発光画素の状態を模式的に示した回路図である。 図１０Ｅは、ｔ＝Ｔ２５〜Ｔ２６における発光画素の状態を模式的に示した回路図である。 図１１は、本発明の表示装置を内蔵した薄型フラットＴＶの外観図である。 図１２は、駆動素子の電圧−電流特性の一例を示すグラフである。 図１３は、特許文献１に記載された、有機ＥＬ素子を用いた従来の表示装置における画素部の構成を示す回路図である。 図１４は、ゲート−ソース間電圧が所定電圧まで低下してから再度上昇するまでの時間に応じたＴＦＴの電圧−電流特性の一例を示すグラフである。
請求項１記載の態様の表示装置は、第１電極と第２電極とを有する発光素子と、電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に供給することにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電流を停止させるための前記ゲート電極の電圧値を規定する参照電圧を供給する電源線と、前記駆動素子のゲート電極に前記参照電圧を供給する第１スイッチング素子と、信号電圧及び所定のリセット電圧を供給するデータ線と、一方の端子が前記データ線に接続され、他方の端子が前記コンデンサの第２電極に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子と、前記第１走査線及び前記第２走査線を介して前記第１スイッチング素子及び前記第２スイッチング素子を制御する駆動回路と、を具備し、前記駆動回路は、前記第１スイッチング素子をＯＮして、前記駆動素子のゲート電極に前記参照電圧を供給し前記駆動素子のドレイン電流を停止させ、前記第１スイッチング素子をＯＮしている期間内に、前記第２スイッチング素子をＯＮして、前記データ線から前記所定のリセット電圧を前記発光素子の第１電極と前記駆動素子のソース電極との接続点に印加する。
本態様によると、前記コンデンサの第１電極を前記駆動素子のゲート電極に接続し、前記コンデンサの第２電極を、前記第２スイッチング素子を介して前記データ線に接続する。また、前記駆動素子のドレイン電流を停止させるための前記ゲート電極の電圧値を規定する参照電圧を、前記駆動素子のゲート電極に供給するための第１スイッチング素子を設けている。そして、前記第１スイッチング素子をＯＮすることで、参照電圧が、駆動回路により前記コンデンサの第１電極に供給される。これにより、前記駆動素子のドレイン電流が停止するので、前記駆動素子のソース−ドレイン間が非接続の状態となる。この前記駆動素子のソース−ドレイン間が非接続の状態となっている期間内に、駆動回路は、前記第２スイッチング素子をＯＮして、前記データ線から前記所定のリセット電圧を前記発光素子の第１電極と前記駆動素子のソース電極との接続点に印加する。
これにより、前記駆動素子のソース電極及び前記発光素子の第１電極の電位は瞬時に所定のリセット電圧にリセットされる。すなわち、前記駆動素子のソース−ドレイン間が非接続の状態となっている期間内に、前記所定のリセット電圧を前記発光素子の第１電極及び前記駆動素子のソース電極との接続点に印加することで、前記駆動素子のソース電極と前記発光素子の第１電極の電位を強制的にリセットする。よって、駆動素子のゲート−ソース間の電圧を参照電圧と前記所定のリセット電圧との差分電圧にリセットできるので、駆動素子の電圧−電流特性がヒステリシスであることに起因する残像の発生を防止できる。
また、前記駆動素子のソース電極及び前記発光素子の第１電極がリセットするまでの時間を、前記コンデンサの第１電極への前記参照電圧の供給期間内での、前記コンデンサの第２電極へ前記所定のリセット電圧を供給するタイミングで調整できる。そのため、前記駆動素子のソース電極が一定電位に安定するまでの時間を、短縮できる。言い換えると、前記駆動素子のゲート−ソース間の電圧が一定電圧となるまでの時間を短縮できる。つまり、前記駆動素子のゲート−ソース間の電圧を、この短縮できた時間分、より長い時間一定の電圧に保つことができる。よって、非発光期間を長くすることなく、駆動素子の電圧−電流特性を実質的に初期状態とできる。したがって、表示輝度を維持し、駆動素子の電圧−電流特性が過渡的に変化する過渡状態に起因する残像の発生を防止できる。
また、上述したように、駆動素子の電圧−電流特性を短時間で実質的に初期状態とできることにより、駆動素子のドレイン電流を停止させてから再度供給させるまでの時間である非発光期間を従来よりも短時間にした場合でも、駆動素子の電圧−電流特性の過渡状態に起因する残像の発生を防止できる。よって、発光期間をより長く確保できる。
請求項２記載の態様の表示装置によれば、前記第１スイッチング素子のをＯＮするタイミングと、前記第２スイッチング素子のをＯＮするタイミングとは同時である。
本態様によると、前記第１スイッチング素子のＯＮになるタイミングと、前記第２スイッチング素子のＯＮになるタイミングとは同時としている。この場合、例えば第２スイッチング素子のオン抵抗を１００ｋΩ、発光素子とコンデンサの合成容量を３ｐＦと仮定すると、合成容量の充放電の時定数は０．３μ秒となり、前記駆動素子のソース電極が一定電位に遷移するまでの時間は、実質１０μ秒以下に短縮できるので、駆動素子のゲート電圧に参照電圧を印加してから駆動素子の電圧−電流特性が初期状態となるまでの時間を最短にできる。よって、前記発光素子の発光期間を最大限確保できる。
請求項３記載の態様の表示装置によれば、前記駆動回路は、前記第１スイッチング素子及び前記第２スイッチング素子をＯＦＦした後、前記第１スイッチング素子をＯＮして、前記駆動素子の第１ゲート電極に前記参照電圧を供給し前記駆動素子のドレイン電流を停止させ、前記第１スイッチング素子をＯＮしている期間内に、前記第２スイッチング素子をＯＮして、前記信号電圧を前記コンデンサの第２電極に印加させることにより、前記コンデンサに所望の電圧を保持させる。
本態様によると、前記駆動素子のドレイン電流を停止させるための前記第１ゲート電極の電圧値を規定する参照電圧を、前記駆動素子の第１ゲート電極に設定する第１スイッチング素子を設けている。そして、前記第１スイッチング素子をＯＮすることで、前記駆動素子のドレイン電流を停止させるための前記第１ゲート電極の電圧値を規定する参照電圧が、前記コンデンサの第１電極に供給される。これにより、前記駆動素子のドレイン電流が停止するので、前記駆動素子のドレイン−ソース間が非接続の状態となる。この状態で、前記第２スイッチング素子をＯＮして、前記所望の電圧を前記コンデンサに保持させる。
これにより、前記駆動素子の第１ゲート電極とソース電極との電位差を、参照電圧とリセット電圧との差分電圧とした後に、前記所望の電圧にする。つまり、駆動素子の第１ゲート電極とソース電極との電位差をリセットした状態で、前記所望の電圧を前記コンデンサに保持するので、前記駆動素子の電圧−電流特性がヒステリシスであることの影響を受けることなく、前記信号電圧に対応する前記発光素子の発光量を安定させることができる。
請求項４記載の態様の表示装置によれば、前記駆動回路は、前記第２スイッチング素子をＯＮして、前記所望の電圧を前記コンデンサに保持させた後、前記第１スイッチング素子及び前記第２スイッチング素子をＯＦＦする。
本態様によると、前記第２スイッチング素子をＯＮさせて、前記所望の電圧を前記コンデンサに保持させた後、前記第１スイッチング素子及び前記第２スイッチング素子をＯＦＦさせる。これにより、前記駆動素子によって、前記コンデンサに保持された所望の電圧に応じた電流が前記発光素子に流れ、前記発光素子を発光させることができる。
請求項５記載の態様の表示装置は、前記発光素子の第１電極と前記コンデンサの第２電極との間に第３スイッチング素子を直列に設け、前記駆動回路は、前記第３スイッチング素子をＯＦＦしている間に、前記第２スイッチング素子をＯＮして前記信号電圧を前記コンデンサの第２電極に印加させることにより、前記コンデンサに所望の電圧を保持させ、前記所望の電圧が前記コンデンサに保持された後、前記第１スイッチング素子及び前記第２スイッチング素子をＯＦＦして、前記第３スイッチング素子をＯＮする。
本態様によると、前記発光素子の第１電極と前記コンデンサの第２電極との間に挿入されることにより前記発光素子の第１電極と前記コンデンサの第２電極との接続を制御する第３スイッチング素子を設け、前記第３スイッチング素子をＯＦＦさせている間に、前記信号電圧に対応する前記所望の電圧を前記コンデンサに保持させ、前記所望の電圧が前記コンデンサに保持された後に、前記第３スイッチング素子をＯＮするものである。これにより、駆動素子のソース電極とコンデンサＣ１の第２電極との間に電流が流れない状態で信号電圧に対応する電圧を前記コンデンサに設定できる。即ち、前記所望の電圧が前記コンデンサに保持される前に、前記駆動素子を介してコンデンサの第２電極に電流が流れ込むことによるコンデンサの第２電極の電位の変動を防止できる。そのため、前記所望の電圧を前記コンデンサに正確に保持できるので、前記コンデンサに保持すべき電圧が変動して、映像信号を反映した発光量にて前記発光素子が正確に発光しないことを防止できる。その結果、前記信号電圧に対応する発光量にて前記発光素子を正確に発光させ、高精度な画像表示を実現できる。
以上により、前記駆動素子のドレイン電流を停止させるための前記第１ゲート電極の電圧値を規定する参照電圧を、前記駆動素子の第１ゲート電極に供給する第１スイッチング素子によって、前記駆動素子のドレイン電流を停止させる機能（画素停止機能）を果たさせ、簡易な構成で前記駆動素子の電圧−電流特性がヒステリシスであることの問題を解決すると共に、前記駆動素子のソース電極と前記コンデンサの第２電極との接続を制御する第３スイッチング素子によって、前記所望の電圧を前記コンデンサに正確に保持させることができる。
請求項６記載の態様の表示装置によれば、前記発光素子、前記コンデンサ、前記駆動素子、前記第１スイッチング素子及び前記第２スイッチング素子は単位画素の画素回路を構成し、前記駆動回路は、前記第２スイッチング素子のオン期間及びオフ期間を、所定の複数の画素間で共通に設定する。
本態様によると、前記第１スイッチング素子をＯＮして前記駆動素子の第１ゲート電極に前記参照電圧を供給する期間（リセット期間）と、前記第２スイッチング素子をＯＮして前記信号電圧に対応する電圧を前記コンデンサに保持させる期間（データ書込み期間）とを重畳させている。これにより、前記所定の複数の画素において前記リセット期間と前記データ書き込み期間とを共用できる。そのため、前記所定の複数の画素において前記第１スイッチング素子を制御する走査線を共用して、全体としての走査線の数を削減できる。
請求項７記載の態様の表示装置によれば、前記発光素子、前記コンデンサ、前記駆動素子、前記第１スイッチング素子、前記第２スイッチング素子及び前記第３スイッチング素子は単位画素の画素回路を構成し、前記駆動回路は、前記第２スイッチング素子のオン期間及びオフ期間を、所定の複数の画素間で共通に設定し、前記第３スイッチング素子のオン期間及びオフ期間を、前記所定の複数の画素間で共通に設定する。
本態様によると、前記第１スイッチング素子をＯＮして前記駆動素子の第１ゲート電極に前記参照電圧を供給する期間（リセット期間）と、前記第２スイッチング素子をＯＮして前記信号電圧に対応する電圧を前記コンデンサに保持させる期間（データ書込み期間）とを重畳させている。これにより、前記所定の複数の画素において前記リセット期間と前記データ書き込み期間とを共用できる。そのため、前記所定の複数の画素において前記第１スイッチング素子を制御する走査線を共用して、全体としての走査線の数を削減できる。
また、前記第３スイッチング素子をＯＮして前記発光素子の第１電極と前記コンデンサの第２電極とを接続する期間（発光期間）を、前記所定の複数の画素において共用することにより、前記所定の複数の画素において前記第３スイッチング素子を制御する走査線を共用して、全体としての走査線の数を削減できる。
請求項８記載の態様の表示装置によれば、前記発光素子の第１電極はアノード電極であり、前記発光素子の第２電極はカソード電極である。
本態様によると、前記駆動素子はＮ型トランジスタで構成している。
請求項９記載の態様の表示装置によれば、前記第１スイッチング素子の導通及び非導通を制御する信号を供給する第１走査線と、前記第２スイッチング素子の導通及び非導通を制御する信号を供給する第２走査線と、を備え、前記第１走査線と前記第２走査線とは共通の走査線とするものである。
本態様によると、前記第１走査線と前記第２走査線とを共通の走査線としてもよい。この場合、スイッチング素子を制御する走査線の本数を削減できるので、回路構成を簡素化できる。
請求項１０記載の態様の表示装置によれば、前記所定のリセット電圧の電圧値は、前記データ線から前記所定のリセット電圧を前記発光素子の第１電極と前記駆動素子のソース電極との接続点に印加している際に、前記駆動素子のゲート電極と前記駆動素子のソース電極との電位差が、前記駆動素子がオン状態となる閾値電圧より低い電圧となるように設定されている。
本態様によると、前記所定のリセット電圧の電圧値は、前記データ線から前記所定のリセット電圧を前記発光素子の第１電極と前記駆動素子のソース電極との接続点に印加している際に、前記駆動素子がオン状態とならないように設定されている。これにより、前記リセット期間中、前記駆動素子はオン状態とならないので、前記発光素子が発光するのを防止でき、前記リセット期間を長く設けても前記発光素子は発光しないので、コントラストの低下を防ぎつつ、前記駆動トランジスタをリセット状態に保つことができる。
そのため、発光期間において所望の電位差に対応する電流を前記発光素子に流すことができ、前記発光素子の発光量を精度よく制御できる。
請求項１１記載の態様の表示装置によれば、前記所定のリセット電圧の電圧値は、さらに、前記データ線から前記所定のリセット電圧を前記発光素子の第１電極と前記駆動素子のソース電極との接続点に印加している際に、前記発光素子の第１電極と前記発光素子の第２電極との電位差が、前記発光素子が発光を開始する前記発光素子の閾値電圧より低い電圧となるように設定されている。
本態様によると、前記所定のリセット電圧値は、前記データ線から前記所定のリセット電圧を前記発光素子の第１電極と前記駆動素子のソース電極との接続点に印加している際に、前記発光素子がオン状態とならないように設定されている。これにより、前記リセット期間および前記リセット電圧印加時においても、前記発光素子は発光するのを防止でき、さらに効果的にコントラストの低下を防ぎつつ、前記駆動トランジスタをリセット状態に保つことができる。
請求項１２記載の態様の表示装置によれば、前記発光素子は、複数個マトリクス状に配置されている。
請求項１３記載の態様の表示装置によれば、前記発光素子及び前記第３スイッチング素子は単位画素の画素回路を構成し、前記画素回路は複数個マトリクス状に配置されている。
請求項１４記載の態様の表示装置によれば、前記発光素子、前記コンデンサ、前記駆動素子、前記第１スイッチング素子、前記第２スイッチング素子及び前記第３スイッチング素子は単位画素の画素回路を構成し、前記画素回路は複数個マトリクス状に配置されている。
請求項１５記載の態様の表示装置によれば、前記発光素子は、有機ＥＬ発光素子である。
請求項１６記載の態様の表示装置の制御方法は、第１電極と第２電極とを有する発光素子と、電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に供給することにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電流を停止させるための前記ゲート電極の電圧値を規定する参照電圧を供給する電源線と、前記駆動素子のゲート電極に前記参照電圧を供給する第１スイッチング素子と、信号電圧及び所定のリセット電圧を供給するデータ線と、一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第２電極に電気的に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子を制御する駆動回路と、を具備した表示装置の制御方法であって、前記駆動回路によって、前記第１スイッチング素子をＯＮして、前記駆動素子のゲート電極に前記参照電圧を供給し前記駆動素子のドレイン電流を停止させるステップと、前記第１スイッチング素子をＯＮしている期間内に、前記第２スイッチング素子をＯＮして、前記データ線から前記所定のリセット電圧を前記発光素子の第１電極と前記駆動素子のソース電極との接続点に印加するステップと、が実行される。
以下、本発明の好ましい実施の形態を図に基づき説明する。なお、以下では、全ての図を通じて同一又は相当する要素には同じ符号を付して、その重複する説明を省略する。
（実施の形態１）
以下、本発明の実施の形態１について、図を用いて具体的に説明する。
図１は、本実施の形態に係る表示装置の電気的な構成を示すブロック図である。
同図に示す表示装置１００は、制御回路１１０と、走査線駆動回路１２０と、データ線駆動回路１３０と、電源供給回路１４０と、表示部１６０と、リセット線１６１と、走査線１６２と、第１電源線１６３と、参照電源線１６４と、第２電源線１６５と、データ線１６６とを備える。表示部１６０は、マトリクス状に配置された複数の発光画素１７０を備える。なお、リセット線１６１は本発明の第１走査線であり、走査線１６２は本発明の第２走査線である。
図２は、発光画素の詳細な回路構成を示す回路図である。
同図に示す発光画素１７０は、第１スイッチングトランジスタＴ１と、第２スイッチングトランジスタＴ２と、駆動トランジスタＴＤと、コンデンサＣ１と、発光素子１７１とを備える。また、この発光画素１７０には、行ごとに対応してリセット線１６１、走査線１６２、第１電源線１６３、第２電源線１６５及び参照電源線１６４が設けられている。
以下、図１及び図２に記載した各構成要素について、その接続関係及び機能を説明する。
制御回路１１０は、走査線駆動回路１２０、データ線駆動回路１３０及び電源供給回路１４０を制御する。また、制御回路１１０は、走査線駆動回路１２０を介して、第１スイッチングトランジスタＴ１及び第２スイッチングトランジスタＴ２を制御する。
走査線駆動回路１２０は、本発明の駆動回路であり、第１スイッチングトランジスタＴ１及び第２スイッチングトランジスタＴ２を制御する。具体的には、複数の発光画素１７０の行ごとに対応して設けられたリセット線１６１及び走査線１６２に接続され、制御回路１１０から指示されるタイミングに従ってリセット線１６１及び走査線１６２に走査信号を出力することにより、複数の発光画素１７０を行単位で順次走査する。より具体的には、走査線駆動回路１２０は、リセット線１６１に第１スイッチングトランジスタＴ１のオン及びオフを制御する信号であるリセットパルスＲＥＳＥＴを供給することにより、第１スイッチングトランジスタＴ１を行単位で制御する。また、走査線駆動回路１２０は、走査線１６２に第２スイッチングトランジスタＴ２のオン及びオフを制御する信号である走査パルスＳＣＡＮを供給することにより、第２スイッチングトランジスタＴ２を行単位で制御する。
データ線駆動回路１３０は、複数の発光画素１７０の列ごとに対応して設けられたデータ線１６６に接続され、制御回路１１０から指示されるタイミングに従ってデータ線１６６に信号電圧Ｖｄａｔａ及び所定のリセット電圧Ｖｒｅｓｅｔを有するデータ線電圧ＤＡＴＡを供給する。言い換えると、データ線駆動回路１３０は、データ線１６６に信号電圧Ｖｄａｔａ及びリセット電圧Ｖｒｅｓｅｔを選択的に供給する。ここで、信号電圧Ｖｄａｔａは、発光画素１７０の発光輝度に対応する電圧であり、例えば駆動トランジスタの閾値電圧を１Ｖとすると−５〜０Ｖである。リセット電圧Ｖｒｅｓｅｔは、発光画素１７０の非発光期間における駆動トランジスタＴＤのソース電圧を規定する電圧であり、例えば０Ｖである。
電源供給回路１４０は、全発光画素１７０に対応して設けられた第１電源線１６３、参照電源線１６４及び第２電源線１６５に接続されている。この電源供給回路１４０は、制御回路１１０の指示に従って、第１電源線１６３の第１電源電圧ＶＤＤ、参照電源線１６４の参照電圧ＶＲ及び第２電源線１６５の第２電源電圧ＶＥＥを設定し、かつ、供給する。ここで、例えば、第１電源電圧ＶＤＤは１５Ｖ、第２電源電圧ＶＥＥは０Ｖ、参照電圧ＶＲは０Ｖである。なお、参照電源線１６４は本発明の電源線であり、駆動トランジスタＴＤのドレイン電流を停止させるための駆動トランジスタＴＤのゲート電極の電圧値を規定するための参照電圧ＶＲを供給する。
表示部１６０は、外部から表示装置１００へ入力された映像信号に基づいて画像を表示する。この表示部１６０は、マトリクス状に配置された複数の発光画素１７０を有する。つまり、マトリクス状に配置された複数の発光素子１７１を有する。
第１スイッチングトランジスタＴ１は、本発明の第１スイッチング素子であり、駆動トランジスタＴＤのゲート電極に参照電圧ＶＲを選択的に供給する。具体的には、第１スイッチングトランジスタＴ１は、ゲート電極がリセット線１６１に接続され、ソース電極及びドレイン電極の一方が参照電源線１６４に接続され、ソース電極及びドレイン電極の他方が駆動トランジスタＴＤのゲート電極及びコンデンサＣ１の第１電極に接続され、リセットパルスＲＥＳＥＴに応じてオン及びオフする。例えば、第１スイッチングトランジスタＴ１はＮ型の薄膜トランジスタ（ＴＦＴ）であり、リセットパルスＲＥＳＥＴがハイレベルの期間にオンすることで、駆動トランジスタＴＤのゲート電極及びコンデンサＣ１の第１電極に参照電圧ＶＲを供給する。
第２スイッチングトランジスタＴ２は、本発明の第２スイッチング素子であり、駆動トランジスタＴＤのソース電極及びコンデンサＣ１の第２電極にリセット電圧Ｖｒｅｓｅｔ及び信号電圧Ｖｄａｔａを供給する。具体的には、第２スイッチングトランジスタＴ２は、コンデンサＣ１の第２電極と走査線１６２との間に接続され走査パルスＳＣＡＮに応じてオン及びオフする。例えば、第２スイッチングトランジスタＴ２はＮ型の薄膜トランジスタ（ＴＦＴ）であり、走査パルスＳＣＡＮがハイレベルの期間にオンすることで、駆動トランジスタＴＤのソース電極及びコンデンサＣ１の第２電極にデータ線電圧ＤＡＴＡを設定する。具体的には、この第２スイッチングトランジスタＴ２はゲート電極、ソース電極及びドレイン電極を有し、当該ゲート電極が走査線１６２に接続され、当該ソース電極及び当該ドレイン電極の一方がデータ線１６６に接続され、当該ソース電極及び当該ドレイン電極の他方が駆動トランジスタＴＤのソース電極及びコンデンサＣ１の第２電極に接続されている。
駆動トランジスタＴＤは、本発明の駆動素子であり、発光素子１７１に電流を供給することにより、発光素子１７１を発光させる。具体的には、駆動トランジスタＴＤは、ゲート電極が第１スイッチングトランジスタＴ１のソース電極及びドレイン電極の他方、及び、コンデンサＣ１の第１電極に接続され、ソース電極が発光素子１７１の第１電極及びコンデンサＣ１の第２電極に接続され、ドレイン電極が第１電源線１６３に接続され、ゲート電極の電位とソース電極の電位との電位差に応じたドレイン電流を流す。つまり、コンデンサＣ１に保持された電圧に応じたドレイン電流を発光素子１７１に供給する。例えば、この駆動トランジスタＴＤはＮ型の薄膜トランジスタ（ＴＦＴ）である。
発光素子１７１は、第１電極と第２電極とを有し、電流が流れることにより発光する素子で、例えば有機ＥＬ発光素子である。具体的には、発光素子１７１は、第１電極が駆動トランジスタＴＤのソース電極に接続され、第２電極が第２電源線１６５に接続される。図２に示すように、例えば、第１電極はアノード電極であり、第２電極はカソード電極である。この発光素子１７１は、参照電源線１６４及び第１スイッチングトランジスタＴ１を介して駆動トランジスタＴＤのゲート電極に印加された参照電圧ＶＲと、データ線１６６及び第２スイッチングトランジスタＴ２を介して駆動トランジスタＴＤのソース電極に印加された信号電圧Ｖｄａｔａ―δＶとの電位差である電圧ＶＲ−Ｖｄａｔａ＋δＶに応じた駆動トランジスタＴＤのドレイン電流により発光する。ここでδＶは、第２スイッチングトランジスタをオン状態にして信号電圧Ｖｄａｔａを駆動トランジスタのソース電極に印加する際に、駆動トランジスタＴＤのドレイン電流が第２スイッチングトランジスタＴ２を流れることで発生する電圧差である。つまり、発光素子１７１の輝度は、データ線１６６に印加される信号電圧Ｖｄａｔａに対応する。
コンデンサＣ１は、第１電極と第２電極とを有し、第１電極が第１スイッチングトランジスタＴ１のソース電極及びドレイン電極の他方と駆動トランジスタＴＤのゲート電極とに接続され、第２電極が第２スイッチングトランジスタＴ２のソース電極及びドレイン電極の他方と駆動トランジスタＴＤのソース電極と発光素子１７１のアノード電極に接続されている。つまり、このコンデンサＣ１は、駆動トランジスタＴＤのゲート−ソース間の電圧を保持することが可能である。
次に、上述した表示装置１００の駆動方法について図３〜図５Ｄを用いて説明する。
図３は、本実施の形態に係る表示装置１００の制御方法を説明する動作タイミングチャートである。同図において、横軸は時間を表している。また、縦方向には、上から順に、リセットパルスＲＥＳＥＴ、走査パルスＳＣＡＮ、データ線電圧ＤＡＴＡ、参照電圧ＶＲ、第２電源電圧ＶＥＥ及び駆動トランジスタＴＤのソース電極の電圧Ｖｓの波形図が示されている。
なお、同図には比較のため、従来の表示装置における駆動ＴＦＴ５０４のソース電極の電圧も示されている。また、同図においてデータ線電圧ＤＡＴＡは、データ線１６６に対応する複数の発光画素１７０に供給する信号電圧Ｖｄａｔａ及びリセット電圧Ｖｒｅｓｅｔのうち、１つの発光画素１７０に供給する信号電圧Ｖｄａｔａ及びリセット電圧Ｖｒｅｓｅｔに着目して示されている。データ線電圧ＤＡＴＡが斜線で示されている期間は、当該１つの発光画素１７０以外のいずれかの発光画素１７０に信号電圧Ｖｄａｔａ及びリセット電圧Ｖｒｅｓｅｔを供給している。
また、図４は、本実施の形態に係る表示装置１００の制御方法を説明する動作フローチャートである。
まず、ｔ＝Ｔ１１において、走査線駆動回路１２０は、リセットパルスＲＥＳＥＴをローレベルからハイレベルにすることで、第１スイッチングトランジスタＴ１をオンさせる（図４のステップＳ１１）。これにより、参照電源線１６４とコンデンサＣ１の第１電極及び駆動トランジスタＴＤのゲート電極とが導通し、コンデンサＣ１の第１電極及び駆動トランジスタＴＤのゲート電極の電圧は参照電圧ＶＲとなる。
また、ｔ＝Ｔ１１において同時に、走査線駆動回路１２０は、走査パルスＳＣＡＮをローレベルからハイレベルにすることで、第２スイッチングトランジスタＴ２をオンさせる。これにより、駆動トランジスタＴＤのソース電極とデータ線１６６とが導通し、駆動トランジスタＴＤのソース電極にリセット電圧Ｖｒｅｓｅｔが設定される（図４のステップＳ１２）。また、第２スイッチングトランジスタがオンすることにより、コンデンサＣ１の第２電極とデータ線１６６とも導通し、コンデンサＣ１の第２電極にリセット電圧Ｖｒｅｓｅｓｔが設定される。この際、駆動トランジスタＴＤおよび発光素子１７１はオン状態とならないため、第２スイッチングトランジスタＴ２には電流が流れず、駆動トランジスタＴＤのソース電極およびコンデンサＣ１の第２電極にはＶｒｅｓｅｔが正確に印加される。
ｔ＝Ｔ１１〜Ｔ１２の期間、リセットパルスＲＥＳＥＴはハイレベルであるので、コンデンサＣ１の第１電極及び駆動トランジスタＴＤのゲート電極には、参照電圧ＶＲが継続して印加されている。また、走査パルスＳＣＡＮはハイレベルであるので、コンデンサＣ１の第２電極及び駆動トランジスタＴＤのソース電極には、リセット電圧Ｖｒｅｓｅｔが継続して印加されている。
図５Ａは、ｔ＝Ｔ１１〜Ｔ１２における発光画素の状態を模式的に示した回路図である。
同図に示すように、駆動トランジスタＴＤのゲート電極には参照電源線１６４の参照電圧ＶＲが印加され、駆動トランジスタＴＤのソース電極にはデータ線１６６のリセット電圧Ｖｒｅｓｅｔが印加される。つまり、ｔ＝Ｔ１１〜Ｔ１２においては、第１スイッチングトランジスタＴ１をオンして駆動トランジスタＴＤのゲート電極に参照電圧ＶＲを供給することにより駆動トランジスタＴＤのドレイン電流を停止させる。また、第２スイッチングトランジスタＴ２をオンすることにより、データ線１６６から所定のリセット電圧Ｖｒｅｓｅｔを発光素子１７１のアノード電極と駆動トランジスタＴＤのソース電極との接続点に印加する。
これにより、駆動トランジスタＴＤのソース電極の電位Ｖｓは、直前のフレームの信号電圧Ｖｄａｔａからリセット電圧Ｖｒｅｓｅｔへと、ただちに遷移する。この電位の遷移に要する時間は、従来の表示装置の駆動ＴＦＴ５０４をオフしてから、駆動ＴＦＴのソース電極が一定の値に遷移するまでに要する時間と比較して、非常に短い。なぜなら、本実施の形態に係る表示装置１００の駆動トランジスタＴＤのソース電極の電位は、発光素子１７１の容量成分と発光素子１７１の直流抵抗成分とで決定される自己放電の時定数の影響を受けずに、第２スイッチングトランジスタＴ２のオン抵抗と発光素子１７１の容量成分とで決定される充電の時定数により規定されるからである。発光素子１７１の直流抵抗はオン状態で数ＭΩ、オフ状態で数百ＭΩ程度であり、スイッチングトランジスタのオン抵抗は数百ｋΩであるので、１０〜１０００倍程度高速に遷移させることが可能である。これは、発光素子１７１の容量を１ｐＦとすると、従来は上記リセット電位への遷移時間に数ミリ秒を要していたが、本実施の形態では、数μ秒となり、発光期間の長さが１６ミリ秒であることから実質的にゼロと考えることができる。
したがって、本実施の形態に係る表示装置１００は、従来と比較して、リセット有効期間を長くとることができる。よって、駆動トランジスタＴＤの電圧−電流特性の過渡状態に起因する残像の発生を防止できる。さらに、１フレーム期間における非発光期間を長くとる必要がないので、表示輝度を維持できる。
また、上述したように、第１スイッチングトランジスタＴ１がオンするタイミングと第２スイッチングトランジスタＴ２がオンするタイミングとを同時にすることにより、駆動トランジスタＴＤのゲート電極の電位が参照電圧ＶＲになってから、駆動トランジスタＴＤのソース電極の電位が一定電位に遷移するまでの時間を、実質的にゼロまで短縮できる。よって、駆動トランジスタＴＤのゲート電極の参照電圧ＶＲを印加してから駆動トランジスタＴＤの電圧−電流特性が初期状態となるまでの時間を最短にできる。よって、発光素子１７１の発光期間を最大限確保できる。
ところで、参照電圧ＶＲと第２電源電圧ＶＥＥとリセット電圧Ｖｒｅｓｅｔの電位関係は、ＶＲ−Ｖｔｈ（ＴＤ）≦Ｖｒｅｓｅｔ≦Ｖｄａｔａ（ｍａｘ）≦ＶＥＥ＋Ｖｔｈ（ＥＬ）である。ただし、Ｖｔｈ（ＴＤ）は駆動トランジスタＴＤの閾値電圧、Ｖｔｈ（ＥＬ）は発光素子１７１の閾値電圧、Ｖｄａｔａ（ｍａｘ）は信号電圧Ｖｄａｔａの最大値である。よって、Ｖｒｅｓｅｔ書き込み時に駆動トランジスタＴＤがオンすることなく、また発光素子１７１は発光しないので瞬時にリセット状態となる。また、信号電圧Ｖｄａｔａの書き込み時も発光素子１７１は発光しない。
言い換えると、リセット電圧Ｖｒｅｓｅｔは、データ線１６６からリセット電圧Ｖｒｅｓｅｔを発光素子１７１のアノード電極と駆動トランジスタＴＤのソース電極との接続点に印加している際に、駆動トランジスタＴＤゲート電極とソース電極との電位差がＶｔｈ（ＴＤ）より低い電圧となるように、制御回路１１０及びデータ線駆動回路１３０によって設定されている。これにより、リセット期間中、駆動トランジスタＴＤはオン状態とならないので、発光素子１７１が発光するのを防止でき、リセット期間を長く設けても発光素子１７１は発光しない。よって、コントラストの低下を防ぎつつ、駆動トランジスタＴＤをリセット状態に保つことができる。
さらに、リセット電圧Ｖｒｅｓｅｔは、データ線１６６からリセット電圧Ｖｒｅｓｅｔを発光素子１７１のアノード電極と駆動トランジスタＴＤのソース電極との接続点に印加している際に、発光素子１７１のアノード電極とカソード電極との電位差がＶｔｈ（ＥＬ）より低い電圧となるように、制御回路１１０及びデータ線駆動回路１３０によって設定されている。これにより、リセット電圧Ｖｒｅｓｅｔの印加時においても、発光素子１７１が発光するのを防止でき、さらに効果的にコントラストの低下を防ぎつつ、駆動トランジスタＴＤをリセット状態に保つことができる。
次に、ｔ＝Ｔ１２において、走査線駆動回路１２０は、リセットパルスＲＥＳＥＴをハイレベルからローレベルにすることで、第１スイッチングトランジスタＴ１をオフさせる。また、走査パルスＳＣＡＮをハイレベルからローレベルにすることで、第２スイッチングトランジスタＴ２をオフさせる（図４のステップＳ１３）。これにより、コンデンサＣ１には、直前まで第１電極に印加されていた参照電圧ＶＲと、直前まで第２電極に印加されていたリセット電圧Ｖｒｅｓｅｔとの電位差であるＶＲ−Ｖｒｅｓｅｔが保持される。このように、コンデンサＣ１の第１電極及び第２電極の双方の電圧を設定するので、コンデンサＣ１において、正確な電位差を保持させることができる。なお、ここまで図４のステップＳ１１〜Ｓ１３は、発光画素１７０のリセット処理である。
ｔ＝Ｔ１２〜Ｔ１３の期間、リセットパルスＲＥＳＥＴ及び走査パルスＳＣＡＮはローレベルであるので、コンデンサＣ１は電圧ＶＲ−Ｖｒｅｓｅｔを継続して保持し、発光素子１７１および駆動トランジスタＴＤはオフ状態であるので、駆動トランジスタＴＤのソース電位はＶｒｅｓｅｔを保持している。よって駆動トランジスタＴＤのゲート電位もＶＲを保持している。
図５Ｂは、ｔ＝Ｔ１２〜Ｔ１３における発光画素の状態を模式的に示した回路図である。
同図に示すように、第１スイッチングトランジスタＴ１及び第２スイッチングトランジスタＴ２がオフとなることにより、コンデンサＣ１の第１電極と参照電源線１６４とは非導通となり、コンデンサＣ１の第２電極とデータ線１６６とは非導通となる。よって、上述したように、コンデンサＣ１には電圧ＶＲ−Ｖｒｅｓｅｔが保持される。すなわちリセット期間において、駆動トランジスタＴＤのゲート、ソース、ドレインの各電極の電位はほぼ一定電位に保持されることにより、リセットがより明確に定義される状態となる。すなわちゲート電位はＶＲ、ソース電位はＶｒｅｓｅｔ、ドレイン電位がＶＤＤとなる状態に瞬時に設定されることになる。
次に、ｔ＝Ｔ１３において、走査線駆動回路１２０は、リセットパルスＲＥＳＥＴをローレベルからハイレベルにすることで、第１スイッチングトランジスタＴ１をオンさせる（図４のステップＳ１４）。これにより、コンデンサＣ１の第１電極及び駆動トランジスタＴＤのゲート電極と、参照電源線１６４とが導通し、コンデンサＣ１の第１電極の電位は参照電圧ＶＲとなる。
また、ｔ＝Ｔ１３において同時に、走査線駆動回路１２０は、走査パルスＳＣＡＮをローレベルからハイレベルにすることで、第２スイッチングトランジスタＴ２をオンさせる。これにより、駆動トランジスタＴＤのソース電極及びコンデンサＣ１の第２電極の電位が信号電圧Ｖｄａｔａ＋δＶに設定される（図４のステップＳ１５）。よって、コンデンサＣ１に信号電圧Ｖｄａｔａに対応する所望の電圧ＶＲ−Ｖｄａｔａ−δＶが書き込まれる。つまり、図４のステップＳ１４及びＳ１５は、発光画素１７０の書き込み処理である。
ｔ＝Ｔ１３〜Ｔ１４の期間、リセットパルスＲＥＳＥＴはハイレベルであるので、コンデンサＣ１の第１電極及び駆動トランジスタＴＤのゲート電極には、参照電圧ＶＲが継続して印加されている。また、走査パルスＳＣＡＮはハイレベルであるので、コンデンサＣ１の第２電極及び駆動トランジスタＴＤのソース電極には、信号電圧Ｖｄａｔａが継続して印加されている。
図５Ｃは、ｔ＝Ｔ１３〜Ｔ１４における発光画素の状態を模式的に示した回路図である。
同図に示すように、コンデンサＣ１の第１電極及び駆動トランジスタＴＤのゲート電極には、第１スイッチングトランジスタＴ１を介して参照電源線１６４から参照電圧ＶＲが印加され、駆動トランジスタＴＤのソース電極及びコンデンサＣ１の第２電極には、第２スイッチングトランジスタＴ２を介してデータ線１６６から信号電圧Ｖｄａｔａに対応した電圧Ｖｄａｔａ＋δＶが印加される。
次に、ｔ＝Ｔ１４において、走査線駆動回路１２０は、走査パルスＳＣＡＮをハイレベルからローレベルにすることで、第１スイッチングトランジスタＴ１をオフさせる。また、同時に、リセットパルスＲＥＳＥＴをハイレベルからローレベルにすることで、第２スイッチングトランジスタＴ２をオフさせる（図４のステップＳ１６）。
これにより、コンデンサＣ１の第１電極と参照電源線１６４とは非導通となる。また、コンデンサＣ１の第２電極とデータ線１６６とは非導通となる。よって、信号電圧Ｖｄａｔａに対応する所望の電圧ＶＲ−Ｖｄａｔａ−δＶがコンデンサＣ１に保持される。
また、駆動トランジスタＴＤは、駆動トランジスタＴＤのゲート電極とソース電極との電位差に応じたドレイン電流を発生させる。つまり、駆動トランジスタＴＤは、コンデンサＣ１に保持された所望の電圧ＶＲ−Ｖｄａｔａ−δＶに対応したドレイン電流を発光素子１７１に供給することにより、発光素子１７１を信号電圧Ｖｄａｔａに対応した発光輝度で発光させる。つまり、図４のステップＳ１６は、発光画素１７０の発光処理である。
このように、第１スイッチングトランジスタＴ１をオンすることで、駆動トランジスタＴＤのドレイン電流を停止させるためのゲート電極の電圧値を規定する参照電圧ＶＲが、コンデンサＣ１の第１電極に供給される。これにより、発光素子１７１はオフ状態となるので、この状態で、第２スイッチングトランジスタＴ２をオンして、所望の電圧ＶＲ−Ｖｄａｔａ−δＶをコンデンサＣ１に保持させる。
したがって、ここまでの制御方法により、表示装置１００は、ｔ＝Ｔ１３までに駆動トランジスタＴＤのゲート電極とソース電極との電位差を、参照電圧ＶＲとリセット電圧Ｖｒｅｓｅｔとの差分電圧である電圧ＶＲ−Ｖｒｅｓｅｔとする。その後、ｔ＝Ｔ１３において、所望の電圧ＶＲ−Ｖｄａｔａ−δＶにする。つまり、駆動トランジスタＴＤのゲート電極とソース電極との電位差をリセットした状態で、所望の電圧をコンデンサＣ１に保持させるので、駆動トランジスタＴＤの電圧−電流特性がヒステリシスであることの影響を受けることなく、信号電圧Ｖｄａｔａに対応する発光素子１７１の発光量を安定させることができる。よって、表示装置１００は、駆動トランジスタＴＤの電圧−電流特性がヒステリシスであることに起因する残像の発生を防止できる。
ｔ＝Ｔ１４〜Ｔ１５の期間、走査線駆動回路１２０は、リセットパルスＲＥＳＥＴ及び走査パルスＳＣＡＮをローレベルとしているので、コンデンサＣ１には電圧ＶＲ−Ｖｄａｔａ−δＶが継続して保持されている。よって、駆動トランジスタＴＤは、コンデンサＣ１に保持された電圧ＶＲ−Ｖｄａｔａに対応するドレイン電流を発光素子１７１に継続して供給している。したがって、発光素子１７１は、継続して発光している。
図５Ｄは、ｔ＝Ｔ１４〜Ｔ１５における発光画素の状態を模式的に示した回路図である。
同図に示すように、コンデンサＣ１は電圧ＶＲ−Ｖｄａｔａを保持しており、駆動トランジスタＴＤは、コンデンサＣ１に保持された電圧に対応するドレイン電流を発光素子１７１へ供給する。
次に、ｔ＝Ｔ１５において、ｔ＝Ｔ１１と同様に、走査線駆動回路１２０は、リセットパルスＲＥＳＥＴをローレベルからハイレベルにすることで、第１スイッチングトランジスタＴ１をオンさせることにより駆動トランジスタＴＤのゲート電極に参照電圧ＶＲを供給させる。また、同時に、走査線駆動回路１２０は、走査パルスＳＣＡＮをローレベルからハイレベルにすることで、第２スイッチングトランジスタＴ２をオフさせることにより駆動トランジスタＴＤのソース電極にリセット電圧Ｖｒｅｓｅｔを供給させる。これにより、発光素子１７１は消光され、駆動トランジスタＴＤのソース電極の電位はリセット電圧Ｖｒｅｓｅｔへとただちに遷移する。
上述したｔ＝Ｔ１１〜Ｔ１５は、表示装置１００の１フレーム期間に相当し、ｔ＝Ｔ１５以降もｔ＝Ｔ１１〜Ｔ１５と同様の動作が繰り返し実行される。
以上のように、本実施の形態に係る表示装置１００によれば、コンデンサＣ１の第１電極は駆動トランジスタＴＤのゲート電極に接続され、コンデンサＣ１の第２電極はデータ線１６６に接続され、さらに第２スイッチングトランジスタＴ２を介してデータ線１６６に接続されている。そして、表示装置１００は、駆動トランジスタＴＤのドレイン電流を停止させるためのゲート電極の電圧値を規定する参照電圧ＶＲを、駆動トランジスタＴＤのゲート電極に供給するための第１スイッチングトランジスタＴ１を設けている。そして、走査線駆動回路１２０は、第１スイッチングトランジスタＴ１をＯＮさせることで、駆動トランジスタＴＤのゲート電極に参照電圧ＶＲを供給させる。ＶＲ−Ｖｔｈ（ＴＤ）≦Ｖｒｅｓｅｔ≦Ｖｄａｔａ（ｍａｘ）≦ＶＥＥ＋Ｖｔｈ（ＥＬ）により、任意の信号線の電圧レベルに対して発光素子１７１はオフ状態となる。この発光素子１７１がオフ状態となっている期間内に、第２スイッチングトランジスタＴ２をＯＮさせて、データ線１６６からリセット電圧Ｖｒｅｓｅｔを発光素子１７１のアノード電極と駆動トランジスタＴＤのソース電極との接続点に印加させる。
これにより、駆動トランジスタＴＤのソース電極及び発光素子１７１のアノード電極の電位は瞬時にリセット電圧Ｖｒｅｓｅｔにリセットされる。すなわち、駆動トランジスタＴＤのソース−ドレイン間が非接続の状態となっている期間内に、リセット電圧Ｖｒｅｓｅｔを発光素子１７１のアノード電極と駆動トランジスタＴＤのソース電極との接続点に印加することで、駆動トランジスタＴＤのソース電極及び発光素子１７１のアノード電極の電位を強制的にリセットする。よって、駆動トランジスタＴＤのゲート−ソース間の電圧を参照電圧ＶＲとリセット電圧Ｖｒｅｓｅｔとの差分電圧にリセットできるので、駆動トランジスタＴＤの電圧−電流特性がヒステリシスであることに起因する残像の発生を効果的に抑制できる。
また、駆動トランジスタＴＤのソース電極及び発光素子１７１のアノード電極がリセットを開始するまでの時間を、コンデンサＣ１の第１電極への参照電圧ＶＲの供給期間内での、コンデンサＣ１の第２電極へリセット電圧Ｖｒｅｓｅｔを供給するタイミングで調整できる。そのため、駆動トランジスタＴＤのソース電極が一定電位に安定するまでの時間を短縮できる。言い換えると、駆動トランジスタＴＤのゲート−ソース間の電圧が一定電圧となるまでの時間を短縮できる。つまり、駆動トランジスタＴＤのゲート−ソース間の電圧を、この短縮できた時間分、より長い時間一定の電圧に保つことができる。よって、駆動トランジスタＴＤの電圧−電流特性を実質的に初期状態とできる。したがって、駆動トランジスタＴＤの電圧−電流特性が過渡的に変化する過渡状態に起因する残像の発生を効果的に抑制できる。
また、上述したように、駆動トランジスタＴＤの電圧−電流特性を短時間で実質的に初期状態とできることにより、駆動トランジスタＴＤのドレイン電流を停止させてから再度供給させるまでの時間である非発光時間を従来よりも短時間にした場合でも、駆動トランジスタＴＤの電圧−電流特性に起因する残像の発生を効果的に抑制できる。
また、上述したように、駆動トランジスタＴＤの電圧−電流特性を短時間で実質的に初期状態とできることにより、駆動素子のドレイン電流を停止させてから再度供給させるまでの時間である非発光期間を従来よりも短時間にした場合でも、駆動素子の電圧−電流特性に起因する残像の発生を効果的に抑制できる。よって、発光期間をより長く確保できる。
さらに、コンデンサＣ１の第１電極は参照電圧ＶＲが供給され、一方、コンデンサＣ１の第２電極はリセット電圧Ｖｒｅｓｅｔが供給される。電圧条件をＶＲ−Ｖｔｈ（ＴＤ）≦Ｖｒｅｓｅｔ≦Ｖｄａｔａ（ｍａｘ）≦ＶＥＥ＋Ｖｔｈ（ＥＬ）とすることにより、コンデンサＣ１の第１電極及び第２電極の双方を設定して、コンデンサＣ１に正確な電位差を保持させてソース接地動作とさせると同時に、所望のコントラストを確保することができる。
（実施の形態２）
本実施の形態に係る表示装置は、実施の形態１に係る表示装置とほぼ同じであるが、さらに、発光素子の第１電極とコンデンサの第２電極との間に挿入された第３スイッチング素子を設ける点が異なる。また、駆動回路は、信号電圧の書込み期間において第３スイッチング素子をＯＦＦさせている間に、第２スイッチング素子をＯＮさせることで信号電圧をコンデンサの第２電極に印加させることにより、コンデンサに所望の電圧を保持させ、所望の電圧をコンデンサに保持させた後、第１スイッチング素子及び第２スイッチング素子をＯＦＦさせ、第１スイッチング素子及び第２スイッチング素子をＯＦＦさせた後、第３スイッチング素子をＯＮさせる点が異なる。
これにより、本実施の形態に係る表示装置は、コンデンサの第２電極に信号電圧を書き込む際に、駆動素子を介して第２スイッチング素子に電流が流れ込むことによるコンデンサの第２電極の電位の変動を防止できる。よって、外部から表示装置へ入力された映像信号に対応する輝度に応じた正確な電圧をコンデンサに保持させることができる。したがって、高精度な画像表示を実現できる。
以下、本発明の実施の形態２について、図を用いて具体的に説明する。
図６は、本実施の形態に係る表示装置の電気的な構成を示すブロック図である。
同図に示す表示装置２００は、図１に示した実施の形態１に係る表示装置１００と比較して、さらに、複数の発光画素２７０の行ごとに対応して設けられたマージ線２０１を備え、走査線駆動回路２２０の動作が走査線駆動回路１２０と異なる。
また、図７は、本実施の形態に係る表示装置２００における発光画素の回路構成を示す回路図である。
同図に示す発光画素２７０は、図２に示した発光画素１７０とほぼ同じであるが、さらに、発光素子１７１のアノード電極とコンデンサＣ１の第２電極との間に挿入された第３スイッチングトランジスタＴ３を備える。
走査線駆動回路２２０は、実施の形態１に係る表示装置１００における走査線駆動回路１２０と比較して、さらに、マージ線２０１に接続され、そのマージ線２０１に第３スイッチングトランジスタＴ３のオン及びオフを制御する信号であるマージパルスＭＥＲＧＥを供給することにより、第３スイッチングトランジスタＴ３を行単位で制御する。
第３スイッチングトランジスタＴ３は、ソース電極及びドレイン電極の一方が発光素子１７１のアノード電極に接続され、ソース電極及びドレイン電極の他方がコンデンサＣ１の第２電極に接続され、ゲート電極がマージ線２０１に接続され、走査線駆動回路２２０からマージ線２０１を介して供給されるマージパルスＭＥＲＧＥに応じてオン及びオフする。例えば、この第３スイッチングトランジスタＴ３はＮ型の薄膜トランジスタ（ＴＦＴ）であり、マージパルスＭＥＲＧＥがハイレベルの期間にオンすることで、コンデンサＣ１の第２電極と駆動トランジスタＴＤのソース電極とを導通する。
次に、上述した表示装置２００の駆動方法について、図８〜図１０Ｅを用いて説明する。図８は、本実施の形態に係る表示装置２００の制御方法を説明する動作タイミングチャートである。同図は、図３に示した動作タイミングチャートと比較して、さらに、マージパルスＭＥＲＧＥの波形図が示されている。
また、図９は、本実施の形態に係る表示装置２００の制御方法を説明する動作フローチャートである。
まず、ｔ＝Ｔ２１において、走査線駆動回路２２０は、マージパルスＭＥＲＧＥをハイレベル状態に保ったままとすることが望ましく、第３スイッチングトランジスタＴ３をオンさせている（図９のステップＳ２１）。よって、コンデンサＣ１の第２電極と発光素子１７１のアノード電極とは導通している。つまり、このとき、表示装置２００は表示装置１００と等価回路となっている。したがって、ｔ＝Ｔ２１における表示装置２００の動作は、図３に示したｔ＝Ｔ１１における表示装置１００の動作と同様である。
具体的には、ｔ＝Ｔ２１において、走査線駆動回路２２０は、リセットパルスＲＥＳＥＴをローレベルからハイレベルにすることで、第１スイッチングトランジスタＴ１をオンさせる（図９のステップＳ２２）。これにより、参照電源線１６４とコンデンサＣ１の第１電極及び駆動トランジスタＴＤのゲート電極とが導通し、コンデンサＣ１の第１電極及び駆動トランジスタＴＤのゲート電極の電圧は参照電圧ＶＲとなる。
また、ｔ＝Ｔ２１において同時に、走査線駆動回路２２０は、走査パルスＳＣＡＮをローレベルからハイレベルにすることで、第２スイッチングトランジスタＴ２をオンさせる。これにより、駆動トランジスタＴＤのソース電極とデータ線１６６とが導通し、駆動トランジスタＴＤのソース電極にリセット電圧Ｖｒｅｓｅｔが設定される（図９のステップＳ２３）。また、第２スイッチングトランジスタがオンすることにより、コンデンサＣ１の第２電極とデータ線１６６とも導通し、コンデンサＣ１の第２電極にリセット電圧Ｖｒｅｓｅｓｔが設定される。
ｔ＝Ｔ２１〜２２の期間、リセットパルスＲＥＳＥＴはハイレベルであるので、コンデンサＣ１の第１電極及び駆動トランジスタＴＤのゲート電極には、参照電圧ＶＲが継続して印加されている。また、走査パルスＳＣＡＮはハイレベルであるので、コンデンサＣ１の第２電極には、リセット電圧Ｖｒｅｓｅｔが継続して印加されている。また、マージパルスＭＥＲＧＥはハイレベルであるので、駆動トランジスタＴＤのソース電極には、リセット電圧Ｖｒｅｓｅｔが継続して印加されている。
図１０Ａは、ｔ＝Ｔ２１〜Ｔ２２における発光画素の状態の模式的に示した回路図である。
同図に示すように、第３スイッチングトランジスタＴ３を介して、コンデンサＣ１の第２電極と駆動トランジスタＴＤのソース電極とは導通している。よって、発光画素２７０の状態は、図５Ａに示した発光画素１７０のｔ＝Ｔ１１〜Ｔ１２の状態と等価である。つまり、ｔ＝Ｔ２１〜Ｔ２２においては、第１スイッチングトランジスタＴ１をオンして駆動トランジスタＴＤのゲート電極に参照電圧ＶＲを供給することにより駆動トランジスタＴＤのドレイン電流を停止させる。また、第２スイッチングトランジスタＴ２及び第３スイッチングトランジスタＴ３をオンすることにより、データ線１６６から所定のリセット電圧Ｖｒｅｓｅｔを発光素子１７１のアノード電極と駆動トランジスタＴＤのソース電極との接続点に印加する。
これにより、本実施の形態２に係る表示装置２００における駆動トランジスタＴＤのソース電極の電位Ｖｓは、実施の形態１に係る表示装置１００と同様に、直前のフレームの信号電圧Ｖｄａｔａからリセット電圧Ｖｒｅｓｅｔへと、ただちに遷移する。したがって、本実施の形態に係る表示装置２００は、実施の形態１に係る表示装置１００と同様に、従来と比較して、リセット有効期間を長くとることができる。ここでリセット期間中は発光素子１７１に電流が流れて発光してしまうとコントラスト低下を招くため、発光しないことが望ましい。すなわちＶＲは駆動トランジスタＴＤをオフ状態とさせる電圧であるのでＶＲ−ＶＥＥ≦Ｖｔｈ（ＴＤ）＋Ｖｔｈ（ＥＬ）と設定されていることが望ましい。
次に、ｔ＝Ｔ２２において、走査線駆動回路２２０は、リセットパルスＲＥＳＥＴをハイレベルからローレベルにすることで、第１スイッチングトランジスタＴ１をオフさせる。また、走査パルスＳＣＡＮをハイレベルからローレベルにすることで、第２スイッチングトランジスタＴ２をオフさせる（図９のステップＳ２４）。このとき、走査線駆動回路２２０は、マージパルスＭＥＲＧＥを継続してハイレベルとすることで、第３スイッチングトランジスタＴ３を継続してオンさせる。これにより、表示装置１００のｔ＝Ｔ１２における状態と同様に、コンデンサＣ１に、直前まで第１電極に印加されていた参照電圧ＶＲと、直前まで第２電極に印加されていたリセット電圧Ｖｒｅｓｅｔとの電位差であるＶＲ−Ｖｒｅｓｅｔが保持される。なお、ここまで図９のステップＳ２１〜Ｓ２４は、発光画素２７０のリセット処理である。
ｔ＝Ｔ２２〜Ｔ２３の期間、リセットパルスＲＥＳＥＴ及び走査パルスＳＣＡＮはローレベルであるので、コンデンサＣ１は電圧ＶＲ−Ｖｒｅｓｅｔを継続して保持する。また、マージパルスＭＥＲＧＥはハイレベルであるので、第３スイッチングトランジスタＴ３を介して、コンデンサＣ１の第２電極と駆動トランジスタＴＤのソース電極とは導通している。よって、発光画素２７０の状態は、図５Ｂに示した発光画素１７０のｔ＝Ｔ１２〜Ｔ１３における状態と等価である。よって、コンデンサＣ１には電圧ＶＲ−Ｖｒｅｓｅｔが保持される。
なお、上述のように、ここではｔ＝Ｔ２１〜Ｔ２２においてマージパルスＭＥＲＧＥをハイレベル状態に保ったままの場合の回路動作について述べたが、ｔ＝Ｔ２１〜Ｔ２２においてマージパルスＭＥＲＧＥをローレベル状態としてもリセット期間を設けることは可能であり、本発明の効果を得ることが可能である。具体的には、ｔ＝Ｔ２１〜Ｔ２２においてマージパルスＭＥＲＧＥをローレベル状態に保った場合、駆動トランジスタＴＤのソース電極とコンデンサＣ１の第２電極とは非導通となる。これにより、駆動トランジスタＴＤのゲート電極に参照電圧ＶＲを供給して駆動トランジスタＴＤのドレイン電流を停止させているので、駆動トランジスタＴＤのソース電極の電位Ｖｓは、発光素子１７１の自己放電によってＶｔｈ（ＥＬ）に近づいていく。そのため、この場合、駆動トランジスタＴＤのソース電極の電位Ｖｓは直前のフレームの信号電圧Ｖｄａｔａからリセット電圧Ｖｒｅｓｅｔへと遷移しない。しかしながら、駆動トランジスタＴＤのゲート電極に参照電圧ＶＲが供給され、コンデンサＣ１の第２電極に所定のリセット電圧Ｖｒｅｓｅｔが供給されているので、コンデンサＣ１の両端の電位は固定されている。したがって、後述のｔ＝Ｔ２３において、第３スイッチングトランジスタＴ３をオン状態とすることにより、駆動トランジスタＴＤのゲート−ソース間の電圧を参照電圧ＶＲとリセット電圧Ｖｒｅｓｅｔとの差分電圧に瞬間的にリセットできる。
図１０Ｂは、ｔ＝Ｔ２２〜Ｔ２３における発光画素の状態を模式的に示した回路図である。
同図に示すように、第３スイッチングトランジスタＴ３がオンしていることにより、コンデンサＣ１の第２電極と駆動トランジスタＴＤのソース電極とは継続して導通している。よって、図５Ｂに示した発光画素１７０のｔ＝Ｔ１２〜Ｔ１３の状態と等価である。つまり、コンデンサＣ１には電圧ＶＲ−Ｖｒｅｓｅｔが保持されおり、駆動トランジスタＴＤのソース電位はＶｒｅｓｅｔである。
次に、ｔ＝Ｔ２３において、走査線駆動回路２２０は、マージパルスＭＥＲＧＥをハイレベルからローレベルにすることで、第３スイッチングトランジスタＴ３をオフさせる（図９のステップＳ２５）。これにより、コンデンサＣ１の第２電極と駆動トランジスタＴＤのソース電極とが非導通となる。
図１０Ｃは、ｔ＝Ｔ２３〜Ｔ２４における発光画素の状態を模式的に示した回路図である。
ｔ＝Ｔ２３〜Ｔ２４の期間、マージパルスＭＥＲＧＥはローレベルであるので、第３スイッチングトランジスタＴ３は継続してオフされ、この期間において、コンデンサＣ１の第２電極と駆動トランジスタＴＤのソース電極とは継続して非導通となっている。
次に、ｔ＝Ｔ２４において、走査線駆動回路２２０は、リセットパルスＲＥＳＥＴをローレベルからハイレベルにすることで、第１スイッチングトランジスタＴ１をオンさせる（図９のステップＳ２６）。これにより、コンデンサＣ１の第１電極及び駆動トランジスタＴＤのゲート電極と、参照電源線１６４とが導通し、コンデンサＣ１の第１電極の電位は参照電圧ＶＲとなる。
また、ｔ＝Ｔ２４において同時に、走査線駆動回路２２０は、走査パルスＳＣＡＮをローレベルからハイレベルにすることで、第２スイッチングトランジスタＴ２をオンさせる。これにより、コンデンサＣ１の第２電極の電位が信号電圧Ｖｄａｔａに設定される（図９のステップＳ２７）。つまり、図９のステップＳ２５〜Ｓ２７は、発光画素２７０の書き込み処理である。
ｔ＝Ｔ２４〜Ｔ２５の期間、リセットパルスＲＥＳＥＴはハイレベルであるので、コンデンサＣ１の第１電極及び駆動トランジスタＴＤのゲート電極には、参照電圧ＶＲが継続して印加されている。また、走査パルスＳＣＡＮはハイレベルであるので、コンデンサＣ１の第２電極には、信号電圧Ｖｄａｔａが継続して印加されている。また、マージパルスＭＥＲＧＥはローレベルであるので、駆動トランジスタＴＤのソース電極とコンデンサＣ１の第２電極とは非導通となっている。
図１０Ｄは、ｔ＝Ｔ２４〜Ｔ２５における発光画素の状態を模式的に示した回路図である。
同図に示すように、コンデンサＣ１の第１電極及び駆動トランジスタＴＤのゲート電極には、第１スイッチングトランジスタＴ１を介して参照電源線１６４から参照電圧ＶＲが印加され、コンデンサＣ１の第２電極には、第２スイッチングトランジスタＴ２を介してデータ線１６６から信号電圧Ｖｄａｔａが印加される。一方、駆動トランジスタＴＤのソース電極は、当該駆動トランジスタＴＤのドレイン電極及びコンデンサＣ１の第２電極のいずれとも非導通となっている。
本実施の形態に係る表示装置２００が実施の形態１に係る表示装置１００と異なる点は、このｔ＝Ｔ２４〜Ｔ２５の期間の発光画素の状態である。具体的には、表示装置２００は、信号電圧Ｖｄａｔａを発光画素２７０に書き込む際に、第３スイッチングトランジスタＴ３をオフさせることにより、駆動トランジスタＴＤを介して第２スイッチングトランジスタＴ２にドレイン電流が流れ込むことを防止する。これにより、コンデンサＣ１の第２電極の電位の変動を防止できる。よって、本実施の形態において、コンデンサＣ１は電圧ＶＲ−Ｖｄａｔａを正確に保持できる。その結果、表示装置２００は、次の発光期間において、電圧ＶＲ−Ｖｄａｔａに対応する発光量にて発光素子１７１を正確に発光させることができる。
次に、ｔ＝Ｔ２５において、走査線駆動回路２２０は、走査パルスＳＣＡＮをハイレベルからローレベルにすることで、第１スイッチングトランジスタＴ１をオフさせる。また、同時に、リセットパルスＲＥＳＥＴをハイレベルからローレベルにすることで、第２スイッチングトランジスタＴ２をオフさせる（図９のステップＳ２８）。これにより、コンデンサＣ１の第１電極と参照電源線１６４とは非導通となる。また、コンデンサＣ１の第２電極とデータ線１６６とは非導通となる。よって、信号電圧Ｖｄａｔａに対応する所望の電圧ＶＲ−ＶｄａｔａがコンデンサＣ１に保持される。
また、ｔ＝Ｔ２５において、走査線駆動回路２２０は、リセットパルスＲＥＳＥＴ及び走査パルスＳＣＡＮをハイレベルからローレベルにした直後に、マージパルスＭＥＲＧＥをローレベルからハイレベルにすることで、第３スイッチングトランジスタＴ３をＯＮさせる（図９のステップＳ２９）。これにより、コンデンサＣ１の第２電極と駆動トランジスタＴＤのソース電極とが導通する。つまり、駆動トランジスタＴＤのゲート電極とソース電極との間に、電圧ＶＲ−Ｖｄａｔａが正確に印加される。よって、駆動トランジスタＴＤは、この電圧ＶＲ−Ｖｄａｔａに対応したドレイン電流を発光素子１７１に供給することにより、発光素子１７１を信号電圧Ｖｄａｔａに対応する発光量で正確に発光させる。つまり、図９のステップＳ２８及びＳ２９は、発光画素２７０の発光処理である。
また、上記のように、リセットパルスＲＥＳＥＴ及び走査パルスＳＣＡＮをハイレベルからローレベルにした直後に、マージパルスＭＥＲＧＥをローレベルからハイレベルにすることで、表示装置２００は、発光期間を最大限確保できる。
ｔ＝Ｔ２５〜Ｔ２６の期間、走査線駆動回路２２０は、リセットパルスＲＥＳＥＴ及び走査パルスＳＣＡＮをローレベルとし、マージパルスＭＥＲＧＥをハイレベルとしているので、コンデンサＣ１には電圧ＶＲ−Ｖｄａｔａが継続して正確に保持されている。よって、駆動トランジスタＴＤは、コンデンサに正確に保持された電圧ＶＲ−Ｖｄａｔａに対応するドレイン電流を発光素子１７１に継続して供給している。したがって、発光素子１７１は、信号電圧Ｖｄａｔａに正確に対応する発光量で継続して発光している。
図１０Ｅは、ｔ＝Ｔ２５〜Ｔ２６における発光画素の状態を模式的に示した回路図である。
同図に示すように、コンデンサＣ１は電圧ＶＲ−Ｖｄａｔａを正確に保持しており、駆動トランジスタＴＤは、コンデンサＣ１に保持された電圧に対応するドレイン電流を発光素子１７１へ供給する。
次に、ｔ＝Ｔ２６において、走査線駆動回路２２０は、リセットパルスＲＥＳＥＴをローレベルからハイレベルにすることで、第１スイッチングトランジスタＴ１をオンさせることにより駆動トランジスタＴＤのゲート電極に参照電圧ＶＲを供給させる。また、同時に、走査線駆動回路２２０は、走査パルスＳＣＡＮをローレベルからハイレベルにすることで、第２スイッチングトランジスタＴ２をオフさせることにより駆動トランジスタＴＤのソース電極にリセット電圧Ｖｒｅｓｅｔを供給させる。これにより、発光素子１７１は消光され、駆動トランジスタＴＤのソース電極の電位はリセット電圧Ｖｒｅｓｅｔへとただちに遷移する。
上述したｔ＝Ｔ２１〜Ｔ２６は、表示装置２００の１フレーム期間に相当し、ｔ＝Ｔ２５以降もｔ＝Ｔ２１〜Ｔ２６と同様の動作が繰り返し実行される。
以上のように、本実施の形態に係る表示装置２００は、発光素子１７１のアノード電極とコンデンサＣ１の第２電極との間に挿入されることにより発光素子１７１のアノード電極とコンデンサＣ１の第２電極との接続を制御する第３スイッチングトランジスタＴ３を設け、第３スイッチングトランジスタＴ３をＯＦＦさせている間に、信号電圧Ｖｄａｔａに対応する所望の電圧ＶＲ−ＶｄａｔａをコンデンサＣ１に保持させ、所望の電圧ＶＲ−ＶｄａｔａがコンデンサＣ１に保持された後に、第３スイッチングトランジスタＴ３をＯＮするものである。これにより、駆動トランジスタＴＤのソース電極とコンデンサＣ１の第２電極との間に電流が流れない状態で信号電圧Ｖｄａｔａに対応する所望の電圧ＶＲ−ＶｄａｔａをコンデンサＣ１に設定できる。即ち、所望の電圧ＶＲ−ＶｄａｔａがコンデンサＣ１に保持される前に、駆動トランジスタＴＤを介して第２スイッチングトランジスタに電流が流れ込むことによるコンデンサＣ１の第２電極の電位の変動を防止できる。そのため、所望の電圧ＶＲ−Ｖｄａｔａをコンデンサに正確に保持させるので、コンデンサＣ１に保持すべき電圧が変動して、映像信号を反映した発光量にて発光素子１７１が正確に発光しないことを防止できる。その結果、信号電圧Ｖｄａｔａに対応する発光量にて発光素子１７１を正確に発光させ、高精度な画像表示を実現できる。つまり、表示装置２００は、外部から表示装置２００へ入力された映像信号に対応する輝度に応じた正確な電圧をコンデンサＣ１に保持させることができるので、高精度な画像表示を実現できる。
以上により、駆動トランジスタＴＤのドレイン電流を停止させるためのゲート電極の電圧値を規定する参照電圧ＶＲを、駆動トランジスタＴＤのゲート電極に供給するための第１スイッチングトランジスタＴ１によって、駆動トランジスタＴＤのドレイン電流を停止させる機能（画素停止機能）を果たさせ、簡易な構成で駆動素子の電圧−電流特性がヒステリシスであることの問題を解決すると共に、駆動トランジスタＴＤのソース電極とコンデンサＣ１の第２電極との接続を制御する第３スイッチングトランジスタＴ３によって、所望の電圧ＶＲ−ＶｄａｔａをコンデンサＣ１に正確に保持させることができる。
なお、本発明に係る表示装置は、上述した実施の形態に限定されるものではない。実施の形態１及び２に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
また、上記実施の形態においては、第１〜３スイッチングトランジスタ及び駆動トランジスタをＮ型トランジスタとして記載したが、これらをＰ型トランジスタで構成し、リセット線１６１、走査線１６２及びマージ線２０１の極性を反転させてもよい。
また、第１〜３スイッチングトランジスタ及び駆動トランジスタは、ＴＦＴであるとしたが、その他の電界効果トランジスタであってもよい。
また、上記実施の形態に係る表示装置１００及び２００は、典型的には集積回路である１つのＬＳＩとして実現される。なお、表示装置１００及び２００に含まれる処理部の一部を、発光画素１７０又は２７０と同一の基板上に集積することも可能である。また、専用回路又は汎用プロセッサで実現してもよい。また、ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
また、本発明の実施の形態に係る表示装置１００及び２００に含まれる走査線駆動回路、データ線駆動回路及び制御回路の機能の一部を、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。また、本発明は、上記走査線駆動回路により実現される特徴的なステップを含む表示装置の駆動方法として実現してもよい。
また、上記説明では、表示装置１００及び２００がアクティブマトリクス型の有機ＥＬ表示装置である場合を例に述べたが、本発明を、アクティブマトリクス型以外の有機ＥＬ表示装置に適用してもよいし、電流駆動型の発光素子を用いた有機ＥＬ表示装置以外の表示装置、例えば液晶表示装置に適用してもよい。
また、図３のｔ＝Ｔ１１及び図８のｔ＝Ｔ２１においては、リセットパルスＲＥＳＥＳＴがローレベルからハイレベルになるタイミングと、走査パルスＳＣＡＮがローレベルからハイレベルになるタイミングとが同時であるが、リセットパルスＲＥＳＥＴがハイレベルの期間に走査パルスＳＣＡＮがローレベルからハイレベルへと変化すれば本発明の効果は得られる。言い換えると、第１スイッチングトランジスタＴ１をオンして駆動トランジスタＴＤのゲート電極に参照電圧ＶＲを供給することにより駆動トランジスタＴＤのドレイン電流を停止させ、第１スイッチングトランジスタＴ１をオンしている期間内に第２スイッチングトランジスタＴ２をオンすることにより、データ線１６６から所定のリセット電圧Ｖｒｅｓｅｔを発光素子１７１のアノード電極と駆動トランジスタＴＤのソース電極との接続点に印加してもよい。
また、図３のｔ＝Ｔ１２及び図８のｔ＝Ｔ２２においては、リセットパルスＲＥＳＥＳＴがハイレベルからローレベルになるタイミングと、走査パルスＳＣＡＮがハイレベルからローレベルになるタイミングとが同時であるが、リセットパルスＲＥＳＥＴがハイレベルの期間に走査パルスＳＣＡＮがハイレベルからローレベルへと変化すれば本発明の効果は得られる。言い換えると、第１スイッチングトランジスタＴ１をオンして駆動トランジスタＴＤのゲート電極に参照電圧ＶＲを供給することにより駆動トランジスタＴＤのドレイン電流を停止させたまま、第１スイッチングトランジスタＴ１をオンしている期間内に第２スイッチングトランジスタＴ２をオフすることにより、データ線１６６から所定のリセット電圧Ｖｒｅｓｅｔを発光素子１７１のアノード電極と駆動トランジスタＴＤのソース電極との接続点に印加してもよい。
また、図３のｔ＝Ｔ１３及び図８のｔ＝Ｔ２４においては、リセットパルスＲＥＳＥＳＴがローレベルからハイレベルになるタイミングと、走査パルスＳＣＡＮがローレベルからハイレベルになるタイミングとが同時であるが、リセットパルスＲＥＳＥＴがハイレベルの期間に走査パルスＳＣＡＮがローレベルからハイレベルへと変化すれば本発明の効果は得られる。言い換えると、第１スイッチングトランジスタＴ１をオンして駆動トランジスタＴＤのゲート電極に参照電圧ＶＲを供給することにより駆動トランジスタＴＤのドレイン電流を停止させ、第１スイッチングトランジスタＴ１をオンしている期間内に第２スイッチングトランジスタＴ２をオンすることにより、データ線１６６から所定の信号電圧ＶｄａｔａをコンデンサＣ１の第２電極に印加することにより、コンデンサに所望の電圧ＶＲ−Ｖｄａｔａを保持させてもよい。
また、図３のｔ＝Ｔ１４及び図８のｔ＝Ｔ２４においては、リセットパルスＲＥＳＥＳＴがハイレベルからローレベルになるタイミングと、走査パルスＳＣＡＮがハイレベルからローレベルになるタイミングとが同時であるが、リセットパルスＲＥＳＥＴがハイレベルの期間に走査パルスＳＣＡＮがハイレベルからローレベルへと変化すれば本発明の効果は得られる。言い換えると、第１スイッチングトランジスタＴ１をオンして駆動トランジスタＴＤのゲート電極に参照電圧ＶＲを供給することにより駆動トランジスタＴＤのドレイン電流を停止させたまま、第１スイッチングトランジスタＴ１をオンしている期間内に第２スイッチングトランジスタＴ２をオフすることにより、データ線１６６から所定の信号電圧ＶｄａｔａをコンデンサＣ１の第２電極に印加することにより、コンデンサに所望の電圧ＶＲ−Ｖｄａｔａを保持させてもよい。
また図３および図８のタイミングチャートにおいて、リセットパルスＲＥＳＥＴをＴ１１〜Ｔ１４およびＴ２１〜Ｔ２５においてハイレベルに維持して、第１スイッチングトランジスタをオン状態に維持しても良い。
また図２および図７において、それぞれ図３および図８のタイミングチャートのように、リセットパルスＲＥＳＥＴおよび走査パルスＳＣＡＮが全く同一のタイミングで同一の極性で同一の電圧値の信号である場合には、一つの走査信号としてマージしても良い。つまり、リセット線１６１と走査線１６２とを共通の１つの走査線としても良い。これにより走査線の本数を削減できるので、回路構成を簡素化できる。
また、上記実施の形態において、第２スイッチングトランジスタＴ２をオンしている期間及びオフしている期間を、所定の複数の発光画素間で共通にしてもよい。これにより、所定の複数の発光画素においてリセット期間とデータ書き込み期間とを共用できる。そのため、所定の複数の発光画素において第１スイッチングトランジスタＴ１を制御するリセット線１６１を共用して、表示装置全体としてのリセット線１６１の数を削減できる。
また、上記実施の形態２において、第３スイッチングトランジスタＴ３をオンしている期間及びオフしている期間を、所定の複数の発光画素間で共通にしてもよい。つまり、第３スイッチングトランジスタＴ３をオンして発光素子１７１のアノード電極とコンデンサＣ１の第２電極とを接続する期間（発光期間）を、所定の複数の発光画素間で共有する。これにより、所定の複数の発光画素において、第３スイッチングトランジスタＴ３を制御するマージ線２０１を共通して、表示装置２００のマージ線２０１の数を削減できる。
また、例えば、本発明に係る表示装置は、図１１に記載されたような薄型フラットＴＶに内蔵される。本発明に係る画像表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能な薄型フラットＴＶが実現される。
本発明は、特に、画素信号電流により画素の発光強度を制御することで輝度を変動させるアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。
１００、２００ 表示装置
１１０ 制御回路
１２０、２２０ 走査線駆動回路
１３０ データ線駆動回路
１４０ 電源供給回路
１６０ 表示部
１６１ リセット線
１６２ 走査線
１６３ 第１電源線
１６４ 参照電源線
１６５ 第２電源線
１６６ データ線
１７０、２７０ 発光画素
１７１ 発光素子
２０１ マージ線
５０１ 第１スイッチング素子
５０２ 第２スイッチング素子
５０３ 容量素子
５０４ 駆動薄膜トランジスタ（駆動ＴＦＴ）
５０５ 有機ＥＬ素子
５０６ 信号線
５７０ 画素部
Ｔ１ 第１スイッチングトランジスタ
Ｔ２ 第２スイッチングトランジスタ
ＴＤ 駆動トランジスタ
Ｃ１ コンデンサ

Claims (14)

  1. 第１電極と第２電極とを有する発光素子と、
    電圧を保持するコンデンサと、
    ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に供給することにより前記発光素子を発光させる駆動素子と、
    前記駆動素子のドレイン電流を停止させるための前記ゲート電極の電圧値を規定する参照電圧を供給する電源線と、
    前記駆動素子のゲート電極に前記参照電圧を供給する第１スイッチング素子と、
    信号電圧及び所定のリセット電圧を供給するデータ線と、
    一方の端子が前記データ線に接続され、他方の端子が前記コンデンサの第２電極に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子と、
    前記第１スイッチング素子及び前記第２スイッチング素子を制御する駆動回路と、
    を具備し、
    前記駆動回路は、
    前記第１スイッチング素子をＯＮして、前記駆動素子のゲート電極に前記参照電圧を供給し前記駆動素子のドレイン電流を停止させ、
    前記第１スイッチング素子をＯＮしている期間内に、前記第２スイッチング素子をＯＮして、前記データ線から前記所定のリセット電圧を前記発光素子の第１電極と前記駆動素子のソース電極との接続点に印加する
    ことを特徴とする表示装置。
  2. 前記第１スイッチング素子をＯＮするタイミングと、前記第２スイッチング素子をＯＮするタイミングとは同時である
    請求項１記載の表示装置。
  3. 前記駆動回路は、
    前記第１スイッチング素子及び前記第２スイッチング素子をＯＦＦした後、
    前記第１スイッチング素子をＯＮして、前記駆動素子のゲート電極に前記参照電圧を供給し前記駆動素子のドレイン電流を停止させ、
    前記第１スイッチング素子をＯＮしている期間内に、前記第２スイッチング素子をＯＮして、前記信号電圧を前記コンデンサの第２電極に印加させることにより、
    前記コンデンサに所望の電圧を保持させる、
    請求項１又は２に記載の表示装置。
  4. 前記駆動回路は、
    前記第２スイッチング素子をＯＮして、前記コンデンサに前記所望の電圧を保持させた後、
    前記第１スイッチング素子及び前記第２スイッチング素子をＯＦＦする、
    請求項３に記載の表示装置。
  5. 前記発光素子の第１電極と前記コンデンサの第２電極との間に第３スイッチング素子を直列に設け、
    前記駆動回路は、
    前記第３スイッチング素子をＯＦＦしている間に、前記第２スイッチング素子をＯＮして前記信号電圧を前記コンデンサの第２電極に印加させることにより、前記コンデンサに所望の電圧を保持させ、
    前記所望の電圧が前記コンデンサに保持された後、前記第１スイッチング素子及び前記第２スイッチング素子をＯＦＦして、
    前記第３スイッチング素子をＯＮする、
    請求項１乃至４のいずれかに記載の表示装置。
  6. 前記発光素子の第１電極はアノード電極であり、前記発光素子の第２電極はカソード電極である、
    ことを特徴とする請求項１乃至５のいずれかに記載の表示装置。
  7. 前記第１スイッチング素子の導通及び非導通を制御する信号を供給する第１走査線と、
    前記第２スイッチング素子の導通及び非導通を制御する信号を供給する第２走査線と、
    を備え、
    前記第１走査線と前記第２走査線とは共通の走査線である請求項１記載の表示装置。
  8. 前記所定のリセット電圧の電圧値は、
    前記データ線から前記所定のリセット電圧を前記発光素子の第１電極と前記駆動素子のソース電極との接続点に印加している際に、前記駆動素子のゲート電極と前記駆動素子のソース電極との電位差が、前記駆動素子がオン状態となる閾値電圧より低い電圧となるように設定されている、
    請求項１記載の表示装置。
  9. さらに、前記所定のリセット電圧の電圧値は、
    前記データ線から前記所定のリセット電圧を前記発光素子の第１電極と前記駆動素子のソース電極との接続点に印加している際に、前記発光素子の第１電極と前記発光素子の第２電極との電位差が、前記発光素子が発光を開始する前記発光素子の閾値電圧より低い電圧となるように設定されている、
    請求項８記載の表示装置。
  10. 前記発光素子は、複数個マトリクス状に配置されている、
    請求項１乃至９のいずれかに記載の表示装置。
  11. 前記発光素子及び前記第３スイッチング素子は単位画素の画素回路を構成し、
    前記画素回路は複数個マトリクス状に配置されている、
    請求項５に記載の表示装置。
  12. 前記発光素子、前記コンデンサ、前記駆動素子、前記第１スイッチング素子、前記第２スイッチング素子及び前記第３スイッチング素子は単位画素の画素回路を構成し、
    前記画素回路は複数個マトリクス状に配置されている、
    請求項５に記載の表示装置。
  13. 前記発光素子は、有機ＥＬ発光素子である、
    請求項１乃至１２のいずれかに記載の表示装置。
  14. 第１電極と第２電極とを有する発光素子と、
    電圧を保持するコンデンサと、
    ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記発光素子の第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に供給することにより前記発光素子を発光させる駆動素子と、
    前記駆動素子のドレイン電流を停止させるための前記ゲート電極の電圧値を規定する参照電圧を供給する電源線と、
    前記駆動素子のゲート電極に前記参照電圧を供給する第１スイッチング素子と、
    信号電圧及び所定のリセット電圧を供給するデータ線と、
    一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第２電極に電気的に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチング素子と、
    前記第１スイッチング素子及び前記第２スイッチング素子を制御する駆動回路と、
    を具備した表示装置の制御方法であって、
    前記駆動回路によって、
    前記第１スイッチング素子をＯＮして、前記駆動素子のゲート電極に前記参照電圧を供給し前記駆動素子のドレイン電流を停止させるステップと、
    前記第１スイッチング素子をＯＮしている期間内に、前記第２スイッチング素子をＯＮして、前記データ線から前記所定のリセット電圧を前記発光素子の第１電極と前記駆動素子のソース電極との接続点に印加するステップと、
    が実行されることを特徴とする表示装置の制御方法。
JP2011528122A 2009-12-09 2009-12-09 表示装置及びその制御方法 Active JP5501364B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/006717 WO2011070615A1 (ja) 2009-12-09 2009-12-09 表示装置及びその制御方法

Publications (2)

Publication Number Publication Date
JPWO2011070615A1 JPWO2011070615A1 (ja) 2013-04-22
JP5501364B2 true JP5501364B2 (ja) 2014-05-21

Family

ID=44145188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011528122A Active JP5501364B2 (ja) 2009-12-09 2009-12-09 表示装置及びその制御方法

Country Status (6)

Country Link
US (1) US8823693B2 (ja)
EP (1) EP2511898B1 (ja)
JP (1) JP5501364B2 (ja)
KR (1) KR101591556B1 (ja)
CN (1) CN102349098B (ja)
WO (1) WO2011070615A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5927484B2 (ja) * 2011-11-10 2016-06-01 株式会社Ｊｏｌｅｄ 表示装置及びその制御方法
JP5756865B2 (ja) 2011-11-24 2015-07-29 株式会社Ｊｏｌｅｄ 表示装置及びその制御方法
CN104680968B (zh) * 2013-11-27 2017-08-29 北京大学深圳研究生院 像素电路及其显示装置和一种像素电路驱动方法
CN103927987B (zh) * 2014-04-02 2015-12-09 京东方科技集团股份有限公司 像素电路和显示装置
CN104078005B (zh) * 2014-06-25 2017-06-09 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
JP6528267B2 (ja) * 2014-06-27 2019-06-12 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 画素回路及びその駆動方法
CN104821150B (zh) * 2015-04-24 2018-01-16 北京大学深圳研究生院 像素电路及其驱动方法和显示装置
CN105096825B (zh) * 2015-08-13 2018-01-26 深圳市华星光电技术有限公司 显示装置
CN105609049B (zh) * 2015-12-31 2017-07-21 京东方科技集团股份有限公司 显示驱动电路、阵列基板、电路驱动方法和显示装置
JP2017134145A (ja) 2016-01-26 2017-08-03 株式会社ジャパンディスプレイ 表示装置
CN106128360B (zh) 2016-09-08 2018-11-13 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN107481676B (zh) 2017-09-30 2020-09-08 上海天马有机发光显示技术有限公司 一种像素电路的驱动方法、显示面板以及显示装置
KR102503156B1 (ko) * 2017-11-28 2023-02-24 삼성디스플레이 주식회사 유기 발광 표시 장치의 구동 방법, 및 유기 발광 표시 장치
CN110335570B (zh) * 2019-05-08 2021-08-31 京东方科技集团股份有限公司 能耗控制方法、系统以及装置、计算机可读存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003186438A (ja) * 2001-12-19 2003-07-04 Hitachi Ltd 画像表示装置
WO2005114629A1 (ja) * 2004-05-20 2005-12-01 Kyocera Corporation 画像表示装置およびその駆動方法
JP2005346073A (ja) * 2004-06-02 2005-12-15 Au Optronics Corp 電子発光ディスプレイ装置およびその駆動方法
JP2006072303A (ja) * 2004-09-01 2006-03-16 Au Optronics Corp 有機発光表示装置およびその表示ユニット
JP2006301159A (ja) * 2005-04-19 2006-11-02 Seiko Epson Corp 電子回路、その駆動方法、電気光学装置および電子機器
JP2008003542A (ja) * 2006-06-22 2008-01-10 Lg Phillips Lcd Co Ltd 有機発光ダイオード表示素子及びその駆動方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100481180C (zh) * 2004-05-20 2009-04-22 京瓷株式会社 图象显示装置及其驱动方法
US7907137B2 (en) * 2005-03-31 2011-03-15 Casio Computer Co., Ltd. Display drive apparatus, display apparatus and drive control method thereof
KR100856195B1 (ko) * 2007-01-05 2008-09-03 삼성전자주식회사 가시광 통신에서의 전력 제어 방법 및 이를 이용한 수신장치
GB2453372A (en) 2007-10-05 2009-04-08 Cambridge Display Tech Ltd A pixel driver circuit for active matrix driving of an organic light emitting diode (OLED)
JP4640442B2 (ja) * 2008-05-08 2011-03-02 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
KR20110011592A (ko) 2008-05-28 2011-02-08 파나소닉 주식회사 표시 장치, 표시 장치의 제조 방법 및 제어 방법
JP4972209B2 (ja) 2008-07-04 2012-07-11 パナソニック株式会社 表示装置及びその制御方法
JP2010085474A (ja) * 2008-09-29 2010-04-15 Sony Corp 表示パネルモジュール及び電子機器
WO2010041426A1 (ja) 2008-10-07 2010-04-15 パナソニック株式会社 画像表示装置およびその制御方法
JP5627311B2 (ja) * 2010-06-21 2014-11-19 キヤノン株式会社 表示装置およびその駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003186438A (ja) * 2001-12-19 2003-07-04 Hitachi Ltd 画像表示装置
WO2005114629A1 (ja) * 2004-05-20 2005-12-01 Kyocera Corporation 画像表示装置およびその駆動方法
JP2005346073A (ja) * 2004-06-02 2005-12-15 Au Optronics Corp 電子発光ディスプレイ装置およびその駆動方法
JP2006072303A (ja) * 2004-09-01 2006-03-16 Au Optronics Corp 有機発光表示装置およびその表示ユニット
JP2006301159A (ja) * 2005-04-19 2006-11-02 Seiko Epson Corp 電子回路、その駆動方法、電気光学装置および電子機器
JP2008003542A (ja) * 2006-06-22 2008-01-10 Lg Phillips Lcd Co Ltd 有機発光ダイオード表示素子及びその駆動方法

Also Published As

Publication number Publication date
EP2511898B1 (en) 2016-08-31
US20120242643A1 (en) 2012-09-27
CN102349098A (zh) 2012-02-08
JPWO2011070615A1 (ja) 2013-04-22
WO2011070615A1 (ja) 2011-06-16
KR101591556B1 (ko) 2016-02-03
KR20120098973A (ko) 2012-09-06
US8823693B2 (en) 2014-09-02
EP2511898A1 (en) 2012-10-17
EP2511898A4 (en) 2012-10-17
CN102349098B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
JP5501364B2 (ja) 表示装置及びその制御方法
JP5560206B2 (ja) 有機ｅｌ表示装置及びその制御方法
JP5184625B2 (ja) 表示パネル装置及びその制御方法
JP5562251B2 (ja) 有機ｅｌ表示装置及びその制御方法
JP4719821B2 (ja) 画像表示装置およびその制御方法
JP6142178B2 (ja) 表示装置および駆動方法
JP5230806B2 (ja) 画像表示装置およびその駆動方法
JP5192042B2 (ja) 表示パネル装置、表示装置及びその制御方法
JP6175718B2 (ja) 駆動方法および表示装置
JP5414808B2 (ja) 表示装置およびその駆動方法
JP5738270B2 (ja) 表示装置
WO2012032562A1 (ja) 表示装置およびその駆動方法
KR20040107596A (ko) 수동 매트릭스 유기 ｌｅｄ 디스플레이의 구동방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140311

R151 Written notification of patent or utility model registration

Ref document number: 5501364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350