JP2008197517A - 画素回路および表示装置と表示装置の製造方法 - Google Patents

Abstract

【課題】有機ＥＬ表示装置において、サンプリングトランジスタの特性ばらつきに起因する輝度ムラを改善する。
【解決手段】保持容量１２０、駆動トランジスタ１２１、サンプリングトランジスタ１２５を有する２ＴＲ構成の画素回路Ｐをベースに、画素回路Ｐごとに、サンプリングトランジスタ１２５を複数に分けて配置する。アニール処理時には、サンプリングトランジスタ１２５ａ，１２５ｂの配置態様に適合するように、走査方向や照射幅や走査ピッチを設定する。好ましくは、複数個に分けたサンプリングトランジスタ１２５ａ，１２５ｂの配列方向に関して、各サンプリングトランジスタ１２５ａ，１２５ｂの配列ピッチよりもアニール処理時の１回当たりの照射幅Ｐａ〜Ｐｄの方を広く設定する。
【選択図】図１５

Description

本発明は、電気光学素子（表示素子や発光素子とも称される）を具備する画素回路（画素とも称される）と、この画素回路が行列状に配列された画素アレイ部を有する表示装置と、表示装置の製造方法に関する。より詳細には、駆動信号の大小によって輝度が変化する電気光学素子を表示素子として有する画素回路と、この画素回路が行列状に配置されてなり、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれるアクティブマトリクス型の表示装置と、その製造方法に関する。

画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。

有機ＥＬ素子は有機薄膜に電界をかけると発光する現象を利用した電気光学素子である。有機ＥＬ素子は比較的低い印加電圧（たとえば１０Ｖ以下）で駆動できるため低消費電力である。また有機ＥＬ素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度は非常に高速である（たとえば数μｓ程度）ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機ＥＬ素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。

ところで、液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。

このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。

ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ（サンプリングトランジスタと称する）で駆動トランジスタのゲート端（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。

電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子などの電流駆動型の素子を用いる有機ＥＬ表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子などに供給する。

有機ＥＬ素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機ＥＬ素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる（周知の技術であるので、ここでは公知文献の提示はしない）。

有機ＥＬ素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。

逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。

ところが、プロセス変動により電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度がばらついてしまう。また、有機ＥＬ素子などの電気光学素子の特性が経時的に変動する。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。

このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている。

特開２００６−２１５２１３号公報

たとえば、特許文献１に記載の仕組みでは、有機ＥＬ素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。

しかしながら、サンプリングトランジスタの閾値電圧がばらつくと、そのオン抵抗もばらつき（変動し）、信号電位をサンプリングしたときのその他の回路部材とのインピーダンス関係が変動してしまう。このため、信号電位が同じであっても、保持容量に書き込まれる信号電位に対応する情報量がばらつきく。つまり、保持容量への書込みゲインがサンプリングトランジスタの閾値電圧のばらつきの影響を受けてしまう。

また、特許文献１に記載の仕組みでは、補正用の電位を供給する配線と、補正用の２個のスイッチングトランジスタと、それを駆動する２種類のスイッチング用のパルスを使用して、駆動トランジスタおよびサンプリングトランジスタを含めると５つのトランジスタを使用する５ＴＲ駆動の構成を採り、閾値補正と移動度補正とを実現しているが、サンプリングトランジスタの閾値電圧がばらつくと移動度補正期間もばらついてしまう。

これら、サンプリングトランジスタの閾値電圧のばらつきに起因する書込みゲインや移動度補正期間のばらつきは輝度ムラとして現れ、画質劣化に繋がってしまう。

また、特許文献１に記載の仕組みでは、前述のように、５ＴＲ駆動の構成を採っており、画素回路の構成が複雑である。画素回路の構成要素が多いことから、表示装置の高精細化の妨げとなる。その結果、５ＴＲ駆動の構成では、携帯機器（モバイル機器）などの小型の電子機器で用いられる表示装置への適用が困難になる。

このため、画素回路の簡素化を図りつつ、素子の特性ばらつきによる輝度変化を抑制する方式の開発要求がある。この際には、サンプリングトランジスタの閾値電圧のばらつきに起因する書込みゲインや移動度補正期間のばらつきが輝度ムラとして現れる現象を改善するとともに、その簡素化に伴って、５ＴＲ駆動の構成では生じていない問題が新たに発生することがないようにすることも考慮されるべきである。

本発明は、上記事情に鑑みてなされたもので、先ず、サンプリングトランジスタの特性ばらつきに起因する書込みゲインや移動度補正期間のばらつきが輝度ムラとして現れる現象を改善することのできる仕組みを提供することを目的とする。

さらに好ましくは、画素回路の簡素化により表示装置の高精細化を可能にする仕組みを提供することを目的とする。

また、画素回路の簡素化に当たっては、好ましくは、駆動トランジスタや発光素子の特性ばらつきによる輝度変化を抑制することの可能な仕組みを提供することを目的とする。

本発明に係る表示装置の一実施形態は、映像信号に基づいて画素回路内の電気光学素子を発光させる表示装置であって、先ず、画素アレイ部に行列状に配される画素回路内に、少なくとも、駆動電流を生成する駆動トランジスタ、駆動トランジスタの出力端に接続された電気光学素子、映像信号線を介して供給される映像信号の内の信号電位に応じた情報を保持する保持容量、および保持容量に映像信号における信号電位に応じた情報を書き込むサンプリングトランジスタを備える。この画素回路においては、保持容量に保持された情報に基づく駆動電流を駆動トランジスタで生成して電気光学素子に流すことで電気光学素子を発光させる。保持容量は、好ましくは、駆動トランジスタの制御入力端と出力端の間に接続する。

サンプリングトランジスタで保持容量に信号電位に応じた情報を書き込むので、サンプリングトランジスタは、その入力端（ソース端もしくはドレイン端の一方）に信号電位を取り込み、その出力端（ソース端もしくはドレイン端の他方）に接続された保持容量に信号電位に応じた情報を書き込む。もちろん、サンプリングトランジスタの出力端は、駆動トランジスタの制御入力端にも接続されている。

なお、ここで示した画素回路の接続構成は、最も基本的な構成を示したもので、画素回路は、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外（つまり他の構成要素）が含まれていてもよい。また、「接続」は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。

たとえば、接続間には、必要に応じてさらに、スイッチング用のトランジスタや、ある機能を持った機能部などを介在させるなどの変更が加えられることがある。典型的には、表示期間（換言すれば非発光時間）を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタの出力端と電気光学素子との間に、もしくは駆動トランジスタの電源供給端（ドレイン端が典型例）と電源供給用の配線である電源線との間に配することがある。

このような変形態様の画素回路であっても、本項（課題を解決するための手段）で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本発明に係る表示装置の一実施形態を実現する画素回路である。

また、画素回路を駆動するための周辺部には、たとえば、サンプリングトランジスタを水平周期で順次制御することで画素回路を線順次走査して、１行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部、および書込走査部での線順次走査に合わせて１行分の各駆動トランジスタの電源供給端に印加される電源供給を制御するための走査駆動パルスを出力する駆動走査部を具備する制御部を設ける。

また、制御部には、書込走査部での線順次走査に合わせて各水平周期内で基準電位と信号電位で切り替わる映像信号がサンプリングトランジスタに供給されるように制御する水平駆動部を設ける。

ここで、好ましくは、制御部は、駆動電流を電気光学素子に流すために使用される第１電位に対応する電圧が駆動トランジスタの電源供給端に供給されかつ映像信号における基準電位がサンプリングトランジスタに供給されている時間帯でサンプリングトランジスタを導通させることで駆動トランジスタの閾値電圧に対応する電圧を保持容量に保持するための閾値補正動作を行なうように制御する。

この閾値補正動作は、必要に応じて、信号電位の保持容量への書込みに先行する複数の水平周期で繰り返し実行するとよい。ここで「必要に応じて」とは、１水平周期内の閾値補正期間では駆動トランジスタの閾値電圧に相当する電圧を十分に保持容量へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により、確実に駆動トランジスタの閾値電圧に相当する電圧を保持容量に保持させるのである。

また、さらに好ましくは、制御部は、閾値補正動作に先立って、第２電位に対応する電圧が駆動トランジスタの電源供給端に供給されかつサンプリングトランジスタの入力端（ソース端もしくはドレイン端の一方）に信号電位が供給されている時間帯でサンプリングトランジスタを導通させて駆動トランジスタの制御入力端を基準電位に設定しかつ出力端を第２電位に設定する閾値補正用の準備動作（放電動作や初期化動作）を実行するように制御する。閾値補正動作に先立って、駆動トランジスタの制御入力端と出力端の電位を、両端の電位差が閾値電圧以上になるように初期化するのである。

さらに好ましくは、制御部は、閾値補正動作の後、駆動トランジスタに第１電位に対応する電圧が供給され、サンプリングトランジスタに信号電位が供給されている時間帯でサンプリングトランジスタを導通させることで保持容量に信号電位の情報を書き込む際、駆動トランジスタの移動度に対する補正分を保持容量に書き込まれる信号に加えるように制御する。

この際には、サンプリングトランジスタに基準電位が供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタを導通させるとよい。

さらに好ましくは、制御部は、保持容量に信号電位に対応する情報が書き込まれた時点でサンプリングトランジスタを非導通状態にして駆動トランジスタの制御入力端への映像信号の供給を停止させ、駆動トランジスタの出力端の電位変動に制御入力端の電位が連動するブートストラップ動作を行なうように制御する。
制御部は、好ましくはブートストラップ動作を、サンプリング動作の終了後の特に発光開始の初期でも実行するようにする。すなわち、信号電位がサンプリングトランジスタに供給されている状態でサンプリングトランジスタを導通状態にした後にサンプリングトランジスタを非導通状態にすることで、駆動トランジスタの制御入力端と出力端の電位差が一定に維持されるようにする。
また、制御部は、好ましくはブートストラップ動作を、発光期間において電気光学素子の経時変動補正動作を実現するように制御する。このため、制御部は、保持容量に保持された情報に基づく駆動電流が電気光学素子に流れている期間は継続的にサンプリングトランジスタを非導通状態にしておくことで、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。

ここで、本発明に係る画素回路および表示装置の一実施形態における特徴的な事項として、前述の構成の画素回路をベースとして、画素回路ごとに、画素回路を構成するサンプリングトランジスタを複数に分けて配置する。

回路パターンの側面を考慮したときには、複数個のサンプリングトランジスタをアニール処理時の走査方向に沿って、かつ走査時の照射幅内に少なくとも１つが完全に納まるとともに、他の一部（好ましくは２つめも完全に）も収まるような配置にする。

製造時のアニール処理時には、複数個のサンプリングトランジスタの配置態様に適合するように、走査方向や照射幅や走査ピッチを設定する。好ましくは、複数個に分けたサンプリングトランジスタの配列方向に関して、各サンプリングトランジスタの配列ピッチよりもアニール処理時の１回当たりの照射幅の方を広く設定する。

本発明の一実施形態によれば、画素回路ごとにサンプリングトランジスタを複数個に分けて配置するようにした。これにより、その複数個の全体として得られる画素回路ごとのサンプリングトランジスタの特性差を、サンプリングトランジスタを１つとする場合よりも少なくすることができる。その結果、サンプリングトランジスタの特性ばらつきに起因する輝度ムラを防止し良好な画質を得ることができる。

また、有機ＥＬ素子などの電流駆動型の電気光学素子を画素回路に用いたアクティブマトリクス型の表示装置において、各画素回路が少なくとも駆動トランジスタの閾値補正機能を備えるようにすれば、閾値電圧のばらつきの影響を受けることがなく、良好な画質の表示装置を実現できる。望ましくは、駆動トランジスタの移動度補正機能や電気光学素子の経時変動補正機能（ブートストラップ動作）を備えるようにすれば、さらに高品位の画質を得ることができる。

閾値補正機能により駆動トランジスタの閾値変動を補正することで、あるいは移動度補正機能により駆動トランジスタの移動度変動を補正することで、これらの変動やばらつきの影響を受けることなく発光輝度を一定に保つことができるからである。また、発光時における保持容量のブートストラップ動作により電気光学素子の電流−電圧特性が経時変動しても駆動トランジスタの制御入力端と出力端の電位差がブートストラップした保持容量により一定に保たれるため、常に一定の発光輝度を保つことができるからである。

ここで、閾値補正機能およびそれに先立つ閾値補正準備機能（初期化機能）を実現するに当たって、駆動トランジスタの電源供給端を第１電位と第２電位との間で遷移させる、つまり電源電圧をスイッチングパルスとして使用することが有効に機能する。すなわち、閾値補正機能を組み込むため、各画素回路の駆動トランジスタに供給する電源電圧をスイッチングパルスとして使用すると、閾値補正用のスイッチングトランジスタやその制御入力端を制御する走査線が不要になる。

結果として、２ＴＲ駆動の構成をベースとして本願特有の変形を加えるだけでよく、画素回路の構成素子数と配線本数が大幅に削減でき、画素アレイ部を縮小することができ、表示装置の高精細化を達成し易くなる。画素回路の簡素化を図りつつ、素子の特性変動による輝度変化の補正機能を実現できる。

素子数や配線数が少ないため高精細化に適しており、高精細の表示が求められる小型の表示装置を容易に実現できる。

以下、図面を参照して本発明の実施形態について詳細に説明する。

＜表示装置の全体概要＞
図１は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子（電気光学素子、発光素子）として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に採って説明する。

なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する全ての実施形態が同様に適用できる。

図１に示すように、有機ＥＬ表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）１１０が表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。

なお、製品形態としては、図示のように、表示パネル部１００、駆動信号生成部２００、および映像信号処理部３００の全てを備えたモジュール（複合部品）形態の有機ＥＬ表示装置１として提供されることに限らず、たとえば、表示パネル部１００のみで有機ＥＬ表示装置１として提供することも可能である。また、このような有機ＥＬ表示装置１は、半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。

表示パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する垂直駆動部１０３と、画素回路Ｐを水平方向に走査する水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。

垂直駆動部１０３（書込走査部１０４および駆動走査部１０５）と水平駆動部１０６とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部１０９が構成される。

垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や電源供給能力を有する電源スキャナとして機能する駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５を有する。

画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４および駆動走査部１０５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。

端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。

一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。

端子部１０８の各端子は、配線１０９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。

画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。

たとえば、画素アレイ部１０２には、走査線（ゲート線）１０４WSと映像信号線（データ線）１０６HSが形成されている。両者の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。

具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって電源駆動パルスDSL で駆動されるｎ行分の電源供給線１０５DSL_1 〜１０５DSL_n が画素行ごとに配線される。

書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づき、書込走査線１０４WSおよび電源供給線１０５DSL を介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づき、選択された画素回路Ｐに対し映像信号線１０６HSを介して映像信号Ｖsig の内の所定電位をサンプリングして保持容量に書き込ませる。

本実施形態の有機ＥＬ表示装置１においては、線順次駆動のみが可能になっており、垂直駆動部１０３の書込走査部１０４および駆動走査部１０５は線順次で（つまり行単位で）画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を、１水平ライン分を同時に、画素アレイ部１０２に書き込む。

たとえば、水平駆動部１０６は、線順次駆動に対応するため、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の映像信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせる。

垂直駆動部１０３の各部は、線順次駆動に対応するため、論理ゲートの組合せ（ラッチも含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを行単位で選択する。なお、図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成を採ることも可能である。

同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。

＜画素回路＞
図２は、本実施形態の画素回路Ｐに対する第１比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。図３は、図２に示した第１比較例の画素回路Ｐの動作を説明するタイミングチャートである。また、図４は、有機ＥＬ素子１２７や駆動トランジスタ１２１の特性ばらつきが駆動電流Ｉdsに与える影響を説明する図であり、図４Ａおよび図４Ｂはその改善手法の概念を説明する図である。

また、図５は、本実施形態の画素回路Ｐに対する第２比較例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。

詳細は後述するが、本実施形態の画素回路Ｐは、基本的には、図５に示す第２比較例と同様の仕組みを採り、この第２比較例の画素回路Ｐに対してサンプリングトランジスタ１２５に関する変形を加えている。後述する本実施形態の画素回路Ｐを駆動するに当たっての基本的な制御動作は、第２比較例と同様である。このため先ず、本実施形態の画素回路Ｐのベースとなる第２比較例の画素回路Ｐの構成や動作について詳しく説明する。

第２比較例の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点に特徴を有する。また、有機ＥＬ素子の経時劣化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する駆動信号一定化回路を備えた点に特徴を有する。加えて、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。

ｐチャネル型のトランジスタではなく、ｎチャネル型のトランジスタで駆動トランジスタを構成することができれば、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Ｐの開発が期待される。

駆動トランジスタを始めとする各トランジスタとしてはＭＯＳトランジスタを使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端およびドレイン端の何れか一方（ここではソース端とする）を出力端として取り扱い、他方を電源供給端（ここではドレイン端とする）として取り扱う。

＜比較例の画素回路：第１例＞
先ず、第２比較例や本実施形態の画素回路Ｐの特徴を説明する上での比較例として、図２に示す第１比較例の画素回路Ｐについて説明する。第１比較例の画素回路Ｐを画素アレイ部１０２に備える有機ＥＬ表示装置１を第１比較例の有機ＥＬ表示装置１と称する。

第１比較例の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点で本実施形態と同じであるが、有機ＥＬ素子１２７の経時劣化による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路が設けられていない。

具体的には、画素回路Ｐは、それぞれｎチャネル型の駆動トランジスタ１２１およびサンプリングトランジスタ１２５と、電流が流れることで発光する電気光学素子の一例である有機ＥＬ素子１２７とを有する。一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表している。なお、有機ＥＬ素子１２７には、寄生容量Ｃelが存在する。図では、この寄生容量Ｃelを有機ＥＬ素子１２７と並列に示す。

駆動トランジスタ１２１は、ドレイン端Ｄが第１電源電位を供給する電源供給線DSL に接続され、ソース端（出力端）Ｓが、有機ＥＬ素子１２７のアノード端Ａに接続され、有機ＥＬ素子１２７のカソード端Ｋが基準電位を供給する全画素共通の接地配線Ｖcath（GND ）に接続されている。

サンプリングトランジスタ１２５は、ソース端Ｓが映像信号線HSに接続され、ドレイン端Ｄは駆動トランジスタ１２１のゲート端（制御入力端）Ｇに接続され、その接続点と第２電源電位を供給する基準線との間に保持容量１２０が設けられている。サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させた接続態様とすることもできる。第２電源電位を供給する基準線は、本構成では、図示のように、有機ＥＬ素子１２７用の基準電位を供給する接地配線Ｖcathと同じにしているが、別の電位を与える配線としてもよい。

なお、図示を割愛するが、発光期間を制御する発光制御トランジスタを追加した３ＴＲ型とする場合、たとえば、駆動トランジスタ１２１のソース端をｎチャネル型の発光制御トランジスタのドレイン端Ｄに接続し、発光制御トランジスタのソース端Ｓを有機ＥＬ素子１２７のアノード端に接続する。

このような画素回路Ｐでは、発光制御トランジスタを設けるか否かに関わらず、有機ＥＬ素子１２７を駆動するときには、駆動トランジスタ１２１のドレイン端Ｄ側が第１電源電位に接続され、ソース端Ｓが有機ＥＬ素子１２７のアノード端Ａ側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。

図２に示す第１比較例の画素回路Ｐの動作を説明する図３のタイミングチャートは、信号線HSから供給される映像信号Ｖsig の電位（以下、映像信号線電位とも称する）の内の有効期間の電位（信号電位と称する）をサンプリングし、発光素子の一例である有機ＥＬ素子１２７を発光状態にする動作を表している。

映像信号線１０６HSが映像信号Ｖsig の有効期間である信号電位にある時間帯（ｔ１〜ｔ４）に、書込走査線WSの電位が高レベルに遷移することで（ｔ２）、ｎチャネル型のサンプリングトランジスタ１２５はオン状態となり、信号線HSから供給される映像信号線電位を保持容量１２０に充電する。これにより駆動トランジスタ１２１のゲート端Ｇの電位（ゲート電位Ｖｇ）は上昇を開始し、ドレイン電流を流し始める。そのため、有機ＥＬ素子１２７のアノード電位は上昇し発光を開始する。

この後、書込駆動パルスWSが低レベルに遷移すると（ｔ３）、保持容量１２０にその時点の映像信号線電位、つまり、映像信号Ｖsig の電位の内の有効期間の電位（信号電位）が保持される。これによって、駆動トランジスタ１２１のゲート電位Ｖｇが一定となり、発光輝度が次のフレーム（またはフィールド）まで一定に維持される。タイミングｔ２〜ｔ３が、映像信号Ｖsig のサンプリング期間となり、タイミングｔ３以降が保持期間となる。

ここで、第１比較例の画素回路Ｐでは、駆動トランジスタ１２１のソース端Ｓの電位（ソース電位Ｖｓ）は、駆動トランジスタ１２１と有機ＥＬ素子１２７との動作点で決まり、その電圧値は駆動トランジスタ１２１のゲート電位Ｖｇによって異なる値を持ってしまう。

ここで、一般的に、駆動トランジスタ１２１は飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣoxは、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は下記の式（１）に示した値を持つ定電流源となっている。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御される。

＜発光素子のＩel−Ｖel特性とＩ−Ｖ特性＞
ここで、図４（１）に示す有機ＥＬ素子で代表される電流駆動型の発光素子の電流−電圧（Ｉel−Ｖel）特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に有機ＥＬ素子を始めとする電流駆動型の発光素子のＩ−Ｖ特性は、グラフに示すように時間が経過すると劣化する。

たとえば、発光素子の一例である有機ＥＬ素子１２７に発光電流Ｉelが流れるとき、そのアノード・カソード間電圧Ｖelは一意的に決定される。図４（１）に示すように、発光期間中では、有機ＥＬ素子１２７のアノード端Ａは駆動トランジスタ１２１のドレイン・ソース間電流Ｉds（＝駆動電流Ｉds）で決定される発光電流Ｉelが流れ、それによってアノード・カソード間電圧Ｖel分だけ上昇する。

比較例の画素回路Ｐでは、この有機ＥＬ素子１２７のＩ−Ｖ特性の経時変化により同じ発光電流Ｉelに対するアノード・カソード間電圧ＶelがＶel1 からＶel2 へと変化することで、駆動トランジスタ１２１の動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまい、その結果として、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。

駆動トランジスタ１２１としてｎチャネル型を使用した単純な回路では、ソース端Ｓが有機ＥＬ素子１２７側に接続されてしまうため、有機ＥＬ素子１２７のＩ−Ｖ特性の経時変化の影響を受けてしまい、有機ＥＬ素子１２７に流れる電流量（発光電流Ｉel）が変化し、その結果、発光輝度は変化してしまうことになる。

具体的には、比較例の画素回路Ｐでは、有機ＥＬ素子１２７のＩ−Ｖ特性の経時変化により動作点が変化してしまい、同じゲート電位Ｖｇを印加しても駆動トランジスタ１２１のソース電位Ｖｓは変化してしまう。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは変化してしまう。特性式（１）から明らかなように、ゲート・ソース間電圧Ｖgsが変動すると、たとえゲート電位Ｖｇが一定であっても駆動電流Ｉdsが変動し、同時に有機ＥＬ素子１２７に流れる電流値も変化する。このように有機ＥＬ素子１２７のＩ−Ｖ特性が変化すると、図２に示したソースフォロワ構成を持つ比較例の画素回路Ｐでは、有機ＥＬ素子１２７の発光輝度が経時的に変化してしまう。

駆動トランジスタ１２１としてｎチャネル型を使用した単純な回路では、ソース端Ｓが有機ＥＬ素子１２７側に接続されてしまうため、有機ＥＬ素子１２７の経時変化とともに、ゲート・ソース間電圧Ｖgsが変化してしまい、有機ＥＬ素子１２７に流れる電流量が変化し、その結果、発光輝度は変化してしまうのである。発光素子の一例である有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動は、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの変動となって現れ、ドレイン電流（駆動電流Ｉds）の変動を引き起こす。この原因による駆動電流の変動は画素回路Ｐごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。

これに対して、詳細は後述するが、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓの変動にゲート端Ｇの電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとすることで、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまりソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることで、画面輝度の均一性（ユニフォーミティ）を確保できる。ブートストラップ機能が、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時劣化補正能力を向上させることができる。

もちろん、このブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。

＜駆動トランジスタのＶgs−Ｉds特性＞
また、駆動トランジスタ１２１の製造プロセスのばらつきにより、画素回路Ｐごとに閾値電圧や移動度などの特性変動がある。駆動トランジスタ１２１を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ１２１に同一のゲート電位を与えても、画素回路Ｐごとにドレイン電流（駆動電流Ｉds）が変動し、発光輝度のばらつきになって現れる。

たとえば、図４（２）は、駆動トランジスタ１２１の閾値ばらつきに着目した電圧電流（Ｖgs−Ｉds）特性を示す図である。閾値電圧がＶth１とＶth２で異なる２個の駆動トランジスタ１２１について、それぞれ特性カーブを挙げてある。

前述のように、駆動トランジスタ１２１が飽和領域で動作しているときのドレイン電流Ｉdsは、特性式（１）で表される。特性式（１）から明らかなように、閾値電圧Ｖthが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、閾値電圧Ｖthのばらつきに対して何ら対策を施さないと、図４（２）に示すように、閾値電圧がＶth１のときＶgsに対応する駆動電流がＩds１となるのに対して、閾値電圧がＶth２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。

また、図４（３）は、駆動トランジスタ１２１の移動度ばらつきに着目した電圧電流（Ｖgs−Ｉds）特性を示す図である。移動度がμ１とμ２で異なる２個の駆動トランジスタ１２１について、それぞれ特性カーブを挙げてある。

特性式（１）から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Ｖgsが一定であってもドレイン電流Ｉdsが変動する。つまり、移動度μのばらつきに対して何ら対策を施さないと、図４（３）に示すように、移動度がμ１のときＶgsに対応する駆動電流がＩds１となるのに対して、移動度がμ２のときの同じゲート電圧Ｖgsに対応する駆動電流Ｉds２はＩds１と異なってしまう。

＜閾値補正および移動度補正の概念＞
これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング（詳細は後述する）とすることで、図４Ａの各図から理解されるように、それらの変動の影響を抑制でき、画面輝度の均一性（ユニフォーミティ）を確保できる。

本実施形態の閾値補正動作および移動度補正動作では、詳細は後述するが、発光時のゲート・ソース間電圧Ｖgsが“Ｖin＋Ｖth−ΔＶ”で表されるようにすることで、ドレイン・ソース間電流Ｉdsが、閾値電圧Ｖthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Ｖthや移動度μが製造プロセスや経時により変動しても、駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。

たとえば、図４Ａは、移動度補正時における駆動トランジスタ１２１の動作点を説明するグラフである。製造プロセスや経時における移動度μ１，μ２のばらつきに対して、発光時のゲート・ソース間電圧Ｖgsが“Ｖin＋Ｖth−ΔＶ”で表されるようにする閾値補正および移動度補正をかけると、先ず移動度の観点からは、移動度μ１に対しては移動度補正パラメータΔＶ１が決定され、また移動度μ２に対しては移動度補正パラメータΔＶ２が決定される。これにより、何れの移動度に対しても適正な移動度補正パラメータが決定されるので、駆動トランジスタ１２１の移動度μ１時の駆動電流Ｉdsａおよび移動度μ２時の駆動電流Ｉdsｂが決定され、最適な状態では“Ｉdsａ＝Ｉdsｂ”となり、移動度μの違いはキャンセルされる。

仮に移動度補正をかけないと、図４（３）にも示したが、ゲート・ソース間電圧Ｖgsに対して、移動度がμ１，μ２で異なると、これに応じて駆動電流ＩdsもＩds１，Ｉds２で違ってしまう。これに対処するため移動度μ１，μ２に対してそれぞれ適切な移動度補正パラメータΔＶ１，ΔＶ２をかけることで、駆動電流ＩdsがＩdsａ，Ｉdsｂとなり、各移動度補正パラメータΔＶ１，ΔＶ２を最適値とすることで、移動度補正後の駆動電流Ｉdsａ，Ｉdsｂを同レベルとすることができる。

移動度補正時には、図４Ａのグラフから明らかなように、大きな移動度μ１に対しては移動度補正パラメータΔＶ１が大きくなるようにする一方、小さい移動度μ２に対しては移動度補正パラメータΔＶ２も小さくなるように負帰還をかけることになる。こう言った意味で、移動度補正パラメータΔＶを負帰還量ΔＶとも称する。

また、図４Ｂの各図は、閾値補正の観点から、信号電位Ｖinと駆動電流Ｉdsとの関係を示している。たとえば、図４Ｂの各図においては、駆動トランジスタ１２１の電流電圧特性を、横軸に信号電位Ｖinをとり、縦軸に駆動電流Ｉdsをとって、閾値電圧Ｖthが比較的低く移動度μが比較的大きい駆動トランジスタ１２１で構成された画素回路Ｐａ（実線のカーブ）と、逆に閾値電圧Ｖthが比較的高く移動度μが比較的小さい駆動トランジスタ１２１で構成された画素回路Ｐｂ（点線のカーブ）について、それぞれ特性カーブを挙げてある。

図４Ｂ（１）は、閾値補正および移動度補正ともに実行しない場合である。このときには画素回路Ｐａおよび画素回路Ｐｂで閾値電圧Ｖthおよび移動度μの補正が全く実行されないため、閾値電圧Ｖthや移動度μの違いでＶin−Ｉds特性に大きな違いが出てしまう。したがって、同じ信号電位Ｖinを与えても、駆動電流Ｉdsすなわち発光輝度が異なってしまい、画面輝度の均一性（ユニフォーミティ）が得られない。

図４Ｂ（２）は、閾値補正を実行する一方、移動度補正を実行しない場合である。このとき画素回路Ｐａと画素回路Ｐｂで閾値電圧Ｖthの違いはキャンセルされる。しかしながら移動度μの相違はそのまま現れている。したがって信号電位Ｖinが高い領域（すなわち輝度が高い領域）で、移動度μの違いが顕著に現れ、同じ階調でも輝度が違ってしまう。具体的には、同じ階調（同じ信号電位Ｖin）で、移動度μの大きい画素回路Ｐａの輝度（駆動電流Ｉds）は高く、移動度μの小さい画素回路Ｐｂの輝度は低くなる。

図４Ｂ（３）は閾値補正および移動度補正ともに実行する場合である。閾値電圧Ｖthおよび移動度μの相違は完全に補正され、その結果、画素回路Ｐａと画素回路ＰｂのＶin−Ｉds特性は一致する。したがって、全ての階調（信号電位Ｖin）で輝度（Ｉds）が同一レベルとなり、画面輝度の均一性（ユニフォーミティ）が顕著に改善される。

図４Ｂ（４）は、閾値補正および移動度補正ともに実行するものの、閾値電圧Ｖthの補正が不十分な場合である。たとえば、１回の閾値補正動作では駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を十分に保持容量１２０へ保持させることができない場合がその一例である。このときには、閾値電圧Ｖthの差が除去されないため、画素回路Ｐａと画素回路Ｐｂでは低階調の領域で輝度（駆動電流Ｉds）に差が出てしまう。よって、閾値電圧Ｖthの補正が不十分な場合は低階調で輝度のムラが現れ画質を損なうことになる。

＜比較例の画素回路：第２例＞
図２に示す第１比較例の画素回路Ｐにおける有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路（ブートストラップ回路）を搭載し、また駆動トランジスタ１２１の特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ駆動方式を採用したのが図５に示す第２比較例の画素回路Ｐである。第２比較例の画素回路Ｐを画素アレイ部１０２に備える有機ＥＬ表示装置１を第２比較例の有機ＥＬ表示装置１と称する。

第２比較例の画素回路Ｐは、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミングの設定により、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ点に特徴を有する。

また、２ＴＲ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Ｖsig の劣化なくサンプリングできるため、良好な画質を得ることができる。

図２に示した第１比較例に対しての構成上の大きな違いは、保持容量１２０の接続態様を変形して、有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法としては、各トランジスタ１２１，１２５の駆動タイミングを工夫することで対処する。

具体的には、第２比較例の画素回路Ｐは、保持容量１２０、ｎチャネル型の駆動トランジスタ１２１、およびアクティブＨ（ハイ）の書込駆動パルスWSが供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。

駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）とソース端Ｓとの間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続されている。有機ＥＬ素子１２７のカソード端Ｋは基準電位としてのカソード電位Ｖcathとされる。このカソード電位Ｖcathは、図２に示した第１比較例と同様に基準電位を供給する全画素共通の接地配線Ｖcath（GND ）に接続されている。

駆動トランジスタ１２１のドレイン端Ｄは、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。

具体的には、駆動走査部１０５は、駆動トランジスタ１２１のドレイン端Ｄに対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖcc_Hと低電圧側の第２電位Ｖcc_Lとを切り替えて供給する電源電圧切替回路を具備している。

第２電位Ｖcc_Lとしては、映像信号線１０６HSにおける映像信号Ｖsig の基準電位Ｖｏより十分低い電位とする。具体的には、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSL の低電位側の第２電位Ｖcc_Lを設定する。なお、基準電位Ｖｏは、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線１０６HSを予めプリチャージにしておくためにも利用する。

サンプリングトランジスタ１２５は、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ドレイン端Ｄが映像信号線１０６HSに接続され、ソース端Ｓが駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）に接続されている。そのゲート端Ｇには、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。

サンプリングトランジスタ１２５は、ソース端Ｓとドレイン端Ｄとを逆転させた接続態様とすることもできる。また、サンプリングトランジスタ１２５としては、ディプレション型およびエンハンスメント型の何れをも使用できる。

＜第２比較例の画素回路の動作＞
第２比較例（事実上、後述する本実施形態の画素回路Ｐも同様；以下駆動タイミングに関して同様）の画素回路Ｐにおいて、駆動タイミングとしては、先ず、サンプリングトランジスタ１２５は、書込走査線１０４WSから供給された書込駆動パルスWSに応じて導通し、映像信号線１０６HSから供給された映像信号Ｖsig をサンプリングして保持容量１２０に保持する。この点は、基本的には、図２に示した第１比較例の画素回路Ｐを駆動する場合と同じである。

なお、第２比較例の画素回路Ｐにおける駆動タイミングは、映像信号Ｖsig の信号電位Ｖinの情報を保持容量１２０に書き込む際に、順次走査の観点からは、１行分の映像信号を同時に各列の映像信号線１０６HSに伝達する線順次駆動を行なう。

駆動トランジスタ１２１は、第１電位（高電位側）にある電源供給線１０５DSL から電流の供給を受け保持容量１２０に保持された信号電位（映像信号Ｖsig の有効期間の電位に対応する電位）に応じて駆動電流Ｉdsを有機ＥＬ素子１２７に流す。

垂直駆動部１０３は、電源供給線１０５DSL が第１電位にありかつ映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯でサンプリングトランジスタ１２５を導通させる制御信号として書込駆動パルスWSを出力して、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持しておく。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路Ｐごとにばらつく駆動トランジスタ１２１の閾値電圧Ｖthの影響をキャンセルすることができる。

第２比較例の画素回路Ｐにおける駆動タイミングとしては、垂直駆動部１０３は、映像信号Ｖsig の内の信号電位Ｖinのサンプリングに先行する複数の水平期間で閾値補正動作を繰り返し実行して確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持する。

このように、第２比較例の画素回路Ｐにおいて、閾値補正動作を複数回実行することで、十分に長い書込み時間を確保する。こうすることで、駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を確実に保持容量１２０に予め保持することができる。

この保持された閾値電圧Ｖthに相当する電圧は駆動トランジスタ１２１の閾値電圧Ｖthのキャンセルに用いられる。したがって、画素回路Ｐごとに駆動トランジスタ１２１の閾値電圧Ｖthがばらついていても、画素回路Ｐごとに完全にキャンセルされるため、画像のユニフォーミティすなわち表示装置の画面全体に亘る発光輝度の均一性が高まる。特に信号電位が低階調のときに現れがちな輝度ムラを防ぐことができる。

好ましくは、垂直駆動部１０３は、閾値補正動作に先立って、電源供給線１０５DSL が第２電位にありかつ映像信号線１０６HSが映像信号Ｖsig の非有効期間である基準電位Ｖｏにある時間帯で、書込駆動パルスWSをアクティブ（本例ではＨレベル）にしてサンプリングトランジスタ１２５を導通させ、その後に書込駆動パルスWSをアクティブＨにしたままで電源供給線１０５DSL を第１電位に設定する。

こうすることで、駆動トランジスタ１２１のゲート端Ｇを基準電位Ｖｏにセットしかつソース端Ｓを第２電位にセットしてから閾値補正動作を開始する。このようなゲート電位およびソース電位のリセット動作（初期化動作）により、後続する閾値補正動作を確実に実行することが可能になる。

また、第２比較例の画素回路Ｐにおいては、閾値補正機能に加えて、移動度補正機能を備えている。すなわち、垂直駆動部１０３は、映像信号線１０６HSが映像信号Ｖsig の有効期間である信号電位Ｖinにある時間帯にサンプリングトランジスタ１２５を導通状態にするため、書込走査線１０４WSに供給する書込駆動パルスWSを、上述の時間帯より短い期間だけアクティブ（本例ではＨレベル）にする。この書込駆動パルスWSのアクティブ期間（サンプリング期間でもあり移動度補正期間でもある）を適切に設定することで、保持容量１２０に信号電位Ｖsig を保持する際、同時に駆動トランジスタ１２１の移動度μに対する補正を信号電位Ｖsig に加える。

特に、第２比較例の画素回路Ｐにおける駆動タイミングでは、電源供給線１０５DSL が高電位側である第１電位にあり、かつ、映像信号Ｖsig が有効期間にある時間帯内で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間（サンプリング期間も）は、映像信号線１０６HSの電位が、映像信号Ｖsig の有効期間の電位（信号線電位）にある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、本実施形態では、映像信号線１０６HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めているため、結果的に移動度補正時間は書込駆動パルスWSで決まる。

正確には、移動度補正時間（サンプリング期間も）は、書込駆動パルスWS立ち上がってサンプリングトランジスタ１２５がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ１２５がオフするまでの時間となる。

ここで、画面の左右方向について考察した場合、詳細説明図は割愛するが、１行内の全ての画素回路Ｐに対して書込駆動パルスWSは書込走査部１０４から共通に供給されるので、書込駆動パルスWSの波形が配線容量や配線抵抗の影響で、書込走査部１０４から遠い画素回路Ｐ（遠側画素と称する）の方が書込走査部１０４から近い画素回路Ｐ（近側画素と称する）よりも、その波形鈍りが大きくなってしまう。これに対して、映像信号線電位については、遠側画素および近側画素ともに、信号源である水平駆動部１０６からの距離が同じであるので、波形に差がない。

よって、書込駆動パルスWSの波形が大きく鈍って劣化する遠側画素では、近側画素に比べてサンプリングトランジスタ１２５のオンタイミングが後方にずれるが、オフタイミングも後方にシフトする。したがって、両者の差で決まる移動度補正時間は、結局近側画素の移動度補正時間とあまり変わらないことになる。

また、サンプリングトランジスタ１２５によって最終的に保持容量１２０にサンプリングされる信号電位（サンプリング電位）は、ちょうどサンプリングトランジスタ１２５がオフになったときの映像信号線電位で与えられる。近側画素および遠側画素ともにサンプリング電位は信号電位Ｖinとなり差は生じない。

このように、第２比較例の画素回路Ｐにおける駆動タイミングでは、遠側画素と近側画素でサンプリングされる映像信号電位は殆ど差はない。さらに移動度補正時間についても、遠側画素と近側画素とでは殆ど差は無視できる程度である。これにより、本実施形態の有機ＥＬ表示装置１は、画面の左右で輝度差が現れることがなく、シェーディングは抑制され良好な画質の表示装置を実現できる。

また、画面の上下方向について考察した場合、書込駆動パルスWSは、画面の上側の画素回路Ｐ（上側画素と称する）と画面の下側の画素回路Ｐ（下側画素と称する）とで同じ位置をとっているため、書込駆動パルスWSの波形（走査線電位波形）には差はない。一方、一列内の全ての画素回路Ｐに対して映像信号Ｖsig は水平駆動部１０６から映像信号線１０６HSを介して共通に供給されるので、配線容量や配線抵抗の影響で、水平駆動部１０６から遠い遠側画素の方が水平駆動部１０６から近い近側画素よりも、映像信号電圧の遅延量が大きくなってしまう。

しかしながら、映像信号線１０６HSに現れる信号電位波形が遅延しても、映像信号線１０６HSが信号電位（映像信号Ｖsig の有効期間の電位）にある時間幅に書込駆動パルスWSが入っている限り、サンプリング電位や移動度補正時間に殆ど差は生じない。その結果、画面下側と上側で、サンプリングされる映像信号電位はほぼ等しくなるし、移動度補正時間もほぼ等しくなる。これにより、画面の上側と下側との間の輝度差は抑制され、良好な画質の表示装置を実現できる。

また、第２比較例の画素回路Ｐにおいては、ブートストラップ機能も備えている。すなわち、書込走査部１０４は、保持容量１２０に映像信号Ｖsig の信号電位Ｖinが保持された段階で書込走査線１０４WSに対する書込駆動パルスWSの印加を解除し（すなわちインアクティブＬ（ロー）にして）、サンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１のゲート端Ｇを映像信号線１０６HSから電気的に切り離す。

駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動するようになり、ゲート・ソース間電圧Ｖgsを一定に維持することができる。

＜タイミングチャート＞
図６は、図５に示した第２比較例の画素回路Ｐに関する駆動タイミングの一例として、線順次方式で信号電位Ｖinの情報を保持容量１２０に書き込む際の動作を説明するタイミングチャートである。また、図６Ｂ〜図６Ｉは、図６に示したタイミングチャートの各期間における等価回路と動作状態を説明する図ある。

図６においては、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、および映像信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、１行分（図では１行目）について駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化も表してある。

基本的には、書込走査線１０４WSや電源供給線１０５DSL の１行ごとに、１水平走査期間だけ遅れて同じような駆動を行なう。図６における各タイミングや信号は、処理対象行を問わず、第１行目のタイミングや信号と同じタイミングや信号で示す。そして、説明中において区別が必要とされるときには、そのタイミングや信号に、処理対象行を“_ ”付きの参照子で示すことで区別する。

また、第２比較例の画素回路Ｐにおける駆動タイミングでは、映像信号Ｖsig が非有効期間である基準電位Ｖｏにある期間を１水平期間の前半部とし、有効期間である信号電位Ｖinにある期間を１水平期間の後半部とする。

ここでは、閾値補正動作を１回のみ実行する事例で説明するが、このことは必須ではない。１水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしてもよい。

なお、閾値補正動作を複数回実行する場合に、１水平期間が閾値補正動作の処理サイクルとなるのは、行ごとに、サンプリングトランジスタ１２５が信号電位Ｖinの情報を保持容量１２０にサンプリングする前に、閾値補正動作に先立って、電源供給線１０５DSL の電位を第２電位Ｖcc_Lにセットし、また駆動トランジスタ１２１のゲートを基準電位Ｖinにセットし、さらにソース電位を第２電位Ｖcc_Lにセットする初期化動作を経てから、電源供給線１０５DSL の電位が第１電位Ｖcc_Hにある状態でかつ映像信号線１０６HSが基準電位Ｖｏにある時間帯でサンプリングトランジスタ１２５を導通させて駆動トランジスタ１２１の閾値電圧Ｖthに対応する電圧を保持容量１２０に保持させようとする閾値補正動作を行なうからである。

必然的に、閾値補正期間は、１水平期間よりも短くなってしまう。したがって、保持容量１２０の容量Ｃｓや第２電位Ｖcc_Lの大きさ関係やその他の要因で、この短い１回分の閾値補正動作期間では、閾値電圧Ｖthに対応する正確な電圧を保持容量１２０に保持仕切れないケースも起こり得る。閾値補正動作を複数回実行するのが好ましいのは、この対処のためである。すなわち、信号電位Ｖinの保持容量１２０へのサンプリング（信号書込み）に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるのである。

ある行（ここでは第１行目とする）について、タイミングｔ１１以前の前フィールドの発光期間Ｂでは、書込駆動パルスWSがインアクティブＬでありサンプリングトランジスタ１２５が非導通状態である一方、電源駆動パルスDSL は高電位の電源電圧側である第１電位Ｖcc_Hにある。

したがって、図６Ｂに示すように、映像信号線１０６HSの電位に関わらず、前フィールドの動作によって保持容量１２０に保持されている電圧状態（駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs）に応じて有機ＥＬ素子１２７に駆動トランジスタ１２１から駆動電流Ｉdsが供給され、全画素共通の接地配線Ｖcath（GND ）に流れ込むことで、有機ＥＬ素子１２７が発光状態にある。

この後、線順次走査の新しいフィールドに入って、先ず、駆動走査部１０５は、書込駆動パルスWSがインアクティブＬにある状態で、１行目の電源供給線１０５DSL_1 に与える電源駆動パルスDSL_1 を高低電位側の第１電位Ｖcc_Hから低電位側の第２電位Ｖcc_Lに切り替える（ｔ１１_1：図６Ｃを参照）。

このタイミング（ｔ１１_1）は、図６に示す態様では、映像信号Ｖsig が有効期間の信号電位Ｖinにある期間内としている。たとえば、１行目については、タイミングｔ１５Ｖ〜ｔ１３Ｖの範囲内である。ただし、このことは必須ではなく、映像信号Ｖsig が非有効期間の基準電位Ｖｏにあるときにしてもよい。１行目については、タイミングｔ１３Ｖ〜ｔ１５Ｖの範囲内とすればよい。

次に、書込走査部１０４は、電源供給線１０５DSL_1 が第２電位Ｖcc_Lにある状態のままで、書込駆動パルスWSをアクティブＨに切り替える（ｔ１３Ｗ）。このタイミング（ｔ１３Ｗ）は、直前の水平期間における映像信号Ｖsig が非有効期間である基準電位Ｖｏから有効期間の信号電位Ｖinに切り替わり（ｔ１５Ｖ）、その後に、当該水平期間における映像信号Ｖsig の有効期間の信号電位Ｖinから非有効期間である基準電位Ｖｏに切り替わるタイミング（ｔ１３Ｖ）と同じかそれよりも少し遅れたタイミングにする。この後に書込駆動パルスWSをインアクティブＬに切り替えるタイミング（ｔ１５Ｗ）は、映像信号Ｖsig が非有効期間である基準電位Ｖｏから有効期間の信号電位Ｖinに切り替わるタイミング（ｔ１５Ｖ）と同じかそれよりも少し前のタイミングにする。

つまり、好ましくは、書込駆動パルスWSをアクティブＨにする期間（ｔ１３Ｗ〜ｔ１５Ｗ）は、映像信号Ｖsig が非有効期間である基準電位Ｖｏにある時間帯（ｔ１３Ｖ〜ｔ１５Ｖ）内とする。これは、電源供給線１０５DSL が第１電位Ｖcc_Hにある状態のときで映像信号Ｖsig が信号電位Ｖinにあるときに書込駆動パルスWSをアクティブＨにすると信号電位Ｖinの保持容量１２０へのサンプリング動作（信号電位の書込み動作）がなされてしまい、閾値補正動作としては不都合が生じるからである。

タイミングｔ１１_1〜ｔ１３Ｗ（放電期間Ｃと称する）では、電源供給線１０５DSL の電位は第２電位Ｖcc_Lまで放電され、さらに駆動トランジスタ１２１のソース電位Ｖｓは第２電位Ｖcc_Lに近い電位まで遷移する。さらに、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果によって、駆動トランジスタ１２１のソース電位Ｖｓの変動にゲート電位Ｖｇが連動する。

電源供給線１０５DSL の配線容量が大きい場合は比較的早いタイミングで電源供給線１０５DSL を高電位Ｖcc_Hから低電位Ｖcc_Lに切り替えるとよい。この放電期間Ｃ（ｔ１１_1〜ｔ１３Ｗ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。

電源駆動パルスDSL を低電位側の第２電位Ｖcc_Lにしたままで、書込駆動パルスWSをアクティブＨに切り替えると（ｔ１３Ｗ）、図６Ｄに示すように、サンプリングトランジスタ１２５が導通状態になる。

このとき、映像信号線１０６HSは基準電位Ｖｏにある。したがって、駆動トランジスタ１２１のゲート電位Ｖｇは導通したサンプリングトランジスタ１２５を通じて映像信号線１０６HSの基準電位Ｖｏとなる。これと同時に、駆動トランジスタ１２１がオンすることで、駆動トランジスタ１２１のソース電位Ｖｓは即座に低電位側の第２電位Ｖcc_Lに固定される。

つまり、電源供給線１０５DSL の電位が高電位側の第１電位Ｖcc_Hから映像信号線１０６HSの基準電位Ｖｏより十分低い第２電位Ｖcc_Lにあることで、駆動トランジスタ１２１のソース電位Ｖｓが映像信号線１０６HSの基準電位Ｖｏより十分低い第２電位Ｖcc_Lに初期化（リセット）される。このようにして、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓを初期化することで、閾値補正動作の準備が完了する。次に電源駆動パルスDSL を高電位側の第１電位Ｖcc_Hにするまでの期間（ｔ１３Ｗ〜ｔ１４_1）が、初期化期間Ｄとなる。なお、放電期間Ｃと初期化期間Ｄとを合わせて、駆動トランジスタ１２１のゲート電位Ｖｇとソース電位Ｖｓを初期化する閾値補正準備期間とも称する。

次に、書込駆動パルスWSをアクティブＨにしたままで、電源供給線１０５DSL に与える電源駆動パルスDSL を第１電位Ｖcc_Hに切り替える（ｔ１４_1）。駆動走査部１０５は、それ以降は、次のフレーム（あるいはフィールド）の処理まで、電源供給線１０５DSL の電位を第１電位Ｖcc_Hに保持しておく。

これにより、ドレイン電流が保持容量１２０に流れ込み、駆動トランジスタ１２１の閾値電圧Ｖthを補正（キャンセル）する閾値補正期間Ｅに入る。この閾値補正期間Ｅは、書込駆動パルスWSがインアクティブＬにされるタイミング（ｔ１５Ｗ）まで継続する。

タイミング（ｔ１４_1）以降の閾値補正期間Ｅでは、図６Ｅに示すように、電源供給線１０５DSL の電位が低電位側の第２電位Ｖcc_Lから高電位側の第１電位Ｖcc_Hに遷移することで、駆動トランジスタ１２１のソース電位Ｖｓが上昇を開始する。

すなわち、駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig の基準電位Ｖｏに保持されており、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ１２１のソース電位Ｖｓは“Ｖｏ−Ｖth”となる。

なお、閾値補正期間Ｅでは、ドレイン電流が専ら保持容量１２０側（Ｃｓ＜＜Ｃel時）に流れ、有機ＥＬ素子１２７側には流れないようにするため、有機ＥＬ素子１２７がカットオフとなるように共通接地配線cathの電位Ｖcathを設定しておく。

有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充電するために使われる。

この結果、駆動トランジスタ１２１を流れるドレイン電流の電流路が遮断されると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２１の電位（ソース電位Ｖｓ）とノードＮＤ１２２の電圧（ゲート電位Ｖｇ）との電位差がちょうど閾値電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。

ここで、実際には、閾値電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間に接続された保持容量１２０に書き込まれることになる。しかしながら、閾値補正期間Ｅは、書込駆動パルスWSをアクティブＨにした状態のままで、初期化走査パルスASL をインアクティブＬにし（ｔ１４Ａ）かつ映像信号Ｖsig を基準電位Ｖｏにしたタイミング（ｔ１４Ｖ）から、書込駆動パルスWSをインアクティブＬに戻すタイミング（ｔ１５Ｗ）までであり、この期間が十分に確保されていないときには、それ以前に終了してしまうこととなる。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。ここでは、そのタイミングについては図示を割愛する。

次に、初期化走査部１１５は、１水平期間の後半部で、書込駆動パルスWSをインアクティブＬに切り替え（ｔ１５Ｗ）、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位Ｖｏから信号電位Ｖinに切り替える（ｔ１５Ｖ）。これにより、タイミングｔ１５Ｗ〜ｔ１５Ｖにおいては、図６Ｆに示すように、映像信号線１０６HSが基準電位Ｖｏにある状態で、書込走査線１０４WSの電位（書込駆動パルスWS）はローレベルになる。

この後、水平駆動部１０６により映像信号線１０６HSに映像信号Ｖsig の信号電位Ｖinを実際に供給して、書込駆動パルスWSをアクティブＨにする期間を、保持容量１２０への信号電位Ｖinの書込み期間（サンプリング期間とも称する）とする。この信号電位Ｖinは駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。

この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは、“Ｖsig ＋Ｖth”＝“Ｖin＋Ｖth”となる。また、同時に、このサンプリング期間で移動度補正を実行する。すなわち、第２比較例の画素回路Ｐにおける駆動タイミングにおいて、サンプリング期間は移動度補正期間を兼ねることとなる。

具体的には、先ず、書込走査部１０４が書込駆動パルスWSをインアクティブＬに切り替えた後（ｔ１５Ｗ）、さらに水平駆動部１０６は、映像信号線１０６HSの電位を基準電位Ｖｏから信号電位Ｖinに切り替える（ｔ１５Ｖ）。こうすることで、図６Ｇに示すように、サンプリングトランジスタ１２５が非導通（オフ）状態とされた状態で、次のサンプリング動作および移動度補正動作の準備が完了する。次に書込駆動パルスWSをアクティブＨにするタイミング（ｔ１６_1）までの期間を書込み＆移動度補正準備期間Ｇと称する。

次に、映像信号線１０６HSの電位を信号電位Ｖinに保持したままで、書込走査部１０４は、書込駆動パルスWSをアクティブＨに切り替え（ｔ１６_1）、水平駆動部１０６が映像信号線１０６HSの電位を信号電位Ｖinから基準電位Ｖｏに切り替えるタイミング（ｔ１８_1）までの間での適当なタイミングで、つまり、映像信号線１０６HSが信号電位Ｖinにある時間帯での適当なとき、書込駆動パルスWSをインアクティブＬに切り替える（ｔ１７_1）。この書込駆動パルスWSがアクティブＨにある期間（ｔ１６_1〜ｔ１７_1）を、サンプリング期間＆移動度補正期間Ｈと称する。

駆動トランジスタ１２１の移動度変動やばらつきを補正する動作を映像信号Ｖsig における信号電位Ｖinの保持容量１２０へのサンプリングと同時に行なうことで、それぞれを別個のタイミングで行なうよりも、全体の処理時間を短縮できるとともに、その制御も簡単となる利点がある。

これにより、図６Ｈに示すように、駆動トランジスタ１２１のゲート電位Ｖｇが信号電位Ｖinにある状態でサンプリングトランジスタ１２５が導通（オン）状態となる。したがって、サンプリング期間＆移動度補正期間Ｈでは、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig の信号電位Ｖinに固定された状態で、駆動トランジスタ１２１がオン状態となり、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。このときには、先ず、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは“Ｖin＋Ｖth”となる。

ここで、有機ＥＬ素子１２７の閾値電圧をＶthELとしたとき、“Ｖｏ−Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は、逆バイアス状態におかれ、カットオフ状態（ハイインピーダンス状態）にあるため、発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ１２１に流れるドレイン電流（駆動電流Ｉds）は保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に書き込まれていく。

これにより、駆動トランジスタ１２１の駆動電流Ｉdsは有機ＥＬ素子１２７の寄生容量Ｃelに流れ込み充電を開始する。その結果、有機ＥＬ素子１２７のアノード端Ａの電位、すなわち駆動トランジスタ１２１のソース電位Ｖｓが上昇を開始する。駆動トランジスタ１２１ソース電位ＶｓがΔＶだけ上昇すると、駆動トランジスタ１２１のゲート・ソース間電圧ＶgsはΔＶだけ減少する。

これが移動度補正動作であり、移動度補正期間（図６のサンプリング期間＆移動度補正期間Ｈ）を“ｔ”としたとき、ゲート・ソース間電圧Ｖgsの減少量ΔＶはΔＶ＝Ｉds・Ｃel／ｔで決定され、ΔＶが移動度補正のためのパラメータ（移動度補正パラメータ、負帰還量）となる。

図６のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔＶは、閾値補正によって保持容量１２０に保持されるゲート・ソース間電圧“Ｖgs＝Ｖin＋Ｖth”から差し引かれることになり、“Ｖgs＝Ｖin−ΔＶ＋Ｖth”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ１２１のソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖin）から保持容量に保持される電圧“Ｖgs＝Ｖin−ΔＶ＋Ｖth”を差し引いた値“−Ｖth＋ΔＶ”となる。

このようにして、第２比較例の画素回路Ｐにおける駆動タイミングでは、サンプリング期間＆移動度補正期間Ｈ（ｔ１６〜ｔ１７）において、映像信号Ｖsig における信号電位Ｖinのサンプリングと移動度μを補正する負帰還量（移動度補正パラメータ）ΔＶの調整が行なわれる。書込走査部１０４は、サンプリング期間＆移動度補正期間Ｈの時間幅を調整可能であり、これにより保持容量１２０に対する駆動電流Ｉdsの負帰還量を最適化することができる。

ここで「負帰還量を最適化する」とは、映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Ｖgsにかける負帰還量ΔＶは、ドレイン電流Ｉdsの取り出し時間すなわちサンプリング期間＆移動度補正期間Ｈに依存しており、この期間を長くとる程、負帰還量が大きくなる。

この式から明らかなように、駆動トランジスタ１２１のドレイン・ソース間電流である駆動電流Ｉdsが大きい程、負帰還量ΔＶは大きくなる。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さいとき、負帰還量ΔＶは小さくなる。このように、負帰還量ΔＶは駆動電流Ｉdsに応じて決まる。

また、詳細は後述するが、信号電位Ｖinが大きいほど駆動電流Ｉdsは大きくなり、負帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正を実現できる。その際、サンプリング期間＆移動度補正期間Ｈは必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。たとえば、駆動電流Ｉdsが大きい場合、移動度補正期間ｔは短めにし、逆に駆動電流Ｉdsが小さくなると、サンプリング期間＆移動度補正期間Ｈは長めに設定するのがよい。

また、負帰還量ΔＶは、Ｉds・Ｃel／ｔであり、画素回路Ｐごとに移動度μのばらつきに起因して駆動電流Ｉdsがばらつく場合でも、それぞれに応じた負帰還量ΔＶとなるので、画素回路Ｐごとの移動度μのばらつきを補正することができる。つまり、信号電位Ｖinを一定とした場合、駆動トランジスタ１２１の移動度μが大きいほど負帰還量ΔＶの絶対値が大きくなる。換言すると、移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素回路Ｐごとの移動度μのばらつきを取り除くことができる。

このようにして、第２比較例の画素回路Ｐにおける駆動タイミングでは、サンプリング期間＆移動度補正期間Ｈにて、信号電位Ｖinのサンプリングと移動度μのばらつきを補正するための負帰還量ΔＶの調整が同時に行なわれる。もちろん、移動度変動に対する補正量を示す負帰還量ΔＶは信号電位Ｖinのサンプリング信号である書込駆動パルスWSのパルス幅すなわちサンプリング期間＆移動度補正期間Ｈの時間幅を調整することで最適化可能である。

次に、書込走査部１０４は、映像信号線１０６HSの電位が信号電位Ｖinにある状態で、書込駆動パルスWSをインアクティブＬに切り替える（ｔ１７_1）。その後は、保持容量１２０に保持された情報に基づく駆動電流Ｉdsが有機ＥＬ素子１２７に流れている期間（発光期間Ｉ）は継続的に書込駆動パルスWSををインアクティブＬに維持してサンプリングトランジスタ１２５を非導通状態にしておく。

これにより、図６Ｉに示すように、サンプリングトランジスタ１２５が非導通（オフ）状態となり発光期間Ｉに進む。水平駆動部１０６は、その後の適当な時点で映像信号線１０６HSへの映像信号Ｖsig の信号電位Ｖinの供給を停止して基準電位Ｖｏに戻す（ｔ１８_1）。この後、次のフレーム（もしくはフィールド）に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、および発光動作が繰り返される。

この結果、駆動トランジスタ１２１のゲート端Ｇは映像信号線１０６HSから切り離される。駆動トランジスタ１２１のゲート端Ｇへの信号電位Ｖinの印加が解除されるので、駆動トランジスタ１２１のゲート電位Ｖｇは上昇可能となる。

このとき、駆動トランジスタ１２１に流れる駆動電流Ｉdsは有機ＥＬ素子１２７に流れ、有機ＥＬ素子１２７のアノード電位は駆動電流Ｉdsに応じて上昇する。この上昇分をＶelとする。やがて、ソース電位Ｖｓの上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。このときの有機ＥＬ素子１２７のアノード電位の上昇（Ｖel）は、駆動トランジスタ１２１のソース電位Ｖｓの上昇に他ならず、駆動トランジスタ１２１のソース電位Ｖｓは、“−Ｖth＋ΔＶ＋Ｖel”となる。

駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表した式（１）のＶgsに“Ｖin−ΔＶ＋Ｖth”を代入することで、式（２）のように表しすことができる。式（２）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。

この式（２）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは映像信号Ｖsig の信号電位Ｖinによって決まる。換言すると、有機ＥＬ素子１２７は信号電位Ｖinに応じた輝度で発光することになる。

その際、信号電位Ｖinは帰還量ΔＶで補正されている。この補正量ΔＶはちょうど式（２）の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Ｉdsは実質的に信号電位Ｖinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthに依存しないので、閾値電圧Ｖthが製造プロセスにより変動しても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。

また、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量１２０による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧“Ｖgs＝Ｖin−ΔＶ＋Ｖth”を一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓが上昇する。駆動トランジスタ１２１のソース電位Ｖｓが“−Ｖth＋ΔＶ＋Ｖel”となることで、ゲート電位Ｖｇは“Ｖin＋Ｖel”となる。

このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。その結果、電圧降下が生じ、有機ＥＬ素子１２７のアノード端Ａの電位Ｖel（＝ノードＮＤ１２１の電位）は、有機ＥＬ素子１２７に飽和状態での駆動電流Ｉdsという電流が流れ得る電圧まで上昇する。

つまり、第２比較例の駆動タイミングにおいて、ブートストラップ機能は、書込駆動パルスWSをインアクティブＬに切り替えてサンプリングトランジスタ１２５をオフさせた発光開始時点で開始させることができる。その後の発光開始初期においては、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それとともにアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、アノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にブートストラップ動作が機能する。

このときのブートストラップ機能では、有機ＥＬ素子１２７のアノード端ＡがＶelだけ上昇すると、当然に駆動トランジスタ１２１のソース電位ＶｓもＶelだけ上昇する。このとき、ゲート・ソース間の保持容量１２０によるブートストラップ動作によって、駆動トランジスタ１２１のゲート電位ＶｇもＶelだけ上昇する。このため、ブートストラップ前に保持された駆動トランジスタ１２１のゲート・ソース間電圧である“Ｖin＋Ｖth＋ΔＶ”は発光開始初期のブートストラップ動作後も保持される。

ここで、有機ＥＬ素子１２７は、発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、時間の経過とともに、有機ＥＬ素子１２７のアノード電位（すなわちノードＮＤ１２１の電位）も変化する。しかしながら、このような有機ＥＬ素子１２７の経時変化（経時劣化とも称する）によりそのアノード電位が変動しても、ゲート・ソース間の保持容量１２０によるブートストラップ動作によって、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは常に“Ｖin−ΔＶ＋Ｖth”で一定に維持される。

駆動トランジスタ１２１が定電流源として動作することから、有機ＥＬ素子１２７のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ１２１のソース電位Ｖｓが変化したとしても、保持容量１２０によって駆動トランジスタ１２１のゲート・ソース間電位Ｖgsが一定（≒Ｖin−ΔＶ＋Ｖth）に保たれているため、有機ＥＬ素子１２７に流れる電流は変わらず、したがって有機ＥＬ素子１２７の発光輝度も一定に保たれる。

このような、有機ＥＬ素子１２７の特性変動に拘らず、駆動トランジスタ１２１のゲート・ソース間電圧を一定に維持し輝度を一定に維持する補正のための動作（保持容量１２０の効果による動作）をブートストラップ動作と呼ぶ。このブートストラップ動作により、有機ＥＬ素子１２７のＩ−Ｖ特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。

つまり、第２比較例の画素回路Ｐとそれを駆動する駆動タイミングでは、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路の一例であるブートストラップ回路が構成され、ブートストラップ動作が機能するようになっているのである。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても一定電流Ｉdsが常に流れ続けるため、有機ＥＬ素子１２７は画素信号Ｖsig に応じた輝度で発光を続けることになり輝度が変化することはない。有機ＥＬ素子１２７（およびその他の電流駆動型の発光素子）の経時変動に伴う駆動電流Ｉds（や発光電流Ｉel）の変動を、ブートストラップ動作により補正することが可能となる。

また、第２比較例の画素回路Ｐとそれを駆動する駆動タイミングでは、駆動トランジスタ１２１の閾値電圧Ｖthを補正して駆動電流を一定に維持する駆動信号一定化回路の一例である閾値補正回路が構成され閾値補正動作が機能するようになっている。駆動トランジスタ１２１の閾値電圧Ｖthを反映させたゲート・ソース間電位Ｖgsとして、当該閾値電圧Ｖthのばらつきの影響を受けない一定電流Ｉdsを流すことができる。

特に、図示を割愛しているが、１回の閾値補正動作の処理サイクルを１水平期間とし、複数回に亘って閾値補正動作を繰り返すようにすれば、確実に閾値電圧Ｖthを保持容量１２０に保持させることができる。閾値電圧Ｖthの画素間差が確実に除去され、階調に拘らず閾値電圧Ｖthのばらつきに起因する輝度ムラを抑制できる。

これに対して、閾値補正動作を１回にするなど閾値電圧Ｖthの補正が不十分な場合は、つまり閾値電圧Ｖthが保持容量１２０に保持されていない場合には、異なる画素回路Ｐの間で、低階調の領域では輝度（駆動電流Ｉds）に差が出てしまう。よって閾値電圧の補正が不十分な場合は、低階調で輝度のムラが現れ画質を損なうことになる。

加えて、第２比較例の画素回路Ｐにおける駆動タイミングでは、サンプリングトランジスタ１２５による信号電位Ｖinの保持容量１２０への書込み動作と連動して駆動トランジスタ１２１の移動度μを補正して駆動電流を一定に維持する駆動信号一定化回路の一例である移動度補正回路が構成され移動度補正動作が機能するようになっている。駆動トランジスタ１２１のキャリア移動度μを反映させたゲート・ソース間電位Ｖgsとして、当該キャリア移動度μのばらつきの影響を受けない一定電流Ｉdsを流すことができる。

つまり、第２比較例の画素回路Ｐは、駆動タイミングを工夫することで、閾値補正回路や移動度補正回路が自動的に構成され、駆動トランジスタ１２１の特性ばらつき（本例では閾値電圧Ｖthおよびキャリア移動度μのばらつき）による駆動電流Ｉdsに与える影響を防ぐために、閾値電圧Ｖthおよびキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。

ブートストラップ動作だけでなく、閾値補正動作と移動度補正動作とを実行しているため、ブートストラップ動作で維持されるゲート・ソース間電圧Ｖgsは、閾値電圧Ｖthに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、有機ＥＬ素子１２７の発光輝度は駆動トランジスタ１２１の閾値電圧Ｖthや移動度μのばらつきの影響を受けることがないし、有機ＥＬ素子１２７の経時劣化の影響も受けない。入力される信号電位Ｖinに対応する安定した階調で表示でき、高画質の画像を得ることができる。

また、第２比較例の画素回路Ｐは、ｎチャネル型の駆動トランジスタ１２１を用いたソースフォロア回路によって構成することができるために、現状のアノード・カソード電極の有機ＥＬ素子をそのまま用いても、有機ＥＬ素子１２７の駆動が可能になる。

また、駆動トランジスタ１２１およびその周辺部のサンプリングトランジスタ１２５をも含めてｎチャネル型のみのトランジスタを用いて画素回路Ｐを構成することができ、ＴＦＴ作成においてもアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになるため、ＴＦＴ基板の低コスト化が図れることになる。

＜駆動タイミングの変形例＞
ここで、駆動タイミングの側面からは、電源供給線１０５DSL の電位が第２電位Ｖcc_Lから第１電位Ｖcc_Hに遷移するタイミングを映像信号Ｖsig の非有効期間である基準電位Ｖｏの期間としつつ、様々な変形が可能である。

たとえば、変形例として、図示を割愛するが（後述する図７（Ｂ）や図１０を参照）、図６に示した駆動タイミングに対して、サンプリング期間＆移動度補正期間Ｈの設定方法を変形することができる。具体的には、先ず映像信号Ｖsig が基準電位Ｖｏから信号電位Ｖinに遷移するタイミングｔ１５Ｖを図６に示した駆動タイミングよりも１水平期間の後半側にシフトさせて、有効期間である信号電位Ｖinの期間を狭くする。

また、閾値補正動作の完了時（閾値補正期間Ｅの完了時）には、先ず、書込駆動パルスWSをアクティブＨにしたままで、水平駆動部１０６により映像信号線１０６HSに映像信号Ｖsig の信号電位Ｖinを供給して（ｔ１６）、書込駆動パルスWSをインアクティブＬにするまで（ｔ１７）の間を、保持容量１２０への画素信号Ｖsig の書き込み期間とする。この信号電位Ｖinは駆動トランジスタ１２１の閾値電圧Ｖthに足し込む形で保持される。

この結果、駆動トランジスタ１２１の閾値電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正動作によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは“Ｖsig ＋Ｖth”となる。また、同時に、信号書込期間ｔ１６〜ｔ１７で移動度補正を実行する。すなわち、タイミングｔ１６〜ｔ１７は、信号書込期間と移動度補正期間の双方を兼ねることとなる。

なお、この移動度補正を実行する期間ｔ１６〜ｔ１７では、有機ＥＬ素子１２７は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間ｔ１６〜ｔ１７では、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig のレベルに固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。以下、図６に示した駆動タイミングと同様である。

変形例の駆動タイミングでも、基準電位Ｖｏに先立つ初期化電位Ｖini の期間で初期化トランジスタ１２６をオンさせることで駆動トランジスタ１２１を初期化する動作は図６に示した駆動タイミングと完全に同じであり、サンプリング期間＆移動度補正期間Ｈに関する変形に関する点を除いて、前述の第２比較例の効果は同様に享受できる。

ここで、変形例の駆動タイミングでは、各駆動部（１０４，１０５，１０６）は、水平駆動部１０６が映像信号線１０６HSに供給する映像信号Ｖsig と書込走査部１０４が供給する書込駆動パルスWSとの相対的な位相差を調整して、移動度補正期間を最適化することができる。

ただし、書込み＆移動度補正準備期間Ｇが存在せずに、タイミングｔ１６Ｖ〜ｔ１７Ｗがサンプリング期間＆移動度補正期間Ｈとなる。このため、書込走査線１０４WSや映像信号線１０６HSの配線抵抗や配線容量の距離依存の影響に起因する波形特性の相違がサンプリング期間＆移動度補正期間Ｈに影響を与えてしまう可能性がある。画面の書込走査部１０４に近い側と遠い側（すなわち画面の左右）でサンプリング電位や移動度補正期間が異なることになるので、画面の左右で輝度差が生じ、シェーディングとして視認される難点が懸念される。

以下、書込み＆移動度補正準備期間に関して、図６に示した基本例の駆動タイミングと変形例の駆動タイミングとの違いを考慮して、詳しく説明する。

＜移動度補正期間の設定手法について＞
図７は、移動度補正期間ｔを決定する画素回路Ｐに対する動作タイミングを説明する模式図である。ここで図７（Ａ）は、図６に示した基本例の駆動タイミングでの場合を示し、図７（Ａ）は、それに対する前述の変形例の駆動タイミングでの場合を示す。

図７（Ａ）および図７（Ｂ）の何れでも、映像信号線１０６HSの信号電位Ｖin（以下映像線信号電位とも称する）の立上りもしくは書込走査線１０４WSの書込駆動パルスWSの遷移特性に傾斜をつけることで、移動度補正期間ｔを映像線信号電位に自動的に追従させて、その最適化を図っている。

ここで、図７（Ａ）に示す基本例では、移動度補正期間ｔは書込走査線１０４WSのパルス幅で決定され、さらに映像信号線１０６HSの電位によっても決定される。移動度補正パラメータΔＶは“ΔＶ＝Ｉds・Ｃel／ｔ”であり、この式は“ｔ＝Ｃel・ΔＶ／Ｉds”と変形することができる。

これらの式から分かるように、基本例の駆動タイミングでは、駆動トランジスタ１２１のドレイン・ソース間電流（駆動電流Ｉds）が大きい程、移動度補正パラメータΔＶは大きく、移動度補正期間ｔは短い。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さい程、移動度補正パラメータΔＶは小さく、移動度補正期間ｔは長い。また、駆動トランジスタ１２１の移動度変動やばらつきに対する補正動作を映像信号サンプリング用の書込駆動パルスWSのパルス幅により調整することができる。

一方、図７（Ｂ）に示す変形例の駆動タイミングでは、移動度補正期間ｔは書込走査線１０４WSの電位と映像信号線１０６HSの電位の位相差で決定され、さらに映像信号線１０６HSの電位自体によっても決定される。移動度補正パラメータΔＶは“ΔＶ＝Ｉds・Ｃel／ｔ”であり、この式は“ｔ＝Ｃel・ΔＶ／Ｉds”と変形することができる。

これらの式から分かるように、変形例の駆動タイミングでも、駆動トランジスタ１２１のドレイン・ソース間電流（駆動電流Ｉds）が大きい程、移動度補正パラメータΔＶは大きく、移動度補正期間ｔは短い。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さい程、移動度補正パラメータΔＶは小さく、移動度補正期間ｔは長い。また、基本例の駆動タイミングとの相違点として、駆動トランジスタ１２１の移動度変動やばらつきに対する補正動作を、書込走査線１０４WSの電位と映像信号線１０６HSの電位の位相差により調整することができる。

このように、図７（Ａ）および図７（Ｂ）の何れでも、移動度補正期間の設定手法には多少の相違があるが、移動度補正パラメータΔＶは駆動トランジスタ１２１の駆動電流Ｉds（や発光電流Ｉel）に応じて決まる。その際、移動度補正期間ｔは必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。たとえば、駆動電流Ｉdsが大きい場合には移動度補正期間ｔを短めにし、逆に駆動電流Ｉdsが小さくなると移動度補正期間ｔを長めに設定することがよい場合もある。

図７（Ａ）および図７（Ｂ）の何れでも、少なくとも映像信号線電位の立上りに傾斜をつけることで、映像信号線１０６HSの電位によって移動度補正期間ｔを調整することが可能となる。たとえば、映像信号線１０６HSの電位が高いときには駆動電流Ｉdsが大きくなり移動度補正期間ｔが短くなる一方、映像信号線１０６HSの電位が低いときには駆動電流Ｉdsが小さくなり移動度補正期間ｔが長くなるように（移動度補正期間ｔａ，ｔｂ，ｔｃというように）、移動度補正期間ｔを映像信号Ｖsig （詳しくは信号電位Ｖin）に自動的に追従して設定することができる。

＜移動度補正期間と配線抵抗および配線容量の関係について＞
図８〜図１１は、サンプリング期間＆移動度補正期間Ｈと書込走査線１０４WSおよび映像信号線１０６HSの配線抵抗および配線容量との関係を説明する模式図である。ここで図８は、図６に示した基本例の駆動タイミングでの画面左右方向に着目した場合を示し、図９は、図６に示した基本例の駆動タイミングでの画面上下方向に着目した場合を示し、図１０は基本例に対する前述の変形例の駆動タイミングでの画面左右方向に着目した場合を示し、図１１は図８に対する変形例を示す。図１１以外については、何れも、（Ａ）は遠側画素について、また（Ｂ）は近側画素について、それぞれ、走査線電位波形および映像信号線電位波形の関係を示している。

なお、サンプリングトランジスタ１２５は、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ドレイン端Ｄが映像信号線１０６HSに接続され、ソース端Ｓが駆動トランジスタ１２１のゲート端Ｇと保持容量１２０の一方の端子との接続点（ノードＮＤ１２２）に接続されているものとする。また、サンプリングトランジスタ１２５としては、エンハンスメント型を使用している場合で示す。また、オフからオンするときと、オンからオフするときの特性は同等であり、いわゆるシュミット特性は無視する。

図６に示した基本例の駆動タイミングにおいて、画面の左右方向について考察した場合、図８に示すように、１行内の全ての画素回路Ｐに対して書込駆動パルスWSは書込走査部１０４から共通に供給されるので、書込駆動パルスWSの波形が配線容量や配線抵抗の影響で、書込走査部１０４から遠い画素回路Ｐ（遠側画素と称する）の方が書込走査部１０４から近い画素回路Ｐ（近側画素と称する）よりも、その波形鈍りが大きくなってしまう。これに対して、映像信号線電位については、遠側画素および近側画素ともに、信号源である水平駆動部１０６からの距離が同じであるので、波形に差がない。

よって、書込駆動パルスWSの波形が大きく鈍って劣化する遠側画素では、近側画素に比べてサンプリングトランジスタ１２５のオンタイミングが後方にずれるが、オフタイミングも後方にシフトする。したがって、両者の差で決まる移動度補正期間は、結局近側画素の移動度補正期間とあまり変わらないことになる。

すなわち、基本例の駆動タイミングでは、移動度補正期間は、映像信号線電位が信号電位Ｖinにある時間幅と書込駆動パルスWSの両者が重なった範囲で決まる。特に、映像信号線１０６HSが信号電位Ｖinにある時間幅の中に入るように書込駆動パルスWSの幅を細めに決めるようにすれば、結果的に移動度補正期間ｔ１，ｔ２は書込駆動パルスWSのアクティブＨの期間幅ｔで決まる。

正確には、書込駆動パルスWSが立ち上がってサンプリングトランジスタ１２５がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ１２５がオフするまでの時間となる。

ここで、基本的には、サンプリングトランジスタ１２５のゲート端電位（書込駆動パルスWSの電位）とソース電位（信号電位Ｖinの電位）との差であるゲート・ソース間電圧Ｖgs_125が、ちょうど閾値電圧Ｖth_125を上回ったときにサンプリングトランジスタ１２５がオンし、逆に、ゲート・ソース間電圧Ｖgs_125が、ちょうど閾値電圧Ｖth_125を下回ったときにサンプリングトランジスタ１２５がオフする。

したがって、図８に示すように、オンタイミングは、サンプリングトランジスタ１２５のゲート電位すなわち書込走査線１０４WSの電位が、Ｌ（ロー）レベルから立ち上がって、その時点のサンプリングトランジスタ１２５のソース電位すなわちその直前の書込み＆移動度補正準備期間Ｇにてサンプリングトランジスタ１２５のゲートに設定されている基準電位Ｖｏにさらにサンプリングトランジスタ１２５の閾値電圧Ｖth_125を加えた電圧（オン電圧Ｖonと称する）を上回ったとき（超えたとき）となる。

逆に、サンプリングトランジスタ１２５のオフタイミングは、サンプリングトランジスタ１２５のゲート電位すなわち書込走査線１０４WSの電位が、Ｈ（ハイ）レベルから立ち下がって、サンプリングトランジスタ１２５がオンした後のソース電位すなわちサンプリング期間＆移動度補正期間Ｈにて信号電位Ｖinに対応する情報を保持容量１２０に書き込むことで得られるサンプリングトランジスタ１２５のゲートに設定される電圧（ここでは信号電位Ｖinと同じとする）にさらにサンプリングトランジスタ１２５の閾値電圧Ｖth_125を加えた電圧（オフ電圧Ｖoff と称する）を下回ったときとなる。

よって、移動度補正期間は、図示するように、波形が大きく鈍る遠側画素でｔ１になる一方、波形があまり鈍らない近側画素でｔ２となる。ここで波形が大きく鈍って劣化する遠側画素では、近側画素に比べてサンプリングトランジスタ１２５のオンタイミングが後方にずれるが、オフタイミングも後方にシフトする。したがって、サンプリングトランジスタ１２５の特性ばらつきがないものとすれば、両者の差で決まる遠側画素の移動度補正期間ｔ１は、結局近側画素の移動度補正期間ｔ２とあまり変わらないことになる。

また、サンプリングトランジスタ１２５によって最終的に保持容量１２０にサンプリングされる信号電位Ｖin（サンプリング電位）に応じた信号は、ちょうどサンプリングトランジスタ１２５がオフになったときの映像信号線電位に応じて与えられる。図８から明らかなように、サンプリングトランジスタ１２５の特性ばらつきがないものとすれば、近側画素および遠側画素ともにサンプリングされる映像信号電位Ｖ１，Ｖ２は信号電位Ｖinに対応する大きさとなり（ここでは信号電位Ｖinと同じとする）、両者に差は生じない。

このように、第２比較例の画素回路Ｐにおける基本例の駆動タイミングでは、サンプリングトランジスタ１２５の特性ばらつきがないものとすれば、遠側画素と近側画素でサンプリングされる映像信号電位Ｖ１，Ｖ２は殆ど差はない。さらにそれぞれの移動度補正期間ｔ１，ｔ２についても、遠側画素と近側画素とでは殆ど差は無視できる程度である。これにより、画面の左右で輝度差が現れることがなく、書込走査線１０４WSおよび映像信号線１０６HSの配線抵抗および配線容量に起因する横方向（画面左右方向）のシェーディングは抑制され良好な画質の表示装置を実現できる。

また、画面の上下方向について考察した場合、図９に示すように、書込駆動パルスWSは、画面の上側の画素回路Ｐ（上側画素と称する）と画面の下側の画素回路Ｐ（下側画素と称する）とで同じ位置をとっているため、書込駆動パルスWSの波形（走査線電位波形）には差はない。一方、一列内の全ての画素回路Ｐに対して映像信号Ｖsig は水平駆動部１０６から映像信号線１０６HSを介して共通に供給されるので、下側画素は水平駆動部１０６に対して遠側画素となり、上側画素は水平駆動部１０６に対して近側画素となる。

このため、映像信号線１０６HSの配線容量や配線抵抗の影響で、水平駆動部１０６から遠い遠側画素の方が水平駆動部１０６から近い近側画素よりも、映像信号電圧の遅延量が大きくなってしまう。その結果、水平駆動部１０６から遠い遠側画素の映像信号Ｖsig と書込駆動パルスWSの位相差ｔd1は、水平駆動部１０６から近い近側画素の映像信号Ｖsig と書込駆動パルスWSの位相差ｔd2よりも少なくなってしまう。

しかしながら、映像信号線１０６HSに現れる信号電位波形が遅延しても、映像信号線１０６HSが信号電位（映像信号Ｖsig の有効期間の電位）にある時間幅に書込駆動パルスWSが入っている限り、サンプリング電位や移動度補正期間に殆ど差は生じない。その結果、図９から明らかなように、サンプリングトランジスタ１２５の特性ばらつきがないものとすれば、画面下側と上側で、サンプリングされる映像信号電位Ｖ１，Ｖ２はほぼ等しくなるし、移動度補正期間ｔ１，ｔ２もほぼ等しくなる。これにより、画面の上下で輝度差が現れることがなく、書込走査線１０４WSおよび映像信号線１０６HSの配線抵抗および配線容量に起因する縦方向（画面上下方向）のシェーディングは抑制され良好な画質の表示装置を実現できる。

なお、図８、図９にて説明したことは、エンハンスメント型のサンプリングトランジスタ１２５のドレイン端Ｄを映像信号線１０６HSに接続しソース端Ｓを駆動トランジスタ１２１のゲート端Ｇと保持容量１２０の一方の端子との接続点（ノードＮＤ１２２）に接続する場合のことであるが、図８に対応するように簡易的に示した図１１の各図に示すように、その他の態様であっても、概ね同じことが言える。

たとえば、図１１（Ａ）に示すように、ドレイン端Ｄおよびソース端Ｓの接続態様を前述と同じにしたままで、ディプレション型にした場合でもよい。ただし、サンプリングトランジスタ１２５のゲート端Ｇに供給する書込駆動パルスWSの電圧レベルに関しては、閾値電圧Ｖth_125が負であるディプレション型に対応するように変更する。

特に、Ｌレベル時に電流が流れることがないように、つまり確実にサンプリングトランジスタ１２５をオフさせておくように、基準電位Ｖｏに対して閾値電圧Ｖth_125（の絶対値）を差し引いた電圧（オン電圧Ｖonと称する）を下回るようにしておく。こうすることで、オンタイミングは、サンプリングトランジスタ１２５のゲート電位すなわち書込走査線１０４WSの電位が、Ｌ（ロー）レベルから立ち上がって、その時点のサンプリングトランジスタ１２５のソース電位すなわちその直前の書込み＆移動度補正準備期間Ｇにてサンプリングトランジスタ１２５のゲートに設定されている電圧（ここでは基準電位Ｖｏと同じとする）から閾値電圧Ｖth_125を差し引いたオン電圧Ｖonを上回ったとき（超えたとき）となる。

逆に、サンプリングトランジスタ１２５のオフタイミングは、サンプリングトランジスタ１２５のゲート電位すなわち書込走査線１０４WSの電位が、Ｈ（ハイ）レベルから立ち下がって、サンプリングトランジスタ１２５がオンした後のソース電位すなわちサンプリング期間＆移動度補正期間Ｈにて信号電位Ｖinに対応する情報を保持容量１２０に書き込むことで得られるサンプリングトランジスタ１２５のゲートに設定される電圧（ここでは信号電位Ｖinと同じとする）から閾値電圧Ｖth_125を差し引いた電圧（オフ電圧Ｖoff と称する）を下回ったときとなる。

このように、閾値電圧Ｖth_125が正であるエンハンスメント型と閾値電圧Ｖth_125が負であるディプレション型とでは、サンプリングトランジスタ１２５のオンタイミングやオフタイミングにおけるゲート電位とソース電位の関係が正であるのか負であるのかが異なるだけで、配線抵抗や配線容量による影響が異なることに起因するオンタイミングやオフタイミングの遅延方向に関してはエンハンスメント型のときと相違がない。

また、図１１（Ｂ）に示すように、サンプリングトランジスタ１２５のドレイン端Ｄおよびソース端Ｓの接続態様を前述と逆にして、ソース端Ｓを映像信号線１０６HSに接続し、ドレイン端Ｄを駆動トランジスタ１２１のゲート端Ｇと保持容量１２０の一方の端子との接続点（ノードＮＤ１２２）に接続した場合でもよい。

この場合、サンプリングトランジスタ１２５がエンハンスメント型である場合には、オンタイミングは、サンプリングトランジスタ１２５のゲート電位すなわち書込走査線１０４WSの電位が、Ｌ（ロー）レベルから立ち上がって、その時点のサンプリングトランジスタ１２５のソース電位すなわちその時点の映像信号線電位である信号電位Ｖinにさらに閾値電圧Ｖth_125を加えたオン電圧Ｖonを上回ったとき（超えたとき）となる。

逆に、サンプリングトランジスタ１２５のオフタイミングは、サンプリングトランジスタ１２５のゲート電位すなわち書込走査線１０４WSの電位が、Ｈ（ハイ）レベルから立ち下がって、その時点のサンプリングトランジスタ１２５のソース電位すなわちその時点の映像信号線電位である信号電位Ｖinにさらに閾値電圧Ｖth_125を加えたオフ電圧Ｖoff を下回ったときとなる。信号電位Ｖinの存在する期間（ｔ１５Ｖ〜ｔ１８）内に書込駆動パルスWSのアクティブ期間（ｔ１６〜ｔ１７）が確実に収まるようにしておけば、オン電圧Ｖonとオフ電圧Ｖoff は等しくなる。

このように、サンプリングトランジスタ１２５のソース端Ｓとドレイン端Ｄの接続態様を逆転させた場合、オン電圧Ｖonが信号電位Ｖinに対して設定される点では、図８および図９に示した接続態様ではオン電圧Ｖonが書込み＆移動度補正準備期間Ｇにてサンプリングトランジスタ１２５のゲートに設定されている電圧（ここでは基準電位Ｖｏと同じとする）に対して設定されるのと異なるようになるが、配線抵抗や配線容量による影響が異なることに起因するオンタイミングやオフタイミングの遅延方向に関してはエンハンスメント型のときと相違がない。

また、図１１（Ｃ）に示すように、サンプリングトランジスタ１２５のドレイン端Ｄおよびソース端Ｓの接続態様を前述と逆にして、かつ、ディプレション型を使用することもでき、この場合、書込駆動パルスWSの電圧レベルに関して閾値電圧Ｖth_125が負であるディプレション型に対応するように変更すればよい。特に、Ｌレベル時に電流が流れることがないように、つまり確実にサンプリングトランジスタ１２５をオフさせておくように、基準電位Ｖｏに対して閾値電圧Ｖth_125（の絶対値）を差し引いた電圧（オン電圧Ｖon０と称する）を下回るようにしておく。配線抵抗や配線容量による影響が異なることに起因するオンタイミングやオフタイミングの遅延方向に関してはエンハンスメント型のときと相違がない。

一方、変形例の駆動タイミングでは、移動度補正期間は、書込走査線１０４WSの電位と映像信号線１０６HSの電位の位相差により決定されるので、たとえサンプリングトランジスタ１２５の特性ばらつきがないものとしても、書込走査線１０４WSや映像信号線１０６HSの配線抵抗や配線容量の距離依存の影響に起因する波形特性の相違がサンプリング期間＆移動度補正期間Ｈに影響を与えてしまう。

すなわち、変形例の駆動タイミングでは、移動度補正期間の開始タイミングは、信号電位Ｖinの立上がり時点で規定されるのに対して、移動度補正期間の停止タイミングは、映像信号線電位が信号電位Ｖinにある時間内で書込駆動パルスWSと重なった範囲までとなる。正確には、移動度補正期間の停止タイミングは、書込駆動パルスWSが立ち下がってサンプリングトランジスタ１２５がオフするまでの時間となる。

具体的には、図１０に示すように、サンプリングトランジスタ１２５のオフタイミングは、そのゲート電位（書込駆動パルスWSの電位）とソース電位（信号電位Ｖinの電位）との差Ｖgs_125がちょうど閾値電圧Ｖth_125を下回ったときとなる。

なお、図１０では、サンプリングトランジスタ１２５は、ドレイン端Ｄが映像信号線１０６HSに接続され、ソース端Ｓが駆動トランジスタ１２１のゲート端Ｇと保持容量１２０の一方の端子との接続点（ノードＮＤ１２２）に接続されているものとする。また、サンプリングトランジスタ１２５としては、エンハンスメント型を使用している場合で示す。

よって、たとえば、画面の左右方向について考察した場合、図１０に示すように、近側画素では書込走査線１０４WSの配線抵抗と配線容量が小さいため書込走査線１０４WSの電位（すなわち書込駆動パルスWS）は劣化しない。これに対して、遠側画素では書込走査線１０４WSの配線抵抗と配線容量が大きいため書込走査線１０４WSの電位（すなわち書込駆動パルスWS）は大きく鈍って劣化する。一方、映像信号電位は供給元の水平駆動部１０６から等しい距離をとっているため、パルスの劣化の差は少ない。

画面の近側と遠側で書込走査線１０４WSの電位の波形劣化が異なるため、近側画素と遠側画素で保持容量１２０にサンプリングされる映像信号電位Ｖ１，Ｖ２に差が生じている。さらに、移動度補正期間についても遠側画素と近側画素でｔ１とｔ２のように差が生じている。画面の遠側では書込駆動パルスWSの波形劣化が激しいため、サンプリング電位Ｖ１は大きくなり移動度補正期間ｔ１も長くなる傾向になる。これに対して、画面の近側では書込駆動パルスWSの波形劣化が殆ど生じないため、サンプリング電位Ｖ２および移動度補正期間ｔ２ともに設計値に近い値となる。

このように、変形例の駆動タイミングでは、画面の書込走査部１０４に近い近側画素と遠い遠側画素（すなわち画面の左右）でサンプリング電位や移動度補正期間が異なると、画面の左右で輝度差が生じ、シェーディングとして視認される。

なお、図１０にて説明したことは、エンハンスメント型のサンプリングトランジスタ１２５のドレイン端Ｄを映像信号線１０６HSに接続しソース端Ｓを駆動トランジスタ１２１のゲート端Ｇと保持容量１２０の一方の端子との接続点（ノードＮＤ１２２）に接続する場合のことであるが、図示を割愛するが、基本例の駆動タイミングに関して図１１の各図に示したと同様のその他の態様であっても、概ね同じことが言える。

これらの比較から分かるように、サンプリング期間および移動度補正期間に与える書込走査線１０４WSおよび映像信号線１０６HSの配線抵抗および配線容量の関係においては、信号電位Ｖinと書込駆動パルスWS（書込兼初期化走査パルスの一例）との相対的な位相差を調整する変形例の駆動タイミングよりも、映像信号線１０６HSに信号電位Ｖinが供給されている期間内の所定位置でかつその信号電位Ｖinの供給時間帯よりも短い期間だけ書込駆動パルスWSをアクティブにする図６に示した基本例の駆動タイミングの方が、配線抵抗および配線容量の影響を受けることなく、精度よく移動度変動補正期間を調整でき、シェーディング耐性に優れている。

駆動トランジスタ１２１の移動度に対する補正分を保持容量１２０に書き込まれる情報に加える移動度補正動作を、閾値補正動作の後に、サンプリングトランジスタ１２５をオンさせて信号電位Ｖinを保持容量１２０に応じた情報保持容量１２０に書き込むサンプリング動作と同時に実行し、また映像信号Ｖsig の基準電位Ｖｏと信号電位Ｖinとの切替り時に傾斜をつけることで移動度補正期間を信号電位Ｖinの大きさに自動追従させる仕組みを採る場合、図６に示した基本例の駆動タイミングの方が優っていると言うことである。

＜サンプリングトランジスタの特性ばらつきの影響＞
図１２〜図１４は、サンプリングトランジスタ１２５の特性ばらつきと映像品質との関係を説明する図である。図１２では、書込駆動パルスWSと映像信号Ｖsig の様子を図８に対応するように示すことで、図６に示した基本例の駆動タイミングとした場合に、サンプリングトランジスタ１２５の特性（特に閾値電圧Ｖthの）ばらつきが移動度補正期間に与える影響を表している。図１３（Ａ）〜（Ｃ）は、図１２に対する変形例であって、図１１（Ａ）〜（Ｃ）に示した条件の場合である。図１４では、書込駆動パルスWSと映像信号Ｖsig の様子を図１０に対応するように示すことで、図６に示した基本例に対する変形例の駆動タイミングとした場合に、サンプリングトランジスタ１２５の特性（特に閾値電圧Ｖthの）ばらつきが移動度補正期間に与える影響を表している。

図８〜図１０にて説明したように、第２比較例の画素回路Ｐと、その駆動タイミングでは、移動度補正動作をサンプリング動作と同時に実行し、また移動度補正期間を信号電位Ｖinの大きさに自動追従させることができ、特に、図６に示したような基本例の駆動タイミングでは、配線抵抗および配線容量の影響を受けることなく、精度よく移動度変動補正期間を調整できシェーディング耐性に優れている。

しかしながら、前述の説明では、サンプリングトランジスタ１２５には特性ばらつきがないものとしていたが、実際には、サンプリングトランジスタ１２５には特性ばらつきが存在し、その特性ばらつきが配線抵抗や配線容量と関わりを持ち、移動度補正期間や信号電位Ｖinの保持容量１２０への書込みゲインに影響を与えてしまい、最終的には、輝度ムラとなって現れる。サンプリングトランジスタ１２５の特性ばらつきとしては、駆動トランジスタ１２１と同じように、閾値電圧Ｖth_125や移動度μ_125に代表される。

たとえば、図８での説明でも述べたが、図６に示した基本例の駆動タイミングでは、図１２に示すように、移動度補正期間は、サンプリングトランジスタ１２５がオン状態にある時間によって決定される。そのオン期間は配線抵抗や配線容量と関わりを持ち、たとえ、書込駆動パルスWSに対して設定するアクティブＨの期間幅ｔ０（ｔ１６〜ｔ１７）や配線抵抗や配線容量が同じであっても、移動度補正期間は、サンプリングトランジスタ１２５の閾値電圧Ｖth_125のばらつきの影響を受ける。

移動度補正時間は、Ｖth_aのときにはｔａ、Ｖth_b（Ｖth_a＜Ｖth_bとする）のときにはｔｂ（ｔａ＞ｔｂ）となり、閾値電圧Ｖth_125が大きいほど実際のオン期間（サンプリング期間＆移動度補正期間Ｋに相当）は短くなってしまう。サンプリングトランジスタ１２５のオンタイミングやオフタイミングは、そのゲート電位（書込駆動パルスWSの電位）とソース電位（信号電位Ｖinの電位）との差であるゲート・ソース間Ｖgs_125と閾値電圧Ｖth_125との関係で決まるからである。

なお、図１２にて説明したことは、エンハンスメント型のサンプリングトランジスタ１２５のドレイン端Ｄを映像信号線１０６HSに接続しソース端Ｓを駆動トランジスタ１２１のゲート端Ｇと保持容量１２０の一方の端子との接続点（ノードＮＤ１２２）に接続する場合のことであるが、図１２に対応するように簡易的に示した図１３の各図に示すように、その他の態様であっても、閾値電圧Ｖth（の絶対値）が異なることに起因してオン期間（事実上のサンプリング期間＆移動度補正期間Ｋ）に変動が生じる点では同じことが言える。

たとえば、図１３（Ａ）に示すように、ドレイン端Ｄおよびソース端Ｓの接続態様を前述と同じにしたままで、ディプレション型にした場合でもよい。この場合、移動度補正時間は、Ｖth_aのときにはｔａ、Ｖth_b（Ｖth_a＜Ｖth_bとする）のときにはｔｂ（ｔａ＜ｔｂ）となり、閾値電圧Ｖth_125（の絶対値）が大きいほど実際のオン期間（サンプリング期間＆移動度補正期間Ｋに相当）は長くなってしまう。

このように、閾値電圧Ｖth_125が正であるエンハンスメント型と閾値電圧Ｖth_125が負であるディプレション型とでは、サンプリングトランジスタ１２５のオンタイミングやオフタイミングにおけるゲート電位とソース電位の関係が正であるのか負であるのかが異なるが、閾値電圧Ｖth（の絶対値）が異なることに起因してオン期間に変動が生じる点では相違ない。なお、閾値電圧Ｖth（の絶対値）が異なることに起因するオン期間の変動方向に関しては、エンハンスメント型のときと逆になる。

また、図１３（Ｂ）に示すように、サンプリングトランジスタ１２５のドレイン端Ｄおよびソース端Ｓの接続態様を前述と逆にして、ソース端Ｓを映像信号線１０６HSに接続し、ドレイン端Ｄを駆動トランジスタ１２１のゲート端Ｇと保持容量１２０の一方の端子との接続点（ノードＮＤ１２２）に接続した場合でもよい。

この場合、移動度補正時間は、Ｖth_aのときにはｔａ、Ｖth_b（Ｖth_a＜Ｖth_bとする）のときにはｔｂ（ｔａ＜ｔｂ）となり、閾値電圧Ｖth_125（の絶対値）が大きいほど実際のオン期間（サンプリング期間＆移動度補正期間Ｋに相当）は短くなってしまう。

このように、サンプリングトランジスタ１２５のソース端Ｓとドレイン端Ｄの接続態様を逆転させた場合、オン電圧Ｖonが信号電位Ｖinに対して設定される点では、図１２に示した接続態様ではオン電圧Ｖonが書込み＆移動度補正準備期間Ｇにてサンプリングトランジスタ１２５のゲートに設定されている電圧（ここでは基準電位Ｖｏと同じとする）に対して設定されるのと異なるようになるが、閾値電圧Ｖth（の絶対値）が異なることに起因してオン期間に変動が生じる点では相違ない。なお、閾値電圧Ｖth（の絶対値）が異なることに起因するオン期間の変動方向に関しては、同じくエンハンスメント型のときの図１２に示した接続態様と同じになる。

また、図１３（Ｃ）に示すように、サンプリングトランジスタ１２５のドレイン端Ｄおよびソース端Ｓの接続態様を前述と逆にして、かつ、ディプレション型を使用することもできる。この場合、移動度補正時間は、Ｖth_aのときにはｔａ、Ｖth_b（Ｖth_a＜Ｖth_bとする）のときにはｔｂ（ｔａ＜ｔｂ）となり、閾値電圧Ｖth_125（の絶対値）が大きいほど実際のオン期間（サンプリング期間＆移動度補正期間Ｋに相当）は長くなってしまう。閾値電圧Ｖth（の絶対値）が異なることに起因するオン期間の変動方向に関しては、同様の接続態様においてエンハンスメント型を使用した場合に対して逆になるが、同じくディプレション型のときの図１３（Ａ）に示した接続態様と同じになる。

また、変形例の駆動タイミングでは、図１４に示すように、移動度補正時間は、書込駆動パルスWSと信号電位Ｖinの位相差および信号電位Ｖinの大きさによって決定される。たとえ、書込駆動パルスWSに対するアクティブＨの期間の設定幅ｔ０や書込駆動パルスWSに対する信号電位Ｖinが立上がる時点の位相差Δｔ０や信号電位Ｖinの大きさ並びに配線抵抗や配線容量が同じであっても、移動度補正時間は、サンプリングトランジスタ１２５の閾値電圧Ｖth_125のばらつきの影響を受ける。

Ｖth_ａのときにはｔａ、Ｖth_ｂ（Ｖth_ａ＜Ｖth_ｂとする）のときにはｔｂ（ｔａ＞ｔｂ）となり、閾値電圧Ｖth_125が大きいほどサンプリング期間＆移動度補正期間Ｋは短くなってしまう。サンプリングトランジスタ１２５のオフタイミングは、そのゲート電位（書込駆動パルスWSの電位）とソース電位（信号電位Ｖinの電位）との差であるゲート・ソース間Ｖgs_125と閾値電圧Ｖth_125との関係で決まるからである。

なお、図１４にて説明したことは、エンハンスメント型のサンプリングトランジスタ１２５のドレイン端Ｄを映像信号線１０６HSに接続しソース端Ｓを駆動トランジスタ１２１のゲート端Ｇと保持容量１２０の一方の端子との接続点（ノードＮＤ１２２）に接続する場合のことであるが、図示を割愛するが、基本例の駆動タイミングに関して図１３の各図に示したと同様のその他の態様であっても、概ね同じことが言える。

加えて、サンプリングトランジスタ１２５の閾値電圧Ｖth_125がばらつくと、そのオン抵抗もばらつき（変動し）、信号電位Ｖinをサンプリングしたときのその他の回路部材とのインピーダンス関係が変動してしまう。このため、信号電位Ｖinが同じであっても、保持容量１２０に書き込まれる信号電位Ｖinに対応する情報量がばらついてしまう。換言すれば、保持容量１２０への書込みゲインＧinput が、サンプリングトランジスタ１２５の閾値電圧Ｖth_125のばらつきの影響を受けてしまう。

なお、サンプリングトランジスタ１２５の特性ばらつきが移動度補正期間や書込みゲインのばらつきとして影響を与える点は、図５に示した第２比較例の画素回路Ｐに限るものではなく、特許文献１に記載されている５ＴＲ駆動の構成を採る場合でも図示を用いた具体的な説明は割愛するが同様に起こり得る。また、図２に示した第１比較例の画素回路Ｐにおいては、サンプリングトランジスタ１２５の特性ばらつきが書込みゲインのばらつきとして影響を与える。

これら、サンプリングトランジスタ１２５の閾値電圧Ｖth_125のばらつきに起因するサンプリング期間＆移動度補正期間Ｋや書込みゲインＧinput のばらつきは輝度ムラとして現れる。特に、低温ポリシリコンにおいては、線状のレーザー光（ライン光）を半導体基板に照射しつつそのライン光の長手方向と直交する方向へ走査して結晶化させるエキシマレーザーアニール処理（以下、単にアニール処理とも称する）を行なうので、そのアニール処理時の走査ムラ（照射幅や走査ピッチや走査速度や照射強度などの変動）の影響を受け、光源として使用されるレーザー光の特質（線状であること）が画素アレイ部１０２の各画素回路Ｐの特性ばらつきに現れる。

具体的には、ある走査時点（走査位置）では、線状に概ね一定かつ均等の照射強度で半導体基板を照射するので、各画素回路Ｐの特性が、レーザー光（ライン光）の長手方向に沿っては概ね均等になるのに対して、アニール処理時の走査方向には、ばらつきを持ってしまう。その結果、表示画面上では、アニール処理時の走査方向と一定の関係を持って線状に輝度ムラが発生し、視覚的には、筋状のノイズとして観察されてしまう。

線状のレーザー光で半導体基板を走査してアニール処理を行なうので、画素アレイ部１０２における画素回路Ｐの特性ばらつきが本質的に線状相関性を持って現れ易い特徴があり、各画素回路Ｐの特性ばらつきのレベルが小さくても、それが筋状のノイズとなって画像に現れ、視覚的にも感知され易い傾向がある。

各画素回路Ｐの特性ばらつきのレベルが同じであっても、それが線状に蓄積し筋模様として認識される場合と、不規則に分布している場合では、人間の感じ方は大きく異なり、不規則に分布している場合の方がずっと自然に受け入れることができる。これは、幾何学的なパターン認識ができる場合は、どうしてもそこに意識が集中してしまうという人間の認知心理学的な特性によるものである。

このような問題を解消するには、線状のレーザー光の照射幅や走査ピッチや走査速度や照射強度などのアニール処理時のばらつき要因を極力小さくすることが先ず第１の手法として考えられる。しかしながら、当然に、その対処には限度がある。

そこで、本実施形態では、表示画面上において筋状に現れる輝度ムラの要因が、線状のレーザー光を走査するアニール処理にある点に着目し、アニール処理時の照射幅および走査ピッチを考慮したサンプリングトランジスタ１２５の構成に特徴を持つ画素回路Ｐにするとともに、半導体回路形成時のパターン設計を工夫する。回路的な側面からと製造面から対策を講じるのである。具体的には、アニール処理時の走査過程におけるある時点での、アニール処理時の一照射幅内におけるサンプリングトランジスタ１２５の配置を工夫することで、アニール処理時のばらつき要因が表示画面に与える影響を緩和する。以下、画素回路からの側面と、半導体回路形成時のパターン設計および製造プロセスの側面とについて、具体的に説明する。

＜画素回路：本実施形態：第１例＞
図１５は、表示画面上におけるアニール処理時のばらつき要因を緩和し得るようにした本実施形態の画素回路Ｐの第１例と、当該画素回路Ｐを備えた有機ＥＬ表示装置の一実施形態を示す図である。本実施形態の第１例の画素回路Ｐを画素アレイ部１０２に備える有機ＥＬ表示装置１を本実施形態の第１例の有機ＥＬ表示装置１と称する。

先ず、本実施形態の第１例の有機ＥＬ表示装置１は、図５に示した第２比較例の画素回路Ｐと同様の機能要素を持つ複数の画素回路Ｐを行列状に配置した画素アレイ部１０２を備え、たとえば、有機ＥＬ素子１２７の経時劣化による駆動電流変動を防ぐ回路（ブートストラップ回路）を搭載し、また駆動トランジスタ１２１の特性変動（閾値電圧ばらつきや移動度ばらつき）による駆動電流変動を防ぐ駆動方式を採用する点に特徴を有する。そのため、駆動タイミングとしては、図６〜図６Ｉに示した第２比較例と同じものが適用される。

加えて、本実施形態の第１例の有機ＥＬ表示装置１においては、画素回路Ｐごとに、画素回路Ｐを構成するサンプリングトランジスタ１２５を複数並列に配置する。回路図的には、映像信号線１０６HSと駆動トランジスタ１２１のゲート端Ｇとの間に、各同一端子同士（なおソース端とドレイン端とは逆であってもよい）を接続する。つまり電気信号的には、複数個のサンプリングトランジスタを並列接続する。

たとえば、図１５では、２つのサンプリングトランジスタ１２５ａ，１２５ｂを使用し、サンプリングトランジスタ１２５ａ，１２５ｂは、各ドレイン端Ｄを共通に映像信号線１０６HSに接続し、各ソース端Ｓを共通に駆動トランジスタ１２１のゲート端Ｇに接続し、各ゲート端Ｇを共通に書込走査線１０４WSに接続している。

一方、基板１０１上に物理的に複数のサンプリングトランジスタ１２５を並列に配置する際には、１つの画素回路Ｐに１つのサンプリングトランジスタ１２５を設けたときと同じ画素ピッチを維持するべく、トランジスタサイズを等分にして配置する。

たとえば、サンプリングトランジスタ１２５を１つとしたときの設計値で、サンプリングトランジスタ１２５のゲート長がＬ、ゲート幅がＷの場合、２つに分けたサンプリングトランジスタ１２５ａ，１２５ｂでは、ゲート長をＬ、ゲート幅をＷ／２とすれば、レイアウト面積は変わることがなく、画素ピッチを広げることなく配置が可能である。こうすることで、一方の行（または列）のサンプリングトランジスタ１２５ａと他方の行（または列）のサンプリングトランジスタ１２５ｂとの間隔を近づけることができる。

また、回路パターンの側面を考慮したとき、複数のサンプリングトランジスタ１２５ａ，１２５ｂをアニール処理時の走査方向に沿って、かつ走査時のレーザー光の照射幅内に少なくとも１つが完全に納まるとともに、他の一部（好ましくは２つめも完全に）も収まような配置にする。

つまり、製造時のアニール処理時には、その複数個のサンプリングトランジスタの配置態様に適合するように、走査方向や照射幅や走査ピッチを設定する。好ましくは、複数個に分けたサンプリングトランジスタ１２５の配列方向に関して、その配列ピッチよりもアニール処理時の１回当たりの照射幅を広くする、換言すれば、アニール処理時の１回当たりの照射幅よりも各サンプリングトランジスタの配列ピッチの方が狭くなるようにする。

その結果として、隣接行（または隣接列）間でのサンプリングトランジスタ１２５ａ，１２５ｂの特性を、行（または列）内に１つのサンプリングトランジスタ１２５を配する場合よりも近づけることができ、行（または列）内の画素回路Ｐ全体としては、隣接行（または隣接列）との特性差が少なくなり、筋状の輝度ムラは緩和される。

たとえば、図１５では、行方向に延在した線状のレーザー光を列方向に走査を進める事例で、２つのサンプリングトランジスタ１２５ａ，１２５ｂを、回路パターンの側面での配置をも考慮して、回路図上でも、概ね、回路パターン上のサンプリングトランジスタ１２５ａ，１２５ｂの配置概要と対応させて示している。こうすることで、第１例においては、一方の行のサンプリングトランジスタ１２５ａと他方の隣接行のサンプリングトランジスタ１２５ｂとの間隔を近づけることができる。

製造時には、図１５にも示しているように、画素回路Ｐの１行分を含むようにアニール処理時の照射幅を設定する。こうすることで、先ず、アニール処理時の走査過程におけるある時点での、アニール処理時の一照射幅内には、走査ピッチに関わらず、必ず、複数個（本例では２個）のサンプリングトランジスタ１２５が入る。図１５では、照射幅を画素ピッチと同じにした例で示している。

なお、言うまでもないが、アニール処理時の走査過程では、必ず、各走査ステップでの照射幅の一部が重なるように、走査を進めていく。たとえば、図１５では、走査ピッチを、照射幅の半分にした例で示している。

こうすることで、アニール処理走査過程のある時点でちょうど行上にあるときには（Ｐａ）、１つの画素回路Ｐの全体が照射幅内にちょうど納まるような関係となる（もちろん、この時点は未だ画素回路Ｐは形成されていないが：以下同様）。したがって、その照射幅内には、同一行の各サンプリングトランジスタ１２５ａ，１２５ｂが納まる。

次の走査ステップでは照射幅の半分だけ走査が進むので、２行分について、それぞれ半分が照射幅内にちょうど納まるような関係となる（Ｐｂ）。したがって、その照射幅内には、一方の行のサンプリングトランジスタ１２５（たとえば１２５ａ）と、他方の行のサンプリングトランジスタ１２５（前例との対比では１２５ｂ）とが納まる。

さらに次の走査ステップでは照射幅の半分だけ走査が進むので、次の行の画素回路Ｐの全体が照射幅内にちょうど納まるような関係となる（Ｐｃ）。たがって、その照射幅内には、同一行の各サンプリングトランジスタ１２５ａ，１２５ｂが納まる。

さらに次の走査ステップでは照射幅の半分だけ走査が進むので、２行分について、それぞれ半分が照射幅内にちょうど納まるような関係となる（Ｐｄ）。したがって、その照射幅内には、一方の行のサンプリングトランジスタ１２５（たとえば１２５ａ）と、他方の行のサンプリングトランジスタ１２５（前例との対比では１２５ｂ）とが納まる。以下、同様の繰り返しとなる。

ここで、Ｐａ，Ｐｂ，Ｐｃ，Ｐｄ時点でのアニール処理時に、照射幅や走査ピッチや走査速度や照射強度などの変動が少しあったとすると、その影響が各サンプリングトランジスタ１２５ａ，１２５ｂの特性ばらつきとして現れる。

しかしながら、各行の各サンプリングトランジスタ１２５ａ，１２５ｂは、複数時点でアニール処理を受けるので、行内での画素回路Ｐ全体としてのサンプリングトランジスタの特性としては、各時点のアニール処理ばらつきの影響が緩和される。

たとえば、２行目の画素回路Ｐでは、サンプリングトランジスタ１２５ａはＰｂ時点とＰｃ時点でアニール処理がなされ、サンプリングトランジスタ１２５ｂはＰｃ時点とＰｄ時点でアニール処理がなされる。２行目の画素回路Ｐのサンプリングトランジスタの特性は、Ｐｂ，Ｐｃ時点でアニール処理されたサンプリングトランジスタ１２５ａの特性とＰｃ，Ｐｄ時点でアニール処理されたサンプリングトランジスタ１２５ｂの特性を合成したものとなる。

他行との関係においては、サンプリングトランジスタ１２５ａ，１２５ｂの間隔が近づいており、隣接行間でのサンプリングトランジスタ１２５ａ，１２５ｂの特性を、行内に１つのサンプリングトランジスタ１２５を配する場合よりも揃えることができ、行内の画素回路Ｐ全体としては、隣接行との特性差が少なくなり、筋状の輝度ムラは緩和される。

＜画素回路：本実施形態：第２例＞
図１６は、表示画面上におけるアニール処理時のばらつき要因を緩和し得るようにした本実施形態の画素回路Ｐの第２例と、当該画素回路Ｐを備えた有機ＥＬ表示装置の一実施形態を示す図である。本実施形態の第２例の画素回路Ｐを画素アレイ部１０２に備える有機ＥＬ表示装置１を本実施形態の第２例の有機ＥＬ表示装置１と称する。

画素回路Ｐごとに、画素回路Ｐを構成するサンプリングトランジスタ１２５を複数配置する基本的な考え方は、図１５に示した第１例と同じである。一方、第１例では、行方向に延在した線状のレーザー光を列方向に走査を進める場合に対応するように、複数のサンプリングトランジスタ１２５を列方向に並べていたのに対して、第２例では、列方向に延在した線状のレーザー光を行方向に走査を進める場合に対応するように、複数のサンプリングトランジスタ１２５を行方向に並べる点が異なる。

たとえば、図１６では、列方向に延在した線状のレーザー光を行方向に走査を進める事例で、２つのサンプリングトランジスタ１２５ａ，１２５ｂを、回路パターンの側面での配置をも考慮して、回路図上でも、概ね、回路パターン上のサンプリングトランジスタ１２５ａ，１２５ｂの配置概要と対応させて示している。こうすることで、第２例においては、一方の列のサンプリングトランジスタ１２５ａと他方の隣接列のサンプリングトランジスタ１２５ｂとの間隔を近づけることができる。

製造時には、図１６にも示しているように、画素回路Ｐの１列分を含むようにアニール処理時の照射幅を設定する。こうすることで、先ず、アニール処理時の走査過程におけるある時点での、アニール処理時の一照射幅内には、走査ピッチに関わらず、必ず、複数個（本例では２個）のサンプリングトランジスタ１２５が入る。図１６では、照射幅を画素ピッチと同じにした例で示している。

こうすることで、アニール処理走査過程のある時点でちょうど列上にあるときには（Ｐａ）、１つの画素回路Ｐの全体が照射幅内にちょうど納まるような関係となる（もちろん、この時点は未だ画素回路Ｐは形成されていないが：以下同様）。したがって、その照射幅内には、同一列の各サンプリングトランジスタ１２５ａ，１２５ｂが納まる。

次の走査ステップでは照射幅の半分だけ走査が進むので、２列分について、それぞれ半分が照射幅内にちょうど納まるような関係となる（Ｐｂ）。したがって、その照射幅内には、一方の列のサンプリングトランジスタ１２５（たとえば１２５ａ）と、他方の列のサンプリングトランジスタ１２５（前例との対比では１２５ｂ）とが納まる。

さらに次の走査ステップでは照射幅の概ね半分だけ走査が進むので、次の列の画素回路Ｐの全体が照射幅内にちょうど納まるような関係となる（Ｐｃ）。したがって、その照射幅内には、同一列の各サンプリングトランジスタ１２５ａ，１２５ｂが納まる。

さらに次の走査ステップでは照射幅の概ね半分だけ走査が進むので、２列分について、それぞれ半分が照射幅内にちょうど納まるような関係となる（Ｐｄ）。したがって、その照射幅内には、一方の列のサンプリングトランジスタ１２５（たとえば１２５ａ）と、他方の列のサンプリングトランジスタ１２５（前例との対比では１２５ｂ）とが納まる。以下、同様の繰り返しとなる。

これにより、Ｐａ，Ｐｂ，Ｐｃ，Ｐｄ時点でのアニール処理時に照射幅や走査ピッチや走査速度や照射強度などの変動があっても、列内での画素回路Ｐ全体としてのサンプリングトランジスタの特性としては、各時点のアニール処理ばらつきの影響が緩和される。

たとえば、２列目の画素回路Ｐでは、サンプリングトランジスタ１２５ａはＰｂ時点とＰｃ時点でアニール処理がなされ、サンプリングトランジスタ１２５ｂはＰｃ時点とＰｄ時点でアニール処理がなされる。２列目の画素回路Ｐのサンプリングトランジスタの特性は、Ｐｂ，Ｐｃ時点でアニール処理されたサンプリングトランジスタ１２５ａの特性とＰｃ，Ｐｄ時点でアニール処理されたサンプリングトランジスタ１２５ｂの特性を合成したものとなる。

他列との関係においては、サンプリングトランジスタ１２５ａ，１２５ｂの間隔が近づいており、隣接列間でのサンプリングトランジスタ１２５ａ，１２５ｂの特性を、列内に１つのサンプリングトランジスタ１２５を配する場合よりも揃えることができ、列内の画素回路Ｐ全体としては、隣接列との特性差が少なくなり、筋状の輝度ムラは緩和される。

このように、画素回路Ｐごとにサンプリングトランジスタ１２５を複数に分け、その配置態様を勘案してアニール処理時の走査方向や照射幅および走査ピッチを適合させることで、画素回路Ｐ全体としてのサンプリングトランジスタ１２５の合成特性を近づけることができる。その結果として、輝度ムラを防止し、良好な画質を得ることが可能となる。

以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、上記の実施形態は、クレーム（請求項）に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

＜画素回路の変形例＞
たとえば、回路理論上は「双対の理」が成立するので、画素回路Ｐに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、図５に示した画素回路Ｐがｎチャネル型のトランジスタを用いて構成しているのに対し、ｐチャネル型のトランジスタを用いて画素回路Ｐを構成する。これに合わせて映像信号Ｖsig の基準電位Ｖｏに対する信号電位Ｖinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。

たとえば「双対の理」に従った変形態様の画素回路Ｐでは、ｐチャネル型の駆動トランジスタ（以下ｐ型駆動トランジスタ１２１ｐと称する）のゲート端Ｇとソース端Ｓとの間に保持容量１２０を接続し、ｐ型駆動トランジスタ１２１ｐのソース端Ｓを直接に有機ＥＬ素子１２７のカソード端Ｋに接続する。有機ＥＬ素子１２７のアノード端Ａは基準電位としてのアノード電位Ｖanode にする。このアノード電位Ｖanode は、基準電位を供給する全画素共通の基準電源（高電位側）に接続する。

ｐ型駆動トランジスタ１２１ｐは、そのドレイン端Ｄが低電圧側の電源電位Ｖcc_Lに接続され、有機ＥＬ素子１２７を発光させる駆動電流Ｉdsを流す。映像信号線１０６HSと書込走査線１０４WSとの交差部にはｐチャネル型のサンプリングトランジスタ（以下ｐ型サンプリングトランジスタ１２５ｐと称する）を配する。ｐ型サンプリングトランジスタ１２５ｐは、ゲート端Ｇを書込走査部１０４からの書込走査線１０４WSに接続し、ドレイン端Ｄ（もしくはソース端Ｓ）を映像信号線１０６HSに接続し、ソース端Ｓ（もしくはドレイン端Ｄ）をｐ型駆動トランジスタ１２１ｐのゲート端Ｇと保持容量１２０の一方の端子との接続点に接続する。ｐ型サンプリングトランジスタ１２５ｐのゲート端Ｇには書込走査部１０４からアクティブＬの書込駆動パルスWSを供給する。

このような双対の理を適用してトランジスタをｐ型にした変形例の有機ＥＬ表示装置においても、前述のｎ型にした有機ＥＬ表示装置と同様に、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することができる。加えて、画素回路Ｐごとに、画素回路Ｐを構成するサンプリングトランジスタ１２５を複数に分けて配置する基本的な考え方を適用することで、画素回路Ｐ全体としてのサンプリングトランジスタ１２５の合成特性を近づけることができ、輝度ムラを防止し、良好な画質を得ることができる。

なお、ここで説明した変形例は、図５に示した構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。

本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。 本実施形態の画素回路および有機ＥＬ表示装置に対する第１比較例を示す図である。 図２に示した第１比較例の画素回路の動作を説明するタイミングチャートである。 有機ＥＬ素子や駆動トランジスタの特性ばらつきが駆動電流に与える影響を説明する図である。 駆動トランジスタの特性ばらつきが駆動電流に与える影響の改善手法の概念を説明する図（その１）である。 駆動トランジスタの特性ばらつきが駆動電流に与える影響の改善手法の概念を説明する図（その２）である。 本実施形態の画素回路および有機ＥＬ表示装置に対する第２比較例を示す図である。 図５に示した第２比較例の画素回路に関する駆動タイミングの基本例を説明するタイミングチャートである。 第２比較例の画素回路に対する駆動タイミングにおける発光期間Ｂの等価回路と動作説明の図である。 第２比較例の画素回路に対する駆動タイミングにおける初期化期間Ｃの等価回路と動作説明の図である。 第２比較例の画素回路に対する駆動タイミングにおける閾値補正期間Ｅの当初の期間Ｄの等価回路と動作説明の図である。 第２比較例の画素回路に対する駆動タイミングにおける閾値補正期間Ｅの等価回路と動作説明の図である。 第２比較例の画素回路に対する駆動タイミングにおける期間Ｆの等価回路と動作説明の図である。 第２比較例の画素回路に対する駆動タイミングにおける書込み＆移動度補正準備期間Ｇの等価回路と動作説明の図である。 第２比較例の画素回路に対する駆動タイミングにおけるサンプリング期間＆移動度補正期間Ｈの等価回路と動作説明の図である。 第２比較例の画素回路に対する駆動タイミングにおける発光期間Ｉの等価回路と動作説明の図である。 移動度補正期間を決定する画素回路に対する動作タイミングを説明する模式図である。 サンプリング期間および移動度補正期間と書込走査線および映像信号線の配線抵抗および配線容量との関係を説明する模式図であって、図６に示した基本例の駆動タイミングでの画面左右方向に着目した場合を示す。 サンプリング期間および移動度補正期間と書込走査線および映像信号線の配線抵抗および配線容量との関係を説明する模式図であって、図６に示した基本例の駆動タイミングでの画面上下方向に着目した場合を示す。 サンプリング期間および移動度補正期間と書込走査線および映像信号線の配線抵抗および配線容量との関係を説明する模式図であって、図６に示した基本例に対する変形例の駆動タイミングでの画面左右方向に着目した場合を示す。 サンプリング期間および移動度補正期間と書込走査線および映像信号線の配線抵抗および配線容量の関係を説明する模式図であって、図８に対する変形例を示す。 図６に示した基本例の駆動タイミングとした場合に、サンプリングトランジスタの閾値電圧ばらつきが移動度補正期間に与える影響を説明する図である。 図６に示した基本例の駆動タイミングとした場合に、サンプリングトランジスタの閾値電圧ばらつきが移動度補正期間に与える影響を説明する図（図１２に対する変形例）である。 図６に示した基本例に対する変形例の駆動タイミングとした場合に、サンプリングトランジスタの閾値電圧ばらつきが移動度補正期間に与える影響を説明する図である。 本実施形態の画素回路および有機ＥＬ表示装置の第１例を示す図である。 本実施形態の画素回路および有機ＥＬ表示装置の第２例を示す図である。

符号の説明

１…有機ＥＬ表示装置、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０４WS…書込走査線、１０５…駆動走査部、１０５DSL …電源供給線、１０６…水平駆動部、１０６HS…映像信号線、１０９…制御部、１２０…保持容量、１２１…駆動トランジスタ、１２５，１２５ａ，１２５ｂ…サンプリングトランジスタ、１２７…有機ＥＬ素子、Ｃel…有機ＥＬ素子の寄生容量、Ｐ…画素回路、Ｖsig …映像信号、Ｖｏ…基準電位、Ｖin…信号電位、Ｖcc_H…第１電位、Ｖcc_L…第２電位、WS…書込駆動パルス、DSL …電源駆動パルス

Claims (16)

1. 駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号線を介して供給される映像信号の内の信号電位に応じた情報を保持する保持容量、前記信号電位に応じた情報を前記保持容量に書き込む電気信号的に並列接続された複数個のサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と、
   前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して、１行分の各保持容量に映像信号の信号電位に応じた情報を書き込むとための書込走査パルスを出力する書込走査部、前記書込走査部での前記線順次走査に合わせて１行分の映像信号を前記映像信号線に供給する水平駆動部を具備する制御部と
   を備えることを特徴とする表示装置。
2. 前記保持容量は、前記駆動トランジスタの制御入力端と出力端の間に接続されている
   ことを特徴とする請求項１に記載の表示装置。
3. 前記制御部は、前記駆動トランジスタの前記電源供給端子に前記第１電位に対応する電圧が供給され、かつ前記サンプリングトランジスタに前記映像信号における基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させ、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持するための閾値補正動作を行なうように制御する
   ことを特徴とする請求項２に記載の表示装置。
4. 前記制御部は、前記信号電位の前記保持容量への書込みに先行する複数の水平周期で、前記閾値補正動作を繰り返し実行するように制御する
   ことを特徴とする請求項３に記載の表示装置。
5. 前記制御部は、前記閾値補正動作に先立って、前記駆動トランジスタの電源供給端に前記第２電位に対応する電圧が供給され、かつ前記サンプリングトランジスタに前記映像信号の基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させて、前記閾値補正動作用の準備動作を行なうように制御する
   ことを特徴とする請求項３に記載の表示装置。
6. 前記制御部は、前記閾値補正動作の後、前記駆動トランジスタの移動度に対する補正分を前記保持容量に書き込まれる情報に加える
   ことを特徴とする請求項３に記載の表示装置。
7. 前記制御部は、前記閾値補正動作の後、前記サンプリングトランジスタに前記信号電位が供給されている時間帯で前記サンプリングトランジスタを導通させることで前記保持容量に前記信号電位に応じた情報を書き込む際、前記駆動トランジスタの移動度に対する補正分を前記保持容量に書き込まれる情報に加える
   ことを特徴とする請求項６に記載の表示装置。
8. 前記制御部は、前記サンプリングトランジスタに前記信号電位が供給されている時間帯内の所定位置で当該時間帯より短い期間だけ前記サンプリングトランジスタを導通させる前記書込兼初期化走査パルスを生成する
   ことを特徴とする請求項７に記載の表示装置。
9. 前記制御部は、前記前記書込兼初期化走査パルスの幅を調整可能に構成されている
   ことを特徴とする請求項８に記載の表示装置。
10. 前記制御部は、前記信号電位と前記書込兼初期化走査パルスとの相対的な位相差を調整可能に構成されている
    ことを特徴とする請求項７に記載の表示装置。
11. 前記水平駆動部は、前記信号電位の切替り時に傾斜をつけることで、前記駆動トランジスタの移動度を補正する期間を前記信号電位の大きさに追従させる
    ことを特徴とする請求項６に記載の表示装置。
12. 前記制御部は、前記保持容量に前記信号電位に対応する情報が書き込まれた時点で前記サンプリングトランジスタを非導通状態にして前記駆動トランジスタの前記制御入力端への前記映像信号の供給を停止させ、当該駆動トランジスタの前記出力端の電位変動に前記制御入力端の電位が連動する動作を可能にする
    ことを特徴とする請求項２に記載の表示装置。
13. 駆動電流を生成する駆動トランジスタと、
    前記駆動トランジスタの出力端に接続された電気光学素子と、
    映像信号線を介して供給される映像信号の内の信号電位に応じた情報を保持する保持容量と、
    前記信号電位に応じた情報を前記保持容量に書き込む電気信号的に並列接続された複数個のサンプリングトランジスタと
    を具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部と
    を具備し、
    前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光するようにされている
    ことを特徴とする画素回路。
14. 駆動電流を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号線を介して供給される映像信号の内の信号電位に応じた情報を保持する保持容量、前記信号電位に応じた情報を前記保持容量に書き込む電気信号的に並列接続された複数個のサンプリングトランジスタを具備し、前記保持容量に保持された情報に基づく駆動電流を前記駆動トランジスタで生成して前記電気光学素子に流すことで当該電気光学素子が発光する画素回路が行列状に配置されている画素アレイ部を備えた表示装置の製造方法であって、
    前記複数個のサンプリングトランジスタが配置される位置に応じて、アニール処理時の走査方向、照射幅、および走査ピッチを設定する
    ことを特徴とする表示装置の製造方法。
15. 前記複数個のサンプリングトランジスタを列方向および行方向の何れか一方に一列に配置する場合には、列方向および行方向の他方の方向に延在した線状の光源を前記列方向および行方向の前記一方の方向に走査を進める
    ことを特徴とする請求項１４に記載の表示装置の製造方法。
16. 前記複数個のサンプリングトランジスタの配列方向に関して、各サンプリングトランジスタの配列ピッチよりも前記アニール処理時の１回当たりの照射幅の方を広く設定する
    ことを特徴とする請求項１５に記載の表示装置の製造方法。

Images