JP2013257570A - 発光装置、表示モジュール及び電子機器 - Google Patents

発光装置、表示モジュール及び電子機器 Download PDF

Info

Publication number
JP2013257570A
JP2013257570A JP2013141617A JP2013141617A JP2013257570A JP 2013257570 A JP2013257570 A JP 2013257570A JP 2013141617 A JP2013141617 A JP 2013141617A JP 2013141617 A JP2013141617 A JP 2013141617A JP 2013257570 A JP2013257570 A JP 2013257570A
Authority
JP
Japan
Prior art keywords
transistor
light
potential
conductive film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013141617A
Other languages
English (en)
Other versions
JP5442894B2 (ja
Inventor
Kiyoko Inoue
聖子 井上
Hiroyuki Miyake
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013141617A priority Critical patent/JP5442894B2/ja
Publication of JP2013257570A publication Critical patent/JP2013257570A/ja
Application granted granted Critical
Publication of JP5442894B2 publication Critical patent/JP5442894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Surgical Instruments (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】トランジスタの閾値電圧のばらつきによる画素間の輝度のばらつきが抑えられる、発光装置の提供。
【解決手段】トランジスタ１１〜１５と、第１の配線と、第２の配線と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、容量素子１６と、発光素子１７とを、少なくとも有する。第１のスイッチは、第１の配線と容量素子の一方の電極との間の導通または非導通を選択する機能を有する。容量素子の他方の電極は、トランジスタのソース及びドレインの一方に接続される。第２のスイッチは、第２の配線と、トランジスタのゲートとの間の導通または非導通を選択する機能を有する。第３のスイッチは、容量素子の一方の電極と、トランジスタのゲートとの間の導通または非導通を選択する機能を有する。第４のスイッチは、トランジスタのソース及びドレインの一方と、発光素子の陽極との間の導通または非導通を選択する機能を有する。
【選択図】図１

Description

本発明は、トランジスタが各画素に設けられた発光装置に関する。
発光素子を用いた表示装置は視認性が高く、薄型化に最適であると共に、視野角にも制限
が無いため、ＣＲＴ（ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ）や液晶表示装置に替わる表示
装置として注目されている。発光素子を用いたアクティブマトリクス型の表示装置は、具
体的に提案されている構成がメーカーによって異なるが、通常、少なくとも発光素子と、
画素へのビデオ信号の入力を制御するトランジスタ（スイッチング用トランジスタ）と、
当該発光素子に供給する電流値を制御するトランジスタ（駆動用トランジスタ）とが、各
画素に設けられている。
画素に設ける上記トランジスタをすべて同じ極性とすることで、トランジスタの作製工程
において、半導体膜に一導電性を付与する不純物元素の添加などの工程を、一部省略する
ことができる。下記の特許文献１には、ｎチャネル型トランジスタのみで画素が構成され
ている発光素子型ディスプレイについて、記載されている。
特開２００３−１９５８１０号公報
ところで、発光装置では、駆動用トランジスタのドレイン電流が発光素子に供給されるた
め、画素間において駆動用トランジスタの閾値電圧にばらつきが生じると、発光素子の輝
度にもそのばらつきが反映されてしまう。従って、閾値電圧のばらつきを見越して駆動用
トランジスタの電流値を補正することができる画素構成の提案は、発光装置の画質向上を
図る上で、重要な課題である。
また、一般的に、発光素子の陽極として用いる導電膜は、発光素子の陰極として用いる導
電膜よりも、大気中においてその表面が酸化されにくい。なおかつ、発光素子の陽極とし
て用いる導電膜は、通常、スパッタリング法を用いて形成されるため、発光材料を含むＥ
Ｌ層上に陽極を形成すると、スパッタダメージによりＥＬ層が損傷を受けやすい。よって
、陽極、ＥＬ層、陰極の順に積層された構造を有する発光素子は、作製プロセスも簡易で
あり、高い発光効率が得られやすい。しかし、上記構造の発光素子にｎチャネル型の駆動
用トランジスタを組み合わせる場合、駆動用トランジスタのソースが発光素子の陽極に接
続される。よって、発光材料の劣化に伴って、発光素子の陽極と陰極間の電圧が増加する
と、駆動用トランジスタにおいてソースの電位が上昇し、ゲートとソース間の電圧（ゲー
ト電圧）が小さくなる。そのため、駆動用トランジスタのドレイン電流、すなわち、発光
素子に供給される電流が小さくなり、発光素子の輝度が低下する。
上述したような技術的背景のもと、本発明は、駆動用トランジスタの閾値電圧のばらつき
による画素間の輝度のばらつきが抑えられる、発光装置の提供を課題の一つとする。或い
は、本発明は、ＥＬ層の劣化により、発光素子の輝度が低下するのを抑制できる発光装置
の提供を、課題の一つとする。
本発明の発光装置の一態様は、トランジスタと、第１の配線と、第２の配線と、第１のス
イッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、容量素子と、発光
素子とを、少なくとも有する。第１のスイッチは、第１の配線と容量素子の一対の電極の
うちの一方との間の導通または非導通を選択する機能を有する。容量素子の一対の電極の
うちの他方は、トランジスタのソース及びドレインの一方に接続される。第２のスイッチ
は、第２の配線と、トランジスタのゲートとの間の導通または非導通を選択する機能を有
する。第３のスイッチは、容量素子の一対の電極のうちの一方と、トランジスタのゲート
との間の導通または非導通を選択する機能を有する。第４のスイッチは、トランジスタの
ソース及びドレインの一方と、発光素子の陽極との間の導通または非導通を選択する機能
を有する。
或いは、本発明の発光装置の一態様は、トランジスタと、第１の配線と、第２の配線と、
第３の配線と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッ
チと、容量素子と、発光素子とを、少なくとも有する。第１のスイッチは、第１の配線と
容量素子の一対の電極のうちの一方との間の導通または非導通を選択する機能を有する。
容量素子の一対の電極のうちの他方は、トランジスタのソース及びドレインの一方及び発
光素子の陽極に接続される。第２のスイッチは、第２の配線と、トランジスタのゲートと
の間の導通または非導通を選択する機能を有する。第３のスイッチは、容量素子の一対の
電極のうちの一方と、トランジスタのゲートとの間の導通または非導通を選択する機能を
有する。第４のスイッチは、トランジスタのソース及びドレインの一方と、第３の配線と
の間の導通または非導通を選択する機能を有する。
なお、上記スイッチは、電流または電位の供給を制御する機能を有する素子であり、例え
ば、電気的スイッチまたは機械的なスイッチなどを用いることができる。具体的には、ト
ランジスタ、ダイオードなどで構成すればよい。また、スイッチはトランジスタを組み合
わせた論理回路でもよい。
本発明の一態様に係る発光装置では、上記構成により、駆動用トランジスタの閾値電圧よ
りも高く、なおかつ、駆動用トランジスタのソースとドレイン間の電圧に上記閾値電圧を
加算することで得られる電圧よりも低い電圧を、駆動用トランジスタのゲートとソース間
に印加することができる。上記電圧を印加した状態で、駆動用トランジスタのソースをフ
ローティング（浮遊状態）とすることで、駆動用トランジスタのゲートとソースの間に閾
値電圧を取得することができる。そして、ソースをフローティング（浮遊状態）としたま
ま、ゲートに画像信号の電圧を与えると、駆動用トランジスタのゲートとソース間に、画
像信号の電圧に閾値電圧を加算した電圧が与えられる。発光素子は、駆動用トランジスタ
のゲート電圧に見合った値の電流が供給され、階調の表示を行う。
本発明の一態様に係る発光装置では、画像信号の電圧に、トランジスタの閾値電圧を加算
することで得られる電位を、トランジスタのゲート電極に与えることができる。よって、
閾値電圧の補正と、陽極の電位の補正とを行うことで、発光装置の画質の向上を実現でき
る。
画素の回路図。 画素の動作を示すタイミングチャート。 画素の動作を示す図。 画素の動作を示すタイミングチャート。 画素の動作を示す図。 画素の上面図。 画素の断面図。 画素の上面図。 画素の断面図。 画素の断面図。 画素の断面図。 パネルの斜視図。 電子機器の図。 酸化物半導体の構造を説明する図。 酸化物半導体の構造を説明する図。 酸化物半導体の構造を説明する図。 シミュレーションの結果を示す図。 シミュレーションの結果を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、本明細書において発光装置とは、発光素子が各画素に形成されたパネルと、該パネ
ルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを、その範疇に含む。
（実施の形態１）
図１（Ａ）に、本発明の一態様に係る発光装置が有する、画素１００の構成を一例として
示す。
画素１００は、トランジスタ１１乃至トランジスタ１５と、容量素子１６と、発光素子１
７とを有する。なお、図１（Ａ）では、トランジスタ１１乃至トランジスタ１５がｎチャ
ネル型である場合を例示している。
トランジスタ１２は、配線ＳＬと、容量素子１６の一対の電極のうちの一方との間の導通
または非導通を選択する機能を有する。容量素子１６の一対の電極のうちの他方は、トラ
ンジスタ１１のソース及びドレインの一方に接続される。トランジスタ１３は、配線ＩＬ
と、トランジスタ１１のゲートとの間の導通または非導通を選択する機能を有する。トラ
ンジスタ１４は、容量素子１６の一対の電極のうちの一方と、トランジスタ１１のゲート
との間の導通または非導通を選択する機能を有する。トランジスタ１５は、トランジスタ
１１のソース及びドレインの一方と、発光素子１７の陽極との間の導通または非導通を選
択する機能を有する。
さらに、図１（Ａ）では、トランジスタ１１のソース及びドレインの他方は配線ＶＬに接
続されている。
また、トランジスタ１２における導通または非導通の選択は、トランジスタ１２のゲート
に接続された配線Ｇ１の電位により定まる。トランジスタ１３における導通または非導通
の選択は、トランジスタ１３のゲートに接続された配線Ｇ１の電位により定まる。トラン
ジスタ１４における導通または非導通の選択は、トランジスタ１４のゲートに接続された
配線Ｇ２の電位により定まる。トランジスタ１５における導通または非導通の選択は、ト
ランジスタ１５のゲートに接続された配線Ｇ３の電位により定まる。
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧又は電位が、
供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続
している状態を必ずしも指すわけではなく、電流、電圧又は電位が、供給可能、或いは伝
送可能であるように、配線、導電膜、抵抗、ダイオード、トランジスタなどの素子を介し
て間接的に接続している状態も、その範疇に含む。
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の
機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜
が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
発光素子１７は、陽極と、陰極と、陽極と陰極の間に設けられたＥＬ層とを有する。ＥＬ
層は、単層または複数の層で構成されていて、これらの層の中に、発光性の物質を含む発
光層を少なくとも含んでいる。ＥＬ層は、陰極を基準としたときの、陰極と陽極間の電位
差が、発光素子１７の閾値電圧Ｖｔｈｅ以上になったときに供給される電流により、エレ
クトロルミネッセンスが得られる。エレクトロルミネッセンスには、一重項励起状態から
基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光
）とが含まれる。
なお、トランジスタが有するソースとドレインは、トランジスタの極性及びソースとドレ
インに与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル
型トランジスタでは、ソースとドレインのうち、低い電位が与えられる方がソースと呼ば
れ、高い電位が与えられる方がドレインと呼ばれる。また、ｐチャネル型トランジスタで
は、ソースとドレインのうち、低い電位が与えられる方がドレインと呼ばれ、高い電位が
与えられる方がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定さ
れているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上
記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
次いで、図１（Ｂ）に、本発明の一態様に係る発光装置が有する、画素１００の別の一例
を示す。
画素１００は、トランジスタ１１乃至トランジスタ１５と、容量素子１６と、発光素子１
７とを有する。なお、図１（Ｂ）では、トランジスタ１１乃至トランジスタ１５がｎチャ
ネル型である場合を例示している。
トランジスタ１２は、配線ＳＬと、容量素子１６の一対の電極のうちの一方との間の導通
または非導通を選択する機能を有する。容量素子１６の一対の電極のうちの他方は、トラ
ンジスタ１１のソース及びドレインの一方及び発光素子１７の陽極に接続される。トラン
ジスタ１３は、配線ＩＬと、トランジスタ１１のゲートとの間の導通または非導通を選択
する機能を有する。トランジスタ１４は、容量素子１６の一対の電極のうちの一方と、ト
ランジスタ１１のゲートとの間の導通または非導通を選択する機能を有する。トランジス
タ１５は、トランジスタ１１のソース及びドレインの一方及び発光素子１７の陽極と、配
線ＲＬとの間の導通または非導通を選択する機能を有する。また、トランジスタ１１のソ
ース及びドレインの他方は配線ＶＬに接続されている。
また、トランジスタ１２における導通または非導通の選択は、トランジスタ１２のゲート
に接続された配線Ｇ１の電位により定まる。トランジスタ１３における導通または非導通
の選択は、トランジスタ１３のゲートに接続された配線Ｇ１の電位により定まる。トラン
ジスタ１４における導通または非導通の選択は、トランジスタ１４のゲートに接続された
配線Ｇ２の電位により定まる。トランジスタ１５における導通または非導通の選択は、ト
ランジスタ１５のゲートに接続された配線Ｇ３の電位により定まる。
なお、図１（Ａ）及び図１（Ｂ）において、トランジスタ１１乃至トランジスタ１５は、
ゲートを半導体膜の片側において少なくとも有していれば良いが、半導体膜を間に挟んで
存在する一対のゲートを有していても良い。一対のゲートの一方をフロントゲート、他方
をバックゲートとすると、バックゲートはフローティングの状態であっても良いし、電位
が他から与えられている状態であっても良い。後者の場合、フロントゲート及びバックゲ
ートに同じ高さの電位が与えられていても良いし、バックゲートにのみ接地電位などの固
定の電位が与えられていても良い。バックゲートに与える電位の高さを制御することで、
トランジスタの閾値電圧を制御することができる。また、バックゲートを設けることで、
チャネル形成領域が増え、ドレイン電流の増加を実現することができる。また、バックゲ
ートを設けることで、半導体膜に空乏層ができやすくなるため、Ｓ値の改善を図ることが
できる。
また、図１（Ａ）及び図１（Ｂ）では、トランジスタ１１乃至トランジスタ１５が全てｎ
チャネル型である場合を例示している。トランジスタ１１乃至トランジスタ１５が全て同
じ極性である場合、トランジスタの作製工程において、半導体膜に一導電性を付与する不
純物元素の添加などの工程を、一部省略することができる。ただし、本発明の一態様に係
る発光装置では、必ずしもトランジスタ１１乃至トランジスタ１５が全てｎチャネル型で
ある必要はない。発光素子１７の陽極がトランジスタ１５のソース及びドレインの一方に
接続されている場合、少なくともトランジスタ１１はｎチャネル型であることが望ましく
、発光素子１７の陰極がトランジスタ１５のソース及びドレインの一方に接続されている
場合、少なくともトランジスタ１１はｐチャネル型であることが望ましい。
また、電流を流すときにトランジスタ１１を飽和領域で動作させる場合、チャネル長また
はチャネル幅を、トランジスタ１２乃至トランジスタ１５よりも長くすることが望ましい
。チャネル長またはチャネル幅を長くすることにより、飽和領域での特性がフラットにな
り、キンク効果を低減することができる。或いは、チャネル長またはチャネル幅を長くす
ることにより、トランジスタ１１は、飽和領域においても、多くの電流を流すことができ
る。
また、図１（Ａ）及び図１（Ｂ）では、トランジスタ１１乃至トランジスタ１５が、単数
のゲートを有することで、単数のチャネル形成領域を有するシングルゲート構造である場
合を例示しているが、本発明はこの構成に限定されない。トランジスタ１１乃至トランジ
スタ１５のいずれかまたは全てが、電気的に接続された複数のゲートを有することで、複
数のチャネル形成領域を有する、マルチゲート構造であっても良い。
次いで、図１（Ａ）に示す画素１００の動作について説明する。
図２に、図１（Ａ）に示す画素１００に接続される、配線Ｇ１乃至配線Ｇ３の電位と、配
線ＳＬに供給される電位Ｖｄａｔａとを、タイミングチャートで例示する。ただし、図２
に示すタイミングチャートは、トランジスタ１１乃至トランジスタ１５がｎチャネル型で
ある場合を例示している。図２に示すように、図１（Ａ）に示す画素１００の動作は、主
に期間１における第１の動作、期間２における第２の動作、期間３における第３の動作に
分けることができる。
まず、期間１において行われる第１の動作について説明する。期間１では、配線Ｇ１にロ
ーレベルの電位が与えられ、配線Ｇ２にローレベルの電位が与えられ、配線Ｇ３にハイレ
ベルの電位が与えられる。よって、トランジスタ１５が導通状態となり、トランジスタ１
２乃至トランジスタ１４が非導通状態となる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、発光素子１７の陰極には電位Ｖｃａｔが与
えられる。電位Ｖａｎｏは、発光素子１７の閾値電圧Ｖｔｈｅを電位Ｖｃａｔに加算した
電位よりも高いものとする。なお、以下、発光素子１７の閾値電圧Ｖｔｈｅは０であるも
のと仮定する。
図３（Ａ）に、期間１における画素１００の動作を示す。なお、図３（Ａ）では、トラン
ジスタ１２乃至トランジスタ１５をスイッチとして表記している。期間１では、上記動作
により、トランジスタ１１のソース及びドレインの一方（ノードＡとして図示する）が、
電位Ｖｃａｔに発光素子１７の閾値電圧Ｖｔｈｅを加算した電位となる。図３（Ａ）では
、閾値電圧Ｖｔｈｅが０であるものと仮定しているので、ノードＡの電位は電位Ｖｃａｔ
となる。
次いで、期間２において行われる第２の動作について説明する。期間２では、配線Ｇ１に
ハイレベルの電位が与えられ、配線Ｇ２にローレベルの電位が与えられ、配線Ｇ３にロー
レベルの電位が与えられる。よって、トランジスタ１２及びトランジスタ１３が導通状態
となり、トランジスタ１４及びトランジスタ１５が非導通状態となる。
なお、期間１から期間２に移行する際、配線Ｇ１に与える電位がローレベルからハイレベ
ルに切り替えられてから、配線Ｇ３に与える電位をハイレベルからローレベルに切り替え
ることが望ましい。上記構成により、配線Ｇ１に与える電位の切り替えによって、ノード
Ａにおける電位が変動するのを防ぐことができる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、発光素子１７の陰極には電位Ｖｃａｔが与
えられる。そして、配線ＩＬには電位Ｖ０が与えられ、配線ＳＬには画像信号の電位Ｖｄ
ａｔａが与えられる。なお、電位Ｖ０は、電位Ｖｃａｔにトランジスタ１１の閾値電圧Ｖ
ｔｈ及び発光素子１７の閾値電圧Ｖｔｈｅを加算した電位よりも高く、電位Ｖａｎｏにト
ランジスタ１１の閾値電圧Ｖｔｈを加算した電位より低いことが望ましい。
図３（Ｂ）に、期間２における画素１００の動作を示す。なお、図３（Ｂ）では、トラン
ジスタ１２乃至トランジスタ１５をスイッチとして表記している。期間２では、上記動作
により、トランジスタ１１のゲート（ノードＢとして図示する）に電位Ｖ０が与えられる
ため、トランジスタ１１が導通状態になる。よって、トランジスタ１１を介して容量素子
１６の電荷が放出され、電位ＶｃａｔだったノードＡの電位が上昇を始める。そして、最
終的には、ノードＡの電位が電位Ｖ０−Ｖｔｈとなると、すなわちトランジスタ１１のゲ
ート電圧が閾値電圧Ｖｔｈまで小さくなると、トランジスタ１１が非導通状態となる。ま
た、容量素子１６の一方の電極（ノードＣとして図示する）には、電位Ｖｄａｔａが与え
られる。
次いで、期間３において行われる第３の動作について説明する。期間３では、配線Ｇ１に
ローレベルの電位が与えられ、配線Ｇ２にハイレベルの電位が与えられ、配線Ｇ３にハイ
レベルの電位が与えられる。よって、トランジスタ１４及びトランジスタ１５が導通状態
となり、トランジスタ１２及びトランジスタ１３が非導通状態となる。
なお、期間２から期間３に移行する際、配線Ｇ１に与える電位がハイレベルからローレベ
ルに切り替えられてから、配線Ｇ２及び配線Ｇ３に与える電位をローレベルからハイレベ
ルに切り替えることが望ましい。上記構成により、配線Ｇ１に与える電位の切り替えによ
って、ノードＡにおける電位が変動するのを防ぐことができる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、発光素子１７の陰極には電位Ｖｃａｔが与
えられる。
図３（Ｃ）に、期間３における画素１００の動作を示す。なお、図３（Ｃ）では、トラン
ジスタ１２乃至トランジスタ１５をスイッチとして表記している。期間３では、上記動作
により、ノードＢに電位Ｖｄａｔａが与えられるため、トランジスタ１１のゲート電圧が
Ｖｄａｔａ−Ｖ０＋Ｖｔｈとなる。よって、トランジスタ１１のゲート電圧を、閾値電圧
Ｖｔｈが加味された値に設定することができる。上記構成により、トランジスタ１１の閾
値電圧Ｖｔｈのばらつきが、発光素子１７に供給する電流値に影響を及ぼすのを防ぐこと
ができる。または、トランジスタ１１が劣化して、閾値電圧Ｖｔｈが変化しても、上記変
化が発光素子１７に供給する電流値に影響を及ぼすのを防ぐことができる。よって、表示
ムラを低減でき、高い画質の表示を行うことができる。
次いで、図１（Ｂ）に示す画素１００の動作について説明する。
図４に、図１（Ｂ）に示す画素１００に接続される、配線Ｇ１乃至配線Ｇ３の電位と、配
線ＳＬに供給される電位Ｖｄａｔａとを、タイミングチャートで例示する。ただし、図４
に示すタイミングチャートは、トランジスタ１１乃至トランジスタ１５がｎチャネル型で
ある場合を例示している。図４に示すように、図１（Ｂ）に示す画素１００の動作は、主
に期間１における第１の動作、期間２における第２の動作、期間３における第３の動作に
分けることができる。
まず、期間１において行われる第１の動作について説明する。期間１では、配線Ｇ１にロ
ーレベルの電位が与えられ、配線Ｇ２にローレベルの電位が与えられ、配線Ｇ３にハイレ
ベルの電位が与えられる。よって、トランジスタ１５が導通状態となり、トランジスタ１
２乃至トランジスタ１４が非導通状態となる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、発光素子１７の陰極には電位Ｖｃａｔが与
えられる。電位Ｖａｎｏは、上述したように、発光素子１７の閾値電圧Ｖｔｈｅを電位Ｖ
ｃａｔに加算した電位よりも高いものとする。さらに、配線ＲＬには、電位Ｖ１が与えら
れる。電位Ｖ１は、電位Ｖｃａｔに発光素子１７の閾値電圧Ｖｔｈｅを加算した電位より
も低いことが望ましい。電位Ｖ１を上記値に設定することで、期間１において発光素子１
７に電流が流れるのを防ぐことができる。
図５（Ａ）に、期間１における画素１００の動作を示す。なお、図５（Ａ）では、トラン
ジスタ１２乃至トランジスタ１５をスイッチとして表記している。期間１では、上記動作
により、トランジスタ１１のソース及びドレインの一方（ノードＡとして図示する）に、
電位Ｖ１が与えられる。
次いで、期間２において行われる第２の動作について説明する。期間２では、配線Ｇ１に
ハイレベルの電位が与えられ、配線Ｇ２にローレベルの電位が与えられ、配線Ｇ３にロー
レベルの電位が与えられる。よって、トランジスタ１２及びトランジスタ１３が導通状態
となり、トランジスタ１４及びトランジスタ１５が非導通状態となる。
なお、期間１から期間２に移行する際、配線Ｇ１に与える電位がローレベルからハイレベ
ルに切り替えられてから、配線Ｇ３に与える電位をハイレベルからローレベルに切り替え
ることが望ましい。上記構成により、配線Ｇ１に与える電位の切り替えによって、ノード
Ａにおける電位が変動するのを防ぐことができる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、発光素子１７の陰極には電位Ｖｃａｔが与
えられる。そして、配線ＩＬには電位Ｖ０が与えられ、配線ＳＬには画像信号の電位Ｖｄ
ａｔａが与えられる。なお、電位Ｖ０は、上述したように、電位Ｖｃａｔにトランジスタ
１１の閾値電圧Ｖｔｈ及び発光素子１７の閾値電圧Ｖｔｈｅを加算した電位よりも高く、
電位Ｖａｎｏにトランジスタ１１の閾値電圧Ｖｔｈを加算した電位より低いことが望まし
い。ただし、図１（Ａ）に示す画素１００の場合とは異なり、図１（Ｂ）に示す画素１０
０の場合は、発光素子１７の陽極と、トランジスタ１１のソース及びドレインの一方とが
接続されている。よって、期間２において発光素子１７に供給される電流値を小さく抑え
るために、図１（Ｂ）に示す画素１００の場合は、図１（Ａ）に示す画素１００の場合よ
りも、電位Ｖ０を低い値に設定することが望ましい。
図５（Ｂ）に、期間２における画素１００の動作を示す。なお、図５（Ｂ）では、トラン
ジスタ１２乃至トランジスタ１５をスイッチとして表記している。期間２では、上記動作
により、トランジスタ１１のゲート（ノードＢとして図示する）に電位Ｖ０が与えられる
ため、トランジスタ１１が導通状態になる。よって、トランジスタ１１を介して容量素子
１６の電荷が放出され、電位Ｖ１だったノードＡの電位が上昇を始める。そして、最終的
には、ノードＡの電位が電位Ｖ０−Ｖｔｈとなると、すなわちトランジスタ１１のゲート
電圧が閾値電圧Ｖｔｈまで小さくなると、トランジスタ１１が非導通状態となる。また、
容量素子１６の一方の電極（ノードＣとして図示する）には、電位Ｖｄａｔａが与えられ
る。
次いで、期間３において行われる第３の動作について説明する。期間３では、配線Ｇ１に
ローレベルの電位が与えられ、配線Ｇ２にハイレベルの電位が与えられ、配線Ｇ３にロー
レベルの電位が与えられる。よって、トランジスタ１４が導通状態となり、トランジスタ
１２、トランジスタ１３、及びトランジスタ１５が非導通状態となる。
なお、期間２から期間３に移行する際、配線Ｇ１に与える電位がハイレベルからローレベ
ルに切り替えられてから、配線Ｇ２に与える電位をローレベルからハイレベルに切り替え
ることが望ましい。上記構成により、配線Ｇ１に与える電位の切り替えによって、ノード
Ａにおける電位が変動するのを防ぐことができる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、発光素子１７の陰極には電位Ｖｃａｔが与
えられる。
図５（Ｃ）に、期間３における画素１００の動作を示す。なお、図５（Ｃ）では、トラン
ジスタ１２乃至トランジスタ１５をスイッチとして表記している。期間３では、上記動作
により、ノードＢに電位Ｖｄａｔａが与えられるため、トランジスタ１１のゲート電圧が
Ｖｄａｔａ−Ｖ０＋Ｖｔｈとなる。よって、トランジスタ１１のゲート電圧を、閾値電圧
Ｖｔｈが加味された値に設定することができる。上記構成により、トランジスタ１１の閾
値電圧Ｖｔｈのばらつきが、発光素子１７に供給する電流値に影響を及ぼすのを防ぐこと
ができる。または、トランジスタ１１が劣化して、閾値電圧Ｖｔｈが変化しても、上記変
化が発光素子１７に供給する電流値に影響を及ぼすのを防ぐことができる。よって、表示
ムラを低減でき、高い画質の表示を行うことができる。
なお、特許文献１に記載された発光素子型ディスプレイでは、有機ＥＬ素子に電流を供給
するためのトランジスタ（Ｔｒ１２）のゲートとドレインを電気的に接続し、閾値電圧の
取得を行っている。よって、トランジスタ（Ｔｒ１２）がノーマリオンの場合、トランジ
スタ（Ｔｒ１２）のソースがゲートよりも高くなることはない。そのため、トランジスタ
（Ｔｒ１２）がノーマリオンの場合、閾値電圧を取得することが困難である。
一方、図１（Ａ）及び図１（Ｂ）に示した画素を有する本発明の一態様に係る発光装置で
は、トランジスタ１１のソース及びドレインの他方と、トランジスタ１１のゲートとが電
気的に分離しているので、それぞれの電位を個別に制御することができる。よって、第２
の動作において、トランジスタ１１のソース及びドレインの他方の電位を、トランジスタ
１１のゲートの電位に、閾値電圧Ｖｔｈを加算した電位よりも高い値に設定することがで
きる。そのため、トランジスタ１１がノーマリオンである場合に、すなわち閾値電圧Ｖｔ
ｈがマイナスの値を有している場合に、トランジスタ１１において、ソースの電位がゲー
トの電位Ｖ０よりも高くなるまで、容量素子１６に電荷を蓄積することができる。よって
、本発明の一態様に係る発光装置では、トランジスタ１１がノーマリオンであっても、上
記第２の動作において閾値電圧を取得することができ、第３の動作において、閾値電圧Ｖ
ｔｈを加味した値になるよう、トランジスタ１１のゲート電圧を設定することができる。
したがって、本発明の一態様に係る発光装置では、例えばトランジスタ１１の半導体膜に
酸化物半導体を用いた場合などに、トランジスタ１１がノーマリオンとなっても、表示ム
ラを低減でき、高い画質の表示を行うことができる。
（実施の形態２）
図６に、図１（Ａ）に示した画素の上面図を、一例として示す。なお、図６では、画素の
レイアウトを明確に示すために、各種の絶縁膜を省略して、画素の上面図を示す。また、
図６では、画素が有するトランジスタと容量素子のレイアウトを明確に示すために、陽極
と、ＥＬ層と、陰極とを省略して、画素の上面図を示す。
また、図７に、図６に示す上面図の、破線Ａ１−Ａ２及び破線Ａ３−Ａ４における断面図
を示す。
トランジスタ１２は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜８
０１と、導電膜８０１上のゲート絶縁膜８０２と、導電膜８０１と重なる位置においてゲ
ート絶縁膜８０２上に位置する半導体膜８０３と、ソースまたはドレインとして機能し、
半導体膜８０３上に位置する導電膜８０４及び導電膜８０５とを有する。導電膜８０１は
配線Ｇ１としても機能する。導電膜８０４は、配線ＳＬとしても機能する。
トランジスタ１３は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜８
０１と、導電膜８０１上のゲート絶縁膜８０２と、導電膜８０１と重なる位置においてゲ
ート絶縁膜８０２上に位置する半導体膜８０６と、ソースまたはドレインとして機能し、
半導体膜８０６上に位置する導電膜８０７及び導電膜８０８とを有する。導電膜８０７は
、コンタクトホールを介して、配線ＩＬとして機能する導電膜８０９に接続されている。
トランジスタ１４は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜８
１０と、導電膜８１０上のゲート絶縁膜８０２と、導電膜８１０と重なる位置においてゲ
ート絶縁膜８０２上に位置する半導体膜８１１と、ソースまたはドレインとして機能し、
半導体膜８１１上に位置する導電膜８０５及び導電膜８０８とを有する。導電膜８１０は
、配線Ｇ２としても機能する。
トランジスタ１１は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜８
１２と、導電膜８１２上のゲート絶縁膜８０２と、導電膜８１２と重なる位置においてゲ
ート絶縁膜８０２上に位置する半導体膜８１３と、ソースまたはドレインとして機能し、
半導体膜８１３上に位置する導電膜８１４及び導電膜８１５とを有する。導電膜８１２は
、導電膜８０８に接続されている。導電膜８１４は配線ＶＬとしても機能する。
トランジスタ１５は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜８
１６と、導電膜８１６上のゲート絶縁膜８０２と、導電膜８１６と重なる位置においてゲ
ート絶縁膜８０２上に位置する半導体膜８１７と、ソースまたはドレインとして機能し、
半導体膜８１７上に位置する導電膜８１５及び導電膜８１８とを有する。導電膜８１６は
配線Ｇ３としても機能する。
容量素子１６は、絶縁表面を有する基板８００上に、導電膜８１９と、導電膜８１９上の
ゲート絶縁膜８０２と、導電膜８１９と重なる位置においてゲート絶縁膜８０２上に位置
する導電膜８１５とを有する。導電膜８１９は、導電膜８０５と接続されている。
また、導電膜８０４、導電膜８０５、導電膜８０７、導電膜８０８、導電膜８１４、導電
膜８１５、導電膜８１８上には、絶縁膜８２０が形成されている。そして、絶縁膜８２１
上には、陽極として機能する導電膜８２２が設けられている。導電膜８２２は、絶縁膜８
２０及び絶縁膜８２１に形成されたコンタクトホール８２３を介して、導電膜８１８に接
続されている。
また、導電膜８２２の一部が露出するような開口部を有した絶縁膜８２４が、絶縁膜８２
１上に設けられている。導電膜８２２の一部及び絶縁膜８２４上には、ＥＬ層８２５と、
陰極として機能する導電膜８２６とが、順に積層するように設けられている。導電膜８２
２と、ＥＬ層８２５と、導電膜８２６とが重なっている領域が、発光素子１７に相当する
。
次いで、図８に、図１（Ａ）に示した画素の上面図を、別の一例として示す。なお、図８
では、画素のレイアウトを明確に示すために、各種の絶縁膜を省略して、画素の上面図を
示す。また、図８では、画素が有するトランジスタと容量素子のレイアウトを明確に示す
ために、陽極と、ＥＬ層と、陰極とを省略して、画素の上面図を示す。
また、図９に、図８に示す上面図の、破線Ａ１−Ａ２及び破線Ａ３−Ａ４における断面図
を示す。
トランジスタ１２は、絶縁表面を有する基板９００上に、半導体膜９０１と、半導体膜９
０１上のゲート絶縁膜９０２と、半導体膜９０１と重なる位置においてゲート絶縁膜９０
２上に位置し、ゲートとして機能する導電膜９０３と、半導体膜９０１が有するソースま
たはドレインに接続された導電膜９０４及び導電膜９０５とを有する。導電膜９０３は配
線Ｇ１としても機能する。導電膜９０４は、配線ＳＬとしても機能する。
トランジスタ１３は、絶縁表面を有する基板９００上に、半導体膜９０６と、半導体膜９
０６上のゲート絶縁膜９０２と、半導体膜９０６と重なる位置においてゲート絶縁膜９０
２上に位置し、ゲートとして機能する導電膜９０３と、半導体膜９０６が有するソースま
たはドレインに接続された導電膜９０７及び導電膜９０８とを有する。導電膜９０７は、
コンタクトホールを介して、配線ＩＬとして機能する導電膜９０９に接続されている。
トランジスタ１４は、絶縁表面を有する基板９００上に、半導体膜９０１と、半導体膜９
０１上のゲート絶縁膜９０２と、半導体膜９０１と重なる位置においてゲート絶縁膜９０
２上に位置し、ゲートとして機能する導電膜９１１と、半導体膜９０１が有するソースま
たはドレインに接続された導電膜９０５及び導電膜９０８とを有する。導電膜９１１は、
配線Ｇ２としても機能する。なお、図８では、トランジスタ１２とトランジスタ１４とが
一の半導体膜９０１を共有しているが、トランジスタ１２とトランジスタ１４とが互いに
独立した半導体膜を有していても良い。
トランジスタ１１は、絶縁表面を有する基板９００上に、半導体膜９１２と、半導体膜９
１２上のゲート絶縁膜９０２と、半導体膜９１２と重なる位置においてゲート絶縁膜９０
２上に位置し、ゲートとして機能する導電膜９１３と、半導体膜９１２が有するソースま
たはドレインに接続された導電膜９１４とを有する。導電膜９１３は、導電膜９０８に接
続されている。導電膜９１４は配線ＶＬとしても機能する。
トランジスタ１５は、絶縁表面を有する基板９００上に、半導体膜９１２と、半導体膜９
１２上のゲート絶縁膜９０２と、半導体膜９１２と重なる位置においてゲート絶縁膜９０
２上に位置し、ゲートとして機能する導電膜９１５と、半導体膜９１２が有するソースま
たはドレインに接続された導電膜９１６とを有する。導電膜９１５は配線Ｇ３としても機
能する。
容量素子１６は、絶縁表面を有する基板９００上に、半導体膜９１２と、半導体膜９１２
上のゲート絶縁膜９０２と、半導体膜９１２と重なる位置においてゲート絶縁膜９０２上
に位置する導電膜９１７とを有する。導電膜９１７は、導電膜９０５と接続されている。
そして、導電膜９０４、導電膜９０５、導電膜９０７、導電膜９０８、導電膜９１４、導
電膜９１６上には、絶縁膜９２０が形成されている。絶縁膜９２０上には、陽極として機
能する導電膜９２１が設けられている。導電膜９２１は、絶縁膜９２０に形成されたコン
タクトホール９２２を介して、導電膜９１６に接続されている。
また、導電膜９２１の一部が露出するような開口部を有した絶縁膜９２３が、絶縁膜９２
０上に設けられている。導電膜９２１の一部及び絶縁膜９２３上には、ＥＬ層９２４と、
陰極として機能する導電膜９２５とが、順に積層するように設けられている。導電膜９２
１と、ＥＬ層９２４と、導電膜９２５とが重なっている領域が、発光素子１７に相当する
。
なお、本発明の一態様では、トランジスタ１１乃至トランジスタ１５は、非晶質、微結晶
、多結晶又は単結晶である、シリコン又はゲルマニウムなどの半導体が半導体膜に用いら
れていても良いし、酸化物半導体などのワイドギャップ半導体が半導体膜に用いられてい
ても良い。
トランジスタ１１乃至トランジスタ１５の半導体膜に、非晶質、微結晶、多結晶又は単結
晶である、シリコン又はゲルマニウムなどの半導体が用いられる場合、一導電性を付与す
る不純物元素を上記半導体膜に添加して、ソースまたはドレインとして機能する不純物領
域を形成する。例えば、リンまたはヒ素を上記半導体膜に添加することで、ｎ型の導電性
を有する不純物領域を形成することができる。また、例えば、ボロンを上記半導体膜に添
加することで、ｐ型の導電性を有する不純物領域を形成することができる。
トランジスタ１１乃至トランジスタ１５の半導体膜に、酸化物半導体が用いられる場合、
ドーパントを上記半導体膜に添加して、ソースまたはドレインとして機能する不純物領域
を形成しても良い。ドーパントの添加は、イオン注入法を用いることができる。ドーパン
トは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素、アンチ
モンなどの１５族元素などを用いることができる。例えば、窒素をドーパントとして用い
た場合、不純物領域中の窒素原子の濃度は、５×１０１９／ｃｍ３以上１×１０２２／ｃ
ｍ３以下であることが望ましい。
なお、シリコン半導体としては、プラズマＣＶＤ法などの気相成長法若しくはスパッタリ
ング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理によ
り結晶化させた多結晶シリコン、単結晶シリコンウエハーに水素イオン等を注入して表層
部を剥離した単結晶シリコンなどを用いることができる。
また、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物
であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸
化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸
化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸
化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化
物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物
、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、
Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉ
ｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ
−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−
Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ
−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚ
ｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用い
ることができる。
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という
意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元
素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタ
ビライザーとして、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコ
ニウム（Ｚｒ）、チタン（Ｔｉ）を有することが好ましい。他のスタビライザーとして、
ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネ
オジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、
テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ
）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あ
るいは複数種を有してもよい。
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸
素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）
は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いた
トランジスタは、オフ電流が著しく低いという特性を有する。また、酸化物半導体のバン
ドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であ
る。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減される
ことにより高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流
を下げることができる。
具体的に、高純度化された酸化物半導体を半導体膜に用いたトランジスタのオフ電流が低
いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチ
ャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電
圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定
限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オ
フ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流は、１００ｚＡ／μ
ｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流
入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電
流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜を
チャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジス
タのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧
が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった
。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、
オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおい
ては、ドレインをソースとゲートよりも高い電位とした状態において、ソースの電位を基
準としたときのゲートの電位が０以下であるときに、ソースとドレインの間に流れる電流
のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおい
ては、ドレインをソースとゲートよりも低い電位とした状態において、ソースの電位を基
準としたときのゲートの電位が０以上であるときに、ソースとドレインの間に流れる電流
のことを意味する。
なお、例えば、酸化物半導体膜は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（
亜鉛）を含むターゲットを用いたスパッタ法により形成することができる。Ｉｎ−Ｇａ−
Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ
：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または
３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いる。前述の原子数比
を有するＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜すること
で、多結晶またはＣＡＡＣが形成されやすくなる。また、Ｉｎ、Ｇａ、及びＺｎを含むタ
ーゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である
。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とな
る。
なお、酸化物半導体としてＩｎ−Ｚｎ系酸化物の材料を用いる場合、用いるターゲット中
の金属元素の原子数比は、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２
Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数
比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ
＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４
）とする。例えば、Ｉｎ−Ｚｎ系酸化物である酸化物半導体膜の形成に用いるターゲット
は、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比
率を上記範囲に収めることで、移動度の向上を実現することができる。
そして、具体的に酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処
理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記タ
ーゲットを用いて形成すればよい。成膜時に、基板温度を１００℃以上６００℃以下、好
ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することによ
り、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパ
ッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の
真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサ
ブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプ
にコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気
すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭
素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含
まれる不純物の濃度を低減できる。
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素（
水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を形成し
やすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化
物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）するために
、酸化物半導体膜に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸
素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法
）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下
、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、加熱処理を
施す。
酸化物半導体膜に加熱処理を施すことで、酸化物半導体膜中の水分または水素を脱離させ
ることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板
の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下
程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行
えるため、ガラス基板の歪点を超える温度でも処理することができる。
なお、上記加熱処理により、酸化物半導体膜から酸素が脱離し、酸化物半導体膜内に酸素
欠損が形成される場合がある。よって、本発明の一態様では、酸化物半導体膜と接するゲ
ート絶縁膜などの絶縁膜として、酸素を含む絶縁膜を用いる。そして、酸素を含む絶縁膜
を形成した後、加熱処理を施すことで、上記絶縁膜から酸化物半導体膜に酸素が供与され
るようにする。上記構成により、ドナーとなる酸素欠損を低減し、酸化物半導体膜に含ま
れる酸化物半導体の、化学量論的組成比を満たすことができる。酸化物半導体膜には、化
学量論的組成比を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導
体膜をｉ型に近づけることができ、酸素欠損によるトランジスタの電気的特性のばらつき
を軽減し、電気的特性の向上を実現することができる。
なお、酸素を酸化物半導体膜に供与するための加熱処理は、窒素、超乾燥空気、または希
ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃
以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の含有量が２０ｐｐｍ以
下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。
また、酸化物半導体は、アモルファス（非晶質）であってもよいし、結晶性を有していて
もよい。後者の場合、単結晶でもよいし、多結晶でもよいし、一部分が結晶性を有する構
成でもよいし、アモルファス中に結晶性を有する部分を含む構造でもよいし、非アモルフ
ァスでもよい。一部分が結晶性を有する構成の一例として、ｃ軸配向し、かつａｂ面、表
面または界面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂
直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａ
ｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化
物半導体（ＣＡＡＣ−ＯＳ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒともいう。）を用いてもよい。
ＣＡＡＣ−ＯＳとは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見て、三
角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向か
ら見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物を
いう。
ＣＡＡＣ−ＯＳは単結晶ではないが、非晶質のみから形成されているものでもない。また
、ＣＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境
界を明確に判別できないこともある。
ＣＡＡＣ−ＯＳを構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ−ＯＳ
を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳが形成される基
板面、ＣＡＡＣ−ＯＳの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣ
−ＯＳを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣ−ＯＳ
が形成される基板面、ＣＡＡＣ−ＯＳの表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣ−ＯＳは、その組成などに応じて、導体であったり、半導体であったり、絶縁体
であったりする。また、その組成などに応じて、可視光に対して透光性を有していたり、
有していなかったりする。
このようなＣＡＡＣ−ＯＳの例として、膜状に形成され、膜表面または膜が形成される基
板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜
断面を観察すると金属原子または金属原子及び酸素原子（または窒素原子）の層状配列が
認められる酸化物を挙げることもできる。
ＣＡＡＣ−ＯＳに含まれる結晶構造の一例について図１４乃至図１６を用いて詳細に説明
する。なお、特に断りがない限り、図１４乃至図１６は上方向をｃ軸方向とし、ｃ軸方向
と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした
場合の上半分、下半分をいう。また、図１４において丸で囲まれたＯは４配位のＯを示し
、二重丸で囲まれたＯは３配位のＯを示す。
図１４（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４
配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原
子のみ示した構造を小グループと呼ぶ。図１４（Ａ）の構造は、八面体構造をとるが、簡
単のため平面構造で示している。なお、図１４（Ａ）の上半分および下半分にはそれぞれ
３個ずつ４配位のＯがある。図１４（Ａ）に示す小グループは電荷が０である。
図１４（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３
配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、
いずれもａｂ面に存在する。図１４（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４
配位のＯがある。また、Ｉｎも５配位をとるため、図１４（Ｂ）に示す構造をとりうる。
図１４（Ｂ）に示す小グループは電荷が０である。
図１４（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構
造を示す。図１４（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位
のＯがある。または、図１４（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の
４配位のＯがあってもよい。図１４（Ｃ）に示す小グループは電荷が０である。
図１４（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構
造を示す。図１４（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位
のＯがある。図１４（Ｄ）に示す小グループは電荷が＋１となる。
図１４（Ｅ）に、２個のＺｎを含む小グループを示す。図１４（Ｅ）の上半分には１個の
４配位のＯがあり、下半分には１個の４配位のＯがある。図１４（Ｅ）に示す小グループ
は電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を
大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図１４（Ａ）に示す
６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の
３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図１４（Ｂ）に示す５配位のＧ
ａの上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１
個の近接Ｇａを有する。図１４（Ｃ）に示す４配位のＺｎの上半分の１個のＯは、下方向
に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有す
る。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原
子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近
接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向
にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの
数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有す
る二種の小グループ同士は結合することができる。例えば、６配位の金属原子（Ｉｎまた
はＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５
配位の金属原子（ＧａまたはＩｎ）、４配位の金属原子（Ｚｎ）のいずれかと結合するこ
とになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。
また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して
中グループを構成する。
図１５（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の層構造を構成する中グループのモデル図を
示す。図１５（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１５
（Ｃ）は、図１５（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図１５（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し
、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠
の３として示している。同様に、図１５（Ａ）において、Ｉｎの上半分および下半分には
それぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１５
（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあ
るＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ
とを示している。
図１５（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の層構造を構成する中グループは、上
から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ
上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがある
Ｚｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半
分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ
２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して
４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中
グループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従っ
て、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成する
ためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１
４（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む
小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消され
るため、層構造の合計の電荷を０とすることができる。
具体的には、図１５（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ
系酸化物の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓ
ｎ−Ｚｎ系酸化物の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数
。）とする組成式で表すことができる。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三
元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−
Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａ
ｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃ
ｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ
−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−
Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚ
ｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ
系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ
−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉ
ｎ−Ｇａ系酸化物の材料などを用いた場合も同様である。
例えば、図１６（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループのモ
デル図を示す。
図１６（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループは、上
から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半
分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１
個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを
介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である
。この中グループが複数結合して大グループを構成する。
図１６（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１６（Ｃ）は
、図１６（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それ
ぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは
、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループは、図１６（Ａ）に示し
た中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた
大グループも取りうる。
具体的には、図１６（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ
系酸化物の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ系酸化物の層構造
は、ＩｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数。）とする組成式で表すことができる。
本実施の形態は、他の実施の形態と組み合わせて実施することが可能である。
（実施の形態３）
本発明の一態様に係る発光装置では、白色などの単色の光を発する発光素子と、カラーフ
ィルタを組み合わせることで、フルカラー画像の表示を行う、カラーフィルタ方式を採用
することができる。或いは、互いに異なる色相の光を発する複数の発光素子を用いて、フ
ルカラー画像の表示を行う方式を採用することもできる。この方式は、発光素子が有する
一対の電極間に設けられるＥＬ層を、対応する色ごとに塗り分けるため、塗り分け方式と
呼ばれる。
塗り分け方式の場合、ＥＬ層の塗り分けは、通常、メタルマスクなどのマスクを用いて、
蒸着法で行われる。そのため、画素のサイズは蒸着法によるＥＬ層の塗り分け精度に依存
する。一方、カラーフィルタ方式の場合、塗り分け方式とは異なり、ＥＬ層の塗り分けを
行う必要がない。よって、塗り分け方式の場合よりも、画素サイズの縮小化が容易であり
、高精細の画素部を実現することができる。
また、発光装置には、トランジスタが形成された基板、所謂素子基板側から発光素子の光
を取り出すボトムエミッション構造と、素子基板とは反対の側から発光素子の光を取り出
すトップエミッション構造とがある。トップエミッション構造の場合、発光素子から発せ
られる光を、配線、トランジスタ、保持容量などの各種素子によって遮られることがない
ため、ボトムエミッション構造に比べて、画素からの光の取り出し効率を高めることがで
きる。よって、トップエミッション構造は、発光素子に供給する電流値を低く抑えても、
高い輝度を得ることができるため、発光素子の長寿命化に有利である。
また、本発明の一態様に係る発光装置では、ＥＬ層から発せられる光を発光素子内で共振
させる、マイクロキャビティ（微小光共振器）構造を有していても良い。マイクロキャビ
ティ構造により、特定の波長の光について、発光素子からの取り出し効率を高めることが
できるので、画素部の輝度と色純度を向上させることができる。
図１０に、画素の断面図を、一例として示す。なお、図１０では、赤に対応する画素の断
面の一部、青に対応する画素の断面の一部と、緑に対応する画素の断面の一部とを示して
いる。
具体的に、図１０では、赤に対応した画素１４０ｒと、緑に対応した画素１４０ｇと、青
に対応した画素１４０ｂとが示されている。画素１４０ｒ、画素１４０ｇ、画素１４０ｂ
は、それぞれ陽極７１５ｒ、陽極７１５ｇ、陽極７１５ｂを有する。上記陽極７１５ｒ、
陽極７１５ｇ、陽極７１５ｂは、画素１４０ｒ、画素１４０ｇ、画素１４０ｂのそれぞれ
において、基板７４０に形成された絶縁膜７５０の上に設けられている。
そして、陽極７１５ｒ、陽極７１５ｇ、及び陽極７１５ｂ上には絶縁膜を有する隔壁７３
０が設けられている。隔壁７３０は開口部を有し、上記開口部において、陽極７１５ｒ、
陽極７１５ｇ、及び陽極７１５ｂが、それぞれ一部露出している。また、上記露出してい
る領域を覆うように、隔壁７３０上に、ＥＬ層７３１と、可視光に対して透光性を有する
陰極７３２とが、順に積層されている。
陽極７１５ｒと、ＥＬ層７３１と、陰極７３２とが重なる部分が、赤に対応した発光素子
７４１ｒに相当する。陽極７１５ｇと、ＥＬ層７３１と、陰極７３２とが重なる部分が、
緑に対応した発光素子７４１ｇに相当する。陽極７１５ｂと、ＥＬ層７３１と、陰極７３
２とが重なる部分が、青に対応した発光素子７４１ｂに相当する。
また、基板７４２は、発光素子７４１ｒ、発光素子７４１ｇ、及び発光素子７４１ｂを間
に挟むように、基板７４０と対峙している。基板７４２上には、画素１４０ｒに対応した
着色層７４３ｒ、画素１４０ｇに対応した着色層７４３ｇ、画素１４０ｂに対応した着色
層７４３ｂが設けられている。着色層７４３ｒは、赤に対応した波長領域の光の透過率が
、他の波長領域の光の透過率より高い層であり、着色層７４３ｇは、緑に対応した波長領
域の光の透過率が、他の波長領域の光の透過率より高い層であり、着色層７４３ｂは、青
に対応した波長領域の光の透過率が、他の波長領域の光の透過率より高い層である。
さらに、基板７４２上には、着色層７４３ｒ、着色層７４３ｇ、着色層７４３ｂを覆うよ
うに、オーバーコート７４４が設けられている。オーバーコート７４４は、着色層７４３
ｒ、着色層７４３ｇ、着色層７４３ｂを保護するための、可視光に対して透光性を有する
層であり、平坦性の高い樹脂材料を用いるのが好ましい。着色層７４３ｒ、着色層７４３
ｇ、及び着色層７４３ｂと、オーバーコート７４４とを合わせてカラーフィルタと見なし
ても良いし、着色層７４３ｒ、着色層７４３ｇ、及び着色層７４３ｂのそれぞれをカラー
フィルタと見なしても良い。
そして、図１０では、陽極７１５ｒに、可視光の反射率が高い導電膜７４５ｒと、可視光
の透過率が上記導電膜７４５ｒよりも高い導電膜７４６ｒとを、順に積層して用いる。ま
た、陽極７１５ｇに、可視光の反射率が高い導電膜７４５ｇと、可視光の透過率が上記導
電膜７４５ｇよりも高い導電膜７４６ｇとを、順に積層して用いる。導電膜７４６ｇの膜
厚は、導電膜７４６ｒの膜厚よりも小さいものとする。また、陽極７１５ｂに、可視光の
反射率が高い導電膜７４５ｂを用いる。
よって、図１０に示す発光装置では、発光素子７４１ｒにおいて、ＥＬ層７３１から発せ
られた光の光路長は、導電膜７４５ｒと陰極７３２の距離により調節することができる。
また、発光素子７４１ｇにおいて、ＥＬ層７３１から発せられた光の光路長は、導電膜７
４５ｇと陰極７３２の距離により調節することができる。また、発光素子７４１ｂにおい
て、ＥＬ層７３１から発せられた光の光路長は、導電膜７４５ｂと陰極７３２の距離によ
り調節することができる。
本発明の一態様では、発光素子７４１ｒと、発光素子７４１ｇと、発光素子７４１ｂにそ
れぞれ対応する光の波長に合わせて、上記光路長を調整することで、ＥＬ層７３１から発
せられた光を上記各発光素子内において共振させる、マイクロキャビティ構造としても良
い。
上記マイクロキャビティ構造を、本発明の一態様に係る発光装置に採用することで、発光
素子７４１ｒから発せられる光において、赤に対応した波長を有する光の強度が、共振に
より高まる。よって、着色層７４３ｒを通して得られる赤の光の色純度及び輝度が高まる
。また、発光素子７４１ｇから発せられる光において、緑に対応した波長を有する光の強
度が、共振により高まる。よって、着色層７４３ｇを通して得られる緑の光の色純度及び
輝度が高まる。また、発光素子７４１ｂから発せられる光において、青に対応した波長を
有する光の強度が、共振により高まる。よって、着色層７４３ｂを通して得られる青の光
の色純度及び輝度が高まる。
なお、図１０では、赤、緑、青の３色に対応する画素を用いる構成について示したが、本
発明の一態様では、当該構成に限定されない。本発明の一態様で用いる色の組み合わせは
、例えば、赤、緑、青、黄の４色、または、シアン、マゼンタ、イエローの３色を用いて
いても良い。或いは、上記色の組み合わせは、淡色の赤、緑、及び青、並びに濃色の赤、
緑、及び青の６色を用いていても良い。或いは、上記色の組み合わせは、赤、緑、青、シ
アン、マゼンタ、イエローの６色を用いていても良い。
なお、例えば、赤、緑、及び青の画素を用いて表現できる色は、色度図上のそれぞれの発
光色に対応する３点が描く三角形の内側に示される色に限られる。従って、赤、緑、青、
黄の画素を用いた場合のように、色度図上の該三角形の外側に発光色が存在する発光素子
を別途加えることで、当該発光装置において表現できる色域を拡大し、色再現性を豊かに
することができる。
また、図１０では、発光素子７４１ｒ、発光素子７４１ｇ、発光素子７４１ｂのうち、光
の波長λが最も短い発光素子７４１ｂにおいて、可視光の反射率が高い導電膜７４５ｂを
陽極として用い、他の発光素子７４１ｒ、発光素子７４１ｇにおいては、膜厚が互いに異
なる導電膜７４６ｒ及び導電膜７４６ｇを用いることにより、光路長を調整している。本
発明の一態様では、波長λが最も短い発光素子７４１ｂにおいても、可視光の反射率が高
い導電膜７４５ｂ上に、導電膜７４６ｒ及び導電膜７４６ｇのような、可視光の透過率の
高い導電膜を設けていても良い。ただし、図１０に示すように、波長λが最も短い発光素
子７４１ｂにおいて、可視光の反射率が高い導電膜７４５ｂで陽極を構成する場合、全て
の発光素子において、陽極に可視光の透過率が高い導電膜を用いる場合よりも、陽極の作
製工程が簡素化されるため、好ましい。
なお、可視光の反射率が高い導電膜７４５ｂは、可視光の透過率が高い導電膜７４６ｒ及
び導電膜７４６ｇに比べて、仕事関数が小さい場合が多い。よって、光の波長λが最も短
い発光素子７４１ｂでは、発光素子７４１ｒ、発光素子７４１ｇに比べて、陽極７１５ｂ
からＥＬ層７３１への正孔注入が行われにくいため、発光効率が低い傾向にある。そこで
、本発明の一態様では、光の波長λが最も短い発光素子７４１ｂにおいて、ＥＬ層７３１
のうち、可視光の反射率が高い導電膜７４５ｂと接する層において、正孔輸送性の高い物
質に、当該正孔輸送性の高い物質に対してアクセプター性（電子受容性）を示す物質を含
有させた複合材料を用いることが好ましい。上記複合材料を、陽極７１５ｂに接して形成
することにより、陽極７１５ｂからＥＬ層７３１への正孔注入が行われやすくなり、発光
素子７４１ｂの発光効率を高めることができる。
アクセプター性を示す物質としては、７，７，８，８−テトラシアノ−２，３，５，６−
テトラフルオロキノジメタン（略称：Ｆ４−ＴＣＮＱ）、クロラニル等を挙げることがで
きる。また、遷移金属酸化物を挙げることができる。また、元素周期表における第４族乃
至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸
化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガ
ン、酸化レニウムはアクセプター性が高いため好ましい。中でも特に、酸化モリブデンは
大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。
複合材料に用いる正孔輸送性の高い物質としては、芳香族アミン化合物、カルバゾール誘
導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、
種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔
輸送性の高い有機化合物であることが好ましい。具体的には、１０−６ｃｍ２／Ｖｓ以上
の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い
物質であれば、これら以外のものを用いてもよい。
また、可視光の反射率が高い導電膜７４５ｒ、導電膜７４５ｇ、導電膜７４５ｂとしては
、例えば、アルミニウム、銀、または、これらの金属材料を含む合金等を、単層で、或い
は積層することで、形成することができる。また、導電膜７４５ｒ、導電膜７４５ｇ、導
電膜７４５ｂを、可視光の反射率の高い導電膜と、膜厚の薄い導電膜（好ましくは２０ｎ
ｍ以下、更に好ましくは１０ｎｍ以下）とを積層させて、形成してもよい。例えば、可視
光の反射率の高い導電膜上に、薄いチタン膜やモリブデン膜を積層して、導電膜７４５ｂ
を形成することにより、可視光の反射率の高い導電膜（アルミニウム、アルミニウムを含
む合金、または銀など）の表面に酸化膜が形成されるのを防ぐことができる。
また、可視光の透過率が高い導電膜７４６ｒ及び導電膜７４６ｇには、例えば、酸化イン
ジウム、酸化スズ、酸化亜鉛、インジウム錫酸化物、インジウム亜鉛酸化物などを用いる
ことができる。
また、陰極７３２は、例えば、光を透過する程度の薄い導電膜（好ましくは２０ｎｍ以下
、更に好ましくは１０ｎｍ以下）と、導電性の金属酸化物で構成された導電膜とを積層す
ることで、形成することができる。光を透過する程度の薄い導電膜は、銀、マグネシウム
、またはこれらの金属材料を含む合金等を、単層で、或いは積層して形成することができ
る。導電性の金属酸化物としては、酸化インジウム、酸化スズ、酸化亜鉛、インジウム錫
酸化物、インジウム亜鉛酸化物、またはこれらの金属酸化物材料に酸化シリコンを含ませ
たものを用いることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、ボトムエミッション構造、トップエミッション構造、デュアルエミッ
ション構造について説明する。デュアルエミッション構造とは、発光素子の光を、素子基
板側からと、素子基板とは反対の側からと、取り出す構造を意味する。
図１１（Ａ）に、発光素子６０３３から発せられる光を陽極６０３４側から取り出す場合
の、画素の断面図を示す。トランジスタ６０３１は絶縁膜６０３７で覆われており、絶縁
膜６０３７上には開口部を有する隔壁６０３８が形成されている。隔壁６０３８の開口部
において陽極６０３４が一部露出しており、該開口部において陽極６０３４、ＥＬ層６０
３５、陰極６０３６が順に積層されている。
陽極６０３４は、光を透過しやすい材料または膜厚で形成し、陰極６０３６は、光を透過
しにくい材料または膜厚で形成する。上記構成により、陽極６０３４側から白抜きの矢印
で示すように光を取り出す、ボトムエミッション構造を得ることができる。
図１１（Ｂ）に、発光素子６０４３から発せられる光を陰極６０４６側から取り出す場合
の、画素の断面図を示す。トランジスタ６０４１は絶縁膜６０４７で覆われており、絶縁
膜６０４７上には開口部を有する隔壁６０４８が形成されている。隔壁６０４８の開口部
において陽極６０４４が一部露出しており、該開口部において陽極６０４４、ＥＬ層６０
４５、陰極６０４６が順に積層されている。
陽極６０４４は、光を透過しにくい材料または膜厚で形成し、陰極６０４６は、光を透過
しやすい材料または膜厚で形成する。上記構成により、陰極６０４６側から白抜きの矢印
で示すように光を取り出す、トップエミッション構造を得ることができる。
図１１（Ｃ）に、光素子６０５３から発せられる光を陽極６０５４側及び陰極６０５６側
から取り出す場合の、画素の断面図を示す。トランジスタ６０５１は絶縁膜６０５７で覆
われており、絶縁膜６０５７上には開口部を有する隔壁６０５８が形成されている。隔壁
６０５８の開口部において陽極６０５４が一部露出しており、該開口部において陽極６０
５４、ＥＬ層６０５５、陰極６０５６が順に積層されている。
陽極６０５４及び陰極６０５６は、光を透過しやすい材料または膜厚で形成する。上記構
成により、陽極６０５４及び陰極６０５６側から白抜きの矢印で示すように光を取り出す
、デュアルエミッション構造を得ることができる。
なお、陽極または陰極となる電極には、金属、合金、電気伝導性化合物、およびこれらの
混合物などを用いることができる。具体的には、酸化インジウム−酸化スズ（ＩＴＯ：Ｉ
ｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、珪素若しくは酸化珪素を含有した酸化インジウム−
酸化スズ、酸化インジウム−酸化亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、酸化タ
ングステン及び酸化亜鉛を含有した酸化インジウム、金（Ａｕ）、白金（Ｐｔ）、ニッケ
ル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、
コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）の他、元素周期表
の第１族または第２族に属する元素、すなわちリチウム（Ｌｉ）やセシウム（Ｃｓ）等の
アルカリ金属、およびカルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金
属、マグネシウム（Ｍｇ）、およびこれらを含む合金（ＭｇＡｇ、ＡｌＬｉ）、ユウロピ
ウム（Ｅｕ）、イッテルビウム（Ｙｂ）等の希土類金属およびこれらを含む合金、その他
、グラフェン等を用いることができる。そして、上記材料を適宜選択し、その膜厚を最適
な値に設定することで、ボトムエミッション構造、トップエミッション構造、またはデュ
アルエミッション構造を作り分けることが可能となる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
図１２は、本発明の一態様に係る発光装置の斜視図の一例である。
図１２に示す発光装置は、パネル１６０１と、回路基板１６０２と、接続部１６０３とを
有している。パネル１６０１は、画素が複数設けられた画素部１６０４と、複数の画素を
行ごとに選択する走査線駆動回路１６０５と、選択された行内の画素への画像信号の入力
を制御する信号線駆動回路１６０６とを有する。具体的に、走査線駆動回路１６０５では
、配線Ｇ１乃至配線Ｇ３に入力する信号を生成する。
回路基板１６０２から、接続部１６０３を介して、各種信号と、電源の電位とが、パネル
１６０１に入力される。接続部１６０３には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅ
ｄ Ｃｉｒｃｕｉｔ）などを用いることができる。また、接続部１６０３にＣＯＦテープ
を用いる場合、回路基板１６０２内の一部の回路、或いはパネル１６０１が有する走査線
駆動回路１６０５や信号線駆動回路１６０６の一部などを別途用意したチップに形成して
おき、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて当該チップをＣＯＦテープに接続
しておいても良い。
本実施の形態は、他の実施の形態と組み合わせて実施することが可能である。
（実施の形態６）
本発明の一態様に係る発光装置は、表示機器、パーソナルコンピュータ、記録媒体を備え
た画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等
の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることが
できる。その他に、本発明の一態様に係る発光装置を用いることができる電子機器として
、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタル
スチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写
機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）
、自動販売機などが挙げられる。これら電子機器の具体例を図１３に示す。
図１３（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、
表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタ
イラス５００８等を有する。本発明の一態様に係る発光装置は、表示部５００３、表示部
５００４に用いることができる。表示部５００３または表示部５００４に本発明の一態様
に係る発光装置を用いることで、高画質の携帯型ゲーム機を提供することができる。なお
、図１３（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表示部５００４とを
有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図１３（Ｂ）は表示機器であり、筐体５２０１、表示部５２０２、支持台５２０３等を有
する。本発明の一態様に係る発光装置は、表示部５２０２に用いることができる。表示部
５２０２に本発明の一態様に係る発光装置を用いることで、高画質の表示機器を提供する
ことができる。なお、表示機器には、パーソナルコンピュータ用、ＴＶ放送受信用、広告
表示用などの全ての情報表示用表示機器が含まれる。
図１３（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２
、キーボード５４０３、ポインティングデバイス５４０４等を有する。本発明の一態様に
係る発光装置は、表示部５４０２に用いることができる。表示部５４０２に本発明の一態
様に係る発光装置を用いることで、高画質のノート型パーソナルコンピュータを提供する
ことができる。
図１３（Ｄ）は携帯情報端末であり、筐体５６０１、表示部５６０２、操作キー５６０３
等を有する。図１３（Ｄ）に示す携帯情報端末は、モデムが筐体５６０１に内蔵されてい
ても良い。本発明の一態様に係る発光装置は、表示部５６０２に用いることができる。表
示部５６０２に本発明の一態様に係る発光装置を用いることで、高画質の携帯情報端末を
提供することができる。
図１３（Ｅ）は携帯電話であり、筐体５８０１、表示部５８０２、音声入力部５８０３、
音声出力部５８０４、操作キー５８０５、受光部５８０６等を有する。受光部５８０６に
おいて受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本
発明の一態様に係る発光装置は、表示部５８０２に用いることができる。表示部５８０２
に本発明の一態様に係る発光装置を用いることで、高画質の携帯電話を提供することがで
きる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
本実施の形態では、実施の形態１において説明した図１（Ａ）に示す画素１００の動作の
、期間３における、トランジスタ１１のゲート電圧Ｖｇｓの値を、シミュレーションによ
り求めた。
シミュレーションは、配線ＩＬにおける電位Ｖ０の値が互いに異なる、条件Ａまたは条件
Ｂを用いて行った。具体的に、条件Ａと条件Ｂにおける各配線の電位の値を、下記の表１
に示す。電位ＧＶＤＤは、配線Ｇ１、配線Ｇ２、及び配線Ｇ３にそれぞれ与えられるハイ
レベルの電位に相当する。また、電位ＧＶＳＳは、配線Ｇ１、配線Ｇ２、及び配線Ｇ３に
それぞれ与えられるローレベルの電位に相当する。なお、表１では、電位Ｖｃａｔを０Ｖ
とし、電位Ｖｄａｔａ、電位Ｖａｎｏ、電位Ｖ０、電位ＧＶＤＤ、電位ＧＶＳＳの値を、
電位Ｖｃａｔとの電位差で示している。
また、シミュレーションにおける各トランジスタのチャネル長Ｌとチャネル幅Ｗの比は、
トランジスタ１１ではＬ／Ｗ＝９μｍ／３μｍ、トランジスタ１２乃至トランジスタ１５
ではＬ／Ｗ＝３μｍ／３μｍとした。そして、図１（Ａ）に示した画素１００が有する全
てのトランジスタにおいて、ソースまたはドレインとして機能する導電膜と半導体膜とが
接している領域を領域Ａとすると、上記領域Ａと、ゲート電極が形成されている領域とが
重なる領域における、チャネル長方向の長さ（Ｌｏｖ）を、１．５μｍとした。
期間３では、トランジスタ１１のゲート電圧Ｖｇｓは、図３（Ｃ）にて示したように、電
圧Ｖｄａｔａ−Ｖ０＋Ｖｔｈとなる。よって、図１（Ａ）に示した画素１００において、
Ｖｇｓ−Ｖｔｈ＝Ｖｄａｔａ−Ｖ０となるため、Ｖｇｓ−Ｖｔｈは、理想的には、閾値電
圧Ｖｔｈの値に関わらず一定の値を有する。
図１７に、条件Ａを用いた場合における、シミュレーションにより得られたＶｇｓ−Ｖｔ
ｈの値を示す。図１７では、横軸が閾値電圧Ｖｔｈ（Ｖ）、縦軸がＶｇｓ−Ｖｔｈ（Ｖ）
の値を示す。図１７では、閾値電圧Ｖｔｈの値を変化させても、Ｖｇｓ−Ｖｔｈの値がほ
ぼ均一であり、そのばらつきは２５％〜３０％程度に抑えられていることが分かる。
図１８に、条件Ｂを用いた場合における、シミュレーションにより得られたＶｇｓ−Ｖｔ
ｈの値を示す。図１８では、横軸が閾値電圧Ｖｔｈ（Ｖ）、縦軸がＶｇｓ−Ｖｔｈ（Ｖ）
の値を示す。図１８では、閾値電圧Ｖｔｈの値が正の値を有する場合だと、Ｖｇｓ−Ｖｔ
ｈの値が均一である。しかし、閾値電圧Ｖｔｈの値が負の値を有する場合、閾値電圧Ｖｔ
ｈの値が負の方向に大きくなるほど、Ｖｇｓ−Ｖｔｈの値が大きくなっており、Ｖｇｓ−
Ｖｔｈの値が閾値電圧Ｖｔｈの値に依存していることが分かる。
上記シミュレーションの結果から、本発明の一態様に係る発光装置では、トランジスタ１
１がノーマリオンであっても、すなわち閾値電圧Ｖｔｈがマイナスの値を有していても、
トランジスタ１１の閾値電圧Ｖｔｈを加味した値になるよう、トランジスタ１１のゲート
電圧Ｖｇｓを設定することができることが証明された。
本実施の形態は、他の実施の形態と組み合わせて実施することが可能である。
１１ トランジスタ
１２ トランジスタ
１３ トランジスタ
１４ トランジスタ
１５ トランジスタ
１６ 容量素子
１７ 発光素子
１００ 画素
１４０ｂ 画素
１４０ｇ 画素
１４０ｒ 画素
７１５ｂ 陽極
７１５ｇ 陽極
７１５ｒ 陽極
７３０ 隔壁
７３１ ＥＬ層
７３２ 陰極
７４０ 基板
７４１ｂ 発光素子
７４１ｇ 発光素子
７４１ｒ 発光素子
７４２ 基板
７４３ｂ 着色層
７４３ｇ 着色層
７４３ｒ 着色層
７４４ オーバーコート
７４５ｂ 導電膜
７４５ｇ 導電膜
７４５ｒ 導電膜
７４６ｇ 導電膜
７４６ｒ 導電膜
７５０ 絶縁膜
８００ 基板
８０１ 導電膜
８０２ ゲート絶縁膜
８０３ 半導体膜
８０４ 導電膜
８０５ 導電膜
８０６ 半導体膜
８０７ 導電膜
８０８ 導電膜
８０９ 導電膜
８１０ 導電膜
８１１ 半導体膜
８１２ 導電膜
８１３ 半導体膜
８１４ 導電膜
８１５ 導電膜
８１６ 導電膜
８１７ 半導体膜
８１８ 導電膜
８１９ 導電膜
８２０ 絶縁膜
８２１ 絶縁膜
８２２ 導電膜
８２３ コンタクトホール
８２４ 絶縁膜
８２５ ＥＬ層
８２６ 導電膜
９００ 基板
９０１ 半導体膜
９０２ ゲート絶縁膜
９０３ 導電膜
９０４ 導電膜
９０５ 導電膜
９０６ 半導体膜
９０７ 導電膜
９０８ 導電膜
９０９ 導電膜
９１１ 導電膜
９１２ 半導体膜
９１３ 導電膜
９１４ 導電膜
９１５ 導電膜
９１６ 導電膜
９１７ 導電膜
９２０ 絶縁膜
９２１ 導電膜
９２２ コンタクトホール
９２３ 絶縁膜
９２４ ＥＬ層
９２５ 導電膜
１６０１ パネル
１６０２ 回路基板
１６０３ 接続部
１６０４ 画素部
１６０５ 走査線駆動回路
１６０６ 信号線駆動回路
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロホン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５２０１ 筐体
５２０２ 表示部
５２０３ 支持台
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５６０１ 筐体
５６０２ 表示部
５６０３ 操作キー
５８０１ 筐体
５８０２ 表示部
５８０３ 音声入力部
５８０４ 音声出力部
５８０５ 操作キー
５８０６ 受光部
６０３１ トランジスタ
６０３３ 発光素子
６０３４ 陽極
６０３５ ＥＬ層
６０３６ 陰極
６０３７ 絶縁膜
６０３８ 隔壁
６０４１ トランジスタ
６０４３ 発光素子
６０４４ 陽極
６０４５ ＥＬ層
６０４６ 陰極
６０４７ 絶縁膜
６０４８ 隔壁
６０５１ トランジスタ
６０５３ 光素子
６０５４ 陽極
６０５５ ＥＬ層
６０５６ 陰極
６０５７ 絶縁膜
６０５８ 隔壁

Claims (5)

  1. トランジスタと、容量素子と、発光素子と、を有し、
    前記トランジスタのソース又はドレインの一方は、前記容量素子の第１の電極と電気的に接続され、
    前記トランジスタのソース又はドレインの一方は、前記発光素子と電気的に接続された発光装置であって、
    第１の期間と、第２の期間と、第３の期間と、を有し、
    前記第１の期間において、前記トランジスタのゲートは前記容量素子の第２の電極と非導通であり、
    前記第１の期間において、前記トランジスタのソース又はドレインの一方に第１の電位が供給されており、
    前記第２の期間において、前記トランジスタのゲートは前記容量素子の第２の電極と非導通であり、
    前記第２の期間において、前記トランジスタのゲートに第２の電位が供給されており、
    前記第２の期間において、前記容量素子の第２の電極に画像信号が供給されており、
    前記第３の期間において、前記トランジスタのゲートは前記容量素子の第２の電極と導通であることを特徴とする発光装置。
  2. トランジスタと、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、容量素子と、発光素子と、を有する発光装置であって、
    第１の期間と、第２の期間と、第３の期間と、を有し、
    前記トランジスタのソース又はドレインの一方は、前記容量素子の第１の電極と電気的に接続され、
    前記トランジスタのソース又はドレインの一方は、前記発光素子と電気的に接続され、
    前記第１のスイッチの第１の端子は、第１の配線と電気的に接続され、
    前記第１のスイッチの第２の端子は、前記容量素子の第２の電極と電気的に接続され、
    前記第２のスイッチの第１の端子は、第２の配線と電気的に接続され、
    前記第２のスイッチの第２の端子は、前記トランジスタのゲートと電気的に接続され、
    前記第３のスイッチの第１の端子は、前記容量素子の第２の電極と電気的に接続され、
    前記第３のスイッチの第２の端子は、前記トランジスタのゲートと電気的に接続され、
    前記第４のスイッチの第１の端子は、第３の配線と電気的に接続され、
    前記第４のスイッチの第２の端子は、前記トランジスタのソース又はドレインの一方と電気的に接続され、
    前記第１の配線は、画像信号を供給する機能を有し、
    前記第２の配線は、第１の電位を供給する機能を有し、
    前記第３の配線は、第２の電位を供給する機能を有し、
    前記第１の期間において、前記第１のスイッチ、前記第２のスイッチ及び前記第３のスイッチはオフであり、
    前記第１の期間において、前記第４のスイッチはオンであり、
    前記第２の期間において、前記第１のスイッチ及び前記第２のスイッチはオンであり、
    前記第２の期間において、前記第３のスイッチ及び前記第４のスイッチはオフであり、
    前記第３の期間において、前記１のスイッチ、前記第２のスイッチ及び前記第４のスイッチはオフであり、
    前記第３の期間において、前記第３のスイッチはオンであることを特徴とする発光装置。
  3. 請求項１又は請求項２において、
    前記トランジスタは、酸化物半導体を有することを特徴とする発光装置。
  4. パネルと、ＦＰＣと、を有する表示モジュールであって、
    前記ＦＰＣは、前記パネルと回路基板とを電気的に接続する機能を有し、
    前記パネルは、請求項１乃至請求項３のいずれか一項に記載の発光装置を有することを特徴とする表示モジュール。
  5. 請求項４に記載の表示モジュールを有する電子機器。
JP2013141617A 2011-07-22 2013-07-05 発光装置、表示モジュール及び電子機器 Active JP5442894B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013141617A JP5442894B2 (ja) 2011-07-22 2013-07-05 発光装置、表示モジュール及び電子機器

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011161103 2011-07-22
JP2011161103 2011-07-22
JP2011259828 2011-11-29
JP2011259828 2011-11-29
JP2013141617A JP5442894B2 (ja) 2011-07-22 2013-07-05 発光装置、表示モジュール及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012156130A Division JP6181913B2 (ja) 2011-07-22 2012-07-12 発光装置

Publications (2)

Publication Number Publication Date
JP2013257570A true JP2013257570A (ja) 2013-12-26
JP5442894B2 JP5442894B2 (ja) 2014-03-12

Family

ID=47555455

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2012156130A Active JP6181913B2 (ja) 2011-07-22 2012-07-12 発光装置
JP2013094856A Active JP5389289B2 (ja) 2011-07-22 2013-04-29 発光装置、表示モジュール及び電子機器
JP2013141617A Active JP5442894B2 (ja) 2011-07-22 2013-07-05 発光装置、表示モジュール及び電子機器
JP2016228685A Withdrawn JP2017085114A (ja) 2011-07-22 2016-11-25 発光装置
JP2018132072A Active JP6714047B2 (ja) 2011-07-22 2018-07-12 発光装置
JP2020097611A Active JP6942222B2 (ja) 2011-07-22 2020-06-04 発光装置
JP2021145443A Active JP7086260B2 (ja) 2011-07-22 2021-09-07 発光装置
JP2022092286A Active JP7246552B2 (ja) 2011-07-22 2022-06-07 発光装置
JP2023039264A Active JP7406021B2 (ja) 2011-07-22 2023-03-14 発光装置
JP2023184913A Active JP7542125B2 (ja) 2011-07-22 2023-10-27 発光装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012156130A Active JP6181913B2 (ja) 2011-07-22 2012-07-12 発光装置
JP2013094856A Active JP5389289B2 (ja) 2011-07-22 2013-04-29 発光装置、表示モジュール及び電子機器

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2016228685A Withdrawn JP2017085114A (ja) 2011-07-22 2016-11-25 発光装置
JP2018132072A Active JP6714047B2 (ja) 2011-07-22 2018-07-12 発光装置
JP2020097611A Active JP6942222B2 (ja) 2011-07-22 2020-06-04 発光装置
JP2021145443A Active JP7086260B2 (ja) 2011-07-22 2021-09-07 発光装置
JP2022092286A Active JP7246552B2 (ja) 2011-07-22 2022-06-07 発光装置
JP2023039264A Active JP7406021B2 (ja) 2011-07-22 2023-03-14 発光装置
JP2023184913A Active JP7542125B2 (ja) 2011-07-22 2023-10-27 発光装置

Country Status (7)

Country Link
US (5) US10008149B2 (ja)
JP (10) JP6181913B2 (ja)
KR (10) KR20240063195A (ja)
CN (1) CN103688303B (ja)
DE (1) DE112012003074T5 (ja)
TW (2) TWI622317B (ja)
WO (1) WO2013015091A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013015091A1 (en) 2011-07-22 2013-01-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR20230098374A (ko) 2011-10-18 2023-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
US9552767B2 (en) 2013-08-30 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
WO2015033496A1 (ja) * 2013-09-04 2015-03-12 パナソニック株式会社 表示装置および駆動方法
US9806098B2 (en) * 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
CN105849796B (zh) 2013-12-27 2020-02-07 株式会社半导体能源研究所 发光装置
JP6300534B2 (ja) 2014-01-17 2018-03-28 株式会社ジャパンディスプレイ 表示装置
US10483293B2 (en) 2014-02-27 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, and module and electronic appliance including the same
KR20160145643A (ko) 2014-04-23 2016-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 장치 및 입출력 장치의 구동 방법
JP6653997B2 (ja) 2014-05-09 2020-02-26 株式会社半導体エネルギー研究所 表示補正回路及び表示装置
WO2016034984A1 (en) * 2014-09-05 2016-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver ic, display device, and electronic device
CN107111985B (zh) * 2014-12-29 2020-09-18 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR102343894B1 (ko) * 2015-04-07 2021-12-27 삼성디스플레이 주식회사 표시 장치
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US9666655B2 (en) 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US9862101B2 (en) * 2015-12-22 2018-01-09 Varian Semiconductor Equipment Associats, Inc. Self-damping end effector
JP6914732B2 (ja) * 2017-05-29 2021-08-04 キヤノン株式会社 発光装置及び撮像装置
WO2019111137A1 (ja) * 2017-12-06 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器、及び動作方法
AU2019239860B2 (en) 2018-03-21 2024-05-23 Precision Planting Llc Reagent cartridge
WO2021220141A1 (ja) 2020-05-01 2021-11-04 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
TW202211195A (zh) 2020-08-12 2022-03-16 日商半導體能源研究所股份有限公司 顯示裝置、其工作方法以及電子裝置
KR20220147762A (ko) * 2021-04-27 2022-11-04 삼성디스플레이 주식회사 픽셀 및 이를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006215275A (ja) * 2005-02-03 2006-08-17 Sony Corp 表示装置
JP2007179042A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及びに電子機器
JP2009271333A (ja) * 2008-05-08 2009-11-19 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2011118079A (ja) * 2009-12-02 2011-06-16 Global Oled Technology Llc 画素回路および表示装置

Family Cites Families (185)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3647523B2 (ja) 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001318627A (ja) 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
SG114502A1 (en) * 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100675319B1 (ko) 2000-12-23 2007-01-26 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TW582005B (en) 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
WO2003001496A1 (en) * 2001-06-22 2003-01-03 Ibm Corporation Oled current drive pixel circuit
SG148032A1 (en) 2001-07-16 2008-12-31 Semiconductor Energy Lab Light emitting device
JP4831895B2 (ja) 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
JP4650601B2 (ja) 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
SG120889A1 (en) * 2001-09-28 2006-04-26 Semiconductor Energy Lab A light emitting device and electronic apparatus using the same
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6903377B2 (en) 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP4451054B2 (ja) 2001-11-09 2010-04-14 株式会社半導体エネルギー研究所 発光装置及びその作製方法
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP2003173612A (ja) * 2001-11-30 2003-06-20 Sharp Corp 音量制御装置
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP4029840B2 (ja) 2002-01-17 2008-01-09 日本電気株式会社 マトリックス型電流負荷駆動回路を備えた半導体装置とその駆動方法
CN101673508B (zh) 2002-01-18 2013-01-09 株式会社半导体能源研究所 发光器件
JP3706107B2 (ja) 2002-01-18 2005-10-12 株式会社半導体エネルギー研究所 発光装置及び電子機器
EP2348502B1 (en) 2002-01-24 2013-04-03 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device and method of driving the semiconductor device
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3997109B2 (ja) 2002-05-08 2007-10-24 キヤノン株式会社 Ｅｌ素子駆動回路及び表示パネル
TWI345211B (en) 2002-05-17 2011-07-11 Semiconductor Energy Lab Display apparatus and driving method thereof
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
KR100432651B1 (ko) 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
EP1388842B1 (en) 2002-08-09 2013-10-02 Semiconductor Energy Laboratory Co., Ltd. Multi-window display device and method of driving the same
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7738014B2 (en) 2002-12-05 2010-06-15 Atlab Inc. Image sensor and optical pointing system
JP4734529B2 (ja) * 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
US7612749B2 (en) 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2006520490A (ja) 2003-03-12 2006-09-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ エージングに対抗するためにタイミングに有効な光フィードバックを有する発光アクティブマトリクス表示装置
JP4168836B2 (ja) 2003-06-03 2008-10-22 ソニー株式会社 表示装置
JP4062179B2 (ja) 2003-06-04 2008-03-19 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US8552933B2 (en) 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005136017A (ja) 2003-10-29 2005-05-26 Hitachi Displays Ltd 表示装置
JP4297438B2 (ja) 2003-11-24 2009-07-15 三星モバイルディスプレイ株式會社 発光表示装置，表示パネル，及び発光表示装置の駆動方法
US7405713B2 (en) 2003-12-25 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic equipment using the same
JP2005189643A (ja) 2003-12-26 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP4501429B2 (ja) 2004-01-05 2010-07-14 ソニー株式会社 画素回路及び表示装置
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7928937B2 (en) 2004-04-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100560449B1 (ko) 2004-04-29 2006-03-13 삼성에스디아이 주식회사 발광 표시 패널 및 발광 표시 장치
JP3933667B2 (ja) * 2004-04-29 2007-06-20 三星エスディアイ株式会社 発光表示パネル及び発光表示装置
KR100560452B1 (ko) * 2004-04-29 2006-03-13 삼성에스디아이 주식회사 발광 표시 패널 및 발광 표시 장치
US7173590B2 (en) 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7046225B2 (en) * 2004-08-06 2006-05-16 Chen-Jean Chou Light emitting device display circuit and drive method thereof
KR100670140B1 (ko) * 2004-08-26 2007-01-16 삼성에스디아이 주식회사 커패시터
JP4160032B2 (ja) 2004-09-01 2008-10-01 シャープ株式会社 表示装置およびその駆動方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CN100555375C (zh) 2004-09-17 2009-10-28 日本电气株式会社 半导体器件、使用该器件的电路和显示设备及其驱动方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100592636B1 (ko) 2004-10-08 2006-06-26 삼성에스디아이 주식회사 발광표시장치
TWI237913B (en) 2004-10-13 2005-08-11 Chi Mei Optoelectronics Corp Circuit and method for OLED with voltage compensation abstract of the invention
KR100604053B1 (ko) 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US8426866B2 (en) 2004-11-30 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof, semiconductor device, and electronic apparatus
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7462897B2 (en) 2005-01-31 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
JP4923410B2 (ja) 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR100624314B1 (ko) 2005-06-22 2006-09-19 삼성에스디아이 주식회사 발광표시장치 및 박막트랜지스터
KR101139527B1 (ko) 2005-06-27 2012-05-02 엘지디스플레이 주식회사 유기전계발광소자 및 유기전계발광 표시장치
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US7986287B2 (en) 2005-08-26 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7728810B2 (en) 2005-11-28 2010-06-01 Lg Display Co., Ltd. Display device and method for driving the same
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
CN102176299B (zh) * 2005-12-02 2013-07-17 株式会社半导体能源研究所 发光器件的驱动方法
KR100659155B1 (ko) * 2005-12-05 2006-12-19 한국과학기술원 전류 피드백형 ａｍｏｌｅｄ 구동 회로
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
TWI603307B (zh) 2006-04-05 2017-10-21 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5665256B2 (ja) 2006-12-20 2015-02-04 キヤノン株式会社 発光表示デバイス
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100860684B1 (ko) 2007-01-31 2008-09-26 삼성전자주식회사 화면 밝기 기능을 갖는 디스플레이 장치
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR100823199B1 (ko) 2007-04-05 2008-04-18 삼성에스디아이 주식회사 유기 발광 표시 장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
CA2660598A1 (en) * 2008-04-18 2009-06-22 Ignis Innovation Inc. System and driving method for light emitting device display
KR101458911B1 (ko) * 2008-05-07 2014-11-12 삼성디스플레이 주식회사 표시 장치
JP2010039118A (ja) 2008-08-04 2010-02-18 Sony Corp 表示装置及び電子機器
JP2010049056A (ja) 2008-08-22 2010-03-04 Canon Inc 有機ｅｌディスプレイ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101761108B1 (ko) 2008-10-03 2017-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010224033A (ja) 2009-03-19 2010-10-07 Toshiba Corp 表示装置及び表示装置の駆動方法
TWI417840B (zh) * 2009-08-26 2013-12-01 Au Optronics Corp 畫素電路、主動式矩陣有機發光二極體顯示器及畫素電路之驅動方法
KR102111264B1 (ko) 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
JP2011112724A (ja) 2009-11-24 2011-06-09 Sony Corp 表示装置およびその駆動方法ならびに電子機器
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101945306B1 (ko) 2009-11-28 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR101056247B1 (ko) * 2009-12-31 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101142660B1 (ko) * 2010-02-09 2012-05-03 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101351416B1 (ko) * 2010-05-18 2014-01-14 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로
CN201904343U (zh) 2010-12-15 2011-07-20 四川虹视显示技术有限公司 一种有机发光器件像素电路的薄膜晶体管结构
WO2013015091A1 (en) 2011-07-22 2013-01-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006215275A (ja) * 2005-02-03 2006-08-17 Sony Corp 表示装置
JP2007179042A (ja) * 2005-12-02 2007-07-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及びに電子機器
JP2009271333A (ja) * 2008-05-08 2009-11-19 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2011118079A (ja) * 2009-12-02 2011-06-16 Global Oled Technology Llc 画素回路および表示装置

Also Published As

Publication number Publication date
US20180286309A1 (en) 2018-10-04
US10008149B2 (en) 2018-06-26
KR20190030767A (ko) 2019-03-22
US11741895B2 (en) 2023-08-29
US10629122B2 (en) 2020-04-21
TWI642325B (zh) 2018-11-21
US20230395028A1 (en) 2023-12-07
DE112012003074T5 (de) 2014-04-10
JP7542125B2 (ja) 2024-08-29
KR20200052990A (ko) 2020-05-15
US20210358410A1 (en) 2021-11-18
KR20210024250A (ko) 2021-03-04
JP6181913B2 (ja) 2017-08-16
KR102378948B1 (ko) 2022-03-24
US11081050B2 (en) 2021-08-03
JP2017085114A (ja) 2017-05-18
JP2024020247A (ja) 2024-02-14
TW201313059A (zh) 2013-03-16
KR102663040B1 (ko) 2024-05-03
US20130021316A1 (en) 2013-01-24
JP6714047B2 (ja) 2020-06-24
JP2022001943A (ja) 2022-01-06
KR20200120769A (ko) 2020-10-21
JP2023085313A (ja) 2023-06-20
KR20220039852A (ko) 2022-03-29
KR20240063195A (ko) 2024-05-09
JP2020166284A (ja) 2020-10-08
KR20220135256A (ko) 2022-10-06
KR20140051268A (ko) 2014-04-30
KR102223582B1 (ko) 2021-03-04
JP5389289B2 (ja) 2014-01-15
JP7406021B2 (ja) 2023-12-26
US20200251054A1 (en) 2020-08-06
KR20210110746A (ko) 2021-09-08
JP7246552B2 (ja) 2023-03-27
JP5442894B2 (ja) 2014-03-12
JP2013210645A (ja) 2013-10-10
CN103688303B (zh) 2016-08-17
JP2022126699A (ja) 2022-08-30
KR102449610B1 (ko) 2022-09-29
JP7086260B2 (ja) 2022-06-17
TW201717702A (zh) 2017-05-16
CN103688303A (zh) 2014-03-26
KR102297329B1 (ko) 2021-09-01
KR102111016B1 (ko) 2020-05-14
JP6942222B2 (ja) 2021-09-29
TWI622317B (zh) 2018-04-21
WO2013015091A1 (en) 2013-01-31
JP2019016795A (ja) 2019-01-31
JP2013137498A (ja) 2013-07-11
KR20230093081A (ko) 2023-06-26
KR102168439B1 (ko) 2020-10-21

Similar Documents

Publication Publication Date Title
JP7406021B2 (ja) 発光装置
JP6568264B2 (ja) 電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131218

R150 Certificate of patent or registration of utility model

Ref document number: 5442894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250