KR20230005695A - 디스플레이 장치 - Google Patents
디스플레이 장치 Download PDFInfo
- Publication number
- KR20230005695A KR20230005695A KR1020210086732A KR20210086732A KR20230005695A KR 20230005695 A KR20230005695 A KR 20230005695A KR 1020210086732 A KR1020210086732 A KR 1020210086732A KR 20210086732 A KR20210086732 A KR 20210086732A KR 20230005695 A KR20230005695 A KR 20230005695A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- driving
- signal
- sub
- sensing
- Prior art date
Links
- 238000012937 correction Methods 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 59
- 238000012546 transfer Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 164
- 108700038980 S-((2-chloroethyl)carbamoyl)glutathione Proteins 0.000 description 74
- 239000003990 capacitor Substances 0.000 description 29
- 230000008859 change Effects 0.000 description 16
- 239000000758 substrate Substances 0.000 description 16
- 239000011521 glass Substances 0.000 description 15
- 230000007423 decrease Effects 0.000 description 14
- 230000008569 process Effects 0.000 description 12
- 230000002265 prevention Effects 0.000 description 9
- 230000000750 progressive effect Effects 0.000 description 9
- 230000015654 memory Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
디스플레이 장치가 개시된다. 본 디스플레이 장치는, 복수의 무기 발광 소자로 구성된 픽셀이 복수의 로우 라인에 배치된 픽셀 어레이 및 픽셀 어레이의 무기 발광 소자들에 각각 대응되는 서브 픽셀 회로들을 포함하는 디스플레이 패널, 영상 데이터 전압을 서브 픽셀 회로들에 설정하기 위한 스캔 신호를 로우 라인 순으로 제공하는 스캔 드라이버, 영상 데이터 전압에 기초하여 픽셀 어레이의 무기 발광 소자들을 발광시키기 위한 에미션 신호를 로우 라인 순으로 제공하는 에미션 드라이버, 센싱 구간 동안 일부 로우 라인의 서브 픽셀 회로들 각각에 포함된 구동 트랜지스터를 흐르는 전류를 센싱하고, 센싱된 전류에 대응되는 센싱 데이터를 출력하는 센싱부, 및 센싱 데이터에 기초하여 영상 데이터 전압을 보정하는 보정부를 포함하고, 스캔 드라이버는, 센싱 구간 동안, 일부 로우 라인의 서브 픽셀 회로들에 특정 전압을 설정하고 설정된 특정 전압에 기초하여 구동 트랜지스터를 흐르는 전류를 센싱부로 전달하기 위한 제어 신호를 제공한다.
Description
본 개시는 디스플레이 장치에 관한 것으로, 보다 상세하게는, 자발광 소자로 이루어진 픽셀 어레이를 포함하는 디스플레이 장치에 관한 것이다.
종래, 적색 LED(Light Emitting Diode), 녹색 LED, 청색 LED와 같은 무기 발광 소자(이하에서, LED는 무기 발광 소자를 말한다.)를 서브 픽셀로 구동하는 디스플레이 패널에서는, PAM(Pulse Amplitude Modulation) 구동 방식을 통해 서브 픽셀의 계조를 표현하였다.
이 경우, 구동 전류의 크기(magnitude)에 따라, 발광하는 빛의 계조뿐 아니라 파장도 함께 변화하게 되어 영상의 색 재현성이 감소된다. 도 1은 청색 LED, 녹색 LED 및 적색 LED를 흐르는 구동 전류의 크기에 따른 파장의 변화를 도시하고 있다.
따라서, 색 재현성을 향상시킬 수 있는 자발광 디스플레이 패널의 구동 방식에 대한 개발이 요구된다. 이때, 소비 전력, 휘도 균일성, 수평 크로스토크 문제 등도 함께 고려될 필요가 있다.
본 개시의 목적은, 입력되는 영상 신호에 대해 향상된 색 재현성을 제공하는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다.
본 개시의 다른 목적은, 보다 효율적이고 안정적으로 무기 발광 소자를 구동할 수 있는 서브 픽셀 회로를 포함하여 이루어진 디스플레이 장치 및 이의 구동 방법을 제공함에 있다.
본 개시의 또 다른 목적은, 무기 발광 소자를 구동하는 각종 회로의 설계를 최적화하여, 고밀도 집적에 적합한 구동 회로를 포함하는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다.
본 개시의 또 다른 목적은, 구동 트랜지스터들 간의 전기적 특성 편차로 인해 발생하는 휘도 균일성 저하 문제를 해결할 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다.
본 개시의 또 다른 목적은, 디스플레이 패널 구동시 소비되는 소비 전력을 줄일 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다.
본 개시의 또 다른 목적은, 디스플레이 패널의 위치별로 상이하게 발생하는 구동 전압의 강하가 데이터 전압의 설정 과정에 미치는 영향을 보상할 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다.
본 개시의 또 다른 목적은, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 문제가 개선된 디스플레이 장치 및 이의 구동 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따른 디스플레이 장치는, 복수의 무기 발광 소자로 구성된 픽셀이 복수의 로우 라인에 배치된 픽셀 어레이, 및 상기 픽셀 어레이의 무기 발광 소자들에 각각 대응되는 서브 픽셀 회로들을 포함하는 디스플레이 패널, 영상 프레임의 영상 데이터 전압을 상기 서브 픽셀 회로들에 설정하기 위한 스캔 신호를 상기 서브 픽셀 회로들에 로우 라인 순으로 제공하는 스캔 드라이버, 상기 스캔 신호에 의해 설정된 영상 데이터 전압에 기초하여 상기 픽셀 어레이의 무기 발광 소자들을 발광시키기 위한 에미션 신호를 상기 서브 픽셀 회로들에 로우 라인 순으로 제공하는 에미션 드라이버, 상기 영상 프레임에 대한 센싱 구간 동안, 상기 복수의 로우 라인 중 일부 로우 라인의 서브 픽셀 회로들 각각에 포함된 구동 트랜지스터를 흐르는 전류를 센싱하고, 상기 센싱된 전류에 대응되는 센싱 데이터를 출력하는 센싱부, 및 상기 센싱 데이터에 기초하여 영상 데이터 전압을 보정하는 보정부를 포함하고, 상기 스캔 드라이버는, 상기 센싱 구간 동안, 상기 일부 로우 라인의 서브 픽셀 회로들에 특정 전압을 설정하고 상기 설정된 특정 전압에 기초하여 상기 구동 트랜지스터를 흐르는 전류를 상기 센싱부로 전달하기 위한, 제어 신호를 상기 일부 로우 라인의 서브 픽셀 회로들에 제공한다.
또한, 상기 스캔 드라이버는, 상기 센싱 구간 동안, 상기 복수의 로우 라인 중 하나의 로우 라인의 서브 픽셀 회로들에 상기 제어 신호를 제공할 수 있다.
또한, 상기 하나의 로우 라인은, 상기 복수의 로우 라인 중에서 랜덤하게 결정될 수 있다.
또한, 상기 스캔 드라이버는, 연속된 영상 프레임들에 대한 복수의 센싱 구간 동안, 상기 디스플레이 패널의 전체 로우 라인들의 서브 픽셀 회로들에 상기 제어 신호를 제공하며, 상기 연속된 영상 프레임들의 개수는, 상기 복수의 로우 라인의 개수와 동일할 수 있다.
또한, 상기 디스플레이 패널의 서브 픽셀 회로들은, 로우 라인마다 데이터 설정 구간 및 복수의 발광 구간 순으로 구동되고, 상기 스캔 드라이버는, 각 로우 라인의 데이터 설정 구간에서 상기 각 로우 라인의 서브 픽셀 회로들에 상기 스캔 신호를 제공하고, 상기 에미션 드라이버는, 각 로우 라인의 복수의 발광 구간 각각에서 상기 각 로우 라인의 서브 픽셀 회로들에 상기 에미션 신호를 제공할 수 있다.
또한, 상기 복수의 발광 구간 중 첫 번째 발광 구간은, 상기 데이터 설정 구간과 시간적으로 연속되고, 상기 복수의 발광은, 서로 기설정된 시간 간격을 가질 수 있다.
또한, 상기 센싱 구간은, 상기 영상 프레임에 대한 블랭킹 기간 내에 포함될 수 있다.
또한, 상기 영상 데이터 전압은, 정전류원 데이터 전압 및 PWM(pulse width modulation) 데이터 전압을 포함하고, 상기 특정 전압은, 제 1 특정 전압 및 제 2 특정 전압을 포함하며, 상기 디스플레이 패널의 서브 픽셀 회로들 각각은, 제 1 구동 트랜지스터를 포함하고, 상기 제 1 구동 트랜지스터의 게이트 단자에 설정된 상기 정전류원 데이터 전압에 기초하여 결정되는 크기(magnitude)의 구동 전류를 상기 무기 발광 소자로 제공하는 정전류원 회로, 제 2 구동 트랜지스터를 포함하고, 상기 제 2 구동 트랜지스터의 게이트 단자에 설정된 상기 PWM 데이터 전압에 기초하여 상기 구동 전류가 상기 무기 발광 소자로 제공되는 시간을 제어하는 PWM 회로, 상기 제 1 구동 트랜지스터의 게이트 단자에 설정된 상기 제 1 특정 전압에 기초하여 상기 제 1 구동 트랜지스터를 흐르는 제 1 전류를, 온된 동안 상기 센싱부로 전달하는 제 1 트랜지스터, 및 상기 제 2 구동 트랜지스터의 게이트 단자에 설정된 상기 제 2 특정 전압에 기초하여 상기 제 2 구동 트랜지스터를 흐르는 제 2 전류를, 온된 동안 상기 센싱부로 전달하는 제 2 트랜지스터를 포함할 수 있다.
또한, 상기 정전류원 데이터 전압 및 상기 제 1 특정 전압을 제공하는 제 1 데이터 드라이버, 및 상기 PWM 데이터 전압 및 상기 제 2 특정 전압을 제공하는 제 2 데이터 드라이버를 포함하고, 상기 스캔 드라이버는, 상기 정전류원 데이터 전압 및 상기 PWM 데이터 전압을 상기 정전류원 회로 및 상기 PWM 회로에 각각 설정하기 위한 제 1 스캔 신호를 제공하는 제 1 스캔 드라이버를 포함할 수 있다.
또한, 상기 제 1 스캔 드라이버는, 상기 복수의 로우 라인에 각각 대응되는 복수의 제 1 스캔 드라이버 회로;를 포함하고, 상기 복수의 제 1 스캔 드라이버 회로는, 상기 디스플레이 패널의 서브 픽셀 회로들에 상기 제 1 스캔 신호를 로우 라인 순으로 각각 제공하여, 상기 디스플레이 패널의 서브 픽셀 회로들 각각에 포함된 제 1 구동 트랜지스터의 게이트 단자 및 제 2 구동 트랜지스터의 게이트 단자에 상기 정전류원 데이터 전압 및 상기 PWM 데이터 전압을 로우 라인 순으로 각각 설정하고, 상기 복수의 제 1 스캔 드라이버 회로 중 상기 일부 로우 라인에 대응되는 적어도 하나의 제 1 스캔 드라이버 회로 각각은, 상기 센싱 구간 동안 상기 제어 신호를 제공하여, 상기 일부 로우 라인의 서브 픽셀 회로들 각각에 포함된 제 1 구동 트랜지스터의 게이트 단자 및 제 2 구동 트랜지스터의 게이트 단자에 상기 제 1 및 제 2 특정 전압을 각각 설정하고 상기 제 1 및 제 2 전류를 상기 센싱부로 전달할 수 있다.
또한, 하나의 서브 픽셀 회로에 설정되는 상기 PWM 데이터 전압 및 상기 정전류원 데이터 전압은, 상기 제 2 및 제 1 데이터 드라이버로부터 별도의 배선을 통해 동시에 제공되며, 상기 제 1 스캔 신호에 따라 상기 하나의 서브 픽셀 회로에 포함된 제 2 및 제 1 구동 트랜지스터의 게이트 단자에 동시에 설정되고, 하나의 서브 픽셀 회로에 설정되는 상기 제 2 및 제 1 특정 전압은, 상기 제 2 및 제 1 데이터 드라이버로부터 상기 별도의 배선을 통해 순차적으로 제공되고, 상기 제어 신호에 따라 상기 하나의 서브 픽셀 회로에 포함된 제 2 및 제 1 구동 트랜지스터의 게이트 단자에 순차적으로 설정될 수 있다.
또한, 상기 제어 신호는, 상기 제 2 및 제 1 특정 전압을 상기 제 2 및 제 1 구동 트랜지스터의 게이트 단자에 순차적으로 각각 설정하기 위한 제 1 제어 신호, 상기 제 2 구동 트랜지스터의 게이트 단자에 상기 제 2 특정 전압이 설정된 동안 상기 제 2 트랜지스터를 온 시키기 위한 제 2 제어 신호, 및 상기 제 1 구동 트랜지스터의 게이트 단자에 상기 제 1 특정 전압이 설정된 동안 상기 제 1 트랜지스터를 온시키기 위한 제 3 제어 신호를 포함하고, 상기 적어도 하나의 제 1 스캔 드라이버 회로는, 상기 센싱 구간 동안, 상기 일부 로우 라인의 서브 픽셀 회로들에 상기 제 1 내지 제 3 제어 신호를 각각 별도로 제공할 수 있다.
또한, 상기 제어 신호는, 상기 일부 로우 라인의 서브 픽셀 회로들 각각에 포함된 제 2 구동 트랜지스터의 게이트 단자 및 제 1 구동 트랜지스터의 게이트 단자에 상기 제 2 및 제 1 특정 전압을 순차적으로 각각 설정하고(for setting and), 상기 제 2 구동 트랜지스터의 게이트 단자에 상기 제 2 특정 전압이 설정된 동안 상기 제 2 트랜지스터를 온 시키고(for turning on), 상기 제 1 구동 트랜지스터의 게이트 단자에 상기 제 1 특정 전압이 설정된 동안 상기 제 1 트랜지스터를 온(for turning on)시키기 위한, 제 4 제어 신호를 포함하고, 상기 적어도 하나의 제 1 스캔 드라이버 회로는, 상기 센싱 구간 동안, 상기 일부 로우 라인의 서브 픽셀 회로들에 상기 제 4 제어 신호를 제공할 수 있다.
또한, 상기 정전류원 데이터 전압, 상기 PWM 데이터 전압, 상기 제 1 특정 전압 및 상기 제 2 특정 전압을 제공하는 제 3 데이터 드라이버;를 포함하고, 상기 스캔 드라이버는, 상기 정전류원 데이터 전압을 상기 정전류원 회로에 설정하기 위한 제 2 스캔 신호, 및 상기 제 1 특정 전압을 상기 정전류원 회로에 설정하고 상기 제 1 전류를 상기 센싱부로 전달하기 위한 제 5 제어 신호를 제공하는 제 2 스캔 드라이버, 및 상기 PWM 데이터 전압을 상기 PWM 회로에 설정하기 위한 제 3 스캔 신호 및, 상기 제 2 특정 전압을 상기 PWM 회로에 설정하고 상기 제 2 전류를 상기 센싱부로 전달하기 위한 제 6 제어 신호를 제공하는 제 3 스캔 드라이버를 포함할 수 있다.
또한, 상기 제 2 스캔 드라이버는, 상기 복수의 로우 라인에 각각 대응되는 복수의 제 2 스캔 드라이버 회로를 포함하고, 상기 복수의 제 2 스캔 드라이버 회로는, 상기 디스플레이 패널의 서브 픽셀 회로들에 상기 제 2 스캔 신호를 로우 라인 순으로 각각 제공하여, 상기 디스플레이 패널의 서브 픽셀 회로들 각각에 포함된 제 1 구동 트랜지스터의 게이트 단자에 상기 정전류원 데이터 전압을 로우 라인 순으로 각각 설정하고, 상기 복수의 제 2 스캔 드라이버 회로 중 상기 일부 로우 라인에 대응되는 적어도 하나의 제 2 스캔 드라이버 회로 각각은, 상기 센싱 구간 동안 상기 제 5 제어 신호를 제공하여, 상기 일부 로우 라인의 서브 픽셀 회로들 각각에 포함된 제 1 구동 트랜지스터의 게이트 단자에 상기 제 1 특정 전압을 설정하고 상기 제 1 전류를 상기 센싱부로 전달하며, 상기 제 3 스캔 드라이버는, 상기 복수의 로우 라인에 각각 대응되는 복수의 제 3 스캔 드라이버 회로를 포함하고, 상기 복수의 제 3 스캔 드라이버 회로는, 상기 디스플레이 패널의 서브 픽셀 회로들에 상기 제 3 스캔 신호를 로우 라인 순으로 각각 제공하여, 상기 디스플레이 패널의 서브 픽셀 회로들 각각에 포함된 제 2 구동 트랜지스터의 게이트 단자에 상기 PWM 데이터 전압을 로우 라인 순으로 각각 설정하고, 상기 복수의 제 3 스캔 드라이버 회로 중 상기 일부 로우 라인에 대응되는 적어도 하나의 제 3 스캔 드라이버 회로 각각은, 상기 센싱 구간 동안 상기 제 6 제어 신호를 제공하여, 상기 일부 로우 라인의 서브 픽셀 회로들 각각에 포함된 제 2 구동 트랜지스터의 게이트 단자에 상기 제 2 특정 전압을 설정하고 상기 제 2 전류를 상기 센싱부로 전달할 수 있다.
또한, 하나의 서브 픽셀 회로에 설정되는 상기 PWM 데이터 전압 및 상기 정전류원 데이터 전압은, 상기 제 3 데이터 드라이버로부터 하나의 배선을 통해 순차적으로 제공되며, 상기 제 3 및 제 2 스캔 신호에 따라 상기 하나의 서브 픽셀 회로에 포함된 제 2 및 제 1 구동 트랜지스터의 게이트 단자에 순차적으로 설정되고, 하나의 서브 픽셀 회로에 설정되는 상기 제 2 및 제 1 특정 전압은, 상기 제 3 데이터 드라이버로부터 상기 하나의 배선을 통해 순차적으로 제공되고, 상기 제 6 및 제 5 제어 신호에 따라 상기 하나의 서브 픽셀 회로에 포함된 제 2 및 제 1 구동 트랜지스터의 게이트 단자에 순차적으로 설정될 수 있다.
또한, 상기 5 제어 신호는, 상기 제 1 특정 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 설정하기 위한 제 7 제어 신호, 및 상기 제 1 구동 트랜지스터의 게이트 단자에 상기 제 1 특정 전압이 설정된 동안 상기 제 1 트랜지스터를 온시키기 위한 제 8 제어 신호를 포함하고, 상기 제 6 제어 신호는, 상기 제 2 특정 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 설정하기 위한 제 9 제어 신호, 및 상기 제 2 구동 트랜지스터의 게이트 단자에 상기 제 2 특정 전압이 설정된 동안 상기 제 2 트랜지스터를 온 시키기 위한 제 10 제어 신호를 포함하고, 상기 적어도 하나의 제 2 스캔 드라이버 회로는, 상기 센싱 구간 동안, 상기 일부 로우 라인의 서브 픽셀 회로들에 상기 제 7 및 제 8 제어 신호를 각각 별도로 제공하고, 상기 적어도 하나의 제 3 스캔 드라이버 회로는, 상기 센싱 구간 동안, 상기 일부 로우 라인의 서브 픽셀 회로들에 상기 제 9 및 제 10 제어 신호를 각각 별도로 제공할 수 있다.
또한, 상기 5 제어 신호는, 상기 제 1 특정 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 설정하고, 상기 제 1 구동 트랜지스터의 게이트 단자에 상기 제 1 특정 전압이 설정된 동안 상기 제 1 트랜지스터를 온시키기 위한 제 11 제어 신호를 포함하고, 상게 제 6 제어 신호는, 상기 제 2 특정 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 설정하고, 상기 제 2 구동 트랜지스터의 게이트 단자에 상기 제 2 특정 전압이 설정된 동안 상기 제 2 트랜지스터를 온 시키기 위한 제 12 제어 신호를 포함하고, 상기 적어도 하나의 제 2 스캔 드라이버 회로는, 상기 센싱 구간 동안, 상기 일부 로우 라인의 서브 픽셀 회로들에 상기 제 11 제어 신호를 제공하고, 상기 적어도 하나의 제 3 스캔 드라이버 회로는, 상기 센싱 구간 동안, 상기 일부 로우 라인의 서브 픽셀 회로들에 상기 제 12 제어 신호를 제공할 수 있다.
또한, 상기 센싱부는, 상기 제 1 전류를 센싱하고, 상기 센싱된 제 1 전류에 대응되는 제 1 센싱 데이터를 출력하고, 상기 제 2 전류를 센싱하고, 상기 센싱된 제 2 전류에 대응되는 제 2 센싱 데이터를 출력할 수 있다.
또한, 상기 보정부는, 상기 제 1 센싱 데이터에 기초하여 상기 정전류원 데이터 전압을 보정하고, 상기 제 2 센싱 데이터에 기초하여 상기 PWM 데이터 전압을 보정할 수 있다.
이상 설명한 바와 같은 본 개시의 다양한 실시 예에 따르면, 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화되는 것을 방지할 수 있다.
또한, 구동 트랜지스터들 간의 전기적 특성 편차로 인해 영상에 나타날 수 있는 얼룩을 용이하게 보상할 수 있다. 또한, 색상의 보정이 용이해 진다.
또한, 모듈 형태의 디스플레이 패널들을 조합하여 대면적 디스플레이 패널을 구성하는 경우나, 하나의 대형 디스플레이 패널을 구성하는 경우에도, 보다 용이하게 얼룩 보상 및 색상 보정이 가능하다.
또한, 디스플레이 패널 구동시 소비되는 소비 전력을 줄일 수 있다.
또한, 디스플레이 패널의 위치별로 상이하게 발생하는 구동 전압의 강하가 데이터 전압의 설정 과정에 미치는 영향을 보상할 수 있게 된다.
또한, 보다 최적화된 구동 회로의 설계가 가능하며, 안정적이고 효율적으로 무기 발광 소자를 구동할 수 있게 된다.
또한, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 문제를 개선할 수 있다.
도 1은 청색 LED, 녹색 LED 및 적색 LED를 흐르는 구동 전류의 크기에 따른 파장 변화를 나타내는 그래프,
도 2는 본 개시의 일 실시 예에 따른 디스플레이 장치의 픽셀 구조를 설명하기 위한 도면,
도 3a는 종래 디스플레이 패널의 구동 방식을 도시한 개념도,
도 3b는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방식을 도시한 개념도,
도 4는 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 도시한 블럭도,
도 5는 본 개시의 일 실시 예에 따른 디스플레이 패널의 프로그레시브 구동 방식을 설명하기 위한 도면,
도 6은 본 개시의 일 실시 예에 따른 디스플레이 장치의 상세 블럭도,
도 7a는 본 개시의 일 실시 예에 따른 센싱부의 구현 예을 도시한 도면,
도 7b는 본 개시의 다른 일 실시 예에 따른 센싱부의 구현 예를 도시한 도면,
도 8a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 8b는 도 8a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 9a는 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상을 설명하기 위한 도면,
도 9b는 도 9a에 표시된 각종 신호들의 파형을 도시한 도면,
도 9c는 본 개시의 일 실시 예에 따른 스윕 신호의 하이 전압(SW_VGH)을 도시한 도면,
도 10a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 10b는 도 10a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 11a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 11b는 도 11a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 12a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 12b는 도 12a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 13a는 스윕 신호의 로우 전압(SW_VGL) 입력을 X 노드에 연결하는 본 개시의 일 실시 예를 설명하기 위한 도면,
도 13b는 본 개시의 일 실시 예에 따른 스윕 신호의 로우 전압(SW_VGL)을 도시한 도면,
도 14a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 14b는 도 14a의 서브 픽셀 회로를 포함하는 디스플레이 패널을 하나의 영상 프레임 기간 동안 구동하기 위한 각종 신호들의 타이밍도,
도 15a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 15b는 도 15a의 서브 픽셀 회로를 구동하기 위한 각종 신호들의 타이밍도,
도 16a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 16b는 도 16a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 17a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 17b는 도 17a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 18a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 18b는 도 18a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 19a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 19b는 도 19a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 20a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 20b는 도 20a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 21a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 21b는 도 21a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 22a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 22b는 도 22a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 23a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 23b는 도 23a의 서브 픽셀 회로를 구동하기 위한 각종 신호들의 타이밍도,
도 24a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 24b는 도 24a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 25a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 25b는 도 25a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 26a는 도 8b의 구동 타이밍도에서 센싱 구동을 위한 제어 신호를 확대하여 도시한 도면,
도 26b는 본 개시의 일 실시 예에 따른 스캔 드라이버 회로의 회로도,
도 26c는 본 개시의 일 실시 예에 따른 스캔 드라이버의 블럭도,
도 26d는 도 26b의 스캔 드라이버 회로의 구동을 위한 각종 신호들의 타이밍도,
도 27a는 도시된 ① 시간 구간 동안 스캔 드라이버 회로의 동작을 도시한 도면,
도 27b는 도시된 ② 시간 구간 동안 스캔 드라이버 회로의 동작을 도시한 도면,
도 27c는 도시된 ③ 시간 구간 동안 스캔 드라이버 회로의 동작을 도시한 도면,
도 27d는 도시된 ④ 시간 구간 동안 스캔 드라이버 회로의 동작을 도시한 도면,
도 27e는 도시된 ⑤ 시간 구간 동안 스캔 드라이버 회로의 동작을 도시한 도면,
도 27f는 도시된 ⑥ 시간 구간 동안 스캔 드라이버 회로의 동작을 도시한 도면,
도 27g는 도시된 ⑦ 시간 구간 동안 스캔 드라이버 회로의 동작을 도시한 도면,
도 28a는 도 10b의 구동 타이밍도에서 센싱 구동을 위한 제어 신호를 확대하여 도시한 도면,
도 28b는 본 개시의 일 실시 예에 따른 스캔 드라이버 회로의 회로도,
도 28c는 본 개시의 일 실시 예에 따른 스캔 드라이버의 블럭도,
도 28d는 도 28b의 스캔 드라이버 회로의 구동을 위한 각종 신호들의 타이밍도,
도 29a는 도 11b의 구동 타이밍도에서 센싱 구동을 위한 제어 신호를 확대하여 도시한 도면,
도 29b는 본 개시의 일 실시 예에 따른 제 1 스캔 드라이버 회로의 회로도,
도 29c는 본 개시의 일 실시 예에 따른 제 1 스캔 드라이버의 블럭도,
도 29d는 도 29b의 제 1 스캔 드라이버 회로의 구동을 위한 각종 신호들의 타이밍도,
도 29e는 본 개시의 일 실시 예에 따른 제 2 스캔 드라이버 회로의 회로도,
도 29f는 본 개시의 일 실시 예에 따른 제 2 스캔 드라이버의 블럭도,
도 29g는 도 29e의 제 2 스캔 드라이버 회로의 구동을 위한 각종 신호들의 타이밍도,
도 30a는 도 12b의 구동 타이밍도에서 센싱 구동을 위한 제어 신호를 확대하여 도시한 도면,
도 30b는 본 개시의 일 실시 예에 따른 제 3 스캔 드라이버 회로의 회로도,
도 30c는 본 개시의 일 실시 예에 따른 제 3 스캔 드라이버의 블럭도,
도 30d는 도 30b의 제 3 스캔 드라이버 회로의 구동을 위한 각종 신호들의 타이밍도,
도 30e는 본 개시의 일 실시 예에 따른 제 4 스캔 드라이버 회로의 회로도,
도 30f는 본 개시의 일 실시 예에 따른 제 4 스캔 드라이버의 블럭도,
도 30g는 도 30e의 제 4 스캔 드라이버 회로의 구동을 위한 각종 신호들의 타이밍도,
도 31a는 본 개시의 일 실시 예에 다른 랜덤 센싱 과정을 나타낸 타이밍도,
도 31b는 영상 프레임 시간을 기준으로 랜덤 센싱 과정을 설명하기 위한 개념도,
도 32a는 본 개시의 일 실시 예에 따른 디스플레이 패널의 단면도,
도 32b는 본 개시의 다른 일 실시 예에 따른 디스플레이 패널의 단면도, 및
도 32c는 본 개시의 일 실시 예에 따른 TFT 층의 평면도이다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 장치의 픽셀 구조를 설명하기 위한 도면,
도 3a는 종래 디스플레이 패널의 구동 방식을 도시한 개념도,
도 3b는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방식을 도시한 개념도,
도 4는 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 도시한 블럭도,
도 5는 본 개시의 일 실시 예에 따른 디스플레이 패널의 프로그레시브 구동 방식을 설명하기 위한 도면,
도 6은 본 개시의 일 실시 예에 따른 디스플레이 장치의 상세 블럭도,
도 7a는 본 개시의 일 실시 예에 따른 센싱부의 구현 예을 도시한 도면,
도 7b는 본 개시의 다른 일 실시 예에 따른 센싱부의 구현 예를 도시한 도면,
도 8a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 8b는 도 8a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 9a는 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상을 설명하기 위한 도면,
도 9b는 도 9a에 표시된 각종 신호들의 파형을 도시한 도면,
도 9c는 본 개시의 일 실시 예에 따른 스윕 신호의 하이 전압(SW_VGH)을 도시한 도면,
도 10a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 10b는 도 10a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 11a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 11b는 도 11a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 12a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 12b는 도 12a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 13a는 스윕 신호의 로우 전압(SW_VGL) 입력을 X 노드에 연결하는 본 개시의 일 실시 예를 설명하기 위한 도면,
도 13b는 본 개시의 일 실시 예에 따른 스윕 신호의 로우 전압(SW_VGL)을 도시한 도면,
도 14a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 14b는 도 14a의 서브 픽셀 회로를 포함하는 디스플레이 패널을 하나의 영상 프레임 기간 동안 구동하기 위한 각종 신호들의 타이밍도,
도 15a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 15b는 도 15a의 서브 픽셀 회로를 구동하기 위한 각종 신호들의 타이밍도,
도 16a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 16b는 도 16a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 17a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 17b는 도 17a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 18a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 18b는 도 18a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 19a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 19b는 도 19a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 20a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 20b는 도 20a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 21a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 21b는 도 21a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 22a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 22b는 도 22a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 23a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 23b는 도 23a의 서브 픽셀 회로를 구동하기 위한 각종 신호들의 타이밍도,
도 24a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 24b는 도 24a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 25a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 25b는 도 25a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 26a는 도 8b의 구동 타이밍도에서 센싱 구동을 위한 제어 신호를 확대하여 도시한 도면,
도 26b는 본 개시의 일 실시 예에 따른 스캔 드라이버 회로의 회로도,
도 26c는 본 개시의 일 실시 예에 따른 스캔 드라이버의 블럭도,
도 26d는 도 26b의 스캔 드라이버 회로의 구동을 위한 각종 신호들의 타이밍도,
도 27a는 도시된 ① 시간 구간 동안 스캔 드라이버 회로의 동작을 도시한 도면,
도 27b는 도시된 ② 시간 구간 동안 스캔 드라이버 회로의 동작을 도시한 도면,
도 27c는 도시된 ③ 시간 구간 동안 스캔 드라이버 회로의 동작을 도시한 도면,
도 27d는 도시된 ④ 시간 구간 동안 스캔 드라이버 회로의 동작을 도시한 도면,
도 27e는 도시된 ⑤ 시간 구간 동안 스캔 드라이버 회로의 동작을 도시한 도면,
도 27f는 도시된 ⑥ 시간 구간 동안 스캔 드라이버 회로의 동작을 도시한 도면,
도 27g는 도시된 ⑦ 시간 구간 동안 스캔 드라이버 회로의 동작을 도시한 도면,
도 28a는 도 10b의 구동 타이밍도에서 센싱 구동을 위한 제어 신호를 확대하여 도시한 도면,
도 28b는 본 개시의 일 실시 예에 따른 스캔 드라이버 회로의 회로도,
도 28c는 본 개시의 일 실시 예에 따른 스캔 드라이버의 블럭도,
도 28d는 도 28b의 스캔 드라이버 회로의 구동을 위한 각종 신호들의 타이밍도,
도 29a는 도 11b의 구동 타이밍도에서 센싱 구동을 위한 제어 신호를 확대하여 도시한 도면,
도 29b는 본 개시의 일 실시 예에 따른 제 1 스캔 드라이버 회로의 회로도,
도 29c는 본 개시의 일 실시 예에 따른 제 1 스캔 드라이버의 블럭도,
도 29d는 도 29b의 제 1 스캔 드라이버 회로의 구동을 위한 각종 신호들의 타이밍도,
도 29e는 본 개시의 일 실시 예에 따른 제 2 스캔 드라이버 회로의 회로도,
도 29f는 본 개시의 일 실시 예에 따른 제 2 스캔 드라이버의 블럭도,
도 29g는 도 29e의 제 2 스캔 드라이버 회로의 구동을 위한 각종 신호들의 타이밍도,
도 30a는 도 12b의 구동 타이밍도에서 센싱 구동을 위한 제어 신호를 확대하여 도시한 도면,
도 30b는 본 개시의 일 실시 예에 따른 제 3 스캔 드라이버 회로의 회로도,
도 30c는 본 개시의 일 실시 예에 따른 제 3 스캔 드라이버의 블럭도,
도 30d는 도 30b의 제 3 스캔 드라이버 회로의 구동을 위한 각종 신호들의 타이밍도,
도 30e는 본 개시의 일 실시 예에 따른 제 4 스캔 드라이버 회로의 회로도,
도 30f는 본 개시의 일 실시 예에 따른 제 4 스캔 드라이버의 블럭도,
도 30g는 도 30e의 제 4 스캔 드라이버 회로의 구동을 위한 각종 신호들의 타이밍도,
도 31a는 본 개시의 일 실시 예에 다른 랜덤 센싱 과정을 나타낸 타이밍도,
도 31b는 영상 프레임 시간을 기준으로 랜덤 센싱 과정을 설명하기 위한 개념도,
도 32a는 본 개시의 일 실시 예에 따른 디스플레이 패널의 단면도,
도 32b는 본 개시의 다른 일 실시 예에 따른 디스플레이 패널의 단면도, 및
도 32c는 본 개시의 일 실시 예에 따른 TFT 층의 평면도이다.
본 개시를 설명함에 있어, 관련된 공지 기술에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 동일한 구성의 중복 설명은 되도록 생략하기로 한다.
이하의 설명에서 사용되는 구성요소에 대한 접미사 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
본 개시에서 사용한 용어는 실시 예를 설명하기 위해 사용된 것으로, 본 개시를 제한 및/또는 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 개시에서, '포함하다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 개시에서 사용된 "제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다.
반면에, 어떤 구성요소(예: 제 1 다른 구성요소(예: 제 2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제 3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.
본 개시의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하에서 첨부된 도면을 참조하여 본 개시의 다양한 실시 예를 상세히 설명한다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 패널의 픽셀 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 디스플레이 패널(100)은 매트릭스 형태로 배치(disposed)(또는 배열(arranged))된 복수의 픽셀(10) 즉, 픽셀 어레이를 포함한다.
픽셀 어레이는, 복수의 로우(row) 라인 또는 복수의 컬럼(column) 라인을 포함한다. 경우에 따라, 로우 라인은 가로(horizontal) 라인 또는 스캔(scan) 라인 또는 게이트 라인이라 불리울 수도 있고, 컬럼 라인은 세로(vertical) 라인 또는 데이터 라인이라 불리울 수도 있다.
또는 경우에 따라, 로우 라인, 컬럼 라인, 가로 라인, 세로 라인이라는 용어는 픽셀 어레이 상에서 픽셀들의 라인을 지칭하기 위한 용어로 사용되고, 스캔 라인, 게이트 라인, 데이터 라인이라는 용어는 데이터나 신호가 전달되는 디스플레이 패널(100) 상의 실제 배선을 지칭하기 위한 용어로 사용될 수도 있다.
한편, 픽셀 어레이의 각 픽셀(10)은 적색(R) 서브 픽셀(20-1), 녹색(G) 서브 픽셀(20-2) 및 청색(B) 서브 픽셀(20-3)과 같은 3 종류의 서브 픽셀을 포함할 수 있다.
이때, 각 픽셀(10)은, 서브 픽셀들(20-1, 20-2, 20-3)을 구성하는 복수의 무기 발광 소자를 포함할 수 있다.
예를 들어, 각 픽셀(10)은, R 서브 픽셀(20-1)을 구성하는 R 무기 발광 소자, G 서브 픽셀(20-2)을 구성하는 G 무기 발광 소자, 및 B 서브 픽셀(20-3)을 구성하는 B 무기 발광 소자와 같은 3 종류의 무기 발광 소자를 포함할 수 있다.
또는, 각 픽셀(10)은, 3 개의 청색 무기 발광 소자를 포함할 수 있다. 이 경우, 각 무기 발광 소자 상에는 R, G, B 색상 구현을 위한 컬러 필터가 구비될 수 있다. 이때, 컬러 필터는 퀀텀닷(QD) 컬러 필터일 수 있으나, 이에 한정되는 것은 아니다.
한편, 도시되지는 않았으나, 디스플레이 패널(100)에는 무기 발광 소자를 구동하기 위한 서브 픽셀 회로가 무기 발광 소자 별로 마련될 수 있다.
이때, 각 서브 픽셀 회로는, 영상 데이터 전압에 기초하여 무기 발광 소자로 구동 전류를 제공할 수 있다.
구체적으로, 영상 데이터 전압은, 정전류원(Constant Current Generator) 데이터 전압 및 PWM(Pulse Width Moludlation) 데이터 전압을 포함한다. 각 서브 픽셀 회로는, 정전류원 데이터 전압에 대응되는 크기(magnitude)의 구동 전류를, PWM 데이터 전압에 대응되는 시간 동안 무기 발광 소자로 제공함으로써, 영상의 계조를 표현할 수 있다. 이에 관한 자세한 내용은 후술하기로 한다.
한편, 디스플레이 패널(100)의 각 로우 라인에 포함된 서브 픽셀 회로들은, "영상 데이터 전압의 설정(또는 인가)" 및 "설정된(또는 인가된) 영상 데이터 전압에 기초한 구동 전류의 제공" 순으로 구동될 수 있다.
이때, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(100)의 각 로우 라인에 포함된 서브 픽셀 회로들은, 로우 라인 순으로 순차적으로 구동될 수 있다.
예를 들어, 하나의 로우 라인(예를 들어, 제 1 로우 라인)에 포함된 서브 픽셀 회로들의 영상 데이터 전압 설정 동작과, 다음 로우 라인(예를 들어, 제 2 로우 라인)에 포함된 서브 픽셀 회로들의 영상 데이터 전압 설정 동작은 로우 라인 순으로 순차적으로 진행될 수 있다. 또한, 상기 하나의 로우 라인에 포함된 서브 픽셀 회로들의 구동 전류 제공 동작과, 상기 다음 로우 라인에 포함된 서브 픽셀 회로들의 구동 전류 제공 동작 역시 로우 라인 순으로 순차적으로 진행될 수 있다.
한편, 도 2에서는, 하나의 픽셀 영역 내에서 서브 픽셀들(20-1 내지 20-3)이 좌우가 뒤바뀐 L자 모양으로 배열된 것을 예로 들었다. 그러나, 실시 예가 이에 한정되는 것은 아니며, R, G, B 서브 픽셀(20-1 내지 20-3)은 픽셀 영역 내부에서 일렬로 배치될 수도 있고, 실시 예에 따라 다양한 형태로 배치될 수 있다.
또한, 도 2에서는, 3 종류의 서브 픽셀이 하나의 픽셀을 구성하는 것을 예로 들어 설명하였다. 그러나, 실시 예에 따라, R, G, B, W(white)와 같은 4종류의 서브 픽셀이 하나의 픽셀을 구성할 수도 있고, 얼마든지 다른 개수의 서브 픽셀이 하나의 픽셀을 구성할 수도 있다.
도 3a는 종래 디스플레이 패널의 구동 방식을 도시한 개념도, 도 3b는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방식을 도시한 개념도이다.
도 3a 및 도 3b는 한 영상 프레임 시간 동안 디스플레이 패널을 구동하는 방식을 도시하고 있다. 또한, 도 3a 및 도 3b에서, 세로 축은 로우 라인을, 가로 축은 시간을 나타낸다. 또한, 데이터 설정 구간은, 각 로우 라인에 포함된 서브 픽셀 회로들에 영상 데이터 전압이 설정되는 디스플레이 패널(100)의 구동 구간을 나타내고, 발광 구간은, 각 로우 라인에 포함된 서브 픽셀 회로들이, 설정된 영상 데이터 전압에 기초하여 무기 발광 소자로 구동 전류를 제공하게 되는 디스플레이 패널(100)의 구동 구간을 나타낸다. 무기 발광 소자들은 발광 구간 내에서 구동 전류에 따라 발광하게 된다.
도 3a에 따르면 종래에는, 먼저 디스플레이 패널의 전체 로우 라인에 대해 영상 데이터 전압의 설정이 완료된 후에, 일괄적으로 발광 구간이 진행되는 것을 볼 수 있다.
이 경우, 발광 구간 동안 디스플레이 패널의 전체 로우 라인이 동시에 발광하게 되므로, 높은 피크 전류가 요구되며, 이에 따라, 제품에 요구되는 피크 소비 전력이 높아지는 문제가 있다. 피크 소비 전력이 높아지면, 제품에 장착되는 SMPS(Switched Mode Power Supply)와 같은 전원 공급 장치의 용량이 커지므로, 비용이 증가하고 부피가 커져 디자인적 제약 사항이 발생하게 된다.
이에 반해, 본 개시의 일 실시 예에 따르면, 도 3b에 도시된 바와 같이, 각 로우 라인의 데이터 설정 구간과 발광 구간(구체적으로는, 복수의 발광 구간)이, 로우 라인 순으로 순차적으로 진행되는 것을 볼 수 있다.
도 3b와 같은 구동 방식을, 도 3a의 일괄 구동 방식과 구별하여 "프로그레시브 구동 방식"이라 부를 수 있다.
프로그레시브 구동 방식의 경우, 동시 발광하는 로우 라인의 개수가 줄어들게 되므로, 종래 기술에 비해 필요한 순간 피크 전류량이 낮아지며, 이에 따라, 피크 소비 전력이 저감될 수 있다.
이상에서 설명한 바와 같이, 본 개시의 다양한 실시 예들에 따르면, 무기 발광 소자를 AM(Active matrix) 방식으로 PWM 구동함으로써 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화하는 현상을 막을 수 있다.
또한, 서브 픽셀들이 로우 라인 순으로 순차적으로 발광하도록 디스플레이 패널(100)을 구동함으로써 순간 피크 소비 전력이 저감될 수 있다.
도 4는 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 도시한 블럭도이다. 도 4에 따르면, 디스플레이 장치(1000)는 디스플레이 패널(100), 센싱부(200), 보정부(300) 및 구동부(500)를 포함한다.
구동부(500)는 디스플레이 패널(100)을 구동한다. 구체적으로, 구동부(500)는 각종 제어 신호, 데이터 신호, 구동 전압 신호 등을 디스플레이 패널(100)로 제공하여 디스플레이 패널(100)을 구동할 수 있다.
전술한 바와 같이, 본 개시의 일 실시 예에 따르면 디스플레이 패널(100)은 로우 라인 순으로 구동될 수 있다. 이를 위해 구동부(500)는, 픽셀 어레이상의 픽셀들을 로우 라인 단위로 구동하기 위한 각종 게이트 신호를 제공하는 게이트 드라이버를 포함할 수 있다.
또한, 구동부(500)는 픽셀 어레이상의 각 픽셀(또는 각 서브 픽셀)에 영상 데이터 전압(구체적으로, 정전류원 데이터 전압 및 PWM 데이터 전압) 및 후술할 특정 전압을 제공하기 위한 각종 데이터 신호를 제공하는 데이터 드라이버를 포함할 수 있다.
한편, 구동부(500)는 픽셀(10)을 구성하는 복수의 서브 픽셀(20-1 내지 20-3)을 각각 선택하기 위한 디먹스(DeMUX) 회로를 포함할 수 있다.
또한, 구동부(500)는, 각종 DC 전압(예를 들어, 후술할 제 1 구동 전압(VDD_PAM), 제 2 구동 전압(VDD_PWM), 그라운드 전압(VSS), Vset 전압, 스윕 신호의 하이 전압(SW_VGH), 스윕 신호의 로우 전압(SW_VGL) 등)을, 디스플레이 패널(100)에 포함된 각 서브 픽셀 회로로 제공하기 위한 파워 IC(또는 구동 전압 제공 회로)를 포함할 수 있다.
또한, 구동부(500)는 게이트 드라이버나 데이터 드라이버를 구동하기 위한 각종 클럭 신호를 제공하는 클럭 신호 제공 회로를 포함할 수 있으며, 스윕 신호(또는 스윕 전압)을 제공하기 위한 스윕 신호 제공 회로(또는 스윕 드라이버)를 포함할 수 있다.
이때, 본 개시의 일 실시 예에 따르면, 클럭 신호 제공 회로는 레벨 시프터를 포함하며, TCON으로부터 제공되는 클럭 신호의 레벨을 게이트 드라이버나 데이터 드라이버에서 이용할 수 있는 레벨로 시프팅하여 게이트 드라이버나 데이터 드라이버에 제공할 수 있다. 또한, 스윕 드라이버는 게이트 드라이버의 일종으로 각 로우 라인에 대응되는 스윕 신호를 제공할 수 있다.
한편, 상술한 구동부(500)의 각종 드라이버나 회로들 중 적어도 일부는, 별도의 칩 형태로 구현되어 TCON(Timing Controller)과 함께 외부의 PCB(Printed Circuit Board)에 실장되고, FOG(Film On Glass) 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들과 연결될 수 있다.
또는, 상술한 구동부(500)의 각종 드라이버나 회로들 중 적어도 일부는, 별도의 칩 형태로 구현되어 COF(Chip On Film) 형태로 필름 상에 배치되고, FOG(Film On Glass) 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들과 연결될 수도 있다.
또는, 상술한 구동부(500)의 각종 드라이버나 회로들 중 적어도 일부는, 별도의 칩 형태로 구현되어 COG(Chip On Glass) 형태로 배치(즉, 디스플레이 패널(100)의 글래스 기판(후술됨)의 후면(글래스 기판을 기준으로 TFT 층이 형성되는 면의 반대쪽 면)에 배치)되고, 연결 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들과 연결될 수 있다.
또는, 상술한 구동부(500)의 각종 드라이버나 회로들 중 적어도 일부는, 디스플레이 패널(100) 내의 TFT 층에 형성된 서브 픽셀 회로들과 함께 TFT 층에 형성되어 서브 픽셀 회로들과 연결될 수도 있다.
예를 들어, 상술한 구동부(500)의 각종 드라이버나 회로들 중 게이트 드라이버, 스윕 전압 제공 회로, 디먹스 회로는 디스플레이 패널(100)의 TFT 층 내에 형성되고, 데이터 드라이버는 디스플레이 패널(100)의 글래스 기판의 후면에 배치되며, 구동 전압 제공 회로, 클럭 신호 제공 회로, TCON(Timing Controller)은 외부의 PCB(Printed Circuit Board)에 배치될 수 있다. 그러나, 이에 한정되는 것은 아니다.
특히, 구동부(500)는 전술한 바와 같이 디스플레이 패널(100)을 프로그레시브 구동 방식으로 구동할 수 있다.
이를 위해, 구동부(500)는 디스플레이 패널(100)의 서브 픽셀 회로들에 로우 라인 순으로 영상 데이터 전압을 설정하고, 픽셀 어레이의 무기 발광 소자들에 상기 설정된 영상 데이터 전압에 대응되는 구동 전류가 로우 라인 순으로 제공되도록 서브 픽셀 회로들을 구동할 수 있다.
프로그레시브 구동 방식의 보다 자세한 내용은 도 5에 관한 설명에서 후술하기로 한다.
한편, 디스플레이 패널(100)은 도 2에서 전술한 바와 같은 픽셀 어레이를 포함하며, 인가되는 영상 데이터 전압에 대응되는 영상을 디스플레이할 수 있다.
디스플레이 패널(100)에 포함된 각 서브 픽셀 회로는, 인가되는 영상 데이터 전압에 기초하여, 크기(magnitude)와 구동 시간(또는 펄스 폭)이 제어된 구동 전류를, 대응되는 무기 발광 소자로 제공할 수 있다.
픽셀 어레이를 구성하는 무기 발광 소자들은, 대응되는 서브 픽셀 회로로부터 제공되는 구동 전류에 따라 발광하며, 이에 따라 디스플레이 패널(100)에 영상이 디스플레이된다.
한편, 무기 발광 소자로 구동 전류를 제공하는 서브 픽셀 회로는 구동 트랜지스터를 포함한다. 구동 트랜지스터는 서브 픽셀 회로의 동작을 결정하는 핵심적인 구성으로, 이론적으로는 구동 트랜지스터의 문턱 전압(Vth)이나 이동도(μ)와 같은 전기적 특성이 디스플레이 패널(100)의 서브 픽셀 회로들 간에 서로 동일해야 한다. 그러나, 실제 구동 트랜지스터의 문턱 전압(Vth) 및 이동도(μ)는 공정 편차나 경시 변화와 같은 다양한 요인에 의해 서브 픽셀 회로들마다 편차가 있을 수 있으며, 이러한 편차는 영상의 화질 저하를 초래하므로 보상될 필요가 있다.
본 개시의 다양한 실시 예들에서는, 외부 보상 방식을 통해 구동 트랜지스터들의 전기적 특성 편차를 보상한다. 외부 보상 방식은, 구동 트랜지스터를 흐르는 전류를 센싱하고, 센싱 결과를 바탕으로 영상 데이터 전압을 보정함으로써, 서브 픽셀 회로들 간에 구동 트랜지스터들의 문턱 전압(Vth) 및 이동도(μ) 편차를 보상하는 방식이다.
이러한 외부 보상 동작을 위해, 도 4에 도시된 바와 같이 디스플레이 장치(1000)는 센싱부(200) 및 보정부(300)를 포함한다.
센싱부(200)는 서브 픽셀 회로에 포함된 구동 트랜지스터를 흐르는 전류를 센싱하고, 센싱된 전류에 대응되는 센싱 데이터를 출력하기 위한 구성이다.
센싱부(200)는, 특정 전압에 기초한 전류가 구동 트랜지스터를 흐르면, 구동 트랜지스터를 흐르는 전류를 감지하여 센싱 데이터로 변환하고, 변환된 센싱 데이터를 보정부(300)로 출력할 수 있다.
이를 위해, 구동부(500)는, 후술할 센싱 구동을 위한 제어 신호를 서브 픽셀 회로들에 제공할 수 있다. 이때, 제어 신호는, 서브 픽셀 회로들에 특정 전압을 인가하고(for applying and), 인가된 특정 전압에 기초하여 구동 트랜지스터를 흐르는 전류를 센싱부(200)로 전달하기(for transferring) 위한 게이트 신호이다.
한편, 특정 전압은, 구동 트랜지스터를 흐르는 전류를 감지하기 위해 영상 데이터 전압과는 별도로 서브 픽셀 회로에 인가되는 전압으로, 정전류원 회로의 구동 트랜지스터를 흐르는 전류를 감지하기 위한 제 1 특정 전압, 및 PWM 회로의 구동 트랜지스터를 흐르는 전류를 감지하기 위한 제 2 특정 전압을 포함할 수 있다.
보정부(300)는 센싱부(200)에서 출력되는 센싱 데이터에 기초하여 서브 픽셀 회로로 인가될 영상 데이터 전압을 보정하기 위한 구성이다.
보정부(300)는 전압별 기준 데이터 및 센싱부(200)에서 출력되는 센싱 데이터에 기초하여 영상 데이터를 보정하기 위한 보상값을 획득하고, 획득된 보상값에 기초하여 영상 데이터를 보정함으로써, 영상 데이터 전압을 보정할 수 있다.
여기서, 전압별 기준 데이터는, 특정 전압이 구동 트랜지스터에 인가될 경우 구동 트랜지스터를 흐르는 기준 전류값에 관한 데이터로, 이론적 또는 실험적으로 미리 산출되어 룩업 테이블 형태로 기저장된 것일 수 있으나, 이에 한정되는 것은 아니다.
전압별 기준 데이터는, 제 1 특정 전압에 대응되는 제 1 기준 데이터, 및 제 2 특정 전압에 대응되는 제 2 기준 데이터를 포함할 수 있다.
전압별 기준 데이터는, 보정부(300)의 내부 또는 외부의 각종 메모리(미도시)에 기저장될 수 있으며, 보정부(300)는 필요한 경우 메모리(미도시)로부터 전압별 기준 데이터를 로딩하여 이용할 수 있다.
보정부(300)가 전압별 기준 데이터 및 센싱 데이터를 이용하여 보상값을 획득하고, 영상 데이터 전압을 보정하는 구체적인 예는 도 6에 관한 설명에서 후술하기로 한다.
구동부(500)(구체적으로는, 데이터 드라이버)는, 이와 같이 보정된 영상 데이터 전압을 디스플레이 패널(100)에 인가함으로써, 구동 트랜지스터들의 문턱 전압(Vth) 및 이동도(μ) 편차가 보상될 수 있다.
도 5는 본 개시의 일 실시 예에 따른 디스플레이 패널(100)의 프로그레시브 구동 방식을 설명하기 위한 도면이다.
도 5는 연속된 2개의 영상 프레임에 대한 디스플레이 패널(100)의 구동 방식을 개념적으로 도시하고 있다. 도 5에서 세로 축은 로우 라인을, 가로 축은 시간을 나타내고, 참조 번호 60은 영상 프레임 기간을, 참조 번호 65는 블랭킹 기간을 나타낸다.
한편, 도 5에서는, 디스플레이 패널(100)이 270개의 로우 라인으로 구성되고, 데이터 설정 구간(61)에 설정된 영상 데이터 전압에 기초하여 7회의 발광 구간(62-1 내지 62-7)이 진행되는 것을 예로 들었다. 그러나, 로우 라인의 개수나 발광 구간의 진행 횟수가 이에 한정되는 것이 아님은 물론이다.
구체적으로, 도 5를 참조하면, 하나의 영상 프레임에 대해, 로우 라인 마다 한번의 데이터 설정 구간(61)과 복수의 발광 구간(62-1 내지 62-7)이 진행되는 것을 볼 수 있다.
각 로우 라인의 데이터 설정 구간(61)에서는, 영상 데이터 전압이 각 로우 라인에 포함된 서브 픽셀 회로들에 설정될 수 있다. 이를 위해, 구동부(500)는, 각 로우 라인의 데이터 설정 구간(61) 동안, 영상 데이터 전압을 설정하기 위한 게이트 신호(이하, 스캔 신호라 한다. 예를 들어, 후술할 SP(n), SPWM(n), SCCG(n)을 포함할 수 있다.)를 해당 로우 라인의 서브 픽셀 회로들에 제공할 수 있다.
한편, 각 로우 라인의 각 발광 구간(62-1 내지 62-7)에서는, 픽셀 어레이의 무기 발광 소자들이 데이터 설정 구간(61)에 설정된 영상 데이터 전압에 기초하여 발광할 수 있다. 이를 위해, 구동부(500)는, 각 로우 라인의 각 발광 구간(62-1 내지 62-7) 동안, 해당 로우 라인의 서브 픽셀 회로들이 데이터 설정 구간(61)에 설정된 영상 데이터 전압에 기초하여 무기 발광 소자로 구동 전류를 제공하도록 게이트 신호(이하, 에미션 신호라 한다. 예를 들어, 후술할 SET(n), Emi_PWM(n), Emi_PAM(n), Sweep(n)를 포함할 수 있다.)를 해당 로우 라인의 서브 픽셀 회로들에 제공할 수 있다.
한편, 도 5를 참조하면, 데이터 설정 구간(61) 및 각 발광 구간(62-1 내지 62-7)은, 디스플레이 패널(100)의 전체 로우 라인에 대해 로우 라인 순으로 순차적으로 진행되는 것을 볼 수 있다. 이를 위해, 구동부(500)는, 디스플레이 패널(100)의 첫번째 로우 라인부터 마지막 로우 라인까지 로우 라인 순으로 서브 픽셀 회로들에 스캔 신호를 인가할 수 있다. 또한, 구동부(500)는, 디스플레이 패널(100)의 첫번째 로우 라인부터 마지막 로우 라인까지 로우 라인 순으로 서브 픽셀 회로들에 에미션 신호를 인가할 수 있다.
한편, 도 5에 도시된 바에 따르면, 각 로우 라인의 첫 번째 발광 구간(62-1)은 데이터 설정 구간(61)과 시간적으로 연속되고, 복수의 발광 구간 각각(62-1 내지 62-7)은 기설정된 시간 간격을 갖는 것을 볼 수 있다.
이때, 한 영상 프레임에 대해 각 로우 라인에서 진행되는 발광 구간의 개수 및 발광 구간들 사이의 기설정된 시간 간격은, 디스플레이 패널(100)의 사이즈 및/또는 카메라의 셔터 스피드 등에 기초하여 설정될 수 있다. 그러나, 이에 한정되는 것은 아니다.
일반적으로 카메라의 셔터 스피드는 한 영상 프레임 시간 보다 수 배 빠르므로, 한 영상 프레임 시간 동안 첫번째 로우 라인부터 마지막 로우 라인까지 한 번의 발광 구간이 로우 라인 순으로 진행되도록 디스플레이 패널(100)을 구동하는 경우, 카메라에 찍힌 디스플레이 패널(100)에 표시된 영상이 왜곡될 수 있다.
따라서, 본 개시의 일 실시 예에 따르면, 한 영상 프레임 시간 동안 복수의 발광 구간이 기설정된 시간 간격을 두고 진행되도록 디스플레이 패널(100)을 구동하되, 기설정된 시간 간격을 카메라의 스피드에 기초하여 설정함으로써, 어떤 순간에 디스플레이 패널(100)을 촬영하더라도 카메라에 찍힌 디스플레이 패널(100)에 표시된 영상이 왜곡되지 않도록 할 수 있다.
한편, 도 5에서 블랭킹 기간(Blanking interval)(65)은, 유효한 영상 데이터가 인가되지 않는, 연속된 영상 프레임 기간들(60) 사이의 시간 구간을 나타낸다. 도 5를 참조하면, 블랭킹 기간(65)에는 데이터 설정 구간(61)이 포함되지 않는 것을 볼 수 있다. 따라서, 블랭킨 기간(65) 동안에는 디스플레이 패널(100)에 영상 데이터 전압이 인가되지 않는다.
이와 같이 블랭킹 기간(65)에 영상 데이터 전압이 인가되지 않음은 별론, 실시 예에 따라 블랭킹 기간(65) 중 일부 구간에도 무기 발광 소자들이 발광할 수는 있다. 도 5에서 참조번호 66으로 나타낸 시간 구간에 포함되는 화살표들을 참조하면, 일부 로우 라인들의 발광 구간이 블랭킹 기간(65) 내에서도 진행되는 것을 볼 수 있다.
한편, 블랭킨 구간(65)에는 디스플레이 패널(100)의 모든 무기 발광 소자들이 발광하지 않는 비발광 구간(67)이 존재할 수 있다. 비발광 구간(67)에서는 디스플레이 패널(100)의 고장 감지나 후술할 센싱 구동과 같은 동작이 수행될 수 있다.
이하에서는, 도 6을 통해 본 개시의 일 실시 예에 따른 디스플레이 장치(1000)의 구성 및 외부 보상 방식에 관해 보다 자세히 설명한다.
도 6은 본 개시의 일 실시 예에 따른 디스플레이 장치의 상세 블럭도이다. 도 6을 설명함에 있어 전술한 것과 중복되는 내용은 설명은 생략한다.
도 6에 따르면, 디스플레이 장치(1000)는 디스플레이 패널(100), 센싱부(200), 보정부(300), 타이밍 컨트롤러(400, 이하, TCON이라 한다.) 및 구동부(500)를 포함한다.
TCON(400)은 디스플레이 장치(1000)의 전반적인 동작을 제어한다. 특히, TCON(400)은 디스플레이 장치(1000)를 센싱 구동(sensing driving)할 수 있다. 또한, TCON(400)은 디스플레이 장치(1000)을 디스플레이 구동(display driving)할 수 있다.
여기서, 센싱 구동은 디스플레이 패널(100)에 포함된 구동 트랜지스터들의 문턱 전압(Vth) 및 이동도(μ) 편차를 보상하기 위해 보상값을 업데이트하는 구동이고, 디스플레이 구동은 보상값이 반영된 영상 데이터 전압에 기초하여 디스플레이 패널(100)에 영상을 디스플레이하는 구동이다.
디스플레이 구동이 수행될 때, TCON(400)은 입력 영상에 대한 영상 데이터를 구동부(500)로 제공한다. 이때, 구동부(500)로 제공되는 영상 데이터는 보정부(300)에 의해 보정이 이루어진 영상 데이터일 수 있다.
보정부(300)는 입력 영상에 대한 영상 데이터를 보상값에 기초하여 보정할 수 있다. 이때, 보상값은 센싱 구동을 통해 보정부(300)에 의해 획득될 수 있다.
보정부(300)는 도 6에 도시된 바와 같이 TCON(400)에 탑재된 TCON(400)의 일 기능 모듈로 구현될 수 있다. 그러나, 이에 한정되는 것은 아니며, TCON(400)과는 다른 별도의 프로세서에 탑재될 수도 있으며, ASIC(Application Specific Integrated Circuit)이나 FPGA(Field-Programmable Gate Array) 방식으로 별도의 칩으로 구현될 수도 있다.
구동부(500)는 TCON(400)에서 제공되는 영상 데이터에 기초하여 영상 데이터 전압을 생성하고, 생성된 영상 데이터 전압을 디스플레이 패널(100)에 제공 또는 인가할 수 있다. 이에 따라, 디스플레이 패널(100)은 구동부(500)에서 제공되는 영상 데이터 전압에 기초하여 영상을 디스플레이할 수 있다.
한편, 센싱 구동이 수행될 때, TCON(400)은 서브 픽셀 회로(110)에 포함된 구동 트랜지스터를 흐르는 전류를 센싱하기 위한 특정 전압 데이터를 구동부(500)로 제공할 수 있다.
구동부(500)는 특정 전압 데이터에 대응되는 특정 전압을 생성하여 디스플레이 패널(100)로 제공하며, 이에 따라, 디스플레이 패널(100)의 서브 픽셀 회로(110)에 포함된 구동 트랜지스터에는 특정 전압에 기초한 전류가 흐를 수 있다.
센싱부(200)는 구동 트랜지스터를 흐르는 전류를 센싱하여 보정부(300)로 센싱 데이터를 출력하고, 보정부(300)는 센싱부(200)에서 출력되는 센싱 데이터에 기초하여 영상 데이터를 보정하기 위한 보상값을 획득 내지 업데이트할 수 있다.
이하에서는 도 6에 도시된 각 구성들을 보다 자세히 설명한다.
디스플레이 패널(100)은 서브 픽셀을 구성하는 무기 발광 소자(120) 및 무기 발광 소자(120)로 구동 전류를 제공하기 위한 서브 픽셀 회로(110)를 포함한다. 도 6에서는 설명의 편의를 위해, 디스플레이 패널(100)에 포함된 하나의 서브 픽셀 관련 구성만을 도시하였으나, 서브 픽셀 마다 서브 픽셀 회로(110) 및 무기 발광 소자(120)가 마련될 수 있다.
무기 발광 소자(120)는 서브 픽셀 회로(110)와 전기적으로 연결되도록 서브 픽셀 회로(110) 상에 실장되고, 서브 픽셀 회로(110)에서 제공되는 구동 전류에 기초하여 빛을 발광할 수 있다.
무기 발광 소자(120)는 디스플레이 패널(100)의 서브 픽셀(20-1 내지 20-3)을 구성하며, 발광하는 빛의 색상에 따라 복수의 종류가 있을 수 있다. 예를 들어, 무기 발광 소자(120)는 적색 색상의 빛을 발광하는 적색(R) 무기 발광 소자, 녹색 색상의 빛을 발광하는 녹색(G) 무기 발광 소자 및 청색 색상의 빛을 발광하는 청색(B) 무기 발광 소자가 있을 수 있다.
따라서, 전술한 서브 픽셀의 종류는 무기 발광 소자(120)의 종류에 따라 결정될 수 있다. 즉, R 무기 발광 소자는 R 서브 픽셀(20-1)을, G 무기 발광 소자는 G 서브 픽셀(20-2)을, 그리고, B 무기 발광 소자는 B 서브 픽셀(20-3)을 구성할 수 있다.
여기서, 무기 발광 소자(120)는, 유기 재료를 이용하여 제작되는 OLED(Organic Light Emitting Diode)와는 다른, 무기 재료를 이용하여 제작되는 발광 소자를 의미한다.
특히, 본 개시의 일 실시 예에 따르면, 무기 발광 소자(120)는, 100 마이크로미터(μm) 이하 크기를 갖는 마이크로 발광 다이오드(마이크로 LED 또는 μLED)일 수 있다.
각 서브 픽셀이 마이크로 LED로 구현된 디스플레이 패널을 마이크로 LED 디스플레이 패널이라 한다. 마이크로 LED 디스플레이 패널은 평판 디스플레이 패널 중 하나로서, 각각 100 마이크로미터 이하인 복수의 무기 발광 다이오드(inorganic LED)로 구성된다. 마이크로 LED 디스플레이 패널은 백라이트가 필요한 액정 디스플레이(LCD) 패널에 비해 더 나은, 대비, 응답 시간 및 에너지 효율을 제공한다. 한편, 유기 발광 다이오드(organic LED, OLED)와 마이크로 LED는 모두 에너지 효율이 좋지만, 마이크로 LED가 밝기, 발광 효율, 수명 측면에서 OLED보다 더 나은 성능을 제공한다.
무기 발광 소자(120)는, 서브 픽셀 회로(110)로부터 제공되는 구동 전류의 크기(magnitude) 또는 구동 전류의 펄스 폭(Pulse Width)에 따라 상이한 밝기의 계조 값을 표현할 수 있다. 여기서, 구동 전류의 펄스 폭은 구동 전류의 듀티비(Duty Ratio) 또는 구동 전류의 구동 시간(Duration)이라 불리울 수도 있다.
예를 들어, 무기 발광 소자(120)는 구동 전류의 크기가 클수록 더 밝은 계조 값을 표현할 수 있다. 또한, 무기 발광 소자(120)는 구동 전류의 펄스 폭이 길수록(즉, 듀티비가 높을수록 또는 구동 시간이 길수록) 더 밝은 계조 값을 표현할 수 있다.
서브 픽셀 회로(110)는, 디스플레이 구동시, 무기 발광 소자(120)로 구동 전류를 제공한다. 구체적으로, 서브 픽셀 회로(110)는 구동부(500)에서 인가되는 영상 데이터 전압(즉, 정전류원 데이터 전압 및 PWM 데이터 전압)에 기초하여, 크기 및 구동 시간이 제어된 구동 전류를 무기 발광 소자(20)로 제공할 수 있다.
즉, 서브 픽셀 회로(110)는 무기 발광 소자(20)를 PAM(Pulse Amplitued Modulation) 및/또는 PWM(Pulse Width Modulation) 구동하여 무기 발광 소자(120)가 발광하는 빛의 휘도를 제어할 수 있다.
이를 위해, 서브 픽셀 회로(110)는, 정전류원 데이터 전압에 기초하여 일정한 크기를 갖는 정전류를 무기 발광 소자(120)로 제공하기 위한 정전류원(Constant Current Generator) 회로(111), 및 PWM 데이터 전압에 기초하여 상기 정전류가 무기 발광 소자(20)를 흐르는 시간을 제어하기 위한 PWM 회로(112)를 포함할 수 있다. 여기서, 무기 발광 소자(120)로 제공되는 정전류가 구동 전류가 된다.
한편, 도면에는 도시하지 않았지만, 정전류원 회로(111) 및 PWM 회로(112)는 각각 구동 트랜지스터를 포함한다. 이하에서는 설명의 편의를 위해, 정전류원 회로(111)에 포함된 구동 트랜지스터를 제 1 구동 트랜지스터라 하고, PWM 회로(112)에 포함된 구동 트랜지스터를 제 2 구동 트랜지스터라고 한다.
센싱 구동이 수행될 때, 정전류원 회로(111)에 제 1 특정 전압이 인가되면, 제 1 구동 트랜지스터에는 제 1 특정 전압에 대응되는 제 1 전류가 흐르고, PWM 회로(112)에 제 2 특정 전압이 인가되면, 제 2 구동 트랜지스터에는 제 2 특정 전압에 대응되는 제 2 전류가 흐르게 된다.
이에 따라, 센싱부(200)는 제 1 및 제 2 전류를 각각 센싱하고, 제 1 전류에 대응되는 제 1 센싱 데이터 및 제 2 전류에 대응되는 제 2 센싱 데이터를 보정부(300)로 각각 출력할 수 있다. 이를 위해, 센싱부(200)는 전류 검출기 및 ADC(Analog to Digital Converter)를 포함할 수 있다. 이때, 전류 검출기는, OP-AMP(Operational Amplifier) 및 커패시터를 포함하는 전류 적분기를 이용하여 구현될 수 있으나, 이에 한정되는 것은 아니다.
보정부(300)는 센싱 데이터에 기초하여 서브 픽셀 회로(110)에 인가되는 영상 데이터 전압을 보정할 수 있다.
구체적으로, 보정부(300)는 전압별 기준 데이터에서 제 1 특정 전압에 대응되는 제 1 기준 데이터 값을 확인하고(identify), 확인된 제 1 기준 데이터 값과 센싱부(200)에서 출력되는 제 1 센싱 데이터 값을 비교하여 정전류원 데이터 전압을 보정하기 위한 제 1 보상값을 산출 내지 획득할 수 있다.
또한, 보정부(300)는 전압별 센싱 데이터에서 제 2 특정 전압에 대응되는 제 2 기준 데이터 값을 확인하고, 확인된 기준 데이터 값과 센싱부(200)에서 출력되는 제 2 센싱 데이터 값을 비교하여 PWM 데이터 전압을 보정하기 위한 제 2 보상값을 산출 내지 획득할 수 있다.
이와 같이 획득된 제 1 및 제 2 보상값은, 전술한 바와 같이 보정부(300)의 내부 또는 외부의 메모리(미도시)에 저장 또는 업데이트될 수 있으며, 이후 디스플레이 구동이 수행될 때, 영상 데이터 전압의 보정에 이용될 수 있다.
구체적으로, 보정부(300)는, 보상값을 이용하여 구동부(500)(특히, 데이터 드라이버(미도시))로 제공될 영상 데이터를 보정함으로써, 서브 픽셀 회로(110)에 인가되는 영상 데이터 전압을 보정할 수 있다. 데이터 드라이버(미도시)는 입력된 영상 데이터에 기초하여 서브 픽셀 회로(110)로 영상 데이터 전압을 제공하게 되므로, 보정부(300)는 영상 데이터 값을 보정함으로써 서브 픽셀 회로(110)로 인가되는 영상 데이터 전압을 보정할 수 있다.
즉, 디스플레이 구동이 수행될 때, 보정부(300)는, 영상 데이터 중 정전류원 데이터 값을 제 1 보상값에 기초하여 보정할 수 있다. 또한, 보정부(300)는 영상 데이터 중 PWM 데이터 값을 제 2 보상값에 기초하여 보정할 수 있다. 이에 따라, 보정부(300)는, 보정된 정전류원 데이터 및 PWM 데이터를 구동부(500)에 제공함으로써 서브 픽셀 회로(110)로 인가되는 정전류원 데이터 전압 및 PWM 데이터 전압을 각각 보정할 수 있다.
한편, 구동부(500)는 픽셀 어레이상의 픽셀들을 로우 라인 단위로 구동하기 위해, 스캔 신호 및 에미션 신호를 제공하는 게이트 드라이버들을 포함할 수 있다.
구체적으로, 구동부(500)는 영상 데이터 전압을 설정하기 위한 스캔 신호를 로우 라인 순으로 서브 픽셀 회로들(110)에 제공하는 스캔 드라이버를 포함할 수 있다.
또한, 구동부(500)는 스캔 신호에 의해 설정된 영상 데이터 전압에 기초하여 픽셀 어레이의 무기 발광 소자들을 발광시키기 위한 에미션 신호를, 로우 라인 순으로 서브 픽셀 회로들(110)에 제공하는 에미션 드라이버를 포함할 수 있다.
특히, 본 개시의 일 실시 예에 따르면 스캔 드라이버는, 하나의 영상 프레임에 대한 센싱 구동 구간 동안, 센싱 구동을 위한 제어 신호를 디스플레이 패널(100)의 일부 로우 라인의 서브 픽셀 회로들(110)에 제공할 수 있다. 이때, 센싱 구동을 위한 제어 신호는, 디스플레이 패널(100)의 일부 로우 라인의 서브 픽셀 회로들(110)에 특정 전압을 설정하고, 설정된 특정 전압에 기초하여 일부 로우 라인의 서브 픽셀 회로들(110) 각각에 포함된 구동 트랜지스터를 흐르는 전류를 센싱부(200)로 전달하기 위한 신호이다.
한편, 구동부(500)는 서브 픽셀 회로들에 영상 데이터 전압(즉, 정전류원 데이터 전압, PWM 데이터 전압) 및 특정 전압(즉, 제 1 특정 전압, 제 2 특정 전압)을 제공하기 위한 데이터 드라이버를 포함할 수 있다. 이때, 데이터 드라이버(미도시)는 TCON(400)에서 제공되는 영상 데이터 및 특정 전압 데이터를, 영상 데이터 전압 및 특정 전압으로 각각 변환하기 위한 DAC(Digital to Analog Converter)를 포함할 수 있다.
도 7a 및 도 7b는 센싱부(200)의 구현 예들을 도시한 도면이다. 도 7a 및 도 7b를 참조하면, 디스플레이 패널(100)은 복수의 데이터 라인(DL) 및 복수의 스캔 라인(SCL)이 매트릭스 형태로 교차하는 각 영역에 배치된 복수의 픽셀을 포함한다.
이때, 각 픽셀은 R, G, B와 같은 3개의 서브 픽셀을 포함할 수 있다. 또한, 디스플레이 패널(100)은 전술한 바와 같이 서브 픽셀에 대응되는 색상의 무기 발광 소자(120) 및 무기 발광 소자별로 마련된 서브 픽셀 회로(110)를 포함할 수 있다.
여기서, 데이터 라인(DL)은, 데이터 드라이버(510)로부터 인가되는 영상 데이터 전압(구체적으로는, 정전류원 데이터 전압 및 PWM 데이터 전압) 또는 특정 전압(구체적으로는, 제 1 특정 전압 및 제 2 특정 전압)을, 디스플레이 패널(100)의 각 서브 픽셀 회로(110)에 인가하기 위한 배선 라인이며, 스캔 라인(SCL)은 게이트 드라이버(520)로부터 인가되는 스캔 신호 또는 에미션 신호를, 디스플레이 패널(100)의 각 서브 픽셀 회로(110)에 인가하여 픽셀(또는 서브 픽셀)을 로우 라인 단위로 구동하기 위한 배선 라인이다.
따라서, 데이터 라인(DL)을 통해 데이터 드라이버(510)로부터 인가되는 영상 데이터 전압이나 특정 전압은, 게이트 드라이버(520)로부터 인가되는 스캔 신호(예를 들어, SPWM(n), SCCG(n), SP(n))를 통해 선택된 로우 라인의 서브 픽셀 회로들에 인가될 수 있다.
이때, R, G, B 서브 픽셀 각각에 인가될 전압들(영상 데이터 전압 및 특정 전압)은, 시분할 멀티플렉싱되어 디스플레이 패널(100)의 각 픽셀에 인가될 수 있다. 한편, 시분할 멀티플렉싱된 전압들은, 디먹스 회로(미도시)를 통해 해당 서브 픽셀 회로에 각각 인가될 수 있다.
실시 예에 따라 도 7a 및 도 7b와 달리, R, G, B 서브 픽셀마다 별도의 데이터 라인이 마련될 수도 있는데, 이 경우에는, R, G, B 서브 픽셀 각각에 인가될 전압들(영상 데이터 전압 및 특정 전압)은, 대응되는 데이터 라인을 통해 대응되는 서브 픽셀에 동시에 인가될 수 있다. 이 경우에는, 디먹스 회로(미도시)가 필요없을 것이다.
이는, 센싱 라인(SSL)도 마찬가지이다. 즉, 본 개시의 일 실시 예에 따르면, 센싱 라인(SSL)은, 도 7a 및 도 7b에 도시된 바와 같이, 픽셀의 컬럼 라인 마다 마련될 수 있다. 이 경우에는, R, G, B 서브 픽셀 각각에 대한 센싱부(200)의 동작을 위해 디먹스 회로(미도시)가 필요하다.
또한, 도 7a 및 도 7b에 도시된 예와 달리, 센싱 라인(SSL)이 서브 픽셀의 컬럼 라인 단위로 마련된 경우에는, R, G, B 서브 픽셀 각각에 대한 센싱부(200)의 동작을 위해 별도의 디먹스 회로(미도시)가 필요하지 않게 된다. 다만, 도 7a 및 도 7b에 도시된 실시 예에 비해, 후술할 센싱부(200)의 단위 구성이 3배 더 필요하게 될 것이다.
한편, 도 7a 및 도 7b에서는, 도시의 편의를 위해, 하나의 로우 라인에 대해 하나의 스캔 라인(SCL)만을 도시하였다. 그러나, 실제 스캔 라인의 개수는 디스플레이 패널(100)에 포함된 픽셀 회로(110)의 구동 방식이나 구현 예에 따라 얼마든지 달라질 수 있다. 예를 들어, 로우 라인마다, 전술한 스캔 신호(SPWM(n), SCCG(n), SP(n))나 에미션 신호(SET(n), Emi_PWM(n), Emi_PAM(n), Sweep(n))를 제공하기 위한 스캔 라인들이 각각 마련될 수 있다.
이는 데이터 라인(DL) 역시 마찬가지이다. 즉, 데이터 라인(DL)의 개수 역시 도시된 바에 한정되지 않으며, 데이터 드라이버의 개수에 따라 얼마든지 달라질 수 있다.
한편, 전술한 바와 같이 특정 전압에 기초하여 제 1 및 제 2 구동 트랜지스터를 흐르는 제 1 및 제 2 전류는, 센싱 라인(SSL)을 통해 센싱부(200)로 전달될 수 있다. 이에 따라, 센싱부(200)는 제 1 및 제 2 전류를 각각 센싱하고, 제 1 전류에 대응되는 제 1 센싱 데이터 및 제 2 전류에 대응되는 제 2 센싱 데이터를 보정부(300)로 각각 출력할 수 있다.
이때, 본 개시의 일 실시 예에 따르면, 센싱부(200)는, 도 7a에 도시된 바와 같이 데이터 드라이버(510)와 별도의 IC(Integrated Circuit)로 구현될 수도 있고, 도 7b에 도시된 바와 같이 데이터 드라이버(520)와 함께 하나의 IC로 구현될 수도 있다.
보정부(300)는, 전술한 바와 같이, 센싱부(200)에서 출력되는 제 1 센싱 데이터에 기초하여 정전류원 데이터 전압을 보정하고, 제 2 센싱 데이터에 기초하여 PWM 데이터 전압을 보정할 수 있다.
한편, 도 7a 및 도 7b에서는, 제 1 및 제 2 전류가 데이터 라인(DL)과는 별도의 센싱 라인(SSL)을 통해 센싱부(200)로 전달되는 `것을 예로 들었다. 그러나, 실시 예가 이에 한정되는 것은 아니다. 예를 들어, 도 7b와 같이 데이터 드라이버(520)와 센싱부(200)가 하나의 IC로 구현된 예에서, 센싱 라인(SSL) 없이, 데이터 라인(DL)을 통해 제 1 및 제 2 전류가 센싱부(200)로 전달되는 예도 가능할 수 있다.
한편, 디스플레이 패널(100)에는 저항 성분이 존재한다. 따라서, 발광 구간동안 구동 전류가 흐를 때 IR 드랍이 발생하게 되며, 이는 구동 전압의 강하를 야기한다.
정전류원 회로(111)에 인가되는 구동 전압은, 구동 전류의 생성에 이용될 뿐만 아니라, 정전류원 데이터 전압 설정 시에도 그 기준이 되므로, 구동 전압의 강하는 정확한 정전류원 데이터 전압의 설정에 방해가 된다.
구체적으로, 본 개시의 다양한 실시 예들에서는 로우 라인 순으로 데이터 설정 구간 및 발광 구간이 진행되므로, 디스플레이 패널(100)의 일부 로우 라인의 서브 픽셀 회로들이 발광 구간에서 동작하는 동안, 다른 로우 라인의 서브 픽셀 회로들은 데이터 설정 구간에서 동작하게 된다.
따라서, 디스플레이 패널(100)의 구동 구간과 무관하게 하나의 배선을 통해 인가되는 동일한 구동 전압을 정전류원 회로(111)에 인가하는 경우, 발광 구간에서 동작하는 서브 픽셀 회로들로 인한 구동 전압의 강하가 데이터 설정 구간에서 동작하는 서브 픽셀 회로들의 정전류원 데이터 전압 설정에 영향을 미치게 된다.
이러한 구동 전압 강하 문제를 해결하기 위해, 본 개시의 다양한 실시 예들에서는, 데이터 설정 구간과 발광 구간에 이용되는 구동 전압을 달리 하거나(즉, IR 드랍의 내부 보상), 영상 데이터 전압을 보정(즉, IR 드랍의 외부 보상)하게 된다.
이하에서는, 도 8a 내지 25b를 참조하여 본 개시의 다양한 실시 예들을 구체적으로 설명한다. 이때, 도 8a 내지 도 17b를 통해서는 IR 드랍의 내부 보상 방식과 관련된 실시 예들을 설명하고, 도 18a내지 도 25b를 통해서는 IR 드랍의 외부 보상 방식과 관련된 실시 예들을 설명한다.
도 8a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이다. 도 8a는 하나의 서브 픽셀과 관련된 회로 즉, 하나의 무기 발광 소자(120), 그 무기 발광 소자(120)를 구동하기 위한 서브 픽셀 회로(110) 및 서브 픽셀 회로(110)에 포함된 구동 트랜지스터(T3, T9)를 흐르는 전류를 센싱하기 위한 센싱부(200)의 단위 구성을 구체적으로 도시하고 있다.
도 8a에 따르면, 서브 픽셀 회로(110)는 정전류원 회로(111), PWM 회로(112), 구동 전압 변경부(113), 제 1 스위칭 트랜지스터(T10), 제 2 스위칭 트랜지스터(T11), 트랜지스터(T12), 트랜지스터(T13) 및 트랜지스터(T14)를 포함할 수 있다.
정전류원 회로(111)는, 제 1 구동 트랜지스터(T9), 제 1 구동 트랜지스터(T9)의 소스 단자 및 게이트 단자 사이에 연결된 커패시터(C2), 및 스캔 신호 SP(n)에 따라 온/오프 제어되며 온된 동안 데이터 신호 라인(Vdata_ccg)을 통해 인가되는 정전류원 데이터 전압을 제 1 구동 트랜지스터(T9)의 게이트 단자에 인가하기 위한 트랜지스터(T7)를 포함한다.
구동 전압 변경부(113)는 제 1 구동 트랜지스터(T9)에 인가되는 구동 전압을 변경할 수 있다. 구체적으로, 구동 전압 변경부(113)는 구동부(500)의 제어에 따라 데이터 설정 구간 동안에는 제 2 구동 전압(VDD_PWM)을 제 1 구동 트랜지스터(T9)의 소스 단자에 인가하고, 발광 구간 동안에는 제 1 구동 전압(VDD_PAM)을 제 1 구동 트랜지스터(T9)의 소스 단자에 인가할 수 있다.
이를 위해, 구동 전압 변경부(113)는, 소스 단자가 제 2 구동 전압(VDD_PWM)을 인가받고, 드레인 단자가 제 1 구동 트랜지스터(T9)의 소스 단자에 연결되며, 게이트 단자가 스캔 신호 SP(n)을 인가받는 트랜지스터(T6)를 포함할 수 있다. 또한, 구동 전압 변경부(113)는, 소스 단자가 제 1 구동 전압(VDD_PAM)을 인가받고, 드레인 단자가 제 1 구동 트랜지스터(T9)의 소스 단자에 연결되며, 게이트 단자가 에미션 신호 Emi_PWM(n)을 인가받는 트랜지스터(T8)을 포함할 수 있다.
한편, 제 1 구동 전압(VDD_PAM)과 제 2 구동 전압(VDD_PWM)은, 별도의 배선을 통해 파워 IC(미도시)로부터 서브 픽셀 회로(110)에 인가될 수 있다. 따라서, 서로 영향을 미치지 않는다. 또한, 제 1 구동 전압(VDD_PAM)과 제 2 구동 전압(VDD_PWM)은 같은 크기의 전압일 수 있으나, 이에 한정되는 것은 아니다.
PWM 회로(112)는, 소스 단자가 제 2 구동 전압(VDD_PWM) 단자와 연결된 제 2 구동 트랜지스터(T3), 서로 다른 두 전압(후술될 SW_VGH 및 SW_VGL) 사이를 스윕하는 전압 신호인 스윕 신호을 제 2 구동 트랜지스터(T3)의 게이트 단자에 커플링시키기 위한 커패시터(C1), 및 스캔 신호 SP(n)에 따라 온/오프 제어되며 온된 동안 데이터 신호 라인(Vdata_pwm)을 통해 인가되는 PWM 데이터 전압을 제 2 구동 트랜지스터(T3)의 게이트 단자에 인가하기 위한 트랜지스터(T2)를 포함한다.
한편, PWM 회로(112)는 리셋부(13)를 포함한다. 리셋부(13)는 각 발광 구간이 시작되기 전에 제 1 스위칭 트랜지스터(T10)를 강제로 온 시키기 위한 구성이다.
구동 전류가 무기 발광 소자(120)로 흐르기 위해서는 제 1 스위칭 트랜지스터(T10)가 온된 상태이어야 한다. 그러나, 후술할 바와 같이 각 발광 구간 내에서 무기 발광 소자(120)의 발광이 종료되면 제 1 스위칭 트랜지스터(T10)는 오프되므로, 다음 발광 구간이 시작되기 전에 제 1 스위칭 트랜지스터(T10)를 강제로 온시킬 필요가 있다.
따라서, 본 개시의 일 실시 예에 따르면, 후술할 바와 같은 리셋부(13)의 동작을 통해 복수의 발광 구간 각각의 시작 시점에 제 1 스위칭 트랜지스터(T10)가 온된 상태가 되도록 함으로써, 각 발광 구간이 정상적으로 동작할 수 있게 된다.
한편, 도 8a를 참조하면, 제 2 구동 트랜지스터(T3)의 드레인 단자는, 에미션 신호 Emi_PWM(n)에 따라 온되는 트랜지스터(T4)을 통해 제 1 스위칭 트랜지스터(T10)의 게이트 단자와 연결되는 것을 볼 수 있다.
따라서, PWM 회로(112)는, 리셋부(13)의 동작 및 제 2 구동 트랜지스터(T3)의 온/오프 동작을 통해, 제 1 스위칭 트랜지스터(T10)의 온/오프 동작을 제어함으로써, 발광 구간 내에서 구동 전류가 무기 발광 소자(120)를 흐르는 시간을 제어할 수 있다.
또한, PWM 회로(112)는 트랜지스터(T1)을 포함한다. SP(n) 신호에 따라 트랜지스터(T1)가 온되면, 스윕 신호의 하이 전압(SW_VGH)이 X 노드에 인가되는 것을 볼 수 있다. 이와 같은 동작을 통해 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상이 최소화될 수 있다. 이에 관한 자세한 내용은 후술한다.
제 2 스위칭 트랜지스터(T11)는, 소스 단자가 제 1 스위칭 트랜지스터(T10)의 드레인 단자에 연결되고, 드레인 단자가 무기 발광 소자(120)의 애노드 단자에 연결된다. 제 2 스위칭 트랜지스터(T11)는 제어 신호 Emi_PAM(n)에 따라 온/오프되어 제 1 스위칭 트랜지스터(T10)와 무기 발광 소자(120)를 전기적으로 연결/분리할 수 있다. 제 2 스위칭 트랜지스터(T11)의 온/오프 타이밍은 블랙 계조의 구현과 관계가 있으며, 이에 관한 자세한 내용은 후술한다.
트랜지스터(T12)은, 무기 발광 소자(120)의 애노드 단자 및 캐소드 단자 사이에 연결된다. 트랜지스터(T12)는, 무기 발광 소자(120)가 후술할 TFT층 위에 실장되어 서브 픽셀 회로(110)와 전기적으로 연결되기 전과 후에 각각 다른 용도로 이용될 수 있다.
예를 들어, 무기 발광 소자(120)가 서브 픽셀 회로(110)와 연결되기 전에, 트랜지스터(T12)는 서브 픽셀 회로(110)의 이상 여부를 체크하기 위해 제어 신호(TEST)에 따라 온될 수 있다.
또한, 무기 발광 소자(120)가 서브 픽셀 회로(110)와 연결된 이후에, 트랜지스터(T12)는 무기 발광 소자(110)에 잔류하는 전하를 방전시키기 위해 도 14b에 도시된 바와 같은 제어 신호(TEST)에 따라 온될 수 있다.
트랜지스터(T14)은 소스 단자가 제 1 구동 트랜지스터(T9)의 드레인 단자에 연결되고, 드레인 단자가 센싱부(200)에 연결된다. 트랜지스터(T14)는 센싱 구동이 수행되는 동안 제어 신호 CCG_Sen(n)에 따라 온되어, 제 1 구동 트랜지스터(T9)를 흐르는 제 1 전류를 센싱 라인(SSL)을 통해 센싱부(200)로 전달한다.
트랜지스터(T13)는 소스 단자가 제 2 구동 트랜지스터(T3)의 드레인 단자에 연결되고, 드레인 단자가 센싱부(200)에 연결된다. 트랜지스터(T13)는 센싱 구동이 수행되는 동안 제어 신호 PWM_Sen(n)에 따라 온되어, 제 2 구동 트랜지스터(T3)를 흐르는 제 2 전류를 센싱 라인(SSL)을 통해 센싱부(200)로 전달한다.
무기 발광 소자(120)의 캐소드 단자는 그라운드 전압(VSS) 단자에 연결된다.
한편, 도 8a에 따르면, 센싱부(200)의 단위 구성은 전류 적분기(210) 및 ADC(Analog to Digital Converter)(220)를 포함한다. 전류 적분기(210)는 앰프(211), 적분 커패시터(212), 제 1 스위치(213) 및 제 2 스위치(214)를 포함할 수 있다.
앰프(211)는 센싱 라인(SSL)에 연결되어 서브 픽셀 회로(110)의 제 1 및 제 2 구동 트랜지스터(T9, T3)를 흐르는 제 1 및 제 2 전류를 입력받는 반전 입력 단자(-), 기준 전압(Vpre)을 입력받는 비 반전 입력 단자(+) 및 출력 단자(Vout)를 포함할 수 있다.
적분 커패시터(212)는 앰프(211)의 반전 입력 단자(-)와 출력 단자(Vout) 사이에 연결되고, 제 1 스위치(213)는 적분 커패시터(212)의 양 단에 연결될 수 있다. 한편, 제 2 스위치(214)는 앰프(211)의 출력 단자(Vout)와 ADC(220)의 입력단에 양 단이 각각 연결되며, 제어 신호 Sam에 따라 스위칭될 수 있다.
한편, 도 8a에 도시된 센싱부(200)의 단위 구성은, 센싱 라인(SSL)마다 마련될 수 있다. 따라서, 예를 들어, 480개의 픽셀 컬럼 라인을 포함하는 디스플레이 패널(100)에서 센싱 라인이 픽셀의 컬럼 라인마다 마련된 경우에는, 센싱부(200)는 480개의 상기 단위 구성을 포함할 수 있다. 다른 예로, 480개의 픽셀 컬럼 라인을 포함하는 디스플레이 패널(100)에서 센싱 라인이 R, G, B 서브 픽셀의 컬럼 라인마다 마련된 경우에는, 센싱부(200)는 1440(=480*3)개의 상기 단위 구성을 포함할 수 있다.
도 8b는 도 8a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다. 구체적으로, 도 8b는 하나의 영상 프레임 기간 및 블랭킹 기간 동안 디스플레이 패널(100)의 서브 픽셀 회로들(110)에 인가되는 각종 구동 신호들을 도시하고 있다.
도 8b를 참조하면, 디스플레이 패널(100)은 디스플레이 구동 및 센싱 구동 순으로 구동될 수 있다.
디스플레이 구동 구간 동안, 디스플레이 패널(100)에는 스캔 신호(SP) 및 에미션 신호(SET, Emi_PWM, Emi_PAM 및 Sweep)가 도 8b에 도시된 바와 같이 인가될 수 있다. 예를 들어, 디스플레이 구동 구간 동안, 디스플레이 패널(100)의 n번째 로우 라인에 포함된 서브 픽셀 회로들(110)에는 스캔 신호 SP(n) 및 에미션 신호들 (SET(n), Emi_PWM(n), Emi_PAM(n) 및 Sweep(n))이 도 8b에 도시된 바와 같이 인가될 수 있다.
전술한 바와 같이, 디스플레이 패널(100)의 각 로우 라인에 포함된 서브 픽셀 회로들은, 데이터 설정 구간 및 복수의 발광 구간 순으로 될 수 있다. 또한, 디스플레이 패널(100)의 전체 로우 라인에 포함된 서브 픽셀 회로들은, 로우 라인 순으로 구동될 수 있다.
도 8b를 참조하면, 하나의 로우 라인(예를 들어, n번째 로우 라인)을 기준으로 볼 때, 영상 데이터 전압 설정 동작과 관련된 스캔 신호(SP(n))가 인가된 후, 구동 전류 제공 동작과 관련된 에미션 신호들(SET(n), Emi_PWM(n), Emi_PAM(n), Sweep(n))이 복수 회 인가되는 것을 확인할 수 있다.
또한, 로우 라인들 사이의 관계를 보면, n번째 로우 라인에 대한 스캔 신호 SP(n)와 n+1번째 로우 라인에 대한 스캔 신호 SP(n+1)가 로우 라인 순으로 순차적으로 인가되는 것을 확인할 수 있다. 이에 따라, n번째 로우 라인에 대한 에미션 신호들(SET(n), Emi_PWM(n), Emi_PAM(n), Sweep(n))과 n+1번째 로우 라인에 대한 에미션 신호들(SET(n+1), Emi_PWM(n+1), Emi_PAM(n+1), Sweep(n+1)) 역시 로우 라인 순으로 순차적으로 인가됨을 확인할 수 있다.
이하에서는, 도 8b의 n번째 로우 라인과 관련된 제어 신호들(SP(n), SET(n), Emi_PWM(n), EMi_PAM(n) 및 Sweep(n))과 도 8a의 회로를 참조하여, 서브 픽셀 회로(110)의 구체적인 동작을 설명한다.
먼저, 데이터 설정 구간에서, 로우 레벨의 스캔 신호 SP(n)이 서브 픽셀 회로(110)에 인가되면, PWM 회로(112)의 트랜지스터(T2), 정전류원 회로(111)의 트랜지스터(T7), 구동 전압 변경부(113)의 트랜지스터(T6)가 온된다.
트랜지스터(T2)이 온되면, 제 2 데이터 드라이버(미도시)로부터 인가된 PWM 데이터 전압(PWM data)이 데이터 신호 라인(Vdata_pwm)를 통해 제 2 구동 트랜지스터(T3)의 게이트 단자(이하, A 노드라 한다.)에 인가된다.
제 2 구동 트랜지스터(T3)의 소스 단자에는 제 2 구동 전압(VDD_PWM)이 인가되므로, 제 2 구동 트랜지스터(T3)의 게이트 단자와 소스 단자 사이에는 PWM 데이터 전압과 제 2 구동 전압(VDD_PWM)의 차이에 해당하는 전압이 설정되게 된다.
이때, PWM 데이터 전압은, 제 2 구동 트랜지스터(T3)의 문턱 전압을 0[V]라고 가정했을 때, 제 2 구동 전압(VDD_PWM)보다 높은 전압일 수 있다. 따라서, A 노드에 PWM 데이터 전압이 설정된 상태에서 제 2 구동 트랜지스터(T3)은 오프된 상태를 유지한다.(PMOSFET은 게이트 단자와 소스 단자 사이에 문턱 전압 미만의 전압이 인가되면 온되고, 문턱 전압을 초과하는 전압이 인가되면 오프되기 때문이다.)
한편, 트랜지스터(T7)가 온되면, 제 1 데이터 드라이버(미도시)로부터 인가된 정전류원 데이터 전압(CCG data)이 데이터 신호 라인(Vdata_ccg)를 통해 제 1 구동 트랜지스터(T9)의 게이트 단자(이하, B 노드라 한다.)에 인가된다.
스캔 신호 SP(n)에 따라 구동 전압 변경부(113)의 트랜지스터(T6) 역시 온되므로, 데이터 설정 구간 동안에는 제 1 구동 트랜지스터(T9)의 소스 단자에 제 2 구동 전압(VDD_PWM)이 인가된다. 따라서, 제 1 구동 트랜지스터(T9)의 게이트 단자와 소스 단자 사이에는 정전류원 데이터 전압과 제 2 구동 전압(VDD_PWM)의 차이에 해당하는 전압이 설정되게 된다.
이때, 정전류원 데이터 전압은, 제 1 구동 트랜지스터(T9)의 문턱 전압을 0[V]라고 가정했을 때, 제 2 구동 전압(VDD_PWM)보다 낮은 전압일 수 있다. 따라서, B 노드에 정전류원 데이터 전압이 설정된 상태에서 제 1 구동 트랜지스터(T8)는 온된 상태를 유지한다.(PMOSFET은 게이트 단자와 소스 단자 사이에 문턱 전압 미만의 전압이 인가되면 온되고, 문턱 전압을 초과하는 전압이 인가되면 오프되기 때문이다.)
한편, n 번째 로우 라인에 대한 첫 번째 발광 구간이 시작되면, 로우 레벨의 에미션 신호 SET(n)이 트랜지스터(T5)에 인가된다. 이에 따라, 온된 트랜지스터(T5)를 통해 로우 전압인 Vset이 커패시터(C3)에 충전되며, 제 1 스위칭 트랜지스터(T10)의 게이트 단자(이하, C 노드라 한다.)에는 로우 전압이 인가되어 제 1 스위칭 트랜지스터(T10)는 온되게 된다.
이후, 첫 번째 발광 구간 동안, 에미션 신호 Emi_PWM(n), Emi_PAM(n) 및 Sweep(n)이 서브 픽셀 회로(110)에 도 8b에 도시된 바와 같이 인가된다.
구체적으로, 로우 레벨의 에미션 신호 Emi_PWM(n)이 구동 전압 변경부(113)의 트랜지스터(T8)에 인가되면, 트랜지스터(T8)은 온되고, 제 1 구동 트랜지스터(T9)의 소스 단자에는 제 1 구동 전압(VDD_PAM)이 인가된다.
이때, 제 1 구동 트랜지스터(T9)의 소스 단자에 인가되는 전압이 제 2 구동 전압(VDD_PWM)에서 제 1 구동 전압(VDD_PAM)으로 변경되더라도, 제 1 구동 트랜지스터(T9)의 소스 단자 및 게이트 단자 사이의 전압은, 커패시터(C2)에 의해, 데이터 설정 구간에서 설정된 전압 그대로 유지됨을 알 수 있다. 따라서, 제 1 구동 트랜지스터(T9)은 여전히 온된 상태를 유지한다.
한편, 로우 레벨의 에미션 신호 Emi_PAM(n)이 제 2 스위칭 트랜지스터(T11)에 인가되면, 제 2 스위칭 트랜지스터(T11)은 온된다.
결국, Emi_PWM(n) 신호에 따라 온된 트랜지스터(T8), 온된 상태를 유지하고 있는 제 1 구동 트랜지스터(T9), SET(n) 신호에 따라 온된 제 1 스위칭 트랜지스터(T10) 및 Emi_PAM(n) 신호에 따라 온된 제 2 스위칭 트랜지스터(T11)를 통해, 제 1 구동 전압(VDD_PAM)이 무기 발광 소자(120)의 애노드 단자에 인가되게 되며, 무기 발광 소자(120)에는 구동 전류가 흐르게 된다.
이때, 구동 전류의 크기는, 제 1 구동 트랜지스터(T9)의 게이트 단자와 소스 단자 사이의 전압 차이, 특히, 제 1 구동 트랜지스터(T9)의 게이트 단자에 설정되는 정전류원 데이터 전압의 크기에 의해 결정된다.
한편, 에미션 신호 Sweep(n)(예를 들어, 도 8b에 도시된 바와 같이 선형적으로 감소하는 스윕 전압)이 커패시터(C1)에 인가되면, 인가된 스윕 전압은 A 노드에 커플링되며, 따라서, A 노드의 전압도 선형 감소하게 된다.
이에 따라, A 노드의 전압과 제 2 구동 전압(VDD_PWM)의 차이 값이 제 2 구동 트랜지스터(T3)의 문턱 전압 값에 도달하면, 제 2 구동 트랜지스터(T3)는 온되며, 온된 제 2 구동 트랜지스터(T3)를 통해 하이 레벨의 제 2 구동 전압(VDD_PWM)이 제 1 스위칭 트랜지스터(T10)의 게이트 단자에 인가되게 된다. (이때, 트랜지스터(T4) 역시 로우 레벨의 에미션 신호 Emi_PWM(n)에 따라 온된 상태임은 물론이다.)
이에 따라, 제 1 스위칭 트랜지스터(T10)는 오프되며, 구동 전류는 더 이상 무기 발광 소자(120)로 흐르지 못하고, 무기 발광 소자(120)는 발광을 멈추게 된다. 이때, 구동 전류가 무기 발광 소자(120)를 흐르는 시간은, 제 2 구동 트랜지스터(T3)의 게이트 단자와 소스 단자 사이의 전압 차이, 특히, 제 2 구동 트랜지스터(T3)의 게이트 단자에 설정되는 PWM 데이터 전압의 크기에 의해 결정된다.
한편, n 번째 로우 라인에 대한 2 번째 이후 발광 구간들에서도, 에미션 신호 (SET(n), Emi_PWM(n), Emi_PAM(n) 및 Sweep(n))가 동일하게 각각 인가된다. 따라서, n 번째 로우 라인의 무기 발광 소자들(120)은 2 번째 이후 발광 구간들에서도 데이터 설정 구간에서 설정된 영상 데이터 전압에 기초하여 동일하게 각각 발광하게 된다.
한편, 무기 발광 소자(120)의 발광이 종료되었음에도 무기 발광 소자(120)에는(구체적으로는, 무기 발광 소자(120)의 접합(juction) 캐패시턴스에는) 전하가 잔류할 수 있다. 이로 인해, 발광 구간이 종료되었음에도 무기 발광 소자(20)가 미세하게 발광하는 문제점이 유발될 수 있으며, 이는, 낮은 계조(예를 들어, 블랙)를 표현할 때 특히 문제가 될 수 있다.
따라서, 본 개시의 일 실시 예에 따르면, 도 8b에 도시된 바와 같이 서브 픽셀 회로(110)에는 디스플레이 구동 및 센싱 구동이 완료된 후 로우 레벨의 TEST 신호가 인가될 수 있다. 이때, TEST 신호는 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 동시에 인가되는 글로벌 신호일 수 있다. 이에 따라, 온된 트랜지스터(T12)를 통해 무기 발광 소자(120)에 잔류하던 전하가 그라운드 전압(VSS) 단자로 완전히 방전되며, 상술한 문제점이 해결될 수 있다.
한편, 실시 예에 따라 도 8b에 도시된 바와 달리, 로우 레벨의 에미션 신호 TEST(n)을 각 발광 구간이 종료된 후(즉, 로우 레벨의 에미션 신호 Emi_PWM(n)의 인가가 완료된 후) 이어서 바로 인가함으로서, 무기 발광 소자(120)에 잔류하던 전하를 그라운드 전압(VSS) 단자로 방전시키는 예도 가능할 수 있다.
이상에서는, n 번째 로우 라인과 관련된 동작만을 설명하였으나, 나머지 로우 라인에 대한 동작 역시 상술한 설명을 통해 충분히 이해될 수 있을 것이다.
한편, 도 8b의 타이밍도를 자세히 보면, 에미션 신호 Emi_PWM(n)과 에미션 신호 Emi_PAM(n)이 로우 레벨이 되는 시점에 서로 차이가 있는 것을 볼 수 있다. 이는, 전술한 바와 같이 블랙 계조를 구현하기 위함이다.
구체적으로, 블랙 계조에 대응되는 PWM 데이터 전압이 A 노드에 설정된 경우에는 발광 구간이 시작하자마자 제 1 스위칭 트랜지스터(T10)가 오프되어야 한다. 즉, 이론적으로는, 에미션 신호 Emi_PWM(n)가 로우가 되는 시점에, 온된 제 2 구동 트랜지스터(T3) 및 온된 트랜지스터(T4)를 통해 제 2 구동 전압(VDD_PWM)이 C 노드에 인가되어, 제 1 스위칭 트랜지스터(T10)는 즉시 오프되어야 한다.(제 1 스위칭 트랜지스터(T10)가 즉시 오프되면, 구동 전류는 무기 발광 소자(120)를 전혀 흐르지 못하고 블랙 계조가 표현되게 된다.)
그러나, 실제로는, C 노드에 제 2 구동 전압(VDD_PWM)이 충전되기까지 시간이 소요되어 제 1 스위칭 트랜지스터(T10)는 즉시 오프되지 않게 된다. 구체적으로, C 노드에 제 2 구동 전압(VDD_PWM)이 인가되어 커패시터(C3)에 충전이 시작된 후 제 1 스위칭 트랜지스터(T10)를 오프시킬 수 있는 전압이 C 노드에 충전될 때까지, 트랜지스터(T10)는 온된 상태를 유지하게 되며, 이에 따라, 제 1 스위칭 트랜지스터(T10)에서 구동 전류의 누설이 발생하게 된다.
결국, 제 2 스위칭 트랜지스터(T11) 없이 제 1 스위칭 트랜지스터(T10)와 무기 발광 소자(120)가 직접 연결되는 경우에는, 블랙 계조에 대응되는 PWM 데이터 전압이 A 노드에 설정되더라도, 제 1 스위칭 트랜지스터(T10)에서 누설된 구동 전류가 일정 시간 무기 발광 소자(120)를 흐르게 되어 정확한 블랙 계조를 구현할 수 없게 된다.
이러한 문제점을 해결하기 위해, 본 개시의 일 실시 예에 따르면, 제 1 스위칭 트랜지스터(T10)와 무기 발광 소자(120) 사이에 제 2 스위칭 트랜지스터(T11)를 배치시킬 수 있다. 또한, 구동부(500)는 에미션 신호 Emi_PWM(n)이 로우 레벨이 되는 시점부터 일정 시간이 경과한 후에 제 2 스위칭 트랜지스터(T11)가 온되도록 에미션 신호 Emi_PAM(n)을 인가할 수 있다. 여기서, 일정 시간은, C 노드의 전압이 Vset 전압으로부터 제 1 스위칭 트랜지스터(T10)를 오프시킬 수 있는 전압까지 충전되는 시간 이상의 시간일 수 있다.
이 경우, 블랙 계조에 대응되는 PWM 데이터 전압이 A 노드에 설정되었음에도 제 1 스위칭 트랜지스터(T10)가 즉시 오프되지 않아 발생하는 누설 전류가, 제 2 스위칭 트랜지스터(T11)에 의해 차단할 수 있다. 이에 따라, 정확한 블랙 계조가 구현될 수 있다.
한편, 도 8a 및 도 8b을 참조하면, 정전류원 회로(111)의 제 1 구동 트랜지스터(T9)의 소스 단자에는, 구동 전압 변경부(113)를 통해, 데이터 설정 구간과 발광 구간에 서로 다른 구동 전압이 인가되는 것을 볼 수 있다.
이는, 구동 전류에 의해 전압 강하가 발생하지 않는 제 2 구동 전압(VDD_PWM)을, 데이터 설정 구간 동안 정전류원 회로(111)에 인가함으로써, 제 1 구동 트랜지스터(T9)의 게이트 단자와 소스 단자 사이에 정확한 전압이 설정되도록 하기 위함이다.
구체적으로, 전술한 바와 같이 디스플레이 패널(100)에는 저항 성분이 존재하므로, 구동 전류가 흐를 때 IR 드랍이 발생하며, 이로 인해 제 1 구동 전압(VDD_PAM)의 강하가 발생한다. 또한, 본 개시의 다양한 실시 예들에서 디스플레이 패널(100)은 프로그레시브 구동 방식으로 구동되므로, 일부 로우 라인의 서브 픽셀 회로들이 발광 구간에서 동작하는 동안, 다른 로우 라인의 서브 픽셀 회로들은 데이터 설정 구간에서 동작하게 된다.
따라서, 데이터 설정 구간과 발광 구간에서 정전류원 회로(111)에 동일하게 제 1 구동 전압(VDD_PAM)을 인가하는 경우, 데이터 설정 구간에서 동작하는 로우 라인의 정전류원 회로들(111)에 인가되는 제 1 구동 전압(VDD_PAM)은, 발광 구간에서 동작하는 로우 라인의 정전류원 회로들(111)로 인한 제 1 구동 전압(VDD_PAM)의 강하에 영향을 받게 된다. 이는, 데이터 설정 구간에서 동작하는 로우 라인의 정전류원 회로들(111)에 정확한 정전류원 데이터 전압이 설정되는데 방해가 된다.
또한, 실제 디스플레이 패널(100)에 존재하는 저항 성분은, 디스플레이 패널(100)의 영역별로 상이한 값을 갖는다. 따라서, 구동 전류가 흐를 때 디스플레이 패널(100)의 영역별로 IR 드랍값 즉, 제 1 구동 전압(VDD_PAM)의 강하 정도에도 차이가 발생하며, 이 역시 보상될 필요가 있다.
이와 같은 IR 드랍 문제를 해결하기 위해, 본 개시의 일 실시 예에 따르면, 구동부(500)는 데이터 설정 구간에는 구동 전류에 따른 전압 강하가 없는 제 2 구동 전압(VDD_PWM)이 정전류원 회로(111)에 인가되도록 구동 전압 변경부(113)를 제어할 수 있다. 이에 따라, 데이터 설정 구간 동안 정전류원 회로(111)에는 제 2 구동 전압(VDD_PWM)에 기초하여 정전류원 데이터 전압이 설정되게 된다.
이후 발광 구간에서 정전류원 회로(111)에 인가되는 구동 전압이 제 1 구동 전압(VDD_PAM)으로 변경되지만, 데이터 설정 구간에서 설정된 제 1 구동 트랜지스터(T9)의 게이트 단자와 소스 단자 사이의 전압이 커패시터(C2)에 의해 그대로 유지되므로, 제 1 구동 전압(VDD_PAM)의 강하 유무나 강하 정도와 무관하게, 정확한 정전류원 데이터 전압이 정전류원 회로(111)에 설정될 수 있게 된다.
한편, PWM 회로(112)의 제 2 구동 트랜지스터(T2)에는 구동 전류가 흐르지 않는다. 따라서, 데이터 설정 구간과 발광 구간 동안 제 2 구동 전압(VDD_PWM)에는 전압 강하가 발생하지 않거나 발생하더라도 무시할 정도의 수준이므로, PWM 회로(112)에는 데이터 설정 구간과 발광 구간에서 동일하게 제 2 구동 전압(VDD_PWM)을 인가되더라도, 문제가 되지 않는다.
이와 같이, IR 드랍의 내부 보상 방식에서는, 서브 픽셀 회로(110) 내에 포함된 구동 전압 변경부(113)의 동작을 통해 상술한 IR 드랍 문제가 해결되게 된다. 이에 반해, 도 18a 내지 도 25b를 통해 후술할 IR 드랍의 외부 보상 방식에서는, 영상 데이터 전압을 보정하여 상술한 IR 드랍 문제가 해결되게 된다.
한편, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(100)의 모든 정전류원 회로(111)에는 동일한 정전류원 데이터 전압이 인가될 수 있다. 따라서, 정전류원 회로(111)를 통해 동일한 크기의 구동 전류(즉, 정전류)가 무기 발광 소자(120)로 제공되게 되며, 이에 따라, 구동 전류의 크기 변화에 따른 LED의 파장 변화 문제가 해결될 수 있다.
또한, 디스플레이 패널(100)의 각 PWM 회로(112)에는 각 서브 픽셀의 계조값에 대응되는 PWM 데이터 전압이 인가될 수 있다. 따라서, PWM 회로(112)을 통해 구동 전류의 구동 시간을 제어함으로써 각 서브 픽셀의 계조가 표현될 수 있다.
한편, 하나의 디스플레이 패널(100)에는 동일한 정전류원 데이터 전압이 인가되지만, 다른 디스플레이 패널에는 다른 크기의 정전류원 데이터 전압이 인가될 수 있음은 물론이다. 따라서, 복수의 디스플레이 패널이 연결되어 하나의 대형 디스플레이 장치가 구성되는 경우, 디스플레이 패널 간의 밝기 편차나 색상 편차가 정전류원 데이터 전압의 조정을 통해 보상될 수 있다.
이상에서는, LED의 파장 변화 문제 해결 및 영상의 계조 표현 관점에서, 설명의 편의를 위해 정전류원 회로(111)에 동일한 정전류원 데이터 전압이 인가된다고 설명하였다. 그러나, 전술한 바와 같이 제 1 구동 트랜지스터들(T9) 간에는 문턱 전압 및 이동도에 편차가 있을 수 있으며, 본 개시의 다양한 실시 예들에서는 이 편차를 외부 보상 방식으로 보상하게 되므로, 실제 정전류원 회로(111)에는 센싱 구동을 통해 값이 보정된 정전류원 데이터 전압이 인가되게 됨은 물론이다.
다시 도 8b를 참조하면, 센싱 구동 구간(또는 센싱 구간)은, PWM 회로(112) 센싱 구간(①) 및 정전류원 회로(111) 센싱 구간(②)을 포함할 수 있다.
PWM 회로(112) 센싱 구간(①) 동안에는, 제 2 특정 전압에 기초하여 제 2 구동 트랜지스터(T3)를 흐르는 제 2 전류가 센싱부(200)로 전달된다.
정전류원 회로(111) 센싱 구간(②) 동안에는, 제 1 특정 전압에 기초하여 제 1 구동 트랜지스터(T9)를 흐르는 제 1 전류가 센싱부(200)로 전달된다.
이에 따라, 센싱부(200)는 제 1 및 제 2 전류에 기초하여 제 1 센싱 데이터 및 제 2 센싱 데이터를 각각 출력할 수 있다.
이때, 본 개시의 일 실시 예에 따르면, 상기 센싱 구동은, 도 8b에 도시된 바와 같이, 블랭킹 기간(65)(특히, 블랭킹 기간(65) 중에서도 비발광 구간(67)) 내에서 수행될 수 있다. 블랭킹 기간(65)은 디스플레이 패널(100)에 유효한 영상 데이터가 입력되지 않는 시간 구간을 말한다. 120 Hz 영상을 예로 들면, 한 영상 프레임 시간 내에서 디스플레이 구동 구간은 7.3ms, 블랭킹 구간은 1ms 정도의 시간을 차지할 수 있으나, 이에 한정되는 것은 아니다.
따라서, 센싱부(200)는 한 영상 프레임의 블랭킹 기간(65) 내에서(구체적으로는 비발광 구간(67) 내에서) 인가되는 특정 전압에 기초하여 구동 트랜지스터(T9, T3)를 흐르는 전류를 센싱하고, 센싱된 전류에 대응되는 센싱 데이터를 출력할 수 있다.
그러나, 실시 예가 이에 한정되는 것은 아니다. 가령, 상기 센싱 구동은, 디스플레이 장치(1000)의 부팅 기간, 파워 오프 기간 또는 스크린 오프 기간 등에 수행될 수도 있다. 여기서, 부팅 기간은 시스템 전원이 인가된 후부터 화면이 온되기 전까지의 기간을 의미하고, 파워 오프 기간은 화면이 오프된 후부터 시스템 전원이 해제될 때까지의 기간을 의미하며, 스크린 오프 기간은 시스템 전원은 인가되고 있으나 화면이 오프되어 있는 기간을 의미할 수 있다.
이하에서, 도 8a 및 도 8b를 참조하여 센싱 구동 구간에서 디스플레이 장치(1000)의 동작에 대해 보다 자세히 설명한다.
구체적으로, PWM 회로(112) 센싱 구간(①) 동안, 데이터 신호 라인(Vdata_pwm)에는 제 2 데이터 드라이버(미도시)로부터 제 2 특정 전압이 인가된다. 제 2 특정 전압은 제 2 구동 트랜지스터(T3)를 온시키기 위한 기설정된 임의의 전압일 수 있다. 이때, 스캔 신호 SP(n)에 따라 트랜지스터(T2)가 온되며, 온된 트랜지스터(T2)를 통해 제 2 특정 전압이 A 노드에 입력된다.
PWM 회로(112) 센싱 구간(①)에는, 제어 신호 PWM_Sen(n)에 따라 트랜지스터(T13)가 온되며, 온된 트랜지스터(T13)를 통해 제 2 구동 트랜지스터(T3)를 흐르는 제 2 전류가 센싱부(200)로 전달된다.
한편, PWM 회로(112) 센싱 구간(①) 동안, 센싱부(200)의 제 1 스위치(213)는 제어 신호 Spre에 따라 온 및 오프된다. 이하에서는, PWM 회로(112) 센싱 구간(①) 내에서 제 1 스위치(213)가 온된 기간을 제 1 초기화 기간으로, 오프된 기간을 제 1 센싱 기간으로 지칭하여 설명한다.
제 1 초기화 기간에는 제 1 스위치(213)가 온된 상태이므로, 앰프(211)의 출력 단자(Vout)에는 앰프(211)의 비 반전 입력 단자(+)로 입력되는 기준 전압(Vpre)이 유지된다.
제 1 센싱 기간에는 제 1 스위치(213)가 오프되므로, 앰프(211)는 전류 적분기로 동작하여 제 2 전류를 적분한다. 이때, 제 1 센싱 기간에서 앰프(211)의 반전 입력 단자(-)로 유입되는 제 2 전류에 의해 적분 커패시터(212)의 양단 전압차는 센싱 시간이 경과할수록, 즉 축적되는 전하량이 증가할수록 커진다.
그런데, 앰프(211)의 가상 접지(Virtual Ground) 특성상, 제 1 센싱 기간에서 반전 입력 단자(-)의 전압은 적분 커패시터(212)의 전압차 증가에 상관없이 기준 전압(Vpre)으로 유지되므로, 적분 커패시터(212)의 양단 전압차에 대응하여 앰프(211)의 출력 단자(Vout)의 전압이 낮아지게 된다.
이러한 원리로, 제 1 센싱 기간에서 센싱부(200)로 유입되는 제 2 전류는 적분 커패시터(212)를 통해 전압값인 적분값 Vpsen으로 축적된다. 앰프(211)의 출력 단자(Vout)의 전압의 하강 기울기는 제 2 전류가 클수록 증가하므로 적분값 Vpsen의 크기는 제 2 전류가 클수록 작아진다.
적분값 Vpsen은 제 1 센싱 기간에서 제 2 스위치(214)가 온 상태로 유지되는 동안 ADC(220)로 입력되며, ADC(200)에서 제 2 센싱 데이터로 변환된 후 보정부(300)로 출력되게 된다.
한편, 정전류원 회로(111) 센싱 구간(②) 동안, 데이터 신호 라인(Vdata_ccg)에는 제 1 데이터 드라이버(미도시)로부터 제 1 특정 전압이 인가된다. 제 1 특정 전압은 제 1 구동 트랜지스터(T9)를 온시키기 위한 기설정된 임의의 전압이다. 이때, 스캔 신호 SP(n)에 따라 트랜지스터(T7)가 온되며, 온된 트랜지스터(T7)를 통해 제 1 특정 전압이 B 노드에 입력된다.
정전류원 회로(111) 센싱 구간(②)에는, 제어 신호 CCG_Sen(n)에 따라 트랜지스터(T14)가 온되며, 온된 트랜지스터(T14)를 통해 제 1 구동 트랜지스터(T9)를 흐르는 제 1 전류가 센싱부(200)로 전달된다.
한편, 정전류원 회로(111) 센싱 구간(②) 동안에도, 센싱부(200)의 제 1 스위치(213)는 제어 신호 Spre에 따라 온 및 오프된다. 이하에서는, 정전류원 회로(111) 센싱 구간(②) 내에서 제 1 스위치(213)가 온된 기간을 제 2 초기화 기간으로, 오프된 기간을 제 2 센싱 기간으로 지칭하여 설명한다.
제 2 초기화 기간에는 제 1 스위치(213)가 온된 상태이므로, 앰프(211)의 출력 단자(Vout)에는 앰프(211)의 비 반전 입력 단자(+)로 입력되는 기준 전압(Vpre)이 유지된다.
제 2 센싱 기간에는 제 1 스위치(213)가 오프되므로, 앰프(211)는 전류 적분기로 동작하여 제 1 전류를 적분한다. 이때, 제 2 센싱 기간에서 앰프(211)의 반전 입력 단자(-)로 유입되는 제 1 전류에 의해 적분 커패시터(212)의 양단 전압차는 센싱 시간이 경과할수록, 즉 축적되는 전하량이 증가할수록 커진다.
그런데, 앰프(211)의 가상 접지(Virtual Ground) 특성상, 제 2 센싱 기간에서 반전 입력 단자(-)의 전압은 적분 커패시터(212)의 전압차 증가에 상관없이 기준 전압(Vpre)으로 유지되므로, 적분 커패시터(212)의 양단 전압차에 대응하여 앰프(211)의 출력 단자(Vout)의 전압이 낮아지게 된다.
이러한 원리로, 제 2 센싱 기간에서 센싱부(200)로 유입되는 제 1 전류는 적분 커패시터(212)를 통해 전압값인 적분값 Vcsen으로 축적된다. 앰프(211)의 출력 단자(Vout)의 전압의 하강 기울기는 제 1 전류가 클수록 증가하므로 적분값 Vcsen의 크기는 제 1 전류가 클수록 작아진다.
적분값 Vcsen은 제 2 센싱 기간에서 제 2 스위치(214)가 온 상태로 유지되는 동안 ADC(220)로 입력되며, ADC(220)에서 제 1 센싱 데이터로 변환된 후 보정부(300)로 출력되게 된다.
이에 따라, 보정부(300)는 전술한 바와 같이, 메모리(미도시)에 저장된 전압별 기준 데이터 및 센싱부(200)에서 출력되는 제 1 및 제 2 센싱 데이터에 기초하여, 제 1 및 제 2 보상값을 각각 획득하고, 획득된 제 1 및 제 2 보상값을 메모리(미도시)에 저장 내지 업데이트 할 수 있다. 이후, 디스플레이 구동이 수행될 때, 보정부(300)는 제 1 및 제 2 보상값에 기초하여 서브 픽셀 회로(110)에 인가될 정전류원 데이터 전압 및 PWM 데이터 전압을 각각 보정할 수 있다.
한편, 본 개시의 다양한 실시 예들에서, 상술한 센싱 구동은 한 영상 프레임 당 디스플레이 패널(100)의 일부 로우 라인에 대해 수행될 수 있다. 즉, 하나의 영상 프레임에 대해, 상술한 디스플레이 구동은 디스플레이 패널(100)의 전체 로우 라인에 대해 로우 라인 순으로 순차적으로 수행되는 반면, 센싱 구동은 디스플레이 패널(100)의 일부 로우 라인에 대해 수행될 수 있다.
이를 위해, 전술한 바와 같이, 구동부(500)(특히, 스캔 드라이버)는, 센싱 구동 구간(또는 센싱 구간) 동안, 센싱 구동을 위한 제어 신호를 디스플레이 패널(100)의 일부 로우 라인의 서브 픽셀 회로들에 제공할 수 있다.
구체적으로, 본 개시의 일 실시 예에 따르면, 상술한 센싱 구동은 하나의 영상 프레임 당 하나의 로우 라인에 대해 수행될 수 있다. 이때, 센싱 구동이 수행될 하나의 로우 라인은, 전체 로우 라인의 개수에 대응되는 개수의 연속된 영상 프레임에 대한 구동이 진행되는 동안 중복되지 않도록 랜덤하게 결정될 수 있다. 이 경우, 전체 로우 라인의 개수에 대응되는 개수의 연속된 영상 프레임에 대한 센싱 구동이 완료되면, 전체 로우 라인에 대한 센싱 구동이 완료된다.
즉, 예를 들어, 디스플레이 패널(100)의 전체 로우 라인이 270개인 경우, 270개의 연속된 영상 프레임에 대한 디스플레이 구동 및 센싱 구동이 완료되면, 270개의 전체 로우 라인에 대한 센싱 구동이 완료되게 된다.
또한, 본 개시의 다른 일 실시 예에 따르면, 상술한 센싱 구동은 하나의 영상 프레임 당 복수 개의 로우 라인에 대해 수행될 수도 있다. 이 경우에도, 센싱 구동이 수행될 복수의 로우 라인은 중복되지 않게 랜덤하게 결정될 수 있다.
즉, 예를 들어, 디스플레이 패널(100)의 전체 로우 라인이 270개이고, 하나의 영상 프레임 당 3개의 로우 라인에 대해 센싱 구동이 수행되는 경우, 90개의 연속된 영상 프레임에 대한 디스플레이 구동 및 센싱 구동이 완료되면 270개의 전체 로우 라인에 대한 센싱 구동이 완료되도록, 각 영상 프레임에 대해 센싱 구동이 수행될 3개의 로우 라인이 결정될 수 있다.
한편, 본 개시의 또 다른 일 실시 예에 따르면, 센싱 구동은 전술한 바와 달리 로우 라인 순으로 순차적으로 수행될 수도 있다.
예를 들어, 디스플레이 패널(100)이 270개의 로우 라인으로 이루어지고, 하나의 영상 프레임 당 하나의 로우 라인에 대한 센싱 구동이 수행되는 경우, 첫번째 영상 프레임이 표시된 후 1번 로우 라인의 서브 픽셀 회로들이 센싱 구동되고, 두번째 영상 프레임이 표시된 후 2번 로우 라인에 포함된 서브 픽셀 회로들이 센싱 구동될 수 있다. 이와 같은 방식으로, 270번째 영상 프레임이 표시된 후 270번째 로우 라인의 서브 픽셀 회로들이 센싱 구동됨으로써, 디스플레이 패널(100)에 포함된 전체 로우 라인에 포함된 서브 픽셀 회로들의 센싱 구동이 1회 완료될 수 있다.
한편, 디스플레이 패널(100)이 270개의 로우 라인으로 이루어지고, 하나의 영상 프레임 당 3개의 로우 라인에 대한 센싱 구동이 수행되는 경우, 첫번째 영상 프레임이 표시된 후 1번 내지 3번 로우 라인의 서브 픽셀 회로들이 센싱 구동되고, 두번째 영상 프레임이 표시된 후 4번 내지 6번 로우 라인에 포함된 서브 픽셀 회로들이 센싱 구동될 수 있다. 이와 같은 방식으로, 90번째 영상 프레임이 표시된 후 268번 내지 270번째 로우 라인의 서브 픽셀 회로들이 센싱 구동됨으로써, 디스플레이 패널(100)에 포함된 전체 로우 라인에 포함된 서브 픽셀 회로들의 센싱 구동이 1회 완료될 수 있다.
이상에서는, PWM 회로(112) 센싱 구간(①) 및 정전류원 회로(111) 센싱 구간(②) 순으로 센싱 구동이 진행되는 것을 예로 들었으나, 이에 한정되는 것은 아니며, 실시 예에 따라 정전류원 회로(111) 센싱 구간(②)이 먼저 진행되고, PWM 회로(112) 센싱 구간(①)이 그 이후에 진행되는 것도 가능함은 물론이다.
또한, 이상에서는, 센싱 구동이 디스플레이 구동 이후에 진행되는 것을 예로 들었으나, 이에 한정되는 것은 아니며, 실시 예에 따라 센싱 구동이 먼저 진행되고, 디스플레이 구동이 그 이후에 진행되는 것도 가능하다.
이하에서는, 도 8a의 트랜지스터(T1)과 관련하여, 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 문제를 설명하고, 데이터 설정 구간 동안 트랜지스터(T1)을 통해 스윕 신호의 하이 전압(SW_VGH)가 X 노드에 인가됨으로써 이러한 문제가 해결될 수 있음을 설명한다.
도 9a 및 도 9b는 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상을 설명하기 위한 도면이다.
전술한 바와 같이, 본 개시의 다양한 실시 예들에서는, 디스플레이 패널(100)의 로우 라인 순으로 발광 구간이 순차적으로 진행된다. 따라서, 글로벌 신호를 통해 디스플레이 패널(110)에 에미션 신호를 일괄적으로 인가할 수는 없으며, 각 로우 라인에 대응되는 에미션 신호를 제공하기 위한 에미션 드라이버 회로가 로우 라인 마다 각각 필요하게 된다.
특히, 디스플레이 패널(100)의 PWM 구동을 위한 스윕 신호 Sweep(n) 역시, 로우 라인들에 각각 대응되는 에미션 드라이버 회로들을 통해 로우 라인 순으로 디스플레이 패널(100)에 순차적으로 제공되게 된다.(이하, 스윕 신호 Sweep(n)을 제공하기 위한 에미션 드라이버 회로를 스윕 드라이버 회로라 한다.)
이 경우, 제 2 구동 트랜지스터(T3)의 게이트 단자, 즉 A 노드에 PWM 데이터 전압이 설정되는 과정에서 A 노드의 전압의 변화가 커패시터(C1)를 통해 커플링되어 Sweep(n) 신호 라인의 전압에 변화가 생기게 된다.
이후, Sweep(n) 신호 라인에 생긴 전압의 변화는 복원되게 되는데, 이에 따라 역으로 A 노드에 설정된 전압이 변화하게 된다. 이때, A 노드 전압의 변화량은 후술할 바와 같이 스윕 로드에 따라 달라지게 되는 바, 이는 휘도 불균일과 수평 크로스토크 발생의 원인이 된다.
구체적으로, 도 9a는 하나의 로우 라인에 대응되는 스윕 드라이버 회로(505)가 배선을 통해 하나의 서브 픽셀 회로(110)와 연결된 구성을 도시하고 있다. 이때, 도 9a는 도 8a의 서브 픽셀 회로(110)에서 트랜지스터(T1)이 없는 경우를 도시하고 있다.
도 9a에 도시된 바와 같이, 스윕 신호 Sweep(n)는 스윕 드라이버 회로(505)를 통해 서브 픽셀 회로(110)에 전달된다. 이때, 스윕 드라이버 회로(505)와 서브 픽셀 회로(110) 사이에는 스윕 배선 저항 즉, RC 로드가 존재하며, 그 크기는 스윕 드라이버 회로(505)에 가까울수록 작아지며, 스윕 드라이버 회로(505)로부터 멀어질수록 커지게 된다.
도 9b는 도 9a에 표시된 각종 신호들의 파형을 도시하고 있다. 또한, 도 9b에 도시된 far는 스윕 드라이버 회로(505)로부터 상대적으로 먼 곳에 배치된 서브 픽셀 회로(110)의 A 노드 및 X 노드의 전압 변화를, near는 스윕 드라이버 회로(505)로부터 상대적으로 가까운 곳에 배치된 서브 픽셀 회로(110)의 A 노드 및 X 노드의 전압 변화를 각각 나타낸다.
데이터 설정 구간에서 로우 레벨의 스캔 신호 SP(n)이 서브 픽셀 회로(110)에 인가되면, 데이터 드라이버로부터 인가되는 PWM 데이터 전압이, Vsig 배선, 트랜지스터(T2)를 통해 A 노드에 인가되게 된다. 이때, PWM 데이터 전압은 디먹스 회로에 의해 선택된 R, G, B 중 어느 하나의 서브 픽셀에 대응되는 PWM 데이터 전압이다.
이 과정에서, 도 9b에 도시된 바와 같이, A 노드의 전압이 변화함에 따라 그 변화가 커패시터(C1)을 통해 X 노드에 커플링되어 X 노드의 전압 즉, Sweep(n) 신호 라인의 전압에 변화가 생기게 된다.
이후, 스윕 드라이버 회로(505)의 동작에 의해 Sweep(n) 신호 라인의 전압(X 노드의 전압)은 다시 원래의 전압 레벨로 복원되는데, 이 과정에서 발생하는 X 노드의 전압 변화는 커패시터(C1)을 통해 커플링되어 역으로 A 노드의 전압 변화를 가져오게 된다.
특히, 스윕 로드에 의한 영향으로, X 노드가 스윕 드라이버 회로(505)로부터 먼 곳에 존재하는 서브 픽셀 회로(110)일수록 A 노드의 전압에 변화가 커짐을 알 수 있다.(far vs. near 참고)
따라서, 동일한 PWM 데이터 전압이 인가되더라도, 스윕 로드에 따라 상이하 전압이 서브 픽셀 회로(110)에 설정되게 되며, 이는 휘도 불균일의 원인이 된다. 또한, 이러한 스윕 로드에 따른 휘도 불균일 문제는, 디스플레이 패널(100) 전체 관점에서 보면 수평 크로스토크의 발생 원인이 된다.
위와 같은 휘도 불균일 및 수평 크로스토크 문제는, PWM 데이터 전압이 A 노드에 인가될 때 X 노드의 전압이 함께 변화하기 때문에 초래되므로, 데이터 설정 구간 동안 PWM 데이터 전압이 A 노드에 인가되더라도 X 노드의 전압이 변화하지 않도록 함으로써 해결될 수 있다.
본 개시의 일 실시 예에 따르면, PWM 데이터 전압이 A 노드에 설정되는 동안, X 노드에는 도 9c에 도시된 바와 같은 스윕 신호의 하이 전압(SW_VGH)이 인가될 수 있다. 이때, 스윕 신호의 하이 전압(SW_VGH)은, 파워 IC로부터 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 동일하게 인가되는 글로벌 신호일 수 있다.
보다 구체적으로, 도 8a를 참조하면, PWM 회로(112)는 소스 단자가 SW_VGH 신호 라인과 연결되고, 게이트 단자가 SP(n) 신호 라인과 연결되며, 드레인 단자가 X 노드에 연결되는 트랜지스터(T1)을 포함한다. 이때, 트랜지스터(T1)의 소스 단자는 파워 IC로부터 스윕 신호의 하이 전압(SW_VGH)이 인가되는 배선과 직접 연결될 수 있다.
따라서, SP(n) 신호 라인을 통해 로우 전압이 인가되어 PWM 데이터 전압이 A 노드에 설정되는 동안, 온된 트랜지스터(T1)를 통해 인가되는 스윕 신호의 하이 전압(SW_VGH)이 X 노드에 강제적으로 인가되게 되며, X 노드의 전압은 A 노드의 전압 변화와 무관하게 스윕 신호의 하이 전압(SW_VGH)으로 유지될 수 있다.
이에 따라, 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상이 방지 내지 최소화될 수 있다.
이하에서는, 도 10a 내지 도 12b를 참조하여 본 개시의 다양한 실시 예들을 설명한다. 이때, 도 10a 내지 도 12b에 도시된 실시 예들은 도 8a 내지 도 9c를 통해 전술한 것과 구성 및 동작 원리가 유사하므로, 중복되는 설명은 생략하고, 차이점을 위주로 설명한다.
도 10a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 10b는 도 10a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.
도 10a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T13) 및 트랜지스터(T14)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 8a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고 스캔 신호 SP(n)을 이용한다는 점에서만 도 8a와 다르고, 나머지는 도 8a에 도시된 서브 픽셀 회로(110)와 동일하다. 도 10b에 도시된 구동 타이밍도 역시, 제어 신호 PWM_Sen(n), CCG_Sen(n)가 없다는 점을 제외하고, 도 8b의 구동 타이밍도와 동일하다.
도 10a 및 도 10b를 참조하면, 데이터 설정 구간에 로우 레벨의 스캔 신호 SP(n)이 인가됨에 따라 트랜지스터(T1, T2, T6, T7)뿐만 아니라, 트랜지스터(T13, T14)도 함께 온된다. 그러나 이 경우, 앰프(211) 내부의 스위치(미도시)를 오프시킴으로써, 센싱부(200)로 전류가 흐르는 것을 막을 수 있다. 따라서, 데이터 설정 구간에는 센싱 구동 동작이 수행되지 않고, 데이터 설정 동작만 수행되게 된다.
한편, 센싱 구동 구간에는 전술한 앰프(211) 내부의 스위치(미도시)가 온될 수 있다. 따라서, 센싱 구동 구간에서는 전술한 제 1 전류 및 제 2 전류가 센싱부(200)로 흐르게 되며, 이에 따라, 전술한 센싱 구동이 수행될 수 있다.
이때, 제 2 특정 전압은 PWM 회로(112) 센싱 구간(①) 동안 제 2 구동 트랜지스터(T3)의 게이트 단자에 인가되고, 제 1 특정 전압은 정전류원 회로(111) 센싱 구간(②) 동안 제 1 구동 트랜지스터(T9)의 게이트 단자에 인가되며, 제 2 특정 전압이 인가되는 시간과 제 1 특정 전압이 인가되는 시간은 서로 중첩되지 않는다. 따라서, 별도의 제어 신호(PWM_Sen(n), CCG_Sen(n))를 이용하지 않더라도, 도 8a 및 8b를 통해 설명한 센싱 구동 동작이 동일하게 수행될 수 있음을 알 수 있다.
그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동, 센싱 구동, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 나머지 내용들은, 도 8a 내지 9c에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다.
도 11a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 11b는 도 11a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.
도 11a에 도시된 서브 픽셀 회로(110)는, 영상 데이터 전압과 특정 전압이, 하나의 데이터 신호 라인(Vdata)를 통해 인가되는 것을 제외하고, 도 8a에 도시된 서브 픽셀 회로(110)와 동일하다.
이 경우, 데이터 설정 구간 동안 데이터 신호 라인(Vdata)을 통해, 하나의 데이터 드라이버로부터 PWM 데이터 전압과 정전류원 데이터 전압이 시분할되어 서브 픽셀 회로(110)에 인가되고, 또한, 센싱 구동 구간 동안 데이터 신호 라인(Vdata)을 통해, 상기 하나의 데이터 드라이버로부터 제 2 특정 전압과 제 1 특정 전압이 시분할되어 서브 픽셀 회로(110)에 인가되게 된다.
따라서, 데이터 설정 구간 동안 시분할되어 인가되는 PWM 데이터 전압과 정전류원 데이터 전압을 A 노드 및 B 노드에 각각 인가하고, 센싱 구동 구간 동안 시분할되어 인가되는 제 2 특정 전압과 제 1 특정 전압을 A 노드 및 B 노드에 각각 인가하기 위해, 2개의 스캔 신호가 필요하며, 도 11a 및 11b의 스캔 신호 SPWM(n) 및 스캔 신호 SCCG(n)은 이러한 2개의 스캔 신호를 나타내고 있다.
도 11a 및 도 11b를 참조하면, 데이터 설정 구간에서, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T2)을 통해 PWM 데이터 전압(PWM data)이 A 노드에 인가된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T7)를 통해 정전류원 데이터 전압(CCG data)가 B 노드에 인가된다.
한편, 센싱 구동 구간 중 PWM 회로(112) 센싱 구간(①) 동안, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T2)을 통해 제 2 특정 전압이 A 노드에 입력된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T7)를 통해 제 1 특정 전압이 B 노드에 입력되게 된다.
한편, 도 11b에서는 SPWM(n) 및 SCCG(n) 순으로 스캔 신호가 인가되는 것을 예로 들었으나, 이에 한정되는 것은 아니며, 실시 예에 따라 SCCG(n) 신호가 먼저 인가되고, SPWM(n) 신호가 그 이후에 인가될 수도 있음은 물론이다.
그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동, 센싱 구동, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 나머지 내용들은, 도 8a 내지 9c에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다.
도 12a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 12b는 도 12a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.
도 12a에 도시된 서브 픽셀 회로(110)는, 하나의 데이터 신호 라인(Vdata)을 통해 영상 데이터 전압(PWM 데이터 전압, 정전류원 데이터 전압)과 특정 전압(제 2 특정 전압, 제 1 특정 전압)을 인가받는다는 점에서, 도 11a의 서브 픽셀 회로(110)와 유사하다.
따라서, 도 12a 및 12b를 참조하면, SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호(또는 스캔 신호 라인)를 이용하여, 영상 데이터 전압과 특정 전압이 데이터 설정 구간과 센싱 구동 구간에 서브 픽셀 회로(110)에 각각 인가되는 것을 확인할 수 있다.
한편, 도 12a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T13) 및 트랜지스터(T14)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 8a 또는 도 11a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고, 스캔 신호를 이용한다는 점에서, 도 10a의 실시 예와 유사하다.
도 12a의 실시 예의 경우 SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호가 이용되므로, 도시된 바와 같이 트랜지스터(T13)의 게이트 단자는 스캔 신호 SPWM(n)에 연결되고, 트랜지스터(T14)의 게이트 단자는 스캔 신호 SCCG(n)에 연결되게 된다.
한편, 12a 및 12b의 실시 예의 경우에도, 데이터 설정 구간에는 앰프(211) 내부의 스위치(미도시)를 오프시키고, 센싱 구동 구간에는 앰프(211) 내부의 스위치(미도시)를 온 시킴으로써, 센싱 구동 구간에만 센싱부(200)로 전류가 흐르게 할 수 있음은 도 10a 및 10b에서 전술한 바와 같다.
그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동, 센싱 구동, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 나머지 내용들은, 도 8a 내지 9c에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다.
한편, 도 9a 및 도 9b를 통해 전술한 휘도 불균일 및 수평 크로스토크 문제를 해결하기 위한 다른 실시 예로, 스윕 신호의 로우 전압(SW_VGL) 입력을 X 노드에 연결하는 방법을 생각해 볼 수 있다.
도 13a 및 도 13b는 스윕 신호의 로우 전압(SW_VGL) 입력을 X 노드에 연결하는 실시 예를 설명하기 위한 도면이다.
본 개시의 일 실시 예에 따르면, 도 13a에 도시된 바와 같이 X 노드에는 스윕 신호의 로우 전압(SW_VGL)이 인가될 수 있다. 이때, 스윕 신호의 로우 전압(SW_VGL)은, 파워 IC로부터 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 동일하게 인가되는 글로벌 신호일 수 있다.
구체적으로, X 노드는, 스윕 신호의 로우 전압(SW_VGL)이 인가되는 배선을 통해 파워 IC와 직접 연결될 수 있다. 따라서, PWM 데이터 전압의 인가에 의해 A 노드의 전압이 변화하더라도, X 노드의 전압은 커패시터(C1)을 통한 커플링에 영향을 받지 않고 스윕 신호의 로우 전압(SW_VGL)으로 유지될 수 있다.
한편, 도 13a에 도시된 바에 따르면, PWM 구동을 위한 스윕 신호 Sweep(n)는 제 2 구동 트랜지스터의 소스 단자에 인가될 수 있다. 이때, 스윕 신호 Sweep(n)는, 도 13b에 도시된 바와 같이 로우 전압에서 하이 전압으로 선형적으로 증가하는 형태의 전압 신호일 수 있다.
전술한 바와 같이, PWM 회로는 제 2 구동 트랜지스터의 온/오프 동작을 통해 제 1 스위칭 트랜지스터의 온/오프 동작을 제어함으로써, 구동 전류가 무기 발광 소자(120)를 흐르는 시간을 제어하며, 이는 도 13a의 실시 예에서도 마찬가지이다.
구체적으로, A 노드에 PWM 데이터 전압이 설정된 상태에서, 스윕 신호 Sweep(n)에 따라 제 2 구동 트랜지스터의 소스 단자의 전압이 증가하면, 제 2 구동 트랜지스터의 게이트 단자 및 소스 단자 사이의 전압 차이는 감소하게 된다.
감소하던 제 2 구동 트랜지스터의 게이트 단자 및 소스 단자 사이의 전압 차이가, 제 2 구동 트랜지스터의 문턱 전압에 도달하면, 제 2 구동 트랜지스터는 온되게 되며, 제 1 스위칭 트랜지스터는 오프되게 된다.
이러한 PWM 구동 메커니즘은 전술한 실시 예(스윕 신호 Sweep(n)가 X 노드로 인가되는 실시 예)와 동일한 것을 알 수 있다.
이상에서 설명한 실시 예에 따르면, 전술한 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 문제가 해결될 수 있음을 알 수 있다. 또한, 스윕 신호가 제 2 구동 트랜지스터의 소스 단자에 인가되더라도 디스플레이 패널(100)의 PWM 구동에 아무런 문제가 없음을 알 수 있다.
도 14a는 도 13a 및 13b를 통해 설명한 실시 예가 적용된 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 14b는 도 14a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)을 하나의 영상 프레임 기간 동안 구동하기 위한 각종 신호들의 타이밍도이다.
도 14a 및 14b에 도시된 실시 예는, 도 8a 및 8b를 통해 전술한 실시 예와 구성 및 동작 원리가 유사하므로, 중복 설명은 생략하고, 차이점을 위주로 설명한다.
도 14a의 서브 픽셀 회로(110)에서는, X 노드에 SW_VGL 신호 라인이 직접 연결된다. 따라서, 도 8a의 서브 픽셀 회로(110)와 달리, 데이터 설정 구간 동안 SW_VGH 신호를 X 노드에 인가하기 위한 트랜지스터(T1)가 필요없다.
도 14a를 참조하면, 도 8a의 트랜지스터(T1)에 대응되는 위치에 트랜지스터가 존재하지 않는 것을 확인할 수 있다. 이에 따라, 도 14a 및 도 8a의 트랜지스터들의 참조 번호를 비교해 보면, 같은 위치의 트랜지스터에 대한 참조 번호가 도 14a가 도 8a보다 하나씩 앞서도록 표기된 것을 확인할 수 있다.
한편, 도 8a의 서브 픽셀 회로(110)에서는, 도 8b에 도시된 바와 같이 스윕 신호의 하이 전압(SW_VGH)부터 스윕 신호의 로우 전압까지 선형적으로 감소하는 스윕 전압이, 발광 구간에 X 노드로 인가된다.
그러나, 도 14a의 서브 픽셀 회로(110)에서는, 도 14b에 도시된 바와 같이 스윕 신호의 로우 전압(SW_VGL)부터 스윕 신호의 하이 전압까지 선형적으로 증가하는 스윕 전압이, 발광 구간에 제 2 구동 트랜지스터(T2)의 소스 단자로 인가되는 것을 볼 수 있다.
도 14a의 실시 예에서 스윕 신호 Sweep(n)에 따른 PWM 회로(112)의 동작을 예를 들어 자세히 설명하면 다음과 같다.
예를 들어, +13[V]의 전압(구체적으로, PWM 데이터 전압(+14[V]) + 제 2 구동 트랜지스터(T2)의 문턱 전압(-1[V]))이 데이터 설정 구간 동안 A 노드에 설정된 상태에서, 스윕 신호(예를 들어, +10[V]에서 +15[V]까지 선형적으로 증가하는 전압)가 제 2 구동 트랜지스터(T2)의 소스 단자에 인가되면, 제 2 구동 트랜지스터(T2)의 게이트 단자 및 소스 단자 사이의 전압 차이는 +3[V]에서 -2[V]까지 감소하게 된다.
이때, +3[V]에서부터 감소하던 제 2 구동 트랜지스터(T2)의 게이트 단자 및 소스 단자 사이의 전압 차이가 제 2 구동 트랜지스터(T2)의 문턱 전압(-1[V])에 도달하면 제 2 구동 트랜지스터(T2)는 온되며, 제 2 구동 트랜지스터(T2)가 온된 때의 스윕 전압인 +14[V]가 제 1 스위칭 트랜지스터(T9)로 인가되어 제 1 스위칭 트랜지스터(T9)는 오프되게 된다.
이러한 도 14a의 PWM 회로(112)의 동작 메카니즘은, 스윕 신호의 형태 및 스윕 신호가 입력되는 단자에서만 차이가 있을 뿐, 도 8a 및 도 8b에서 설명한 PWM 회로(112)의 동작 메커니즘과 동일한 것을 알 수 있다.
도 14a 및 14b에 도시된 서브 픽셀 회로(110)의 구성 및 구동에 관한 나머지 내용들은, 도 8a 및 도 8b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다.
도 15a 내지 도 17b는, 도 13a 및 13b를 통해 설명한 실시 예가 적용된 본 개시의 다른 실시 예들을 도시하고 있다. 도 15a 내지 도 17b에 도시된 실시 예들은 도 14a 및 도 14b를 통해 전술한 것과 구성 및 동작 원리가 유사하므로, 중복되는 설명은 생략한다.
도 15a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 15b는 도 15a의 서브 픽셀 회로(110)를 구동하기 위한 각종 신호들의 타이밍도이다.
도 15a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T12) 및 트랜지스터(T13)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 14a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고 스캔 신호 SP(n)을 이용한다는 점에서만 도 14a와 다르고, 나머지는 도 14a에 도시된 서브 픽셀 회로(110)와 동일하다. 도 15b에 도시된 구동 타이밍도 역시, 제어 신호 PWM_Sen(n), CCG_Sen(n)가 없다는 점을 제외하고, 도 14b의 구동 타이밍도와 동일하다.
도 15a 및 도 15b를 참조하면, 데이터 설정 구간에 로우 레벨의 스캔 신호 SP(n)이 인가됨에 따라 트랜지스터(T1, T5, T6)뿐만 아니라, 트랜지스터(T12, T13)도 함께 온된다. 그러나 이 경우, 앰프(211) 내부의 스위치(미도시)를 오프시킴으로써, 센싱부(200)로 전류가 흐르는 것을 막을 수 있다. 따라서, 데이터 설정 구간에는 센싱 구동 동작이 수행되지 않고, 데이터 설정 동작만 수행되게 된다.
한편, 센싱 구동 구간에는 앰프(211) 내부의 스위치(미도시)가 온될 수 있다. 따라서, 센싱 구동 구간에서는 전술한 제 1 전류 및 제 2 전류가 센싱부(200)로 흐르게 되며, 이에 따라, 전술한 센싱 구동이 수행될 수 있다.
이때, 제 2 특정 전압은 PWM 회로(112) 센싱 구간(①) 동안 제 2 구동 트랜지스터(T2)의 게이트 단자에 인가되고, 제 1 특정 전압은 정전류원 회로(111) 센싱 구간(②) 동안 제 1 구동 트랜지스터(T8)의 게이트 단자에 인가되며, 제 2 특정 전압이 인가되는 시간과 제 1 특정 전압이 인가되는 시간은 서로 중첩되지 않는다. 따라서, 별도의 제어 신호(PWM_Sen(n), CCG_Sen(n))를 이용하지 않더라도, 문제없이 센싱 구동이 수행될 수 있다.
그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동 및 센싱 구동에 관한 나머지 내용들은 도 8a 및 도 8b에서 전술한 내용을 통해 통해 충분히 이해될 수 있으며, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 내용은 도 13a 내지 도 14b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 이하 중복 설명은 생략한다.
도 16a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 16b는 도 16a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.
도 16a에 도시된 서브 픽셀 회로(110)는, 영상 데이터 전압과 특정 전압이, 하나의 데이터 신호 라인(Vdata)를 통해 인가되는 것을 제외하고, 도 14a에 도시된 서브 픽셀 회로(110)와 동일하다. 이 경우, 도 11a 및 도 11b에 관한 설명에서 전술한 바와 같이 2개의 스캔 신호가 필요하며, 도 16a 및 16b의 스캔 신호 SPWM(n) 및 스캔 신호 SCCG(n)은 이러한 2개의 스캔 신호를 나타내고 있다.
도 16a 및 도 16b를 참조하면, 데이터 설정 구간에서, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T1)을 통해 PWM 데이터 전압(PWM data)이 A 노드에 인가된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T6)를 통해 정전류원 데이터 전압(CCG data)가 B 노드에 인가된다.
한편, 센싱 구동 구간 중 PWM 회로(112) 센싱 구간(①) 동안, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T1)을 통해 제 2 특정 전압이 A 노드에 입력된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T6)를 통해 제 1 특정 전압이 B 노드에 입력되게 된다.
한편, 도 16b에서는 SPWM(n) 및 SCCG(n) 순으로 스캔 신호가 인가되는 것을 예로 들었으나, 이에 한정되는 것은 아니며, 실시 예에 따라 SCCG(n) 신호가 먼저 인가되고, SPWM(n) 신호가 그 이후에 인가될 수도 있음은 물론이다.
그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동 및 센싱 구동에 관한 나머지 내용들은 도 8a 및 도 8b에서 전술한 내용을 통해 통해 충분히 이해될 수 있으며, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 내용은 도 13a 내지 도 14b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 이하 중복 설명은 생략한다.
도 17a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 17b는 도 17a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.
도 17a에 도시된 서브 픽셀 회로(110)는, 하나의 데이터 신호 라인(Vdata)을 통해 영상 데이터 전압(PWM 데이터 전압, 정전류원 데이터 전압)과 특정 전압(제 2 특정 전압, 제 1 특정 전압)을 인가받는다는 점에서, 도 16a의 서브 픽셀 회로(110)와 유사하다.
따라서, 도 17a 및 17b를 참조하면, SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호(또는 스캔 신호 라인)를 이용하여, 영상 데이터 전압과 특정 전압이 데이터 설정 구간과 센싱 구동 구간에 서브 픽셀 회로(110)에 각각 인가되는 것을 확인할 수 있다.
한편, 도 17a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T12) 및 트랜지스터(T13)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 16a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고, 스캔 신호를 이용한다는 점에서, 도 15a의 실시 예와 유사하다.
도 17a의 실시 예의 경우, SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호가 이용되므로, 도시된 바와 같이 트랜지스터(T12)의 게이트 단자는 스캔 신호 SPWM(n)에 연결되고, 트랜지스터(T13)의 게이트 단자는 스캔 신호 SCCG(n)에 연결되게 된다.
한편, 도 17a 및 17b의 실시 예의 경우에도, 데이터 설정 구간에는 앰프(211) 내부의 스위치(미도시)를 오프시키고, 센싱 구동 구간에는 앰프(211) 내부의 스위치(미도시)를 온 시킴으로써, 센싱 구동 구간에만 센싱부(200)로 전류가 흐르게 할 수 있음은 도 15a 및 15b에서 전술한 바와 같다.
그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동 및 센싱 구동에 관한 나머지 내용들은 도 8a 및 도 8b에서 전술한 내용을 통해 통해 충분히 이해될 수 있으며, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 내용은 도 13a 내지 도 14b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 이하 중복 설명은 생략한다.
이하에서는, 도 18a 내지 도 25b를 통해, IR 드랍의 외부 보상 방식이 적용된 본 개시의 다양한 실시 예들을 설명하기로 한다.
이때, 도 18a 내지 도 21b는, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 문제와 관련하여, 스윕 신호가 인가되는 X 노드에 데이터 설정 구간 동안 스윕 신호의 하이 전압(SW_VGH)이 인가되는 방식이 적용된 실시 예들을 도시하고 있다.
한편, 도 22a 내지 도 25b는, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 문제와 관련하여, X 노드에 스윕 신호의 로우 전압(SW_VGL)이 인가되고, 제 2 구동 트랜지스터의 소스 단자에 스윕 신호가 인가되는 방식이 적용된 실시 예들을 도시하고 있다.
한편, 전술한 내용들 중 도 18a 내지 도 25b의 설명에 동일하게 적용될 수 있는 내용들은, 사소한 차이(예를 들어, 트랜지스터의 참조 번호에만 차이가 있는 경우 등)가 있더라도, 중복 설명을 생략하거나, 간단히 설명한다.
도 18a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이다.
도 18a에 따르면, 서브 픽셀 회로(110)는 정전류원 회로(111), PWM 회로(112), 제 1 스위칭 트랜지스터(T8), 제 2 스위칭 트랜지스터(T9), 트랜지스터(T10), 트랜지스터(T11), 트랜지스터(T12)를 포함한다.
정전류원 회로(111)는, 제 1 구동 트랜지스터(T7), 제 1 구동 트랜지스터(T7)의 소스 단자 및 게이트 단자 사이에 연결된 커패시터(C2), 및 스캔 신호 SP(n)에 따라 온/오프 제어되며 온된 동안 데이터 신호 라인(Vdata_ccg)을 통해 인가되는 정전류원 데이터 전압을 제 1 구동 트랜지스터(T7)의 게이트 단자에 인가하기 위한 트랜지스터(T6)를 포함한다.
PWM 회로(112)는, 소스 단자가 제 2 구동 전압(VDD_PWM) 단자와 연결된 제 2 구동 트랜지스터(T3), 서로 다른 두 전압 사이를 스윕하는 스윕 신호를 제 2 구동 트랜지스터(T3)의 게이트 단자에 커플링시키기 위한 커패시터(C1), 및 스캔 신호 SP(n)에 따라 온/오프 제어되며 온된 동안 데이터 신호 라인(Vdata_pwm)을 통해 인가되는 PWM 데이터 전압을 제 2 구동 트랜지스터(T3)의 게이트 단자에 인가하기 위한 트랜지스터(T2)를 포함한다.
또한, PWM 회로(112)는 리셋부(13)를 포함한다. 리셋부(13)는 각 발광 구간이 시작되기 전에 제 1 스위칭 트랜지스터(T8)를 강제로 온 시키기 위한 구성이다. 리셋부(13)에 관한 내용은 도 8a에 관한 설명에서 전술한 바와 같으므로, 중복 설명은 생략한다.
또한, PWM 회로(112)는 소스 단자가 SW_VGH 신호 라인과 연결되고, 게이트 단자가 SP(n) 신호 라인과 연결되며, 드레인 단자가 X 노드에 연결되는 트랜지스터(T1)을 포함한다. 이때, 트랜지스터(T1)의 소스 단자는 파워 IC로부터 스윕 신호의 하이 전압(SW_VGH)이 인가되는 배선과 직접 연결될 수 있다.
따라서, SP(n) 신호 라인을 통해 로우 전압이 인가되어 PWM 데이터 전압이 A 노드에 설정되는 동안, 온된 트랜지스터(T1)를 통해 인가되는 스윕 신호의 하이 전압(SW_VGH)이 X 노드에 강제적으로 인가되게 되며, X 노드의 전압은 A 노드의 전압 변화와 무관하게 스윕 신호의 하이 전압(SW_VGH)으로 유지될 수 있다.
이에 따라, 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상이 방지 내지 최소화될 수 있음은 전술한 바와 같다.
한편, 도 18a를 참조하면, 제 2 구동 트랜지스터(T3)의 드레인 단자는, 에미션 신호 Emi_PWM(n)에 따라 온되는 트랜지스터(T4)을 통해 제 1 스위칭 트랜지스터(T8)의 게이트 단자와 연결되는 것을 볼 수 있다.
따라서, PWM 회로(112)는, 리셋부(13)의 동작 및 제 2 구동 트랜지스터(T3)의 온/오프 동작을 통해, 제 1 스위칭 트랜지스터(T8)의 온/오프 동작을 제어함으로써, 발광 구간 내에서 구동 전류가 무기 발광 소자(120)를 흐르는 시간을 제어할 수 있다.
제 2 스위칭 트랜지스터(T9)는, 소스 단자가 제 1 스위칭 트랜지스터(T8)의 드레인 단자에 연결되고, 드레인 단자가 무기 발광 소자(120)의 애노드 단자에 연결된다. 제 2 스위칭 트랜지스터(T9)는 제어 신호 Emi_PAM(n)에 따라 온/오프되어 제 1 스위칭 트랜지스터(T8)와 무기 발광 소자(120)를 전기적으로 연결/분리할 수 있다. 제 2 스위칭 트랜지스터(T9)의 온/오프 타이밍은 블랙 계조의 구현과 관련된다.
트랜지스터(T10)은, 무기 발광 소자(120)의 애노드 단자 및 캐소드 단자 사이에 연결된다. 트랜지스터(T10)은 도 8a의 트랜지스터(T12)과 동일하게 동작하며, 동일한 기능을 수행하는 바 중복 설명은 생략한다.
트랜지스터(T12)은 소스 단자가 제 1 구동 트랜지스터(T7)의 드레인 단자에 연결되고, 드레인 단자가 센싱부(200)에 연결된다. 트랜지스터(T12)은 도 8a의 트랜지스터(T14)과 동일하게 동작하며, 동일한 기능을 수행하는 바 중복 설명은 생략한다.
트랜지스터(T11)는 소스 단자가 제 2 구동 트랜지스터(T3)의 드레인 단자에 연결되고, 드레인 단자가 센싱부(200)에 연결된다. 트랜지스터(T11)은 도 8a의 트랜지스터(T13)과 동일하게 동작하며, 동일한 기능을 수행하는 바 중복 설명은 생략한다.
무기 발광 소자(120)의 캐소드 단자는 그라운드 전압(VSS) 단자에 연결된다.
센싱부(200)의 단위 구성은, 도 8a의 센싱부(200)의 단위 구성과 동일하므로, 중복 설명은 생략한다.
도 18b는 도 18a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다. 구체적으로, 도 18b는 하나의 영상 프레임 기간 및 블랭킹 기간 동안 서브 픽셀 회로들(110)에 인가되는 각종 제어 신호, 구동 전압 신호, 데이터 신호를 도시하고 있다.
도 18b를 참조하면, 디스플레이 패널(100)은 디스플레이 구동 및 센싱 구동 순으로 구동될 수 있다.
디스플레이 구동 구간 동안, 디스플레이 패널(100)에는 스캔 신호(SP) 및 에미션 신호(SET, Emi_PWM, Emi_PAM 및 Sweep)가 도 18b에 도시된 바와 같이 인가된다. 예를 들어, 디스플레이 구동 구간 동안, 디스플레이 패널(100)의 n번째 로우 라인에 포함된 서브 픽셀 회로들(110)에는 스캔 신호 SP(n) 및 에미션 신호들 (SET(n), Emi_PWM(n), Emi_PAM(n) 및 Sweep(n))이 도 18b에 도시된 바와 같이 인가될 수 있다.
디스플레이 패널(100)의 각 로우 라인에 포함된 서브 픽셀 회로들은, 데이터 설정 구간 및 복수의 발광 구간 순으로 될 수 있다. 또한, 디스플레이 패널(100)의 전체 로우 라인에 포함된 서브 픽셀 회로들은, 로우 라인 순으로 구동될 수 있다.
이하에서, 도 18b의 n번째 로우 라인과 관련된 제어 신호들(SP(n), SET(n), Emi_PWM(n), Emi_PAM(n) 및 Sweep(n))과 도 18a의 회로를 참조하여, 서브 픽셀 회로(110)의 구체적인 동작을 설명한다.
먼저, 데이터 설정 구간에서, 로우 레벨의 스캔 신호 SP(n)이 서브 픽셀 회로(110)에 인가되면, PWM 회로(112)의 트랜지스터(T2) 및 정전류원 회로(111)의 트랜지스터(T6)가 온된다.
트랜지스터(T2)이 온되면, 제 2 데이터 드라이버(미도시)로부터 인가된 PWM 데이터 전압(PWM data)이 데이터 신호 라인(Vdata_pwm)를 통해 제 2 구동 트랜지스터(T3)의 게이트 단자(이하, A 노드라 한다.)에 인가된다.
이때, PWM 데이터 전압은, 제 2 구동 전압(VDD_PWM)보다 높은 전압일 수 있다. 따라서, A 노드에 PWM 데이터 전압이 설정된 상태에서 제 2 구동 트랜지스터(T3)은 오프된 상태를 유지한다.
한편, 트랜지스터(T6)가 온되면, 제 1 데이터 드라이버(미도시)로부터 인가된 정전류원 데이터 전압(CCG data)이 데이터 신호 라인(Vdata_ccg)를 통해 제 1 구동 트랜지스터(T7)의 게이트 단자(이하, B 노드라 한다.)에 인가된다.
도 18a의 서브 픽셀 회로(110)는, 도 8a 내지 도 17b에서 전술한 실시 예들과 달리 구동 전압 변경부(113)를 포함하지 않는다. 대신, 제 1 구동 트랜지스터(T7)의 소스 단자가 제 1 구동 전압(VDD_PAM) 단자(또는 라인)에 직접 연결되는 것을 볼 수 있다. 따라서, 제 1 구동 트랜지스터(T7)의 소스 단자 및 게이트 단자 사이에는 제 1 구동 전압(VDD_PAM)과 정전류원 데이터 전압의 차이에 해당하는 전압이 설정되게 된다.
이때, 정전류원 데이터 전압은, 제 1 구동 전압(VDD_PAM)보다 낮은 전압일 수 있다. 따라서, B 노드에 정전류원 데이터 전압이 설정된 상태에서 제 1 구동 트랜지스터(T7)는 온된 상태를 유지한다.
한편, n 번째 로우 라인에 대한 첫 번째 발광 구간이 시작되면, 로우 레벨의 에미션 신호 SET(n)이 트랜지스터(T5)에 인가된다. 이에 따라, 온된 트랜지스터(T5)를 통해 로우 전압인 Vset이 커패시터(C3)에 충전되며, 제 1 스위칭 트랜지스터(T8)의 게이트 단자(이하, C 노드라 한다.)에는 로우 전압이 인가되어 제 1 스위칭 트랜지스터(T8)는 온되게 된다.
이후, 첫 번째 발광 구간 동안, 에미션 신호 Emi(n) 및 Sweep(n)이 서브 픽셀 회로(110)에 도 18b에 도시된 바와 같이 인가된다.
구체적으로, 로우 레벨의 에미션 신호 Emi_PAM(n)이 제 2 스위칭 트랜지스터(T9)에 인가되면, 제 2 스위칭 트랜지스터(T9)은 온된다.
따라서, 온된 상태를 유지하고 있는 제 1 구동 트랜지스터(T7), SET(n) 신호에 따라 온된 제 1 스위칭 트랜지스터(T8) 및 Emi_PAM(n) 신호에 따라 온된 제 2 스위칭 트랜지스터(T9)를 통해, 무기 발광 소자(120)로 구동 전류가 흐르게 된다.
이때, 구동 전류의 크기는, 제 1 구동 트랜지스터(T7)의 소스 단자와 게이트 단자 사이의 전압 차이, 특히, 제 1 구동 트랜지스터(T7)의 게이트 단자에 설정된 정전류원 데이터 전압의 크기에 의해 결정되게 된다.
한편, 에미션 신호 Sweep(n)(예를 들어, 도 18b에 도시된 바와 같이 선형적으로 감소하는 스윕 전압)이 커패시터(C1)에 인가되면, 인가된 스윕 전압은 A 노드에 커플링되며, 따라서, A 노드의 전압도 선형 감소하게 된다.
이에 따라, A 노드의 전압과 제 2 구동 전압(VDD_PWM)의 차이 값이 제 2 구동 트랜지스터(T3)의 문턱 전압 값에 도달하면, 제 2 구동 트랜지스터(T3)는 온되며, 온된 제 2 구동 트랜지스터(T3)를 통해 하이 레벨의 제 2 구동 전압(VDD_PWM)이 제 1 스위칭 트랜지스터(T8)의 게이트 단자에 인가되게 된다. (이때, 트랜지스터(T4) 역시 로우 레벨의 에미션 신호 Emi_PWM(n)에 따라 온된 상태임은 물론이다.)
따라서, 제 1 스위칭 트랜지스터(T8)는 오프되며, 구동 전류는 더 이상 무기 발광 소자(120)로 흐르지 못하고, 무기 발광 소자(120)는 발광을 멈추게 된다.
이때, 구동 전류가 무기 발광 소자(120)로 제공되는 시간은, 제 2 구동 트랜지스터(T3)의 소스 단자와 게이트 단자 사이의 전압 차이, 특히, 제 2 구동 트랜지스터(T3)의 게이트 단자에 설정되는 PWM 데이터 전압의 크기에 의해 결정된다. (예를 들어, PWM 데이터 전압이 높을수록 A 노드의 전압과 제 2 구동 전압(VDD_PWM)의 차이 값이 제 2 구동 트랜지스터(T3)의 문턱 전압 값에 도달하는 시간이 길어진다.)
한편, n 번째 로우 라인에 대한 2 번째 이후 발광 구간들에서도, 에미션 신호 (SET(n), Emi_PWM(n), Emi_PAM(n) 및 Sweep(n))가 동일하게 각각 인가된다. 따라서, n 번째 로우 라인의 무기 발광 소자들(120)은 2 번째 이후 발광 구간들에서도 데이터 설정 구간에서 설정된 영상 데이터 전압에 기초하여 동일하게 각각 발광하게 된다.
한편, 도 18b에 따르면, 디스플레이 구동 및 센싱 구동이 완료된 후 로우 레벨의 TEST 신호가 이어서 서브 픽셀 회로(110)에 인가되는 것을 볼 수 있다. 이에 따라, 온된 트랜지스터(T10)를 통해 무기 발광 소자(120)에 잔류하던 전하가 그라운드 전압(VSS) 단자로 완전히 방전될 수 있음은 전술한 바와 같다.
이상에서는, n 번째 로우 라인과 관련된 동작만을 설명하였으나, 나머지 로우 라인에 대한 동작 역시 상술한 설명을 통해 충분히 이해될 수 있을 것이다.
한편, 도 18b의 타이밍도를 자세히 보면, 에미션 신호 Emi_PWM(n)가 로우 레벨이 되는 시점과 에미션 신호 Emi_PAM(n)이 로우 레벨이 되는 시점에 차이가 있는 것을 볼 수 있다. 이는, 도 8b에서 전술한 바와 같이 블랙 계조를 구현하기 위함이다. 이와 관련된 내용은, 트랜지스터의 참조 번호에만 차이가 있을 뿐 도 8b에서 전술한 내용이 그대로 적용될 수 있는 바, 추가적인 중복 설명은 생략한다.
한편, 도 18b를 참조하면, 센싱 구동 구간은, PWM 회로(112) 센싱 구간(①) 및 정전류원 회로(111) 센싱 구간(②)을 포함할 수 있다.
이때, 본 개시의 일 실시 예에 따르면, 상기 센싱 구동은, 도 18b에 도시된 바와 같이, 블랭킹 기간(65) 내에서 수행될 수 있다.
따라서, 센싱부(200)는 한 영상 프레임의 블랭킹 기간(65) 내에서 인가되는 특정 전압에 기초하여 구동 트랜지스터(T7, T3)를 흐르는 전류를 센싱하고, 센싱된 전류에 대응되는 센싱 데이터를 출력할 수 있다.
그러나, 실시 예에 따라 상기 센싱 구동은, 디스플레이 장치(1000)의 부팅 기간, 파워 오프 기간 또는 스크린 오프 기간 등에 수행될 수도 있다.
구체적으로, PWM 회로(112) 센싱 구간(①) 동안에는, 데이터 신호 라인(Vdata_pwm)을 통해 인가되는 제 2 특정 전압이 A 노드에 입력된다. 또한, PWM 회로(112) 센싱 구간(①)에는, 제어 신호 PWM_Sen(n)에 따라 트랜지스터(T11)가 온되며, 온된 트랜지스터(T11)를 통해 제 2 구동 트랜지스터(T3)를 흐르는 제 2 전류가 센싱부(200)로 전달된다. 이에 따라, 센싱부(200)는 제 2 전류에 대응되는 제 2 센싱 데이터를 보정부(300)로 출력할 수 있다.
한편, 정전류원 회로(111) 센싱 구간(②) 동안에는, 데이터 신호 라인(Vdata_ccg)을 통해 인가되는 제 1 특정 전압이 B 노드에 입력된다. 또한, 정전류원 회로(111) 센싱 구간(②)에는, 제어 신호 CCG_Sen(n)에 따라 트랜지스터(T12)가 온되며, 온된 트랜지스터(T12)를 통해 제 1 구동 트랜지스터(T7)를 흐르는 제 1 전류가 센싱부(200)로 전달된다. 이에 따라, 센싱부(200)는 제 1 전류에 대응되는 제 1 센싱 데이터를 보정부(300)로 출력할 수 있다.
PWM 회로(112) 센싱 구간(①)의 제 1 초기화 기간 및 제 1 센싱 기간에서 센싱부(200)의 동작과, 정전류원 회로(111) 센싱 구간(②)의 제 2 초기화 기간 및 제 2 센싱 기간에서 센싱부(200)의 구체적인 동작은 도 8b에서 전술한 바와 같으므로, 중복 설명은 생략한다.
보정부(300)는 센싱부(200)에서 출력되는 제 1 및 제 2 센싱 데이터에 기초하여 제 1 및 제 2 보상값을 각각 획득하고, 획득된 제 1 및 제 2 보상값을 메모리(미도시)에 저장 내지 업데이트 할 수 있다. 이후, 디스플레이 구동이 수행될 때, 보정부(300)는 제 1 및 제 2 보상값에 기초하여 서브 픽셀 회로(110)에 인가될 정전류원 데이터 전압 및 PWM 데이터 전압을 각각 보정할 수 있다.
한편, 상술한 센싱 구동은 한 영상 프레임 당 하나의 로우 라인에 대해 또는 한 영상 프레임 당 복수의 로우 라인에 대해 수행될 수 있다. 이때, 상술한 센싱 구동은 로우 라인 순으로 순차적으로 진행되거나 랜덤한 순서로 진행될 수 있으며, 이는 도 8a 및 도 8b에 관한 설명에서 전술한 바와 같다.
또한, 상술한 센싱 구동은, 도시된 바와 같이, PWM 회로(112) 센싱 구간(①) 및 정전류원 회로(111) 센싱 구간(②) 순으로 진행될 수 있으나, 이에 한정되는 것은 아니며, 실시 예에 따라 정전류원 회로(111) 센싱 구간(②)이 먼저 진행되고, PWM 회로(112) 센싱 구간(①)이 그 이후에 진행될 수도 있다.
또한, 이상에서는, 센싱 구동이 디스플레이 구동 이후에 진행되는 것을 예로 들었으나, 실시 예에 따라 센싱 구동이 먼저 진행되고, 디스플레이 구동이 그 이후에 진행될 수도 있다.
한편, 도 18a의 서브 픽셀 회로(110)는 구동 전압 변경부(113)를 따로 포함하지 않으며, 제 1 구동 트랜지스터(T7)의 소스 단자에는, 데이터 설정 구간과 각 발광 구간에서 모두 제 1 구동 전압(VDD_PAM)이 인가되는 것을 볼 수 있다.
따라서, 도 18a의 서브 픽셀 회로(110)에서는, 데이터 설정 구간에서 동작하는 서브 픽셀 회로들에 인가되는 제 1 구동 전압(VDD_PAM)이, 발광 구간에서 동작하는 서브 픽셀 회로들에 의한 제 1 구동 전압(VDD_PAM) 강하로부터 영향을 받게 된다.
이는 전술한 바와 같이, 데이터 설정 구간에서 동작하는 로우 라인에 속하는 정전류원 회로들(111)에 정확한 정전류원 데이터 전압이 설정되는데 방해가 된다.
이와 같은 제 1 구동 전압(VDD_PAM)의 IR 드랍 문제를 해결하기 위해, 도 18a 내지 도 31b의 실시 예들에서는, IR 드랍의 외부 보상 방식(즉, 정전류원 데이터 전압을 보정하는 방식)이 이용될 수 있다.
즉, 도 8a 내지 도 17b의 실시 예에서는, 구동 전압 변경부(113)를 통해 제 1 구동 트랜지스터(T9 또는 T8)의 소스 단자에 인가되는 구동 전압을 제어함으로써 제 1 구동 전압(VDD_PAM)의 IR 드랍 문제를 해결했다면, 도 18a 내지 도 25b의 실시 예에서는, 제 1 구동 트랜지스터(T7 또는 T6)의 게이트 단자에 인가되는 정전류원 데이터 전압을 보정함으로써, 제 1 구동 전압(VDD_PAM)의 IR 드랍 문제를 해결하게 된다.
구체적으로, 본 개시의 일 실시 예에 따르면, 구동 전류의 크기에 따른 디스플레이 패널(100)의 영역별 IR 드랍값들에 관한 데이터(또는 정보)가 저장부(예를 들어, 메모리 등)에 저장될 수 있다.
여기서, 구동 전류의 크기는 영상 프레임을 디스플레이 패널(100)에 표시하기 위해 구동 전압 제공부(예를 들어, 파워 IC)가 디스플레이 패널(100)로 제공하는 평균 전류값를 말하며, 영상 프레임이 나타내는 영상에 따라 값이 달라질 수 있다.
또한, 구동 전류 및 그에 따른 영역별 IR 드랍값들은, 디스플레이 장치(1000)의 제조 단계에서 미리 센싱 및 계산되어 저장부(미도시)에 저장될 수 있다. 또한, 구동 전류 및 그에 따른 영역별 IR 드랍값들은, 디스플레이 장치(1000)의 사용 단계에서 영상이 표시되기 전에 미리 센싱 및 계산되어 업데이트 될 수 있다.
따라서, 보정부(300)는, 현재의 영상 프레임을 표시하기 위해 필요한 구동 전류의 크기에 대응되는 디스플레이 패널(100)의 영역별 IR 드랍값들에 기초하여 디스플레이 패널(100)에 인가될 정전류원 데이터를 보정할 수 있다.
이에 따라, 데이터 드라이버(미도시)는, 상기 보정된 정전류원 데이터에 기초하여 정전류원 데이터 전압을 생성하고, 디스플레이 패널(100)에 인가함으로써, 해당 영상 프레임의 표시에 필요한 구동 전류에 의한 제 1 구동 전압(VDD_PAM)의 IR 드랍을 보상할 수 있다.
이상에서, 디스플레이 패널(100)의 영역별 IR 드랍값들은, 디스플레이 패널(100)의 로우 라인별 IR 드랍값들일 수 있으나 이에 한정되는 것은 아니다.
이하에서는, 도 19a 내지 도 21b를 참조하여 본 개시의 다양한 실시 예들을 설명한다. 이때, 도 19a 내지 도 21b에 도시된 실시 예들은 도 18a 및 도 18b를 통해 전술한 것과 구성 및 동작 원리가 유사하므로, 중복되는 설명은 생략하고, 차이점을 위주로 설명한다.
도 19a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 19b는 도 19a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.
도 19a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T11) 및 트랜지스터(T12)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 18a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고 스캔 신호 SP(n)을 이용한다는 점에서만 도 18a와 다르고, 나머지는 도 18a에 도시된 서브 픽셀 회로(110)와 동일하다. 도 19b에 도시된 구동 타이밍도 역시, 제어 신호 PWM_Sen(n), CCG_Sen(n)가 없다는 점을 제외하고, 도 18b의 구동 타이밍도와 동일하다.
도 19a 및 도 19b를 참조하면, 데이터 설정 구간에 로우 레벨의 스캔 신호 SP(n)이 인가됨에 따라 트랜지스터(T1, T2, T6)뿐만 아니라, 트랜지스터(T11, T12)도 함께 온된다. 그러나 이 경우, 앰프(211) 내부의 스위치(미도시)를 오프시킴으로써, 센싱부(200)로 전류가 흐르는 것을 막을 수 있다. 따라서, 데이터 설정 구간에는 센싱 구동 동작이 수행되지 않고, 데이터 설정 동작만 수행되게 된다.
한편, 센싱 구동 구간에는 전술한 앰프(211) 내부의 스위치(미도시)가 온될 수 있다. 따라서, 센싱 구동 구간에서는 전술한 제 1 전류 및 제 2 전류가 센싱부(200)로 흐르게 되며, 이에 따라, 전술한 센싱 구동이 수행될 수 있다.
이때, 제 2 특정 전압은 PWM 회로(112) 센싱 구간(①) 동안 제 2 구동 트랜지스터(T3)의 게이트 단자에 인가되고, 제 1 특정 전압은 정전류원 회로(111) 센싱 구간(②) 동안 제 1 구동 트랜지스터(T7)의 게이트 단자에 인가되며, 제 2 특정 전압이 인가되는 시간과 제 1 특정 전압이 인가되는 시간은 서로 중첩되지 않는다. 따라서, 별도의 제어 신호(PWM_Sen(n), CCG_Sen(n))를 이용하지 않더라도, 도 18a 및 18b를 통해 설명한 센싱 구동 동작이 동일하게 수행될 수 있음을 알 수 있다.
그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동, 센싱 구동, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 나머지 내용들은, 도 18a 및 18b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다.
도 20a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 20b는 도 20a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.
도 20a에 도시된 서브 픽셀 회로(110)는, 영상 데이터 전압과 특정 전압이, 하나의 데이터 신호 라인(Vdata)를 통해 인가되는 것을 제외하고, 도 20a에 도시된 서브 픽셀 회로(110)와 동일하다.
이 경우, 데이터 설정 구간 동안 데이터 신호 라인(Vdata)을 통해, 하나의 데이터 드라이버로부터 PWM 데이터 전압과 정전류원 데이터 전압이 시분할되어 서브 픽셀 회로(110)에 인가되고, 또한, 센싱 구동 구간 동안 데이터 신호 라인(Vdata)을 통해, 상기 하나의 데이터 드라이버로부터 제 2 특정 전압과 제 1 특정 전압이 시분할되어 서브 픽셀 회로(110)에 인가되게 된다.
따라서, 데이터 설정 구간 동안 시분할되어 인가되는 PWM 데이터 전압과 정전류원 데이터 전압을 A 노드 및 B 노드에 각각 인가하고, 센싱 구동 구간 동안 시분할되어 인가되는 제 2 특정 전압과 제 1 특정 전압을 A 노드 및 B 노드에 각각 인가하기 위해, 2개의 스캔 신호가 필요하며, 도 20a 및 20b의 스캔 신호 SPWM(n) 및 스캔 신호 SCCG(n)은 이러한 2개의 스캔 신호를 나타내고 있다.
도 20a 및 도 20b를 참조하면, 데이터 설정 구간에서, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T2)을 통해 PWM 데이터 전압(PWM data)이 A 노드에 인가된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T6)를 통해 정전류원 데이터 전압(CCG data)가 B 노드에 인가된다.
한편, 센싱 구동 구간 중 PWM 회로(112) 센싱 구간(①) 동안, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T2)을 통해 제 2 특정 전압이 A 노드에 입력된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T6)를 통해 제 1 특정 전압이 B 노드에 입력되게 된다.
한편, 도 20b에서는 SPWM(n) 및 SCCG(n) 순으로 스캔 신호가 인가되는 것을 예로 들었으나, 이에 한정되는 것은 아니며, 실시 예에 따라 SCCG(n) 신호가 먼저 인가되고, SPWM(n) 신호가 그 이후에 인가될 수도 있음은 물론이다.
그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동, 센싱 구동, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 나머지 내용들은, 도 18a 및 18b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다.
도 21a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 21b는 도 21a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.
도 21a에 도시된 서브 픽셀 회로(110)는, 하나의 데이터 신호 라인(Vdata)을 통해 영상 데이터 전압(PWM 데이터 전압, 정전류원 데이터 전압)과 특정 전압(제 2 특정 전압, 제 1 특정 전압)을 인가받는다는 점에서, 도 20a의 서브 픽셀 회로(110)와 유사하다.
따라서, 도 21a 및 21b를 참조하면, SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호(또는 스캔 신호 라인)를 이용하여, 영상 데이터 전압과 특정 전압이 데이터 설정 구간과 센싱 구동 구간에 서브 픽셀 회로(110)에 각각 인가되는 것을 확인할 수 있다.
한편, 도 21a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T11) 및 트랜지스터(T12)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 20a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고, 스캔 신호를 이용한다는 점에서, 도 19a의 실시 예와 유사하다.
도 21a의 실시 예의 경우 SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호가 이용되므로, 도시된 바와 같이 트랜지스터(T11)의 게이트 단자는 스캔 신호 SPWM(n) 라인에 연결되고, 트랜지스터(T12)의 게이트 단자는 스캔 신호 SCCG(n) 라인에 연결되게 된다.
한편, 21a 및 21b의 실시 예의 경우에도, 데이터 설정 구간에는 앰프(211) 내부의 스위치(미도시)를 오프시키고, 센싱 구동 구간에는 앰프(211) 내부의 스위치(미도시)를 온 시킴으로써, 센싱 구동 구간에만 센싱부(200)로 전류가 흐르게 할 수 있음은 도 19a 및 19b에서 전술한 바와 같다.
그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동, 센싱 구동, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 나머지 내용들은, 도 18a 및 18b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다.
이하에서는, 도 22a 내지 도 25b를 참조하여, X 노드에 스윕 신호의 로우 전압(SW_VGL)이 인가되고, 제 2 구동 트랜지스터의 소스 단자에 스윕 신호가 인가되는 방식이 적용된 실시 예들을 설명한다.
도 22a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 22b는 도 22a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.
도 22a 및 22b에 도시된 실시 예는, 도 18a 및 18b를 통해 전술한 실시 예와 구성 및 동작 원리가 유사하므로, 중복 설명은 생략하고, 차이점을 위주로 설명한다.
도 22a의 서브 픽셀 회로(110)에서는, X 노드에 SW_VGL 신호 라인이 직접 연결된다. 따라서, 도 18a의 서브 픽셀 회로(110)와 달리, 데이터 설정 구간 동안 SW_VGH 신호를 X 노드에 인가하기 위한 트랜지스터(T1)가 필요없다.
도 22a를 참조하면, 도 18a의 트랜지스터(T1)에 대응되는 위치에 트랜지스터가 존재하지 않는 것을 확인할 수 있다. 이에 따라, 도 22a 및 도 18a의 트랜지스터들의 참조 번호를 비교해 보면, 같은 위치의 트랜지스터에 대한 참조 번호가 도 22a가 도 18a보다 하나씩 앞서도록 표기된 것을 확인할 수 있다.
한편, 도 18a의 서브 픽셀 회로(110)에서는, 도 18b에 도시된 바와 같이 스윕 신호의 하이 전압(SW_VGH)부터 스윕 신호의 로우 전압까지 선형적으로 감소하는 스윕 전압이, 발광 구간에 X 노드로 인가된다.
그러나, 도 22a의 서브 픽셀 회로(110)에서는, 도 22b에 도시된 바와 같이 스윕 신호의 로우 전압(SW_VGL)부터 스윕 신호의 하이 전압까지 선형적으로 증가하는 스윕 전압이, 발광 구간에 제 2 구동 트랜지스터(T2)의 소스 단자로 인가되는 것을 볼 수 있다.
도 22a의 실시 예에서 스윕 신호 Sweep(n)에 따른 PWM 회로(112)의 동작을 예를 들어 자세히 설명하면 다음과 같다.
예를 들어, +13[V]의 전압(구체적으로, PWM 데이터 전압(+14[V]) + 제 2 구동 트랜지스터(T2)의 문턱 전압(-1[V]))이 데이터 설정 구간 동안 A 노드에 설정된 상태에서, 스윕 신호(예를 들어, +10[V]에서 +15[V]까지 선형적으로 증가하는 전압)가 제 2 구동 트랜지스터(T2)의 소스 단자에 인가되면, 제 2 구동 트랜지스터(T2)의 게이트 단자 및 소스 단자 사이의 전압 차이는 +3[V]에서 -2[V]까지 감소하게 된다.
이때, +3[V]에서부터 감소하던 제 2 구동 트랜지스터(T2)의 게이트 단자 및 소스 단자 사이의 전압 차이가 제 2 구동 트랜지스터(T2)의 문턱 전압(-1[V])에 도달하면 제 2 구동 트랜지스터(T2)는 온되며, 제 2 구동 트랜지스터(T2)가 온된 때의 스윕 전압인 +14[V]가 제 1 스위칭 트랜지스터(T7)로 인가되어 제 1 트랜지스터(T7)는 오프되게 된다.
이러한 도 22a의 PWM 회로(112)의 동작 메카니즘은, 스윕 신호의 형태 및 스윕 신호가 입력되는 단자에서만 차이가 있을 뿐, 도 18a 및 도 18b에서 설명한 PWM 회로(112)의 동작 메커니즘과 동일한 것을 알 수 있다.
도 22a 및 22b에 도시된 서브 픽셀 회로(110)의 구성 및 구동에 관한 나머지 내용들은, 도시된 내용 및 도 18a 및 도 18b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다.
도 23a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 23b는 도 23a의 서브 픽셀 회로(110)를 구동하기 위한 각종 신호들의 타이밍도이다.
도 23a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T10) 및 트랜지스터(T11)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 22a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고 스캔 신호 SP(n)을 이용한다는 점에서만 도 22a와 다르고, 나머지는 도 22a에 도시된 서브 픽셀 회로(110)와 동일하다. 도 23b에 도시된 구동 타이밍도 역시, 제어 신호 PWM_Sen(n), CCG_Sen(n)가 없다는 점을 제외하고, 도 22b의 구동 타이밍도와 동일하다.
도 23a 및 도 23b를 참조하면, 데이터 설정 구간에 로우 레벨의 스캔 신호 SP(n)이 인가됨에 따라 트랜지스터(T1, T5)뿐만 아니라, 트랜지스터(T10, T11)도 함께 온된다. 그러나 이 경우, 앰프(211) 내부의 스위치(미도시)를 오프시킴으로써, 센싱부(200)로 전류가 흐르는 것을 막을 수 있다. 따라서, 데이터 설정 구간에는 센싱 구동 동작이 수행되지 않고, 데이터 설정 동작만 수행되게 된다.
한편, 센싱 구동 구간에는 앰프(211) 내부의 스위치(미도시)가 온될 수 있다. 따라서, 센싱 구동 구간에서는 전술한 제 1 전류 및 제 2 전류가 센싱부(200)로 흐르게 되며, 이에 따라, 전술한 센싱 구동이 수행될 수 있다.
이때, 제 2 특정 전압은 PWM 회로(112) 센싱 구간(①) 동안 제 2 구동 트랜지스터(T2)의 게이트 단자에 인가되고, 제 1 특정 전압은 정전류원 회로(111) 센싱 구간(②) 동안 제 1 구동 트랜지스터(T6)의 게이트 단자에 인가되며, 제 2 특정 전압이 인가되는 시간과 제 1 특정 전압이 인가되는 시간은 서로 중첩되지 않는다. 따라서, 별도의 제어 신호(PWM_Sen(n), CCG_Sen(n))를 이용하지 않더라도, 문제없이 센싱 구동이 수행될 수 있다.
도 23a 및 23b에 도시된 서브 픽셀 회로(110)의 구성 및 구동에 관한 나머지 내용들은, 도시된 내용 및 전술한 내용들을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다.
도 24a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 24b는 도 24a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.
도 24a에 도시된 서브 픽셀 회로(110)는, 영상 데이터 전압과 특정 전압이, 하나의 데이터 신호 라인(Vdata)를 통해 인가되는 것을 제외하고, 도 22a에 도시된 서브 픽셀 회로(110)와 동일하다. 이 경우, 전술한 바와 같이 2개의 스캔 신호가 필요하며, 도 24a 및 24b의 스캔 신호 SPWM(n) 및 스캔 신호 SCCG(n)은 이러한 2개의 스캔 신호를 나타내고 있다.
도 24a 및 도 24b를 참조하면, 데이터 설정 구간에서, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T1)을 통해 PWM 데이터 전압(PWM data)이 A 노드에 인가된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T5)를 통해 정전류원 데이터 전압(CCG data)가 B 노드에 인가된다.
한편, 센싱 구동 구간 중 PWM 회로(112) 센싱 구간(①) 동안, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T1)을 통해 제 2 특정 전압이 A 노드에 입력된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T5)를 통해 제 1 특정 전압이 B 노드에 입력되게 된다.
한편, 도 24b에서는 SPWM(n) 및 SCCG(n) 순으로 스캔 신호가 인가되는 것을 예로 들었으나, 이에 한정되는 것은 아니며, 실시 예에 따라 SCCG(n) 신호가 먼저 인가되고, SPWM(n) 신호가 그 이후에 인가될 수도 있음은 물론이다.
도 24a 및 24b에 도시된 서브 픽셀 회로(110)의 구성 및 구동에 관한 나머지 내용들은, 도시된 내용 및 전술한 내용들을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다.
도 25a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 25b는 도 25a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.
도 25a에 도시된 서브 픽셀 회로(110)는, 하나의 데이터 신호 라인(Vdata)을 통해 영상 데이터 전압(PWM 데이터 전압, 정전류원 데이터 전압)과 특정 전압(제 2 특정 전압, 제 1 특정 전압)을 인가받는다는 점에서, 도 24a의 서브 픽셀 회로(110)와 유사하다.
따라서, 도 25a 및 25b를 참조하면, SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호(또는 스캔 신호 라인)를 이용하여, 영상 데이터 전압과 특정 전압이 데이터 설정 구간과 센싱 구동 구간에 서브 픽셀 회로(110)에 각각 인가되는 것을 확인할 수 있다.
한편, 도 25a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T10) 및 트랜지스터(T11)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 24a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고, 스캔 신호를 이용한다는 점에서, 도 23a의 실시 예와 유사하다.
도 25a의 실시 예의 경우, SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호가 이용되므로, 도시된 바와 같이 트랜지스터(T10)의 게이트 단자는 스캔 신호 SPWM(n)에 연결되고, 트랜지스터(T11)의 게이트 단자는 스캔 신호 SCCG(n)에 연결되게 된다.
한편, 도 25a 및 25b의 실시 예의 경우에도, 데이터 설정 구간에는 앰프(211) 내부의 스위치(미도시)를 오프시키고, 센싱 구동 구간에는 앰프(211) 내부의 스위치(미도시)를 온 시킴으로써, 센싱 구동 구간에만 센싱부(200)로 전류가 흐르게 할 수 있음은 전술한 바와 같다.
그 밖에, 도 25a 및 25b에 도시된 서브 픽셀 회로(110)의 구성 및 구동에 관한 나머지 내용들은, 도시된 내용 및 전술한 내용들을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다.
이상에서, IR 드랍의 내부 보상 방식이 적용된 실시 예들은 서브 픽셀 회로의 동작 과정에서 심플하게 구동 전압의 IR 드랍이 보상된다는 점에서, 그리고, IR 드랍의 외부 보상 방식이 적용된 실시 예들은 상대적으로 적은 개수의 트랜지스터가 이용되며, 정확한 IR 드랍의 보상이 가능하다는 점에서 각각 장점이 있다.
또한, 이상에서, Vdata_pwm 및 Vdata_ccg와 같은 별도의 배선을 통해 PWM 데이터 전압과 정전류원 데이터 전압이 각각 인가되는 실시 예들은, 정전류원 데이터 전압과 PWM 데이터 전압을 제공하기 위해 2 종의 데이터 드라이버가 사용되므로, 상대적으로 데이터 드라이버의 발열 위험이 없다. 또한, 1 종의 스캔 드라이버를 이용하여 스캔 신호 SP(n)을 제공할 수 있다는 점에서 상대적으로 구성이 심플해질 수 있다. 다만, 2 종의 데이터 드라이버가 이용되므로 상대적으로 비용이 증가하고, 2 종의 데이터 신호 라인이 필요하다는 점에서 상대적으로 디스플레이 패널의 설계가 복잡해 질 수 있다.
한편, 이상에서, Vdata와 같은 하나의 배선을 통해 PWM 데이터 전압과 정전류원 데이터 전압이 각각 인가되는 실시 예들은, 1 종의 데이터 드라이버가 사용되므로 상대적으로 비용이 감소되며, 1 종의 데이터 신호 라인(Vdata)로 충분하다는 점에서 상대적으로 설계가 심플해질 수 있다.
다만, 1 종의 데이터 드라이버를 통해 상대적으로 높은 PWM 데이터 전압과 상대적으로 낮은 정전류원 데이터 전압을 디스플레이 패널(100)에 교번적으로 인가하게 되므로 데이터 드라이버의 발열 위험이 있으며, 스캔 신호 SPWM(n)과 스캔 신호 SCCG(n)을 제공하기 위해 2 종의 스캔 드라이버가 필요하다는 점에서 상대적으로 구성이 복잡해 질 수 있다.
이하에서는, 상술한 센싱 구동을 위한 구동부(500)의 다양한 실시 예들에 대해 구체적으로 설명한다.
전술한 바와 같이, 구동부(500)는 게이트 드라이버 및 데이터 드라이버를 포함할 수 있다. 이때, 게이트 드라이버는 스캔 신호를 제공하는 스캔 드라이버 및 에미션 신호를 제공하는 에미션 드라이버를 포함할 수 있다.
본 개시의 다양한 실시 예들은, 디스플레이 패널(100)을 프로그레시브 구동 방식으로 구동하므로, 스캔 드라이버 및 에미션 드라이버는, 디스플레이 구동 구간 동안 스캔 신호 및 에미션 신호를 디스플레이 패널(100)에 로우 라인 순으로 각각 제공할 수 있다.
구체적으로, 스캔 드라이버는, 영상 프레임의 영상 데이터 전압을 디스플레이 패널(100)의 서브 픽셀 회로들(110)에 설정하기 위한 스캔 신호를, 영상 프레임 기간(60) 동안 서브 픽셀 회로들(110)에 로우 라인 순으로 제공할 수 있다.
또한, 에미션 드라이버는, 스캔 신호에 의해 설정된 영상 데이터 전압에 기초하여 픽셀 어레이의 무기 발광 소자들을 발광시키기 위한 에미션 신호를 서브 픽셀 회로들(110)에 로우 라인 순으로 제공할 수 있다.
한편, 본 개시의 다양한 실시 예들은 구동 트랜지스터의 전기적 특성 편차를 외부 보상 방식으로 보상하므로, 센싱 구동을 위한 제어 신호를 디스플레이 패널(100)에 제공하기 위한 드라이버가 필요하다.
본 개시의 일 실시 예에 따르면, 스캔 드라이버가 센싱 구동을 위한 제어 신호를 서브 픽셀 회로들(110)에 제공할 수 있다.
구체적으로, 스캔 드라이버는 영상 프레임에 대한 센싱 구간 동안, 디스플레이 패널(100)의 일부 로우 라인의 서브 픽셀 회로들(110)에 센싱 구동을 위한 제어 신호를 제공할 수 있다. 이때, 센싱 구동을 위한 제어 신호는, 일부 로우 라인의 서브 픽셀 회로들(110)에 특정 전압을 설정하고, 설정된 특정 전압에 기초하여 구동 트랜지스터를 흐르는 전류를 센싱부(200)로 전달하기 위한 게이트 신호이다.
일 예로, 전술한 바와 같이 센싱 구동은 한 영상 프레임 당 하나의 로우 라인에 대해 수행될 수 있다. 이를 위해, 스캔 드라이버는 센싱 구간 동안 디스플레이 패널(100)의 복수의 로우 라인 중 하나의 로우 라인의 서브 픽셀 회로들(100)에 센싱 구동을 위한 제어 신호를 제공할 수 있다.
이때, 센싱 구동이 수행되는 하나의 로우 라인은 디스플레이 패널(100)의 전체 로우 라인 중 랜덤하게 결정될 수 있으며, 스캔 드라이버는, 디스플레이 패널(100)의 전체 로우 라인의 개수와 동일한 개수의 연속된 영상 프레임들에 대한 복수의 센싱 구간 동안, 디스플레이 패널(100)의 전체 로우 라인들의 서브 픽셀 회로들(110)에 센싱 구동을 위한 제어 신호를 제공할 수 있다.
즉, 센싱 구동이 수행되는 하나의 로우 라인은, 전체 로우 라인의 개수와 동일한 개수의 연속된 영상 프레임에 대한 센싱 구동이 진행되는 동안 중복되지 않도록 랜덤하게 결정될 수 있다.
이하에서는, 도 26a 내지 도 30g를 통해, 센싱 구동을 위한 제어 신호를 제공하기 위한 스캔 드라이버들의 다양한 실시 예에 대해 자세히 설명한다.
먼저, 도 26a 내지 도 27g를 통해, 도 8a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)에 센싱 구동을 위한 제어 신호를 제공하기 위한 스캔 드라이버의 구성 및 동작을 구체적으로 설명한다.
도 26a는 도 8b의 구동 타이밍도에서 센싱 구동을 위한 제어 신호를 확대하여 도시한 도면이다.
도 26a를 참조하면, 제어 신호는, 1) 별도의 데이터 드라이버로부터 별도의 배선을 통해 각각 인가되는 제 2 특정 전압 및 제 1 특정 전압을 제 2 구동 트랜지스터(T3)의 게이트 단자(A 노드) 및 제 1 구동 트랜지스터(T9)의 게이트 단자(B 노드)에 순차적으로 각각 설정하기 위한 제 1 제어 신호(SP(n)), 2) 제 2 구동 트랜지스터(T3)의 게이트 단자에 제 2 특정 전압이 설정된 동안 제 2 트랜지스터(T13)를 온 시키기 위한 제 2 제어 신호(PWM_Sen(n)) 및 3) 제 1 구동 트랜지스터(T9)의 게이트 단자에 제 1 특정 전압이 설정된 동안 제 1 트랜지스터(T14)를 온시키기 위한 제 3 제어 신호(CCG_Sen(n))을 포함하는 것을 볼 수 있다.
즉, 본 개시의 일 실시 예에 따르면, 스캔 드라이버는, 후술할 SLS(Sensing Line Selection) 신호에 의해 랜덤하게 선택된 하나의 로우 라인(도시된 예에서는, n 번째 로우 라인)에 포함된 서브 픽셀 회로들(110)에 제 1 제어 신호를 내지 제 3 제어 신호를 각각 별도로 제공하여 디스플레이 패널(100)을 센싱 구동할 수 있다.
이에 따라, 상기 선택된 하나의 로우 라인에 포함된 서브 픽셀 회로들(110)의 제 2 및 제 1 구동 트랜지스터(T3, T9)에는 제 2 및 제 1 특정 전압이 각각 순차적으로 설정되고, 제 2 및 제 1 구동 트랜지스터(T3, T9)를 흐르는 제 2 및 제 1 전류가 센싱부(200)로 순차적으로 전달될 수 있다.
도 26b는 본 개시의 일 실시 예에 따른 스캔 드라이버 회로의 회로도이다.
전술한 바와 같이, 스캔 드라이버는 스캔 신호를 디스플레이 패널(100)의 로우 라인 순으로 제공한다. 따라서, 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 일괄적으로 인가되는 글로벌 신호를 통해 스캔 신호가 제공될 수는 없으며, 각 로우 라인에 대응되는 스캔 신호를 제공하기 위한 스캔 드라이버 회로가 각 로우 라인마다 필요하다.
도 26b는 n번째 로우 라인에 대응되는 스캔 드라이버 회로(26)의 회로도를 도시하고 있다. 도 26b에 도시된 바와 같이, 스캔 드라이버 회로(26)는 4개의 출력 노드들(261)을 포함한다.
구체적으로, 스캔 드라이버 회로(26)는, 1) 이전 로우 라인의 출력 캐리 신호(Carry(n-1)), 2) 6 종류의 클럭 신호(구체적으로, 제 1 클럭 신호들(CLK, CLKB), 제 2 클럭 신호들(CLK_Sen, CLKB_Sen) 및 제 3 클럭 신호들(CLK_Carry, CLKB_Carry)), 3) 구동 전압 신호들(VGH, VGL) 및 4) 4 종류의 글로벌 신호(구체적으로, 센싱 라인 선택(Sensing Line Selection) 신호(SLS), 센스 프리-차지(Sense Pre-Charge) 신호들(SPRE, SPRE_B) 및 센스 리셋(Sense Reset) 신호(SRE))를 입력 받아, SP(n), PWM_Sen(n), CCG_Sen(n) 및 Carry(n)와 같은 4 종류의 출력 신호를 4 개의 출력 노드들(261)을 통해 각각 출력할 수 있다.
이때, 6 종류의 클럭 신호 및 4 종류의 글로벌 신호의 구동 타이밍은 TCON(400)에 의해 조절될 수 있다. 한편, 4 종류의 글로벌 신호는 TCON(400)에서 직접 제공될 수 있으나, 이에 한정되는 것은 아니다.
도 26c는 본 개시의 일 실시 예에 따른 스캔 드라이버(260)의 블럭도이다. 구체적으로, 도 26c는 270개의 로우 라인을 포함하는 디스플레이 패널(100)을 구동하기 위한 스캔 드라이버(260)의 일 구성을 도시하고 있다.
도 26c를 참조하면, 스캔 드라이버(260)는, 로우 라인마다 하나씩 마련된 스캔 드라이버 회로들(26-1 내지 26-270)을 포함할 수 있다.
이때, 제 1 로우 라인에 대한 스캔 드라이버 회로(26-1)에서 출력되는 캐리 신호(Carry(1))는, 다음 로우 라인인 제 2 로우 라인에 대한 스캔 드라이버 회로(26-2)의 Carry(n-1) 입력 단자에 스타트 신호로 입력된다. 이는 제 270 로우 라인에 대한 스캔 드라이버 회로(26-270)까지 마찬가지이다. 제 1 로우 라인에 대한 스캔 드라이버 회로(26-1)에는 별도의 스타트 신호(VST)가 입력된다.
한편, 각 로우 라인에 대한 스캔 드라이버 회로(26-1 내지 26-270)의 CLK 입력 단자 및 CLKB 입력 단자에는, CLK 신호 라인 및 CLKB 신호 라인이 로우 라인마다 이전 로우 라인과 반대로 연결된다.
도 26c를 참조하면, 스캔 드라이버 회로(26-1)의 CLK 입력 단자에는 CLK 신호 라인이 연결되고, CLKB 입력 단자에는 CLKB 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 스캔 드라이버 회로(26-2)의 CLK 입력 단자에는 CLKB 신호 라인이 연결되고, CLKB 입력 단자에는 CLK 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 스캔 드라이버 회로(26-270)까지 마찬가지이다.
여기서, CLK 신호 라인 및 CLKB 신호 라인은, 클럭 신호 제공 회로(미도시)로부터 제 1 클럭 신호들인 CLK 및 CLKB가 각각 인가되는 라인이다. CLK 신호와 CLKB 신호는 서로 반대되는 위상을 가지며, 출력 신호 SP(n)의 소스가 된다.
또한, 각 로우 라인에 대한 스캔 드라이버 회로(26-1 내지 26-270)의 CLK_Sen 입력 단자 및 CLKB_Sens 입력 단자에는, CLK_Sen 신호 라인 및 CLKB_Sen 신호 라인이 로우 라인마다 이전 로우 라인과 반대로 연결된다.
도 26c를 참조하면, 스캔 드라이버 회로(26-1)의 CLK_Sen 입력 단자에는 CLK_Sen 신호 라인이 연결되고, CLKB_Sen 입력 단자에는 CLKB_Sen 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 스캔 드라이버 회로(26-2)의 CLK_Sen 입력 단자에는 CLKB_Sen 신호 라인이 연결되고, CLKB_Sen 입력 단자에는 CLK_Sen 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 스캔 드라이버 회로(26-270)까지 마찬가지이다.
여기서, CLK_Sen 신호 라인 및 CLKB_Carry 신호 라인은,클럭 신호 제공 회로(미도시)로부터 제 2 클럭 신호들인 CLK_Sen 및 CLKB_Sen가 각각 인가되는 라인이다. CLK_Sen 신호와 CLKB_Sen 신호는 블랭킹 기간(65) 동안 서로 반대되는 위상을 가지며, 출력 신호 PWM_Sen(n) 및 출력 신호 CCG_Sen(n)의 소스가 된다.
또한, 각 로우 라인에 대한 스캔 드라이버 회로(26-1 내지 26-270)의 CLK_Carry 입력 단자에는, CLK_Carry 신호 라인 및 CLKB_Carry 신호 라인이 로우 라인마다 교번적으로 하나씩 연결된다.
도 26c를 참조하면, 스캔 드라이버 회로(26-1)의 CLK_Carry 입력 단자에는 CLK_Carry 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 스캔 드라이버 회로(26-2)의 CLK_Carry 입력 단자에는 CLKB_Carry 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 스캔 드라이버 회로(26-270)까지 마찬가지이다.
여기서, CLK_Carry 신호 라인 및 CLKB_Carry 신호 라인은, 클럭 신호 제공 회로(미도시)로부터 제 3 클럭 신호들인 CLK_Carry 및 CLKB_Carry가 각각 인가되는 라인이다. CLK_Carry 신호 및 CLKB_Carry 신호는 영상 프레임 기간(60) 동안 서로 반대되는 위상을 가지며, 출력 신호 Carry(n)의 소스가 된다.
한편, 도 26c에 도시된 바와 같이, 각 로우 라인에 대한 스캔 드라이버 회로(26-1 내지 26-270)의 SPRE 입력 단자 및 SPRE_B 입력 단자에는, SPRE 신호 라인 및 SPRE_B 신호 라인이 각각 연결된다. 이때, SPRE 신호 라인 및 SPRE_B 신호 라인은 센스 프리-차지 신호들인 SPRE 및 SPRE_B가 각각 인가되는 라인이다. SPRE 신호 및 SPRE_B 신호는 서로 반대되는 위상을 갖는다.
또한, 도 26c에 도시된 바와 같이, 각 로우 라인에 대한 스캔 드라이버 회로(26-1 내지 26-270)의 SLS 입력 단자에는, SLS 신호 라인이 연결된다. 이때, SLS 신호 라인은 센싱 라인 선택 신호인 SLS가 인가되는 라인이다.
또한, 도 26c에 도시된 바와 같이, 각 로우 라인에 대한 스캔 드라이버 회로(26-1 내지 26-270)의 SRE 입력 단자에는, SRE 신호 라인이 연결된다. 이때, SRE 신호 라인은 센스 리셋 신호인 SRE가 인가되는 라인이다.
도 26d는 도 26b의 스캔 드라이버 회로(26)의 구동을 위한 각종 신호들의 타이밍도이다. 도 26d에서는 설명의 편의를 위해, 전술한 참조 번호 66에 해당하는 시간 구간 즉, 블랭킹 기간(65) 내에서 진행될 수 있는 발광 구간에 관한 도시는 생략하였다.
도 26d는 하나의 영상 프레임에 대한 영상 프레임 기간(60) 및 블랭킹 기간(65) 동안, 도 26b의 스캔 드라이버 회로(26) 즉, n 번째 로우 라인에 대응되는 스캔 드라이버 회로(26)로 입력되는 입력 신호들(특히, 전술한 Carry(n-1) 신호, 6 종류의 클럭 신호 및 4 종류의 글로벌 신호)과 출력 신호들(특히, Carry(n), SP(n), PWM_Sen(n), CCG_Sen(n))의 구동 타이밍 및 스캔 드라이버 회로(26)의 Q(n), QB(n), H 노드의 전압 변화를 도시하고 있다.
도 26b 및 26d를 함께 참조하면, 스캔 드라이버 회로(26)는, 도 26d에 도시된 바와 같은 입력 신호들의 구동에 의해, 스캔 신호 SP(n)(262), 제 1 제어 신호 SP(n)(263), 제 2 제어 신호 PWM_Sen(n)(264), 제 3 제어 신호 CCG_Sen(n)(265) 및 캐리 신호 Carry(n)(266)를, 출력 노드들(261)을 통해 각각 출력할 수 있다.
제 1 클럭 신호들인 CLK 및 CLKB는, 스캔 신호 SP(n)(262) 및 제 1 제어 신호 SP(n)(263)의 소스가 될 수 있다. 도 26b 및 26d를 참조하면, 영상 프레임 기간(60) 동안 CLK 신호 중 일부가 선택되어 스캔 신호 SP(n)(262)로 출력되고, 블랭킹 기간(65) 동안 CLK 신호 중 일부가 선택되어 제 1 제어 신호 SP(n)(263)으로 출력되는 것을 볼 수 있다.
또한, 제 2 클럭 신호들인 CLK_Sen 및 CLKB_Sen는, 제 2 제어 신호 PWM_Sen(n)(264) 및 제 3 제어 신호 CCG_Sen(n)(265)의 소스가 될 수 있다. 도 26b 및 26d를 참조하면, 블랭킹 기간(65) 동안, CLK_Sen 신호 중 일부가 선택되어 제 2 제어 신호 PWM_Sen(n)(264)로 출력되고, CLKB_Sen 신호 중 일부가 선택되어 제 3 제어 신호 CCG_Sen(265)로 출력되는 것을 볼 수 있다.
또한, 제 3 클럭 신호들인 CLK_Carry 및 CLKB_Carry는, 캐리 신호 Carry(n)(266)의 소스가 될 수 있다. 도 26b 및 26d를 참조하면, 영상 프레임 기간(60) 동안 CLK_Carry 신호 중 일부가 선택되어 캐리 신호 Carry(n)(266)로 출력되는 것을 볼 수 있다.
한편, 스캔 드라이버 회로(26)가 출력하는 제 1 내지 제 3 제어 신호(263, 264, 265)는 도 26a에서 전술한 제 1 내지 제 3 제어 신호와 서로 일치함을 확인할 수 있다. 이와 같이 스캔 드라이버 회로(26)에서 출력된 스캔 신호(262), 제 1 내지 제 3 제어 신호(263, 264, 265)는, n 번째 로우 라인에 포함된 서브 픽셀 회로들(110)에 제공되게 된다.
한편, 도 26b를 참조하면, 스캔 신호 SP(n)과 제 1 제어 신호 SP(n)은 하나의 출력 노드에서 출력되는 것을 알 수 있다. 그러나, 출력 노드가 동일함은 별론, 영상 프레임 기간(60) 내에서 출력되는 출력 신호 SP(n)(262)는 서브 픽셀 회로(110)에 영상 데이터 전압을 설정하기 위한 스캔 신호가 되고, 블랭킹 기간(65) 내에서(구체적으로는, 센싱 구동 구간에) 출력되는 출력 신호 SP(n)(263)은 서브 픽셀 회로(110)에 특정 전압을 설정하기 위한 제 1 제어 신호가 됨에 유의해야 한다.
이하에서는, 도 27a 내지 27g를 참조하여, 도 26d의 구동 타이밍도에 따른 스캔 드라이버 회로(26)의 동작을 보다 구체적으로 설명한다.
도 27a는 도 26d의 ① 시간 구간 동안 스캔 드라이버 회로(26)의 동작을 도시하고 있다. ① 시간 구간에는 Q(n) 노드에 로우 레벨의 전압이 pre-charge되고, 센싱 구동이 수행될 로우 라인이 선택된다.
도 27a에 따르면, ① 시간 구간 동안에는, CLKB 신호 및 SPRE_B 신호에 따라 트랜지스터(T6) 및 트랜지스터(T12)가 온된다. 이에 따라, 온된 트랜지스터(T6)을 통해 입력된 Carry(n-1) 구동 신호가 온된 트랜지스터(T12)를 통해 Q(n) 노드에 인가된다. 이에 따라, 로우 레벨의 전압이 커패시터(C2)를 통해 Q(n) 노드에 pre-charge된다.
또한, ① 시간 구간 동안에는, SLS 구동 신호에 따라 트랜지스터(T1)이 온되며, 온된 트랜지스터(T1)을 통해 Carry(n-1) 구동 신호가 H 노드에 인가된다. H 노드에 인가된 로우 레벨의 전압은 블랭킹 기간(65)에서 SLS 구동 신호가 다시 인가될 때까지 커패시터(C3)를 통해 유지된다.
후술할 바와 같이 H 노드의 전압이 로우 레벨인 경우라야 블랭킹 기간(65)에서 제 1 내지 제 3 제어 신호의 출력이 가능하므로, 결국, 영상 프레임 기간(60)에 스캔 드라이버 회로(26)에 SLS 구동 신호가 인가된다는 것은, 센싱 구동이 수행될 로우 라인으로 n 번째 로우 라인이 선택되었다는 것과 같은 의미가 된다.
도 27b는 도 26d의 ② 시간 구간 동안 스캔 드라이버 회로(26)의 동작을 도시하고 있다. ② 시간 구간에는 Q(n) 노드의 전압이 부트스트랩핑(Bootstrapping)되어 스캔 신호 SP(n)(262) 및 캐리 신호 Carry(n)(266)이 출력된다.
도 27b에 따르면, Q(n) 노드가 pre-charge된 상태에서 CLK 신호 및 CLK_Carry 신호가 로우 레벨이 됨에 따라, Q(n) 노드의 전압은 부트스트래핑된다. 이에 따라 완전히(fully) 턴-온된 풀-다운 트랜지스터 T14 및 T20을 통해, 로우 레벨의 CLK 신호 및 CLK_Carry 신호가 스캔 신호 SP(n)(262) 및 캐리 신호 Carry(n)(266)로 각각 출력되게 된다.
도 27c는 도 26d의 ③ 시간 구간 동안 스캔 드라이버 회로(26)의 동작을 도시하고 있다. ③ 시간 구간에는 스캔 신호 SP(n)(262) 및 캐리 신호 Carry(n)(266)의 출력이 풀업(pull-up)된다.
도 27c를 참조하면, 로우 레벨의 CLKB 신호에 따라 온된 트랜지스터(T6)을 통해 하이 레벨의 Carry(n-1) 신호가 Q(n) 노드에 인가된다. 이에 따라, 풀-다운 트랜지스터들(T14, T16, T18, T20)은 모두 턴-오프된다.
한편, 로우 레벨의 CLKB 신호에 따라 온된 트랜지스터(T9)를 통해 로우 레벨의 구동 전압(VGL)이 QB(n) 노드에 인가된다. 이에 따라, 풀-업 트랜지스터들인 트랜지스터(T13) 및 트랜지스터(T19)가 턴-온되어 출력 노드 SP(n) 및 Carry(n)에는 하이 레벨의 구동 전압(VGH)이 출력되게 된다.
도 27d는 도 26d의 ④ 시간 구간 동안 스캔 드라이버 회로(26)의 동작을 도시하고 있다. ④ 시간 구간에는 Q(n) 노드에 로우 레벨의 전압이 pre-charge된다.
도 27d를 참조하면, SPRE 신호에 따라 트랜지스터(T3)이 온된다. 이때, 전술한 바와 같이, H 노드의 전압은 로우 레벨을 유지하고 있으므로, 온된 상태의 트랜지스터(T2)를 통해 인가되는 로우 레벨의 구동 전압(VGL)이 Q(n) 노드에 인가된다. 이에 따라, 로우 레벨의 전압이 커패시터(C2)를 통해 Q(n) 노드에 pre-charge된다.
도 27e는 도 26d의 ⑤ 시간 구간 동안 스캔 드라이버 회로(26)의 동작을 도시하고 있다. ⑤ 시간 구간에는 Q(n) 노드의 전압이 부트스트랩핑(Bootstrapping)되어 제 1 제어 신호 SP(n)(263) 및 제 2 제어 신호 PWM_Sen(n)(264)이 출력된다.
도 27e에 따르면, Q(n) 노드가 pre-charge된 상태에서 CLK 신호 및 CLK_Sen 신호가 로우 레벨이 됨에 따라, Q(n) 노드의 전압은 부트스트래핑된다. 이에 따라 완전히(fully) 턴-온된 풀-다운 트랜지스터 T14 및 T16을 통해, 로우 레벨의 CLK 신호 및 CLK_Sen 신호가 제 1 제어 신호 SP(n)(263) 및 제 2 제어 신호 PWM_Sen(n)(264)로 각각 출력되게 된다.
도 27f는 도 26d의 ⑥ 시간 구간 동안 스캔 드라이버 회로(26)의 동작을 도시하고 있다. ⑥ 시간 구간에는 제 1 제어 신호 SP(n)(263)의 출력이 유지되고, 제 2 제어 신호 PWM_Sen(264)는 출력을 멈추며, 제 3 제어 신호 CCG_Sen(265)가 출력된다.
도 27f를 참조하면, ⑥ 시간 구간 동안 CLK 신호는 로우 레벨을 유지하므로, Q(n) 노드의 전압은 부트스트래핑된 상태를 유지하며, 트랜지스터(T14)를 통해 제 1 제어 신호 SP(n)(263)의 출력이 유지된다.
한편, ⑥ 시간 구간 동안 CLK_Sen 신호는 하이 레벨이 되고, CLKB_Sen 신호는 로우 레벨이 되므로, 하이 레벨의 CLK_Sen 신호 및 로우 레벨의 CLKB_Sen 신호가 풀 다운 트랜지스터 T16 및 T18을 통해 각각 출력되게 된다. 이에 따라, 제 2 제어 신호 PWM_Sen(264)는 출력을 멈추고, 제 3 제어 신호 CCG_Sen(265)가 출력되게 된다.
도 27g는 도 26d의 ⑦ 시간 구간 동안 스캔 드라이버 회로(26)의 동작을 도시하고 있다. ⑦ 시간 구간에는 제 1 제어 신호 SP(n)(263), 제 2 제어 신호 PWM_Sen(n)(264) 및 제 3 제어 신호 CCG_Sen(n)(265)의 출력이 모두 풀업(pull-up)된다.
도 27g를 참조하면, SRE 신호에 따라 온된 트랜지스터(T4)을 통해 하이 레벨의 구동 전압 신호(VGH) Q(n) 노드에 인가된다. 이에 따라, 풀-다운 트랜지스터들(T14, T16, T18, T20)은 모두 턴-오프된다.
한편, 로우 레벨의 CLKB 신호에 따라 온된 트랜지스터(T9)를 통해 로우 레벨의 구동 전압(VGL)이 QB(n) 노드에 인가된다. 이에 따라, 풀-업 트랜지스터들(T13, T15, T17, T19)이 턴-온되어 출력 노드 SP(n), PWM_Sen(n), CCG_Sen(n) 및 Carry(n)에는 모두 하이 레벨의 구동 전압(VGH)이 출력되게 된다.
한편, 도 14b, 18b, 22b를 참조하면, 스캔 신호 SP(n), 제 1 제어 신호 SP(n), 제 2 제어 신호 PWM_Sen(n) 및 제 3 제어 신호 CCG_Sen(n)의 구동 타이밍이 도 8b와 동일한 것을 볼 수 있다. 따라서, 도 26a 내지 27g를 통해 전술한 스캔 드라이버는, 도 14a, 18a 및 22a에 도시된 각 서브 픽셀 회로(110)를 포함하는 디스플레이 패널들(100)의 구동에 그대로 이용될 수 있음을 알 수 있다.
도 28a 내지 도 28d는, 도 10a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)에 센싱 구동을 위한 제어 신호를 제공하기 위한 스캔 드라이버를 설명하기 위한 도면이다.
도 28a는 도 10b의 구동 타이밍도에서 센싱 구동을 위한 제어 신호를 확대하여 도시한 도면이다.
도 28a를 참조하면, 도 26a와 달리, 하나의 제어 신호 SP(n)(이하, 제 4 제어 신호라 한다.)가 인가되는 것을 볼 수 있다.
이때, 제 4 제어 신호는, 1) 별도의 데이터 드라이버로부터 별도의 배선을 통해 각각 인가되는 제 2 특정 전압 및 제 1 특정 전압을 제 2 구동 트랜지스터(T3)의 게이트 단자(A 노드) 및 제 1 구동 트랜지스터(T9)의 게이트 단자(B 노드)에 순차적으로 각각 설정하고, 2) 제 2 구동 트랜지스터(T3)의 게이트 단자에 제 2 특정 전압이 설정된 동안 제 2 트랜지스터(T13)를 온 시키며, 3) 제 1 구동 트랜지스터(T9)의 게이트 단자에 제 1 특정 전압이 설정된 동안 제 1 트랜지스터(T14)를 온시키기 위한 신호이다.
따라서, 본 개시의 일 실시 예에 따르면, 스캔 드라이버는, SLS 신호에 의해 랜덤하게 선택된 하나의 로우 라인(도시된 예에서는, n 번째 로우 라인)에 포함된 서브 픽셀 회로들(110)에 하나의 제어 신호인 제 4 제어 신호를 제공하여 디스플레이 패널(100)을 센싱 구동할 수 있다.
이에 따라, 상기 선택된 하나의 로우 라인에 포함된 서브 픽셀 회로들(110)의 제 2 및 제 1 구동 트랜지스터(T3, T9)에는 제 2 및 제 1 특정 전압이 각각 순차적으로 설정되고, 제 2 및 제 1 구동 트랜지스터(T3, T9)를 흐르는 제 2 및 제 1 전류가 센싱부(200)로 순차적으로 전달될 수 있다.
도 28b는 본 개시의 일 실시 예에 따른 스캔 드라이버 회로의 회로도이다.
전술한 바와 같이 스캔 드라이버는 복수의 로우 라인에 각각 대응되는 복수의 스캔 드라이버 회로를 포함할 수 있으며, 도 28b는 n번째 로우 라인에 대응되는 스캔 드라이버 회로(28)의 회로도를 도시하고 있다.
도 28b에 도시된 바에 따르면, 스캔 드라이버 회로(28)는 2개의 출력 노드들(281)을 포함한다.
구체적으로, 스캔 드라이버 회로(28)는, 1) 이전 로우 라인의 출력 캐리 신호(Carry(n-1)), 2) 4 종류의 클럭 신호(구체적으로, 제 1 클럭 신호들(CLK, CLKB) 및 제 3 클럭 신호들(CLK_Carry, CLKB_Carry)), 3) 구동 전압 신호들(VGH, VGL) 및 4) 4 종류의 글로벌 신호(구체적으로, SLS, SPRE, SPRE_B 및 SRE)를 입력 받아, SP(n) 및 Carry(n)와 같은 2 종류의 출력 신호를 2 개의 출력 노드들(281)을 통해 각각 출력할 수 있다.
이때, 4 종류의 클럭 신호 및 4 종류의 글로벌 신호의 구동 타이밍은 TCON(400)에 의해 조절될 수 있다. 한편, 4 종류의 글로벌 신호는 TCON(400)에서 직접 제공될 수 있으나, 이에 한정되는 것은 아니다.
도 28c는 본 개시의 일 실시 예에 따른 스캔 드라이버(280)의 블럭도이다. 구체적으로, 도 28c는 270개의 로우 라인을 포함하는 디스플레이 패널(100)을 구동하기 위한 스캔 드라이버(280)의 일 구성을 도시하고 있다.
도 28c를 참조하면, 스캔 드라이버(280)는, 로우 라인마다 하나씩 마련된 스캔 드라이버 회로들(28-1 내지 28-270)을 포함할 수 있다.
이때, 제 1 로우 라인에 대한 스캔 드라이버 회로(28-1)에서 출력되는 캐리 신호(Carry(1))는, 다음 로우 라인인 제 2 로우 라인에 대한 스캔 드라이버 회로(28-2)의 Carry(n-1) 입력 단자에 스타트 신호로 입력된다. 이는 제 270 로우 라인에 대한 스캔 드라이버 회로(28-270)까지 마찬가지이다. 제 1 로우 라인에 대한 스캔 드라이버 회로(28-1)에는 별도의 스타트 신호(VST)가 입력된다.
한편, 각 로우 라인에 대한 스캔 드라이버 회로(28-1 내지 28-270)의 CLK 입력 단자 및 CLKB 입력 단자에는, CLK 신호 라인 및 CLKB 신호 라인이 로우 라인마다 이전 로우 라인과 반대로 연결된다.
도 28c를 참조하면, 스캔 드라이버 회로(28-1)의 CLK 입력 단자에는 CLK 신호 라인이 연결되고, CLKB 입력 단자에는 CLKB 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 스캔 드라이버 회로(28-2)의 CLK 입력 단자에는 CLKB 신호 라인이 연결되고, CLKB 입력 단자에는 CLK 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 스캔 드라이버 회로(28-270)까지 마찬가지이다.
여기서, CLK 신호 라인 및 CLKB 신호 라인은, 클럭 신호 제공 회로(미도시)로부터 제 1 클럭 신호들인 CLK 및 CLKB가 각각 인가되는 라인이다. CLK 신호와 CLKB 신호는 서로 반대되는 위상을 가지며, 출력 신호 SP(n)의 소스가 된다.
또한, 각 로우 라인에 대한 스캔 드라이버 회로(28-1 내지 28-270)의 CLK_Carry 입력 단자에는, CLK_Carry 신호 라인 및 CLKB_Carry 신호 라인이 로우 라인마다 교번적으로 하나씩 연결된다.
도 28c를 참조하면, 스캔 드라이버 회로(28-1)의 CLK_Carry 입력 단자에는 CLK_Carry 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 스캔 드라이버 회로(28-2)의 CLK_Carry 입력 단자에는 CLKB_Carry 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 스캔 드라이버 회로(28-270)까지 마찬가지이다.
여기서, CLK_Carry 신호 라인 및 CLKB_Carry 신호 라인은, 클럭 신호 제공 회로(미도시)로부터 제 3 클럭 신호들인 CLK_Carry 및 CLKB_Carry가 각각 인가되는 라인이다. CLK_Carry 신호 및 CLKB_Carry 신호는 영상 프레임 기간(60) 동안 서로 반대되는 위상을 가지며, 출력 신호 Carry(n)의 소스가 된다.
한편, 도 28c에 도시된 바와 같이, 각 로우 라인에 대한 스캔 드라이버 회로(28-1 내지 28-270)의 SPRE 입력 단자 및 SPRE_B 입력 단자에는, SPRE 신호 라인 및 SPRE_B 신호 라인이 각각 연결된다. 이때, SPRE 신호 라인 및 SPRE_B 신호 라인은 센스 프리-차지 신호들인 SPRE 및 SPRE_B가 각각 인가되는 라인이다. SPRE 신호 및 SPRE_B 신호는 서로 반대되는 위상을 갖는다.
또한, 도 28c에 도시된 바와 같이, 각 로우 라인에 대한 스캔 드라이버 회로(28-1 내지 28-270)의 SLS 입력 단자에는, SLS 신호 라인이 연결된다. 이때, SLS 신호 라인은 센싱 라인 선택 신호인 SLS가 인가되는 라인이다.
또한, 도 28c에 도시된 바와 같이, 각 로우 라인에 대한 스캔 드라이버 회로(28-1 내지 28-270)의 SRE 입력 단자에는, SRE 신호 라인이 연결된다. 이때, SRE 신호 라인은 센스 리셋 신호인 SRE가 인가되는 라인이다.
도 28d는 도 28b의 스캔 드라이버 회로(28)의 구동을 위한 각종 신호들의 타이밍도이다. 도 28d에서는 설명의 편의를 위해, 전술한 참조 번호 66에 해당하는 시간 구간 즉, 블랭킹 기간(65) 내에서 진행될 수 있는 발광 구간에 관한 도시는 생략하였다.
도 28d는 하나의 영상 프레임에 대한 영상 프레임 기간(60) 및 블랭킹 기간(65) 동안, 도 28b의 스캔 드라이버 회로(28) 즉, n 번째 로우 라인에 대응되는 스캔 드라이버 회로(28)로 입력되는 입력 신호들(특히, 전술한 Carry(n-1) 신호, 4 종류의 클럭 신호 및 4 종류의 글로벌 신호)과 출력 신호들(특히, Carry(n) 및 SP(n))의 구동 타이밍, 및 스캔 드라이버 회로(28)의 Q(n), QB(n), H 노드의 전압 변화를 도시하고 있다.
도 28b 및 28d를 함께 참조하면, 스캔 드라이버 회로(28)는, 도 28d에 도시된 바와 같은 입력 신호들의 구동에 의해, 스캔 신호 SP(n)(282), 제 4 제어 신호 SP(n)(283) 및 캐리 신호 Carry(n)(284)를, 출력 노드들(281)을 통해 각각 출력할 수 있다.
이때, 제 1 클럭 신호들인 CLK 및 CLKB는, 스캔 신호 SP(n)(282) 및 제 4 제어 신호 SP(n)(283)의 소스가 될 수 있다. 도 28b 및 28d를 참조하면, 영상 프레임 기간(60) 동안 CLK 신호 중 일부가 선택되어 스캔 신호 SP(n)(282)로 출력되고, 블랭킹 기간(65) 동안 CLK 신호 중 일부가 선택되어 제 4 제어 신호 SP(n)(283)으로 출력되는 것을 볼 수 있다.
또한, 제 3 클럭 신호들인 CLK_Carry 및 CLKB_Carry는, 캐리 신호 Carry(n)(284)의 소스가 될 수 있다. 도 28b 및 28d를 참조하면, 영상 프레임 기간(60) 동안 CLK_Carry 신호 중 일부가 선택되어 캐리 신호 Carry(n)(284)로 출력되는 것을 볼 수 있다.
구체적으로, 도 28d에 도시된 ① 시간 구간에는 Q(n) 노드에 로우 레벨의 전압이 pre-charge되고, 센싱 구동이 수행될 로우 라인이 선택된다. ② 시간 구간에는 Q(n) 노드의 전압이 부트스트랩핑(Bootstrapping)되어 스캔 신호 SP(n)(282) 및 캐리 신호 Carry(n)(284)이 출력된다. ③ 시간 구간에는 스캔 신호 SP(n)(282) 및 캐리 신호 Carry(n)(284)의 출력이 풀업(pull-up)된다.
한편, ④ 시간 구간에는 Q(n) 노드에 로우 레벨의 전압이 pre-charge되고, ⑤ 시간 구간에는 Q(n) 노드의 전압이 부트스트랩핑(Bootstrapping)되어 제 4 제어 신호 SP(n)(283)이 출력된다. 또한, ⑥ 시간 구간에는 제 4 제어 신호 SP(n)(283)의 출력이 유지되며, ⑦ 시간 구간에는 제 4 제어 신호 SP(n)(283)의 출력이 풀업(pull-up)된다.
도 28d에 도시된 ① 내지 ⑦ 시간 구간에서의 스캔 드라이버 회로(28)의 동작은, PWM_Sen(n) 및 CCG(n) 신호가 없는 것을 제외하고, 도 27a 내지 27g에서 설명한 스캔 드라이버 회로(26)의 동작과 대동소이하므로, 중복 설명은 생략한다.
스캔 드라이버 회로(28)가 출력하는 제 4 제어 신호(283)는 도 28a에서 전술한 제 4 제어 신호와 서로 일치함을 확인할 수 있다. 이와 같이 스캔 드라이버 회로(28)에서 출력된 스캔 신호(282) 및 제 4 제어 신호(283)는, n 번째 로우 라인에 포함된 서브 픽셀 회로들(110)에 제공되게 된다.
한편, 센싱 구동 구간에 PWM_Sen(n) 및 CCG_Sen(n) 신호없이 제 4 제어 신호 SP(n)(283)만 인가되더라도, 도 10a의 서브 픽셀 회로(110)에서 센싱 동작이 수행될 수 있음은 도 10a 및 도 10b에서 전술한 바와 같다.
또한, 도 28b를 참조하면, 스캔 신호 SP(n)과 제 4 제어 신호 SP(n)은 하나의 출력 노드에서 출력되는 것을 알 수 있다. 그러나, 출력 노드가 동일함은 별론, 영상 프레임 기간(60) 내에서 출력되는 출력 신호 SP(n)(282)는 서브 픽셀 회로(110)에 영상 데이터 전압을 설정하기 위한 스캔 신호가 되고, 블랭킹 기간(65) 내에서(구체적으로는, 센싱 구동 구간에) 출력되는 출력 신호 SP(n)(283)은 서브 픽셀 회로(110)에 특정 전압을 설정하고, 설정된 특정 전압에 기초하여 구동 트랜지스터(T3, T9)를 흐르는 전류를 센싱부(200)로 전달하기 위한, 제 4 제어 신호가 됨에 유의해야 한다.
한편, 한편, 도 15b, 19b, 23b를 참조하면, 스캔 신호 SP(n) 및 제 4 제어 신호 SP(n)의 구동 타이밍이 도 10b와 동일한 것을 볼 수 있다. 따라서, 도 28a 내지 28d를 통해 전술한 스캔 드라이버는, 도 15a, 19a 및 23a에 도시된 각 서브 픽셀 회로(110)를 포함하는 디스플레이 패널들(100)의 구동에 그대로 이용될 수 있음을 알 수 있다.
도 29a 내지 도 29g는 도 11a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)에 센싱 구동을 위한 제어 신호를 제공하기 위한 스캔 드라이버를 설명하기 위한 도면이다.
도 29a는 도 11b의 구동 타이밍도에서 센싱 구동을 위한 제어 신호를 확대하여 도시한 도면이다.
도 29a를 참조하면, 센싱 구동을 위한 제어 신호는, 1) 제 2 특정 전압을 제 2 구동 트랜지스터(T3)의 게이트 단자(A 노드)에 설정하기 위한 제어 신호 SPWM(n)(이하, 제 5 제어 신호라 한다.), 2) 제 1 특정 전압을 제 1 구동 트랜지스터(T9)의 게이트 단자(B 노드)에 설정하기 위한 제어 신호 SCCG(n)(이하, 제 6 제어 신호라 한다.), 3) 제 2 구동 트랜지스터(T3)의 게이트 단자에 제 2 특정 전압이 설정된 동안 제 2 트랜지스터(T13)를 온 시키기 위한 제어 신호 PWM_Sen(n)(이하, 제 7 제어 신호라 한다.) 및 4) 제 1 구동 트랜지스터(T9)의 게이트 단자에 제 1 특정 전압이 설정된 동안 제 1 트랜지스터(T14)를 온시키기 위한 제어 신호 CCG_Sen(n)(이하, 제 8 제어 신호라 한다.)를 포함하는 것을 볼 수 있다.
전술한 바와 같이, 도 11a의 서브 픽셀 회로(110)에는 PWM 데이터 전압과 정전류원 데이터 전압이 하나의 데이터 드라이버로부터 하나의 배선을 통해 시분할되어 인가되며, 이 경우, 스캔 신호 SPWM(n)과 스캔 신호 SCCG(n)을 제공하기 위한 스캔 드라이버가 각각 필요하다.(이하, 스캔 신호 SPWM(n)을 제공하기 위한 스캔 드라이버를 제 1 스캔 드라이버, 스캔 신호 SCCG(n)을 제공하기 위한 스캔 드라이버를 제 2 스캔 드라이버라 한다.)
이때, 본 개시의 일 실시 예에 따르면, 제 1 스캔 드라이버는 SLS 신호에 의해 랜덤하게 선택된 하나의 로우 라인(도시된 예에서는, n 번째 로우 라인)에 포함된 서브 픽셀 회로들(110)에 제 5 제어 신호 및 제 7 제어 신호를 제공하고, 제 2 스캔 드라이버는 상기 SLS 신호에 의해 선택된 하나의 로우 라인에 포함된 서브 픽셀 회로들(110)에 제 6 제어 신호 및 제 8 제어 신호를 제공할 수 있다.
이에 따라, 상기 선택된 하나의 로우 라인에 포함된 서브 픽셀 회로들(110)의 제 2 및 제 1 구동 트랜지스터(T3, T9)에는 제 2 및 제 1 특정 전압이 각각 순차적으로 설정되고, 제 2 및 제 1 구동 트랜지스터(T3, T9)를 흐르는 제 2 및 제 1 전류가 센싱부(200)로 순차적으로 전달될 수 있다.
도 29b 내지 도 29d는 도 11a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)에 상술한 제 5 및 제 7 제어 신호를 제공하기 위한 제 1 스캔 드라이버를 설명하기 위한 도면이다.
도 29b는 본 개시의 일 실시 예에 따른 제 1 스캔 드라이버 회로의 회로도이다.
전술한 바와 같이 스캔 드라이버는 복수의 로우 라인에 각각 대응되는 복수의 스캔 드라이버 회로를 포함할 수 있으며, 도 29b는 n번째 로우 라인에 대응되는 제 1 스캔 드라이버 회로(29)의 회로도를 도시하고 있다.
도 29b에 도시된 바에 따르면, 제 1 스캔 드라이버 회로(29)는 3개의 출력 노드들(291)을 포함한다.
구체적으로, 제 1 스캔 드라이버 회로(29)는, 1) 이전 로우 라인의 출력 캐리 신호(Carry(n-1)), 2) 6 종류의 클럭 신호(구체적으로, 제 1 클럭 신호들(CLK, CLKB), 제 2 클럭 신호들(CLK_Sen, CLKB_Sen) 및 제 3 클럭 신호들(CLK_Carry, CLKB_Carry)), 3) 구동 전압 신호들(VGH, VGL) 및 4) 4 종류의 글로벌 신호(구체적으로, SLS, SPRE, SPRE_B 및 SRE)를 입력 받아, SPWM(n), PWM_Sen(n) 및 Carry(n)과 같은 3 종류의 출력 신호를 3 개의 출력 노드들(291)을 통해 각각 출력할 수 있다.
이때, 6 종류의 클럭 신호 및 4 종류의 글로벌 신호의 구동 타이밍은 TCON(400)에 의해 조절될 수 있다. 한편, 4 종류의 글로벌 신호는 TCON(400)에서 직접 제공될 수 있으나, 이에 한정되는 것은 아니다.
도 29c는 본 개시의 일 실시 예에 따른 제 1 스캔 드라이버(290)의 블럭도이다.
구체적으로, 도 29c는 270개의 로우 라인을 포함하는 디스플레이 패널(100)을 구동하기 위한 제 1 스캔 드라이버(290)의 일 구성을 도시하고 있다.
도 29c를 참조하면, 제 1 스캔 드라이버(290)는, 로우 라인마다 하나씩 마련된 제 1 스캔 드라이버 회로들(29-1 내지 29-270)을 포함할 수 있다.
이때, 제 1 로우 라인에 대한 제 1 스캔 드라이버 회로(29-1)에서 출력되는 캐리 신호(Carry(1))는, 다음 로우 라인인 제 2 로우 라인에 대한 제 1 스캔 드라이버 회로(29-2)의 Carry(n-1) 입력 단자에 스타트 신호로 입력된다. 이는 제 270 로우 라인에 대한 제 1 스캔 드라이버 회로(29-270)까지 마찬가지이다. 제 1 로우 라인에 대한 제 1 스캔 드라이버 회로(29-1)에는 별도의 스타트 신호(VST)가 입력된다.
한편, 각 로우 라인에 대한 제 1 스캔 드라이버 회로(29-1 내지 29-270)의 CLK 입력 단자 및 CLKB 입력 단자에는, CLK 신호 라인 및 CLKB 신호 라인이 로우 라인마다 이전 로우 라인과 반대로 연결된다.
도 29c를 참조하면, 제 1 스캔 드라이버 회로(29-1)의 CLK 입력 단자에는 CLK 신호 라인이 연결되고, CLKB 입력 단자에는 CLKB 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 제 1 스캔 드라이버 회로(29-2)의 CLK 입력 단자에는 CLKB 신호 라인이 연결되고, CLKB 입력 단자에는 CLK 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 제 1 스캔 드라이버 회로(29-270)까지 마찬가지이다.
여기서, CLK 신호 라인 및 CLKB 신호 라인은, 클럭 신호 제공 회로(미도시)로부터 제 1 클럭 신호들인 CLK 및 CLKB가 각각 인가되는 라인이다. CLK 신호와 CLKB 신호는 서로 반대되는 위상을 가지며, 출력 신호 SPWM(n)의 소스가 된다.
또한, 각 로우 라인에 대한 제 1 스캔 드라이버 회로(29-1 내지 29-270)의 CLK_Sen 입력 단자에는, CLK_Sen 신호 라인 및 CLKB_Sen 신호 라인이 로우 라인마다 교번적으로 하나씩 연결된다.
도 29c를 참조하면, 제 1 스캔 드라이버 회로(29-1)의 CLK_Sen 입력 단자에는 CLK_Sen 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 제 1 스캔 드라이버 회로(29-2)의 CLK_Sen 입력 단자에는 CLKB_Sen 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 제 1 스캔 드라이버 회로(29-270)까지 마찬가지이다.
여기서, CLK_Sen 신호 라인 및 CLKB_Sen 신호 라인은, 클럭 신호 제공 회로(미도시)로부터 제 2 클럭 신호들인 CLK_Sen 및 CLKB_Sen가 각각 인가되는 라인이다. CLK_Sen 신호 및 CLKB_Sen 신호는 블랭킹 기간(65) 동안 서로 반대되는 위상을 가지며, 출력 신호 PWM_Sen(n)의 소스가 된다.
또한, 각 로우 라인에 대한 제 1 스캔 드라이버 회로(29-1 내지 29-270)의 CLK_Carry 입력 단자에는, CLK_Carry 신호 라인 및 CLKB_Carry 신호 라인이 로우 라인마다 교번적으로 하나씩 연결된다.
도 29c를 참조하면, 제 1 스캔 드라이버 회로(29-1)의 CLK_Carry 입력 단자에는 CLK_Carry 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 제 1 스캔 드라이버 회로(29-2)의 CLK_Carry 입력 단자에는 CLKB_Carry 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 제 1 스캔 드라이버 회로(29-270)까지 마찬가지이다.
여기서, CLK_Carry 신호 라인 및 CLKB_Carry 신호 라인은, 클럭 신호 제공 회로(미도시)로부터 제 3 클럭 신호들인 CLK_Carry 및 CLKB_Carry가 각각 인가되는 라인이다. CLK_Carry 신호 및 CLKB_Carry 신호는 영상 프레임 기간(60) 동안 서로 반대되는 위상을 가지며, 출력 신호 Carry(n)의 소스가 된다.
한편, 도 29c에 도시된 바와 같이, 각 로우 라인에 대한 제 1 스캔 드라이버 회로(29-1 내지 29-270)의 SPRE 입력 단자 및 SPRE_B 입력 단자에는, SPRE 신호 라인 및 SPRE_B 신호 라인이 각각 연결된다. 이때, SPRE 신호 라인 및 SPRE_B 신호 라인은 센스 프리-차지 신호들인 SPRE 및 SPRE_B가 각각 인가되는 라인이다. SPRE 신호 및 SPRE_B 신호는 서로 반대되는 위상을 갖는다.
또한, 도 29c에 도시된 바와 같이, 각 로우 라인에 대한 제 1 스캔 드라이버 회로(29-1 내지 29-270)의 SLS 입력 단자에는, SLS 신호 라인이 연결된다. 이때, SLS 신호 라인은 센싱 라인 선택 신호인 SLS가 인가되는 라인이다.
또한, 도 29c에 도시된 바와 같이, 각 로우 라인에 대한 제 1 스캔 드라이버 회로(29-1 내지 29-270)의 SRE 입력 단자에는, SRE 신호 라인이 연결된다. 이때, SRE 신호 라인은 센스 리셋 신호인 SRE가 인가되는 라인이다.
도 29d는 도 29b의 제 1 스캔 드라이버 회로(29)의 구동을 위한 각종 신호들의 타이밍도이다. 도 29d에서는 설명의 편의를 위해, 전술한 참조 번호 66에 해당하는 시간 구간 즉, 블랭킹 기간(65) 내에서 진행될 수 있는 발광 구간에 관한 도시는 생략하였다.
도 29d는 하나의 영상 프레임에 대한 영상 프레임 기간(60) 및 블랭킹 기간(65) 동안, 도 29b의 제 1 스캔 드라이버 회로(29) 즉, n 번째 로우 라인에 대응되는 제 1 스캔 드라이버 회로(29)로 입력되는 입력 신호들(특히, 전술한 Carry(n-1) 신호, 6 종류의 클럭 신호 및 4 종류의 글로벌 신호)과 출력 신호들(특히, Carry(n), SPWM(n) 및 PWM_Sen(n))의 구동 타이밍, 및 제 1 스캔 드라이버 회로(29)의 Q(n), QB(n), H 노드의 전압 변화를 도시하고 있다.
도 29b 및 29d를 함께 참조하면, 제 1 스캔 드라이버 회로(29)는, 도 29d에 도시된 바와 같은 입력 신호들의 구동에 의해, 스캔 신호 SPWM(n)(292), 제 5 제어 신호 SPWM(n)(293), 제 7 제어 신호 PWM_Sen(n)(294) 및 캐리 신호 Carry(n)(295)를, 출력 노드들(291)을 통해 각각 출력할 수 있다.
이때, 제 1 클럭 신호들인 CLK 및 CLKB는, 스캔 신호 SPWM(n)(292) 및 제 5 제어 신호 SPWM(n)(293)의 소스가 될 수 있다. 도 29b 및 29d를 참조하면, 영상 프레임 기간(60) 동안 CLK 신호 중 일부가 선택되어 스캔 신호 SPWM(n)(292)로 출력되고, 블랭킹 기간(65) 동안 CLK 신호 중 일부가 선택되어 제 5 제어 신호 SPWM(n)(293)으로 출력되는 것을 볼 수 있다.
또한, 제 2 클럭 신호들인 CLK_Sen 및 CLKB_Sen는, 제 7 제어 신호 PWM_Sen(n)의 소스가 될 수 있다. 도 29b 및 29d를 참조하면, 블랭킹 기간(65) 동안, CLK_Sen 신호 중 일부가 선택되어 제 7 제어 신호 PWM_Sen(n)(294)로 출력되는 것을 볼 수 있다.
또한, 제 3 클럭 신호들인 CLK_Carry 및 CLKB_Carry는, 캐리 신호 Carry(n)(295)의 소스가 될 수 있다. 도 29b 및 29d를 참조하면, 영상 프레임 기간(60) 동안 CLK_Carry 신호 중 일부가 선택되어 캐리 신호 Carry(n)(295)로 출력되는 것을 볼 수 있다.
구체적으로, 도 29d에 도시된 ① 시간 구간에는 Q(n) 노드에 로우 레벨의 전압이 pre-charge되고, 센싱 구동이 수행될 로우 라인이 선택된다. ② 시간 구간에는 Q(n) 노드의 전압이 부트스트랩핑(Bootstrapping)되어 스캔 신호 SPWM(n)(292) 및 캐리 신호 Carry(n)(295)이 출력된다. ③ 시간 구간에는 스캔 신호 SPWM(n)(292) 및 캐리 신호 Carry(n)(295)의 출력이 풀업(pull-up)된다.
한편, ④ 시간 구간에는 Q(n) 노드에 로우 레벨의 전압이 pre-charge되고, ⑤ 시간 구간에는 Q(n) 노드의 전압이 부트스트랩핑(Bootstrapping)되어 제 5 제어 신호 SPWM(n)(293) 및 제 7 제어 신호 PWM_Sen(n)(294)이 출력된다. ⑥ 시간 구간에는 제 5 제어 신호 SPWM(n)(293) 및 제 7 제어 신호 PWM_Sen(n)(294)의 출력이 모두 풀업(pull-up)된다.
도 29d에 도시된 ① 내지 ⑥ 시간 구간에서의 제 1 스캔 드라이버 회로(29)의 동작은, 도 27a 내지 27g에서 설명한 스캔 드라이버 회로(26)의 동작과, 도 29b 및 29d에 도시된 회로도 및 타이밍도를 통해 당업자에게 충분히 이해될 수 있으므로, 보다 자세한 설명은 생략한다.
한편, 제 1 스캔 드라이버 회로(29)가 출력하는 제 5 제어 신호(293) 및 제 7 제어 신호(294)는, 도 29a에서 전술한 제 5 제어 신호 및 제 7 제어 신호와 일치함을 확인할 수 있다. 이와 같이 제 1 스캔 드라이버 회로(29)에서 출력된 스캔 신호(292), 제 5 제어 신호(293) 및 제 7 제어 신호(294)는, n 번째 로우 라인에 포함된 서브 픽셀 회로들(110)에 제공되게 된다.
또한, 도 29b를 참조하면, 스캔 신호 SPWM(n)(292)과 제 5 제어 신호 SPWM(n)(293)은 하나의 출력 노드에서 출력되는 것을 알 수 있다. 그러나, 출력 노드가 동일함은 별론, 영상 프레임 기간(60) 내에서 출력되는 출력 신호 SPWM(n)(292)는 A 노드에 PWM 데이터 전압을 설정하기 위한 스캔 신호가 되고, 블랭킹 기간(65) 내에서(구체적으로는, 센싱 구동 구간에) 출력되는 출력 신호 SPWM(n)(293)은 A 노드에 제 2 특정 전압을 설정하기 위한 제 5 제어 신호가 됨에 유의해야 한다.
한편, 도 16b, 20b, 24b를 참조하면, 스캔 신호 SPWM(n) 및 제 5 제어 신호 SPWM(n)의 구동 타이밍이 도 11b와 동일한 것을 볼 수 있다. 따라서, 도 29a 내지 29d를 통해 전술한 제 1 스캔 드라이버(290)는, 도 16a, 20a 및 24a에 도시된 각 서브 픽셀 회로(110)를 포함하는 디스플레이 패널들(100)의 구동에 그대로 이용될 수 있음을 알 수 있다.
도 29e 내지 도 29g는 도 11a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)에 상술한 제 6 및 제 8 제어 신호를 제공하기 위한 제 2 스캔 드라이버를 설명하기 위한 도면이다.
도 29e는 본 개시의 일 실시 예에 따른 제 2 스캔 드라이버 회로의 회로도이다.
제 2 스캔 드라이버 역시 제 1 스캔 드라이버와 같이 복수의 로우 라인에 각각 대응되는 복수의 제 2 스캔 드라이버 회로를 포함할 수 있으며, 도 29e는 n번째 로우 라인에 대응되는 제 2 스캔 드라이버 회로(29')의 회로도를 도시하고 있다.
도 29e에 도시된 바에 따르면, 제 2 스캔 드라이버 회로(29')는 3개의 출력 노드들(291')을 포함한다.
구체적으로, 제 2 스캔 드라이버 회로(29')는, 1) 이전 로우 라인의 출력 캐리 신호(Carry(n-1)), 2) 6 종류의 클럭 신호(구체적으로, 제 1 클럭 신호들(CLK, CLKB), 제 2 클럭 신호들(CLK_Sen, CLKB_Sen) 및 제 3 클럭 신호들(CLK_Carry, CLKB_Carry)), 3) 구동 전압 신호들(VGH, VGL) 및 4) 4 종류의 글로벌 신호(구체적으로, SLS, SPRE, SPRE_B 및 SRE)를 입력 받아, SCCG(n), CCG_Sen(n) 및 Carry(n)과 같은 3 종류의 출력 신호를 3 개의 출력 노드들(291')을 통해 각각 출력할 수 있다.
이때, 6 종류의 클럭 신호 및 4 종류의 글로벌 신호의 구동 타이밍은 TCON(400)에 의해 조절될 수 있다. 한편, 4 종류의 글로벌 신호는 TCON(400)에서 직접 제공될 수 있으나, 이에 한정되는 것은 아니다.
한편, 도 29e의 제 2 스캔 드라이버 회로(29')는, 도 29b의 제 1 스캔 드라이버 회로(29)와 비교할 때, 회로 구성은 동일하나 동일한 노드에 입력되는 클럭 신호의 위상이 서로 다른 것을 볼 수 있다. 이는 하나의 로우 라인에 대응되는 제 1 및 제 2 스캔 드라이버 회로(29, 29')를 통해 도 29a에 도시된 바와 같은 제 5 내지 제 8 제어 신호의 구동 타이밍을 구현하기 위함이다.
도 29f는 본 개시의 일 실시 예에 따른 제 2 스캔 드라이버(290')의 블럭도이다. 도 29f는 270개의 로우 라인을 포함하는 디스플레이 패널(100)을 구동하기 위한 제 2 스캔 드라이버(290')의 일 구성을 도시하고 있다.
도 29f를 참조하면, 제 2 스캔 드라이버(290')는, 로우 라인마다 하나씩 마련된 제 2 스캔 드라이버 회로들(29'-1 내지 29'-270)을 포함할 수 있다.
이때, 전술한 바와 같이 제 1 및 제 2 스캔 드라이버 회로(29, 29')는 동일한 노드에 상이한 위상의 클럭 신호가 입력되므로, 도 29f의 제 2 스캔 드라이버 회로들(29'-1 내지 29'-270)의 클럭 신호 입력 단자들과 도 29c의 제 1 스캔 드라이버 회로들(29-1 내지 29-270)의 클럭 신호 입력 단자들이 서로 다르게 표시된 것을 볼 수 있다.
다시 도 29f를 참조하면, 제 1 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-1)에서 출력되는 캐리 신호(Carry(1))는, 다음 로우 라인인 제 2 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-2)의 Carry(n-1) 입력 단자에 스타트 신호로 입력된다. 이는 제 270 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-270)까지 마찬가지이다. 제 1 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-1)에는 별도의 스타트 신호(VST)가 입력된다.
한편, 각 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-1 내지 29'-270)의 CLK 입력 단자 및 CLKB 입력 단자에는, CLK 신호 라인 및 CLKB 신호 라인이 로우 라인마다 이전 로우 라인과 반대로 연결된다.
도 29f를 참조하면, 제 2 스캔 드라이버 회로(29'-1)의 CLKB 입력 단자에는 CLKB 신호 라인이 연결되고, CLK 입력 단자에는 CLK 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-2)의 CLKB 입력 단자에는 CLK 신호 라인이 연결되고, CLK 입력 단자에는 CLKB 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-270)까지 마찬가지이다.
여기서, CLK 신호 라인 및 CLKB 신호 라인은, 클럭 신호 제공 회로(미도시)로부터 제 1 클럭 신호들인 CLK 및 CLKB가 각각 인가되는 라인이다. CLK 신호와 CLKB 신호는 서로 반대되는 위상을 가지며, 출력 신호 SCCG(n)의 소스가 된다.
또한, 각 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-1 내지 29'-270)의 CLKB_Sen 입력 단자에는, CLK_Sen 신호 라인 및 CLKB_Sen 신호 라인이 로우 라인마다 교번적으로 하나씩 연결된다.
도 29f를 참조하면, 제 2 스캔 드라이버 회로(29'-1)의 CLKB_Sen 입력 단자에는 CLKB_Sen 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-2)의 CLKB_Sen 입력 단자에는 CLK_Sen 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-270)까지 마찬가지이다.
여기서, CLK_Sen 신호 라인 및 CLKB_Sen 신호 라인은, 클럭 신호 제공 회로(미도시)로부터 제 2 클럭 신호들인 CLK_Sen 및 CLKB_Sen가 각각 인가되는 라인이다. CLK_Sen 신호 및 CLKB_Sen 신호는 블랭킹 기간(65) 동안 서로 반대되는 위상을 가지며, 출력 신호 CCG_Sen(n)의 소스가 된다.
또한, 각 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-1 내지 29'-270)의 CLKB_Carry 입력 단자에는, CLK_Carry 신호 라인 및 CLKB_Carry 신호 라인이 로우 라인마다 교번적으로 하나씩 연결된다.
도 29f를 참조하면, 제 2 스캔 드라이버 회로(29'-1)의 CLKB_Carry 입력 단자에는 CLKB_Carry 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-2)의 CLKB_Carry 입력 단자에는 CLK_Carry 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-270)까지 마찬가지이다.
여기서, CLK_Carry 신호 라인 및 CLKB_Carry 신호 라인은, 클럭 신호 제공 회로(미도시)로부터 제 3 클럭 신호들인 CLK_Carry 및 CLKB_Carry가 각각 인가되는 라인이다. CLK_Carry 신호 및 CLKB_Carry 신호는 영상 프레임 기간(60) 동안 서로 반대되는 위상을 가지며, 출력 신호 Carry(n)의 소스가 된다.
한편, 도 2fc에 도시된 바와 같이, 각 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-1 내지 29'-270)의 SPRE 입력 단자 및 SPRE_B 입력 단자에는, SPRE 신호 라인 및 SPRE_B 신호 라인이 각각 연결된다. 이때, SPRE 신호 라인 및 SPRE_B 신호 라인은 센스 프리-차지 신호들인 SPRE 및 SPRE_B가 각각 인가되는 라인이다. SPRE 신호 및 SPRE_B 신호는 서로 반대되는 위상을 갖는다.
또한, 도 29f에 도시된 바와 같이, 각 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-1 내지 29'-270)의 SLS 입력 단자에는, SLS 신호 라인이 연결된다. 이때, SLS 신호 라인은 센싱 라인 선택 신호인 SLS가 인가되는 라인이다.
또한, 도 29f에 도시된 바와 같이, 각 로우 라인에 대한 제 2 스캔 드라이버 회로(29'-1 내지 29'-270)의 SRE 입력 단자에는, SRE 신호 라인이 연결된다. 이때, SRE 신호 라인은 센스 리셋 신호인 SRE가 인가되는 라인이다.
도 29g는 도 29e의 제 2 스캔 드라이버 회로(29')의 구동을 위한 각종 신호들의 타이밍도이다. 도 29g에서는 설명의 편의를 위해, 전술한 참조 번호 66에 해당하는 시간 구간 즉, 블랭킹 기간(65) 내에서 진행될 수 있는 발광 구간에 관한 도시는 생략하였다.
도 29g는 하나의 영상 프레임에 대한 영상 프레임 기간(60) 및 블랭킹 기간(65) 동안, 도 29e의 제 2 스캔 드라이버 회로(29') 즉, n 번째 로우 라인에 대응되는 제 2 스캔 드라이버 회로(29')로 입력되는 입력 신호들(특히, 전술한 Carry(n-1) 신호, 6 종류의 클럭 신호 및 4 종류의 글로벌 신호)과 출력 신호들(특히, Carry(n), SCCG(n) 및 CCG_Sen(n))의 구동 타이밍, 및 제 2 스캔 드라이버 회로(29')의 Q(n), QB(n), H 노드의 전압 변화를 도시하고 있다.
도 29e 및 29g를 함께 참조하면, 제 2 스캔 드라이버 회로(29')는, 도 29g에 도시된 바와 같은 입력 신호들의 구동에 의해, 스캔 신호 SCCG(n)(292'), 제 6 제어 신호 SCCG(n)(293'), 제 8 제어 신호 CCG_Sen(n)(294') 및 캐리 신호 Carry(n)(295')를, 출력 노드들(291')을 통해 각각 출력할 수 있다.
이때, 제 1 클럭 신호들인 CLK 및 CLKB는, 스캔 신호 SCCG(n)(292') 및 제 6 제어 신호 SCCG(n)(293')의 소스가 될 수 있다. 도 29e 및 29g를 참조하면, 영상 프레임 기간(60) 동안 CLKB 신호 중 일부가 선택되어 스캔 신호 SCCG(n)(292')로 출력되고, 블랭킹 기간(65) 동안 CLKB 신호 중 일부가 선택되어 제 6 제어 신호 SCCG(n)(293')으로 출력되는 것을 볼 수 있다.
또한, 제 2 클럭 신호들인 CLK_Sen 및 CLKB_Sen는, 제 8 제어 신호 CCG_Sen(n)의 소스가 될 수 있다. 도 29e 및 29g를 참조하면, 블랭킹 기간(65) 동안, CLKB_Sen 신호 중 일부가 선택되어 제 8 제어 신호 CCG_Sen(n)(294')로 출력되는 것을 볼 수 있다.
또한, 제 3 클럭 신호들인 CLK_Carry 및 CLKB_Carry는, 캐리 신호 Carry(n)(295')의 소스가 될 수 있다. 도 29e 및 29g를 참조하면, 영상 프레임 기간(60) 동안 CLKB_Carry 신호 중 일부가 선택되어 캐리 신호 Carry(n)(295')로 출력되는 것을 볼 수 있다.
구체적으로, 도 29g에 도시된 ① 시간 구간에는 Q(n) 노드에 로우 레벨의 전압이 pre-charge되고, 센싱 구동이 수행될 로우 라인이 선택된다. ② 시간 구간에는 Q(n) 노드의 전압이 부트스트랩핑(Bootstrapping)되어 스캔 신호 SPWM(n)(292) 및 캐리 신호 Carry(n)(295)이 출력된다. ③ 시간 구간에는 스캔 신호 SPWM(n)(292) 및 캐리 신호 Carry(n)(295)의 출력이 풀업(pull-up)된다.
한편, ④ 시간 구간에는 Q(n) 노드에 로우 레벨의 전압이 pre-charge되고, ⑤ 시간 구간에는 Q(n) 노드의 전압이 부트스트랩핑(Bootstrapping)되어 제 6 제어 신호 SCCG(n)(293') 및 제 8 제어 신호 CCG_Sen(n)(294')이 출력된다. ⑥ 시간 구간에는 제 6 제어 신호 SCCG(n)(293') 및 제 8 제어 신호 CCG_Sen(n)(294')의 출력이 모두 풀업(pull-up)된다.
도 29g에 도시된 ① 내지 ⑥ 시간 구간에서의 제 2 스캔 드라이버 회로(29')의 동작은, 도 27a 내지 27g에서 설명한 스캔 드라이버 회로(26)의 동작과, 도 29e 및 29g에 도시된 회로도 및 타이밍도를 통해 당업자에게 충분히 이해될 수 있으므로, 보다 자세한 설명은 생략한다.
한편, 제 2 스캔 드라이버 회로(29')가 출력하는 제 6 제어 신호(293') 및 제 8 제어 신호(294')는, 도 29a에서 전술한 제 6 제어 신호 및 제 8 제어 신호와 일치함을 확인할 수 있다. 이와 같이 제 2 스캔 드라이버 회로(29')에서 출력된 스캔 신호(292'), 제 6 제어 신호(293') 및 제 8 제어 신호(294')는, n 번째 로우 라인에 포함된 서브 픽셀 회로들(110)에 제공되게 된다.
또한, 도 29e를 참조하면, 스캔 신호 SCCG(n)(292')과 제 6 제어 신호 SCCG(n)(293')은 하나의 출력 노드에서 출력되는 것을 알 수 있다. 그러나, 출력 노드가 동일함은 별론, 영상 프레임 기간(60) 내에서 출력되는 출력 신호 SCCG(n)(292')는 B 노드에 정전류원 데이터 전압을 설정하기 위한 스캔 신호가 되고, 블랭킹 기간(65) 내에서(구체적으로는, 센싱 구동 구간에) 출력되는 출력 신호 SCCG(n)(293')은 B 노드에 제 1 특정 전압을 설정하기 위한 제 65 제어 신호가 됨에 유의해야 한다.
한편, 도 16b, 20b, 24b를 참조하면, 스캔 신호 SCCG(n) 및 제 6 제어 신호 SCCG(n)의 구동 타이밍이 도 11b와 동일한 것을 볼 수 있다. 따라서, 도 29e 내지 29g를 통해 전술한 제 2 스캔 드라이버(290')는, 도 16a, 20a 및 24a에 도시된 각 서브 픽셀 회로(110)를 포함하는 디스플레이 패널들(100)의 구동에 그대로 이용될 수 있음을 알 수 있다.
이상에서 설명한 바와 같은 제 1 스캔 드라이버(290) 및 제 2 스캔 드라이버(290')의 동작을 통해, 도 29a에 도시된 제 5 내지 제 8 제어 신호가 도 11a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)에 제공될 수 있다.
도 30a 내지 도 30g는 도 12a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)에 센싱 구동을 위한 제어 신호를 제공하기 위한 스캔 드라이버를 설명하기 위한 도면이다.
도 30a는 도 12b의 구동 타이밍도에서 센싱 구동을 위한 제어 신호를 확대하여 도시한 도면이다.
도 30a를 참조하면, 센싱 구동을 위한 제어 신호는, 1) 제 2 특정 전압을 제 2 구동 트랜지스터(T3)의 게이트 단자(A 노드)에 설정하고, 제 2 구동 트랜지스터(T3)의 게이트 단자에 제 2 특정 전압이 설정된 동안 제 2 트랜지스터(T13)를 온 시키기 위한 제어 신호 SPWM(n)(이하, 제 9 제어 신호라 한다.) 및 2) 제 1 특정 전압을 제 1 구동 트랜지스터(T9)의 게이트 단자(B 노드)에 설정하고, 제 1 구동 트랜지스터(T9)의 게이트 단자에 제 1 특정 전압이 설정된 동안 제 1 트랜지스터(T14)를 온시키기 위한 제어 신호 CCG_Sen(n)(이하, 제 10 제어 신호라 한다.)를 포함하는 것을 볼 수 있다.
전술한 바와 같이, 도 12a의 서브 픽셀 회로(110)에는 PWM 데이터 전압과 정전류원 데이터 전압이 하나의 데이터 드라이버로부터 하나의 배선을 통해 시분할되어 인가되며, 이 경우, 스캔 신호 SPWM(n)과 스캔 신호 SCCG(n)을 제공하기 위한 스캔 드라이버가 각각 필요하다.(이하에서는, 도 29a 내지 29g에서 설명한 제 1 및 제 2 스캔 드라이버(290, 290')와의 구별을 위해, 스캔 신호 SPWM(n)을 제공하기 위한 스캔 드라이버를 제 3 스캔 드라이버, 스캔 신호 SCCG(n)을 제공하기 위한 스캔 드라이버를 제 4 스캔 드라이버라 한다.)
이때, 본 개시의 일 실시 예에 따르면, 제 3 스캔 드라이버는 SLS 신호에 의해 랜덤하게 선택된 하나의 로우 라인(도시된 예에서는, n 번째 로우 라인)에 포함된 서브 픽셀 회로들(110)에 제 9 제어 신호를 제공하고, 제 4 스캔 드라이버는 상기 SLS 신호에 의해 선택된 하나의 로우 라인에 포함된 서브 픽셀 회로들(110)에 제 10 제어 신호를 제공할 수 있다.
이에 따라, 상기 선택된 하나의 로우 라인에 포함된 서브 픽셀 회로들(110)의 제 2 및 제 1 구동 트랜지스터(T3, T9)에는 제 2 및 제 1 특정 전압이 각각 순차적으로 설정되고, 제 2 및 제 1 구동 트랜지스터(T3, T9)를 흐르는 제 2 및 제 1 전류가 센싱부(200)로 순차적으로 전달될 수 있다.
도 30b 내지 도 30d는 도 12a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)에 상술한 제 9 제어 신호를 제공하기 위한 제 3 스캔 드라이버를 설명하기 위한 도면이다.
도 30b는 본 개시의 일 실시 예에 따른 제 3 스캔 드라이버 회로의 회로도이다.
전술한 바와 같이 스캔 드라이버는 복수의 로우 라인에 각각 대응되는 복수의 스캔 드라이버 회로를 포함할 수 있으며, 도 30b는 n번째 로우 라인에 대응되는 제 3 스캔 드라이버 회로(30)의 회로도를 도시하고 있다.
도 30b에 도시된 바에 따르면, 제 3 스캔 드라이버 회로(30)는 2개의 출력 노드들(301)을 포함한다.
구체적으로, 제 3 스캔 드라이버 회로(30)는, 1) 이전 로우 라인의 출력 캐리 신호(Carry(n-1)), 2) 4 종류의 클럭 신호(구체적으로, 제 1 클럭 신호들(CLK, CLKB) 및 제 3 클럭 신호들(CLK_Carry, CLKB_Carry)), 3) 구동 전압 신호들(VGH, VGL) 및 4) 4 종류의 글로벌 신호(구체적으로, SLS, SPRE, SPRE_B 및 SRE)를 입력 받아, SPWM(n) 및 Carry(n)과 같은 2 종류의 출력 신호를 2 개의 출력 노드들(301)을 통해 각각 출력할 수 있다.
이때, 4 종류의 클럭 신호 및 4 종류의 글로벌 신호의 구동 타이밍은 TCON(400)에 의해 조절될 수 있다. 한편, 4 종류의 글로벌 신호는 TCON(400)에서 직접 제공될 수 있으나, 이에 한정되는 것은 아니다.
도 30c는 본 개시의 일 실시 예에 따른 제 3 스캔 드라이버(3000)의 블럭도이다.
구체적으로, 도 30c는 270개의 로우 라인을 포함하는 디스플레이 패널(100)을 구동하기 위한 제 3 스캔 드라이버(3000)의 일 구성을 도시하고 있다.
도 30c를 참조하면, 제 3 스캔 드라이버(3000)는, 로우 라인마다 하나씩 마련된 제 3 스캔 드라이버 회로들(30-1 내지 30-270)을 포함할 수 있다.
이때, 제 1 로우 라인에 대한 제 3 스캔 드라이버 회로(30-1)에서 출력되는 캐리 신호(Carry(1))는, 다음 로우 라인인 제 2 로우 라인에 대한 제 3 스캔 드라이버 회로(30-2)의 Carry(n-1) 입력 단자에 스타트 신호로 입력된다. 이는 제 270 로우 라인에 대한 제 3 스캔 드라이버 회로(30-270)까지 마찬가지이다. 제 1 로우 라인에 대한 제 3 스캔 드라이버 회로(30-1)에는 별도의 스타트 신호(VST)가 입력된다.
한편, 각 로우 라인에 대한 제 3 스캔 드라이버 회로(30-1 내지 30-270)의 CLK 입력 단자 및 CLKB 입력 단자에는, CLK 신호 라인 및 CLKB 신호 라인이 로우 라인마다 이전 로우 라인과 반대로 연결된다.
도 30c를 참조하면, 제 3 스캔 드라이버 회로(30-1)의 CLK 입력 단자에는 CLK 신호 라인이 연결되고, CLKB 입력 단자에는 CLKB 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 제 3 스캔 드라이버 회로(30-2)의 CLK 입력 단자에는 CLKB 신호 라인이 연결되고, CLKB 입력 단자에는 CLK 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 제 3 스캔 드라이버 회로(30-270)까지 마찬가지이다.
여기서, CLK 신호 라인 및 CLKB 신호 라인은, 클럭 신호 제공 회로(미도시)로부터 제 1 클럭 신호들인 CLK 및 CLKB가 각각 인가되는 라인이다. CLK 신호와 CLKB 신호는 서로 반대되는 위상을 가지며, 출력 신호 SPWM(n)의 소스가 된다.
또한, 각 로우 라인에 대한 제 3 스캔 드라이버 회로(30-1 내지 30-270)의 CLK_Carry 입력 단자에는, CLK_Carry 신호 라인 및 CLKB_Carry 신호 라인이 로우 라인마다 교번적으로 하나씩 연결된다.
도 30c를 참조하면, 제 3 스캔 드라이버 회로(30-1)의 CLK_Carry 입력 단자에는 CLK_Carry 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 제 3 스캔 드라이버 회로(30-2)의 CLK_Carry 입력 단자에는 CLKB_Carry 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 제 3 스캔 드라이버 회로(30-270)까지 마찬가지이다.
여기서, CLK_Carry 신호 라인 및 CLKB_Carry 신호 라인은, 클럭 신호 제공 회로(미도시)로부터 제 3 클럭 신호들인 CLK_Carry 및 CLKB_Carry가 각각 인가되는 라인이다. CLK_Carry 신호 및 CLKB_Carry 신호는 영상 프레임 기간(60) 동안 서로 반대되는 위상을 가지며, 출력 신호 Carry(n)의 소스가 된다.
한편, 도 30c에 도시된 바와 같이, 각 로우 라인에 대한 제 3 스캔 드라이버 회로(30-1 내지 30-270)의 SPRE 입력 단자 및 SPRE_B 입력 단자에는, SPRE 신호 라인 및 SPRE_B 신호 라인이 각각 연결된다. 이때, SPRE 신호 라인 및 SPRE_B 신호 라인은 센스 프리-차지 신호들인 SPRE 및 SPRE_B가 각각 인가되는 라인이다. SPRE 신호 및 SPRE_B 신호는 서로 반대되는 위상을 갖는다.
또한, 도 30c에 도시된 바와 같이, 각 로우 라인에 대한 제 3 스캔 드라이버 회로(30-1 내지 30-270)의 SLS 입력 단자에는, SLS 신호 라인이 연결된다. 이때, SLS 신호 라인은 센싱 라인 선택 신호인 SLS가 인가되는 라인이다.
또한, 도 30c에 도시된 바와 같이, 각 로우 라인에 대한 제 3 스캔 드라이버 회로(30-1 내지 30-270)의 SRE 입력 단자에는, SRE 신호 라인이 연결된다. 이때, SRE 신호 라인은 센스 리셋 신호인 SRE가 인가되는 라인이다.
도 30d는 도 30b의 제 3 스캔 드라이버 회로(30)의 구동을 위한 각종 신호들의 타이밍도이다. 도 30d에서는 설명의 편의를 위해, 전술한 참조 번호 66에 해당하는 시간 구간 즉, 블랭킹 기간(65) 내에서 진행될 수 있는 발광 구간에 관한 도시는 생략하였다.
도 30d는 하나의 영상 프레임에 대한 영상 프레임 기간(60) 및 블랭킹 기간(65) 동안, 도 30b의 제 3 스캔 드라이버 회로(30) 즉, n 번째 로우 라인에 대응되는 제 3 스캔 드라이버 회로(30)로 입력되는 입력 신호들(특히, 전술한 Carry(n-1) 신호, 4 종류의 클럭 신호 및 4 종류의 글로벌 신호)과 출력 신호들(특히, Carry(n) 및 SPWM(n))의 구동 타이밍, 및 제 3 스캔 드라이버 회로(30)의 Q(n), QB(n), H 노드의 전압 변화를 도시하고 있다.
도 30b 및 30d를 함께 참조하면, 제 3 스캔 드라이버 회로(30)는, 도 30d에 도시된 바와 같은 입력 신호들의 구동에 의해, 스캔 신호 SPWM(n)(302), 제 9 제어 신호 SPWM(n)(303) 및 캐리 신호 Carry(n)(304)를, 출력 노드들(301)을 통해 각각 출력할 수 있다.
이때, 제 1 클럭 신호들인 CLK 및 CLKB는, 스캔 신호 SPWM(n)(302) 및 제 9 제어 신호 SPWM(n)(303)의 소스가 될 수 있다. 도 30b 및 30d를 참조하면, 영상 프레임 기간(60) 동안 CLK 신호 중 일부가 선택되어 스캔 신호 SPWM(n)(302)로 출력되고, 블랭킹 기간(65) 동안 CLK 신호 중 일부가 선택되어 제 9 제어 신호 SPWM(n)(303)으로 출력되는 것을 볼 수 있다.
또한, 제 3 클럭 신호들인 CLK_Carry 및 CLKB_Carry는, 캐리 신호 Carry(n)(304)의 소스가 될 수 있다. 도 30b 및 30d를 참조하면, 영상 프레임 기간(60) 동안 CLK_Carry 신호 중 일부가 선택되어 캐리 신호 Carry(n)(304)로 출력되는 것을 볼 수 있다.
구체적으로, 도 30d에 도시된 ① 시간 구간에는 Q(n) 노드에 로우 레벨의 전압이 pre-charge되고, 센싱 구동이 수행될 로우 라인이 선택된다. ② 시간 구간에는 Q(n) 노드의 전압이 부트스트랩핑(Bootstrapping)되어 스캔 신호 SPWM(n)(302) 및 캐리 신호 Carry(n)(304)이 출력된다. ③ 시간 구간에는 스캔 신호 SPWM(n)(302) 및 캐리 신호 Carry(n)(304)의 출력이 풀업(pull-up)된다.
한편, ④ 시간 구간에는 Q(n) 노드에 로우 레벨의 전압이 pre-charge되고, ⑤ 시간 구간에는 Q(n) 노드의 전압이 부트스트랩핑(Bootstrapping)되어 제 9 제어 신호 SPWM(n)(303)이 출력된다. ⑥ 시간 구간에는 제 9 제어 신호 SPWM(n)(303)의 출력이 풀업(pull-up)된다.
도 30d에 도시된 ① 내지 ⑥ 시간 구간에서의 제 3 스캔 드라이버 회로(30)의 동작은, 도 27a 내지 27g에서 설명한 스캔 드라이버 회로(26)의 동작과, 도 30b 및 30d에 도시된 회로도 및 타이밍도를 통해 당업자에게 충분히 이해될 수 있으므로, 보다 자세한 설명은 생략한다.
한편, 제 3 스캔 드라이버 회로(30)가 출력하는 제 9 제어 신호(303)는, 도 30a에서 전술한 제 9 제어 신호와 일치함을 확인할 수 있다. 이와 같이 제 3 스캔 드라이버 회로(30)에서 출력된 스캔 신호(302) 및 제 9 제어 신호(303)는, n 번째 로우 라인에 포함된 서브 픽셀 회로들(110)에 제공되게 된다.
또한, 도 30b를 참조하면, 스캔 신호 SPWM(n)(302)과 제 9 제어 신호 SPWM(n)(303)은 하나의 출력 노드에서 출력되는 것을 알 수 있다. 그러나, 출력 노드가 동일함은 별론, 영상 프레임 기간(60) 내에서 출력되는 출력 신호 SPWM(n)(302)는 A 노드에 PWM 데이터 전압을 설정하기 위한 스캔 신호가 되고, 블랭킹 기간(65) 내에서(구체적으로는, 센싱 구동 구간에) 출력되는 출력 신호 SPWM(n)(303)은 A 노드에 제 2 특정 전압을 설정하고, 제 2 특정 전압에 기초하여 제 2 구동 트랜지스터(T3)를 흐르는 제 2 전류를 센싱부(200)로 전달하기 위한 제 9 제어 신호가 됨에 유의해야 한다.
한편, 도 17b, 21b, 25b를 참조하면, 스캔 신호 SPWM(n) 및 제 9 제어 신호 SPWM(n)의 구동 타이밍이 도 12b와 동일한 것을 볼 수 있다. 따라서, 도 30a 내지 30d를 통해 전술한 제 3 스캔 드라이버(3000)는, 도 17a, 21a 및 25a에 도시된 각 서브 픽셀 회로(110)를 포함하는 디스플레이 패널들(100)의 구동에 그대로 이용될 수 있음을 알 수 있다.
도 30e 내지 도 30g는 도 11a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)에 상술한 제 10 제어 신호를 제공하기 위한 제 4 스캔 드라이버를 설명하기 위한 도면이다.
도 30e는 본 개시의 일 실시 예에 따른 제 4 스캔 드라이버 회로의 회로도이다.
제 4 스캔 드라이버 역시 제 3 스캔 드라이버와 같이 복수의 로우 라인에 각각 대응되는 복수의 제 4 스캔 드라이버 회로를 포함할 수 있으며, 도 30e는 n번째 로우 라인에 대응되는 제 4 스캔 드라이버 회로(29')의 회로도를 도시하고 있다.
도 30e에 도시된 바에 따르면, 제 4 스캔 드라이버 회로(30')는 2개의 출력 노드들(301')을 포함한다.
구체적으로, 제 4 스캔 드라이버 회로(30')는, 1) 이전 로우 라인의 출력 캐리 신호(Carry(n-1)), 2) 4 종류의 클럭 신호(구체적으로, 제 1 클럭 신호들(CLK, CLKB) 및 제 3 클럭 신호들(CLK_Carry, CLKB_Carry)), 3) 구동 전압 신호들(VGH, VGL) 및 4) 4 종류의 글로벌 신호(구체적으로, SLS, SPRE, SPRE_B 및 SRE)를 입력 받아, SCCG(n) 및 Carry(n)과 같은 2 종류의 출력 신호를 2 개의 출력 노드들(301')을 통해 각각 출력할 수 있다.
이때, 4 종류의 클럭 신호 및 4 종류의 글로벌 신호의 구동 타이밍은 TCON(400)에 의해 조절될 수 있다. 한편, 4 종류의 글로벌 신호는 TCON(400)에서 직접 제공될 수 있으나, 이에 한정되는 것은 아니다.
한편, 도 30e의 제 4 스캔 드라이버 회로(30')는, 도 30b의 제 3 스캔 드라이버 회로(30)와 비교할 때, 회로 구성은 동일하나 동일한 노드에 입력되는 클럭 신호의 위상이 서로 다른 것을 볼 수 있다. 이는 하나의 로우 라인에 대응되는 제 3 및 제 4 스캔 드라이버 회로(30, 30')를 통해 도 30a에 도시된 바와 같은 제 9 및 제 10 제어 신호의 구동 타이밍을 구현하기 위함이다.
도 30f는 본 개시의 일 실시 예에 따른 제 4 스캔 드라이버(3000')의 블럭도이다. 도 30f는 270개의 로우 라인을 포함하는 디스플레이 패널(100)을 구동하기 위한 제 4 스캔 드라이버(3000')의 일 구성을 도시하고 있다.
도 30f를 참조하면, 제 4 스캔 드라이버(3000')는, 로우 라인마다 하나씩 마련된 제 4 스캔 드라이버 회로들(30'-1 내지 30'-270)을 포함할 수 있다.
이때, 전술한 바와 같이 제 3 및 제 4 스캔 드라이버 회로(30, 30')는 동일한 노드에 상이한 위상의 클럭 신호가 입력되므로, 도 30f의 제 4 스캔 드라이버 회로들(30'-1 내지 30'-270)의 클럭 신호 입력 단자들과 도 30c의 제 3 스캔 드라이버 회로들(30-1 내지 30-270)의 클럭 신호 입력 단자들이 서로 다르게 표시된 것을 볼 수 있다.
다시 도 30f를 참조하면, 제 1 로우 라인에 대한 제 4 스캔 드라이버 회로(30'-1)에서 출력되는 캐리 신호(Carry(1))는, 다음 로우 라인인 제 2 로우 라인에 대한 제 4 스캔 드라이버 회로(30'-2)의 Carry(n-1) 입력 단자에 스타트 신호로 입력된다. 이는 제 270 로우 라인에 대한 제 4 스캔 드라이버 회로(30'-270)까지 마찬가지이다. 제 1 로우 라인에 대한 제 4 스캔 드라이버 회로(30'-1)에는 별도의 스타트 신호(VST)가 입력된다.
한편, 각 로우 라인에 대한 제 4 스캔 드라이버 회로(30'-1 내지 30'-270)의 CLK 입력 단자 및 CLKB 입력 단자에는, CLK 신호 라인 및 CLKB 신호 라인이 로우 라인마다 이전 로우 라인과 반대로 연결된다.
도 30f를 참조하면, 제 4 스캔 드라이버 회로(30'-1)의 CLKB 입력 단자에는 CLKB 신호 라인이 연결되고, CLK 입력 단자에는 CLK 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 제 4 스캔 드라이버 회로(30'-2)의 CLKB 입력 단자에는 CLK 신호 라인이 연결되고, CLK 입력 단자에는 CLKB 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 제 4 스캔 드라이버 회로(30'-270)까지 마찬가지이다.
여기서, CLK 신호 라인 및 CLKB 신호 라인은, 클럭 신호 제공 회로(미도시)로부터 제 1 클럭 신호들인 CLK 및 CLKB가 각각 인가되는 라인이다. CLK 신호와 CLKB 신호는 서로 반대되는 위상을 가지며, 출력 신호 SCCG(n)의 소스가 된다.
또한, 각 로우 라인에 대한 제 4 스캔 드라이버 회로(30'-1 내지 30'-270)의 CLKB_Carry 입력 단자에는, CLK_Carry 신호 라인 및 CLKB_Carry 신호 라인이 로우 라인마다 교번적으로 하나씩 연결된다.
도 30f를 참조하면, 제 4 스캔 드라이버 회로(30'-1)의 CLKB_Carry 입력 단자에는 CLKB_Carry 신호 라인이 연결된다. 그러나, 다음 로우 라인에 대한 제 4 스캔 드라이버 회로(30'-2)의 CLKB_Carry 입력 단자에는 CLK_Carry 신호 라인이 연결되는 것을 볼 수 있다. 이는 제 270 로우 라인에 대한 제 4 스캔 드라이버 회로(30'-270)까지 마찬가지이다.
여기서, CLK_Carry 신호 라인 및 CLKB_Carry 신호 라인은, 클럭 신호 제공 회로(미도시)로부터 제 3 클럭 신호들인 CLK_Carry 및 CLKB_Carry가 각각 인가되는 라인이다. CLK_Carry 신호 및 CLKB_Carry 신호는 영상 프레임 기간(60) 동안 서로 반대되는 위상을 가지며, 출력 신호 Carry(n)의 소스가 된다.
한편, 도 30f에 도시된 바와 같이, 각 로우 라인에 대한 제 4 스캔 드라이버 회로(30'-1 내지 30'-270)의 SPRE 입력 단자 및 SPRE_B 입력 단자에는, SPRE 신호 라인 및 SPRE_B 신호 라인이 각각 연결된다. 이때, SPRE 신호 라인 및 SPRE_B 신호 라인은 센스 프리-차지 신호들인 SPRE 및 SPRE_B가 각각 인가되는 라인이다. SPRE 신호 및 SPRE_B 신호는 서로 반대되는 위상을 갖는다.
또한, 도 30f에 도시된 바와 같이, 각 로우 라인에 대한 제 4 스캔 드라이버 회로(30'-1 내지 30'-270)의 SLS 입력 단자에는, SLS 신호 라인이 연결된다. 이때, SLS 신호 라인은 센싱 라인 선택 신호인 SLS가 인가되는 라인이다.
또한, 도 30f에 도시된 바와 같이, 각 로우 라인에 대한 제 4 스캔 드라이버 회로(30'-1 내지 30'-270)의 SRE 입력 단자에는, SRE 신호 라인이 연결된다. 이때, SRE 신호 라인은 센스 리셋 신호인 SRE가 인가되는 라인이다.
도 30g는 도 30e의 제 4 스캔 드라이버 회로(30')의 구동을 위한 각종 신호들의 타이밍도이다. 도 30g에서는 설명의 편의를 위해, 전술한 참조 번호 66에 해당하는 시간 구간 즉, 블랭킹 기간(65) 내에서 진행될 수 있는 발광 구간에 관한 도시는 생략하였다.
도 30g는 하나의 영상 프레임에 대한 영상 프레임 기간(60) 및 블랭킹 기간(65) 동안, 도 30e의 제 2 스캔 드라이버 회로(29') 즉, n 번째 로우 라인에 대응되는 제 4 스캔 드라이버 회로(30')로 입력되는 입력 신호들(특히, 전술한 Carry(n-1) 신호, 4 종류의 클럭 신호 및 4 종류의 글로벌 신호)과 출력 신호들(특히, Carry(n) 및 SCCG(n))의 구동 타이밍, 및 제 4 스캔 드라이버 회로(30')의 Q(n), QB(n), H 노드의 전압 변화를 도시하고 있다.
도 30e 및 30g를 함께 참조하면, 제 4 스캔 드라이버 회로(30')는, 도 30g에 도시된 바와 같은 입력 신호들의 구동에 의해, 스캔 신호 SCCG(n)(302'), 제 10 제어 신호 SCCG(n)(303') 및 캐리 신호 Carry(n)(304')를, 출력 노드들(301')을 통해 각각 출력할 수 있다.
이때, 제 1 클럭 신호들인 CLK 및 CLKB는, 스캔 신호 SCCG(n)(302') 및 제 10 제어 신호 SCCG(n)(303')의 소스가 될 수 있다. 도 30e 및 30g를 참조하면, 영상 프레임 기간(60) 동안 CLKB 신호 중 일부가 선택되어 스캔 신호 SCCG(n)(302')로 출력되고, 블랭킹 기간(65) 동안 CLKB 신호 중 일부가 선택되어 제 10 제어 신호 SCCG(n)(303')으로 출력되는 것을 볼 수 있다.
또한, 제 3 클럭 신호들인 CLK_Carry 및 CLKB_Carry는, 캐리 신호 Carry(n)(304')의 소스가 될 수 있다. 도 30e 및 30g를 참조하면, 영상 프레임 기간(60) 동안 CLKB_Carry 신호 중 일부가 선택되어 캐리 신호 Carry(n)(304')로 출력되는 것을 볼 수 있다.
구체적으로, 도 30g에 도시된 ① 시간 구간에는 Q(n) 노드에 로우 레벨의 전압이 pre-charge되고, 센싱 구동이 수행될 로우 라인이 선택된다. ② 시간 구간에는 Q(n) 노드의 전압이 부트스트랩핑(Bootstrapping)되어 스캔 신호 SCCG(n)(302') 및 캐리 신호 Carry(n)(304')이 출력된다. ③ 시간 구간에는 스캔 신호 SCCG(n)(302') 및 캐리 신호 Carry(n)(304')의 출력이 풀업(pull-up)된다.
한편, ④ 시간 구간에는 Q(n) 노드에 로우 레벨의 전압이 pre-charge되고, ⑤ 시간 구간에는 Q(n) 노드의 전압이 부트스트랩핑(Bootstrapping)되어 제 10 제어 신호 SCCG(n)(303')이 출력된다. ⑥ 시간 구간에는 제 10 제어 신호 SCCG(n)(303')의 출력이 풀업(pull-up)된다.
도 30g에 도시된 ① 내지 ⑥ 시간 구간에서의 제 4 스캔 드라이버 회로(30')의 동작은, 도 27a 내지 27g에서 설명한 스캔 드라이버 회로(26)의 동작과, 도 30e 및 30g에 도시된 회로도 및 타이밍도를 통해 당업자에게 충분히 이해될 수 있으므로, 보다 자세한 설명은 생략한다.
한편, 제 4 스캔 드라이버 회로(30')가 출력하는 제 10 제어 신호(303')는, 도 30a에서 전술한 제 10 제어 신호와 일치함을 확인할 수 있다. 이와 같이 제 4 스캔 드라이버 회로(30)에서 출력된 스캔 신호(302') 및 제 10 제어 신호(303')는, n 번째 로우 라인에 포함된 서브 픽셀 회로들(110)에 제공되게 된다.
또한, 도 30e를 참조하면, 스캔 신호 SCCG(n)(302')과 제 10 제어 신호 SCCG(n)(303')은 하나의 출력 노드에서 출력되는 것을 알 수 있다. 그러나, 출력 노드가 동일함은 별론, 영상 프레임 기간(60) 내에서 출력되는 출력 신호 SCCG(n)(302')는 A 노드에 정전류원 데이터 전압을 설정하기 위한 스캔 신호가 되고, 블랭킹 기간(65) 내에서(구체적으로는, 센싱 구동 구간에) 출력되는 출력 신호 SCCG(n)(303')은 A 노드에 제 1 특정 전압을 설정하고, 제 1 특정 전압에 기초하여 제 1 구동 트랜지스터(T9)를 흐르는 제 1 전류를 센싱부(200)로 전달하기 위한 제 10 제어 신호가 됨에 유의해야 한다.
한편, 도 17b, 21b, 25b를 참조하면, 스캔 신호 SCCG(n) 및 제 10 제어 신호 SCCG(n)의 구동 타이밍이 도 12b와 동일한 것을 볼 수 있다. 따라서, 도 30e 내지 30g를 통해 전술한 제 4 스캔 드라이버(3000')는, 도 17a, 21a 및 25a에 도시된 각 서브 픽셀 회로(110)를 포함하는 디스플레이 패널들(100)의 구동에 그대로 이용될 수 있음을 알 수 있다.
이상에서 설명한 바와 같은 제 3 스캔 드라이버(3000) 및 제 4 스캔 드라이버(3000')의 동작을 통해, 도 30a에 도시된 제 9 및 제 10 제어 신호가 도 12a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)에 제공될 수 있다.
한편, 전술한 바와 같이, 본 개시의 일 실시 예에 따르면, 스캔 드라이버(260, 280, 290, 290', 3000, 3000')는, 영상 프레임에 대한 블랭킹 구간(65) 내에서, SLS 신호에 의해 랜덤하게 선택된 하나의 로우 라인에 포함된 서브 픽셀 회로들(110)에 센싱 구동을 위한 제어 신호(또는 제어 신호들)을 제공하여 디스플레이 패널(100)을 센싱 구동할 수 있다.
이와 같이, 센싱 구동이 수행될 로우 라인이 랜덤하게 결정되는 이유는, 본 개시의 다양한 실시 예들에서 디스플레이 패널(100)은 프로그레시브 구동 방식으로 구동되므로, 예를 들어, 제 1 영상 프레임에 대한 센싱 구동 구간에는 제 1 로우 라인에 대한 센싱 구동이 수행되고, 제 2 영상 프레임에 대한 센싱 구동 구간에는 제 2 로우 라인에 대한 센싱 구동이 수행되며, 제 3 영상 프레임에 대한 센싱 구동 구간에는 제 3 로우 라인에 대한 센싱 구동이 수행되는 방식으로 센싱 구동이 로우 라인 순으로 수행될 경우, 라인성 무라가 디스플레이 패널(100) 상에서 로우 라인 순으로 진행되게 되어 사람의 눈에 시인될 수 있기 때문이다. 이때, 라인성 무라는 센싱 구동이 수행된 로우 라인의 서브 픽셀 회로들(110)에서 센싱 구동으로 인해 발생한 각종 노이즈가 커플링 효과 등을 통해 다음 로우 라인의 서브 픽셀 회로들(110)에 영향을 미쳐 발생하는 라인 형태의 무라를 의미한다.
따라서, 본 개시의 다양한 실시 예들에서는, TCON(400)에서 제공되는 SLS 신호를 통해 센싱 구동이 수행될 로우 라인을 랜덤하게 결정함으로써, 상술한 라인성 무라가 사람의 눈에 시인될 가능성을 없앨 수 있다.
도 31a 및 도 31b는 랜덤 센싱 즉, 센싱 구동이 수행될 로우 라인이 랜덤하게 결정되는 방식을 설명하기 위한 도면이다.
도 31a는 본 개시의 일 실시 예에 다른 랜덤 센싱 과정을 나타낸 타이밍도이다.
도 31a의 우측에 도시된 스캔 드라이버 회로의 일부 구성에서 보는 바와 같이, 본 개시의 다양한 실시 예들에서는, 복수의 로우 라인에 각각 대응되는 복수의 스캔 드라이버 회로들 중, SLS 구동 신호에 의해 이전 로우 라인의 출력 캐리 신호 Carry(n-1)가 H 노드에 인가되는 스캔 드라이버 회로가, 센싱 구동을 위한 제어 신호를 출력하게 된다. 즉, SLS 신호의 구동 타이밍과 Carry(n-1) 신호의 구동 타이밍이 일치하는 경우 n 번째 로우 라인이 센싱 구동을 수행할 로우 라인으로 결정된다.
예를 들어, 도 31a의 좌측 타이밍도를 참조하면, 첫번째 영상 프레임의 경우, 영상 프레임 기간에서 SLS 신호의 구동 타이밍과 Carry(4) 신호의 구동 타이밍과 일치하므로, 블랭킹 기간에서 5 번째 로우 라인에 대한 제어 신호(Sense(5))가 출력된다. 한편, 두번째 영상 프레임의 경우, 영상 프레임 기간에서 SLS 신호의 구동 타이밍과 Carry(2) 신호의 구동 타이밍이 일치하므로, 블랭킹 기간에서 3 번째 로우 라인에 대한 제어 신호(Sense(3))가 출력되는 것을 볼 수 있다.
즉, 본 개시의 일 실시 예에 따르면, TCON(400)은 SLS 신호의 구동 타이밍을 조정하여 센싱 구동이 수행될 로우 라인을 선택할 수 있다. 이때, TCON(400)은 영상 프레임마다 SLS 신호의 구동 타이밍을 랜덤하게 선택할 수 있으며, 이에 따라, 센싱 구동이 수행될 로우 라인이 랜덤하게 결정될 수 있다.
한편, 이 경우에도 TCON(400)은, 디스플레이 패널(100)의 모든 로우 라인의 개수와 동일한 개수의 연속된 영상 프레임들에 대한 구동이 완료되면 모든 로우 라인에 대한 센싱 구동이 완료되도록, 센싱 구동이 수행될 로우 라인을 랜덤하게 결정할 수 있다. 즉, 이 경우 상기 디스플레이 패널(100)의 모든 로우 라인의 개수와 동일한 개수의 연속된 영상 프레임들에 대한 구동이 진행되는 동안, 센싱 구동은 각 로우 라인에 대해 한번씩만 수행되며, 중복되지 않는다.
도 31b는 영상 프레임 시간을 기준으로 랜덤 센싱 과정을 설명하기 위한 개념도이다.
도 31b를 참조하면, K 번째 영상 프레임 시간에는, 영상 프레임 기간(Write) 동안 SLS 신호와 Carry(n-1) 신호의 구동 타이밍이 일치하므로, 블랭킹 기간(Blank) 동안 n 번째 로우 라인에 대해 센싱 구동이 수행된다. 이때, n 번째 로우 라인에 대한 센싱 구동을 위한 제어 신호는, n 번째 로우 라인에 대응되는 스캔 드라이버로 인가되는 SPRE 신호의 구동 타이밍과 SRE 신호의 구동 타이밍 사이에서 구동된다.
한편, K+1 번째 영상 프레임 시간에는, 영상 프레임 기간(Write) 동안 SLS 신호와 Carry(n-8) 신호의 구동 타이밍이 일치하므로, 블랭킹 기간(Blank) 동안 n-7 번째 로우 라인에 대한 센싱 구동이 수행된다. 이때, n-7 번째 로우 라인에 대한 제어 신호는, n-7 번째 로우 라인에 대응되는 스캔 드라이버로 인가되는 SPRE 신호의 구동 타이밍과 SRE 신호의 구동 타이밍 사이에서 구동된다.
이상에서는, 도 26a 내지 31b를 통해, 하나의 영상 프레임 당 하나의 로우 라인에 대해 센싱 구동이 수행되는 실시 예를 구체적으로 설명하였다. 그러나, 실시 예가 이에 한정되는 것은 아니며, 한 영상 프레임 당 복수의 로우 라인에 대해 센싱 구동이 수행될 수도 있음은 전술한 바와 같다.
하나의 영상 프레임 당 복수의 로우 라인에 대해 센싱 구동이 수행되는 실시 예들의 경우, 전술한 설명들을 통해 충분히 유추 내지 이해될 수 있으므로, 추가적인 설명은 생략한다.
도 32a는 본 개시의 일 실시 예에 따른 디스플레이 패널(100)의 단면도이다. 도 32a에서는 설명의 편의를 위해, 디스플레이 패널(100)에 포함된 하나의 픽셀만을 도시하였다.
도 32a에 따르면, 디스플레이 패널(100)은 글래스 기판(80), TFT 층(70) 및 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)를 포함할 수 있다. 이때, 전술한 서브 픽셀 회로(110)는 TFT(Thin Film Transistor)로 구현되어, 글래스 기판(80)상의 TFT 층(70)에 포함될 수 있다.
무기 발광 소자 R, G, B(120-1, 120-2, 120-3) 각각은, 대응되는 서브 픽셀 회로(110)와 전기적으로 연결되도록 TFT 층(70) 위에 실장되어 전술한 서브 픽셀을 구성할 수 있다.
도면에 도시하지는 않았지만, TFT 층(70)에는 무기 발광 소자(120-1, 120-2, 120-3)로 구동 전류를 제공하기 위한 서브 픽셀 회로(110)가 무기 발광 소자(120-1, 120-2, 120-3)별로 존재하며, 무기 발광 소자(120-1, 120-2, 120-3) 각각은 대응되는 서브 픽셀 회로(110)와 전기적으로 연결되도록 TFT 층(70) 위에 각각 실장 내지 배치될 수 있다.
한편, 도 32a에서는 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)가 플립 칩(flip chip) 타입의 마이크로 LED인 것을 예로 들어 도시하였다. 그러나, 이에 한정되는 것은 아니며, 실시 예에 따라 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)는 수평(lateral) 타입이나 수직(vertical) 타입의 마이크로 LED가 될 수도 있다.
도 32b는 본 개시의 다른 일 실시 예에 따른 디스플레이 패널(100)의 단면도이다.
도 32b에 따르면, 디스플레이 패널(100)은, 글래스 기판(80)의 일면에 형성된 TFT 층(70), TFT 층(70) 위에 실장된 무기 발광 소자 R, G, B(120-1, 120-2, 120-3), 구동부(500), 센싱부(200), 그리고, TFT 층(70)에 형성된 서브 픽셀 회로(110)와 구동부 및/또는 센싱부(500, 200)를 전기적으로 연결하기 위한 연결 배선(90)을 포함할 수 있다.
전술한 바와 같이, 본 개시의 일 실시 예에 따르면, 구동부(500)의 각종 드라이버나 회로들 중 적어도 일부는, 별도의 칩 형태로 구현되어 글래스 기판(80)의 후면에 배치되고, 연결 배선(90)을 통해 TFT 층(70)에 형성된 서브 픽셀 회로들(110)과 연결될 수 있다. 또한, 본 개시의 일 실시 예에 따르면, 센싱부(200) 역시 글래스 기판(80)의 후면에 배치되고, 연결 배선(90)을 통해 TFT 층(70)에 형성된 서브 픽셀 회로들(110)과 연결될 수도 있다.
이와 관련하여, 도 32b를 참조하면, TFT 층(70)에 포함된 서브 픽셀 회로들(110)은 TFT 패널(이하, TFT 층(70)과 글래스 기판(80)을 합하여 TFT 패널이라 한다.)의 에지(또는 측면)에 형성된 연결 배선(90)을 통해 구동부(500) 및/또는 센싱부(200)와 전기적으로 연결되는 것을 볼 수 있다. 이때, 연결 배선(90)은 전술한 스캔 라인(SCL), 데이터 라인(DL), 센싱 라인(SSL) 중 적어도 일부를 포함할 수 있다.
이와 같이, 디스플레이 패널(100)의 에지 영역에 연결 배선(90)을 형성하여 TFT 층(70)에 포함된 서브 픽셀 회로들(110)과 구동부(500) 및/또는 센싱부(200)를 연결하는 이유는, 글래스 기판(80)를 관통하는 홀(Hole)을 형성하여 서브 픽셀 회로들(110)과 구동부(500) 및/또는 센싱부(200)를 연결하는 경우, TFT 패널(70, 80)의 제조 공정과 홀에 전도성 물질을 채우는 공정 사이의 온도 차이로 인해 글래스 기판(80)에 크랙이 생기는 등의 문제가 발생할 수 있기 때문이다.
한편, 전술한 바와 같이, 본 개시의 다른 일 실시 예에 따르면, 구동부(500)의 각종 드라이버 및 회로들 중 적어도 일부는, 디스플레이 패널(100) 내의 TFT 층에 형성된 서브 픽셀 회로들과 함께 TFT 층에 형성되어 서브 픽셀 회로들과 연결될 수도 있다. 도 32c는 이러한 실시 예를 도시하고 있다.
도 32c는 본 개시의 일 실시 예에 따른 TFT 층(70)의 평면도이다. 도 32c를 참조하면, TFT 층(70)에는 하나의 픽셀(10)이 차지하는 영역(이 영역에는 픽셀(10)에 포함된 R, G, B 서브 픽셀 각각에 대응되는 서브 픽셀 회로들(110)이 존재한다.) 외에 나머지 영역(11)이 존재하는 것을 볼 수 있다.
이와 같이, TFT 층(70)에는 나머지 영역(11)들이 존재하므로, 이러한 나머지 영역(11)들에 전술한 구동부(500)의 각종 드라이버나 회로들 중 일부가 형성될 수 있다.
도 32c는 전술한 게이트 드라이버들이 TFT 층(70)의 상기 나머지 영역(11)에 구현된 예를 도시하고 있다. 이와 같이, TFT 층(70) 내부에 게이트 드라이버가 형성된 구조를 GIP(Gate In Panel) 구조라고 부를 수 있으나, 명칭에 이에 한정되는 것은 아니다.
한편, 도 32c는 하나의 예시일 뿐, TFT 층(70)의 나머지 영역(11)에 포함될 수 있는 회로가 게이트 드라이버에 한정되는 것은 아니다. 실시 예에 따라, TFT 층(70)에는 R, G, B 서브 픽셀을 각각 선택하기 위한 디먹스(DeMUX) 회로, 정전기로부터 서브 픽셀 회로(110)를 보호하기 위한 ESD(Electro Static Discharge) 보호 회로, 스윕 전압 제공 회로 등이 더 포함될 수도 있을 것이다.
이상에서는, TFT 층(70)이 형성되는 기판이 글래스 기판(80)인 경우를 예로 들었으나, 실시 예가 이에 한정되는 것은 아니다. 가령, 합성 수지 기판 상에 TFT 층(70)이 형성될 수도 있다. 이 경우에는 합성 수지 기판을 관통하는 홀을 통해 TFT 층(70)의 서브 픽셀 회로들(100)과 구동부(500) 및/또는 센싱부(200)가 연결될 수도 있을 것이다.
한편, 이상에서는, TFT 층(70)에 서브 픽셀 회로(110)가 구현되는 예를 설명하였다. 그러나, 실시 예가 이에 한정되는 것은 아니다. 즉, 본 개시의 다른 일 실시 예에 따르면, 서브 픽셀 회로(110) 구현 시, TFT 층(70)을 이용하지 않고, 서브 픽셀 단위 또는 픽셀 단위로, 초소형 마이크로 IC 형태의 픽셀 회로칩을 구현하고, 이를 기판 위에 실장하는 것도 가능하다. 이때, 서브 픽셀 회로 칩이 실장되는 위치는, 예를 들어, 대응되는 무기 발광 소자(120)의 주변일 수 있으나, 이에 한정되는 것은 아니다.
또한, 이상에서는, TFT 층(70)에 게이트 드라이버들이 형성된 것을 예로 들었으나, 실시 예가 이에 한정되는 것은 아니다. 즉, 본 개시의 다른 일 실시 예에 따르면, 게이트 드라이버들(예를 들어, 스캔 드라이버, 에미션 드라이버, 스윕 드라이버) 또는 게이트 드라이버들을 구성하는 각 로우 라인별 게이트 드라이버 회로들(로우 라인별 스캔 드라이버 회로들, 로우 라인별 에미션 드라이버 회로들, 로우 라인별 스윕 드라이버 회로들)은, 초소형 마이크로 IC 형태의 게이트 드라이버 칩 또는 게이트 드라이버 회로 칩들로 구현되어 TFT 층(70) 상에 실장될 수도 있다.
또한, 상술한 본 개시의 다양한 실시 예들에서, TFT 층(또는 TFT 패널)을 구성하는 TFT는 특정 구조나 타입으로 한정되지 않는다, 즉, 본 개시의 다양한 예들에서 인용된 TFT는, LTPS(Low Temperature Poly Silicon) TFT, 산화물(oxide) TFT, 실리콘(poly silicon or a-silicon) TFT, 유기 TFT, 그래핀 TFT 등으로도 구현될 수 있으며, Si wafer CMOS공정에서 P type(or N-type) MOSFET만 만들어 적용할 수도 있다.
한편, 본 개시의 일 실시 예에 따르면 디스플레이 장치(1000)는, 단일 단위로 웨어러블 기기(wearable device), 포터블 기기(portable device), 핸드헬드 기기(handheld device) 및 디스플레이가 필요한 각종 전자 제품이나 전장 제품에 적용될 수 있다.
또한, 본 개시의 일 실시 예에 따르면 디스플레이 장치(1000)는, 하나의 디스플레이 모듈일 수 있다. 이 경우, 복수의 디스플레이 모듈이 결합 내지 조립되어 퍼스널 컴퓨터(personal computer)용 모니터, TV 등과 같은 하나의 소형 디스플레이 제품이나, 디지털 사이니지(digital signage), 전광판(electronic display) 등과 같은 하나의 대형 디스플레이 제품을 구성할 수 있다.
이상 설명한 바와 같은 본 개시의 다양한 실시 예에 따르면, 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화되는 것을 방지할 수 있다. 또한, 구동 트랜지스터들 간의 문턱 전압 및 이동도 차이로 인해 영상에 나타날 수 있는 얼룩을 용이하게 보상할 수 있다. 또한, 색상의 보정이 용이해 진다. 또한, 모듈 형태의 디스플레이 패널들을 조합하여 대면적 디스플레이 패널을 구성하는 경우나, 하나의 대형 디스플레이 패널을 구성하는 경우에도, 보다 용이하게 얼룩 보상 및 색상 보정이 가능하다. 또한, 디스플레이 패널 구동시 소비되는 소비 전력을 줄일 수 있다. 또한, 디스플레이 패널의 위치별로 상이하게 발생하는 구동 전압의 강하가 데이터 전압의 설정 과정에 미치는 영향을 보상할 수 있게 된다. 또한, 보다 최적화된 구동 회로의 설계가 가능하며, 안정적이고 효율적으로 무기 발광 소자를 구동할 수 있게 된다. 또한, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 문제를 개선할 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 따른 실시 예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 한 것이고, 이러한 실시 예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 따라서, 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1000 : 디스플레이 장치
100 : 디스플레이 패널 200 : 센싱부
300 : 보정부 500 : 구동부
100 : 디스플레이 패널 200 : 센싱부
300 : 보정부 500 : 구동부
Claims (20)
- 디스플레이 장치에 있어서,
복수의 무기 발광 소자로 구성된 픽셀이 복수의 로우 라인에 배치된 픽셀 어레이, 및 상기 픽셀 어레이의 무기 발광 소자들에 각각 대응되는 서브 픽셀 회로들을 포함하는 디스플레이 패널;
영상 프레임의 영상 데이터 전압을 상기 서브 픽셀 회로들에 설정하기 위한 스캔 신호를 상기 서브 픽셀 회로들에 로우 라인 순으로 제공하는 스캔 드라이버;
상기 스캔 신호에 의해 설정된 영상 데이터 전압에 기초하여 상기 픽셀 어레이의 무기 발광 소자들을 발광시키기 위한 에미션 신호를 상기 서브 픽셀 회로들에 로우 라인 순으로 제공하는 에미션 드라이버;
상기 영상 프레임에 대한 센싱 구간 동안, 상기 복수의 로우 라인 중 일부 로우 라인의 서브 픽셀 회로들 각각에 포함된 구동 트랜지스터를 흐르는 전류를 센싱하고, 상기 센싱된 전류에 대응되는 센싱 데이터를 출력하는 센싱부; 및
상기 센싱 데이터에 기초하여 영상 데이터 전압을 보정하는 보정부;를 포함하고,
상기 스캔 드라이버는,
상기 센싱 구간 동안, 상기 일부 로우 라인의 서브 픽셀 회로들에 특정 전압을 설정하고 상기 설정된 특정 전압에 기초하여 상기 구동 트랜지스터를 흐르는 전류를 상기 센싱부로 전달하기 위한, 제어 신호를 상기 일부 로우 라인의 서브 픽셀 회로들에 제공하는 디스플레이 장치. - 제 1 항에 있어서,
상기 스캔 드라이버는,
상기 센싱 구간 동안, 상기 복수의 로우 라인 중 하나의 로우 라인의 서브 픽셀 회로들에 상기 제어 신호를 제공하는 디스플레이 장치. - 제 2 항에 있어서,
상기 하나의 로우 라인은, 상기 복수의 로우 라인 중에서 랜덤하게 결정되는 디스플레이 장치. - 제 3 항에 있어서,
상기 스캔 드라이버는,
연속된 영상 프레임들에 대한 복수의 센싱 구간 동안, 상기 디스플레이 패널의 전체 로우 라인들의 서브 픽셀 회로들에 상기 제어 신호를 제공하며,
상기 연속된 영상 프레임들의 개수는, 상기 복수의 로우 라인의 개수와 동일한 디스플레이 장치. - 제 1 항에 있어서,
상기 디스플레이 패널의 서브 픽셀 회로들은,
로우 라인마다 데이터 설정 구간 및 복수의 발광 구간 순으로 구동되고,
상기 스캔 드라이버는,
각 로우 라인의 데이터 설정 구간에서 상기 각 로우 라인의 서브 픽셀 회로들에 상기 스캔 신호를 제공하고,
상기 에미션 드라이버는,
각 로우 라인의 복수의 발광 구간 각각에서 상기 각 로우 라인의 서브 픽셀 회로들에 상기 에미션 신호를 제공하는 디스플레이 장치. - 제 5 항에 있어서,
상기 복수의 발광 구간 중 첫 번째 발광 구간은, 상기 데이터 설정 구간과 시간적으로 연속되고,
상기 복수의 발광은, 서로 기설정된 시간 간격을 갖는 디스플레이 장치. - 제 1 항에 있어서,
상기 센싱 구간은, 상기 영상 프레임에 대한 블랭킹 기간 내에 포함되는 디스플레이 장치. - 제 1 항에 있어서,
상기 영상 데이터 전압은, 정전류원 데이터 전압 및 PWM(pulse width modulation) 데이터 전압을 포함하고,
상기 특정 전압은, 제 1 특정 전압 및 제 2 특정 전압을 포함하며,
상기 디스플레이 패널의 서브 픽셀 회로들 각각은,
제 1 구동 트랜지스터를 포함하고, 상기 제 1 구동 트랜지스터의 게이트 단자에 설정된 상기 정전류원 데이터 전압에 기초하여 결정되는 크기(magnitude)의 구동 전류를 상기 무기 발광 소자로 제공하는 정전류원 회로;
제 2 구동 트랜지스터를 포함하고, 상기 제 2 구동 트랜지스터의 게이트 단자에 설정된 상기 PWM 데이터 전압에 기초하여 상기 구동 전류가 상기 무기 발광 소자로 제공되는 시간을 제어하는 PWM 회로;
상기 제 1 구동 트랜지스터의 게이트 단자에 설정된 상기 제 1 특정 전압에 기초하여 상기 제 1 구동 트랜지스터를 흐르는 제 1 전류를, 온된 동안 상기 센싱부로 전달하는 제 1 트랜지스터; 및
상기 제 2 구동 트랜지스터의 게이트 단자에 설정된 상기 제 2 특정 전압에 기초하여 상기 제 2 구동 트랜지스터를 흐르는 제 2 전류를, 온된 동안 상기 센싱부로 전달하는 제 2 트랜지스터;를 포함하는 디스플레이 장치. - 제 8 항에 있어서,
상기 정전류원 데이터 전압 및 상기 제 1 특정 전압을 제공하는 제 1 데이터 드라이버; 및
상기 PWM 데이터 전압 및 상기 제 2 특정 전압을 제공하는 제 2 데이터 드라이버;를 포함하고,
상기 스캔 드라이버는,
상기 정전류원 데이터 전압 및 상기 PWM 데이터 전압을 상기 정전류원 회로 및 상기 PWM 회로에 각각 설정하기 위한 제 1 스캔 신호를 제공하는 제 1 스캔 드라이버;를 포함하는 디스플레이 장치. - 제 9 항에 있어서,
상기 제 1 스캔 드라이버는,
상기 복수의 로우 라인에 각각 대응되는 복수의 제 1 스캔 드라이버 회로;를 포함하고,
상기 복수의 제 1 스캔 드라이버 회로는,
상기 디스플레이 패널의 서브 픽셀 회로들에 상기 제 1 스캔 신호를 로우 라인 순으로 각각 제공하여, 상기 디스플레이 패널의 서브 픽셀 회로들 각각에 포함된 제 1 구동 트랜지스터의 게이트 단자 및 제 2 구동 트랜지스터의 게이트 단자에 상기 정전류원 데이터 전압 및 상기 PWM 데이터 전압을 로우 라인 순으로 각각 설정하고,
상기 복수의 제 1 스캔 드라이버 회로 중 상기 일부 로우 라인에 대응되는 적어도 하나의 제 1 스캔 드라이버 회로 각각은,
상기 센싱 구간 동안 상기 제어 신호를 제공하여, 상기 일부 로우 라인의 서브 픽셀 회로들 각각에 포함된 제 1 구동 트랜지스터의 게이트 단자 및 제 2 구동 트랜지스터의 게이트 단자에 상기 제 1 및 제 2 특정 전압을 각각 설정하고 상기 제 1 및 제 2 전류를 상기 센싱부로 전달하는 디스플레이 장치. - 제 10 항에 있어서,
하나의 서브 픽셀 회로에 설정되는 상기 PWM 데이터 전압 및 상기 정전류원 데이터 전압은, 상기 제 2 및 제 1 데이터 드라이버로부터 별도의 배선을 통해 동시에 제공되며, 상기 제 1 스캔 신호에 따라 상기 하나의 서브 픽셀 회로에 포함된 제 2 및 제 1 구동 트랜지스터의 게이트 단자에 동시에 설정되고,
하나의 서브 픽셀 회로에 설정되는 상기 제 2 및 제 1 특정 전압은, 상기 제 2 및 제 1 데이터 드라이버로부터 상기 별도의 배선을 통해 순차적으로 제공되고, 상기 제어 신호에 따라 상기 하나의 서브 픽셀 회로에 포함된 제 2 및 제 1 구동 트랜지스터의 게이트 단자에 순차적으로 설정되는 디스플레이 장치. - 제 10 항에 있어서,
상기 제어 신호는,
상기 제 2 및 제 1 특정 전압을 상기 제 2 및 제 1 구동 트랜지스터의 게이트 단자에 순차적으로 각각 설정하기 위한 제 1 제어 신호, 상기 제 2 구동 트랜지스터의 게이트 단자에 상기 제 2 특정 전압이 설정된 동안 상기 제 2 트랜지스터를 온 시키기 위한 제 2 제어 신호, 및 상기 제 1 구동 트랜지스터의 게이트 단자에 상기 제 1 특정 전압이 설정된 동안 상기 제 1 트랜지스터를 온시키기 위한 제 3 제어 신호를 포함하고,
상기 적어도 하나의 제 1 스캔 드라이버 회로는,
상기 센싱 구간 동안, 상기 일부 로우 라인의 서브 픽셀 회로들에 상기 제 1 내지 제 3 제어 신호를 각각 별도로 제공하는 디스플레이 장치. - 제 10 항에 있어서,
상기 제어 신호는,
상기 일부 로우 라인의 서브 픽셀 회로들 각각에 포함된 제 2 구동 트랜지스터의 게이트 단자 및 제 1 구동 트랜지스터의 게이트 단자에 상기 제 2 및 제 1 특정 전압을 순차적으로 각각 설정하고(for setting and), 상기 제 2 구동 트랜지스터의 게이트 단자에 상기 제 2 특정 전압이 설정된 동안 상기 제 2 트랜지스터를 온 시키고(for turning on), 상기 제 1 구동 트랜지스터의 게이트 단자에 상기 제 1 특정 전압이 설정된 동안 상기 제 1 트랜지스터를 온(for turning on)시키기 위한, 제 4 제어 신호를 포함하고,
상기 적어도 하나의 제 1 스캔 드라이버 회로는,
상기 센싱 구간 동안, 상기 일부 로우 라인의 서브 픽셀 회로들에 상기 제 4 제어 신호를 제공하는 디스플레이 장치. - 제 8 항에 있어서,
상기 정전류원 데이터 전압, 상기 PWM 데이터 전압, 상기 제 1 특정 전압 및 상기 제 2 특정 전압을 제공하는 제 3 데이터 드라이버;를 포함하고,
상기 스캔 드라이버는,
상기 정전류원 데이터 전압을 상기 정전류원 회로에 설정하기 위한 제 2 스캔 신호, 및 상기 제 1 특정 전압을 상기 정전류원 회로에 설정하고 상기 제 1 전류를 상기 센싱부로 전달하기 위한 제 5 제어 신호를 제공하는 제 2 스캔 드라이버; 및
상기 PWM 데이터 전압을 상기 PWM 회로에 설정하기 위한 제 3 스캔 신호 및, 상기 제 2 특정 전압을 상기 PWM 회로에 설정하고 상기 제 2 전류를 상기 센싱부로 전달하기 위한 제 6 제어 신호를 제공하는 제 3 스캔 드라이버;를 포함하는 디스플레이 장치. - 제 14 항에 있어서,
상기 제 2 스캔 드라이버는,
상기 복수의 로우 라인에 각각 대응되는 복수의 제 2 스캔 드라이버 회로;를 포함하고,
상기 복수의 제 2 스캔 드라이버 회로는,
상기 디스플레이 패널의 서브 픽셀 회로들에 상기 제 2 스캔 신호를 로우 라인 순으로 각각 제공하여, 상기 디스플레이 패널의 서브 픽셀 회로들 각각에 포함된 제 1 구동 트랜지스터의 게이트 단자에 상기 정전류원 데이터 전압을 로우 라인 순으로 각각 설정하고,
상기 복수의 제 2 스캔 드라이버 회로 중 상기 일부 로우 라인에 대응되는 적어도 하나의 제 2 스캔 드라이버 회로 각각은,
상기 센싱 구간 동안 상기 제 5 제어 신호를 제공하여, 상기 일부 로우 라인의 서브 픽셀 회로들 각각에 포함된 제 1 구동 트랜지스터의 게이트 단자에 상기 제 1 특정 전압을 설정하고 상기 제 1 전류를 상기 센싱부로 전달하며,
상기 제 3 스캔 드라이버는,
상기 복수의 로우 라인에 각각 대응되는 복수의 제 3 스캔 드라이버 회로;를 포함하고,
상기 복수의 제 3 스캔 드라이버 회로는,
상기 디스플레이 패널의 서브 픽셀 회로들에 상기 제 3 스캔 신호를 로우 라인 순으로 각각 제공하여, 상기 디스플레이 패널의 서브 픽셀 회로들 각각에 포함된 제 2 구동 트랜지스터의 게이트 단자에 상기 PWM 데이터 전압을 로우 라인 순으로 각각 설정하고,
상기 복수의 제 3 스캔 드라이버 회로 중 상기 일부 로우 라인에 대응되는 적어도 하나의 제 3 스캔 드라이버 회로 각각은,
상기 센싱 구간 동안 상기 제 6 제어 신호를 제공하여, 상기 일부 로우 라인의 서브 픽셀 회로들 각각에 포함된 제 2 구동 트랜지스터의 게이트 단자에 상기 제 2 특정 전압을 설정하고 상기 제 2 전류를 상기 센싱부로 전달하는 디스플레이 장치. - 제 15 항에 있어서,
하나의 서브 픽셀 회로에 설정되는 상기 PWM 데이터 전압 및 상기 정전류원 데이터 전압은, 상기 제 3 데이터 드라이버로부터 하나의 배선을 통해 순차적으로 제공되며, 상기 제 3 및 제 2 스캔 신호에 따라 상기 하나의 서브 픽셀 회로에 포함된 제 2 및 제 1 구동 트랜지스터의 게이트 단자에 순차적으로 설정되고,
하나의 서브 픽셀 회로에 설정되는 상기 제 2 및 제 1 특정 전압은, 상기 제 3 데이터 드라이버로부터 상기 하나의 배선을 통해 순차적으로 제공되고, 상기 제 6 및 제 5 제어 신호에 따라 상기 하나의 서브 픽셀 회로에 포함된 제 2 및 제 1 구동 트랜지스터의 게이트 단자에 순차적으로 설정되는 디스플레이 장치. - 제 15 항에 있어서,
상기 5 제어 신호는,
상기 제 1 특정 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 설정하기 위한 제 7 제어 신호, 및 상기 제 1 구동 트랜지스터의 게이트 단자에 상기 제 1 특정 전압이 설정된 동안 상기 제 1 트랜지스터를 온시키기 위한 제 8 제어 신호를 포함하고,
상기 제 6 제어 신호는,
상기 제 2 특정 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 설정하기 위한 제 9 제어 신호, 및 상기 제 2 구동 트랜지스터의 게이트 단자에 상기 제 2 특정 전압이 설정된 동안 상기 제 2 트랜지스터를 온 시키기 위한 제 10 제어 신호를 포함하고,
상기 적어도 하나의 제 2 스캔 드라이버 회로는,
상기 센싱 구간 동안, 상기 일부 로우 라인의 서브 픽셀 회로들에 상기 제 7 및 제 8 제어 신호를 각각 별도로 제공하고,
상기 적어도 하나의 제 3 스캔 드라이버 회로는,
상기 센싱 구간 동안, 상기 일부 로우 라인의 서브 픽셀 회로들에 상기 제 9 및 제 10 제어 신호를 각각 별도로 제공하는 디스플레이 장치. - 제 15 항에 있어서,
상기 5 제어 신호는,
상기 제 1 특정 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 설정하고, 상기 제 1 구동 트랜지스터의 게이트 단자에 상기 제 1 특정 전압이 설정된 동안 상기 제 1 트랜지스터를 온시키기 위한 제 11 제어 신호를 포함하고,
상게 제 6 제어 신호는,
상기 제 2 특정 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 설정하고, 상기 제 2 구동 트랜지스터의 게이트 단자에 상기 제 2 특정 전압이 설정된 동안 상기 제 2 트랜지스터를 온 시키기 위한 제 12 제어 신호를 포함하고,
상기 적어도 하나의 제 2 스캔 드라이버 회로는,
상기 센싱 구간 동안, 상기 일부 로우 라인의 서브 픽셀 회로들에 상기 제 11 제어 신호를 제공하고,
상기 적어도 하나의 제 3 스캔 드라이버 회로는,
상기 센싱 구간 동안, 상기 일부 로우 라인의 서브 픽셀 회로들에 상기 제 12 제어 신호를 제공하는 디스플레이 장치. - 제 8 항에 있어서,
상기 센싱부는,
상기 제 1 전류를 센싱하고, 상기 센싱된 제 1 전류에 대응되는 제 1 센싱 데이터를 출력하고,
상기 제 2 전류를 센싱하고, 상기 센싱된 제 2 전류에 대응되는 제 2 센싱 데이터를 출력하는 디스플레이 장치. - 제 19 항에 있어서,
상기 보정부는,
상기 제 1 센싱 데이터에 기초하여 상기 정전류원 데이터 전압을 보정하고, 상기 제 2 센싱 데이터에 기초하여 상기 PWM 데이터 전압을 보정하는 디스플레이 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210086732A KR20230005695A (ko) | 2021-07-01 | 2021-07-01 | 디스플레이 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210086732A KR20230005695A (ko) | 2021-07-01 | 2021-07-01 | 디스플레이 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230005695A true KR20230005695A (ko) | 2023-01-10 |
Family
ID=84893699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210086732A KR20230005695A (ko) | 2021-07-01 | 2021-07-01 | 디스플레이 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20230005695A (ko) |
-
2021
- 2021-07-01 KR KR1020210086732A patent/KR20230005695A/ko active Search and Examination
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10713996B2 (en) | Display panel and method for driving the display panel | |
| US10706766B2 (en) | Display panel and method for driving the display panel | |
| KR102645798B1 (ko) | 표시장치와 그 구동 방법 | |
| KR102274740B1 (ko) | 표시 장치 | |
| US20060123293A1 (en) | Organic light emitting display | |
| KR20170132016A (ko) | Oled 표시 장치 및 그의 구동 방법 | |
| US20060077195A1 (en) | Image display device | |
| EP2889864B1 (en) | Display device | |
| KR20170074618A (ko) | 유기 발광 표시 장치의 서브-화소 및 이를 포함하는 유기 발광 표시 장치 | |
| US20100007651A1 (en) | Pixel and organic light emitting display using the same | |
| KR20210087867A (ko) | 디스플레이 모듈 및 이의 구동 방법 | |
| US12002412B2 (en) | Display device | |
| KR20170122432A (ko) | Oled 표시 장치 및 그의 구동 방법 | |
| KR20200144041A (ko) | 디스플레이 모듈 및 이의 구동 방법 | |
| US11955057B2 (en) | Display apparatus | |
| KR20220052265A (ko) | 디스플레이 장치 | |
| KR20230005695A (ko) | 디스플레이 장치 | |
| EP4184496A1 (en) | Display apparatus | |
| KR20220045511A (ko) | 디스플레이 장치 | |
| KR101938001B1 (ko) | 유기발광 표시장치와 그 게이트 신호 전압 변조 방법 | |
| KR20220060457A (ko) | 디스플레이 장치 | |
| KR20220135552A (ko) | 디스플레이 장치 | |
| KR20230013608A (ko) | 디스플레이 장치 | |
| US11908386B2 (en) | Display apparatus | |
| US11942026B2 (en) | Display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |