JP2008287151A - 電気光学装置、駆動回路および電子機器 - Google Patents
電気光学装置、駆動回路および電子機器 Download PDFInfo
- Publication number
- JP2008287151A JP2008287151A JP2007134034A JP2007134034A JP2008287151A JP 2008287151 A JP2008287151 A JP 2008287151A JP 2007134034 A JP2007134034 A JP 2007134034A JP 2007134034 A JP2007134034 A JP 2007134034A JP 2008287151 A JP2008287151 A JP 2008287151A
- Authority
- JP
- Japan
- Prior art keywords
- line
- voltage
- capacitor
- scanning
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】画素110は、TFTと画素容量と蓄積容量とを有する。蓄積容量の一端は画素容量の一端に接続されて、他端は容量線132に接続されている。各容量線132には、TFT152、154、156、158の組が設けられる。TFT152のゲート電極はゲート制御線167に接続され、ソース電極はオン電圧給電線161に接続され、TFT154のゲート電極は走査線112に接続され、ソース電極はオフ電圧給電線162に接続され、TFT152、154の共通ドレイン電極がTFT158のゲート電極に接続されている。TFT156のゲート電極は走査線112に接続され、ソース電極は第1給電線165に接続され、TFT158のソース電極は第2給電線166に接続され、TFT156、158の共通ドレイン電極が容量線132に接続されている。
【選択図】図1
Description
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、データ線の電圧振幅を簡易な構成で抑えることが可能な電気光学装置、その駆動回路および電子機器を提供することにある。
また、本発明において、前記容量線駆動回路は、前記複数行の容量線の各々に対応して、第1、第2、第3および第4トランジスタを有し、一の容量線に対応する前記第1トランジスタは、ゲート電極がゲート制御線に接続され、ソース電極が前記第4トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、前記第2トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第4トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、前記第3トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第1給電線に接続され、前記第4トランジスタは、ゲート電極が前記第1および第2トランジスタのドレイン電極に共通接続され、ソース電極が前記第2給電線に接続されて、前記第3および第4トランジスタのドレイン電極が当該一の容量線に接続された構成としても良い。この構成では、ゲート制御信号によって、走査線が選択される期間以外の期間に第4トランジスタのゲート電極にオン電圧を保持させて、当該第4トランジスタのオンを継続させることができる。
この構成において、一の容量線に対し、前記第1、第2および第4トランジスタの組を複数有し、当該一の容量線を前記第2給電線に接続する第4トランジスタを、前記複数の組のなかから、所定の順番で切り替えても良い。このように切り替えると、第4トランジスタの特性の劣化による影響を低減することが可能となる。
また、前記容量線駆動回路は、前記複数行の容量線の各々に対応して、さらに第5トランジスタを有し、一の容量線に対応する前記第5トランジスタは、ゲート電極が当該一の容量線に対応する走査線の次に選択される走査線に接続され、ソース電極が前記オン電圧給電線に接続され、ドレイン電極が前記第1および第2トランジスタのドレイン電極に接続された構成としても良い。
さらに、オペアンプと、前記複数行の容量線の各々に対応した第6トランジスタと、を有し、一の容量線に対応する前記第6トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が当該一の容量線に接続され、ドレイン電極が検出線に接続され、前記オペアンプは、当該一の走査線が選択されたときの検出線の電圧が目標電圧となるように、第1給電線の電圧を制御しても良い。これにより、第3トランジスタのサイズが小さくて済むので、構成の簡易化を図ることができるとともに、各行の第3トランジスタについてオン抵抗がばらついても表示品位を低下させないで済む。
なお、本発明は、電気光学装置の駆動回路のみならず、電気光学装置としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。
まず、本発明の第1実施形態について説明する。図1は、本発明の第1実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置10は、表示領域100を有し、この表示領域100の周辺に、走査線駆動回路140、容量線駆動回路150、データ線駆動回路190が配置した構成となっている。このうち、表示領域100は、画素110が配列する領域であり、本実施形態では、320行の走査線112が行(X)方向に延在する一方、240列のデータ線114が列(Y)方向に延在するように、それぞれ設けられている。
そして、1〜320行目の走査線112と1〜240列目のデータ線114との交差に対応して、画素110がそれぞれ配列している。したがって、本実施形態では、画素110が、表示領域100において縦320行×横240列でマトリクス状に配列することになる。
また、1〜320行目の走査線112に対応して、それぞれ容量線132がX方向に延在して設けられている。このため、容量線132については1行目から320行目まで設けられる。
図2は、画素110の構成を示す図であり、i行及びこれに隣接する(i+1)行と、j列及びこれに隣接する(j+1)列との交差に対応する2×2の計4画素分の構成が示されている。
なお、iは、画素110が配列する行を一般的に示す場合の記号であって、1以上320以下の整数であり、j、(j+1)は、画素110が配列する列を一般的に示す場合の記号であって、1以上240以下の整数である。
また、画素容量120の他端は、コモン電極108に接続されている。このコモン電極108は、図1に示されるように全ての画素110にわたって共通であり、コモン信号Vcomが供給される。ここで、本実施形態においてコモン信号Vcomは、後述するように時間的に電圧LCcomで一定である。
なお、図2において、Yi、Y(i+1)は、それぞれi、(i+1)行目の走査線112に供給される走査信号を示し、また、Ci、C(i+1)は、それぞれi、(i+1)行目の容量線132の電圧を示している。
なお、画素容量120では、その透過光量が当該保持電圧の実効値に応じて変化するが、本実施形態では説明の便宜上、画素容量120において保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードに設定されている。
なお、画素容量120および蓄積容量130における容量値を、それぞれCpixおよびCsとする。
さらに、制御回路20は、後述するオン電圧Vonをオン電圧給電線161に供給し、オフ電圧Voffをオフ電圧給電線162に供給するほか、コモン信号Vcomをコモン電極108に供給する。
このうち、走査線駆動回路140は、制御回路20による制御にしたがって、走査信号Y1、Y2、Y3、…、Y320を、それぞれ1、2、3、…、320行目の走査線112に供給するものである。走査信号Y1〜Y320は、図4に示されるように、デューティ比50%のクロック信号Clyの半周期よりも狭い幅でHレベルとなるパルスであって、走査信号Y1〜Y320のパルスがクロック信号Clyの半周期毎にY1からY320まで順番に遅延させた関係にある。このため、隣接する行の走査信号のパルスは、Lレベルとなる期間を挟んで出力される。
なお、走査信号Y1〜Y320のHレベルは選択電圧Vddに相当し、Lレベルは非選択電圧(接地電位Gnd)に相当する。ここで、走査線は、走査信号がHレベルになると選択されたことになり、走査信号がLレベルであれば非選択である。また、本実施形態において1フレームの期間とは、1枚分の画像表示に要する期間をいい、同図に示されるように、走査信号Y1からY320まで順番にHレベルとなって、走査線が順番に走査(選択)される有効走査期間Faと、それ以外の帰線期間Fbとに分けられる。ただし、この帰線期間Fbを設けなくても良い。
また、i行目のTFT156(第3トランジスタ)のゲート電極は、i行目の走査線112に接続され、そのソース電極は、第1給電線165に接続される一方、当該TFT158(第4トランジスタ)のソース電極は、第2給電線166に接続されるとともに、TFT156、158のドレイン電極同士がi行目の容量線132に共通接続されている。
ここで、データ線駆動回路190は、縦320行×横240列のマトリクス配列に対応した記憶領域(図示省略)を有し、各記憶領域には、それぞれ対応する画素110の階調値(明るさ)を指定する表示データDaが記憶される。各記憶領域に記憶される表示データDaは、表示内容に変更が生じた場合に、制御回路20によってアドレスとともに変更後の表示データDaが供給されて書き換えられる構成となっている。
データ線駆動回路190は、選択(走査)される走査線112に位置する画素110の表示データDaを記憶領域から読み出すとともに、当該階調値に応じた電圧であって指定された極性の電圧のデータ信号に変換し、データ線114に供給する動作を、選択走査線112に位置する1〜240列のそれぞれについて実行する。
また、本実施形態における書込極性については、画素容量120に対して階調に応じた電圧を保持させる際に、コモン電極108の電圧LCcomよりも画素電極118の電位を高位側とする場合を正極性といい、低位側とする場合を負極性という。一方、電圧については、特に説明のない限り、電源の接地電位Gnd(電圧ゼロ)を基準としている。
このように、走査信号は、クロック信号Clyの遷移タイミングを基準としてHレベルとなるので、データ線駆動回路190は、例えばラッチパルスLpを1フレームの期間にわたってカウントし続けることによって何行目の走査信号がHレベルとなるのか、および、ラッチパルスLpの出力タイミングによって、走査信号がHレベルとなるタイミングを知ることができる。
この図に示されるように、本実施形態では、TFT116、152、154、156、158は、アモルファス・シリコン型であって、そのゲート電極が半導体層よりも下側に位置するボトムゲート型である。
詳細には、第1導電層となるゲート電極層のパターニングにより走査線112や、容量線132、TFT152および158のゲート電極が形成され、その上にゲート絶縁膜(図示省略)が形成され、さらにTFT116、152、154、156、158の半導体層が島状に形成されている。この半導体層の上には、保護層(図示省略)を介して第2導電層となるITO(indium tin oxide)層のパターニングにより、矩形形状の画素電極118が形成され、さらに、第3導電層となるアルミニウムなどの金属層のパターニングによって、TFT116のソース電極となるデータ線114や、TFT152のソース電極となるオン電圧給電線161、TFT154のソース電極となるオフ電圧給電線162、TFT156のソース電極となる第1給電線165、TFT158のソース電極となる第2給電線166、TFT152・154の共通ドレイン電極、TFT156・158の共通ドレイン電極、ゲート制御線167が形成されている。
また、L字形状のTFT152のゲート電極は、オン電圧給電線161に対してアンダークロスし、上記ゲート絶縁膜を貫通するコンタクトホール(図において×印)を介して、ゲート制御線167に接続されている。同様に、L字形状のTFT158のゲート電極は、第2給電線166およびオフ電圧給電線162に対してそれぞれアンダークロスし、上記ゲート絶縁膜を貫通するコンタクトホールを介して、TFT152・154の共通ドレイン電極に接続されている。
また、蓄積容量130は、画素電極118の下層において幅広となるように形成された容量線132の部分と当該画素電極118とにより上記ゲート絶縁膜を誘電体として挟持した構成である。また、TFT156、158の共通ドレイン電極は、上記ゲート絶縁膜を貫通するコンタクトホールを介して、容量線132に接続されている。
なお、画素電極118と対向するコモン電極108は、対向基板に形成されるので、素子基板の平面図を示す図3には現れない。
図3においては、TFT152、154、156、158のトランジスタサイズをそれぞれTr1、Tr2、Tr3、Tr4と表したときに、Tr1=Tr2=Tr3=Tr4として互いにほぼ同一としたが、後述するように、TFT156のオン抵抗が小さい方が好ましいので、Tr3≧Tr4≧Tr1=Tr2としても良い。
また、本実施形態を透過型ではなく反射型とする場合には、画素電極118について反射性の導電層をパターニングしたものとしても良いし、別途の反射性金属層を持たせても良い。さらに、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型としても良い。
上述したように本実施形態では、画素に対する書込極性を面反転方式としている。このため、制御回路20は、極性指示信号Polについて、図4に示されるように、あるフレーム(「nフレーム」と表記している)の期間においてHレベルとして正極性書込を指定し、次の(n+1)フレームの期間においてLレベルとして負極性書込を指定する。すなわち、制御回路20は、1フレームの期間毎に書込極性の反転を指定する。
制御回路20は、nフレームにおいて、第1容量信号Vc1および第2容量信号Vc2を互いに同電位とする一方、(n+1)フレームにおいて、第1容量信号Vc1を、第2容量信号Vc2よりも電圧ΔVだけ相対的に上昇させる。このため、図4に示されるように、第2容量信号Vc2が電圧Vslで書込極性に拘わらずに一定であれば、第1容量信号Vc1は、nフレームにおいて第2容量信号Vc2と同じ電圧Vslであり、(n+1)フレームにおいて電圧VslよりもΔVだけ高い電圧Vshとなる。
これにより例えば、j列目のデータ線114には、1行j列の画素110の表示データDaで指定された電圧だけ電圧LCcomよりも高位側とした正極性の電圧がデータ信号Xjとして印加される。
したがって、1行1列〜1行240列の蓄積容量130には、画素電極118に印加されたデータ信号の電圧と電圧Vslとの差電圧が、それぞれ書き込まれることになる。
また、走査信号Y1がLレベルになると、1行1列〜1行240列の画素におけるTFT116がオフするので、画素電極118は、データ線114との接続から開放される。このため、1行1列〜1行240列の画素における画素容量120および蓄積容量130の直列回路が、コモン電極108と容量線132との間に電気的に介挿された状態となる。
ただし、nフレームにおいて、第1給電線165に供給される第1容量信号Vc1および第2給電線166に供給される第2容量信号Vc2は、互いに等しい電圧Vslであるので、各行の容量線132の電圧は変化しない。また、コモン電極108も電圧LCcomで一定である。このため、nフレームにおいて、走査信号Y1がHレベルとなったときに1行1列〜1行240列の画素容量120および蓄積容量130にそれぞれ書き込まれた電圧が変動することはない。
そして、走査信号Y2がHレベルになると、2行1列〜2行240列の画素におけるTFT116がオンするので、これらの画素電極118には、データ信号X1、X2、X3、…、X240が印加される。このため、2行1列〜2行240列の画素容量120には、画素電極118に印加されたデータ信号の電圧とコモン電極108の印加電圧LCcomとの差電圧がそれぞれ書き込まれることになる。
したがって、2行1列〜2行240列の蓄積容量130には、画素電極118に印加されたデータ信号の電圧と電圧Vslとの差電圧が、それぞれ書き込まれることになる。
なお、走査信号Y2がHレベルであるため、2行目以外のTFT152、154、156はいずれもオフするが、2行目以外のTFT158のゲート電極は、その寄生容量によって直前状態の電圧Vonを保持している。このため、2行目以外のTFT158はオンを維持するので、2行目以外の1行目および3〜130行目の容量線132は、第2給電線166に接続されて電圧Vslに確定した状態となる。
また、走査信号Y2がLレベルになると、2行1列〜2行240列の画素におけるTFT116がオフする。ただし、nフレームにおいて、各行の容量線132の電圧は変化せず、コモン電極108も電圧LCcomで一定であるので、走査信号Y2がHレベルとなったときに2行1列〜2行240列の画素容量120および蓄積容量130にそれぞれ書き込まれた電圧が変動することはない。
ここで、走査信号Y3がHレベルになると、3行1列〜3行240列の画素におけるTFT116がオンするので、これらの画素電極118には、データ信号X1、X2、X3、…、X240が印加され、これにより、3行1列〜3行240列の画素容量120には、画素電極118に印加されたデータ信号の電圧とコモン電極108の印加電圧LCcomとの差電圧がそれぞれ書き込まれることになる。
一方、走査信号Y3がHレベルであれば、ゲート制御信号CntgはLレベルであるので、容量線駆動回路150では、3行目の容量線132に対応するTFT152がオフし、TFT154、156がオンする結果、3行目の容量線132は、第1給電線165に接続されて電圧Vslになる。したがって、3行1列〜3行240列の蓄積容量130には、画素電極118に印加されたデータ信号の電圧と電圧Vslとの差電圧が書き込まれる。
なお、走査信号Y3がHレベルであると、3行目以外のTFT152、154、156はいずれもオフするが、3行目以外のTFT158のゲート電極は、その寄生容量によってVonを保持し、3行目以外のTFT158のオンが維持されるので、3行目以外の容量線132は、第2給電線166に接続されて電圧Vslに確定した状態となる。
この(n+1)フレームの動作は、主に次の2点においてnフレームの動作と相違する。すなわち、第1に、制御回路20は、第1容量信号Vc1を、図4に示されるように、電圧VslよりもΔVだけ高い電圧Vshとする点と、第2に、走査信号YiがHレベルになる直前のタイミングにおいてラッチパルスLpが出力されると、データ線駆動回路190は、i行目であって、1、2、3、…、240列目の画素の表示データDaを読み出して、データ信号X1、X2、X3、…、X240として、当該表示データDaに対応し、かつ、負極性に対応した電圧(この意味については後述する)とする点とににおいてnフレームの動作と相違する。
そこで、(n+1)フレームにおける動作については、この相違点を中心にして、走査信号YiがHレベルとなったときにi行j列の画素容量120に書き込んだ電圧が、どのように変化するのか、という観点で説明することにする。
まず、走査信号YiがHレベルになると、図5(a)に示されるように、i行j列のTFT116がオンするので、データ信号Xjが画素容量120の一端(画素電極118)と蓄積容量130の一端とにそれぞれ印加される。
一方、走査信号YiがHレベルであれば、容量線駆動回路150においてi行目の容量線132に対応するTFT154、156がオンし、TFT152、158がオフするので、i行目の容量線132の電圧Ciは、第1給電線165の電圧Vshとなる。なお、コモン電極108は電圧LCcomで一定である。
したがって、このときのデータ信号Xjの電圧をVjとすれば、i行j列における画素容量120には電圧(Vj−LCcom)が充電され、蓄積容量130には電圧(Vj−Vsh)が充電される。
ここで、i行目の容量線132の電圧Ciは、走査信号YiがHレベルであったときと比較すると、電圧Vshから電圧Vslへ電圧ΔVだけ低下するが、コモン電極108は電圧LCcomで一定である。したがって、画素容量120に蓄えられた電荷は、図5(b)に示されるように、蓄積容量130に移動するので、画素電極118の電圧が低下する。詳細には、画素容量120と蓄積容量130との直列接続において、画素容量120の他端(コモン電極)が電圧一定に保たれたまま、蓄積容量130の他端が電圧ΔVだけ低下するので、画素電極118の電圧も低下する。
Vj−{Cs/(Cs+Cpix)}・ΔV
となり、走査信号YiがHレベルであったときのデータ信号の電圧Vjよりも、i行目の容量線132の電圧変化分ΔVに、画素容量120および蓄積容量130の容量比{Cs/(Cs+Cpix)}を乗じた値だけ低下することになる。すなわち、i行目の容量線132の電圧CiがΔVだけ低下すると、画素電極118の電圧は、走査信号YiがHレベルであったときのデータ信号の電圧Vjよりも、{Cs/(Cs+Cpix)}・ΔV(=ΔVpixとする)だけ低下することになる。ただし、各部の寄生容量は無視している。
すなわち、低下した後の画素電極118の電圧がコモン電極108の電圧LCcomよりも低位であって両者の差電圧がi行j列の階調に応じた値となるように設定される。詳細には、本実施形態では、第1に、図7(a)に示されるように、正極性書込となるnフレームにおいて、データ信号が白色wに相当する電圧Vw(+)から黒色bに相当する電圧Vb(+)までの範囲aであって、階調が低く(暗く)なるにつれて電圧LCcomよりも高位側の電圧となるように設定した場合に、同図(b)に示されるように、負極性書込となる(n+1)フレームにおいて画素を白色wするときには電圧Vb(+)とし、画素を黒色bとする場合には電圧Vw(+)となるように設定して、正極性の電圧範囲aと同一であって、その階調関係を逆転させる。
これにより、負極性書込を指定する(n+1)フレームにおいて、電圧ΔVpixだけ低下したときの画素電極118の電圧は、階調に応じた負極性の電圧、すなわち、白色wに相当する電圧Vw(-)から黒色bに相当する電圧Vb(-)までの範囲cであって、階調が低く(暗く)なるにつれて電圧LCcomよりも低位側の電圧となる。
なお、図5では、i行j列の画素容量120および蓄積容量130について説明するが、同様な動作は、走査線112および容量線132を兼用するi行について同様に実行される。また、(n+1)フレームにおいては、nフレームと同様に、走査信号Y1、Y2、Y3、…、Y320が順番にHレベルとなるので、各行における動作は、1、2、3、…、320行目の画素についても順番に実行される。
なお、正極性書込が指定されたときのデータ信号の電圧範囲と、負極性書込が指定されたときのデータ信号の電圧範囲とを一致させたが、完全に一致させなくもても、容量線132の電圧変化によりデータ信号の電圧振幅を抑えることはできる。
この構成において、画素容量120を交流駆動する場合、画素電極118に、あるフレームにおいて階調に応じて正極性の電圧Vw(+)から電圧Vb(+)までの範囲の電圧を印加したときには、階調に変化がなければ、次のフレームにおいて負極性に対応した電圧Vw(-)から電圧Vb(-)までの範囲であって、電圧LCcomを基準に反転させた電圧を印加する必要がある。
このため、コモン電極108の電圧が一定である構成において、容量線132の電圧一定としたとき、データ信号の電圧が図7(b)における範囲bにわたるので、データ線駆動回路190を構成する素子の耐圧も範囲bに対応させる必要がある。さらに、容量が寄生するデータ線114におい広い範囲bで電圧が変化すると、その寄生容量により無駄に電力が消費されることにもなる。
これに対して、本実施形態では、正極性および負極性書込においてデータ線114に供給されるデータ信号がとり得る電圧範囲は、範囲bよりも狭い範囲aであるから、データ線駆動回路190を構成する素子の耐圧が狭くて済むとともに、また、データ線114の寄生容量によって消費される電力も抑えることができるのである。
この点について詳述すると、データ信号が電圧変化したときに、容量線132がハイ・インピーダンス状態であると、データ信号の電圧変化の大きさ及び方向に応じたノイズ等が重畳されて、容量線132は、電圧Vslから変動してしまう。例えば、i行目の画素容量に対する電圧の書き込み終了後、次の(i+1)行目の画素に対する電圧の書き込みのためにj列目のデータ線114に供給されるデータ信号Xjが電圧上昇したとき、i行目の容量線132がハイ・インピーダンス状態であると、図8に示されるように、当該容量線132の電圧Ciは、当該電圧上昇に応じたスパイクノイズNが重畳される。ここで、i行目の容量線132が電圧Vslから変動すると、電荷の移動が発生して、階調に応じた電圧をi行目の画素容量120に保持させることができず、これにより、表示品位が低下してしまう。
これに対して、本実施形態では、走査線112に選択電圧を印加する間のタイミングにおいてゲート制御信号CntgをHレベルとして、TFT158のゲート電極に定期的にオン電圧を印加し、各行の容量線132を第2給電線166に接続させて、ハイ・インピーダンス状態となるのを回避している。このため、すべての容量線132は、データ線114のみならず、走査線の電圧変化の影響もうけにくい。このため、本実施形態によれば、容量線132の電位変動による表示品位の低下が抑えられるのである。
また、本実施形態では、1行分の容量線132を駆動するのに、4つのTFT152、154、156、158で足りる。このため、各行に対応した容量線132を駆動する容量線駆動回路150の複雑化を回避することも可能である。
なお、この説明では、第2容量信号Vc2を電圧Vslで一定とすることによって、正極性書込を指定するnフレームにおいては、i行目の容量線132の電圧を変化させない一方、負極性書込を指定する(n+1)フレームにおいては、i行目の容量線132を電圧ΔVだけ低下させて、走査信号YiがHレベルであったときに書き込んだ画素電極118を電圧ΔVpixだけ低下させたが、これとは反対としても良い。
すなわち、図9に示されるように、第2容量信号Vc2を電圧Vshで一定とすることによって、負極性書込を指定するフレームにおいては、i行目の容量線132の電圧を変化させない一方、正極性書込を指定するフレームにおいては、i行目の容量線132を電圧ΔVだけ上昇させて、走査信号YiがHレベルであったときに書き込んだ画素電極118を電圧ΔVpixだけ上昇させる構成としても良い。
この構成において、データ信号の電圧関係は、図7(a)および図7(b)を、電圧LCcomを基準に反転させるとともに、正極性書込を負極性書込に、負極性書込を正極性書込に、それぞれ読み替えれば良い。
さらに、この説明では、1フレームの期間において画素に書き込む極性をすべて同一とし、この書込極性を1フレームの期間毎に反転させた面反転方式としたが、1行毎に書込極性を反転する走査線(ライン)反転方式としても良い。
走査線反転方式とする場合、極性指示信号Polは、図10に示されるように、水平走査期間(H)毎に反転するとともに、隣接するフレーム同士において、同一の走査信号がHレベルとなる(同一の走査線が選択される)期間でみたときにも反転した関係となる。さらに、第1容量信号Vc1は、極性指示信号PolがHレベルであるときに電圧Vslとなり、極性指示信号PolがLレベルであるときに電圧Vshとした構成となる。
これにより、図10のnフレームにおいて、奇数(1、3、5、…、319)行の容量線132は、自行への走査信号がHからLレベルになって、かつ、ゲート制御信号CntgがHレベルになっても電圧変化しないが、偶数(2、4、6、…、320)行の容量線132は、自行への走査信号がHからLレベルになって、かつ、ゲート制御信号CntgがHレベルになったときに、電圧ΔVだけ低下する。したがって、図10のnフレームにおいて、奇数行では図7(a)と同様な正極性書込が実行される一方、偶数行では図7(b)と同様な負極性書込が実行される。
一方、図10の(n+1)フレームにおいて、奇数行の容量線132は、自行への走査信号がHからLレベルになって、かつ、ゲート制御信号CntgがHレベルになったときに、電圧ΔVだけ低下するが、偶数行の容量線132は、自行への走査信号がHからLレベルになって、かつ、ゲート制御信号CntgがHレベルになっても電圧変化しない。したがって、図10の(n+1)フレームにおいて、奇数行では図7(b)と同様な負極性書込が実行される一方、偶数行では図7(a)と同様な正極性書込が実行される。
なお、図10においては、第2容量信号Vc2を電圧Vslとしたが、電圧Vshとして、容量線132の電圧をΔVだけ上昇させる構成としても良い。
また、このように走査線反転方式とする場合に、図11に示されるように、第2容量信号Vc2を電圧LCcomで一定とした構成として良い。第2容量信号Vc2を電圧LCcomで一定とする場合、図11のnフレームにおいて、奇数行の容量線132は、自行への走査信号がHからLレベルになって、かつ、ゲート制御信号CntgがHレベルになったときに、電圧Vslから電圧LCcomに上昇し、偶数行の容量線132は、自行への走査信号がHからLレベルになって、かつ、ゲート制御信号CntgがHレベルになったときに、電圧Vshから電圧LCcomに下降する一方、(n+1)フレームにおいて、奇数行の容量線132は、自行への走査信号がHからLレベルになって、かつ、ゲート制御信号CntgがHレベルになったときに、電圧Vshから電圧LCcomに下降し、偶数行の容量線132は、自行への走査信号がHからLレベルになって、かつ、ゲート制御信号CntgがHレベルになったときに、電圧Vslから電圧LCcomに上昇する。
ここで、電圧Vslから電圧LCcomへの上昇分(LCcom−Vsl)と、電圧Vshから電圧LCcomへの下降分(Vsh−LCcom)とを等しくΔVとしたとき、すなわち、電圧ΔV==LCcom−Vsl=Vsh−LCcomとなるように設定すると、i行目の容量線132は、走査信号YiがHレベルであったときから、走査信号YiがLレベルになって、かつ、ゲート制御信号CntgがHレベルになったときにかけて、電圧ΔVだけ変化することになる。したがって、この例では、Vsh−Vslは2ΔVとなり、この2つの電圧Vsh、Vslの中心が第2容量信号Vc2の電圧であって、コモン電極108に印加される電圧LCcomとなる。
なお、電圧Ciは、走査信号YiがHからLレベルに変化した後において、第2給電線166に接続されて電圧Vslに確定する点は、図6と同様である。
詳細には、正極性書込が指定されていれば、図13(a)に示されるように、電圧ΔVpixの上昇により、電圧Vw(+)から電圧Vb(+)までの範囲であって、電圧LCcomから階調に応じた電圧だけ離間した電圧にシフトすれば良いので、データ信号の電圧については、電圧Vw(+)から電圧Vb(+)までを逆に電圧ΔPixだけ下げた電圧範囲に設定すれば良い。
一方、負極性書込が指定されていれば、図13(b)に示されるように、電圧ΔVpixの下降により、電圧Vw(-)から電圧Vb(-)までの範囲であって、電圧LCcomから階調に応じた電圧だけ離間した電圧にシフトすれば良いので、データ信号の電圧については、電圧Vw(-)から電圧Vb(-)までを逆に電圧ΔPixだけ上げた電圧範囲に設定すれば良い。
このとき、正極性書込が指定されたときのデータ信号の電圧範囲と、負極性書込が指定されたときのデータ信号の電圧範囲とを、範囲dで一致するように、電圧ΔV(電圧Vsh、Vsl)を設定すると、データ信号の電圧振幅を最小に抑えることができる。
なお、図13における電圧範囲aは、ノーマリーホワイトモードにおいて、正極性書込が指定される場合、白色w側が低位となり黒色b側が高位となるが、負極性書込が指定される場合、白色w側が高位となり黒色b側が低位となり、階調の関係が逆転する。
上記容量線駆動回路150のi行目において、TFT154、156がオンする期間は、走査信号YiがHレベルとなる期間であり、また、TFT152がオンする期間は、ゲート制御信号CntgがHレベルとなる期間であるのに対し、i行目のTFT158がオンする期間は、i行目の非選択期間(走査信号YiがLレベルとなる期間)のほぼ全域にわたる。このため、TFT158については、TFT152、154、156と比較すると、オン状態となる期間が著しく長いので、トランジスタ特性が劣化しやすい。なお、ここでいうトランジスタ特性の劣化とは、スイッチとしてオンするためのゲート電圧(しきい値電圧)が、時間経過とともに高くなることをいう。このため、長期使用するにつれて、TFT158が非選択期間でオンしなくなる、という誤動作の可能性が高くなる。
そこで、このような誤動作の可能性を低く抑えることを目的とした応用例について説明する。
この図に示されるように、応用例では、TFT158がTFT158a、158bの2系統に分かれて、交互に用いる構成となっている。
詳細には、応用例に係る容量線駆動回路150では、各行においてa系統とb系統とに分かれている。このうち、a系統は、TFT152a、154a、158aを有し、このうち、TFT152aのソース電極は第1オン電圧給電線161aに接続されている。また、b系統は、TFT152b、154b、158bを有し、このうち、TFT152bのソース電極は第2オン電圧給電線161bに接続されている。
この応用例において制御回路20は、信号Von-aを第1オン電圧給電線161aに、信号Von-bを第2オン電圧給電線161bに、それぞれ供給する。この信号Von-a、Von-bの電圧波形の一例としては、例えば図15に示されるように、nフレームにおいて信号Von-aがオン電圧Vonとなり、信号Von-bがオフ電圧Voffとなり、次の(n+1)フレームにおいて信号Von-aがオフ電圧Voffとなり、信号Von-bがオン電圧Vonとなる。
なお、この応用例にあっては、第1容量信号Vc1、第2容量信号Vc2、極性指示信号Polとして、図4、図9、図10、図11のいずれも適用可能である。
また、この応用例では、
非選択期間において容量線132を第2給電線166に接続するトランジスタを、TFT158a、158bで1フレームの期間毎に切り替える構成としたが、これに限られない。さらに周期的に切り替える必要はなく、例えば電源オン(オフ)する毎に切り替える構成としても良い。
この応用例では、TFT158を2つのTFT158a、158bに分けた構成を示したが、3つ以上として、所定の順番で切り替えながら用いる構成としても良い。すなわち、応用例の目的は、いずれかのTFT158をオンさせる期間を短くして(オフさせる期間を長くして)、トランジスタ特性の劣化を少なくすることであるから、非選択期間において、複数あるTFT158のうち、少なくとも1個以上がオフし、1個以上がオンしているとともに、オンするTFT158を所定の順番で切り替える構成であれば良い。
次に、本発明の第2実施形態について説明する。図16は、第2実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示される構成が第1実施形態(図1参照)と相違する点は、容量線駆動回路150の各行においてTFT155(第5トランジスタ)が設けられている点にある。そこで、この点を中心に説明すると、容量線駆動回路150におけるTFT155は、1〜320行の容量線132に対応して設けられている。ここで、i行目で説明すると、TFT155のゲート電極は、次行である(i+1)行目の走査線112に接続され、ソース電極はオン電圧給電線161に接続され、そのドレイン電極は、i行目のTFT152、154のドレイン電極とともにi行目のTFT158のゲート電極に接続されている。
なお、第2実施形態では、画素配列の最終行である320行目に対応させるために、321行目の走査線112がダミーとして設けられ、このダミーとしての走査線112に走査線駆動回路140が走査信号Y321を供給する構成となっている。
この図において第1実施形態(図3参照)と相違する部分は、TFT152が図において上方に移設するとともに、その移設により空きが生じた領域に、TFT155が設けられている点にある。i行目のTFT155のゲート電極は、(i+1)行目の走査線112からY(上)方向にT字状に分岐した部分である。また、TFT152、154、155の共通ドレイン電極が、コンタクトホールを介して、TFT158のゲート電極に接続されている。
なお、図17においては、TFT155のトランジスタサイズをTr5と表したときに、Tr2=Tr3=Tr4>Tr1=Tr5としたが、後述するように、TFT156のオン抵抗が小さい方が好ましいので、Tr3≧Tr4≧Tr1=Tr2=Tr5としても良い。
部分表示モードでは、表示に用いる行の走査線については全画面表示モードと同様な走査信号が供給されるので、走査信号がHレベルとなる周期に変化はない。ただし、表示に用いない(非表示とする)行の走査線については、画素にオフレベル(ノーマリーホワイトモードにおける白色表示電圧)を書き込むだけであるので、走査信号がHレベルとなる周期は、全画面表示モードと比較して極端に長くなる。
例えば、1〜320行目のうち、81〜160行目の画素を用いて表示を行い、他の行について非表示とするような部分表示モードにおいて、走査信号Y1〜Y321は、図18に示されるように、走査信号Y81〜Y160については、1フレームの期間毎に順番にHレベルとなるが、走査信号Y1〜Y80およびY161〜Y321については、複数フレーム期間で1回の割合でしかHレベルとなるに過ぎない。
なお、TFT158のゲート電極に容量を積極的に付加する構成にすれば、リークによる影響を抑えることはできるが、容量を付加すると、それだけ額縁が広くなってしまう、という問題がある。
次に、本発明の第3実施形態について説明する。図19は、本発明の第3実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示される構成が第1実施形態(図1参照)と相違する点は、主に、容量線駆動回路150の各行においてTFT159(第6トランジスタ)がさらに設けられている点と、検出線168、オペアンプ30および抵抗素子32が設けられている点とにある。
一方、第3実施形態では、制御回路20からの第1容量信号Vc1は、オペアンプ30の非反転入力端(+)に供給され、検出線168がオペアンプ30の反転入力端(−)に接続されている。オペアンプ30による出力信号は、第1給電線165に供給されるとともに、抵抗素子32を介してオペアンプ30の反転入力端(−)に帰還されている。
この図において第1実施形態(図3参照)と相違する部分は、検出線168が、第1給電線165と並行してY方向に延在するように、かつ、第1給電線165よりもTFT156、158寄りに設けられ、さらに、TFT159が行毎に設けられている点にある。
ここで、TFT159のゲート電極は、走査線112からY(下)方向にT字状に分岐した部分であって、TFT156のゲート電極と共用される。また、TFT156のソース電極は、第1給電線165から分岐して延び、かつ、検出線168をオーバークロスした幅広の部分である。
検出線168のうち、ゲート電極層からなる走査線112および容量線132をオーバークロスする部分は、第1給電線165と同じ第3導電層からなるが、TFT156のソース電極(第1給電線165の幅広部分)と交差する部分は、ゲート電極層からなる。このため、検出線168では、1行につき2箇所コンタクトホールが設けられて、第3導電層からなる配線部分とゲート電極層からなる配線部分とで交互に電気的導通を図りつつ、Y方向に延在している。
走査信号YiがHレベルになると、同図に示されるように、容量線駆動回路150においてi行目のTFT154、156、159がオンする。i行目のTFT154がオンすると、TFT158のゲート電極がオフ電圧給電線162に接続されるので、i行目のTFT158がオフになる。また、i行目のTFT156、159がオンすると、オペアンプ30の出力信号が供給される第1給電線165は、i行目の容量線132に接続される一方で、i行目の容量線132だけが検出線168に接続される。
このような動作は、走査信号Y1、Y2、Y3、…、Y320がHレベルとなったときに、1、2、3、…、320行目の容量線132の各々について実行される。
また、ゲート制御信号CntgがHレベルとなっているとき、すなわち、すべての走査信号もLレベルとなっているとき、検出線168が、いずれの容量線132にも接続されないので、オペアンプ30は、電圧増幅率「+1」のバッファ回路として機能する。
さらに、1〜320行目のTFT156のオン抵抗においてばらつきが生じていても、1〜320行目の容量線132のそれぞれにわたって、対応する行の走査信号がHレベルとなったときに第1容量信号Vc1の電圧を等しく印加することができるので、電圧シフト前の電圧不均一による表示ムラ等の発生も抑えられることになる。
各実施形態では、画素容量120として画素電極118とコモン電極108とで液晶105を挟持して、液晶にかかる電界方向を基板面垂直方向とした構成としたが、画素電極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向とした構成、例えばIPS(in plain switching)モードや、その変形であるFFS(fringe field switching)モードにも適用可能である。
一方、各実施形態では、垂直走査方向を図1において上から下方向に向かった方向としが、垂直走査方向を下から上方向に向かった方向としても良いのは、上述した通りである。
さらに、画素容量120はノーマリーホワイトモードとしたが、電圧無印加状態において暗い状態となるノーマリーブラックモードとしても良い。また、R(赤)、G(緑)、B(青)の3画素で1ドットを構成して、カラー表示を行うとしても良いし、さらに、別の1色(例えばシアン(C))を追加し、これらの4色の画素で1ドットを構成して、色再現性を改善させた構成としても良い。
さらに、蓄積容量130は、直流的には絶縁されているので、第1給電線165と第2給電線166に印加されている電位差だけが上述の関係となっていればよく、例えば電圧LCcomとの電位差は何ボルトであっても構わない。
次に、上述した実施形態に係る電気光学装置10を表示装置として有する電子機器について説明する。図22は、実施形態に係る電気光学装置10を用いた携帯電話1200の構成を示す図である。
この図に示されるように、携帯電話1200は、複数の操作ボタン1202のほか、受話口1204、送話口1206とともに、上述した電気光学装置10を備えるものである。なお、電気光学装置10のうち、表示領域100に相当する部分の構成要素については外観としては現れない。
Claims (9)
- 複数行の走査線と、
複数列のデータ線と、
前記複数行の走査線の各々に設けられた容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、
一端がデータ線に接続されるとともに、走査線が選択されたときに一端と他端との間が導通状態となる画素スイッチング素子と、
一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、
前記画素容量の一端と前記走査線に対応する容量線との間に介挿された蓄積容量と、
を含む画素と、
を有する電気光学装置の駆動回路であって、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに第1給電線に接続し、当該選択が終了した後に第2給電線への接続を継続する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備し、
当該一の走査線が選択されたときの第1給電線の電圧を、前記第2給電線の電圧と異なるように設定した
ことを特徴とする電気光学装置の駆動回路。 - 前記第1給電線の電圧は、異なる2つの電圧で所定の周期で入れ替わり、
前記第2給電線の電圧は一定である
ことを特徴とする請求項1に記載の電気光学装置の駆動回路。 - 前記第2給電線の電圧を、前記第1給電線における2つの電圧の中間値とする
ことを特徴とする請求項2に記載の電気光学装置の駆動回路。 - 前記容量線駆動回路は、
前記複数行の容量線の各々に対応して、第1、第2、第3および第4トランジスタを有し、
一の容量線に対応する前記第1トランジスタは、ゲート電極がゲート制御線に接続され、ソース電極が前記第4トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、
前記第2トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第4トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
前記第3トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第1給電線に接続され、
前記第4トランジスタは、ゲート電極が前記第1および第2トランジスタのドレイン電極に共通接続され、ソース電極が前記第2給電線に接続されて、
前記第3および第4トランジスタのドレイン電極が当該一の容量線に接続された
ことを特徴とする請求項1に記載の電気光学装置の駆動回路。 - 一の容量線に対し、前記第1、第2および第4トランジスタの組を複数有し、
当該一の容量線を前記第2給電線に接続する第4トランジスタを、前記複数の組のなかから、所定の順番で切り替える
ことを特徴とする請求項4に記載の電気光学装置の駆動回路。 - 前記容量線駆動回路は、
前記複数行の容量線の各々に対応して、さらに第5トランジスタを有し、
一の容量線に対応する前記第5トランジスタは、ゲート電極が当該一の容量線に対応する走査線の次に選択される走査線に接続され、ソース電極が前記オン電圧給電線に接続され、ドレイン電極が前記第1および第2トランジスタのドレイン電極に接続された
ことを特徴とする請求項4に記載の電気光学装置の駆動回路。 - オペアンプと、
前記複数行の容量線の各々に対応した第6トランジスタと、
を有し、
一の容量線に対応する前記第6トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が当該一の容量線に接続され、ドレイン電極が検出線に接続され、
前記オペアンプは、当該一の走査線が選択されたときの検出線の電圧が目標電圧となるように、第1給電線の電圧を制御する
ことを特徴とする請求項4乃至6のいずれか1項に記載の電気光学装置の駆動回路。 - 複数行の走査線と、
複数列のデータ線と、
前記複数行の走査線の各々に設けられた容量線と、
前記複数行の走査線と前記複数列のデータ線との交差に対応して設けられ、各々は、
一端がデータ線に接続されるとともに、走査線が選択されたときに導通状態となる画素スイッチング素子と、
一端が前記画素スイッチング素子の他端に接続され、他端がコモン電極に接続された画素容量と、
前記画素容量の一端と前記走査線に対応する容量線との間に介挿された蓄積容量と、
を含む画素と、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに第1給電線に接続し、当該選択が終了した後に第2給電線への接続を継続する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を具備し、
当該一の走査線が選択されたときの第1給電線の電圧を、前記第2給電線の電圧と異なるように設定した
ことを特徴とする電気光学装置。 - 請求項8に記載の電気光学装置を有することを特徴とする電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007134034A JP4428401B2 (ja) | 2007-05-21 | 2007-05-21 | 電気光学装置、駆動回路および電子機器 |
US12/103,380 US20080291223A1 (en) | 2007-05-21 | 2008-04-15 | Electro-optical device, driving circuit of electro-optical device, and electronic apparatus |
TW097118388A TWI396166B (zh) | 2007-05-21 | 2008-05-19 | 光電裝置及光電裝置之驅動電路 |
KR1020080046508A KR100949636B1 (ko) | 2007-05-21 | 2008-05-20 | 전기 광학 장치, 전기 광학 장치의 구동 회로 및 전기기기 |
CN2008101007252A CN101311785B (zh) | 2007-05-21 | 2008-05-20 | 电光装置、电光装置的驱动电路以及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007134034A JP4428401B2 (ja) | 2007-05-21 | 2007-05-21 | 電気光学装置、駆動回路および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008287151A true JP2008287151A (ja) | 2008-11-27 |
JP4428401B2 JP4428401B2 (ja) | 2010-03-10 |
Family
ID=40146898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007134034A Expired - Fee Related JP4428401B2 (ja) | 2007-05-21 | 2007-05-21 | 電気光学装置、駆動回路および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4428401B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170033124A1 (en) * | 2015-07-31 | 2017-02-02 | Japan Display Inc. | Semiconductor device and display device |
JP2019505014A (ja) * | 2016-01-14 | 2019-02-21 | コピン コーポレーション | 可変デューティ比ディスプレイ走査方法およびシステム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2568659B2 (ja) * | 1988-12-12 | 1997-01-08 | 松下電器産業株式会社 | 表示装置の駆動方法 |
JP2000098336A (ja) * | 1998-09-21 | 2000-04-07 | Toshiba Corp | 液晶表示装置 |
JP2002278517A (ja) * | 2001-03-15 | 2002-09-27 | Hitachi Ltd | 液晶表示装置 |
JP2006078588A (ja) * | 2004-09-07 | 2006-03-23 | Casio Comput Co Ltd | 液晶表示装置及び液晶表示装置の駆動方法 |
JP2006154545A (ja) * | 2004-11-30 | 2006-06-15 | Sanyo Electric Co Ltd | 液晶表示装置 |
-
2007
- 2007-05-21 JP JP2007134034A patent/JP4428401B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2568659B2 (ja) * | 1988-12-12 | 1997-01-08 | 松下電器産業株式会社 | 表示装置の駆動方法 |
JP2000098336A (ja) * | 1998-09-21 | 2000-04-07 | Toshiba Corp | 液晶表示装置 |
JP2002278517A (ja) * | 2001-03-15 | 2002-09-27 | Hitachi Ltd | 液晶表示装置 |
JP2006078588A (ja) * | 2004-09-07 | 2006-03-23 | Casio Comput Co Ltd | 液晶表示装置及び液晶表示装置の駆動方法 |
JP2006154545A (ja) * | 2004-11-30 | 2006-06-15 | Sanyo Electric Co Ltd | 液晶表示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170033124A1 (en) * | 2015-07-31 | 2017-02-02 | Japan Display Inc. | Semiconductor device and display device |
US9911759B2 (en) * | 2015-07-31 | 2018-03-06 | Japan Display Inc. | Semiconductor device and display device |
JP2019505014A (ja) * | 2016-01-14 | 2019-02-21 | コピン コーポレーション | 可変デューティ比ディスプレイ走査方法およびシステム |
JP2022028832A (ja) * | 2016-01-14 | 2022-02-16 | コピン コーポレーション | 可変デューティ比ディスプレイ走査方法およびシステム |
Also Published As
Publication number | Publication date |
---|---|
JP4428401B2 (ja) | 2010-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100949636B1 (ko) | 전기 광학 장치, 전기 광학 장치의 구동 회로 및 전기기기 | |
US8035634B2 (en) | Electro-optical device, driving circuit, and electronic apparatus | |
KR100927516B1 (ko) | 전기 광학 장치, 구동 회로 및 전자기기 | |
JP4254824B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4670834B2 (ja) | 電気光学装置、電気光学装置の駆動回路及び電気機器 | |
US20110267323A1 (en) | Electro-optical apparatus and electronics device | |
JP4349446B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4957169B2 (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
JP4428401B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4192980B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4215109B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009175278A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4929852B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009223173A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008292536A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009192666A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008040202A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4811445B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009205044A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4858521B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009192625A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009162982A (ja) | 電気光学装置、駆動回路、駆動方法および電子機器 | |
JP4582124B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008015400A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008015399A (ja) | 電気光学装置、駆動回路および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091207 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |