JP2522567Y2 - 負帰還演算増幅器の位相補償回路 - Google Patents

負帰還演算増幅器の位相補償回路

Info

Publication number
JP2522567Y2
JP2522567Y2 JP10622390U JP10622390U JP2522567Y2 JP 2522567 Y2 JP2522567 Y2 JP 2522567Y2 JP 10622390 U JP10622390 U JP 10622390U JP 10622390 U JP10622390 U JP 10622390U JP 2522567 Y2 JP2522567 Y2 JP 2522567Y2
Authority
JP
Japan
Prior art keywords
feedback
phase compensation
operational amplifier
circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10622390U
Other languages
English (en)
Other versions
JPH0464820U (ja
Inventor
淳 栗田
Original Assignee
日本ヒューレット・パッカード株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本ヒューレット・パッカード株式会社 filed Critical 日本ヒューレット・パッカード株式会社
Priority to JP10622390U priority Critical patent/JP2522567Y2/ja
Publication of JPH0464820U publication Critical patent/JPH0464820U/ja
Application granted granted Critical
Publication of JP2522567Y2 publication Critical patent/JP2522567Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、負荷が抵抗性であるか容量性であるかによ
らず安定した動作を行うことができると共に、信号帯域
幅の確保、すなわち広帯域化を実現する負帰還演算増幅
器の位相補償回路に関する。
〔従来の技術〕
第6図は、全帰還で安定な動作を行う演算増幅器の反
転増幅回路を示す図である。
同図において、演算増幅器A(ゲインA(s))に接
続された負荷ZLが抵抗性負荷(RL)であれば、Aは安定
に動作する。
ところが、ZLが容量性負荷(CL)であるときは、演算
増幅器Aの出力抵抗roとZL(=CL)とにより新たな極が
発生し、その極がA(s)の帯域幅内に落ちてくると位
相余裕がとれず発振してしまう。
なお、第6図の増幅回路の復帰率βは、 であり、容量性負荷ZL(=CL)の場合のゲインA′
(s)は、 で表される。
第7図は、第6図の回路のボード線図であり、ZLが抵
抗性である場合および容量性である場合についてのゲイ
ンA(ω)およびA′(ω)を表している。第7図にお
いて、ZLが容量性である場合には、新たな極Pnが発生
し、動作が不安定となる(同図の点線参照)。
上記の不安定を解消するために、従来、第8図に示す
ように、Aの出力側に抵抗Roを設け、AをZLから分離す
ると共に、コンデンサCfによりマイナーループを構成す
ることで、ZL(容量性負荷CL)に対する安定性を確保し
ている。
ここで、Aの出力端子電圧をvfとし、負荷ZLの入力端
子電圧をvoとすると、 ただし、 である。
第9図は、第8図の回路のボード線図である。
ここで、安定性を決めている周波数は、演算増幅器A
(ω)の0dB周波数ωTである。
この場合の位相補償方法の特徴は、信号帯域幅をCfRf
のファクターにより制限する代償として安定性を得てい
るところにある。
第10図は、全帰還で不安定な動作を行う反転増幅回路
を示す図である。
ある帰還率βo以上であると、動作が不安定となる演
算増幅器に対して、|1−1/β|以下の反転利得が欲しい
場合、よく行う手段として同図に示す方法が知られてい
る。
反転利得はRf/Riであるが、演算増幅器Aからみた高
域での帰還率は、 となる。
これは、臨界的な帰還率 より小さく、演算増幅器Aに対して安定な帰還がかかる
ことになる。なお、Ccは低域のループゲイン低下を防止
する為に挿入されている。
上記のRc,Ccによる位相補償方法は、負荷ZLに対する
安定性確保の手段としても使用できる。
このときの反転利得と帰還率との関係は、特に規定し
ないが、第11図のボード線図に示すように、容量性負荷
CLと演算増幅器A自身の出力抵抗roとが作る極よりもあ
る程度低い周波数で、A(ω)と1/β(ω)をクロスさ
せるようにRcとCcとを選択する。
さらに、位相余裕を改善したい場合は、第8図の場合
と同様に、(Roおよび)Cfを挿入するが、この場合はω
T付近でのCfによる進相効果を利用しているものであ
り、第8図に示す場合とは趣を異にする。
なお、第8図に示した回路においても、容量性のZ
L(=CL)とRoとが作る極が、第9図に示すωT′よりも
ある程度高ければ、ωT′付近でCfによる進相効果によ
り安定に動作させることができ(ωT′≒1CfRf)、信
号帯域幅を損なわずにぎりぎりの調整をすることは可能
である。
〔考案が解決しようとする課題〕
しかし、第6図〜第9図により説明した方法だと、ZL
が大きな容量性負荷CLだとしても(すなわち、1/RoLL
ωT′)、信号帯域幅が制限されるものの、発振しない
系にすることができる反面、以下のような不都合があ
る。
(1) ZLが抵抗性負荷RL(RL=∝を含む)の場合で
も、信号帯域幅は1/CfRfで限定され、帯域幅が狭くなっ
てしまう。
(2) 安定性を決めているポイントが0dB周波数ωT
あり、全帰還で安定な演算増幅器にしか適用することが
できない。
また、第10図、第11図により説明した方法において
も、以下の問題がある。
(1) 安定性を決めているポイントωTに、Crによっ
て発生する極が近づいてくると不安定になる可能性があ
る。
(2) 低域ループゲインは確保できても、CcとRcによ
るブースト効果により、第11図に示すように高域ループ
テインLGは極端に小さくなり(第9図のLG参照)、帰還
率一定の場合に比べて高帯域における負帰還によるメリ
ットが生じない。
本考案は、上記のような問題点を解決するために提案
されたものであって、 (1) 容量性負荷に対する位相補償が、抵抗性負荷に
対する信号帯域幅を制限することにならず、 (2) 演算増幅器から全帰還で安定であるか、不安定
であるかによらず適用でき、 (3) 高域のループゲインをむやみに落とすことな
く、低域から高域にわたって、負帰還のメリットを出す
(あるいは負帰還をかける)、 負帰還演算増幅器の位相補償回路を提供することを目的
とする。
〔課題を解決するための手段〕
本考案は上記目的を達成するために、出力端子に容量
性負荷分離用の出力側抵抗(Ro)の一端が接続され、該
容量性負荷分離用抵抗(Ro)の他端と入力端子との間に
帰還抵抗(Rf)が、該容量性負荷分離用抵抗(Ro)の一
端と入力端子との間に帰還コンデンサ(Cf)がそれぞれ
接続され、入力端子に入力側抵抗(Ri)と位相補償コン
デンサ(Ci)との並列回路が接続されてなる負帰還演算
増幅器の位相補償回路であって、 入力側抵抗(Ri)の抵抗値と位相補償コンデンサ
(Ci)の静電容量値との積が、帰還抵抗(Rf)の抵抗値
と帰還コンデンサ(Cf)の静電容量値との積にほぼ一致
するようにしてなることを特徴とする。
〔作用〕
本考案では、入力側抵抗Riに位相補償コンデンサCi
並列接続し、前記入力側抵抗Riと位相補償コンデンサCi
との積が、帰還抵抗Rfと帰還コンデンサCfとの積に概ね
一致している。
低周波域においては、位相補償コンデンサCiと帰還コ
ンデンサCfの影響は無視される(後述する第3図参
照)。
すなわち、帰還率βは、演算増幅器の先端に接続され
た抵抗Roの負荷側電圧と増幅器側電圧との比βLと取り
込んだ形となり、伝達関数は、 で表される。
高周波域においては、負荷による影響は帰還ルーブの
外側に出ることになり、全体の伝達関数は で定義される(後述する第4図参照)。
中波域においては、Rf,Riによる帰還から、Cf,Ci
よる帰還に遷移する。
特に、負荷が抵抗性である場合、前記抵抗Roに比して
負荷抵抗の値が小さいときには、帰還率βは一定となる
ので、ループ・ゲインを最大にすることができる。
〔実施例〕
本考案の位相補償回路の一実施例を、まず、負帰還反
転増幅器を例にとり説明する。
第1図の回路では、演算増幅器Aの出力端子と反転入
力端子との間に帰還コンデンサCfが接続されている。ま
た、帰還抵抗Rfは演算増幅器A(ゲインA(s))の出
力端子に接続された抵抗Roを介して反転入力端子に接続
されている。
また、演算増幅器Aの入力側抵抗Riに位相補償コンデ
ンサCiが並列接続されている。
そして、CiRi=CfRfとなるように各素子の値が設定さ
れている。
なお、上式は等式で示されているが、両辺は厳密に等
しくなくても、近似的に等しければ本考案の効果である
位相補償を十分に達成することができる。
いま、Aの出力端子の電圧をvf、Roの負荷ZL側の電圧
をvoとすると、 但し、 である。
ω<βL/CfRfの場合には、第1図の回路は第3図
に示す回路に近似される。
同図あるいは上記(2)式から、この場合の(すなわ
ち低減での)帰還率βは、負荷の影響βLを取り込んだ
形、 で表され、全体の伝達関数vo/viは、 で定義される。
βL/CfRf≦ω≦1/(Ci+Cf)(Ri‖Rf)の場合
(すなわち中域)にはRf,Riによる帰還からCf,Ciによ
る帰還に遷移する。
1/(Ci+Cf)(Ri‖Rf)<ωの場合には、第1図の
回路は第4図に示す回路に近似される。
同図からわかるように、この場合(すなわち高域の場
合)においては、負荷の影響βLは、帰還率の外に出
る。そして、同図あるいは上記(2)式から、この場合
の(すなわち高域での)帰還率βは、 で表され、全体の伝達関数vo/viは、 で定義される。
さて、上述したように、本実施例ではCiRi=CfRfとな
るように各素子の値を設定している。
この結果、ZLが抵抗性負荷RLであり、Ro≪RLつまりβ
L≒1のときは、 となり、全帯域において、一定の帰還率で帰還され、低
域,高域を問わず伝達関数vo/viは、 で表され、Ci,Cfによって帯域制限はなされない(第2
図一点鎖線参照)。
次に、ZLが容量性負荷CLである場合には、以下のよう
に考案される。
まず、演算増幅器Aの位相余裕が90degであるうちにR
i,Rfによる帰還から、Ci,Cfによる帰還に遷移するこ
とができるように(このときの遷移領域を第2図のγで
示す)、CfRf(=CiRiの値を選択する。
ところで、CLとRoの極による位相遅れは、無限大周波
数で90degに達する(すなわち常に、該位相遅れは90deg
未満)である。
このため、仮にCLが大きい(CLRo≧CfRf)の場合にCL
とRoによる極がRi,Rfによって帰還される周波数域まで
落ちてきたとしても、位相余裕は、0deg以下になること
はない。
CLとRoの極が、上記以外の場合はβLが帰還ループの
外に出て行くことによる進相効果の領域と、完全に帰還
ループの外に出てしまう領域であるから、この周波数領
域に、CLによる極が落ちてきても不安定とはならない。
本考案では、基本的に安定性を決めているポイント
は、1/β=(Ci+Cf)/CfとA(ω)との交点である
(第2図のωT参照)。
この交点Pnの0dB周波数より低い周波数になるから、
全帰還で不安定な演算増幅器にも適用できる。
また、 とすることにより、第10図で説明した補償回路の基本的
な動作もカバーできる。
上述のように、CiRi=CfRfの関係を概ね充足していれ
ば、例えば、ZLが規定抵抗性負荷以上であれば、ほぼ同
一の帰還汁βを達成でき、 という演算増幅器のゲインを最大限に生かせる、すなわ
ちループゲインを最大にできる構成とすることができ
る。
以上、反転演算増幅器について説明したが、本考案
は、例えば第5図に示すような非反転演算増幅器にも適
用できる。
〔考案の効果〕
以上述べたように、本考案によれば、以下の効果を奏
することができる。
(1) 定格抵抗負荷以上の抵抗性負荷であれば、信号
帯域幅を損なうことなく、容量性負荷に対する補償が可
能となり信号帯域が拡大できる。
(2) 高域の帰還率が、Ci,C1で一義的に決められる
ので、全帰還で安定/不安定にかかわらず使用できる。
(3) CiRi=CfRfとなるように選んだ場合は、帰還率
βを一定にすることができ、 反転時伝達関数 : 1−1/β 非反転時伝達関数:1/β となり、ループ・ゲインのむだ使いをせずに補償ができ
る。
(4) 全帰還で不安定の演算増幅器の場合でも適用で
き、演算増幅器自身の特性を最大限に引き出すことがで
きるので、演算増幅器自身の選択の幅又は設計の自由度
が上り、より広帯域化が可能となった。
【図面の簡単な説明】
第1図は本考案の位相補償回路の一実施例を示す図であ
る。 第2図は第1図の回路のボード線図である。 第3図は第1図の回路の低周波域における等価回路であ
る。 第4図は第1図の回路の高周波域における等価回路であ
る。 第5図は本考案を非反転増幅器として使用した場合の位
相補償回路を示す図である。 第6図は従来の反転増幅器を示す回路図である。 第7図は第6図の回路のボード線図である。 第8図は第6図の回路に位相補償を施した従来の全帰還
で安定な増幅器の回路図である。 第9図は第8図の回路のボード線図である。 第10図は第6図の回路に位相補償を施した従来の全帰還
で不安定な増幅器の回路図である。 第11図は第10図の回路のボード線図である。 A……演算増幅器 Ri……入力側抵抗 Rf……帰還抵抗 Ro……出力側抵抗 Cf……帰還コンデンサ Ci……位相補償コンデンサ

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】出力端子に容量性負荷分離用の出力側抵抗
    (Ro)の一端が接続され、 該容量性負荷分離用抵抗(Ro)の他端と入力端子との間
    に帰還抵抗(Rf)が、 該容量性負荷分離用抵抗(Ro)の一端と入力端子との間
    に帰還コンデンサ(Cf)が、 それぞれ接続され、 入力端子に、入力側抵抗(Ri)と位相補償コンデンサ
    (Ci)との並列回路が接続され、 てなる負帰還演算増幅器の位相補償回路であって、 入力側抵抗(Ri)の抵抗値と位相補償コンデンサ(Ci
    の静電容量値との積が、帰還抵抗(Rf)の抵抗値と帰還
    コンデンサ(Cf)の静電容量値との積にほぼ一致するよ
    うにしてなることを特徴とする負帰還演算増幅器の位相
    補償回路。
JP10622390U 1990-10-09 1990-10-09 負帰還演算増幅器の位相補償回路 Expired - Lifetime JP2522567Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10622390U JP2522567Y2 (ja) 1990-10-09 1990-10-09 負帰還演算増幅器の位相補償回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10622390U JP2522567Y2 (ja) 1990-10-09 1990-10-09 負帰還演算増幅器の位相補償回路

Publications (2)

Publication Number Publication Date
JPH0464820U JPH0464820U (ja) 1992-06-04
JP2522567Y2 true JP2522567Y2 (ja) 1997-01-16

Family

ID=31852228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10622390U Expired - Lifetime JP2522567Y2 (ja) 1990-10-09 1990-10-09 負帰還演算増幅器の位相補償回路

Country Status (1)

Country Link
JP (1) JP2522567Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111756342A (zh) * 2020-07-23 2020-10-09 成都优博创通信技术有限公司 一种放大电路以及光电器件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5362469B2 (ja) * 2009-02-26 2013-12-11 ラピスセミコンダクタ株式会社 液晶パネルの駆動回路
JP6398056B2 (ja) * 2013-09-30 2018-10-03 株式会社エヌエフ回路設計ブロック 電流帰還型増幅回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111756342A (zh) * 2020-07-23 2020-10-09 成都优博创通信技术有限公司 一种放大电路以及光电器件

Also Published As

Publication number Publication date
JPH0464820U (ja) 1992-06-04

Similar Documents

Publication Publication Date Title
EP0294203B1 (en) A fully integrated high-speed voltage controlled ring oscillator
US4723110A (en) Transconductance amplifier
WO2008097820A1 (en) Dual transconductance amplifiers and differential amplifiers implemented using such dual transconductance amplifiers
JPH04264806A (ja) 演算増幅器およびこれを安定化する方法
US6130527A (en) Voltage regulation circuit
JPS626722Y2 (ja)
JP2522567Y2 (ja) 負帰還演算増幅器の位相補償回路
JP2000513534A (ja) ブリッジ安定化発振回路及び方法
JP2834000B2 (ja) 中間周波増幅回路
JPH0685541A (ja) 可変周波数発振回路
JPH01190015A (ja) ミキサ回路
JPH051646B2 (ja)
JP3068044B2 (ja) 差動増幅器
JP2901248B2 (ja) 可変リアクタンス回路
US20040012348A1 (en) Image distortion compensating apparatus with low switching delay
JPS5840912B2 (ja) 多段dc/dcコンバ−タ
JPS62145902A (ja) 可変周波数発振回路
JPH0225286B2 (ja)
JPS6012815B2 (ja) 位相制御回路
JP2600479B2 (ja) 電圧制御発振器
JP2002542702A (ja) 増幅器回路
JP2655661B2 (ja) 弾性表面波発振器
JPH07240629A (ja) 電圧制御圧電発振器
JPH0746060A (ja) 演算増幅器
JPH08228126A (ja) アクティブフィルタ

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R323113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term