JP2002542702A

JP2002542702A - 増幅器回路

Info

Publication number: JP2002542702A
Application number: JP2000613070A
Authority: JP
Inventors: セーヴィンクエフェルト
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1999-04-16
Filing date: 2000-04-06
Publication date: 2002-12-10
Also published as: DE60034638T2; WO2000064045A1; DE60034638D1; EP1088393A1; US6346855B1; EP1088393B1

Abstract

(57)【要約】ＣＡＴＶシステムで用いられる相互コンダクタンス増幅器回路では、出力インピーダンスの値を、しばしば75Ωであるシステムインピーダンスと等しい値に設定することがしばしば要求される。従来の相互コンダクタンス増幅器は、しばしば電流出力端を有する増幅器（６）を具えており、帰還回路網（８）を用いて利得値を設定している。帰還回路網（８）の入力端は増幅器（６）の電流出力端に結合され、帰還回路網（８）の出力端は増幅器（６）の入力端に結合されている。これら従来の相互コンダクタンス増幅器回路では、出力インピーダンスが、増幅器回路で用いられる増幅器（６）の利得が増大するにつれて減少する。この出力インピーダンスは通常極めて低い（数Ω以下）。他の出力電流（ｉ／Ｎ）を帰還回路網の出力端に加えることによって、帰還回路網（８）を流れる電流が増幅器の出力電流（ｉ）に依存するようになる。この依存の結果、出力インピーダンスは増大する。

Description

【発明の詳細な説明】

【０００１】本発明は、入力端子と、この入力端子における信号に依存する出力電流を生じ
る電流出力端子とを有している増幅器を具えている増幅器回路であって、この増
幅器回路が更に帰還通路を有し、この帰還通路の入力端が前記電流出力端子に結
合され、この帰還通路の出力端が前記入力端子に結合されている当該増幅器回路
に関するものである。

【０００２】このような増幅器回路は、本“Design of High-Performance Negative-Feedba
ck amplifiers”の第１章、第８頁、図４（Erst H.Nordholt氏著）、エルゼビア
出版社（1983）、ＩＳＢＮ0-444-42140-8から既知である。

【０００３】この種類の増幅器回路はＣＡＴＶシステムのような幾つかの広帯域の分野で用
いられている。従来の増幅器回路は、電流源として動作する信号源に対して用い
るためのものである。入力源によって増幅器へ供給された電流は、帰還通路を流
れ、この帰還通路の両端間に電圧を生じさせる。この帰還回路によって、増幅器
中の電流源は、帰還通路を流れる電流と増幅器回路の負荷インピーダンスに流れ
る電流との合計に一致する出力電流を生じる。

【０００４】従来の増幅器回路の高周波動作特性は良好である。更に、従来の増幅器回路の
出力インピーダンスは低く、この出力インピーダンスは、増幅器の利得が増大す
るにつれても減少する。この低い出力インピーダンスは必ずしも望ましいもので
もない。例えば、ＣＡＴＶシステムでは、負荷インピーダンスに整合する出力イ
ンピーダンスを有する増幅器で負荷インピーダンスを駆動することが望まれてい
る。ＣＡＴＶシステムでは、このインピーダンスは75Ωに等しい。この負荷イン
ピーダンス及び出力インピーダンスの整合は、ＣＡＴＶシステムでの同軸ケーブ
ルによって捕捉されるＲＦ（無線周波数）信号の、増幅器の出力端における反射
を抑圧するために要求されている。

【０００５】この問題の自明の解決策は、所望な出力インピーダンス値を得るために、抵抗
を負荷インピーダンスと直列接続することであった。しかし、このことによって
、増幅器によって発生される出力が、直列の前記抵抗中で半分消費されてしまう
。

【０００６】本発明の目的は、増幅器によって発生される出力のかなりの大きな部分を消費
する直列抵抗を用いることなく、出力インピーダンスを増大させた前述した種類
の増幅器回路を提供することにある。この本発明の目的を達成するために、本発明の増幅器回路では、増幅器が、前
記電流出力端子を流れる電流に依存する他の出力電流を生じる他の電流出力端子
を具え、この他の電流出力端子が帰還通路の出力端に結合されていることを特徴
とする。

【０００７】他の電流出力端子を導入し、この他の電流出力端子を帰還通路の出力端に結合
することによって、帰還通路上での電圧降下が、増幅器の出力電流の増大と共に
減少するようになる。この帰還通路上での電圧降下の減少によって、増幅器の出
力電流が増大した場合、増幅器回路の出力電圧は減少する結果となる。この効果
により、増幅器回路の出力インピーダンスが増大する。本発明による増幅器回路
を用いることによって、インピーダンス変換を得るためのかさばる変成器を必要
とせず、出力インピーダンスに、予め決定された値を与えることができる増幅器
回路を得ることができる。

【０００８】本発明の一例では、増幅器が少なくとも第１及び第２トランジスタを有し、こ
の第１トランジスタの第１の主電極が前記電流出力端子に結合され、この第２ト
ランジスタの第１の主電極が前記他の電流出力端子に結合され、これら第１及び
第２トランジスタの第２の主電極がバイアス源に結合され、これら第１及び第２
トランジスタの制御電極が前記増幅器の入力端子に結合されていることを特徴と
する。

【０００９】これら電流出力端子を実現するために並列接続されている第１及び第２トラン
ジスタを使用することにより、２つのトランジスタのエミッタ面積の比を適切に
選択することによって２つの出力電流間の比を選択できるようにした簡単な増幅
器が得られるようになる。

【００１０】本発明の他の例では、増幅器が第３トランジスタを有し、この第３トランジス
タの第１の主電極が電源端子に結合され、第３トランジスタの第２の主電極が前
記バイアス源に結合され、第３トランジスタの制御端子が前記増幅器の他の入力
端に結合され、この増幅器のこの他の入力端と前記電源端子との間に結合素子が
結合されていることを特徴とする。

【００１１】第３トランジスタを追加することによって、対称入力端を有する増幅器が得ら
れる。これにより、平衡入力信号が供給される増幅器回路を用いて、この平衡入
力信号を変成器を必要とせずに不平衡信号に変換しうるようになる。

【００１２】本発明の更なる例では、帰還通路及び結合素子が、Ｎ／（Ｎ＋１）の比の値を
有するインピーダンス素子を具え、このＮが前記出力電流及び前記他の出力電流
間の比であることを特徴とする。本例では、２つの平衡電流源により増幅器を駆動することができる。

【００１３】本発明の更なる他の例では、増幅器が更に、２つの入力端子と少なくとも１つ
の出力端子とを有する電圧制御電流源を具え、この電圧制御電流源の第１入力端
子が前記第１及び第２トランジスタの制御電極に結合され、この電圧制御電流源
の第２入力端子が前記第３トランジスタの制御電極に結合され、この第３トラン
ジスタの制御電極に前記電圧制御電流源の出力端子も結合されていることを特徴
とする。

【００１４】本例では、増幅器の利得は、電圧制御電流源によって導入された正帰還のため
に増大する。増幅器の利得が増大することによって、相互インピーダンス及び出
力インピーダンスの値が一層正確になる。増幅器の利得を増大させるこの特定の
方法の利点は、高周波特性が殆ど影響を受けないということである。しかし、あ
らゆる条件の下で増幅器の安定性を確実にさせることに留意すべきである。

【００１５】本発明を、図面を参照して説明する。図中、同一の素子を同一の符号で表わし
てある。図１による増幅器回路では、入力電流ｉ_INを生じる入力電流源２が増幅器６の
反転入力端子に接続されている。増幅器６の非反転入力端子は基準電圧源に接続
されている。

【００１６】出力電流ｉを生じる増幅器の電流出力端子は増幅器回路の出力端に接続され、
この出力端に、Ｒ_Lの値を有する負荷抵抗10が接続されている。更に、電流出力
端子は帰還通路の入力端に結合されており、この入力端はこの場合、Ｒ₁の値を
有する抵抗８の第１端子である。帰還通路の出力端はこの場合、抵抗８の第２端
子であり、増幅器６の反転入力端子に接続されている。

【００１７】本発明の概念によれば、電流ｉ／Ｎを生じる他の電流出力端子を帰還通路の出
力端に結合する。この出力端はこの場合、抵抗８の第２端子である。

【００１８】図１による増幅器回路の特性を決定するために、開路電圧（Ｖ_open）及び出力
インピーダンスを決定する。開路電圧は、負荷抵抗10の値を無限大とすることに
よって決定できる。増幅器の入力インピーダンスが極めて高いとすれば、入力電
流ｉ_INと出力電流ｉとの間の関係は、

【数１】で表わすことができる。増幅器６の反転入力端子が仮に接地されているとすれば
、出力電圧Ｖ_outは、

【数２】で表わすことができる。従って、本発明による回路の相互インピーダンスは、Ｒ ₁ に等しい従来の回路の相互インピーダンスのＮ／（Ｎ＋１）倍に等しい。

【００１９】出力インピーダンスを決定するために、最初に短絡電流を決定する。短絡状態
では、出力電圧Ｖ_outは零に等しい。このことは、抵抗８（Ｒ₁）の両端間の電
圧も零に等しいため、抵抗８に電流が全く流れることができないことを意味する
。従って、電流ｉ／Ｎは−ｉ_INに等しい。短絡電流Ｉ_Kはこの場合、−Ｎ・ｉ_IN に等しい。図１による増幅器回路の出力インピーダンスＺ_outは、

【数３】で表わすことができる。

【００２０】相互インピーダンスはＮに応じてほんのわずかしか変化しないため、出力イン
ピーダンスがＮに著しく依存していることが式（３）から分かる。このことによ
って、高価であり且つ極めて低い又は高い周波数において好ましくない特性を有
する変成器を用いる必要なく、本発明による増幅器回路に適切な出力インピーダ
ンスを与えることができるようになる。

【００２１】図２による増幅器回路では、増幅器６は、トランジスタ13、14及び16から成っ
ている差動増幅器である。トランジスタ13、14及び16のエミッタは、予め決定さ
れたバイアス電流を受けるためにバイアス電流源15に接続されている。トランジ
スタ14のコレクタは、電流ｉ₁₄を生じる増幅器の第１電流出力端子を構成し、ト
ランジスタ13のコレクタは、電流ｉ₁₃を生じる第２電流出力端子を構成している
。トランジスタ13及び14のエミッタ面積を互いにＮ倍とし、トランジスタ13のコ
レクタ電流をトランジスタ14のコレクタ電流のＮ分の１倍とする。

【００２２】図２による増幅器回路は、いかなる変成器も用いることなく対称入力信号及び
シングルエンド出力信号用に設計されている。インダクタ19は、出力電圧Ｖ_out を電源電圧よりも高くさせるためにあり、出力端における最大電圧振幅を増大さ
せる。このことは、トランジスタ13、14及び16を、通常、低い電源電圧のみで足
りる高周波処理で製造する場合に、特に重要なことである。

【００２３】図２による増幅器回路の出力電圧を決定するために、増幅器６の利得は大きい
ものと仮定する。従って、ノードＸ及びＹ間の電圧は零に等しい。ノードＹにお
ける小さな電圧信号は−ｉ₂・Ｒ₂に等しくなる。従って、ノードＸ上の電圧も
−ｉ₂・Ｒ₂に等しい。

【００２４】図２による増幅器が無負荷状態である場合、トランジスタ14の小信号のコレク
タ電流は完全に抵抗８に流れる。キルヒホッフの法則をノードＸに適用すれば、

【数４】となる。

【００２５】式（４）を用いて、ノードＺ上の電圧を次式（５）により計算しうる。

【数５】Ｒ₂をＲ_１・Ｎ／（Ｎ＋１）に等しく選択すれば、式（５）は、

【数６】となる。

【００２６】図２による増幅器回路の短絡電流は、ノードＺ上の電圧を零とすることによっ
て計算できる。抵抗Ｒ_１の電流はＶ_X／Ｒ_１＝−ｉ₂・Ｒ₂／Ｒ_１に等しく
なる。トランジスタ13のコレクタ電流は、

【数７】である。トランジスタ14のコレクタ電流は、

【数８】であることが分かる。

【００２７】増幅器回路の短絡電流は抵抗８の電流ｉ₈とトランジスタ14のコレクタ電流と
の合計に等しい。従って、短絡電流は、

【数９】に等しい。

【００２８】増幅器回路の出力インピーダンスＺ_outは、式（６）及び（９）の商を計算す
ることによって容易に分かる。この計算を実行することによって、Ｒ_１／（Ｎ
＋１）の値が得られる。

【００２９】トランジスタ13のバイアス電流が抵抗８を流れる。これにより、ノードＸにお
けるバイアス電圧を減少させる。しかし、増幅器回路の出力電圧の振幅を最大に
するために、このバイアス電圧を約１／２Ｖ_DDとする必要がある。電圧の振幅の
減少を回避するためには、トランジスタ13のバイアス電流は、抵抗８に流れるべ
きでなく他の手段によって供給されるべきである。このことは、電流源によって
行なうことができるが、このようにするにはＰＮＰトランジスタが得られるよう
にする必要がある。しかし、これらＰＮＰトランジスタは高周波ＩＣ（集積回路
）処理で常に得られるわけではない。トランジスタ13のバイアス電流は、Ｒ_３
の値を有し且つトランジスタ13のベースと正の電源電圧点との間に接続されてい
る抵抗18によって与えることもできる。増幅器回路の交流動作に対する抵抗18の
影響を回避するために、インダクタを抵抗18と直列接続することができる。

【００３０】あるいは又、抵抗18の影響を、次式（10）により抵抗８及び22の値を選択する
ことによって補償することができる。

【数１０】

【００３１】上記で得られた式から設計式が得られる。出力インピーダンスＺ_outと整合す
る適切なインピーダンス、増幅器回路に接続されているＲ_Lの値の負荷抵抗に等
しくなければならない。これにより、第１の設計式は、

【数１１】となる。式（10）に式（11）を代入し、

【数１２】を得る。

【００３２】式（６）と、先に計算した増幅器回路の出力インピーダンスの値とを用いるこ
とで、次式（13）による増幅器回路の出力電圧Ｖ_outが得られる。

【数１３】

【００３３】入力電流は平衡化されるため、入力電流は（ｉ₁−ｉ₂）によって実効的に２
倍にされる。この結果、増幅器回路の相互インピーダンス利得Ｇ_Tの値は、

【数１４】となる。

【００３４】回路を設計するために、以下の手順を実行することができる。増幅器回路を適
用する必要がある負荷インピーダンスＲ_Lの値は既知であるから、Ｎの値を、式
（14）を用いる相互インピーダンス利得の必要値から決定できる。次に、Ｒ₁の
値を式（11）から得る。次に、Ｒ₃の値を、ノードＸにおける直流バイアス電圧
が電源電圧の約半分となるように選択する。最後に、Ｒ₂の値を式（12）から得
る。最後の２つの工程を、出力電圧の振幅が最大になるように数回繰返すことが
できる。

【００３５】図３は、図２による本発明の実施例に電圧制御電流源33が追加されている本発
明の実施例を示している。電圧制御電流源33の入力端はノードＸ及びＹに接続さ
れている。電圧制御電流源33の出力端はノードＹに接続されている。

【００３６】電圧制御電流源は、ノードＸ及びＹ間に補償電圧源を追加するものであり、こ
の補償電圧源はノードＸ及びＹ間の元の電圧に対し殆ど等しい振幅及び異なる正
負符号を有している。これによって、ノードＸ及びＹ間の実際の電圧を減少させ
る。これらノードＸ及びＹ間の電圧を小さくすることにより増幅器12におけるひ
ずみを減少させる。

【００３７】電圧制御電流源の使用には正帰還が含まれるので、増幅器の安定性を確実にす
ることに留意すべきである。このことは、電圧制御電流源の相互コンダクタンス
を予め決定された値に制限することによって達成できる。

【００３８】電圧制御電流源33は、トランジスタ36及び38を有するエミッタ縮退差動対によ
って実現される。トランジスタ36及び38のエミッタはバイアス源30及び32に接続
され且つＲ₄の値を有する抵抗34を介して相互接続されている。トランジスタ36
のコレクタから成っている電圧制御電流源の出力端はノードＹに接続されている
。電圧制御電流源の出力電流は、増幅器の入力端と直列にＲ₂の値を有する抵抗
22の両端間に補償電圧を発生させる。

【００３９】この回路を実際に形成したところ、いかなるピーキングも呈することなく1.1
ＧHzの−３dB帯域幅を呈した。この帯域幅は、ノードＸと大地との間に約１pFの
値を有する小さなキャパシタを追加することによって２ＧHzを超えて増大させる
ことができる。

【図面の簡単な説明】

【図１】本発明による増幅器回路の線図的な原理図である。

【図２】本発明による増幅器回路の第１実施例である。

【図３】本発明による増幅器回路の第２実施例である。

【手続補正書】

【提出日】平成１３年１月１５日（２００１．１．１５）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００３６

【補正方法】変更

【補正の内容】

【００３６】電圧制御電流源は、ノードＸ及びＹ間に補償電圧源を追加するものであり、こ
の補償電圧源はノードＸ及びＹ間の元の電圧に対し殆ど等しい振幅及び異なる正
負符号を有している。これによって、ノードＸ及びＹ間の実際の電圧を減少させ
る。これらノードＸ及びＹ間の電圧を小さくすることにより増幅器６におけるひ
ずみを減少させる。

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正の内容】

【図３】

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J090 AA01 AA12 CA73 DN02 FA17 HA02 HA25 HA29 HA33 KA05 MA11 MA21 MN01 SA08 TA01 5J091 AA01 AA12 CA73 FA17 HA02 HA25 HA29 HA33 KA05 MA11 MA21 SA08 TA01

Claims

【特許請求の範囲】

【請求項１】入力端子と、この入力端子における信号に依存する出力電流を生
じる電流出力端子とを有している増幅器を具えている増幅器回路であって、この
増幅器回路が更に帰還通路を有し、この帰還通路の入力端が前記電流出力端子に
結合され、この帰還通路の出力端が前記入力端子に結合されている当該増幅器回
路において、前記増幅器が、前記電流出力端子を流れる電流に依存する他の出力
電流を生じる他の電流出力端子を具え、この他の電流出力端子が帰還通路の出力
端に結合されていることを特徴とする増幅器回路。
【請求項２】請求項１に記載の増幅器回路において、この増幅器回路の入力端
が前記増幅器の入力端子に結合され、この増幅器回路の出力端が前記電流出力端
子に結合されていることを特徴とする増幅器回路。
【請求項３】請求項１又は２に記載の増幅器回路において、前記増幅器が少な
くとも第１及び第２トランジスタを有し、この第１トランジスタの第１の主電極
が前記電流出力端子に結合され、この第２トランジスタの第１の主電極が前記他
の電流出力端子に結合され、これら第１及び第２トランジスタの第２の主電極が
バイアス源に結合され、これら第１及び第２トランジスタの制御電極が前記増幅
器の入力端子に結合されていることを特徴とする増幅器回路。
【請求項４】請求項３に記載の増幅器回路において、前記第１及び第２トラン
ジスタのエミッタ面積間の比が前記出力電流及び他の出力電流間の比に等しいこ
とを特徴とする増幅器回路。
【請求項５】請求項３又は４に記載の増幅器回路において、前記増幅器が第３
トランジスタを有し、この第３トランジスタの第１の主電極が電源端子に結合さ
れ、第３トランジスタの第２の主電極が前記バイアス源に結合され、第３トラン
ジスタの制御端子が前記増幅器の他の入力端に結合され、この増幅器のこの他の
入力端と前記電源端子との間に結合素子が結合されていることを特徴とする増幅
器回路。
【請求項６】請求項５に記載の増幅器回路において、前記帰還通路及び結合素
子が、Ｎ／（Ｎ＋１）の比の値を有するインピーダンス素子を具え、このＮが前
記出力電流及び前記他の出力電流間の比であることを特徴とする増幅器回路。
【請求項７】請求項３〜６のいずれか一項に記載の増幅器回路において、前記
増幅器が更に、２つの入力端子と少なくとも１つの出力端子とを有する電圧制御
電流源を具え、この電圧制御電流源の第１入力端子が前記第１及び第２トランジ
スタの制御電極に結合され、この電圧制御電流源の第２入力端子が前記第３トラ
ンジスタの制御電極に結合され、この第３トランジスタの制御電極に前記電圧制
御電流源の出力端子も結合されていることを特徴とする増幅器回路。