JP2002542702A - 増幅器回路 - Google Patents
増幅器回路Info
- Publication number
- JP2002542702A JP2002542702A JP2000613070A JP2000613070A JP2002542702A JP 2002542702 A JP2002542702 A JP 2002542702A JP 2000613070 A JP2000613070 A JP 2000613070A JP 2000613070 A JP2000613070 A JP 2000613070A JP 2002542702 A JP2002542702 A JP 2002542702A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- current
- output
- coupled
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/63—Indexing scheme relating to amplifiers the amplifier being suitable for CATV applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
CATVシステムで用いられる相互コンダクタンス増幅器回路では、出力インピーダンスの値を、しばしば75Ωであるシステムインピーダンスと等しい値に設定することがしばしば要求される。従来の相互コンダクタンス増幅器は、しばしば電流出力端を有する増幅器(6)を具えており、帰還回路網(8)を用いて利得値を設定している。帰還回路網(8)の入力端は増幅器(6)の電流出力端に結合され、帰還回路網(8)の出力端は増幅器(6)の入力端に結合されている。これら従来の相互コンダクタンス増幅器回路では、出力インピーダンスが、増幅器回路で用いられる増幅器(6)の利得が増大するにつれて減少する。この出力インピーダンスは通常極めて低い(数Ω以下)。他の出力電流(i/N)を帰還回路網の出力端に加えることによって、帰還回路網(8)を流れる電流が増幅器の出力電流(i)に依存するようになる。この依存の結果、出力インピーダンスは増大する。
Description
【0001】 本発明は、入力端子と、この入力端子における信号に依存する出力電流を生じ
る電流出力端子とを有している増幅器を具えている増幅器回路であって、この増
幅器回路が更に帰還通路を有し、この帰還通路の入力端が前記電流出力端子に結
合され、この帰還通路の出力端が前記入力端子に結合されている当該増幅器回路
に関するものである。
る電流出力端子とを有している増幅器を具えている増幅器回路であって、この増
幅器回路が更に帰還通路を有し、この帰還通路の入力端が前記電流出力端子に結
合され、この帰還通路の出力端が前記入力端子に結合されている当該増幅器回路
に関するものである。
【0002】 このような増幅器回路は、本“Design of High-Performance Negative-Feedba
ck amplifiers”の第1章、第8頁、図4(Erst H.Nordholt氏著)、エルゼビア
出版社(1983)、ISBN0-444-42140-8から既知である。
ck amplifiers”の第1章、第8頁、図4(Erst H.Nordholt氏著)、エルゼビア
出版社(1983)、ISBN0-444-42140-8から既知である。
【0003】 この種類の増幅器回路はCATVシステムのような幾つかの広帯域の分野で用
いられている。従来の増幅器回路は、電流源として動作する信号源に対して用い
るためのものである。入力源によって増幅器へ供給された電流は、帰還通路を流
れ、この帰還通路の両端間に電圧を生じさせる。この帰還回路によって、増幅器
中の電流源は、帰還通路を流れる電流と増幅器回路の負荷インピーダンスに流れ
る電流との合計に一致する出力電流を生じる。
いられている。従来の増幅器回路は、電流源として動作する信号源に対して用い
るためのものである。入力源によって増幅器へ供給された電流は、帰還通路を流
れ、この帰還通路の両端間に電圧を生じさせる。この帰還回路によって、増幅器
中の電流源は、帰還通路を流れる電流と増幅器回路の負荷インピーダンスに流れ
る電流との合計に一致する出力電流を生じる。
【0004】 従来の増幅器回路の高周波動作特性は良好である。更に、従来の増幅器回路の
出力インピーダンスは低く、この出力インピーダンスは、増幅器の利得が増大す
るにつれても減少する。この低い出力インピーダンスは必ずしも望ましいもので
もない。例えば、CATVシステムでは、負荷インピーダンスに整合する出力イ
ンピーダンスを有する増幅器で負荷インピーダンスを駆動することが望まれてい
る。CATVシステムでは、このインピーダンスは75Ωに等しい。この負荷イン
ピーダンス及び出力インピーダンスの整合は、CATVシステムでの同軸ケーブ
ルによって捕捉されるRF(無線周波数)信号の、増幅器の出力端における反射
を抑圧するために要求されている。
出力インピーダンスは低く、この出力インピーダンスは、増幅器の利得が増大す
るにつれても減少する。この低い出力インピーダンスは必ずしも望ましいもので
もない。例えば、CATVシステムでは、負荷インピーダンスに整合する出力イ
ンピーダンスを有する増幅器で負荷インピーダンスを駆動することが望まれてい
る。CATVシステムでは、このインピーダンスは75Ωに等しい。この負荷イン
ピーダンス及び出力インピーダンスの整合は、CATVシステムでの同軸ケーブ
ルによって捕捉されるRF(無線周波数)信号の、増幅器の出力端における反射
を抑圧するために要求されている。
【0005】 この問題の自明の解決策は、所望な出力インピーダンス値を得るために、抵抗
を負荷インピーダンスと直列接続することであった。しかし、このことによって
、増幅器によって発生される出力が、直列の前記抵抗中で半分消費されてしまう
。
を負荷インピーダンスと直列接続することであった。しかし、このことによって
、増幅器によって発生される出力が、直列の前記抵抗中で半分消費されてしまう
。
【0006】 本発明の目的は、増幅器によって発生される出力のかなりの大きな部分を消費
する直列抵抗を用いることなく、出力インピーダンスを増大させた前述した種類
の増幅器回路を提供することにある。 この本発明の目的を達成するために、本発明の増幅器回路では、増幅器が、前
記電流出力端子を流れる電流に依存する他の出力電流を生じる他の電流出力端子
を具え、この他の電流出力端子が帰還通路の出力端に結合されていることを特徴
とする。
する直列抵抗を用いることなく、出力インピーダンスを増大させた前述した種類
の増幅器回路を提供することにある。 この本発明の目的を達成するために、本発明の増幅器回路では、増幅器が、前
記電流出力端子を流れる電流に依存する他の出力電流を生じる他の電流出力端子
を具え、この他の電流出力端子が帰還通路の出力端に結合されていることを特徴
とする。
【0007】 他の電流出力端子を導入し、この他の電流出力端子を帰還通路の出力端に結合
することによって、帰還通路上での電圧降下が、増幅器の出力電流の増大と共に
減少するようになる。この帰還通路上での電圧降下の減少によって、増幅器の出
力電流が増大した場合、増幅器回路の出力電圧は減少する結果となる。この効果
により、増幅器回路の出力インピーダンスが増大する。本発明による増幅器回路
を用いることによって、インピーダンス変換を得るためのかさばる変成器を必要
とせず、出力インピーダンスに、予め決定された値を与えることができる増幅器
回路を得ることができる。
することによって、帰還通路上での電圧降下が、増幅器の出力電流の増大と共に
減少するようになる。この帰還通路上での電圧降下の減少によって、増幅器の出
力電流が増大した場合、増幅器回路の出力電圧は減少する結果となる。この効果
により、増幅器回路の出力インピーダンスが増大する。本発明による増幅器回路
を用いることによって、インピーダンス変換を得るためのかさばる変成器を必要
とせず、出力インピーダンスに、予め決定された値を与えることができる増幅器
回路を得ることができる。
【0008】 本発明の一例では、増幅器が少なくとも第1及び第2トランジスタを有し、こ
の第1トランジスタの第1の主電極が前記電流出力端子に結合され、この第2ト
ランジスタの第1の主電極が前記他の電流出力端子に結合され、これら第1及び
第2トランジスタの第2の主電極がバイアス源に結合され、これら第1及び第2
トランジスタの制御電極が前記増幅器の入力端子に結合されていることを特徴と
する。
の第1トランジスタの第1の主電極が前記電流出力端子に結合され、この第2ト
ランジスタの第1の主電極が前記他の電流出力端子に結合され、これら第1及び
第2トランジスタの第2の主電極がバイアス源に結合され、これら第1及び第2
トランジスタの制御電極が前記増幅器の入力端子に結合されていることを特徴と
する。
【0009】 これら電流出力端子を実現するために並列接続されている第1及び第2トラン
ジスタを使用することにより、2つのトランジスタのエミッタ面積の比を適切に
選択することによって2つの出力電流間の比を選択できるようにした簡単な増幅
器が得られるようになる。
ジスタを使用することにより、2つのトランジスタのエミッタ面積の比を適切に
選択することによって2つの出力電流間の比を選択できるようにした簡単な増幅
器が得られるようになる。
【0010】 本発明の他の例では、増幅器が第3トランジスタを有し、この第3トランジス
タの第1の主電極が電源端子に結合され、第3トランジスタの第2の主電極が前
記バイアス源に結合され、第3トランジスタの制御端子が前記増幅器の他の入力
端に結合され、この増幅器のこの他の入力端と前記電源端子との間に結合素子が
結合されていることを特徴とする。
タの第1の主電極が電源端子に結合され、第3トランジスタの第2の主電極が前
記バイアス源に結合され、第3トランジスタの制御端子が前記増幅器の他の入力
端に結合され、この増幅器のこの他の入力端と前記電源端子との間に結合素子が
結合されていることを特徴とする。
【0011】 第3トランジスタを追加することによって、対称入力端を有する増幅器が得ら
れる。これにより、平衡入力信号が供給される増幅器回路を用いて、この平衡入
力信号を変成器を必要とせずに不平衡信号に変換しうるようになる。
れる。これにより、平衡入力信号が供給される増幅器回路を用いて、この平衡入
力信号を変成器を必要とせずに不平衡信号に変換しうるようになる。
【0012】 本発明の更なる例では、帰還通路及び結合素子が、N/(N+1)の比の値を
有するインピーダンス素子を具え、このNが前記出力電流及び前記他の出力電流
間の比であることを特徴とする。 本例では、2つの平衡電流源により増幅器を駆動することができる。
有するインピーダンス素子を具え、このNが前記出力電流及び前記他の出力電流
間の比であることを特徴とする。 本例では、2つの平衡電流源により増幅器を駆動することができる。
【0013】 本発明の更なる他の例では、増幅器が更に、2つの入力端子と少なくとも1つ
の出力端子とを有する電圧制御電流源を具え、この電圧制御電流源の第1入力端
子が前記第1及び第2トランジスタの制御電極に結合され、この電圧制御電流源
の第2入力端子が前記第3トランジスタの制御電極に結合され、この第3トラン
ジスタの制御電極に前記電圧制御電流源の出力端子も結合されていることを特徴
とする。
の出力端子とを有する電圧制御電流源を具え、この電圧制御電流源の第1入力端
子が前記第1及び第2トランジスタの制御電極に結合され、この電圧制御電流源
の第2入力端子が前記第3トランジスタの制御電極に結合され、この第3トラン
ジスタの制御電極に前記電圧制御電流源の出力端子も結合されていることを特徴
とする。
【0014】 本例では、増幅器の利得は、電圧制御電流源によって導入された正帰還のため
に増大する。増幅器の利得が増大することによって、相互インピーダンス及び出
力インピーダンスの値が一層正確になる。増幅器の利得を増大させるこの特定の
方法の利点は、高周波特性が殆ど影響を受けないということである。しかし、あ
らゆる条件の下で増幅器の安定性を確実にさせることに留意すべきである。
に増大する。増幅器の利得が増大することによって、相互インピーダンス及び出
力インピーダンスの値が一層正確になる。増幅器の利得を増大させるこの特定の
方法の利点は、高周波特性が殆ど影響を受けないということである。しかし、あ
らゆる条件の下で増幅器の安定性を確実にさせることに留意すべきである。
【0015】 本発明を、図面を参照して説明する。図中、同一の素子を同一の符号で表わし
てある。 図1による増幅器回路では、入力電流iINを生じる入力電流源2が増幅器6の
反転入力端子に接続されている。増幅器6の非反転入力端子は基準電圧源に接続
されている。
てある。 図1による増幅器回路では、入力電流iINを生じる入力電流源2が増幅器6の
反転入力端子に接続されている。増幅器6の非反転入力端子は基準電圧源に接続
されている。
【0016】 出力電流iを生じる増幅器の電流出力端子は増幅器回路の出力端に接続され、
この出力端に、RL の値を有する負荷抵抗10が接続されている。更に、電流出力
端子は帰還通路の入力端に結合されており、この入力端はこの場合、R1 の値を
有する抵抗8の第1端子である。帰還通路の出力端はこの場合、抵抗8の第2端
子であり、増幅器6の反転入力端子に接続されている。
この出力端に、RL の値を有する負荷抵抗10が接続されている。更に、電流出力
端子は帰還通路の入力端に結合されており、この入力端はこの場合、R1 の値を
有する抵抗8の第1端子である。帰還通路の出力端はこの場合、抵抗8の第2端
子であり、増幅器6の反転入力端子に接続されている。
【0017】 本発明の概念によれば、電流i/Nを生じる他の電流出力端子を帰還通路の出
力端に結合する。この出力端はこの場合、抵抗8の第2端子である。
力端に結合する。この出力端はこの場合、抵抗8の第2端子である。
【0018】 図1による増幅器回路の特性を決定するために、開路電圧(Vopen)及び出力
インピーダンスを決定する。開路電圧は、負荷抵抗10の値を無限大とすることに
よって決定できる。増幅器の入力インピーダンスが極めて高いとすれば、入力電
流iINと出力電流iとの間の関係は、
インピーダンスを決定する。開路電圧は、負荷抵抗10の値を無限大とすることに
よって決定できる。増幅器の入力インピーダンスが極めて高いとすれば、入力電
流iINと出力電流iとの間の関係は、
【数1】 で表わすことができる。増幅器6の反転入力端子が仮に接地されているとすれば
、出力電圧Vout は、
、出力電圧Vout は、
【数2】 で表わすことができる。従って、本発明による回路の相互インピーダンスは、R 1 に等しい従来の回路の相互インピーダンスのN/(N+1)倍に等しい。
【0019】 出力インピーダンスを決定するために、最初に短絡電流を決定する。短絡状態
では、出力電圧Vout は零に等しい。このことは、抵抗8(R1 )の両端間の電
圧も零に等しいため、抵抗8に電流が全く流れることができないことを意味する
。従って、電流i/Nは−iINに等しい。短絡電流IK はこの場合、−N・iIN に等しい。図1による増幅器回路の出力インピーダンスZout は、
では、出力電圧Vout は零に等しい。このことは、抵抗8(R1 )の両端間の電
圧も零に等しいため、抵抗8に電流が全く流れることができないことを意味する
。従って、電流i/Nは−iINに等しい。短絡電流IK はこの場合、−N・iIN に等しい。図1による増幅器回路の出力インピーダンスZout は、
【数3】 で表わすことができる。
【0020】 相互インピーダンスはNに応じてほんのわずかしか変化しないため、出力イン
ピーダンスがNに著しく依存していることが式(3)から分かる。このことによ
って、高価であり且つ極めて低い又は高い周波数において好ましくない特性を有
する変成器を用いる必要なく、本発明による増幅器回路に適切な出力インピーダ
ンスを与えることができるようになる。
ピーダンスがNに著しく依存していることが式(3)から分かる。このことによ
って、高価であり且つ極めて低い又は高い周波数において好ましくない特性を有
する変成器を用いる必要なく、本発明による増幅器回路に適切な出力インピーダ
ンスを与えることができるようになる。
【0021】 図2による増幅器回路では、増幅器6は、トランジスタ13、14及び16から成っ
ている差動増幅器である。トランジスタ13、14及び16のエミッタは、予め決定さ
れたバイアス電流を受けるためにバイアス電流源15に接続されている。トランジ
スタ14のコレクタは、電流i14を生じる増幅器の第1電流出力端子を構成し、ト
ランジスタ13のコレクタは、電流i13を生じる第2電流出力端子を構成している
。トランジスタ13及び14のエミッタ面積を互いにN倍とし、トランジスタ13のコ
レクタ電流をトランジスタ14のコレクタ電流のN分の1倍とする。
ている差動増幅器である。トランジスタ13、14及び16のエミッタは、予め決定さ
れたバイアス電流を受けるためにバイアス電流源15に接続されている。トランジ
スタ14のコレクタは、電流i14を生じる増幅器の第1電流出力端子を構成し、ト
ランジスタ13のコレクタは、電流i13を生じる第2電流出力端子を構成している
。トランジスタ13及び14のエミッタ面積を互いにN倍とし、トランジスタ13のコ
レクタ電流をトランジスタ14のコレクタ電流のN分の1倍とする。
【0022】 図2による増幅器回路は、いかなる変成器も用いることなく対称入力信号及び
シングルエンド出力信号用に設計されている。インダクタ19は、出力電圧Vout を電源電圧よりも高くさせるためにあり、出力端における最大電圧振幅を増大さ
せる。このことは、トランジスタ13、14及び16を、通常、低い電源電圧のみで足
りる高周波処理で製造する場合に、特に重要なことである。
シングルエンド出力信号用に設計されている。インダクタ19は、出力電圧Vout を電源電圧よりも高くさせるためにあり、出力端における最大電圧振幅を増大さ
せる。このことは、トランジスタ13、14及び16を、通常、低い電源電圧のみで足
りる高周波処理で製造する場合に、特に重要なことである。
【0023】 図2による増幅器回路の出力電圧を決定するために、増幅器6の利得は大きい
ものと仮定する。従って、ノードX及びY間の電圧は零に等しい。ノードYにお
ける小さな電圧信号は−i2 ・R2 に等しくなる。従って、ノードX上の電圧も
−i2 ・R2 に等しい。
ものと仮定する。従って、ノードX及びY間の電圧は零に等しい。ノードYにお
ける小さな電圧信号は−i2 ・R2 に等しくなる。従って、ノードX上の電圧も
−i2 ・R2 に等しい。
【0024】 図2による増幅器が無負荷状態である場合、トランジスタ14の小信号のコレク
タ電流は完全に抵抗8に流れる。キルヒホッフの法則をノードXに適用すれば、
タ電流は完全に抵抗8に流れる。キルヒホッフの法則をノードXに適用すれば、
【数4】 となる。
【0025】 式(4)を用いて、ノードZ上の電圧を次式(5)により計算しうる。
【数5】 R2 をR1 ・N/(N+1)に等しく選択すれば、式(5)は、
【数6】 となる。
【0026】 図2による増幅器回路の短絡電流は、ノードZ上の電圧を零とすることによっ
て計算できる。抵抗R1 の電流はVX /R1 =−i2 ・R2 /R1 に等しく
なる。トランジスタ13のコレクタ電流は、
て計算できる。抵抗R1 の電流はVX /R1 =−i2 ・R2 /R1 に等しく
なる。トランジスタ13のコレクタ電流は、
【数7】 である。 トランジスタ14のコレクタ電流は、
【数8】 であることが分かる。
【0027】 増幅器回路の短絡電流は抵抗8の電流i8 とトランジスタ14のコレクタ電流と
の合計に等しい。従って、短絡電流は、
の合計に等しい。従って、短絡電流は、
【数9】 に等しい。
【0028】 増幅器回路の出力インピーダンスZout は、式(6)及び(9)の商を計算す
ることによって容易に分かる。この計算を実行することによって、R1 /(N
+1)の値が得られる。
ることによって容易に分かる。この計算を実行することによって、R1 /(N
+1)の値が得られる。
【0029】 トランジスタ13のバイアス電流が抵抗8を流れる。これにより、ノードXにお
けるバイアス電圧を減少させる。しかし、増幅器回路の出力電圧の振幅を最大に
するために、このバイアス電圧を約1/2VDDとする必要がある。電圧の振幅の
減少を回避するためには、トランジスタ13のバイアス電流は、抵抗8に流れるべ
きでなく他の手段によって供給されるべきである。このことは、電流源によって
行なうことができるが、このようにするにはPNPトランジスタが得られるよう
にする必要がある。しかし、これらPNPトランジスタは高周波IC(集積回路
)処理で常に得られるわけではない。トランジスタ13のバイアス電流は、R3
の値を有し且つトランジスタ13のベースと正の電源電圧点との間に接続されてい
る抵抗18によって与えることもできる。増幅器回路の交流動作に対する抵抗18の
影響を回避するために、インダクタを抵抗18と直列接続することができる。
けるバイアス電圧を減少させる。しかし、増幅器回路の出力電圧の振幅を最大に
するために、このバイアス電圧を約1/2VDDとする必要がある。電圧の振幅の
減少を回避するためには、トランジスタ13のバイアス電流は、抵抗8に流れるべ
きでなく他の手段によって供給されるべきである。このことは、電流源によって
行なうことができるが、このようにするにはPNPトランジスタが得られるよう
にする必要がある。しかし、これらPNPトランジスタは高周波IC(集積回路
)処理で常に得られるわけではない。トランジスタ13のバイアス電流は、R3
の値を有し且つトランジスタ13のベースと正の電源電圧点との間に接続されてい
る抵抗18によって与えることもできる。増幅器回路の交流動作に対する抵抗18の
影響を回避するために、インダクタを抵抗18と直列接続することができる。
【0030】 あるいは又、抵抗18の影響を、次式(10)により抵抗8及び22の値を選択する
ことによって補償することができる。
ことによって補償することができる。
【数10】
【0031】 上記で得られた式から設計式が得られる。出力インピーダンスZout と整合す
る適切なインピーダンス、増幅器回路に接続されているRL の値の負荷抵抗に等
しくなければならない。これにより、第1の設計式は、
る適切なインピーダンス、増幅器回路に接続されているRL の値の負荷抵抗に等
しくなければならない。これにより、第1の設計式は、
【数11】 となる。 式(10)に式(11)を代入し、
【数12】 を得る。
【0032】 式(6)と、先に計算した増幅器回路の出力インピーダンスの値とを用いるこ
とで、次式(13)による増幅器回路の出力電圧Vout が得られる。
とで、次式(13)による増幅器回路の出力電圧Vout が得られる。
【数13】
【0033】 入力電流は平衡化されるため、入力電流は(i1 −i2 )によって実効的に2
倍にされる。この結果、増幅器回路の相互インピーダンス利得GT の値は、
倍にされる。この結果、増幅器回路の相互インピーダンス利得GT の値は、
【数14】 となる。
【0034】 回路を設計するために、以下の手順を実行することができる。増幅器回路を適
用する必要がある負荷インピーダンスRL の値は既知であるから、Nの値を、式
(14)を用いる相互インピーダンス利得の必要値から決定できる。次に、R1 の
値を式(11)から得る。次に、R3 の値を、ノードXにおける直流バイアス電圧
が電源電圧の約半分となるように選択する。最後に、R2 の値を式(12)から得
る。最後の2つの工程を、出力電圧の振幅が最大になるように数回繰返すことが
できる。
用する必要がある負荷インピーダンスRL の値は既知であるから、Nの値を、式
(14)を用いる相互インピーダンス利得の必要値から決定できる。次に、R1 の
値を式(11)から得る。次に、R3 の値を、ノードXにおける直流バイアス電圧
が電源電圧の約半分となるように選択する。最後に、R2 の値を式(12)から得
る。最後の2つの工程を、出力電圧の振幅が最大になるように数回繰返すことが
できる。
【0035】 図3は、図2による本発明の実施例に電圧制御電流源33が追加されている本発
明の実施例を示している。電圧制御電流源33の入力端はノードX及びYに接続さ
れている。電圧制御電流源33の出力端はノードYに接続されている。
明の実施例を示している。電圧制御電流源33の入力端はノードX及びYに接続さ
れている。電圧制御電流源33の出力端はノードYに接続されている。
【0036】 電圧制御電流源は、ノードX及びY間に補償電圧源を追加するものであり、こ
の補償電圧源はノードX及びY間の元の電圧に対し殆ど等しい振幅及び異なる正
負符号を有している。これによって、ノードX及びY間の実際の電圧を減少させ
る。これらノードX及びY間の電圧を小さくすることにより増幅器12におけるひ
ずみを減少させる。
の補償電圧源はノードX及びY間の元の電圧に対し殆ど等しい振幅及び異なる正
負符号を有している。これによって、ノードX及びY間の実際の電圧を減少させ
る。これらノードX及びY間の電圧を小さくすることにより増幅器12におけるひ
ずみを減少させる。
【0037】 電圧制御電流源の使用には正帰還が含まれるので、増幅器の安定性を確実にす
ることに留意すべきである。このことは、電圧制御電流源の相互コンダクタンス
を予め決定された値に制限することによって達成できる。
ることに留意すべきである。このことは、電圧制御電流源の相互コンダクタンス
を予め決定された値に制限することによって達成できる。
【0038】 電圧制御電流源33は、トランジスタ36及び38を有するエミッタ縮退差動対によ
って実現される。トランジスタ36及び38のエミッタはバイアス源30及び32に接続
され且つR4 の値を有する抵抗34を介して相互接続されている。トランジスタ36
のコレクタから成っている電圧制御電流源の出力端はノードYに接続されている
。電圧制御電流源の出力電流は、増幅器の入力端と直列にR2 の値を有する抵抗
22の両端間に補償電圧を発生させる。
って実現される。トランジスタ36及び38のエミッタはバイアス源30及び32に接続
され且つR4 の値を有する抵抗34を介して相互接続されている。トランジスタ36
のコレクタから成っている電圧制御電流源の出力端はノードYに接続されている
。電圧制御電流源の出力電流は、増幅器の入力端と直列にR2 の値を有する抵抗
22の両端間に補償電圧を発生させる。
【0039】 この回路を実際に形成したところ、いかなるピーキングも呈することなく1.1
GHzの−3dB帯域幅を呈した。この帯域幅は、ノードXと大地との間に約1pFの
値を有する小さなキャパシタを追加することによって2GHzを超えて増大させる
ことができる。
GHzの−3dB帯域幅を呈した。この帯域幅は、ノードXと大地との間に約1pFの
値を有する小さなキャパシタを追加することによって2GHzを超えて増大させる
ことができる。
【図1】 本発明による増幅器回路の線図的な原理図である。
【図2】 本発明による増幅器回路の第1実施例である。
【図3】 本発明による増幅器回路の第2実施例である。
【手続補正書】
【提出日】平成13年1月15日(2001.1.15)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0036
【補正方法】変更
【補正の内容】
【0036】 電圧制御電流源は、ノードX及びY間に補償電圧源を追加するものであり、こ
の補償電圧源はノードX及びY間の元の電圧に対し殆ど等しい振幅及び異なる正
負符号を有している。これによって、ノードX及びY間の実際の電圧を減少させ
る。これらノードX及びY間の電圧を小さくすることにより増幅器6におけるひ
ずみを減少させる。
の補償電圧源はノードX及びY間の元の電圧に対し殆ど等しい振幅及び異なる正
負符号を有している。これによって、ノードX及びY間の実際の電圧を減少させ
る。これらノードX及びY間の電圧を小さくすることにより増幅器6におけるひ
ずみを減少させる。
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図3
【補正方法】変更
【補正の内容】
【図3】
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J090 AA01 AA12 CA73 DN02 FA17 HA02 HA25 HA29 HA33 KA05 MA11 MA21 MN01 SA08 TA01 5J091 AA01 AA12 CA73 FA17 HA02 HA25 HA29 HA33 KA05 MA11 MA21 SA08 TA01
Claims (7)
- 【請求項1】 入力端子と、この入力端子における信号に依存する出力電流を生
じる電流出力端子とを有している増幅器を具えている増幅器回路であって、この
増幅器回路が更に帰還通路を有し、この帰還通路の入力端が前記電流出力端子に
結合され、この帰還通路の出力端が前記入力端子に結合されている当該増幅器回
路において、前記増幅器が、前記電流出力端子を流れる電流に依存する他の出力
電流を生じる他の電流出力端子を具え、この他の電流出力端子が帰還通路の出力
端に結合されていることを特徴とする増幅器回路。 - 【請求項2】 請求項1に記載の増幅器回路において、この増幅器回路の入力端
が前記増幅器の入力端子に結合され、この増幅器回路の出力端が前記電流出力端
子に結合されていることを特徴とする増幅器回路。 - 【請求項3】 請求項1又は2に記載の増幅器回路において、前記増幅器が少な
くとも第1及び第2トランジスタを有し、この第1トランジスタの第1の主電極
が前記電流出力端子に結合され、この第2トランジスタの第1の主電極が前記他
の電流出力端子に結合され、これら第1及び第2トランジスタの第2の主電極が
バイアス源に結合され、これら第1及び第2トランジスタの制御電極が前記増幅
器の入力端子に結合されていることを特徴とする増幅器回路。 - 【請求項4】 請求項3に記載の増幅器回路において、前記第1及び第2トラン
ジスタのエミッタ面積間の比が前記出力電流及び他の出力電流間の比に等しいこ
とを特徴とする増幅器回路。 - 【請求項5】 請求項3又は4に記載の増幅器回路において、前記増幅器が第3
トランジスタを有し、この第3トランジスタの第1の主電極が電源端子に結合さ
れ、第3トランジスタの第2の主電極が前記バイアス源に結合され、第3トラン
ジスタの制御端子が前記増幅器の他の入力端に結合され、この増幅器のこの他の
入力端と前記電源端子との間に結合素子が結合されていることを特徴とする増幅
器回路。 - 【請求項6】 請求項5に記載の増幅器回路において、前記帰還通路及び結合素
子が、N/(N+1)の比の値を有するインピーダンス素子を具え、このNが前
記出力電流及び前記他の出力電流間の比であることを特徴とする増幅器回路。 - 【請求項7】 請求項3〜6のいずれか一項に記載の増幅器回路において、前記
増幅器が更に、2つの入力端子と少なくとも1つの出力端子とを有する電圧制御
電流源を具え、この電圧制御電流源の第1入力端子が前記第1及び第2トランジ
スタの制御電極に結合され、この電圧制御電流源の第2入力端子が前記第3トラ
ンジスタの制御電極に結合され、この第3トランジスタの制御電極に前記電圧制
御電流源の出力端子も結合されていることを特徴とする増幅器回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99201238.5 | 1999-04-16 | ||
EP99201238 | 1999-04-16 | ||
PCT/EP2000/003073 WO2000064045A1 (en) | 1999-04-16 | 2000-04-06 | Amplifier arrangement |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002542702A true JP2002542702A (ja) | 2002-12-10 |
Family
ID=8240122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000613070A Withdrawn JP2002542702A (ja) | 1999-04-16 | 2000-04-06 | 増幅器回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6346855B1 (ja) |
EP (1) | EP1088393B1 (ja) |
JP (1) | JP2002542702A (ja) |
DE (1) | DE60034638T2 (ja) |
WO (1) | WO2000064045A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60119907T2 (de) | 2001-06-08 | 2006-09-28 | Agilent Technologies Inc., A Delaware Corp., Palo Alto | Treiberschaltung |
DE10300011B4 (de) * | 2003-01-02 | 2004-09-16 | Infineon Technologies Ag | Subtrahiererschaltung und Leistungsdetektoranordnung mit der Subtrahiererschaltung |
US10732931B2 (en) * | 2018-11-28 | 2020-08-04 | International Business Machines Corporation | Negative operand compatible charge-scaling subtractor circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3392342A (en) * | 1965-12-13 | 1968-07-09 | Ibm | Transistor amplifier with gain stability |
US3673508A (en) * | 1970-08-10 | 1972-06-27 | Texas Instruments Inc | Solid state operational amplifier |
JPS62287705A (ja) * | 1986-06-06 | 1987-12-14 | Toshiba Corp | Btl増幅回路 |
US5142242A (en) * | 1991-08-07 | 1992-08-25 | Maxim Integrated Products | Precision transconductance amplifier |
JP3697679B2 (ja) * | 1997-09-25 | 2005-09-21 | ローム株式会社 | 安定化電源回路 |
JPH11163644A (ja) * | 1997-11-26 | 1999-06-18 | Fujitsu Ltd | 差動増幅回路の出力回路 |
IT1305635B1 (it) * | 1998-01-29 | 2001-05-15 | Sgs Thomson Microelectronics | Amplificatore integrato analogico senza rete esterna di compensazionee bassa caduta di tensione |
US6175276B1 (en) * | 1998-03-16 | 2001-01-16 | National Semiconductor Corporation | Indirect emitter-coupling preamplifier for magneto-resistive heads with single-ended feedback |
-
2000
- 2000-04-06 EP EP00926826A patent/EP1088393B1/en not_active Expired - Lifetime
- 2000-04-06 WO PCT/EP2000/003073 patent/WO2000064045A1/en active IP Right Grant
- 2000-04-06 DE DE60034638T patent/DE60034638T2/de not_active Expired - Lifetime
- 2000-04-06 JP JP2000613070A patent/JP2002542702A/ja not_active Withdrawn
- 2000-04-14 US US09/550,608 patent/US6346855B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1088393B1 (en) | 2007-05-02 |
US6346855B1 (en) | 2002-02-12 |
DE60034638T2 (de) | 2008-01-10 |
WO2000064045A1 (en) | 2000-10-26 |
DE60034638D1 (de) | 2007-06-14 |
EP1088393A1 (en) | 2001-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3575898B2 (ja) | 増幅器回路 | |
CA2003401C (en) | Amplifier circuit using feedback load | |
JP2002111412A (ja) | 増幅回路 | |
EP0114731B1 (en) | Differential amplifier with high common-mode rejection | |
JP3390093B2 (ja) | 差動増幅器 | |
US4940949A (en) | High efficiency high isolation amplifier | |
US6411170B2 (en) | Oscillation circuit | |
JPH05110341A (ja) | 低歪差動増幅器回路 | |
US20010048336A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
US6344762B1 (en) | Bias circuit for a low voltage differential circuit | |
JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
JP2002542702A (ja) | 増幅器回路 | |
US7119615B2 (en) | Electronic amplifier circuit | |
US20070279131A1 (en) | Variable gain amplifier and differential amplifier | |
JP3850799B2 (ja) | 可調増幅器に対して指数的な先行歪みを与えるための回路構造 | |
US7123091B2 (en) | Darlington differential amplifier | |
JP4839572B2 (ja) | 入力回路 | |
EP0280516B1 (en) | Differential amplifier circuit | |
EP1676362B1 (en) | Electronic circuit for amplification of a bipolar signal | |
US5049837A (en) | Push-pull transformer coupled RF amplifier with response to DC | |
JP2901248B2 (ja) | 可変リアクタンス回路 | |
US6914484B2 (en) | Wideband constant-gain voltage amplifier | |
JP2001509992A (ja) | 低電力高線形性対数線形制御の方法および装置 | |
JPH01213008A (ja) | 増幅回路 | |
US7233205B2 (en) | Transistor biasing independent of inductor voltage drop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070402 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090915 |