JP2023118667A - マイクロフォンセンサ用読み出し回路 - Google Patents

Abstract

【課題】低い出力インピーダンス及び広いダイナミックレンジを有し、チップを小型化することで、コスト競争力を確保するマイクロフォンセンサ用読み出し回路を提供する。【解決手段】マイクロフォンセンサ用読み出し回路１００は、マイクロフォンセンサから感知信号が入力される入力端子ＩＮ、感知信号を出力する出力端子ＯＵＴ、入力端子に第１のゲート端が連結され、出力端子に第１のソース端が連結された第１のトランジスタＭ１、出力端子に第２のドレイン端が連結され、第２のゲート端が基準端子Ｎに連結される第２のトランジスタＭ２、出力端子に第３のドレイン端が連結され、基準端子に第３のゲート端が連結された第３のトランジスタＭ３、基準端子に第４のドレイン端が連結され、第３のドレイン端に第４のゲート端が連結される第４のトランジスタＭ４及び第４のドレイン端、第４のソース端及び第１のドレイン端に連結されたダイオード部Ｍ５を含む。【選択図】図２

Description

本発明は、読み出しに関し、より詳しくは、低雑音特性のソースフォロワ回路にフィードバック回路を備えることにより、低い出力インピーダンス及び広いダイナミックレンジ（Ｗｉｄｅ Ｄｙｎａｍｉｃ Ｒａｎｇｅ）を具現することで、読み出し回路を単純に具現して、チップを小型化することで、コスト競争力を確保することができるマイクロフォンセンサ用読み出し回路に関する。

ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）は、半導体製造工程を応用して、マイクロメーター（μｍ）オーダーの超微細機械部品と電子回路を同時に集積する技術である。ＭＥＭＳ工程で生産されたマイクチップは、既存のエレクトレットコンデンサマイクロフォン（Ｅｌｅｃｔｒｅｔ Ｃｏｎｄｅｎｓｅｒ Ｍｉｃｒｏｐｈｏｎｅ、ＥＣＭ）と比較して、サイズと電力消耗量が小さいので、スマートフォン、タブレット、イヤホンマイクなど、ハイエンドモバイル機器への採用が増えている傾向である。

ＭＥＭＳマイクロフォンは、大きく、静電容量型（Ｃａｐａｃｉｔｉｖｅ－ｔｙｐｅ）と圧電型（Ｐｉｅｚｏｅｌｅｃｔｒｉｃ－ｔｙｐｅ）方式に分けられる。ここで、静電容量型のＭＥＭＳマイクロフォンは、大きく、外部音圧に反応して、物理的信号を電気的信号に変換するセンサ部と、音響センサで発生する高い出力インピーダンス信号を処理する読み出し集積回路（ＲＯＩＣ： Ｒｅａｄｏｕｔ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ）部とからなる。

一般に、ＭＥＭＳマイクロフォンセンサの読み出し回路では、ＭＥＭＳセンサで発生する音圧によるキャパシタ変化を電圧に変換する初段増幅器として、ソースフォロワ回路を用いている。

しかし、このようなソースフォロワ回路だけでは、広いダイナミックレンジを有しながら、数ｋΩから数ｎＦに該当する負荷を駆動することができないため、低い出力インピーダンスを有するバッファを追加しなければならないという問題がある。

これにより、読み出し回路のチップサイズが大きくなり、コスト競争力を確保し難くなる。

韓国登録特許第１０－１７１８０７９号公報

本発明の目的は、別のバッファを追加しなくても、広いダイナミックレンジの低い出力インピーダンスを具現することができるマイクロフォンセンサ用読み出し回路を提供することである。

本発明の他の目的は、読み出し回路を単純に具現して、チップを小型化することで、コスト競争力を確保することができるマイクロフォンセンサ用読み出し回路を提供することである。

本発明の更に他の目的は、以下の詳細な説明と図面から、より明確になるだろう。

本発明の一様態によると、マイクロフォンセンサ用読み出し回路は、マイクロフォンセンサから感知信号が入力される入力端子（ＩＮ）と、前記感知信号が出力される出力端子（ＯＵＴ）とを備える読み出し回路であって、前記入力端子（ＩＮ）に第１のゲート端が連結され、前記出力端子（ＯＵＴ）及び電源端子（ＶＤＤ）に第１のソース端が連結され、接地に第１のドレイン端が連結された第１のトランジスタ（Ｍ１）と、前記出力端子（ＯＵＴ）及び前記第１のソース端に第２のドレイン端が連結され、前記電源端子（ＶＤＤ）に第２のソース端が連結され、第２のゲート端が基準端子（Ｎ）に連結される第２のトランジスタ（Ｍ２）と、前記第１のソース端、前記第２のドレイン端、及び前記出力端子（ＯＵＴ）に第３のドレイン端が連結され、前記基準端子（Ｎ）に第３のゲート端が連結され、接地に第３のソース端が連結される第３のトランジスタ（Ｍ３）と、前記基準端子（Ｎ）及び前記電源端子（ＶＤＤ）に第４のドレイン端が連結され、前記出力端子（ＯＵＴ）、前記第３のドレイン端に第４のゲート端が連結され、前記第１のドレイン端に第４のソース端が連結される第４のトランジスタ（Ｍ４）と、前記第４のドレイン端、前記第４のソース端、及び前記第１のドレイン端に連結されたダイオード部（Ｍ５）とを含むことを特徴とする。

前記第２のトランジスタ（Ｍ２）は、ＮＴＲ及びＰＴＲのいずれか１つのトランジスタであり、前記第３のトランジスタ（Ｍ３）は、ＮＴＲ及びＰＴＲのいずれか他の１つのトランジスタである。

前記ダイオード部（Ｍ５）は、ＮＴＲダイオード接続、ＰＴＲダイオード接続、及び通常の接合ダイオードのいずれか１つが使用される。

前記第１のトランジスタ（Ｍ１）及び第２のトランジスタ（Ｍ２）は、Ｐ型トランジスタであり、前記第３のトランジスタ（Ｍ３）、前記第４のトランジスタ（Ｍ４）、及び前記ダイオード部は、Ｎ型トランジスタである。

本発明によるマイクロフォンセンサ用読み出し回路は、以下のような効果を奏する。

第１に、低雑音特性のソースフォロワ回路にフィードバック回路を備えることにより、低い出力インピーダンスを具現することができる。

第２に、クラスＡＢの特性で広いダイナミックレンジの特性を有することができる。

第３に、読み出し回路を単純に具現して、チップを小型化することで、コスト競争力を確保することができる。

図１は、従来のマイクロフォンセンサ用読み出し回路を概略的に示す図である。 図２は、本発明の一実施形態に係るマイクロフォンセンサ用読み出し回路を示す図である。 図３は、本発明の一実施形態に係るマイクロフォンセンサ用読み出し回路の低い出力インピーダンス特性を示す図である。 図４は、図１の従来のマイクロフォンセンサ用読み出し回路と比較して、図２のマイクロフォンセンサ用読み出し回路の出力ダイナミックレンジ（Ｏｕｔｐｕｔ Ｄｙｎａｍｉｃ Ｒａｎｇｅ）を示す図である。

本発明は、様々な変更を加えることができ、様々な実施形態を有することができるところ、特定の実施形態を図面に示し、詳細な説明で詳しく説明する。しかし、これは、本発明を特定の実施形態について限定することではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むことと理解すべきである。各図面を説明するに当たり、類似した図面符号を、類似した構成要素について付している。

第１、第２、Ａ、Ｂなどの用語は、様々な構成要素を説明することに使われるが、前記構成要素は、前記用語により限定されてはいけない。前記用語は、ある構成要素を他の構成要素から区別する目的としてのみ使われる。例えば、本発明の権利範囲を逸脱することなく、第１の構成要素は、第２の構成要素と呼ぶことができ、同様に、第２の構成要素も、第１の構成要素と呼ぶことがある。「及び／又は」という用語は、複数の関連する記載の項目の組み合わせ、又は複数の関連した記載の項目のいずれかの項目を含む。

ある構成要素が他の構成要素に「連結されて」または「接続されて」いるとは、その他の構成要素に直接的に連結されているか、又は接続されていることもできるが、中間に他の構成要素が存在することもできると理解されるべきである。一方、ある構成要素が他の構成要素に「直接連結されて」または「直接接続されて」いるとは、中間に他の構成要素が存在しないことと理解すべきである。

本発明で使用した用語は、単に、特定の実施形態を説明するために使われており、本発明を限定しようとする意図ではない。単数の表現は、文脈上明白に異なることを意図しない限り、複数の表現をも含む。本発明において、「含む」又は「有する」などの用語は、明細書上に記載された特徴、数字、ステップ、動作、構成要素、部品、又はこれらを組み合わせたものが存在することを指定しようとすることで、１又はそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品、又はこれらを組み合わせたものの存在又は付加可能性を予め排除しないことと理解すべきである。

異なって定義されない限り、技術的や科学的な用語を含めて、ここで使用される全ての用語は、本発明が属する技術分野における通常の知識を有する者にとって、一般的に理解されることと同じ意味を有している。一般的に使われる辞典に定義されているような用語は、関連技術の文脈上有する意味と一致する意味を有すると理解されるべきであり、本発明で明白に定義しない限り、理想的や過度に形式的な意味として解析されない。

図１は、従来のマイクロフォンセンサ用読み出し回路を概略的に示す図である。図１に示しているように、従来のマイクロフォンセンサ用読み出し回路１は、トランジスタ１（Ｔ１）、トランジスタ２（Ｔ２）、及びトランジスタ３（Ｔ３）を用いて、フィードバック回路を構成する。従来のマイクロフォンセンサ用読み出し回路１は、このようなフィードバック回路を用いて、出力インピーダンスを下げることはできる。

一方、出力端（ＯＵＴ）に負荷が存在する場合、出力ダイナミックレンジが減少するという問題点がある。そこで、以下では、このような問題点を解決するためのマイクロフォンセンサ用読み出し回路１００について説明する。

図２は、本発明の一実施形態に係るマイクロフォンセンサ用読み出し回路を示す図である。図２を参照して、本発明の実施例によるマイクロフォンセンサ用読み出し回路１００を説明する。

まず、マイクロフォンセンサ（図示せず）は、バイアス電圧を通じて音圧の変化を感知し、感知信号を生成する。例えば、マイクロフォンセンサ（図示せず）は、入力されるバイアス電圧に対応して、内蔵センサを通じて、感知信号を生成する。ここで、バイアス電圧は、マイクロフォンセンサ（図示せず）のバイアスのための電圧で、チャージポンプ（Ｃｈａｒｇｅ Ｐｕｍｐ）により電源電圧（ＶＤＤ）の昇圧で生成される。

マイクロフォンセンサ（図示せず）は、受信された音波の振動を基に感知信号を発生させるセンサで構成される。例えば、ＭＥＭＳマイクロフォンのようなキャパシタ型マイクロフォンセンサが使用される。

このようなマイクロフォンセンサ（図示せず）は、音圧によって間隔が変化する電極層を含む。このように変化した電極層の間隔によって、容量値が変化する可変キャパシタの性格を有する。そこで、マイクロフォンセンサ（図示せず）が受信する音圧の大きさによって、感知信号の大きさが変化することになる。

図２に示しているように、本発明の実施例によるマイクロフォンセンサ用読み出し回路１００は、マイクロフォンセンサ（図示せず）から伝送された感知信号が、入力端子（ＩＮ）に入力され、出力端子（ＯＵＴ）を介して出力される。すなわち、マイクロフォンセンサ（図示せず）の出力端子が、読み出し回路１００の入力端子（ＩＮ）に連結される。

本発明の実施例によるマイクロフォンセンサ用読み出し回路１００は、バッファ部１１０と、フィードバック部１２０と、ダイオード部１３０とを含む。マイクロフォンセンサ用読み出し回路１００の構成要素は、マイクロフォンセンサ用読み出し回路１００上に１つのチップで集積されて具現される。

バッファ部１１０は、前記感知信号を増幅して出力端子（ＯＵＴ）に伝達するためのもので、マイクロフォンセンサ（図示せず）から提供される感知信号に対する電圧バッファ機能を行う。ここで、バッファ部１１０に入力される感知信号の位相と、バッファ部１１０から増幅して出力される感知信号の位相は、同相であるのが望ましい。

バッファ部１１０は、電源端子（ＶＤＤ）から印加されるバイアス電圧により駆動され、内部にバッファ機能を行うためのソースフォロワ回路が使用される。ここで、バッファ部１１０には、ＰＭＯＳＦＥＴ構造の第１のトランジスタ（Ｍ１）が使用される

第１のトランジスタ（Ｍ１）の第１のゲート端は、入力端子（ＩＮ）に連結される。第１のトランジスタ（Ｍ１）の第１のソース端は、出力端子（ＯＵＴ）、電源端子（ＶＤＤ）、第２のトランジスタ（Ｍ２）の第２のドレイン端、第３のトランジスタ（Ｍ３）の第３のドレイン端に連結される。第１のトランジスタ（Ｍ１）の第１のドレイン端は、接地に連結される。第１のトランジスタ（Ｍ１）の第１のソース端には、電流源（Ｉ１）が連結される。第１のトランジスタ（Ｍ１）の第１のドレイン端と接地の間には、電流源（Ｉ３）が連結される。

フィードバック部１２０は、出力電圧（Ｖｏｕｔ）に対応するフィードバック電圧を生成して、フィードバック経路（図示せず）を介して、第１のトランジスタ（Ｍ１）の第１のドレイン端に与える。

このようにフィードバック経路を構成することで、出力端子（ＯＵＴ）からみた出力インピーダンス（Ｚｉｎ）が、負荷のインピーダンス値（数ｋΩ）と比較して、非常に低いインピーダンス値を有することになる。そこで、数ｋΩの抵抗値を有する負荷でも、駆動することができるようになる。

フィードバック部１２０は、第２のトランジスタ（Ｍ２）、第３のトランジスタ（Ｍ３）、第４のトランジスタ（Ｍ４）を含む。

第２のトランジスタ（Ｍ２）及び第３のトランジスタ（Ｍ３）は、互いに動作領域が異なるトランジスタを使用することができる。例えば、第２のトランジスタ（Ｍ２）は、ＮＴＲ及びＰＴＲのいずれか１つのトランジスタを使用する。第３のトランジスタ（Ｍ３）は、ＮＴＲ及びＰＴＲのいずれか他の１つのトランジスタであることが望ましい。本実施形態では、第２のトランジスタ（Ｍ２）は、ＰＭＯＳを用い、第３のトランジスタ（Ｍ３）は、ＮＭＯＳを用いている。このようにすることで、出力のダイナミックレンジを改善（拡大）している。

第２のトランジスタ（Ｍ２）の第２のソース端は、電源端子（ＶＤＤ）に連結される。第２のトランジスタ（Ｍ２）の第２のドレイン端は、出力端子（ＯＵＴ）、第１のトランジスタ（Ｍ１）の第１のソース端、第３のトランジスタ（Ｍ３）の第３のドレイン端に連結される。第２のトランジスタ（Ｍ２）の第２のゲート端は、基準端子（Ｎ）に連結される。

第３のトランジスタ（Ｍ３）の第３のドレイン端は、第１のトランジスタ（Ｍ１）の第１のソース端、第２のトランジスタ（Ｍ２）の第２のドレイン端及び出力端子（ＯＵＴ）に連結される。第３のトランジスタ（Ｍ３）の第３のゲート端は、基準端子（Ｎ）に連結される。第３のトランジスタ（Ｍ３）の第３のソース端は、接地に連結される。

第４のトランジスタ（Ｍ４）の第４のドレイン端は、基準端子（Ｎ）、電源端子（ＶＤＤ）、及び第５のトランジスタ（Ｍ５）の第５のドレイン端に連結される。第４のトランジスタ（Ｍ４）の第４のゲート端は、出力端子（ＯＵＴ）、第３のトランジスタ（Ｍ３）の第３のドレイン端に連結される。第４のトランジスタ（Ｍ４）の第４のソース端は、第１のトランジスタ（Ｍ１）の第１のドレイン端、及び第５のトランジスタ（Ｍ５）の第５のソース端に連結される。第４のトランジスタ（Ｍ４）の第４のドレイン端と電源電圧の間には、電流源（Ｉ３）が連結される。

ダイオード部１３０は、第４のトランジスタ（Ｍ４）の出力電圧レベルによらず、フィードバック回路の動作を維持することができる。すなわち、クラスＡＢ特性を具現して、ダイナミックレンジを拡げるために追加した第３のトランジスタ（Ｍ３）のために、入力に「－」電圧の印加により、出力が低い電圧に下がる場合、第５のトランジスタ（Ｍ５）からなるフィードバック構成が動作せず、出力が０に固定されるという問題が発生する。ここで、第４のトランジスタ（Ｍ４）を追加して、出力電圧によらず、フィードバック構成を維持するようにして、広いダイナミックレンジを確保することになる。

この時、ダイオード部１３０は、ＮＴＲダイオード接続、ＰＴＲダイオード接続、及び通常の接合ダイオードを使用する。本実施例では、第４のトランジスタ（Ｍ４）及び第５のトランジスタ（Ｍ５）は、ＮＭＯＳを使用している。

図３は、本発明の一実施形態に係るマイクロフォンセンサ用読み出し回路の低い出力インピーダンス特性を示す図である。ここで、本実施例によるマイクロフォンセンサ用読み出し回路の出力端（ＯＵＴ）に、１００ｋΩの抵抗と１ｕＦのキャパシタを直列に連結した状態で、出力インピーダンスを測定した。

図３に示しているように、本実施例によるマイクロフォンセンサ用読み出し回路は、約１２Ωの出力インピーダンス特性を有するので、数ｋΩの負荷を駆動するにも、全く問題がないことが分かる。

図４は、図１の従来のマイクロフォンセンサ用読み出し回路と比較して、図２のマイクロフォンセンサ用読み出し回路の出力ダイナミックレンジを示す図である。

ここで、本実施例によるマイクロフォンセンサ用読み出し回路の出力端（ＯＵＴ）に、１００ｋΩの抵抗と１ｕＦのキャパシタを直列に連結した状態で、ダイナミックレンジを測定した。

この時、図４に示しているように、赤線は、図２のマイクロフォンセンサ用読み出し回路１００の出力ダイナミックレンジを示し、緑線は、従来のマイクロフォンセンサ用読み出し回路１の出力ダイナミックレンジを示している。

図４に示しているように、本実施例によるマイクロフォンセンサ用読み出し回路１００は、従来のマイクロセンサ用読み出し回路１と比較して、出力ダイナミックレンジが２倍程度が広いことが分かる。

結果として、本発明によるマイクロフォンセンサ用読み出し回路は、別のバッファを追加しなくても、低雑音、低い出力インピーダンス、広いダイナミックレンジの特性を有することになる。そこで、読み出し回路を単純に具現して、チップを小型化することで、コスト競争力を確保することができる。

本発明を好適な実施例により詳細に説明したが、これと異なる形態の実施例も可能である。そのため、以下に記載した請求項の技術的思想と範囲は、好適な実施例に限定されない。

１００： マイクロフォンセンサ用読み出し回路
１１０： バッファ部
１２０： フィードバック部
１３０： ダイオード部

Claims (4)

1. マイクロフォンセンサから感知信号が入力される入力端子（ＩＮ）と、前記感知信号が出力される出力端子（ＯＵＴ）とを備える読み出し回路であって、
   前記入力端子（ＩＮ）に第１のゲート端が連結され、前記出力端子（ＯＵＴ）及び電源端子（ＶＤＤ）に第１のソース端が連結され、接地に第１のドレイン端が連結された第１のトランジスタ（Ｍ１）と、
   前記出力端子（ＯＵＴ）及び前記第１のソース端に第２のドレイン端が連結され、前記電源端子（ＶＤＤ）に第２のソース端が連結され、第２のゲート端が基準端子（Ｎ）に連結される第２のトランジスタ（Ｍ２）と、
   前記第１のソース端、前記第２のドレイン端、及び、前記出力端子（ＯＵＴ）に第３のドレイン端が連結され、前記基準端子（Ｎ）に第３のゲート端が連結され、接地に第３のソース端が連結される第３のトランジスタ（Ｍ３）と、
   前記基準端子（Ｎ）及び前記電源端子（ＶＤＤ）に第４のドレイン端が連結され、前記出力端子（ＯＵＴ）、前記第３のドレイン端に第４のゲート端が連結され、前記第１のドレイン端に第４のソース端が連結される第４のトランジスタ（Ｍ４）と、
   前記第４のドレイン端、前記第４のソース端、及び前記第１のドレイン端に連結されたダイオード部（Ｍ５）とを含む、マイクロフォンセンサ用読み出し回路。
2. 前記第２のトランジスタ（Ｍ２）は、ＮＴＲ及びＰＴＲのいずれかの１つのトランジスタであり、
   前記第３のトランジスタ（Ｍ３）は、ＮＴＲ及びＰＴＲのいずれかの他の１つのトランジスタである、請求項１に記載のマイクロフォンセンサ用読み出し回路。
3. 前記ダイオード部（Ｍ５）は、ＮＴＲダイオード接続、ＰＴＲダイオード接続、及び通常の接合ダイオードのいずれか１つが使用される、請求項１に記載のマイクロフォンセンサ用読み出し回路。
4. 前記第１のトランジスタ（Ｍ１）及び第２のトランジスタ（Ｍ２）は、Ｐ型トランジスタであり、
   前記第３のトランジスタ（Ｍ３）、前記第４のトランジスタ（Ｍ４）、及び前記ダイオード部は、Ｎ型トランジスタである、請求項１に記載のマイクロフォンセンサ用読み出し回路。