JP3501403B2 - インピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法 - Google Patents

インピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法

Info

Publication number
JP3501403B2
JP3501403B2 JP2001268166A JP2001268166A JP3501403B2 JP 3501403 B2 JP3501403 B2 JP 3501403B2 JP 2001268166 A JP2001268166 A JP 2001268166A JP 2001268166 A JP2001268166 A JP 2001268166A JP 3501403 B2 JP3501403 B2 JP 3501403B2
Authority
JP
Japan
Prior art keywords
impedance
voltage
shield
terminal
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001268166A
Other languages
English (en)
Other versions
JP2003075480A (ja
Inventor
正巳 八壁
直樹 池内
浩一 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Hokuto Electronics Inc
Original Assignee
Sumitomo Metal Industries Ltd
Hokuto Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd, Hokuto Electronics Inc filed Critical Sumitomo Metal Industries Ltd
Priority to JP2001268166A priority Critical patent/JP3501403B2/ja
Publication of JP2003075480A publication Critical patent/JP2003075480A/ja
Application granted granted Critical
Publication of JP3501403B2 publication Critical patent/JP3501403B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、容量センサのよ
うなインピーダンス素子が有するインピーダンスを検出
するのに有用なインピーダンス検出回路、インピーダン
ス検出装置、及びインピーダンス検出方法に関するもの
である。
【0002】
【従来の技術】上記のようなインピーダンス検出回路の
従来例として、特開平9−280806号公報記載のも
のを挙げることができる。図16は、このインピーダン
ス検出回路を示す回路図である。この検出回路では、電
極54、55で形成される容量センサ58を、信号線5
7を介して演算増幅器59の反転入力端子に接続してい
る。そしてこの演算増幅器59の出力端子と前記反転入
力端子との間にコンデンサ60を接続するとともに、非
反転入力端子に交流電圧Vacを印加している。また前
記信号線57はシールド線56によって被覆し、容量セ
ンサ58を接続した信号線57を電気的に遮蔽してい
る。そしてこのシールド線56は、演算増幅器59の非
反転入力端子に接続されている。出力電圧Vdは、前記
演算増幅器59の出力端子からトランス61を介して取
り出される。
【0003】上記従来の検出回路では、演算増幅器59
の反転入力端子と非反転入力端子とがイマジナリ・ショ
ートの状態となる。従って反転入力端子に接続された信
号線57と非反転入力端子に接続されたシールド線56
とは、互いにほぼ同電位となる。そのため信号線57を
シールド線56で被覆しても両者56、57間の浮遊容
量はキャンセルされ、浮遊容量に影響されない正確な出
力電圧Vdが得られるよう意図されている。
【0004】
【発明が解決しようとする課題】上記従来例によれば、
確かにセンサ58の容量がある程度に大きいときは、信
号線57とシールド線56との間の浮遊容量に影響され
ない正確な出力電圧Vdを得ることができる。しかしな
がら、発明者らの試験においてセンサ58の容量を小さ
くすると(例えば10−15Fのオーダー)、期待され
たような正確な出力電圧Vdが得られず、誤差が大きく
なるという現象が生じた。そこで発明者らは、この現象
について検討を重ねた。そしてその結果、次のような知
見を得るに至った。
【0005】すなわち、上記従来例における演算増幅器
59は、その入力端子に交流電圧Vacが印加されてい
る。ところが特に演算増幅器59の非反転入力端子電圧
を高周波の交流電圧Vacによって変動させる時、演算
増幅器59の現実の動作においては、演算増幅器59の
内部のトラッキングエラー等により、イマジナリ・ショ
ートの状態にある反転入力端子と非反転入力端子の電圧
間にも結果的に微妙な位相・振幅のズレが発生する。そ
してこのズレ等により、演算増幅器59の出力電圧に前
記交流電圧Vacの高調波が重畳されるという現象が生
じる。そしてこの高調波が、前記誤差の要因の一つにな
ることが分かった。また一方の端子がDCバイアスに接
続されていない状態の一つの演算増幅器59でイマジナ
リ・ショートとゲインの2つの機能を持たせているた
め、特に高周波動作時には揺らぎが生じる。以上のこれ
らのことが、本発明に至る研究で初めて分かった。その
ため、演算増幅器59のイマジナリ・ショートを利用し
て信号線57とシールド線56とを同電位にするだけで
は、容量センサ58の容量が微小である場合に無視でき
ない浮遊容量が信号線57とシールド線56との間に存
在することになり、この浮遊容量の影響によって、前記
出力電圧Vdに誤差が生じてしまうこともようやく分か
った。
【0006】一方、近年のセンサ製造技術の向上に伴
い、上記のように例えば10−15Fのオーダーという
微小インピーダンスを有するセンサが登場しつつある。
このようなセンサを用いれば、従来困難であった微小な
物理現象の監視が容易となる。そこで、このようなセン
サが有するような微小なインピーダンスを正確に検出で
きる回路及び装置の必要性が高まっている。
【0007】この発明は、上記従来の課題を解決するた
めになされたものであって、その目的は、微小なインピ
ーダンス又は微少なインピーダンスの変化を正確に検出
するために有用なインピーダンス検出回路、インピーダ
ンス検出装置、及びインピーダンス検出方法を提供する
ことにある。
【0008】
【課題を解決するための手段】本願のインピーダンス検
出回路では、ボルテージフォロワと第1演算増幅器とを
含み、前記ボルテージフォロワの入力端子にその一端が
接続され他端にインピーダンス素子を接続できる信号線
と、前記信号線の少なくとも一部を電気的に遮蔽する第
1シールド手段と、第1シールド手段の少なくとも一部
を電気的に包囲する第2シールド手段と、第1シールド
手段にシールド電圧を印加するシールド電圧印加手段
と、第2シールド手段に前記シールド電圧、グランド、
接地、所定の第1電圧からなる群より選ばれた1つに接
続可能にするスイッチ手段と、第1演算増幅器の出力端
子と前記信号線との間に設けられた第1インピーダンス
と、第1演算増幅器の出力端子に接続された信号出力端
子とを備えたことを特徴としている。
【0009】ここで「インピーダンス素子」とは、部品
としての素子のほか、信号線の端部に測定電極を設け、
この測定電極と測定対象との間に形成されたインピーダ
ンスも含む。なお、第2シールド手段は、少なくとも1
層が基本であるが、2層以上(すなわち、第1シールド
とあわせて3層以上)でも勿論よい。コストと効果の比
から層数を決定すればよい。合計3層以上の中間の層
は、第1シールド、第2シールドいずれにも区分され得
る。それらの識別は、本願においては本質的ではない。
【0010】また、本願のインピーダンス検出回路で
は、第1演算増幅器と、両入力端子がイマジナリ・ショ
ートの状態にある第2演算増幅器と、第2演算増幅器の
一方の入力端子にその一端が接続され他端にインピーダ
ンス素子を接続できる信号線と、前記信号線の少なくと
も一部を電気的に遮蔽する第1シールド手段と、第1シ
ールド手段の少なくとも一部を電気的に包囲する第2シ
ールド手段と、第1シールド手段にシールド電圧を印加
するシールド電圧印加手段と、第2シールド手段に前記
シールド電圧、グランド、接地、所定の第1電圧からな
る群より選ばれた1つに接続可能にするスイッチ手段
と、第1演算増幅器の出力端子と前記信号線との間に設
けられた第1インピーダンスと、第1演算増幅器の出力
端子に接続された信号出力端子とを備えたことを特徴と
している。
【0011】ここで、これらは、前記シールド電圧印加
手段が位相振幅補償手段を含んでもよいし、第1演算増
幅器の一方の入力端子が、所定の第1電圧に接続されて
いてもよい。この「所定の第1電圧」とは、予め定めら
れた電圧とも一定の電圧とも言うことができ、いずれも
インピーダンス検出中又はゼロ点等の調整中において既
知の電圧に維持されていることを指す。もちろんアース
への接続(接地)も含み、このような場合は零ボルトの
一定電圧に保たれるということと等価である。また、グ
ランドへの接続も含むが、グランドは、信号電位に対す
る基準電位(回路グランド)を示す。このグランドはア
ース(接地)とは異なるが、これらが接続された場合に
は、同電位となる。
【0012】更に、本発明では、前記信号出力端子の出
力電圧から前記ボルテージフォロワ又は第2演算増幅器
の出力電圧を除去するキャンセル手段を設けてもよい。
この時、前記キャンセル手段は、前記両出力電圧のうち
一方の電圧を第3演算増幅器を用いて反転させる反転増
幅部と、前記両出力電圧のうち他方の電圧と前記反転増
幅部の出力電圧とを加算する加算部とを備えて成すよう
にしても良いし、前記両出力電圧のうち一方の電圧を反
転させる反転増幅部と、前記両出力電圧のうち他方の電
圧と前記反転増幅部の出力電圧とを第4演算増幅器を用
いて加算する加算部とを備えて成るようにしてもよい。
そして、これら第3演算増幅器または第4演算増幅器
は、その一方の入力端子が所定の第1電圧に接続されて
いてもよい。加えて、前記反転増幅部は、位相振幅補償
手段を備えてもよい。
【0013】ここで、前記キャンセル手段は、前記両出
力電圧を入力とする減算部を備える構成としても良い
し、この時前記減算部が第5演算増幅器を含み、第5演
算増幅器の一方の入力端子を所定の第1電圧に接続する
ようにしてもよい。また、減算部の入力に位相振幅補償
手段を備えてもよい。
【0014】本発明では、前記信号線に接続されたイン
ピーダンス素子に、具体的は反信号線側に、少なくとも
直流バイアス又は交流バイアスのいずれかを重畳できる
ようにしてもよい。
【0015】また、本発明のインピーダンス検出回路
は、更に少なくとも一つの端子を持つ一次側接続端子と
少なくとも二つの端子を持つ二次側接続端子とを備えた
切替手段を含み、前記切替手段の前記一次側接続端子は
少なくともインピーダンス素子に接続され、前記二次側
接続端子は少なくとも信号線とシールド手段とに接続さ
れ、前記一次側接続端子の接続先が、前記二次側接続端
子の間で変化する切替手段を有しても良い。また、前記
二次側接続端子は、少なくともシールド手段と、少なく
とも直流又は交流のバイアス手段のいずれかとに接続さ
れるように構成してもよい。こうすることにより、イン
ピーダンス素子を信号線に接続したまま検出、非検出を
切り替えることができるようになる。この二次側接続端
子では、一つの端子電圧に対して所定の関係にある電圧
が他の端子に印加されている。ここで「所定の関係」と
は、予め定められた関係又は既知の関係のことである。
一例としては、両電圧間の位相・振幅の一方又は双方
が、一定の割合・漸次的・ランダムに変化するような関
係又は一定であるような関係をいい、回路全般の状況、
接続する素子あるいは周辺の環境等に従属している。ま
たここで、前記1次接続端子と切替接続可能な他の端子
を、さらに設けるようにすることが排除されているもの
でないのは勿論である。このとき、前記切替手段が複数
備えられてもよい。
【0016】一方で、第1インピーダンスが、複数の抵
抗を備え、前記複数の抵抗の内少なくとも一つが選択さ
れる選択手段を備える構成を付加してもよい。この選択
手段は、前記切替手段に類似した構成で出来ており、第
1インピーダンスと信号線との間、あるいは第1インピ
ーダンスと信号出力端子との間のいずれにもしくは両方
に備えてもよい。両方に備えた方が、選択されていない
インピーダンスの影響を小さくできる。
【0017】上記切替手段又は選択手段は、マルチプレ
クサで作られていても良い。更に、本発明の回路の増幅
特性を決めるインピーダンス部分のインピーダンス値を
変更する為の変更手段として、これらの切替手段又は選
択手段等が用いられても良い。
【0018】インピーダンス素子が抵抗成分であるとき
は、第1インピーダンスは抵抗であり、インピーダンス
素子が容量性分であるときは、第1インピーダンスは容
量である方が、信号の位相や振幅を調整する上ではやり
やすく好ましい。
【0019】本発明のインピーダンス検出装置では、前
記のインピーダンス検出回路と、前記信号線に外部から
インピーダンス素子を接続できる端子とを備えている。
この際、前記インピーダンス検出回路を実装した基板の
少なくとも一部を電気的に遮蔽する第3シールド手段と
を設け、この第3シールド手段に前記シールド電圧を印
加してもよい。また、前記第3シールド手段を外部に接
続できる端子や、バイアス手段に接続され外部から電圧
を印加できる端子を備えてもよい。これら端子は、測定
の精度を保持したまま、実際に使用する際の利便性を極
めて高めることができる。
【0020】本発明のインピーダンス検出方法では、ボ
ルテージフォロワの一方の入力端子を信号線に接続し且
つ電流の出入が無い状態とし、前記ボルテージフォロワ
の出力電圧に基づくシールド電圧を、前記信号線の少な
くとも一部をシールドする第1シールド手段に印加する
とともに、第1シールド手段の少なくとも一部を電気的
に包囲する第2シールド手段にはスイッチ手段を介し
て、前記シールド電圧、グランド、接地、所定の第1電
圧からなる群より選ばれた1つが印加可能であり、前記
信号線に接続された第1インピーダンスに流れる電流に
よってインピーダンス素子のインピーダンスを検出す
る。
【0021】また、本発明のインピーダンス検出方法
は、第2の演算増幅器の両入力端子をイマジナリ・ショ
ートにし、一方の入力端子を信号線に接続し且つ電流の
出入が無い状態とし、他方の入力端子を、前記信号線の
少なくとも一部をシールドする第1シールド手段に接続
し、前記第1シールド手段にシールド電圧が印加される
とともに、前記第1シールド手段の少なくとも一部を電
気的に包囲する第2シールド手段には、スイッチ手段を
介して、前記シールド電圧、グランド、接地、所定の第
1電圧からなる群より選ばれた1つが印加可能であり、
前記信号線に接続された第1インピーダンスに流れる電
流によってインピーダンス素子のインピーダンスを検出
する。このとき、より好ましくは、前記第1シールド手
段にシールド電圧が印加されるとともに前記第2シール
ド手段にもスイッチ手段を介してシールド電圧が印加さ
れる。
【0022】これらインピーダンス検出方法は、さらに
前記シールド電圧が、位相振幅補償されて第1シールド
手段及びスイッチ手段を介した第2シールド手段に印加
されてもよい。
【0023】更に、前記ボルテージフォロワの出力又は
第2演算増幅器の出力を前記インピーダンス素子の検出
信号から差し引くようにしてもよい。
【0024】加えて、前記信号線に接続されたインピー
ダンス素子に少なくとも直流バイアス又は交流バイアス
のいずれかを加えるようにしてもよい。
【0025】本発明のインピーダンス検出方法では、前
記インピーダンス素子の接続先を前記信号線から前記第
1シールド手段へ切り替えて初期設定を行うことができ
る。
【0026】同様に、第1インピーダンスの値を変えて
第1インピーダンスにかかる電位差を変化させゲインを
変える事もできる。
【0027】上記してきたこれらのインピーダンス検出
回路、インピーダンス検出装置、又はインピーダンス検
出方法では、この様に、ボルテージフォロワ又は第2演
算増幅器によってシールドと信号線との電位を同電位と
し、第1演算増幅器によって電圧増幅を行うようにした
ことにより、回路内で、電圧増幅部分と、シールド・信
号線間の電位を同電位とする部分とを分けることがで
き、信号出力電圧に入力される交流電圧の高調波が重畳
されたり、演算増幅器の内部のトラッキングエラー等に
よる反転入力端子と非反転入力端子との間での微妙な位
相と振幅のズレを殆ど無くすことが出来、その結果とし
て、非常に微少または高精度なインピーダンスを測定す
る際の、シールドなどによる寄生容量の影響を最小限に
することができるようになる。こうしてインピーダンス
素子を流れる電流に正確に比例した信号を得ることが可
能となる。
【0028】このとき、演算増幅器の一方の入力端子を
所定の第1電圧に接続すると、各演算増幅器の動作が安
定し、信号線とシールドとの間の浮遊容量をコントロー
ルしながら、インピーダンス素子に流れる電流に応じて
演算増幅器の出力端子に現れる電圧の高調波成分をさら
に抑制することが可能となる。
【0029】また、第1シールド手段及び第2シールド
手段に印加する電圧を位相振幅補償すると、入力信号が
高周波であっても信号線と第1及び第2シールド手段と
の間の電位差が所望の値となるよう正確にコントロール
することが可能となり、例えば、信号線と第1及び第2
シールド手段の間の電位差をほぼ完全にゼロとすること
が出来、それによって、これらの間の浮遊容量をほぼ完
全にキャンセルすることが可能となる。なお、低周波の
場合では、位相振幅補償を用いなくとも許容誤差範囲に
なる場合もあるので、その時は、これを使用せずとも良
い。
【0030】一方で、切替手段用いれば、本発明の回路
のリセットや初期設定等を、インピーダンス素子を接続
しながら又は切り離していずれでも正確に行うことがで
きる。これらにより、インピーダンス素子と信号線との
間の電位差を所定の関係に維持することが可能となり、
例えばこの電位差をゼロとすると、両者間の浮遊容量を
キャンセルすることが可能となり、更に精度向上を図る
ことができる。これは、マルチプレクサでも同様であ
る。
【0031】また、選択手段を用いれば、第1インピー
ダンスの値を変えられ、第1インピーダンスに掛かる電
位差を変えることができ、そのゲインを測定精度を維持
したまま変化させることができる。
【0032】このインピーダンス検出回路、装置、方法
では、前記した切替手段又は選択手段を用いることによ
り、選択されたインピーダンスと、選択されていないイ
ンピーダンスとの間の電位差を所定の関係に維持しつ
つ、本回路の増幅特性やゲインを変更することができ
る。従って検出対象や測定状況に応じて測定レンジ切替
を行う場合でも、その特性を正確に変化させて高精度な
検出を行うことが可能となる
【0033】インピーダンス検出装置では、外部のイン
ピーダンス素子との接続を、測定信号が伝わる接続線と
の間の電位差が正確に制御された第1及び第2シールド
手段で遮蔽することが可能となる。例えば第1及び第2
シールド手段の電位を接続線の電位と等しいものとする
と、両者間の浮遊容量をキャンセルすることが可能とな
る。
【0034】更に、このインピーダンス検出装置では、
インピーダンス検出回路を実装した基板自体を第3シー
ルド手段で電気的に遮蔽しているので、信号線と第3シ
ールド手段との間の電位差を正確にコントロールするこ
とが可能で、例えばこの電位差をゼロとすると、信号線
と基板外部との間の浮遊容量をキャンセルすることがで
き、微少なインピーダンス又は、微少なインピーダンス
の変化を正確に検出することが出来るようになる。
【0035】
【発明の実施の形態】次に、この発明のインピーダンス
検出回路、インピーダンス検出方法、及びインピーダン
ス検出装置の具体的な実施の形態について、図面を参照
しつつ詳細に説明する。
【0036】図1は、上記インピーダンス検出回路のコ
ア部1を取り出して示す回路図である。このコア部1
は、第1演算増幅器12及び第2演算増幅器11を備え
て構成されている。第2演算増幅器11は、反転入力端
子と出力端子とが短絡され、ボルテージフォロワを構成
している。ここでボルテージフォロワとは、入力インピ
ーダンスが高い一方、出力インピーダンスが低く、入出
力ゲインが1であって、インピーダンス変換器として機
能するものをいう。また第2演算増幅器11の非反転入
力端子には、信号線19が接続されている。そしてこの
信号線19に、インピーダンス素子18として容量セン
サが接続できるようになっている。この容量センサは、
受けた物理量(加速度、圧力、ガス、光、音波等)に応
じてその有する静電容量Csを変化させるものである。
信号線19に接続した前記容量センサの他端は、DCバ
イアス端子(バイアス手段)23に接続されるか、又は
グランドに接続される。そして、フローティングであっ
てもよいが、バイアス手段を接続した方がより精度よく
測定することが可能となる。また第2演算増幅器12
は、その非反転入力端子がグランドに接続される一方、
反転入力端子には第1抵抗(抵抗値R1)15及び第2
抵抗(抵抗値R2)16のそれぞれ一端が接続されてい
る。好ましくはこのように非反転入力端子がグランドに
接続されるが、いってみれば機能的にはゼロ電位等に一
定に保持されればよく、例えばバイアス電圧が印加され
ても一定に保持さえされれば、いわゆる電気的なゆらぎ
を抑制できるので、そういった方法が採られてもよい。
そして第1抵抗15の他端は交流電圧発生器(交流電圧
印加手段、発生交流電圧Vin、各周波数ω)14に接
続され、第2抵抗16の他端は前記第2演算増幅器11
の出力端子に接続されている。
【0037】また第1演算増幅器12の出力端子は、第
3抵抗(第1インピーダンス、抵抗値R3)17を介し
て前記第2演算増幅器11の非反転入力端子に接続され
ている。さらに、第1演算増幅器12の出力端子、第2
演算増幅器11の非反転入力端子、及び前記容量センサ
を互いに接続するのに、2重シールドケーブルが用いら
れる。つまり、芯線である信号線19は、内側シールド
線20で被覆され、その内側シールド線20は、さらに
外側シールド線46で被覆されている。この内側シール
ド線20は、外部から前記信号線19を電気的に遮蔽す
るものであり、第2演算増幅器11の出力信号を入力と
する補償回路(シールド電圧印加手段)13の出力端子
に接続されている。外側シールド線46は、外部から前
記信号線19及び内側シールド線20を電気的に遮蔽す
るものであり、切替スイッチ95を介して、補償回路1
3の出力端子(つまり、内側シールド線20)、グラン
ド及びアースのいずれかに選択的に接続される。
【0038】また前記第1演算増幅器12の出力端子に
信号出力端子21が接続され、第2演算増幅器11の出
力端子に交流出力端子22が接続されている。さらに、
図が煩雑になるのを避けるため図1では図示していない
が、第2演算増幅器11の非反転入力端子には、図8に
一例として示すように、正負電源間に接続されたN型M
OSFET47a、P型MOSFET47bがアナログ
バッファ47として設けられている。そしてこのアナロ
グバッファ47の入力で前記信号線19を受けることに
より、信号線19側からみたインピーダンスをきわめて
高いものとしている。図2は、上記インピーダンス検出
回路のコア部1の他の一例である。交流電圧発生器14
が第1演算増幅器12に反転入力端子につながっていな
い他は図1とおなじであり、この様にしても、コア部1
を構成することが可能である。
【0039】また図9は、前記コア部1における前記イ
ンピーダンス素子18としての容量センサと信号線19
との接続部分を詳細に示している。この接続部分には、
切替スイッチ(切替手段)24が設けられている。この
切替スイッチ24は、1次側接続端子24aの接続先
を、2つの2次側接続端子24bと24cとの間で切り
替えられるようにしたものである。この切替スイッチ2
4の2次側接続端子24bに前記信号線19が接続さ
れ、24cには前記内側シールド線20が接続されてい
る。そして切替スイッチ24の1次側接続端子24a
に、前記容量センサの一端を接続できるようになってい
る。
【0040】図7は、前記コア部1に設けた補償回路1
3の一例を示す回路図である。この補償回路13は、位
相調整部48と振幅調整部49とから構成されている。
位相調整部48は、演算増幅器71を用いた全域通過フ
ィルタとして構成されている。すなわち、入力端子30
と演算増幅器71の反転入力端子との間には抵抗73が
設けられるとともに、前記入力端子30と非反転入力端
子との間には可変抵抗74が設けられている。また演算
増幅器71の出力端子と反転入力端子との間に抵抗75
が設けられ、さらに演算増幅器71の非反転入力端子に
はコンデンサ76が接続されている。抵抗73と抵抗7
5との抵抗値は、互いに等しいものとされている。そし
てこの位相調整部48の出力側は、振幅調整部49の入
力側に接続されている。振幅調整部49は、演算増幅器
72を用いた反転増幅器として構成されている。すなわ
ち、その入力側と演算増幅器72の反転入力端子との間
に抵抗77が設けられ、また演算増幅器72の出力端子
と反転入力端子との間に可変抵抗78が設けられてい
る。そして演算増幅器72の非反転入力端子はグランド
に接続されている。
【0041】図3は、上記コア部1を含むインピーダン
ス検出回路の全体を示す回路図である。図1の回路図で
示すコア部1では補償回路13の入力側を第2演算増幅
器11の出力端子に接続していたが、この回路図に示す
コア部1では、補償回路13の入力側は交流電圧発生器
14に接続している。後述するように、このような接続
としても第2演算増幅器11の出力電圧を位相振幅補償
して内側シールド線20には印加することができる。な
お、外側シールド線46については、図1の回路と同様
に、切替スイッチ95を介して、補償回路13の出力端
子(つまり、内側シールド線20)、グランド及びアー
スのいずれかに選択的に接続される。
【0042】上記コア部1の信号出力端子21には、第
3演算増幅器36を備えた反転増幅部2が接続される。
前記信号出力端子21は、抵抗値可変の第4抵抗(抵抗
値R4)32を介して第3演算増幅器36の反転入力端
子に接続される。そしてこの反転入力端子と前記第3演
算増幅器36の出力端子との間には、反転入力端子側か
ら順に第5抵抗(抵抗値R5)33及び抵抗値可変の第
6抵抗(抵抗値R6)34が直列に接続され、さらにこ
の第6抵抗34と並列にコンデンサ35が接続されてい
る。また前記第3演算増幅器36の非反転入力端子はグ
ランドに接続されている。
【0043】さらに上記コア部1の交流出力端子22及
び前記反転増幅部2の反転出力端子42は、第4演算増
幅器40を備えた加算部3に接続されている。前記交流
出力端子22は第7抵抗(抵抗値R7)37を介して、
また前記反転出力端子42は第8抵抗(抵抗値R8)3
8を介して、それぞれ第4演算増幅器40の反転入力端
子に接続されている。そしてこの第4演算増幅器40の
反転入力端子と出力端子とが第9抵抗(抵抗値R9)3
9で接続され、出力端子は加算出力端子41に接続され
ている。また第4演算増幅器40の非反転入力端子はグ
ランドに接続されている。
【0044】図10は、上記インピーダンス検出回路を
備えたインピーダンス検出装置を示す模式透過斜視図で
ある。インピーダンス検出回路が実装された基板44
は、その内部を電気的に遮蔽するシールドケース(シー
ルド手段)45内に設けられ、さらにその内部を電気的
に遮蔽する装置ケーシング(シールド手段)4内に配置
されている。この装置ケーシング4には、インピーダン
ス接続端子5、内側シールド端子6、外側シールド端子
7、バイアス入力端子8、及び接地端子9が、それぞれ
ケーシング4の外部に露出して設けられている。そして
前記基板44からは、前記切替スイッチ24の端子24
aに接続された信号線19が延び、インピーダンス接続
端子5に接続されている。この信号線19は内側シール
ド線20で被覆されているが、この内側シールド線20
はさらに外部から外側シールド線(シールド手段)46
によって被覆され、この外側シールド線46によって電
気的に遮蔽されている。内側シールド線20は、前記シ
ールドケース45及び内側シールド端子6に接続されて
いる。また、外側シールド線46は外側シールド端子7
に接続されている。前記装置ケーシング4は、接地さ
れ、接地端子9に接続されている。バイアス入力端子8
は、前記検出回路のDCバイアス端子23に接続されて
いる。なお、前記バイアス入力端子8は、前記DCバイ
アス端子23がフローティングやグランドに接続される
態様となる場合には設けられないこともある。
【0045】次に、上記のように構成されたインピーダ
ンス検出回路及びインピーダンス検出装置の動作につい
て説明する。まず前記インピーダンス接続端子5から延
びる信号線19の端部に、インピーダンス素子18の一
例として容量センサを接続する。この接続には、2重シ
ールドケーブルを用いる。そしてこのケーブルの軸線を
当該容量センサの接続に用いるとともに、内側シールド
線を内側シールド端子6に接続し、外側シールド線を外
側シールド端子7に接続する。またバイアス入力端子8
は、ここでは接地端子9と接続する。
【0046】前記容量センサのインピーダンスをZとす
る。すると前記コア部1において、交流出力端子22の
電圧Voは、 Vo=−(R2/R1)・Vin (1) で表される。つまり、第1演算増幅器12と第2演算増
幅器11で構成されたボルテージフォロワ、第1抵抗1
5、第2抵抗16によって、入力電圧Vinを増幅した
電圧Voをボルテージフォロワの出力端子から出力させ
る増幅回路が構成されているのであるが、第2演算増幅
器11の両入力端子がイマジナリーショート状態であ
り、第1演算増幅器12とを含んで増幅回路が構成され
ていると言うことでもある。
【0047】反転増幅部2のゲインが−1となるように
抵抗32、33、34を設定すると、反転出力端子42
の電圧Vbは、 Vb=−Vc で表される。さらに計算のために、前記加算部3のみに
注目した時、の加算出力端子41の電圧Vaは、 Va=−R9・((Vo/R7)+(Vb/R8)) となるから、各抵抗値をR7=R8=R9と等しくして
おくと、Vaは となり、反転増幅部2と加算部3とによってキャンセル
手段が構成される事が分かる。
【0048】ここで第3抵抗17を前記容量センサに向
かって流れる電流をiとすると、ボルテージフォロワや
イマジナリーショート等の機能によって、これらボルテ
ージフォロワや第2演算増幅器の入力端子で電流の出入
が無い状態となり、電流iのほぼ全量が前記容量センサ
に流れることになるからVo=Z・iとなり、信号出力
端子21から出力される検出信号の電圧Vcは、 Vc=i・R3+Vo =(1+R3/Z)・Vo で表され、検出信号Vcが第2演算増幅器の出力端子に
現れているVoを含んでいることが分かる。これを(1),
(2)式を用いて変形すると、 Va=Vc−Vo =(1+R3/Z)・Vo―Vo =(R3/Z)・Vo =−(R3・R2/(Z・R1))・Vin となる。 Z=1/(jωCs) であるから、電圧Vaは結局、 Va=−(jωCs・R3・R2/R1)・Vin と表される。従って加算出力端子41からは、前記容量
センサの容量値Csに比例した電圧値Vaが得られる。
従って、加算出力端子41から電圧Vaを取り出し、そ
の後このVaに基づいて種々の信号処理を行うことによ
り、容量値Csを得ることができる。
【0049】前記第2演算増幅器11は、その反転入力
端子と非反転入力端子とをイマジナリ・ショートの状態
として動作している。しかしながら第2演算増幅器11
の入力インピーダンスも理想的な無限大ではないため、
前述のように反転入力端子の電圧Vomと非反転入力端
子の電圧Vopとの間には微小な振幅差及び位相差が発
生する。そしてこの振幅差及び位相差は、入力信号の周
波数が高くなるほど顕著になる。Vinが10Hzの
オーダーの高周波で前記容量センサの容量Csが例えば
10−15Fのオーダーであると、VomとVopとの
間の振幅差及び位相差は無視することができなくなる。
そのためCsがゼロのときもVo=−Vbとならず、測
定誤差が生じることになる。そこで前記容量センサの容
量値Csを測定する前に、前記切替スイッチ24の1次
側接続端子24aを内側シールド線20側の二次側接続
端子24cに接続して第2演算増幅器11の非反転入力
端子から前記容量センサを取り外した状態とする。そし
てこの状態で、上記のインピーダンス検出回路を動作さ
せる。そしてVo=−Vb、すなわちVa=0となるよ
うに、反転増幅部2の第4抵抗32を調整してVbの振
幅をVoと合わせ、また容量が並列に接続されている第
6抵抗34を調整することで位相を回し、Vbの位相を
−Voに合わせておく。すなわち、反転増幅部2は、ゼ
ロ調整手段としても機能するということである。
【0050】上記のようにVomとVopとの間には僅
かに位相差・振幅差があるが、いずれも交流電圧Vin
に同期した信号である。そこで前記補償回路13の位相
調整部48に設けられた可変抵抗74によってVinの
位相を調整するとともに、振幅調整部49に設けられた
可変抵抗78によってVinの振幅を調整し、Vopと
位相及び振幅の等しいシールド電圧Vosを形成する。
従ってこの場合には、交流電圧発生器14及び補償回路
13がシールド電圧発生手段として機能することにな
る。図1に示す回路においては補償回路13の入力側を
第2演算増幅器11の出力端子に接続していたが、これ
は第2演算増幅器11の出力電圧Voが、その非反転入
力端子、すなわち信号線19の電圧とイマジナリ・ショ
ートによってほぼ等しいからである。しかしながら交流
電圧Vinも前記出力電圧Voと同期した信号であるか
ら、図3のようにVinを位相振幅補償して内側シール
ド線20に印加することは、出力電圧Voを位相振幅補
償した信号を内側シールド線20に印加したことと同様
なことになる。ボルテージフォロワの出力であるVoよ
りも検出回路の入力信号であるVinの方がノイズ成分
が少ないから、Vinを位相振幅補償してVosを形成
し、内側シールド線20に印加するとより高精度な検出
をすることが可能となる。これらによって内側シールド
線20の電圧は瞬時においても信号線19の電圧と等し
くなり、信号線19と内側シールド線20との間の浮遊
容量が確実にキャンセルされる。つまり、信号線19を
流れる信号は、内側シールド線20を流れる同電位の信
号によってガードされ、いわゆるガーディングによる測
定が実現される。
【0051】上記インピーダンス検出回路及びインピー
ダンス検出装置では、補償回路13で交流電圧Vin
(又はボルテージフォロワの出力電圧Vo)の振幅及び
位相を調整して、信号線19の電圧Vopと振幅及び位
相の等しいシールド電圧Vosを形成し、これを内側シ
ールド線20に印加している。従ってVinが数kHz
〜数百kHz程度の低周波は言うに及ばず、例えば10
Hz以上の高周波であっても、信号線19と内側シー
ルド線20との間の浮遊容量を確実にキャンセルし、前
記容量センサが有する容量Csのみを正確に検出するこ
とができる。
【0052】また第2演算増幅器11は、全ての端子が
交流動作しているため、この第2演算増幅器11だけで
大きなゲインを得ようとすると、揺らぎ等による演算誤
差が大きくなってしまう。そしてその結果、容量値Cs
の測定に誤差が含まれることになる。そこで上記では、
第2演算増幅器11については反転入力端子と出力端子
とを短絡し、ゲイン=1のボルテージフォロワとして機
能させている。そして第1演算増幅器12を用いて、必
要なゲインはこの第1演算増幅器12でかせぐようにし
ている。従ってCsの測定を正確に行うことができる。
また電圧増幅を行う第1演算増幅器12は、その非反転
入力端子をグランドに接続している。非反転入力端子を
グランドに接続するとこの端子の電圧が安定するので、
特に演算増幅器を高速動作させている場合に、出力信号
に含まれる高調波を抑制することができる。この端子は
電圧が安定すればよいので、グランドに接続する以外に
一定の電圧が印加されていてもよい。いずれにせよ高速
で動作させる場合には、この端子が一定の電圧値に保持
されていることが好ましい。これにより従来の回路で誤
差要因となっていたVaの高調波成分が大幅に低減され
るので、演算精度を顕著に向上させることができる。従
って一段と高精度なCsの測定をすることができる。
【0053】さらに上記では、VcからVoを差し引く
ことにより、Csに比例した電圧Vaを加算出力端子4
1から取り出せるようにしている。つまり、前記容量セ
ンサに流れる電流のみを検出できる。これによってCs
を算出するために必要な以後の信号処理回路を簡素化し
て誤差要因の発生を極力抑制することができる。Vcか
らVoを差し引くにあたっては、図4、図5や図6にあ
るように、直接減算器を用いることが多い。この場合、
演算増幅器50,51の入力端子には、VcとVoとが
直接印加されるが、演算増幅器50のように、安定化の
ために一つの端子が、グランドに接続または一定の電圧
に保持されるようにしてもよい。加えて、図6では、V
cの入力側に位相補償回路を設けているが、この様に、
いずれかの入力端子に位相振幅補償回路が付加されても
良い。また、一方で、図3の様に、VcからVoを差し
引くにあたっては、Vcを反転してからVoとを加算す
るようにしてもよい。これは、演算増幅器の動作を高精
度に安定化させるためには演算増幅器の非反転入力端子
をグランドに接続又は一定の電圧で保持することが望ま
しいが、反転増幅器と加算器との構成にすれば、それぞ
れ演算増幅器の非反転入力端子をグランドに接続又は一
定の電圧が印加されそれが保持されて構成することがで
きる。この例の場合では、反転増幅部2を構成する第3
演算増幅器36と加算部3を構成する第4演算増幅器4
0の非反転入力端子とをそれぞれグランドに接続してい
る。いずれにせよ高速で動作させる場合には、これらの
非反転入力端子が一定の電圧値に保持されていれば演算
増幅器の動作が安定するので、こうした所定の電圧に端
子を接続することが好ましいのである。こうすることに
よって演算増幅器40の出力電圧Vaに含まれ得る高調
波を抑制し、さらに精度の高いCsの測定をすることが
できるようにしている。
【0054】また前記第2演算増幅器11は、その反転
入力端子と非反転入力端子とをイマジナリ・ショートの
状態として動作している。しかしながら、両入力端子電
圧Vom、Vop間に振幅差及び位相差が生じるのは上
記の通りである。そのため反転増幅部2及び加算部3の
増幅度を正確に「1」となるように設定しても、Cs=
0のときにVa=0とならない。そこで上記では反転増
幅部2においてVcの位相及び振幅を調整できるように
し、Cs=0のとき確実にVa=0となるようなゼロ調
整を可能としている。またここでの位相調整は、演算増
幅器の非反転入力端子にコンデンサを接続した全域通過
フィルタによるのではなく、演算増幅器の非反転入力端
子をグランドに接続するとともに帰還回路に容量成分を
設けた反転増幅器によって行うようにしている。従っ
て、ここでも出力信号に含まれ得る高調波を抑制して、
Csの測定精度が低下するのを防止している。ここでも
前記端子は、上記と同様、グランドに接続する以外に一
定の電圧が印加されるようにしてもよい。
【0055】ゼロ調整は、前記容量センサの接続を切り
離した状態で行うが、この接続の切り離しを通常のスイ
ッチで行うと、切り離された前記容量センサと信号線1
9との間に生じる浮遊容量により、正確なゼロ調整がで
きない。そこで本例のインピーダンス検出回路では、信
号線19から切り離された前記容量センサを切替スイッ
チ24で内側シールド線20と接続するようにしてい
る。この内側シールド線20に印加されている電圧Vo
sは信号線19の電圧Vopと等しいから、信号線19
から切り離された前記容量センサと信号線19との間に
浮遊容量を生じさせることなく、正確なゼロ調整をする
ことができる。
【0056】さらに上記インピーダンス検出装置では、
信号線19をシールドする内側シールド線20を、さら
に外側シールド線46でシールドしている。ケーブルが
短いときはこの外側シールド線46をグランドに接続し
て、電圧Vosが印加された内側シールド線20に外乱
ノイズが重畳されるのを防止できる。従って信号線19
と内側シールド線20との同電位性を確実に維持するこ
とができる。またインピーダンス検出回路が実装された
基板44をシールドケース45内に入れ、このシールド
ケース45を前記内側シールド線20と同電位にしてい
る。従って、このシールドケース45と信号線19との
間で浮遊容量が発生するのを防止しつつ基板44をシー
ルドすることができる。さらにシールドケース45を収
納した装置ケーシング4を接地している。従って、電圧
Vosが印加されたシールドケース45に外乱ノイズが
重畳されるのを防止して、信号線19とシールドケース
45との同電位性を確実に維持することができる。
【0057】また、上記インピーダンス検出回路で使用
された2重シールドケーブルの外側シールド線46は、
切替スイッチ95を介して、補償回路13の出力端子
(つまり、内側シールド線20)、グランド及びアース
のいずれかに接続される。外側シールド線46が補償回
路13の出力端子に接続された場合には、2重シールド
ケーブルの信号線19は、内側シールド線20と外側シ
ールド線46によってガードされることとなり、より確
実に浮遊容量がキャンセルされる。また、外側シールド
線46がグランドに接続された場合には、外乱ノイズが
2重シールドケーブルに進入して信号線19や内側シー
ルド線20を流れる信号に重畳してしまうことが防止さ
れ、安定した測定が確保される。さらに、外側シールド
線46がアースに接続された場合には、グランドに接続
された場合と同様に、外乱ノイズや不要な電磁界が遮蔽
されることに加え、2重シールドケーブルの外被を接地
することによる人に対する安全性が確保される。
【0058】このような2重シールドによる効果を示す
測定結果の一例を示す。なお、ここでは、上記インピー
ダンス検出回路におけるインピーダンス素子18と第2
演算増幅器11等とを接続するケーブル(ここでは、1
0数cm)として、信号線19と内側シールド線20だ
けからなる1重シールドケーブルを用いた場合と、信号
線19と内側シールド線20と外側シールド線46から
なる2重シールドケーブルを用いた場合それぞれにおけ
る信号及びノイズを計測した。 (1)1重シールドケーブルを用いた場合 信号 :0.4dBV ノイズ:−37.8dBV よって、 S/N:38.2dB が得られた。 (2)2重シールドケーブルを用いた場合 信号 :1.3dBV ノイズ:−38.7dBV よって、 S/N:40.0dB が得られた。
【0059】このように、1重シールドケーブルを用い
た場合に比べ、2重シールドケーブルを用いた場合に
は、約2dBだけSN比が向上されることが確認され
た。なお、このケーブルの長さが長くなるほど、このS
N比の向上が顕著になると考えられ、プローバ中やクラ
イオスタット中に測定試料を入れた状態でインピーダン
スを計測する場合等、測定試料とインピーダンス検出回
路とをより長いケーブルで接続した場合には、さらに大
きなシールド効果が発揮されると考えられる。
【0060】本例のインピーダンス検出回路は、上記実
施形態に限定されるものではなく、この発明の範囲内で
種々変更して実施することができる。上記では信号線1
9の端部にインピーダンス素子18として容量センサを
取り付けるようにしたが、信号線19の端部に測定電極
を形成し、この測定電極と測定対象との間で形成される
容量Csを上記検出回路又は測定装置で検出するように
してもよい。
【0061】また上記では補償回路13によって信号線
19と内側シールド線20とを同電位としたが、インピ
ーダンス検出回路の使用状況等により両者19、20間
に所定の電位差を与えたいような場合には、前記補償回
路13で交流電圧Vinの振幅と位相とを適宜に調整す
ればよい。
【0062】さらに図1で示す上記検出回路の具体的な
構成は一例であって、他の回路構成を採用することがで
きるのは勿論である。例えばコア部1を構成する第1演
算増幅器12及び第2演算増幅器11を、それぞれ非反
転増幅器として構成するような回路としてもよい。
【0063】また上記では補償回路13を位相調整部4
8と振幅調整部49とで構成したが、反転増幅部2と同
様の回路によって補償回路13を構成してもよい。この
ようにすると演算増幅器の非反転入力端子がグランドに
接続されることになるので、シールド電圧に高調波が含
まれてこれが誤差要因となるのをさらに防止することが
できる。
【0064】上記ではインピーダンス素子18として容
量センサを用いたが、これは誘導性の素子を用いてもよ
い。また電圧によって容量が変化する素子のC−V(容
量−電圧)特性を検出する場合には、前記バイアス入力
端子8にDC電圧を変化させながら印加すればよい。バ
イアス電圧は前記容量センサの反信号線側に印加される
から、信号線19の電位Vop自体は一定の電圧を中心
に振動する交流電圧のままとなる。従ってVcが不安定
になってこれが測定結果の誤差要因となるのを回避する
ことができる。このようなDCバイアスの発生器は測定
装置に外部から接続してもよいが、予め検出回路のDC
バイアス端子23に接続して測定装置の内部に設けても
よい。また内部に設けた発生器と外部から接続した発生
器とを切り替えて前記DCバイアス端子23に接続でき
るようにしてもよい。
【0065】さらに上記では単一のインピーダンス素子
を接続する場合を説明したが、複数のインピーダンス素
子を接続し、測定する素子を切り替えられるようにして
もよい。図11は、このような場合における信号線19
の端部を示す図である。複数のインピーダンス素子1
8、26を設ける場合には、各素子18、26に対応し
て上記した切替スイッチ24と同構成の切替スイッチ2
5を設ける。そして信号線19を各2次側接続端子の一
つに接続するとともに、内側シールド線20を2次側接
続端子の他の一つに接続する。1次側接続端子には、そ
れぞれインピーダンス素子18、26を接続する。そし
て両切替スイッチ24、25を次のように制御して、マ
ルチプレクサを構成できる。すなわち、一方の素子18
を信号線19に接続するときには、同図に示すように素
子18が接続された切替スイッチ24の1次側接続端子
と信号線とが接続され、他方の切替スイッチ25の1次
側接続端子とシールドとが接続されるように両切替スイ
ッチ24、25を制御する。また他方の素子26を信号
線19に接続するときには、素子26が接続された切替
スイッチ25の1次側接続端子と信号線とが接続され、
他方の切替スイッチ24の1次側接続端子とシールドと
が接続されるように両切替スイッチ24、25を制御す
る。またこのマルチプレクサは、検出回路のゼロ調整を
行う場合などに信号線19から両素子18、26をとも
に切り離すように制御してもよいし、検出の目的等によ
っては両素子18、26をともに信号線に接続するよう
に制御してもよい。このマルチプレクサは、検出等の目
的とする素子を接続した切替スイッチ以外のすべての切
替スイッチをシールド線側に接続することにより、浮遊
容量等の外乱因子を極力減少させることができる。
【0066】またこのような切替スイッチ24は、増幅
回路のゲイン切替にも用いることができる。例えば図1
に示す第1インピーダンス17の代わりに、抵抗値の異
なる複数の抵抗(インピーダンス)と各抵抗(インピー
ダンス)に対する選択手段として切替スイッチ24を信
号線を複数の抵抗との間に設ける。図12に示されるよ
うに、各抵抗の一端が第1演算増幅器12の出力端子に
接続される一方、各抵抗の他端が前記切替スイッチ24
の1次側接続端子24aに接続される。また2次側接続
端子の24bを信号線に接続し、他の端子24cを内側
シールド線20に接続する。そしてこれら選択手段によ
って選択されたインピーダンスは合成インピーダンスと
なり、選択されなかった抵抗はその接続先が内側シール
ド線20となるようする。このように各切替スイッチ2
4を制御するマルチプレクサは選択手段となっている。
すると上記と同様に、接続しない抵抗と信号線又はシー
ルドとの間に発生する浮遊容量を制御でき、Csの高精
度な検出を妨げることなくインピーダンス素子に加えら
れる電位差を変えることが可能となり、結果として、ゲ
インの切替ができるようになる。また、図13に示すよ
うに、切替スイッチを第1演算増幅器12と第1インピ
ーダンス17との間に設けても良い。
【0067】またこのような切替スイッチ24は、増幅
回路のゲイン切替にも用いることができる。例えば図1
に示す第2抵抗16の代わりに、図14で示しているよ
うな、抵抗値の異なる複数の抵抗121,122と各抵
抗に対応して切替スイッチ24、25を設ける。そして
各抵抗の一端を第2演算増幅器12の反転入力端子に接
続する一方、各抵抗の他端を前記切替スイッチ24の1
次側接続端子24aに接続する。また2次側接続端子の
24bを第2演算増幅器11の出力端子に接続し、2次
側接続端子の24cを内側シールド線20に接続する。
そして第2演算増幅器11の出力端子に接続する抵抗以
外は、その接続先が内側シールド線20となるように各
切替スイッチ24を制御してマルチプレクサを構成す
る。すると上記と同様に、接続しない抵抗と第2演算増
幅器11の出力端子との間に発生する浮遊容量を制御で
き、Csの高精度な検出を妨げることなく増幅回路のゲ
イン切替ができる。なお例示はしていないが、第1抵抗
15についても同様である。これらについても切替スイ
ッチ24を用いて抵抗値の異なる複数の抵抗から回路に
接続する抵抗を選択できるようにし、選択されない抵抗
は電圧印加端子24cに接続されるようにして、検出対
象や測定状況に応じた正確なレンジ切替ができるように
してもよい。
【0068】上記では、切替スイッチ24を、1次側接
続端子24a、2次側接続端子24b、及び24cを備
えた3端子切替スイッチとして構成した場合を示した。
しかしながらこれは、1次側接続端子24aが2個以上
とされ、接続先となる2次側接続端子が3個以上に構成
されていてもよい。そのような場合には、接続先となる
2次側接続端子のうち少なくとも1つがシールドに接続
され、この端子と他の2次側接続端子との間で1次側接
続端子24aの接続先が切り替えられるように成されて
いればよい。
【0069】また信号線19のシールドは、2重、3重
と重ねてシールドしてもよい。上記では2重シールドケ
ーブルの長さが約50cm以上であるときは外側シール
ド線を内側シールド端子6に接続するようにしたが、第
1演算増幅器12が十分な電流を取り出すことのできる
パワー型であるような場合には、そのパワーに見合った
長さまで50cm以上の外側シールド線を接地端子9に
接続することができる。
【0070】また、本実施の形態における2重シールド
ケーブルとして、図15(a)に示されるような3同軸
ケーブル91を用いたり、信号線とシールド用単線との
撚り線を銅メッシュ等で覆った構造のシールドケーブル
を用いてもよい。さらに、2重シールドケーブルの外側
シールド線46の接続先を決定する図1に示された切替
スイッチ95として、図15(b)に示されるような回
路基板上に実装できるロータリースイッチ95aを用い
たり、図15(c)に示されるような回路基板上の配線
パターン95bをジャンパ線で接続する方式を用いた
り、図15(d)に示されるような回路基板上の配線パ
ターン95cをはんだ付けして接続する方式又は同軸リ
レー等を用いたりしてもよい。
【0071】また、本実施の形態では、2重シールドケ
ーブルの外側シールド線46は、4端子の切替スイッチ
95を介して、3つの接続先(ガード電位、グランド及
びアース)のいずれかに接続されたが、測定試料(イン
ピーダンス素子18)の特性や信号線19の長さ、測定
環境等が固定され、事前の実験等によってそれらの接続
先の中からシールド効果の高いものが確認されているな
らば、切替スイッチ95に代えて、シールド効果の高い
2つの接続先から1つを選択する3接点のスイッチを用
いたり、スイッチを介することなく、外側シールド線4
6を最もシールド効果の高い接続先に固定的に接続した
りしてもよい。
【0072】
【発明の効果】本発明のインピーダンス検出回路、イン
ピーダンス検出装置、又はインピーダンス検出方法で
は、信号線と内側及び外側シールド手段との間の浮遊容
量をコントロールしつつ、信号の出力端子に現れる電圧
に高調波等のノイズが含まれるのを抑制することができ
る。従って測定対象のインピーダンス素子が有するイン
ピーダンスを高精度で検出することが可能となる。
【0073】また、インピーダンス素子と検出回路とを
接続する信号線は、内側及び外側シールド手段により2
重にシールドされる。そして、外側シールド手段は、切
替スイッチを介して、ガード電圧印加手段の出力端子、
グランド及びアースのいずれかに接続される。したがっ
て、測定対象となるインピーダンス素子の特性や測定環
境等に応じて、外側シールド手段を、より高いシールド
効果を発揮する接続先に接続し、外乱ノイズの信号線へ
の進入を遮断することができる。つまり、外側シールド
手段がガード電圧印加手段の出力端子に接続された場合
には、信号線は、内側シールド手段と外側シールド手段
によってガードされることとなり、より確実に浮遊容量
がキャンセルされる。また、外側シールド手段がグラン
ドに接続された場合には、外乱ノイズが信号線に進入し
て信号線や内側シールド手段を流れる信号に重畳してし
まうことが防止され、安定した測定が確保される。さら
に、外側シールド手段がアースに接続された場合には、
グランドに接続された場合と同様の効果に加え、2重シ
ールドケーブルの外被を接地することによる人に対する
安全性が確保される。
【0074】また本発明のインピーダンス検出回路又は
インピーダンス検出方法では、信号線と内側及び外側シ
ールド手段との間の電位差を正確に所望の値とすること
ができる。例えばこの電位差をゼロとすれば、信号線と
内側及び外側シールド手段との間の浮遊容量をキャンセ
ルすることができる。また本発明のインピーダンス検出
装置では、外部のインピーダンス素子との接続線を、こ
の接続線との間の電位差が正確に制御された内側及び外
側シールド手段で遮蔽することができる。内側及び外側
シールド手段の電位を接続線の電位と等しいものとする
と、両者間の浮遊容量をキャンセルすることができる。
従ってこれらの検出回路、検出方法、又は検出装置で
は、インピーダンス素子の有するインピーダンスの値を
より正確に検出することが可能となる。
【0075】さらに本発明のインピーダンス検出回路又
はインピーダンス検出方法では、インピーダンス素子を
流れる電流に比例した信号を得ることができるので、以
後の信号処理を簡素化して後段において含まれる誤差を
抑制することが可能となる。
【0076】加えて本発明のインピーダンス検出回路、
インピーダンス検出装置、又はインピーダンス検出方法
では、インピーダンス素子にバイアスを印加しながらそ
のインピーダンスを検出することができるので、電圧に
よってインピーダンスが変化する素子についてインピー
ダンスの検出及びC−V測定を容易に行うことが可能と
なる。
【0077】また切替手段を更に用いれば、インピーダ
ンス素子を信号線から切り離したときにも、インピーダ
ンス素子と信号線との間を所定電位に維持することがで
きる。例えばこの電位差をゼロとすると、両者間の浮遊
容量をキャンセルすることが可能となる。従って、例え
ばインピーダンス検出回路等においてゼロ調整、リセッ
ト、初期設定等の回路の更正を正確に行うことが可能と
なる。ここで、複数の切替手段又はマルチプレクサを用
いれば、複数の1次側から必要なインピーダンス素子だ
けを選択して2次側に接続する場合にも、接続から切り
離された1次側接続端子と2次側接続端子との間を所定
電位に維持することができ、例えばこの電位差をゼロと
すると、両者間の浮遊容量をキャンセルすることができ
るので、例えばインピーダンス検出回路等において、複
数の被測定素子(即ちインピーダンス素子)から適宜に
素子を選択してインピーダンス値を検出するような場合
にも、正確な検出を行うことが可能となる。
【0078】さらにまた本発明のインピーダンス検出回
路では、選択手段やマルチプレクサを用いることによっ
て、回路中のインピーダンスを複数準備して適宜インピ
ーダンスを選択する際に、選択されない接続から切り離
されたインピーダンスと、その接続先との間を所定電位
に維持することができる。従って、検出対象に応じてレ
ンジ切替を、非選択インピーダンスにかかわる浮遊容量
をキャンセルして行うことが出来、その結果、回路の増
幅特性を正確に変化させて高精度な検出を行うことが可
能となる。
【0079】本発明のインピーダンス検出装置では、信
号線や測定回路基板を遮蔽するシールド手段に外乱ノイ
ズが重畳するのを防止することができる。また本発明の
インピーダンス検出装置では、信号線と基板外部との間
の浮遊容量を正確にコントロールすることができる。従
ってこれらの装置では、一段と高精度なインピーダンス
検出を行うことが可能となる。
【0080】
【図面の簡単な説明】
【図1】この発明の一実施形態のインピーダンス検出回
路のコア部を示す回路図である。
【図2】この発明の一実施形態のインピーダンス検出回
路のコア部を示す回路図である。
【図3】上記インピーダンス検出回路を示す回路図であ
る。
【図4】上記インピーダンス検出回路の一部分を示す回
路図である。
【図5】上記インピーダンス検出回路の一部分を示す回
路図である。
【図6】上記インピーダンス検出回路の一部分を示す回
路図である。
【図7】上記コア部に設けられた補償回路を示す回路図
である。
【図8】上記コア部に設けられた第1演算増幅器の入力
側を示す回路図である。
【図9】上記コア部に設けられた信号線の端部を示す回
路図である。
【図10】この発明の一実施形態のインピーダンス検出
装置を示す模式透過斜視図である。
【図11】上記実施形態の変形例における信号線の端部
を示す回路図である。
【図12】この発明のインピーダンス検出回路のコア部
の他の例を示す回路図である。
【図13】この発明のインピーダンス検出回路のコア部
の他の例を示す回路図である。
【図14】この発明のインピーダンス検出回路のコア部
の他の例を示す回路図である。
【図15】(a)は、この発明のインピーダンス検出回
路の2重シールドケーブルの具体例を示す外観図であ
り、(b)〜(d)は、その2重シールドケーブルの外
側シールド線の接続先を切り替える切替スイッチの具体
例を示す外観図である。
【図16】従来例のインピーダンス検出回路を示す回路
図である。
【符号の説明】
1 コア部 2 反転増幅部 3 加算部 4 装置ケーシング 5 インピーダンス接続端子 6 内側シールド端子 7 外側シールド端子 8 バイアス入力端子 9 接地端子 11 第2演算増幅器 12 第1演算増幅器 13 補償回路 14 交流電圧発生器 15 第1抵抗 16 第2抵抗 17 第3抵抗 18 インピーダンス素子 19 信号線 20 内側シールド線 21 信号出力端子 23 DCバイアス端子 24、25、26、95 切替スイッチ 32 第4抵抗 33 第5抵抗 34 第6抵抗 35 コンデンサ 36 第3演算増幅器 37 第7抵抗 38 第8抵抗 39 第9抵抗 40 第4演算増幅器 44 基板 45 シールドケース 46 外側シールド線 50、51 第5演算増幅器 91 3同軸ケーブル 95a ロータリースイッチ 95b、95c 配線パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池内 直樹 兵庫県尼崎市扶桑町1番8号 住友金属 工業株式会社エレクトロニクス技術研究 所内 (72)発明者 中野 浩一 兵庫県西宮市塩瀬町名塩538番地 北斗 電子工業株式会社内 (56)参考文献 特開 平4−303775(JP,A) 特開 昭61−82103(JP,A) 特開 平9−280806(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 27/00 - 27/32

Claims (27)

    (57)【特許請求の範囲】
  1. 【請求項1】 ボルテージフォロワと第1演算増幅器と
    を含み、前記ボルテージフォロワの入力端子にその一端
    が接続され他端にインピーダンス素子を接続できる信号
    線と、前記信号線の少なくとも一部を電気的に遮蔽する
    第1シールド手段と、第1シールド手段の少なくとも一
    部を電気的に包囲する第2シールド手段と、第1シール
    ド手段にシールド電圧を印加するシールド電圧印加手段
    と、第2シールド手段に前記シールド電圧、グランド、
    接地、所定の第1電圧からなる群より選ばれた1つに接
    続可能にするスイッチ手段と、第1演算増幅器の出力端
    子と前記信号線との間に設けられた第1インピーダンス
    と、第1演算増幅器の出力端子に接続された信号出力端
    子とを備えたことを特徴とするインピーダンス検出回
    路。
  2. 【請求項2】 第1演算増幅器と、両入力端子がイマジ
    ナリ・ショートの状態にある第2演算増幅器と、第2演
    算増幅器の一方の入力端子にその一端が接続され他端に
    インピーダンス素子を接続できる信号線と、前記信号線
    の少なくとも一部を電気的に遮蔽する第1シールド手段
    と、第1シールド手段の少なくとも一部を電気的に包囲
    する第2シールド手段と、第1シールド手段にシールド
    電圧を印加するシールド電圧印加手段と、第2シールド
    手段に前記シールド電圧、グランド、接地、所定の第1
    電圧からなる群より選ばれた1つに接続可能にするスイ
    ッチ手段と、第1演算増幅器の出力端子と前記信号線と
    の間に設けられた第1インピーダンスと、第1演算増幅
    器の出力端子に接続された信号出力端子とを備えたこと
    を特徴とするインピーダンス検出回路。
  3. 【請求項3】 前記シールド電圧印加手段が位相振幅補
    償手段を含むことを特徴とする請求項1又は2記載のイ
    ンピーダンス検出回路。
  4. 【請求項4】 第1演算増幅器の一方の入力端子が、所
    定の第1電圧に接続されていることを特徴とする請求項
    1〜3のいずれかに記載のインピーダンス検出回路。
  5. 【請求項5】 前記信号出力端子の出力電圧から前記ボ
    ルテージフォロワ又は第2演算増幅器の出力電圧を除去
    するキャンセル手段を設けたことを特徴とする請求項1
    〜4のいずれかのインピーダンス検出回路。
  6. 【請求項6】 前記キャンセル手段は、前記両出力電圧
    のうち一方の電圧を第3演算増幅器を用いて反転させる
    反転増幅部と、前記両出力電圧のうち他方の電圧と前記
    反転増幅部の出力電圧とを加算する加算部とを備えて成
    り、第3演算増幅器は、その一方の入力端子を所定の第
    1電圧に接続していることを特徴とする請求項5のイン
    ピーダンス検出回路。
  7. 【請求項7】 前記キャンセル手段は、前記両出力電圧
    のうち一方の電圧を反転させる反転増幅部と、前記両出
    力電圧のうち他方の電圧と前記反転増幅部の出力電圧と
    を第4演算増幅器を用いて加算する加算部とを備えて成
    り、第4演算増幅器は、その一方の入力端子を所定の第
    1電圧に接続していることを特徴とする請求項5又は6
    記載のインピーダンス検出回路。
  8. 【請求項8】 前記反転増幅部は、位相振幅補償手段を
    備えたことを特徴とする請求項6又は7記載のインピー
    ダンス検出回路。
  9. 【請求項9】 前記キャンセル手段は、前記両出力電圧
    を入力とする減算部を備えることを特徴とする請求項5
    記載のインピーダンス検出回路。
  10. 【請求項10】 前記減算部は、第5演算増幅器を含
    み、第5演算増幅器の一つの入力端子を所定の第1電圧
    に接続していることを特徴とする請求項9記載のインピ
    ーダンス検出回路。
  11. 【請求項11】 前記信号線に接続されたインピーダン
    ス素子に少なくとも直流バイアス又は交流バイアスのい
    ずれかを重畳できるバイアス手段を設けたことを特徴と
    する請求項1〜10のいずれかに記載のインピーダンス
    検出回路。
  12. 【請求項12】 請求項1〜11のいずれかに記載のイ
    ンピーダンス検出回路であって、ボルテージフォロワ又
    は第2演算増幅器の非反転入力端子と前記信号線とが接
    続されている事を特徴とするインピーダンス検出回路。
  13. 【請求項13】 インピーダンス検出回路は、更に少な
    くとも一つの端子を持つ一次側接続端子と少なくとも二
    つの端子を持つ二次側接続端子とを備えた切替手段を含
    み、前記切替手段の前記一次側接続端子は少なくともイ
    ンピーダンス素子に接続され、前記二次側接続端子は少
    なくとも信号線と第1シールド手段とに接続され、前記
    一次側接続端子の接続先が、前記二次側接続端子の間で
    変化する事を特徴とする請求項1〜12のいずれかに記
    載のインピーダンス検出回路。
  14. 【請求項14】 インピーダンス検出回路は、更に少な
    くとも一つの端子を持つ一次側接続端子と少なくとも二
    つの端子を持つ二次側接続端子とを備えた切替手段を含
    み、前記切替手段の前記一次側接続端子は少なくともイ
    ンピーダンス素子の信号線とは反対の端子に接続され、
    前記二次側接続端子は少なくとも直流バイアス又は交流
    バイアスのいずれかと第1シールド手段とに接続され、
    前記一次側接続端子の接続先が、前記二次側接続端子の
    間で変化する事を特徴とする請求項1〜12のいずれか
    に記載のインピーダンス検出回路。
  15. 【請求項15】 複数の前記切替手段を備えることを特
    徴とする請求項13又は14記載のインピーダンス検出
    回路。
  16. 【請求項16】 第1インピーダンスは複数のインピー
    ダンスを備え、前記複数のインピーダンスの内少なくと
    も一つが選択される選択手段を備え、前記選択手段は、
    少なくとも一つの端子を持つ一次側接続端子と少なくと
    も二つの端子を持つ二次側接続端子とを含み、前記一次
    側接続端子は少なくとも前記インピーダンスに接続さ
    れ、前記二次側接続端子は少なくとも第1シールド手段
    とに接続され、前記一次側接続端子の接続先が、前記二
    次側接続端子の間で変化する事を特徴とする請求項1〜
    15のいずれかに記載のインピーダンス検出回路。
  17. 【請求項17】 前記選択手段は、第1インピーダンス
    と信号線との間、あるいは第1インピーダンスと信号出
    力端子との間の少なくともいずれか一方に備えたことを
    特徴とする請求項16記載のインピーダンス検出回路。
  18. 【請求項18】 前記第1インピーダンスは、抵抗又は
    容量である事を特徴とする請求項1〜17のいずれかに
    記載のインピーダンス検出回路。
  19. 【請求項19】 請求項1〜18のいずれかのインピー
    ダンス検出回路と、前記信号線に外部からインピーダン
    ス素子を接続できる端子とを備えたことを特徴とするイ
    ンピーダンス検出装置。
  20. 【請求項20】 請求項1〜18のいずれか記載のイン
    ピーダンス検出回路と、前記インピーダンス検出回路を
    実装した基板の少なくとも一部を電気的に遮蔽する第3
    シールド手段とを設け、この第3シールド手段に前記シ
    ールド電圧を印加したことを特徴とするインピーダンス
    検出装置。
  21. 【請求項21】 ボルテージフォロワの一方の入力端子
    を信号線に接続し且つ電流の出入が無い状態とし、前記
    ボルテージフォロワの出力電圧に基づくシールド電圧
    を、前記信号線の少なくとも一部をシールドする第1シ
    ールド手段に印加するとともに、第1シールド手段の少
    なくとも一部を電気的に包囲する第2シールド手段には
    スイッチ手段を介して、前記シールド電圧、グランド、
    接地、所定の第1電圧からなる群より選ばれた1つが印
    加可能であり、前記信号線に接続された第1インピーダ
    ンスに流れる電流によって前記信号線に接続されたイン
    ピーダンス素子のインピーダンスを検出する事を特徴と
    するインピーダンス検出方法。
  22. 【請求項22】 第2の演算増幅器の両入力端子をイマ
    ジナリ・ショートにし、一方の入力端子を信号線に接続
    し且つ電流の出入が無い状態とし、他方の入力端子を、
    前記信号線の少なくとも一部をシールドする第1シール
    ド手段に接続し、前記第1シールド手段にシールド電圧
    が印加されるとともに、前記第1シールド手段の少なく
    とも一部を電気的に包囲する第2シールド手段には、ス
    イッチ手段を介して、前記シールド電圧、グランド、接
    地、所定の第1電圧からなる群より選ばれた1つが印加
    可能であり、前記信号線に接続された第1インピーダン
    スに流れる電流によって前記信号線に接続されたインピ
    ーダンス素子のインピーダンスを検出することを特徴と
    するインピーダンス検出方法。
  23. 【請求項23】 前記シールド電圧が、位相振幅補償さ
    れて第1シールド手段に印加されるとともに前記スイッ
    チ手段を介して前記第2シールド手段にも印加可能とす
    ることを特徴とする請求項21又は22に記載のインピ
    ーダンス検出方法。
  24. 【請求項24】 前記ボルテージフォロワの出力又は第
    2演算増幅器の出力を前記インピーダンス素子の検出信
    号から差し引くことを特徴とする請求項2123のい
    ずれかに記載のインピーダンス検出方法。
  25. 【請求項25】 前記信号線に接続されたインピーダン
    ス素子に少なくとも直流バイアス又は交流バイアスのい
    ずれかを加えることを特徴とする請求項2124のい
    ずれかのインピーダンス検出方法。
  26. 【請求項26】 前記インピーダンス素子の接続先を前
    記信号線から前記第1シールド手段へ切り替えて初期設
    定を行うことを特徴とする請求項2125のいずれか
    に記載のインピーダンス検出方法。
  27. 【請求項27】 第1インピーダンスの値を変えて第1
    インピーダンスにかかる電位差を変化させゲインを変え
    る事を特徴とする請求項2126のいずれかに記載の
    インピーダンス検出方法。
JP2001268166A 2001-09-05 2001-09-05 インピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法 Expired - Fee Related JP3501403B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001268166A JP3501403B2 (ja) 2001-09-05 2001-09-05 インピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001268166A JP3501403B2 (ja) 2001-09-05 2001-09-05 インピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法

Publications (2)

Publication Number Publication Date
JP2003075480A JP2003075480A (ja) 2003-03-12
JP3501403B2 true JP3501403B2 (ja) 2004-03-02

Family

ID=19094192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001268166A Expired - Fee Related JP3501403B2 (ja) 2001-09-05 2001-09-05 インピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法

Country Status (1)

Country Link
JP (1) JP3501403B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104122455A (zh) * 2014-08-19 2014-10-29 国家电网公司 设有屏蔽驱动的变压器油纸绝缘频域介电响应测试装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433362B1 (ko) * 2002-07-11 2004-06-07 에이디반도체(주) 임피던스 비교 집적회로
JP2006214869A (ja) * 2005-02-03 2006-08-17 Toshiba Corp 塗膜劣化診断装置、塗膜劣化診断システムおよび測定プローブ
JP4833729B2 (ja) * 2006-05-10 2011-12-07 株式会社フジクラ 静電容量式センサ
KR100868071B1 (ko) 2006-09-27 2008-11-10 연세대학교 산학협력단 차동 전극 임피던스의 상대적인 측정을 이용한 전극의 접촉모니터링 방법
CN108627686B (zh) * 2018-06-27 2024-01-16 北京励芯泰思特测试技术有限公司 一种测量运放偏置电流的电路及方法和屏蔽控制单元
CN112485683A (zh) * 2020-11-18 2021-03-12 深圳芯典半导体科技有限公司 一种多节锂电池组电压采样电路
CN112957026B (zh) * 2021-02-05 2021-08-13 上海爻火微电子有限公司 接入阻抗的检测电路及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104122455A (zh) * 2014-08-19 2014-10-29 国家电网公司 设有屏蔽驱动的变压器油纸绝缘频域介电响应测试装置

Also Published As

Publication number Publication date
JP2003075480A (ja) 2003-03-12

Similar Documents

Publication Publication Date Title
US6756790B2 (en) Impedance detection circuit, impedance detection device, and impedance detection method
EP0970386B1 (en) Impedance-to-voltage converter
EP3561527A1 (en) Capacitance detection device and input device
CN108061581B (zh) 电磁流量计
WO2015137018A1 (ja) 非接触電圧計測装置
EP2588871B1 (en) Apparatus and method for measuring the dissipation factor of an insulator
US8525529B2 (en) Impedance detection circuit and adjustment method of impedance detection circuit
EP1426772B1 (en) Impedance measuring circuit, its method, and capacitance measuring circuit
WO2002097455A1 (en) Current transformer based high voltage measurement method and apparatus
JP3501403B2 (ja) インピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法
EP1395838A1 (en) Three-phase voltage sensor with active crosstalk cancellation
JP2003028900A (ja) 非接触電圧測定方法およびその装置
EP1424563B1 (en) Capacitance measuring circuit, capacitance measuring instrument, and microphone device
JP3501401B2 (ja) インピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法
JP5502597B2 (ja) インピーダンス検出回路およびインピーダンス検出方法
JP3501398B2 (ja) インピーダンス検出回路及びインピーダンス検出方法
JP3454426B2 (ja) インピーダンス検出回路及びインピーダンス検出方法
JP6625422B2 (ja) 測定装置
JP2573789B2 (ja) 絶縁抵抗測定装置
JP2000009788A (ja) ケーブルの劣化診断方法
JP2004212212A (ja) インピーダンス検出装置及びインピーダンス検出方法
JPH03274476A (ja) 電力ケーブルの絶縁劣化診断方法
JPS5915870A (ja) 部分放電測定装置
JP2003075482A (ja) インピーダンス検出方法、静電容量検出方法及びそのための装置
JP2002044777A (ja) マイクロフォン装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040107

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20040521

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees