JP6409148B1 - 圧力検出装置、処理回路 - Google Patents

Abstract

【課題】コモンモードノイズによる影響を抑制するとともに、位相ずれに起因する出力の誤差を低減する。
【解決手段】圧力検出装置に設けられた処理回路３０は、圧電素子２０の正極２０ｂから出力される正の電荷信号を積分する第１積分回路３１と、圧電素子２０の負極２０ａから出力される負の電荷信号を積分する第２積分回路３２と、第２積分回路３２から出力される出力信号の一部を、第１積分回路３１を介して第２積分回路３２に帰還させる帰還回路３３とを備えている。
【選択図】図２

Description

本発明は、圧力検出装置、処理回路に関する。

内燃機関を有する自動車等の装置に対し、内燃機関の燃焼圧を検出する燃焼圧検出装置を搭載することが検討されている。

例えば特許文献１には、演算増幅器とコンデンサとを含む積分回路で構成され、薄板状圧電変換器からの一方の出力を積分する電荷増幅器と、他の演算増幅器と他のコンデンサとを含む他の積分回路で構成され、薄板状圧電変換器からの他方の出力を積分する他の電荷増幅器と、さらに他の演算増幅器を含むとともに、入力されてくる電荷増幅器の出力および他の電荷増幅器の出力を差動増幅する差動増幅器とを備えた検出装置が記載されている。

特表２０１３−５４５０９３号公報

例えば、２つの積分回路の各出力の差分を、差動増幅器で増幅する構成を採用した場合、２つの積分回路に供給される２つの入力信号に対し、共通に重畳されるコモンモードノイズを低減することができる。ただし、このような構成を採用した場合、一方の積分回路からの出力の位相と他方の積分回路からの出力の位相とにずれが存在していると、差動増幅器からの出力に、上記位相ずれに起因する誤差が含まれることとなってしまう。
本発明は、コモンモードノイズによる影響を抑制するとともに、位相ずれに起因する出力の誤差を低減することを目的とする。

本発明の圧力検出装置は、圧力を受けることで正の電荷信号および負の電荷信号を出力する圧電素子と、前記圧電素子の正極側と接続され、前記正の電荷信号を積分した第１積分信号を出力する第１積分回路と、演算増幅器を含み、当該演算増幅器の非反転入力端子が前記第１積分回路の出力側と接続されるとともに、当該演算増幅器の反転入力端子が前記圧電素子の負極側と接続され、前記第１積分信号と前記負の電荷信号との差分を積分した第２積分信号を、当該演算増幅器の出力端子から出力する第２積分回路と、前記演算増幅器の前記出力端子から出力される前記第２積分信号の位相を反転させた反転信号を、当該演算増幅器の前記非反転入力端子に帰還させる帰還回路とを含んでいる。
このような圧力検出装置において、前記第１積分回路は、受動素子を含み且つ演算増幅器を含まないことを特徴とすることができる。
また、前記第１積分回路は、前記受動素子としてコンデンサおよび抵抗を含むことを特徴とすることができる。
さらに、前記帰還回路は、他の演算増幅器を含む反転増幅回路で構成されることを特徴とすることができる。
さらにまた、前記反転増幅回路における電圧増幅率が１倍であることを特徴とすることができる。
また、前記第１積分回路は、前記圧電素子の前記正極側と並列に接続される第１コンデンサを備えるとともに、前記第２積分回路は、前記演算増幅器の前記反転入力端子と前記出力端子とに接続される第２コンデンサを備え、前記第１コンデンサおよび前記第２コンデンサが、同じ静電容量値であることを特徴とすることができる。
さらに、前記圧電素子と前記第１積分回路および前記第２積分回路とを電気的に接続する接続ケーブルをさらに含むことを特徴とすることができる。
また、他の観点から捉えると、本発明の処理回路は、圧力を受けることで正の電荷信号および負の電荷信号を出力する圧電素子の正極側と接続され、当該正の電荷信号を積分した第１積分信号を出力する第１積分回路と、
演算増幅器を含み、当該演算増幅器の非反転入力端子が前記第１積分回路の出力側と接続されるとともに、当該演算増幅器の反転入力端子が前記圧電素子の負極側と接続され、前記第１積分信号と前記負の電荷信号との差分を積分した第２積分信号を、当該演算増幅器の出力端子から出力する第２積分回路と、前記演算増幅器の前記出力端子から出力される前記第２積分信号の位相を反転させた反転信号を、当該演算増幅器の前記非反転入力端子に帰還させる帰還回路とを含んでいる。

本発明によれば、コモンモードノイズによる影響を抑制するとともに、位相ずれに起因する出力の誤差を低減することができる。

実施の形態が適用された圧力検出装置の概略構成図である。 実施の形態１における処理回路の構成を示す図である。 実施の形態２における処理回路の構成を示す図である。 比較例における処理回路の構成を示す図である。 （ａ）、（ｂ）は、実施例１の処理回路における各部の出力波形の一例を示す図である。 （ａ）、（ｂ）は、実施例２の処理回路における各部の出力波形の一例を示す図である。 （ａ）、（ｂ）は、比較例の処理回路における各部の出力波形の一例を示す図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜実施の形態＞
［圧力検出装置の構成］
図１は、実施の形態が適用された圧力検出装置１の概略構成図である。
本実施の形態の圧力検出装置１は、各種内燃機関等における圧力を検出するために用いることができる。特に、この圧力検出装置１は、圧力の検出を行うユニットと検出結果に対する処理を行うユニットとを、ある程度の距離をおいて設置せざるを得ない、船舶用エンジンや飛行機用エンジン等に適用することが可能である。

この圧力検出装置１は、各種内燃機関等における圧力を検出する圧力検出ユニット２と、圧力検出ユニット２から送られてくる圧力の検出信号に処理を施す信号処理ユニット３と、圧力検出ユニット２および信号処理ユニット３を電気的に接続する接続ケーブル４とを備えている。なお、この圧力検出装置１を、上述した船舶用エンジンや飛行機用エンジン等に適用する場合、接続ケーブル４の長さが数ｍ〜数十ｍとなることもあり得る。

〔圧力検出ユニット〕
圧力検出ユニット２は、外部から受けた圧力に応じた電荷を、電荷信号（検出信号）として出力する圧電素子２０を内蔵している。
本実施の形態の圧電素子２０を構成する圧電体としては、単結晶体および多結晶体のどちらを用いてもよく、また、圧電縦効果および圧電横効果のどちらを利用してもよい。

〔信号処理ユニット〕
信号処理ユニット３は、接続ケーブル４を介して圧力検出ユニット２の圧電素子２０から受け取った電荷信号に各種処理を施し、出力信号として出力する処理回路３０を内蔵している。なお、処理回路３０の詳細については後述する。

〔接続ケーブル〕
接続ケーブル４は、金属導線を用いた信号用ケーブルで構成されている。この種の接続ケーブル４の具体例としては、同軸ケーブルやツイストペアケーブル等を挙げることができる。

＜実施の形態１＞
［処理回路］
図２は、実施の形態１における処理回路３０の構成を示す図である。
本実施の形態の処理回路３０は、圧電素子２０の正極２０ｂから出力される正の電荷信号を積分する第１積分回路３１と、圧電素子２０の負極２０ａから出力される負の電荷信号を積分する第２積分回路３２とを備えている。また、この処理回路３０は、第２積分回路３２から出力される出力信号の一部を、第１積分回路３１を介して第２積分回路３２に帰還させる帰還回路３３をさらに備えている。なお、本実施の形態の圧電素子２０は、外部から圧力を受けたときに、負極２０ａおよび正極２０ｂから、受けた圧力に応じた電荷信号を出力するようになっている。

〔第１積分回路〕
まず、第１積分回路３１についての説明を行う。本実施の形態の第１積分回路３１は、演算増幅器等の能動素子を用いない、複数の受動素子の組み合わせによって構成されている。そして、第１積分回路３１は、第１コンデンサＣ１と、第１抵抗Ｒ１とを備えている。

第１コンデンサＣ１の一端は、圧電素子２０の正極２０ｂに接続され、その他端は、接地されている。また、第１抵抗Ｒ１の一端は、第１コンデンサＣ１の一端に接続され、その他端は、帰還回路３３に設けられた第２演算増幅器ＯＰ２（詳細は後述する）の出力端子に接続されている。さらに、第１抵抗Ｒ１の一端は、第２積分回路３２に設けられた第１演算増幅器ＯＰ１（詳細は後述する）の非反転入力端子にも接続されている。

〔第２積分回路〕
次に、第２積分回路３２についての説明を行う。本実施の形態の第２積分回路３２は、演算増幅器からなる能動素子と複数の受動素子との組み合わせによって構成されている。そして、第２積分回路３２は、第１演算増幅器ＯＰ１と、第２コンデンサＣ２と、第２抵抗Ｒ２とを備えている。ここで、第１演算増幅器ＯＰ１は、例えば±５Ｖの両電源で動作するようになっている。

第１演算増幅器ＯＰ１の反転入力端子は、圧電素子２０の負極２０ａに接続されている。また、第１演算増幅器ＯＰ１の非反転入力端子は、第１積分回路３１に設けられた第１抵抗Ｒ１の一端に接続されている。さらに、第１演算増幅器ＯＰ１の出力端子は、処理回路３０に設けられた外部出力端子ＯＵＴに接続されるとともに、帰還回路３３に設けられた第３抵抗Ｒ３（詳細は後述する）の一端に接続されている。また、第２コンデンサＣ２の一端は、第１演算増幅器ＯＰ１の反転入力端子に接続されており、その他端は、第１演算増幅器ＯＰ１の出力端子に接続されている。さらに、第２抵抗Ｒ２の一端は、第１演算増幅器ＯＰ１の反転入力端子に接続されており、その他端は、第１演算増幅器ＯＰ１の出力端子に接続されている。したがって、第２コンデンサＣ２および第２抵抗Ｒ２は、第１演算増幅器ＯＰ１の反転入力端子および出力端子に対し、並列に接続されていることになる。なお、第２積分回路３２に設けられた第２抵抗Ｒ２は、第２積分回路３２における発振を抑制するためのものである。

〔帰還回路〕
続いて、帰還回路３３についての説明を行う。本実施の形態の帰還回路３３は、演算増幅器からなる能動素子と複数の受動素子との組み合わせによって構成されている。本実施の形態における帰還回路３３は、演算増幅器を用いた反転増幅回路からなる。そして、帰還回路３３は、第２演算増幅器ＯＰ２と、第３抵抗Ｒ３と、第４抵抗Ｒ４と、第３コンデンサＣ３とを備えている。ここで、第２演算増幅器ＯＰ２は、例えば±５Ｖの両電源で動作するようになっている。

第３抵抗Ｒ３の一端は、第２積分回路３２に設けられた第１演算増幅器ＯＰ１の出力端子に接続されており、その他端は、第２演算増幅器ＯＰ２の反転入力端子に接続されている。また、第２演算増幅器ＯＰ２の反転入力端子は、第３抵抗Ｒ３の他端に接続されている。さらに、第２演算増幅器ＯＰ２の非反転入力端子は、接地されている。さらにまた、第２演算増幅器ＯＰ２の出力端子は、第１積分回路３１に設けられた第１抵抗Ｒ１の他端に接続されている。したがって、帰還回路３３の出力は、第１積分回路３１に設けられた第１抵抗Ｒ１を介して、第２積分回路３２に設けられた第１演算増幅器ＯＰ１の非反転入力端子に入力されるようになっている。また、第４抵抗Ｒ４の一端は、第２演算増幅器ＯＰ２の反転入力端子に接続されており、その他端は、第２演算増幅器ＯＰ２の出力端子に接続されている。さらに、第３コンデンサＣ３の一端は、第２演算増幅器ＯＰ２の反転入力端子に接続されており、その他端は、第２演算増幅器ＯＰ２の出力端子に接続されている。したがって、第４抵抗Ｒ４および第３コンデンサＣ３は、第２演算増幅器ＯＰ２の反転入力端子および出力端子に対し、並列に接続されていることになる。なお、帰還回路３３に設けられた第３コンデンサＣ３は、帰還回路３３における発振を抑制するためのものである。

［圧力検出装置による圧力検出動作］
では、本実施の形態の圧力検出装置１による圧力検出動作について説明を行う。
圧力検出の対象となる機器（例えば内燃機関）が動作しているとき、圧力検出ユニット２に設けられた圧電素子２０には、機器で発生した圧力が付与される。これに伴い、圧電素子２０の負極２０ａおよび正極２０ｂには、受けた圧力に応じた電荷が生じる。このようにして圧電素子２０に生じた正負の電荷は、電荷信号として、接続ケーブル４を介して信号処理ユニット３の処理回路３０に供給される。

処理回路３０に供給された電荷信号は、処理回路３０に設けられた第１積分回路３１、第２積分回路３２および帰還回路３３によって処理が施され、外部出力端子ＯＵＴから、圧力検出装置１の外部に設けられた機器の制御装置（図示せず）に、出力信号として出力される。そして、機器の制御装置は、受け取った出力信号に基づき、機器の動作等を制御する。

［処理回路の動作］
続いて、処理回路３０に設けられた各回路の動作について説明を行う。
まず、第１積分回路３１には、圧電素子２０の正極２０ｂから正の電荷信号が入力される。そして、第１積分回路３１は、この正の電荷信号を積分して得た正の積分信号（第１積分信号の一例）を、第２積分回路３２に設けられた第１演算増幅器ＯＰ１の非反転入力端子に出力する。

また、第２積分回路３２には、圧電素子２０の負極２０ａから負の電荷信号が入力され、且つ、第１積分回路３１から正の積分信号が入力される。より具体的に説明すると、第２積分回路３２に設けられた第１演算増幅器ＯＰ１の反転入力端子には、圧電素子２０の負極２０ａから負の電荷信号が入力され、この第１演算増幅器ＯＰ１の非反転入力端子には、第１積分回路３１から正の積分信号が入力される。そして、第２積分回路３２は、負の電荷信号と正の積分信号との差分を積分して得た正の積分信号（第２積分信号の一例）を、第１演算増幅器ＯＰ１の出力端子から出力する。この正の積分信号は出力信号となり、外部出力端子ＯＵＴを介して、機器の制御装置等に出力される。

このとき、帰還回路３３には、第１演算増幅器ＯＰ１の出力端子から出力される正の積分信号が入力される。より具体的に説明すると、帰還回路３３に設けられた第２演算増幅器ＯＰ２の反転入力端子には、第３抵抗Ｒ３を介して正の積分信号が入力される。ここで、本実施の形態の帰還回路３３は、増幅率が−１倍（Ｒ３＝Ｒ４）となる反転増幅回路にて構成されている。このため、帰還回路３３は、入力されてくる正の積分信号の正負を反転させて得た帰還信号（反転信号の一例）を、第１積分回路３１に設けられた第１抵抗Ｒ１を介して、第２積分回路３２に設けられた第１演算増幅器ＯＰ１の非反転入力端子に供給することになる。すなわち、第２積分回路３２に対し、負の積分信号すなわち出力信号の負帰還が行われることになる。

［実施の形態１のまとめ］
本実施の形態の圧力検出装置１では、圧電素子２０の正極２０ｂから供給される正の電荷信号を積分するとともに、圧電素子２０の負極２０ａから供給される負の電荷信号を積分し、これらを相殺するようにした。これにより、外部のノイズ源から接続ケーブル４に重畳されるコモンモードノイズを低減することができる。

また、本実施の形態では、処理回路３０に帰還回路３３を設け、第２積分回路３２が出力する正の積分信号の正負を反転させた帰還信号を、第２積分回路３２に帰還させるようにした。これにより、第２積分回路３２において、圧電素子２０から供給される負の電荷信号と第１積分回路３１から供給される正の積分信号との位相ずれを抑制することが可能となり、第２積分回路３２が出力する正の積分信号すなわち出力信号の波形の誤差を低減することができる。

さらに、本実施の形態では、第１積分回路３１を演算増幅器等の能動素子を用いない、複数の受動素子の組み合わせによって構成するようにした。能動素子である演算増幅器はスルーレートと称される応答速度特性を持ち、演算増幅器に入力される信号がスルーレートの上限を超えた場合は、その出力信号に歪成分が混入することとなる。積分回路において入力信号に対して精度の高い積分波形を得るためにはスルーレートが大きな演算増幅器を利用することも考えられるが、一般的にスルーレートが大きな演算増幅器は高価であり入手性もよくない。本実施の形態では、第１積分回路３１を能動素子を用いない、受動素子の組み合わせによって構成することにより、処理回路３０を安価に構成することができ、かつ第１積分回路３１の出力信号に歪成分の混入を抑制することができる。

ところで、本実施の形態では、第１積分回路３１を演算増幅器等の能動素子を用いない、受動素子の組み合わせによる構成とし、第２積分回路３２を、演算増幅器を含む構成としている。第２積分回路３２を、演算増幅器を含む構成としていることにより、第２積分回路３２におけるスルーレートに起因した影響が考慮されるが、本実施の形態では、帰還回路３３を設けたことにより、第１積分回路３１と第２積分回路３２との出力信号の位相ずれを抑制し、第２積分回路３２の出力信号の波形の誤差を低減可能な構成となっている。

＜実施の形態２＞
本実施の形態は、実施の形態１とほぼ同様であるが、処理回路３０の一部の構成が実施の形態１とは異なる。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。

［処理回路］
図３は、実施の形態２における処理回路３０の構成を示す図である。
本実施の形態の処理回路３０も、第１積分回路３１と、第２積分回路３２と、帰還回路３３とを備えている。ここで、第２積分回路３２および帰還回路３３の構成は、図２に示す実施の形態１の処理回路３０と同じである。また、本実施の形態の処理回路３０は、第１積分回路３１が、演算増幅器等の能動素子を用いない、複数の受動素子の組み合わせによって構成されている点、および、第１コンデンサＣ１と第１抵抗Ｒ１とを備えている点で、実施の形態１と同じであるが、これらの接続関係が実施の形態１とは異なる。

〔第１積分回路〕
では、第１積分回路３１についての説明を行う。第１積分回路３１は、第１コンデンサＣ１と、第１抵抗Ｒ１とを備えている。

第１コンデンサＣ１の一端は、圧電素子２０の正極２０ｂに接続され、その他端は、帰還回路３３に設けられた第２演算増幅器ＯＰ２の出力端子に接続されている。また、第１抵抗Ｒ１の一端は、第１コンデンサＣ１の一端に接続され、その他端は、帰還回路３３に設けられた第２演算増幅器ＯＰ２の出力端子に接続されている。さらに、第１抵抗Ｒ１の一端は、第２積分回路３２に設けられた第１演算増幅器ＯＰ１の非反転入力端子に接続されている。

［実施の形態２のまとめ］
本実施の形態の圧力検出装置１においても、実施の形態１と同様の効果を得ることができる。特に、本実施の形態では、第１積分回路３１における第１コンデンサＣ１および第１抵抗Ｒ１の接続手法を、実施の形態１とは異ならせたため、圧電素子２０から接続ケーブル４を介して第１コンデンサＣ１に至るラインに乗る浮遊容量の影響を、実施の形態１よりも低減することが可能になる。

＜その他＞
なお、実施の形態１、２では、内燃機関の燃焼圧を、圧力検出装置１による圧力の検出対象としていたが、これに限られない。例えば、上述した圧力検出装置１を、タイヤの空気圧センサや各種産業機器における圧力の検出に用いることもでき、また、加速度を応力として検出することでガスタービン等の加速度の検出に用いることもできる。

また、実施の形態１、２の処理回路３０は、圧電素子２０からの電荷信号を処理していたが、これに限られるものではなく、各種入力信号を処理するために用いることができる。

以下、実施例に基づき本発明を詳細に説明する。ただし、本発明は、その要旨を超えない限り、以下の実施例に限定されるものではない。
本発明者は、処理回路３０の構成を異ならせた複数の圧力検出装置１を作製し、得られた各圧力検出装置１に対し、電気的特性に基づく評価を行った。

では、実施例１、２および比較例の圧力検出装置１、より具体的には処理回路３０の構成について説明を行う。

［各実施例の処理回路］
実施例１では、実施の形態１で説明した、図２に示す処理回路３０を用いた。また、実施例２では、実施の形態２で説明した、図３に示す処理回路３０を用いた。
ここで、表１は、実施例１、２の処理回路３０で用いた各素子の電気的特性を、一覧として示したものである。

実施例１では、第１積分回路３１を構成する、第１コンデンサＣ１の静電容量値を１０００ｐＦとし、第１抵抗のＲ１の抵抗値を１０ＧΩとした。また、実施例１では、第２積分回路３２を構成する第１演算増幅器ＯＰ１として、アナログデバイセズ社製ＬＴＣ６２４１を用いた。さらに、実施例１では、第２積分回路３２を構成する、第２コンデンサＣ２の静電容量値を１０００ｐＦとし、第２抵抗Ｒ２の抵抗値を１０ＧΩとした。また、実施例１では、帰還回路３３を構成する第２演算増幅器ＯＰ２として、第１演算増幅器ＯＰ１と同じ、アナログデバイセズ社製ＬＴＣ６２４１を用いた。さらに、実施例１では、帰還回路３３を構成する、第３抵抗Ｒ３および第４抵抗Ｒ４の各抵抗値を１０ｋΩとし、第３コンデンサＣ３の静電容量値を２００ｐＦとした。

これに対し、実施例２では、第１積分回路３１を構成する第１抵抗Ｒ１の抵抗値を５ＧΩとし、第２積分回路３２を構成する第２抵抗Ｒ２の抵抗値を５ＧΩとした以外は、実施例１と同じにした。

［比較例の処理回路］
図４は、比較例における処理回路３０の構成を示す図である。
比較例の処理回路３０は、圧電素子２０の正極２０ｂから出力される正の電荷信号を積分する正側積分回路３０１と、圧電素子２０の負極２０ａから出力される負の電荷信号を積分する負側積分回路３０２とを備えている。また、比較例の処理回路３０は、正側積分回路３０１が出力する正の積分信号と負側積分回路３０２が出力する負の積分信号との差分を増幅する差動増幅回路３０３をさらに備えている。このように、比較例の処理回路３０は、２つの積分回路を備えている点で、実施例１、２と共通するが、その入出力の関係が、実施例１、２とは異なる。また、比較例の処理回路３０は、帰還回路３３ではなく差動増幅回路３０３を備えている点で、実施例１、２とは異なる。

〔正側積分回路〕
まず、正側積分回路３０１についての説明を行う。正側積分回路３０１は、演算増幅器からなる能動素子と複数の受動素子との組み合わせによって構成されている。そして、正側積分回路３０１は、正側演算増幅器ＯＰ０１と、正側コンデンサＣ０１と、正側抵抗Ｒ０１とを備えている。ここで、正側演算増幅器ＯＰ０１は、例えば±５Ｖの両電源で動作するようになっている。

正側演算増幅器ＯＰ０１の反転入力端子は、圧電素子２０の正極２０ｂに接続されている。また、正側演算増幅器ＯＰ０１の非反転入力端子は、接地されている。さらに、正側演算増幅器ＯＰ０１の出力端子は、差動増幅回路３０３に設けられた差動第１抵抗Ｒ０３１（詳細は後述する）の一端に接続されている。また、正側コンデンサＣ０１の一端は、正側演算増幅器ＯＰ０１の反転入力端子に接続されており、その他端は、正側演算増幅器ＯＰ０１の出力端子に接続されている。さらに、正側抵抗Ｒ０１の一端は、正側演算増幅器ＯＰ０１の反転入力端子に接続されており、その他端は、正側演算増幅器ＯＰ０１の出力端子に接続されている。したがって、正側コンデンサＣ０１および正側抵抗Ｒ０１は、正側演算増幅器ＯＰ０１の反転入力端子および出力端子に対し、並列に接続されていることになる。なお、正側積分回路３０１に設けられた正側抵抗Ｒ０１は、正側積分回路３０１における発振を抑制するためのものである。

〔負側積分回路〕
次に、負側積分回路３０２についての説明を行う。負側積分回路３０２は、演算増幅器からなる能動素子と複数の受動素子との組み合わせによって構成されている。そして、負側積分回路３０２は、負側演算増幅器ＯＰ０２と、負側コンデンサＣ０２と、負側抵抗Ｒ０２とを備えている。ここで、負側演算増幅器ＯＰ０２は、例えば±５Ｖの両電源で動作するようになっている。

負側演算増幅器ＯＰ０２の反転入力端子は、圧電素子２０の負極２０ａに接続されている。また、負側演算増幅器ＯＰ０２の非反転入力端子は、接地されている。さらに、負側演算増幅器ＯＰ０２の出力端子は、差動増幅回路３０３に設けられた差動第２抵抗Ｒ０３２（詳細は後述する）の一端に接続されている。また、負側コンデンサＣ０２の一端は、負側演算増幅器ＯＰ０２の反転入力端子に接続されており、その他端は、負側演算増幅器ＯＰ０２の出力端子に接続されている。さらに、負側抵抗Ｒ０２の一端は、負側演算増幅器ＯＰ０２の反転入力端子に接続されており、その他端は、負側演算増幅器ＯＰ０２の出力端子に接続されている。したがって、負側コンデンサＣ０２および負側抵抗Ｒ０２は、負側演算増幅器ＯＰ０２の反転入力端子および出力端子に対し、並列に接続されていることになる。なお、負側積分回路３０２に設けられた負側抵抗Ｒ０２は、負側積分回路３０２における発振を抑制するためのものである。このように、負側積分回路３０２は、正側積分回路３０１と共通の回路構成となっている。

〔差動増幅回路〕
続いて、差動増幅回路３０３についての説明を行う。差動増幅回路３０３は、演算増幅器からなる能動素子と複数の受動素子との組み合わせによって構成されている。そして、差動増幅回路３０３は、差動演算増幅器ＯＰ０３と、差動第１抵抗Ｒ０３１と、差動第２抵抗Ｒ０３２と、差動第３抵抗Ｒ０３３と、差動第４抵抗Ｒ０３４とを備えている。ここで、差動演算増幅器ＯＰ０３は、例えば±５Ｖの両電源で動作するようになっている。

差動第１抵抗Ｒ０３１の一端は、正側積分回路３０１に設けられた正側演算増幅器ＯＰ０１の出力端子に接続されており、その他端は、差動演算増幅器ＯＰ０３の非反転入力端子に接続されている。また、差動第２抵抗Ｒ０３２の一端は、負側積分回路３０２に設けられた負側演算増幅器ＯＰ０２の出力端子に接続されており、その他端は、差動演算増幅器ＯＰ０３の反転入力端子に接続されている。また、差動演算増幅器ＯＰ０３の非反転入力端子は、差動第１抵抗Ｒ０３１の他端に接続されている。さらに、差動演算増幅器ＯＰ０３の反転入力端子は、差動第２抵抗Ｒ０３２の他端に接続されている。さらにまた、差動演算増幅器ＯＰ０３の出力端子は、処理回路３０に設けられた外部出力端子ＯＵＴに接続されている。また、差動第３抵抗Ｒ０３３の一端は、差動第１抵抗Ｒ０３１の他端および差動演算増幅器ＯＰ０３の非反転入力端子に接続されており、その他端は、接地されている。さらに、差動第４抵抗Ｒ０３４の一端は、差動第２抵抗Ｒ０３２の他端および差動演算増幅器ＯＰ０３の反転入力端子に接続されており、その他端は、差動演算増幅器ＯＰ０３の出力端子に接続されている。

ここで、表２は、比較例の処理回路３０で用いた各素子の電気的特性を、一覧として示したものである。

比較例では、正側積分回路３０１を構成する正側演算増幅器ＯＰ０１として、アナログデバイセズ社製ＬＴＣ６２４４ＨＶを用いた。そして、比較例では、正側積分回路３０１を構成する、正側抵抗Ｒ０１の抵抗値を１０ＧΩとし、正側コンデンサＣ０１の静電容量値を１０００ｐＦとした。また、比較例では、負側積分回路３０２を構成する負側演算増幅器ＯＰ０２として、正側演算増幅器ＯＰ０１と同じ、アナログデバイセズ社製ＬＴＣ６２４４ＨＶを用いた。さらに、比較例では、負側積分回路３０２を構成する、負側抵抗Ｒ０２の抵抗値を１０ＧΩとし、負側コンデンサＣ０２の静電容量値を１０００ｐＦとした。このように、比較例では、正側積分回路３０１および負側積分回路３０２を構成する各素子に同じものを使用した。また、比較例では、差動増幅回路３０３を構成する差動演算増幅器ＯＰ０３として、正側演算増幅器ＯＰ０１および負側演算増幅器ＯＰ０２と同じ、アナログデバイセズ社製ＬＴＣ６２４４ＨＶを用いた。さらに、比較例では、差動増幅回路３０３を構成する、差動第１抵抗Ｒ０３１〜差動第４抵抗Ｒ０３４の各抵抗値を１ｋΩとした。

［評価方法］
続いて、電気的特性による評価方法について説明を行う。今回は、電気的特性として、各処理回路３０の応答特性による評価を行った。
より具体的に説明すると、本発明者は、実施例１、２および比較例の各処理回路３０に対し、電荷信号に対応する入力信号として、周波数１ｋＨｚ（周期１ｍｓｅｃ）の正弦波を供給し、外部出力端子ＯＵＴに生じる、出力信号に対応する外部出力電圧Ｖ_ＯＵＴ等に関する測定を行った。

［実施例１の処理回路における各部の出力波形］
図５は、図２に示す実施例１の処理回路３０における各部の出力波形の一例を示す図である。
ここで、図５（ａ）は、実施例１の処理回路３０における電流の出力波形の一例を示している。より具体的に説明すると、図５（ａ）は、第１積分回路３１に設けられた第１コンデンサＣ１に流れる第１コンデンサ電流Ｉ_Ｃ１と、第２積分回路３２に設けられた第２コンデンサＣ２に流れる第２コンデンサ電流Ｉ_Ｃ２との関係を示している。そして、図５（ａ）では、第１コンデンサ電流Ｉ_Ｃ１を破線で、第２コンデンサ電流Ｉ_Ｃ２を実線で、それぞれ示している。なお、図５（ａ）において、横軸は時間であり、縦軸は電流値である。そして、これら横軸および縦軸の関係は、後述する図６（ａ）および図７（ａ）においても同様である。

また、図５（ｂ）は、実施例１の処理回路３０における電圧の出力波形の一例を示している。より具体的に説明すると、図５（ｂ）は、外部出力端子ＯＵＴに生じる外部出力電圧Ｖ_ＯＵＴと、第１積分回路３１の第１コンデンサＣ１の一端側に設けられた内部出力端子ＯＵＴＸに生じる内部出力電圧Ｖ_ＯＵＴＸとの関係を示している。そして、図５（ｂ）では、外部出力電圧Ｖ_ＯＵＴを実線で、内部出力電圧Ｖ_ＯＵＴＸを破線で、それぞれ示している。なお、図５（ｂ）において、横軸は時間であり、縦軸は電圧値である。そして、これら横軸および縦軸の関係は、後述する図６（ｂ）および図７（ｂ）においても同様である。

まず、図５（ａ）から、実施例１の処理回路３０では、第１コンデンサ電流Ｉ_Ｃ１および第２コンデンサ電流Ｉ_Ｃ２の位相が、反転していることがわかる。また、第１コンデンサ電流Ｉ_Ｃ１および第２コンデンサ電流Ｉ_Ｃ２のそれぞれの大きさ（最大値）は、±１．０μＡ程度となっていた。

次に、図５（ｂ）から、実施例１の処理回路３０では、内部出力電圧Ｖ_ＯＵＴＸおよび外部出力電圧Ｖ_ＯＵＴの位相が、揃っていることがわかる。そして、実施例１の処理回路３０における外部出力電圧Ｖ_ＯＵＴの大きさ（最大値）は、＋６３０ｍＶ程度となっていた。

［実施例２の処理回路における各部の出力波形］
図６は、図３に示す実施例２の処理回路３０における各部の出力波形の一例を示す図である。
ここで、図６（ａ）は、実施例２の処理回路３０における電流の出力波形の一例を示している。より具体的に説明すると、図６（ａ）は、第１積分回路３１に設けられた第１コンデンサＣ１に流れる第１コンデンサ電流Ｉ_Ｃ１と、第２積分回路３２に設けられた第２コンデンサＣ２に流れる第２コンデンサ電流Ｉ_Ｃ２との関係を示している。そして、図６（ａ）では、第１コンデンサ電流Ｉ_Ｃ１を破線で、第２コンデンサ電流Ｉ_Ｃ２を実線で、それぞれ示している。

また、図６（ｂ）は、実施例２の処理回路３０における電圧の出力波形の一例を示している。より具体的に説明すると、図６（ｂ）は、外部出力端子ＯＵＴに生じる外部出力電圧Ｖ_ＯＵＴと、第１積分回路３１の第１抵抗Ｒ１の一端側に設けられた第１出力端子ＯＵＴ＿１に生じる第１出力電圧Ｖ_{ＯＵＴ＿１}と、第１積分回路３１の第１抵抗Ｒ１の他端側に設けられた第２出力端子ＯＵＴ＿２に生じる第２出力電圧Ｖ_{ＯＵＴ＿２}との関係を示している。そして、図６（ｂ）では、外部出力電圧Ｖ_ＯＵＴを実線で、第１出力電圧Ｖ_{ＯＵＴ＿１}を破線で、第２出力電圧Ｖ_{ＯＵＴ＿２}を二点鎖線で、それぞれ示している。

まず、図６（ａ）から、実施例２の処理回路３０では、実施例１と同じく、第１コンデンサ電流Ｉ_Ｃ１および第２コンデンサ電流Ｉ_Ｃ２の位相が、反転していることがわかる。また、第１コンデンサ電流Ｉ_Ｃ１および第２コンデンサ電流Ｉ_Ｃ２のそれぞれの大きさ（最大値）は、実施例１と同様に、±１．０μＡ程度となっていた。

次に、図６（ｂ）から、実施例２の処理回路３０では、外部出力電圧Ｖ_ＯＵＴおよび第２出力電圧Ｖ_{ＯＵＴ＿２}の位相が、反転していることがわかる。なお、第１出力電圧Ｖ_{ＯＵＴ＿１}の大きさは、わずかに脈動するものの、＋１０ｍＶ程度でほぼ一定となっていた。そして、実施例２の処理回路３０における外部出力電圧Ｖ_ＯＵＴの大きさ（最大値）は、第１抵抗Ｒ１および第２抵抗Ｒ２の各抵抗値を実施例１の半分としたことにより、実施例１のほぼ半分となる＋３１５ｍＶ程度となっていた。

［比較例の処理回路における各部の出力波形］
図７は、図４に示す比較例の処理回路３０における各部の出力波形の一例を示す図である。
ここで、図７（ａ）は、比較例の処理回路３０における電流の出力波形の一例を示している。より具体的に説明すると、図７（ａ）は、正側積分回路３０１に設けられた正側コンデンサＣ０１に流れる正側コンデンサ電流Ｉ_Ｃ０１と、負側積分回路３０２に設けられた負側コンデンサＣ０２に流れる負側コンデンサ電流Ｉ_Ｃ０２との関係を示している。そして、図７（ａ）では、正側コンデンサ電流Ｉ_Ｃ０１を破線で、負側コンデンサ電流Ｉ_Ｃ０２を実線で、それぞれ示している。

また、図７（ｂ）は、比較例の処理回路３０における電圧の出力波形の一例を示している。より具体的に説明すると、図７（ｂ）は、外部出力端子ＯＵＴに生じる外部出力電圧Ｖ_ＯＵＴと、正側積分回路３０１の出力段に位置する正側出力端子ＯＵＴ＋に生じる正側出力電圧Ｖ_ＯＵＴ＋と、負側積分回路３０２の出力段に位置する負側出力端子ＯＵＴ−に生じる負側出力電圧Ｖ_ＯＵＴ−との関係を示している。そして、図７（ｂ）では、外部出力電圧Ｖ_ＯＵＴを実線で、正側出力電圧Ｖ_ＯＵＴ＋を破線で、負側出力電圧Ｖ_ＯＵＴ−を二点鎖線で、それぞれ示している。

図７（ａ）から、比較例の処理回路３０では、正側コンデンサ電流Ｉ_Ｃ０１および負側コンデンサ電流Ｉ_Ｃ０２の位相が、反転していることがわかる。また、正側コンデンサ電流Ｉ_Ｃ０１および負側コンデンサ電流Ｉ_Ｃ０２のそれぞれの大きさ（最大値）は、±１．０μＡ程度となっていた。

次に、図７（ｂ）から、比較例の処理回路３０では、正側出力電圧Ｖ_ＯＵＴ＋および負側出力電圧Ｖ_ＯＵＴ−の位相が、反転していることがわかる。そして、比較例の処理回路３０における外部出力電圧Ｖ_ＯＵＴの大きさ（最大値）は、正側出力電圧Ｖ_ＯＵＴ＋と負側出力電圧Ｖ_ＯＵＴ−との位相ずれに起因した誤差により、実施例１よりも小さい＋６００ｍＶ程度となっていた。

実施例１および実施例２は、比較例と比較して、位相ずれに起因した誤差が少ないことから、入力信号に対して精度の高い処理を行うことができる。さらに、これに起因し、実施例１、実施例２および比較例の積分回路に含まれる各抵抗値を同等とした場合、比較例より実施例１および実施例２の外部出力電圧Ｖ_ＯＵＴを高くできるため、外乱ノイズに強い処理回路３０を実現できる。さらにまた、実施例１および実施例２は、帰還回路３３を設けていない比較例に対し、図５〜図７に示す出力波形には表現されていない、処理回路３０の環境温度変化による出力波形への鈍感性や、処理回路の構成部品のばらつきによる影響を小さくする効果も得ることができる。なお、実施例１および実施例２において、さらなる良好な出力特性を得るためには、帰還回路３３を第２積分回路３２よりも応答性の高い回路構成とするとよい。

１…圧力検出装置、２…圧力検出ユニット、３…信号処理ユニット、４…接続ケーブル、２０…圧電素子、２０ａ…負極、２０ｂ…正極、３０…処理回路、３１…第１積分回路、３２…第２積分回路、３３…帰還回路、３０１…正側積分回路、３０２…負側積分回路、３０３…差動増幅回路

Claims (8)

1. 圧力を受けることで正の電荷信号および負の電荷信号を出力する圧電素子と、
   前記圧電素子の正極側と接続され、前記正の電荷信号を積分した第１積分信号を出力する第１積分回路と、
   演算増幅器を含み、当該演算増幅器の非反転入力端子が前記第１積分回路の出力側と接続されるとともに、当該演算増幅器の反転入力端子が前記圧電素子の負極側と接続され、前記第１積分信号と前記負の電荷信号との差分を積分した第２積分信号を、当該演算増幅器の出力端子から出力する第２積分回路と、
   前記演算増幅器の前記出力端子から出力される前記第２積分信号の位相を反転させた反転信号を、当該演算増幅器の前記非反転入力端子に帰還させる帰還回路と
   を含む圧力検出装置。
2. 前記第１積分回路は、受動素子を含み且つ演算増幅器を含まないことを特徴とする請求項１記載の圧力検出装置。
3. 前記第１積分回路は、前記受動素子としてコンデンサおよび抵抗を含むことを特徴とする請求項２記載の圧力検出装置。
4. 前記帰還回路は、他の演算増幅器を含む反転増幅回路で構成されることを特徴とする請求項１乃至３のいずれか１項記載の圧力検出装置。
5. 前記反転増幅回路における電圧増幅率が１倍であることを特徴とする請求項４記載の圧力検出装置。
6. 前記第１積分回路は、前記圧電素子の前記正極側と並列に接続される第１コンデンサを備えるとともに、前記第２積分回路は、前記演算増幅器の前記反転入力端子と前記出力端子とに接続される第２コンデンサを備え、
   前記第１コンデンサおよび前記第２コンデンサが、同じ静電容量値であること
   を特徴とする請求項１乃至５のいずれか１項記載の圧力検出装置。
7. 前記圧電素子と前記第１積分回路および前記第２積分回路とを電気的に接続する接続ケーブルをさらに含むことを特徴とする請求項１乃至６のいずれか１項記載の圧力検出装置。
8. 圧力を受けることで正の電荷信号および負の電荷信号を出力する圧電素子の正極側と接続され、当該正の電荷信号を積分した第１積分信号を出力する第１積分回路と、
   演算増幅器を含み、当該演算増幅器の非反転入力端子が前記第１積分回路の出力側と接続されるとともに、当該演算増幅器の反転入力端子が前記圧電素子の負極側と接続され、前記第１積分信号と前記負の電荷信号との差分を積分した第２積分信号を、当該演算増幅器の出力端子から出力する第２積分回路と、
   前記演算増幅器の前記出力端子から出力される前記第２積分信号の位相を反転させた反転信号を、当該演算増幅器の前記非反転入力端子に帰還させる帰還回路と
   を含む処理回路。