JP2001324520A - インピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法 - Google Patents

Abstract

(57)【要約】 【課題】 微小なインピーダンス又は微少なインピーダ
ンスの変化を正確に検出するために有用なインピーダン
ス検出回路、インピーダンス検出装置、及びインピーダ
ンス検出方法を提供する。 【解決手段】 コア部１の第１演算増幅器１１は、反転
入力端子と出力端子とを短絡する。非反転入力端子に信
号線１９を接続する。信号線１９に容量センサ１８を接
続する。第２演算増幅器１２は、非反転入力端子を接地
する。反転入力端子に第１抵抗１５及び第２抵抗１６の
それぞれ一端を接続する。第１抵抗１５の他端は交流電
圧発生器１４に接続する。第２抵抗１６の他端は第１演
算増幅器１１の出力端子に接続する。コア部１の信号出
力端子２１は、反転増幅部２に接続する。コア部１の交
流出力端子２２及び反転増幅部２の反転出力端子４２は
加算部３に接続する。演算増幅器３６、４０の非反転入
力端子は接地する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、容量センサのよ
うなインピーダンス素子が有するインピーダンスを検出
するのに有用なインピーダンス検出回路、インピーダン
ス検出装置、及びインピーダンス検出方法に関するもの
である。

【０００２】

【従来の技術】上記のようなインピーダンス検出回路の
従来例として、特開平９−２８０８０６号公報記載のも
のを挙げることができる。図１５は、このインピーダン
ス検出回路を示す回路図である。この検出回路では、電
極５４、５５で形成される容量センサ５１を、信号線５
７を介して演算増幅器５９の反転入力端子に接続してい
る。そしてこの演算増幅器５９の出力端子と前記反転入
力端子との間にコンデンサ６０を接続するとともに、非
反転入力端子に交流電圧Ｖａｃを印加している。また前
記信号線５７はシールド線５６によって被覆し、容量セ
ンサ５１を接続した信号線５７を電気的に遮蔽してい
る。そしてこのシールド線５６は、演算増幅器５９の非
反転入力端子に接続されている。出力電圧Ｖｄは、前記
演算増幅器５９の出力端子からトランス６１を介して取
り出される。

【０００３】上記従来の検出回路では、演算増幅器５９
の反転入力端子と非反転入力端子とがイマジナリ・ショ
ートの状態となる。従って反転入力端子に接続された信
号線５７と非反転入力端子に接続されたシールド線５６
とは、互いにほぼ同電位となる。そのため信号線５７を
シールド線５６で被覆しても両者５６、５７間の浮遊容
量はキャンセルされ、浮遊容量に影響されない正確な出
力電圧Ｖｄが得られるよう意図されている。

【０００４】

【発明が解決しようとする課題】上記従来例によれば、
確かにセンサ５１の容量がある程度に大きいときは、信
号線５７とシールド線５６との間の浮遊容量に影響され
ない正確な出力電圧Ｖｄを得ることができる。しかしな
がら、発明者らの試験においてセンサ５１の容量を小さ
くすると（例えば１０^−１５Ｆのオーダー）、期待され
たような正確な出力電圧Ｖｄが得られず、誤差が大きく
なるという現象が生じた。そこで発明者らは、この現象
について検討を重ねた。そしてその結果、次のような知
見を得るに至った。

【０００５】すなわち、上記従来例における演算増幅器
５９は、その入力端子に交流電圧Ｖａｃが印加されてい
る。ところが特に演算増幅器５９の非反転入力端子電圧
を高周波の交流電圧Ｖａｃによって変動させる時、演算
増幅器５９の現実の動作においては、演算増幅器５９の
内部のトラッキングエラー等により、イマジナリ・ショ
ートの状態にある反転入力端子と非反転入力端子の電圧
間にも結果的に微妙な位相・振幅のズレが発生する。そ
してこのズレ等により、演算増幅器５９の出力電圧に前
記交流電圧Ｖａｃの高調波が重畳されるという現象が生
じる。そしてこの高調波が、前記誤差の要因の一つにな
ることが分かった。また一方の端子がＤＣバイアスに接
続されていない状態の一つの演算増幅器５９でイマジナ
リ・ショートとゲインの２つの機能を持たせているた
め、特に高周波動作時には揺らぎが生じる。以上のこれ
らのことが、本発明に至る研究で初めて分かった。その
ため、演算増幅器５９のイマジナリ・ショートを利用し
て信号線５７とシールド線５６とを同電位にするだけで
は、容量センサ５１の容量が微小である場合に無視でき
ない浮遊容量が信号線５７とシールド線５６との間に存
在することになり、この浮遊容量の影響によって、前記
出力電圧Ｖｄに誤差が生じてしまうこともようやく分か
った。

【０００６】一方、近年のセンサ製造技術の向上に伴
い、上記のように例えば１０^−１５Ｆのオーダーという
微小インピーダンスを有するセンサが登場しつつある。
このようなセンサを用いれば、従来困難であった微小な
物理現象の監視が容易となる。そこで、このようなセン
サが有するような微小なインピーダンスを正確に検出で
きる回路及び装置の必要性が高まっている。

【０００７】この発明は、上記従来の課題を解決するた
めになされたものであって、その目的は、微小なインピ
ーダンス又は微少なインピーダンスの変化を正確に検出
するために有用なインピーダンス検出回路、インピーダ
ンス検出装置、及びインピーダンス検出方法を提供する
ことにある。

【０００８】

【課題を解決するための手段】本願のインピーダンス検
出回路では、ボルテージフォロワと第１演算増幅器とを
含み、前記ボルテージフォロワの入力端子にその一端が
接続され他端にインピーダンス素子を接続できる信号線
と、前記信号線の少なくとも一部を電気的に遮蔽するシ
ールド手段と、このシールド手段にシールド電圧を印加
するシールド電圧印加手段と、第１演算増幅器の出力端
子と前記信号線との間に設けられた第１インピーダンス
と、第１演算増幅器の出力端子に接続された信号出力端
子とを備えたことを特徴としている。

【０００９】ここで「インピーダンス素子」とは、部品
としての素子のほか、信号線の端部に測定電極を設け、
この測定電極と測定対象との間に形成されたインピーダ
ンスも含む。

【００１０】また、本願のインピーダンス検出回路で
は、 第１演算増幅器と、両入力端子がイマジナリ・シ
ョートの状態にある第２演算増幅器と、第２演算増幅器
の一方にの力端子にその一端が接続され他端にインピー
ダンス素子を接続できる信号線と、前記信号線の少なく
とも一部を電気的に遮蔽するシールド手段と、第１演算
増幅器の出力端子と前記信号線との間に設けられた第１
インピーダンスと、第１演算増幅器の出力端子に接続さ
れた信号出力端子とを備えたことを特徴としている。な
おこのシールド手段には、シールド電圧印加手段が接続
されてもよい。

【００１１】ここで、これらは、前記シールド電圧印加
手段が位相振幅補償手段を含んでもよいし、第１演算増
幅器の一方の入力端子が、所定の第１電圧に接続されて
いてもよい。この「所定の第１電圧」とは、予め定めら
れた電圧とも一定の電圧とも言うことができ、いずれも
インピーダンス検出中又はゼロ点等の調整中において既
知の電圧に維持されていることを指す。もちろん接地又
はアース等への接続も含み、このような場合は零ボルト
の一定電圧に保たれるということと等価である。

【００１２】更に、本発明では、前記信号出力端子の出
力電圧から前記ボルテージフォロワ又は第２演算増幅器
の出力電圧を除去するキャンセル手段を設けてもよい。
この時、前記キャンセル手段は、前記両出力電圧のうち
一方の電圧を第３演算増幅器を用いて反転させる反転増
幅部と、前記両出力電圧のうち他方の電圧と前記反転増
幅部の出力電圧とを加算する加算部とを備えて成すよう
にしても良いし、前記両出力電圧のうち一方の電圧を反
転させる反転増幅部と、前記両出力電圧のうち他方の電
圧と前記反転増幅部の出力電圧とを第４演算増幅器を用
いて加算する加算部とを備えて成るようにしてもよい。
そして、これら第３演算増幅器または第４演算増幅器
は、その一方の入力端子が所定の第１電圧に接続されて
いてもよい。加えて、前記反転増幅部は、位相振幅補償
手段を備えてもよい。

【００１３】ここで、前記キャンセル手段は、前記両出
力電圧を入力とする減算部を備える構成としてもいし、
この時前記減算部が第５演算増幅器を含み、第５演算増
幅器の一方の入力端子を所定の第１電圧に接続するよう
にしてもよい。また、減算部の入力に位相振幅補償手段
を備えてもよい。

【００１４】本発明では、前記信号線に接続されたイン
ピーダンス素子に、具体的は反信号線側に、少なくとも
直流バイアス又は交流バイアスのいずれかを重畳できる
ようにしてもよい。

【００１５】また、本発明のインピーダンス検出回路
は、更に少なくとも一つの端子を持つ一次側接続端子と
少なくとも二つの端子を持つ二次側接続端子とを備えた
切替手段を含み、前記切替手段の前記一次側接続端子は
少なくともインピーダンス素子に接続され、前記二次側
接続端子は少なくとも信号線とシールド手段とに接続さ
れ、前記一次側接続端子の接続先が、前記二次側接続端
子の間で変化する切替手段を有しても良い。この二次側
接続端子では、一つの端子電圧に対して所定の関係にあ
る電圧が他の端子に印加されている。ここで「所定の関
係」とは、予め定められた関係又は既知の関係のことで
ある。一例としては、両電圧間の位相・振幅の一方又は
双方が、一定の割合・漸次的・ランダムに変化するよう
な関係又は一定であるような関係をいい、回路全般の状
況、接続する素子あるいは周辺の環境等に従属してい
る。またここで、前記１次接続端子と切替接続可能な他
の端子を、さらに設けるようにすることが排除されてい
るものでないのは勿論である。このとき、前記切替手段
が複数備えられてもよい。

【００１６】一方で、第１インピーダンスが、複数の抵
抗を備え、前記複数の抵抗の内少なくとも一つが選択さ
れる選択手段を備える構成を付加してもよい。この選択
手段は、前記切替手段に類似した構成で出来ており、第
１インピーダンスと信号線との間、あるいは第１インピ
ーダンスと信号出力端子との間のいずれにもしくは両方
に備えてもよい。両方に備えた方が、選択されていない
インピーダンスの影響を小さくできる。

【００１７】上記切替手段又は選択手段は、マルチプレ
クサで作られていても良い。更に、本発明の回路の増幅
特性を決めるインピーダンス部分のインピーダンス値を
変更する為の変更手段として、これらの切替手段又は選
択手段等が用いられても良い。

【００１８】インピーダンス素子が抵抗成分であるとき
は、第１インピーダンスは抵抗であり、インピーダンス
素子が容量性分であるときは、第１インピーダンスは容
量である方が、信号の位相や振幅を調整する上ではやり
やすく好ましい。

【００１９】本発明のインピーダンス検出装置では、前
記のインピーダンス検出回路と、前記信号線に外部から
インピーダンス素子を接続できる端子とを備えている。
この際、前記インピーダンス検出回路を実装した基板の
少なくとも一部を電気的に遮蔽するシールド手段とを設
け、このシールド手段に前記シールド電圧を印加しても
よい。また、前記シールド手段を外部に接続できる端子
や、バイアス手段に接続され外部から電圧を印加できる
端子を備えてもよい。これら端子は、測定の精度を保持
したまま、実際に使用する際の利便性を極めて高めるこ
とができる。

【００２０】本発明のインピーダンス検出方法では、ボ
ルテージフォロワの一方の入力端子を信号線に接続し且
つ電流の出入が無い状態とし、前記ボルテージフォロワ
の出力電圧に基づくシールド電圧を前記信号線の少なく
とも一部をシールドするシールド手段に印加し、前記信
号線に接続された第１インピーダンスに流れる電流によ
ってインピーダンス素子のインピーダンスを検出する。

【００２１】また、本発明のインピーダンス検出方法
は、第２の演算増幅器の両入力端子をイマジナリ・ショ
ートにし、一方の入力端子を信号線に接続し且つ電流の
出入が無い状態とし、他方の入力端子を前記信号線の少
なくとも一部をシールドするシールド手段に接続し、イ
ンピーダンス素子にかかる電圧を前記信号線に接続され
る第１インピーダンスと第１演算増幅器とによって増幅
することによって、インピーダンス素子のインピーダン
スを検出する。このとき、より好ましくは、前記シール
ド手段にシールド電圧が印加される。

【００２２】これらインピーダンス検出方法は、さらに
前記シールド電圧が、位相振幅補償されてシールド手段
に印加されてもよい。

【００２３】更に、前記ボルテージフォロワの出力又は
第２演算増幅器の出力を前記インピーダンス素子の検出
信号から差し引くようにしてもよい。

【００２４】加えて、前記信号線に接続されたインピー
ダンス素子に少なくとも直流バイアス又は交流バイアス
のいずれかを加えるようにしてもよい。

【００２５】本発明のインピーダンス検出方法では、前
記インピーダンス素子の接続先を前記信号線から前記シ
ールド手段へ切り替えて初期設定を行うことができる。

【００２６】同様に、第１インピーダンスの値を変えて
第１インピーダンスにかかる電位差を変化させゲインを
変える事もできる。

【００２７】上記してきたこれらのインピーダンス検出
回路、インピーダンス検出装置、又はインピーダンス検
出方法では、この様に、ボルテージフォロワ又は第２演
算増幅器によってシールドと信号線との電位を同電位と
し、第１演算増幅器によって電圧増幅を行うようにした
ことにより、回路内で、電圧増幅部分と、シールド・信
号線間の電位を同電位とする部分とを分けることがで
き、信号出力電圧に入力される交流電圧の高調波が重畳
されたり、演算増幅器の内部のトラッキングエラー等に
よる反転入力端子と非反転入力端子との間での微妙な位
相と振幅のズレを殆ど無くすことが出来、その結果とし
て、非常に微少または高精度なインピーダンスを測定す
る際の、シールドなどによる寄生容量の影響を最小限に
することができるようになる。こうしてインピーダンス
素子を流れる電流に正確に比例した信号を得ることが可
能となる。

【００２８】このとき、演算増幅器の一方の入力端子を
所定の第１電圧に接続すると、各演算増幅器の動作が安
定し、信号線とシールドとの間の浮遊容量をコントロー
ルしながら、インピーダンス素子に流れる電流に応じて
演算増幅器の出力端子に現れる電圧の高調波成分をさら
に抑制することが可能となる。

【００２９】また、シールド手段に印加する電圧を位相
振幅補償すると、入力信号が高周波であっても信号線と
シールド手段との間の電位差が所望の値となるよう正確
にコントロールすることが可能となり、例えば、信号線
とシールド手段の間の電位差をほぼ完全にゼロとするこ
とが出来、それによって、これらの間の浮遊容量をほぼ
完全にキャンセルすることが可能となる。なお、低周波
の場合では、位相振幅補償を用いなくとも許容誤差範囲
になる場合もあるので、その時は、これを使用せずとも
良い。

【００３０】一方で、切替手段用いれば、本発明の回路
のリセットや初期設定等を、インピーダンス素子を接続
しながら又は切り離していずれでも正確に行うことがで
きる。これらにより、インピーダンス素子と信号線との
間の電位差を所定の関係に維持することが可能となり、
例えばこの電位差をゼロとすると、両者間の浮遊容量を
キャンセルすることが可能となり、更に精度向上を図る
ことができる。これは、マルチプレクサでも同様であ
る。

【００３１】また、選択手段を用いれば、第１インピー
ダンスの値を変えられ、第１インピーダンスに掛かる電
位差を変えることができ、そのゲインを測定精度を維持
したまま変化させることができる。

【００３２】このインピーダンス検出回路、装置、方法
では、前記した切替手段又は選択手段を用いることによ
り、選択されたインピーダンスと、選択されていないイ
ンピーダンスとの間の電位差を所定の関係に維持しつ
つ、本回路の増幅特性やゲインを変更することができ
る。従って検出対象や測定状況に応じて測定レンジ切替
を行う場合でも、その特性を正確に変化させて高精度な
検出を行うことが可能となる

【００３３】インピーダンス検出装置では、外部のイン
ピーダンス素子との接続を、測定信号が伝わる接続線と
の間の電位差が正確に制御されたシールド手段で遮蔽す
ることが可能となる。例えばシールド手段の電位を接続
線の電位と等しいものとすると、両者間の浮遊容量をキ
ャンセルすることが可能となる。

【００３４】更に、このインピーダンス検出装置では、
インピーダンス検出回路を実装した基板自体をシールド
手段で電気的に遮蔽しているので、信号線とシールド手
段との間の電位差を正確にコントロールすることが可能
で、例えばこの電位差をゼロとすると、信号線と基板外
部との間の浮遊容量をキャンセルすることができ、微少
なインピーダンス又は、微少なインピーダンスの変化を
正確に検出することが出来るようになる。

【００３５】

【発明の実施の形態】次に、この発明のインピーダンス
検出回路、インピーダンス検出方法、及びインピーダン
ス検出装置の具体的な実施の形態について、図面を参照
しつつ詳細に説明する。

【００３６】図１は、上記インピーダンス検出回路のコ
ア部１を取り出して示す回路図である。このコア部１
は、第１演算増幅器１２及び第２演算増幅器１１を備え
て構成されている。第２演算増幅器１１は、反転入力端
子と出力端子とが短絡され、ボルテージフォロワを構成
している。ここでボルテージフォロワとは、入力インピ
ーダンスが高い一方、出力インピーダンスが低く、入出
力ゲインが１であって、インピーダンス変換器として機
能するものをいう。また第２演算増幅器１１の非反転入
力端子には、信号線１９が接続されている。そしてこの
信号線１９に、インピーダンス素子１８として容量セン
サが接続できるようになっている。この容量センサは、
受けた物理量（加速度、圧力、ガス、光、音波等）に応
じてその有する静電容量Ｃｓを変化させるものである。
信号線１９に接続した前記容量センサの他端は、ＤＣバ
イアス端子（バイアス手段）２３に接続されるか、又は
接地される。そして、フローティングであってもよい
が、バイアス手段を接続した方がより精度よく測定する
ことが可能となる。また第２演算増幅器１２は、その非
反転入力端子が接地される一方、反転入力端子には第１
抵抗（抵抗値Ｒ１）１５及び第２抵抗（抵抗値Ｒ２）１
６のそれぞれ一端が接続されている。好ましくはこのよ
うに非反転入力端子が接地されるが、いってみれば機能
的にはゼロ電位等に一定に保持されればよく、例えばバ
イアス電圧が印加されても一定に保持さえされれば、い
わゆる電気的なゆらぎを抑制できるので、そういった方
法が採られてもよい。そして第１抵抗１５の他端は交流
電圧発生器（交流電圧印加手段、発生交流電圧Ｖｉｎ、
各周波数ω）１４に接続され、第２抵抗１６の他端は前
記第２演算増幅器１１の出力端子に接続されている。

【００３７】また第１演算増幅器１２の出力端子は、第
３抵抗（第１インピーダンス、抵抗値Ｒ３）１７を介し
て前記第２演算増幅器１１の非反転入力端子に接続され
ている。さらに、第１演算増幅器１２の出力端子、第２
演算増幅器１１の非反転入力端子、及び前記容量センサ
を互いに接続する前記信号線１９は、シールド線２０で
被覆されている。このシールド線２０は、外部から前記
信号線１９を電気的に遮蔽するものである。そしてこの
シールド線２０は、補償回路（シールド電圧印加手段）
１３を介して前記第２演算増幅器１１の出力端子に接続
されている。また前記第１演算増幅器１２の出力端子に
信号出力端子２１が接続され、第２演算増幅器１１の出
力端子に交流出力端子２２が接続されている。さらに、
図が煩雑になるのを避けるため図１では図示していない
が、第２演算増幅器１１の非反転入力端子には、図８に
一例として示すように、正負電源間に接続されたＮ型Ｍ
ＯＳＦＥＴ４７ａ、Ｐ型ＭＯＳＦＥＴ４７ｂがアナログ
バッファ４７として設けられている。そしてこのアナロ
グバッファ４７の入力で前記信号線１９を受けることに
より、信号線１９側からみたインピーダンスをきわめて
高いものとしている。図２は、上記インピーダンス検出
回路のコア部１の他の一例である。交流電圧発生器１４
が第１演算増幅器１２に反転入力端子につながっていな
い他は図１とおなじであり、この様にしても、コア部１
を構成することが可能である。

【００３８】また図９は、前記コア部１における前記イ
ンピーダンス素子１８としての容量センサと信号線１９
との接続部分を詳細に示している。この接続部分には、
切替スイッチ（切替手段）２４が設けられている。この
切替スイッチ２４は、１次側接続端子２４ａの接続先
を、２つの２次側接続端子２４ｂと２４ｃとの間で切り
替えられるようにしたものである。この切替スイッチ２
４の２次側接続端子２４ｂに前記信号線１９が接続さ
れ、２４ｃには前記シールド線２０が接続されている。
そして切替スイッチ２４の１次側接続端子２４ａに、前
記容量センサの一端を接続できるようになっている。

【００３９】図７は、前記コア部１に設けた補償回路１
３の一例を示す回路図である。この補償回路１３は、位
相調整部４８と振幅調整部４９とから構成されている。
位相調整部４８は、演算増幅器７１を用いた全域通過フ
ィルタとして構成されている。すなわち、入力端子３０
と演算増幅器７１の反転入力端子との間には抵抗７３が
設けられるとともに、前記入力端子３０と非反転入力端
子との間には可変抵抗７４が設けられている。また演算
増幅器７１の出力端子と反転入力端子との間に抵抗７５
が設けられ、さらに演算増幅器７１の非反転入力端子に
はコンデンサ７６が接続されている。抵抗７３と抵抗７
５との抵抗値は、互いに等しいものとされている。そし
てこの位相調整部４８の出力側は、振幅調整部４９の入
力側に接続されている。振幅調整部４９は、演算増幅器
７２を用いた反転増幅器として構成されている。すなわ
ち、その入力側と演算増幅器７２の反転入力端子との間
に抵抗７７が設けられ、また演算増幅器７２の出力端子
と反転入力端子との間に可変抵抗７８が設けられてい
る。そして演算増幅器７２の非反転入力端子は接地され
ている。

【００４０】図３は、上記コア部１を含むインピーダン
ス検出回路の全体を示す回路図である。図１の回路図で
示すコア部１では補償回路１３の入力側を第２演算増幅
器１１の出力端子に接続していたが、この回路図に示す
コア部１では、補償回路１３の入力側は交流電圧発生器
１４に接続している。後述するように、このような接続
としても第２演算増幅器１１の出力電圧を位相振幅補償
してシールド線２０には印加することができる。上記コ
ア部１の信号出力端子２１には、第３演算増幅器３６を
備えた反転増幅部２が接続される。前記信号出力端子２
１は、抵抗値可変の第４抵抗（抵抗値Ｒ４）３２を介し
て第３演算増幅器３６の反転入力端子に接続される。そ
してこの反転入力端子と前記第３演算増幅器３６の出力
端子との間には、反転入力端子側から順に第５抵抗（抵
抗値Ｒ５）３３及び抵抗値可変の第６抵抗（抵抗値Ｒ
６）３４が直列に接続され、さらにこの第６抵抗３４と
並列にコンデンサ３５が接続されている。また前記第３
演算増幅器３６の非反転入力端子は接地されている。

【００４１】さらに上記コア部１の交流出力端子２２及
び前記反転増幅部２の反転出力端子４２は、第４演算増
幅器４０を備えた加算部３に接続されている。前記交流
出力端子２２は第７抵抗（抵抗値Ｒ７）３７を介して、
また前記反転出力端子４２は第８抵抗（抵抗値Ｒ８）３
８を介して、それぞれ第４演算増幅器４０の反転入力端
子に接続されている。そしてこの第４演算増幅器４０の
反転入力端子と出力端子とが第９抵抗（抵抗値Ｒ９）３
９で接続され、出力端子は加算出力端子４１に接続され
ている。また第４演算増幅器４０の非反転入力端子は接
地されている。

【００４２】図１０は、上記インピーダンス検出回路を
備えたインピーダンス検出装置を示す模式透過斜視図で
ある。インピーダンス検出回路が実装された基板４４
は、その内部を電気的に遮蔽するシールドケース（シー
ルド手段）４５内に設けられ、さらにその内部を電気的
に遮蔽する装置ケーシング（シールド手段）４内に配置
されている。この装置ケーシング４には、インピーダン
ス接続端子５、シールド端子６、バイアス入力端子７、
及び接地端子８が、それぞれケーシング４の外部に露出
して設けられている。そして前記基板４４からは、前記
切替スイッチ２４の端子２４ａに接続された信号線１９
が延び、インピーダンス接続端子５に接続されている。
この信号線１９はシールド線２０で被覆されているが、
このシールド線２０はさらに外部から第２シールド線
（シールド手段）４６によって被覆され、この第２シー
ルド線４６によって電気的に遮蔽されている。シールド
線２０は、前記シールドケース４５及びシールド端子６
に接続されている。また前記装置ケーシング４と第２シ
ールド線４６とが接地端子８に接続され、装置ケーシン
グ４が接地されている。バイアス入力端子７は、前記検
出回路のＤＣバイアス端子２３に接続されている。な
お、前記バイアス入力端子７は、前記ＤＣバイアス端子
２３がフローティングや接地の態様となる場合には設け
られないこともある。

【００４３】次に、上記のように構成されたインピーダ
ンス検出回路及びインピーダンス検出装置の動作につい
て説明する。まず前記インピーダンス接続端子５から延
びる信号線１９の端部に、インピーダンス素子１８の一
例として容量センサを接続する。この接続には、２重シ
ールドケーブルを用いる。そしてこのケーブルの軸線を
当該容量センサの接続に用いるとともに、内側シールド
線をシールド端子６に接続する。外側シールド線は、ケ
ーブルの長さ、ケーブル種類、使用環境等によって、接
地端子８に接続するか、シールド端子６に接続する等、
場合に応じて適宜使い分ければよい。またバイアス入力
端子７は、ここでは接地端子８と接続する。

【００４４】前記容量センサのインピーダンスをＺとす
る。すると前記コア部１において、交流出力端子２２の
電圧Ｖｏは、 Ｖｏ＝−（Ｒ２／Ｒ１）・Ｖｉｎ (1) で表される。つまり、第１演算増幅器１２と第２演算増
幅器１１で構成されたボルテージフォロワ、第１抵抗１
５、第２抵抗１６によって、入力電圧Ｖｉｎを増幅した
電圧Ｖｏをボルテージフォロワの出力端子から出力させ
る増幅回路が構成されているのであるが、第２演算増幅
器１１の両入力端子がイマジナリーショート状態であ
り、第１演算増幅器１２とを含んで増幅回路が構成され
ていると言うことでもある。

【００４５】反転増幅部２のゲインが−１となるように
抵抗３２、３３、３４を設定すると、反転出力端子４２
の電圧Ｖｂは、 Ｖｂ＝−Ｖｃ で表される。

【００４６】さらに計算のために、前記加算部３のみに
注目した時、の加算出力端子４１の電圧Ｖａは、 Ｖａ＝−Ｒ９・（（Ｖｏ／Ｒ７）＋（Ｖｂ／Ｒ８）） となるから、各抵抗値をＲ７＝Ｒ８＝Ｒ９と等しくして
おくと、Ｖａは Ｖａ＝−（Ｖｏ＋Ｖｂ） ＝―（Ｖｏ―Ｖｃ） ＝Ｖｃ−Ｖｏ (2) となり、反転増幅部２と加算部３とによってキャンセル
手段が構成される事が分かる。

【００４７】ここで第３抵抗１７を前記容量センサに向
かって流れる電流をｉとすると、ボルテージフォロワや
イマジナリーショート等の機能によって電流ｉのほぼ全
量が前記容量センサに流れることになるからＶｏ＝Ｚ・
ｉとなり、信号出力端子２１から出力される検出信号の
電圧Ｖｃは、 Ｖｃ＝ｉ・Ｒ３＋Ｖｏ ＝（１＋Ｒ３／Ｚ）・Ｖｏ で表され、検出信号Ｖｃが第２演算増幅器の出力端子に
現れているＶｏを含んでいることが分かる。これを(1),
(2)式を用いて変形すると、 Ｖａ＝Ｖｃ−Ｖｏ ＝（１＋Ｒ３／Ｚ）・Ｖｏ―Ｖｏ ＝（Ｒ３／Ｚ）・Ｖｏ ＝−（Ｒ３・Ｒ２／（Ｚ・Ｒ１））・Ｖｉｎ となる。 Ｚ＝１／（ｊωＣｓ） であるから、電圧Ｖａは結局、 Ｖａ＝−（ｊωＣｓ・Ｒ３・Ｒ２／Ｒ１）・Ｖｉｎ と表される。従って加算出力端子４１からは、前記容量
センサの容量値Ｃｓに比例した電圧値Ｖａが得られる。
従って、加算出力端子４１から電圧Ｖａを取り出し、そ
の後このＶａに基づいて種々の信号処理を行うことによ
り、容量値Ｃｓを得ることができる。

【００４８】前記第２演算増幅器１１は、その反転入力
端子と非反転入力端子とをイマジナリ・ショートの状態
として動作している。しかしながら第２演算増幅器１１
の入力インピーダンスも理想的な無限大ではないため、
前述のように反転入力端子の電圧Ｖｏｍと非反転入力端
子の電圧Ｖｏｐとの間には微小な振幅差及び位相差が発
生する。そしてこの振幅差及び位相差は、入力信号の周
波数が高くなるほど顕著になる。Ｖｉｎが１０^９Ｈｚの
オーダーの高周波で前記容量センサの容量Ｃｓが例えば
１０^−１５Ｆのオーダーであると、ＶｏｍとＶｏｐとの
間の振幅差及び位相差は無視することができなくなる。
そのためＣｓがゼロのときもＶｏ＝−Ｖｂとならず、測
定誤差が生じることになる。そこで前記容量センサの容
量値Ｃｓを測定する前に、前記切替スイッチ２４の１次
側接続端子２４ａをシールド線２０側の二次側接続端子
２４ｃに接続して第２演算増幅器１１の非反転入力端子
から前記容量センサを取り外した状態とする。そしてこ
の状態で、上記のインピーダンス検出回路を動作させ
る。そしてＶｏ＝−Ｖｂ、すなわちＶａ＝０となるよう
に、反転増幅部２の第４抵抗３２を調整してＶｂの振幅
をＶｏと合わせ、また容量が並列に接続されている第６
抵抗３４を調整することで位相を回し、Ｖｂの位相を−
Ｖｏに合わせておく。すなわち、反転増幅部２は、ゼロ
調整手段としても機能するということである。

【００４９】上記のようにＶｏｍとＶｏｐとの間には僅
かに位相差・振幅差があるが、いずれも交流電圧Ｖｉｎ
に同期した信号である。そこで前記補償回路１３の位相
調整部４８に設けられた可変抵抗７４によってＶｉｎの
位相を調整するとともに、振幅調整部４９に設けられた
可変抵抗７８によってＶｉｎの振幅を調整し、Ｖｏｐと
位相及び振幅の等しいシールド電圧Ｖｏｓを形成する。
従ってこの場合には、交流電圧発生器１４及び補償回路
１３がシールド電圧発生手段として機能することにな
る。図１に示す回路においては補償回路１３の入力側を
第２演算増幅器１１の出力端子に接続していたが、これ
は第２演算増幅器１１の出力電圧Ｖｏが、その非反転入
力端子、すなわち信号線１９の電圧とイマジナリ・ショ
ートによってほぼ等しいからである。しかしながら交流
電圧Ｖｉｎも前記出力電圧Ｖｏと同期した信号であるか
ら、図３のようにＶｉｎを位相振幅補償してシールド線
２０に印加することは、出力電圧Ｖｏを位相振幅補償し
た信号をシールド線２０に印加したことと同様なことに
なる。ボルテージフォロワの出力であるＶｏよりも検出
回路の入力信号であるＶｉｎの方がノイズ成分が少ない
から、Ｖｉｎを位相振幅補償してＶｏｓを形成し、シー
ルド線２０に印加するとより高精度な検出をすることが
可能となる。これらによってシールド線２０の電圧は瞬
時においても信号線１９の電圧と等しくなり、信号線１
９とシールド線２０との間の浮遊容量が確実にキャンセ
ルされる。

【００５０】上記インピーダンス検出回路及びインピー
ダンス検出装置では、補償回路１３で交流電圧Ｖｉｎ
（又はボルテージフォロワの出力電圧Ｖｏ）の振幅及び
位相を調整して、信号線１９の電圧Ｖｏｐと振幅及び位
相の等しいシールド電圧Ｖｏｓを形成し、これをシール
ド線２０に印加している。従ってＶｉｎが数ｋＨｚ〜数
百ｋＨｚ程度の低周波は言うに及ばず、例えば１０^９Ｈ
ｚ以上の高周波であっても、信号線１９とシールド線２
０との間の浮遊容量を確実にキャンセルし、前記容量セ
ンサが有する容量Ｃｓのみを正確に検出することができ
る。

【００５１】また第２演算増幅器１１は、全ての端子が
交流動作しているため、この第２演算増幅器１１だけで
大きなゲインを得ようとすると、揺らぎ等による演算誤
差が大きくなってしまう。そしてその結果、容量値Ｃｓ
の測定に誤差が含まれることになる。そこで上記では、
第２演算増幅器１１については反転入力端子と出力端子
とを短絡し、ゲイン＝１のボルテージフォロワとして機
能させている。そして第１演算増幅器１２を用いて、必
要なゲインはこの第１演算増幅器１２でかせぐようにし
ている。従ってＣｓの測定を正確に行うことができる。
また電圧増幅を行う第１演算増幅器１２は、その非反転
入力端子を接地している。非反転入力端子を接地すると
この端子の電圧が安定するので、特に演算増幅器を高速
動作させている場合に、出力信号に含まれる高調波を抑
制することができる。この端子は電圧が安定すればよい
ので、接地以外に一定の電圧が印加されていてもよい。
いずれにせよ高速で動作させる場合には、この端子が一
定の電圧値に保持されていることが好ましい。これによ
り従来の回路で誤差要因となっていたＶａの高調波成分
が大幅に低減されるので、演算精度を顕著に向上させる
ことができる。従って一段と高精度なＣｓの測定をする
ことができる。

【００５２】さらに上記では、ＶｃからＶｏを差し引く
ことにより、Ｃｓに比例した電圧Ｖａを加算出力端子４
１から取り出せるようにしている。つまり、前記容量セ
ンサに流れる電流のみを検出できる。これによってＣｓ
を算出するために必要な以後の信号処理回路を簡素化し
て誤差要因の発生を極力抑制することができる。Ｖｃか
らＶｏを差し引くにあたっては、図４、図５や図６にあ
るように、直接減算器を用いることが多い。この場合、
演算増幅器５０，５１の入力端子には、ＶｃとＶｏとが
直接印加されるが、演算増幅器５０のように、安定化の
ために一つの端子が、接地または一定の電圧に保持され
るようにしてもよい。加えて、図６では、Ｖｃの入力側
に位相補償回路を設けているが、この様に、いずれかの
入力端子に位相振幅補償回路が付加されても良い。ま
た、一方で、図３の様に、ＶｃからＶｏを差し引くにあ
たっては、Ｖｃを反転してからＶｏとを加算するように
してもよい。これは、演算増幅器の動作を高精度に安定
化させるためには演算増幅器の非反転入力端子を接地又
は一定の電圧で保持することが望ましいが、反転増幅器
と加算器との構成にすれば、それぞれ演算増幅器の非反
転入力端子を接地又は一定の電圧が印加されそれが保持
されて構成することができる。この例の場合では、反転
増幅部２を構成する第３演算増幅器３６と加算部３を構
成する第４演算増幅器４０の非反転入力端子とをそれぞ
れ接地している。いずれにせよ高速で動作させる場合に
は、これらの非反転入力端子が一定の電圧値に保持され
ていれば演算増幅器の動作が安定するので、こうした所
定の電圧に端子を接続することが好ましいのである。こ
うすることによって演算増幅器４０の出力電圧Ｖａに含
まれ得る高調波を抑制し、さらに精度の高いＣｓの測定
をすることができるようにしている。

【００５３】また前記第２演算増幅器１１は、その反転
入力端子と非反転入力端子とをイマジナリ・ショートの
状態として動作している。しかしながら、両入力端子電
圧Ｖｏｍ、Ｖｏｐ間に振幅差及び位相差が生じるのは上
記の通りである。そのため反転増幅部２及び加算部３の
増幅度を正確に「１」となるように設定しても、Ｃｓ＝
０のときにＶａ＝０とならない。そこで上記では反転増
幅部２においてＶｃの位相及び振幅を調整できるように
し、Ｃｓ＝０のとき確実にＶａ＝０となるようなゼロ調
整を可能としている。またここでの位相調整は、演算増
幅器の非反転入力端子にコンデンサを接続した全域通過
フィルタによるのではなく、演算増幅器の非反転入力端
子を接地するとともに帰還回路に容量成分を設けた反転
増幅器によって行うようにしている。従って、ここでも
出力信号に含まれ得る高調波を抑制して、Ｃｓの測定精
度が低下するのを防止している。ここでも前記端子は、
上記と同様、接地以外に一定の電圧が印加されるように
してもよい。

【００５４】ゼロ調整は、前記容量センサの接続を切り
離した状態で行うが、この接続の切り離しを通常のスイ
ッチで行うと、切り離された前記容量センサと信号線１
９との間に生じる浮遊容量により、正確なゼロ調整がで
きない。そこで本例のインピーダンス検出回路では、信
号線１９から切り離された前記容量センサを切替スイッ
チ２４でシールド線２０と接続するようにしている。こ
のシールド線２０に印加されている電圧Ｖｏｓは信号線
１９の電圧Ｖｏｐと等しいから、信号線１９から切り離
された前記容量センサと信号線１９との間に浮遊容量を
生じさせることなく、正確なゼロ調整をすることができ
る。

【００５５】さらに上記インピーダンス検出装置では、
信号線１９をシールドするシールド線２０を、さらに第
２シールド線４６でシールドしている。ケーブルが短い
ときはこの第２シールド線４６を接地して、電圧Ｖｏｓ
が印加されたシールド線２０に外乱ノイズが重畳される
のを防止できる。従って信号線１９とシールド線２０と
の同電位性を確実に維持することができる。またインピ
ーダンス検出回路が実装された基板４４をシールドケー
ス４５内に入れ、このシールドケース４５を前記シール
ド線２０と同電位にしている。従って、このシールドケ
ース４５と信号線１９との間で浮遊容量が発生するのを
防止しつつ基板４４をシールドすることができる。さら
にシールドケース４５を収納した装置ケーシング４を接
地している。従って、電圧Ｖｏｓが印加されたシールド
ケース４５に外乱ノイズが重畳されるのを防止して、信
号線１９とシールドケース４５との同電位性を確実に維
持することができる。

【００５６】本例のインピーダンス検出回路は、上記実
施形態に限定されるものではなく、この発明の範囲内で
種々変更して実施することができる。上記では信号線１
９の端部にインピーダンス素子１８として容量センサを
取り付けるようにしたが、信号線１９の端部に測定電極
を形成し、この測定電極と測定対象との間で形成される
容量Ｃｓを上記検出回路又は測定装置で検出するように
してもよい。

【００５７】また上記では補償回路１３によって信号線
１９とシールド線２０とを同電位としたが、インピーダ
ンス検出回路の使用状況等により両者１９、２０間に所
定の電位差を与えたいような場合には、前記補償回路１
３で交流電圧Ｖｉｎの振幅と位相とを適宜に調整すれば
よい。

【００５８】さらに図１で示す上記検出回路の具体的な
構成は一例であって、他の回路構成を採用することがで
きるのは勿論である。例えばコア部１を構成する第１演
算増幅器１２及び第２演算増幅器１１を、それぞれ非反
転増幅器として構成するような回路としてもよい。

【００５９】また上記では補償回路１３を位相調整部４
８と振幅調整部４９とで構成したが、反転増幅部２と同
様の回路によって補償回路１３を構成してもよい。この
ようにすると演算増幅器の非反転入力端子が接地される
ことになるので、シールド電圧に高調波が含まれてこれ
が誤差要因となるのをさらに防止することができる。

【００６０】上記ではインピーダンス素子１８として容
量センサを用いたが、これは誘導性の素子を用いてもよ
い。また電圧によって容量が変化する素子のＣ−Ｖ（容
量−電圧）特性を検出する場合には、前記バイアス入力
端子７にＤＣ電圧を変化させながら印加すればよい。バ
イアス電圧は前記容量センサの反信号線側に印加される
から、信号線１９の電位Ｖｏｐ自体は一定の電圧を中心
に振動する交流電圧のままとなる。従ってＶｃが不安定
になってこれが測定結果の誤差要因となるのを回避する
ことができる。このようなＤＣバイアスの発生器は測定
装置に外部から接続してもよいが、予め検出回路のＤＣ
バイアス端子２３に接続して測定装置の内部に設けても
よい。また内部に設けた発生器と外部から接続した発生
器とを切り替えて前記ＤＣバイアス入力端子２３に接続
できるようにしてもよい。

【００６１】さらに上記では単一のインピーダンス素子
を接続する場合を説明したが、複数のインピーダンス素
子を接続し、測定する素子を切り替えられるようにして
もよい。図１１は、このような場合における信号線１９
の端部を示す図である。複数のインピーダンス素子１
８、２６を設ける場合には、各素子１８、２６に対応し
て上記した切替スイッチ２４と同構成の切替スイッチ２
５を設ける。そして信号線１９を各２次側接続端子の一
つに接続するとともに、シールド線２０を２次側接続端
子の他の一つに接続する。１次側接続端子には、それぞ
れインピーダンス素子１８、２６を接続する。そして両
切替スイッチ２４、２５を次のように制御して、マルチ
プレクサを構成できる。すなわち、一方の素子１８を信
号線１９に接続するときには、同図に示すように素子１
８が接続された切替スイッチ２４の１次側接続端子と信
号線とが接続され、他方の切替スイッチ２５の１次側接
続端子とシールドとが接続されるように両切替スイッチ
２４、２５を制御する。また他方の素子２６を信号線１
９に接続するときには、素子２６が接続された切替スイ
ッチ２５の１次側接続端子と信号線とが接続され、他方
の切替スイッチ２４の１次側接続端子とシールドとが接
続されるように両切替スイッチ２４、２５を制御する。
またこのマルチプレクサは、検出回路のゼロ調整を行う
場合などに信号線１９から両素子１８、２６をともに切
り離すように制御してもよいし、検出の目的等によって
は両素子１８、２６をともに信号線に接続するように制
御してもよい。このマルチプレクサは、検出等の目的と
する素子を接続した切替スイッチ以外のすべての切替ス
イッチをシールド線側に接続することにより、浮遊容量
等の外乱因子を極力減少させることができる。

【００６２】またこのような切替スイッチ２４は、増幅
回路のゲイン切替にも用いることができる。例えば図１
に示す第１インピーダンス１７の代わりに、抵抗値の異
なる複数の抵抗（インピーダンス）と各抵抗（インピー
ダンス）に対する選択手段として切替スイッチ２４を信
号線を複数の抵抗との間に設ける。図１２に示されるよ
うに、各抵抗の一端が第１演算増幅器１２の出力端子に
接続される一方、各抵抗の他端が前記切替スイッチ２４
の１次側接続端子２４ａに接続される。また２次側接続
端子の２４ｂを信号線に接続し、他の端子２４ｃをシー
ルド線２０に接続する。そしてこれら選択手段によって
選択されたインピーダンスは合成インピーダンスとな
り、選択されなかった抵抗はその接続先がシールド線２
０となるようする。このように各切替スイッチ２４を制
御するマルチプレクサは選択手段となっている。すると
上記と同様に、接続しない抵抗と信号線又はシールドと
の間に発生する浮遊容量を制御でき、Ｃｓの高精度な検
出を妨げることなくインピーダンス素子に加えられる電
位差を変えることが可能となり、結果として、ゲインの
切替ができるようになる。また、図１３に示すように、
切替スイッチを第１演算増幅器１２と第１インピーダン
ス１７との間に設けても良い。

【００６３】またこのような切替スイッチ２４は、増幅
回路のゲイン切替にも用いることができる。例えば図１
に示す第２抵抗１６の代わりに、図１４で示しているよ
うな、抵抗値の異なる複数の抵抗１２１，１２２と各抵
抗に対応して切替スイッチ２４、２５を設ける。そして
各抵抗の一端を第２演算増幅器１２の反転入力端子に接
続する一方、各抵抗の他端を前記切替スイッチ２４の１
次側接続端子２４ａに接続する。また２次側接続端子の
２４ｂを第２演算増幅器１１の出力端子に接続し、２次
側接続端子の２４ｃをシールド線２０に接続する。そし
て第２演算増幅器１１の出力端子に接続する抵抗以外
は、その接続先がシールド線２０となるように各切替ス
イッチ２４を制御してマルチプレクサを構成する。する
と上記と同様に、接続しない抵抗と第２演算増幅器１１
の出力端子との間に発生する浮遊容量を制御でき、Ｃｓ
の高精度な検出を妨げることなく増幅回路のゲイン切替
ができる。なお例示はしていないが、第１抵抗１５につ
いても同様である。これらについても切替スイッチ２４
を用いて抵抗値の異なる複数の抵抗から回路に接続する
抵抗を選択できるようにし、選択されない抵抗は電圧印
加端子２４ｃに接続されるようにして、検出対象や測定
状況に応じた正確なレンジ切替ができるようにしてもよ
い。

【００６４】上記では、切替スイッチ２４を、１次側接
続端子２４ａ、２次側接続端子２４ｂ、及び２４ｃを備
えた３端子切替スイッチとして構成した場合を示した。
しかしながらこれは、１次側接続端子２４ａが２個以上
とされ、接続先となる２次側接続端子が３個以上に構成
されていてもよい。そのような場合には、接続先となる
２次側接続端子のうち少なくとも１つがシールドに接続
され、この端子と他の２次側接続端子との間で１次側接
続端子２４ａの接続先が切り替えられるように成されて
いればよい。

【００６５】また信号線１９のシールドは、２重、３重
と重ねてシールドしてもよい。上記では２重シールドケ
ーブルの長さが約５０ｃｍ以上であるときは外側シール
ド線をシールド端子６に接続するようにしたが、第１演
算増幅器１２が十分な電流を取り出すことのできるパワ
ー型であるような場合には、そのパワーに見合った長さ
まで５０ｃｍ以上の外側シールド線を接地端子８に接続
することができる。

【００６６】

【発明の効果】本発明のインピーダンス検出回路、イン
ピーダンス検出装置、又はインピーダンス検出方法で
は、信号線とシールド手段との間の浮遊容量をコントロ
ールしつつ、信号の出力端子に現れる電圧に高調波等の
ノイズが含まれるのを抑制することができる。従ってイ
ンピーダンス素子が有するインピーダンスを高精度で検
出することが可能となる。

【００６７】また本発明のインピーダンス検出回路又は
インピーダンス検出方法では、信号線とシールド手段と
の間の電位差を正確に所望の値とすることができる。例
えばこの電位差をゼロとすれば、信号線とシールド手段
との間の浮遊容量をキャンセルすることができる。また
本発明のインピーダンス検出装置では、外部のインピー
ダンス素子との接続線を、この接続線との間の電位差が
正確に制御されたシールド手段で遮蔽することができ
る。シールド手段の電位を接続線の電位と等しいものと
すると、両者間の浮遊容量をキャンセルすることができ
る。従ってこれらの検出回路、検出方法、又は検出装置
では、インピーダンス素子の有するインピーダンスの値
をより正確に検出することが可能となる。

【００６８】さらに本発明のインピーダンス検出回路又
はインピーダンス検出方法では、インピーダンス素子を
流れる電流に比例した信号を得ることができるので、以
後の信号処理を簡素化して後段において含まれる誤差を
抑制することが可能となる。

【００６９】加えて本発明のインピーダンス検出回路、
インピーダンス検出装置、又はインピーダンス検出方法
では、インピーダンス素子にバイアスを印加しながらそ
のインピーダンスを検出することができるので、電圧に
よってインピーダンスが変化する素子についてインピー
ダンスの検出及びＣ−Ｖ測定を容易に行うことが可能と
なる。

【００７０】また切替手段を更に用いれば、インピーダ
ンス素子を信号線から切り離したときにも、インピーダ
ンス素子と信号線との間を所定電位に維持することがで
きる。例えばこの電位差をゼロとすると、両者間の浮遊
容量をキャンセルすることが可能となる。従って、例え
ばインピーダンス検出回路等においてゼロ調整、リセッ
ト、初期設定等の回路の更正を正確に行うことが可能と
なる。ここで、複数の切替手段又はマルチプレクサを用
いれば、複数の１次側から必要なインピーダンス素子だ
けを選択して２次側に接続する場合にも、接続から切り
離された１次側接続端子と２次側接続端子との間を所定
電位に維持することができ、例えばこの電位差をゼロと
すると、両者間の浮遊容量をキャンセルすることができ
るので、例えばインピーダンス検出回路等において、複
数の被測定素子（即ちインピーダンス素子）から適宜に
素子を選択してインピーダンス値を検出するような場合
にも、正確な検出を行うことが可能となる。

【００７１】さらにまた本発明のインピーダンス検出回
路では、選択手段やマルチプレクサを用いることによっ
て、回路中のインピーダンスを複数準備して適宜インピ
ーダンスを選択する際に、選択されない接続から切り離
されたインピーダンスと、その接続先との間を所定電位
に維持することができる。従って、検出対象に応じてレ
ンジ切替を、非選択インピーダンスにかかわる浮遊容量
をキャンセルして行うことが出来、その結果、回路の増
幅特性を正確に変化させて高精度な検出を行うことが可
能となる。

【００７２】本発明のインピーダンス検出装置では、信
号線や測定回路基板を遮蔽するシールド手段に外乱ノイ
ズが重畳するのを防止することができる。また本発明の
インピーダンス検出装置では、信号線と基板外部との間
の浮遊容量を正確にコントロールすることができる。従
ってこれらの装置では、一段と高精度なインピーダンス
検出を行うことが可能となる。

【図面の簡単な説明】

【図１】この発明の一実施形態のインピーダンス検出回
路のコア部を示す回路図である。

【図２】この発明の一実施形態のインピーダンス検出回
路のコア部を示す回路図である。

【図３】上記インピーダンス検出回路を示す回路図であ
る。

【図４】上記インピーダンス検出回路の一部分を示す回
路図である。

【図５】上記インピーダンス検出回路の一部分を示す回
路図である。

【図６】上記インピーダンス検出回路の一部分を示す回
路図である。

【図７】上記コア部に設けられた補償回路を示す回路図
である。

【図８】上記コア部に設けられた第１演算増幅器の入力
側を示す回路図である。

【図９】上記コア部に設けられた信号線の端部を示す回
路図である。

【図１０】この発明の一実施形態のインピーダンス検出
装置を示す模式透過斜視図である。

【図１１】上記実施形態の変形例における信号線の端部
を示す回路図である。

【図１２】この発明のインピーダンス検出回路のコア部
の他の例を示す回路図である。

【図１３】この発明のインピーダンス検出回路のコア部
の他の例を示す回路図である。

【図１４】この発明のインピーダンス検出回路のコア部
の他の例を示す回路図である。

【図１５】従来例のインピーダンス検出回路を示す回路
図である。

【符号の説明】

１ コア部 ２ 反転増幅部 ３ 加算部 ４ 装置ケーシング ５ インピーダンス接続端子 ６ シールド端子 ７ バイアス入力端子 ８ 接地端子 １１ 第２演算増幅器 １２ 第１演算増幅器 １３ 補償回路 １４ 交流電圧発生器 １５ 第１抵抗 １６ 第２抵抗 １７ 第３抵抗 １８ インピーダンス素子 １９ 信号線 ２０ シールド線 ２１ 信号出力端子 ２３ ＤＣバイアス端子 ２４、２５、２６ 切替スイッチ ３２ 第４抵抗 ３３ 第５抵抗 ３４ 第６抵抗 ３５ コンデンサ ３６ 第３演算増幅器 ３７ 第７抵抗 ３８ 第８抵抗 ３９ 第９抵抗 ４０ 第４演算増幅器 ４４ 基板 ４５ シールドケース ４６ 第２シールド線 ５０、５１ 第５演算増幅器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 俊行 兵庫県尼崎市扶桑町１番８号 住友金属工 業株式会社エレクトロニクス技術研究所内 (72)発明者 廣田 良浩 兵庫県尼崎市扶桑町１番８号 住友金属工 業株式会社エレクトロニクス技術研究所内 (72)発明者 中野 浩一 兵庫県西宮市塩瀬町名塩538番地 北斗電 子工業株式会社内

Claims (27)

【特許請求の範囲】
1. 【請求項１】 ボルテージフォロワと第１演算増幅器と
   を含み、前記ボルテージフォロワの入力端子にその一端
   が接続され他端にインピーダンス素子を接続できる信号
   線と、前記信号線の少なくとも一部を電気的に遮蔽する
   シールド手段と、このシールド手段にシールド電圧を印
   加するシールド電圧印加手段と、第１演算増幅器の出力
   端子と前記信号線との間に設けられた第１インピーダン
   スと、第１演算増幅器の出力端子に接続された信号出力
   端子とを備えたことを特徴とするインピーダンス検出回
   路。
2. 【請求項２】 第１演算増幅器と、両入力端子がイマジ
   ナリ・ショートの状態にある第２演算増幅器と、第２演
   算増幅器の一方の入力端子にその一端が接続され他端に
   インピーダンス素子を接続できる信号線と、前記信号線
   の少なくとも一部を電気的に遮蔽するシールド手段と、
   第１演算増幅器の出力端子と前記信号線との間に設けら
   れた第１インピーダンスと、第１演算増幅器の出力端子
   に接続された信号出力端子とを備えたことを特徴とする
   インピーダンス検出回路。
3. 【請求項３】 前記シールド手段にシールド電圧印加手
   段が更に接続されたことを特徴とする請求項２記載のイ
   ンピーダンス検出回路。
4. 【請求項４】 前記シールド電圧印加手段が位相振幅補
   償手段を含むことを特徴とする請求項１又は３記載のイ
   ンピーダンス検出回路。
5. 【請求項５】 第１演算増幅器の一方の入力端子が、所
   定の第１電圧に接続されていることを特徴とする請求項
   １〜４のいずれかに記載のインピーダンス検出回路。
6. 【請求項６】 前記信号出力端子の出力電圧から前記ボ
   ルテージフォロワ又は第２演算増幅器の出力電圧を除去
   するキャンセル手段を設けたことを特徴とする請求項１
   〜５のいずれかのインピーダンス検出回路。
7. 【請求項７】 前記キャンセル手段は、前記両出力電圧
   のうち一方の電圧を第３演算増幅器を用いて反転させる
   反転増幅部と、前記両出力電圧のうち他方の電圧と前記
   反転増幅部の出力電圧とを加算する加算部とを備えて成
   り、第３演算増幅器は、その一方の入力端子を所定の第
   １電圧に接続していることを特徴とする請求項６のイン
   ピーダンス検出回路。
8. 【請求項８】 前記キャンセル手段は、前記両出力電圧
   のうち一方の電圧を反転させる反転増幅部と、前記両出
   力電圧のうち他方の電圧と前記反転増幅部の出力電圧と
   を第４演算増幅器を用いて加算する加算部とを備えて成
   り、第４演算増幅器は、その一方の入力端子を所定の第
   １電圧に接続していることを特徴とする請求項６又は７
   のインピーダンス検出回路。
9. 【請求項９】 前記反転増幅部は、位相振幅補償手段を
   備えたことを特徴とする請求項７又は８記載のインピー
   ダンス検出回路。
10. 【請求項１０】 前記キャンセル手段は、前記両出力電
    圧を入力とする減算部を備えることを特徴とする請求項
    ６記載のインピーダンス検出回路。
11. 【請求項１１】 前記減算部は、第５演算増幅器を含
    み、第５演算増幅器の一つの入力端子を所定の第１電圧
    に接続していることを特徴とする請求項１０記載のイン
    ピーダンス検出回路。
12. 【請求項１２】 前記信号線に接続されたインピーダン
    ス素子に少なくとも直流バイアス又は交流バイアスのい
    ずれかを重畳できるバイアス手段を設けたことを特徴と
    する請求項１〜請求項１１のいずれかのインピーダンス
    検出回路。
13. 【請求項１３】 インピーダンス検出回路は、更に少な
    くとも一つの端子を持つ一次側接続端子と少なくとも二
    つの端子を持つ二次側接続端子とを備えた切替手段を含
    み、前記切替手段の前記一次側接続端子は少なくともイ
    ンピーダンス素子に接続され、前記二次側接続端子は少
    なくとも信号線とシールド手段とに接続され、前記一次
    側接続端子の接続先が、前記二次側接続端子の間で変化
    する事を特徴とする請求項１〜１２のいずれかに記載の
    インピーダンス検出回路。
14. 【請求項１４】 複数の前記切替手段を備えることを特
    徴とする請求項１３記載のインピーダンス検出回路。
15. 【請求項１５】 第１インピーダンスは複数のインピー
    ダンスを備え、前記複数のインピーダンスの内少なくと
    も一つが選択される選択手段を備え、前記選択手段は、
    少なくとも一つの端子を持つ一次側接続端子と少なくと
    も二つの端子を持つ二次側接続端子とを含み、前記一次
    側接続端子は少なくとも前記インピーダンスに接続さ
    れ、前記二次側接続端子は少なくともシールド手段とに
    接続され、前記一次側接続端子の接続先が、前記二次側
    接続端子の間で変化する事を特徴とする請求項１〜１４
    のいずれかに記載のインピーダンス検出回路。
16. 【請求項１６】 前記選択手段は、第１インピーダンス
    と信号線との間、あるいは第１インピーダンスと信号出
    力端子との間の少なくともいずれか一方に備えたことを
    特徴とする請求項１５記載のインピーダンス検出回路。
17. 【請求項１７】 前記第１インピーダンスは、抵抗又は
    容量である事を特徴とする請求項１〜１６のいずれかに
    記載のインピーダンス検出回路。
18. 【請求項１８】 請求項１〜１７のいずれかのインピー
    ダンス検出回路と、前記信号線に外部からインピーダン
    ス素子を接続できる端子とを備えたことを特徴とするイ
    ンピーダンス検出装置。
19. 【請求項１９】 請求項１〜１７のいずれか記載のイン
    ピーダンス検出回路と、前記インピーダンス検出回路を
    実装した基板の少なくとも一部を電気的に遮蔽するシー
    ルド手段とを設け、このシールド手段に前記シールド電
    圧を印加したことを特徴とするインピーダンス検出装
    置。
20. 【請求項２０】 ボルテージフォロワの一方の入力端子
    を信号線に接続し且つ電流の出入が無い状態とし、前記
    ボルテージフォロワの出力電圧に基づくシールド電圧を
    前記信号線の少なくとも一部をシールドするシールド手
    段に印加し、前記信号線に接続された第１インピーダン
    スに流れる電流によってインピーダンス素子のインピー
    ダンスを検出する事を特徴とするインピーダンス検出方
    法。
21. 【請求項２１】 第２の演算増幅器の両入力端子をイマ
    ジナリ・ショートにし、一方の入力端子を信号線に接続
    し且つ電流の出入が無い状態とし、他方の入力端子を前
    記信号線の少なくとも一部をシールドするシールド手段
    に接続し、前記信号線に接続された第１インピーダンス
    に流れる電流によってインピーダンス素子のインピーダ
    ンスを検出することを特徴とするインピーダンス検出方
    法。
22. 【請求項２２】 前記シールド手段にシールド電圧が印
    加されることを特徴とする請求項２１記載のインピーダ
    ンス検出方法。
23. 【請求項２３】 前記シールド電圧が、位相振幅補償さ
    れてシールド手段に印加されることを特徴とする請求項
    ２０又は２２に記載のインピーダンス検出方法。
24. 【請求項２４】 前記ボルテージフォロワの出力又は第
    ２演算増幅器の出力を前記インピーダンス素子の検出信
    号から差し引くことを特徴とする請求項２０〜２３のい
    ずれかに記載のインピーダンス検出方法。
25. 【請求項２５】 前記信号線に接続されたインピーダン
    ス素子に少なくとも直流バイアス又は交流バイアスのい
    ずれかを加えることを特徴とする請求項２０〜２４のい
    ずれかのインピーダンス検出方法。
26. 【請求項２６】 前記インピーダンス素子の接続先を前
    記信号線から前記シールド手段へ切り替えて初期設定を
    行うことを特徴とする請求項２０〜２５のいずれかに記
    載のインピーダンス検出方法。
27. 【請求項２７】 第１インピーダンスの値を変えて第１
    インピーダンスにかかる電位差を変化させゲインを変え
    る事を特徴とする請求項２０〜２６のいずれかに記載の
    インピーダンス検出方法。