JPH06112208A - 電子部品におけるバンプ電極の形成方法 - Google Patents
電子部品におけるバンプ電極の形成方法Info
- Publication number
- JPH06112208A JPH06112208A JP4256547A JP25654792A JPH06112208A JP H06112208 A JPH06112208 A JP H06112208A JP 4256547 A JP4256547 A JP 4256547A JP 25654792 A JP25654792 A JP 25654792A JP H06112208 A JPH06112208 A JP H06112208A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist film
- hole
- electrode
- screen mask
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11474—Multilayer masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
Abstract
(57)【要約】
【目的】 半導体基板１等における電極パッド２に対し
て、バンプ電極８を、低コストで、且つ、その高さ寸法
を高くした状態で形成する。 【構成】 前記半導体基板１等の表面に、フォトレジス
ト膜４を、前記電極パッド２の部分を覆うように形成
し、次いで、このフォトレジスト膜４のうち前記電極パ
ッドの部分に抜き孔５を、フォトエッチングにて穿設し
たのち、このフォトレジスト膜４における抜き孔５に金
属ペーストを、当該抜き孔に連通する抜き窓７を備えた
スクリーンマスク６を使用したスクリーン印刷にて充填
し、所定の温度に加熱・焼成したのち、前記フォトレジ
スト膜４を除去する。
て、バンプ電極８を、低コストで、且つ、その高さ寸法
を高くした状態で形成する。 【構成】 前記半導体基板１等の表面に、フォトレジス
ト膜４を、前記電極パッド２の部分を覆うように形成
し、次いで、このフォトレジスト膜４のうち前記電極パ
ッドの部分に抜き孔５を、フォトエッチングにて穿設し
たのち、このフォトレジスト膜４における抜き孔５に金
属ペーストを、当該抜き孔に連通する抜き窓７を備えた
スクリーンマスク６を使用したスクリーン印刷にて充填
し、所定の温度に加熱・焼成したのち、前記フォトレジ
スト膜４を除去する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを、回路
基板又はリードフレーム等に対して、金属製のバンプ電
極を介して接続する場合において、その接続部の一方側
における電極パッドに対して、前記バンプ電極を形成す
る方法に関するものである。
基板又はリードフレーム等に対して、金属製のバンプ電
極を介して接続する場合において、その接続部の一方側
における電極パッドに対して、前記バンプ電極を形成す
る方法に関するものである。
【０００２】
【従来の技術】従来、この種のバンプ電極は、金又は銀
等の金属メッキによって形成するのが一般的であった
が、この方法には、多数の工程を必要とすることによ
り、コストが大幅にアップするばかりか、メッキ液の処
理等の公害上の問題があった。そこで、先行技術として
の特開昭５９−４８９４１号公報及び特開平１−２５１
６４３号公報は、バンプ電極の形成に、前記金属メッキ
による方法に代えて、当該バンプ電極を、電極パッドに
対して、半田又は銀等の金属ペーストをスクリーン印刷
にて塗着したのち、適宜温度にて加熱・焼成することに
よって形成すると言う方法を提案している。
等の金属メッキによって形成するのが一般的であった
が、この方法には、多数の工程を必要とすることによ
り、コストが大幅にアップするばかりか、メッキ液の処
理等の公害上の問題があった。そこで、先行技術として
の特開昭５９−４８９４１号公報及び特開平１−２５１
６４３号公報は、バンプ電極の形成に、前記金属メッキ
による方法に代えて、当該バンプ電極を、電極パッドに
対して、半田又は銀等の金属ペーストをスクリーン印刷
にて塗着したのち、適宜温度にて加熱・焼成することに
よって形成すると言う方法を提案している。
【０００３】
【発明が解決しようとする課題】しかし、この先行技術
の方法において、電極パッドに対して金属ペーストを、
スクリーン印刷にて塗着するには、半導体チップ及び回
路基板等のうち一方側に、その電極パッドの部分に抜き
窓を穿設したスクリーンマスクを重ね合わせ、このスク
リーンマスクの上面に供給した金属ペーストを、当該ス
クリーンマスクの上面に沿ってスキージを往復動するこ
とによって、スクリーンマスクにおける抜き窓内に充填
したのち、前記スクリーンマスクを取り除くようにする
のである。
の方法において、電極パッドに対して金属ペーストを、
スクリーン印刷にて塗着するには、半導体チップ及び回
路基板等のうち一方側に、その電極パッドの部分に抜き
窓を穿設したスクリーンマスクを重ね合わせ、このスク
リーンマスクの上面に供給した金属ペーストを、当該ス
クリーンマスクの上面に沿ってスキージを往復動するこ
とによって、スクリーンマスクにおける抜き窓内に充填
したのち、前記スクリーンマスクを取り除くようにする
のである。
【０００４】ところで、前記先行技術のスクリーン印刷
による方法において、バンプ電極の高さ寸法は、スクリ
ーンマスクの板厚さによって決定されるが、このスクリ
ーンマスクの板厚さを厚くすると、このスクリーンマス
クを取り除くときにおいて、その抜き窓内に充填して電
極パッドに付着したはずの金属ペーストが、スクリーン
クマスクと一緒に持ち上がることになる。
による方法において、バンプ電極の高さ寸法は、スクリ
ーンマスクの板厚さによって決定されるが、このスクリ
ーンマスクの板厚さを厚くすると、このスクリーンマス
クを取り除くときにおいて、その抜き窓内に充填して電
極パッドに付着したはずの金属ペーストが、スクリーン
クマスクと一緒に持ち上がることになる。
【０００５】このために、前記スクリーンマスクにおけ
る板厚さを厚くすることができないのでありこれに加え
て、電極パッドに塗着した金属ペーストは、その加熱・
焼成に際して、その直径が大きくなるように広がって、
その高さがより低くなることにより、バンプ電極の高さ
寸法を充分に高くすることができないから、このバンプ
電極による接続に際して、接続ミスが発生する頻度が高
いと言う問題があった。
る板厚さを厚くすることができないのでありこれに加え
て、電極パッドに塗着した金属ペーストは、その加熱・
焼成に際して、その直径が大きくなるように広がって、
その高さがより低くなることにより、バンプ電極の高さ
寸法を充分に高くすることができないから、このバンプ
電極による接続に際して、接続ミスが発生する頻度が高
いと言う問題があった。
【０００６】本発明は、この問題を解消するようにした
バンプ電極の形成方法を提供することを技術的課題とす
るものである。
バンプ電極の形成方法を提供することを技術的課題とす
るものである。
【０００７】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、表面に電極パッドを形成した半導体基
板又は回路基板等の表面に、フォトレジスト膜を、少な
くとも前記電極パッドの部分を覆うように形成し、次い
で、このフォトレジスト膜のうち前記電極パッドの部分
に抜き孔を、フォトエッチングにて穿設したのち、この
フォトレジスト膜における抜き孔に金属ペーストを、当
該抜き孔に連通する抜き窓を備えたスクリーンマスクを
使用したスクリーン印刷にて充填し、所定の温度に加熱
・焼成したのち、前記フォトレジスト膜を除去すると言
う方法を採用した。
るため本発明は、表面に電極パッドを形成した半導体基
板又は回路基板等の表面に、フォトレジスト膜を、少な
くとも前記電極パッドの部分を覆うように形成し、次い
で、このフォトレジスト膜のうち前記電極パッドの部分
に抜き孔を、フォトエッチングにて穿設したのち、この
フォトレジスト膜における抜き孔に金属ペーストを、当
該抜き孔に連通する抜き窓を備えたスクリーンマスクを
使用したスクリーン印刷にて充填し、所定の温度に加熱
・焼成したのち、前記フォトレジスト膜を除去すると言
う方法を採用した。
【０００８】
【作 用】このようにすることにより、電極パッドに
対して塗着する金属ペーストの高さ寸法を、フォトレジ
スト膜における厚さ寸法に、スクリーンマスクにおける
板厚さ寸法を加えた寸法にすることができ、換言する
と、前記先行技術の場合よりも、前記フォトレジスト膜
における厚さ寸法の分だけ高い寸法にできる。
対して塗着する金属ペーストの高さ寸法を、フォトレジ
スト膜における厚さ寸法に、スクリーンマスクにおける
板厚さ寸法を加えた寸法にすることができ、換言する
と、前記先行技術の場合よりも、前記フォトレジスト膜
における厚さ寸法の分だけ高い寸法にできる。
【０００９】一方、金属ペーストの加熱・焼成に際し
て、当該金属ペーストが、直径方向に広がることを、フ
ォトレジスト膜によって確実に低減することができ、換
言すると、金属ペーストの高さ寸法が、当該金属ペース
トの直径方向への広がりによって低くなることを低減で
きるから、その結果、バンプ電極の高さ寸法を、前記先
行技術の場合よりも充分に高くすることができるのであ
る。
て、当該金属ペーストが、直径方向に広がることを、フ
ォトレジスト膜によって確実に低減することができ、換
言すると、金属ペーストの高さ寸法が、当該金属ペース
トの直径方向への広がりによって低くなることを低減で
きるから、その結果、バンプ電極の高さ寸法を、前記先
行技術の場合よりも充分に高くすることができるのであ
る。
【００１０】
【発明の効果】従って、本発明によると、バンプ電極
を、従来のように、金属メッキによることなく、低コス
トで形成することができるものでありながら、その高さ
寸法を、充分に高くすることができるから、このバンプ
電極による接続に際して、接続ミスが発生することを確
実に低減できる効果を有する。
を、従来のように、金属メッキによることなく、低コス
トで形成することができるものでありながら、その高さ
寸法を、充分に高くすることができるから、このバンプ
電極による接続に際して、接続ミスが発生することを確
実に低減できる効果を有する。
【００１１】また、「請求項２」のように、フォトレジ
スト膜における抜き孔の内径を、スクリーンマスクにお
ける抜き窓の内径よりも小さくすることにより、バンプ
電極を茸状にできて、当該バンプ電極のうち、電極パッ
ドに接合する部分の直径を小さくすることができるか
ら、この分だけ前記電極パッドにおける大きさを小さく
して、半導体基板又は回路基板等における各種回路の高
密度化を図ることができる効果を有する。
スト膜における抜き孔の内径を、スクリーンマスクにお
ける抜き窓の内径よりも小さくすることにより、バンプ
電極を茸状にできて、当該バンプ電極のうち、電極パッ
ドに接合する部分の直径を小さくすることができるか
ら、この分だけ前記電極パッドにおける大きさを小さく
して、半導体基板又は回路基板等における各種回路の高
密度化を図ることができる効果を有する。
【００１２】
【実施例】以下、本発明の実施例を、バンプ電極を、半
田ペーストを使用して形成する場合の図面に基づいて説
明する。図において符号１は、上面に、各種半導体素子
（図示せず）に対する複数個の電極パッド２とパシベー
ション膜３とを形成し半導体基板を示し、その各電極パ
ット２の表面には、従来の場合と同様に、チタン層及び
銅層等から成るバリヤ皮膜（図示せず）が形成されてい
る。
田ペーストを使用して形成する場合の図面に基づいて説
明する。図において符号１は、上面に、各種半導体素子
（図示せず）に対する複数個の電極パッド２とパシベー
ション膜３とを形成し半導体基板を示し、その各電極パ
ット２の表面には、従来の場合と同様に、チタン層及び
銅層等から成るバリヤ皮膜（図示せず）が形成されてい
る。
【００１３】そして、前記半導体基板１の上面に、図１
に示すように、キシレンと環化ゴムとの混合物を適宜厚
さに塗布することにより、フォトレジスト膜４を、前記
各電極パッド２の部分を覆うように形成する。次いで、
このフォトレジスト膜４のうち前記各電極パッド２の部
分には、当該部分にフォトマスクを使用して露光したの
ちエッチング処理することにより、抜き孔５を穿設す
る。
に示すように、キシレンと環化ゴムとの混合物を適宜厚
さに塗布することにより、フォトレジスト膜４を、前記
各電極パッド２の部分を覆うように形成する。次いで、
このフォトレジスト膜４のうち前記各電極パッド２の部
分には、当該部分にフォトマスクを使用して露光したの
ちエッチング処理することにより、抜き孔５を穿設す
る。
【００１４】次いで、前記フォトレジスト膜４の上面
に、前記各抜き孔５に該当する部位に抜き窓７を穿設し
て成るスクリーンマスク６を重ね合わせ、このスクリー
ンマスク６の上面に、粒度が５００メッシュ以下の共晶
半田粒を含む半田ペーストを供給したのち、図２に示す
ように、スキージ８を、スクリーンマスク６の上面に沿
って移動することにより、前記フォトレジスト膜４にお
ける各抜き孔５内、及びスクリーンマスク６における抜
き窓７内に、半田ペースト９を充填する。
に、前記各抜き孔５に該当する部位に抜き窓７を穿設し
て成るスクリーンマスク６を重ね合わせ、このスクリー
ンマスク６の上面に、粒度が５００メッシュ以下の共晶
半田粒を含む半田ペーストを供給したのち、図２に示す
ように、スキージ８を、スクリーンマスク６の上面に沿
って移動することにより、前記フォトレジスト膜４にお
ける各抜き孔５内、及びスクリーンマスク６における抜
き窓７内に、半田ペースト９を充填する。
【００１５】この半田ペースト９の充填が完了すると、
図３に示すように、前記スクリーンマスク６を取り除い
たのち、半導体基板１の全体を、加熱炉に入れて、共晶
半田の溶融点より高い温度（約２２０℃）に加熱すると
言う焼成を行うことにより、前記半田ペースト９は、そ
の共晶半田粒が溶融して互いに一体化すると共に、半導
体基板１側における電極パッド２に対して溶着する。
図３に示すように、前記スクリーンマスク６を取り除い
たのち、半導体基板１の全体を、加熱炉に入れて、共晶
半田の溶融点より高い温度（約２２０℃）に加熱すると
言う焼成を行うことにより、前記半田ペースト９は、そ
の共晶半田粒が溶融して互いに一体化すると共に、半導
体基板１側における電極パッド２に対して溶着する。
【００１６】そこで、前記フォトレジスト膜４を、平行
平板型のプラズマアッシャーを用いるか、或いは、酸素
プラズマを用いて、剥離・除去することにより、図４に
示すように、半導体基板１における各電極パッド２に対
して、半田によるバンプ電極１０を形成することができ
るのである。このように、半導体基板１の表面にフォト
レジスト膜４を形成し、このフォトレジスト膜４にフォ
トエッチングにて穿設した抜き孔５に、スクリーンマス
ク６を使用して半田ペースト９を充填したのち、加熱・
焼成することによって、バンプ電極１０を形成するもの
であるから、バンプ電極１０における高さ寸法を、前記
先行技術の場合よりも、前記フォトレジスト膜４におけ
る厚さ寸法の分だけ高くすることができるのである。
平板型のプラズマアッシャーを用いるか、或いは、酸素
プラズマを用いて、剥離・除去することにより、図４に
示すように、半導体基板１における各電極パッド２に対
して、半田によるバンプ電極１０を形成することができ
るのである。このように、半導体基板１の表面にフォト
レジスト膜４を形成し、このフォトレジスト膜４にフォ
トエッチングにて穿設した抜き孔５に、スクリーンマス
ク６を使用して半田ペースト９を充填したのち、加熱・
焼成することによって、バンプ電極１０を形成するもの
であるから、バンプ電極１０における高さ寸法を、前記
先行技術の場合よりも、前記フォトレジスト膜４におけ
る厚さ寸法の分だけ高くすることができるのである。
【００１７】なお、前記実施例は、半田によるバンプ電
極を形成する場合であったが、本発明は、半田に限ら
ず、銀又は金によるバンプ電極を形成する場合にも適用
できる（なお、銀又は金によるバンプ電極を形成する場
合にせ、焼成温度が高いので、フォトレジスト膜４の形
成に耐熱性を有する感光性ポリイミド樹脂を使用する）
ことは言うまでもなく、また、本発明は、プリント回路
基板、又はフレキシブル回路基板、或いはリードフレー
ムに対してバンプ電極を形成する場合にも適用できるこ
とは勿論である。
極を形成する場合であったが、本発明は、半田に限ら
ず、銀又は金によるバンプ電極を形成する場合にも適用
できる（なお、銀又は金によるバンプ電極を形成する場
合にせ、焼成温度が高いので、フォトレジスト膜４の形
成に耐熱性を有する感光性ポリイミド樹脂を使用する）
ことは言うまでもなく、また、本発明は、プリント回路
基板、又はフレキシブル回路基板、或いはリードフレー
ムに対してバンプ電極を形成する場合にも適用できるこ
とは勿論である。
【００１８】次に、図５及び図６は、第２の実施例を示
す。この第２の実施例は、フォトレジスト膜４に穿設す
る抜き孔５の内径を、スクリーンマスク６における抜き
窓７の内径よりも小さくしたものであり、これにより、
茸状のバンプ電極１０ａを形成できて、当該バンプ電極
１０ａのうち、電極パッド２に接合する部分の直径を小
さくすることができるから、この分だけ前記電極パッド
２における大きさを小さくして、半導体基板１又は回路
基板等における各種回路の高密度化を図ることができる
のである。
す。この第２の実施例は、フォトレジスト膜４に穿設す
る抜き孔５の内径を、スクリーンマスク６における抜き
窓７の内径よりも小さくしたものであり、これにより、
茸状のバンプ電極１０ａを形成できて、当該バンプ電極
１０ａのうち、電極パッド２に接合する部分の直径を小
さくすることができるから、この分だけ前記電極パッド
２における大きさを小さくして、半導体基板１又は回路
基板等における各種回路の高密度化を図ることができる
のである。
【図１】本発明の第１の実施例において、半導体基板の
表面にフォトレジスト膜を形成して、これに抜き孔を穿
設した状態の縦断正面図である。
表面にフォトレジスト膜を形成して、これに抜き孔を穿
設した状態の縦断正面図である。
【図２】前記フォトレジスト膜における抜き孔に、スク
リーンマスクを使用して半田ペーストを充填した状態の
縦断正面図である。
リーンマスクを使用して半田ペーストを充填した状態の
縦断正面図である。
【図３】前記半田ペーストの充填後において、スクリー
ンマスクを取り除いた状態の縦断正面図である。
ンマスクを取り除いた状態の縦断正面図である。
【図４】前記加熱・焼成後において、前記フォトレジス
ト膜を剥離・除去した状態の縦断正面図である。
ト膜を剥離・除去した状態の縦断正面図である。
【図５】本発明の第２の実施例において、フォトレジス
ト膜にスクリーンマスクを重ね合わせた状態の縦断正面
図である。
ト膜にスクリーンマスクを重ね合わせた状態の縦断正面
図である。
【図６】本発明の第２の実施例によってバンプ電極を形
成した状態の縦断正面図である。
成した状態の縦断正面図である。
１ 半導体基板 ２ 電極パッド ３ パシベーション膜 ４ フォトレジスト膜 ５ 抜き孔 ６ スクリーンマスク ７ 抜き窓 ８ スキージ ９ 半田ペースト １０，１０ａ バンプ電極
Claims (2)
- 【請求項１】表面に電極パッドを形成した半導体基板又
は回路基板等の表面に、フォトレジスト膜を、少なくと
も前記電極パッドの部分を覆うように形成し、次いで、
このフォトレジスト膜のうち前記電極パッドの部分に抜
き孔を、フォトエッチングにて穿設したのち、このフォ
トレジスト膜における抜き孔に金属ペーストを、当該抜
き孔に連通する抜き窓を備えたスクリーンマスクを使用
したスクリーン印刷にて充填し、所定の温度に加熱・焼
成したのち、前記フォトレジスト膜を除去することを特
徴とする電子部品におけるバンプ電極の形成方法。 - 【請求項２】「請求項１」において、フォトレジスト膜
における抜き孔の内径を、スクリーンマスクにおける抜
き窓の内径よりも小さくしたことを特徴とする電子部品
におけるバンプ電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256547A JP2788694B2 (ja) | 1992-09-25 | 1992-09-25 | 電子部品におけるバンプ電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256547A JP2788694B2 (ja) | 1992-09-25 | 1992-09-25 | 電子部品におけるバンプ電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112208A true JPH06112208A (ja) | 1994-04-22 |
| JP2788694B2 JP2788694B2 (ja) | 1998-08-20 |
Family
ID=17294158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4256547A Expired - Lifetime JP2788694B2 (ja) | 1992-09-25 | 1992-09-25 | 電子部品におけるバンプ電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2788694B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020026638A (ko) * | 2000-10-02 | 2002-04-12 | 듀흐 마리 에스. | 웨이퍼 또는 기판에 범프를 형성하는 방법 |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| KR100485590B1 (ko) * | 2001-12-20 | 2005-04-27 | 동부아남반도체 주식회사 | 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법 |
| KR100871034B1 (ko) * | 2007-06-12 | 2008-11-27 | 삼성전기주식회사 | 인쇄회로기판의 페이스트 범프 형성 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3364266B2 (ja) | 1993-03-17 | 2003-01-08 | ローム株式会社 | バンプの形成法 |
| JP4597585B2 (ja) * | 2004-06-04 | 2010-12-15 | 日本特殊陶業株式会社 | 積層電子部品及びその製造方法 |
| US8492262B2 (en) * | 2010-02-16 | 2013-07-23 | International Business Machines Corporation | Direct IMS (injection molded solder) without a mask for forming solder bumps on substrates |
-
1992
- 1992-09-25 JP JP4256547A patent/JP2788694B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| KR20020026638A (ko) * | 2000-10-02 | 2002-04-12 | 듀흐 마리 에스. | 웨이퍼 또는 기판에 범프를 형성하는 방법 |
| KR100485590B1 (ko) * | 2001-12-20 | 2005-04-27 | 동부아남반도체 주식회사 | 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법 |
| KR100871034B1 (ko) * | 2007-06-12 | 2008-11-27 | 삼성전기주식회사 | 인쇄회로기판의 페이스트 범프 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2788694B2 (ja) | 1998-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6199273B1 (en) | Method of forming connector structure for a ball-grid array | |
| US5137845A (en) | Method of forming metal contact pads and terminals on semiconductor chips | |
| KR100216642B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2919456B2 (ja) | 半導体パッケージの印刷回路基板実装構造 | |
| JP2000208911A (ja) | 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法 | |
| JP2001223293A (ja) | 半導体装置及びその製造方法 | |
| JPH06112208A (ja) | 電子部品におけるバンプ電極の形成方法 | |
| US6750084B2 (en) | Method of mounting a leadless package and structure therefor | |
| JP3817785B2 (ja) | インタポーザ基板 | |
| JPH07288375A (ja) | 回路基板 | |
| JP3650500B2 (ja) | 回路基板およびその製造方法 | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| JPH06112212A (ja) | 電子部品におけるバンプ電極の形成方法 | |
| JPH06232134A (ja) | 電子部品におけるバンプ電極の形成方法 | |
| JP3186350B2 (ja) | 半田バンプの形成方法およびバンブ付き電子部品 | |
| JPH07302967A (ja) | 金属メッキによるバンプの形成方法 | |
| JPH043992A (ja) | 半田印刷方法 | |
| JP2930763B2 (ja) | 回路部品搭載用中間基板及びその製造法 | |
| JP2005129927A (ja) | 接合材料ステンシル | |
| JPH09327980A (ja) | クリームはんだのスクリーン印刷用メタルマスク | |
| JPH06216298A (ja) | リードフレームおよびその製造方法 | |
| JPH08181239A (ja) | フリップチップ実装用回路基板 | |
| JP2001085558A (ja) | 半導体装置およびその実装方法 | |
| JPH11295877A (ja) | メタルマスクの製造方法 | |
| JP2000349190A (ja) | 半導体装置の製造方法 |