JPH06112212A - 電子部品におけるバンプ電極の形成方法 - Google Patents
電子部品におけるバンプ電極の形成方法Info
- Publication number
- JPH06112212A JPH06112212A JP4256546A JP25654692A JPH06112212A JP H06112212 A JPH06112212 A JP H06112212A JP 4256546 A JP4256546 A JP 4256546A JP 25654692 A JP25654692 A JP 25654692A JP H06112212 A JPH06112212 A JP H06112212A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist film
- electrode
- bump electrode
- electrode pad
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体基板１等における電極パッド２に対し
て、バンプ電極８を、低コストで、且つ、その直径を小
さくした状態で形成する。 【構成】 前記半導体基板１等の表面に、フォトレジス
ト膜４を、少なくとも前記電極パッド２の部分を覆うよ
うに形成し、次いで、このフォトレジスト膜４のうち前
記電極パッド２の部分に抜き孔５を、フォトエッチング
にて穿設したのち、この抜き孔５内に金属ペースト７を
充填し、所定の温度に加熱・焼成したのち、前記フォト
レジスト膜４を除去する。
て、バンプ電極８を、低コストで、且つ、その直径を小
さくした状態で形成する。 【構成】 前記半導体基板１等の表面に、フォトレジス
ト膜４を、少なくとも前記電極パッド２の部分を覆うよ
うに形成し、次いで、このフォトレジスト膜４のうち前
記電極パッド２の部分に抜き孔５を、フォトエッチング
にて穿設したのち、この抜き孔５内に金属ペースト７を
充填し、所定の温度に加熱・焼成したのち、前記フォト
レジスト膜４を除去する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを、回路
基板又はリードフレーム等に対して、金属製のバンプ電
極を介して接続する場合において、その接続部の一方側
における電極パッドに対して、前記バンプ電極を形成す
る方法に関するものである。
基板又はリードフレーム等に対して、金属製のバンプ電
極を介して接続する場合において、その接続部の一方側
における電極パッドに対して、前記バンプ電極を形成す
る方法に関するものである。
【０００２】
【従来の技術】従来、この種のバンプ電極は、金又は銀
等の金属メッキによって形成するのが一般的であった
が、この方法には、多数の工程を必要とすることによ
り、コストが大幅にアップするばかりか、メッキ液の処
理等の公害上の問題があった。そこで、先行技術として
の特開昭５９−４８９４１号公報及び特開平１−２５１
６４３号公報は、バンプ電極の形成に、前記金属メッキ
による方法に代えて、当該バンプ電極を、電極パッドに
対して、半田又は銀等の金属ペーストをスクリーン印刷
にて塗着したのち、適宜温度に加熱・焼成することによ
って形成すると言う方法を提案している。
等の金属メッキによって形成するのが一般的であった
が、この方法には、多数の工程を必要とすることによ
り、コストが大幅にアップするばかりか、メッキ液の処
理等の公害上の問題があった。そこで、先行技術として
の特開昭５９−４８９４１号公報及び特開平１−２５１
６４３号公報は、バンプ電極の形成に、前記金属メッキ
による方法に代えて、当該バンプ電極を、電極パッドに
対して、半田又は銀等の金属ペーストをスクリーン印刷
にて塗着したのち、適宜温度に加熱・焼成することによ
って形成すると言う方法を提案している。
【０００３】
【発明が解決しようとする課題】ところで、この先行技
術の方法において、電極パッドに対して金属ペースト
を、スクリーン印刷にて塗着するには、半導体基板及び
回路基板等のうち一方側に、その電極パッドの部分に抜
き窓を穿設したスクリーンマスクを重ね合わせ、このス
クリーンマスクの上面に供給した半田等の金属ペースト
を、当該スクリーンマスクの上面に沿ってスキージを往
復動することによって、スクリーンマスクにおける抜き
窓内に充填したのち、前記スクリーンマスクを取り除く
ようにするのである。
術の方法において、電極パッドに対して金属ペースト
を、スクリーン印刷にて塗着するには、半導体基板及び
回路基板等のうち一方側に、その電極パッドの部分に抜
き窓を穿設したスクリーンマスクを重ね合わせ、このス
クリーンマスクの上面に供給した半田等の金属ペースト
を、当該スクリーンマスクの上面に沿ってスキージを往
復動することによって、スクリーンマスクにおける抜き
窓内に充填したのち、前記スクリーンマスクを取り除く
ようにするのである。
【０００４】この場合、前記スクリーンマスクの抜き窓
における内径が小さいときには、前記スクリーンマスク
を取り除くときにおいて、前記抜き窓内に充填して電極
パッドに付着したはずの金属ペーストが、スクリーンク
マスクと一緒に持ち上がることになるから、前記抜き窓
における内径を小さくすることには、一定の限界が存在
するのである。
における内径が小さいときには、前記スクリーンマスク
を取り除くときにおいて、前記抜き窓内に充填して電極
パッドに付着したはずの金属ペーストが、スクリーンク
マスクと一緒に持ち上がることになるから、前記抜き窓
における内径を小さくすることには、一定の限界が存在
するのである。
【０００５】従って、前記先行技術のスクリーン印刷に
よる方法では、従来による方法に比べて、コストを大幅
に低減できる利点を有する反面、バンプ電極の直径を小
さくすることができず、しかも、電極パッドに塗着した
金属ペーストは、その加熱・焼成に際して、その直径が
大きくなるように広がることになるから、半導体基板又
は回路基板における各電極パッドの大きさを小さくし、
且つ、当該電極パッド間のピッチ間隔を狭くした高密度
のものには適用することができず、換言すると、半導体
基板又は回路基板における各種回路等の高密度化には適
合できないと言う問題があった。
よる方法では、従来による方法に比べて、コストを大幅
に低減できる利点を有する反面、バンプ電極の直径を小
さくすることができず、しかも、電極パッドに塗着した
金属ペーストは、その加熱・焼成に際して、その直径が
大きくなるように広がることになるから、半導体基板又
は回路基板における各電極パッドの大きさを小さくし、
且つ、当該電極パッド間のピッチ間隔を狭くした高密度
のものには適用することができず、換言すると、半導体
基板又は回路基板における各種回路等の高密度化には適
合できないと言う問題があった。
【０００６】本発明は、これらの問題を解消するように
したバンプ電極の形成方法を提供することを技術的課題
とするものである。
したバンプ電極の形成方法を提供することを技術的課題
とするものである。
【０００７】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、表面に電極パッドを形成した半導体基
板又は回路基板等の表面に、フォトレジスト膜を、少な
くとも前記電極パッドの部分を覆うように形成し、次い
で、このフォトレジスト膜のうち前記電極パッドの部分
に抜き孔を、フォトエッチングにて穿設したのち、この
抜き孔内に金属ペーストを充填し、所定の温度に加熱・
焼成したのち、前記フォトレジスト膜を除去すると言う
方法を採用した。
るため本発明は、表面に電極パッドを形成した半導体基
板又は回路基板等の表面に、フォトレジスト膜を、少な
くとも前記電極パッドの部分を覆うように形成し、次い
で、このフォトレジスト膜のうち前記電極パッドの部分
に抜き孔を、フォトエッチングにて穿設したのち、この
抜き孔内に金属ペーストを充填し、所定の温度に加熱・
焼成したのち、前記フォトレジスト膜を除去すると言う
方法を採用した。
【０００８】
【作 用】このようにすることにより、電極パッドに
対して塗着する金属ペーストの直径を、前記先行技術の
ように、当該塗着後の金属ペーストがスクリーンマスク
と一緒に持ち上げるのを防止するようにすることを考慮
することなく、小さくすることができる。
対して塗着する金属ペーストの直径を、前記先行技術の
ように、当該塗着後の金属ペーストがスクリーンマスク
と一緒に持ち上げるのを防止するようにすることを考慮
することなく、小さくすることができる。
【０００９】これに加えて、前記金属ペーストの加熱・
焼成に際して、当該金属ペーストが、直径方向に広がる
ことを、フォトレジスト膜にて確実に防止できるから、
バンプ電極の直径を、前記先行技術の場合よりも充分に
小さくすることができるのである。
焼成に際して、当該金属ペーストが、直径方向に広がる
ことを、フォトレジスト膜にて確実に防止できるから、
バンプ電極の直径を、前記先行技術の場合よりも充分に
小さくすることができるのである。
【００１０】
【発明の効果】従って、本発明によると、バンプ電極
を、従来のように、金属メッキによることなく、低コス
トで形成することができるものでありながら、その直径
を、小さくすることができるから、半導体チップ及び回
路基板における各種回路等の高密度化に、確実に適合で
きる効果を有する。
を、従来のように、金属メッキによることなく、低コス
トで形成することができるものでありながら、その直径
を、小さくすることができるから、半導体チップ及び回
路基板における各種回路等の高密度化に、確実に適合で
きる効果を有する。
【００１１】
【実施例】以下、本発明の実施例を、バンプ電極を、半
田ペーストを使用して形成する場合の図面に基づいて説
明する。図において符号１は、上面に、各種半導体素子
（図示せず）に対する複数個の電極パッド２とパシベー
ション膜３とを形成した半導体基板を示し、その各電極
パット２の表面には、従来の場合と同様に、チタン層及
び銅層等から成るバリヤ皮膜（図示せず）が形成されて
いる。
田ペーストを使用して形成する場合の図面に基づいて説
明する。図において符号１は、上面に、各種半導体素子
（図示せず）に対する複数個の電極パッド２とパシベー
ション膜３とを形成した半導体基板を示し、その各電極
パット２の表面には、従来の場合と同様に、チタン層及
び銅層等から成るバリヤ皮膜（図示せず）が形成されて
いる。
【００１２】そして、前記半導体基板１の上面に、図１
に示すように、キシレンと環化ゴムとの混合物を適宜厚
さに厚さに塗布することにより、フォトレジスト膜４
を、前記各電極パッド２の部分を覆うように形成する。
次いで、このフォトレジスト膜４のうち前記各電極パッ
ド２の部分には、当該部分にフォトマスクを使用して露
光したのちエッチング処理することにより、抜き孔５を
穿設する。
に示すように、キシレンと環化ゴムとの混合物を適宜厚
さに厚さに塗布することにより、フォトレジスト膜４
を、前記各電極パッド２の部分を覆うように形成する。
次いで、このフォトレジスト膜４のうち前記各電極パッ
ド２の部分には、当該部分にフォトマスクを使用して露
光したのちエッチング処理することにより、抜き孔５を
穿設する。
【００１３】次いで、前記フォトレジスト膜４の上面
に、粒度が５００メッシュ以下の共晶半田粒を含む半田
ペーストを供給したのち、図２に示すように、スキージ
６を、フォトレジスト膜４の上面に沿って移動すること
により、前記フォトレジスト膜４における各抜き孔５内
に、半田ペースト７を充填する。この半田ペースト７の
充填が完了すると、半導体基板１の全体を、加熱炉に入
れて、共晶半田の溶融点より高い温度（約２２０℃）に
加熱すると言う焼成を行うことにより、前記半田ペース
ト７は、図３に示すように、その共晶半田粒が溶融して
互いに一体化すると共に、半導体基板１側における電極
パッド２に対して溶着する。なお、この焼成により、前
記抜き孔５内における半田ペースト７は、その有機溶剤
等が消失することにより、体積が減少する。
に、粒度が５００メッシュ以下の共晶半田粒を含む半田
ペーストを供給したのち、図２に示すように、スキージ
６を、フォトレジスト膜４の上面に沿って移動すること
により、前記フォトレジスト膜４における各抜き孔５内
に、半田ペースト７を充填する。この半田ペースト７の
充填が完了すると、半導体基板１の全体を、加熱炉に入
れて、共晶半田の溶融点より高い温度（約２２０℃）に
加熱すると言う焼成を行うことにより、前記半田ペース
ト７は、図３に示すように、その共晶半田粒が溶融して
互いに一体化すると共に、半導体基板１側における電極
パッド２に対して溶着する。なお、この焼成により、前
記抜き孔５内における半田ペースト７は、その有機溶剤
等が消失することにより、体積が減少する。
【００１４】そこで、前記フォトレジスト膜４を、平行
平板型のプラズマアッシャーを用いるか、或いは、酸素
プラズマを用いて、剥離・除去することにより、図４に
示すように、半導体基板１における各電極パッド２に対
して、半田によるバンプ電極８を形成することができる
のである。このように、半導体基板１の表面にフォトレ
ジスト膜４を形成し、このフォトレジスト膜４にフォト
エッチングにて穿設した抜き孔５に半田ペースト７を充
填したのち、加熱・焼成することによって、バンプ電極
８を形成するものであって、前記フォトレジスト膜４に
穿設する抜き孔５の内径を、前記先行技術のように、ス
クリーンマスクに穿設する抜き窓よりも小さくすること
ができるから、バンプ電極８の直径を、前記先行技術の
場合よりも大幅に小径化できるのである。
平板型のプラズマアッシャーを用いるか、或いは、酸素
プラズマを用いて、剥離・除去することにより、図４に
示すように、半導体基板１における各電極パッド２に対
して、半田によるバンプ電極８を形成することができる
のである。このように、半導体基板１の表面にフォトレ
ジスト膜４を形成し、このフォトレジスト膜４にフォト
エッチングにて穿設した抜き孔５に半田ペースト７を充
填したのち、加熱・焼成することによって、バンプ電極
８を形成するものであって、前記フォトレジスト膜４に
穿設する抜き孔５の内径を、前記先行技術のように、ス
クリーンマスクに穿設する抜き窓よりも小さくすること
ができるから、バンプ電極８の直径を、前記先行技術の
場合よりも大幅に小径化できるのである。
【００１５】なお、前記実施例は、半田によるバンプ電
極を形成する場合であったが、本発明は、半田に限ら
ず、銀又は金によるバンプ電極を形成する場合にも適用
できる（なお、この銀又は金によるバンプ電極を形成す
る場合には、焼成温度が高いので、フォトレジスト膜４
に耐熱性を有する感光性ポリイミド樹脂を使用する）こ
とは言うまでもなく、また、本発明は、プリント回路基
板、又はフレキシブル回路基板、或いはリードフレーム
に対してバンプ電極を形成する場合にも適用できること
は勿論である。
極を形成する場合であったが、本発明は、半田に限ら
ず、銀又は金によるバンプ電極を形成する場合にも適用
できる（なお、この銀又は金によるバンプ電極を形成す
る場合には、焼成温度が高いので、フォトレジスト膜４
に耐熱性を有する感光性ポリイミド樹脂を使用する）こ
とは言うまでもなく、また、本発明は、プリント回路基
板、又はフレキシブル回路基板、或いはリードフレーム
に対してバンプ電極を形成する場合にも適用できること
は勿論である。
【図１】本発明の実施例において、半導体基板の表面に
フォトレジスト膜を形成して、これに抜き孔を穿設した
状態の縦断正面図である。
フォトレジスト膜を形成して、これに抜き孔を穿設した
状態の縦断正面図である。
【図２】前記フォトレジスト膜における抜き孔に半田ペ
ーストを充填した状態の縦断正面図である。
ーストを充填した状態の縦断正面図である。
【図３】前記半田ペーストの充填後において、加熱・焼
成した状態の縦断正面図である。
成した状態の縦断正面図である。
【図４】前記加熱・焼成後において、前記フォトレジス
ト膜を剥離・除去した状態の縦断正面図である。
ト膜を剥離・除去した状態の縦断正面図である。
１ 半導体基板 ２ 電極パッド ３ パシベーション膜 ４ フォトレジスト膜 ５ 抜き孔 ６ スキージ ７ 半田ペースト ８ バンプ電極
Claims (1)
- 【請求項１】表面に電極パッドを形成した半導体基板又
は回路基板等の表面に、フォトレジスト膜を、少なくと
も前記電極パッドの部分を覆うように形成し、次いで、
このフォトレジスト膜のうち前記電極パッドの部分に抜
き孔を、フォトエッチングにて穿設したのち、この抜き
孔内に金属ペーストを充填し、所定の温度に加熱・焼成
したのち、前記フォトレジスト膜を除去することを特徴
とする電子部品におけるバンプ電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256546A JPH06112212A (ja) | 1992-09-25 | 1992-09-25 | 電子部品におけるバンプ電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256546A JPH06112212A (ja) | 1992-09-25 | 1992-09-25 | 電子部品におけるバンプ電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112212A true JPH06112212A (ja) | 1994-04-22 |
Family
ID=17294143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4256546A Pending JPH06112212A (ja) | 1992-09-25 | 1992-09-25 | 電子部品におけるバンプ電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112212A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256307A (ja) * | 1997-03-13 | 1998-09-25 | Ngk Spark Plug Co Ltd | 半導体素子付き配線基板、配線基板及びその製造方法 |
| KR101221257B1 (ko) * | 2011-09-15 | 2013-01-11 | 한국과학기술원 | 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법과 전도성 범프 구조체 제조 방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293539A (ja) * | 1988-05-23 | 1989-11-27 | Fuji Xerox Co Ltd | 半導体装置におけるバンプの形成方法 |
| JPH0290529A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | 半導体装置の製造方法 |
-
1992
- 1992-09-25 JP JP4256546A patent/JPH06112212A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293539A (ja) * | 1988-05-23 | 1989-11-27 | Fuji Xerox Co Ltd | 半導体装置におけるバンプの形成方法 |
| JPH0290529A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256307A (ja) * | 1997-03-13 | 1998-09-25 | Ngk Spark Plug Co Ltd | 半導体素子付き配線基板、配線基板及びその製造方法 |
| KR101221257B1 (ko) * | 2011-09-15 | 2013-01-11 | 한국과학기술원 | 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법과 전도성 범프 구조체 제조 방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3469686B2 (ja) | プリント回路基板上にはんだを付着させる方法およびプリント回路基板 | |
| US6199273B1 (en) | Method of forming connector structure for a ball-grid array | |
| WO2004102622A2 (en) | Screen print under-bump metalization (ubm) to produce low cost flip chip substrate | |
| KR100216642B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2919456B2 (ja) | 半導体パッケージの印刷回路基板実装構造 | |
| US20080041620A1 (en) | Surface mount attachment of components | |
| JP2001223293A (ja) | 半導体装置及びその製造方法 | |
| US7719853B2 (en) | Electrically connecting terminal structure of circuit board and manufacturing method thereof | |
| JPH0666358B2 (ja) | 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット | |
| JP2788694B2 (ja) | 電子部品におけるバンプ電極の形成方法 | |
| JP3817785B2 (ja) | インタポーザ基板 | |
| JPH06112212A (ja) | 電子部品におけるバンプ電極の形成方法 | |
| JP6790504B2 (ja) | プリント配線板の製造方法、及びスクリーン印刷用マスク | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| JPH06232134A (ja) | 電子部品におけるバンプ電極の形成方法 | |
| US20050085007A1 (en) | Joining material stencil and method of use | |
| JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
| JP3186350B2 (ja) | 半田バンプの形成方法およびバンブ付き電子部品 | |
| JP3240687B2 (ja) | 電子部品の実装方法 | |
| JPH07302967A (ja) | 金属メッキによるバンプの形成方法 | |
| JP3598564B2 (ja) | バンプ形成方法 | |
| JPH01290293A (ja) | 半田付け装置 | |
| KR100221654B1 (ko) | 스크린 프린팅을 이용한 금속 범프의 제조 방법 | |
| JPH05190599A (ja) | 半導体装置の組立方法 | |
| JP2006313929A (ja) | フリップチップ型ｉｃの製造方法、および、フリップチップ型ｉｃ実装回路基板の製造方法 |