KR20090116311A - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20090116311A
KR20090116311A KR1020080042173A KR20080042173A KR20090116311A KR 20090116311 A KR20090116311 A KR 20090116311A KR 1020080042173 A KR1020080042173 A KR 1020080042173A KR 20080042173 A KR20080042173 A KR 20080042173A KR 20090116311 A KR20090116311 A KR 20090116311A
Authority
KR
South Korea
Prior art keywords
circuit pattern
metal layer
insulating material
forming
layer
Prior art date
Application number
KR1020080042173A
Other languages
English (en)
Other versions
KR101008676B1 (ko
Inventor
박준형
유제광
류창섭
김성용
배종석
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080042173A priority Critical patent/KR101008676B1/ko
Priority to JP2008262176A priority patent/JP4752045B2/ja
Priority to TW098106010A priority patent/TWI398205B/zh
Publication of KR20090116311A publication Critical patent/KR20090116311A/ko
Application granted granted Critical
Publication of KR101008676B1 publication Critical patent/KR101008676B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Abstract

인쇄회로기판 제조방법이 개시된다. 제1 회로패턴을 형성하는 단계, 제1 회로패턴에 범프를 형성하는 단계, 제1 회로패턴이 절연재에 의해 매립되고 절연재가 범프에 의해 관통되도록, 제1 회로패턴에 절연재를 적층하는 단계, 절연재에 제2 회로패턴을 형성하는 단계, 제2 회로패턴이 절연재에 매립되도록 제2 회로패턴을 가압하는 단계를 포함하는 인쇄회로기판 제조방법은, 미세 회로패턴 및 고밀도 회로패턴을 구현함과 동시에 제조 공정에 소요되는 비용 및 시간을 줄일 수 있으며, 패턴 사이의 절연 신뢰성을 향상시킬 수 있다.
인쇄회로기판, 매립 패턴, 미세 패턴

Description

인쇄회로기판 제조방법 {Method For Manufacturing Printed Circuit Board}
본 발명은 인쇄회로기판 제조방법에 관한 것이다.
전자산업의 발달에 따라 전자 부품의 고기능화, 소형화, 가격 경쟁력 및 단납기의 요구가 급증하고 있다. 이러한 추세에 대응하고자 패키지 기판업체에서는 세미 에디티브 방식(SAP, Semi Additive Process)을 적용하여 기판의 박형화 및 고밀도화 추세에 대응하고 있다.
세미 에디티브 방식은 고밀도 회로패턴을 구현할 수 있지만, 회로패턴 및 비아의 형성 시 공정수가 증가하고, 제조 공정에 추가 비용이 발생하게 된다. 기판 표면 및 가공홀 내부를 디스미어(Desmear) 처리하고 화학 동도금하는데 많은 비용과 시간이 소요된다.
종래 기술에 따르면 양면 동박적층판에 가공홀을 형성하고, 가공홀 내벽 및 기판 표면을 디스미어(Desmear) 처리하고 화학 동도금한다. 그리고 화학동도금층 위에 전해 도금을 하여 회로패턴 및 비아를 형성한다. 종래 방식은 가공홀을 형성 후 층간 접속을 하기 위해 가공홀 내부를 도금시킨다. 이러한 가공홀 내벽의 도금 과정에서 기판 표면의 도금 두께를 증가시켜 미세회로 형성이 어려운 문제가 발생한다.
본 발명은 박형화 및 고밀도화된 기판을 제조하면서도 제조 공정에 소요되는 시간 및 비용을 줄일 수 있는 인쇄회로기판의 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 제1 회로패턴을 형성하는 단계, 제1 회로패턴에 범프를 형성하는 단계, 제1 회로패턴이 절연재에 의해 매립되고 절연재가 범프에 의해 관통되도록, 제1 회로패턴에 절연재를 적층하는 단계, 절연재에 제2 회로패턴을 형성하는 단계, 제2 회로패턴이 절연재에 매립되도록 제2 회로패턴을 가압하는 단계로 수행되는 인쇄회로기판 제조방법이 제공된다.
여기에서 제1 회로패턴에 범프를 형성하는 단계는 실버 잉크를 제1 회로패턴에 인쇄함으로써 수행될 수 있다.
그리고 제1 회로패턴을 형성하는 단계는, 일면에 금속층이 적층된 캐리어를 제공하는 단계, 금속층에 감광성 물질을 적층하는 단계, 감광성 물질을 선택적으로 노광하고 현상함으로써 도금 레지스트를 형성하는 단계, 금속층에 도전성 물질을 형성하는 단계로 수행될 수 있다.
이때, 캐리어에 적층된 금속층은 캐리어 위에 형성되는 제1 금속층, 제1 금속층 위에 형성되는 제2 금속층으로 이루어질 수 있다.
제1 금속층은 구리(Cu)를 포함하는 재질로 이루어지고, 제2 금속층은 니켈(Ni)을 포함하는 재질로 이루어질 수 있다.
그리고 절연재에 제2 회로패턴을 형성하는 단계는, 절연재 및 범프에 도전층을 형성하는 단계, 캐리어를 제거하는 단계, 도전층에 에칭 레지스트를 형성하는 단계, 도전층 및 제1 금속층을 식각하는 단계로 수행될 수 있다.
절연재 및 범프에 도전층을 형성하는 단계는, 프레스 공정을 통하여 도전층이 범프와 전기적으로 연결되도록 절연재에 도전층을 가압함으로써 수행될 수 있다.
또한 제2 회로패턴을 하는 단계 이후에, 제2 금속층을 제거하는 단계를 더 수행할 수 있다.
제2 금속층을 제거하는 단계는, 에칭 용액을 공급하여 제2 금속층을 식각함으로써 수행될 수 있다.
한편, 절연재에 제2 회로패턴을 형성하는 단계는, 절연재 및 범프에 시드층을 형성하는 단계, 캐리어를 제거하는 단계, 시드층 및 금속층에 도금 레지스트를 형성하는 단계, 시드층에 도전성 물질을 형성하는 단계, 도금 레지스트를 제거하는 단계, 시드층 및 금속층을 식각하는 단계로 수행될 수도 있다.
여기에서 절연재 및 범프에 시드층을 형성하는 단계는, 프레스 공정을 통하여 시드층이 범프와 전기적으로 연결되도록 절연재에 시드층을 가압함으로써 수행 될 수 있다.
그리고 제1 회로패턴을 형성하는 단계는, 일면에 금속층이 적층된 캐리어를 제공하는 단계, 금속층에 감광성 물질을 적층하는 단계, 감광성 물질을 선택적으로 노광하고 현상함으로써 에칭 레지스트를 형성하는 단계, 금속층을 식각하는 단계로 수행될 수 있다.
이 때, 절연재에 제2 회로패턴을 형성하는 단계는, 절연재 및 범프에 도전층을 형성하는 단계, 캐리어를 제거하는 단계, 도전층 및 제1 회로패턴에 에칭 레지스트를 형성하는 단계, 도전층을 식각하는 단계로 수행될 수 있다.
그리고 절연재 및 범프에 도전층을 형성하는 단계는, 프레스 공정을 통하여 도전층이 범프와 전기적으로 연결되도록 절연재에 도전층을 가압함으로써 수행될 수 있다.
본 발명의 실시예에 따르면 미세 회로패턴 및 고밀도 회로패턴을 구현함과 동시에 제조 공정에 소요되는 비용 및 시간을 줄일 수 있으며, 패턴 사이의 절연 신뢰성을 향상시킬 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서 도이고, 도 2 내지 도 11은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 2 내지 도 11을 참조하면, 제1 회로패턴(10), 제2 회로패턴(20), 범프(30), 절연재(40), 캐리어(50), 금속층(52), 제1 금속층(54), 제2 금속층(56), 도금 레지스트(60), 도전층(62), 에칭 레지스트(64)가 도시되어 있다.
본 발명의 제1 실시예에 따르면, 도 2 내지 도 4에 도시된 바와 같이 캐리어(50) 위에 제1 회로패턴(10)을 형성한다(S100).
먼저 도 2와 같이 일면에 금속층(52)이 적층된 캐리어(50)를 제공한다(S111). 캐리어는 제1 회로패턴(10)이 형성될 수 있는 지지체이다. 캐리어는 제1 회로패턴이 형성된 후 절연재(40)의 적층 공정이 진행될 수 있도록 제1 회로패턴을 지지한다. 그리고 본 실시예에 따르면 캐리어에는 제1 금속층(54) 및 제2 금속층(56)이 형성된다. 제1 금속층(54)은 캐리어 위에 형성되고, 제2 금속층(56)은 제1 금속층 위에 전해 도금으로 형성될 수 있다.
제1 금속층(54)과 제2 금속층(56)은 서로 다른 재질로 형성될 수 있다. 제1 금속층(54)은 후술할 제2 회로패턴(20) 형성하는 단계에서 도전층(62)을 식각할 때 에칭 용액에 의해 제거될 수 있다. 즉 제1 금속층(54)은 제2 회로패턴(20)과 동일한 에칭 용액에 의해 식각될 수 있는 재질로 이루어질 수 있다. 본 실시예에서 제1 금속층은 제2 회로패턴과 동일하게 구리(Cu)를 포함하는 재질로 이루어질 수 있다.
그리고 본 실시예에서 제2 금속층(56)은 제1 회로패턴(10)이 형성될 때 시드층(Seed Layer) 역할을 한다. 또한 제2 회로패턴(20)을 형성하는 단계에서 제1 회로패턴(10)이 에칭 용액으로부터 식각되는 것을 차단하는 역할을 한다. 따라서 제2 금속층(56)은 제2 회로패턴(20) 및 제1 금속층(54)과 다른 재질로 이루어져 제1 금속층(54)이 식각되는 에칭 용액, 즉 구리(Cu)가 식각되는 에칭 용액에 의해 식각되지 않아야 한다. 본 실시예에서 제2 금속층(56)은 니켈(Ni)을 포함하는 재질로 이루어질 수 있다.
그리고 나서 캐리어(50) 위에, 즉 캐리어의 제2 금속층(56)에 감광성 물질을 적층한다(S112). 그리고 포토 마스크 등을 이용하여 감광성 물질을 선택적으로 노광하고 현상하여 일부를 제거한다. 즉 포토 리소그래피 방식을 수행하여 도 3과 같이 제2 금속층(56)에 도금 레지스트(60)를 형성한다(S113). 도금 레지스트는 제2 금속층(56) 위에 형성하고자 하는 제1 회로패턴(10)의 형상에 상응하여 형성된다. 즉 제1 회로패턴에 상응하는 부분의 제2 금속층은 도금 레지스트(60)에 의해 커버되지 않고 외부로 노출되어 있다.
그리고 나서 제2 금속층(56)에 도전성 물질을 형성한다(S114). 도 3에 도시된 바와 같이 제2 금속층(56)을 선택적으로 커버하고 있는 도금 레지스트(60)가 형성된 상태에서, 전해 도금을 수행한다. 전해 도금 공정에서 도금 레지스트가 커버하고 있지 않은 제2 금속층(56)에는 도전성 물질이 형성될 수 있다.
전해 도금을 통하여 제2 금속층(56)에 도전성 물질이 형성된 다음, 도금 레지스트(60)를 박리한다. 도금 레지스트를 제거함으로써 도 4에 도시된 바와 같이 제2 금속층(56)에 제1 회로패턴(10)이 형성될 수 있다. 본 실시예에서 도전성 물질은 구리(Cu)가 될 수 있다.
그리고 나서 도 5와 같이 제1 회로패턴(10) 위에 범프(30)를 형성한 다(S120). 범프는 제1 회로패턴과 후술할 제2 회로패턴(20)을 층간 도통시킨다. 전기적 도통 역할을 수행하는 범프(30)는 도전성 물질로 형성될 수 있다. 본 실시예에 따르면, 제1 회로패턴에 범프(30)를 형성하는 공정은 실버(silver, Ag) 잉크를 제1 회로패턴(10)에 인쇄하는 방식으로 수행될 수 있다. 층간 도통이 이루어지도록 설계된 제1 회로패턴의 일부, 즉 범프(30)가 형성되는 패드에 실버 잉크를 인쇄한다. 실버 잉크가 경화됨으로써 도 5와 같이 제1 회로패턴 위에 도전성 범프(30)가 형성될 수 있다. 본 실시예에서는 실버 잉크를 사용하였지만, 솔더(Solder) 잉크 등 도전성 재질의 다양한 소재가 사용될 수 있다.
그리고 나서 도 6에 도시된 바와 같이, 제1 회로패턴(10)에 절연재(40)를 적층한다(S130). 절연재(40)가 적층됨으로써 제1 회로패턴은 절연재에 매립된다. 제1 회로패턴(10)의 각 패턴 사이는 절연재(40)로 채워질 수 있다. 본 실시예에서 절연재(40)는 반경화 상태로 적층될 수 있다. 따라서 제1 회로패턴은 절연재에 의해 매립될 수 있다. 그리고 절연재가 적층되면서 절연재는 도전성 범프(30)에 의해 관통된다. 도 6과 같이 절연재(40)는 범프(30)에 의해 관통되고, 범프(30)의 상단은 절연재 외부로 노출된다.
그리고 나서 도 7 내지 도 9에 도시된 바와 같이 절연재(40)에 제2 회로패턴(20)을 형성한다(S140). 도 7과 같이 도전층(62)을 절연재 및 범프(30)에 적층한다(S141). 도전층(62)은 절연재 및 절연재 외부로 노출된 범프를 커버하도록 형성된다. 도전층은 제2 회로패턴(20)이 되는 금속층이다. 본 실시예에서 도전층(62)은 구리 재질의 동박층일 수 있다. 도전층은 절연재(40)에 동박층을 고온 고압으로 프 레하는 공정으로 형성될 수 있다. 도전층이 절연재에 가압되는 과정에서 도전층은 도전성 범프와 전기적으로 연결될 수 있다.
본 실시예에서 프레스 공정은 5~30 kgf/cm2 의 압력과 150℃ 이상의 온도에서 수행될 수 있다. 제1 금속층과 접합되어 있는 캐리어는 고온 고압의 프레스 공정 과정에서 제1 금속층(54)과 분리될 수 있다. 즉 도전층(62)이 적층되는 공정 후에 캐리어(50)는 제거될 수 있다(S142).
그리고 나서 도 8과 같이 도전층(62) 위에 에칭 레지스트(64)를 형성한다(S143). 에칭 레지스트는 감광성 절연재에 포토 리소그래피 공정을 수행함으로써 형성될 수 있다. 에칭 레지스트(64)는 도전층(62)을 선택적으로 커버한다.
다음으로 도 9와 같이 에칭 레지스트(64)에 의해 커버되지 않은 도전층(62) 및 제1 금속층(54)을 식각한다(S144). 본 실시예에 따르면 도전층(62) 및 제1 금속층(54)은 모두 구리(Cu) 재질로 이루어진다. 구리(Cu) 금속층이 식각될 수 있는 에칭 용액을 공급함으로써 도전층(62) 및 제1 금속층(54)이 식각될 수 있다. 에칭 공정을 수행함으로써 에칭 레지스트(64)에 의해 커버되지 않은 도전층(62)은 선택적으로 식각되고, 제1 금속층(54)은 제거될 수 있다.
여기에서 구리(Cu) 금속층이 식각될 수 있는 에칭 용액은 니켈(Ni) 재질의 제2 금속층(56)을 식각할 수 없다. 제1 금속층(54)이 제거되어도 제2 금속층은 에칭 용액에 의해 식각되지 않는다. 따라서 제1 회로패턴(10)은 제2 금속층(56)에 의해 식각이 방지된다.
에칭 공정이 끝난 후 에칭 레지스트(64)를 박리함으로써 도 9와 같이 제2 회로패턴(20)이 절연재(40)에 형성될 수 있다.
다음으로 도 10과 같이 제2 회로패턴(20)을 가압함으로써 절연재(40)에 제2 회로패턴을 매립시킨다(S150). 도 9와 같이 제2 회로패턴은 절연재에 노출되어 있다. 제2 회로패턴이 노출된 상태에서 프레스 공정을 수행한다. 제2 회로패턴이 절연재에 매립됨으로써 패턴 사이의 절연 신뢰성이 향상될 수 있다.
그리고 나서 도 11과 같이 제1 회로패턴(10)을 덮고 있는 제2 금속층(56)을 제거한다(S160). 제1 금속층(54)과 다른 재질로 이루어진 제2 금속층(56)은, 제2 회로패턴(20) 형성과정에서 식각되지 않고 제1 회로패턴을 보호한다.
본 실시예에 따르면 니켈(Ni) 재질의 제2 금속층(56)은 구리(Cu) 재질의 제1 회로패턴(10) 및 제2 회로패턴(20)을 식각할 수 없는 에칭 용액에 의해 제거될 수 있다. 제2 금속층(56)만을 선택적으로 식각하는 에칭 용액을 사용함으로써 제2 금속층은 도 11과 같이 제거될 수 있다.
본 발명의 제1 실시예에 따르면 제1 회로패턴(10)은 SAP(Semi Additive Process) 방식으로 10/10~15/15um(Line/Space)의 고밀도 패턴이 형성되고, 제2 회로패턴(20)은 Subtractive 방식으로 20/20~25/25um(Line/Space)이 형성될 수 있다. 미세 회로패턴 구현이 필요한 전자소자의 실장면에는 제1 회로패턴(10)의 미세 패턴이 사용되고, 외부와의 접속을 위한 범프 또는 솔더볼 접합면에는 제2 회로패턴(20)이 사용될 수 있다.
본 발명의 제1 실시예에 따르면, 인쇄회로기판이 적용되는 부분에 따라 회로 패턴을 SAP(Semi Additive Process) 또는 Subtractive 방식으로 각각 형성할 수 있다. 따라서 미세 회로패턴 및 고밀도 회로패턴을 구현함과 동시에 SAP 방식에서 요구되는 고가의 디스미어(Desmear) 및 화학동 공정의 수를 줄일 수 있다. 또한 전해 도금 공정에서 요구되는 공정 시간을 줄일 수 있다.
또한 도 11과 같이 제1 회로패턴(10) 및 제2 회로패턴(20)이 절연재(40)에 매립됨으로써 박형화되고 절연 신뢰성이 향상된 인쇄회로기판을 제공할 수 있다.
이하, 도 12 내지 도 22를 참조하며 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법을 설명한다.
도 12는 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 13 내지 도 22는 본 발명의 제2 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 13 내지 도 22를 참조하면, 제1 회로패턴(10), 제2 회로패턴(20), 범프(30), 절연재(40), 캐리어(50), 금속층(52), 도금 레지스트(60), 시드층(70), 도금 레지스트(72)가 도시되어 있다.
본 발명의 제2 실시예에 따르면, 도 13 내지 도 15에 도시된 바와 같이 캐리어(50)에 제1 회로패턴(10)을 형성한다(S210).
본 실시예에 따르면 도 13과 같이 일면에 금속층(52)이 적층된 캐리어(50)를 제공한다(S211). 캐리어는 제1 실시예에서 설명한 바와 같이 제1 회로패턴(10)이 형성될 수 있는 지지체이며, 제1 회로패턴이 형성된 후 절연재(40)의 적층 공정이 진행될 수 있도록 제1 회로패턴을 지지한다.
그리고 나서 캐리어(50) 위에, 즉 캐리어의 금속층(52)에 감광성 물질을 적층한다(S212). 그리고 포토 마스크 등을 이용하여 감광성 물질을 선택적으로 노광하고 현상하여 일부를 제거한다. 즉 포토 리소그래피 방식을 수행하여, 도 14와 같이 캐리어의 금속층(52) 위에 도금 레지스트(60)를 형성한다(S213). 도금 레지스트는 금속층(52) 위에 형성하고자 하는 제1 회로패턴(10)의 형상에 상응하여 형성된다. 즉 제1 회로패턴에 상응하는 부분의 금속층(52)은 도금 레지스트(60)에 의해 커버되지 않고 외부로 노출되어 있다.
그리고 나서 금속층(52)에 도전성 물질을 형성한다(S214). 도 14에 도시된 바와 같이 금속층을 선택적으로 커버하고 있는 도금 레지스트(60)가 형성된 상태에서, 전해 도금을 수행한다. 전해 도금 공정에서 도금 레지스트가 커버하고 있지 않은 금속층에는 도전성 물질이 형성될 수 있다.
전해 도금을 통하여 금속층(52)에 도전성 물질이 형성된 다음, 도금 레지스트를 박리한다. 도금 레지스트(60)를 제거함으로써 도 15에 도시된 바와 같이 금속층에 제1 회로패턴(10)이 형성될 수 있다. 본 실시예에서 도전성 물질은 구리(Cu)가 될 수 있다.
그리고 나서 도 16과 같이 제1 회로패턴(10) 위에 도전성 범프(30)를 형성한다(S220). 다음으로 도 17과 같이 제1 회로패턴이 절연재(40)에 매립되도록 제1 회로패턴(10)에 절연재(40)를 적층한다(S230). 그리고 범프(30)는 절연재를 관통하여 외부로 노출된다. 본 실시예에서 제1 회로패턴에 범프(30)를 형성하는 단계(S220) 및 제1 회로패턴에 절연재를 적층하는 단계(S230)는 본 발명의 제1 실시예에서와 동일한 공정으로 수행될 수 있다. 도전성 범프(30) 및 절연재의 재질 또한 제1 실시예와 동일하게 사용될 수 있다.
그리고 나서 도 18 내지 도 21에 도시된 바와 같이 절연재(40)에 제2 회로패턴(20)을 형성한다(S240). 본 실시예에서 제2 회로패턴은 세미-에디티브 방식(SAP, Semi Additive Process)으로 형성될 수 있다.
도 18과 같이 시드층(70)을 절연재(40) 및 범프(30)에 형성한다(S241). 시드층은 절연재 및 절연재 외부로 노출된 범프를 커버하도록 형성된다. 또한 시드층은 범프와 전기적으로 연결된다. 시드층(70)은 전해 도금 과정에서 제2 회로패턴(20)이 형성되는 기반층이다. 본 발명의 제2 실시예에서 시드층(70)은 전해 도금 과정에서 구리(Cu) 재질인 제2 회로패턴(20)이 형성될 수 있는 박판의 동박층(약 1~3㎛)일 수 있다. 본 실시예에서 시드층(70)은 제1 실시예에서 설명한 바와 같이 절연재에 동박층을 고온 고압으로 프레하는 공정으로 형성될 수 있다.
또한 제1 실시예에서와 설명한 바와 같이 금속층(52)과 접합되어 있는 캐리어(50)는 고온 고압의 프레스 공정 과정에서 금속층(52)과 분리될 수 있다. 즉 시드층(70)이 적층되는 공정 후에 캐리어(50)는 제거될 수 있다(S242).
그리고 나서 도 19와 같이 시드층(70) 및 금속층(52) 위에 도금 레지스트(72)를 형성한다(S243). 도금 레지스트(72)는 감광성 절연재에 포토 리소그래피 공정을 수행함으로써 형성될 수 있다. 도금 레지스트는 금속층(52)을 전체적으로 커버하고 있고, 도전층을 선택적으로 커버한다.
도금 레지스트(72)는 제2 회로패턴(20)의 형상에 상응하는 시드층(70)이 개 방되도록 형성된다. 전해 도금을 수행하여 도금 레지스트에 의해 커버되지 않은 시드층(70) 위에 도전성 물질을 형성한다(S244). 시드층 위에 형성되는 도전성 물질은 제2 회로패턴(20)이 된다. 따라서 도전성 물질은 구리(Cu)가 될 수 있다.
전해 도금 과정이 끝나면 도 20과 같이 도금 레지스트(72)를 제거한다(S245). 도금 레지스트가 박리됨으로써 시드층(70) 및 금속층(52)은 외부로 노출된다.
다음으로 도 21과 같이 외부로 노출된 시드층(70) 및 금속층(52)을 식각한다(S246). 제2 회로패턴(20)의 패턴 사이에 형성되어 있는 시드층(70)을 플래시 에칭한다. 그리고 제1 회로패턴(10)을 커버하고 있는 금속층(52)을 에칭한다. 본 발명의 제2 실시예에 따르면 에칭 용액을 공급하여, 금속성 물질인 시드층(70) 및 금속층(52)을 식각할 수 있다. 시드층 및 금속층이 식각된 상태에서 제1 회로패턴은 절연재(40)에 매립되어 있으나, 제2 회로패턴(20)은 절연재(40) 위에 형성된 상태이다.
다음으로 도 22과 같이 절연재(40) 위에 형성된 제2 회로패턴(20)을 가압함으로써 절연재에 제2 회로패턴을 매립시킨다(S250). 도 21와 같이 제2 회로패턴은 절연재(40)에 노출되어 있다. 제2 회로패턴이 노출된 상태에서 프레스 공정을 수행한다. 제2 회로패턴이 절연재에 매립됨으로써 패턴 사이의 절연 신뢰성이 향상될 수 있다.
본 발명의 제2 실시예에 따르면 제1 회로패턴(10) 및 제2 회로패턴(20)은 SAP(Semi Additive Process) 방식으로 10/10~15/15um(Line/Space)의 고밀도 미세 패턴으로 형성될 수 있다. 미세 회로패턴을 형성함으로써 전자 소장의 실장 및 와이어 본딩에 유리한 미세 피치가 구현될 수 있다.
또한 도 22와 같이 제1 회로패턴 및 제2 회로패턴이 절연재(40)에 매립됨으로써 박형화되고 절연 신뢰성이 향상된 인쇄회로기판을 제공할 수 있다.
이하, 도 23 내지 도 32를 참조하며 본 발명의 제3 실시예에 따른 인쇄회로기판 제조방법을 설명한다.
도 23은 본 발명의 제3 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 24 내지 도 32는 본 발명의 제3 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 24 내지 도 32를 참조하면, 제1 회로패턴(10), 제2 회로패턴(20), 범프(30), 절연재(40), 캐리어(50), 금속층(52), 에칭 레지스트(80), 도전층(82), 에칭 레지스트(84)가 도시되어 있다.
본 발명의 제3 실시예에 따르면 도 24 내지 도 26에 도시된 바와 같이 캐리어 위에 제1 회로패턴(10)을 형성한다(S310).
본 실시예에 따르면 도 24와 같이 일면에 금속층(52)이 적층된 캐리어(50)를 제공한다(S311). 캐리어는 제1 실시예에서 설명한 바와 같이 제1 회로패턴(10)이 형성될 수 있는 지지체이며, 제1 회로패턴(10)이 형성된 후 절연재의 적층 공정이 진행될 수 있도록 제1 회로패턴을 지지한다.
그리고 나서 캐리어(50) 위에, 즉 캐리어의 금속층(52)에 감광성 물질을 적층한다(S312). 그리고 포토 마스크 등을 이용하여 감광성 물질을 선택적으로 노광 하고 현상하여 일부를 제거한다. 즉 포토 리소그래피 방식을 수행하여, 도 25와 같이 캐리어의 금속층(52) 위에 에칭 레지스트(80)를 형성한다(S313). 에칭 레지스트(80)는 제1 회로패턴(10)에 상응하는 부분의 금속층을 커버한다.
본 발명의 제3 실시예에서는 금속층(52)이 선택적으로 식각됨으로써 제1 회로패턴(10)이 형성된다. 금속층(52)에 에칭 레지스트(80)가 형성된 상태에서 에칭 용액을 공급하여 금속층을 선택적으로 식각한다(S314). 에칭 레지스트(80)에 의해 커버된 금속층은 식각되지 않고 캐리어(50)에 남아 있게 된다. 따라서 에칭 레지스트(80)를 제거함으로써 도 26과 같이 캐리어(50) 위에 제1 회로패턴(10)이 형성될 수 있다.
그리고 나서 도 27과 같이 제1 회로패턴(10) 위에 도전성 범프(30)를 형성한다(S320). 다음으로 도 28과 같이 제1 회로패턴이 절연재(40)에 매립되도록 제1 회로패턴에 절연재(40)를 적층한다(S330). 그리고 범프(30)는 절연재를 관통하여 외부로 노출된다. 본 실시예에서 제1 회로패턴에 범프를 형성하는 단계(S320) 및 제1 회로패턴(10)에 절연재(40)를 적층하는 단계(S330)는 본 발명의 제1 실시예에서와 동일한 공정으로 수행될 수 있다. 도전성 범프 및 절연재(40)의 재질 또한 제1 실시예와 동일하게 사용될 수 있다.
그리고 나서 도 29 내지 도 31에 도시된 바와 같이 절연재(40)에 제2 회로패턴(20)을 형성한다(S340). 도 29와 같이 도전층(82)을 절연재 및 범프(30)에 적층한다(S341). 도전층(82)은 절연재 및 절연재 외부로 노출된 범프를 커버하도록 형성된다. 도전층은 제2 회로패턴(20)이 되는 금속층이다. 본 실시예에서 도전층은 구리 재질의 동박층일 수 있다. 도전층(82)은 본 발명의 제1 실시예에서 설명한 바와 같이 절연재(40)에 동박층을 고온 고압으로 프레스하는 공정으로 형성될 수 있다. 도전층은 프레스 공정을 통하여 범프와 전기적으로 연결될 수 있다.
본 발명의 제3 실시예에서 프레스 공정은 5~30 kgf/cm2 의 압력과 150℃ 이상의 온도에서 수행될 수 있다. 절연재(40) 및 제1 회로패턴(10)과 접합되어 있는 캐리어(50)는 고온 고압의 프레스 공정 과정에서 절연재 및 제1 회로패턴(10)과 분리될 수 있다. 즉 도전층(82)이 적층되는 공정 후에 캐리어는 제거될 수 있다(S342).
그리고 나서 도 30과 같이 도전층(82) 및 제1 회로패턴(10)에 에칭 레지스트(84)를 형성한다(S343). 제1 실시예에서 설명한 바와 같이 에칭 레지스트(84)는 도전층(82)에 적층된 감광성 절연재에 포토 리소그래피 공정을 수행함으로써 형성될 수 있다. 그리고 제1 회로패턴(10) 및 절연재(40)는 모두 에칭 레지스트(84)에 의해 커버된다. 반면에 에칭 레지스트(84)는 도전층(82)을 부분적으로 커버한다. 즉 에칭 레지스트(84)는 도전층(82) 중에서 제2 회로패턴(20)으로 형성하여 남기고자 하는 부분을 커버한다.
도 30과 같이 에칭 레지스트(84)가 형성된 상태에서 에칭 용액을 공급하여 도전층(82)을 선택적으로 식각한다(S344). 에칭 레지스트(84)에 의해 커버된 제1 회로패턴(10), 절연재(40) 및 도전층(82)의 일부는 식각되지 않는다. 에칭 공정이 끝난 후, 에칭 레지스트(84)를 제거함으로써 도 31과 같이 제2 회로패턴(20)이 절 연재(40) 위에 형성될 수 있다.
그리고 나서 도 32와 같이 제2 회로패턴(20)을 가압함으로써 절연재(40)에 제2 회로패턴을 매립시킨다(S350). 도 31과 같이 제2 회로패턴은 절연재에 위에 노출되어 있다. 제2 회로패턴이 노출된 상태에서 프레스 공정을 수행한다. 제2 회로패턴이 절연재에 매립됨으로써 패턴 사이의 절연 신뢰성이 향상될 수 있다.
본 발명의 제3 실시예에 따르면 Subtractive 방식 제1 회로패턴(10) 및 제2 회로패턴(20)을 형성함으로써 SAP 방식에서 요구되는 고가의 디스미어(Desmear) 및 화학동 공정의 수를 줄일 수 있다. 또한 전해 도금 공정에서 요구되는 공정 시간을 줄일 수 있다.
본 발명의 제3 실시예에 따라 형성되는 제1 회로패턴(10)은 에칭 공정을 통해 형성된다. 따라서 에칭 공정의 특성상 외부에 노출된 패턴 상부의 넓이가 절연재(40)에 매립된 패턴 하부 넓게 형성된다. 즉 측면 식각에 의해 회로패턴의 단면은 사다리꼴 형상으로 형성된다. 제1 회로패턴(10)의 상부 넓이가 넓게 형성됨으로써 와이어 본딩 시 와이어 본딩의 접합 면적을 넓게 할 수 있다. 따라서 와이어 본딩의 신뢰성이 향상될 수 있다.
또한 도 32과 같이 제1 회로패턴(10) 및 제2 회로패턴(20)이 절연재(40)에 매립됨으로써 박형화되고 절연 신뢰성이 향상된 인쇄회로기판을 제공할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.
도 2 내지 도 11은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도.
도 12는 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.
도 13 내지 도 22는 본 발명의 제2 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도.
도 23은 본 발명의 제3 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.
도 24 내지 도 32는 본 발명의 제3 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도.
<도면의 주요부분에 대한 부호의 설명>
10: 제1 회로패턴 20: 제2 회로패턴
30: 범프 40: 절연재
50: 캐리어 52: 금속층
54: 제1 금속층 56: 제2 금속층
60: 도금 레지스트 62: 도전층
64: 에칭 레지스트 70: 시드층
72: 도금 레지스트 80: 에칭 레지스트
82: 도전층 84: 에칭 레지스트

Claims (15)

  1. 제1 회로패턴을 형성하는 단계;
    상기 제1 회로패턴에 범프를 형성하는 단계;
    상기 제1 회로패턴이 절연재에 의해 매립되고 상기 절연재가 상기 범프에 의해 관통되도록, 상기 제1 회로패턴에 상기 절연재를 적층하는 단계;
    상기 절연재에 제2 회로패턴을 형성하는 단계; 및
    상기 제2 회로패턴이 상기 절연재에 매립되도록 상기 제2 회로패턴을 가압하는 단계를 포함하는 인쇄회로기판 제조방법.
  2. 제1항에 있어서,
    상기 제1 회로패턴에 범프를 형성하는 단계는 실버 잉크를 상기 제1 회로패턴에 인쇄함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  3. 제1항에 있어서,
    상기 제1 회로패턴을 형성하는 단계는,
    일면에 금속층이 적층된 캐리어를 제공하는 단계;
    상기 금속층에 도금 레지스트를 형성하는 단계; 및
    상기 금속층에 도전성 물질을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  4. 제3항에 있어서,
    상기 금속층은
    상기 캐리어 위에 형성되는 제1 금속층; 및
    상기 제1 금속층 위에 형성되는 제2 금속층을 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  5. 제4항에 있어서,
    상기 제1 금속층은 구리(Cu)를 포함하는 재질로 이루어진 것을 특징으로 하는 인쇄회로기판 제조방법.
  6. 제4항에 있어서,
    상기 제2 금속층은 니켈(Ni)을 포함하는 재질로 이루어진 것을 특징으로 하는 인쇄회로기판 제조방법.
  7. 제4항에 있어서,
    상기 절연재에 제2 회로패턴을 형성하는 단계는,
    상기 절연재 및 상기 범프에 도전층을 형성하는 단계;
    상기 캐리어를 제거하는 단계;
    상기 도전층에 에칭 레지스트를 형성하는 단계;
    상기 도전층 및 상기 제1 금속층을 식각하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  8. 제7항에 있어서,
    상기 절연재 및 상기 범프에 도전층을 형성하는 단계는,
    프레스 공정을 통하여 상기 도전층이 상기 범프와 전기적으로 연결되도록 상기 절연재에 상기 도전층을 가압함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  9. 제7항에 있어서,
    상기 제2 회로패턴을 가압하는 단계 이후에,
    상기 제2 금속층을 제거하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  10. 제9항에 있어서,
    상기 제2 금속층을 제거하는 단계는,
    에칭 용액을 공급하여 상기 제2 금속층을 식각함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  11. 제3항에 있어서,
    상기 절연재에 제2 회로패턴을 형성하는 단계는,
    상기 절연재 및 상기 범프에 시드층을 형성하는 단계;
    상기 캐리어를 제거하는 단계;
    상기 시드층 및 상기 금속층에 도금 레지스트를 형성하는 단계;
    상기 시드층에 도전성 물질을 형성하는 단계;
    상기 도금 레지스트를 제거하는 단계;
    상기 시드층 및 상기 금속층을 식각하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  12. 제11항에 있어서,
    상기 절연재 및 상기 범프에 시드층을 형성하는 단계는,
    프레스 공정을 통하여 상기 시드층이 상기 범프와 전기적으로 연결되도록 상기 절연재에 상기 시드층을 가압함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  13. 제1항에 있어서,
    상기 제1 회로패턴을 형성하는 단계는,
    일면에 금속층이 적층된 캐리어를 제공하는 단계;
    상기 금속층에 에칭 레지스트를 형성하는 단계;
    상기 금속층을 식각하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  14. 제13항에 있어서,
    상기 절연재에 제2 회로패턴을 형성하는 단계는,
    상기 절연재 및 상기 범프에 도전층을 형성하는 단계;
    상기 캐리어를 제거하는 단계;
    상기 도전층 및 상기 제1 회로패턴에 에칭 레지스트를 형성하는 단계;
    상기 도전층을 식각하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  15. 제14항에 있어서,
    상기 절연재 및 상기 범프에 도전층을 형성하는 단계는,
    프레스 공정을 통하여 상기 도전층이 상기 범프와 전기적으로 연결되도록 상기 절연재에 상기 도전층을 가압함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
KR1020080042173A 2008-05-07 2008-05-07 인쇄회로기판 제조방법 KR101008676B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080042173A KR101008676B1 (ko) 2008-05-07 2008-05-07 인쇄회로기판 제조방법
JP2008262176A JP4752045B2 (ja) 2008-05-07 2008-10-08 印刷回路基板の製造方法
TW098106010A TWI398205B (zh) 2008-05-07 2009-02-25 印刷電路基板的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080042173A KR101008676B1 (ko) 2008-05-07 2008-05-07 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20090116311A true KR20090116311A (ko) 2009-11-11
KR101008676B1 KR101008676B1 (ko) 2011-01-18

Family

ID=41438857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080042173A KR101008676B1 (ko) 2008-05-07 2008-05-07 인쇄회로기판 제조방법

Country Status (3)

Country Link
JP (1) JP4752045B2 (ko)
KR (1) KR101008676B1 (ko)
TW (1) TWI398205B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5143266B1 (ja) 2011-09-30 2013-02-13 株式会社東芝 フレキシブルプリント配線板の製造装置および製造方法
TWI499364B (zh) * 2014-01-03 2015-09-01 Subtron Technology Co Ltd 核心基材與線路板的製作方法
KR102465117B1 (ko) * 2017-11-29 2022-11-11 주식회사 잉크테크 인쇄회로기판 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264939A (ja) * 1995-03-28 1996-10-11 Toshiba Corp 印刷配線板の製造方法
JP2001144444A (ja) * 1999-11-17 2001-05-25 Ibiden Co Ltd 多層プリント配線板並びにそのコア材となる両面プリント配線板及びその製造方法
JP2002252258A (ja) * 1999-12-27 2002-09-06 Hoya Corp コンタクト部品及び多層配線基板の製造方法、並びにウエハ一括コンタクトボード
JP3636290B2 (ja) * 2000-03-27 2005-04-06 株式会社東芝 プリント配線基板、及びその製造方法
TW556453B (en) * 2002-02-01 2003-10-01 Shiue-Fang Wu PCB with inlaid outerlayer circuits and production methods thereof
JP2004063701A (ja) * 2002-07-26 2004-02-26 Yamaichi Electronics Co Ltd フレキシブルプリント配線基板の製造方法
KR100728758B1 (ko) 2006-03-27 2007-06-19 삼성전기주식회사 패턴 코일 기판 및 제조방법
KR100729939B1 (ko) * 2006-05-09 2007-06-19 삼성전기주식회사 다층 인쇄회로기판 제조방법
KR100782402B1 (ko) * 2006-10-24 2007-12-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
TW201002168A (en) 2010-01-01
KR101008676B1 (ko) 2011-01-18
JP4752045B2 (ja) 2011-08-17
TWI398205B (zh) 2013-06-01
JP2009272600A (ja) 2009-11-19

Similar Documents

Publication Publication Date Title
EP2424338B1 (en) Multilayer printed wiring boards with holes requiring copper wrap plate
US7937833B2 (en) Method of manufacturing circuit board
KR101281410B1 (ko) 다층 배선기판
CN101188914A (zh) 制造印刷电路板的方法
CN103687344A (zh) 电路板制作方法
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
JP6092117B2 (ja) 印刷回路基板及びその製造方法
KR101044787B1 (ko) 인쇄회로기판 제조방법
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
KR101008676B1 (ko) 인쇄회로기판 제조방법
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
KR101013992B1 (ko) 인쇄회로기판 제조방법
JP5317491B2 (ja) プリント配線板の製造方法
JP3770895B2 (ja) 電解めっきを利用した配線基板の製造方法
CN110876239B (zh) 电路板及其制作方法
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP2020141036A (ja) 印刷配線板及び印刷配線板の製造方法
KR100960954B1 (ko) 인쇄회로기판 제조방법
KR100887675B1 (ko) 경연성 인쇄회로기판 및 그 제조 방법
KR101067074B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR100999515B1 (ko) 인쇄회로기판 제조방법
KR100894180B1 (ko) 인쇄회로기판 제조방법
KR20090086830A (ko) 인쇄회로기판 제조방법
KR20090087192A (ko) 인쇄회로기판 제조방법
KR20120037306A (ko) 회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee