TWI244882B - Method of copper plating via holes - Google Patents

Description

1244882 五、發明說明（1 ) 發明之背景 本發明係有關一種銅電鍍方法，且更特別的是係有關 一種使多重層基板內各佈線層（導體層）互連之穿孔用 銅電鍍方法。 爲了增加多重層佈線板（多重層基板）的密度，故使 用增長式佈線。該增長式佈線板係以穿孔使各佈線層互 連。假如只以穿孔使兩個層互連，則不需要對各穿孔的 內壁施行電鍍。不過當必須使參層或更多層互連時，吾 人必須依如第4(a)圖所示的方式放置未塡充有電鍍金屬 的各穿孔3 1。另一方面，吾人必須以如第4 (b)圖所示的 方式堆疊塡充有電鍍金屬32的各穿孔31，而允許各佈 線層在設計上具有更高的自由度。 習知穿孔具有大槪1 00微米的直徑，以致內部未施行 電鍍的穿孔不會阻礙各層之間的電導性。不過當穿孔具 有較小直徑時，內部未電鍍的穿孔會造成電阻增加而阻 礙各層之間的電導性。 爲了連接具有已塡料電鍍之穿孔的各層，而在將各穿 孔形成於樹脂絕緣層內之後執行污點移除程序及觸媒塗 覆程序。之後，在各穿孔的底部及內壁上形成化學式銅 電鍍層。然後再透過電解式銅電鍍法將塡料電鍍層形成 於各穿孔內。 爲了進一步增加該多重層基板的密度，考慮的是將各 穿孔的直徑減到70微米以下。特別地說，考慮將各穿 孔的直徑減爲4 0微米到2 0微米。 在習知電解式銅電鍍方法中，必需在低電流密度下執 1244882 五、發明說明（2 ) 行更長的時間（例如在1安培/ d m2下執行1 〇 〇分鐘）， 以便使各塡料電鍍穿孔的可靠度維持在預定標準之上。 因此，該習知方法具有很低的產量。假如只增加電流密 度而在很短的時間內完成各穿孔的塡料電鍍，則絕大多 數穿孔無法滿足熱震盪測試亦即穿孔可靠度測試中的一 項。該熱震盪測試牽涉重複1 0 0 0次使之在-5 5 °c的液體 內及125 °C的液體內浸漬三分鐘，且將電阻變化百分比 落在± 1 0%以內的判定爲通過測試。 發明之槪要說明 本發明的目的係提供一種穿孔用之銅電鍍方法，此方 法即使在穿孔直徑爲40微米下，也能夠在很短的時間 內完成具有足夠可靠度之塡料電鍍穿孔。 爲了達成前述及其他目的，根據本發明的目標提供了 一種在多重層基板上形成穿孔用的銅電鍍方法。該穿孔 係用以使該多重層基板的各導電層互連。該方法係包含 :在穿孔的內壁上執行化學式銅電鍍程序；在已施行化 學式銅電鍍的穿孔內壁上執行電解式銅電鍍程序；其中 該電解式銅電鍍程序係包含第一階段和第二階段。其中 該第一階段係以等於或小於1 . 5安培/dm2的電流密度執 行以澱積厚度等於或大於1微米的銅膜，且該第二階段 係以高於第一階段之電流密度執行的。 本發明也提供了另一種在多重層基板上形成穿孔用的 銅電鍍方法。該穿孔係用以使該多重層基板的各導電層 互連。該方法係包含：在穿孔的內壁上執行化學式銅電 1244882 五、 發明說明 ( 3) 鍍 程 序；在 已 施 行 化 學 式 銅電鍍 的 穿 孔 內 壁 上 執 行 電 解 式 銅 電鍍程 序 9 其 中 該 電 解式銅 電 鍍 程 序 係包含 第 —· 階 段 和 第二階 段 其 中 該 第 一階段 係 以 低 電 流 密 度 執 行 的 其 中該第 二 階 段 係 以 高 於第一 階 段 之 電 流 密 度 執 行 的 y 且 其中各 正 脈 波 的 電 導 量額都 大 於 各 負 脈 波 的 電 導 量 額 〇 以 下參照 各 附 圖 的 說 明 ，藉由 實 例 顯 示 本 發 明 的 原 理 ， 使 本發明 的 其 他 槪 念 及 優點變 得 明 顯 0 圖 簡單說 明 本 發明連 同 其 的 及 優 點可藉 由 參 照 本 發 明 的 較 佳 實 施 例 連同各 附 圖 獲 致 最 好 的理解 〇 第 1(a)到 11 ⑷ 丨圖 係 用 以 顯示一 種 根 據 本 發 明 某 一 實 施 例 形 成具有 穿 孔 之 塡 料 電 鍍層之 程 序 的 截 面 示 意 圖 〇 第 2(a)圖 係 用 以 顯 示 第 1(a)到 1(c) 圖 程 序 之 電 鍍 條 件 的 時 序圖。 第 2(b)圖 係 用 以 顯 示 第 1(a)到 1 1 (C) 圖 程 序 之 脈 波 電 鍍 條 件 的時序 圖 Ο 第 3(a)圖 係 用 以 顯 示 第 1(a)到 K ：C) 圖 程 序 中 接 受 可 靠 度 評 估之基 板 的 截 面 圖 示 〇 第 3(b)圖 係 用 以 顯 示 解 釋各穿 孔 塡 孔 因 子 之 穿 孔 的 截 面 圖 示0 第 4(a)圖 係 用 以 顯 示 未 施行塡 料 電 鍍 之 穿 孔 的 截 面 圖 示 〇 第 4(b)圖 係 用 以 顯: 示； 習^ 扣技術塡料電鍍之穿孔的截® -5- ί圖 1244882 五、 發明說明 ( 4) 示 〇 發 明 的 詳 細 說 明 以 下 將 參 照 第 1 (a)到 3(b)圖 說明一種根據本發明形成 穿 孔 的 實 施 例 〇 此 實 施 例中， 形成了直徑爲4 0微米的 穿 孔 〇 爲 了 形 成 用 於 多 重 層 基板之 上和下邊上所形成之各電 氣 互 連 導 電 層 的 塡 料 電 鍍穿孔 ，首先係將絕緣層1 2形 成於 墊 底 導 電 層 1 la 上 ，然後 藉由雷射的照射作用形成 如 第 1(a) 圖 所 示 的 穿 孔 13 °接 &下來，執行污點移除程序 0 之 後 在 穿 孔 1 3在內壁上執行觸媒塗覆步驟及化學 式 銅 電 鍍 步 驟 並 以 將 在其上 形成導電層1 1 b的上層形 成 薄 的 化 學 式 銅 電 鍍 層 14，如 1第1 (b)圖所示。 接 下 來 ， 執 行 電 解 式 銅電鍍 步驟。該電解式銅電鍍步 驟 係 於 兩 個 階 段 內 執 行 的。如 第2(a)圖所示，在第一階 段 中 係 以 低 電 流 密 度 執行預 定時段的電解式銅電鍍程 序 ’ 且 於 第 二 階 段 中 以 局電流 密度執行電鍍。該第一階 段 電 鍍 程 序 會 在 該 化 學 式銅電 鍍層1 4上形成具有預定 厚 度 之 緊 密 電 解 式 銅 電 鍍層， 如第1(c)圖所示。然後該 第 二 階 段 電 鍍 程 序 會 形成一塡 料電鍍層1 6以塡充該穿 孔 的 剩 餘 部 分而 形成 電 解式銅 電鍍層15。第1(c)和1(d) 圖 中 y 係依 可 區 分 方 式 顯示出 該化學式銅電鍍層1 4、.電 解 式 銅 電 鍍 層 1 ： 5及塡料電鍍層16。不過實際上，各層 之 間 的 界 面 並 非 如 圖 所 示般的 可區分。 該 電 解 式 銅 電 鍍 程 序係以落 -6 - 在電鍍浴所允許電流範圍 1244882 五、發明說明（5) 內的電流密度執行的。該第一階段電鍍程序係以等於或 小於1.5安培/dm2的電流密度澱積厚度爲等於或大於1 微米且較佳的是落在1 . 5到2 · 0微米範圍內的銅膜。然 後，以高於第一階段電鍍程序之電流密度執行第二階段 電鍍程序。雖則取決於該電解式電鍍程序之電鍍浴的組 成，較佳的是該第二階段電鍍程序內的電流密度係落在 3安培/dm2的等級上以便在總共大槪30分鐘內完成該電 解式銅電鍍程序。 第2(a)圖係用以顯示該電解式銅電鍍程序中之電流値 (I)與時間（t)之間關係的曲線圖。第2(b)圖係用以顯示一 脈波電鍍程序中所供應電流値之變化的曲線圖。第2(a) 圖中的時間標度是不同於第2(b)圖中的時間標度。 如第2(b)圖所示，係以包含交替配置之正脈波和負脈 波的脈波電鍍程序執行該電解式銅電鍍程序，其中係令 各正脈波具有較大的導電量額設定。該脈波電鍍程序的 比例11 /t2亦即各正脈波之導電時間11與各負脈波之導 電時間t2的比例設定在5/1到30/1之間。較佳的是將 比例tl/t2設定在8/1到20/1之間。各導電時間tl皆設 定爲大槪40到60毫秒。將每一個導電時間11設定得很 短會造成太常切換脈波且因此是不希望的。將每一個導 電時間設定爲少於預定時段會降解該電鍍層的品質且因 此是不希望的。 該脈波電鍍程序的比例F/R亦即各正脈波電流値F與 各負脈波之電流値R之間的比例設定在1 /2到1 /5之 1244882 五、發明說明（6) 間。 以下將結合各實例及比較用實例對本發明作更詳細的 解釋。 首先，第3(a)圖顯示的是形成有極大數目之穿孔的評 估基板。然後，在改變電鍍條件之後執行該穿孔1 3的 塡料電鍍程序。在各實例及比較用實例中，係在已知的 處理條件下執行污點移除程序、觸媒塗覆步驟及化學式 銅電鍍步驟。用來當作該電解式銅電鍍程序之電鍍浴內 添加物的是由Atotech公司製造的動力H ( Impulse Η， 商標名）發光劑及平坦劑。依製造商的建議，所選擇的 劑量分別是發光劑的2.5毫升/公升及平坦劑的8毫升/ 公升。 然後，令其塡充比例等於或大多90%的最終樣品接受 包含如表1所示四項測試亦即高溫承受度測試、高溫/高 溼承受度測試、測試及焊接熱測試的可靠度評估。 該塡充比例係由一塡充比例=(1^1/1/2)\100%的方程式 表出，其中L1指的是導電層lia之上表面與該穿孔13 之塡料電鍍層1 6上表面之間的距離，而L2指的是該導 電層11a與導電層lib上表面之間的距離。 1244882 五、發明說明（7) 表1 項目 條件 評估基準 高溫承受度測試 150°C xlOOO 小時 落在±10%內的電阻 係數改變百分比 高溫/高溼承受度測試 85°C，85%RHxl000 小時 熱震盪測試 -55°C ,H5°C (每次三 分鐘）χ1000循環 焊接熱能測試 280-290〇C x30 秒 在焊接熱能測試中，係將樣品浸漬於280到290 °C的 焊接浴內達預定時段例如3 0秒，再使之冷卻下來並量 測其電阻。 在四項評估測試中，各比較用實例也通過了高溫承受 度測試、高溫/高溼承受度測試及焊接熱能測試。不過， 各比較用實例在熱震盪測試中呈現出很低的成功率。在 施行了熱震盪測試之後，透過掃瞄式電子顯微鏡觀測各 實例的穿孔。觀測結果會在其可靠度上呈現出很低成功 率之實例的塡料電鍍層內發現空隙及樹枝狀結晶的澱積。 表2顯示的各實例及比較用實例中施行熱震盪測試的 電鍍條件及通過比率。 1244882 五、發明說明（8) 表 2 _ tl/t2 (毫秒/毫秒) F/R Al* A2* ΤΙ (分鐘） Τ2 (分鐘） 可靠度通過 比率®^ 實例1 40/2 1/3 1 3 10 20 100 _________ 實例2 40/2 1/3 1.5 3 8 20 100 ______— 實例3 40/5 1/3 1 3 10 20 100 實例4 60/2 1/3 1 3 10 20 100 實例5 40/2 1/3 1 3 7 2 1 100 實例6 40/2 1/5 1 3 10 20 100 實例7 40/2 1/2 1 3 10 20 100 實例8 40/8 1/2 1 3 10 20 100 比較用實例1 40/2 1/3 1 - 100 - 100 比較用實例2 DC DC 1 3 10 45 45 比較用實例3 40/2 1/3 - 3 - 25 30 * ： A/dm2 T 1 :低電流密度下的電鍍時間 T2 :高電流密度下的電鍍時間 參見表2中的比較用實例1，以低電流密度（丨安培 /dm2 )施行很長時段（1 00分鐘）的電解式電鍍程序會 形成具有足夠可靠度的塡料電鍍層。不過，比較用實例 1所花費的時間是過長的，參見比較用實例2，以直流 電流施行的兩個階段（低電流密度階段及高電流密度階 段）執行穿孔塡料電鍍會縮短電鍍時間。不過，其可_ 度不足。參見比較用實例3，只以高電流密度施行塡料 •10- 1244882 五、發明說明（9) 電鍍程序會得到不充足的可靠度。 在實例1到8中，係於3 0分鐘的電鍍時間內得到具 有1 0 0 %可靠度的塡料電鍍層。特別是，對穿孔截面的 觀測發現例1在電鍍層上具有最好的品質。 本發明所顯示的實施例具有下列優點： (1) 在對用以連接該多重層基板上之上和下導電層的穿 孔1 3內壁施行塡料電鍍程序時，係以落在電鍍浴所允 許電流範圍內的電流密度1·5安培/dm2執行塡料電鍍程 序以澱積厚度等於或大於1微米的薄膜。然後，以高於 1 · 5安培/dm2的電流密度執行剩餘的電鍍程序。因此， 防止了樹枝狀結晶的澱積且在該化學式銅電鍍層1 4表面 上緊密而均勻地施行電解式銅電鍍程序。同時，不會在 穿孔內發生足以影響可靠度的穿隙，以致能夠在很短時 間內完成穿孔的電鍍。 (2) 係以交替配置有正脈波及負脈波的脈波電鍍法執行 該電解式銅電鍍程序，其中係令各正脈波具有較大的導 電量額設定。因此，不像以高電流密度直流電流施行的 電鍍程序，可防止該電鍍層快速地形成於各穿孔1 3開 口上。 (3) 在執行該電解式銅電鍍程序時，係以各交替配置有 正脈波和負脈波而各正脈波具有較大之導電量額設定下 行低電流密度電鍍程序的第一階段及行高電流密度電鍍 程序的第二階段施行的。因此，可在很短時間內完成具 有足夠可靠度的塡料電鍍層。 -11- 1244882 五、發明說明（1〇) (4) 係將該脈波電鍍程序的比例tl/t2亦即各正脈波的 導電時間11與各負脈波之導電時間t2的比例設定在5/1 到3 0 /1之間。因此，係依穩定方式執行該電鍍程序且形 成了具有足夠可靠度的塡料電鍍層16。 (5) 係將該脈波電鍍程序的比例F/R亦即各正脈波之電 流値F與各負脈波之電流値R的比例設定在1 /2到1 /5 之間。因此，係依穩定方式執行該電鍍程序且形成了具 有足夠可靠度的塡料電鍍層1 6。 對熟悉習知設計的人而言很明顯地，吾人可在不偏離 本發明之精神和架構下依很多其他特定形式施行本發明 。特別是，吾人應該理解的是可依下列形式施行本發 明。 •在高電流密度電鍍程序中，其電流密度不需要是定 常的。其電流密度可能係以定常或離散的速率增加。例 如，將高電流密度電鍍程序中的平均電流密度設定爲某 一預定値（例如3安培/dm2 )，該電流密度可從低於3 安培/dm2的數値改變成高於3安培/dm2的數値。 •可藉由供應DC電力而不是施行脈波電鍍法，以落 在電鍍浴所允許電流範圍內等於或小於1.5安培/dm2之 電流密度澱積厚度等於或大於1微米之薄膜的電解式銅 電鍍程序，且隨後可使用脈波電鍍法在高電流密度下施 行電解式銅電鍍程序。 •各穿孔13的直徑並不受限於40微米，而是可將本 發明應用在穿孔直徑大於40微米或是穿孔直徑大槪20 -12- 1244882 五、發明說明（11) 亦即小於4 〇微米的例子裡。 因此，應該將本發明的實例及實施例當作顯示用而非 限制用，且本發明並不受限於此中所給定的細節’而是 可在所附申請專利範圍的架構及等效項目下加以修正° 符號說明 1 1 a、1 1 b…導電層 1 2…絕緣層 13…穿孔 14…化學式銅電鍍層 1 5…電解式銅電鍍層 16…塡料電鍍層 3 1…穿孔 32…電鍍金屬 -13-

Claims (1)

1244882 —— :本'月一日修(更)正替換頁六、申請專利範圍 第9 1 1 1 766 1號「穿孔用之銅電鍍方法」專利案 (2005年8月22日修正） 六申請專利範圍： 1 . 一種在多重層基板上的形成穿孔（1 3 )用之銅電鍍方法， 該穿孔（13)係用以使該多重層基板的各導電層互連，該 方法的特徵爲： • 在該穿孔（1 3 )的內壁上執行化學式銅電鍍程序； • 在已施行化學式銅電鍍的穿孔（1 3 )內壁上執行電解 式銅電鍍程序，其中該電解式銅電鍍程序包含第一階段 和第二階段，其中該第一階段係以等於或小於1 . 5安培 / dm2的電流密度執行以沈積厚度等於或大於1微米的銅 膜，其中該第二階段係以高於第一階段之電流密度執行 ，及其中至少該第二階段係以交替供應有正脈波和負脈 波之脈波電鍍法執行的，且其中各正脈波導電量額較大 於負脈波導電量額。 2 .如申請專利範圍第1項之方法，其中各正脈波之導電時 間對各負脈波之導電時間的比例，落在5/1到30/ 1的 範圍內。 3 .如申請專利範圍第1項之方法，其中各正脈波之電流値 對各負脈波之電流値的比例係落在1 / 2到1 / 5的範圍內 〇 4 .如申請專利範圍第1至3項中任一項之方法，其中在該 第一階段係交替供應正脈波和負脈波，且其中各正脈波 1244882 ^τ.22 年月曰修(更)正替換頁 六、申請專利範圍 的導電量額較大於負脈波導電量額。 5 .如申請專利範圍第1至3項中任一項之方法，其中該第 一階段係以實質上爲1安培/ dm2之電流密度執行的。 6 .如申請專利範圍第1至3項中任一項之方法，其中該第 二階段係以實質上爲3安培/ dm2之電流密度執行的。 7 . —種在多重層基板上所形成穿孔（1 3 )用之銅電鍍方法， 該穿孔（13)係用以使該多重層基板的各導電層互連，該 方法的特徵爲： • 在該穿孔（1 3 )的內壁上執行化學式銅電鍍程序； • 在已施行化學式銅電鍍的穿孔（1 3 )內壁上執行電解 式銅電鍍程序，其中該電解式銅電鍍程序包含第一階段 和第二階段，其中該第一階段係以低電流密度執行的， 其中該第二階段係以高於第一階段之電流密度執行的， 且係在每一個階段內交替地供應正脈波及負脈波，且其 中各正脈波的導電量額較大於各負脈波的導電量額。 8 ·如申請專利範圍第7項之方法，其中各正脈波之導電時 間對各負脈波之導電時間的比例係落在5 / 1到3 0 / 1的 範圍內。 9 .如申請專利範圍第7或8項之方法，其中各正脈波之電 流値對各負脈波之電流値的比例係落在1 / 2到1 / 5的範 圍內。 1 0 ·如申請專利範圍第7或8項之方法，其中該第一階段 係以等於或小於1 . 5安培/ dm2之電流密度執行的。 1244882 t、申請專利範圍 1 1 .如申請專利範圍第7或8項之方法，其中該第二階段 內的電流密度實質上爲3安培/dm2。