DE10236200A1 - Verfahren zum Verkupfern von Durchgangsöffnungen - Google Patents

Verfahren zum Verkupfern von Durchgangsöffnungen

Info

Publication number
DE10236200A1
DE10236200A1 DE10236200A DE10236200A DE10236200A1 DE 10236200 A1 DE10236200 A1 DE 10236200A1 DE 10236200 A DE10236200 A DE 10236200A DE 10236200 A DE10236200 A DE 10236200A DE 10236200 A1 DE10236200 A1 DE 10236200A1
Authority
DE
Germany
Prior art keywords
stage
copper plating
carried out
current density
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10236200A
Other languages
English (en)
Other versions
DE10236200B4 (de
Inventor
Toshihisa Shimo
Toshiki Inoue
Kyoko Kumagai
Yoshifumi Kato
Takashi Yoshida
Masanobu Hidaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Publication of DE10236200A1 publication Critical patent/DE10236200A1/de
Application granted granted Critical
Publication of DE10236200B4 publication Critical patent/DE10236200B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Es ist ein Verkupferungsverfahren für Durchgangsöffnungen bereitgestellt, die bei einem Mehrfachschichtsubstrat ausgebildet sind. Die Durchgangsöffnung verbindet leitfähige Schichten des Mehrfachschichtsubstrats. Das Verfahren umfasst Schritte zum Ausführen einer chemischen Verkupferung bei einer Innenwand der Durchgangsöffnung und zum Ausführen einer elektrolytischen Verkupferung bei der Innenwand der Durchgangsöffnung, bei der die chemische Verkupferung ausgeführt worden ist. Die elektrolytische Verkupferung umfasst eine erste Stufe und eine zweite Stufe. Die erste Stufe wird mit einer Stromdichte kleiner oder gleich 1,5 A/dm·2· ausgeführt, um eine Kupferschicht mit einer Dicke von 1 mum oder mehr aufzubringen. Die zweite Stufe wird mit einer Stromdichte ausgeführt, die größer ist als die bei der ersten Stufe.

Description

    HINTERGRUND DER ERFINDUNG Die vorliegende Erfindung betrifft ein
  • Verkupferungsverfahren, und insbesondere ein Verfahren zum Verkupfern bzw. Kupferplattieren von Durchgangsöffnungen zur Verbindung von Leiterbahnschichten (Leiterschichten) in einem Mehrschichtsubstrat.
  • Um die Dichte einer Mehrschichtleiterbahnplatine (Mehrschichtsubstrat) zu erhöhen, werden Build-up- Leiterbahnplatinen verwendet. Die Build-up-Leiterplatine verwendet Durchgangsöffnungen zur Verbindung von Leiterbahnschichten. Wenn die Durchgangsöffnungen lediglich zur Verbindung zweier Schichten verwendet werden, muss die innere Wand der Durchgangsöffnungen nicht mit einer Metallschicht überzogen bzw. metallisiert sein. Wenn jedoch drei oder mehr Schichten verbunden werden müssen, müssen nicht mit einem Plattierungsmetall bzw. Beschichtungsmetall gefüllte Durchgangsöffnungen 31 versetzt werden, wie es in Fig. 4(a) gezeigt ist. Demgegenüber können mit einem Beschichtungsmetall 32 gefüllte Durchgangsöffnungen 31 gestapelt werden, wie es in Fig. 4(b) gezeigt ist, was einen höheren Freiheitsgrad bei der Leitungsauslegung bzw. dem Leitungslayout erlaubt.
  • Herkömmliche Durchgangsöffnungen weisen Durchmesser von ungefähr 100 µm auf, so dass Durchgangsöffnungen, die in der Innenseite nicht plattiert bzw. metallisiert sind, die Leitfähigkeit zwischen jeder der Schichten nicht behindern. Wenn Durchgangsöffnungen jedoch kleinere Durchmesser aufweisen, verursachen Durchgangsöffnungen, die in der Innenseite nicht metallisiert sind, einen Widerstandsanstieg, was die Leitfähigkeit zwischen jeder Schicht behindert.
  • Um Schichten mit gefüllt plattierten bzw. füllmetallisierten Durchgangsöffnungen zu verbinden, werden ein Verunreinigungsentfernungsprozess und ein Katalysatoranwendungsprozess ausgeführt, nachdem Durchgangsöffnungen in einer Harzisolationsschicht ausgebildet sind. Danach werden chemische Kupferplattierungsschichten bzw. Verkupferungschichten bei dem Boden und der Innenwand der Durchgangsöffnungen ausgebildet. Daraufhin wird eine Füllmetallisierungsschicht in den Durchgangsöffnungen durch ein elektrolytisches Kupferplattieren bzw. Verkupfern ausgebildet.
  • Zur weiteren Vergrößerung der Dichte des Mehrschichtsubstrats wird eine Verkleinerung des Durchmessers von Durchgangsöffnungen auf unter 70 µm in Betracht gezogen. Genauer gesagt wird eine Verkleinerung des Durchmessers von Durchgangsöffnungen auf 40 µm oder 20 µm in Betracht gezogen.
  • Bei einem herkömmlichen elektrolytischen Verkupferungsverfahren muss die elektrolytische Verkupferung für eine ausgedehnte Zeitdauer bei einer niedrigen Stromdichte (beispielsweise 100 Minuten bei 1 A/dm2) ausgeführt werden, um die Zuverlässigkeit der füllmetallisierten Durchgangsöffnungen über einem vorbestimmten Standard zu halten. Das herkömmliche Verfahren weist folglich eine niedrige Produktivität auf. Wenn die Stromdichte einfach vergrößert wird, um die Füllmetallisierung von Durchgangsöffnungen in kurzer Zeit abzuschließen, bestehen die meisten Durchgangsöffnungen nicht einen thermischen Schocktest, der ein Element eines Durchgangsöffnungszuverlässigkeitstests ist. Der Thermoschocktest umfasst 1000 Wiederholungen eines Eintauchens in eine Flüssigkeit bei -55°C und in eine Flüssigkeit bei 125°C jeweils für drei Minuten, wobei ein Widerstandsveränderungsprozentsatz innerhalb ±10% als bestanden bestimmt ist.
  • KURZZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Verkupfern von Durchgangsöffnungen bereitzustellen, wobei dieses Verfahren eine Füllmetallisierung von Durchgangsöffnungen mit einer ausreichenden Zuverlässigkeit in einer kurzen Zeit abschließt, auch wenn der Durchmesser der Durchgangsöffnungen 40 µm ist.
  • Um die vorstehend beschriebene sowie weitere Aufgaben zu erfüllen und entsprechend dem Ziel der vorliegenden Erfindung ist ein Verkupferungsverfahren für eine Durchgangsöffnung, die in einem Mehrfachschichtsubstrat ausgebildet ist, bereitgestellt. Die Durchgangsöffnung verbindet leitfähige Schichten des Mehrfachschichtsubstrats. Das Verfahren umfasst die Schritte: Ausführen einer chemischen Verkupferung bei einer Innenwand der Durchgangsöffnung, Ausführen einer elektrolytischen Verkupferung bei der Innenwand der Durchgangsöffnung, bei der die chemische Verkupferung ausgeführt worden ist, wobei die elektrolytische Verkupferung eine erste Stufe und eine zweite Stufe umfasst, wobei die erste Stufe mit einer Stromdichte kleiner oder gleich 1,5 A/dm2 ausgeführt wird, um eine Kupferschicht aufzubringen, die eine Dicke von 1 µm oder mehr aufweist, wobei die zweite Stufe bei einer Stromdichte ausgeführt wird, die größer als die der ersten Stufe ist.
  • Die vorliegende Erfindung stellt ebenso ein weiteres Verkupferungsverfahren für eine Durchgangsöffnung, die in einem Mehrfachschichtsubstrat ausgebildet ist, bereit. Die Durchgangsöffnung verbindet leitfähige Schichten des Mehrfachschichtsubstrats. Das Verfahren umfasst die Schritte: Ausführen einer chemischen Verkupferung bei einer Innenwand der Durchgangsöffnung, Ausführen einer elektrolytischen Verkupferung bei der Innenwand der Durchgangsöffnung, bei der die chemische Verkupferung ausgeführt worden ist, wobei die elektrolytische Verkupferung eine erste Stufe und eine zweite Stufe umfasst, wobei die erste Stufe mit einer niedrigen Stromdichte ausgeführt wird, wobei die zweite Stufe mit einer Stromdichte ausgeführt wird, die größer als die bei der Metallisierung der ersten Stufe ist, wobei in jeder Stufe positive Impulse und negative Impulse wechselnd zugeführt werden, und wobei die Leitgröße der positiven Impulse größer ist als die der negativen Impulse.
  • Weitere Ausgestaltungen und Vorteile der Erfindung sind aus der nachstehenden Beschreibung unter Bezugnahme auf die beigefügte Zeichnung ersichtlich, die die Prinzipien der Erfindung beispielhaft veranschaulicht.
    • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die Erfindung ist zusammen mit zugehörigen Aufgaben und Vorteilen am Besten unter Bezugnahme auf die nachstehende Beschreibung der derzeit bevorzugten Ausführungsbeispiele unter Bezugnahme auf die beigefügte Zeichnung zu verstehen. Es zeigen:
  • Fig. 1(a) bis 1(d) schematische Querschnittsdarstellungen, die eine Prozedur zur Ausbildung einer füllmetallisierten Schicht einer Durchgangsöffnung gemäß einem Ausführungsbeispiel der Erfindung zeigt,
  • Fig. 2(a) ein Zeitverlaufsdiagramm, das Metallisierungsbedingungen in der Prozedur gemäß den Fig. 1(a) bis 1(c) zeigt,
  • Fig. 2(b) ein schematisches Zeitverlaufsdiagramm, das Impulsmetallisierungsbedingungen in der Prozedur gemäß den Fig. 1(a) bis 1(c) zeigt,
  • Fig. 3(a) eine schematische Querschnittsdarstellung eines Substrats für eine Zuverlässigkeitsauswertung in der Prozedur gemäß den Fig. 1(a) bis 1(c),
  • Fig. 3(b) eine schematische Querschnittsdarstellung einer Durchgangsöffnung zur Beschreibung des Füllfaktors der Durchgangsöffnung,
  • Fig. 4(a) eine schematische Querschnittsdarstellung, wenn Durchgangsöffnungen nicht füllmetallisiert sind, und
  • Fig. 4(b) eine schematische Querschnittsdarstellung, wenn Durchgangsöffnungen gemäß dem Stand der Technik füllmetallisiert sind.
    • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens zum Ausbilden von Durchgangsöffnungen ist nachstehend unter Bezugnahme auf die Fig. 1(a) bis 3(b) beschrieben. Gemäß diesem Ausführungsbeispiel werden Durchgangsöffnungen mit einem Durchmesser von 40 µm ausgebildet.
  • Zur Ausbildung von füllmetallisierten Durchgangsöffnungen für eine elektrische Verbindung von leitfähigen Schichten, die bei einer oberen und einer unteren Seite eines Mehrfachschichtsubstrat ausgebildet sind, wird zuerst eine Isolationsschicht 12 auf einer darunter liegenden leitfähigen Schicht 11a gebildet, und dann wird eine Durchgangsöffnung 13 durch Laserbestrahlung ausgebildet, wie es in Fig. 1(a) gezeigt ist. Als nächstes wird ein Verunreinigungsentfernungsprozess ausgeführt. Danach werden ein Katalysatoranwendungsschritt und ein chemischer Verkupferungsschritt bei der Innenwand der Durchgangsöffnung 13 und bei einer oberen Schicht ausgeführt, bei der eine leitfähige Schicht 11b auszubilden ist, um eine dünne chemische Verkupferungsschicht 14 zu bilden, wie es in Fig. 1(b) gezeigt ist.
  • Als nächstes wird ein elektrolytischer Verkupferungsschritt ausgeführt. Der elektrolytische Verkupferungsschritt wird in zwei Stufen ausgeführt. Wie es in Fig. 2(a) gezeigt ist, wird in der ersten Stufe die elektrolytische Verkupferung für eine vorbestimmte Zeitdauer bei einer niedrigen Stromdichte ausgeführt, und in der zweiten Stufe wird die Metallisierung bei einer hohen Stromdichte ausgeführt. Die Metallisierung der ersten Stufe bildet eine dichte elektrolytische Verkupferungsschicht 15 bei einer vorbestimmten Dicke auf der chemischen Verkupferungsschicht 14, wie es in Fig. 1(c) gezeigt ist. Dann bildet die Metallisierung der zweiten Stufe eine füllmetallisierte Schicht 16, um einen verbleibenden Abschnitt der Durchgangsöffnung 13 zu füllen, um die elektrolytische Verkupferungsschicht 15 zu bilden. In den Fig. 1(c) und 1(d) sind die chemische Verkupferungsschicht 14, die elektrolytische Verkupferungsschicht 15 und die füllmetallisierte Schicht 16 unterscheidbar dargestellt. In der Realität sind die Schnittstellen der Schichten jedoch nicht so unterscheidbar, wie es dargestellt ist.
  • Die elektrolytische Verkupferung wird mit einer Stromdichte ausgeführt, die in einem zulässigen Strombereich eines Metallisierungsbades liegt. Die Metallisierung der ersten Stufe wird mit einer Stromdichte ausgeführt, die kleiner oder gleich 1,5 A/dm2 ist, um Kupfer in einer Dicke von 1 µm oder mehr, vorzugsweise in einem Bereich von 1,5-2,0 µm, aufzubringen. Dann wird die Metallisierung der zweiten Stufe bei einer Stromdichte ausgeführt, die größer als die bei der Metallisierung der ersten Stufe ist. Obwohl sie von der Zusammensetzung des Metallisierungsbades der elektrolytischen Verkupferung abhängt, ist die Stromdichte in der zweiten Stufe vorzugsweise in der Größenordnung von 3 A/dm2, um die elektrolytische Verkupferung bei insgesamt ungefähr 30 Minuten abzuschließen.
  • In Fig. 2(a) ist ein Graph gezeigt, der die Beziehung zwischen dem Stromwert (I) und der Zeit (t) bei der elektrolytischen Verkupferung zeigt. In Fig. 2(b) ist ein Graph gezeigt, der schematisch Veränderungen bei dem zugeführten Stromwert bei einer Impulsmetallisierung zeigt. Der Zeitmaßstab der Fig. 2(a) unterscheidet sich von dem der Fig. 2(b).
  • Wie es in Fig. 2(b) gezeigt ist, wird die elektrolytische Verkupferung mit einer Impulsmetallisierung ausgeführt, die wechselnde positive Impulse und negative Impulse umfasst, wobei für die positiven Impulse eine größere Leitungsmenge bzw. Leitgröße eingestellt ist. Das Verhältnis t1/t2, d. h. einer Leitungszeit t1 der positiven Impulse zu einer Leitungszeit t2 der negativen Impulse, der Impulsmetallisierung ist auf ein Verhältnis zwischen 5/1 bis 30/1 eingestellt. Das Verhältnis t1/t2 ist vorzugsweise auf ein Verhältnis zwischen 8/1 bis 20/1 eingestellt. Die Leitungszeit t1 ist jeweils auf ungefähr 40 bis 60 ms eingestellt. Eine Einstellung jeder Leitungszeit t1 auf einen kurzen Wert verursacht, dass die Impulse zu häufig umgeschaltet werden, und ist folglich nicht wünschenswert. Eine Einstellung jeder Leitungszeit t1 auf einen niedrigeren Wert als eine vorbestimmte Zeitdauer vermindert die Qualität der Metallisierungsschicht und ist folglich nicht wünschenswert.
  • Das Verhältnis F/R, d. h. eines Stromwerts F der positiven Impulse zu einem Stromwert R der negativen Impulse, der Impulsmetallisierung ist auf ein Verhältnis zwischen 1/2 bis 1/5 eingestellt.
  • Die vorliegende Erfindung ist nachstehend ausführlicher in Verbindung mit Beispielen und Vergleichsbeispielen beschrieben.
  • Zuerst ist ein Auswertungssubstrat mit einer großen Anzahl von Durchgangsöffnungen 13 ausgebildet worden, wie es in Fig. 3(a) gezeigt ist. Dann ist nach Änderung der Metallisierungsbedingungen eine Füllmetallisierung der Durchgangsöffnungen 13 ausgeführt worden. In den Beispielen und den Vergleichsbeispielen sind der Verunreinigungsentfernungsprozess, der Katalysatoranwendungsschritt und der chemische Verkupferungsschritt unter bekannten Verarbeitungsbedingungen ausgeführt worden. Als Zusätze für ein Metallisierungsbad bei der elektrolytischen Verkupferung sind Impulse H (Handelsname) Glanzmittel und Einebner verwendet worden, die von Atotech hergestellt werden. Als jeweilige Mengen sind 2,5 ml/l des Glanzmittels und 8 ml/l des Einebners ausgewählt worden, wie es durch den Hersteller empfohlen ist.
  • Daraufhin sind die sich ergebenden Proben, deren Füllfaktor größer oder gleich 90% ist, einer Zuverlässigkeitsauswertung unterzogen worden, die vier in Fig. 1 gezeigte Element umfasst, d. h. einen Hochtemperaturdauertest, einen Hochtemperatur-/Hochfeuchtigkeitsdauertest, einen thermischen Schocktest und einen Lötstellenwärmetest.
  • Der Füllfaktor wird durch eine Gleichung Füllfaktor = (L1/L2) × 100 (%) ausgedrückt, in der L1 der Abstand zwischen der oberen Oberfläche der leitfähigen Schicht 11a und der oberen Oberfläche der Füllmetallisierungsschicht 16 der Durchgangsöffnungen 13 ist und L2 der Abstand zwischen der leitfähigen Schicht 11a und der oberen Oberfläche der leitfähigen Schicht 11b ist. Tabelle 1

  • Bei dem Lötstellenwärmetest sind Proben in ein Lötbad bei 280 bis 290°C für eine vorbestimmte Zeitdauer, beispielsweise 30 Sekunden, eingetaucht und abgekühlt worden, wobei die Widerstände gemessen worden sind.
  • Unter den vier Elementen des Auswertungstests haben die Vergleichsbeispiele den Hochtemperaturdauertest, den Hochtemperatur-/Hochfeuchtigkeitsdauertest und den Lötstellenwärmetest bestanden. Die Vergleichsbeispiele zeigten jedoch eine niedrigere Erfolgsrate bei dem thermischen Schocktest. Nach dem thermischen Schocktest sind die Durchgangsöffnungen der Beispiele durch ein Abtastelektronenmikroskop begutachtet worden. Bei der Begutachtung sind Fehlerstellen und Ablagerungen von Dendrit in den Füllmetallisierungsschichten der Beispiele entdeckt worden, die eine niedrige Erfolgsrate bei der Zuverlässigkeit gezeigt haben.
  • In Tabelle 2 sind die Metallisierungsbedingungen und die Bestehensrate bei dem thermischen Schocktest der Beispiele und der Vergleichsbeispiele gezeigt. Tabelle 2



  • Unter Bezugnahme auf das Vergleichsbeispiel 1 in Tabelle 2 ist eine Füllmetallisierungsschicht mit ausreichender Zuverlässigkeit durch eine elektrolytische Metallisierung bei einer niedrigen Stromdichte (1 A/dm2) für eine lange Zeitdauer (100 Minuten) gebildet worden. Die für das Vergleichsbeispiel 1 verwendete Zeit war jedoch außerordentlich lang. Unter Bezugnahme auf das Vergleichsbeispiel 2 ist die Metallisierungszeit verkürzt worden, indem eine Füllmetallisierung von Durchgangsöffnungen in zwei Stufen mit einem Gleichstrom (eine Stufe mit niedriger Stromdichte und eine Stufe mit hoher Stromdichte) ausgeführt wird. Die Zuverlässigkeit ist jedoch nicht ausreichend gewesen. Unter Bezugnahme auf das Vergleichsbeispiel 3 ergab eine Füllmetallisierung lediglich mit einer hohen Stromdichte eine nicht ausreichende Zuverlässigkeit.
  • In den Beispielen 1 bis 8 sind Füllmetallisierungsschichten mit einer Zuverlässigkeit von 100% in einer Metallisierungszeit von 30 Minuten erreicht worden. Eine Begutachtung des Querschnitts der Durchgangsöffnungen hat insbesondere ergeben, dass das Beispiel 1 die beste Qualität bei den Metallisierungsschichten aufweist.
  • Das gezeigte Ausführungsbeispiel weist die nachstehenden Vorteile auf.
    • 1. Wenn die Innenseite der Durchgangsöffnungen 13, die die obere und die untere leitfähige Schicht des Mehrfachschichtsubstrats verbindet, füllmetallisiert wird, wird die Füllmetallisierung mit einer Stromdichte von 1,5 A/dm2 ausgeführt, die in dem zulässigen Strombereich des Metallisierungsbades liegt, um eine Schicht in einer Dicke von 1 µm oder mehr aufzutragen. Daraufhin wird der Rest der Metallisierung bei einer Stromdichte ausgeführt, die größer als 1,5 A/dm2 ist. Somit wird die Ablagerung von Dendritkristallen verhindert und Kupfer wird dicht und gleichförmig auf der Oberfläche der chemischen Verkupferungsschicht 14 elektrolytisch aufgebracht. Ebenso treten in den Durchgangsöffnungen keine Fehlerstellen auf, die die Zuverlässigkeit beeinflussen, so dass die Durchgangsöffnungen in einer kurzen Zeit metallisiert sind.
    • 2. Die elektrolytische Verkupferung wird mit einer Impulsmetallisierung ausgeführt, die wechselnde positive Impulse und negative Impulse umfasst, wobei für die positiven Impulse eine größere Leitgröße eingestellt ist. Folglich wird im Gegensatz zu einer Metallisierung mit einem Gleichstrom einer hohen Stromdichte verhindert, dass die Metallisierungsschicht bei der Öffnung jeder Durchgangsöffnung 13 schnell gebildet wird. Somit wird die Öffnung jeder Durchgangsöffnung 13 nicht blockiert, während noch ein Freiraum in der Durchgangsöffnung 13 vorhanden ist.
    • 3. Wenn die elektrolytische Verkupferung ausgeführt wird, umfassen sowohl die Metallisierung der ersten Stufe der niedrigen Stromdichte als auch die Metallisierung der zweiten Stufen der hohen Stromdichte wechselnde positive Impulse und negative Impulse, wobei für die positiven Impulse eine größere Leitgröße eingestellt ist. Folglich wird eine Füllmetallisierungsschicht mit ausreichender Zuverlässigkeit in einer kurzen Zeit ausgebildet.
    • 4. Das Verhältnis t1/t2, d. h. einer Leitungszeit t1 der positiven Impulse zu einer Leitungszeit t2 der negativen Impulse der Impulsmetallisierung, ist auf ein Verhältnis zwischen 5/1 bis 30/1 eingestellt. Folglich wird die Metallisierung in einer stabilen Weise ausgeführt und die Füllmetallisierungsschicht 16 wird mit einer ausreichenden Zuverlässigkeit gebildet.
    • 5. Das Verhältnis F/R, d. h. eines Stromwerts F der positiven Impulse zu einem Stromwert R der negativen Impulse der Impulsmetallisierung, ist auf ein Verhältnis zwischen 1/2 bis 1/5 eingestellt. Folglich wird die Metallisierung in einer stabilen Weise ausgeführt und die Füllmetallisierungsschicht 16 wird mit einer ausreichenden Zuverlässigkeit gebildet.
  • Es ist für einen Fachmann ersichtlich, dass die vorliegende Erfindung in vielen anderen spezifischen Formen umgesetzt werden kann, ohne den Bereich der Erfindung zu verlassen. Es ist insbesondere ersichtlich, dass die Erfindung in den nachstehenden Formen umgesetzt werden kann.
    • - Bei der Metallisierung mit hoher Stromdichte muss die Stromdichte nicht konstant sein. Die Stromdichte kann mit einer konstanten oder diskreten Rate vergrößert werden. Beispielsweise kann zur Einstellung der Durchschnittstromdichte bei der Metallisierung mit hoher Stromdichte auf einen vorbestimmten Wert (beispielsweise 3 A/dm2) die Stromdichte von einem Wert, der kleiner als 3 A/dm2 ist, zu einem Wert verändert werden, der größer ist als 3 A/dm2.
    • - Die elektrolytische Verkupferung zur Aufbringung einer Dicke von 1 µm oder mehr mit einer Stromdichte, die kleiner oder gleich 1,5 A/dm2 ist, in einem zulässigen Strombereich des Metallisierungsbades kann vielmehr durch Zufuhr einer Gleichstrom- bzw. DC-Energie als durch eine Impulsmetallisierung ausgeführt werden, und die nachfolgende elektrolytische Verkupferung mit einer hohen Stromdichte kann unter Verwendung der Impulsmetallisierung ausgeführt werden.
    • - Der Durchmesser der Durchgangsöffnungen 13 ist nicht auf 40 µm begrenzt, sondern die vorliegende Erfindung kann bei Durchgangsöffnungen, die Durchmesser aufweisen, die größer als 40 µm sind, oder bei Durchgangsöffnungen angewendet werden, die Durchmesser aufweisen, die ungefähr 20 µm betragen, welche kleiner als 40 µm sind.
  • Folglich sind die vorliegenden Beispiele und Ausführungsbeispiele als Veranschaulichung und nicht als Einschränkung zu verstehen und die Erfindung ist nicht auf die hierbei angegebenen Einzelheiten begrenzt, sondern kann innerhalb des Bereichs sowie von Äquivalenten der beigefügten Patentansprüche modifiziert werden.
  • Wie es vorstehend beschrieben ist, ist ein Verkupferungsverfahren für Durchgangsöffnungen 13 bereitgestellt, die bei einem Mehrfachschichtsubstrat ausgebildet sind. Die Durchgangsöffnung 13 verbindet leitfähige Schichten des Mehrfachschichtsubstrats. Das Verfahren umfasst Schritte zum Ausführen einer chemischen Verkupferung bei einer Innenwand der Durchgangsöffnung 13 und zum Ausführen einer elektrolytischen Verkupferung bei der Innenwand der Durchgangsöffnung 13, bei der die chemische Verkupferung ausgeführt worden ist. Die elektrolytische Verkupferung umfasst eine erste Stufe und eine zweite Stufe. Die erste Stufe wird mit einer Stromdichte kleiner oder gleich 1,5 A/dm2 ausgeführt, um eine Kupferschicht mit einer Dicke von 1 µm oder mehr aufzubringen. Die zweite Stufe wird mit einer Stromdichte ausgeführt, die größer ist als die bei der ersten Stufe.

Claims (12)

1. Verkupferungsverfahren für eine Durchgangsöffnung (13), die bei einem Mehrfachschichtsubstrat ausgebildet ist, wobei die Durchgangsöffnung (13) leitfähige Schichten des Mehrfachschichtsubstrats verbindet, gekennzeichnet durch die Schritte:
Ausführen einer chemischen Verkupferung bei einer Innenwand der Durchgangsöffnung (13),
Ausführen einer elektrolytischen Verkupferung bei der Innenwand der Durchgangöffnung (13), bei der die chemische Verkupferung ausgeführt worden ist, wobei die elektrolytische Verkupferung eine erste Stufe und eine zweite Stufe umfasst, wobei die erste Stufe mit einer Stromdichte ausgeführt wird, die kleiner oder gleich 1,5 A/dm2 ist, um eine Kupferschicht mit einer Dicke von 1 µm oder mehr aufzubringen, wobei die zweite Stufe bei einer Stromdichte ausgeführt wird, die größer als die bei der ersten Stufe ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zumindest die zweite Stufe mit einer Impulsmetallisierung ausgeführt wird, bei der positive Impulse und negative Impulse wechselnd zugeführt werden, und wobei eine Leitgröße der positiven Impulse größer ist als die der negativen Impulse.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Verhältnis einer Leitungszeit der positiven Impulse zu einer Leitungszeit der negativen Impulse in einem Bereich von 5/1 bis 30/1 liegt.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Verhältnis eines Stromwerts der positiven Impulse zu einem Stromwert der negativen Impulse in einem Bereich von 1/2 bis 1/5 liegt.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass in der ersten Stufe positive Impulse und negative Impulse wechselnd zugeführt werden, wobei die Leitgröße der positiven Impulse größer ist als die der negativen Impulse.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die erste Stufe mit einer Stromdichte vom im Wesentlichen 1 A/dm2 ausgeführt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die zweite Stufe mit einer Stromdichte vom im Wesentlichen 3 A/dm2 ausgeführt wird.
8. Verkupferungsverfahren für eine Durchgangsöffnung (13), die bei einem Mehrfachschichtsubstrat ausgebildet ist, wobei die Durchgangsöffnung (13) leitfähige Schichten des Mehrfachschichtsubstrats verbindet, gekennzeichnet durch die Schritte:
Ausführen einer chemischen Verkupferung bei einer Innenwand der Durchgangsöffnung (13),
Ausführen einer elektrolytischen Verkupferung bei der Innenwand der Durchgangsöffnung (13), bei der die chemische Verkupferung ausgeführt worden ist, wobei die elektrolytische Verkupferung eine erste und eine zweite Stufe umfasst, wobei die erste Stufe mit einer niedrigen Stromdichte ausgeführt wird, wobei die zweite Stufe mit einer Stromdichte ausgeführt wird, die größer ist als die bei der Metallisierung der ersten Stufe, wobei in jeder Stufe positive Impulse und negative Impulse wechselnd zugeführt werden und wobei eine Leitgröße der positiven Impulse größer als die der negativen Impulse.
9. Verfahren nach Anspruch 8 dadurch gekennzeichnet, dass das Verhältnis der Leitungszeit der positiven Impulse zu der Leitungszeit der negativen Impulse in einem Bereich von 5/1 bis 30/1 liegt.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass das Verhältnis eines Stromwerts der positiven Impulse zu einem Stromwert der negativen Impuls in einem Bereich von 1/2 bis 1/5 liegt.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die erste Stufe mit einer Stromdichte ausgeführt wird, die kleiner oder gleich 1,5 A/dm2 ist.
12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass die Stromdichte in der zweiten Stufe im Wesentlichen 3 A/dm2 ist.
DE10236200A 2001-08-08 2002-08-07 Verkupferungsverfahren zum elektrolytischen Füllen von Sacklochbohrungen Expired - Fee Related DE10236200B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001240276A JP4000796B2 (ja) 2001-08-08 2001-08-08 ビアホールの銅メッキ方法
JP2001-240276 2001-08-08

Publications (2)

Publication Number Publication Date
DE10236200A1 true DE10236200A1 (de) 2003-05-22
DE10236200B4 DE10236200B4 (de) 2007-02-22

Family

ID=19070913

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10236200A Expired - Fee Related DE10236200B4 (de) 2001-08-08 2002-08-07 Verkupferungsverfahren zum elektrolytischen Füllen von Sacklochbohrungen

Country Status (6)

Country Link
US (1) US20030102223A1 (de)
JP (1) JP4000796B2 (de)
KR (1) KR100489744B1 (de)
CN (1) CN1215747C (de)
DE (1) DE10236200B4 (de)
TW (1) TWI244882B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004045451A1 (de) * 2004-09-20 2006-03-30 Atotech Deutschland Gmbh Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10355953B4 (de) * 2003-11-29 2005-10-20 Infineon Technologies Ag Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
US20070148420A1 (en) * 2005-12-28 2007-06-28 Intel Corporation Method of making a substrate using laser assisted metallization and patterning with electroless plating without electrolytic plating
KR100728754B1 (ko) 2006-04-11 2007-06-19 삼성전기주식회사 범프를 이용한 인쇄회로기판 및 그 제조방법
CN103444275A (zh) * 2007-06-15 2013-12-11 美录德有限公司 印刷电路板制造用的镀铜填充方法以及使用该镀铜填充方法得到的印刷电路板
JP2010034197A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd ビルドアップ基板
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP5428280B2 (ja) * 2008-10-16 2014-02-26 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
US8500983B2 (en) 2009-05-27 2013-08-06 Novellus Systems, Inc. Pulse sequence for plating on thin seed layers
US9385035B2 (en) 2010-05-24 2016-07-05 Novellus Systems, Inc. Current ramping and current pulsing entry of substrates for electroplating
JP6350062B2 (ja) * 2013-10-09 2018-07-04 日立化成株式会社 多層配線基板の製造方法
JP6350064B2 (ja) * 2013-10-09 2018-07-04 日立化成株式会社 多層配線基板の製造方法
JP6327463B2 (ja) * 2013-10-09 2018-05-23 日立化成株式会社 多層配線基板の製造方法
EP2865787A1 (de) * 2013-10-22 2015-04-29 ATOTECH Deutschland GmbH Kupfergalvanisierungsverfahren
CN103957660A (zh) * 2014-04-30 2014-07-30 惠州市力道电子材料有限公司 含有填充铜柱的高导热陶瓷基板及其制备工艺
JP6641717B2 (ja) * 2015-04-08 2020-02-05 日立化成株式会社 多層配線基板の製造方法
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
KR101935526B1 (ko) * 2017-07-28 2019-04-03 지엔이텍(주) 외부 충격에 강하게 버틸 수 있는 갭 서포터의 제조방법
KR101969647B1 (ko) * 2017-08-29 2019-04-16 주식회사 코리아써키트 포스트를 구비한 회로기판 제조방법
CN111247633A (zh) * 2017-10-19 2020-06-05 朗姆研究公司 单一金属的多浴电镀
JP7063095B2 (ja) * 2018-05-07 2022-05-09 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法
CN108966481A (zh) * 2018-06-25 2018-12-07 中国电子科技集团公司第二十九研究所 一种印制电路板屏蔽墙结构及其实现方法
CN110769616B (zh) * 2018-07-26 2022-08-02 健鼎（无锡）电子有限公司 电路板结构的制造方法
CN112996284A (zh) * 2021-02-18 2021-06-18 福立旺精密机电（中国）股份有限公司 Bga位电镀填盲孔工艺、采用该工艺得到的hdi板及应用hdi板的电子产品

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2393859A1 (fr) * 1977-06-10 1979-01-05 Sumitomo Naugatuck Procede de preparation d'un article metallise par placage
US4396467A (en) * 1980-10-27 1983-08-02 General Electric Company Periodic reverse current pulsing to form uniformly sized feed through conductors
JP2694802B2 (ja) * 1993-12-28 1997-12-24 日本電気株式会社 プリント配線板の製造方法
JP3481379B2 (ja) * 1995-08-23 2003-12-22 メック株式会社 電気めっき法
KR100361565B1 (ko) * 1997-07-08 2002-11-22 이비덴 가부시키가이샤 인쇄 배선판 및 이의 제조방법
US5972192A (en) * 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
KR20070086863A (ko) * 1998-09-03 2007-08-27 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
JP3177973B2 (ja) * 1999-01-28 2001-06-18 日本電気株式会社 半導体装置の製造方法
US6140241A (en) * 1999-03-18 2000-10-31 Taiwan Semiconductor Manufacturing Company Multi-step electrochemical copper deposition process with improved filling capability
US6340633B1 (en) * 1999-03-26 2002-01-22 Advanced Micro Devices, Inc. Method for ramped current density plating of semiconductor vias and trenches
JP2001152386A (ja) * 1999-07-12 2001-06-05 Applied Materials Inc 高アスペクト比構造のために電気パルス変調を使用する電気化学堆積方法及びシステム
US6309528B1 (en) * 1999-10-15 2001-10-30 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
JP3594894B2 (ja) * 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法
US6872591B1 (en) * 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6432821B1 (en) * 2000-12-18 2002-08-13 Intel Corporation Method of copper electroplating

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004045451A1 (de) * 2004-09-20 2006-03-30 Atotech Deutschland Gmbh Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
DE102004045451B4 (de) * 2004-09-20 2007-05-03 Atotech Deutschland Gmbh Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
US9445510B2 (en) 2004-09-20 2016-09-13 Atotech Deutschland Gmbh Galvanic process for filling through-holes with metals, in particular of printed circuit boards with copper
US9526183B2 (en) 2004-09-20 2016-12-20 Atotech Deutschland Gmbh Galvanic process for filling through-holes with metals, in particular of printed circuit boards with copper

Also Published As

Publication number Publication date
JP4000796B2 (ja) 2007-10-31
CN1402608A (zh) 2003-03-12
JP2003060349A (ja) 2003-02-28
KR100489744B1 (ko) 2005-05-16
TWI244882B (en) 2005-12-01
US20030102223A1 (en) 2003-06-05
KR20030014628A (ko) 2003-02-19
CN1215747C (zh) 2005-08-17
DE10236200B4 (de) 2007-02-22

Similar Documents

Publication Publication Date Title
DE10236200B4 (de) Verkupferungsverfahren zum elektrolytischen Füllen von Sacklochbohrungen
DE602004012910T2 (de) Kupferfolie für gedruckte Leiterplatten mit feinen Strukturen und Herstellungsverfahren
DE69830701T2 (de) Verfahren zur Herstellung eines verkupferten Aluminium Drahts
DE69837224T2 (de) Mit bleifreiem Lötmittel verbundene elektronische Vorrichtung
DE60015686T2 (de) Beschichteter Metallartikel mit mehrlagiger Oberflächenbeschichtung für Porositätsverminderung
DE1078197B (de) Gedruckte Schaltung
DE2610470A1 (de) Loesung zum nichtgalvanischen verkupfern
DE1765164C3 (de) Verfahren zur Bindung von Stromleitern
DE10113767A1 (de) Elektrolytisches Plattierungsverfahren und Vorrichtung für eine Leiterbahnplatine
DE3016132A1 (de) Verfahren zur herstellung von gegen hitzeschockeinwirkung widerstandsfaehigen gedruckten schaltungen
DE112014005145B4 (de) Plattenanschluss, Herstellungsverfahren hierfür und Plattenverbinder
DE19740431C1 (de) Verfahren zum Metallisieren eines elektrisch nichtleitende Oberflächenbereiche aufweisenden Substrats
DE3741459C1 (de) Verfahren zur Herstellung durchkontaktierter Leiterplatten
DE10236201A1 (de) Verfahren zur Schmutzentfernung aus Durchgangslöchern
DE102017113721A1 (de) Platine mit einem Dicke-Wand-Durchgang und Verfahren zur Herstellung derselben
EP0213542A1 (de) Konditionierungsmittel für die Behandlung von Basismaterialien
DE102020102367A1 (de) Komponententräger mit einer Durchgangsöffnung mit einer zusätzlichen Plattierungsstruktur zwischen Seitenwänden und einer plattierten Brückenstruktur
DE10052960B4 (de) Bleifreie Chemisch-Nickellegierung und Verfahren zu Ihrer Herstellung
DE3325133A1 (de) Mikrowellenschaltungsplatte und verfahren zu ihrer herstellung
DE4201129A1 (de) Verdrahtungsplatten und verfahren zur herstellung derselben
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
DE1920585A1 (de) Verfahren zum Herstellen eines mit Loetmittel ueberzogenen,elektrisch leitenden Elementes
DE69931551T2 (de) Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte
DE3347194C2 (de) Verfahren zur mehrstufigen, stromlosen Verkupferung von Leiterplatten
DE1811377A1 (de) Verfahren zur Herstellung gedruckter Leiterplatten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301