JP2010536178A - スルーボディ導電性ビアを備えたパッケージ化された集積回路デバイス、及び、それを製造する方法 - Google Patents

スルーボディ導電性ビアを備えたパッケージ化された集積回路デバイス、及び、それを製造する方法 Download PDF

Info

Publication number
JP2010536178A
JP2010536178A JP2010520232A JP2010520232A JP2010536178A JP 2010536178 A JP2010536178 A JP 2010536178A JP 2010520232 A JP2010520232 A JP 2010520232A JP 2010520232 A JP2010520232 A JP 2010520232A JP 2010536178 A JP2010536178 A JP 2010536178A
Authority
JP
Japan
Prior art keywords
die
individual
dies
embedded
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010520232A
Other languages
English (en)
Other versions
JP5723153B2 (ja
JP2010536178A5 (ja
Inventor
ジャン，トンビ
ポー チア，ヤン
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2010536178A publication Critical patent/JP2010536178A/ja
Publication of JP2010536178A5 publication Critical patent/JP2010536178A5/ja
Application granted granted Critical
Publication of JP5723153B2 publication Critical patent/JP5723153B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

少なくともその一部が封入材料のボディ（２０）内に位置付けられる少なくとも一つの集積回路ダイ（１２）と、封入材料のボディを貫いて伸びる少なくとも一つの導電性ビア（３２、３４）と、を含むデバイス（４００）が開示される。

Description

ここで開示されるこの主題は、概して、集積回路デバイスのパッケージングの分野を対象とし、特に、スルーボディ（through-body）導電性ビアを備えたパッケージ化された集積回路デバイス、及び、それを製造するさまざまな方法を対象とする。
集積回路技術は、数多くのいろいろな機能回路を構築するために、例えば、トランジスタ、レジスタ、キャパシタなどの電気デバイスを使用する。これらの回路の複雑さは、その回路がその意図された機能を実行できるように、ますます多くの連結された電気デバイスの使用を要求する。トランジスタの数が増加するにつれて、集積回路の寸法は小さくなる。半導体産業における１つの課題は、同一および／または異なるウェハーまたはチップ上に作製された回路デバイスを、電気的に接続し且つパッケージ化する改善された方法を開発することである。一般に、半導体産業では、シリコンチップ／ダイ上により小さい表面領域を占めるトランジスタを構成することが望ましい。
半導体デバイスのアセンブリの製造では、単一の半導体ダイが密封されたパッケージの各々に組み込まれるのが最も一般的である。dual inline packages (DIP), zig-zag inline packages (ZIP), small outline J-bends (SOJ), thin small outline packages (TSOP), plastic leaded chip carriers (PLCC), small outline integrated circuits (SOIC), plastic quad flat packs (PQFP), 及びinterdigitated leadframe (IDF)を含む、多くの異なるパッケージスタイルが使用される。ある半導体デバイスのアセンブリは、封入前に、例えば、回路基板などの基板に接続される。製造者は、パッケージ化された集積回路デバイスのサイズを縮小し、且つ、集積回路デバイスをパッケージ化するときのパッケージ密度を増加することを、常に迫られている。
一部の例では、パッケージ化された集積回路デバイスは、プロットスペース(plot space)を節約する目的で、互いに重なって積層されている。積層されパッケージ化された集積回路デバイスを導電的に互いに接続する先行技術は、典型的には、その接続を確立するための半田ボールやワイヤボンドの形成を伴ってきた。積層されパッケージ化された集積回路デバイスを導電的に互いに接続する、新規且つ改善された技術が望まれている。
本主題は、その中の同じ参照番号は同じ要素を特定する以下の添付図面とともに、以下の記載を参照することで、理解されうる。
図１は、ここで記載されるように、複数の導電性のスルーボディビアを備えた、実例となるパッケージ化された集積回路ダイの概略図である。 図２は、ここで記載されるように、複数の導電性のスルーボディビアを備えた、複数のダイからなる実例となるパッケージ化された集積回路の概略図である。 図３は、ここで開示される、実例となる積層されパッケージ化されたデバイスの概略断面図である。 図４は、ここで開示される、別の実例となる積層されパッケージ化されたデバイスの概略断面図である。 図５は、ここで開示される、さらに別の実例となる積層されパッケージ化されたデバイスの概略断面図である。 図６Ａは、ここで開示される、積層されパッケージ化されたデバイスの一実例となる形成方法を概略的に描写する。 図６Ｂは、ここで開示される、積層されパッケージ化されたデバイスの一実例となる形成方法を概略的に描写する。 図６Ｃは、ここで開示される、積層されパッケージ化されたデバイスの一実例となる形成方法を概略的に描写する。 図６Ｄは、ここで開示される、積層されパッケージ化されたデバイスの一実例となる形成方法を概略的に描写する。 図６Ｅは、ここで開示される、積層されパッケージ化されたデバイスの一実例となる形成方法を概略的に描写する。 図６Ｆは、ここで開示される、積層されパッケージ化されたデバイスの一実例となる形成方法を概略的に描写する。 図６Ｇは、ここで開示される、積層されパッケージ化されたデバイスの一実例となる形成方法を概略的に描写する。 図６Ｈは、ここで開示される、積層されパッケージ化されたデバイスの一実例となる形成方法を概略的に描写する。 図７Ａは、ここで開示される、積層されパッケージ化されたデバイスの別の実例となる形成方法を概略的に描写する。 図７Ｂは、ここで開示される、積層されパッケージ化されたデバイスの別の実例となる形成方法を概略的に描写する。 図７Ｃは、ここで開示される、積層されパッケージ化されたデバイスの別の実例となる形成方法を概略的に描写する。 図７Ｄは、ここで開示される、積層されパッケージ化されたデバイスの別の実例となる形成方法を概略的に描写する。 図７Ｅは、ここで開示される、積層されパッケージ化されたデバイスの別の実例となる形成方法を概略的に描写する。 図７Ｆは、ここで開示される、積層されパッケージ化されたデバイスの別の実例となる形成方法を概略的に描写する。 図７Ｇは、ここで開示される、積層されパッケージ化されたデバイスの別の実例となる形成方法を概略的に描写する。 図７Ｈは、ここで開示される、積層されパッケージ化されたデバイスの別の実例となる形成方法を概略的に描写する。 図７Ｉは、ここで開示される、積層されパッケージ化されたデバイスの別の実例となる形成方法を概略的に描写する。
ここで開示される主題は、さまざまな変更及び代替形式を許すが、その特定の実施形態が、図面において例として示され、且つ、ここで詳細に開示される。しかしながら、ここでの特定の実施形態の記載は、発明を開示された特定の形式に制限する意図はなく、むしろ、その意図は、添付されたクレームによって定義されるように、その発明の趣旨及び範囲内にあるすべての変更、均等物、及び代替手段に及ぶことにあることは理解すべきである。
本主題の実例となる実施形態を、以下に記載する。明確化するために、この明細書では、実際の実装のすべてのフィーチャは記載しない。当然のことながら、任意のそのような実際の実施形態の開発では、例えば、実装によって異なるシステム関連及びビジネス関連の制約への適合などの、開発の具体的な目的を達成するために、非常に多くの実装の具体的な決断がなされるに違いない。さらに、そのような開発への取り組みには手間と時間がかかることが認識されるが、それでもなお、この開示の利益を享受する当業者が負う日常的な取り組みであろう。
図面に示されるさまざまな領域及び構造は、精密で且つはっきりした構成及び輪郭として描写されるが、実際には、これらの領域及び構造が図面で示されるほど精密ではないことを当業者は認める。さらに、図面で描写されるさまざまなフィーチャ及びドープされた領域の相対的なサイズは、作製されたデバイス上のそれらのフィーチャまたは領域のサイズと比較して、拡大または縮小されていてもよい。それでもなお、添付された図面は、ここで開示される主題の実例を記載し、且つ、説明するために含まれる。
図１は、ここで記載されるように、パッケージ化された集積回路デバイス１００の実例となる一実施形態を描写する。パッケージ化された集積回路デバイス１００は、複数のボンドパッド１４を有する集積回路ダイ１２と、導電性配線ライン１６（再配線層（RDL）と呼ばれることもある）と、例えば、モールド化合物材料などの、封入材料のボディ２０を貫いて伸びる、少なくとも一つの導電性インターコネクション１８（導電性ビアと呼ばれることもある）と、を含む。導電性ビア１８は、ボディ２０の厚さ、すなわち、ボディ２０の前側１３と後側１５の間、を貫く導電性流路を規定する。導電性ビア１８及び集積回路ダイ１２は、多様な既知の技術及び構造を使用して、互いに導電的に接続されうる。描写された例では、導電性配線ライン１６は、導電性ビア１８を集積回路ダイ１２に導電的に接続する。概略的に描写された複数の半田ボール２４は、既知のプロセス技術に従って、パッケージ化された集積回路デバイス１００上に形成される。半田ボール２４または他の同様なコネクションは、パッケージ化された集積回路デバイス１００を、例えば、プリント回路基板などの他の構造物に導電的に接続するために、採用されうる。図１では、ダイ１２は、封入材料２０のボディに埋め込まれる。ここで使用されるように、一つ以上のダイ１２が封入材料のボディに埋め込まれることが述べられるとき、ダイ１２のボディの一部分だけが封入材料内に位置付けられることが必要であると理解されるべきである。特定の用途によってはその構成が必要に応じて採用されうるが、封入材料がダイ１２のボディの全側面を取り囲むことはかならずしも必要ではない。
図２は、ここで記載されるように、パッケージ化された集積回路デバイス２００の実例となる一実施形態を描写する。パッケージ化された集積回路デバイス２００は、例えば、モールド化合物材料などの、封入材料の単一のボディ２０に埋め込まれた複数の集積回路ダイ１２（２つ示されている）を含む。ここで描写された実例では、ダイ１２の各々は、同じ物理的なサイズを有する。しかしながら、本出願を読み終えた後で当業者によって理解されるように、ダイ１２は同じ物理的なサイズである必要はなく、同じ機能を果たす必要さえない。図２に示されるダイ１２の各々は、複数のボンドパッド１４と、導電性配線ライン１６（再配線層（RDL）と呼ばれることもある）と、封入材料のボディ２０を貫いて伸びる、少なくとも一つの導電性インターコネクション１８（導電性ビアと呼ばれることもある）と、を有する。デバイス２００は、複数の集積回路ダイ１２を含むので、マルチチップモジュール（MCM）であるとみなされうる。図１のように、概略的に描写された複数の半田ボール２４は、既知のプロセス技術に従って、パッケージ化された集積回路デバイス２００上に形成される。半田ボール２４または他の同様なコネクションは、パッケージ化された集積回路デバイス２００を、例えば、プリント回路基板などの他の構造物に導電的に接続するために、採用されうる。
描写される実施形態では、図２の導電性ビア１８の各々は、ボディ１２の厚さを貫いて伸びる。導電性ビア１８と埋め込まれた集積回路ダイ１２との間の導電的な接続は、任意の多様な既知の技術や構造を使用して確立されてもよい。図２に示される例では、導電性ビア１８の少なくとも一つが、一つ以上の配線ライン１６によって、集積回路ダイ１２の一つに導電的に接続され、導電性ビア１８の別の一つは、同様に一つ以上の配線ライン１６によって、他の集積回路ダイ１２に導電的に接続される。
本出願を読み終えた後で当業者によって認識されるように、ここで開示された方法及び技術は、実際には、ダイ１２上に形成されうる任意の種類の集積回路デバイスに適用されてもよい。さらに、概略的に描写されるボンドパッド１４、導電性配線ライン１６、及び、スルーボディ導電性インターコネクション１８の構成及び配置は、その特定の用途に応じて変更しても良い。
図３乃至図５は、積層されパッケージ化された複数の集積回路デバイスの概略断面図である。図３に描写される実例では、積層されたパッケージ３００は、複数の個別の埋め込みダイ１０Ａ乃至ダイ１０Ｄを含む。図３に描写される実例では、個別の埋め込みダイ１０Ａ乃至ダイ１０Ｄが４つだけ実例として描写されている。上述したように、埋め込みダイまたは個別の埋め込みダイに関しては、その構造上の要求は、ダイのボディの一部が封入材料のボディ２０内に位置付けられる、少なくとも一つの集積回路ダイを含むことのみである。しかしながら、本出願を読み終えた後で当業者によって理解されるように、積層されたパッケージ３００内の個別の埋め込みダイ１０の数は、その特定の用途に応じて変更してもよく、つまり、当該スタック３００内の個別の埋め込みダイ１０の数は、図３で描写される実例の４つよりも多くても少なくてもよい。
図３の実例となる個別の埋め込みダイ１０Ａ乃至１０Ｄの各々は、集積回路ダイ１２と、複数のボンドパッド１４と、導電性配線ライン１６（再配線層（RDL）と呼ばれることもある）と、封入された材料のボディ２０を貫いて伸びる、複数の導電性インターコネクション１８（導電性ビアと呼ばれることもある）と、を含む。複数の導電性構造２２は、さまざまな埋め込みダイ１０Ａ乃至１０Ｄの間に電気的な導電路を提供するために、隣接する個別の埋め込みダイ間に設けられる。概略的に描写された複数の半田ボール２４は、既知のプロセス技術に従って、パッケージ化されたダイ１０Ｄ上に形成される。半田ボール２４または他の同様なコネクションは、積層されたパッケージ３００を、例えば、プリント回路基板などの他の構造物に導電的に接続するために、採用されうる。
本出願を読み終えた後で当業者によって認識されるように、ここで開示された方法及び技術は、実際には、ダイ１２上に形成され、且つ、積層された構成でパッケージ化されうる、任意の種類の集積回路デバイスに適用されてもよい。さらに、図３で示される、概略的に描写されるボンドパッド１４、導電性インターコネクション１８、及び導電性構造２２の構成及び配置は、その特定の用途に応じて変更しても良い。図３で描写される実施形態では、パッケージ化されたダイのすべてが、埋め込みダイ１０の前側１３の方向に置かれ、隣接する埋め込みダイ１０の後側１５に面している。
図４は、積層されパッケージ化されたデバイス４００の別の実例となる実施形態を描写する。図３で示された実施形態と同様に、図４の実施形態は、４つの実例となる個別の埋め込みダイ１０Ａ乃至ダイ１０Ｄを含む。図４では、個別の埋め込みダイ１０Ａ乃至１０Ｄは、図４に示される構造にアセンブリ化される前に、グループ１０Ｅ及び１０Ｆとしてアセンブリ化される。第１のグループ１０Ｅは、個別の埋め込みダイ１０Ａ及び１０Ｂを含み、第２のグループ１０Ｆは、個別の埋め込みダイ１０Ｃ及び１０Ｄを含む。複数の導電性インターコネクションまたはビア３２は、第１のグループ１０Ｅを含む複数のダイ１０のボディ２０を貫いて伸び、複数の導電性インターコネクションまたはビア３４は、第２のグループ１０Ｆを含む複数のダイ１０のボディ２０を貫いて伸びる。
複数の導電性構造２２は、２つのグループ１０Ｅと１０Ｆの間に、電気的な導電路を提供する。各グループ内の個別の埋め込みダイ１０は、接着材料２８を使用して、互いに固定されうる。ここで留意すべきは、図４で描写される実例では、隣接する埋め込みダイ１０の後側１５は、互いに向かい合って位置付けられることである。本出願を読み終えた後で当業者によって認識されるように、図４で描写されるように積層されうるグループ、例えば、グループ１０Ｅ及び１０Ｆ、の数は、その特定の用途に応じて変更しても良く、すなわち、図４で描写される実例の２つのグループよりも多いまたは少ないグループが、最終的な積層されたパッケージ４００にアセンブリ化されうる。同様に、各グループ内の個別の埋め込みダイ１０の数は、図４のグループ１０Ｅ及び１０Ｆ内で描写される実例の２つより多くてもよい。
図３及び図４に描写される構造は、必要に応じて組み合わされても良い。例えば、図５は、実例となる積層されパッケージ化されたデバイス５００を描写していて、その中の下位２つの埋め込みダイ１０Ａ及び１０Ｂは、グループ１０Ｅとしてパッケージ化され、上位２つの埋め込みダイ１０Ｃ及び１０Ｄは、図３に描写されるようにパッケージされる。従って、積層されパッケージ化されたデバイスの製造に関連して、プロットスペースの消費が削減され、且つ、パッケージ密度が改善されることから、ここで開示された方法及びデバイスが、高い柔軟性を提供することは明らかである。さらに、図３乃至図５では、個別の埋め込みダイ１０の各々は、その中に埋め込まれた単一の集積回路ダイ１２を有するように描写される。本開示の一態様に従って、個別の埋め込みダイ１０は、図２で描写されるマルチチップの実施形態と同じように、複数の個別の集積回路ダイ１２を含んでもよい。すなわち、ここで開示される方法及びデバイスは、単一または複数の集積回路ダイ１２を含む個別の埋め込みダイ１０に採用されてもよい。その方法は、個別の埋め込みダイの封入材料の単一のボディ２０内に複数の集積回路ダイ１２を埋め込むことに容易に適用し得るが、容易に参照できるように、以下の記載では、単一の集積回路ダイ１２からなる個別の埋め込みダイ１０を参照する。
図６Ａ乃至図６Ｈは、ここで開示されるデバイスの一実例となる形成方法を描写する。図６Ａでは、複数の既知の良好な集積回路ダイ１２は、実例となる犠牲構造３０の上方に前側１３を下にして置かれている。一実例では、犠牲構造３０は、フィルムフレームであり、フィルムフレームは、そのフィルムフレーム全域に位置付けられたダイシングテープを有してもよい。その構造３０は、後で取り除かれる点で犠牲的である。図６Ｂでは、例えば、モールド化合物である封入材料のボディ２０は、集積回路ダイ１２の周囲及び構造３０の上方に形成される。つまり、集積回路ダイ１２は、ボディ２０に埋め込まれる。例えば、射出成形である従来のモールディング技術が、封入材料のボディ２０を形成するために行われてもよい。その後、図６Ｃに示されるように、犠牲構造３０を取り除くことができる。ここで記載される実例では、構造３０は、その構造３０の一部として接着テープを使用することによって、単純に剥がされてもよい。
次に、図６Ｄに示されるように、導電性ライン１６が、従来技術に従って、集積回路ダイ１２の前側１３及びボディ１２の上方に形成される。当然に、導電性ライン１６は、任意の所望の構成を有してもよく、任意の所望の材料から作られてもよい。その後、図６Ｅに示されるように、複数の開口またはビア１７が、図のようにボディ２０を貫いて形成される。開口１７は、多様な既知の技術、例えば、レーザ掘削やエッチングなどによって、形成されてもよい。ある用途では、マスキング層（図示せず）が、開口１７を形成するプロセスの一部として、形成されてもよい。開口１７は、任意の所望の輪郭または構成を呈してもよい。ここで留意すべきは、ここで描写される実例では、開口１７は、埋め込みダイ１０のボディ２０の後側１５から前側１３に向かって、形成されることである。また、この特定の例では、開口１７は、埋め込みダイ１０の前側１３上に形成された導電性インターコネクション１６を露出しているが、貫いて伸びてはいないことも留意すべきである。その後、図６Ｆに示されるように、開口１７は、導電性インターコネクション１８を形成するために、例えば、銅、アルミニウム、銀など、導電性材料で満たされる。導電性材料は、任意の多様な既知の技術、例えば、めっき、蒸着などを使用して、開口１７内に形成されてもよい。また、その特定の用途に応じて、多様な異なる導電性材料が採用されてもよい。
図６Ｇでは、複数の導電性構造２２が、既知の技術を使用して、埋め込みダイ１０Ａ及び１０Ｂ上に形成される。ある場合には、導電性構造２２は、導電性インターコネクション１８を形成するプロセスの一部として、形成されてもよい。その後、図６Ｈに示されるように、ダイシングまたは単一化プロセスがカット線３７に沿って実行され、実例となる個別の埋め込みダイ１０Ａ及び１０Ｂが製造される。
次に、個別の埋め込みダイ１０Ａ及び１０Ｂは、多様なテストが行われ、意図される用途へのそれらの適合性が確認される。埋め込みダイ１０Ａ及び１０Ｂがそのようなテストに首尾よく合格すると、それらは消費者に出荷される状態になる。他の用途では、テストされた埋め込みダイ１０Ａ及び１０Ｂは、ここで描写されるように、積層されパッケージ化されたデバイス３００、４００、５００にアセンブリ化されてもよい。図３で描写された例では、複数の個別の埋め込みダイ１０は、図３に描写されるように位置付けられ、リフロープロセスが実行されて、個別の埋め込みダイ、例えば、ダイ１０Ａ上の導電性構造２２と、隣接する埋め込みダイ、例えば、ダイ１０Ｂ上の導電性インターコネクション１８との間に電気的な接続が確立される。実例となる半田ボール２４は、従来技術を使用して、実例となるダイ１０上に形成されてもよい。半田ボール２４は、リフロープロセス中の任意の時点で形成されてもよい。例えば、半田ボール２４は、埋め込みダイ１０Ａ乃至１０Ｄのすべてが図３に描写されるようにアセンブリ化された後に、形成されてもよい。あるいは、半田ボール２４は、図３に描写されるように、他の個別の埋め込みダイとともに個別の埋め込みダイ１０Ｄをアセンブリ化する前に、個別の埋め込みダイ１０Ｄの上方に形成されてもよい。
図７Ａ乃至図７Ｉは、ここで開示されるデバイスの別の実例となる形成方法を描写する。図７Ａ乃至図７Ｄで描写される工程は、図６Ａ乃至図６Ｄに関して前述された工程と同じである。従って、図７Ａ乃至図７Ｄの詳細な解説は繰り返さない。図７Ｅでは、図７Ｄで描写される複数の構造が、接着材料２８を使用して互いに固定される。その後、図７Ｆで、図７Ｅに描写される組み合わせ構造のボディ２０を貫いて、複数の開口またはビア３１が形成される。開口３１は、多様な既知の技術、例えば、レーザ掘削やエッチングなどによって、形成されてもよい。ある用途では、マスキング層（図示せず）が、開口３１を形成するプロセスの一部として、形成されてもよい。開口３１は、任意の所望の輪郭または構成であってもよい。ここで留意すべきは、ここで描写される実例では、開口３１は、個別の構造の各々の前側１３上に形成された導電性インターコネクション１６を貫いて伸びることである。その後、図７Ｇに示されるように、開口３１は、スルーボディ導電性ビア３２を形成するために、例えば、銅、アルミニウム、銀などの、導電性材料で満たされる。導電性材料は、任意の多様な既知の技術、例えば、めっき、蒸着などを使用して、開口３１内に形成されてもよく、また、その特定の用途に応じて、多様な異なる導電性材料が採用されてもよい。
図７Ｈでは、複数の導電性構造２２が、既知の技術を使用して、図７Ｇに描写される構造上に形成される。ある場合には、導電性構造２２は、導電性インターコネクション３２を形成するプロセスの一部として、形成されてもよい。次に、図７Ｉに示されるように、ダイシングまたは単一化プロセスがカット線３７に沿って実行されて、実例となる個別の埋め込みのグループ１０Ｅ及び１０Ｆが製造される。
次に、埋め込みダイのグループ１０Ｅ及び１０Ｆは、多様なテストが行われて、意図される用途へのそれらの適合性が確認される。グループ１０Ｅ及び１０Ｆがそのようなテストに首尾よく合格すると、それらは消費者に出荷される状態になる。ある用途では、埋め込みダイのグループ１０Ｅ及び１０Ｆは、ここで記載されるように、積層されパッケージ化されたデバイスにアセンブリ化されてもよい。図４で描写された例では、埋め込みダイのグループ１０Ｅ及び１０Ｆは、図４に描写されるように位置付けられ、リフロープロセスが実行されて、第１のグループ１０Ｅ上の導電性構造２２と、隣接するグループ１０Ｆ上の導電性ビア３２との間に電気的な接続が確立される。実例となる半田ボール２４は、従来技術を使用して、グループ１０Ｆ内の実例となる個別の埋め込みダイ上に形成されてもよい。半田ボール２４は、リフロープロセス中の任意の時点で形成されてもよい。例えば、半田ボール２４は、２つの実例となるグループ１０Ｅ及び１０Ｆが図４に描写されるようにアセンブリ化された後に、形成されてもよい。あるいは、半田ボール２４は、図４に描写されるように、２つのグループを一緒にアセンブリ化する前に、グループ１０Ｆ内の個別の埋め込みダイの一つの上方に形成されてもよい。
本出願を読み終えた後で当業者によって認識されるように、本開示は、個別のダイをパッケージ化し、且つ、積層されパッケージ化された集積回路デバイスを提供する、非常に効果的な手段を提供し得る。ここで実行されるプロセスの多くは、一度に個々のダイ一つでそのような動作が実行されるのとは対照的に、一度に複数のダイで実行されうる。例えば、２つの実例となるダイ１２は、図６Ａ乃至図６Ｈ及び図７Ａ乃至図７Ｉで描写されるが、ここで記載されたプロセス工程は、採用されるプロセスツールのプロセス性能に応じて、任意の所望の数のダイで実行されてもよい。要するに、ウェハーレベルプロセス技術が、パッケージ化動作の効率を向上させるために採用されてもよく、つまり、プロセス動作は、同時に複数のダイで実行されうる。

Claims (53)

  1. 少なくともその一部が封入材料のボディ内に位置付けられる、少なくとも一つの集積回路ダイと、
    前記封入材料のボディを貫いて伸びる、少なくとも一つの導電性ビアと、を含む
    ことを特徴とするデバイス。
  2. 請求項１に記載のデバイスにおいて、
    前記デバイスは、各々が前記封入材料のボディ内に位置付けられる部分を有する、複数の個別の集積回路ダイを含む
    ことを特徴とするデバイス。
  3. 請求項２に記載のデバイスにおいて、
    前記デバイスは、前記封入材料のボディを貫いて伸びる、複数の前記導電性ビアを含み、
    前記導電性ビアの少なくとも一つは、前記複数の集積回路ダイの一つに、導電的に接続され、
    前記導電性ビアの別の一つは、前記複数の集積回路ダイの別の一つに、導電的に接続される
    ことを特徴とするデバイス。
  4. 請求項１に記載のデバイスにおいて、
    前記少なくとも一つの導電性ビアは、導電性配線ラインによって、前記少なくとも一つの集積回路ダイに、導電的に接続される
    ことを特徴とするデバイス。
  5. 請求項１に記載のデバイスにおいて、
    前記少なくとも一つの導電性ビアは、前記封入材料のボディの厚さを貫いて伸びる
    ことを特徴とするデバイス。
  6. 請求項１に記載のデバイスにおいて、
    前記少なくとも一つの導電性ビアは、前記封入材料のボディの前側と後側の間に導電性流路を規定する
    ことを特徴とするデバイス。
  7. 各々が封入材料の単一のボディに埋め込まれる、複数の集積回路ダイと、
    前記封入材料のボディを貫いて伸びる、複数の導電性ビアと、を含む
    ことを特徴とするデバイス。
  8. 請求項７に記載のデバイスにおいて、
    前記導電性ビアの少なくとも一つは、前記複数の集積回路ダイの一つに、導電的に接続され、
    前記導電性ビアの別の一つは、前記複数の集積回路ダイの別の一つに、導電的に接続される
    ことを特徴とするデバイス。
  9. 請求項８に記載のデバイスにおいて、
    前記導電性ビアは、導電性配線ラインによって、それぞれの前記集積回路ダイに、導電的に接続される
    ことを特徴とするデバイス。
  10. 請求項７に記載のデバイスにおいて、
    前記複数の導電性ビアは、前記封入材料の前記単一のボディの厚さを貫いて伸びる
    ことを特徴とするデバイス。
  11. 請求項７に記載のデバイスにおいて、
    前記複数の導電性ビアは、前記封入材料の前記単一のボディの前側と後側の間に複数の導電性流路を規定する
    ことを特徴とするデバイス。
  12. 請求項７に記載のデバイスにおいて、
    前記複数のダイの各々は、同じ物理的サイズを有する
    ことを特徴とするデバイス。
  13. 複数の個別の埋め込みダイであって、
    前記個別の埋め込みダイの各々が、封入材料のボディと、前記封入材料のボディを貫いて伸びる少なくとも一つの導電性ビアと、を含み、
    前記複数の埋め込みダイが、互いに隣接して位置付けられる、という前記複数の個別の埋め込みダイと、
    隣接する個別の埋め込みダイの間に位置付けられる少なくとも一つの導電性構造であって、
    前記導電性構造が、隣接する個別の埋め込みダイ内の導電性ビア間に、電気的な導電路を提供する、という前記少なくとも一つの導電性構造と、を含む
    ことを特徴とするデバイス。
  14. 請求項１３に記載のデバイスにおいて、
    前記導電性ビアは、前記封入材料のボディの厚さを貫いて伸びる
    ことを特徴とするデバイス。
  15. 請求項１３に記載のデバイスにおいて、
    前記複数の個別の埋め込みダイの少なくとも一つは、単一の集積回路ダイを含む
    ことを特徴とするデバイス。
  16. 請求項１３に記載のデバイスにおいて、
    前記複数の個別の埋め込みダイの少なくとも一つは、複数の集積回路ダイを含む
    ことを特徴とするデバイス。
  17. 請求項１３に記載のデバイスにおいて、
    前記複数の個別の埋め込みダイは、垂直上方に互いに積層される
    ことを特徴とするデバイス。
  18. 請求項１７に記載のデバイスにおいて、
    前記複数の個別の埋め込みダイは、前記個別の埋め込みダイの一つの前側が隣接する個別の埋め込みダイの後側と向かい合うように、位置付けられる
    ことを特徴とするデバイス。
  19. 第１の埋め込みダイ及び第２の埋め込みダイであって、前記第１の埋め込みダイ及び前記第２の埋め込みダイの各々が封入材料のボディを含み、前記第１の埋め込みダイ及び前記第２の埋め込みダイの各々の後側が互いに向かい合って位置付けられる、という前記第１の埋め込みダイ及び前記第２の埋め込みダイと、
    前記第１の埋め込みダイ及び前記第２の埋め込みダイの両方の前記封入材料のボディを貫いて伸びる、導電性ビアと、を含む
    ことを特徴とするデバイス。
  20. 請求項１９に記載のデバイスにおいて、
    前記導電性ビアは、前記第１の埋め込みダイの前側から前記第２の埋め込みダイの前側に伸びる
    ことを特徴とするデバイス。
  21. 請求項１９に記載のデバイスにおいて、さらに、
    前記第１の埋め込みダイと前記第２の埋め込みダイを互いに固定するための、前記第１の埋め込みダイの後側と前記第２の埋め込みダイの後側の間に位置付けられた接着材料を含む
    ことを特徴とするデバイス。
  22. 請求項２１に記載のデバイスにおいて、
    前記第１の埋め込みダイと前記第２の埋め込みダイは、垂直上方に互いに積層される
    ことを特徴とするデバイス。
  23. 第１のグループの埋め込みダイ及び第２のグループの埋め込みダイであって、前記第１のグループの埋め込みダイ及び前記第２のグループの埋め込みダイの各々が、複数の個別の埋め込みダイを含み、前記個別の埋め込みダイの各々が封入材料のボディを含む、という前記第１のグループの埋め込みダイ及び前記第２のグループの埋め込みダイと、
    前記第１のグループの埋め込みダイを貫いて伸びる、少なくとも一つの第１の導電性ビアと、
    前記第２のグループの埋め込みダイを貫いて伸びる、少なくとも一つの第２の導電性ビアと、
    前記第１のグループの埋め込みダイと前記第２のグループの埋め込みダイとの間に位置付けられた、前記第１の導電性ビアと前記第２の導電性ビアとの間に電気的な導電性流路を提供する、少なくとも一つの導電性構造と、を含む
    ことを特徴とするデバイス。
  24. 請求項２３に記載のデバイスにおいて、
    前記第１のグループの埋め込みダイ及び前記第２のグループの埋め込みダイの各々の前記個別の埋め込みダイの各々の後側は互いに向かい合って位置付けられる
    ことを特徴とするデバイス。
  25. 請求項２４に記載のデバイスにおいて、
    前記第１の導電性ビアは、前記第１のグループの埋め込みダイ内の個別の埋め込みダイの前側から、前記第１のグループの埋め込みダイ内の別の個別の埋め込みダイの前側へ、伸びる
    ことを特徴とするデバイス。
  26. 請求項２４に記載のデバイスにおいて、さらに、
    前記個別の埋め込みダイの向かい合う前記後側の間に位置付けられる、接着材料を含む
    ことを特徴とするデバイス。
  27. 請求項２３に記載のデバイスにおいて、
    前記第１の導電性ビアは、前記第１のグループの埋め込みダイ内の前記個別の埋め込みダイのすべての前記封入材料のボディを貫いて、形成される
    ことを特徴とするデバイス。
  28. 請求項２７に記載のデバイスにおいて、
    前記第２の導電性ビアは、前記第２のグループの埋め込みダイ内の前記個別の埋め込みダイのすべての前記封入材料のボディを貫いて、形成される
    ことを特徴とするデバイス。
  29. 請求項２３に記載のデバイスにおいて、
    前記個別の埋め込みダイの各々は、単一の集積回路ダイを含む
    ことを特徴とするデバイス。
  30. 請求項２３に記載のデバイスにおいて、
    前記個別の埋め込みダイの各々は、複数の集積回路ダイを含む
    ことを特徴とするデバイス。
  31. 請求項２３に記載のデバイスにおいて、
    前記第１のグループの埋め込みダイ及び前記第２のグループの埋め込みダイは、垂直上方に互いに積層される
    ことを特徴とするデバイス。
  32. 少なくとも一つの集積回路ダイの少なくとも一部の周囲に、封入材料のボディを形成する工程と、
    前記封入材料のボディを貫いて伸びる、少なくとも一つの導電性ビアを形成する工程と、
    前記少なくとも一つの導電性ビアを、前記少なくとも一つの集積回路ダイに、導電的に接続する工程と、を含む
    ことを特徴とする方法。
  33. 請求項３２に記載の方法において、
    前記導電性ビアを形成する工程は、
    前記封入材料のボディに開口を形成する工程と、
    前記開口を導電性材料で満たす工程と、を含む
    ことを特徴とする方法。
  34. 請求項３２に記載の方法において、
    前記少なくとも一つの導電性ビアを前記少なくとも一つの集積回路ダイに導電的に接続する工程は、前記少なくとも一つの導電性ビアと前記少なくとも一つの集積回路に接続される、少なくとも一つの導電性配線ラインを形成する工程を含む
    ことを特徴とする方法。
  35. 請求項３２に記載の方法において、
    前記封入材料のボディを形成する工程は、前記封入材料のボディを形成するために、射出成形プロセスを実行する工程を含む
    ことを特徴とする方法。
  36. 請求項３２に記載の方法において、
    前記封入材料のボディを形成する工程は、複数の個別の集積回路ダイの周囲に、前記封入材料のボディを形成する工程を含む
    ことを特徴とする方法。
  37. 請求項３６に記載の方法において、さらに、
    各々が単一の集積回路ダイからなる複数の個別の埋め込みダイを画定するために、単一化プロセスを実行する工程を含む
    ことを特徴とする方法。
  38. 請求項３７に記載の方法において、さらに、
    複数の前記個別の埋め込みダイを互いに隣接して位置付ける工程と、
    前記個別の埋め込みダイの第１の個別の埋め込みダイ上の前記導電性ビアを、前記個別の埋め込みダイの第２の個別の埋め込みダイ上の前記導電性ビアに、導電的に接続する工程と、を含む
    ことを特徴とする方法。
  39. 請求項３８に記載の方法において、
    前記複数の前記個別の埋め込みダイは、第１の個別の埋め込みダイの前側が隣接する個別の埋め込みダイの後側と向かい合うように、位置付けられる
    ことを特徴とする方法。
  40. 請求項３８に記載の方法において、
    前記第１の個別の埋め込みダイ上の前記導電性ビアと前記第２の個別の埋め込みダイ上の前記導電性ビアを導電的に接続する工程は、前記第１の個別の埋め込みダイと前記第２の個別の埋め込みダイ間に、導電性構造を形成する工程を含む
    ことを特徴とする方法。
  41. 請求項３９に記載の方法において、さらに、
    前記第１の個別の埋め込みダイの上方に、前記第２の個別の埋め込みダイを積層する工程を含む
    ことを特徴とする方法。
  42. 請求項３６に記載の方法において、さらも、
    各々が複数の集積回路ダイからなる複数の個別の埋め込みダイを画定するために、単一化プロセスを実行する工程を含む
    ことを特徴とする方法。
  43. 請求項４２に記載の方法において、さらに、
    複数の前記個別の埋め込みダイを、互いに隣接して位置付ける工程と、
    前記個別の埋め込みダイの第１の個別の埋め込みダイ上の前記導電性ビアを、前記個別の埋め込みダイの第２の個別の埋め込みダイ上の前記導電性ビアに、導電的に接続する工程と、を含む
    ことを特徴とする方法。
  44. 請求項４３に記載の方法において、
    前記複数の個別の埋め込みダイは、第１の個別の埋め込みダイの第１面が隣接する個別の埋め込みダイの後側と向かい合うように、位置付けられる
    ことを特徴とする方法。
  45. 請求項４３に記載の方法において、
    前記第１の個別の埋め込みダイ上の前記導電性ビアと前記第２の個別の埋め込みダイ上の前記導電性ビアを導電的に接続する工程は、前記第１の個別の埋め込みダイと前記第２の個別の埋め込みダイ間に、導電性構造を形成する工程を含む
    ことを特徴とする方法。
  46. 請求項４５に記載の方法において、さらに、
    前記第１の個別の埋め込みダイの上方に、前記第２の個別の埋め込みダイを積層する工程を含む
    ことを特徴とする方法。
  47. 第１の個別の埋め込みダイを第２の個別の埋め込みダイと隣接して位置付ける工程であって、前記第１の個別の埋め込みダイ及び前記第２の個別の埋め込みダイの各々が封入材料のボディを含む、という工程と、
    前記第１の個別の埋め込みダイ及び前記第２の個別の埋め込みダイの両方の前記封入材料のボディを貫いて伸びる、少なくとも一つの導電性ビアを形成する工程と、を含む
    ことを特徴とする方法。
  48. 請求項４７に記載の方法において、さらに、
    前記少なくとも一つの導電性ビアを、前記第１の個別の埋め込みダイと前記第２の個別の埋め込みダイの一方内の少なくとも一つの集積回路ダイに、導電的に接続する工程を含む
    ことを特徴とする方法。
  49. 請求項４７に記載の方法において、
    前記第１の個別の埋め込みダイと前記第２の個別の埋め込みダイの少なくとも一方は、単一の集積回路ダイを含む
    ことを特徴とする方法。
  50. 請求項４７に記載の方法において、
    前記第１の個別の埋め込みダイと前記第２の個別の埋め込みダイの少なくとも一方は、複数の集積回路ダイを含む
    ことを特徴とする方法。
  51. 請求項４７に記載の方法において、さらに、
    前記少なくとも一つの導電性ビアを形成する工程の前に、前記第１の個別の埋め込みダイと前記第２の個別の埋め込みダイを互いに固定する工程を含む
    ことを特徴とする方法。
  52. 請求項５１に記載の方法において、
    前記第１の個別の埋め込みダイと前記第２の個別の埋め込みダイを互いに固定する工程は、前記第１の個別の埋め込みダイと前記第２の個別の埋め込みダイの少なくとも一方に、接着材料を適用する工程を含む
    ことを特徴とする方法。
  53. 請求項４７に記載の方法において、
    前記第１の個別の埋め込みダイと前記第２の個別の埋め込みダイは、前記第１の個別の埋め込みダイの裏側が、前記第２の個別の埋め込みダイの後側と向かい合うように、位置付けられる
    ことを特徴とする方法。
JP2010520232A 2007-08-07 2008-08-01 スルーボディ導電性ビアを備えたパッケージ化された集積回路デバイス、及び、それを製造する方法 Active JP5723153B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/834,765 US7781877B2 (en) 2007-08-07 2007-08-07 Packaged integrated circuit devices with through-body conductive vias, and methods of making same
US11/834,765 2007-08-07
PCT/US2008/071994 WO2009045626A1 (en) 2007-08-07 2008-08-01 Packaged integrated circuit devices with through- body conductive vias, and methods of making same

Publications (3)

Publication Number Publication Date
JP2010536178A true JP2010536178A (ja) 2010-11-25
JP2010536178A5 JP2010536178A5 (ja) 2011-09-22
JP5723153B2 JP5723153B2 (ja) 2015-05-27

Family

ID=40012850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010520232A Active JP5723153B2 (ja) 2007-08-07 2008-08-01 スルーボディ導電性ビアを備えたパッケージ化された集積回路デバイス、及び、それを製造する方法

Country Status (7)

Country Link
US (7) US7781877B2 (ja)
EP (2) EP2186135A1 (ja)
JP (1) JP5723153B2 (ja)
KR (1) KR101722264B1 (ja)
CN (1) CN101772841B (ja)
TW (1) TWI437683B (ja)
WO (1) WO2009045626A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256844A (ja) * 2011-06-09 2012-12-27 Headway Technologies Inc 積層チップパッケージおよびその製造方法

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
US8044497B2 (en) * 2007-09-10 2011-10-25 Intel Corporation Stacked die package
US7863755B2 (en) * 2008-03-19 2011-01-04 Stats Chippac Ltd. Package-on-package system with via Z-interconnections
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8130527B2 (en) * 2008-09-11 2012-03-06 Micron Technology, Inc. Stacked device identification assignment
US20100133682A1 (en) * 2008-12-02 2010-06-03 Infineon Technologies Ag Semiconductor device
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
JP5215244B2 (ja) * 2009-06-18 2013-06-19 新光電気工業株式会社 半導体装置
US8310835B2 (en) * 2009-07-14 2012-11-13 Apple Inc. Systems and methods for providing vias through a modular component
TWI405306B (zh) 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US8367470B2 (en) * 2009-08-07 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in build-up interconnect structure for short signal path between die
KR101088822B1 (ko) * 2009-08-10 2011-12-01 주식회사 하이닉스반도체 반도체 패키지
US7923304B2 (en) * 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI408785B (zh) 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8138014B2 (en) 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8698322B2 (en) * 2010-03-24 2014-04-15 Oracle International Corporation Adhesive-bonded substrates in a multi-chip module
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) * 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8677613B2 (en) 2010-05-20 2014-03-25 International Business Machines Corporation Enhanced modularity in heterogeneous 3D stacks
US10672748B1 (en) * 2010-06-02 2020-06-02 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
DE102010041129A1 (de) * 2010-09-21 2012-03-22 Robert Bosch Gmbh Multifunktionssensor als PoP-mWLP
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120126399A1 (en) 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8343808B2 (en) 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8841171B2 (en) 2010-11-22 2014-09-23 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
WO2012126377A1 (en) 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
WO2012126374A1 (en) * 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. 3d system-level packaging methods and structures
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8389333B2 (en) * 2011-05-26 2013-03-05 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package containing stacked semiconductor die electrically connected through conductive vias formed in encapsulant around die
US9324659B2 (en) * 2011-08-01 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die
KR20140063631A (ko) * 2011-08-11 2014-05-27 플립칩 인터내셔날, 엘.엘.씨 웨이퍼 레벨 패키징에서 고밀도 인덕터들 및 재배치를 위한 박막 구조
US8765497B2 (en) * 2011-09-02 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging and function tests for package-on-package and system-in-package structures
US9123763B2 (en) 2011-10-12 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure having at least one package comprising one die being disposed in a core material between first and second surfaces of the core material
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8975741B2 (en) 2011-10-17 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming package-on-package structures
US20170374748A1 (en) 2011-10-31 2017-12-28 Unimicron Technology Corp. Package structure and manufacturing method thereof
US11445617B2 (en) * 2011-10-31 2022-09-13 Unimicron Technology Corp. Package structure and manufacturing method thereof
US8623711B2 (en) * 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9219029B2 (en) 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
KR20130123720A (ko) * 2012-05-03 2013-11-13 에스케이하이닉스 주식회사 반도체 칩과 이를 갖는 반도체 패키지 및 이를 이용한 적층 반도체 패키지
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) * 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
TWI497645B (zh) * 2012-08-03 2015-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US8987851B2 (en) * 2012-09-07 2015-03-24 Mediatek Inc. Radio-frequency device package and method for fabricating the same
KR101999262B1 (ko) * 2012-09-12 2019-07-12 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
KR20140111523A (ko) * 2013-03-11 2014-09-19 삼성전자주식회사 반도체 패키지 및 그 제조 방법
EP2781230B1 (de) 2013-03-22 2019-08-21 TecPharma Licensing AG Substanzabgabevorrichtung mit Signalvorrichtung
TWI555166B (zh) * 2013-06-18 2016-10-21 矽品精密工業股份有限公司 層疊式封裝件及其製法
US8941244B1 (en) * 2013-07-03 2015-01-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
CN103474361B (zh) * 2013-09-29 2016-06-01 华进半导体封装先导技术研发中心有限公司 一种嵌入式有源埋入功能基板的封装工艺及封装结构
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP6354285B2 (ja) 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9536753B2 (en) * 2014-10-02 2017-01-03 Texas Instruments Incorporated Circuit substrate interconnect
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
DE102015105692A1 (de) * 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen
US10068181B1 (en) * 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9741620B2 (en) * 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US9673183B2 (en) 2015-07-07 2017-06-06 Micron Technology, Inc. Methods of making semiconductor device packages and related semiconductor device packages
US9768145B2 (en) * 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
FR3041209B1 (fr) * 2015-09-15 2017-09-15 Sagem Defense Securite Systeme electronique compact et dispositif comprenant un tel systeme
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
WO2017111952A1 (en) 2015-12-22 2017-06-29 Intel Corporation Ultra small molded module integrated with die by module-on-wafer assembly
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10429329B2 (en) * 2016-01-29 2019-10-01 Ams Sensors Uk Limited Environmental sensor test methodology
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN110088894B (zh) * 2016-12-21 2023-09-12 株式会社村田制作所 电子部件内置基板的制造方法、电子部件内置基板、电子部件装置及通信模块
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US11328969B2 (en) * 2017-11-16 2022-05-10 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof
US10510705B2 (en) * 2017-12-29 2019-12-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a second encapsulant extending in a cavity defined by a first encapsulant
CN108962772B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
US11251100B2 (en) * 2019-09-25 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an anti-arcing pattern disposed on a passivation layer and method of fabricating the semiconductor structure
IT201900024292A1 (it) * 2019-12-17 2021-06-17 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
KR20220005236A (ko) * 2020-07-06 2022-01-13 삼성전기주식회사 전자부품 내장기판
US11699682B2 (en) * 2020-08-14 2023-07-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN113035724B (zh) * 2021-02-22 2022-07-22 复旦大学 一种多芯片封装结构及其制作方法
CN112768437B (zh) * 2021-04-08 2021-06-18 甬矽电子(宁波)股份有限公司 多层堆叠封装结构和多层堆叠封装结构的制备方法
WO2023201697A1 (en) * 2022-04-22 2023-10-26 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor packaged device and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005632A (ja) * 2003-06-16 2005-01-06 Sony Corp チップ状電子部品及びその製造方法、並びにその実装構造
JP2006203079A (ja) * 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500905A (en) * 1981-09-30 1985-02-19 Tokyo Shibaura Denki Kabushiki Kaisha Stacked semiconductor device with sloping sides
US5034347A (en) * 1987-10-05 1991-07-23 Menlo Industries Process for producing an integrated circuit device with substrate via hole and metallized backplane
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5876765A (en) * 1995-11-09 1999-03-02 Micron Technology, Inc. Injection molding equipment for encapsulating semiconductor die and the like
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US5973393A (en) * 1996-12-20 1999-10-26 Lsi Logic Corporation Apparatus and method for stackable molded lead frame ball grid array packaging of integrated circuits
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
KR100253352B1 (ko) * 1997-11-19 2000-04-15 김영환 적층가능한 반도체 칩 및 적층된 반도체 칩 모듈의 제조 방법
KR100270888B1 (ko) * 1998-04-08 2000-12-01 윤종용 노운 굿 다이 제조장치
SG75958A1 (en) * 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6853503B2 (en) * 2000-09-22 2005-02-08 Pentax Corporation Eccentricity-prevention mechanism for a pair of lens-supporting rings
US6674161B1 (en) * 2000-10-03 2004-01-06 Rambus Inc. Semiconductor stacked die devices
US6476476B1 (en) * 2001-08-16 2002-11-05 Amkor Technology, Inc. Integrated circuit package including pin and barrel interconnects
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP4227341B2 (ja) * 2002-02-21 2009-02-18 セイコーインスツル株式会社 半導体集積回路の構造及びその製造方法
TWI290365B (en) * 2002-10-15 2007-11-21 United Test Ct Inc Stacked flip-chip package
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
US6798057B2 (en) * 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
TWI225280B (en) 2003-06-30 2004-12-11 Advanced Semiconductor Eng Bumping process
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US20050093170A1 (en) * 2003-10-29 2005-05-05 Texas Instruments Incorporated Integrated interconnect package
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
DE102004020497B8 (de) * 2004-04-26 2006-06-14 Infineon Technologies Ag Verfahren zur Herstellung von Durchkontaktierungen und Halbleiterbauteil mit derartigen Durchkontaktierungen
TWI250596B (en) * 2004-07-23 2006-03-01 Ind Tech Res Inst Wafer-level chip scale packaging method
DE102004041889B4 (de) * 2004-08-30 2006-06-29 Infineon Technologies Ag Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
DE102005043557B4 (de) 2005-09-12 2007-03-01 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
US7344917B2 (en) * 2005-11-30 2008-03-18 Freescale Semiconductor, Inc. Method for packaging a semiconductor device
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
US7781877B2 (en) * 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005632A (ja) * 2003-06-16 2005-01-06 Sony Corp チップ状電子部品及びその製造方法、並びにその実装構造
JP2006203079A (ja) * 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256844A (ja) * 2011-06-09 2012-12-27 Headway Technologies Inc 積層チップパッケージおよびその製造方法

Also Published As

Publication number Publication date
TWI437683B (zh) 2014-05-11
US20100320585A1 (en) 2010-12-23
CN101772841A (zh) 2010-07-07
CN101772841B (zh) 2014-06-18
US7781877B2 (en) 2010-08-24
US11594525B2 (en) 2023-02-28
TW200915525A (en) 2009-04-01
US9099571B2 (en) 2015-08-04
EP3528285A1 (en) 2019-08-21
US20230197690A1 (en) 2023-06-22
US11398457B2 (en) 2022-07-26
JP5723153B2 (ja) 2015-05-27
US20200279834A1 (en) 2020-09-03
WO2009045626A1 (en) 2009-04-09
KR20100050511A (ko) 2010-05-13
US20220285325A1 (en) 2022-09-08
US20140242751A1 (en) 2014-08-28
EP2186135A1 (en) 2010-05-19
US10593653B2 (en) 2020-03-17
US20150325554A1 (en) 2015-11-12
US20090039523A1 (en) 2009-02-12
KR101722264B1 (ko) 2017-03-31
US8723307B2 (en) 2014-05-13

Similar Documents

Publication Publication Date Title
US11398457B2 (en) Packaged integrated circuit devices with through-body conductive vias, and methods of making same
KR101522763B1 (ko) 콤포넌트 패키지용 장치 및 방법
KR101277429B1 (ko) 스택 다이 ｂｇａ 또는 ｌｇａ 컴포넌트 어셈블리
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US7344917B2 (en) Method for packaging a semiconductor device
US7154186B2 (en) Multi-flip chip on lead frame on over molded IC package and method of assembly
US7459778B2 (en) Chip on board leadframe for semiconductor components having area array
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
US11670600B2 (en) Panel level metal wall grids array for integrated circuit packaging
JP2003243565A (ja) パッケージ化半導体装置およびその製作方法
US11824001B2 (en) Integrated circuit package structure and integrated circuit package unit
US11616017B2 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
CN117438319A (zh) 无引线框架的方形扁平无引脚（qfn）封装和直接接触互连堆叠结构及其制作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121106

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130206

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131017

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131017

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141021

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141021

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150122

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150327

R150 Certificate of patent or registration of utility model

Ref document number: 5723153

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250