TWI431747B - 具有導線架式接觸指之多晶片封裝構造 - Google Patents
具有導線架式接觸指之多晶片封裝構造 Download PDFInfo
- Publication number
- TWI431747B TWI431747B TW100118190A TW100118190A TWI431747B TW I431747 B TWI431747 B TW I431747B TW 100118190 A TW100118190 A TW 100118190A TW 100118190 A TW100118190 A TW 100118190A TW I431747 B TWI431747 B TW I431747B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- contact finger
- contact
- lead frame
- contact fingers
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Semiconductor Memories (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本發明係有關於半導體裝置之多晶片封裝技術,特別係有關於一種具有導線架式接觸指之多晶片封裝構造。
按,多晶片封裝是一種新的封裝趨勢,允許多個晶片安裝在同一封裝構造,以達到更完整的功能與更大的容量,例如記憶卡(memory card)或快閃記憶體模組(eMMC)。目前多晶片封裝構造所使用的晶片載體是一種例如具有玻纖核心層之印刷電路板或軟性電路板之基板,利用模封形成之封膠體形成於基板之上表面,以密封晶片。除了封裝成本偏高,基板之下表面因無法被封膠體密封保護,容易磨耗受損,並且亦有基板剝離、封裝翹曲與抗濕性較差的問題。故有人提出以導線架取代基板之多晶片封裝技術。
我國專利I335656號(即美國專利7,795,715 B2號)「導線架式之快閃記憶卡」揭示一種使用導線架之記憶卡多晶片封裝構造,導線架具有用以承載晶片之晶片座、引線與接觸墊,然而接觸墊是直接或以個別連結桿連接到封膠體外的金屬框架,在封裝製程中缺乏足夠的固定,一旦晃動或位移,便會造成溢膠或腳位不精確的問題。此外,當連接習知接觸墊之導線架的部位延伸到記憶卡之插接側也會容易發生靜電放電的破壞與接觸墊的剝落。
有鑒於此,本發明之主要目的係在於提供一種具有導線架式接觸指之多晶片封裝構造,可省略基板以降低封裝成本,並可避免習知使用導線架導致接觸墊的溢膠與腳位位移的發生。
本發明之次一目的係在於提供一種具有導線架式接觸指之多晶片封裝構造,有效解決由導線架構成之接觸墊容易晃動與位移的問題。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種具有導線架式接觸指之多晶片封裝構造,包含一導線架、一非導電膠帶、一第一晶片、一第二晶片、複數個銲線、一封膠體以及一金屬鍍層,該導線架係具有一晶片座與複數個第一接觸指,由該晶片座之一側邊係更延伸連接至少一第二接觸指,該第二接觸指係位於該些第一接觸指之間並為成排排列。該非導電膠帶係貼附於該些第一接觸指與該第二接觸指上,以串連固定該些第一接觸指與該第二接觸指。該第一晶片係設置於該晶片座上。該第二晶片係設置於該第一晶片上。該些銲線係電性連接該第一晶片之複數個銲墊至該些第一接觸指與該第二接觸指。該封膠體係密封該晶片座、該第一晶片、該第二晶片及該非導電膠帶並結合該些第一接觸指與該第二接觸指。該金屬鍍層係形成於該些第一接觸指與該第二接觸指之下表面並顯露在該封膠體之外。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述的多晶片封裝構造中,該第一晶片之尺寸係可大於該第二晶片之尺寸。
在前述的多晶片封裝構造中,該第一晶片係可為一記憶體晶片,該第二晶片係可為一控制器晶片。
在前述的多晶片封裝構造中,該封膠體係可具有一記憶卡之外形。
在前述的多晶片封裝構造中,該封膠體係具有一插接側,該導線架係具有複數個第一連結桿與複數個第二連結桿,其中該些第一連結桿係可連接該晶片座至該封膠體之複數個非插接側,而該些第二連結桿係可連接該些第一接觸指中之兩側第一接觸指至該封膠體之該些非插接側。
在前述的多晶片封裝構造中,該第一晶片之一主動面係可形成有一重配置線路層,以電性連接該第二晶片至該些第一接觸指與該第二接觸指。
在前述的多晶片封裝構造中,可另包含至少一被動元件,係設置於該第一晶片上並與該重配置線路層電性連接。
在前述的多晶片封裝構造中,該金屬鍍層係可為一滾鍍鎳金層。
在前述的多晶片封裝構造中,該非導電膠帶之寬度係可小於該些第一接觸指與該第二接觸指之指長度,以使該些第一接觸指與該第二接觸指之上表面保留有複數個供銲線連接之打線區域。
在前述的多晶片封裝構造中,該些第一接觸指與該第二接觸指之厚度係可大於該晶片座之厚度,以使該封膠體覆蓋該晶片座之下表面。
由以上技術方案可以看出,本發明之具有導線架式接觸指之多晶片封裝構造,具有以下優點與功效:
一、可藉由導線架具有兩種接觸指的特殊結構以及與非導電膠帶的貼附關係作為本發明其中之一技術手段,有效整合接觸指使其構成於導線架並且增進在模封前接觸指的固定效果,可省略基板以降低封裝成本,並可避免習知使用導線架導致接觸指的溢膠與腳位位移的發生。
二、可藉由導線架具有兩種接觸指的特殊結構以及與非導電膠帶的貼附關係作為本發明其中之一技術手段,有效解決由導線架構成之接觸指容易晃動與位移的問題。
三、可藉由對於導線架之接觸指之多種固定機構作為本發明其中之一技術手段,使導線架之連結桿不延伸至封膠體之插接側並能減少連結桿的使用數量,達到較佳的抗濕性與靜電放電保護。
四、可藉由該非導電膠帶之寬度與接觸指長度差異作為本發明其中之一技術手段,可使該些第一接觸指與該第二接觸指之上表面保留有複數個供銲線連接之打線區域並使該非導電膠帶能被封膠體完全密封,而不影響產品外觀。
五、可藉由導線架之接觸指與晶片座之厚度差作為本發明其中之一技術手段,使封膠體能覆蓋晶片座之下表面,導線架之結構中僅有接觸指之下表面與連結桿之切割斷面不被封膠體覆蓋,特別適用於低成本記憶卡。
以下將配合所附圖示詳細說明本發明之實施例,然應注意的是,該些圖示均為簡化之示意圖,僅以示意方法來說明本發明之基本架構或實施方法,故僅顯示與本案有關之元件與組合關係,圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製,某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理,以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計,詳細之元件佈局可能更為複雜。
依據本發明之一具體實施例,一種具有導線架式接觸指之多晶片封裝構造100舉例說明於第1圖之截面示意圖與第2圖之透視封膠體之上視示意圖,該多晶片封裝構造100之底視示意圖可參閱第8圖。該多晶片封裝構造100係包含一導線架110、一非導電膠帶120、一第一晶片130、一第二晶片140、複數個銲線151、一封膠體160以及一金屬鍍層170。
該導線架110係為一金屬框架,其金屬材質可為鐵鎳合金或銅合金,作為支撐晶片之骨架與底盤,並且具有可供封膠體包覆填充之間隙,不同於基板的非導電核心與不可被封膠體包覆下表面。如第1與2圖所示,該導線架110係具有一晶片座111與複數個第一接觸指112,這表示該晶片座111與該些第一接觸指112為相同材質並構成於同一導線架。然在完整產品中,該些第一接觸指112係為分離。並且,由該晶片座111之一側邊係更延伸連接至少一第二接觸指113,該第二接觸指113係位於該些第一接觸指112之間並為成排排列。其中該第二接觸指113之寬度可與每一第一接觸指112之寬度相當,但長度可略有不同,例如:該第二接觸指113之長度可略大於該些第一接觸指112之平均長度(如第7圖所示)。該第二接觸指113之作用可為接地或電源之連接,而該些第一接觸指112之主要用途為訊號傳輸。在本實施例中,該些第一接觸指112與該第二接觸指113係作為記憶卡對外之端子金手指。
並且,如第2圖所示,該非導電膠帶120係貼附於該些第一接觸指112與該第二接觸指113上,以串連固定該些第一接觸指112與該第二接觸指113。在本實施例中,該非導電膠帶120係為條狀,其配置方向係與該第二接觸指113之延伸方向為垂直,以能在較短距離下黏附至該些第一接觸指112。如第1圖所示,該非導電膠帶120之下方可形成有一黏著層121,以同時黏附至該第二接觸指113與該些第一接觸指112。因此,在多晶片封裝製程中模封之前,該第二接觸指113因一體連接於該晶片座111而得到腳位固定,該些第一接觸指112則藉由該非導電膠帶120之黏著而能與該第二接觸指113保持良好的固定間隙。
該第一晶片130係設置於該晶片座111上,例如可以利用黏晶膠135黏著該第一晶片130之背面至該晶片座111之上表面。在本實施例中,該黏晶膠135之型態係為複數個條狀,使該第一晶片130之背面亦可被該封膠體160包覆。並且,該第二晶片140係設置於該第一晶片130上。較佳地,該第一晶片130之尺寸係可大於該第二晶片140之尺寸,以作為承載該第二晶片140之母晶片。在本實施例中,該第一晶片130係可為一記憶體晶片,該第二晶片140係可為一控制器晶片。更具體地,該第一晶片130之一主動面係可形成有一重配置線路層180,以電性連接該第二晶片140至該些第一接觸指112與該第二接觸指113。該重配置線路層180係為在晶圓等級以積體電路製程製作的線路層,故不會增加晶片堆疊厚度。其中,該第一晶片130之主動面係為積體電路形成表面,在本實施例中,該主動面係朝上而遠離該晶片座111。
該些銲線151係電性連接該第一晶片130之複數個銲墊至該些第一接觸指112與該第二接觸指113,其中該些銲墊係為重配置銲墊131。在具體結構中,該第一晶片130可另具有複數個原生銲墊132與複數個轉接墊133,而該重配置線路層180係至少包含複數個連接該些原生銲墊132至該些轉接墊133之第一線路181以及複數個連接該些重配置銲墊131至該些轉接墊133之第二線路182(如第3B與5圖所示)。該重配置線路層180係將所有晶片的訊號、接地與電源重新佈置線路,用以將該些重配置銲墊131設置在適當的位置。故該第一晶片130係以打線方式電性連接至該些第一接觸指112與該第二接觸指113。該第二晶片140則以利用打線方式或覆晶接合方式電性連接至該重配置線路層180,在本實施例中,係以另外的複數個銲線152電性連接該第二晶片140之複數個銲墊141與被連接該重配置線路層180之該些轉接墊133。此外,為了能執行該些第一接觸指112與該第二接觸指113之打線連接,較佳地,該非導電膠帶120之寬度係可小於該些第一接觸指112與該第二接觸指113之指長度,以使該些第一接觸指112與該第二接觸指113之上表面保留有複數個供該些銲線151連接之打線區域,可參閱第2圖中該些第一接觸指112與該第二接觸指113朝向該晶片座111且不被該非導電膠帶120覆蓋之區域。並且,該非導電膠帶120與該第一晶片130位在該導線架110之同一設置表面,以供同時密封。
該封膠體160係密封該晶片座111、該第一晶片130、該第二晶片140及該非導電膠帶120並結合該些第一接觸指112與該第二接觸指113。尤佳地,該些第一接觸指112與該第二接觸指113之厚度係可大於該晶片座111之厚度,以使該封膠體160覆蓋該晶片座111之下表面,即相對於供設置該第一晶片130之上表面之另一表面。該封膠體160係由轉移模封或壓縮模封方法形成,該封膠體160係可為模封環氧或合物(Epoxy Molding Compound,EMC)。
在本實施例中,該封膠體160係可具有一記憶卡之外形(如第1、2、7及8圖所示),例如微型快閃記憶卡(micro SD card)。更具體結構中,該封膠體160係具有一插接側161,其係為該封膠體160鄰近該些第一接觸指112與該第二接觸指113之側邊,即朝向記憶體之插接方向,該封膠體160的其餘側邊則為非插接側162。較佳地,該導線架110係具有複數個第一連結桿114與複數個第二連結桿115,其中該些第一連結桿114係可連接該晶片座111至該封膠體160之該些非插接側162,而該些第二連結桿115係可連接該些第一接觸指112中之兩側第一接觸指112A至該封膠體160之該些非插接側162。由於使用了該非導電膠帶120黏貼固定該些第一接觸指112並與該第二接觸指113串連,便可使該些第一接觸指112得到該晶片座111的固定支持,故該些第二連結桿115不需要個別連接該些第一接觸指112至該插接側161,藉以避免靜電放電的破壞並減少連結桿的使用數量。並且,該金屬鍍層170係形成於該些第一接觸指112與該第二接觸指113之下表面並顯露在該封膠體160之外,用以防止該些第一接觸指112與該第二接觸指113之氧化並增進對外導電連接能力。在本實施例中,該金屬鍍層170係可為一滾鍍鎳金層。
此外,該多晶片封裝構造100係可另包含至少一被動元件190,係設置於該第一晶片130上並與該重配置線路層180電性連接。該被動元件190亦被該封膠體160密封。在本實施例中,該第一晶片130另具有複數個被動元件接墊134,可藉由該重配置線路層180之複數個第三線路183連接至部分之該些第二線路182(如第3B及5圖所示)。利用銲料191焊接該些被動元件190之電極至該些被動元件接墊134,以達到該被動元件190在該第一晶片130上的設置。
關於上述具有導線架式接觸指之多晶片封裝構造100之製造方法,第3A至3G圖繪示在製程步驟中各元件之上視示意圖,並說明如後。
首先如第3A與4圖所示,提供該導線架110,該導線架110係包含複數個對應多晶片封裝構造之封裝單元區110A,皆位於一金屬框架116內。在每一封裝單元區110A內係具有該晶片座111與該些第一接觸指112。由該晶片座111之一側邊一體延伸出該第二接觸指113。並以該非導電膠帶120黏附固定該些第一接觸指112與該第二接觸指113。該晶片座111係以該些第一連結桿114連接至該金屬框架116或鄰近封裝單元區110A之第一連結桿。兩側第一接觸指112A係以該些第二連結桿115連接至該金屬框架116或鄰近封裝單元區110A之第二連結桿。藉此,在封裝製程中的模封步驟之前,該些分離之第一接觸指112得到良好的腳位固定。
之後,進行第一次晶片設置步驟。如第3B圖所示,將該第一晶片130設置於該晶片座111上。請再參閱第5圖,該第一晶片130係取自於一晶圓30,而在該第一晶片130係形成在晶圓階段,即該晶圓30尚未切割成個別第一晶片130之前。當該第一晶片130設置於該晶片座111上時,該些重配置銲墊131係靠近該些第一接觸指112與該第二接觸指113,以縮短銲線長度。在一較佳實施例中,如第3C圖所示,設置至少一個之該被動元件190於該第一晶片130上,該被動元件190之電極係對準並焊接至該些被動元件接墊134。
之後,進行第二次晶片設置步驟。如第3D圖所示,將該第二晶片140設置於該第一晶片130上。當該第二晶片140與該重配置線路層180之間為打線連接時,該第二晶片140係不覆蓋該些轉接墊133。接著,執行一打線步驟,如第3E圖所示,以打線方式形成該些銲線151與152,其中該些銲線151係連接該些重配置銲墊131至該些第一接觸指112與該第二接觸指113;該些銲線152係連接該第二晶片140之銲墊至該些轉接墊133。因此,該第二晶片140可電性連接至該第一晶片130以及電性連接至該些第一接觸指112與該第二接觸指113。
之後,進行模封步驟。如第3F圖所示,形成該封膠體160,以密封該第一晶片130、該第二晶片140、該被動元件190、該些銲線151、152與該非導電膠帶120,並結合該導線架110之該第一接觸指112與該第二接觸指113。如第6圖所示,該封膠體160之形成係連續模封在該金屬框架116內之多個封裝單元區,以符合大量生產之要求。
之後,進行一單體化切割步驟。將如第3F圖所示之封膠體160裁切為如第3G圖所示之外觀形狀。由於切割時,所切出的側邊幾乎都是封膠體160的材質,不會切到習知的基板整個側邊,只會切到該些第一連結桿114與該些第二連結桿115,故可以切出較為複雜的形狀,並且該單體化切割步驟亦另可包含成型研磨之次步驟,以達到表面平整無毛邊與降低成本之效益,不會造成習知基板的剝離或分層。較佳地,該些第一連結桿114與該些第二連結桿115之厚度係不大於該晶片座111之厚度,即小於該些第一接觸指112與該第二接觸指113之厚度,使得該些第一連結桿114與該些第二連結桿115之切割斷面不會緊靠到該封膠體160之切割側邊的上下緣,即該些第一連結桿114與該些第二連結桿115之切割斷面之周邊仍被該封膠體160包覆,可減少該些第一連結桿114與該些第二連結桿115的毛邊或鬆動。如第7圖所示,在單體化切割之後,該封膠體160之底面只有顯露該些第一接觸指112與該第二接觸指113之下表面,該晶片座111之下表面以及該些第一連結桿114與該些第二連結桿115之下表面仍被該封膠體160覆蓋。最後,如第8圖所示,在第7圖中該些第一接觸指112與該第二接觸指113之下表面顯露位置以滾鍍方式形成該金屬鍍層170,以製得該多晶片封裝構造100。
因此,本發明之具有導線架式接觸指之多晶片封裝構造可省略基板以降低封裝成本,並可避免習知使用導線架導致接觸指的溢膠與腳位位移的發生,並且有效解決由導線架構成之接觸指容易晃動與位移的問題。
此外,本發明之具有導線架式接觸指之多晶片封裝構造不僅僅限定於快閃記憶卡之應用,藉由導線架之接觸指的位置改變、非導電膠帶之對應形狀或數量的變化與重配置線路層之線路對應變化,本發明亦可應用於快閃記憶體模組(eMMC)。
故以上所述,僅是本發明的較佳實施例而已,並非對本發明作任何形式上的限制,雖然本發明已以較佳實施例揭露如上,然而並非用以限定本發明,任何熟悉本項技術者,在不脫離本發明之技術範圍內,所作的任何簡單修改、等效性變化與修飾,均仍屬於本發明的技術範圍內。
30...晶圓
100...多晶片封裝構造
110...導線架
110A...封裝單元區
111...晶片座
112...第一接觸指
112A...兩側第一接觸指
113...第二接觸指
114...第一連結桿
115...第二連結桿
116...周邊框架
120...非導電膠帶
121...黏著層
130...第一晶片
131...重配置銲墊
132...原生銲墊
133...轉接墊
134...被動元件接墊
135...黏晶膠
140...第二晶片
141...銲墊
151、152...銲線
160...封膠體
161...插接側
162...非插接側
170...金屬鍍層
180...重配置線路層
181...第一線路
182...第二線路
183...第三線路
190...被動元件
191...銲料
第1圖:依據本發明之一具體實施例的一種具有導線架式接觸指之多晶片封裝構造之截面示意圖。
第2圖:依據本發明之一具體實施例的第1圖之多晶片封裝構造透視封膠體之上視示意圖。
第3A至3G圖:依據本發明之一具體實施例的一種具有導線架式接觸指之多晶片封裝構造在製程步驟中各元件之上視示意圖。
第4圖:繪示在第3A圖之提供導線架之步驟中多個封裝單元區構成於一導線架之上視示意圖。
第5圖:繪示在第3B圖之設置第一晶片之步驟之前第一晶片由一晶圓取出之示意圖。
第6圖:繪示在第3F圖之形成封膠體之步驟中封膠體連續覆蓋多個封裝單元區之示意圖。
第7圖:繪示在第3G圖之單體化切割之步驟後封膠體之底面示意圖。
第8圖:繪示在單體化切割之步驟之後於封膠體之底面滾壓形成金屬鍍層之示意圖。
100...多晶片封裝構造
110...導線架
111...晶片座
112...第一接觸指
112A...兩側第一接觸指
113...第二接觸指
114...第一連結桿
115...第二連結桿
120...非導電膠帶
130...第一晶片
131...重配置銲墊
132...原生銲墊
133...轉接墊
134...被動元件接墊
140...第二晶片
151、152...銲線
161...插接側
162...非插接側
180...重配置線路層
190...被動元件
Claims (10)
- 一種具有導線架式接觸指之多晶片封裝構造,包含:一導線架,係具有一晶片座與複數個第一接觸指,由該晶片座之一側邊係更延伸連接至少一第二接觸指,該第二接觸指係位於該些第一接觸指之間並為成排排列;一非導電膠帶,係貼附於該些第一接觸指與該第二接觸指上,以串連固定該些第一接觸指與該第二接觸指;一第一晶片,係設置於該晶片座上;一第二晶片,係設置於該第一晶片上;複數個銲線,係電性連接該第一晶片之複數個銲墊至該些第一接觸指與該第二接觸指;一封膠體,係密封該晶片座、該第一晶片、該第二晶片及該非導電膠帶並結合該些第一接觸指與該第二接觸指;以及一金屬鍍層,係形成於該些第一接觸指與該第二接觸指之下表面並顯露在該封膠體之外。
- 根據申請專利範圍第1項之具有導線架式接觸指之多晶片封裝構造,其中該第一晶片之尺寸係大於該第二晶片之尺寸。
- 根據申請專利範圍第2項之具有導線架式接觸指之多晶片封裝構造,其中該第一晶片係為一記憶體晶片,該第二晶片係為一控制器晶片。
- 根據申請專利範圍第3項之具有導線架式接觸指之多晶片封裝構造,其中該封膠體係具有一記憶卡之外形。
- 根據申請專利範圍第4項之具有導線架式接觸指之多晶片封裝構造,其中該封膠體係具有一插接側,該導線架係具有複數個第一連結桿與複數個第二連結桿,其中該些第一連結桿係連接該晶片座至該封膠體之複數個非插接側,該些第二連結桿係連接該些第一接觸指中之兩側第一接觸指至該封膠體之該些非插接側。
- 根據申請專利範圍第2、3、4或5項之具有導線架式接觸指之多晶片封裝構造,其中該第一晶片之一主動面係形成有一重配置線路層,以電性連接該第二晶片至該些第一接觸指與該第二接觸指。
- 根據申請專利範圍第6項之具有導線架式接觸指之多晶片封裝構造,另包含至少一被動元件,係設置於該第一晶片上並與該重配置線路層電性連接。
- 根據申請專利範圍第1、2、3、4或5項之具有導線架式接觸指之多晶片封裝構造,其中該金屬鍍層係為一滾鍍鎳金層。
- 根據申請專利範圍第1、2、3、4或5項之具有導線架式接觸指之多晶片封裝構造,其中該非導電膠帶之寬度係小於該些第一接觸指與該第二接觸指之指長度,以使該些第一接觸指與該第二接觸指之上表面保留有複數個供銲線連接之打線區域。
- 根據申請專利範圍第1、2、3、4或5項之具有導線架式接觸指之多晶片封裝構造,其中該些第一接觸指與該第二接觸指之厚度係大於該晶片座之厚度,以使該封膠體覆蓋該晶片座之下表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100118190A TWI431747B (zh) | 2011-05-24 | 2011-05-24 | 具有導線架式接觸指之多晶片封裝構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100118190A TWI431747B (zh) | 2011-05-24 | 2011-05-24 | 具有導線架式接觸指之多晶片封裝構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201248813A TW201248813A (en) | 2012-12-01 |
TWI431747B true TWI431747B (zh) | 2014-03-21 |
Family
ID=48138831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100118190A TWI431747B (zh) | 2011-05-24 | 2011-05-24 | 具有導線架式接觸指之多晶片封裝構造 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI431747B (zh) |
-
2011
- 2011-05-24 TW TW100118190A patent/TWI431747B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW201248813A (en) | 2012-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7915716B2 (en) | Integrated circuit package system with leadframe array | |
JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
TWI604591B (zh) | 薄型扇出式多晶片堆疊封裝構造及其製造方法 | |
KR19990006158A (ko) | 볼 그리드 어레이 패키지 | |
KR101123804B1 (ko) | 반도체 칩 및 이를 갖는 적층 반도체 패키지 | |
US20130069223A1 (en) | Flash memory card without a substrate and its fabrication method | |
US8361841B2 (en) | Mold array process method to encapsulate substrate cut edges | |
TW201247093A (en) | Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same | |
US20090146299A1 (en) | Semiconductor package and method thereof | |
CN106847780B (zh) | 框架具有多个臂的半导体器件及相关方法 | |
JP2012033613A (ja) | 半導体装置および半導体装置の製造方法 | |
US20130009294A1 (en) | Multi-chip package having leaderframe-type contact fingers | |
CN104916599B (zh) | 芯片封装方法和芯片封装结构 | |
TW201308548A (zh) | 小基板多晶片記憶體封裝構造 | |
JP4435756B2 (ja) | 半導体装置 | |
US20080164620A1 (en) | Multi-chip package and method of fabricating the same | |
TWI431747B (zh) | 具有導線架式接觸指之多晶片封裝構造 | |
TWI604593B (zh) | 半導體封裝件及其製法 | |
US8723334B2 (en) | Semiconductor device including semiconductor package | |
TWI417039B (zh) | 增進電磁遮蔽層接地連接之半導體封裝構造 | |
TWI429351B (zh) | 小基板記憶卡封裝構造 | |
CN111128918A (zh) | 一种芯片封装方法及芯片 | |
TWI469326B (zh) | 無基板之快閃記憶卡及其製造方法 | |
TWI455261B (zh) | 包覆基板側邊之模封陣列處理方法 | |
US20090096070A1 (en) | Semiconductor package and substrate for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |