CN106158808B - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN106158808B
CN106158808B CN201510132939.8A CN201510132939A CN106158808B CN 106158808 B CN106158808 B CN 106158808B CN 201510132939 A CN201510132939 A CN 201510132939A CN 106158808 B CN106158808 B CN 106158808B
Authority
CN
China
Prior art keywords
insulator
layer
line
electronic
packing piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510132939.8A
Other languages
English (en)
Other versions
CN106158808A (zh
Inventor
许诗滨
曾昭崇
刘晋铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Persistent Strength Or Power Science And Technology Co Ltd
Original Assignee
Persistent Strength Or Power Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Persistent Strength Or Power Science And Technology Co Ltd filed Critical Persistent Strength Or Power Science And Technology Co Ltd
Priority to CN201510132939.8A priority Critical patent/CN106158808B/zh
Publication of CN106158808A publication Critical patent/CN106158808A/zh
Application granted granted Critical
Publication of CN106158808B publication Critical patent/CN106158808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种电子封装件及其制法，主要于一承载板上形成绝缘体及线路结构，其中该线路结构嵌埋于该绝缘体中且于该绝缘体表面形成至少一凹部，以供设置至少一具有感应区的电子元件于该凹部中，并使该感应区外露出该绝缘体，接着以一导电材料直接接触且电连接该电子元件及该线路结构，并于该绝缘体上形成一包覆该电子元件的封装层，之后移除该承载板，以通过埋设该电子元件于该凹部中，降低整体结构的厚度。

Description

电子封装件及其制法
技术领域
本发明涉及一种电子封装件，尤指一种薄型化的电子封装件及其制法。
背景技术
随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装型态。
目前应用于智能手机或平板电脑等电子产品的传感器元件大都仍采用引线接合(Wire bonding)封装型式。
如图1所示，现有引线接合型式封装件1包括：一基板10、一电子元件13以及一封装胶体18。
所述的基板10于上、下侧设有第一线路层11与第二线路层12，且通过形成于其中的导电柱体14电连接该第一与第二线路层11,12，并于上、下侧形成第一绝缘保护层16与第二绝缘保护层17，以令部分该第一与第二线路层11,12外露于该第一与第二绝缘保护层16,17，且令多个导电元件15形成于该第二线路层12上。
所述的电子元件13为传感器元件，其形成于该基板10上侧并通过多个金线130电连接该第一线路层11，且该电子元件13的上表面具有一感应区131。
所述的封装胶体18为透光材质，并形成于该基板10上侧并包覆该电子元件13与该些金线130。
于现有引线接合型封装件1中，该封装胶体18覆盖该感应区131上的有效感应的厚度d需极薄(否则无法感测)，因而需极高的精度。
然而，于前述引线接合型封装件中，该金线具有一定的拉高线弧，且模封制程需具有足够高度以使该封装胶体均匀覆盖该电子元件，导致难以控制该封装胶体的极薄厚度，以致于该引线接合型封装件无法达到充分薄化的需求，且良率不佳。此外，该封装胶体的高度与均匀性又影响传感器元件的灵敏度。此外，如欲薄化该封装胶体，势必要额外进行研磨制程，惟于进行研磨制程时需将基板粘固于一胶膜上，但因该胶膜无法提供有效支撑，易造成研磨后封装胶体均匀性不佳或基板弯翘与破损等问题。
因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件及其制法，以降低整体结构的厚度。
本发明的电子封装件制法，其包括：于一承载板上形成绝缘体及线路结构，其中该线路结构嵌埋于该绝缘体中；于该绝缘体表面形成至少一凹部；设置至少一电子元件于该凹部中，其中该电子元件具有相对的作用面及非作用面，且于该作用面上设有感应区及电极垫，以供该电子元件以其非作用面接置于该绝缘体凹部，并使该感应区及电极垫外露出该绝缘体；以一导电材料直接接触且电连接该电子元件的电极垫及该线路结构；于该绝缘体上形成一覆盖该电子元件感应区的封装层；以及移除该承载板。
本发明还提供一种电子封装件，包括：一绝缘体，其具有相对的第一表面与第二表面，且该第二表面具有至少一凹部；至少一电子元件，其设于该凹部中，且具有外露于该绝缘体的第二表面的一感应区及多个电极垫；一线路结构，其崁埋于该绝缘体中并透过一导电材料直接接触且电连接该电子元件的电极垫；以及一封装层，形成于该绝缘体的第二表面上且覆盖该电子元件的感应区。
该绝缘体包含有多个的绝缘层。
该线路结构包含有多个的线路层及电连接该些线路层的导电柱体，于本发明的第一实施例中，该线路结构具有一形成该绝缘体表面的线路层，以供电子元件透过例如焊锡、导电胶、导电膏等一导电材料直接接触且电连接至形成于该绝缘层表面的线路层。
另外，该电子封装件还包括有形成于该绝缘体第一表面上且电连接至该线路结构的多个导电元件。
此外，该电子封装件的制法还包括研磨薄化该封装层的厚度后，再移除该承载板，避免现有进行研磨制程时需将基板粘固于一胶膜上，但因该胶膜无法提供有效支撑，易造成研磨后封装胶体均匀性不佳或基板弯翘与破损等问题。
由上可知，本发明的电子封装件及其制法，主要通过将电子元件埋设于绝缘体凹部中，故能降低整体封装件的厚度，同时可透过焊锡等一导电材料直接接触且电连接该电子元件与线路结构，以避免现有引线接合制程的缺陷，进而提升制程良率。
附图说明
图1为现有引线接合型封装件的剖面示意图；
图2A至图2F为本发明的电子封装件的第一实施例的制法的剖视示意图；
图3为本发明的电子封装件的第二实施例的剖视示意图；以及
图4为本发明的电子封装件的第三实施例的剖视示意图。
符号说明
1 引线接合型封装件 10 基板
11 第一线路层 12 第二线路层
13 电子元件 130 金线
131 感应区 14 导电柱体
15 导电元件 16 第一绝缘保护层
17 第二绝缘保护层 18 封装胶体
20 承载板 211、311、411 第一线路层
221、321、421 第一导电柱体
231、331 第一绝缘层 231a 第一表面
231b 第二表面 212、312、412 第二线路层
222、322、422 第二导电柱体
232、332 第二绝缘层 232a 第一表面
232b 第二表面 213、413 第三线路层
2320、3320、4320 凹部 24、34、44 电子元件
24a 作用面 24b 非作用面
241 感应区 240、340 电极垫
25、35、45 导电材料 26 封装层
27 导电元件 230、330、430 绝缘体
210、310、410 线路结构 230a 第一表面
230b 第二表面 49 填充材
d 厚度。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容轻易地了解本发明的其他优点及效果。
须知，本说明书所附附图所绘示的结构、比例、大小等，均仅用于配合说明书所公开的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的效果及所能达成的目的下，均应仍落在本发明所公开的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“底”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图2A至图2F为本发明的电子封装件的制法的剖视示意图。
如图2A所示，于一承载板20上形成一第一线路层211，再于该第一线路层211上形成多个第一导电柱体221。
于本实施例中，该承载板20例如铜箔基板或其它板体，并无特别限制。该第一导电柱体221为导电柱，如铜柱
如图2B所示，于该承载板20上形成一具有相对的第一表面231a及第二表面231b的第一绝缘层231，以令该第一绝缘层231包覆该第一线路层211与该些第一导电柱体221，且该第一绝缘层231借其第一表面231a结合至该承载板20上，其中，该第一绝缘层231以压合或铸模(molding)方式制作。
于本实施例中，该第一线路层211的下表面齐平该第一绝缘层231的第一表面231a，且该些第一导电柱体221的一端面外露于该第一绝缘层231的第二表面231b。
接着，于该第一绝缘层231的第二表面231b上形成一第二线路层212，以令该第二线路层212通过该些第一导电柱体221电连接该第一线路层211，并于该第二线路层212上形成多个第二导电柱体222。
再于该第一绝缘层231的第二表面231b上形成一具有相对的第一表面232a及第二表面232b的第二绝缘层232，以令该第二绝缘层232包覆该第二线路层212与该些第二导电柱体222，且该第二绝缘层232借其第一表面232a结合至该第一绝缘层231的第二表面231b上。
于本实施例中，该第二线路层212直接连接该些第一导电柱体221，且该第二导电柱体222为导电柱，如铜柱，而该第二导电柱体222的一端面外露于该第二绝缘层232。又，该第二绝缘层232以压合或铸模方式制作。
之后于该第二绝缘层232的第二表面232b上形成电连接该第二导电柱体222的第三线路层213。
于本实施例中，该第一绝缘层及第二绝缘层为铸模材料(moldingcompound)、干膜材(dry film)、如环氧树脂(Epoxy)、聚酰亚胺(Polyimide，简称PI)、其它感光或非感光性材料等的有机树脂。
如图2C所示，自该第二绝缘层232的第二表面232b形成有至少一凹部2320，并可选择性使部分该第二线路层212外露于该凹部2320。
如图2D所示，将一电子元件24设于该凹部2320中。具体地，该电子元件24为传感器元件，例如半导体晶片结构，其具有一作用面24a与相对该作用面24a的非作用面24b，该作用面24a上具有一如光感区或指纹感应的感应区241与多个电极垫240，以令该电子元件24以其非作用面24b接置于该凹部2320中的第二线路层212上。
接着，于该电子元件24的作用面24a及第二绝缘层232上利用例如焊锡(solderjoint)、导电胶、或导电膏等导电材料25，电连接该电极垫240及第三线路层213。
如图2E所示，于该第二绝缘层232、第三线路层213及电子元件24上形成一封装层26，以令该封装层26覆盖该电子元件24的感应区241、导电材料25及第三线路层213。接着可选择性对该封装层26进行研磨的薄化作业。于此时由于该承载板20尚未移除，故可有效改善现有研磨作业无法提供有效支撑，易造成研磨后封装层均匀性不佳或整体结构弯翘与破损等问题。
如图2F所示，移除该承载板20，以外露出该第一线路层211，并于外露的该第一线路层211上形成多个导电元件27。
透过前述制程，本发明还提供一种电子封装件，其包括：具有至少一凹部2320的绝缘体230、形成于该绝缘体230中的线路结构210、设于该凹部2320中的电子元件24；以及形成于该电子元件24表面以电连接该电子元件24及该线路结构210的导电材料25。
于本实施例中，该绝缘体230具有相对的第一表面230a及第二表面230b，且其包括有第一绝缘层231及形成于该第一绝缘层231上的第二绝缘层232，其中，该绝缘体230可视实际需求仅具单一绝缘层或包含多个绝缘层，而不以本实施例为限。该第一绝缘层231具有相对的第一表面231a及第二表面231b，该第二绝缘层232具有相对的第一表面232a及第二表面232b。
于本实施例中，该线路结构210嵌埋于该绝缘体230中且包括有第一线路层211、第二线路层212、第三线路层213、电连接该第一线路层211与第二线路层212的第一导电柱体221、以及电连接该第二线路层212与第三线路层213的第二导电柱体222。该线路结构210可视实际需求形成有不同的线路层层数及多个导电柱体。
该第一线路层211嵌埋于该第一绝缘层231中，且令该第一线路层211的一端面外露于该第一绝缘层231的第一表面231a。该第二线路层212形成于该第一绝缘层231的第二表面231b上，且为该第二绝缘层232所覆盖。该第三线路层213形于该第二绝缘层232的第二表面232b上。
该第一导电柱体221嵌埋于该第一绝缘层231中以电连接该第一线路层211与第二线路层212，该第二导电柱体222嵌埋于该第二绝缘层232中以电连接该第二线路层212与第三线路层213。
该电子元件24为传感器元件，例如半导体晶片结构，其具有一作用面24a与相对该作用面24a的非作用面24b，该作用面24a上具有一如光感区或指纹感应的感应区241与多个电极垫240，以令该电子元件24以其非作用面24b设于该凹部2320中。
此外，于该电子元件24的作用面24a上利用例如焊锡(solder joint)、导电胶、或导电膏等导电材料25，直接接触且电连接该电极垫240及线路结构210(例如第三线路层213)。
另外，本发明的电子封装件还包括有形成于该绝缘体230的第二表面230b上且覆盖该电子元件24及导电材料的封装层26；以及形成于该绝缘体230第一表面230a上且电连接该线路结构10的多个导电元件27。
请参阅图3，其为本发明的电子封装件第二实施例的剖面示意图，本实施例的电子封装件与前述大致相同，主要差异在于本实施例的电子封装件包括有一具有凹部3320的绝缘体330、一形成于该绝缘体330中的线路结构310、设于该凹部3320中且电连接至该线路结构310的电子元件34。
该绝缘体330包括有第一绝缘层331及形成于该第一绝缘层331上的第二绝缘层332。
该线路结构310包括有埋设于该第一绝缘层331中的第一线路层311、形成于该第一绝缘层331上且为第二绝缘层332所覆盖的第二线路层312、崁埋于该第一绝缘层331中且电连接该第一线路层311及第二线路312的第一导电柱体321、以及崁埋于该第二绝缘层332中且电连接该第二线路层312的第二导电柱体322，其中该第二导电柱体322崁埋于该第二绝缘层332中且邻接该绝缘体凹部3320，并使该第二导电柱体322的顶面及侧边外露出该第二绝缘层332，且显露于该绝缘体凹部3320，以供电子元件34设于该凹部3320中，并透过导电材料35直接接触且电连接该电子元件34的电极垫340与该线路结构310的第二导电柱体322。另外，该第二导电柱体322也可选择设置邻近该绝缘体凹部3320，而仅使该第二导电柱体322的顶面外露出该第二绝缘层332。相较于第一实施例，本实施例通过将该第二导电柱体322崁埋于该第二绝缘层332中且邻接(或邻近)该绝缘体凹部3320，并使该第二导电柱体322的顶面及侧边(或仅顶面)外露出该第二绝缘层332，而毋需在该第二绝缘层332上设置第三线路层，借以增加该电子元件34与该第二导电柱体322的电性导通便利性，同时简化制程与降低封装件的厚度。
请参阅图4，其为本发明的电子封装件第三实施例的剖面示意图，本实施例的电子封装件与前述大致相同，主要差异在于本实施例的电子封装件包括有一具有凹部4320的绝缘体430、形成于该绝缘体430中的线路结构410、设于该凹部4320中且电连接至该线路结构410的电子元件44。
该线路结构410包括有第一线路层411、第二线路层412、第三线路层413、电连接该第一线路层411及第二线路412的第一导电柱体421、以及电连接该第二线路层412及第三线路层413的第二导电柱体422。
该电子元件44设于该凹部4320中，且以填充材49填充该电子元件44与该凹部4320间的空隙，以供该电子元件44透过导电材料45直接接触且电连接至该线路结构410(例如第三线路层413)。
综上所述，本发明的电子封装件及其制法，通过将电子元件埋设于绝缘体凹部中，故能降低整体封装件的厚度，同时可透过焊锡等导电材料直接接触且电连接该电子元件与线路结构，因而容易控制该电子封装件的厚度，以达到更薄的厚度，避免现有单纯利用焊线电连接电子元件与线路时受制于该金线具有一定的拉高线弧，且模封制程需具有足够高度以使封装层均匀覆盖该电子元件，导致现有引线接合型封装件无法达到充分薄化的需求且良率不佳等问题。此外，本发明可选择性对封装层进行研磨的薄化作业，此时由于承载板尚未移除，故可有效改善现有研磨作业无法提供有效支撑，易造成研磨后封装层均匀性不佳或整体结构弯翘与破损等问题。
上述实施例仅用于例示性说明本发明的原理及其效果，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (16)

1.一种电子封装件的制法，其特征在于，该制法包括：
于一承载板上形成一具有相对的第一表面及第二表面的绝缘体，以及一嵌埋于该绝缘体中的线路结构，其中，该绝缘体以其第一表面结合于该承载板上，且使该线路结构外露于该绝缘体的第二表面；
于该绝缘体的第二表面形成至少一凹部；
设置至少一具有相对作用面及非作用面的电子元件于该凹部中，其中，该作用面具有感应区及多个电极垫，且该电子元件以其非作用面结合于该绝缘体的凹部中，而使该感应区及电极垫外露出该绝缘体；
以导电材料直接接触且电连接该电子元件的电极垫及该线路结构；
于该绝缘体的第二表面上形成一覆盖该电子元件的感应区的封装层；以及
移除该承载板。
2.根据权利要求1所述的电子封装件的制法，其特征在于，该制法还包括于该绝缘体的第一表面上设置多个电连接该线路结构的导电元件。
3.根据权利要求1所述的电子封装件的制法，其特征在于，该线路结构包含有多个线路层及电连接该多个线路层的导电柱体。
4.根据权利要求1所述的电子封装件的制法，其特征在于，该绝缘体及该线路结构的制法包括：
于该承载板上形成一第一线路层，再于该第一线路层上形成多个第一导电柱体；
于该承载板上形成一具有相对的第一表面及第二表面的第一绝缘层，以令该第一绝缘层包覆该第一线路层与该多个第一导电柱体，且该第一绝缘层借其第一表面结合至该承载板上；
于该第一绝缘层的第二表面上形成一第二线路层，以令该第二线路层通过该多个第一导电柱体电连接该第一线路层，并于该第二线路层上形成多个第二导电柱体；以及
于该第一绝缘层的第二表面上形成一具有相对的第一表面及第二表面的第二绝缘层，以令该第二绝缘层包覆该第二线路层与该多个第二导电柱体，且该第二绝缘层借其第一表面结合至该第一绝缘层的第二表面上，其中该绝缘体包括有第一及第二绝缘层，该线路结构包含有第一、第二线路层以及第一、第二导电柱体。
5.根据权利要求4所述的电子封装件的制法，其特征在于，该第一及第二绝缘层以压合或铸模方式制作。
6.根据权利要求4所述的电子封装件的制法，其特征在于，该第一线路层的下表面齐平该第一绝缘层的第一表面，且该多个第一导电柱体的一端面外露于该第一绝缘层的第二表面。
7.根据权利要求4所述的电子封装件的制法，其特征在于，该第二线路层直接连接该多个第一导电柱体。
8.根据权利要求1所述的电子封装件的制法，其特征在于，该线路结构包含有一形成于该绝缘体上的线路层，以供该电子元件透过该导电材料直接接触且电连接至该线路层。
9.根据权利要求1所述的电子封装件的制法，其特征在于，该导电材料为焊锡、导电胶、或导电膏。
10.根据权利要求1所述的电子封装件的制法，其特征在于，该线路结构包含有崁埋于该绝缘体中且邻接该凹部的导电柱体，以使该导电柱体的顶面及侧边外露出该绝缘体且显露于该绝缘体凹部，以供该电子元件透过该导电材料直接接触且电连接至该导电柱体。
11.根据权利要求1所述的电子封装件的制法，其特征在于，该线路结构包含有崁埋于该绝缘体中且邻近该凹部的导电柱体，以使该导电柱体的顶面外露出该绝缘体，以供该电子元件透过该导电材料直接接触且电连接至该导电柱体。
12.根据权利要求1所述的电子封装件的制法，其特征在于，该制法还包括以填充材填充该电子元件与该凹部间的空隙。
13.一种电子封装件，其特征在于，该电子封装件包括：
一绝缘体，其具有相对的第一表面与第二表面，且该第二表面上具有至少一凹部；
至少一电子元件，其设于该凹部中，且具有外露于该绝缘体的第二表面的一感应区及多个电极垫；
一线路结构，其崁埋于该绝缘体中并外露出该绝缘体的第二表面，以透过一导电材料直接接触且电连接该电子元件的电极垫，该导电材料为焊锡、导电胶、或导电膏，该线路结构包含有崁埋于该绝缘体中且邻接该凹部的导电柱体，以使该导电柱体的顶面及侧边外露出该绝缘体且显露于该绝缘体凹部，以供该电子元件透过该导电材料直接接触且电连接至该导电柱体；以及
一封装层，形成于该绝缘体的第二表面上且覆盖该电子元件的感应区。
14.根据权利要求13所述的电子封装件，其特征在于，该电子封装件还包括有形成于该绝缘体的第一表面上且电连接该线路结构的多个导电元件。
15.根据权利要求13所述的电子封装件，其特征在于，该线路结构包含有多个电连接该导电柱体的线路层。
16.根据权利要求13所述的电子封装件，其特征在于，该线路结构包含有一形成于该绝缘体上的线路层，以供该电子元件透过该导电材料直接接触且电连接至该线路层。
CN201510132939.8A 2015-03-25 2015-03-25 电子封装件及其制法 Active CN106158808B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510132939.8A CN106158808B (zh) 2015-03-25 2015-03-25 电子封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510132939.8A CN106158808B (zh) 2015-03-25 2015-03-25 电子封装件及其制法

Publications (2)

Publication Number Publication Date
CN106158808A CN106158808A (zh) 2016-11-23
CN106158808B true CN106158808B (zh) 2019-11-08

Family

ID=57340165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510132939.8A Active CN106158808B (zh) 2015-03-25 2015-03-25 电子封装件及其制法

Country Status (1)

Country Link
CN (1) CN106158808B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275239B (zh) * 2017-06-29 2020-03-06 华进半导体封装先导技术研发中心有限公司 一种指纹识别芯片封装方法及封装结构
CN111003682A (zh) * 2018-10-08 2020-04-14 凤凰先驱股份有限公司 电子封装件及其制法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150075A (zh) * 2007-10-31 2008-03-26 日月光半导体制造股份有限公司 承载器及其制造方法
CN204029789U (zh) * 2014-07-01 2014-12-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200952142A (en) * 2008-06-13 2009-12-16 Phoenix Prec Technology Corp Package substrate having embedded semiconductor chip and fabrication method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150075A (zh) * 2007-10-31 2008-03-26 日月光半导体制造股份有限公司 承载器及其制造方法
CN204029789U (zh) * 2014-07-01 2014-12-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构

Also Published As

Publication number Publication date
CN106158808A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
CN105845635B (zh) 电子封装结构
TWI631632B (zh) 封裝結構及其製法
CN104025288A (zh) 半导体封装及其制造方法
CN101373761B (zh) 多芯片模块封装件
CN109891430B (zh) 指纹传感器模块以及用于制造指纹传感器模块的方法
CN104425417B (zh) 半导体装置及其制法
CN106033753B (zh) 封装模块及其基板结构
CN105280577A (zh) 芯片封装结构以及芯片封装结构的制作方法
CN103489802A (zh) 芯片封装结构及形成方法
CN105405816A (zh) 一种指纹识别传感器的封装结构
CN108074904A (zh) 电子封装件及其制法
CN105845638B (zh) 电子封装结构
CN104241240B (zh) 半导体封装件的制法
CN105990268A (zh) 电子封装结构及其制法
CN105489565A (zh) 嵌埋元件的封装结构及其制法
TW200832573A (en) Fabrication method of semiconductor package
CN106158808B (zh) 电子封装件及其制法
CN205303447U (zh) 一种指纹识别传感器的封装结构
CN105845639A (zh) 电子封装结构及导电结构
TWI578472B (zh) 封裝基板、半導體封裝件及其製法
CN105225975B (zh) 封装结构及其制法
TWI556395B (zh) 電子封裝件及其製法
CN107611098A (zh) 电子封装件及其制法
CN108962868B (zh) 封装结构及其制法
TWI615928B (zh) 封裝結構及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant