JPS60194555A - 電力用半導体モジユール - Google Patents

電力用半導体モジユール

Info

Publication number
JPS60194555A
JPS60194555A JP60033008A JP3300885A JPS60194555A JP S60194555 A JPS60194555 A JP S60194555A JP 60033008 A JP60033008 A JP 60033008A JP 3300885 A JP3300885 A JP 3300885A JP S60194555 A JPS60194555 A JP S60194555A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor module
substrate
contact
strip conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60033008A
Other languages
English (en)
Inventor
ゲオルク・ニツペルト
ベルトホルト・ハーン
イエンス・ゴブレヒト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC Brown Boveri France SA
Original Assignee
BBC Brown Boveri France SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBC Brown Boveri France SA filed Critical BBC Brown Boveri France SA
Publication of JPS60194555A publication Critical patent/JPS60194555A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Rectifiers (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、互に平行に配置され、少なくとも１つの側面
に金属コーティングを施した少なくとも２つのセラミッ
ク板を有する電力用半導体モノニールに関する。電気絶
縁タイプのこのようなモノニールは、一方又は両方の側
面に金属被覆を施したセラミック板を基板として用騒る
と共に、その基板に対して平行に配置された別のセラミ
ック板を備えている◎ 〔従来の技術〕 整流回路は、電力用半導体モノニールを用いて完全に又
は部分的に実現できる。そのために必要な、個々の素子
の結合が基板（金属コーティングされたセラミック基板
）上に設けられた条導体層によって実現できない限シで
は、結合のために接続用クランｆ（クリップとも呼ばれ
ている）が使用されるか、半導体チ、ｆを基板にはんだ
付けした後に手作業によ）結合される半導体チップ、接
続用クランプ等を固着するためには、はんだバングが必
要である。このはんだバンプによって部品がはんだ付は
作業中にその位置が保持される。このはんだバングは高
価な精密部分であシ、多くの欠陥を生じさせる。
このはんだパンツははんだ付けの後再び除去されるので
、すべての部品ははんだバングにいくらかの遊びをもた
せる必要がある。はんだ付は作業中においてこれらの部
品は概して許容範囲内に位置ずれし、最悪の場合には、
殆んどの半導体チ、ｆがその周辺部においてはんだパン
ツに密接していて、半導体チップがはんだバングから分
離されるとき損傷を受ける。従ってモノニール完成品が
不良品となる。手作業により丁型にはんだ付げする場合
でも、接続用クランプを使用する場合でも、セラミック
基板の最低限の大きさは守られねばならない。その大き
さは、使用されたチ、ｆの大きさＫよるものでなくて、
はんだバンプを形成する場合の技術的可能性によって決
められている。一般にはこの大きさは、チップを取シ付
けるために必要であろう大きさをはるかに上回る。とい
うのは、接続用クランプを案内するために最低限のウェ
ブの幅が守られねばならないからである。従来の分離方
法では、負荷電流を通す結合部及び制御用補助結合部を
空間的に分けることができないという別の欠点がある。
複雑なモゾーールでは、その外に種々の接続用クランプ
が必要であシ、個々の組み立て部品の規格化は若干の範
囲においてのみ可能である。
積み重ねられた多数の基板（多層基板）を有するモ＝）
ニールは、ドイツ連邦共和国公開公報第３１３７５７０
号（第６図及びそれに付随する記述）によシ周知である
。しかしどのプレートもその上面においてのみ半導体構
成素子と接触されている。電気的な結合は接続用クラン
プによってなされ、はんだ付けのためには費用のかかる
はんだバンプまたは手作業によるはんだ付けが必要であ
る。
サントイ、チ形構造を有するモジュールが提案される半
導体ダイオード装置が更にドイツ連邦共和国特許明細書
第２９３９７３２号によシ周知である。これによると、
半導体ダイオ−トチ。
ゾが金属被覆されたセラミック板の間に配置され、共通
の下部セラミック板と複数の上部セラミック板が設けら
れている。制御型電力用半導体、及び電力用半導体と情
報処理用又は電力用半導体制御用集積回路で構成される
ー・イゾリット回路装置は設けられてｈない＠ 〔発明の目的〕 本発明の目的は、製造中における前述の欠陥が回避され
、少なくとも１つの制御型電力用半導体を有する電力用
半導体モノニールを提供することにある。
〔発明の効果〕
少なくとも２枚の平行基板間に半導体構成素子を設ける
本発明は、以下の利点を有する。
複雑なはんだバンプは必要でない。個々の部品ははんだ
付は作業準備のために、簡単なはんだ付は用粋に入れら
れる。このような装着は自動装着装置によって行なうこ
とができる。個々の構成部品間及び接続用プラグへの電
気的接続のすべてが、セラミック上の条導体層によって
又は基板間に設けられたコンタクトグランノヤによって
実現できる。電力用半導体モジュールの従来の構造と比
較して、小さな−・ウソングを可能にするような非常に
コン／Ｊ？クトな構造である。更に規格化可能な構成部
品は余シ必要としない。モジュール構造の変形はよ）容
易に実現することができ、モノニール製造の場合には、
人手による作業工程をわずかしか必要としなＬＱ６電力
用回路及び制御用回路は、別個の条溝体層平面におりて
分けることができる。
はんだ付は工程前またははんだ何工程中における構成部
品の位置付けは異なる方法でおこなえる。そのためには
、例えばセラミック製ガイドスリーブが適当であって、
これはカバープレートの穴に挿入され、はんだ付は後に
除去される・従ってその再使用が可能である。Ｐ−ト接
続部を有する構成素子には、例えば接触用フックとして
予め曲げられたコンタクトワイヤが貫通できるガイドス
リーブも適して−る。別の有利な構成によると、セラミ
ック製スリーブは、部品の位置付けのため以外に電気的
接続を達成するためにも使用することができ、それによ
υ、スリーブは適切な個所に金属破り部を設けられる。
コンタクト接続部（Ｋｏｎｔａｋｔａｎｓｃｈｌｉｉｓ
ｓｅ）はｄ方へ案内されるか、モジュールの側方に案内
し得る。側方に案内されたコンタクトは、モジュールの
上部及び下部に冷却体に設けられている場合、特に有利
であることがある。
〔実施例〕
本発明の他の利点は、図面によって説明される以下の実
施例から明らかになる。
第１図は、２つの基板、すなわち両側面に金属コーティ
ングを施した基板２と、その基板２と同様に両側面に金
属コーティングを施したカバープレート（基板）３を有
する電力用半導体モジュール１の縦断面を示して−る。
しかし、基板２の下面に金属被覆部４が設けられてｂな
い実施例も有シ得る。ダイレクトボンフイングによって
製造されセラミック上に銅を有する基板２，３が好まし
い。というのは、金属被覆の良好な付着が与えられる。
基板２とカバープレート３の間に、制御型電力用半導体
構成素子５及び場合によっては他の構成部品も配置され
ている。図示された例では、予め組み立てられ予めはん
だ付けされ基板間にサイドイツチされた半導体装置６が
設けられ、この半導体装置６は半導体素子５と、この半
導体素子の上下に設けられた調整用部材７とから形成さ
れている。上部調整用部材７は中央に、つｔｂ半導体素
子５に設けられ予めはんだ付けされたケ９−ト接続部８
の領域に開口部１３を有している。図示された半導体素
子５はサイリスタである。調整用部材７は、高低差と機
械的応力を調整する機能を有し、目的にかなうようモリ
ブデンで製造されている。この調整部材７はしかし、必
ずしも必要という訳ではない。
基板２の金属被棟上面とカバープレート３の金属被覆両
面は、所望の条導体層Ａ’ターンに従って腐食されてい
る。基板２の上面は条溝体層平面Ｉを表わし、カバープ
レート３の下面ば条導体層千面■を、カバープレート３
の上面は条導体層千面■を表わしている。条導体層千面
■及び■は、負荷電流を通す結合のために設けられ、条
溝体層平面■は、半導体素子５を制御する補助結合のた
めに設けられる。条導体層平面ｍ等には、半導体素子５
を制御する例えば集積回路のような電子部品か又は制御
機能部が装着し得る。平面■と平面■の条導体層９の間
の電気的結合は、コンダクトプランジャ１０によってな
される。従って、導体結合部を複数の平面上へ分布する
ことによって、複雑な回路が実現し得る。
前に示された図面によると、構成部品６．１０を介在さ
せた２枚の基板２．３より多く基板を積層することがで
きる。従って、排出される損失熱が余）高くない場合は
特に、コン・ぞクトな構造方式を達成することができる
。
本発明に基づく解決法は、複数の制御型電力用半導体素
子５を有する整流器回路を実現するだけでなく、１つの
半導体素子５のみを有する装置を製造するためにも適し
て因る。更に、第１図にはサンドイッチ形半導体装置６
を固定し、平面■へのコンタクト結合を達成する実施例
が示されてｂる。
基板２，３の間に設けられた部品６，１０は、適当な個
所に位置付けされ、はんだ付けの間では固定されねばな
らない。図示されていなｈ有利な可能性は、部品６，１
０がはんだ付は作業の間、毛管作用によって適切な個所
に保持されるよう、平面Ｉ及び■の双方又は一方におけ
る条導体層９の形状を部品６．ＩＱの接触面に合わせる
ことである。この方法で、例えば第１図に図示されたコ
ンタクトシランシャを固着することができる。サンドイ
ッチ形半導体装置６を位置付けするため、図示された例
では、カバープレート３に孔１１が設けられ、上部調整
用部材２の開口部１３にまで達するセラミック製ガイＰ
スリーブ１２が、前記孔１１を貫通している。
ｙ−ト接続部８と、条導体層千面■のＰ−＝）端子Ｇに
対する条導体層９との間の必要な電気的結合は、がイド
スリーブの中に導入されるコンタクトワイヤによってな
される。カバープレート３の孔１１の付近に別の穴１５
が設けられていて、陰極ワイヤ１６が補助陰極端子ＨＫ
を形成するためこの穴１５の中に導入される。
詳細な第２図には、サンドイッチ形半導体装置６の位置
付は及び条溝体層平面■へのコンタクト結合を成し得る
別の可能性が示されている・これによると、セラミック
製スリーブ１７がスリーブカラー１８を有し、スリーブ
１７には部分的に金属被覆部１９．２０が形成されてい
る。
スＩＪ−ｆ１７の外領域内に設けられた金属被覆部１９
をもって、平面■と■の条導体層９の間に電気的結合を
形成することができる。スリーｆ１７の内領域内で始ま
シカラ−１８に形成されて因る金属被覆部２０によって
、半導体素子５のＰ−）接続部８とＰ−）端子Ｇへ通じ
てｂる平面■の条導体層９とを結合できる。第１図の実
施例と同じように、サンドイッチ形半導体装置６の位置
付けは、スｊＪ−ｆ１７が力ｔ４−グレート３の孔１１
を通って上部調整部材７の開口部に達することによって
なされる。結合し合うすべての金属面は予めはんだ付け
が施されているので、はんだ付けの際に結合は自動的に
おこなわれる（リフロー法）Ｏ 第２図に示された実施例は、機械による装着、従って自
動式組み立てに特によく適している。
第３図は半導体素子５等の位置付の可能性を示して込て
、セラミック製のセンタピン２１が装着の際の補助とし
て設けられている。センタピン２ノがカバーグレート３
の孔１１に差し込まれていて、構成素子５がはんだ付は
前及びはんだ付けの間、保持されるよう、その素子５の
周囲にセンタピン２１が配置される。円形素子５の場合
、３本のセンタピン２１が設けられ、これらビンははん
だ付けの後再度取シ除くことができる。
第４図乃至第７図では、三相シリ、？）回路の実現化が
実施例として示されている。この場合、半導体素子５を
平面Ｉ及び■の間に位置付ゆし平面■への電気的結合を
形成するような、第１図に示された解決法が基礎となっ
ている。
第４図は、交流を直流に変換する６つのサイリスタ５，
１乃至５．６を有する周知の三相ブリッジ回路を示して
いる。第１サイリスタ５，１、第３サイリスタ５．３及
び第５サイリスタ５，５のアノードＡは、相互に又マイ
ナス接点と結合している。第２サイリスタ５．２、第４
ザイリスタ５，４及び第６サイリスタ５．６のカソード
には相互に又プラス接点と結合している。第１サイリス
タ５．１のカソードには、第２サイリスタ５．２のアノ
ードと結合してｈると共に相接点Ｒと結合しておシ、第
３サイリスタ５．３のカソードには、第４サイリスタ５
．４のアノードＡ及び相接点Ｓと、第５サイリスタ５．
５のカソードには、第６サイリスタ５，６のアノ−Ｐｈ
及び相接点Ｔと結合している。
三相ブリッジ回路を実現するため、電力用半導体モゾー
−ルは２つの基板２．３を有している。第４図では、三
相グリッツ回路の電気スイッチが示されているだけでな
く、サラストレート２．３に設けられた条導体層平面Ｉ
乃至■への配線の分布が示されている。実線は唸導体層
平面Ｉの条導体層９を示している。平面■の条導体層９
は破線で、平面■の条導体Ｒ９は一点鎖線で記されてい
る。
平面■と■を結合するコンタクトシランシャ１０が、回
路のどの個所に設けられているかは、第４図に示されて
込る。更に、ダート接続部８とダート端子Ｇ５，１乃至
Ｇ５，６とを平面■の条導体層９を介して結合する第１
図のコンタクトワイヤ１４が示され、平面■の条導体層
９を介して補助陰極端子ＨＫ５，１乃至ＨＫ５，６へ接
続する陰極ワイヤ１６も示されている。
第５図乃至第７図は、条溝体層平面■乃至■における第
４図の三相ブリッジ回路の条導体層構造を示している。
基板２の上面に設けられた条導体層構造Ｉの条導体層の
構造は、第５図から見て取れる。条導体層９の金属被覆
面は基板２の縁部にまでは広がらないので、金属被覆が
施されない周辺部２２が残る。この周辺部には、合成樹
脂製−・ウソングが取シ付けられ、又例えば張シ旬けら
れる。破線で描かれた大円は、サイリスタ５，１乃至５
．６がアノード８とはんだ付けされる個所を示して込る
。破線で描かれた小円は、コンタクトプランシャ１０が
はんだ付げされる個所を示している。破線で描かれた四
角は、Ｒ接点、Ｓ接点、Ｔ接点及びプラス接点とマイナ
ス接点がはんだ付けされる面を表わしておシ、各接点は
例えばハウソング縁部の外側接続部につながっている。
第６図はカバープレート３の下面に設けられた条導体層
構造■における条導体層９の構造を示している。カバー
プレート３が透明である場合上から見える平面図が示さ
れてｂる。カバープレート３の外側の寸法は、ハウシン
グをカバープレート３にかぶせるため、幾らか、すなわ
ち基板２上の縁部２２０幅の分小さくなっている。カバ
ープレート３の左右に切シ欠きが設けられて因るので、
ハウシングを案内する突出部２３のみが残っている。こ
の切シ欠きでは、例えばＲ，Ｓ、Ｔ及びプラス、マイナ
ス接点用フラットプラグ（Ｆｌａｃｂ＋５ｔａｃｋｏｒ
）が上方へ案内される。
カバーグレート３の中央に大きな孔２４が設けられてい
て、後から封止用コンパウンドが注入される。破線で描
かれた円は、平面Ｉを平面■と結合するコンタクトプラ
ンツヤがはんだ付げされる個所を示している。孔１１は
サイリスタ５．１乃至５，６の取シ付は位置の中心を示
して込る。陰極ワイヤ１６が貫通する小穴１５は、サイ
リスタ５，１．５・３及び５，５のそば孔１１に近接し
て設けられている。サイリスタ。５．２．５．４及び５
．６の共通の陰極電位がワイヤ１６によって孔２５を通
シ平面■へと送られる。孔２５の下部にはコンタクトシ
ランツヤ１゜が配置されている。
第７図はカバープレート３の上面に設けられた平面■１
における条導体層９の構造を示してｈる。貫通孔１１．
１５．２４．２５は、第６図の前述の枠内ですでに説明
された。破線で描かれた四角は、サイリスタ５．１乃至
５，６を制御する補助陰極接続部ＨＫ５　、１乃至ＨＫ
５．６用ワイヤ及び制御用ｒ−）接続部用ワイヤをはん
だ付けする面を示して込る。
本発明に基づく電力用半導体モジュールを製造するため
Ｋは、複雑なはんだバンプは不要である。基板２、はん
だ付けされるサンドイッチ形半導体装置６、コンタクト
シランシャ１０及びカバープレート３が据え付けられる
簡単なはんだ付は周枠のみが必要である。スＵ　−１１
２が孔１ノに挿入され、ワイヤ１４がスリーブ１２に、
ワイヤ１６が穴１５．２５に挿入される。
更に、接点用フラットグラブが嵌入される。部品は予め
はんだ付けされ、必要な場合にははんだ付は用小板が介
在される。１ケ所のはんだ付けには全部品が結合し合っ
ている。
既に述べたように、サンＰイ、チ形に組み立てられた本
発明に基づく電力用半導体モノュール１が、合成樹脂製
−ウソングの中に取シ付けられてから、樹脂が流し込ま
れる。しかし、本発明に基づくモノニール１は、他の部
材と同様にハウソングなしで、全体としてカプセル封じ
される大規模な装置の枠内に取シ付けできる。
本発明に基づくモノニールの場合、基板２が−・ウソン
グの底として、上部基板３が・・ウソングの蓋として用
いられる。このようなモノニール１は、上部と下部で冷
却体と接触することができる。このような装置では、接
続部は側方に導出される。
【図面の簡単な説明】
第１図は、積層された２枚の基板とその間に設けられた
半導体チップを有する電力用半導体装置の縦断面図、第
２図は、半導体チップが固着され、金属コーティングを
施したセラミック製スリーブの使用によって電気的結合
が形成される他の実施例の半導体装置の側面図、第３図
は、構成部品がセラミ、り製センタピンで固着される第
３実施例の半導体装置の側面図、第４図は、三相グリッ
ツ回路図、第５図は基板上面の三相グリッツ回路の回路
・母ターンを示す図、第６図１は功パーグレート下面の
三相ブリツノ回路の回ξ′略ンぐターンを示す図、第７
図はカバープレート上面の三相シリツノ回路の回路パタ
ーンを示す図である。 １・・・電力用半導体モノニール、２・・・基板（ザブ
ストレート）、３・・・カバープレート（サブストレー
ト）、４・・・金属被覆部、５・・・電力用半導体素子
、６・・・サンドイッチ形半導体、７・・・調整用部材
、８・・・ｆ−ト接続部、９・−・条導体層、１０・・
・コンタクトプランシャ、１１・・・貫通孔、１２・・
・がイースリープ、１３・・・孔、１４・・・コンタク
トワイヤ、１６・・・陰極ワイヤ、１７・・・スリーブ
、１８・・・スリーブ用カラー、１９・・・金属被覆部
、２０・・・金ｉ被覆部、２１・・・センタビン。 出願人代理人　弁理士　鈴　江　武　彦−−−−−ＩＩ −・−ＩＩＩ ｉｇ５ ｉｇ　６

Claims (1)

  1. 【特許請求の範囲】 （１）互に平行に配置され、少なくとも１つの側面に金
    属被覆を施した少なくとも２つのセラミック板を有する
    電力用半導体モジュールにお込て、 ２つの基板（２，３）の間に、少なくとも１つの制御型
    電力用半導体素子（５）が配置され、前記制御型電力用
    半導体素子（５）は直接に又は調整用部材（７）を介し
    て、その制御型電力用半導体素子（５）の上下にお込て
    前記基板（２，３）の金属被覆部（４）と接触し、制御
    型電力用半導体素子（５）の上方に設けられた前記基板
    （３）が、制御用接続部（例えばｘ４，１ｇ）の貫通孔
    Ｃ１１）を有することを特徴とする電力用半導体モジュ
    ール。 （２）前記電力用半導体モソー−ル（１）が、少なくと
    も部分的に封止用コンパウンドで充填されているハウジ
    ング内へ据え付けられてｂることを特徴とする特許請求
    の範囲第１項記載の電力用半導体モー）、Ｌ−ル。 （３）前記基板（２＃３）の少なくとも１側面上に設け
    られた金属被覆部（４）が、条導体層構造として形成さ
    れていることを特徴とする特許請求の範囲第１項記載の
    電力用半導体モジュール。 （４）前記基板（２＃Ｊ）の、互に対向する２つの条溝
    体層平面（１、Ｉ［）上に設けられた条導体層（９）を
    結合するため、コンタクトプランシャ（１０）が設けら
    れていることを特徴とする特許請求の範囲第１項乃至第
    ３項の込ずれかｌに記載の電力用半導体モジュール。 （５）　負荷電流回路と切し離して制御するための補助
    電流回路が一方の基板（３）の別個の条溝体層平面（Ｉ
    ［［）上に配置されて騒ることを特徴とする特許請求の
    範囲第１項乃至第４頂層ずれかｌに記載の電力用半導体
    モジュール。 （６）高低差及び機械応力の双方又は一方を調整するた
    めに、制御型電力用半導体素子（５）と基板（２，Ｊ）
    の間に調整用部材が設けられていることを特徴とする特
    許請求の範囲第１項乃至第５項いずれか１に記載の電力
    用半導体モジュール。 （７）はんだ付は前及びはんだ付は中に、前記素子（５
    ，６）等を電力用半導体モジュール（１）内に位置付け
    するため、絶縁した耐熱性のセンタピン（２１）が設け
    られてｈることを特徴とする特許請求の範囲第１項乃至
    第６項りずれかｌに記載の電力用半導体モジュール。 （８）前記素子（５，６）を位置付けするためガイドス
    リーブ（１２）が設けられていて、そのがイドスリーブ
    Ｃｌ２）が前記基板（３）と、半導体素子（６）上に設
    けられた調整用部材（７）の開口部との孔（１３）を貫
    通していることを特徴とする特許請求の範囲第１項乃至
    第７項いずれかｌに記載の電力用半導体モジュール◎（
    ９）前記素子Ｃｓ＊ｅ）を位置付けするために設けられ
    て込るカラー（１８）付きスリーブ（１７）が、前記基
    板（３）の上下両側面上の条溝体層平面（Ｉｌ、Ｉ［ｌ
    ）において条導体層（９）を結合し、かつ又補助回路用
    に設けられた条溝体層平面（Ｉｆｆ）上の条導体層（９
    ）と、制御型電力用半導体素子（５）及びサントイ、チ
    形半導体素子（６）に設けられたダート接続部（８）を
    結合するため、部分的に金属被覆部（１９゜２０）を有
    することを特徴とする特許請求の範囲第１項乃至第８項
    いずれか１に記載の電力用半導体モジュール。 α〔電力用半導体モジュール（１）内の個所には、コン
    タクトグランツヤ（１０）が設けられていて、そのコン
    タクトプランツヤＣｌ０）の上及び下の双方又は一方に
    設けられた条導体層（９）の形状が、コンタクトグラン
    ツヤ（１０）の接触面に適合してｂるので、コンタクト
    グランツヤ（１０）がはんだ付けの間毛管作用によって
    保持されることを特徴とする特許請求の範囲第１項乃至
    第９項記載の電力用半導体モソ一一ル・ α力　前記素子（５，６）のＰ−）接続部（８）を補助
    回路用に設けられた条溝体層平面（ＩＩＩ）上の条導体
    層（９）と電気的に結合するため、予めはんだ付けされ
    たコンタクトワイヤが具備されている特許請求の範囲第
    １項乃至第８項いずれか１に記載の電力用半導体モノニ
    ール。 （２）基板（２）がこの基板（２〕の上に配置された基
    板（３）よシ多少寸法が大きいことを特徴とする特許請
    求の範囲第１項乃至第１１項いずれか１に記載の電力用
    半導体モジュール。 ａｌ　前記基板（２，３＞上の金属被覆部（４）がダイ
    レクトパぐンディングによって形成されていることを特
    徴とする特許請求の範囲第１項乃至第１２項のいずれか
    ｌに記載の電力用半導体モジュール。 α◆　前記基板（２）が冷却体と接触していることを特
    徴とする特許請求の範囲第１項乃至第１３項の込ずれか
    １に記載の電力用半導体モジュール・ （ト）前記電力用半導体モジュール（１）の上面が冷却
    体と接触してｂることを特徴とする特許請求の範囲第１
    項乃至第１４項のｈずれか１に記載の電力用半導体そり
    −−ル。 αＱ　前記電力用半導体モジュール（１）の端子接続部
    （Ｒ，Ｓ、Ｔ、十、−Ｈ，に、Ｇ）が側方向に導出され
    ていることを特徴とする特許請求の範囲第１項乃至第１
    ５項いずれか１に記載の電力用半導体モジュール。 ａカ　制御機能を有する集積回路がモジュールの中に取
    シ付けられてｂることを特徴とする特許請求の範囲第１
    項乃至第１６項のｂずれかｌに記載の電力用半導体モー
    、７．−ル。 α榎　上部基板（３）がハウシングの蓋を形成し、下部
    基板（２）がハウシングの底を形成することを特徴とす
    る特許請求の範囲第１項乃至第１７項いずれか１に記載
    の電力用半導体モジュール。
JP60033008A 1984-02-23 1985-02-22 電力用半導体モジユール Pending JPS60194555A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3406528.8 1984-02-23
DE19843406528 DE3406528A1 (de) 1984-02-23 1984-02-23 Leistungshalbleitermodul

Publications (1)

Publication Number Publication Date
JPS60194555A true JPS60194555A (ja) 1985-10-03

Family

ID=6228591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60033008A Pending JPS60194555A (ja) 1984-02-23 1985-02-22 電力用半導体モジユール

Country Status (4)

Country Link
US (1) US4710795A (ja)
EP (1) EP0152818A3 (ja)
JP (1) JPS60194555A (ja)
DE (1) DE3406528A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005259A (ja) * 2012-08-27 2017-01-05 三菱電機株式会社 電力用半導体装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3538933A1 (de) * 1985-11-02 1987-05-14 Bbc Brown Boveri & Cie Leistungshalbleitermodul
DE3727939A1 (de) * 1987-08-21 1989-03-02 Skf Textilmasch Komponenten Schaltungsanordnung fuer textilmaschinen, insbesondere spinnmaschinen mit einzelmotorantrieb der spindeln
US4956696A (en) * 1989-08-24 1990-09-11 Sundstrand Corporation Compression loaded semiconductor device
DE9017041U1 (de) * 1990-12-18 1991-03-07 Akyürek, Altan, Dipl.-Ing., 8560 Lauf Halbleitermodul
US5313091A (en) * 1992-09-28 1994-05-17 Sundstrand Corporation Package for a high power electrical component
DE59713027D1 (de) * 1996-09-30 2010-03-25 Infineon Technologies Ag Mikroelektronisches bauteil in sandwich-bauweise
US6060795A (en) * 1998-03-18 2000-05-09 Intersil Corporation Semiconductor power pack
KR100343150B1 (ko) 1998-11-26 2002-10-25 페어차일드코리아반도체 주식회사 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JP2000184698A (ja) * 1998-12-09 2000-06-30 Murata Mfg Co Ltd スイッチング電源
DE10117797C2 (de) * 2001-04-10 2003-04-17 Bosch Gmbh Robert Montagevorrichtung und Verfahren zum Aufbau eines elektronischen Bauteils
EP1263046A1 (de) * 2001-06-01 2002-12-04 ABB Schweiz AG Kontaktanordnung
DE10352079A1 (de) * 2003-11-08 2005-06-02 Robert Bosch Gmbh Elektromotor, sowie Verfahren zur Herstellung eines solchen
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7502606B2 (en) * 2005-04-11 2009-03-10 Microsoft Corporation Computer-readable medium, method, and device for associating information with a contact
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
WO2007025489A1 (de) * 2005-08-26 2007-03-08 Siemens Aktiengesellschaft Leistungshalbleitermodul mit auf schaltungsträger aufgebrachten lastanschlusselementen
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
CA2744859C (en) 2008-11-26 2015-11-24 Anew Optics, Inc. Haptic devices having an annular ribbon for intraocular lens
US10010405B2 (en) 2008-11-26 2018-07-03 Anew Aol Technologies, Inc. Haptic devices for intraocular lens
KR101755769B1 (ko) * 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법
JP6418126B2 (ja) * 2015-10-09 2018-11-07 三菱電機株式会社 半導体装置
KR101734712B1 (ko) 2015-12-09 2017-05-11 현대자동차주식회사 파워모듈
EP3389090A1 (en) 2017-04-11 2018-10-17 ABB Schweiz AG Power electronics module

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1878057U (ja) * 1963-08-22
US2978612A (en) * 1956-07-27 1961-04-04 Illinois Tool Works Modularized radio receiver
DE1818438U (de) * 1959-12-19 1960-09-22 Philips Patentverwaltung Baueinheit fuer elektrische nachrichtengeraete.
DE1889846U (de) * 1961-02-06 1964-03-26 Siemens Ag Flachbaugruppe zur aufnahme einer mehrzahl von schaltelementen.
NL296629A (ja) * 1963-08-13
DE1916210A1 (de) * 1969-03-29 1970-10-08 Licentia Gmbh Montage eines Festkoerperfilters auf einem Traegerkoerper
DE2008496A1 (de) * 1970-02-24 1971-09-30 Microelectronic Dipl Ing Andre Packungssystem für hybrid integrierte Schaltungen
JPS4947713B1 (ja) * 1970-04-27 1974-12-17
DE2348683A1 (de) * 1973-09-27 1975-04-03 Siemens Ag Elektrisches installationsgeraet
US4059849A (en) * 1974-12-16 1977-11-22 Westinghouse Electric Corporation Interconnected module
JPS5271625A (en) * 1975-12-10 1977-06-15 Semikron Gleichrichterbau Semiconductor rectifier device
JPS5386576A (en) * 1977-01-10 1978-07-31 Nec Corp Package for semiconductor element
US4259684A (en) * 1978-10-13 1981-03-31 The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland Packages for microwave integrated circuits
US4218694A (en) * 1978-10-23 1980-08-19 Ford Motor Company Rectifying apparatus including six semiconductor diodes sandwiched between ceramic wafers
DE2852753C3 (de) * 1978-12-06 1985-06-20 Württembergische Metallwarenfabrik, 7340 Geislingen Verfahren zum Befestigen von Bauelementen mit flächigen Anschlußkontakten auf einer Leiterplatte und Schablone zur Durchführung des Verfahrens
CS214034B1 (en) * 1980-06-10 1982-04-09 Michal Pellant Semiconductor modulus
GB2097998B (en) * 1981-05-06 1985-05-30 Standard Telephones Cables Ltd Mounting of integrated circuits
DE3123241C2 (de) * 1981-06-11 1984-08-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen eines plattenförmigen Schaltmoduls
US4538170A (en) * 1983-01-03 1985-08-27 General Electric Company Power chip package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005259A (ja) * 2012-08-27 2017-01-05 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
US4710795A (en) 1987-12-01
EP0152818A3 (de) 1986-12-03
EP0152818A2 (de) 1985-08-28
DE3406528A1 (de) 1985-08-29

Similar Documents

Publication Publication Date Title
JPS60194555A (ja) 電力用半導体モジユール
US10685895B2 (en) Power module with lead component and manufacturing method thereof
US11532538B2 (en) Component structure, power module and power module assembly structure
CN101488495B (zh) 具有开关部件和驱动电子器件的半导体模块
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
US6297074B1 (en) Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof
US5670797A (en) Compact light-emitting device with sealing member and light-transmitting resin seal
KR960015868A (ko) 적층형 패키지 및 그 제조방법
US20070235865A1 (en) Semiconductor module havingdiscrete components and method for producing the same
JPS62108552A (ja) 電力用半導体モジユ−ル
JPH02152245A (ja) 多数の回路要素を取り付けうる両面回路板
US20090243079A1 (en) Semiconductor device package
US20160366780A1 (en) Power modules and pin thereof
CN104701272B (zh) 一种芯片封装组件及其制造方法
JPH06181286A (ja) 半導体装置
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
CN1316606C (zh) 半导体器件
CN104952854B (zh) 电子封装结构及其封装方法
US7952204B2 (en) Semiconductor die packages with multiple integrated substrates, systems using the same, and methods using the same
KR20030028127A (ko) 반도체 전력용 모듈 및 그 제조방법
CN104867903B (zh) 电子模块
CN100420017C (zh) 具有混合线路与复合基板的封装结构
JPH02343A (ja) 電子部品搭載用基板
JP2001203301A (ja) 樹脂封止型半導体装置及びその製造方法
US7601560B2 (en) Method for producing an electronic circuit