CN109920790B - 一种三维存储器及其通道孔结构的形成方法 - Google Patents

一种三维存储器及其通道孔结构的形成方法 Download PDF

Info

Publication number
CN109920790B
CN109920790B CN201910114048.8A CN201910114048A CN109920790B CN 109920790 B CN109920790 B CN 109920790B CN 201910114048 A CN201910114048 A CN 201910114048A CN 109920790 B CN109920790 B CN 109920790B
Authority
CN
China
Prior art keywords
layer
hole
forming
channel structure
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910114048.8A
Other languages
English (en)
Other versions
CN109920790A (zh
Inventor
吕震宇
施文广
吴关平
潘锋
万先进
陈保友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910114048.8A priority Critical patent/CN109920790B/zh
Publication of CN109920790A publication Critical patent/CN109920790A/zh
Application granted granted Critical
Publication of CN109920790B publication Critical patent/CN109920790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Abstract

本发明实施例公开了一种三维存储器及其通道孔结构的形成方法，该形成方法通过第一通孔和第二通孔两次通孔形成工艺来形成所述三维存储器中的通道孔结构，大大降低了所述通道孔结构的工艺难度和成本，解决了在相同口径下，通孔深宽比过大导致的工艺难度大和成本高的问题，同时也降低了所述三维存储器的制作工艺难度和成本。

Description

一种三维存储器及其通道孔结构的形成方法
本申请为申请号201710134783.6的母案的分案申请
技术领域
本发明涉及三维存储器技术领域，尤其涉及一种三维存储器及其通道孔结构的形成方法。
背景技术
随着三维存储器(如3D NAND)中ON(Oxide/Nitride)的层叠数目越来越多，使得在三维存储器中形成的通道孔的深度越来越大，而在采用单刻蚀工艺形成通道孔时，在相同孔径的情况下，通道孔的深度越大刻蚀难度越大。尤其是，当三维存储器中的叠层数目达到120及以上时，再采用单刻蚀的方法形成贯穿各叠层的通道孔时，存在刻蚀时间呈指数增长的现象，工艺效率较低，成本较高。
发明内容
为解决上述技术问题，本发明实施例提供了一种三维存储器及其通道孔结构的形成方法，以降低三维存储器中通道孔结构的工艺难度和成本。
为解决上述问题，本发明实施例提供了如下技术方案：
一种三维存储器中通道孔结构的形成方法，该方法包括：
提供基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
形成完全贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
在第一通孔曝露的所述基底表面形成第一通道结构；
在所述第一通孔侧壁形成第一功能层；
在所述第一功能层侧壁和所述第一通道结构表面形成第二通道结构，所述第二通道结构的表面低于所述第一绝缘连接层表面；
在所述第一绝缘连接层内形成第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
在所述第一凹槽内形成第三通道结构，所述第三通道结构与所述第二通道结构相接触；
在所述第三通道结构背离所述基底一侧依次形成第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
形成完全贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔，所述第二通孔在所述基底上的投影与所述第一通孔在所述基底上的投影至少部分交叠；
在所述第二通孔侧壁形成第二功能层；
去除所述第二通道结构、所述第三通道结构和所述第二保护层、所述第一保护层，形成所述第一通孔和所述第二通孔相连通的第三通孔；
在所述第三通孔侧壁和底部依次形成第四通道结构和第一填充结构，所述第一填充结构的表面低于所述第四通道结构的表面；
在所述第四通道结构与所述第一填充结构形成的第二凹槽内形成第五通道结构，所述第五通道结构与所述第四通道结构相接触。
可选的，在所述第一通孔侧壁形成第一功能层包括：
在所述第一通孔的侧壁和所述第一通道结构的表面形成第一隧穿层，用于产生电荷；
在所述第一隧穿层表面形成第一存储层，用于存储电荷；
在所述第一存储层表面形成第一阻挡层，用于阻挡所述第一存储层中的电荷流出；
在所述第一阻挡层表面形成第一保护层，用于保护所述第一阻挡层在后续去除工艺中不受到损伤；
去除所述第一保护层、第一阻挡层、所述第一存储层和所述第一隧穿层位于所述第一通道结构表面的部分，形成第一功能层。
可选的，在所述第一功能层侧壁和所述第一通道结构表面形成第二通道结构，所述第二通道结构的表面低于所述第一绝缘连接层表面包括：
形成覆盖所述第一保护层侧壁、所述第一通孔底部和第一绝缘连接层表面的第二通道层；
去除部分所述第二通道层，使得所述第二通道层表面低于所述第一绝缘连接层，形成第二通道结构。
可选的，在所述第二通孔侧壁形成第二功能层包括：
在所述第二通孔的侧壁和所述第二通道结构的表面形成第二隧穿层，用于产生电荷；
在所述第二隧穿层表面形成第二存储层，用于存储电荷；
在所述第二存储层表面形成第二阻挡层，用于阻挡所述第二存储层中的电荷流出；
在所述第二阻挡层表面形成第二保护层，用于保护所述第二阻挡层在后续去除工艺中不受到损伤；
去除所述第二保护层、第二阻挡层、所述第二存储层和所述第二隧穿层和所述第二通道结构位于所述第二通孔底部的部分，形成第二功能层，同时使得所述第二通孔与所述第一通孔向连通。
可选的，在所述第三通孔侧壁和底部依次形成第四通道结构和第一填充结构，所述第一填充结构的表面低于所述第四通道结构的表面包括：
在所述第三通孔侧壁和底部以及所述第一绝缘连接层表面形成第四通道层；
在所述第四通道层表面形成覆盖所述第四通道层的第一填充层；
去除部分所述第一填充层，使得所述第一填充层的表面低于所述第一绝缘连接层的表面，形成第一填充结构；
去除部分所述第四通道层位于所述第一绝缘连接层表面的部分，保留所述第三通孔侧壁的部分，形成第四通道结构，所述第四通道结构的底部与所述第一通道结构直接接触，所述第四通道结构的表面高于所述第一填充结构的表面。
一种三维存储器，包括：
基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
形成于第一通孔曝露的所述基底表面的第一通道结构；
形成于所述第一通孔侧壁的第一功能层；
依次形成于所述第一绝缘连接层背离所述基底一侧的第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至与所述第一通孔相连通的第二通孔，所述第一通孔和所述第二通孔构成第三通孔；
形成于所述第二通孔侧壁的第二功能层；
依次形成于所述第三通孔侧壁和底部的第四通道结构和第一填充结构，所述第四通道结构与所述第一通道结构相接触，所述第二填充结构的表面低于所述第四通道结构表面；
形成于所述第四通道结构和所述第一填充结构形成的第二凹槽内的第五通道结构，所述第五通道结构与所述第四通道结构相接触。
一种三维存储器中通道孔结构的形成方法，所述三维存储器包括沿字线方向排布的第一区域、第二区域和第三区域，其中，所述第一区域用于形成通道孔结构，所述第三区域用于形成绝缘环结构，该方法包括：
提供基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域形成完全贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
在第一通孔曝露的所述基底表面形成第一通道结构；
在所述第一通孔侧壁形成第一功能层；
在所述第一功能层侧壁和所述第一通道结构表面形成第二通道结构，所述第二通道结构的表面低于所述第一绝缘连接层表面；
在所述第一绝缘连接层内形成第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
在所述第一凹槽内形成第三通道结构，所述第三通道结构与所述第二通道结构相接触；
在所述第三通道结构背离所述基底一侧依次形成第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域形成完全贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔，所述第二通孔在所述基底上的投影与所述第一通孔在所述基底上的投影至少部分交叠；
在所述第二通孔侧壁形成第二功能层；
去除所述第二通道结构、所述第三通道结构和所述第二保护层、所述第一保护层，形成所述第一通孔和所述第二通孔相连通的第三通孔；
在位于所述第一区域的第三通孔的侧壁和底部形成第四通道结构，并在所述第一区域、所述第二区域和所述第三区域对应的所述第三通孔侧壁和底部形成第一填充结构，所述第一填充结构的表面低于所述第四通道结构的表面；
在所述第四通道结构和所述第一填充结构形成的第二凹槽内形成第五通道结构，所述第五通道结构与所述第四通道结构相接触。
可选的，在所述第一通孔侧壁形成第一功能层包括：
在所述第一通孔的侧壁和所述第一通道结构的表面形成第一隧穿层，用于产生电荷；
在所述第一隧穿层表面形成第一存储层，用于存储电荷；
在所述第一存储层表面形成第一阻挡层，用于阻挡所述第一存储层中的电荷流出；
在所述第一阻挡层表面形成第一保护层，用于保护所述第一阻挡层在后续去除工艺中不受到损伤；
去除所述第一保护层、第一阻挡层、所述第一存储层和所述第一隧穿层位于所述第一通道结构表面的部分，形成第一功能层。
可选的，在所述第一功能层侧壁和所述第一通道结构表面形成第二通道结构，所述第二通道结构的表面低于所述第一绝缘连接层表面包括：
形成覆盖所述第一保护层侧壁、所述第一通孔底部和第一绝缘连接层表面的第二通道层；
去除部分所述第二通道层，使得所述第二通道层表面低于所述第一绝缘连接层，形成第二通道结构。
可选的，在所述第二通孔侧壁形成第二功能层包括：
在所述第二通孔的侧壁和所述第二通孔底部形成第二隧穿层，用于产生电荷；
在所述第二隧穿层表面形成第二存储层，用于存储电荷；
在所述第二存储层表面形成第二阻挡层，用于阻挡所述第二存储层中的电荷流出；
在所述第二阻挡层表面形成第二保护层，用于保护所述第二阻挡层在后续去除工艺中不受到损伤；
去除所述第二保护层、第二阻挡层、所述第二存储层、所述第二隧穿层和所述第三通道结构位于所述第二通孔底部的部分，形成第二功能层，同时使得所述第二通孔与所述第一通孔相连通。
可选的，在位于所述第一区域的第三通孔的侧壁和底部形成第四通道结构，并在所述第一区域、所述第二区域和所述第三区域对应的所述第三通孔侧壁和底部形成第一填充结构，所述第一填充结构的表面低于所述第四通道结构的表面包括：
在所述第一区域、所述第二区域和所述第三区域形成覆盖所述第三通孔侧壁和底部以及所述第一绝缘连接层表面的第四通道层；
在所述第一区域、所述第二区域和所述第三区域形成覆盖所述第四通道层的第二填充层，所述第二填充层具有空气间隙；
在所述第二填充层对应所述第一区域的表面形成第三掩膜层；
以所述第三掩膜层为掩膜，去除所述第二填充层位于所述第二区域和所述第三区域的部分；
去除所述第三掩膜层；
以所述第二填充层位于所述第一区域的部分为掩膜，去除所述第四通道层位于所述第二区域和所述第三区域的部分，在所述第二区域和所述第三区域形成第四通孔；
在所述第四通孔侧壁和底部形成第三填充层，所述第三填充层还覆盖所述第一绝缘连接层位于所述第二区域和所述第三区域的表面，所述第三填充层的填充性能好于所述第二填充层的填充性能；
对所述第二填充层和所述第三填充层进行刻蚀，去除所述第二填充层位于所述第一区域的部分，形成在所述第一区域形成第五通孔；
形成覆盖所述第四通孔和所述第五通孔的第一填充层，所述第一填充层还覆盖所述第一绝缘连接层表面；
去除部分所述第一填充层，使得所述第一填充层的表面低于所述第一绝缘连接层的表面，形成第一填充结构；
去除所述第四通道层位于所述第一绝缘连接层表面的部分，保留所述第三通孔侧壁的部分，形成第四通道结构，所述第四通道结构的底部与所述第一通道结构直接接触，所述第四通道结构的表面高于所述第一填充结构的表面。
一种三维存储器，所述三维存储器包括沿字线方向排布的第一区域、第二区域和第三区域，其中，所述第一区域用于形成通道孔结构，所述第三区域用于形成绝缘环结构，沿垂直于所述三维存储器表面方向包括：
基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域，贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
形成在第一通孔曝露的所述基底表面的第一通道结构；
形成在所述第一通孔侧壁的第一功能层；
依次形成在所述第一绝缘连接层背离所述基底一侧的第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域，贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至与所述第一通孔相连通的第二通孔，所述第一通孔和所述第二通孔构成第三通孔；
形成在所述第二通孔侧壁的第二功能层；
形成在所述第一区域的第三通孔的侧壁和底部的第四通道结构，以及形成在所述第一区域、所述第二区域和所述第三区域对应的所述第三通孔侧壁和底部形成第一填充结构，所述第一填充结构的表面低于所述第四通道结构的表面；
形成在所述第四通道结构和所述第一填充结构形成的第二凹槽内的第五通道结构，所述第五通道结构与所述第四通道结构相接触。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例所提供的三维存储器的通道孔结构的形成方法，通过第一通孔和第二通孔两次通孔形成工艺来形成所述三维存储器中的通道孔结构，大大降低了所述通道孔结构的工艺难度和成本，解决了在相同口径下，通孔深宽比过大导致的工艺难度大和成本高的问题，同时也降低了所述三维存储器的制作工艺难度和成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图22为本发明一个实施例所提供的三维存储器中通道孔结构的形成方法流程图；
图23-图49为本发明一个实施例所提供的三维存储器中通道孔结构的形成方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
本发明实施例提供了一种三维存储器中通道孔结构的形成方法，该方法包括：
S101：如图1所示，提供基底11，所述基底1表面形成有第一堆叠层2和第一绝缘连接层3，所述第一堆叠层2由多个交错叠加的氧化层和氮化层构成。可选的，所述第一堆叠层2中氧化层和氮化层的层数总和不小于64，但本发明对此并不做限定，具体视情况而定。
具体的，在本发明的一个实施例中，所述第一绝缘连接层3为氧化硅层，但本发明对此并不做限定，只要保证所述第一绝缘连接层3与所述第一堆叠层2中所述氮化层的材料不同，且具有绝缘功能即可。
需要说明的是，在上述实施例的基础上，在本发明的一个实施例中，该方法还包括：
在所述第一绝缘连接层3表面形成第一掩膜层4。
S102：继续如图1所示，形成完全贯穿所述第一堆叠层2和所述第一绝缘连接层3，并延伸至所述基底1表面内的第一通孔5。
具体的，在本发明的一个实施例中，形成完全贯穿所述第一堆叠层2和所述第一绝缘连接层3，并延伸至所述基底1表面内的第一通孔5包括：
对所述第一堆叠层2和所述第一绝缘连接层3进行刻蚀，在所述第一堆叠层2和所述第一绝缘连接层3内形成贯穿所述第一堆叠层2和所述第一绝缘连接层3，并延伸至所述基底1表面内的第一通孔5；对所述第一通孔5进行清洗。
需要说明的是，在对所述第一堆叠层2和所述第一绝缘连接层3进行刻蚀时，可以选择湿法刻蚀，也可以选择干法刻蚀，还可以组合使用，本发明对此并不做限定，具体视情况而定。
还需要说明的是，当所述第一绝缘连接层3表面形成有第一掩膜层4时，在形成第一通孔5时，还包括对所述第一掩膜层4的刻蚀。
S103：如图2所示，在第一通孔5曝露的所述基底1表面形成第一通道结构6。可选的，在本发明的一个实施例中，所述第一通道结构6为硅层，形成工艺为选择性外延工艺。
S104：在所述第一通孔5侧壁形成第一功能层。
具体的，在本发明的一个实施例中，在所述第一通孔5侧壁形成第一功能层包括：
如图3所示，在所述第一通孔5的侧壁和所述第一通道结构6的表面形成第一隧穿层7，用于产生电荷，可选的，所述第一隧穿层7为氧化层，形成工艺为沉积工艺；
在所述第一隧穿层7表面形成第一存储层8，用于存储电荷，可选的，所述第一存储层8为氮化层，形成工艺为沉积工艺；
在所述第一存储层8表面形成第一阻挡层9，用于阻挡所述第一存储层8中的电荷流出，可选的，所述第一阻挡层9为氧化层，形成工艺为沉积工艺；
如图4所示，在所述第一阻挡层9表面形成第一保护层10，用于保护所述第一阻挡层9在后续去除工艺中不受到损伤，可选的，所述第一保护层10为非晶硅层，形成工艺为沉积工艺；
继续如图4所示，去除所述第一保护层10、第一阻挡层9、所述第一存储层8和所述第一隧穿层7位于所述第一通道结构6表面的部分，形成第一功能层，可选的，所述去除工艺为刻蚀工艺和清洗工艺。
S105：在所述第一功能层侧壁和所述第一通道结构6表面形成第二通道结构，所述第二通道结构的表面低于所述第一绝缘连接层3表面。
具体的，在本发明的一个实施例中，在所述第一功能层侧壁和所述第一通道结构6表面形成第二通道结构，所述第二通道结构的表面低于所述第一绝缘连接层3表面包括：
如图5所示，形成覆盖所述第一保护层10侧壁、所述第一通孔5底部和第一绝缘连接层3表面的第二通道层11，可选的，所述第二通道层11为非晶硅层，形成工艺为沉积工艺；
如图6所示，去除部分所述第二通道层11，使得所述第二通道层11表面低于所述第一绝缘连接层3，形成第二通道结构，可选的，所述去除工艺为刻蚀工艺。
需要说明的是，在本发明实施例中，所述第二通道结构的上表面可以高于所述第一堆叠层的上表面，也可以低于所述第一堆叠层的上表面，本发明对此并不做限定，只要保证所述第二通道结构的上表面不低于所述第一堆叠层中顶层氧化层的上表面即可。可选的，所述第二通道结构的上表面与所述第一堆叠层中顶层氧化层的上表面平齐。
S106：在所述第一绝缘连接层内形成第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影。
具体的，在本发明的一个实施例中，在所述第一绝缘连接层内形成第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影包括：
去除部分所述第一绝缘连接层，在所述第一绝缘连接层内形成贯穿所述第一绝缘连接层的第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影。可选的，所述第一凹槽在所述基底上的投影面积大于所述第一通孔在所述基底上的投影面积。
需要说明的是，当所述第一绝缘连接层表面形成有第一掩膜层时，在所述第一绝缘连接层内形成第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影包括：
如图7所示，去除所述第一掩膜层4；
如图8所示，平坦化所述第一绝缘连接层3表面；
继续如图8所示，去除部分所述第一绝缘连接层3，在所述第一绝缘连接层3内形成贯穿所述第一绝缘连接层3的第一凹槽12，所述第一凹槽12在所述基底1上的投影完全覆盖所述第一通孔5在所述基底1上的投影。
S107：如图9所示，在所述第一凹槽12内形成第三通道结构13，所述第三通道结构13与所述第二通道结构相接触。可选的，所述第三通道结构的形成工艺为沉积工艺。
S108：如图10所示，在所述第三通道结构13背离所述基底1一侧依次形成第二堆叠层14和第二绝缘连接层15，所述第二堆叠层14由多个交错叠加的氧化层和氮化层构成。可选的，所述第二堆叠层14中氧化层和氮化层的层数总和不小于64，但本发明对此并不做限定，具体视情况而定。
具体的，在本发明的一个实施例中，所述第二绝缘连接层15包括氧化硅层，但本发明对此并不做限定，只要保证所述第二绝缘连接层15与所述第二堆叠层14中所述氮化层的材料不同，且具有绝缘功能即可。
需要说明的是，在上述实施例的基础上，在本发明的一个实施例中，该方法还包括：
在所述第二绝缘连接层15表面形成第二掩膜层16。
S109：继续如图11所示，形成完全贯穿所述第二堆叠层14和所述第二绝缘连接层15，并延伸至所述第三通道结构13表面内的第二通孔17，所述第二通孔在所述基底1上的投影与所述第一通孔5在所述基底1上的投影至少部分交叠。
具体的，在本发明的一个实施例中，形成完全贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔包括：
对所述第二堆叠层和所述第二绝缘连接层进行刻蚀，在所述第二堆叠层和所述第二绝缘连接层内形成贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔；对所述第二通孔进行清洗。
需要说明的是，在本发明实施例中，所述第二通孔可以延伸至所述第三通道结构表面，也可以延伸至所述第三通道结构表面内，本发明对此并不做限定，只要保证后续形成的第四通道结构可以与所述第三通道结构直接接触即可。
还需要说明的是，在对所述第二堆叠层和所述第二绝缘连接层进行刻蚀时，可以选择湿法刻蚀，也可以选择干法刻蚀，还可以组合使用，本发明对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本发明的一个实施例中，当所述第二绝缘连接层表面形成有第二掩膜层时，在形成第二通孔时，还包括对所述第二掩膜层的刻蚀。需要说明的是，在本发明实施例中，所述第二掩模层16朝向所述第二通孔17一侧的边界线和所述第一掩模层4朝向所述第一通孔5一侧的边界线之间的距离a最大不大于15nm。
S1010：在所述第二通孔侧壁形成第二功能层。
具体的，在本发明的一个实施例中，在所述第二通孔侧壁形成第二功能层包括：
如图12所示，在所述第二通孔17的侧壁和所述第三通道结构13的表面形成第二隧穿层18，用于产生电荷，可选的，所述第二隧穿层18为氧化层，形成工艺为沉积工艺；
在所述第二隧穿层18表面形成第二存储层19，用于存储电荷，可选的，所述第二存储层19为氮化层，形成工艺为沉积工艺；
在所述第二存储层19表面形成第二阻挡层20，用于阻挡所述第二存储层19中的电荷流出，可选的，所述第二阻挡层19为氧化层，形成工艺为沉积工艺；
如图13所示，在所述第二阻挡层20表面形成第二保护层21，用于保护所述第二阻挡层20在后续去除工艺中不受到损伤，可选的，所述第二保护层21为非晶硅层，形成工艺为沉积工艺；
继续如图13所示，去除所述第二保护层21、第二阻挡层20、所述第二存储层19和所述第二隧穿层18和所述第三通道结构13位于所述第二通孔17底部的部分，形成第二功能层，同时使得所述第二通孔17与所述第一通孔5向连通，可选的，所述去除工艺为刻蚀工艺和清洗工艺。
在上述实施例的基础上，在本发明的一个实施例中，该方法还包括：如图14所示，去除所述第二阻挡层20、所述第二存储层19、所述第二隧穿层18位于所述第二保护层21下方的部分，如图中虚线框所示。
S1011：如图15所示，去除所述第二通道结构、所述第三通道结构和所述第二保护层、所述第一保护层，形成所述第一通孔5和所述第二通孔17相连通的第三通孔22。
S1012：在所述第三通孔侧壁和底部依次形成第四通道结构和第一填充结构，所述第一填充结构的表面低于所述第四通道结构的表面。
具体的，在本发明的一个实施例中，在所述第三通孔侧壁和底部依次形成第四通道结构和第一填充结构，所述第一填充结构的表面低于所述第四通道结构的表面包括：
如图16所示，在所述第三通孔22侧壁和底部以及所述第一绝缘连接层3表面形成第四通道层28；
如图17所示，在所述第四通道层28表面形成覆盖所述第四通道层28的第一填充层34；
如图18所示，去除部分所述第一填充层34，使得所述第一填充层34的表面低于所述第一绝缘连接层3的表面，形成第一填充结构；
如图19所示，去除部分所述第四通道层28位于所述第一绝缘连接层3表面的部分，保留所述第三通孔22侧壁的部分，形成第四通道结构，所述第四通道结构的底部与所述第一通道结构6直接接触，所述第四通道结构的表面高于所述第一填充结构的表面。
需要说明的是，在本发明实施例中，所述第一填充结构的上表面可以高于所述第二堆叠层的上表面，也可以低于所述第二堆叠层的上表面，本发明对此并不做限定，只要保证所述第一填充结构的上表面不低于所述第二堆叠层中顶层氧化层的上表面即可。可选的，所述第一填充结构的上表面与所述第二堆叠层中顶层氧化层的上表面平齐。
S1013：在所述第四通道结构与所述第一填充结构形成的第二凹槽内形成第五通道结构，所述第五通道结构与所述第四通道结构相接触。
需要说明的是，当所述第二绝缘连接层表面形成有第二掩膜层时，在所述第四通道结构与所述第一填充结构形成的第二凹槽内形成第五通道结构，所述第五通道结构与所述第四通道结构相接触包括：
如图20所示，在所述第四通道结构与所述第一填充结构形成的第二凹槽内形成第五通道层35，所述第五通道层35与所述第四通道结构相接触
如图21所示，去除所述第二掩膜层；
如图22所示，平坦化所述第二绝缘连接层表面。
相应的，本发明实施例还提供了一种利用上述形成方法形成的三维存储器，该三维存储器包括：
基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
形成于第一通孔曝露的所述基底表面的第一通道结构；
形成于所述第一通孔侧壁的第一功能层；
依次形成于所述第一绝缘连接层背离所述基底一侧的第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至与所述第一通孔相连通的第二通孔，所述第一通孔和所述第二通孔构成第三通孔；
形成于所述第二通孔侧壁的第二功能层；
依次形成于所述第三通孔侧壁和底部的第四通道结构和第一填充结构，所述第四通道结构与所述第一通道结构相接触，所述第二填充结构的表面低于所述第四通道结构的表面；
形成于所述第四通道结构和所述第一填充结构形成的第二凹槽内的第五通道结构，所述第五通道结构与所述第四通道结构相接触。
由上可知，本发明实施例所提供的三维存储器的通道孔结构的形成方法，通过第一通孔和第二通孔两次通孔形成工艺来形成所述三维存储器中的通道孔结构，大大降低了所述通道孔结构的工艺难度和成本，解决了在相同口径下，通孔深宽比过大导致的工艺难度大和成本高的问题，同时也降低了所述三维存储器的制作工艺难度和成本。
此外，本发明实施例还提供了另一种三维存储器中通道孔结构的形成方法，所述三维存储器包括沿字线方向排布的第一区域、第二区域和第三区域，其中，所述第一区域用于形成通道孔结构，所述第三区域用于形成绝缘环结构，该方法包括：
S201：如图23所示，提供基底1，所述基底1表面形成有第一堆叠层2和第一绝缘连接层3，所述第一堆叠层2由多个交错叠加的氧化层和氮化层构成。可选的，所述第一堆叠层2中氧化层和氮化层的层数总和不小于64，但本发明对此并不做限定，具体视情况而定。
具体的，在本发明的一个实施例中，所述第一绝缘连接层3为氧化硅层，但本发明对此并不做限定，只要保证所述第一绝缘连接层3与所述第一堆叠层2中所述氮化层的材料不同，且具有绝缘功能即可。
需要说明的是，在上述实施例的基础上，在本发明的一个实施例中，该方法还包括：
在所述第一绝缘连接层3表面形成第一掩膜层4。可选的，所述第一掩膜层包括氮化层或层叠的氮化层或氧化层或其他结构，本发明对此并不做限定，具体视情况而定。
S202：继续如图23所示，在所述第一区域100、所述第二区域200和所述第三区域300形成完全贯穿所述第一堆叠层2和所述第一绝缘连接层3，并延伸至所述基底1表面内的第一通孔5。需要说明的是，在垂直于所述基底1表面方向上，所述第三区域300处的所述第一通孔5深度大于所述第一区域100处的所述第一通孔5的深度。
还需要说明的是，当所述第一绝缘连接层3表面形成有第一掩膜层4时，在形成第一通孔5时，还包括对所述第一掩膜层4的刻蚀。
S203：如图24所示，在第一通孔5曝露的所述基底1表面形成第一通道结构6。
S204：在所述第一通孔5侧壁形成第一功能层。
具体的，在本发明的一个实施例中，在所述第一通孔5侧壁形成第一功能层包括：
如图25所示，在所述第一通孔5的侧壁和所述第一通道结构6的表面形成第一隧穿层7，用于产生电荷，可选的，所述第一隧穿层7为氧化层，形成工艺为沉积工艺；
在所述第一隧穿层7表面形成第一存储层8，用于存储电荷，可选的，所述第一存储层8为氮化层，形成工艺为沉积工艺；
在所述第一存储层8表面形成第一阻挡层9，用于阻挡所述第一存储层8中的电荷流出，可选的，所述第一阻挡层9为氧化层，形成工艺为沉积工艺；
如图26所示，在所述第一阻挡层9表面形成第一保护层10，用于保护所述第一阻挡层9在后续去除工艺中不受到损伤，可选的，所述第一保护层10为非晶硅层，形成工艺为沉积工艺；
继续如图26所示，去除所述第一保护层10、第一阻挡层9、所述第一存储层8和所述第一隧穿层7位于所述第一通道结构6表面的部分，形成第一功能层，可选的，所述去除工艺为刻蚀工艺和清洗工艺。
S205：在所述第一功能层侧壁和所述第一通道结构6表面形成第二通道结构，所述第二通道结构的表面低于所述第一绝缘连接层3表面。可选的，所述第二通道结构内部具有空气间隙。
具体的，在本发明的一个实施例中，在所述第一功能层侧壁和所述第一通道结构6表面形成第二通道结构，所述第二通道结构的表面低于所述第一绝缘连接层3表面包括：
如图27所示，形成覆盖所述第一保护层10侧壁、所述第一通孔5底部和第一绝缘连接层3表面的第二通道层11，可选的，所述第二通道层11内部具有空气间隙；
如图28所示，去除部分所述第二通道层11，使得所述第二通道层11表面低于所述第一绝缘连接层3，形成第二通道结构，可选的，所述第二通道结构内部具有空气间隙，其结构为封闭环型结构。
需要说明的是，在本发明实施例中，所述第二通道结构的上表面可以高于所述第一堆叠层2的上表面，也可以低于所述第一堆叠层2的上表面，本发明对此并不做限定，只要保证所述第二通道结构的上表面不低于所述第一堆叠层2中顶层氧化层的上表面即可。可选的，所述第二通道结构的上表面与所述第一堆叠层2中顶层氧化层的上表面平齐。
还需要说明的是，在本发明的一个实施例中，所述第一保护层与所述第二通道结构的材料相同，以便于在后续工艺中在同一步工艺中去除。
S206：在所述第一绝缘连接层3内形成第一凹槽，所述第一凹槽在所述基底1上的投影完全覆盖所述第一通孔5在所述基底1上的投影。
具体的，在本发明的一个实施例中，在所述第一绝缘连接层3内形成第一凹槽，所述第一凹槽在所述基底1上的投影完全覆盖所述第一通孔5在所述基底1上的投影包括：
去除部分所述第一绝缘连接层3，在所述第一绝缘连接层3内形成贯穿所述第一绝缘连接层3的第一凹槽，所述第一凹槽在所述基底1上的投影完全覆盖所述第一通孔5在所述基底1上的投影。可选的，所述第一凹槽在所述基底1上的投影面积大于所述第一通孔5在所述基底1上的投影面积。
在本发明的另一个实施例中，当所述第一绝缘连接层3表面形成有第一掩膜层4时，在所述第一绝缘连接层3内形成第一凹槽，所述第一凹槽在所述基底1上的投影完全覆盖所述第一通孔5在所述基底1上的投影包括：
如图29所示，去除所述第一掩膜层4，需要说明的是，当所述第一存储层8和所述第一掩膜层4材料相同时，在去除所述第一掩膜层4时，会同时去除部分所述第一存储层10；
如图30所示，平坦化所述第一绝缘连接层3表面；
继续如图30所示，去除部分所述第一绝缘连接层3，在所述第一绝缘连接层3内形成贯穿所述第一绝缘连接层3的第一凹槽12，所述第一凹槽12在所述基底1上的投影完全覆盖所述第一通孔5在所述基底1上的投影。
S207：如图31所示，在所述第一凹槽12内形成第三通道结构13，所述第三通道结构13与所述第二通道结构相接触。
S208：在所述第三通道结构13背离所述基底1一侧依次形成第二堆叠层14和第二绝缘连接层15，所述第二堆叠层14由多个交错叠加的氧化层和氮化层构成。可选的，所述第二堆叠层14中氧化层和氮化层的层数总和不小于64，但本发明对此并不做限定，具体视情况而定。
具体的，在本发明的一个实施例中，所述第二绝缘连接层15为氧化硅层，但本发明对此并不做限定，只要保证所述第二绝缘连接层15与所述第二堆叠层14中所述氮化层的材料不同，且具有绝缘功能即可。
需要说明的是，在上述实施例的基础上，在本发明的一个实施例中，该方法还包括：
在所述第二绝缘连接层15表面形成第二掩膜层16。
S209：如图33所示，在所述第一区域100、所述第二区域200和所述第三区域300形成完全贯穿所述第二堆叠层14和所述第二绝缘连接层15，并延伸至所述第三通道结构13表面内的第二通孔17，所述第二通孔17在所述基底1上的投影与所述第一通孔5在所述基底1上的投影至少部分交叠。
需要说明的是，具体工艺时，所述第三区域的第三通道结构可能被所述第二通孔完全贯穿，本发明对此并不做限定，只要保证所述第一区域的第三通道结构没有被所述第二通孔完全贯穿即可。
具体的，在本发明的一个实施例中，形成完全贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔包括：
对所述第二堆叠层和所述第二绝缘连接层进行刻蚀，在所述第二堆叠层和所述第二绝缘连接层内形成贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔；对所述第二通孔进行清洗。
需要说明的是，在本发明实施例中，所述第二通孔可以延伸至所述第三通道结构表面，也可以延伸至所述第三通道结构表面内，本发明对此并不做限定。
在上述实施例的基础上，在本发明的一个实施例中，当所述第二绝缘连接层表面形成有第二掩膜层时，在形成第二通孔时，还包括对所述第二掩膜层的刻蚀。需要说明的是，在本发明实施例中，所述第二掩模层朝向所述第二通孔一侧的边界线和所述第一掩模层朝向所述第一通孔5一侧的边界线之间的距离a最大不大于15nm。
S2010：在所述第二通孔侧壁形成第二功能层。
具体的，在本发明的一个实施例中，在所述第二通孔侧壁形成第二功能层包括：
如图34所示，在所述第二通孔17的侧壁和所述第二通孔17底部形成第二隧穿层18，用于产生电荷，可选的，所述第二隧穿层18为氧化层，形成工艺为沉积工艺；
在所述第二隧穿层18表面形成第二存储层19，用于存储电荷，可选的，所述第二存储层19为氮化层，形成工艺为沉积工艺；
在所述第二存储层19表面形成第二阻挡层20，用于阻挡所述第二存储层19中的电荷流出，可选的，所述第二阻挡层20为氧化层，形成工艺为沉积工艺；
如图35所示，在所述第二阻挡层20表面形成第二保护层21，用于保护所述第二阻挡层20在后续去除工艺中不受到损伤，可选的，所述第二保护层21为非晶硅层，形成工艺为沉积工艺；
继续如图35所示，去除所述第二保护层21、第二阻挡层20、所述第二存储层19、所述第二隧穿层18和所述第三通道结构13位于所述第二通孔17底部的部分，形成第二功能层，同时使得所述第二通孔17与所述第一通孔5相连通，可选的，所述去除工艺为刻蚀工艺和清洗工艺。
在上述实施例的基础上，在本发明的一个实施例中，该方法还包括：如图36所示，去除所述第二阻挡层20、所述第二存储层19、所述第二隧穿层18位于所述第二保护层下方的部分，如图中虚线框所示。
S2011：如图37所示，去除所述第二通道结构、所述第三通道结构和所述第二保护层、所述第一保护层，形成所述第一通孔5和所述第二通孔17相连通的第三通孔22。
S2012：在位于所述第一区域的第三通孔的侧壁和底部形成第四通道结构，并在所述第一区域、所述第二区域和所述第三区域对应的所述第三通孔侧壁和底部形成第一填充结构，所述第一填充结构的表面低于所述第一绝缘连接层3的表面。
具体的，在本发明的一个实施例中，在位于所述第一区域的第三通孔的侧壁和底部形成第四通道结构，并在所述第一区域、所述第二区域和所述第三区域对应的所述第三通孔侧壁和底部形成第一填充结构，所述第一填充结构的表面低于所述第四通道结构的表面包括：
如图38所示，在所述第一区域、所述第二区域和所述第三区域形成覆盖所述第三通孔27侧壁和底部以及所述第一绝缘连接层3表面的第四通道层28；
如图39所示，在所述第一区域、所述第二区域和所述第三区域形成覆盖所述第四通道层28的第二填充层29，所述第二填充层29具有空气间隙；
如图40所示，在所述第二填充层19对应所述第一区域100的表面形成第三掩膜层30；
以所述第三掩膜层30为掩膜，去除所述第二填充层29位于所述第二区域200和所述第三区域300的部分；
如图41所示，去除所述第三掩膜层30；
以所述第二填充层29位于所述第一区域100的部分为掩膜，去除所述第四通道层28位于所述第二区域200和所述第三区域300的部分，在所述第二区域200和所述第三区域300形成所述第四通孔31；
如图42所示，在所述第四通孔31侧壁和底部形成第三填充层32，所述第三填充层32还覆盖所述第一绝缘连接层3位于所述第二区域200和所述第三区域300的表面，可选的，所述第三填充层32具有空气间隙，更可选的，所述第三填充层32的填充性能好于所述第二填充层29的填充性能，即在同一刻蚀工艺中，所述第三填充层32的刻蚀速率小于所述第二填充层29的刻蚀速率；
如图43所示，对所述第二填充层29和所述第三填充层32进行刻蚀，去除所述第二填充层29位于所述第一区域100的部分，在所述第一区域100形成第五通孔33；
如图44所示，形成覆盖所述第四通孔32和所述第五通孔33的第一填充层34，所述第一填充层34还覆盖所述第一绝缘连接层3表面；
如图45所示，去除部分所述第一填充层，使得所述第一填充层34的表面低于所述第一绝缘连接层3的表面，形成第一填充结构；
如图46所示，去除所述第四通道层28位于所述第一绝缘连接层3表面的部分，保留所述第三通孔33侧壁的部分，形成第四通道结构，所述第四通道结构的底部与所述第一通道结构6直接接触，所述第四通道结构的表面高于所述第一填充结构的表面。
S2012：在所述第四通道结构和所述第一填充结构形成的第二凹槽内形成第五通道结构，所述第五通道结构与所述第四通道结构相接触。
需要说明的是，当所述第二绝缘连接层表面形成有第二掩膜层时，在所述第四通道结构和所述第一填充结构形成的第二凹槽内形成第五通道结构包括：
如图47所示，在所述第四通道结构与所述第一填充结构形成的第二凹槽内形成第五通道层55，所述第五通道层55与所述第四通道结构相接触
如图48所示，去除所述第二掩膜层16；
如图49所示，平坦化所述第二绝缘连接层15表面。
相应的，本发明实施例还提供了一种三维存储器，所述三维存储器包括沿字线方向排布的第一区域、第二区域和第三区域，其中，所述第一区域用于形成通道孔结构，所述第三区域用于形成绝缘环结构，沿垂直于所述三维存储器表面方向包括：
基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域，贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
形成在第一通孔曝露的所述基底表面的第一通道结构；
形成在所述第一通孔侧壁的第一功能层；
依次形成在所述第一绝缘连接层背离所述基底一侧的第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域，贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至与所述第一通孔相连通的第二通孔，所述第一通孔和所述第二通孔构成第三通孔；
形成在所述第二通孔侧壁的第二功能层；
形成在所述第一区域的第三通孔的侧壁和底部的第四通道结构，以及形成在所述第一区域、所述第二区域和所述第三区域对应的所述第三通孔侧壁和底部形成第一填充结构，所述第一填充结构的表面低于所述第四通道结构的表面；
形成在所述第四通道结构和所述第一填充结构形成的第二凹槽内的第五通道结构，所述第五通道结构与所述第四通道结构相接触。
由上可知，本发明实施例所提供的三维存储器中通道孔结构的形成方法，通过第一通孔和第二通孔两次通孔形成工艺来形成所述三维存储器中的通道孔结构，大大降低了所述通道孔结构的工艺难度和成本，解决了在相同口径下，通孔深宽比过大导致的工艺难度大和成本高的问题，降低了所述三维存储器的形成工艺难度和成本。
而且，本发明实施例所提供的三维存储器中通道孔结构的形成方法，所述第四通道结构仅存在于所述第一区域，而不存在于所述第一区域，从而使得所述三维存储器中，在所述第一区域所述第五通孔结构与所述第一通道结构电连接，在所述第三区域所述第五通道结构与所述第一通道结构电绝缘，从而在应用于具有绝缘环的三维存储器时，可以在所述第一区域形成通道孔结构的同时在所述第三区域形成绝缘环结构，工艺简单，成本较低。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种三维存储器中通道孔结构的形成方法，其特征在于，该方法包括：
提供基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
形成完全贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
在第一通孔曝露的所述基底表面形成第一通道结构；
在所述第一通孔侧壁形成第一功能层，所述第一功能层包括第一保护层；
在所述第一功能层侧壁和所述第一通道结构表面形成第二通道结构，所述第二通道结构的表面低于所述第一绝缘连接层表面；
去除部分所述第一绝缘连接层，在所述第一绝缘连接层内形成第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
在所述第一凹槽内形成第三通道结构，所述第三通道结构与所述第二通道结构相接触；
在所述第三通道结构背离所述基底一侧依次形成第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
形成完全贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔，所述第二通孔在所述基底上的投影与所述第一通孔在所述基底上的投影至少部分交叠，所述第二通孔底部的宽度小于所述第一凹槽的宽度；
在所述第二通孔侧壁形成第二功能层，所述第二功能层包括第二保护层；
去除所述第二通道结构、所述第三通道结构和所述第二保护层、所述第一保护层，形成所述第一通孔和所述第二通孔相连通的第三通孔，并在所述第一凹槽处暴露所述第一绝缘连接层；
在所述第三通孔侧壁和底部依次形成第四通道结构和第一填充结构，所述第一填充结构的表面低于所述第四通道结构的表面；
在所述第四通道结构与所述第一填充结构形成的第二凹槽内形成第五通道结构，所述第五通道结构与所述第四通道结构相接触；
其中，第一通道结构为硅层。
2.根据权利要求1所述的形成方法，其特征在于，在所述第一通孔侧壁形成第一功能层包括：
在所述第一通孔的侧壁和所述第一通道结构的表面形成第一隧穿层，用于产生电荷；
在所述第一隧穿层表面形成第一存储层，用于存储电荷；
在所述第一存储层表面形成第一阻挡层，用于阻挡所述第一存储层中的电荷流出；
在所述第一阻挡层表面形成第一保护层，用于保护所述第一阻挡层在后续去除工艺中不受到损伤；
去除所述第一保护层、第一阻挡层、所述第一存储层和所述第一隧穿层位于所述第一通道结构表面的部分，形成第一功能层。
3.根据权利要求1所述的形成方法，其特征在于，在所述第一功能层侧壁和所述第一通道结构表面形成第二通道结构，所述第二通道结构的表面低于所述第一绝缘连接层表面包括：
形成覆盖所述第一保护层侧壁、所述第一通孔底部和第一绝缘连接层表面的第二通道层；
去除部分所述第二通道层，使得所述第二通道层表面低于所述第一绝缘连接层，形成第二通道结构。
4.根据权利要求1所述的形成方法，其特征在于，在所述第二通孔侧壁形成第二功能层包括：
在所述第二通孔的侧壁和所述第三通道结构的表面形成第二隧穿层，用于产生电荷；
在所述第二隧穿层表面形成第二存储层，用于存储电荷；
在所述第二存储层表面形成第二阻挡层，用于阻挡所述第二存储层中的电荷流出；
在所述第二阻挡层表面形成第二保护层，用于保护所述第二阻挡层在后续去除工艺中不受到损伤；
去除所述第二保护层、第二阻挡层、所述第二存储层和所述第二隧穿层和所述第二通道结构位于所述第二通孔底部的部分，形成第二功能层，同时使得所述第二通孔与所述第一通孔相连通。
5.根据权利要求1所述的形成方法，其特征在于，在所述第三通孔侧壁和底部依次形成第四通道结构和第一填充结构，所述第一填充结构的表面低于所述第四通道结构的表面包括：
在所述第三通孔侧壁和底部以及所述第二绝缘连接层表面形成第四通道层；
在所述第四通道层表面形成覆盖所述第四通道层的第一填充层；
去除部分所述第一填充层，使得所述第一填充层的表面低于所述第二绝缘连接层的表面，形成第一填充结构；
去除部分所述第四通道层位于所述第二绝缘连接层表面的部分，保留所述第三通孔侧壁的部分，形成第四通道结构，所述第四通道结构的底部与所述第一通道结构直接接触，所述第四通道结构的表面高于所述第一填充结构的表面。
6.一种三维存储器，其特征在于，包括：
基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
形成于第一通孔曝露的所述基底表面的第一通道结构；
形成于所述第一通孔侧壁的第一功能层；
形成于所述第一绝缘连接层中的第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
依次形成于所述第一绝缘连接层背离所述基底一侧的第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至与所述第一通孔相连通的第二通孔，所述第一通孔和所述第二通孔构成第三通孔，所述第二通孔底部的宽度小于所述第一凹槽的宽度；
形成于所述第二通孔侧壁的第二功能层；
依次形成于所述第三通孔侧壁和底部的第四通道结构和第一填充结构，所述第四通道结构与所述第一通道结构相接触，所述第一填充结构的表面低于所述第四通道结构表面，所述第四通道结构在所述第一凹槽处与所述第一绝缘连接层直接接触；
形成于所述第四通道结构和所述第一填充结构形成的第二凹槽内的第五通道结构，所述第五通道结构与所述第四通道结构相接触；
其中，第一通道结构为硅层。
7.一种三维存储器中通道孔结构的形成方法，其特征在于，所述三维存储器包括沿字线方向排布的第一区域、第二区域和第三区域，其中，所述第一区域用于形成通道孔结构，所述第三区域用于形成绝缘环结构，该方法包括：
提供基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域形成完全贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；在第一通孔曝露的所述基底表面形成第一通道结构；
在所述第一通孔侧壁形成第一功能层，所述第一功能层包括第一保护层；
在所述第一功能层侧壁和所述第一通道结构表面形成第二通道结构，所述第二通道结构的表面低于所述第一绝缘连接层表面；
去除部分所述第一绝缘连接层，在所述第一绝缘连接层内形成第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
在所述第一凹槽内形成第三通道结构，所述第三通道结构与所述第二通道结构相接触；
在所述第三通道结构背离所述基底一侧依次形成第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域形成完全贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔，所述第二通孔在所述基底上的投影与所述第一通孔在所述基底上的投影至少部分交叠，所述第二通孔底部的宽度小于所述第一凹槽的宽度；
在所述第二通孔侧壁形成第二功能层，所述第二功能层包括第二保护层；去除所述第二通道结构、所述第三通道结构和所述第二保护层、所述第一保护层，形成所述第一通孔和所述第二通孔相连通的第三通孔；
在位于所述第一区域的第三通孔的侧壁和底部形成第四通道结构，并在所述第一区域、所述第二区域和所述第三区域对应的所述第三通孔侧壁和底部形成第一填充结构，所述第一填充结构的表面低于所述第四通道结构的表面；
在所述第四通道结构和所述第一填充结构形成的第二凹槽内形成第五通道结构，所述第五通道结构与所述第四通道结构相接触。
8.根据权利要求7所述的形成方法，其特征在于，在所述第一通孔侧壁形成第一功能层包括：
在所述第一通孔的侧壁和所述第一通道结构的表面形成第一隧穿层，用于产生电荷；
在所述第一隧穿层表面形成第一存储层，用于存储电荷；
在所述第一存储层表面形成第一阻挡层，用于阻挡所述第一存储层中的电荷流出；
在所述第一阻挡层表面形成第一保护层，用于保护所述第一阻挡层在后续去除工艺中不受到损伤；
去除所述第一保护层、第一阻挡层、所述第一存储层和所述第一隧穿层位于所述第一通道结构表面的部分，形成第一功能层。
9.根据权利要求7所述的形成方法，其特征在于，在所述第一功能层侧壁和所述第一通道结构表面形成第二通道结构，所述第二通道结构的表面低于所述第一绝缘连接层表面包括：
形成覆盖所述第一保护层侧壁、所述第一通孔底部和第一绝缘连接层表面的第二通道层；
去除部分所述第二通道层，使得所述第二通道层表面低于所述第一绝缘连接层，形成第二通道结构。
10.一种三维存储器，其特征在于，所述三维存储器包括沿字线方向排布的第一区域、第二区域和第三区域，其中，所述第一区域用于形成通道孔结构，所述第三区域用于形成绝缘环结构，沿垂直于所述三维存储器表面方向包括：
基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域，贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
形成在第一通孔曝露的所述基底表面的第一通道结构；
形成在所述第一通孔侧壁的第一功能层；
形成于所述第一绝缘连接层中的第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
依次形成在所述第一绝缘连接层背离所述基底一侧的第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域，贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至与所述第一通孔相连通的第二通孔，所述第一通孔和所述第二通孔构成第三通孔，所述第二通孔底部的宽度小于所述第一凹槽的宽度；
形成在所述第二通孔侧壁的第二功能层；
形成在所述第一区域的第三通孔的侧壁和底部的第四通道结构，以及形成在所述第一区域、所述第二区域和所述第三区域对应的所述第三通孔侧壁和底部形成第一填充结构，所述第一填充结构的表面低于所述第四通道结构的表面；
形成在所述第四通道结构和所述第一填充结构形成的第二凹槽内的第五通道结构，所述第五通道结构与所述第四通道结构相接触；
其中，第一通道结构为硅层。
CN201910114048.8A 2017-03-08 2017-03-08 一种三维存储器及其通道孔结构的形成方法 Active CN109920790B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910114048.8A CN109920790B (zh) 2017-03-08 2017-03-08 一种三维存储器及其通道孔结构的形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910114048.8A CN109920790B (zh) 2017-03-08 2017-03-08 一种三维存储器及其通道孔结构的形成方法
CN201710134783.6A CN106653684B (zh) 2017-03-08 2017-03-08 三维存储器及其通道孔结构的形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710134783.6A Division CN106653684B (zh) 2017-03-08 2017-03-08 三维存储器及其通道孔结构的形成方法

Publications (2)

Publication Number Publication Date
CN109920790A CN109920790A (zh) 2019-06-21
CN109920790B true CN109920790B (zh) 2022-04-12

Family

ID=58847191

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910114048.8A Active CN109920790B (zh) 2017-03-08 2017-03-08 一种三维存储器及其通道孔结构的形成方法
CN201710134783.6A Active CN106653684B (zh) 2017-03-08 2017-03-08 三维存储器及其通道孔结构的形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710134783.6A Active CN106653684B (zh) 2017-03-08 2017-03-08 三维存储器及其通道孔结构的形成方法

Country Status (1)

Country Link
CN (2) CN109920790B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018161846A1 (en) 2017-03-08 2018-09-13 Yangtze Memory Technologies Co., Ltd. Joint openning structures of three-dimensional memory devices and methods for forming the same
CN107731835B (zh) * 2017-08-31 2019-01-29 长江存储科技有限责任公司 双台阶结构的三维存储器及其形成方法
CN107994020B (zh) * 2017-11-24 2019-01-01 长江存储科技有限责任公司 三维存储器形成方法
US10886364B2 (en) * 2018-02-06 2021-01-05 International Business Machines Corporation Vertical memory cell with mechanical structural reinforcement
JP2019165089A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体装置
CN109451765B (zh) 2018-04-18 2020-05-22 长江存储科技有限责任公司 用于形成三维存储器设备的沟道插塞的方法
CN108565266B (zh) * 2018-06-04 2023-10-27 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN109196645B (zh) * 2018-06-08 2019-09-10 长江存储科技有限责任公司 用于形成三维存储器件的双堆栈沟道孔结构的方法
CN110729305A (zh) * 2018-07-17 2020-01-24 旺宏电子股份有限公司 存储元件及其制造方法
US10553607B1 (en) * 2018-08-24 2020-02-04 Micron Technology, Inc. Method of forming an array of elevationally-extending strings of programmable memory cells and method of forming an array of elevationally-extending strings of memory cells
CN111293123B (zh) * 2018-09-13 2021-02-26 长江存储科技有限责任公司 3d nand存储器件及其形成方法
CN111415941B (zh) * 2018-09-20 2021-07-30 长江存储科技有限责任公司 多堆叠层三维存储器件
CN108933145B (zh) * 2018-09-25 2023-09-08 长江存储科技有限责任公司 三维存储器
CN111312718B (zh) * 2018-09-27 2021-02-19 长江存储科技有限责任公司 半导体器件及其制造方法
US20200119041A1 (en) * 2018-10-16 2020-04-16 Macronix International Co., Ltd. Memory device and method for forming the same
WO2020082227A1 (en) * 2018-10-23 2020-04-30 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having semiconductor plug formed using backside substrate thinning
CN109690773B (zh) * 2018-12-07 2020-08-25 长江存储科技有限责任公司 半导体器件制造方法
CN109904171B (zh) * 2019-02-14 2021-10-19 长江存储科技有限责任公司 三维存储器及其制作方法
CN109817635B (zh) * 2019-02-14 2021-04-13 长江存储科技有限责任公司 3d nand存储器的形成方法
CN110085599A (zh) * 2019-03-25 2019-08-02 长江存储科技有限责任公司 三维存储器及其制备方法
SG11202111703YA (en) 2019-06-28 2021-11-29 Yangtze Memory Technologies Co Ltd Methods of semiconductor device fabrication
CN110600480A (zh) * 2019-08-26 2019-12-20 长江存储科技有限责任公司 存储器及其制作方法
CN110534526B (zh) * 2019-09-06 2022-01-04 长江存储科技有限责任公司 一种三维存储器及其制造方法
CN111244102A (zh) * 2020-01-16 2020-06-05 长江存储科技有限责任公司 三维存储器及其制备方法
CN111540752B (zh) * 2020-05-14 2021-05-18 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN112614852A (zh) * 2020-12-01 2021-04-06 长江存储科技有限责任公司 3d nand存储器及其制造方法及存储器沟道结构的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261617A (zh) * 2015-10-28 2016-01-20 中国科学院微电子研究所 三维半导体器件及其制造方法
US9570463B1 (en) * 2015-10-15 2017-02-14 Sandisk Technologies Llc Multilevel memory stack structure with joint electrode having a collar portion and methods for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5430890B2 (ja) * 2008-07-25 2014-03-05 株式会社東芝 半導体記憶装置
JP5300419B2 (ja) * 2008-11-05 2013-09-25 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8013389B2 (en) * 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
KR101559958B1 (ko) * 2009-12-18 2015-10-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
CN102543877B (zh) * 2010-12-29 2014-03-12 中国科学院微电子研究所 制备三维半导体存储器件的方法
US9230987B2 (en) * 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
CN105304612B (zh) * 2014-07-04 2018-02-13 旺宏电子股份有限公司 三维叠层多芯片结构及其制造方法
US9337145B2 (en) * 2014-09-10 2016-05-10 Kabushiki Kaisha Toshiba Semiconductor memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570463B1 (en) * 2015-10-15 2017-02-14 Sandisk Technologies Llc Multilevel memory stack structure with joint electrode having a collar portion and methods for manufacturing the same
CN105261617A (zh) * 2015-10-28 2016-01-20 中国科学院微电子研究所 三维半导体器件及其制造方法

Also Published As

Publication number Publication date
CN106653684B (zh) 2019-04-02
CN106653684A (zh) 2017-05-10
CN109920790A (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
CN109920790B (zh) 一种三维存储器及其通道孔结构的形成方法
CN109671667B (zh) 一种三维存储器及其通道孔结构的形成方法
CN108565266A (zh) 形成三维存储器的方法以及三维存储器
KR101206508B1 (ko) 3차원 구조를 갖는 비휘발성 메모리 장치 제조방법
CN102263109B (zh) 非易失性存储器件及其制造方法
KR101907069B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
US20150079748A1 (en) Nonvolatile memory device and method for fabricating the same
CN109346480A (zh) 三维存储器以及形成三维存储器的方法
CN107482012B (zh) 三维存储器及其制作方法
JP2019121778A (ja) 不揮発性メモリ構造およびその製造方法
CN110289265A (zh) 3d nand存储器的形成方法
CN109887920A (zh) 三维存储器
CN110600473A (zh) 三维存储结构及其制作方法
CN110289263A (zh) 3d nand存储器及其形成方法
TWI572019B (zh) 垂直通道結構
CN109686738A (zh) 形成三维存储器的方法以及三维存储器
CN110233152A (zh) 一种形成三维存储器的方法及三维存储器
CN110718501B (zh) 间隙填充方法以及使用该方法制造半导体器件的方法
TWI621248B (zh) 立體記憶體元件及其製作方法
CN108878435A (zh) 形成三维存储器的方法以及三维存储器
CN208208759U (zh) 三维存储器
CN106711149B (zh) 垂直通道结构
CN107863350B (zh) 一种三维存储器及其制备方法
CN107039450A (zh) 半导体装置及其制造方法
CN108470736B (zh) 三维闪存以及三维闪存沟道孔的非晶硅盖的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant