CN110600480A - 存储器及其制作方法 - Google Patents
存储器及其制作方法 Download PDFInfo
- Publication number
- CN110600480A CN110600480A CN201910792745.9A CN201910792745A CN110600480A CN 110600480 A CN110600480 A CN 110600480A CN 201910792745 A CN201910792745 A CN 201910792745A CN 110600480 A CN110600480 A CN 110600480A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- protective layer
- epitaxial layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 254
- 239000011241 protective layer Substances 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000003860 storage Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000000149 penetrating effect Effects 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 18
- 239000000047 product Substances 0.000 claims description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000012263 liquid product Substances 0.000 claims description 8
- 239000003795 chemical substances by application Substances 0.000 claims description 6
- 238000003384 imaging method Methods 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 239000007789 gas Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 5
- 229910052801 chlorine Inorganic materials 0.000 description 5
- 229910052736 halogen Inorganic materials 0.000 description 5
- 150000002367 halogens Chemical class 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000012265 solid product Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- KPGXUAIFQMJJFB-UHFFFAOYSA-H tungsten hexachloride Chemical compound Cl[W](Cl)(Cl)(Cl)(Cl)Cl KPGXUAIFQMJJFB-UHFFFAOYSA-H 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明实施例公开了一种存储器及其制作方法，所述方法包括：在衬底的凹槽中形成外延层；在所述凹槽中形成覆盖所述外延层的保护层；在所述保护层上形成堆叠结构；其中，所述堆叠结构，用于形成所述存储器中存储单元的栅极，所述栅极用于控制所述存储单元的导通或关断；形成贯穿所述堆叠结构并显露所述保护层的通孔；去除所述保护层并显露所述外延层；在所述通孔中形成所述存储单元的沟道区；其中，所述沟道区，与所述外延层相连，用于供所述存储单元存储与写入数据对应的电荷。
Description
技术领域
本发明实施例涉及集成电路领域，特别涉及一种存储器及其制作方法。
背景技术
在集成电路产业中，通过形成贯穿堆叠结构的通孔，然后在通孔底部形成外延层、在通孔中形成与外延层相连的存储单元的方式制备出存储器，有利于提高存储器的集成度。
随着对存储器存储容量的需求的不断增大，在衬底上形成的堆叠结构的层数不断增大，使得通孔的高度增加，提高了形成高度相同的通孔以及在通孔底部形成外延层的难度，降低了通孔的高度均匀性与外延层的质量，对存储器的性能产生不利影响。
发明内容
有鉴于此，本发明实施例提供一种存储器及其制作方法。
本发明实施例第一方面提供一种存储器的制作方法，包括：
在衬底的凹槽中形成外延层；
在所述凹槽中形成覆盖所述外延层的保护层；
在所述保护层上形成堆叠结构；其中，所述堆叠结构，用于形成所述存储器中存储单元的栅极，所述栅极用于控制所述存储单元的导通或关断；
形成贯穿所述堆叠结构并显露所述保护层的通孔；
去除所述保护层并显露所述外延层；
在所述通孔中形成所述存储单元的沟道区；其中，所述沟道区，与所述外延层相连，用于供所述存储单元存储与写入数据对应的电荷。
可选地，所述方法还包括：
沿所述通孔的径向方向，在所述通孔内形成所述存储单元栅极与沟道区之间的介质层及覆盖所述介质层的牺牲层；
去除与所述保护层接触的部分所述牺牲层及部分所述介质层；
去除所述通孔内剩余的所述牺牲层；
所述去除所述保护层并显露所述外延层，包括：
去除所述通孔内剩余的牺牲层后，去除所述保护层并显露所述外延层。
可选地，所述在所述通孔中形成所述存储单元的沟道区，包括：
去除所述保护层并显露所述外延层后，在所述通孔的径向方向形成覆盖所述介质层的所述沟道区；其中，所述沟道区在所述通孔的轴向方向覆盖所述外延层，并隔离所述外延层与所述介质层。
可选地，所述去除所述通孔内剩余的所述牺牲层，包括：
在第一预设反应条件下，向所述通孔中注入去除剂；其中，所述去除剂与所述牺牲层接触后去除所述牺牲层，所述去除剂与所述牺牲层之间发生反应生产的产物为气态产物或液态产物，所述去除剂与所述保护层之间的化学反应为惰性，所述去除剂与所述介质层之间的化学反应为惰性。
可选地，所述形成贯穿所述堆叠结构并显露所述保护层的通孔，包括：
在所述堆叠结构表面形成掩膜；
对所述掩膜进行图像化处理，以在所述掩膜的表面形成图案区；
根据所述图案区，形成贯穿所述堆叠结构并显露所述保护层的所述通孔。
可选地，所述去除所述保护层并显露所述外延层，包括：
在第二预设反应条件下，向所述通孔中注入刻蚀剂；其中，所述刻蚀剂与所述保护层接触后去除所述保护层，所述刻蚀剂与所述保护层之间发生反应生产的产物为气态产物或液态产物，所述刻蚀剂与所述外延层之间的化学反应为惰性。
可选地，所述方法还包括：
对所述衬底表面进行图像化处理，以形成所述凹槽；
所述在衬底的凹槽中形成外延层，包括：
在所述凹槽中形成所述外延层，并基于所述凹槽的形貌形成子凹槽；其中，所述子凹槽的深度小于所述凹槽的深度。
可选地，所述在所述凹槽中形成覆盖所述外延层的保护层，包括：
在所述子凹槽中形成所述保护层；其中，所述保护层的上表面与所述衬底表面平齐。
可选地，所述外延层的组成成分包括：单晶硅；
所述保护层的组成成分包括：钨。
本发明实施例第二方面提供一种存储器，所述存储器包括：
外延层，位于衬底的凹槽中；
栅极堆叠结构，位于所述外延层上，包括堆叠设置的栅极与介质层；其中，所述栅极用于控制所述存储器的存储单元的导通或关断，所述介质层用于隔离相邻的所述栅极；
所述存储单元，贯穿所述堆叠结构，包括介质层及沿所述存储单元径向方向覆盖所述介质层的沟道区；其中，所述介质层位于所述存储单元的栅极与所述沟道区之间，所述沟道区在所述存储单元的轴向方向覆盖所述外延层，并隔离所述外延层与所述介质层，所述沟道区用于供所述存储单元存储与写入数据对应的电荷。
本发明实施例提供的上述存储器及其制作方法，一方面，通过先在衬底上形成外延层，在外延层上覆盖保护层，然后在该保护层上形成堆叠结构，相较于先形成堆叠结构再通过贯穿堆叠结构的通孔在衬底上形成外延层，降低了外延层的形成难度，有利于提高外延层的质量，降低工艺成本。进一步地，通过在外延层上覆盖保护层，该保护层可在形成通孔的过程中对外延层起到保护作用。
另一方面，在刻蚀堆叠结构形成通孔的过程中，该保护层还可以起到停止刻蚀的作用，使得堆叠结构中用于形成存储单元的通孔的高度相同，提高存储单元的质量，有利于提高存储器的性能。
附图说明
图1a至图1c示出一种存储器制作方法的示意图；
图2为本发明实施例提供的一种存储器制作方法的流程图；
图3为本发明实施例提供的另一种存储器制作方法的流程图；
图4a至图4f为本发明实施例提供的一种存储器制作方法的示意图；
图5a至图5g为本发明实施例提供的另一种存储器制作方法的示意图。
具体实施方式
下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在本申请实施例中，术语“A与B相连”包含A、B两者相互接触地A与B相连的情形，或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。
在本申请实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
需要说明的是，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
图1a至图1c示出了一种存储器的制作方法的示意图，包括以下步骤：
步骤一：如图1a所示，在衬底110表面的堆叠结构120中形成多个通孔130；其中，通孔130贯穿堆叠结构120且在衬底110表面形成凹槽；
步骤二：如图1b所示，在通孔底部形成外延层141；
步骤三：如图1c所示，在通孔侧壁形成介质层142，并显露部分外延层141。
随着堆叠结构的层数逐渐增加，通过如图1a至图1c所示的方法制备存储器时，通孔130的高度逐渐增大，增加了在通孔底部形成外延层141的难度。并且，在堆叠结构中形成高度相同的通孔的难度增大，不同通孔在衬底中形成的凹槽深度可能不同，降低了外延层141的质量。
此外，在形成覆盖通孔侧壁的介质层142的过程中，需要去除覆盖在外延层142上的部分介质层并显露外延层，容易对外延层141的形貌造成影响，进而影响存储器的良率。
示例性地，形成介质层142的方法可能包括：化学气相沉积法。介质层142可包括多层膜结构。具体地，介质层142包括沿通孔径向方向依次层叠设置的阻挡层，电荷捕获层，隧穿层。
其中，阻挡层，覆盖于通孔的侧壁表面，用于降低存储单元中的电荷运动至存储单元的栅极中的几率。电荷捕获层，覆盖于阻挡层表面，用于捕获电荷。隧穿层覆盖于电荷捕获层表面，用于在外加电压的作用下使电荷在沟道区与电荷捕获层之间发生隧穿。
示例性地，阻挡层的组成成分可包括：氧化物、氮氧化物、介电常数(k)大于预设阈值的电介质等，例如氧化硅、氮氧化硅。此处，预设阈值可包括：2.8、或者3.9。
电荷捕获层的组成成分可包括：氮化物、氮氧化物、或硅等，例如氮化硅。
组成隧穿层的组成成分可包括：氧化物、或氮氧化物等。例如氧化硅、氮氧化硅。
如图2所示，本发明实施例提供一种存储器的制作方法，包括以下步骤：
S100：在衬底的凹槽中形成外延层；
S200：在凹槽中形成覆盖外延层的保护层；
S300：在保护层上形成堆叠结构；其中，堆叠结构，用于形成存储器中存储单元的栅极，栅极用于控制存储单元的导通或关断；
S400：形成贯穿堆叠结构并显露保护层的通孔；
S500：去除保护层并显露外延层；
S600：在通孔中形成存储单元的沟道区；其中，沟道区，与外延层相连，用于供存储单元存储与写入数据对应的电荷。
示例性地，衬底的组成材料可以包括半导体材料，例如硅、锗、砷化镓、磷化铟等。
在S100中，可以通过外延生长(Selective Epitaxy Growth，SEG)的方式形成外延层。该外延层的组成材料可包括：单晶硅。
在S200中，保护层的组成成分可包括：钨。当保护层的组成成分为钨时，可通过原子层沉积(Atomic layer deposition，ALD)的方式形成覆盖外延层的保护层。
在S300中，可通过化学气相沉积(Chemical Vapor Deposition，CVD)的方式在保护层上形成依次堆叠设置的第一介质层和第二介质层。
具体地，当第一介质层的组成成分为氮化硅，第二介质层的组成成分为氧化硅时，可向放置了具有保护层的衬底的反应腔室中通二氯二氢硅气体与氨气，在700℃～800℃的反应条件下，二氯二氢硅与氨气反应生成氮化硅，形成第一介质层。然后可向该反应腔室中通入硅烷和氧气，硅烷与氧气发生反应生成二氧化硅，形成第二介质层。重复上述过程，以在保护层表面形成依次堆叠设置的第一介质层和第二介质层。
其中，堆叠结构中的第一介质层和第二介质层的层数可相同。形成的第一介质层和第二介质层的层数可以根据存储器需要的存储容量确定，例如，当需要形成64GB的存储器时，第一介质层和第二介质层的层数可为32层、34层、或者36层等。
在堆叠结构中，可通过去除第一介质层在相邻的第二介质层之间形成间隙，然后向该间隙中填充金属形成存储器的字线，该字线作为存储单元的栅极，根据接收的电信号对存储单元执行编程、擦写、读取等操作。
具体地，S400可包括：
在堆叠结构表面形成掩膜；
对掩膜进行图像化处理，以在掩膜的表面形成图案区；
根据图案区，形成贯穿堆叠结构并显露保护层的通孔。
示例性地，在S400中，形成该通孔的方法可以包括：干法刻蚀。
具体地，S500可包括：
在第二预设反应条件下，向通孔中注入刻蚀剂；其中，刻蚀剂与保护层接触后去除保护层，刻蚀剂与保护层之间发生反应生产的产物为气态产物或液态产物，刻蚀剂与外延层之间的化学反应为惰性。此处，刻蚀剂可为气态刻蚀剂或者液态刻蚀剂。
示例性的，S500中，去除保护层的方法可包括：干法刻蚀，或者湿法刻蚀。
以保护层的组成成分是钨为例，可使用氯基气体(例如氯气Cl2或者四氯化碳CCl4)作为刻蚀剂。例如，当使用氯气作为刻蚀剂时，在第二预设反应条件下，向通孔中注入氯气，氯气与钨接触并发生反应，生成的产物为气态的六氯化钨。此处，第二预设反应条件可包括：反应温度为300至600摄氏度。
在第二反应条件下，刻蚀剂与保护层之间发生反应生产的产物为气态产物或液态产物，不会在去除保护层的过程中在通孔中或外延层表面形成固态产物的残留，如此可以有效的去除保护层，且不会影响外延层的性能。并且，刻蚀剂与外延层之间的化学反应为惰性，因此在去除保护层的过程中，不会对外延层的形貌造成损伤，如此可以保证外延层的质量。
在S600中，沟道区的组成成分可包括：非晶硅、单晶硅或者多晶硅等。
综上所述，本发明实施例提供的上述存储器及其制作方法，一方面，通过先在衬底上形成外延层，在外延层上覆盖保护层，然后在该保护层上形成堆叠结构，相较于先形成堆叠结构再通过贯穿堆叠结构的通孔在衬底上形成外延层，降低了外延层的形成难度，有利于提高外延层的质量，降低工艺成本。进一步地，通过在外延层上覆盖保护层，该保护层可在形成通孔的过程中对外延层起到保护作用。
另一方面，在刻蚀堆叠结构形成通孔的过程中，该保护层还可以起到停止刻蚀的作用，使得堆叠结构中用于形成存储单元的通孔的高度相同，提高存储单元的质量，有利于提高存储器的性能。
根据一种发明实施例，如图3所示，该方法还包括：
S700：沿通孔的径向方向，在通孔内形成存储单元栅极与沟道区之间的介质层及覆盖介质层的牺牲层；
S800：去除与保护层接触的部分牺牲层及部分介质层；
S900：去除通孔内剩余的牺牲层。
S500可包括：去除通孔内剩余的牺牲层后，去除保护层并显露外延层。
牺牲层的组成成分可包括：多晶硅。
具体地，S900包括：
在第一预设反应条件下，向通孔中注入去除剂；其中，去除剂与牺牲层接触后去除牺牲层，去除剂与牺牲层之间发生反应生产的产物为气态产物或液态产物，去除剂与保护层之间的化学反应为惰性，去除剂与介质层之间的化学反应为惰性。
示例性的，S900中，去除牺牲层的方法可包括：干法刻蚀，或者湿法刻蚀。
以牺牲层的组成成分是多晶硅为例，去除剂可包括：卤素气体。例如氯气、溴气、溴化氢气体等。
示例性地，去除剂与保护层之间的化学反应为惰性可包括：在第一预设反应条件下，去除剂与牺牲层之间发生反应使得牺牲层被去除的第一速率，与去除剂与保护层之间发生反应使得保护层被去除的第二速率的比值大于预设比值。此处，预设比值可包括：10、100、200等。
可以理解的是，当去除剂与牺牲层之间发生反应使得牺牲层被去除的第一速率，与去除剂与保护层之间发生反应使得保护层被去除的第二速率的比值大于预设比值时，可以认为利用去除剂去除牺牲层的过程中，去除剂对于保护层的去除作用较小，即可以在保证保护层质量的同时去除牺牲层。
示例性地，去除剂与介质层之间的化学反应为惰性可包括：在第一预设反应条件下，去除剂与牺牲层之间发生反应使得牺牲层被去除的第一速率，与去除剂与介质层之间发生反应使得介质层被去除的第三速率的比值大于预设比值。此处，预设比值可包括：10、100、200等。
可以理解的是，当去除剂与牺牲层之间发生反应使得牺牲层被去除的第一速率，与去除剂与介质层之间发生反应使得介质层被去除的第三速率的比值大于预设比值时，可以认为利用去除剂去除牺牲层的过程中，去除剂对于介质层的去除作用较小，即可以在保证介质层质量的同时去除牺牲层。
具体地，在第一预设反应条件下，向通孔中注入氯气，氯气与多晶硅接触并发生反应，生成的产物为具有挥发性的氯化硅。此处，第一预设反应条件可包括：反应温度为300摄氏度至600摄氏度，例如，第一预设条件为反应温度为400摄氏度。
此外，卤素气体对于不同材料的刻蚀速率不同，具有刻蚀选择性。对于多晶硅与氧化硅，卤素气体的刻蚀选择比大于10，即卤素气体对多晶硅的刻蚀速率与卤素气体对氧化硅的刻蚀速率的比值大于10。其中，刻蚀选择比表示在同一刻蚀条件下，同种去除剂对第一种材料的刻蚀速度与对第二种材料的刻蚀速度的比值。
一方面，在第一反应条件下，去除剂与牺牲层之间发生反应生产的产物为气态产物或液态产物，可以降低在去除牺牲层的过程中在通孔中或介质层表面残留固态产物的几率，降低在存储单元中产生缺陷的风险，有利于提高存储器的性能。
另一方面，去除剂与保护层之间的化学反应为惰性，因此在去除牺牲层的过程中，保护层可以起到保护外延层的作用。并且，去除剂与牺牲层之间的化学反应为惰性，可以在去除牺牲层的过程中减少去除剂对介质层的去除，如此可以保证介质层的质量。
根据一种发明实施例，S600：包括：
去除保护层并显露外延层后，在通孔的径向方向形成覆盖介质层的沟道区；其中，沟道区在通孔的轴向方向覆盖外延层，并隔离外延层与介质层。
其中，径向方向为所述通孔的截面所在方向。轴向方向为贯穿所述通孔的中心线的方向。
根据一种发明实施例，该方法还包括：
对衬底表面进行图像化处理，以形成凹槽。
S100可包括：在凹槽中形成外延层，并基于凹槽的形貌形成子凹槽；其中，子凹槽的深度小于凹槽的深度。
根据一种发明实施例，S200可包括：
在子凹槽中形成保护层；其中，保护层的上表面与衬底表面平齐。
当保护层的组成成分为钨时，可通过原子层沉积(Atomic layer deposition，ALD)的方式向形成有外延层的衬底表面沉积钨。
示例性地，可通过化学机械研磨(Chemical Mechanical Polish，CMP)工艺对衬底表面进行平坦化处理，去除位于子凹槽外、衬底表面的钨，保留子凹槽中的钨，使子凹槽中保护层的顶部与衬底表面平齐，为堆叠结构的形成提供了平坦的支撑面，保证了堆叠结构的质量。
图4a至图4f是根据一示例性实施例示出的一种存储器的制作方法，包括：
第一步：在衬底110的凹槽中形成外延层141，并在凹槽中形成覆盖外延层141的保护层150，形成如图4a所示的结构；
第二步：如图4b所示，在保护层上形成堆叠结构120；
第三步：如图4c所示，形成贯穿堆叠结构120并显露保护层150的通孔130；
第四步：沿通孔130的径向方向，在通孔130内形成存储单元栅极与沟道区之间的介质层142及覆盖介质层142的牺牲层(未示出)，然后去除与保护层接触的部分牺牲层及部分介质层，接着再去除通孔130内剩余的牺牲层，形成如图4d所示的结构；
第五步：去除保护层150并显露外延层141，形成如图4e所示的结构；
第六步：在通孔130中形成存储单元的沟道区143，形成如图4f所示的结构；其中，沟道区143与外延层141相连。
在一些实施例中，当堆叠结构的总层数超过层数阈值时，可分多次形成层数小于层数阈值的子堆叠结构；其中，每个子堆叠结构的层数之和等于堆叠结构的总层数。此处，层数阈值可包括：64层等。
例如，图5a至图5g是根据一示例性实施例示出的一种存储器的制作方法，包括：
第一步：在衬底110的凹槽中形成外延层141，并在凹槽中形成覆盖外延层141的保护层150，形成如图5a所示的结构；
第二步：如图5b所示，在保护层上形成子堆叠结构121；
第三步：如图5c所示，形成贯穿子堆叠结构121并显露保护层150的第一通孔131；
第四步：沿第一通孔131的径向方向，在第一通孔131内形成存储单元栅极与沟道区之间的介质层142及覆盖介质层142的牺牲层161，形成如图5d所示的结构；
第五步：在子堆叠结构121上方形成子堆叠结构122，并形成贯穿子堆叠结构122的第二通孔132，形成如图5e所示的结构；其中，第二通孔132与第一通孔131连通；
第六步：在第二通孔132中形成介质层142及覆盖介质层的牺牲层161，形成如图5f所示的结构。
第七步：去除第一通孔131和第二通孔132中的牺牲层并显露保护层150，然后去除保护层150并显露外延层141，接着在第一通孔131和第二通孔132中形成沟道区143，形成如图5g所示的结构。
本发明实施例提供一种存储器，存储器包括：
外延层，位于衬底的凹槽中；
栅极堆叠结构，位于外延层上，包括堆叠设置的栅极与介质层；其中，栅极用于控制存储器的存储单元的导通或关断，介质层用于隔离相邻的栅极；
存储单元，贯穿堆叠结构，包括介质层及沿存储单元径向方向覆盖介质层的沟道区；其中，介质层位于存储单元的栅极与沟道区之间，沟道区在存储单元的轴向方向覆盖外延层，并隔离外延层与介质层，沟道区用于供存储单元存储与写入数据对应的电荷。
示例性地，该存储器为三维存储器。
在本申请所提供的实施例中，应该理解到，所揭露的装置、系统与方法，可以通过其他的方式实现。以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种存储器的制作方法，其特征在于，包括：
在衬底的凹槽中形成外延层；
在所述凹槽中形成覆盖所述外延层的保护层；
在所述保护层上形成堆叠结构；其中，所述堆叠结构，用于形成所述存储器中存储单元的栅极，所述栅极用于控制所述存储单元的导通或关断；
形成贯穿所述堆叠结构并显露所述保护层的通孔；
去除所述保护层并显露所述外延层；
在所述通孔中形成所述存储单元的沟道区；其中，所述沟道区，与所述外延层相连，用于供所述存储单元存储与写入数据对应的电荷。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
沿所述通孔的径向方向，在所述通孔内形成所述存储单元栅极与沟道区之间的介质层及覆盖所述介质层的牺牲层；
去除与所述保护层接触的部分所述牺牲层及部分所述介质层；
去除所述通孔内剩余的所述牺牲层；
所述去除所述保护层并显露所述外延层，包括：
去除所述通孔内剩余的牺牲层后，去除所述保护层并显露所述外延层。
3.根据权利要求2所述的方法，其特征在于，所述在所述通孔中形成所述存储单元的沟道区，包括：
去除所述保护层并显露所述外延层后，在所述通孔的径向方向形成覆盖所述介质层的所述沟道区；其中，所述沟道区在所述通孔的轴向方向覆盖所述外延层，并隔离所述外延层与所述介质层。
4.根据权利要求2所述的方法，其特征在于，所述去除所述通孔内剩余的所述牺牲层，包括：
在第一预设反应条件下，向所述通孔中注入去除剂；其中，所述去除剂与所述牺牲层接触后去除所述牺牲层，所述去除剂与所述牺牲层之间发生反应生产的产物为气态产物或液态产物，所述去除剂与所述保护层之间的化学反应为惰性，所述去除剂与所述介质层之间的化学反应为惰性。
5.根据权利要求1所述的方法，其特征在于，所述形成贯穿所述堆叠结构并显露所述保护层的通孔，包括：
在所述堆叠结构表面形成掩膜；
对所述掩膜进行图像化处理，以在所述掩膜的表面形成图案区；
根据所述图案区，形成贯穿所述堆叠结构并显露所述保护层的所述通孔。
6.根据权利要求1所述的方法，其特征在于，所述去除所述保护层并显露所述外延层，包括：
在第二预设反应条件下，向所述通孔中注入刻蚀剂；其中，所述刻蚀剂与所述保护层接触后去除所述保护层，所述刻蚀剂与所述保护层之间发生反应生产的产物为气态产物或液态产物，所述刻蚀剂与所述外延层之间的化学反应为惰性。
7.根据权利要求1所述的方法，所述方法还包括：
对所述衬底表面进行图像化处理，以形成所述凹槽；
所述在衬底的凹槽中形成外延层，包括：
在所述凹槽中形成所述外延层，并基于所述凹槽的形貌形成子凹槽；其中，所述子凹槽的深度小于所述凹槽的深度。
8.根据权利要求7所述的方法，其特征在于，所述在所述凹槽中形成覆盖所述外延层的保护层，包括：
在所述子凹槽中形成所述保护层；其中，所述保护层的上表面与所述衬底表面平齐。
9.根据权利要求1所述的方法，其特征在于，
所述外延层的组成成分包括：单晶硅；
所述保护层的组成成分包括：钨。
10.一种存储器，其特征在于，所述存储器包括：
外延层，位于衬底的凹槽中；
栅极堆叠结构，位于所述外延层上，包括堆叠设置的栅极与介质层；其中，所述栅极用于控制所述存储器的存储单元的导通或关断，所述介质层用于隔离相邻的所述栅极；
所述存储单元，贯穿所述堆叠结构，包括介质层及沿所述存储单元径向方向覆盖所述介质层的沟道区；其中，所述介质层位于所述存储单元的栅极与所述沟道区之间，所述沟道区在所述存储单元的轴向方向覆盖所述外延层，并隔离所述外延层与所述介质层，所述沟道区用于供所述存储单元存储与写入数据对应的电荷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910792745.9A CN110600480A (zh) | 2019-08-26 | 2019-08-26 | 存储器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910792745.9A CN110600480A (zh) | 2019-08-26 | 2019-08-26 | 存储器及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110600480A true CN110600480A (zh) | 2019-12-20 |
Family
ID=68855759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910792745.9A Pending CN110600480A (zh) | 2019-08-26 | 2019-08-26 | 存储器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110600480A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170133400A1 (en) * | 2012-09-11 | 2017-05-11 | Dongchul Yoo | Three-dimensional semiconductor memory device and method for fabricating the same |
| CN109727981A (zh) * | 2019-01-31 | 2019-05-07 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN109920790A (zh) * | 2017-03-08 | 2019-06-21 | 长江存储科技有限责任公司 | 一种三维存储器及其通道孔结构的形成方法 |
| CN110085599A (zh) * | 2019-03-25 | 2019-08-02 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
-
2019
- 2019-08-26 CN CN201910792745.9A patent/CN110600480A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170133400A1 (en) * | 2012-09-11 | 2017-05-11 | Dongchul Yoo | Three-dimensional semiconductor memory device and method for fabricating the same |
| CN109920790A (zh) * | 2017-03-08 | 2019-06-21 | 长江存储科技有限责任公司 | 一种三维存储器及其通道孔结构的形成方法 |
| CN109727981A (zh) * | 2019-01-31 | 2019-05-07 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN110085599A (zh) * | 2019-03-25 | 2019-08-02 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 张亚非等: "《集成电路制造技术》", 31 October 2018, 上海交通大学出版社 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11871567B2 (en) | Three-dimensional memory devices and fabricating methods thereof | |
| US20190081059A1 (en) | Trench structures for three-dimensional memory devices | |
| US10050047B2 (en) | Method to improve floating gate uniformity for non-volatile memory device | |
| US8629035B2 (en) | Method of manufacturing semiconductor device | |
| US20090311856A1 (en) | Flash memory device having recessed floating gate and method for fabricating the same | |
| US8623727B2 (en) | Method for fabricating semiconductor device with buried gate | |
| CN109904171B (zh) | 三维存储器及其制作方法 | |
| US20110037109A1 (en) | Semiconductor devices including lower and upper device isolation patterns | |
| CN106601744B (zh) | 一种嵌入式闪存及其制造方法和电子装置 | |
| US20240172434A1 (en) | Semiconductor device having stacks aside stacked gate structure and manufacturing method thereof | |
| CN111403403A (zh) | 三维存储器及其制造方法 | |
| CN113451318B (zh) | 一种半导体器件及其形成方法 | |
| US20070004099A1 (en) | NAND flash memory device and method of manufacturing the same | |
| US7732277B2 (en) | Semiconductor device and method of fabricating the same | |
| US10381449B2 (en) | Method of manufacturing memory device | |
| CN110600480A (zh) | 存储器及其制作方法 | |
| US20090096006A1 (en) | Nonvolatile semiconductor storage apparatus and method for manufacturing the same | |
| CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| CN107437547B (zh) | 一种半导体器件的制作方法 | |
| CN110875317B (zh) | 集成电路存储器及其形成方法 | |
| KR100536045B1 (ko) | 불휘발성 메모리 장치의 제조방법 | |
| CN107845637A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN108598082A (zh) | 闪存制备方法 | |
| CN111129016B (zh) | 一种半导体单元接触结构及其形成方法 | |
| KR100885776B1 (ko) | 플래시 메모리 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191220 |