CN114863970B - 动态存储器、其制作方法、读取方法及存储装置 - Google Patents

动态存储器、其制作方法、读取方法及存储装置 Download PDF

Info

Publication number
CN114863970B
CN114863970B CN202210351082.9A CN202210351082A CN114863970B CN 114863970 B CN114863970 B CN 114863970B CN 202210351082 A CN202210351082 A CN 202210351082A CN 114863970 B CN114863970 B CN 114863970B
Authority
CN
China
Prior art keywords
substrate
electrode
active layer
transistor
back gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210351082.9A
Other languages
English (en)
Other versions
CN114863970A (zh
Inventor
朱正勇
康卜文
王桂磊
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Superstring Academy of Memory Technology
Original Assignee
Beijing Superstring Academy of Memory Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Superstring Academy of Memory Technology filed Critical Beijing Superstring Academy of Memory Technology
Priority to CN202210351082.9A priority Critical patent/CN114863970B/zh
Priority to PCT/CN2022/097706 priority patent/WO2023184707A1/zh
Publication of CN114863970A publication Critical patent/CN114863970A/zh
Application granted granted Critical
Publication of CN114863970B publication Critical patent/CN114863970B/zh
Priority to US18/139,766 priority patent/US11956943B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Abstract

本申请实施例提供了一种动态存储器、制作方法、读取方法及存储装置。该动态存储器在进行写入操作时通过字线向主栅极施加第一电平，并通过位线向待写入的存储单元的源极传输存储信号，源极将存储信号传递至漏极，漏极将存储信号传递至背栅极，背栅极与漏极的节点电容作为存储单元的存储电容，由此实现了数据的写入；在进行读取操作时，利用背栅极上的电压对于晶体管阈值电压的影响，通过字线对背栅极施加第二电平，然后通过检测晶体管输出电流的大小来实现数据的读出，因此，存储单元中仅需要设置一个晶体管即可实现数据的读写，无需另外设置晶体管或者电容器件，极大的简化了存储单元的结构，有利于提高动态存储器的集成度和存储密度。

Description

动态存储器、其制作方法、读取方法及存储装置
技术领域
本申请涉及存储技术领域，具体而言，本申请涉及一种动态存储器、其制作方法、读取方法及存储装置。
背景技术
用于动态随机存取存储器(DRAM)的存储单元通常是由一个晶体管和一个电容器组成，即1T1C的结构。由于晶体管存在跨沟道泄漏现象，这会使得电容器中存储的电荷逐渐流失，因此存储的数据需要频繁刷新才能保证存储数据的有效性。
目前主流的DRAM中，为了降低刷新率，常规设计是电容需要做到足够大，这会使得DRAM的结构不紧凑、集成度较低。
发明内容
本申请针对现有方式的缺点，提出一种动态存储器、其制作方法、读取方法及存储装置，用以解决现有的DRAM中的存储单元中的电容需要做到足够大，所引起的DRAM结构不紧凑、集成度较低的问题。
第一个方面，本申请实施例提供了一种动态存储器，包括多条字线、多条位线和多个存储单元，所述存储单元包括一晶体管，所述晶体管包括：
主栅极，与所述字线电连接；
源极，与所述主栅极绝缘且与所述位线电连接；
漏极，与所述主栅极绝缘；
背栅极，与所述主栅极绝缘且与所述漏极电连接；
其中，所述背栅极与所述源极构成存储电容。
可选地，所述的动态存储器还包括衬底，多条所述字线、多条所述位线和多个所述存储单元设置在所述衬底的一侧；多个所述存储单元分为多个存储单元组，多个所述存储单元组在垂直于所述衬底的方向上排布；每个所述存储单元组包括多个在平行于所述衬底的方向上呈阵列排布的所述存储单元，其中位于同一行的各所述存储单元中的晶体管的栅极与同一所述字线电连接，位于同一列的各所述存储单元中的晶体管的源极与同一所述位线电连接。
可选地，所述晶体管还包括：
有源层，位于所述衬底的一侧，所述有源层包括所述源极、所述漏极和位于所述源极和所述漏极之间的沟道；
背栅介质层，位于所述背栅极和所述有源层之间，所述背栅极位于所述衬底和所述有源层之间，所述背栅极在所述衬底上的正投影与所述有源层在所述衬底上的正投影交叠；
顶栅介质层，位于所述有源层和所述主栅极之间，所述主栅极位于所述顶栅介质层远离所述衬底的一侧，所述主栅极在所述衬底上的正投影覆盖所述沟道在所述衬底上的正投影。
可选地，所述晶体管还包括绝缘层，所述绝缘层位于所述主栅极远离所述衬底的一侧；所述位线位于所述绝缘层远离所述衬底的一侧，所述位线通过贯穿所述绝缘层的第一过孔与所述源极电连接,。
可选地，所述背栅极和所述漏极通过贯穿所述绝缘层和所述有源层的第二过孔电连接，所述第二过孔内填充的材料与所述第一过孔内填充的材料相同。
可选地，所述字线与所述主栅极同层设置。
可选地，所述有源层的材料包括金属氧化物。
第二个方面，本申请实施例提供了一种存储装置，该存储装置包括上述的动态存储器。
第三个方面，本申请实施例提供了一种动态存储器的制作方法，所述动态存储器包括多条位线以及多条字线，所述制作方法包括：
提供一衬底，通过构图工艺在所述衬底上形成多个背栅极；
在所述背栅极远离所述衬底的一侧形成背栅介质层；
通过构图工艺在所述背栅介质层远离所述衬底的一侧形成多个有源层，每个所述有源层在所述衬底上的正投影与一个所述背栅极在所述衬底上的正投影交叠，所述有源层包括源极、漏极以及位于所述源极和漏极之间的沟道，其中所述源极与一条所述位线电连接，所述漏极与所述背栅极电连接；
在所述有源层远离所述衬底的一侧形成顶栅介质层；
通过构图工艺在所述顶栅介质层远离所述衬底的一侧形成多个主栅极，所述主栅极与一条所述字线电连接，且在所述衬底上的正投影覆盖所述沟道在所述衬底上的正投影。
可选地，所述的动态存储器的制作方法还包括：
在所述主栅极远离所述衬底的一侧形成绝缘层，并形成贯穿所述绝缘层的第一过孔；
通过构图工艺在所述绝缘层远离所述衬底的一侧形成位线，所述位线通过所述第一过孔与所述源极电连接。
可选地，所述的动态存储器的制作方法还包括：在形成贯穿所述绝缘层的第一过孔的同时，形成贯穿所述绝缘层和所述有源层的第二过孔，所述漏极与所述背栅极通过所述第二过孔电连接，所述第一过孔内填充的材料与所述第二过孔内填充的材料相同。
可选地，所述的动态存储器的制作方法还包括：通过构图工艺在所述有源层远离所述衬底的一侧形成多个主栅极的同时还形成多条所述字线。
第四个方面，本申请实施例提供了一种读写方法，用于对上述的动态存储器进行读写，所述读写方法包括：
在写入状态时，通过所述字线向待写入的存储单元的主栅极施加第一电平以使晶体管导通，并通过位线向所述待写入的存储单元的源极传输存储信号，以将所述存储信号写入所述待写入的存储单元作为存储数据；
在读取状态时，通过所述字线向待读取的存储单元的主栅极施加第二电平，以使所述位线感测所述待读取的存储单元的源极电位，以作为所述待读取的存储单元的存储数据。
本申请实施例提供的技术方案带来的有益技术效果包括：
本申请实施例提供的动态存储器、其制作方法、读取方法及存储装置，在进行写入操作时通过字线向主栅极施加第一电平，并通过位线向待写入的存储单元的源极传输存储信号，源极将存储信号传递至漏极，漏极将存储信号传递至背栅极，背栅极与漏极的节点电容作为存储单元的存储电容，由此实现了数据的写入；在进行读取操作时，利用背栅极上的电压对于晶体管阈值电压的影响，通过字线对背栅极施加第二电平，然后通过检测晶体管输出电流的大小来实现数据的读出，因此，存储单元中仅需要设置一个晶体管即可实现数据的读写，无需另外设置晶体管或者电容器件，极大的简化了存储单元的结构，有利于提高动态存储器的集成度和存储密度。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为现有技术中一种存储单元的电路示意图；
图2为本申请实施例提供的一种动态存储器的电路示意图；
图3为本申请实施例提供的一种存单元的电路示意图；
图4为本申请实施例提供的一种动态存储器的结构示意图；
图5为本申请实施例提供的一种存储单元的结构示意图；
图6为本申请实施例提供的一种存储装置的框架结构示意图；
图7为本申请实施例提供的一种动态存储器的制作方法的流程示意图；
图8为本申请实施例提供的一种动态存储器的具体制作方法中步骤 S101的工艺示意图；
图9为本申请实施例提供的一种动态存储器的具体制作方法中步骤 S102的工艺示意图；
图10为本申请实施例提供的一种动态存储器的具体制作方法中步骤 S103的工艺示意图；
图11为本申请实施例提供的一种动态存储器的具体制作方法中步骤 S104的工艺示意图；
图12为本申请实施例提供的一种动态存储器的具体制作方法中步骤 S105的工艺示意图；
图13为本申请实施例提供的一种动态存储器的具体制作方法中步骤 S106的工艺示意图；
图14为本申请实施例提供的一种动态存储器的具体制作方法中步骤 S107的工艺示意图；
图15为本申请实施例提供的一种动态存储器的具体制作方法中步骤 S108的工艺示意图；
图16为本申请实施例提供的一种动态存储器的具体制作方法中步骤 S109的工艺示意图；
图17为本申请实施例提供的一种动态存储器的具体制作方法中步骤 S110的工艺示意图；
图18为本申请实施例提供的一种动态存储器的读写方法的流程示意图；
图19为在写入不同的数据时动态存储器中晶体管的转移特性曲线图。
附图标记：
10-存储单元；101-背栅极；102-背栅介质层；103-有源层；1031-源极； 1032-漏极；1033-沟道；104-顶栅介质层；105-主栅极；106-绝缘层；107- 第一过孔；108-第二过孔；109-平坦化层；
20-位线；
30-字线；
100-存储单元组；
200-衬底；300-缓冲层。
具体实施方式
下面结合本申请中的附图描述本申请的实施例。应理解，下面结合附图所阐述的实施方式，是用于解释本申请实施例的技术方案的示例性描述，对本申请实施例的技术方案不构成限制。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但不排除实现为本技术领域所支持其他特征、信息、数据、步骤、操作、元件、组件和/或它们的组合等。应该理解，当我们称一个元件被“连接”或“耦接”到另一元件时，该一个元件可以直接连接或耦接到另一元件，也可以指该一个元件和另一元件通过中间元件建立连接关系。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的术语“和/或”指该术语所限定的项目中的至少一个，例如“A和/或B”可以实现为“A”，或者实现为“B”，或者实现为“A和B”。
如图1所示，DRAM的存储单元10通常是由一个晶体管和一个电容器组成，即1T1C的结构。由于晶体管存在跨沟道泄漏现象，这会使得电容器中存储的电荷逐渐流失，因此存储的数据需要频繁刷新才能保证存储数据的有效性。
目前主流的DRAM为了降低刷新率，常规设计是电容需要做到足够大，这会使得DRAM的结构不紧凑、集成度较低。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
本申请实施例提供了一种动态存储器，如图2至图5所示，本实施例提供的一种动态存储器，包括多条字线30、多条位线20和多个存储单元 10，存储单元10包括一晶体管，晶体管包括：
主栅极105，与字线30电连接；
源极1031，与主栅极105绝缘且与位线20电连接；
漏极1032，与主栅极105绝缘；
背栅极101，与主栅极105绝缘且与漏极1032电连接；
其中，背栅极101与源极1031构成存储电容。
需要说是的是，虽然图2和图3中均示出了存储电容，但实际上，该存储电容是由晶体管中的背栅极101与晶体管中的源极1031、漏极1032 构成的。由于背栅极101存在背栅效应，即背栅极101的电位会对晶体管的阈值电压产生影响，因此在读取存储数据时用于开启晶体管的电压的大小在晶体管存储“1”时的阈值电压以及晶体管存储“0”时的阈值电压之间。
本实施例提供的动态存储器，在进行写入操作时通过字线30向主栅极 105施加第一电平，并通过位线20向待写入的存储单元10的源极1031传输存储信号，源极1031将存储信号传递至漏极1032，漏极1032将存储信号传递至背栅极101，背栅极101与漏极1032的节点电容作为存储单元10 的存储电容，由此实现了数据的写入；在进行读取操作时，利用背栅极101 上的电压对于晶体管阈值电压的影响，通过字线30对背栅极101施加第二电平，然后通过检测晶体管输出电流的大小来实现数据的读出，因此，存储单元10中仅需要设置一个晶体管即可实现数据的读写，无需另外设置晶体管或者电容器件，极大的简化了存储单元10的结构，有利于提高动态存储器的集成度和存储密度。
本实施例提供的动态存储器中的存储单元10仅包括一个晶体管即可，在下述的实施例中，将对动态存储器的膜层结构进行详细说明。
如图4所示，本实施例提供的动态存储器还包括衬底200，其中多条字线30、多条位线20和多个存储单元10设置在衬底200的一侧；多个存储单元10分为多个存储单元组100，多个存储单元组100在垂直于衬底200的方向上排布；每个存储单元组100包括多个在平行于衬底200的方向上呈阵列排布的存储单元10，其中位于同一行的各存储单元10中的晶体管的栅极与同一字线30电连接，位于同一列的各存储单元10中的晶体管的源极1031与同一位线20电连接。
具体地，在实施过程中，可根据具体的存储容量的需求以及对存储器的空间的限制，选择不同的排布方式，即通过调整存储单元组100的个数以及每个存储单元组100中存储单元10的个数(包括调整每行和/或每列中存储单元10的个数)，实现存储容量与存储空间的优化设计。
如图5所示，本实施例提供的动态存储器中，晶体管还包括有源层 103、背栅介质层102和顶栅介质层104。其中，有源层103位于衬底200 的一侧，有源层103包括源极1031、漏极1032和位于源极1031和漏极 1032之间的沟道1033；背栅介质层102位于背栅极101和有源层103之间，背栅极101位于衬底200和有源层103之间，背栅极101在衬底200 上的正投影与有源层103在衬底200上的正投影交叠；顶栅介质层104位于有源层103和主栅极105之间，主栅极105位于顶栅介质层104远离衬底200的一侧，主栅极105在衬底200上的正投影覆盖沟道1033在衬底 200上的正投影。
具体地，如图5所示，本实施例提供的动态存储器中，背栅介质层102用于作为背栅极101和源极1031形成的存储电容的介电材料，顶栅介质层104用于实现主栅极105与源极1031、漏极1032之间的绝缘层106。
具体地，如图5所示，本实施例提供的动态存储器还包括缓冲层300，位于衬底200与最下层的晶体管的背栅极101之间。在本实施例中，衬底 200的材料包括硅或者玻璃，缓冲层300为绝缘材料制成。
可选地，如图5所示，在本实施例中提供的动态存储器中，有源层 103的材料包括金属氧化物。由于金属氧化物半导体的固有特性(的电子迁移率较低等因素)，因此有源层103的材料采用金属氧化物时，可以使晶体管11的漏电流较小，减小存储电容上电荷流失的速度，因此可以延长动态存储器10的数据保存时间，有利于降低动态存储器10的刷新频率和功耗。
具体地，金属氧化物的材料可以为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。当金属氧化物材料为IGZO时，晶体管11的漏电流较小(漏电流小于或者等于10-15A)，由此保证了动态存储器的低刷新率。需要说明的是，金属氧化物的材料也可以是ITO，IWO、ZnOx、InOx、In2O3、 InWO、SnO2、TiOx、InSnOx、ZnxOyNz、MgxZnyOz、InxZnyOz、InxGayZnzOa、ZrxInyZnzOa、HfxInyZnzOa、SnxInyZnzOa、AlxSnyInzZnaOd、SixInyZnzOa、 ZnxSnyOz、AlxZnySnzOa、GaxZnySnzOa、ZrxZnySnzOa、InGaSiO等材料，只要保证晶体管的漏电流能满足要求即可，具体可根据实际情况进行调整。
如图5所示，本实施例提供的动态存储器中，晶体管还包括绝缘层 106，绝缘层106位于主栅极105远离衬底200的一侧；位线20位于绝缘层106远离衬底200的一侧，位线20通过贯穿绝缘层106的第一过孔107 与源极1031电连接。
如图5所示，本实施例提供的动态存储器中，背栅极101和漏极1032 通过贯穿绝缘层106和有源层103的第二过孔108电连接，第二过孔108 内填充的材料与第一过孔107内填充的材料相同。在该结构中，第一过孔 107和第二过孔108可同时形成，有利于进一步减少工序，从而降低生产成本。
虽然并未进行图示，但在一些实施例中，可以通过贯穿背栅介质层 102的过孔实现漏极1032与背栅极101之间的电连接。
如图5所示，本实施例提供的动态存储器中，字线30与主栅极105 同层设置。这也有利于进一步减少工序，从而进一步降低生产成本。
具体地，如图4和图5所示，本实施例提供的动态存储器还包括平坦化层109，位于位线20远离衬底200的一侧。下一层存储单元组100的平坦化层109上制作上一层存储单元组100的背栅极101，能够实现存储单元组100在垂直于衬底200方向上的叠加，从而获得高密度、高集成度的动态存储器。
基于同一发明构思，本申请实施例提供了一种存储装置，如图6所示，该存储装置包括上述实施例中的动态存储器，具有上述实施例中的动态存储器的有益效果，在此不再赘述。具体地，本申请实施例中的存储装置可以为计算机的主存等，具体可根据实际情况进行确定。
基于同一发明构思，本申请实施例提供了一种动态存储器的制作方法，动态存储器包括多条位线20以及多条字线30，如图4、图5和7所示，本实施例提供的制作方法包括：
S1：提供一衬底200，通过构图工艺在衬底200上形成多个背栅极101。
S2：在背栅极101远离衬底200的一侧形成背栅介质层102。
S3：通过构图工艺在背栅介质层102远离衬底200的一侧形成多个有源层103，每个有源层103在衬底200上的正投影与一个背栅极101在衬底200上的正投影交叠，有源层103包括源极1031、漏极1032以及位于源极1031和漏极1032之间的沟道1033，其中源极1031与一条位线20 电连接，漏极1032与背栅极101电连接。
S4：在有源层103远离衬底200的一侧形成顶栅介质层104。
S5：通过构图工艺在顶栅介质层104远离衬底200的一侧形成多个主栅极105，主栅极105与一条字线30电连接，且在衬底200上的正投影覆盖沟道1033在衬底200上的正投影。
具体地，在步骤S5中，可以在通过构图工艺在有源层103远离衬底 200的一侧形成多个主栅极105的同时还形成多条字线30。
本实施例提供的动态存储器的制作方法，由于动态存储器中的存储单元10仅包括一个晶体管，因此能够减少膜层数量，有利于减少工序，降低生产成本；并且由于存储单元10中仅需要设置一个晶体管即可实现数据的读写，无需另外设置的晶体管或者电容器件，极大的简化了存储单元10 的结构，有利于提高动态存储器的集成度和存储密度。
如图4、图5和7所示，本实施例提供的动态存储器的制作方法还包括：
S6：在主栅极105远离衬底200的一侧形成绝缘层106，并形成贯穿绝缘层106和顶栅介质层104的第一过孔107。
S7：通过构图工艺在绝缘层106远离衬底200的一侧形成位线20，位线20通过第一过孔107与源极1031电连接。
如图4和图5所示，在本实施例提供的制作方法中，在形成贯穿绝缘层106的第一过孔107的同时，形成贯穿绝缘层106、顶栅介质层104、有源层103和背栅介质层102的第二过孔108，漏极1032与背栅极101 通过第二过孔108电连接，第一过孔107内填充的材料与第二过孔108内填充的材料相同。如此有利于进一步减少生产工序没从而降低生产成本。
为了便于说明，本实施例还提供了一种动态存储器的具体制作方法，如图8至图17所示，该方法用于制作如图4和图5所示的动态存储器，该制作方法包括：
S101：提供一衬底200，在衬底200上形成缓冲层300。
S102：通过构图工艺在衬底200上形成多个背栅极101。
具体地，该步骤通过沉积第一金属层并对该第一金属层进行图形化处理以形成多个背栅极101。
S103：在背栅极101上形成背栅介质层102。
S104：在背栅介质层102上沉积金属氧化物以作为有源层103。
具体地，有源层103包括源极1031、漏极1032和位于源极1031和漏极1032之间的沟道1033；其中，背栅极101位于衬底200和有源层103 之间，背栅极101在衬底200上的正投影与有源层103在衬底200上的正投影交叠；主栅极105位于有源层103远离衬底200的一侧，主栅极105 在衬底200上的正投影覆盖沟道1033在衬底200上的正投影。在制作有源层103的过程中，可以通过控制氧控位的含氧量使得不同位置形成的金属氧化物的含氧量不同，从而使得有源层103包括源极1031、漏极1032 和沟道1033；或者通过对沉积好的金属氧化物层进行掺杂以使源层包括源极1031、漏极1032和沟道1033。
S105：在有源层103上形成顶栅介质层104。
S106：在顶栅介质层104上通过构图工艺形成多个主栅极105以及与主栅极105连接的字线30。
具体地，该步骤通过沉积第二金属层并对该第二金属层进行图形化处理以形成多个主栅极105和多条字线30，且主栅极105与相应的字线30 连接。
S107：在主栅极105上形成绝缘层106。
S108：形成贯穿绝缘层106和顶栅介质层104的第一过孔107和贯穿绝缘层106、顶栅介质层104、有源层103和背栅介质层102的第二过孔 108，漏极1032通过第二过孔108与背栅极101电连接。
具体地，该步骤通过图形化处理先形成第一孔和第二孔，之后沉积过孔材料以使过孔材料填充在第一孔中以形成第一过孔107，沉积在第二孔中以形成第二过孔108，再去除多余的过孔材料即可。在具体实施时，过孔材料通常为金属材料。
S109：通过构图工艺形成多条位线20，位线20通过第一过孔107与源极1031电连接。
具体地，该步骤通过沉积第三金属层并对该第三金属层进行图形化处理以形成多条位线20，位线20通过第一过孔107与源极1031电连接。
S110：在位线20远离衬底200的一侧形成平坦化层109。
具体地，重复步骤S102至步骤S110，即能够获得包括多个存储单元组100的动态存储器。需要说明的是，形成最下层的存储单元组100时，是在缓冲层300上通过构图工艺形成多个背栅极101，而在形成其他的存储单元组100时，是在下一层的存储单元组100的平坦化层109上通过构图工艺形成多个背栅极101。
基于同一发明构思，本申请实施例提供了一种读写方法，用于对上述实施例中的动态存储器进行读写，如图18和19所示，该读写方法包括：
T1：在写入状态时，通过字线30向待写入的存储单元10的主栅极 105施加第一电平以使晶体管导通，并通过位线20向待写入的存储单元 10的源极1031传输存储信号，以将存储信号写入待写入的存储单元10 作为存储数据。
在动态存储器处于写入工作模式时，通过字线30向主栅极105施加第一电平(例如5V，具体数值可根据实际情况进行调整)，以使晶体管处于导通状态，第一电平的大小与晶体管的结构、晶体管中有源层103的材料等因素相关，具体可根据实际情况进行调整。
当晶体管导通时，根据外部输入数据，通过位线20向源极1031施加电压，源极1031和漏极1032通过有源层103导通，漏极1032和背栅极101 电连接，因此源极1031、漏极1032上电压的大小和背栅极101上电压的大小相同(漏极1032和背栅极101的电位相同)。背栅极101与漏极1032的节点电容构成存储单元10的存储电容，背栅极101上电压的高低决定了存储电容中电荷量的大小，进而决定了存储单元10中所存储的数据信号的二进制是 0还是1。当通过位线20向源极1031施加高电压(例如5V时)时，数据“1”被写入存储单元10，当通过位线20向源极1031施加低电压(例如0V)时，数据“0”被写入存储单元10。
T2：在读取状态时，通过字线30向待读取的存储单元10的主栅极 105施加第二电平，以使位线20感测待读取的存储单元10的存储数据。
在动态存储器处于读取工作模式时，通过字线30向主栅极105施加第二电平，以使主栅极105与源极1031之间具有电压差，同时，检测位线20上电流(即晶体管11的输出电流)的大小，实现数据的读取。
具体的，当存储单元10之前存储的是数据“1”时，背栅极101和漏极1032 上具有一较高的电位，在第一电平和第二电平的共同作用下，晶体管处于导通的状态，因此可通过位线20测得较为明显的电流。当测得较为明显的电流时，判断读取的数据为“1”。当存储单元10之前存储的是数据“0”时，背栅极 101和漏极1032上的电位较低，主栅极105上施加第二电平后，晶体管仍处于关断的状态，因此通过位线2032测得的电流非常微弱，此时判断读取的数据为“0”。
需要说明的是，晶体管的阈值电压的大小和背栅极101以及漏极1032 上电位的大小相关，对于N型场效应晶体管(晶体管导通时载流子为电子)，背栅极101以及漏极1032上的电位越高，阈值电压越小，即主栅极105和源极1031之间的压差较小时，晶体管也能被导通；背栅极101以及漏极1032 上的电位越低，阈值电压越大。
如图19所示，图19中的横坐标为施加在主栅极105上的电压(即第二电平)，纵坐标为晶体管的输出电流。当施加在主栅极105上的第二电平为某一特定值(图19中虚线位置)时，背栅极101和漏极1032上电压的高低(即晶体管写入的数据是“1”还是“0”)会使晶体管的输出电流(即通过位线20所测的电流)的大小具有显著的差别。通过检测位线20上电流即可实现将数据从存储单元10中读出，当晶体管写入数据“1”时，晶体管的输出电流较大，因此读取的数据也是“1”；当晶体管写入的数据是“0”时，晶体管的输出电流极为微弱，因此读取的数据也是“0”。
第二电平的数值可根据晶体管的参数以及在进行写操作时施加给背栅极 101和漏极1032上电压的大小确定。需要说明的是，第二电平的数值需要是合适的(需要在晶体管存储“1”时的阈值电压以及晶体管存储“0”时的阈值电压之间)，若第二电平的数值不合适，存储数据“1”(即漏极1032和背栅极 101上的电位较高)时晶体管的输出电流与存储数据“0”(即漏极1032和背栅极101栅上的电位较低)时晶体管的输出电流的大小会非常接近，因此在进行读取操作时会难以判断所读取的数据是“0”还是“1”，这对于动态存储器的性能造成了影响。可通过实验或者模拟的方法确定最合适的第二电平的值，以使晶体管在不同的状态下进行读操作时输出电流的差异最大，以提高读取性能。
应用本申请实施例，至少能够实现如下有益效果：
本申请实施例提供的动态存储器、其制作方法、读取方法及存储装置，在进行写入操作时通过字线向主栅极施加第一电平，并通过位线向待写入的存储单元的源极传输存储信号，源极将存储信号传递至漏极，漏极将存储信号传递至背栅极，背栅极与漏极的节点电容作为存储单元的存储电容，由此实现了数据的写入；在进行读取操作时，利用背栅极上的电压对于晶体管阈值电压的影响，通过字线对背栅极施加第二电平，然后通过检测晶体管输出电流的大小来实现数据的读出，因此，存储单元中仅需要设置一个晶体管即可实现数据的读写，无需另外设置、晶体管或者电容器件，极大的简化了存储单元的结构，有利于提高动态存储器的集成度和存储密度。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中，词语“上”、“下”、“竖直”、“水平”等指示的方向或位置关系，为基于附图所示的示例性的方向或位置关系，是为了便于描述或简化描述本申请的实施例，而不是指示或暗示所指的装置或部件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤的实施顺序并不受限于箭头所指示的顺序。除非本文中有明确的说明，否则在本申请实施例的一些实施场景中，各流程中的步骤可以按照需求以其他的顺序执行。而且，各流程图中的部分或全部步骤基于实际的实施场景，可以包括多个子步骤或者多个阶段。这些子步骤或者阶段中的部分或全部可以在同一时刻被执行，也可以在不同的时刻被执行在执行时刻不同的场景下，这些子步骤或者阶段的执行顺序可以根据需求灵活配置，本申请实施例对此不限制。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请的方案技术构思的前提下，采用基于本申请技术思想的其他类似实施手段，同样属于本申请实施例的保护范畴。

Claims (13)

1.一种动态存储器，包括衬底，和位于所述衬底一侧的字线、位线和存储单元；其特征在于，
所述存储单元包括一个晶体管，所述晶体管包括：
有源层，包括源极、漏极和位于所述源极和所述漏极之间的沟道；所述源极与所述位线电连接；
主栅极，与所述字线电连接；
背栅极，与所述漏极电连接；
其中，所述主栅极在所述衬底的正投影、和所述背栅极在所述衬底的正投影，分别与所述有源层的所述沟道在所述衬底的正投影至少部分交叠；
所述存储单元还包括存储结构，所述存储结构包括所述背栅极；
其中，所述背栅极与所述漏极的节点电容作为存储单元的存储电容，使得在写入状态时，所述存储电容存储“1”或“0”数据，在读取状态时，根据所述晶体管的开启或关断确定存储“1”或“0”。
2.根据权利要求1所述的动态存储器，其特征在于，所述主栅极位于所述有源层远离所述衬底的一侧；所述背栅极位于所述衬底与所述有源层之间。
3.根据权利要求2所述的动态存储器，其特征在于，所述存储结构还包括第一电极，所述背栅极与所述第一电极之间形成所述存储电容；
所述第一电极为所述源极，所述源极在所述衬底的正投影与所述背栅极在所述衬底的正投影部分交叠。
4.根据权利要求2所述的动态存储器，其中，所述晶体管还包括：
背栅介质层，位于所述有源层与所述主栅极之间；
顶栅介质层，位于所述背栅极与所述有源层之间、以及所述背栅极与所述源极之间，所述源极在所述衬底的正投影与所述背栅极在所述衬底的正投影部分交叠。
5.根据权利要求4所述的动态存储器，其特征在于，
所述晶体管还包括第一绝缘层、第一过孔和第二过孔；
所述第一绝缘层位于所述主栅极的远离所述衬底的一侧；
所述位线位于所述第一绝缘层的远离所述主栅极的一侧；
所述第一过孔分别穿过所述第一绝缘层和所述背栅介质层，且分别与所述位线和所述有源层的所述源极连接，包括所述第一过孔和所述有源层的所述源极的整体的至少部分形成所述源极；
所述第二过孔分别穿过所述第一绝缘层、所述背栅介质层和所述顶栅介质层，且分别与所述有源层的所述漏极和所述背栅极连接，包括所述第二过孔和所述有源层的所述漏极的整体的至少部分形成所述漏极。
6.根据权利要求1所述的动态存储器，其特征在于，所述字线与所述主栅极同层设置且与所述位线位于不同的层。
7.根据权利要求1所述的动态存储器，其特征在于，所述有源层包括金属氧化物半导体、单晶硅、多晶硅和非晶硅中的至少一种材料；
其中，所述金属氧化物半导体包括铟、镓、锌、锡和钨中的至少一种元素。
8.根据权利要求1所述的动态存储器，其特征在于，至少两个所述存储单元在垂直于所述衬底的方向上叠层布置；
和/或，至少两个所述存储单元在所述衬底的一侧呈阵列排布，位于同一行的至少两个所述存储单元中所述晶体管的所述主栅极与同一所述字线电连接，位于同一列的至少两个所述存储单元中所述晶体管的所述源极与同一所述位线电连接。
9.一种存储装置，其特征在于，包括根据权利要求1-8中任一项所述的动态存储器。
10.一种动态存储器的制作方法，其特征在于，包括：
在衬底的一侧形成包括一个晶体管的存储单元，具体包括：依次制备背栅极、顶栅介质层、有源层、背栅介质层、主栅极、与所述主栅极连接的字线、以及第一绝缘层；所述有源层包括依次连接的源极、漏极以及位于所述源极和所述漏极之间的沟道；
依次对所述第一绝缘层和所述背栅介质层进行刻蚀得到露出至少部分所述有源层的所述源极的第一通孔；
依次对所述第一绝缘层、所述背栅介质层和所述顶栅介质层进行刻蚀得到露出所述有源层的至少部分所述漏极以及部分所述背栅极的第二通孔；
分别在所述第一通孔和所述第二通孔内制作导电材料，使得所述第一通孔内形成连接所述有源层的所述源极的第一过孔，所述第二通孔内形成连接所述背栅极和所述有源层的所述漏极的第二过孔；
在所述第一过孔上制作位线以使所述位线与所述源极电连接；
其中，所述存储单元还包括存储结构，所述存储结构包括所述背栅极；
其中，所述背栅极与所述漏极的节点电容作为存储单元的存储电容，使得在写入状态时，所述存储电容存储“1”或“0”数据，在读取状态时，根据所述晶体管的开启或关断确定存储“1”或“0”。
11.根据权利要求10所述的动态存储器的制作方法，其特征在于，所述在衬底的一侧依次制备背栅极、顶栅介质层、有源层、背栅介质层、主栅极、与所述主栅极连接的字线、以及第一绝缘层，包括：
在所述衬底的一侧制备所述背栅极；
在所述背栅极以及露出的所述衬底上制备所述顶栅介质层；
在所述顶栅介质层上制备所述有源层，使得所述有源层的所述沟道在所述衬底的正投影、以及所述有源层的所述源极在所述衬底的正投影，分别与所述背栅极在所述衬底的正投影部分交叠；
对所述有源层的所述源极和所述漏极导体化。
12.根据权利要求10或11所述的动态存储器的制作方法，其特征在于，
依次对所述第一绝缘层和所述背栅介质层进行刻蚀得到露出至少部分所述有源层的所述源极的第一通孔，与依次对所述第一绝缘层、所述背栅介质层和所述顶栅介质层进行刻蚀得到露出所述有源层的至少部分所述漏极以及部分所述背栅极的第二通孔，同步进行。
13.一种读写方法，用于对权利要求1-8中任一项所述的动态存储器进行读写，所述读写方法包括：
在写入状态时，通过所述字线向待写入的存储单元的主栅极施加第一电平以使晶体管导通，并通过位线向所述待写入的存储单元的源极传输存储信号，以将所述存储信号写入所述待写入的存储单元作为存储数据；
在读取状态时，通过所述字线向待读取的存储单元的主栅极施加第二电平，以使所述位线感测所述待读取的存储单元的源极电位，以作为所述待读取的存储单元的存储数据，所述第二电平大于存储状态为“1”时的所述晶体管的阈值电压，且小于存储状态为“0”时的所述晶体管的阈值电压；其中，所述背栅极与所述漏极的节点电容作为存储单元的存储电容，使得在写入状态时，所述存储电容存储“1”或“0”数据，在读取状态时，根据所述晶体管的开启或关断确定存储“1”或“0”。
CN202210351082.9A 2022-04-02 2022-04-02 动态存储器、其制作方法、读取方法及存储装置 Active CN114863970B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210351082.9A CN114863970B (zh) 2022-04-02 2022-04-02 动态存储器、其制作方法、读取方法及存储装置
PCT/CN2022/097706 WO2023184707A1 (zh) 2022-04-02 2022-06-08 存储器及其制作方法、电子设备
US18/139,766 US11956943B2 (en) 2022-04-02 2023-04-26 Memory and manufacturing method thereof, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210351082.9A CN114863970B (zh) 2022-04-02 2022-04-02 动态存储器、其制作方法、读取方法及存储装置

Publications (2)

Publication Number Publication Date
CN114863970A CN114863970A (zh) 2022-08-05
CN114863970B true CN114863970B (zh) 2023-02-17

Family

ID=82628958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210351082.9A Active CN114863970B (zh) 2022-04-02 2022-04-02 动态存储器、其制作方法、读取方法及存储装置

Country Status (2)

Country Link
CN (1) CN114863970B (zh)
WO (1) WO2023184707A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11956943B2 (en) 2022-04-02 2024-04-09 Beijing Superstring Academy Of Memory Technology Memory and manufacturing method thereof, and electronic device
CN114863970B (zh) * 2022-04-02 2023-02-17 北京超弦存储器研究院 动态存储器、其制作方法、读取方法及存储装置
CN116193862B (zh) * 2022-10-18 2024-03-08 北京超弦存储器研究院 存储单元、存储器和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069819A (en) * 1999-09-09 2000-05-30 International Business Machines Corp. Variable threshold voltage DRAM cell

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4149170B2 (ja) * 2002-01-22 2008-09-10 株式会社ルネサステクノロジ 半導体記憶装置
DE102004043856A1 (de) * 2004-09-10 2006-03-30 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung
CN1855505A (zh) * 2005-04-18 2006-11-01 力晶半导体股份有限公司 非挥发性存储器及其制造方法
US7589995B2 (en) * 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
CN104681631B (zh) * 2015-03-24 2019-04-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN105261617B (zh) * 2015-10-28 2018-03-30 中国科学院微电子研究所 三维半导体器件及其制造方法
CN114863970B (zh) * 2022-04-02 2023-02-17 北京超弦存储器研究院 动态存储器、其制作方法、读取方法及存储装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069819A (en) * 1999-09-09 2000-05-30 International Business Machines Corp. Variable threshold voltage DRAM cell

Also Published As

Publication number Publication date
CN114863970A (zh) 2022-08-05
WO2023184707A1 (zh) 2023-10-05

Similar Documents

Publication Publication Date Title
CN114863970B (zh) 动态存储器、其制作方法、读取方法及存储装置
JP7282134B2 (ja) 半導体装置
CN114709211B (zh) 动态存储器及其制作、读写方法、电子设备、存储电路
US8437165B2 (en) Semiconductor memory device and semiconductor device
TWI539452B (zh) 儲存裝置
US8395931B2 (en) Semiconductor memory device and driving method thereof
JP5947842B2 (ja) 半導体装置
JP5666933B2 (ja) 半導体装置
JP5767536B2 (ja) 半導体装置の駆動方法
KR20130049214A (ko) 반도체 장치
WO2024032122A1 (zh) 存储单元及制作方法、动态存储器、存储装置、读写方法
WO2024032123A1 (zh) 存储单元及制作方法、动态存储器、存储装置、读写方法
US11956943B2 (en) Memory and manufacturing method thereof, and electronic device
US20230320071A1 (en) Semiconductor Memory Device, Manufacturing Method Thereof And Electronic Device
US20230091204A1 (en) Semiconductor device and semiconductor storage device
CN116234308B (zh) 存储单元、存储器及其控制方法、电子设备
TWI834276B (zh) 記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之電容器之方法
WO2024077910A1 (zh) 存储单元结构及其制备方法、读写电路及存储器
WO2023221582A1 (zh) 存储阵列及存储阵列的制备方法
CN117915659A (zh) 半导体结构及存储阵列结构
CN116234296A (zh) 动态存储器以及soc芯片
CN117580362A (zh) 一种异构集成的2t0c-dram存储单元和制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant